/********************************************************************
 * Copyright (C) 2022 Texas Instruments Incorporated.
 *
 *  Redistribution and use in source and binary forms, with or without
 *  modification, are permitted provided that the following conditions
 *  are met:
 *
 *    Redistributions of source code must retain the above copyright
 *    notice, this list of conditions and the following disclaimer.
 *
 *    Redistributions in binary form must reproduce the above copyright
 *    notice, this list of conditions and the following disclaimer in the
 *    documentation and/or other materials provided with the
 *    distribution.
 *
 *    Neither the name of Texas Instruments Incorporated nor the names of
 *    its contributors may be used to endorse or promote products derived
 *    from this software without specific prior written permission.
 *
 *  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
 *  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
 *  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
 *  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
 *  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
 *  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
 *  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
 *  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
 *  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
 *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
 *  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
 *
 *  Name        : cslr_pcie_ep.h
*/
#ifndef CSLR_PCIE_EP_H_
#define CSLR_PCIE_EP_H_

#ifdef __cplusplus
extern "C"
{
#endif
#include <drivers/hw_include/cslr.h>
#include <stdint.h>

/**************************************************************************
* Hardware Region  : PCIE data region0
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_HP_DATA_MEM[1];   /* PCIe data region0 */
} CSL_pcie_ep_hp_dat0Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_HP_DAT0_PCIE_HP_DATA_MEM(PCIE_HP_DATA_MEM)                    (0x00000000U+((PCIE_HP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_HP_DATA_MEM */

#define CSL_PCIE_EP_HP_DAT0_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_HP_DAT0_PCIE_HP_DATA_MEM_PCIE_HP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_HP_DAT0_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : PCIE data region1
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_HP_DATA_MEM[1];   /* PCIe data region1 */
} CSL_pcie_ep_hp_dat1Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_HP_DAT1_PCIE_HP_DATA_MEM(PCIE_HP_DATA_MEM)                    (0x00000000U+((PCIE_HP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_HP_DATA_MEM */

#define CSL_PCIE_EP_HP_DAT1_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_HP_DAT1_PCIE_HP_DATA_MEM_PCIE_HP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_HP_DAT1_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : PCIE data region2-untranslated address
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_HP_DATA_MEM[1];   /* PCIe data region2 */
} CSL_pcie_ep_hp_dat2Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_HP_DAT2_PCIE_HP_DATA_MEM(PCIE_HP_DATA_MEM)                    (0x00000000U+((PCIE_HP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_HP_DATA_MEM */

#define CSL_PCIE_EP_HP_DAT2_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_HP_DAT2_PCIE_HP_DATA_MEM_PCIE_HP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_HP_DAT2_PCIE_HP_DATA_MEM_PCIE_HP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : PCIE data region0
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_LP_DATA_MEM[1];   /* PCIe data region0 */
} CSL_pcie_ep_lp_dat0Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_LP_DAT0_PCIE_LP_DATA_MEM(PCIE_LP_DATA_MEM)                    (0x00000000U+((PCIE_LP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_LP_DATA_MEM */

#define CSL_PCIE_EP_LP_DAT0_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_LP_DAT0_PCIE_LP_DATA_MEM_PCIE_LP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_LP_DAT0_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : PCIE data region1
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_LP_DATA_MEM[1];   /* PCIe data region1 */
} CSL_pcie_ep_lp_dat1Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_LP_DAT1_PCIE_LP_DATA_MEM(PCIE_LP_DATA_MEM)                    (0x00000000U+((PCIE_LP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_LP_DATA_MEM */

#define CSL_PCIE_EP_LP_DAT1_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_LP_DAT1_PCIE_LP_DATA_MEM_PCIE_LP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_LP_DAT1_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : PCIE data region2-untranslated address
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

typedef struct {
    volatile uint32_t PCIE_LP_DATA_MEM[1];   /* PCIe data region2 */
} CSL_pcie_ep_lp_dat2Regs;


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_LP_DAT2_PCIE_LP_DATA_MEM(PCIE_LP_DATA_MEM)                    (0x00000000U+((PCIE_LP_DATA_MEM)*0x4U))

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* PCIE_LP_DATA_MEM */

#define CSL_PCIE_EP_LP_DAT2_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_LP_DAT2_PCIE_LP_DATA_MEM_PCIE_LP_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_LP_DAT2_PCIE_LP_DATA_MEM_PCIE_LP_DATA_MAX                     (0xFFFFFFFFU)

/**************************************************************************
* Hardware Region  : EP mode PCIE core registers
**************************************************************************/


/**************************************************************************
* Register Overlay Structure
**************************************************************************/

#ifdef CSL_MODIFICATION
typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_PF0_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF0_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_PF0_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_PF0_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_EP_PF0_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_PF0_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF0_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_EP_PF0_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_EP_PF0_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_EP_PF0_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_LTR_EXT_CAP_HDR;
    volatile uint32_t I_LTR_SNOOP_LAT;
} CSL_pcie_ep_coreRegs_EP_PF0_i_LTR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_EP_PF0_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_EP_PF0_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_SEC_PCIE_CAP_HDR_REG;
    volatile uint32_t I_LINK_CONTROL3_REG;
    volatile uint32_t I_LANE_ERROR_STATUS_REG;
    volatile uint32_t I_LANE_EQUALIZATION_CONTROL_REG0;
} CSL_pcie_ep_coreRegs_EP_PF0_i_PCIE_sec_ext_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t I_VC_ENH_CAP_HEADER_REG;
    volatile uint32_t I_PORT_VC_CAP_REG_1;
    volatile uint32_t I_PORT_VC_CAP_REG_2;
    volatile uint32_t I_PORT_VC_CTRL_STS_REG;
    volatile uint32_t I_VC_RES_CAP_REG_0;
    volatile uint32_t I_VC_RES_CTRL_REG_0;
    volatile uint32_t I_VC_RES_STS_REG_0;
    volatile uint32_t I_VC_RES_CAP_REG_1;
    volatile uint32_t I_VC_RES_CTRL_REG_1;
    volatile uint32_t I_VC_RES_STS_REG_1;
    volatile uint32_t I_VC_RES_CAP_REG_2;
    volatile uint32_t I_VC_RES_CTRL_REG_2;
    volatile uint32_t I_VC_RES_STS_REG_2;
    volatile uint32_t I_VC_RES_CAP_REG_3;
    volatile uint32_t I_VC_RES_CTRL_REG_3;
    volatile uint32_t I_VC_RES_STS_REG_3;
} CSL_pcie_ep_coreRegs_EP_PF0_i_VC_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_PF0_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_EP_PF0_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_L1_PM_EXT_CAP_HDR;
    volatile uint32_t I_L1_PM_CAP;
    volatile uint32_t I_L1_PM_CTRL_1;
    volatile uint32_t I_L1_PM_CTRL_2;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_L1_PM_cap_struct;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_MARGINING_PORT_CAPABILITIES_STATUS_REG;
    volatile uint32_t I_MARGINING_LANE_CONTROL_STATUS_REG0;
    volatile uint32_t I_MARGINING_LANE_CONTROL_STATUS_REG1;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_margining_cap;


typedef struct {
    volatile uint32_t I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_PL_16GTS_CAPABILITIES_REG;
    volatile uint32_t I_PL_16GTS_CONTROL_REG;
    volatile uint32_t I_PL_16GTS_STATUS_REG;
    volatile uint32_t I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_RESERVED_REG;
    volatile uint32_t I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_pl_16gts_cap;


typedef struct {
    volatile uint32_t I_PTM_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_PTM_CAPABILITIES_REG;
    volatile uint32_t I_PTM_CONTROL_REG;
} CSL_pcie_ep_coreRegs_EP_PF0_i_regf_ptm_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_PF1_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF1_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_PF1_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_PF1_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_EP_PF1_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_PF1_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF1_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_EP_PF1_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_EP_PF1_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_EP_PF1_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_EP_PF1_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_EP_PF1_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_EP_PF1_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_EP_PF1_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_PF1_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_EP_PF1_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_EP_PF1_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_i_client_PF2_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_i_client_PF3_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_i_client_PF4_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR_0;
    volatile uint32_t I_BASE_ADDR_1;
    volatile uint32_t I_BASE_ADDR_2;
    volatile uint32_t I_BASE_ADDR_3;
    volatile uint32_t I_BASE_ADDR_4;
    volatile uint32_t I_BASE_ADDR_5;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    volatile uint32_t I_RESIZE_BAR_CAP_0;
    volatile uint32_t I_RESIZE_BAR_CTRL_0;
    volatile uint32_t I_RESIZE_BAR_CAP_1;
    volatile uint32_t I_RESIZE_BAR_CTRL_1;
    volatile uint32_t I_RESIZE_BAR_CAP_2;
    volatile uint32_t I_RESIZE_BAR_CTRL_2;
    volatile uint32_t I_RESIZE_BAR_CAP_3;
    volatile uint32_t I_RESIZE_BAR_CTRL_3;
    volatile uint32_t I_RESIZE_BAR_CAP_4;
    volatile uint32_t I_RESIZE_BAR_CTRL_4;
    volatile uint32_t I_RESIZE_BAR_CAP_5;
    volatile uint32_t I_RESIZE_BAR_CTRL_5;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_resizable_BAR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_0_REG;
    volatile uint32_t I_VF_BAR_1_REG;
    volatile uint32_t I_VF_BAR_2_REG;
    volatile uint32_t I_VF_BAR_3_REG;
    volatile uint32_t I_VF_BAR_4_REG;
    volatile uint32_t I_VF_BAR_5_REG;
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_i_client_PF5_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_dl_feature_cap;
#else /* CSL_MODIFICATION */
typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BASE_ADDR[6];
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t RSVD_0C;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_PF_i_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF_i_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_PF_i_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_PF_i_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t I_LINK_CTRL_STATUS;
    volatile uint32_t RSVD_035;
    volatile uint32_t RSVD_036;
    volatile uint32_t RSVD_037_038;
    volatile uint8_t  Resv_36[4];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS_2;
    volatile uint32_t I_LINK_CAP_2_REG;
    volatile uint32_t I_LINK_CTRL_STATUS_2;
    volatile uint32_t RSVD_03D_03F;
    volatile uint8_t  Resv_64[8];
} CSL_pcie_ep_coreRegs_EP_PF_i_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_PF_i_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_053;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_PF_i_ARI_cap_struct;


typedef struct {
    volatile uint32_t I_DEV_SER_NUM_CAP_HDR;
    volatile uint32_t I_DEV_SER_NUM_0;
    volatile uint32_t I_DEV_SER_NUM_1;
    volatile uint32_t RSVD_057;
} CSL_pcie_ep_coreRegs_EP_PF_i_device_serial_num_cap_struct;


typedef struct {
    volatile uint32_t I_PWR_BDGTG_ENHC_CAP_HDR;
    volatile uint32_t I_PWR_BDGTG_DATA_SEL;
    volatile uint32_t I_PWR_BDGTG_DATA_REGISTER;
    volatile uint32_t I_PWR_BDGT_CAP;
    volatile uint32_t RSVD_05C_05F;
    volatile uint8_t  Resv_32[12];
} CSL_pcie_ep_coreRegs_EP_PF_i_power_budgeting_cap_struct;


typedef struct {
    volatile uint32_t I_RESIZE_BAR_CAP;
    volatile uint32_t I_RESIZE_BAR_CTRL;
} CSL_pcie_ep_coreRegs_EP_PF_i_resizable_BAR_struct;

typedef struct {
    volatile uint32_t I_RESIZE_BAR_EXT_CAP_HDR;
    CSL_pcie_ep_coreRegs_EP_PF_i_resizable_BAR_struct I_RESIZE_BAR[6];
} CSL_pcie_ep_coreRegs_EP_PF_i_resizable_BAR_cap_struct;

typedef struct {
    volatile uint32_t I_LTR_EXT_CAP_HDR;
    volatile uint32_t I_LTR_SNOOP_LAT;
} CSL_pcie_ep_coreRegs_EP_PF_i_LTR_cap_struct;


typedef struct {
    volatile uint32_t I_DPA_EXT_CAP_HEADER_REG;
    volatile uint32_t I_DPA_CAP_REG;
    volatile uint32_t I_DPA_LAT_INDICATOR_REG;
    volatile uint32_t I_DPA_CTRL_STATUS_REG;
    volatile uint32_t I_DPA_POWER_ALLOC_REG0;
    volatile uint32_t I_DPA_POWER_ALLOC_REG1;
    volatile uint32_t RSVD_07C_07F;
    volatile uint8_t  Resv_40[12];
} CSL_pcie_ep_coreRegs_EP_PF_i_DPA_cap_struct;


typedef struct {
    volatile uint32_t I_SRIOV_EXT_CAP_HEADER_REG;
    volatile uint32_t I_SRIOV_CAP_REG;
    volatile uint32_t I_SRIOV_CTRL_STATUS_REG;
    volatile uint32_t I_INITIAL_TOTAL_VFS_REG;
    volatile uint32_t I_FUNC_DEP_LINK_NUMVFS_REG;
    volatile uint32_t I_VF_OFFSET_STRIDE_REG;
    volatile uint32_t I_VF_DEVICE_ID_REG;
    volatile uint32_t I_SUPPORTED_PAGE_SIZE_REG;
    volatile uint32_t I_SYSTEM_PAGE_SIZE_REG;
    volatile uint32_t I_VF_BAR_REG[6];
    volatile uint32_t I_VF_MIGRATION_STATE_ARR_OFFSET_REG;
    volatile uint32_t RSVD_090_09C;
    volatile uint8_t  Resv_116[48];
} CSL_pcie_ep_coreRegs_EP_PF_i_SRIOV_cap_struct;


typedef struct {
    volatile uint32_t I_SEC_PCIE_CAP_HDR_REG;
    volatile uint32_t I_LINK_CONTROL3_REG;
    volatile uint32_t I_LANE_ERROR_STATUS_REG;
    volatile uint32_t I_LANE_EQUALIZATION_CONTROL_REG0;
} CSL_pcie_ep_coreRegs_EP_PF_i_PCIE_sec_ext_cap_struct;


typedef struct {
    volatile uint32_t I_VSEC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_HEADER_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_CONTROL_REG;
    volatile uint32_t I_VENDOR_SPECIFIC_DATA_REG0;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_VSEC_struct;


typedef struct {
    volatile uint32_t I_PASID_HEADER_REG;
    volatile uint32_t I_PASID_CAP_REG;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_PASID_struct;


typedef struct {
    volatile uint32_t I_VC_RES_CAP_REG_0;
    volatile uint32_t I_VC_RES_CTRL_REG_0;
    volatile uint32_t I_VC_RES_STS_REG_0;
} CSL_pcie_ep_coreRegs_EP_PF_i_VC_cap_vc_res_struct;


typedef struct {
    volatile uint32_t I_VC_ENH_CAP_HEADER_REG;
    volatile uint32_t I_PORT_VC_CAP_REG_1;
    volatile uint32_t I_PORT_VC_CAP_REG_2;
    volatile uint32_t I_PORT_VC_CTRL_STS_REG;
    CSL_pcie_ep_coreRegs_EP_PF_i_VC_cap_vc_res_struct I_VC_RES[4];
} CSL_pcie_ep_coreRegs_EP_PF_i_VC_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_PF_i_ats_cap;


typedef struct {
    volatile uint32_t ATS_PR_CAP_HEADER;
    volatile uint32_t ATS_PR_CONTROL_STATUS;
    volatile uint32_t ATS_OUTSTANDING_PR_CAPACITY;
    volatile uint32_t ATS_OUTSTANDING_PR_ALLOC;
} CSL_pcie_ep_coreRegs_EP_PF_i_ats_pr_cap;


typedef struct {
    volatile uint32_t I_L1_PM_EXT_CAP_HDR;
    volatile uint32_t I_L1_PM_CAP;
    volatile uint32_t I_L1_PM_CTRL_1;
    volatile uint32_t I_L1_PM_CTRL_2;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_L1_PM_cap_struct;


typedef struct {
    volatile uint32_t I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_DL_FEATURE_CAPABILITIES_REG;
    volatile uint32_t I_DL_FEATURE_STATUS_REG;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_dl_feature_cap;


typedef struct {
    volatile uint32_t I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_MARGINING_PORT_CAPABILITIES_STATUS_REG;
    volatile uint32_t I_MARGINING_LANE_CONTROL_STATUS_REG0;
    volatile uint32_t I_MARGINING_LANE_CONTROL_STATUS_REG1;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_margining_cap;


typedef struct {
    volatile uint32_t I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_PL_16GTS_CAPABILITIES_REG;
    volatile uint32_t I_PL_16GTS_CONTROL_REG;
    volatile uint32_t I_PL_16GTS_STATUS_REG;
    volatile uint32_t I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG;
    volatile uint32_t I_PL_16GTS_RESERVED_REG;
    volatile uint32_t I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_pl_16gts_cap;


typedef struct {
    volatile uint32_t I_PTM_EXTENDED_CAPABILITY_HEADER_REG;
    volatile uint32_t I_PTM_CAPABILITIES_REG;
    volatile uint32_t I_PTM_CONTROL_REG;
} CSL_pcie_ep_coreRegs_EP_PF_i_regf_ptm_cap;

#endif /* CSL_MODIFICATION */

#ifdef CSL_MODIFICATION
typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF0_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF0_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF1_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF1_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF2_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF2_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF3_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF3_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF4_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF4_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF5_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF5_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF6_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF6_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF7_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF7_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_VF8_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_i_client_VF9_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF10_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF10_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF11_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF11_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF12_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF12_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF13_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF13_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF14_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF14_i_ats_cap;


typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_0_REG;
    volatile uint32_t I_BAR_1_REG;
    volatile uint32_t I_BAR_2_REG;
    volatile uint32_t I_BAR_3_REG;
    volatile uint32_t I_BAR_4_REG;
    volatile uint32_t I_BAR_5_REG;
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF15_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF15_i_ats_cap;

typedef struct {
    volatile uint32_t I_PL_CONFIG_0_REG;
    volatile uint32_t I_PL_CONFIG_1_REG;
    volatile uint32_t I_DLL_TMR_CONFIG_REG;
    volatile uint32_t I_RCV_CRED_LIM_0_REG;
    volatile uint32_t I_RCV_CRED_LIM_1_REG;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG;
    volatile uint32_t I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG;
    volatile uint32_t I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG;
    volatile uint32_t I_L0S_TIMEOUT_LIMIT_REG;
    volatile uint32_t I_TRANSMIT_TLP_COUNT_REG;
    volatile uint32_t I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG;
    volatile uint32_t I_RECEIVE_TLP_COUNT_REG;
    volatile uint32_t I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG;
    volatile uint32_t I_COMPLN_TMOUT_LIM_0_REG;
    volatile uint32_t I_COMPLN_TMOUT_LIM_1_REG;
    volatile uint32_t I_L1_ST_REENTRY_DELAY_REG;
    volatile uint32_t I_VENDOR_ID_REG;
    volatile uint32_t I_ASPM_L1_ENTRY_TMOUT_DELAY_REG;
    volatile uint32_t I_PME_TURNOFF_ACK_DELAY_REG;
    volatile uint32_t I_LINKWIDTH_CONTROL_REG;
    volatile uint8_t  Resv_112[28];
    volatile uint32_t I_MULTI_VC_CONROL_REG;
    volatile uint32_t I_SRIS_CONTROL_REG;
    volatile uint8_t  Resv_128[8];
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC1;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC1;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC1;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC1;
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC2;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC2;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC2;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC2;
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC3;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC3;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC3;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC3;
    volatile uint8_t  Resv_240[64];
    volatile uint32_t I_FC_INIT_DELAY_REG;
    volatile uint8_t  Resv_256[12];
    volatile uint32_t I_SHDW_HDR_LOG_0_REG;
    volatile uint32_t I_SHDW_HDR_LOG_1_REG;
    volatile uint32_t I_SHDW_HDR_LOG_2_REG;
    volatile uint32_t I_SHDW_HDR_LOG_3_REG;
    volatile uint32_t I_SHDW_FUNC_NUM_REG;
    volatile uint32_t I_SHDW_UR_ERR_REG;
    volatile uint8_t  Resv_320[40];
    volatile uint32_t I_PM_CLK_FREQUENCY_REG;
    volatile uint32_t I_DEBUG_DLLP_COUNT_GEN1_REG;
    volatile uint32_t I_DEBUG_DLLP_COUNT_GEN2_REG;
    volatile uint32_t I_DEBUG_DLLP_COUNT_GEN3_REG;
    volatile uint32_t I_DEBUG_DLLP_COUNT_GEN4_REG;
    volatile uint8_t  Resv_344[4];
    volatile uint32_t I_VENDOR_DEFINED_MESSAGE_TAG_REG;
    volatile uint8_t  Resv_512[164];
    volatile uint32_t I_NEGOTIATED_LANE_MAP_REG;
    volatile uint32_t I_RECEIVE_FTS_COUNT_REG;
    volatile uint32_t I_DEBUG_MUX_CONTROL_REG;
    volatile uint32_t I_LOCAL_ERROR_STATUS_REGISTER;
    volatile uint32_t I_LOCAL_INTRPT_MASK_REG;
    volatile uint32_t I_LCRC_ERR_COUNT_REG;
    volatile uint32_t I_ECC_CORR_ERR_COUNT_REG;
    volatile uint32_t I_LTR_SNOOP_LAT_REG;
    volatile uint32_t I_LTR_MSG_GEN_CTL_REG;
    volatile uint32_t I_PME_SERVICE_TIMEOUT_DELAY_REG;
    volatile uint32_t I_ROOT_PORT_REQUESTOR_ID_REG;
    volatile uint32_t I_EP_BUS_DEVICE_NUMBER_REG;
    volatile uint8_t  Resv_564[4];
    volatile uint32_t I_DEBUG_MUX_CONTROL_2_REG;
    volatile uint32_t I_PHY_STATUS_1_REG;
    volatile uint8_t  Resv_576[4];
    volatile uint32_t I_PF_0_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_0_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_1_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_1_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_2_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_2_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_3_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_3_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_4_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_4_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_5_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_5_BAR_CONFIG_1_REG;
    volatile uint8_t  Resv_640[16];
    volatile uint32_t I_PF_0_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_0_VF_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_1_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_1_VF_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_2_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_2_VF_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_3_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_3_VF_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_4_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_4_VF_BAR_CONFIG_1_REG;
    volatile uint32_t I_PF_5_VF_BAR_CONFIG_0_REG;
    volatile uint32_t I_PF_5_VF_BAR_CONFIG_1_REG;
    volatile uint8_t  Resv_704[16];
    volatile uint32_t I_PF_CONFIG_REG;
    volatile uint8_t  Resv_768[60];
    volatile uint32_t I_RC_BAR_CONFIG_REG;
    volatile uint8_t  Resv_864[92];
    volatile uint32_t I_GEN3_DEFAULT_PRESET_REG;
    volatile uint32_t I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG;
    volatile uint32_t I_PIPE_FIFO_LATENCY_CTRL_REG;
    volatile uint8_t  Resv_884[8];
    volatile uint32_t I_GEN4_DEFAULT_PRESET_REG;
    volatile uint32_t I_PHY_CONFIG_REG3;
    volatile uint32_t I_GEN3_GEN4_LINK_EQ_CTRL_REG;
    volatile uint32_t I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0;
    volatile uint32_t I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1;
    volatile uint8_t  Resv_960[56];
    volatile uint32_t I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0;
    volatile uint32_t I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1;
    volatile uint8_t  Resv_3200[2232];
    volatile uint32_t I_ECC_CORR_ERR_COUNT_REG_AXI;
    volatile uint8_t  Resv_3208[4];
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL0;
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL1;
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL2;
    volatile uint32_t TL_INTERNAL_CONTROL;
    volatile uint32_t I_DTI_ATS_STATUS;
    volatile uint32_t I_DTI_ATS_CTRL;
    volatile uint8_t  Resv_3264[32];
    volatile uint32_t I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG;
    volatile uint32_t I_SCALED_FLOW_CONTROL_MGMT_REG;
    volatile uint8_t  Resv_3280[8];
    volatile uint32_t I_MARGINING_PARAMETERS_1_REG;
    volatile uint32_t I_MARGINING_PARAMETERS_2_REG;
    volatile uint32_t I_MARGINING_LOCAL_CONTROL_REG;
    volatile uint32_t I_MARGINING_ERROR_STATUS1_REG;
    volatile uint32_t I_MARGINING_ERROR_STATUS2_REG;
    volatile uint8_t  Resv_3328[28];
    volatile uint32_t I_LOCAL_ERROR_STATUS_2_REGISTER;
    volatile uint32_t I_LOCAL_INTRPT_MASK_2_REG;
    volatile uint8_t  Resv_3344[8];
    volatile uint32_t MSI_MASK_CLEARED_STATUS_1;
    volatile uint32_t MSI_MASK_SET_STATUS_1;
    volatile uint32_t MSIX_FUNCTION_MASK_CLEARED_STATUS_1;
    volatile uint32_t MSIX_FUNCTION_MASK_SET_STATUS_1;
    volatile uint8_t  Resv_3488[128];
    volatile uint32_t I_LD_CTRL;
    volatile uint32_t RX_ELEC_IDLE_FILTER_CONTROL;
    volatile uint32_t I_PTM_LOCAL_CONTROL_REG;
    volatile uint32_t I_PTM_LOCAL_STATUS_REG;
    volatile uint32_t I_PTM_LATENCY_PARAMETERS_INDEX_REG;
    volatile uint32_t I_PTM_LATENCY_PARAMETERS_REG;
    volatile uint32_t I_PTM_CONTEXT_1_REG;
    volatile uint32_t I_PTM_CONTEXT_2_REG;
    volatile uint32_t I_PTM_CONTEXT_3_REG;
    volatile uint32_t I_PTM_CONTEXT_4_REG;
    volatile uint32_t I_PTM_CONTEXT_5_REG;
    volatile uint32_t I_PTM_CONTEXT_6_REG;
    volatile uint32_t I_PTM_CONTEXT_7_REG;
    volatile uint32_t I_PTM_CONTEXT_8_REG;
    volatile uint32_t I_PTM_CONTEXT_9_REG;
    volatile uint32_t I_PTM_CONTEXT_10_REG;
    volatile uint32_t I_PTM_CONTEXT_11_REG;
    volatile uint8_t  Resv_3564[8];
    volatile uint32_t I_ASF_INTRPT_STATUS;
    volatile uint32_t I_ASF_INTRPT_RAW_STATUS;
    volatile uint32_t I_ASF_INTRPT_MASK_REG;
    volatile uint32_t I_ASF_INTRPT_TEST;
    volatile uint32_t I_ASF_INTRPT_FATAL_NONFATAL_SEL;
    volatile uint32_t I_ASF_SRAM_CORR_FAULT_STATUS;
    volatile uint32_t I_ASF_SRAM_UNCORR_FAULT_STATUS;
    volatile uint32_t I_ASF_SRAM_FAULT_STATSTICS;
    volatile uint32_t I_ASF_TRANS_TO_CTRL;
    volatile uint32_t I_ASF_TRANS_TO_FAULT_MASK;
    volatile uint32_t I_ASF_TRANS_TO_FAULT_STATUS;
    volatile uint32_t I_ASF_PROTOCOL_FAULT_MASK;
    volatile uint32_t I_ASF_PROTOCOL_FAULT_STATUS_REG;
    volatile uint32_t DUAL_TL_CTRL;
    volatile uint8_t  Resv_3648[28];
    volatile uint32_t I_ASF_MAGIC_NUM_CTRLLER_VER_REG;
} CSL_pcie_ep_coreRegs_LM_i_regf_lm_pcie_base;
#else /* CSL_MODIFICATION */
typedef struct {
    volatile uint32_t I_VENDOR_ID_DEVICE_ID;
    volatile uint32_t I_COMMAND_STATUS;
    volatile uint32_t I_REVISION_ID_CLASS_CODE;
    volatile uint32_t I_BIST_HEADER_LATENCY_CACHE_LINE;
    volatile uint32_t I_BAR_REG[6];
    volatile uint32_t RSVD_0A;
    volatile uint32_t I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I;
    volatile uint32_t I_EXPANSN_ROM_BAR_REG;
    volatile uint32_t I_CAPABILITIES_POINTER;
    volatile uint32_t RSVD_0E;
    volatile uint32_t I_INTRPT_LINE_INTRPT_PIN_REG;
    volatile uint32_t RSVD_010_01F;
    volatile uint8_t  Resv_128[60];
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_pcie_base;


typedef struct {
    volatile uint32_t I_PWR_MGMT_CAP;
    volatile uint32_t I_PWR_MGMT_CTRL_STAT_REP;
    volatile uint32_t RSVD_022_023;
    volatile uint8_t  Resv_16[4];
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_power_mgmt_cap_struct;


typedef struct {
    volatile uint32_t I_MSI_CTRL_REG;
    volatile uint32_t I_MSI_MSG_LOW_ADDR;
    volatile uint32_t I_MSI_MSG_HI_ADDR;
    volatile uint32_t I_MSI_MSG_DATA;
    volatile uint32_t I_MSI_MASK;
    volatile uint32_t I_MSI_PENDING_BITS;
    volatile uint32_t RSVD_02A_02B;
    volatile uint8_t  Resv_32[4];
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_MSI_cap_struct;


typedef struct {
    volatile uint32_t I_MSIX_CTRL;
    volatile uint32_t I_MSIX_TBL_OFFSET;
    volatile uint32_t I_MSIX_PENDING_INTRPT;
    volatile uint32_t RSVD_02F;
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_MSIX_cap_struct;


typedef struct {
    volatile uint32_t I_PCIE_CAP_LIST;
    volatile uint32_t I_PCIE_DEV_CAP;
    volatile uint32_t I_PCIE_DEV_CTRL_STATUS;
    volatile uint32_t I_LINK_CAP;
    volatile uint32_t RSVD_034_038;
    volatile uint8_t  Resv_36[16];
    volatile uint32_t I_PCIE_DEV_CAP_2;
    volatile uint32_t RSVD_03A_03F;
    volatile uint8_t  Resv_64[20];
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_PCIE_cap_struct;


typedef struct {
    volatile uint32_t I_AER_ENHANCED_CAP_HDR;
    volatile uint32_t I_UNCORR_ERR_STATUS;
    volatile uint32_t I_UNCORR_ERR_MASK;
    volatile uint32_t I_UNCORR_ERR_SEVERITY;
    volatile uint32_t I_CORR_ERR_STATUS;
    volatile uint32_t I_CORR_ERR_MASK;
    volatile uint32_t I_ADVCD_ERR_CAP_CTRL;
    volatile uint32_t I_HDR_LOG_0;
    volatile uint32_t I_HDR_LOG_1;
    volatile uint32_t I_HDR_LOG_2;
    volatile uint32_t I_HDR_LOG_3;
    volatile uint32_t RSVD_04B_04D;
    volatile uint8_t  Resv_56[8];
    volatile uint32_t I_TLP_PRE_LOG_0;
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_AER_cap_struct;


typedef struct {
    volatile uint32_t I_ARI_EXT_CAP_HDR;
    volatile uint32_t I_ARI_CAP_AND_CTRL;
    volatile uint32_t RSVD_052_09C;
    volatile uint8_t  Resv_308[296];
} CSL_pcie_ep_coreRegs_EP_VF_i_vf_ARI_cap_struct;


typedef struct {
    volatile uint32_t ATS_CAP_HEADER;
    volatile uint32_t ATS_CAP_CONTROL;
} CSL_pcie_ep_coreRegs_EP_VF_i_ats_cap;

typedef struct {
    volatile uint32_t I_PF_BAR_CONFIG_REG[2];
} CSL_pf_bar_config_reg;

typedef struct {
    volatile uint32_t I_PL_CONFIG_0_REG;
    volatile uint32_t I_PL_CONFIG_1_REG;
    volatile uint32_t I_DLL_TMR_CONFIG_REG;
    volatile uint32_t I_RCV_CRED_LIM_0_REG;
    volatile uint32_t I_RCV_CRED_LIM_1_REG;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG;
    volatile uint32_t I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG;
    volatile uint32_t I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG;
    volatile uint32_t I_L0S_TIMEOUT_LIMIT_REG;
    volatile uint32_t I_TRANSMIT_TLP_COUNT_REG;
    volatile uint32_t I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG;
    volatile uint32_t I_RECEIVE_TLP_COUNT_REG;
    volatile uint32_t I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG;
    volatile uint32_t I_COMPLN_TMOUT_LIM_0_REG;
    volatile uint32_t I_COMPLN_TMOUT_LIM_1_REG;
    volatile uint32_t I_L1_ST_REENTRY_DELAY_REG;
    volatile uint32_t I_VENDOR_ID_REG;
    volatile uint32_t I_ASPM_L1_ENTRY_TMOUT_DELAY_REG;
    volatile uint32_t I_PME_TURNOFF_ACK_DELAY_REG;
    volatile uint32_t I_LINKWIDTH_CONTROL_REG;
    volatile uint8_t  Resv_112[28];
    volatile uint32_t I_MULTI_VC_CONROL_REG;
    volatile uint32_t I_SRIS_CONTROL_REG;
    volatile uint8_t  Resv_128[8];
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC1;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC1;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC1;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC1;
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC2;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC2;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC2;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC2;
    volatile uint32_t I_RCV_CRED_LIM_0_REG_VC3;
    volatile uint32_t I_RCV_CRED_LIM_1_REG_VC3;
    volatile uint32_t I_TRANSM_CRED_LIM_0_REG_VC3;
    volatile uint32_t I_TRANSM_CRED_LIM_1_REG_VC3;
    volatile uint8_t  Resv_240[64];
    volatile uint32_t I_FC_INIT_DELAY_REG;
    volatile uint8_t  Resv_256[12];
    volatile uint32_t I_SHDW_HDR_LOGREG[4];
    volatile uint32_t I_SHDW_FUNC_NUM_REG;
    volatile uint32_t I_SHDW_UR_ERR_REG;
    volatile uint8_t  Resv_320[40];
    volatile uint32_t I_PM_CLK_FREQUENCY_REG;
    volatile uint32_t I_DEBUG_DLLP_COUNT_GEN_REG[4];
    volatile uint8_t  Resv_344[4];
    volatile uint32_t I_VENDOR_DEFINED_MESSAGE_TAG_REG;
    volatile uint8_t  Resv_512[164];
    volatile uint32_t I_NEGOTIATED_LANE_MAP_REG;
    volatile uint32_t I_RECEIVE_FTS_COUNT_REG;
    volatile uint32_t I_DEBUG_MUX_CONTROL_REG;
    volatile uint32_t I_LOCAL_ERROR_STATUS_REGISTER;
    volatile uint32_t I_LOCAL_INTRPT_MASK_REG;
    volatile uint32_t I_LCRC_ERR_COUNT_REG;
    volatile uint32_t I_ECC_CORR_ERR_COUNT_REG;
    volatile uint32_t I_LTR_SNOOP_LAT_REG;
    volatile uint32_t I_LTR_MSG_GEN_CTL_REG;
    volatile uint32_t I_PME_SERVICE_TIMEOUT_DELAY_REG;
    volatile uint32_t I_ROOT_PORT_REQUESTOR_ID_REG;
    volatile uint32_t I_EP_BUS_DEVICE_NUMBER_REG;
    volatile uint8_t  Resv_564[4];
    volatile uint32_t I_DEBUG_MUX_CONTROL_2_REG;
    volatile uint32_t I_PHY_STATUS_1_REG;
    volatile uint8_t  Resv_576[4];
    CSL_pf_bar_config_reg I_PF_BAR_CONFIG_REG[6];
    volatile uint8_t  Resv_640[16];
    CSL_pf_bar_config_reg I_PF_VF_BAR_CONFIG_REG[6];
    volatile uint8_t  Resv_704[16];
    volatile uint32_t I_PF_CONFIG_REG;
    volatile uint8_t  Resv_768[60];
    volatile uint32_t I_RC_BAR_CONFIG_REG;
    volatile uint8_t  Resv_864[92];
    volatile uint32_t I_GEN3_DEFAULT_PRESET_REG;
    volatile uint32_t I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG;
    volatile uint32_t I_PIPE_FIFO_LATENCY_CTRL_REG;
    volatile uint8_t  Resv_884[8];
    volatile uint32_t I_GEN4_DEFAULT_PRESET_REG;
    volatile uint32_t I_PHY_CONFIG_REG3;
    volatile uint32_t I_GEN3_GEN4_LINK_EQ_CTRL_REG;
    volatile uint32_t I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0;
    volatile uint32_t I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1;
    volatile uint8_t  Resv_960[56];
    volatile uint32_t I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0;
    volatile uint32_t I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1;
    volatile uint8_t  Resv_3200[2232];
    volatile uint32_t I_ECC_CORR_ERR_COUNT_REG_AXI;
    volatile uint8_t  Resv_3208[4];
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL0;
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL1;
    volatile uint32_t LOW_POWER_DEBUG_AND_CONTROL2;
    volatile uint32_t TL_INTERNAL_CONTROL;
    volatile uint32_t I_DTI_ATS_STATUS;
    volatile uint32_t I_DTI_ATS_CTRL;
    volatile uint8_t  Resv_3264[32];
    volatile uint32_t I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG;
    volatile uint32_t I_SCALED_FLOW_CONTROL_MGMT_REG;
    volatile uint8_t  Resv_3280[8];
    volatile uint32_t I_MARGINING_PARAMETERS_1_REG;
    volatile uint32_t I_MARGINING_PARAMETERS_2_REG;
    volatile uint32_t I_MARGINING_LOCAL_CONTROL_REG;
    volatile uint32_t I_MARGINING_ERROR_STATUS1_REG;
    volatile uint32_t I_MARGINING_ERROR_STATUS2_REG;
    volatile uint8_t  Resv_3328[28];
    volatile uint32_t I_LOCAL_ERROR_STATUS_2_REGISTER;
    volatile uint32_t I_LOCAL_INTRPT_MASK_2_REG;
    volatile uint8_t  Resv_3344[8];
    volatile uint32_t MSI_MASK_CLEARED_STATUS_1;
    volatile uint32_t MSI_MASK_SET_STATUS_1;
    volatile uint32_t MSIX_FUNCTION_MASK_CLEARED_STATUS_1;
    volatile uint32_t MSIX_FUNCTION_MASK_SET_STATUS_1;
    volatile uint8_t  Resv_3488[128];
    volatile uint32_t I_LD_CTRL;
    volatile uint32_t RX_ELEC_IDLE_FILTER_CONTROL;
    volatile uint32_t I_PTM_LOCAL_CONTROL_REG;
    volatile uint32_t I_PTM_LOCAL_STATUS_REG;
    volatile uint32_t I_PTM_LATENCY_PARAMETERS_INDEX_REG;
    volatile uint32_t I_PTM_LATENCY_PARAMETERS_REG;
    volatile uint32_t I_PTM_CONTEXT_REG[11];
    volatile uint8_t  Resv_3564[8];
    volatile uint32_t I_ASF_INTRPT_STATUS;
    volatile uint32_t I_ASF_INTRPT_RAW_STATUS;
    volatile uint32_t I_ASF_INTRPT_MASK_REG;
    volatile uint32_t I_ASF_INTRPT_TEST;
    volatile uint32_t I_ASF_INTRPT_FATAL_NONFATAL_SEL;
    volatile uint32_t I_ASF_SRAM_CORR_FAULT_STATUS;
    volatile uint32_t I_ASF_SRAM_UNCORR_FAULT_STATUS;
    volatile uint32_t I_ASF_SRAM_FAULT_STATSTICS;
    volatile uint32_t I_ASF_TRANS_TO_CTRL;
    volatile uint32_t I_ASF_TRANS_TO_FAULT_MASK;
    volatile uint32_t I_ASF_TRANS_TO_FAULT_STATUS;
    volatile uint32_t I_ASF_PROTOCOL_FAULT_MASK;
    volatile uint32_t I_ASF_PROTOCOL_FAULT_STATUS_REG;
    volatile uint32_t DUAL_TL_CTRL;
    volatile uint8_t  Resv_3648[28];
    volatile uint32_t I_ASF_MAGIC_NUM_CTRLLER_VER_REG;
} CSL_pcie_ep_coreRegs_LM_i_regf_lm_pcie_base;
#endif /* CSL_MODIFICATION */

#ifdef CSL_MODIFICATION
typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_8;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_9;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_10;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_11;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_12;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_13;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_14;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_15;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_16;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_17;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_18;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_19;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_20;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_21;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_22;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_23;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_24;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_25;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_26;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_27;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_28;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_29;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_30;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob_31;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_8;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_9;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_10;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_11;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_12;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_13;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_14;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_15;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_16;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_17;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_18;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_19;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_20;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_21;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_22;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_23;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_24;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_25;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_26;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_27;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_28;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_29;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_30;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_31;
#else /* CSL_MODIFICATION */
typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
    volatile uint32_t DESC0;
    volatile uint32_t DESC1;
    volatile uint8_t  Resv_20[4];
    volatile uint32_t DESC3;
    volatile uint32_t AXI_ADDR0;
    volatile uint32_t AXI_ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ob;
#endif /* CSL_MODIFICATION */


#ifdef CSL_MODIFICATION
typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ib_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ib_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ib_2;


typedef struct {
    volatile uint32_t C0;
} CSL_pcie_ep_coreRegs_atu_credit_threshold;


typedef struct {
    volatile uint32_t L0;
} CSL_pcie_ep_coreRegs_atu_link_down_indicator_bit;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_7;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_0;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_1;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_2;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_3;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_4;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_5;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_6;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_7;
#else /* CSL_MODIFICATION */
typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_wrapper_ib;

#endif /* CSL_MODIFICATION */

#ifdef CSL_MODIFICATION
typedef struct {
    CSL_pcie_ep_coreRegs_EP_PF0_i_pcie_base EP_PF0_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_PF0_i_power_mgmt_cap_struct EP_PF0_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_MSI_cap_struct EP_PF0_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_MSIX_cap_struct EP_PF0_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_PCIE_cap_struct EP_PF0_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_AER_cap_struct EP_PF0_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_320[4];
    CSL_pcie_ep_coreRegs_EP_PF0_i_ARI_cap_struct EP_PF0_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_device_serial_num_cap_struct EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_power_budgeting_cap_struct EP_PF0_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_resizable_BAR_cap_struct EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_440[4];
    CSL_pcie_ep_coreRegs_EP_PF0_i_LTR_cap_struct EP_PF0_I_LTR_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_DPA_cap_struct EP_PF0_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_512[24];
    CSL_pcie_ep_coreRegs_EP_PF0_i_SRIOV_cap_struct EP_PF0_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_768[140];
    CSL_pcie_ep_coreRegs_EP_PF0_i_PCIE_sec_ext_cap_struct EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT;
    volatile uint8_t  Resv_1024[240];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_VSEC_struct EP_PF0_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_1088[48];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_PASID_struct EP_PF0_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_1216[120];
    CSL_pcie_ep_coreRegs_EP_PF0_i_VC_cap_struct EP_PF0_I_VC_CAP_STRUCT;
    volatile uint8_t  Resv_1472[192];
    CSL_pcie_ep_coreRegs_EP_PF0_i_ats_cap EP_PF0_I_ATS_CAP;
    volatile uint8_t  Resv_1600[120];
    CSL_pcie_ep_coreRegs_EP_PF0_i_ats_pr_cap EP_PF0_I_ATS_PR_CAP;
    volatile uint8_t  Resv_2304[688];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_L1_PM_cap_struct EP_PF0_I_REGF_L1_PM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_dl_feature_cap EP_PF0_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_2336[4];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_margining_cap EP_PF0_I_REGF_MARGINING_CAP;
    volatile uint8_t  Resv_2496[144];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_pl_16gts_cap EP_PF0_I_REGF_PL_16GTS_CAP;
    volatile uint8_t  Resv_2592[60];
    CSL_pcie_ep_coreRegs_EP_PF0_i_regf_ptm_cap EP_PF0_I_REGF_PTM_CAP;
    volatile uint8_t  Resv_4096[1492];
    CSL_pcie_ep_coreRegs_EP_PF1_i_pcie_base EP_PF1_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_PF1_i_power_mgmt_cap_struct EP_PF1_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_MSI_cap_struct EP_PF1_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_MSIX_cap_struct EP_PF1_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_PCIE_cap_struct EP_PF1_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_AER_cap_struct EP_PF1_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_4416[4];
    CSL_pcie_ep_coreRegs_EP_PF1_i_ARI_cap_struct EP_PF1_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_device_serial_num_cap_struct EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_power_budgeting_cap_struct EP_PF1_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF1_i_resizable_BAR_cap_struct EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_4544[12];
    CSL_pcie_ep_coreRegs_EP_PF1_i_DPA_cap_struct EP_PF1_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_4608[24];
    CSL_pcie_ep_coreRegs_EP_PF1_i_SRIOV_cap_struct EP_PF1_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_5120[396];
    CSL_pcie_ep_coreRegs_EP_PF1_i_regf_VSEC_struct EP_PF1_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_5184[48];
    CSL_pcie_ep_coreRegs_EP_PF1_i_regf_PASID_struct EP_PF1_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_5568[376];
    CSL_pcie_ep_coreRegs_EP_PF1_i_ats_cap EP_PF1_I_ATS_CAP;
    volatile uint8_t  Resv_5696[120];
    CSL_pcie_ep_coreRegs_EP_PF1_i_ats_pr_cap EP_PF1_I_ATS_PR_CAP;
    volatile uint8_t  Resv_6416[704];
    CSL_pcie_ep_coreRegs_EP_PF1_i_regf_dl_feature_cap EP_PF1_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_8192[1764];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_pcie_base I_CLIENT_PF2_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_power_mgmt_cap_struct I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_MSI_cap_struct I_CLIENT_PF2_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_MSIX_cap_struct I_CLIENT_PF2_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_PCIE_cap_struct I_CLIENT_PF2_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_AER_cap_struct I_CLIENT_PF2_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_8512[4];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_ARI_cap_struct I_CLIENT_PF2_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_device_serial_num_cap_struct I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_power_budgeting_cap_struct I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF2_i_resizable_BAR_cap_struct I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_8640[12];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_DPA_cap_struct I_CLIENT_PF2_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_8704[24];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_SRIOV_cap_struct I_CLIENT_PF2_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_9216[396];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_VSEC_struct I_CLIENT_PF2_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_9280[48];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_PASID_struct I_CLIENT_PF2_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_9664[376];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_ats_cap I_CLIENT_PF2_I_ATS_CAP;
    volatile uint8_t  Resv_9792[120];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_ats_pr_cap I_CLIENT_PF2_I_ATS_PR_CAP;
    volatile uint8_t  Resv_10512[704];
    CSL_pcie_ep_coreRegs_i_client_PF2_i_regf_dl_feature_cap I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_12288[1764];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_pcie_base I_CLIENT_PF3_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_power_mgmt_cap_struct I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_MSI_cap_struct I_CLIENT_PF3_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_MSIX_cap_struct I_CLIENT_PF3_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_PCIE_cap_struct I_CLIENT_PF3_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_AER_cap_struct I_CLIENT_PF3_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_12608[4];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_ARI_cap_struct I_CLIENT_PF3_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_device_serial_num_cap_struct I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_power_budgeting_cap_struct I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF3_i_resizable_BAR_cap_struct I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_12736[12];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_DPA_cap_struct I_CLIENT_PF3_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_12800[24];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_SRIOV_cap_struct I_CLIENT_PF3_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_13312[396];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_VSEC_struct I_CLIENT_PF3_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_13376[48];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_PASID_struct I_CLIENT_PF3_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_13760[376];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_ats_cap I_CLIENT_PF3_I_ATS_CAP;
    volatile uint8_t  Resv_13888[120];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_ats_pr_cap I_CLIENT_PF3_I_ATS_PR_CAP;
    volatile uint8_t  Resv_14608[704];
    CSL_pcie_ep_coreRegs_i_client_PF3_i_regf_dl_feature_cap I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_16384[1764];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_pcie_base I_CLIENT_PF4_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_power_mgmt_cap_struct I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_MSI_cap_struct I_CLIENT_PF4_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_MSIX_cap_struct I_CLIENT_PF4_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_PCIE_cap_struct I_CLIENT_PF4_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_AER_cap_struct I_CLIENT_PF4_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_16704[4];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_ARI_cap_struct I_CLIENT_PF4_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_device_serial_num_cap_struct I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_power_budgeting_cap_struct I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF4_i_resizable_BAR_cap_struct I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_16832[12];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_DPA_cap_struct I_CLIENT_PF4_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_16896[24];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_SRIOV_cap_struct I_CLIENT_PF4_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_17408[396];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_VSEC_struct I_CLIENT_PF4_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_17472[48];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_PASID_struct I_CLIENT_PF4_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_17856[376];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_ats_cap I_CLIENT_PF4_I_ATS_CAP;
    volatile uint8_t  Resv_17984[120];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_ats_pr_cap I_CLIENT_PF4_I_ATS_PR_CAP;
    volatile uint8_t  Resv_18704[704];
    CSL_pcie_ep_coreRegs_i_client_PF4_i_regf_dl_feature_cap I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_20480[1764];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_pcie_base I_CLIENT_PF5_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_power_mgmt_cap_struct I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_MSI_cap_struct I_CLIENT_PF5_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_MSIX_cap_struct I_CLIENT_PF5_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_PCIE_cap_struct I_CLIENT_PF5_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_AER_cap_struct I_CLIENT_PF5_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_20800[4];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_ARI_cap_struct I_CLIENT_PF5_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_device_serial_num_cap_struct I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_power_budgeting_cap_struct I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_PF5_i_resizable_BAR_cap_struct I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_20928[12];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_DPA_cap_struct I_CLIENT_PF5_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_20992[24];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_SRIOV_cap_struct I_CLIENT_PF5_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_21504[396];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_VSEC_struct I_CLIENT_PF5_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_21568[48];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_PASID_struct I_CLIENT_PF5_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_21952[376];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_ats_cap I_CLIENT_PF5_I_ATS_CAP;
    volatile uint8_t  Resv_22080[120];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_ats_pr_cap I_CLIENT_PF5_I_ATS_PR_CAP;
    volatile uint8_t  Resv_22800[704];
    CSL_pcie_ep_coreRegs_i_client_PF5_i_regf_dl_feature_cap I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_24576[1764];
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_pcie_base EP_VF0_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_power_mgmt_cap_struct EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_MSI_cap_struct EP_VF0_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_MSIX_cap_struct EP_VF0_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_PCIE_cap_struct EP_VF0_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_AER_cap_struct EP_VF0_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_24896[4];
    CSL_pcie_ep_coreRegs_EP_VF0_i_vf_ARI_cap_struct EP_VF0_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_26048[844];
    CSL_pcie_ep_coreRegs_EP_VF0_i_ats_cap EP_VF0_I_ATS_CAP;
    volatile uint8_t  Resv_28672[2616];
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_pcie_base EP_VF1_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_power_mgmt_cap_struct EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_MSI_cap_struct EP_VF1_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_MSIX_cap_struct EP_VF1_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_PCIE_cap_struct EP_VF1_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_AER_cap_struct EP_VF1_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_28992[4];
    CSL_pcie_ep_coreRegs_EP_VF1_i_vf_ARI_cap_struct EP_VF1_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_30144[844];
    CSL_pcie_ep_coreRegs_EP_VF1_i_ats_cap EP_VF1_I_ATS_CAP;
    volatile uint8_t  Resv_32768[2616];
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_pcie_base EP_VF2_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_power_mgmt_cap_struct EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_MSI_cap_struct EP_VF2_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_MSIX_cap_struct EP_VF2_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_PCIE_cap_struct EP_VF2_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_AER_cap_struct EP_VF2_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_33088[4];
    CSL_pcie_ep_coreRegs_EP_VF2_i_vf_ARI_cap_struct EP_VF2_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_34240[844];
    CSL_pcie_ep_coreRegs_EP_VF2_i_ats_cap EP_VF2_I_ATS_CAP;
    volatile uint8_t  Resv_36864[2616];
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_pcie_base EP_VF3_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_power_mgmt_cap_struct EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_MSI_cap_struct EP_VF3_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_MSIX_cap_struct EP_VF3_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_PCIE_cap_struct EP_VF3_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_AER_cap_struct EP_VF3_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_37184[4];
    CSL_pcie_ep_coreRegs_EP_VF3_i_vf_ARI_cap_struct EP_VF3_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_38336[844];
    CSL_pcie_ep_coreRegs_EP_VF3_i_ats_cap EP_VF3_I_ATS_CAP;
    volatile uint8_t  Resv_40960[2616];
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_pcie_base EP_VF4_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_power_mgmt_cap_struct EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_MSI_cap_struct EP_VF4_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_MSIX_cap_struct EP_VF4_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_PCIE_cap_struct EP_VF4_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_AER_cap_struct EP_VF4_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_41280[4];
    CSL_pcie_ep_coreRegs_EP_VF4_i_vf_ARI_cap_struct EP_VF4_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_42432[844];
    CSL_pcie_ep_coreRegs_EP_VF4_i_ats_cap EP_VF4_I_ATS_CAP;
    volatile uint8_t  Resv_45056[2616];
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_pcie_base EP_VF5_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_power_mgmt_cap_struct EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_MSI_cap_struct EP_VF5_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_MSIX_cap_struct EP_VF5_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_PCIE_cap_struct EP_VF5_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_AER_cap_struct EP_VF5_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_45376[4];
    CSL_pcie_ep_coreRegs_EP_VF5_i_vf_ARI_cap_struct EP_VF5_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_46528[844];
    CSL_pcie_ep_coreRegs_EP_VF5_i_ats_cap EP_VF5_I_ATS_CAP;
    volatile uint8_t  Resv_49152[2616];
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_pcie_base EP_VF6_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_power_mgmt_cap_struct EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_MSI_cap_struct EP_VF6_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_MSIX_cap_struct EP_VF6_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_PCIE_cap_struct EP_VF6_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_AER_cap_struct EP_VF6_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_49472[4];
    CSL_pcie_ep_coreRegs_EP_VF6_i_vf_ARI_cap_struct EP_VF6_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_50624[844];
    CSL_pcie_ep_coreRegs_EP_VF6_i_ats_cap EP_VF6_I_ATS_CAP;
    volatile uint8_t  Resv_53248[2616];
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_pcie_base EP_VF7_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_power_mgmt_cap_struct EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_MSI_cap_struct EP_VF7_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_MSIX_cap_struct EP_VF7_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_PCIE_cap_struct EP_VF7_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_AER_cap_struct EP_VF7_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_53568[4];
    CSL_pcie_ep_coreRegs_EP_VF7_i_vf_ARI_cap_struct EP_VF7_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_54720[844];
    CSL_pcie_ep_coreRegs_EP_VF7_i_ats_cap EP_VF7_I_ATS_CAP;
    volatile uint8_t  Resv_57344[2616];
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_pcie_base I_CLIENT_VF8_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_power_mgmt_cap_struct I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_MSI_cap_struct I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_MSIX_cap_struct I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_PCIE_cap_struct I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_AER_cap_struct I_CLIENT_VF8_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_57664[4];
    CSL_pcie_ep_coreRegs_i_client_VF8_i_vf_ARI_cap_struct I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_58816[844];
    CSL_pcie_ep_coreRegs_i_client_VF8_i_ats_cap I_CLIENT_VF8_I_ATS_CAP;
    volatile uint8_t  Resv_61440[2616];
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_pcie_base I_CLIENT_VF9_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_power_mgmt_cap_struct I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_MSI_cap_struct I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_MSIX_cap_struct I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_PCIE_cap_struct I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_AER_cap_struct I_CLIENT_VF9_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_61760[4];
    CSL_pcie_ep_coreRegs_i_client_VF9_i_vf_ARI_cap_struct I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_62912[844];
    CSL_pcie_ep_coreRegs_i_client_VF9_i_ats_cap I_CLIENT_VF9_I_ATS_CAP;
    volatile uint8_t  Resv_65536[2616];
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_pcie_base EP_VF10_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_power_mgmt_cap_struct EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_MSI_cap_struct EP_VF10_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_MSIX_cap_struct EP_VF10_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_PCIE_cap_struct EP_VF10_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_AER_cap_struct EP_VF10_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_65856[4];
    CSL_pcie_ep_coreRegs_EP_VF10_i_vf_ARI_cap_struct EP_VF10_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_67008[844];
    CSL_pcie_ep_coreRegs_EP_VF10_i_ats_cap EP_VF10_I_ATS_CAP;
    volatile uint8_t  Resv_69632[2616];
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_pcie_base EP_VF11_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_power_mgmt_cap_struct EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_MSI_cap_struct EP_VF11_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_MSIX_cap_struct EP_VF11_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_PCIE_cap_struct EP_VF11_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_AER_cap_struct EP_VF11_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_69952[4];
    CSL_pcie_ep_coreRegs_EP_VF11_i_vf_ARI_cap_struct EP_VF11_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_71104[844];
    CSL_pcie_ep_coreRegs_EP_VF11_i_ats_cap EP_VF11_I_ATS_CAP;
    volatile uint8_t  Resv_73728[2616];
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_pcie_base EP_VF12_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_power_mgmt_cap_struct EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_MSI_cap_struct EP_VF12_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_MSIX_cap_struct EP_VF12_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_PCIE_cap_struct EP_VF12_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_AER_cap_struct EP_VF12_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_74048[4];
    CSL_pcie_ep_coreRegs_EP_VF12_i_vf_ARI_cap_struct EP_VF12_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_75200[844];
    CSL_pcie_ep_coreRegs_EP_VF12_i_ats_cap EP_VF12_I_ATS_CAP;
    volatile uint8_t  Resv_77824[2616];
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_pcie_base EP_VF13_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_power_mgmt_cap_struct EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_MSI_cap_struct EP_VF13_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_MSIX_cap_struct EP_VF13_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_PCIE_cap_struct EP_VF13_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_AER_cap_struct EP_VF13_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_78144[4];
    CSL_pcie_ep_coreRegs_EP_VF13_i_vf_ARI_cap_struct EP_VF13_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_79296[844];
    CSL_pcie_ep_coreRegs_EP_VF13_i_ats_cap EP_VF13_I_ATS_CAP;
    volatile uint8_t  Resv_81920[2616];
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_pcie_base EP_VF14_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_power_mgmt_cap_struct EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_MSI_cap_struct EP_VF14_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_MSIX_cap_struct EP_VF14_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_PCIE_cap_struct EP_VF14_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_AER_cap_struct EP_VF14_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_82240[4];
    CSL_pcie_ep_coreRegs_EP_VF14_i_vf_ARI_cap_struct EP_VF14_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_83392[844];
    CSL_pcie_ep_coreRegs_EP_VF14_i_ats_cap EP_VF14_I_ATS_CAP;
    volatile uint8_t  Resv_86016[2616];
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_pcie_base EP_VF15_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_power_mgmt_cap_struct EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_MSI_cap_struct EP_VF15_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_MSIX_cap_struct EP_VF15_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_PCIE_cap_struct EP_VF15_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_AER_cap_struct EP_VF15_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_86336[4];
    CSL_pcie_ep_coreRegs_EP_VF15_i_vf_ARI_cap_struct EP_VF15_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_87488[844];
    CSL_pcie_ep_coreRegs_EP_VF15_i_ats_cap EP_VF15_I_ATS_CAP;
    volatile uint8_t  Resv_1048576[961080];
    CSL_pcie_ep_coreRegs_LM_i_regf_lm_pcie_base LM_I_REGF_LM_PCIE_BASE;
    volatile uint8_t  Resv_4194304[3142076];
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_0 ATU_WRAPPER_OB_0;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_1 ATU_WRAPPER_OB_1;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_2 ATU_WRAPPER_OB_2;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_3 ATU_WRAPPER_OB_3;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_4 ATU_WRAPPER_OB_4;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_5 ATU_WRAPPER_OB_5;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_6 ATU_WRAPPER_OB_6;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_7 ATU_WRAPPER_OB_7;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_8 ATU_WRAPPER_OB_8;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_9 ATU_WRAPPER_OB_9;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_10 ATU_WRAPPER_OB_10;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_11 ATU_WRAPPER_OB_11;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_12 ATU_WRAPPER_OB_12;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_13 ATU_WRAPPER_OB_13;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_14 ATU_WRAPPER_OB_14;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_15 ATU_WRAPPER_OB_15;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_16 ATU_WRAPPER_OB_16;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_17 ATU_WRAPPER_OB_17;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_18 ATU_WRAPPER_OB_18;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_19 ATU_WRAPPER_OB_19;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_20 ATU_WRAPPER_OB_20;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_21 ATU_WRAPPER_OB_21;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_22 ATU_WRAPPER_OB_22;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_23 ATU_WRAPPER_OB_23;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_24 ATU_WRAPPER_OB_24;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_25 ATU_WRAPPER_OB_25;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_26 ATU_WRAPPER_OB_26;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_27 ATU_WRAPPER_OB_27;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_28 ATU_WRAPPER_OB_28;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_29 ATU_WRAPPER_OB_29;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_30 ATU_WRAPPER_OB_30;
    CSL_pcie_ep_coreRegs_atu_wrapper_ob_31 ATU_WRAPPER_OB_31;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_0 ATU_HP_WRAPPER_OB_0;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_1 ATU_HP_WRAPPER_OB_1;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_2 ATU_HP_WRAPPER_OB_2;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_3 ATU_HP_WRAPPER_OB_3;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_4 ATU_HP_WRAPPER_OB_4;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_5 ATU_HP_WRAPPER_OB_5;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_6 ATU_HP_WRAPPER_OB_6;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_7 ATU_HP_WRAPPER_OB_7;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_8 ATU_HP_WRAPPER_OB_8;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_9 ATU_HP_WRAPPER_OB_9;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_10 ATU_HP_WRAPPER_OB_10;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_11 ATU_HP_WRAPPER_OB_11;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_12 ATU_HP_WRAPPER_OB_12;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_13 ATU_HP_WRAPPER_OB_13;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_14 ATU_HP_WRAPPER_OB_14;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_15 ATU_HP_WRAPPER_OB_15;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_16 ATU_HP_WRAPPER_OB_16;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_17 ATU_HP_WRAPPER_OB_17;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_18 ATU_HP_WRAPPER_OB_18;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_19 ATU_HP_WRAPPER_OB_19;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_20 ATU_HP_WRAPPER_OB_20;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_21 ATU_HP_WRAPPER_OB_21;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_22 ATU_HP_WRAPPER_OB_22;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_23 ATU_HP_WRAPPER_OB_23;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_24 ATU_HP_WRAPPER_OB_24;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_25 ATU_HP_WRAPPER_OB_25;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_26 ATU_HP_WRAPPER_OB_26;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_27 ATU_HP_WRAPPER_OB_27;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_28 ATU_HP_WRAPPER_OB_28;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_29 ATU_HP_WRAPPER_OB_29;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_30 ATU_HP_WRAPPER_OB_30;
    CSL_pcie_ep_coreRegs_atu_hp_wrapper_ob_31 ATU_HP_WRAPPER_OB_31;
    CSL_pcie_ep_coreRegs_atu_wrapper_ib_0 ATU_WRAPPER_IB_0;
    CSL_pcie_ep_coreRegs_atu_wrapper_ib_1 ATU_WRAPPER_IB_1;
    CSL_pcie_ep_coreRegs_atu_wrapper_ib_2 ATU_WRAPPER_IB_2;
    volatile uint8_t  Resv_4196384[8];
    CSL_pcie_ep_coreRegs_atu_credit_threshold ATU_CREDIT_THRESHOLD;
    CSL_pcie_ep_coreRegs_atu_link_down_indicator_bit ATU_LINK_DOWN_INDICATOR_BIT;
    volatile uint8_t  Resv_4196416[24];
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_0 ATU_FUNC0_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_1 ATU_FUNC0_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_2 ATU_FUNC0_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_3 ATU_FUNC0_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_4 ATU_FUNC0_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_5 ATU_FUNC0_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_6 ATU_FUNC0_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func0_wrapper_ib_ep_7 ATU_FUNC0_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_0 ATU_FUNC1_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_1 ATU_FUNC1_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_2 ATU_FUNC1_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_3 ATU_FUNC1_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_4 ATU_FUNC1_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_5 ATU_FUNC1_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_6 ATU_FUNC1_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func1_wrapper_ib_ep_7 ATU_FUNC1_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_0 ATU_FUNC2_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_1 ATU_FUNC2_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_2 ATU_FUNC2_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_3 ATU_FUNC2_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_4 ATU_FUNC2_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_5 ATU_FUNC2_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_6 ATU_FUNC2_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func2_wrapper_ib_ep_7 ATU_FUNC2_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_0 ATU_FUNC3_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_1 ATU_FUNC3_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_2 ATU_FUNC3_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_3 ATU_FUNC3_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_4 ATU_FUNC3_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_5 ATU_FUNC3_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_6 ATU_FUNC3_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func3_wrapper_ib_ep_7 ATU_FUNC3_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_0 ATU_FUNC4_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_1 ATU_FUNC4_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_2 ATU_FUNC4_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_3 ATU_FUNC4_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_4 ATU_FUNC4_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_5 ATU_FUNC4_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_6 ATU_FUNC4_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func4_wrapper_ib_ep_7 ATU_FUNC4_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_0 ATU_FUNC5_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_1 ATU_FUNC5_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_2 ATU_FUNC5_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_3 ATU_FUNC5_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_4 ATU_FUNC5_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_5 ATU_FUNC5_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_6 ATU_FUNC5_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func5_wrapper_ib_ep_7 ATU_FUNC5_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_0 ATU_FUNC6_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_1 ATU_FUNC6_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_2 ATU_FUNC6_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_3 ATU_FUNC6_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_4 ATU_FUNC6_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_5 ATU_FUNC6_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_6 ATU_FUNC6_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func6_wrapper_ib_ep_7 ATU_FUNC6_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_0 ATU_FUNC7_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_1 ATU_FUNC7_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_2 ATU_FUNC7_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_3 ATU_FUNC7_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_4 ATU_FUNC7_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_5 ATU_FUNC7_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_6 ATU_FUNC7_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func7_wrapper_ib_ep_7 ATU_FUNC7_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_0 ATU_FUNC8_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_1 ATU_FUNC8_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_2 ATU_FUNC8_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_3 ATU_FUNC8_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_4 ATU_FUNC8_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_5 ATU_FUNC8_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_6 ATU_FUNC8_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func8_wrapper_ib_ep_7 ATU_FUNC8_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_0 ATU_FUNC9_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_1 ATU_FUNC9_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_2 ATU_FUNC9_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_3 ATU_FUNC9_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_4 ATU_FUNC9_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_5 ATU_FUNC9_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_6 ATU_FUNC9_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func9_wrapper_ib_ep_7 ATU_FUNC9_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_0 ATU_FUNC10_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_1 ATU_FUNC10_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_2 ATU_FUNC10_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_3 ATU_FUNC10_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_4 ATU_FUNC10_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_5 ATU_FUNC10_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_6 ATU_FUNC10_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func10_wrapper_ib_ep_7 ATU_FUNC10_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_0 ATU_FUNC11_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_1 ATU_FUNC11_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_2 ATU_FUNC11_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_3 ATU_FUNC11_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_4 ATU_FUNC11_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_5 ATU_FUNC11_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_6 ATU_FUNC11_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func11_wrapper_ib_ep_7 ATU_FUNC11_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_0 ATU_FUNC12_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_1 ATU_FUNC12_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_2 ATU_FUNC12_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_3 ATU_FUNC12_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_4 ATU_FUNC12_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_5 ATU_FUNC12_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_6 ATU_FUNC12_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func12_wrapper_ib_ep_7 ATU_FUNC12_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_0 ATU_FUNC13_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_1 ATU_FUNC13_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_2 ATU_FUNC13_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_3 ATU_FUNC13_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_4 ATU_FUNC13_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_5 ATU_FUNC13_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_6 ATU_FUNC13_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func13_wrapper_ib_ep_7 ATU_FUNC13_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_0 ATU_FUNC14_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_1 ATU_FUNC14_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_2 ATU_FUNC14_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_3 ATU_FUNC14_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_4 ATU_FUNC14_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_5 ATU_FUNC14_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_6 ATU_FUNC14_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func14_wrapper_ib_ep_7 ATU_FUNC14_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_0 ATU_FUNC15_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_1 ATU_FUNC15_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_2 ATU_FUNC15_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_3 ATU_FUNC15_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_4 ATU_FUNC15_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_5 ATU_FUNC15_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_6 ATU_FUNC15_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func15_wrapper_ib_ep_7 ATU_FUNC15_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_0 ATU_FUNC16_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_1 ATU_FUNC16_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_2 ATU_FUNC16_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_3 ATU_FUNC16_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_4 ATU_FUNC16_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_5 ATU_FUNC16_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_6 ATU_FUNC16_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func16_wrapper_ib_ep_7 ATU_FUNC16_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_0 ATU_FUNC17_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_1 ATU_FUNC17_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_2 ATU_FUNC17_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_3 ATU_FUNC17_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_4 ATU_FUNC17_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_5 ATU_FUNC17_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_6 ATU_FUNC17_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func17_wrapper_ib_ep_7 ATU_FUNC17_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_0 ATU_FUNC18_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_1 ATU_FUNC18_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_2 ATU_FUNC18_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_3 ATU_FUNC18_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_4 ATU_FUNC18_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_5 ATU_FUNC18_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_6 ATU_FUNC18_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func18_wrapper_ib_ep_7 ATU_FUNC18_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_0 ATU_FUNC19_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_1 ATU_FUNC19_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_2 ATU_FUNC19_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_3 ATU_FUNC19_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_4 ATU_FUNC19_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_5 ATU_FUNC19_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_6 ATU_FUNC19_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func19_wrapper_ib_ep_7 ATU_FUNC19_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_0 ATU_FUNC20_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_1 ATU_FUNC20_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_2 ATU_FUNC20_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_3 ATU_FUNC20_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_4 ATU_FUNC20_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_5 ATU_FUNC20_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_6 ATU_FUNC20_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func20_wrapper_ib_ep_7 ATU_FUNC20_WRAPPER_IB_EP_7;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_0 ATU_FUNC21_WRAPPER_IB_EP_0;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_1 ATU_FUNC21_WRAPPER_IB_EP_1;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_2 ATU_FUNC21_WRAPPER_IB_EP_2;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_3 ATU_FUNC21_WRAPPER_IB_EP_3;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_4 ATU_FUNC21_WRAPPER_IB_EP_4;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_5 ATU_FUNC21_WRAPPER_IB_EP_5;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_6 ATU_FUNC21_WRAPPER_IB_EP_6;
    CSL_pcie_ep_coreRegs_atu_func21_wrapper_ib_ep_7 ATU_FUNC21_WRAPPER_IB_EP_7;
} CSL_pcie_ep_coreRegs;
#else /* CSL_MODIFICATION */
typedef struct {
    volatile uint32_t C0;
} CSL_pcie_ep_coreRegs_atu_credit_threshold;


typedef struct {
    volatile uint32_t L0;
} CSL_pcie_ep_coreRegs_atu_link_down_indicator_bit;


typedef struct {
    volatile uint32_t ADDR0;
    volatile uint32_t ADDR1;
} CSL_pcie_ep_coreRegs_atu_func_wrapper_ib_ep;


typedef struct {
    CSL_pcie_ep_coreRegs_EP_PF_i_pcie_base EP_PF_I_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_PF_i_power_mgmt_cap_struct EP_PF_I_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_MSI_cap_struct EP_PF_I_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_MSIX_cap_struct EP_PF_I_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_PCIE_cap_struct EP_PF_I_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_AER_cap_struct EP_PF_I_AER_CAP_STRUCT;
    volatile uint8_t  Resv_320[4];
    CSL_pcie_ep_coreRegs_EP_PF_i_ARI_cap_struct EP_PF_I_ARI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_device_serial_num_cap_struct EP_PF_I_DEVICE_SERIAL_NUM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_power_budgeting_cap_struct EP_PF_I_POWER_BUDGETING_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_resizable_BAR_cap_struct EP_PF_I_RESIZABLE_BAR_CAP_STRUCT;
    volatile uint8_t  Resv_440[4];
    CSL_pcie_ep_coreRegs_EP_PF_i_LTR_cap_struct EP_PF_I_LTR_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_DPA_cap_struct EP_PF_I_DPA_CAP_STRUCT;
    volatile uint8_t  Resv_512[24];
    CSL_pcie_ep_coreRegs_EP_PF_i_SRIOV_cap_struct EP_PF_I_SRIOV_CAP_STRUCT;
    volatile uint8_t  Resv_768[140];
    CSL_pcie_ep_coreRegs_EP_PF_i_PCIE_sec_ext_cap_struct EP_PF_I_PCIE_SEC_EXT_CAP_STRUCT;
    volatile uint8_t  Resv_1024[240];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_VSEC_struct EP_PF_I_REGF_VSEC_STRUCT;
    volatile uint8_t  Resv_1088[48];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_PASID_struct EP_PF_I_REGF_PASID_STRUCT;
    volatile uint8_t  Resv_1216[120];
    CSL_pcie_ep_coreRegs_EP_PF_i_VC_cap_struct EP_PF_I_VC_CAP_STRUCT;
    volatile uint8_t  Resv_1472[192];
    CSL_pcie_ep_coreRegs_EP_PF_i_ats_cap EP_PF_I_ATS_CAP;
    volatile uint8_t  Resv_1600[120];
    CSL_pcie_ep_coreRegs_EP_PF_i_ats_pr_cap EP_PF_I_ATS_PR_CAP;
    volatile uint8_t  Resv_2304[688];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_L1_PM_cap_struct EP_PF_I_REGF_L1_PM_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_dl_feature_cap EP_PF_I_REGF_DL_FEATURE_CAP;
    volatile uint8_t  Resv_2336[4];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_margining_cap EP_PF_I_REGF_MARGINING_CAP;
    volatile uint8_t  Resv_2496[144];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_pl_16gts_cap EP_PF_I_REGF_PL_16GTS_CAP;
    volatile uint8_t  Resv_2592[60];
    CSL_pcie_ep_coreRegs_EP_PF_i_regf_ptm_cap EP_PF_I_REGF_PTM_CAP;
    volatile uint8_t  Resv_4096[1492];
} CSL_pcie_ep_coreRegs_EP_PF_struct;

typedef struct {
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_pcie_base EP_VF0_I_VF_PCIE_BASE;
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_power_mgmt_cap_struct EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_MSI_cap_struct EP_VF0_I_VF_MSI_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_MSIX_cap_struct EP_VF0_I_VF_MSIX_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_PCIE_cap_struct EP_VF0_I_VF_PCIE_CAP_STRUCT;
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_AER_cap_struct EP_VF0_I_VF_AER_CAP_STRUCT;
    volatile uint8_t  Resv_24896[4];
    CSL_pcie_ep_coreRegs_EP_VF_i_vf_ARI_cap_struct EP_VF0_I_VF_ARI_CAP_STRUCT;
    volatile uint8_t  Resv_26048[844];
    CSL_pcie_ep_coreRegs_EP_VF_i_ats_cap EP_VF0_I_ATS_CAP;
    volatile uint8_t  Resv_28672[2616];
} CSL_pcie_ep_coreRegs_EP_VF_struct;

typedef struct {
	CSL_pcie_ep_coreRegs_EP_PF_struct EP_PF_I_PCIE[6];
    CSL_pcie_ep_coreRegs_EP_VF_struct EP_VF_I_VF[16];
    volatile uint8_t  Resv_1048576[961080-2616];
    CSL_pcie_ep_coreRegs_LM_i_regf_lm_pcie_base LM_I_REGF_LM_PCIE_BASE;
    volatile uint8_t  Resv_4194304[3142076];
    CSL_pcie_ep_coreRegs_atu_wrapper_ob ATU_WRAPPER_OB[32];
    CSL_pcie_ep_coreRegs_atu_wrapper_ob ATU_HP_WRAPPER_OB[32];
    CSL_pcie_ep_coreRegs_atu_wrapper_ib ATU_WRAPPER_IB[3];
    volatile uint8_t  Resv_4196384[8];
    CSL_pcie_ep_coreRegs_atu_credit_threshold ATU_CREDIT_THRESHOLD;
    CSL_pcie_ep_coreRegs_atu_link_down_indicator_bit ATU_LINK_DOWN_INDICATOR_BIT;
    volatile uint8_t  Resv_4196416[24];
    CSL_pcie_ep_coreRegs_atu_func_wrapper_ib_ep ATU_FUNC_WRAPPER_IB_EP[22][8];
} CSL_pcie_ep_coreRegs;
#endif /* CSL_MODIFICATION */


/**************************************************************************
* Register Macros
**************************************************************************/

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS                      (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE              (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0                         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_1                         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_2                         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_3                         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_4                         (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_5                         (0x00000024U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0A                               (0x00000028U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I     (0x0000002CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0C                               (0x00000030U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER                (0x00000034U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0E                               (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN              (0x0000003CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_010_01F                          (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP            (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP  (0x00000084U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023              (0x00000088U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG                   (0x00000090U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR               (0x00000094U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR                (0x00000098U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA                   (0x0000009CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK                       (0x000000A0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS               (0x000000A4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_RSVD_02A_02B                     (0x000000A8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL                     (0x000000B0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET               (0x000000B4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT           (0x000000B8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_RSVD_02F                        (0x000000BCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP                  (0x000000C4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS          (0x000000C8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP                      (0x000000CCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS              (0x000000D0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_035                        (0x000000D4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_036                        (0x000000D8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_037_038                    (0x000000DCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2                (0x000000E4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2        (0x000000E8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG                (0x000000ECU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2            (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_03D_03F                    (0x000000F4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS              (0x00000104U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK                (0x00000108U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY            (0x0000010CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS                (0x00000110U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK                  (0x00000114U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL             (0x00000118U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_0                      (0x0000011CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_1                      (0x00000120U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_2                      (0x00000124U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_3                      (0x00000128U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_RSVD_04B_04D                     (0x0000012CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0                  (0x00000138U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR                (0x00000140U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL               (0x00000144U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_RSVD_052_053                     (0x00000148U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00000150U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0    (0x00000154U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1    (0x00000158U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057           (0x0000015CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00000160U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00000164U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00000168U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP       (0x0000016CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F         (0x00000170U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00000180U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0     (0x00000184U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0    (0x00000188U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1     (0x0000018CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1    (0x00000190U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2     (0x00000194U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2    (0x00000198U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3     (0x0000019CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3    (0x000001A0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4     (0x000001A4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4    (0x000001A8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5     (0x000001ACU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5    (0x000001B0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR                (0x000001B8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT                  (0x000001BCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG         (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG                    (0x000001C4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG          (0x000001C8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG            (0x000001CCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0           (0x000001D0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1           (0x000001D4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_RSVD_07C_07F                     (0x000001D8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG     (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG                (0x00000204U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG        (0x00000208U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG        (0x0000020CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG     (0x00000210U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG         (0x00000214U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG             (0x00000218U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG      (0x0000021CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG         (0x00000220U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG                 (0x00000224U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG                 (0x00000228U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG                 (0x0000022CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG                 (0x00000230U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG                 (0x00000234U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG                 (0x00000238U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000023CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_RSVD_090_09C                   (0x00000240U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG  (0x00000300U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG     (0x00000304U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG (0x00000308U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0 (0x0000030CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG              (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG   (0x00000404U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG  (0x00000408U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0    (0x0000040CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG            (0x00000440U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG               (0x00000444U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG           (0x000004C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1               (0x000004C4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_2               (0x000004C8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CTRL_STS_REG            (0x000004CCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_0                (0x000004D0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0               (0x000004D4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0                (0x000004D8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_1                (0x000004DCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1               (0x000004E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1                (0x000004E4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_2                (0x000004E8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2               (0x000004ECU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2                (0x000004F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_3                (0x000004F4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3               (0x000004F8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3                (0x000004FCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER                          (0x000005C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000005C4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER                    (0x00000640U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS                (0x00000644U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY          (0x00000648U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC             (0x0000064CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR       (0x00000900U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP               (0x00000904U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1            (0x00000908U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2            (0x0000090CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00000910U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00000914U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG     (0x00000918U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG (0x00000920U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG (0x00000924U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0 (0x00000928U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1 (0x0000092CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG (0x000009C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CAPABILITIES_REG   (0x000009C4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CONTROL_REG        (0x000009C8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG         (0x000009CCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG (0x000009D0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG (0x000009D4U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG (0x000009D8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_RESERVED_REG       (0x000009DCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0 (0x000009E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG (0x00000A20U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG             (0x00000A24U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG                  (0x00000A28U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID                 (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS                      (0x00001004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE              (0x00001008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE      (0x0000100CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0                         (0x00001010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_1                         (0x00001014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_2                         (0x00001018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_3                         (0x0000101CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_4                         (0x00001020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_5                         (0x00001024U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0A                               (0x00001028U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I     (0x0000102CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0C                               (0x00001030U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER                (0x00001034U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0E                               (0x00001038U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN              (0x0000103CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_010_01F                          (0x00001040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP            (0x00001080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP  (0x00001084U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023              (0x00001088U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG                   (0x00001090U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR               (0x00001094U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR                (0x00001098U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA                   (0x0000109CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK                       (0x000010A0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS               (0x000010A4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_RSVD_02A_02B                     (0x000010A8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL                     (0x000010B0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET               (0x000010B4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT           (0x000010B8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_RSVD_02F                        (0x000010BCU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST                 (0x000010C0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP                  (0x000010C4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS          (0x000010C8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP                      (0x000010CCU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS              (0x000010D0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_035                        (0x000010D4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_036                        (0x000010D8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_037_038                    (0x000010DCU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2                (0x000010E4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2        (0x000010E8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG                (0x000010ECU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2            (0x000010F0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_03D_03F                    (0x000010F4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR           (0x00001100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS              (0x00001104U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK                (0x00001108U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY            (0x0000110CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS                (0x00001110U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK                  (0x00001114U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL             (0x00001118U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_0                      (0x0000111CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_1                      (0x00001120U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_2                      (0x00001124U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_3                      (0x00001128U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_RSVD_04B_04D                     (0x0000112CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0                  (0x00001138U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR                (0x00001140U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL               (0x00001144U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_RSVD_052_053                     (0x00001148U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00001150U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0    (0x00001154U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1    (0x00001158U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057           (0x0000115CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00001160U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00001164U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00001168U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP       (0x0000116CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F         (0x00001170U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00001180U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0     (0x00001184U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0    (0x00001188U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1     (0x0000118CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1    (0x00001190U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2     (0x00001194U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2    (0x00001198U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3     (0x0000119CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3    (0x000011A0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4     (0x000011A4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4    (0x000011A8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5     (0x000011ACU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5    (0x000011B0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG         (0x000011C0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG                    (0x000011C4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG          (0x000011C8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG            (0x000011CCU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0           (0x000011D0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1           (0x000011D4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_RSVD_07C_07F                     (0x000011D8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG     (0x00001200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG                (0x00001204U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG        (0x00001208U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG        (0x0000120CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG     (0x00001210U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG         (0x00001214U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG             (0x00001218U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG      (0x0000121CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG         (0x00001220U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG                 (0x00001224U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG                 (0x00001228U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG                 (0x0000122CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG                 (0x00001230U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG                 (0x00001234U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG                 (0x00001238U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000123CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_RSVD_090_09C                   (0x00001240U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG              (0x00001400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG   (0x00001404U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG  (0x00001408U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0    (0x0000140CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG            (0x00001440U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG               (0x00001444U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER                          (0x000015C0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000015C4U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER                    (0x00001640U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS                (0x00001644U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY          (0x00001648U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC             (0x0000164CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00001910U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00001914U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG     (0x00001918U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID           (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS                (0x00002004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE        (0x00002008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000200CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0                   (0x00002010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_1                   (0x00002014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_2                   (0x00002018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_3                   (0x0000201CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_4                   (0x00002020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_5                   (0x00002024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0A                         (0x00002028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000202CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0C                         (0x00002030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER          (0x00002034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0E                         (0x00002038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN        (0x0000203CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_010_01F                    (0x00002040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP      (0x00002080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00002084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023        (0x00002088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG             (0x00002090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR         (0x00002094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR          (0x00002098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA             (0x0000209CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK                 (0x000020A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS         (0x000020A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_RSVD_02A_02B               (0x000020A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL               (0x000020B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET         (0x000020B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT     (0x000020B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_RSVD_02F                  (0x000020BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST           (0x000020C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP            (0x000020C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS    (0x000020C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP                (0x000020CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS        (0x000020D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_035                  (0x000020D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_036                  (0x000020D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_037_038              (0x000020DCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2          (0x000020E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2  (0x000020E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG          (0x000020ECU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2      (0x000020F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_03D_03F              (0x000020F4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR     (0x00002100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS        (0x00002104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK          (0x00002108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY      (0x0000210CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS          (0x00002110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK            (0x00002114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL       (0x00002118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_0                (0x0000211CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_1                (0x00002120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_2                (0x00002124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_3                (0x00002128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_RSVD_04B_04D               (0x0000212CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0            (0x00002138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR          (0x00002140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL         (0x00002144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_RSVD_052_053               (0x00002148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00002150U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0 (0x00002154U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1 (0x00002158U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057     (0x0000215CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00002160U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00002164U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00002168U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP (0x0000216CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F   (0x00002170U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00002180U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0 (0x00002184U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0 (0x00002188U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1 (0x0000218CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1 (0x00002190U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2 (0x00002194U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2 (0x00002198U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3 (0x0000219CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3 (0x000021A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4 (0x000021A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4 (0x000021A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5 (0x000021ACU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5 (0x000021B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG   (0x000021C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG              (0x000021C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG    (0x000021C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG      (0x000021CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0     (0x000021D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1     (0x000021D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_RSVD_07C_07F               (0x000021D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG (0x00002200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG          (0x00002204U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG  (0x00002208U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG  (0x0000220CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG (0x00002210U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG   (0x00002214U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG       (0x00002218U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG (0x0000221CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG   (0x00002220U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG           (0x00002224U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG           (0x00002228U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG           (0x0000222CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG           (0x00002230U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG           (0x00002234U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG           (0x00002238U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000223CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_RSVD_090_09C             (0x00002240U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG        (0x00002400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG (0x00002404U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG (0x00002408U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0 (0x0000240CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG      (0x00002440U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG         (0x00002444U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER                    (0x000025C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL                   (0x000025C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER              (0x00002640U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS          (0x00002644U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY    (0x00002648U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC       (0x0000264CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00002910U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00002914U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG (0x00002918U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID           (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS                (0x00003004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE        (0x00003008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000300CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0                   (0x00003010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_1                   (0x00003014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_2                   (0x00003018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_3                   (0x0000301CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_4                   (0x00003020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_5                   (0x00003024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0A                         (0x00003028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000302CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0C                         (0x00003030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER          (0x00003034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0E                         (0x00003038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN        (0x0000303CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_010_01F                    (0x00003040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP      (0x00003080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00003084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023        (0x00003088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG             (0x00003090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR         (0x00003094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR          (0x00003098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA             (0x0000309CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK                 (0x000030A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS         (0x000030A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_RSVD_02A_02B               (0x000030A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL               (0x000030B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET         (0x000030B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT     (0x000030B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_RSVD_02F                  (0x000030BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST           (0x000030C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP            (0x000030C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS    (0x000030C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP                (0x000030CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS        (0x000030D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_035                  (0x000030D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_036                  (0x000030D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_037_038              (0x000030DCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2          (0x000030E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2  (0x000030E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG          (0x000030ECU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2      (0x000030F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_03D_03F              (0x000030F4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR     (0x00003100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS        (0x00003104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK          (0x00003108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY      (0x0000310CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS          (0x00003110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK            (0x00003114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL       (0x00003118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_0                (0x0000311CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_1                (0x00003120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_2                (0x00003124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_3                (0x00003128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_RSVD_04B_04D               (0x0000312CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0            (0x00003138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR          (0x00003140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL         (0x00003144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_RSVD_052_053               (0x00003148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00003150U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0 (0x00003154U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1 (0x00003158U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057     (0x0000315CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00003160U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00003164U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00003168U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP (0x0000316CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F   (0x00003170U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00003180U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0 (0x00003184U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0 (0x00003188U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1 (0x0000318CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1 (0x00003190U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2 (0x00003194U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2 (0x00003198U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3 (0x0000319CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3 (0x000031A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4 (0x000031A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4 (0x000031A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5 (0x000031ACU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5 (0x000031B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG   (0x000031C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG              (0x000031C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG    (0x000031C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG      (0x000031CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0     (0x000031D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1     (0x000031D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_RSVD_07C_07F               (0x000031D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG (0x00003200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG          (0x00003204U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG  (0x00003208U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG  (0x0000320CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG (0x00003210U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG   (0x00003214U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG       (0x00003218U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG (0x0000321CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG   (0x00003220U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG           (0x00003224U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG           (0x00003228U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG           (0x0000322CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG           (0x00003230U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG           (0x00003234U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG           (0x00003238U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000323CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_RSVD_090_09C             (0x00003240U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG        (0x00003400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG (0x00003404U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG (0x00003408U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0 (0x0000340CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG      (0x00003440U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG         (0x00003444U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER                    (0x000035C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL                   (0x000035C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER              (0x00003640U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS          (0x00003644U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY    (0x00003648U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC       (0x0000364CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00003910U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00003914U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG (0x00003918U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID           (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS                (0x00004004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE        (0x00004008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000400CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0                   (0x00004010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_1                   (0x00004014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_2                   (0x00004018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_3                   (0x0000401CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_4                   (0x00004020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_5                   (0x00004024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0A                         (0x00004028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000402CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0C                         (0x00004030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER          (0x00004034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0E                         (0x00004038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN        (0x0000403CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_010_01F                    (0x00004040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP      (0x00004080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00004084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023        (0x00004088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG             (0x00004090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR         (0x00004094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR          (0x00004098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA             (0x0000409CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK                 (0x000040A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS         (0x000040A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_RSVD_02A_02B               (0x000040A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL               (0x000040B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET         (0x000040B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT     (0x000040B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_RSVD_02F                  (0x000040BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST           (0x000040C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP            (0x000040C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS    (0x000040C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP                (0x000040CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS        (0x000040D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_035                  (0x000040D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_036                  (0x000040D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_037_038              (0x000040DCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2          (0x000040E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2  (0x000040E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG          (0x000040ECU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2      (0x000040F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_03D_03F              (0x000040F4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR     (0x00004100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS        (0x00004104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK          (0x00004108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY      (0x0000410CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS          (0x00004110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK            (0x00004114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL       (0x00004118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_0                (0x0000411CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_1                (0x00004120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_2                (0x00004124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_3                (0x00004128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_RSVD_04B_04D               (0x0000412CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0            (0x00004138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR          (0x00004140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL         (0x00004144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_RSVD_052_053               (0x00004148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00004150U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0 (0x00004154U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1 (0x00004158U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057     (0x0000415CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00004160U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00004164U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00004168U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP (0x0000416CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F   (0x00004170U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00004180U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0 (0x00004184U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0 (0x00004188U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1 (0x0000418CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1 (0x00004190U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2 (0x00004194U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2 (0x00004198U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3 (0x0000419CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3 (0x000041A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4 (0x000041A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4 (0x000041A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5 (0x000041ACU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5 (0x000041B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG   (0x000041C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG              (0x000041C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG    (0x000041C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG      (0x000041CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0     (0x000041D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1     (0x000041D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_RSVD_07C_07F               (0x000041D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG (0x00004200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG          (0x00004204U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG  (0x00004208U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG  (0x0000420CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG (0x00004210U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG   (0x00004214U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG       (0x00004218U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG (0x0000421CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG   (0x00004220U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG           (0x00004224U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG           (0x00004228U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG           (0x0000422CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG           (0x00004230U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG           (0x00004234U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG           (0x00004238U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000423CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_RSVD_090_09C             (0x00004240U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG        (0x00004400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG (0x00004404U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG (0x00004408U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0 (0x0000440CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG      (0x00004440U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG         (0x00004444U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER                    (0x000045C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL                   (0x000045C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER              (0x00004640U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS          (0x00004644U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY    (0x00004648U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC       (0x0000464CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00004910U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00004914U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG (0x00004918U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID           (0x00005000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS                (0x00005004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE        (0x00005008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000500CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0                   (0x00005010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_1                   (0x00005014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_2                   (0x00005018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_3                   (0x0000501CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_4                   (0x00005020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_5                   (0x00005024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0A                         (0x00005028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000502CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0C                         (0x00005030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER          (0x00005034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0E                         (0x00005038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN        (0x0000503CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_010_01F                    (0x00005040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP      (0x00005080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00005084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023        (0x00005088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG             (0x00005090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR         (0x00005094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR          (0x00005098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA             (0x0000509CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK                 (0x000050A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS         (0x000050A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_RSVD_02A_02B               (0x000050A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL               (0x000050B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET         (0x000050B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT     (0x000050B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_RSVD_02F                  (0x000050BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST           (0x000050C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP            (0x000050C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS    (0x000050C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP                (0x000050CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS        (0x000050D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_035                  (0x000050D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_036                  (0x000050D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_037_038              (0x000050DCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2          (0x000050E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2  (0x000050E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG          (0x000050ECU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2      (0x000050F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_03D_03F              (0x000050F4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR     (0x00005100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS        (0x00005104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK          (0x00005108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY      (0x0000510CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS          (0x00005110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK            (0x00005114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL       (0x00005118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_0                (0x0000511CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_1                (0x00005120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_2                (0x00005124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_3                (0x00005128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_RSVD_04B_04D               (0x0000512CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0            (0x00005138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR          (0x00005140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL         (0x00005144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_RSVD_052_053               (0x00005148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR (0x00005150U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0 (0x00005154U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1 (0x00005158U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057     (0x0000515CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR (0x00005160U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL (0x00005164U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER (0x00005168U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP (0x0000516CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F   (0x00005170U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR (0x00005180U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0 (0x00005184U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0 (0x00005188U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1 (0x0000518CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1 (0x00005190U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2 (0x00005194U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2 (0x00005198U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3 (0x0000519CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3 (0x000051A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4 (0x000051A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4 (0x000051A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5 (0x000051ACU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5 (0x000051B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG   (0x000051C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG              (0x000051C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG    (0x000051C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG      (0x000051CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0     (0x000051D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1     (0x000051D4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_RSVD_07C_07F               (0x000051D8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG (0x00005200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG          (0x00005204U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG  (0x00005208U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG  (0x0000520CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG (0x00005210U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG   (0x00005214U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG       (0x00005218U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG (0x0000521CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG   (0x00005220U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG           (0x00005224U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG           (0x00005228U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG           (0x0000522CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG           (0x00005230U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG           (0x00005234U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG           (0x00005238U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG (0x0000523CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_RSVD_090_09C             (0x00005240U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG        (0x00005400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG (0x00005404U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG (0x00005408U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0 (0x0000540CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG      (0x00005440U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG         (0x00005444U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER                    (0x000055C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL                   (0x000055C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER              (0x00005640U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS          (0x00005644U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY    (0x00005648U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC       (0x0000564CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG (0x00005910U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG (0x00005914U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG (0x00005918U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x00006000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x00006004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x00006008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000600CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x00006010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x00006014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x00006018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000601CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x00006020U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x00006024U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0A                            (0x00006028U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000602CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x00006030U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x00006034U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0E                            (0x00006038U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000603CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_010_01F                       (0x00006040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x00006080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00006084U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x00006088U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x00006090U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x00006094U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x00006098U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000609CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x000060A0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x000060A4U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x000060A8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x000060B0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x000060B4U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x000060B8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x000060BCU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x000060C0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x000060C4U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x000060C8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x000060CCU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x000060D0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x000060E4U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x000060E8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x00006100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x00006104U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x00006108U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000610CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x00006110U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x00006114U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x00006118U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000611CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x00006120U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x00006124U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x00006128U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000612CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x00006138U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x00006140U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x00006144U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x00006148U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER                          (0x000065C0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000065C4U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x00007004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x00007008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000700CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x00007010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x00007014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x00007018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000701CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x00007020U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x00007024U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0A                            (0x00007028U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000702CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x00007030U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x00007034U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0E                            (0x00007038U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000703CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_010_01F                       (0x00007040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x00007080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00007084U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x00007088U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x00007090U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x00007094U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x00007098U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000709CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x000070A0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x000070A4U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x000070A8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x000070B0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x000070B4U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x000070B8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x000070BCU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x000070C0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x000070C4U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x000070C8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x000070CCU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x000070D0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x000070E4U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x000070E8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x00007100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x00007104U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x00007108U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000710CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x00007110U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x00007114U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x00007118U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000711CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x00007120U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x00007124U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x00007128U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000712CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x00007138U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x00007140U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x00007144U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x00007148U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER                          (0x000075C0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000075C4U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x00008004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x00008008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000800CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x00008010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x00008014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x00008018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000801CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x00008020U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x00008024U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0A                            (0x00008028U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000802CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x00008030U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x00008034U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0E                            (0x00008038U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000803CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_010_01F                       (0x00008040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x00008080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00008084U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x00008088U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x00008090U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x00008094U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x00008098U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000809CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x000080A0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x000080A4U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x000080A8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x000080B0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x000080B4U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x000080B8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x000080BCU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x000080C0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x000080C4U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x000080C8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x000080CCU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x000080D0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x000080E4U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x000080E8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x00008100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x00008104U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x00008108U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000810CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x00008110U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x00008114U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x00008118U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000811CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x00008120U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x00008124U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x00008128U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000812CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x00008138U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x00008140U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x00008144U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x00008148U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER                          (0x000085C0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000085C4U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x00009000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x00009004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x00009008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000900CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x00009010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x00009014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x00009018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000901CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x00009020U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x00009024U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0A                            (0x00009028U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000902CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x00009030U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x00009034U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0E                            (0x00009038U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000903CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_010_01F                       (0x00009040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x00009080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00009084U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x00009088U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x00009090U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x00009094U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x00009098U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000909CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x000090A0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x000090A4U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x000090A8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x000090B0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x000090B4U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x000090B8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x000090BCU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x000090C0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x000090C4U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x000090C8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x000090CCU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x000090D0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x000090E4U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x000090E8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x00009100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x00009104U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x00009108U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000910CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x00009110U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x00009114U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x00009118U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000911CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x00009120U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x00009124U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x00009128U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000912CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x00009138U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x00009140U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x00009144U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x00009148U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER                          (0x000095C0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL                         (0x000095C4U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x0000A000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x0000A004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x0000A008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000A00CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x0000A010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x0000A014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x0000A018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000A01CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x0000A020U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x0000A024U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0A                            (0x0000A028U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000A02CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x0000A030U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x0000A034U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0E                            (0x0000A038U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000A03CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_010_01F                       (0x0000A040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x0000A080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000A084U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x0000A088U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x0000A090U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x0000A094U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x0000A098U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000A09CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x0000A0A0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x0000A0A4U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x0000A0A8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x0000A0B0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x0000A0B4U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x0000A0B8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x0000A0BCU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x0000A0C0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x0000A0C4U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x0000A0C8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x0000A0CCU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x0000A0D0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x0000A0E4U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x0000A0E8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x0000A100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x0000A104U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x0000A108U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000A10CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x0000A110U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x0000A114U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x0000A118U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000A11CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x0000A120U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x0000A124U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x0000A128U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000A12CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x0000A138U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x0000A140U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x0000A144U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x0000A148U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER                          (0x0000A5C0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL                         (0x0000A5C4U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x0000B000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x0000B004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x0000B008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000B00CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x0000B010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x0000B014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x0000B018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000B01CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x0000B020U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x0000B024U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0A                            (0x0000B028U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000B02CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x0000B030U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x0000B034U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0E                            (0x0000B038U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000B03CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_010_01F                       (0x0000B040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x0000B080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000B084U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x0000B088U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x0000B090U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x0000B094U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x0000B098U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000B09CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x0000B0A0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x0000B0A4U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x0000B0A8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x0000B0B0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x0000B0B4U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x0000B0B8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x0000B0BCU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x0000B0C0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x0000B0C4U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x0000B0C8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x0000B0CCU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x0000B0D0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x0000B0E4U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x0000B0E8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x0000B100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x0000B104U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x0000B108U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000B10CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x0000B110U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x0000B114U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x0000B118U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000B11CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x0000B120U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x0000B124U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x0000B128U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000B12CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x0000B138U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x0000B140U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x0000B144U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x0000B148U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER                          (0x0000B5C0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL                         (0x0000B5C4U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x0000C004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x0000C008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000C00CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x0000C010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x0000C014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x0000C018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000C01CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x0000C020U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x0000C024U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0A                            (0x0000C028U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000C02CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x0000C030U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x0000C034U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0E                            (0x0000C038U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000C03CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_010_01F                       (0x0000C040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x0000C080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000C084U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x0000C088U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x0000C090U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x0000C094U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x0000C098U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000C09CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x0000C0A0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x0000C0A4U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x0000C0A8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x0000C0B0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x0000C0B4U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x0000C0B8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x0000C0BCU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x0000C0C0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x0000C0C4U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x0000C0C8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x0000C0CCU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x0000C0D0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x0000C0E4U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x0000C0E8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x0000C100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x0000C104U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x0000C108U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000C10CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x0000C110U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x0000C114U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x0000C118U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000C11CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x0000C120U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x0000C124U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x0000C128U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000C12CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x0000C138U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x0000C140U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x0000C144U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x0000C148U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER                          (0x0000C5C0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL                         (0x0000C5C4U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID              (0x0000D000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS                   (0x0000D004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE           (0x0000D008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE   (0x0000D00CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_0_REG                        (0x0000D010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_1_REG                        (0x0000D014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_2_REG                        (0x0000D018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_3_REG                        (0x0000D01CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_4_REG                        (0x0000D020U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_5_REG                        (0x0000D024U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0A                            (0x0000D028U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I  (0x0000D02CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG              (0x0000D030U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER             (0x0000D034U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0E                            (0x0000D038U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG       (0x0000D03CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_010_01F                       (0x0000D040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP         (0x0000D080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000D084U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023           (0x0000D088U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG                (0x0000D090U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR            (0x0000D094U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR             (0x0000D098U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA                (0x0000D09CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                    (0x0000D0A0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS            (0x0000D0A4U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                  (0x0000D0A8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                  (0x0000D0B0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET            (0x0000D0B4U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT        (0x0000D0B8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_RSVD_02F                     (0x0000D0BCU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST              (0x0000D0C0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP               (0x0000D0C4U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS       (0x0000D0C8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                   (0x0000D0CCU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                 (0x0000D0D0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2             (0x0000D0E4U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                 (0x0000D0E8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR        (0x0000D100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS           (0x0000D104U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK             (0x0000D108U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY         (0x0000D10CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS             (0x0000D110U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK               (0x0000D114U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL          (0x0000D118U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                   (0x0000D11CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                   (0x0000D120U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                   (0x0000D124U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                   (0x0000D128U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                  (0x0000D12CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0               (0x0000D138U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR             (0x0000D140U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL            (0x0000D144U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                  (0x0000D148U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER                          (0x0000D5C0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL                         (0x0000D5C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID        (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS             (0x0000E004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE     (0x0000E008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000E00CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_0_REG                  (0x0000E010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_1_REG                  (0x0000E014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_2_REG                  (0x0000E018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_3_REG                  (0x0000E01CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_4_REG                  (0x0000E020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_5_REG                  (0x0000E024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0A                      (0x0000E028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000E02CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG        (0x0000E030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER       (0x0000E034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0E                      (0x0000E038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG (0x0000E03CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_010_01F                 (0x0000E040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP   (0x0000E080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000E084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023     (0x0000E088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG          (0x0000E090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR      (0x0000E094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR       (0x0000E098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA          (0x0000E09CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK              (0x0000E0A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS      (0x0000E0A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B            (0x0000E0A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL            (0x0000E0B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET      (0x0000E0B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT  (0x0000E0B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_RSVD_02F               (0x0000E0BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST        (0x0000E0C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP         (0x0000E0C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS (0x0000E0C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP             (0x0000E0CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_034_038           (0x0000E0D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2       (0x0000E0E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F           (0x0000E0E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR  (0x0000E100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS     (0x0000E104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK       (0x0000E108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY   (0x0000E10CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS       (0x0000E110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK         (0x0000E114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL    (0x0000E118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0             (0x0000E11CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1             (0x0000E120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2             (0x0000E124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3             (0x0000E128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_RSVD_04B_04D            (0x0000E12CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0         (0x0000E138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR       (0x0000E140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL      (0x0000E144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_RSVD_052_09C            (0x0000E148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER                    (0x0000E5C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL                   (0x0000E5C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID        (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS             (0x0000F004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE     (0x0000F008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE (0x0000F00CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_0_REG                  (0x0000F010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_1_REG                  (0x0000F014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_2_REG                  (0x0000F018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_3_REG                  (0x0000F01CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_4_REG                  (0x0000F020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_5_REG                  (0x0000F024U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0A                      (0x0000F028U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0000F02CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG        (0x0000F030U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER       (0x0000F034U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0E                      (0x0000F038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG (0x0000F03CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_010_01F                 (0x0000F040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP   (0x0000F080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x0000F084U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023     (0x0000F088U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG          (0x0000F090U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR      (0x0000F094U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR       (0x0000F098U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA          (0x0000F09CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK              (0x0000F0A0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS      (0x0000F0A4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B            (0x0000F0A8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL            (0x0000F0B0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET      (0x0000F0B4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT  (0x0000F0B8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_RSVD_02F               (0x0000F0BCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST        (0x0000F0C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP         (0x0000F0C4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS (0x0000F0C8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP             (0x0000F0CCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_034_038           (0x0000F0D0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2       (0x0000F0E4U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F           (0x0000F0E8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR  (0x0000F100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS     (0x0000F104U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK       (0x0000F108U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY   (0x0000F10CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS       (0x0000F110U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK         (0x0000F114U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL    (0x0000F118U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0             (0x0000F11CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1             (0x0000F120U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2             (0x0000F124U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3             (0x0000F128U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_RSVD_04B_04D            (0x0000F12CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0         (0x0000F138U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR       (0x0000F140U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL      (0x0000F144U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_RSVD_052_09C            (0x0000F148U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER                    (0x0000F5C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL                   (0x0000F5C4U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00010004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00010008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00010010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00010014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00010018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001001CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00010020U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00010024U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0A                           (0x00010028U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001002CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00010030U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00010034U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0E                           (0x00010038U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001003CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00010040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00010080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00010084U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00010088U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00010090U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00010094U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00010098U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001009CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000100A0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000100A4U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000100A8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000100B0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000100B4U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000100B8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000100BCU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000100C0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000100C4U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000100C8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000100CCU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000100D0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000100E4U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000100E8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00010100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00010104U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00010108U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001010CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00010110U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00010114U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00010118U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001011CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00010120U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00010124U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00010128U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001012CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00010138U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00010140U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00010144U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00010148U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER                         (0x000105C0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000105C4U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00011000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00011004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00011008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001100CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00011010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00011014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00011018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001101CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00011020U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00011024U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0A                           (0x00011028U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001102CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00011030U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00011034U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0E                           (0x00011038U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001103CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00011040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00011080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00011084U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00011088U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00011090U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00011094U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00011098U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001109CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000110A0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000110A4U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000110A8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000110B0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000110B4U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000110B8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000110BCU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000110C0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000110C4U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000110C8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000110CCU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000110D0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000110E4U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000110E8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00011100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00011104U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00011108U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001110CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00011110U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00011114U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00011118U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001111CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00011120U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00011124U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00011128U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001112CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00011138U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00011140U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00011144U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00011148U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER                         (0x000115C0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000115C4U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00012000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00012004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00012008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001200CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00012010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00012014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00012018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001201CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00012020U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00012024U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0A                           (0x00012028U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001202CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00012030U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00012034U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0E                           (0x00012038U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001203CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00012040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00012080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00012084U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00012088U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00012090U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00012094U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00012098U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001209CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000120A0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000120A4U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000120A8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000120B0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000120B4U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000120B8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000120BCU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000120C0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000120C4U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000120C8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000120CCU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000120D0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000120E4U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000120E8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00012100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00012104U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00012108U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001210CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00012110U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00012114U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00012118U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001211CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00012120U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00012124U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00012128U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001212CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00012138U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00012140U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00012144U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00012148U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER                         (0x000125C0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000125C4U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00013000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00013004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00013008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001300CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00013010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00013014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00013018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001301CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00013020U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00013024U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0A                           (0x00013028U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001302CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00013030U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00013034U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0E                           (0x00013038U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001303CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00013040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00013080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00013084U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00013088U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00013090U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00013094U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00013098U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001309CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000130A0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000130A4U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000130A8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000130B0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000130B4U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000130B8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000130BCU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000130C0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000130C4U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000130C8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000130CCU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000130D0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000130E4U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000130E8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00013100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00013104U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00013108U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001310CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00013110U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00013114U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00013118U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001311CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00013120U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00013124U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00013128U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001312CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00013138U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00013140U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00013144U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00013148U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER                         (0x000135C0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000135C4U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00014000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00014004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00014008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001400CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00014010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00014014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00014018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001401CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00014020U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00014024U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0A                           (0x00014028U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001402CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00014030U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00014034U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0E                           (0x00014038U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001403CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00014040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00014080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00014084U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00014088U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00014090U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00014094U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00014098U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001409CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000140A0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000140A4U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000140A8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000140B0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000140B4U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000140B8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000140BCU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000140C0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000140C4U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000140C8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000140CCU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000140D0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000140E4U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000140E8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00014100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00014104U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00014108U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001410CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00014110U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00014114U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00014118U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001411CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00014120U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00014124U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00014128U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001412CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00014138U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00014140U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00014144U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00014148U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER                         (0x000145C0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000145C4U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID             (0x00015000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS                  (0x00015004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE          (0x00015008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE  (0x0001500CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_0_REG                       (0x00015010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_1_REG                       (0x00015014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_2_REG                       (0x00015018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_3_REG                       (0x0001501CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_4_REG                       (0x00015020U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_5_REG                       (0x00015024U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0A                           (0x00015028U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I (0x0001502CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG             (0x00015030U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER            (0x00015034U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0E                           (0x00015038U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG      (0x0001503CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_010_01F                      (0x00015040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP        (0x00015080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP (0x00015084U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023          (0x00015088U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG               (0x00015090U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR           (0x00015094U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR            (0x00015098U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA               (0x0001509CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK                   (0x000150A0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS           (0x000150A4U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B                 (0x000150A8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL                 (0x000150B0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET           (0x000150B4U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT       (0x000150B8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_RSVD_02F                    (0x000150BCU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST             (0x000150C0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP              (0x000150C4U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS      (0x000150C8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP                  (0x000150CCU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_034_038                (0x000150D0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2            (0x000150E4U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F                (0x000150E8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR       (0x00015100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS          (0x00015104U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK            (0x00015108U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY        (0x0001510CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS            (0x00015110U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK              (0x00015114U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL         (0x00015118U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0                  (0x0001511CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1                  (0x00015120U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2                  (0x00015124U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3                  (0x00015128U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_RSVD_04B_04D                 (0x0001512CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0              (0x00015138U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR            (0x00015140U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL           (0x00015144U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_RSVD_052_09C                 (0x00015148U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER                         (0x000155C0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL                        (0x000155C4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG                 (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG                 (0x00100004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG              (0x00100008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG              (0x0010000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG              (0x00100010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG           (0x00100014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG           (0x00100018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG (0x0010001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG (0x00100020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG           (0x00100024U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_COUNT_REG          (0x00100028U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG (0x0010002CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_COUNT_REG           (0x00100030U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG (0x00100034U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG          (0x00100038U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG          (0x0010003CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L1_ST_REENTRY_DELAY_REG         (0x00100040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG                   (0x00100044U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG   (0x00100048U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG       (0x0010004CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG           (0x00100050U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG             (0x00100070U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG                (0x00100074U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1          (0x00100080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1          (0x00100084U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1       (0x00100088U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1       (0x0010008CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2          (0x00100090U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2          (0x00100094U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2       (0x00100098U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2       (0x0010009CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3          (0x001000A0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3          (0x001000A4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3       (0x001000A8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3       (0x001000ACU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG               (0x001000F0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_0_REG              (0x00100100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_1_REG              (0x00100104U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_2_REG              (0x00100108U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_3_REG              (0x0010010CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG               (0x00100110U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG                 (0x00100114U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG            (0x00100140U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN1_REG       (0x00100144U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN2_REG       (0x00100148U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN3_REG       (0x0010014CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN4_REG       (0x00100150U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_DEFINED_MESSAGE_TAG_REG  (0x00100158U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG         (0x00100200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG           (0x00100204U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG           (0x00100208U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER     (0x0010020CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG           (0x00100210U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG              (0x00100214U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG          (0x00100218U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG               (0x0010021CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG             (0x00100220U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG   (0x00100224U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG      (0x00100228U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG        (0x0010022CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG         (0x00100234U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG                (0x00100238U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG           (0x00100240U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG           (0x00100244U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG           (0x00100248U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG           (0x0010024CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG           (0x00100250U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG           (0x00100254U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG           (0x00100258U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG           (0x0010025CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG           (0x00100260U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG           (0x00100264U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG           (0x00100268U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG           (0x0010026CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG        (0x00100280U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG        (0x00100284U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG        (0x00100288U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG        (0x0010028CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG        (0x00100290U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG        (0x00100294U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG        (0x00100298U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG        (0x0010029CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG        (0x001002A0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG        (0x001002A4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG        (0x001002A8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG        (0x001002ACU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG                   (0x001002C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG               (0x00100300U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG         (0x00100360U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG (0x00100364U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG      (0x00100368U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG         (0x00100374U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3                 (0x00100378U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG      (0x0010037CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0 (0x00100380U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1 (0x00100384U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0 (0x001003C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1 (0x001003C4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI      (0x00100C80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0      (0x00100C88U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL1      (0x00100C8CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2      (0x00100C90U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL               (0x00100C94U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS                  (0x00100C98U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL                    (0x00100C9CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG (0x00100CC0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG    (0x00100CC4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG      (0x00100CD0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG      (0x00100CD4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG     (0x00100CD8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG     (0x00100CDCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG     (0x00100CE0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER   (0x00100D00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG         (0x00100D04U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1         (0x00100D10U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1             (0x00100D14U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1 (0x00100D18U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1   (0x00100D1CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL                         (0x00100DA0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL       (0x00100DA4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG           (0x00100DA8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG            (0x00100DACU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG (0x00100DB0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG      (0x00100DB4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_1_REG               (0x00100DB8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_2_REG               (0x00100DBCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_3_REG               (0x00100DC0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_4_REG               (0x00100DC4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_5_REG               (0x00100DC8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_6_REG               (0x00100DCCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_7_REG               (0x00100DD0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_8_REG               (0x00100DD4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_9_REG               (0x00100DD8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_10_REG              (0x00100DDCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_11_REG              (0x00100DE0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS               (0x00100DECU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS           (0x00100DF0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG             (0x00100DF4U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST                 (0x00100DF8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL   (0x00100DFCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS      (0x00100E00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS    (0x00100E04U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS        (0x00100E08U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL               (0x00100E0CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK         (0x00100E10U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS       (0x00100E14U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK         (0x00100E18U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG   (0x00100E1CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL                      (0x00100E20U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG   (0x00100E40U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0                                   (0x00400000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR1                                   (0x00400004U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0                                   (0x00400008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC1                                   (0x0040000CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3                                   (0x00400014U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0                               (0x00400018U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR1                               (0x0040001CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0                                   (0x00400020U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR1                                   (0x00400024U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC0                                   (0x00400028U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC1                                   (0x0040002CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3                                   (0x00400034U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0                               (0x00400038U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR1                               (0x0040003CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0                                   (0x00400040U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR1                                   (0x00400044U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC0                                   (0x00400048U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC1                                   (0x0040004CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3                                   (0x00400054U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0                               (0x00400058U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR1                               (0x0040005CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0                                   (0x00400060U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR1                                   (0x00400064U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC0                                   (0x00400068U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC1                                   (0x0040006CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3                                   (0x00400074U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0                               (0x00400078U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR1                               (0x0040007CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0                                   (0x00400080U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR1                                   (0x00400084U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC0                                   (0x00400088U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC1                                   (0x0040008CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3                                   (0x00400094U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0                               (0x00400098U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR1                               (0x0040009CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0                                   (0x004000A0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR1                                   (0x004000A4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC0                                   (0x004000A8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC1                                   (0x004000ACU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3                                   (0x004000B4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0                               (0x004000B8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR1                               (0x004000BCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0                                   (0x004000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR1                                   (0x004000C4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC0                                   (0x004000C8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC1                                   (0x004000CCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3                                   (0x004000D4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0                               (0x004000D8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR1                               (0x004000DCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0                                   (0x004000E0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR1                                   (0x004000E4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC0                                   (0x004000E8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC1                                   (0x004000ECU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3                                   (0x004000F4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0                               (0x004000F8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR1                               (0x004000FCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0                                   (0x00400100U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR1                                   (0x00400104U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC0                                   (0x00400108U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC1                                   (0x0040010CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3                                   (0x00400114U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0                               (0x00400118U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR1                               (0x0040011CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0                                   (0x00400120U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR1                                   (0x00400124U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC0                                   (0x00400128U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC1                                   (0x0040012CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3                                   (0x00400134U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0                               (0x00400138U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR1                               (0x0040013CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0                                  (0x00400140U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR1                                  (0x00400144U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC0                                  (0x00400148U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC1                                  (0x0040014CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3                                  (0x00400154U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0                              (0x00400158U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR1                              (0x0040015CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0                                  (0x00400160U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR1                                  (0x00400164U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC0                                  (0x00400168U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC1                                  (0x0040016CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3                                  (0x00400174U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0                              (0x00400178U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR1                              (0x0040017CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0                                  (0x00400180U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR1                                  (0x00400184U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC0                                  (0x00400188U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC1                                  (0x0040018CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3                                  (0x00400194U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0                              (0x00400198U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR1                              (0x0040019CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0                                  (0x004001A0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR1                                  (0x004001A4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC0                                  (0x004001A8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC1                                  (0x004001ACU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3                                  (0x004001B4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0                              (0x004001B8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR1                              (0x004001BCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0                                  (0x004001C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR1                                  (0x004001C4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC0                                  (0x004001C8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC1                                  (0x004001CCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3                                  (0x004001D4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0                              (0x004001D8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR1                              (0x004001DCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0                                  (0x004001E0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR1                                  (0x004001E4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC0                                  (0x004001E8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC1                                  (0x004001ECU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3                                  (0x004001F4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0                              (0x004001F8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR1                              (0x004001FCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0                                  (0x00400200U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR1                                  (0x00400204U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC0                                  (0x00400208U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC1                                  (0x0040020CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3                                  (0x00400214U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0                              (0x00400218U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR1                              (0x0040021CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0                                  (0x00400220U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR1                                  (0x00400224U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC0                                  (0x00400228U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC1                                  (0x0040022CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3                                  (0x00400234U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0                              (0x00400238U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR1                              (0x0040023CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0                                  (0x00400240U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR1                                  (0x00400244U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC0                                  (0x00400248U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC1                                  (0x0040024CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3                                  (0x00400254U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0                              (0x00400258U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR1                              (0x0040025CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0                                  (0x00400260U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR1                                  (0x00400264U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC0                                  (0x00400268U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC1                                  (0x0040026CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3                                  (0x00400274U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0                              (0x00400278U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR1                              (0x0040027CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0                                  (0x00400280U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR1                                  (0x00400284U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC0                                  (0x00400288U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC1                                  (0x0040028CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3                                  (0x00400294U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0                              (0x00400298U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR1                              (0x0040029CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0                                  (0x004002A0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR1                                  (0x004002A4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC0                                  (0x004002A8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC1                                  (0x004002ACU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3                                  (0x004002B4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0                              (0x004002B8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR1                              (0x004002BCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0                                  (0x004002C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR1                                  (0x004002C4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC0                                  (0x004002C8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC1                                  (0x004002CCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3                                  (0x004002D4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0                              (0x004002D8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR1                              (0x004002DCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0                                  (0x004002E0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR1                                  (0x004002E4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC0                                  (0x004002E8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC1                                  (0x004002ECU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3                                  (0x004002F4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0                              (0x004002F8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR1                              (0x004002FCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0                                  (0x00400300U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR1                                  (0x00400304U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC0                                  (0x00400308U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC1                                  (0x0040030CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3                                  (0x00400314U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0                              (0x00400318U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR1                              (0x0040031CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0                                  (0x00400320U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR1                                  (0x00400324U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC0                                  (0x00400328U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC1                                  (0x0040032CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3                                  (0x00400334U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0                              (0x00400338U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR1                              (0x0040033CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0                                  (0x00400340U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR1                                  (0x00400344U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC0                                  (0x00400348U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC1                                  (0x0040034CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3                                  (0x00400354U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0                              (0x00400358U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR1                              (0x0040035CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0                                  (0x00400360U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR1                                  (0x00400364U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC0                                  (0x00400368U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC1                                  (0x0040036CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3                                  (0x00400374U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0                              (0x00400378U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR1                              (0x0040037CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0                                  (0x00400380U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR1                                  (0x00400384U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC0                                  (0x00400388U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC1                                  (0x0040038CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3                                  (0x00400394U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0                              (0x00400398U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR1                              (0x0040039CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0                                  (0x004003A0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR1                                  (0x004003A4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC0                                  (0x004003A8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC1                                  (0x004003ACU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3                                  (0x004003B4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0                              (0x004003B8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR1                              (0x004003BCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0                                  (0x004003C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR1                                  (0x004003C4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC0                                  (0x004003C8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC1                                  (0x004003CCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3                                  (0x004003D4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0                              (0x004003D8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR1                              (0x004003DCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0                                  (0x004003E0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR1                                  (0x004003E4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC0                                  (0x004003E8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC1                                  (0x004003ECU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3                                  (0x004003F4U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0                              (0x004003F8U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR1                              (0x004003FCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0                                (0x00400400U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR1                                (0x00400404U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC0                                (0x00400408U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC1                                (0x0040040CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3                                (0x00400414U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0                            (0x00400418U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR1                            (0x0040041CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0                                (0x00400420U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR1                                (0x00400424U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC0                                (0x00400428U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC1                                (0x0040042CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3                                (0x00400434U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0                            (0x00400438U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR1                            (0x0040043CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0                                (0x00400440U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR1                                (0x00400444U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC0                                (0x00400448U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC1                                (0x0040044CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3                                (0x00400454U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0                            (0x00400458U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR1                            (0x0040045CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0                                (0x00400460U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR1                                (0x00400464U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC0                                (0x00400468U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC1                                (0x0040046CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3                                (0x00400474U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0                            (0x00400478U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR1                            (0x0040047CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0                                (0x00400480U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR1                                (0x00400484U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC0                                (0x00400488U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC1                                (0x0040048CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3                                (0x00400494U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0                            (0x00400498U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR1                            (0x0040049CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0                                (0x004004A0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR1                                (0x004004A4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC0                                (0x004004A8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC1                                (0x004004ACU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3                                (0x004004B4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0                            (0x004004B8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR1                            (0x004004BCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0                                (0x004004C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR1                                (0x004004C4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC0                                (0x004004C8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC1                                (0x004004CCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3                                (0x004004D4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0                            (0x004004D8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR1                            (0x004004DCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0                                (0x004004E0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR1                                (0x004004E4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC0                                (0x004004E8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC1                                (0x004004ECU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3                                (0x004004F4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0                            (0x004004F8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR1                            (0x004004FCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0                                (0x00400500U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR1                                (0x00400504U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC0                                (0x00400508U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC1                                (0x0040050CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3                                (0x00400514U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0                            (0x00400518U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR1                            (0x0040051CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0                                (0x00400520U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR1                                (0x00400524U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC0                                (0x00400528U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC1                                (0x0040052CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3                                (0x00400534U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0                            (0x00400538U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR1                            (0x0040053CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0                               (0x00400540U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR1                               (0x00400544U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC0                               (0x00400548U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC1                               (0x0040054CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3                               (0x00400554U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0                           (0x00400558U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR1                           (0x0040055CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0                               (0x00400560U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR1                               (0x00400564U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC0                               (0x00400568U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC1                               (0x0040056CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3                               (0x00400574U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0                           (0x00400578U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR1                           (0x0040057CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0                               (0x00400580U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR1                               (0x00400584U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC0                               (0x00400588U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC1                               (0x0040058CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3                               (0x00400594U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0                           (0x00400598U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR1                           (0x0040059CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0                               (0x004005A0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR1                               (0x004005A4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC0                               (0x004005A8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC1                               (0x004005ACU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3                               (0x004005B4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0                           (0x004005B8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR1                           (0x004005BCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0                               (0x004005C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR1                               (0x004005C4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC0                               (0x004005C8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC1                               (0x004005CCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3                               (0x004005D4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0                           (0x004005D8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR1                           (0x004005DCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0                               (0x004005E0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR1                               (0x004005E4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC0                               (0x004005E8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC1                               (0x004005ECU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3                               (0x004005F4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0                           (0x004005F8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR1                           (0x004005FCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0                               (0x00400600U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR1                               (0x00400604U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC0                               (0x00400608U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC1                               (0x0040060CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3                               (0x00400614U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0                           (0x00400618U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR1                           (0x0040061CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0                               (0x00400620U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR1                               (0x00400624U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC0                               (0x00400628U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC1                               (0x0040062CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3                               (0x00400634U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0                           (0x00400638U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR1                           (0x0040063CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0                               (0x00400640U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR1                               (0x00400644U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC0                               (0x00400648U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC1                               (0x0040064CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3                               (0x00400654U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0                           (0x00400658U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR1                           (0x0040065CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0                               (0x00400660U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR1                               (0x00400664U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC0                               (0x00400668U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC1                               (0x0040066CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3                               (0x00400674U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0                           (0x00400678U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR1                           (0x0040067CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0                               (0x00400680U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR1                               (0x00400684U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC0                               (0x00400688U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC1                               (0x0040068CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3                               (0x00400694U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0                           (0x00400698U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR1                           (0x0040069CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0                               (0x004006A0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR1                               (0x004006A4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC0                               (0x004006A8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC1                               (0x004006ACU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3                               (0x004006B4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0                           (0x004006B8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR1                           (0x004006BCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0                               (0x004006C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR1                               (0x004006C4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC0                               (0x004006C8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC1                               (0x004006CCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3                               (0x004006D4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0                           (0x004006D8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR1                           (0x004006DCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0                               (0x004006E0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR1                               (0x004006E4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC0                               (0x004006E8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC1                               (0x004006ECU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3                               (0x004006F4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0                           (0x004006F8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR1                           (0x004006FCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0                               (0x00400700U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR1                               (0x00400704U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC0                               (0x00400708U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC1                               (0x0040070CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3                               (0x00400714U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0                           (0x00400718U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR1                           (0x0040071CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0                               (0x00400720U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR1                               (0x00400724U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC0                               (0x00400728U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC1                               (0x0040072CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3                               (0x00400734U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0                           (0x00400738U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR1                           (0x0040073CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0                               (0x00400740U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR1                               (0x00400744U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC0                               (0x00400748U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC1                               (0x0040074CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3                               (0x00400754U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0                           (0x00400758U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR1                           (0x0040075CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0                               (0x00400760U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR1                               (0x00400764U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC0                               (0x00400768U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC1                               (0x0040076CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3                               (0x00400774U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0                           (0x00400778U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR1                           (0x0040077CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0                               (0x00400780U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR1                               (0x00400784U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC0                               (0x00400788U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC1                               (0x0040078CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3                               (0x00400794U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0                           (0x00400798U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR1                           (0x0040079CU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0                               (0x004007A0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR1                               (0x004007A4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC0                               (0x004007A8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC1                               (0x004007ACU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3                               (0x004007B4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0                           (0x004007B8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR1                           (0x004007BCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0                               (0x004007C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR1                               (0x004007C4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC0                               (0x004007C8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC1                               (0x004007CCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3                               (0x004007D4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0                           (0x004007D8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR1                           (0x004007DCU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0                               (0x004007E0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR1                               (0x004007E4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC0                               (0x004007E8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC1                               (0x004007ECU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3                               (0x004007F4U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0                           (0x004007F8U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR1                           (0x004007FCU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0                                   (0x00400800U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR1                                   (0x00400804U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0                                   (0x00400808U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR1                                   (0x0040080CU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0                                   (0x00400810U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR1                                   (0x00400814U)
#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0                                  (0x00400820U)
#define CSL_PCIE_EP_CORE_ATU_LINK_DOWN_INDICATOR_BIT_L0                           (0x00400824U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR0                          (0x00400840U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR1                          (0x00400844U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR0                          (0x00400848U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR1                          (0x0040084CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR0                          (0x00400850U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR1                          (0x00400854U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR0                          (0x00400858U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR1                          (0x0040085CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR0                          (0x00400860U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR1                          (0x00400864U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR0                          (0x00400868U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR1                          (0x0040086CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR0                          (0x00400870U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR1                          (0x00400874U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR0                          (0x00400878U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR1                          (0x0040087CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR0                          (0x00400880U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR1                          (0x00400884U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR0                          (0x00400888U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR1                          (0x0040088CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR0                          (0x00400890U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR1                          (0x00400894U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR0                          (0x00400898U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR1                          (0x0040089CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR0                          (0x004008A0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR1                          (0x004008A4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR0                          (0x004008A8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR1                          (0x004008ACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR0                          (0x004008B0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR1                          (0x004008B4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR0                          (0x004008B8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR1                          (0x004008BCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR0                          (0x004008C0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR1                          (0x004008C4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR0                          (0x004008C8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR1                          (0x004008CCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR0                          (0x004008D0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR1                          (0x004008D4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR0                          (0x004008D8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR1                          (0x004008DCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR0                          (0x004008E0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR1                          (0x004008E4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR0                          (0x004008E8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR1                          (0x004008ECU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR0                          (0x004008F0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR1                          (0x004008F4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR0                          (0x004008F8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR1                          (0x004008FCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR0                          (0x00400900U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR1                          (0x00400904U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR0                          (0x00400908U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR1                          (0x0040090CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR0                          (0x00400910U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR1                          (0x00400914U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR0                          (0x00400918U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR1                          (0x0040091CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR0                          (0x00400920U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR1                          (0x00400924U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR0                          (0x00400928U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR1                          (0x0040092CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR0                          (0x00400930U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR1                          (0x00400934U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR0                          (0x00400938U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR1                          (0x0040093CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR0                          (0x00400940U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR1                          (0x00400944U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR0                          (0x00400948U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR1                          (0x0040094CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR0                          (0x00400950U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR1                          (0x00400954U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR0                          (0x00400958U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR1                          (0x0040095CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR0                          (0x00400960U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR1                          (0x00400964U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR0                          (0x00400968U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR1                          (0x0040096CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR0                          (0x00400970U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR1                          (0x00400974U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR0                          (0x00400978U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR1                          (0x0040097CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR0                          (0x00400980U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR1                          (0x00400984U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR0                          (0x00400988U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR1                          (0x0040098CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR0                          (0x00400990U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR1                          (0x00400994U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR0                          (0x00400998U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR1                          (0x0040099CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR0                          (0x004009A0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR1                          (0x004009A4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR0                          (0x004009A8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR1                          (0x004009ACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR0                          (0x004009B0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR1                          (0x004009B4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR0                          (0x004009B8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR1                          (0x004009BCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR0                          (0x004009C0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR1                          (0x004009C4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR0                          (0x004009C8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR1                          (0x004009CCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR0                          (0x004009D0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR1                          (0x004009D4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR0                          (0x004009D8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR1                          (0x004009DCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR0                          (0x004009E0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR1                          (0x004009E4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR0                          (0x004009E8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR1                          (0x004009ECU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR0                          (0x004009F0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR1                          (0x004009F4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR0                          (0x004009F8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR1                          (0x004009FCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR0                          (0x00400A00U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR1                          (0x00400A04U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR0                          (0x00400A08U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR1                          (0x00400A0CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR0                          (0x00400A10U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR1                          (0x00400A14U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR0                          (0x00400A18U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR1                          (0x00400A1CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR0                          (0x00400A20U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR1                          (0x00400A24U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR0                          (0x00400A28U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR1                          (0x00400A2CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR0                          (0x00400A30U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR1                          (0x00400A34U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR0                          (0x00400A38U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR1                          (0x00400A3CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR0                          (0x00400A40U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR1                          (0x00400A44U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR0                          (0x00400A48U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR1                          (0x00400A4CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR0                          (0x00400A50U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR1                          (0x00400A54U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR0                          (0x00400A58U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR1                          (0x00400A5CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR0                          (0x00400A60U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR1                          (0x00400A64U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR0                          (0x00400A68U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR1                          (0x00400A6CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR0                          (0x00400A70U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR1                          (0x00400A74U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR0                          (0x00400A78U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR1                          (0x00400A7CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR0                          (0x00400A80U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR1                          (0x00400A84U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR0                          (0x00400A88U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR1                          (0x00400A8CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR0                          (0x00400A90U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR1                          (0x00400A94U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR0                          (0x00400A98U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR1                          (0x00400A9CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR0                          (0x00400AA0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR1                          (0x00400AA4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR0                          (0x00400AA8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR1                          (0x00400AACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR0                          (0x00400AB0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR1                          (0x00400AB4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR0                          (0x00400AB8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR1                          (0x00400ABCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR0                         (0x00400AC0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR1                         (0x00400AC4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR0                         (0x00400AC8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR1                         (0x00400ACCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR0                         (0x00400AD0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR1                         (0x00400AD4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR0                         (0x00400AD8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR1                         (0x00400ADCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR0                         (0x00400AE0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR1                         (0x00400AE4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR0                         (0x00400AE8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR1                         (0x00400AECU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR0                         (0x00400AF0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR1                         (0x00400AF4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR0                         (0x00400AF8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR1                         (0x00400AFCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR0                         (0x00400B00U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR1                         (0x00400B04U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR0                         (0x00400B08U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR1                         (0x00400B0CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR0                         (0x00400B10U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR1                         (0x00400B14U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR0                         (0x00400B18U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR1                         (0x00400B1CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR0                         (0x00400B20U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR1                         (0x00400B24U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR0                         (0x00400B28U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR1                         (0x00400B2CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR0                         (0x00400B30U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR1                         (0x00400B34U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR0                         (0x00400B38U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR1                         (0x00400B3CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR0                         (0x00400B40U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR1                         (0x00400B44U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR0                         (0x00400B48U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR1                         (0x00400B4CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR0                         (0x00400B50U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR1                         (0x00400B54U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR0                         (0x00400B58U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR1                         (0x00400B5CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR0                         (0x00400B60U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR1                         (0x00400B64U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR0                         (0x00400B68U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR1                         (0x00400B6CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR0                         (0x00400B70U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR1                         (0x00400B74U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR0                         (0x00400B78U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR1                         (0x00400B7CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR0                         (0x00400B80U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR1                         (0x00400B84U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR0                         (0x00400B88U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR1                         (0x00400B8CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR0                         (0x00400B90U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR1                         (0x00400B94U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR0                         (0x00400B98U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR1                         (0x00400B9CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR0                         (0x00400BA0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR1                         (0x00400BA4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR0                         (0x00400BA8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR1                         (0x00400BACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR0                         (0x00400BB0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR1                         (0x00400BB4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR0                         (0x00400BB8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR1                         (0x00400BBCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR0                         (0x00400BC0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR1                         (0x00400BC4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR0                         (0x00400BC8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR1                         (0x00400BCCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR0                         (0x00400BD0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR1                         (0x00400BD4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR0                         (0x00400BD8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR1                         (0x00400BDCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR0                         (0x00400BE0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR1                         (0x00400BE4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR0                         (0x00400BE8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR1                         (0x00400BECU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR0                         (0x00400BF0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR1                         (0x00400BF4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR0                         (0x00400BF8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR1                         (0x00400BFCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR0                         (0x00400C00U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR1                         (0x00400C04U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR0                         (0x00400C08U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR1                         (0x00400C0CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR0                         (0x00400C10U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR1                         (0x00400C14U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR0                         (0x00400C18U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR1                         (0x00400C1CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR0                         (0x00400C20U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR1                         (0x00400C24U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR0                         (0x00400C28U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR1                         (0x00400C2CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR0                         (0x00400C30U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR1                         (0x00400C34U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR0                         (0x00400C38U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR1                         (0x00400C3CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR0                         (0x00400C40U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR1                         (0x00400C44U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR0                         (0x00400C48U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR1                         (0x00400C4CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR0                         (0x00400C50U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR1                         (0x00400C54U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR0                         (0x00400C58U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR1                         (0x00400C5CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR0                         (0x00400C60U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR1                         (0x00400C64U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR0                         (0x00400C68U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR1                         (0x00400C6CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR0                         (0x00400C70U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR1                         (0x00400C74U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR0                         (0x00400C78U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR1                         (0x00400C7CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR0                         (0x00400C80U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR1                         (0x00400C84U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR0                         (0x00400C88U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR1                         (0x00400C8CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR0                         (0x00400C90U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR1                         (0x00400C94U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR0                         (0x00400C98U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR1                         (0x00400C9CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR0                         (0x00400CA0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR1                         (0x00400CA4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR0                         (0x00400CA8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR1                         (0x00400CACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR0                         (0x00400CB0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR1                         (0x00400CB4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR0                         (0x00400CB8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR1                         (0x00400CBCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR0                         (0x00400CC0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR1                         (0x00400CC4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR0                         (0x00400CC8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR1                         (0x00400CCCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR0                         (0x00400CD0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR1                         (0x00400CD4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR0                         (0x00400CD8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR1                         (0x00400CDCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR0                         (0x00400CE0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR1                         (0x00400CE4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR0                         (0x00400CE8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR1                         (0x00400CECU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR0                         (0x00400CF0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR1                         (0x00400CF4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR0                         (0x00400CF8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR1                         (0x00400CFCU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR0                         (0x00400D00U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR1                         (0x00400D04U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR0                         (0x00400D08U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR1                         (0x00400D0CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR0                         (0x00400D10U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR1                         (0x00400D14U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR0                         (0x00400D18U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR1                         (0x00400D1CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR0                         (0x00400D20U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR1                         (0x00400D24U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR0                         (0x00400D28U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR1                         (0x00400D2CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR0                         (0x00400D30U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR1                         (0x00400D34U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR0                         (0x00400D38U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR1                         (0x00400D3CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR0                         (0x00400D40U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR1                         (0x00400D44U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR0                         (0x00400D48U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR1                         (0x00400D4CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR0                         (0x00400D50U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR1                         (0x00400D54U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR0                         (0x00400D58U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR1                         (0x00400D5CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR0                         (0x00400D60U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR1                         (0x00400D64U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR0                         (0x00400D68U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR1                         (0x00400D6CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR0                         (0x00400D70U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR1                         (0x00400D74U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR0                         (0x00400D78U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR1                         (0x00400D7CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR0                         (0x00400D80U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR1                         (0x00400D84U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR0                         (0x00400D88U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR1                         (0x00400D8CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR0                         (0x00400D90U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR1                         (0x00400D94U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR0                         (0x00400D98U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR1                         (0x00400D9CU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR0                         (0x00400DA0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR1                         (0x00400DA4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR0                         (0x00400DA8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR1                         (0x00400DACU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR0                         (0x00400DB0U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR1                         (0x00400DB4U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR0                         (0x00400DB8U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR1                         (0x00400DBCU)

/**************************************************************************
* Field Definition Macros
**************************************************************************/


/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX         (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK             (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK             (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK              (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT             (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK              (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT             (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK              (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT             (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK              (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT             (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK              (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT             (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK             (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT            (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK              (0x0000F800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT             (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX               (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK              (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT             (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK              (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT             (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK              (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT             (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK              (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT             (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK            (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT           (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK              (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT             (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX               (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK             (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT            (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK             (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT            (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK             (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT            (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK             (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT            (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX              (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK     (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK      (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX       (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK               (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX                (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK                 (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT                (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK                 (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT                (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK                 (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT                (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK                 (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT                (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX                  (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK              (0x00000F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT             (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX               (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK              (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT             (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX               (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX                  (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0A_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0A_RSVD_MAX                      (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0C_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0C_RSVD_MAX                      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK       (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX        (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0E_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_0E_RSVD_MAX                      (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK     (0x00000700U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK     (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT    (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX      (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX                 (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK   (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK    (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT   (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK   (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT  (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK   (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT  (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX  (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX     (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK           (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK          (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT         (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK          (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK           (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK           (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX            (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK       (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK      (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX       (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX        (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK           (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX            (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK               (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX                (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK               (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT              (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX                (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK       (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX        (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX            (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK            (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX             (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK             (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT            (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX              (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK         (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX          (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK             (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT            (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX              (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK             (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT            (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX           (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK       (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT      (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX        (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX  (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX               (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK        (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK         (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT        (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK        (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK        (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT       (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX          (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT        (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK       (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK       (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT      (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK          (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT         (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK        (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK          (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK       (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK        (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT       (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK          (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX           (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK  (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX   (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK             (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX              (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK             (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT            (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK            (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT           (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK           (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT          (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK            (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT           (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX             (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK             (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT            (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK            (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT           (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK             (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT            (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK              (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT             (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK              (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT             (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX               (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK      (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK      (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK    (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK  (0x0000F000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK     (0x03F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX      (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK      (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT     (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK     (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT    (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK    (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX     (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX               (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX               (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK  (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK       (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT      (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK       (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK       (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT      (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK     (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK      (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK       (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX        (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK      (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK        (0x000001E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK   (0x00001E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK        (0x0000E000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT       (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK        (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK       (0x7E000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX        (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT   (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK    (0x00000380U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK   (0x0000F000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK   (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT  (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK  (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK  (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK    (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT   (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK   (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK   (0x0F000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK   (0x70000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT  (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX    (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX           (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK  (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX   (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK      (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK      (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK     (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK     (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT    (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK      (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX       (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT    (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK        (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX         (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK       (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK     (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT    (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK       (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT      (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK       (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT      (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK       (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK      (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK        (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX         (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK   (0x00000FC0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX    (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK   (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK   (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT  (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK   (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK   (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT  (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK  (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX    (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK       (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK       (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK      (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK       (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT      (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK      (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK     (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT    (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK      (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK      (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX        (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK         (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX          (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK         (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT        (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK         (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT        (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK        (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK       (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT      (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK        (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT       (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK        (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK         (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX          (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK    (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK   (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK    (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX     (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX              (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX            (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX          (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX       (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX            (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX  (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_LTR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_PECID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_PECID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_PECID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_CV_MASK        (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_CV_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_CV_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_NCO_MASK       (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_NCO_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_EXT_CAP_HDR_NCO_MAX        (0x00000FFFU)

/* I_LTR_SNOOP_LAT */

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSL_MASK         (0x000003FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSL_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSL_MAX          (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSLS_MASK        (0x00001C00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSLS_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MSLS_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R0_MASK          (0x0000E000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R0_SHIFT         (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSL_MASK        (0x03FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSL_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSL_MAX         (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSLS_MASK       (0x1C000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSLS_SHIFT      (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_MNSLS_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R1_MASK          (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R1_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_LTR_CAP_STRUCT_I_LTR_SNOOP_LAT_R1_MAX           (0x00000007U)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK            (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT           (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX             (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK           (0x00000300U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK            (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT           (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK           (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT          (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK            (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT           (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK          (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX           (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK    (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK    (0x0000FE00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX     (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK    (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK    (0xFFE00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT   (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX     (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX            (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK       (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT      (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX        (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX    (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX  (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT        (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK         (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK      (0x003FFF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX       (0x00003FFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK      (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX       (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX       (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX          (0xFFFFFFFFU)

/* I_SEC_PCIE_CAP_HDR_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_SEC_PCIE_CAP_HDR_REG_NCO_MAX (0x00000FFFU)

/* I_LINK_CONTROL3_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R1_MASK (0x000001FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R1_MAX (0x000001FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_ELSOSGV_MASK (0x00001E00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_ELSOSGV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_ELSOSGV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R2_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R2_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LINK_CONTROL3_REG_R2_MAX (0x0007FFFFU)

/* I_LANE_ERROR_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_LES_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_LES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_LES_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_R0_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_R0_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_ERROR_STATUS_REG_R0_MAX (0x3FFFFFFFU)

/* I_LANE_EQUALIZATION_CONTROL_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_MASK (0x0000007FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_1_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_1_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R0_1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP0_MASK (0x00000F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH0_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH0_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH0_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R1_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R1_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_1_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_1_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R2_1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP1_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPTP1_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH1_MASK (0x70000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH1_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_UPRPH1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R3_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R3_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_PCIE_SEC_EXT_CAP_STRUCT_I_LANE_EQUALIZATION_CONTROL_REG0_R3_MAX (0x00000001U)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX      (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX    (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT    (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK    (0x000000F8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK     (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK      (0x0000E000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT     (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK     (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK      (0xFFF80000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT     (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX       (0x00001FFFU)

/* I_VC_ENH_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_CV_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_CV_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_CV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_NCO_MASK  (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_ENH_CAP_HEADER_REG_NCO_MAX   (0x00000FFFU)

/* I_PORT_VC_CAP_REG_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_EVC_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_EVC_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_EVC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_R0_MASK       (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_R0_SHIFT      (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_1_R0_MAX        (0x1FFFFFFFU)

/* I_PORT_VC_CAP_REG_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_2_R1_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_2_R1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CAP_REG_2_R1_MAX        (0xFFFFFFFFU)

/* I_PORT_VC_CTRL_STS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CTRL_STS_REG_R2_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CTRL_STS_REG_R2_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_PORT_VC_CTRL_STS_REG_R2_MAX     (0xFFFFFFFFU)

/* I_VC_RES_CAP_REG_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_0_R3_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_0_R3_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_0_R3_MAX         (0xFFFFFFFFU)

/* I_VC_RES_CTRL_REG_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM0_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM0_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM0_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM_MASK      (0x000000FEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_TVM_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R4_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R4_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R4_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_LPAT_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_LPAT_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_LPAT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_PARS_MASK     (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_PARS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_PARS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R5_MASK       (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R5_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R5_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCI_MASK      (0x07000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCI_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCI_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R6_MASK       (0x78000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R6_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_R6_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCEN_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCEN_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_0_VCEN_MAX      (0x00000001U)

/* I_VC_RES_STS_REG_0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_PATS_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_PATS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_PATS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_VCNP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_VCNP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_VCNP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_R7_MASK        (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_R7_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_0_R7_MAX         (0x3FFFFFFFU)

/* I_VC_RES_CAP_REG_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_1_R3_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_1_R3_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_1_R3_MAX         (0xFFFFFFFFU)

/* I_VC_RES_CTRL_REG_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM0_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM0_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM0_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM_MASK      (0x000000FEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_TVM_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R4_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R4_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R4_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_LPAT_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_LPAT_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_LPAT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_PARS_MASK     (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_PARS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_PARS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R5_MASK       (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R5_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R5_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCI_MASK      (0x07000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCI_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCI_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R6_MASK       (0x78000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R6_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_R6_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCEN_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCEN_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_1_VCEN_MAX      (0x00000001U)

/* I_VC_RES_STS_REG_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_PATS_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_PATS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_PATS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_VCNP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_VCNP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_VCNP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_R7_MASK        (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_R7_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_1_R7_MAX         (0x3FFFFFFFU)

/* I_VC_RES_CAP_REG_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_2_R3_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_2_R3_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_2_R3_MAX         (0xFFFFFFFFU)

/* I_VC_RES_CTRL_REG_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM0_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM0_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM0_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM_MASK      (0x000000FEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_TVM_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R4_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R4_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R4_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_LPAT_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_LPAT_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_LPAT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_PARS_MASK     (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_PARS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_PARS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R5_MASK       (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R5_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R5_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCI_MASK      (0x07000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCI_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCI_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R6_MASK       (0x78000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R6_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_R6_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCEN_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCEN_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_2_VCEN_MAX      (0x00000001U)

/* I_VC_RES_STS_REG_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_PATS_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_PATS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_PATS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_VCNP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_VCNP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_VCNP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_R7_MASK        (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_R7_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_2_R7_MAX         (0x3FFFFFFFU)

/* I_VC_RES_CAP_REG_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_3_R3_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_3_R3_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CAP_REG_3_R3_MAX         (0xFFFFFFFFU)

/* I_VC_RES_CTRL_REG_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM0_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM0_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM0_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM_MASK      (0x000000FEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_TVM_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R4_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R4_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R4_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_LPAT_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_LPAT_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_LPAT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_PARS_MASK     (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_PARS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_PARS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R5_MASK       (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R5_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R5_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCI_MASK      (0x07000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCI_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCI_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R6_MASK       (0x78000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R6_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_R6_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCEN_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCEN_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_CTRL_REG_3_VCEN_MAX      (0x00000001U)

/* I_VC_RES_STS_REG_3 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_PATS_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_PATS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_PATS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_VCNP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_VCNP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_VCNP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_R7_MASK        (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_R7_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_VC_CAP_STRUCT_I_VC_RES_STS_REG_3_R7_MAX         (0x3FFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK                (0x0000FF80U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT               (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX                 (0x000001FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX     (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX  (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_L1_PM_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_L1_PM_CAP */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML12SUPP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML12SUPP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML12SUPP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML11SUPP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML11SUPP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PML11SUPP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML12SUPP_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML12SUPP_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML12SUPP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML11SUPP_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML11SUPP_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1ASPML11SUPP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PMSUPP_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PMSUPP_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PMSUPP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTCMMDRESTRTIME_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTCMMDRESTRTIME_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTCMMDRESTRTIME_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTPVRONSCALE_MASK (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTPVRONSCALE_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_L1PRTPVRONSCALE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_R0_MASK       (0x00F80000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_R0_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CAP_R0_MAX        (0x0000001FU)

/* I_L1_PM_CTRL_1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML12EN_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML12EN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML12EN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML11EN_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML11EN_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1PML11EN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML12EN_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML12EN_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML12EN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML11EN_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML11EN_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1ASPML11EN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1CMMDRESTRTIME_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1CMMDRESTRTIME_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1CMMDRESTRTIME_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDVAL_MASK (0x03FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDVAL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDVAL_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDSC_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDSC_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_1_L1THRSHLDSC_MAX (0x00000007U)

/* I_L1_PM_CTRL_2 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONSC_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONSC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONSC_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONVAL_MASK (0x000000F8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONVAL_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_L1_PM_CAP_STRUCT_I_L1_PM_CTRL_2_L1PWRONVAL_MAX (0x0000001FU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_EXTENDED_CAPABILITY_HEADER_REG_MARNXCAP_MAX (0x00000FFFU)

/* I_MARGINING_PORT_CAPABILITIES_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MARUDS_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MARUDS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MARUDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R0_MASK (0x0000FFFEU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R0_MAX (0x00007FFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MRDY_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MRDY_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MRDY_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MSRDY_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MSRDY_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_MSRDY_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R1_MASK (0xFFFC0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R1_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_PORT_CAPABILITIES_STATUS_REG_R1_MAX (0x00003FFFU)

/* I_MARGINING_LANE_CONTROL_STATUS_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RCVNUM_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RCVNUM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RCVNUM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGTYP_MASK (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGTYP_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGTYP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_USGMOD_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_USGMOD_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_USGMOD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R0_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R0_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGPAY_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGPAY_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MRGPAY_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RNSTS_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RNSTS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_RNSTS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MTSTS_MASK (0x00380000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MTSTS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MTSTS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_UMSTS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_UMSTS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_UMSTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R1_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R1_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_R1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MPSTS_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MPSTS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG0_MPSTS_MAX (0x000000FFU)

/* I_MARGINING_LANE_CONTROL_STATUS_REG1 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RCVNUM_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RCVNUM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RCVNUM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGTYP_MASK (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGTYP_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGTYP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_USGMOD_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_USGMOD_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_USGMOD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R0_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R0_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGPAY_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGPAY_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MRGPAY_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RNSTS_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RNSTS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_RNSTS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MTSTS_MASK (0x00380000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MTSTS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MTSTS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_UMSTS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_UMSTS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_UMSTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R1_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R1_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_R1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MPSTS_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MPSTS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_MARGINING_CAP_I_MARGINING_LANE_CONTROL_STATUS_REG1_MPSTS_MAX (0x000000FFU)

/* I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16CAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16NXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16NXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_EXTENDED_CAPABILITY_HEADER_REG_PL16NXCAP_MAX (0x00000FFFU)

/* I_PL_16GTS_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CAPABILITIES_REG_R0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CAPABILITIES_REG_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CAPABILITIES_REG_R0_MAX (0xFFFFFFFFU)

/* I_PL_16GTS_CONTROL_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CONTROL_REG_R0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CONTROL_REG_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_CONTROL_REG_R0_MAX (0xFFFFFFFFU)

/* I_PL_16GTS_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EQC16_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EQC16_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EQC16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP1S16_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP1S16_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP1S16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP2S16_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP2S16_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP2S16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP3S16_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP3S16_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_EP3S16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_LE16_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_LE16_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_LE16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_R0_MASK (0xFFFFFFE0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_R0_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_STATUS_REG_R0_MAX  (0x07FFFFFFU)

/* I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_LDPMS16_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_LDPMS16_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_LDPMS16_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_R0_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_R0_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LOCAL_DATA_PARITY_MISMATCH_STATUS_REG_R0_MAX (0x3FFFFFFFU)

/* I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_FRDPMS16_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_FRDPMS16_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_FRDPMS16_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_FIRST_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_MAX (0x3FFFFFFFU)

/* I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_SRDPMS16_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_SRDPMS16_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_SRDPMS16_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_SECOND_RETIMER_DATA_PARITY_MISMATCH_STATUS_REG_R0_MAX (0x3FFFFFFFU)

/* I_PL_16GTS_RESERVED_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_RESERVED_REG_R0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_RESERVED_REG_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_RESERVED_REG_R0_MAX (0xFFFFFFFFU)

/* I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP016_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP016_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP016_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R8_MASK (0x00000F00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R8_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R8_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP116_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP116_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_UPTP116_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PL_16GTS_CAP_I_PL_16GTS_LANE_EQUALIZATION_CONTROL_REG0_R16_MAX (0x0000FFFFU)

/* I_PTM_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_EXTENDED_CAPABILITY_HEADER_REG_PTMNXCAP_MAX (0x00000FFFU)

/* I_PTM_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRQCAP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRQCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRQCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRSCAP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRSCAP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRSCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRTCAP_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRTCAP_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_PTMRTCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R3_MASK     (0x000000F8U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R3_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R3_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_LOCCLKGR_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_LOCCLKGR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_LOCCLKGR_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R16_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R16_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CAPABILITIES_REG_R16_MAX     (0x0000FFFFU)

/* I_PTM_CONTROL_REG */

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_PTMEN_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_PTMEN_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_PTMEN_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_RTSEL_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_RTSEL_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_RTSEL_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R2_MASK          (0x000000FCU)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R2_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R2_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_EFFGRN_MASK      (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_EFFGRN_SHIFT     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_EFFGRN_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R16_MASK         (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R16_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF0_I_REGF_PTM_CAP_I_PTM_CONTROL_REG_R16_MAX          (0x0000FFFFU)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX         (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK             (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK             (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK              (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT             (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK              (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT             (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK              (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT             (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK              (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT             (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK              (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT             (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK             (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT            (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK              (0x0000F800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT             (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX               (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK              (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT             (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK              (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT             (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK              (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT             (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK              (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT             (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX               (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK            (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT           (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK              (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT             (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX               (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK             (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT            (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK             (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT            (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK             (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT            (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK             (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT            (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX              (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK     (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK      (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX       (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK               (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX                (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK                 (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT                (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK                 (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT                (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK                 (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT                (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX                  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK                 (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT                (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX                  (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK              (0x00000F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT             (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX               (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK              (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT             (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX               (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX                  (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX                  (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0A_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0A_RSVD_MAX                      (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0C_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0C_RSVD_MAX                      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK       (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX        (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0E_RSVD_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_0E_RSVD_MAX                      (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK     (0x00000700U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK     (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT    (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX      (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX                 (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK   (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK    (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT   (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK   (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT  (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK   (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT  (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX  (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX     (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK           (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK          (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT         (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK          (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK           (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK           (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX            (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK       (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK      (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX       (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX        (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK           (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX            (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK               (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX                (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK               (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT              (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX                (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK       (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX        (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX            (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK            (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX             (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK             (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT            (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX              (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK         (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX          (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK             (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT            (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX              (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK             (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT            (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX           (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK       (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT      (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX        (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX  (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX               (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK        (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK         (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT        (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK        (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK        (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT       (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX          (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT        (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK       (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK       (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT      (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK          (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT         (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK        (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK          (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK       (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK        (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT       (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK          (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX           (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK  (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX   (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK             (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX              (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK             (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT            (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK            (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT           (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK           (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT          (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK            (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT           (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX             (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK             (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT            (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK            (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT           (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK             (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT            (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK              (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT             (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX               (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK              (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT             (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX               (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK      (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK      (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK    (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK  (0x0000F000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK     (0x03F00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX      (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK      (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT     (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK     (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT    (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK    (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX     (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX               (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK              (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX               (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK  (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK       (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT      (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK       (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK       (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT      (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK     (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK      (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK       (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX        (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK      (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK        (0x000001E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK   (0x00001E00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK        (0x0000E000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT       (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK        (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK       (0x7E000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX        (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT   (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK    (0x00000380U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK   (0x0000F000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK   (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT  (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK  (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK  (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK    (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT   (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK   (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK   (0x0F000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK   (0x70000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT  (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX    (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX           (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK  (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX   (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK      (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK      (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK     (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK     (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT    (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK      (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX       (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT    (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK        (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX         (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK       (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK     (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT    (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK       (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT      (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK       (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT      (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK       (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK      (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK        (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX         (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK   (0x00000FC0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX    (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK   (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK   (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT  (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK   (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK   (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT  (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK  (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX    (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK       (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK       (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK      (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK       (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT      (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK      (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK     (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT    (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK      (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK      (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX        (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK         (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX          (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK         (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT        (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK         (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT        (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK        (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK       (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT      (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK        (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT       (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK        (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK         (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX          (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK    (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK   (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK    (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX     (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX              (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX              (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX            (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX          (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX       (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX            (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX  (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK            (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT           (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX             (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK           (0x00000300U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK            (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT           (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK           (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT          (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK            (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT           (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX             (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK          (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX           (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK    (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK    (0x0000FE00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX     (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK    (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK    (0xFFE00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT   (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX     (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX            (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK      (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK       (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT      (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX        (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX    (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX  (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT        (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK         (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK      (0x003FFF00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT     (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX       (0x00003FFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK      (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT     (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX       (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX       (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX          (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX          (0xFFFFFFFFU)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX      (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX    (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK     (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK     (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT    (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK    (0x000000F8U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK     (0x00001F00U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK      (0x0000E000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT     (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK     (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT    (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK     (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT    (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK      (0xFFF80000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT     (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX       (0x00001FFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK                (0x0000FF80U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT               (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX                 (0x000001FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK   (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX     (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX  (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_PF1_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX   (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK        (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK        (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT       (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK        (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK        (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT       (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK        (0x0000F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT       (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK        (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK        (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK        (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK        (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK       (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK       (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT      (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK       (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX        (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK           (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK           (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT          (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK           (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK           (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT          (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK        (0x00000F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK        (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX         (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX            (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0A_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0A_RSVD_MAX                (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0C_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0C_RSVD_MAX                (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX  (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0E_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_0E_RSVD_MAX                (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK (0x00000700U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK    (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT   (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK    (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK  (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK     (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX      (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX  (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX      (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK         (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX          (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX  (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX      (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK   (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX    (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK       (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX     (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX  (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX         (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK  (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK   (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK  (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX   (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK  (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX    (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK   (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK    (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK    (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK  (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK    (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX     (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK       (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT      (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK     (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK      (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK       (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT      (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK        (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX         (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK (0x03F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX     (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX  (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK  (0x000001E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK (0x00001E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK  (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK  (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK (0x7E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX  (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX  (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK (0x00000380U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK (0x70000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX     (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX   (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK (0x00000FC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX  (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX    (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX        (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX      (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX    (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX      (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK      (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK     (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK     (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK      (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK    (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX     (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK (0x0000FE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX      (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX  (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK   (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK (0x003FFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX    (0xFFFFFFFFU)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK (0x000000F8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX (0x00001FFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK          (0x0000FF80U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX           (0x000001FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF2_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX   (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK        (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK        (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT       (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK        (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK        (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT       (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK        (0x0000F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT       (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK        (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK        (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK        (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK        (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK       (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK       (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT      (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK       (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX        (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK           (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK           (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT          (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK           (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK           (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT          (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK        (0x00000F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK        (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX         (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX            (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0A_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0A_RSVD_MAX                (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0C_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0C_RSVD_MAX                (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX  (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0E_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_0E_RSVD_MAX                (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK (0x00000700U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK    (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT   (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK    (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK  (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK     (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX      (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX  (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX      (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK         (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX          (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX  (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX      (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK   (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX    (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK       (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX     (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX  (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX         (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK  (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK   (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK  (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX   (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK  (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX    (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK   (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK    (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK    (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK  (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK    (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX     (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK       (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT      (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK     (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK      (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK       (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT      (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK        (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX         (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK (0x03F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX     (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX  (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK  (0x000001E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK (0x00001E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK  (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK  (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK (0x7E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX  (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX  (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK (0x00000380U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK (0x70000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX     (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX   (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK (0x00000FC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX  (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX    (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX        (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX      (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX    (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX      (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK      (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK     (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK     (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK      (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK    (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX     (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK (0x0000FE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX      (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX  (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK   (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK (0x003FFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX    (0xFFFFFFFFU)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK (0x000000F8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX (0x00001FFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK          (0x0000FF80U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX           (0x000001FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF3_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX   (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK        (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK        (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT       (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK        (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK        (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT       (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK        (0x0000F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT       (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK        (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK        (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK        (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK        (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK       (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK       (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT      (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK       (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX        (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK           (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK           (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT          (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK           (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK           (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT          (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK        (0x00000F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK        (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX         (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX            (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0A_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0A_RSVD_MAX                (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0C_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0C_RSVD_MAX                (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX  (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0E_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_0E_RSVD_MAX                (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK (0x00000700U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK    (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT   (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK    (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK  (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK     (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX      (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX  (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX      (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK         (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX          (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX  (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX      (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK   (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX    (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK       (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX     (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX  (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX         (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK  (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK   (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK  (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX   (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK  (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX    (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK   (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK    (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK    (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK  (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK    (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX     (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK       (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT      (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK     (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK      (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK       (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT      (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK        (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX         (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK (0x03F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX     (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX  (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK  (0x000001E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK (0x00001E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK  (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK  (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK (0x7E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX  (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX  (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK (0x00000380U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK (0x70000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX     (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX   (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK (0x00000FC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX  (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX    (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX        (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX      (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX    (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX      (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK      (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK     (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK     (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK      (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK    (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX     (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK (0x0000FE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX      (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX  (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK   (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK (0x003FFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX    (0xFFFFFFFFU)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK (0x000000F8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX (0x00001FFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK          (0x0000FF80U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX           (0x000001FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF4_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX   (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MASK       (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_ISE_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_ISE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_BE_MASK        (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_BE_SHIFT       (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_BE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R0_MASK        (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT       (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R0_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R1_MASK        (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R1_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SE_MASK        (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R2_MASK        (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT       (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R2_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK       (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT      (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R3_MASK        (0x0000F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT       (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R3_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R4_MASK        (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R4_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IS_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_IS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_CL_MASK        (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT       (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_CL_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R5_MASK        (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R5_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R6_MASK        (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R6_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_R6_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_STA_MASK       (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_STA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK       (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT      (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK       (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX        (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BASE_ADDR_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_MSI0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R7_MASK           (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R7_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R7_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_S0_MASK           (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_S0_SHIFT          (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_S0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_P0_MASK           (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_P0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_P0_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R8_MASK           (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R8_SHIFT          (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_R8_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MASK        (0x00000F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMR0_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MASK        (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_0_BAMRW_MAX         (0x000FFFFFU)

/* I_BASE_ADDR_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_1_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_1_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_1_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_2_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_2_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_2_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_3_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_3_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_3_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_4_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_4_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_4_R7_MAX            (0xFFFFFFFFU)

/* I_BASE_ADDR_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_5_R7_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_5_R7_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_BASE_ADDR_5_R7_MAX            (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0A_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0A_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0A_RSVD_MAX                (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* RSVD_0C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0C_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0C_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0C_RSVD_MAX                (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_CAPABILITIES_POINTER_R15_MAX  (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0E_RSVD_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0E_RSVD_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_0E_RSVD_MAX                (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_ILR_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MASK (0x00000700U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_IPR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_R16_MAX (0x001FFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_010_01F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_BASE_RSVD_010_01F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID1_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP1_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK     (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK    (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT   (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK    (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MASK  (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_BAC64_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK     (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX      (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX  (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX      (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK         (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX          (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX  (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX      (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK   (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX    (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK       (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT      (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK       (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT      (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX     (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX  (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI1_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PBAO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX         (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MASK  (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_PCV_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK   (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK  (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX   (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK  (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX    (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK   (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK    (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK    (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK  (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK    (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX     (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPH_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK       (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX        (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK       (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT      (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX        (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK     (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK      (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT     (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK       (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT      (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK    (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK      (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK       (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT      (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK        (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT       (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK        (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX         (0x000000FFU)

/* I_LINK_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ASPMC_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R6_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RCB_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_RL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_CCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_ECPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_HAWD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R15_12_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MASK (0x03F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_NLW_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_R8_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_SCC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_DLLA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LBMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_LABS_MAX (0x00000001U)

/* RSVD_035 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_035_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_036 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_036_RSVD_MAX         (0xFFFFFFFFU)

/* RSVD_037_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_037_038_RSVD_MAX     (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX  (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX  (0x000000FFU)

/* I_PCIE_DEV_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_CTD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_AORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R16_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDORE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_IDOCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_LTRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R17_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_OBFFE_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_2_R18_MAX (0x0001FFFFU)

/* I_LINK_CAP_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MASK (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_SLSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MASK  (0x000001E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R1_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MASK (0x00001E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSOGSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MASK  (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R2_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_LSORSSV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MASK  (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R3_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_RTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_TWRTPDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MASK (0x7E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R25_MAX  (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CAP_2_REG_R31_MAX  (0x00000001U)

/* I_LINK_CTRL_STATUS_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TLS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_HASD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_SDE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MASK (0x00000380U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TM_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDE_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_CDEL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EQC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_EP3S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_LE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_RTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_TWRTP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_R21_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MASK (0x70000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DCP_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_I_LINK_CTRL_STATUS_2_DMR_MAX (0x00000001U)

/* RSVD_03D_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_PCIE_CAP_STRUCT_RSVD_03D_03F_RSVD_MAX     (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PEECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_DLPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R5_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_PTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_FCPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_CAM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UCM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_ROM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_MTM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_EEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UREM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R6_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_UIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R7_MAX   (0x000001FFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_SDES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MASK (0x00000FC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R10_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_ROS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_MTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_EES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R11_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_UIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R12_MAX (0x000001FFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX  (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX    (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_TPLP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x000FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX        (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX        (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX      (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX    (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARICV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_ARINCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_MFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_AFGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_NF_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_ACR_MAX (0x0000FFFFU)

/* RSVD_052_053 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ARI_CAP_STRUCT_RSVD_052_053_RSVD_MAX      (0xFFFFFFFFU)

/* I_DEV_SER_NUM_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_DSNCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_CAP_HDR_SNNCO_MAX (0x00000FFFU)

/* I_DEV_SER_NUM_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_0_DSND0_MAX (0xFFFFFFFFU)

/* I_DEV_SER_NUM_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_I_DEV_SER_NUM_1_DSND1_MAX (0xFFFFFFFFU)

/* RSVD_057 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DEVICE_SERIAL_NUM_CAP_STRUCT_RSVD_057_RSVD_MAX (0xFFFFFFFFU)

/* I_PWR_BDGTG_ENHC_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PCV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_ENHC_CAP_HDR_PBNCO_MAX (0x00000FFFU)

/* I_PWR_BDGTG_DATA_SEL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_PBDN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_SEL_R0_MAX (0x00FFFFFFU)

/* I_PWR_BDGTG_DATA_REGISTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_BP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_DS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MASK (0x00001C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PSS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MASK (0x00006000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MASK (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_TYPE_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MASK (0x001C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_PR_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGTG_DATA_REGISTER_R1_MAX (0x000007FFU)

/* I_PWR_BDGT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_SA_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_I_PWR_BDGT_CAP_R4_MAX (0x7FFFFFFFU)

/* RSVD_05C_05F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_POWER_BUDGETING_CAP_STRUCT_RSVD_05C_05F_RSVD_MAX (0xFFFFFFFFU)

/* I_RESIZE_BAR_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_RESIZE_BAR_CAP_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_0_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_0_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_1_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_1_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_2_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_2_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_3_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_3_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_4_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_4 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_4_R3_MAX (0x0007FFFFU)

/* I_RESIZE_BAR_CAP_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512M_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A1G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A2G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A4G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A8G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A16G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A32G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A64G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A128G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A256G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_A512G_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CAP_5_R1_MAX (0x000000FFU)

/* I_RESIZE_BAR_CTRL_5 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R2_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_RBARC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_BARS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MASK (0xFFFFE000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_RESIZABLE_BAR_CAP_STRUCT_I_RESIZE_BAR_CTRL_5_R3_MAX (0x0007FFFFU)

/* I_DPA_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_DPA_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_MNS_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MASK      (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_SHIFT     (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R0_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MASK     (0x00000300U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLU_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MASK      (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_SHIFT     (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R1_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MASK     (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_PAS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MASK      (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_SHIFT     (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MASK    (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV0_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CAP_REG_TLV1_MAX     (0x000000FFU)

/* I_DPA_LAT_INDICATOR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_LAT_INDICATOR_REG_TLIN_MAX (0xFFFFFFFFU)

/* I_DPA_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SS_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R3_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MASK (0x0000FE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R4_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_SC_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_CTRL_STATUS_REG_R5_MAX (0x000007FFU)

/* I_DPA_POWER_ALLOC_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA0_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA1_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA2_0_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG0_SPA3_0_MAX (0x000000FFU)

/* I_DPA_POWER_ALLOC_REG1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA0_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA1_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA2_1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_I_DPA_POWER_ALLOC_REG1_SPA3_1_MAX (0x000000FFU)

/* RSVD_07C_07F */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_DPA_CAP_STRUCT_RSVD_07C_07F_RSVD_MAX      (0xFFFFFFFFU)

/* I_SRIOV_EXT_CAP_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_EXT_CAP_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_SRIOV_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_ACHP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_VFT10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CAP_REG_R31_MAX  (0x1FFFFFFFU)

/* I_SRIOV_CTRL_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_VFMSE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_ARIE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_T10RE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MASK (0x0000FFC0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_R15_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SRIOV_CTRL_STATUS_REG_SSR_MAX (0x0000FFFFU)

/* I_INITIAL_TOTAL_VFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_IVF_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_INITIAL_TOTAL_VFS_REG_TVF_MAX (0x0000001FU)

/* I_FUNC_DEP_LINK_NUMVFS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_NVF_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_FUNC_DEP_LINK_NUMVFS_REG_FDL_MAX (0x000000FFU)

/* I_VF_OFFSET_STRIDE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_FVFO_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_OFFSET_STRIDE_REG_VFS_MAX (0x0000FFFFU)

/* I_VF_DEVICE_ID_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_R2_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_DEVICE_ID_REG_VFDI_MAX (0x0000FFFFU)

/* I_SUPPORTED_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_PS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SUPPORTED_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_SYSTEM_PAGE_SIZE_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_SPS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_SYSTEM_PAGE_SIZE_REG_R0_MAX (0x0000FFFFU)

/* I_VF_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_MSI_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MASK   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R7_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_S0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MASK   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_P0_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MASK   (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_R8_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MASK (0x003FFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMR0_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_0_REG_BAMRW_MAX (0x000003FFU)

/* I_VF_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_1_REG_BAMRW_MAX (0xFFFFFFFFU)

/* I_VF_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_2_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_3_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_4_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_BAR_5_REG_R7_MAX    (0xFFFFFFFFU)

/* I_VF_MIGRATION_STATE_ARR_OFFSET_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_I_VF_MIGRATION_STATE_ARR_OFFSET_REG_MSAOR_MAX (0xFFFFFFFFU)

/* RSVD_090_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_SRIOV_CAP_STRUCT_RSVD_090_09C_RSVD_MAX    (0xFFFFFFFFU)

/* I_VSEC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VSEC_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_HEADER_REG_VL_MAX (0x00000FFFU)

/* I_VENDOR_SPECIFIC_CONTROL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_CIN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_HTI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MASK (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_CONTROL_REG_VSEC_COUT_MAX (0x007FFFFFU)

/* I_VENDOR_SPECIFIC_DATA_REG0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_VSEC_STRUCT_I_VENDOR_SPECIFIC_DATA_REG0_GPD_MAX (0xFFFFFFFFU)

/* I_PASID_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_PECI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_HEADER_REG_NCO_MAX (0x00000FFFU)

/* I_PASID_CAP_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD1_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MASK (0x000000F8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_RSVD2_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_MPSW_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R15_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PASE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_EXPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_PRME_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_PASID_STRUCT_I_PASID_CAP_REG_R31_MAX (0x00001FFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R15_MASK          (0x0000FF80U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R15_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R15_MAX           (0x000001FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* ATS_PR_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CAP_HEADER_ATSPRNXCAP_MAX (0x00000FFFU)

/* ATS_PR_CONTROL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPREN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRRST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATS_PR_RF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPPRUPRGI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRSTOP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_PR_CONTROL_STATUS_ATSPRGRPR_MAX (0x00000001U)

/* ATS_OUTSTANDING_PR_CAPACITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_CAPACITY_ATSOUTPRCAP_MAX (0xFFFFFFFFU)

/* ATS_OUTSTANDING_PR_ALLOC */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_ATS_PR_CAP_ATS_OUTSTANDING_PR_ALLOC_ATSOUTPRALLOC_MAX (0xFFFFFFFFU)

/* I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFCAPVER_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_EXTENDED_CAPABILITY_HEADER_REG_DLFNXCAP_MAX (0x00000FFFU)

/* I_DL_FEATURE_CAPABILITIES_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFCAPVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MASK (0x7FFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_R0_MAX (0x3FFFFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_CAPABILITIES_REG_DLFEXEN_MAX (0x00000001U)

/* I_DL_FEATURE_STATUS_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RSFSUP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MASK (0x007FFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R0_MAX (0x003FFFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R23_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MASK (0x7F000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_PF5_I_REGF_DL_FEATURE_CAP_I_DL_FEATURE_STATUS_REG_RDLFSVAL_MAX (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF0_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF1_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF2_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF3_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF4_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF5_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF6_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX      (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK           (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT          (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK         (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT        (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK           (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT          (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK           (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK           (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT          (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK          (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT         (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK           (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT          (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK           (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT          (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK           (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK           (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT          (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK         (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT        (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK           (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT          (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX            (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK          (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK          (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT         (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK          (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT         (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK          (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT         (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX           (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK  (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX    (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                 (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                 (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                   (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX       (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX      (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                   (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK             (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX              (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX  (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK        (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK       (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT      (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK       (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK      (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT     (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK        (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT       (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX         (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK   (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX    (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX     (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK        (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX         (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK        (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT       (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX         (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK            (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX             (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK    (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX     (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX         (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK         (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK          (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK      (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX       (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK          (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT         (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK          (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT         (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX        (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK    (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX     (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK           (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX            (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK     (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK     (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK      (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK      (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK     (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK     (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT    (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX       (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK      (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT     (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK     (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT    (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK    (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT   (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK       (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX        (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK    (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK     (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT    (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK       (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT      (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX        (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK          (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK          (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK         (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK        (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT       (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK         (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT        (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK          (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT         (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK        (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT       (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK       (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT      (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK         (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT        (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK          (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT         (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK           (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT          (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK           (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT          (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX            (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX        (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK    (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT   (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK    (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK    (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK  (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK  (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK   (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK   (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT  (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK    (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT   (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX     (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX        (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK   (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK   (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT  (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX    (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX      (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX  (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK    (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK    (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK   (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT  (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK    (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT   (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK   (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK  (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK   (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK   (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX     (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK      (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX       (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK      (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT     (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK      (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK      (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK     (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK    (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT   (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK     (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT    (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK      (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX       (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX  (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX  (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX           (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX           (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX         (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX       (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX     (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX    (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX         (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK            (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX             (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK           (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT          (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX            (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK           (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT          (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX            (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK           (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX            (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK             (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT            (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX              (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK             (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT            (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX              (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK                (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT               (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                 (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK              (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT             (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF7_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX               (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK    (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK    (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK     (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK     (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK     (0x0007F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT    (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK     (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK     (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT    (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK     (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK    (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT   (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK    (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX     (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX           (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX             (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX             (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX        (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK  (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK  (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX   (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX   (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK      (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX       (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX   (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK    (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT   (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX  (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX      (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX  (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK    (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX     (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK   (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK  (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK   (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK    (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK  (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK    (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT   (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK     (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX      (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX  (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX  (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX     (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX   (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX   (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF8_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK    (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK    (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT   (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK     (0x00000038U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK     (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK     (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK     (0x0007F800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT    (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK     (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT    (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK     (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK     (0x00E00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT    (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK   (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK     (0x06000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK    (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT   (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK    (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT   (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX     (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX           (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX           (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX             (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX             (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX        (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK  (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK  (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK (0x000E0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK (0x00700000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK  (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK  (0xFE000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX   (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK  (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX   (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK  (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX   (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK      (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK      (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT     (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX       (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX   (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK (0x07FF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX (0x000007FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK    (0x38000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT   (0x0000001BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX     (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX  (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX      (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK (0x3E000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK (0x000001C0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK (0x00030000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK (0x03FC0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK (0x0C000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX  (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK    (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK    (0x000003F0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT   (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX     (0x0000003FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK   (0x00000C00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK  (0x00007000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK   (0x00038000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT  (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK    (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT   (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK  (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK   (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT  (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK    (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT   (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK     (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX      (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX  (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK (0x00003000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK (0x0000C000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX  (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK (0xFF800000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK (0x0000003EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK (0x00000E00U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX     (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX     (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX   (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX   (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK      (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX       (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK     (0xFFF00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX      (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK     (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK  (0x00000020U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK       (0x001F0000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX        (0x0000001FU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK          (0x7FE00000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX           (0x000003FFU)

#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_I_CLIENT_VF9_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX         (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF10_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF11_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF12_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF13_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF14_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_VENDOR_ID_DEVICE_ID */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MASK    (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_VID_MAX     (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MASK    (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_VENDOR_ID_DEVICE_ID_DID_MAX     (0x0000FFFFU)

/* I_COMMAND_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MASK        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IOSE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MASK         (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_SHIFT        (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MASK         (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_BME_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MASK          (0x00000038U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R0_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MASK        (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_SHIFT       (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_PERE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MASK          (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_SHIFT         (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R1_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MASK          (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_SHIFT         (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SE_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MASK          (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_SHIFT         (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R2_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MASK         (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_SHIFT        (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IMD_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MASK          (0x0007F800U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_SHIFT         (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R3_MAX           (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MASK          (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_SHIFT         (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_IS_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MASK          (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_CL_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MASK          (0x00E00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_SHIFT         (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R4_MAX           (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MASK        (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_SHIFT       (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_MDPE_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MASK          (0x06000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_SHIFT         (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_R5_MAX           (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MASK         (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_STA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MASK         (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_SHIFT        (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RTA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MASK         (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_SHIFT        (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_RMA_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_SSE_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MASK         (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_SHIFT        (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_COMMAND_STATUS_DPE_MAX          (0x00000001U)

/* I_REVISION_ID_CLASS_CODE */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_RID_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_PIB_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_SCC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_REVISION_ID_CLASS_CODE_CC_MAX   (0x000000FFU)

/* I_BIST_HEADER_LATENCY_CACHE_LINE */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_CLS_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_LT_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MASK (0x007F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_HT_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_DT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BIST_HEADER_LATENCY_CACHE_LINE_BR_MAX (0x000000FFU)

/* I_BAR_0_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_0_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_0_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_1_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_1_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_1_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_2_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_2_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_2_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_3_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_3_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_3_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_4_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_4_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_4_REG_NI_MAX                (0xFFFFFFFFU)

/* I_BAR_5_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_5_REG_NI_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_BAR_5_REG_NI_MAX                (0xFFFFFFFFU)

/* RSVD_0A */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0A_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0A_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0A_RSVD_MAX                  (0xFFFFFFFFU)

/* I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SVID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_SUBSYSTEM_VENDOR_ID_SUBSYSTEM_I_SID_MAX (0x0000FFFFU)

/* I_EXPANSN_ROM_BAR_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_EXPANSN_ROM_BAR_REG_NI_MAX      (0xFFFFFFFFU)

/* I_CAPABILITIES_POINTER */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_CP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_CAPABILITIES_POINTER_R6_MAX     (0x00FFFFFFU)

/* RSVD_0E */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0E_RSVD_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0E_RSVD_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_0E_RSVD_MAX                  (0xFFFFFFFFU)

/* I_INTRPT_LINE_INTRPT_PIN_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_I_INTRPT_LINE_INTRPT_PIN_REG_NI_MAX (0xFFFFFFFFU)

/* RSVD_010_01F */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MASK            (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_BASE_RSVD_010_01F_RSVD_MAX             (0xFFFFFFFFU)

/* I_PWR_MGMT_CAP */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CID_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_CP_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MASK (0x00070000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_VID_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_R0_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_DSI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_MCRAPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_D2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD0S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD1S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSD2S_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDHS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CAP_PSDCS_MAX (0x00000001U)

/* I_PWR_MGMT_CTRL_STAT_REP */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_NSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MASK (0x00007E00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R2_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_PMES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_R1_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_I_PWR_MGMT_CTRL_STAT_REP_DR_MAX (0x000000FFU)

/* RSVD_022_023 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_POWER_MGMT_CAP_STRUCT_RSVD_022_023_RSVD_MAX (0xFFFFFFFFU)

/* I_MSI_CTRL_REG */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MASK      (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CID_MAX       (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_CP_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MASK       (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_ME_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MASK      (0x000E0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_SHIFT     (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MMC_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MASK      (0x00700000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MME_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MASK     (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_SHIFT    (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_AC64_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MASK       (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_MC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MASK       (0xFE000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_SHIFT      (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_CTRL_REG_R0_MAX        (0x0000007FU)

/* I_MSI_MSG_LOW_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MASK   (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_R1_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MASK  (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_LOW_ADDR_MAL_MAX   (0x3FFFFFFFU)

/* I_MSI_MSG_HI_ADDR */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MASK   (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_HI_ADDR_MAH_MAX    (0xFFFFFFFFU)

/* I_MSI_MSG_DATA */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MASK       (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_MD_MAX        (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MSG_DATA_R2_MAX        (0x0000FFFFU)

/* I_MSI_MASK */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MASK           (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_MM_MAX            (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MASK           (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_MASK_R0_MAX            (0x7FFFFFFFU)

/* I_MSI_PENDING_BITS */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_MP_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MASK   (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_I_MSI_PENDING_BITS_R0_MAX    (0x7FFFFFFFU)

/* RSVD_02A_02B */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSI_CAP_STRUCT_RSVD_02A_02B_RSVD_MAX        (0xFFFFFFFFU)

/* I_MSIX_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CID_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MASK         (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_SHIFT        (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_CP_MAX          (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MASK     (0x07FF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXTS_MAX      (0x000007FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MASK         (0x38000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_SHIFT        (0x0000001BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_R0_MAX          (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_FM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MASK      (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_SHIFT     (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_CTRL_MSIXE_MAX       (0x00000001U)

/* I_MSIX_TBL_OFFSET */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_BARI_MAX  (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MASK   (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_SHIFT  (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_TBL_OFFSET_TO_MAX    (0x1FFFFFFFU)

/* I_MSIX_PENDING_INTRPT */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_BARI_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MASK (0xFFFFFFF8U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_I_MSIX_PENDING_INTRPT_PO_MAX (0x1FFFFFFFU)

/* RSVD_02F */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MASK          (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_MSIX_CAP_STRUCT_RSVD_02F_RSVD_MAX           (0xFFFFFFFFU)

/* I_PCIE_CAP_LIST */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MASK    (0x000000FFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CID_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MASK    (0x0000FF00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_NCP_MAX     (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MASK     (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_CV_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MASK     (0x00F00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_SHIFT    (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_DT_MAX      (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MASK     (0x01000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_SS_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MASK    (0x3E000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_SHIFT   (0x00000019U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_IMN_MAX     (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MASK    (0x40000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_SHIFT   (0x0000001EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_TRS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MASK     (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_SHIFT    (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_CAP_LIST_R0_MAX      (0x00000001U)

/* I_PCIE_DEV_CAP */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MASK     (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_MPS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MASK     (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_PFS_MAX      (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_ETFS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MASK   (0x000001C0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL0SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_AL1SL_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MASK      (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_SHIFT     (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R1_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_RBER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MASK      (0x00030000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R2_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MASK   (0x03FC0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_SHIFT  (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CSPLV_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MASK    (0x0C000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_SHIFT   (0x0000001AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_CPLS_MAX     (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MASK    (0x10000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_SHIFT   (0x0000001CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_FLRC_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MASK      (0xE0000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_R3_MAX       (0x00000007U)

/* I_PCIE_DEV_CTRL_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ECER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ENFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EURR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ERO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MPS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_ETFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EPF_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_EBS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MASK (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_MRRS_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FLR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_CED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_NFER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_FED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_URD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_APD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_TP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CTRL_STATUS_R4_MAX (0x000003FFU)

/* I_LINK_CAP */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MASK         (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLS_MAX          (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MASK         (0x000003F0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_MLW_MAX          (0x0000003FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MASK        (0x00000C00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_SHIFT       (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_ASPM_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MASK       (0x00007000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_SHIFT      (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L0SEL_MAX        (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MASK        (0x00038000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_SHIFT       (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_L1EL_MAX         (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MASK         (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_SHIFT        (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_CPM_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MASK       (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_SHIFT      (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_SDERC_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MASK      (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_DLLARC_MAX       (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MASK        (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_SHIFT       (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_LBNC_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MASK         (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_AOC_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MASK          (0x00800000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_SHIFT         (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_R5_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MASK          (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_SHIFT         (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_LINK_CAP_PN_MAX           (0x000000FFU)

/* RSVD_034_038 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_034_038_RSVD_MAX       (0xFFFFFFFFU)

/* I_PCIE_DEV_CAP_2 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MASK   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTR_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MASK  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_CTDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_AFS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS32_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS64_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_BAOCS128_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MASK   (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_SHIFT  (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R12_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_LMS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MASK   (0x00003000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_SHIFT  (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_TCS_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MASK   (0x0000C000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_SHIFT  (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R13_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10CS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_T10RS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_OPFFS_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EXFS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_EEPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MASK  (0x00C00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_MEEP_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MASK   (0xFF000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_SHIFT  (0x00000018U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_I_PCIE_DEV_CAP_2_R14_MAX    (0x000000FFU)

/* RSVD_03A_03F */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MASK      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_SHIFT     (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_PCIE_CAP_STRUCT_RSVD_03A_03F_RSVD_MAX       (0xFFFFFFFFU)

/* I_AER_ENHANCED_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_PECID_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_CV_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_AER_ENHANCED_CAP_HDR_NCO_MAX (0x00000FFFU)

/* I_UNCORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MASK  (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R0_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_DLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MASK  (0x00000FE0U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R1_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_PTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_FCPES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CTS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_CAS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UCS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_RCVR_OVERFLOW_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_MALFORMED_TLP_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_ECRC_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_URES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MASK  (0x00200000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R2_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_UNCORR_INT_ERR_STATUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MASK  (0xFF800000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_STATUS_R3_MAX   (0x000001FFU)

/* I_UNCORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MASK    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_MASK_R4_MAX     (0xFFFFFFFFU)

/* I_UNCORR_ERR_SEVERITY */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_UNCORR_ERR_SEVERITY_R8_MAX (0xFFFFFFFFU)

/* I_CORR_ERR_STATUS */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RES_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MASK   (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_SHIFT  (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R12_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BTPS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_BDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RNRS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MASK   (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_SHIFT  (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R13_MAX    (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_RTTS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_ANFES_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MASK  (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_CIES_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_HLOS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_STATUS_R14_MAX    (0x0000FFFFU)

/* I_CORR_ERR_MASK */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_REM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MASK     (0x0000003EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R15_MAX      (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MASK     (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_SHIFT    (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BTM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MASK     (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_SHIFT    (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_BDM_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MASK    (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RNRM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MASK     (0x00000E00U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_SHIFT    (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R16_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MASK    (0x00001000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_SHIFT   (0x0000000CU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_RTTM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MASK   (0x00002000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_SHIFT  (0x0000000DU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_ANFEM_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MASK    (0x00004000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_SHIFT   (0x0000000EU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_CIEM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MASK    (0x00008000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_SHIFT   (0x0000000FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_HLOM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_CORR_ERR_MASK_R17_MAX      (0x0000FFFFU)

/* I_ADVCD_ERR_CAP_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_FER_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EGC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_EEG_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECCAP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_ECC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_MHRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MASK (0xFFFFF800U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_ADVCD_ERR_CAP_CTRL_R18_MAX (0x001FFFFFU)

/* I_HDR_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_0_HD0_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_1 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_1_HD1_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_2 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_2_HD2_MAX          (0xFFFFFFFFU)

/* I_HDR_LOG_3 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MASK         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_HDR_LOG_3_HD3_MAX          (0xFFFFFFFFU)

/* RSVD_04B_04D */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_RSVD_04B_04D_RSVD_MAX        (0xFFFFFFFFU)

/* I_TLP_PRE_LOG_0 */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MASK     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_AER_CAP_STRUCT_I_TLP_PRE_LOG_0_HD1_MAX      (0xFFFFFFFFU)

/* I_ARI_EXT_CAP_HDR */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_PCCID_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MASK    (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_CV_MAX     (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MASK   (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_EXT_CAP_HDR_NCO_MAX    (0x00000FFFU)

/* I_ARI_CAP_AND_CTRL */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_I_ARI_CAP_AND_CTRL_R13_MAX   (0xFFFFFFFFU)

/* RSVD_052_09C */

#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MASK       (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_VF_ARI_CAP_STRUCT_RSVD_052_09C_RSVD_MAX        (0xFFFFFFFFU)

/* ATS_CAP_HEADER */

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MASK           (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPID_MAX            (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MASK          (0x000F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_SHIFT         (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSCAPVER_MAX           (0x0000000FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MASK          (0xFFF00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_SHIFT         (0x00000014U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_HEADER_ATSNXTCAP_MAX           (0x00000FFFU)

/* ATS_CAP_CONTROL */

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MASK          (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSINVQD_MAX           (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MASK       (0x00000020U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_SHIFT      (0x00000005U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSPGALNREQ_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MASK            (0x00000040U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSGIS_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MASK            (0x001F0000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_SHIFT           (0x00000010U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSSTU_MAX             (0x0000001FU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_R30_MASK               (0x7FE00000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_R30_SHIFT              (0x00000015U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_R30_MAX                (0x000003FFU)

#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MASK             (0x80000000U)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_SHIFT            (0x0000001FU)
#define CSL_PCIE_EP_CORE_EP_VF15_I_ATS_CAP_ATS_CAP_CONTROL_ATSEN_MAX              (0x00000001U)

/* I_PL_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LS_MASK         (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LS_SHIFT        (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LS_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NLC_MASK        (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NLC_SHIFT       (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NLC_MAX         (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NS_MASK         (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NS_SHIFT        (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_NS_MAX          (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTD_MASK        (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTD_SHIFT       (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTD_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_APER_MASK       (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_APER_SHIFT      (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_APER_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_TSS_MASK        (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_TSS_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_TSS_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RFC_MASK        (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RFC_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RFC_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RLID_MASK       (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RLID_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_RLID_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTSSM_MASK      (0x3F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTSSM_SHIFT     (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_LTSSM_MAX       (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_R0_MASK         (0x40000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_R0_SHIFT        (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_R0_MAX          (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_MLE_MASK        (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_MLE_SHIFT       (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_0_REG_MLE_MAX         (0x00000001U)

/* I_PL_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TLI_MASK        (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TLI_SHIFT       (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TLI_MAX         (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC1_MASK       (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC1_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC1_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC2_MASK       (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC2_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC2_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC3_MASK       (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC3_SHIFT      (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PL_CONFIG_1_REG_TFC3_MAX        (0x000000FFU)

/* I_DLL_TMR_CONFIG_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_TSRT_MASK    (0x000001FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_TSRT_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_TSRT_MAX     (0x000001FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R9_MASK      (0x0000FE00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R9_SHIFT     (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R9_MAX       (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_RSART_MASK   (0x01FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_RSART_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_RSART_MAX    (0x000001FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R25_MASK     (0xFE000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R25_SHIFT    (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DLL_TMR_CONFIG_REG_R25_MAX      (0x0000007FU)

/* I_RCV_CRED_LIM_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PPC_MASK     (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PPC_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PPC_MAX      (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PHC_MASK     (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PHC_SHIFT    (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_PHC_MAX      (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_NPPC_MASK    (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_NPPC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_NPPC_MAX     (0x00000FFFU)

/* I_RCV_CRED_LIM_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_NPHCL_MASK   (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_NPHCL_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_NPHCL_MAX    (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CPC_MASK     (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CPC_SHIFT    (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CPC_MAX      (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_R2_MASK      (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_R2_SHIFT     (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_R2_MAX       (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CHC_MASK     (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CHC_SHIFT    (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_CHC_MAX      (0x000000FFU)

/* I_TRANSM_CRED_LIM_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PPC_MASK  (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PPC_MAX   (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PHC_MASK  (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_PHC_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_NPPC_MAX  (0x00000FFFU)

/* I_TRANSM_CRED_LIM_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_NPHC_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_NPHC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_NPHC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CPC_MASK  (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CPC_MAX   (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_R3_MASK   (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_R3_SHIFT  (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_R3_MAX    (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CHC_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_CHC_MAX   (0x000000FFU)

/* I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MPUI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MPUI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MPUI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MNUI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MNUI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_0_REG_MNUI_MAX (0x0000FFFFU)

/* I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_CUI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_CUI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_CUI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_MUI_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_MUI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_UPDATE_INT_CONFIG_1_REG_MUI_MAX (0x0000FFFFU)

/* I_L0S_TIMEOUT_LIMIT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_LT_MASK   (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_LT_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_LT_MAX    (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_R4_MASK   (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_R4_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L0S_TIMEOUT_LIMIT_REG_R4_MAX    (0x0000FFFFU)

/* I_TRANSMIT_TLP_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_COUNT_REG_TTC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_COUNT_REG_TTC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_COUNT_REG_TTC_MAX  (0xFFFFFFFFU)

/* I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG_TTPBC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG_TTPBC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSMIT_TLP_PAYLOAD_DWORD_COUNT_REG_TTPBC_MAX (0xFFFFFFFFU)

/* I_RECEIVE_TLP_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_COUNT_REG_RTC_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_COUNT_REG_RTC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_COUNT_REG_RTC_MAX   (0xFFFFFFFFU)

/* I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG_RTPDC_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG_RTPDC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_TLP_PAYLOAD_DWORD_COUNT_REG_RTPDC_MAX (0xFFFFFFFFU)

/* I_COMPLN_TMOUT_LIM_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_CTL_MASK (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_CTL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_CTL_MAX  (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_R5_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_R5_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_0_REG_R5_MAX   (0x000000FFU)

/* I_COMPLN_TMOUT_LIM_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_CTL_MASK (0x0FFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_CTL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_CTL_MAX  (0x0FFFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_R6_MASK  (0xF0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_R6_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_COMPLN_TMOUT_LIM_1_REG_R6_MAX   (0x0000000FU)

/* I_L1_ST_REENTRY_DELAY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L1_ST_REENTRY_DELAY_REG_L1RD_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L1_ST_REENTRY_DELAY_REG_L1RD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_L1_ST_REENTRY_DELAY_REG_L1RD_MAX (0xFFFFFFFFU)

/* I_VENDOR_ID_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_VID_MASK          (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_VID_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_VID_MAX           (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_SVID_MASK         (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_SVID_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_ID_REG_SVID_MAX          (0x0000FFFFU)

/* I_ASPM_L1_ENTRY_TMOUT_DELAY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_L1T_MASK (0x000FFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_L1T_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_L1T_MAX (0x000FFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_R7_MASK (0x7FF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_R7_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_R7_MAX (0x000007FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_DISLNRXCHK_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_DISLNRXCHK_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASPM_L1_ENTRY_TMOUT_DELAY_REG_DISLNRXCHK_MAX (0x00000001U)

/* I_PME_TURNOFF_ACK_DELAY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_PTOAD_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_PTOAD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_PTOAD_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_R7_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_R7_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_TURNOFF_ACK_DELAY_REG_R7_MAX (0x0000FFFFU)

/* I_LINKWIDTH_CONTROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_TLM_MASK  (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_TLM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_TLM_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R0_MASK   (0x0000FFFCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R0_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R0_MAX    (0x00003FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_RL_MASK   (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_RL_SHIFT  (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_RL_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R1_MASK   (0x00FE0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R1_SHIFT  (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R1_MAX    (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPTLS_MASK (0x03000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPTLS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPTLS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R2_MASK   (0x7C000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R2_SHIFT  (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_R2_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPLSCRL_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPLSCRL_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LINKWIDTH_CONTROL_REG_EPLSCRL_MAX (0x00000001U)

/* I_MULTI_VC_CONROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_DMAAM_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_DMAAM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_DMAAM_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_WAIT_4_ALL_VC_CC_RDY_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_WAIT_4_ALL_VC_CC_RDY_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_WAIT_4_ALL_VC_CC_RDY_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES2_MASK   (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES2_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES2_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES4_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES4_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_RES4_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_R31_MASK    (0xFFFFFFE0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_R31_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MULTI_VC_CONROL_REG_R31_MAX     (0x07FFFFFFU)

/* I_SRIS_CONTROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_SRISE_MASK     (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_SRISE_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_SRISE_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_R31_MASK       (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_R31_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SRIS_CONTROL_REG_R31_MAX        (0x7FFFFFFFU)

/* I_RCV_CRED_LIM_0_REG_VC1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_PHC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC1_NPPC_MAX (0x00000FFFU)

/* I_RCV_CRED_LIM_1_REG_VC1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_NPHCL_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_NPHCL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_NPHCL_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_R2_MASK  (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_R2_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_R2_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC1_CHC_MAX  (0x000000FFU)

/* I_TRANSM_CRED_LIM_0_REG_VC1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_PHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC1_NPPC_MAX (0x00000FFFU)

/* I_TRANSM_CRED_LIM_1_REG_VC1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_NPHC_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_NPHC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_NPHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_R3_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC1_CHC_MAX (0x000000FFU)

/* I_RCV_CRED_LIM_0_REG_VC2 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_PHC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC2_NPPC_MAX (0x00000FFFU)

/* I_RCV_CRED_LIM_1_REG_VC2 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_NPHCL_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_NPHCL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_NPHCL_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_R2_MASK  (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_R2_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_R2_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC2_CHC_MAX  (0x000000FFU)

/* I_TRANSM_CRED_LIM_0_REG_VC2 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_PHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC2_NPPC_MAX (0x00000FFFU)

/* I_TRANSM_CRED_LIM_1_REG_VC2 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_NPHC_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_NPHC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_NPHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_R3_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC2_CHC_MAX (0x000000FFU)

/* I_RCV_CRED_LIM_0_REG_VC3 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_PHC_MAX  (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_0_REG_VC3_NPPC_MAX (0x00000FFFU)

/* I_RCV_CRED_LIM_1_REG_VC3 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_NPHCL_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_NPHCL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_NPHCL_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CPC_MAX  (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_R2_MASK  (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_R2_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_R2_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RCV_CRED_LIM_1_REG_VC3_CHC_MAX  (0x000000FFU)

/* I_TRANSM_CRED_LIM_0_REG_VC3 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PPC_MASK (0x00000FFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PPC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PHC_MASK (0x000FF000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PHC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_PHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_NPPC_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_NPPC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_0_REG_VC3_NPPC_MAX (0x00000FFFU)

/* I_TRANSM_CRED_LIM_1_REG_VC3 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_NPHC_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_NPHC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_NPHC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CPC_MASK (0x000FFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CPC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CPC_MAX (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_R3_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_R3_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_R3_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CHC_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CHC_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_TRANSM_CRED_LIM_1_REG_VC3_CHC_MAX (0x000000FFU)

/* I_FC_INIT_DELAY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_FCINITDLY_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_FCINITDLY_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_FCINITDLY_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_R4_MASK       (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_R4_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_FC_INIT_DELAY_REG_R4_MAX        (0x0000FFFFU)

/* I_SHDW_HDR_LOG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_0_REG_SHDW_HDR_LOG_0_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_0_REG_SHDW_HDR_LOG_0_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_0_REG_SHDW_HDR_LOG_0_MAX (0xFFFFFFFFU)

/* I_SHDW_HDR_LOG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_1_REG_SHDW_HDR_LOG_1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_1_REG_SHDW_HDR_LOG_1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_1_REG_SHDW_HDR_LOG_1_MAX (0xFFFFFFFFU)

/* I_SHDW_HDR_LOG_2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_2_REG_SHDW_HDR_LOG_2_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_2_REG_SHDW_HDR_LOG_2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_2_REG_SHDW_HDR_LOG_2_MAX (0xFFFFFFFFU)

/* I_SHDW_HDR_LOG_3_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_3_REG_SHDW_HDR_LOG_3_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_3_REG_SHDW_HDR_LOG_3_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_HDR_LOG_3_REG_SHDW_HDR_LOG_3_MAX (0xFFFFFFFFU)

/* I_SHDW_FUNC_NUM_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_SHDW_FUNC_NUM_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_SHDW_FUNC_NUM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_SHDW_FUNC_NUM_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_R0_MASK       (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_R0_SHIFT      (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_FUNC_NUM_REG_R0_MAX        (0x00FFFFFFU)

/* I_SHDW_UR_ERR_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_P_UR_ERR_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_P_UR_ERR_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_P_UR_ERR_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_NP_UR_ERR_MASK  (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_NP_UR_ERR_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_NP_UR_ERR_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_R0_MASK         (0xFFFFFFFCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_R0_SHIFT        (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SHDW_UR_ERR_REG_R0_MAX          (0x3FFFFFFFU)

/* I_PM_CLK_FREQUENCY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_PMCLKFRQ_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_PMCLKFRQ_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_PMCLKFRQ_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_R0_MASK    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_R0_SHIFT   (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PM_CLK_FREQUENCY_REG_R0_MAX     (0x00FFFFFFU)

/* I_DEBUG_DLLP_COUNT_GEN1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN1_REG_DLLPCNT1_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN1_REG_DLLPCNT1_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN1_REG_DLLPCNT1_MAX (0xFFFFFFFFU)

/* I_DEBUG_DLLP_COUNT_GEN2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN2_REG_DLLPCNT2_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN2_REG_DLLPCNT2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN2_REG_DLLPCNT2_MAX (0xFFFFFFFFU)

/* I_DEBUG_DLLP_COUNT_GEN3_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN3_REG_DLLPCNT3_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN3_REG_DLLPCNT3_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN3_REG_DLLPCNT3_MAX (0xFFFFFFFFU)

/* I_DEBUG_DLLP_COUNT_GEN4_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN4_REG_DLLPCNT4_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN4_REG_DLLPCNT4_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_DLLP_COUNT_GEN4_REG_DLLPCNT4_MAX (0xFFFFFFFFU)

/* I_VENDOR_DEFINED_MESSAGE_TAG_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_DEFINED_MESSAGE_TAG_REG_VDMTAG_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_DEFINED_MESSAGE_TAG_REG_VDMTAG_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_VENDOR_DEFINED_MESSAGE_TAG_REG_VDMTAG_MAX (0x000000FFU)

/* I_NEGOTIATED_LANE_MAP_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_NLM_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_NLM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_NLM_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R70_MASK (0x0000FFFCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R70_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R70_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_LRS_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_LRS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_LRS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R71_MASK (0xFFFE0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R71_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_NEGOTIATED_LANE_MAP_REG_R71_MAX (0x00007FFFU)

/* I_RECEIVE_FTS_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC5S_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC5S_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC5S_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC8S_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC8S_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC8S_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC16S_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC16S_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_RFC16S_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_R24_MASK  (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RECEIVE_FTS_COUNT_REG_R24_MAX   (0x000000FFU)

/* I_DEBUG_MUX_CONTROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MS_MASK   (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MS_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MS_MAX    (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R6_MASK   (0x00000060U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R6_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R6_MAX    (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R77_MASK  (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R77_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R77_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIDBOC_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIDBOC_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIDBOC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MSIVCMS_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MSIVCMS_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_MSIVCMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1010_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1010_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1010_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1111_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1111_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1111_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1212_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1212_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1212_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1313_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1313_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_R1313_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSSPLM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSSPLM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSSPLM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_FDS_MASK  (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_FDS_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_FDS_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_AWRPRI_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_AWRPRI_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_AWRPRI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_HPRSUPP_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_HPRSUPP_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_HPRSUPP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOASFC_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOASFC_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOASFC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIOAEFC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIOAEFC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DIOAEFC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DCIVMC_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DCIVMC_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DCIVMC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSHEC_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSHEC_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DSHEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLRFE_MASK (0x00400000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLRFE_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLRFE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLUC_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLUC_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DLUC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFLT_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFLT_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFLT_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_ESPC_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_ESPC_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_ESPC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_IEDPPE_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_IEDPPE_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_IEDPPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DGLUS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DGLUS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DGLUS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DEI_MASK  (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DEI_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DEI_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DFCUT_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DFCUT_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DFCUT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOC_MASK  (0x40000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOC_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_DOC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFSRTCA_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFSRTCA_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_REG_EFSRTCA_MAX (0x00000001U)

/* I_LOCAL_ERROR_STATUS_REGISTER */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFPE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFPE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFPE_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFPE_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RRPE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RRPE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RRPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFO_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PRFO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CRFO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RT_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RT_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RTR_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RTR_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_RTR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PE_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PE_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_PE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MTR_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MTR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MTR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UCR_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UCR_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UCR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_FCE_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_FCE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_FCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CT_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CT_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_CT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R12_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R12_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R13_MASK (0x0001E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R13_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R13_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_EEPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_EEPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_EEPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UTC_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UTC_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_UTC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MMVC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MMVC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MMVC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R22_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R22_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R22_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_HAWCD_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_HAWCD_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_HAWCD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R24_MASK (0x01C00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R24_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R24_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MSIXMSKST_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MSIXMSKST_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_MSIXMSKST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R27_MASK (0x0C000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R27_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_R27_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_DIB_ER_UN_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_DIB_ER_UN_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_DIB_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_RFIFO_ER_UN_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_RFIFO_ER_UN_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXIMASTER_RFIFO_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXISLAVE_WFIFO_ER_UN_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXISLAVE_WFIFO_ER_UN_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_AXISLAVE_WFIFO_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_REORDER_ER_UN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_REORDER_ER_UN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_REGISTER_REORDER_ER_UN_MAX (0x00000001U)

/* I_LOCAL_INTRPT_MASK_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFPE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFPE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFPE_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFPE_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFPE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RRPE_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RRPE_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RRPE_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFO_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PRFO_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CRFO_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RT_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RT_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RT_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RTR_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RTR_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_RTR_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PE_MASK   (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PE_SHIFT  (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_PE_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MTR_MASK  (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MTR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MTR_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UCR_MASK  (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UCR_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UCR_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_FCE_MASK  (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_FCE_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_FCE_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CT_MASK   (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CT_SHIFT  (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_CT_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R12_MASK  (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R12_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R13_MASK  (0x0001E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R13_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R13_MAX   (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_EEPE_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_EEPE_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_EEPE_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UTC_MASK  (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UTC_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_UTC_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MMVC_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MMVC_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MMVC_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R45_MASK  (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R45_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R45_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_HAWCD_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_HAWCD_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_HAWCD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R24_MASK  (0x01C00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R24_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R24_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MSIXMSK_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MSIXMSK_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_MSIXMSK_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R27_MASK  (0x0C000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R27_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_R27_MAX   (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_DIB_ER_UN_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_DIB_ER_UN_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_DIB_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_RFIFO_ER_UN_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_RFIFO_ER_UN_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXIMASTER_RFIFO_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXISLAVE_WFIFO_ER_UN_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXISLAVE_WFIFO_ER_UN_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_AXISLAVE_WFIFO_ER_UN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_REORDER_ER_UN_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_REORDER_ER_UN_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_REG_REORDER_ER_UN_MAX (0x00000001U)

/* I_LCRC_ERR_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_LEC_MASK     (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_LEC_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_LEC_MAX      (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_R11_MASK     (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_R11_SHIFT    (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LCRC_ERR_COUNT_REG_R11_MAX      (0x0000FFFFU)

/* I_ECC_CORR_ERR_COUNT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_PFRCER_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_PFRCER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_PFRCER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_SFRCER_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_SFRCER_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_SFRCER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_RRCER_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_RRCER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_RRCER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_R12_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_R12_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_R12_MAX  (0x000000FFU)

/* I_LTR_SNOOP_LAT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLV_MASK     (0x000003FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLV_SHIFT    (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLV_MAX      (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLS_MASK     (0x00001C00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLS_SHIFT    (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLS_MAX      (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R12_MASK      (0x00006000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R12_SHIFT     (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R12_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLR_MASK     (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLR_SHIFT    (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_NSLR_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLV_MASK      (0x03FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLV_SHIFT     (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLV_MAX       (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLS_MASK      (0x1C000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLS_SHIFT     (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SLS_MAX       (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R13_MASK      (0x60000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R13_SHIFT     (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_R13_MAX       (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SL_MASK       (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SL_SHIFT      (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_SNOOP_LAT_REG_SL_MAX        (0x00000001U)

/* I_LTR_MSG_GEN_CTL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_MLI_MASK    (0x000003FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_MLI_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_MLI_MAX     (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_SLM_MASK    (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_SLM_SHIFT   (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_SLM_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMLMET_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMLMET_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMLMET_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMFPSC_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMFPSC_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LTR_MSG_GEN_CTL_REG_TMFPSC_MAX  (0x00000001U)

/* I_PME_SERVICE_TIMEOUT_DELAY_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_PSTD_MASK (0x000FFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_PSTD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_PSTD_MAX (0x000FFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_DPMOPS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_DPMOPS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_DPMOPS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_R21_MASK (0xFFE00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_R21_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PME_SERVICE_TIMEOUT_DELAY_REG_R21_MAX (0x000007FFU)

/* I_ROOT_PORT_REQUESTOR_ID_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_RPRI_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_RPRI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_RPRI_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_R0_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_R0_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ROOT_PORT_REQUESTOR_ID_REG_R0_MAX (0x0000FFFFU)

/* I_EP_BUS_DEVICE_NUMBER_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPDN_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPDN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPDN_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R5_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R5_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R5_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPBN_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPBN_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_EPBN_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_EP_BUS_DEVICE_NUMBER_REG_R16_MAX (0x0000FFFFU)

/* I_DEBUG_MUX_CONTROL_2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DLFFS_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DLFFS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DLFFS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_EXTSNP_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_EXTSNP_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_EXTSNP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DISSDSCHK_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DISSDSCHK_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DISSDSCHK_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENLNCHK_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENLNCHK_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENLNCHK_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ARICAPMOD_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ARICAPMOD_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ARICAPMOD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNCHK_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNCHK_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNCHK_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNWIN_MASK (0x000000C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNWIN_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_BLKALNWIN_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENG4REV05_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENG4REV05_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_ENG4REV05_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIPIMS_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIPIMS_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIPIMS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_PSNADV_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_PSNADV_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_PSNADV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_CMPTOADV_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_CMPTOADV_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_CMPTOADV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_AXINPSPEN_RSVD_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_AXINPSPEN_RSVD_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_AXINPSPEN_RSVD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MAXNPREQ_MASK (0x007FE000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MAXNPREQ_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MAXNPREQ_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_VARCCLKEN_MASK (0x00800000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_VARCCLKEN_SHIFT (0x00000017U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_VARCCLKEN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIMSKEN_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIMSKEN_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIMSKEN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIXMSKEN_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIXMSKEN_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_MSIXMSKEN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R26_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R26_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R26_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DTAE2EP_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DTAE2EP_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DTAE2EP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DFLRTRB_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DFLRTRB_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_DFLRTRB_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R31_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R31_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DEBUG_MUX_CONTROL_2_REG_R31_MAX (0x00000007U)

/* I_PHY_STATUS_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_TLPPHYER_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_TLPPHYER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_TLPPHYER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSASKP_MASK    (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSASKP_SHIFT   (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSASKP_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_ILOSEDS_MASK   (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_ILOSEDS_SHIFT  (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_ILOSEDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_DATEDS_MASK    (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_DATEDS_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_DATEDS_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSWOEDS_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSWOEDS_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSWOEDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_G3FRERR_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_G3FRERR_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_G3FRERR_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSAFSDS_MASK   (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSAFSDS_SHIFT  (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_OSAFSDS_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_INVSYNHR_MASK  (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_INVSYNHR_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_INVSYNHR_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_LOSBLKALN_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_LOSBLKALN_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_LOSBLKALN_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_R31_MASK       (0xFFFFFE00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_R31_SHIFT      (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_STATUS_1_REG_R31_MAX        (0x007FFFFFU)

/* I_PF_0_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_0_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_1_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_1_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_2_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_2_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_3_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_3_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_4_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_4_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_5_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_0_REG_BAR3C_MAX (0x00000007U)

/* I_PF_5_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_BAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R16_MASK  (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R16_MAX   (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R24_MASK  (0x7F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R24_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_R24_MAX   (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_ERBC_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_ERBC_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_BAR_CONFIG_1_REG_ERBC_MAX  (0x00000001U)

/* I_PF_0_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_0_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_0_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_1_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_1_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_1_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_2_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_2_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_2_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_3_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_3_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_3_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_4_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_4_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_4_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_5_VF_BAR_CONFIG_0_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR0C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR1C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2A_MASK (0x001F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2A_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2C_MASK (0x00E00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2C_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR2C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3A_MASK (0x1F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3A_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3C_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3C_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_0_REG_VFBAR3C_MAX (0x00000007U)

/* I_PF_5_VF_BAR_CONFIG_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4A_MASK (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4C_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4C_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR4C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5A_MASK (0x00001F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5A_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5A_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5C_MASK (0x0000E000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5C_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_VFBAR5C_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_R16_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_R16_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_5_VF_BAR_CONFIG_1_REG_R16_MAX (0x0000FFFFU)

/* I_PF_CONFIG_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F0E_MASK          (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F0E_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F0E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F1E_MASK          (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F1E_SHIFT         (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F1E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F2E_MASK          (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F2E_SHIFT         (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F2E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F3E_MASK          (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F3E_SHIFT         (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F3E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F4E_MASK          (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F4E_SHIFT         (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F4E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F5E_MASK          (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F5E_SHIFT         (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_F5E_MAX           (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_R_MASK            (0xFFFFFFC0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_R_SHIFT           (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PF_CONFIG_REG_R_MAX             (0x03FFFFFFU)

/* I_RC_BAR_CONFIG_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0A_MASK  (0x0000003FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0A_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0A_MAX   (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0C_MASK  (0x000001C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0C_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR0C_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1A_MASK  (0x00003E00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1A_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1A_MAX   (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1C_MASK  (0x0001C000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1C_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBAR1C_MAX   (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPME_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPME_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPME_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPMS_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPMS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPMS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIE_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIE_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIE_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIS_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBARPIS_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_R10_MASK      (0x7FE00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_R10_SHIFT     (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_R10_MAX       (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBCE_MASK    (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBCE_SHIFT   (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_RC_BAR_CONFIG_REG_RCBCE_MAX     (0x00000001U)

/* I_GEN3_DEFAULT_PRESET_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDTXP_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDTXP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDTXP_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDRXPH_MASK (0x00000070U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDRXPH_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_GDRXPH_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R7_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R7_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R7_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_S8GPR_MASK (0x0007FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_S8GPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_S8GPR_MAX (0x000007FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_DEFAULT_PRESET_REG_R31_MAX (0x00001FFFU)

/* I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_LEQT2MS_MASK (0x0FFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_LEQT2MS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_LEQT2MS_MAX (0x0FFFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_R28_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_R28_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_R28_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABD_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABD_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABD_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABM_MASK (0xC0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABM_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_TIMEOUT_2MS_REG_RXEQABM_MAX (0x00000003U)

/* I_PIPE_FIFO_LATENCY_CTRL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_DPTFCE_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_DPTFCE_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_DPTFCE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_R31_MASK (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_R31_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PIPE_FIFO_LATENCY_CTRL_REG_R31_MAX (0x7FFFFFFFU)

/* I_GEN4_DEFAULT_PRESET_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDTXP_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDTXP_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDTXP_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDRXPH_MASK (0x00000070U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDRXPH_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_GDRXPH_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R7_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R7_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R7_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_S16GPR_MASK (0x0007FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_S16GPR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_S16GPR_MAX (0x000007FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R31_MASK (0xFFF80000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R31_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_DEFAULT_PRESET_REG_R31_MAX (0x00001FFFU)

/* I_PHY_CONFIG_REG3 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_TFC4_MASK       (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_TFC4_SHIFT      (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_TFC4_MAX        (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_R24_MASK        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_R24_SHIFT       (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PHY_CONFIG_REG3_R24_MAX         (0x00FFFFFFU)

/* I_GEN3_GEN4_LINK_EQ_CTRL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MXECC_MASK (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MXECC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MXECC_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES3_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES3_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES3_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP8GRE_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP8GRE_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP8GRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP16GRE_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP16GRE_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_EP16GRE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES6_MASK (0x000000C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES6_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES6_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG8GT_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG8GT_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG8GT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG16GT_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG16GT_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_QG16GT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES10_MASK (0x00000C00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES10_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES10_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX8GERL_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX8GERL_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX8GERL_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX16GERL_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX16GERL_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_MX16GERL_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES20_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES20_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_GEN4_LINK_EQ_CTRL_REG_RES20_MAX (0x00000FFFU)

/* I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_MASK (0x03FFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_MAX (0x0003FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_MASK (0xFC000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_MAX (0x0000003FU)

/* I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_MASK (0x03FFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_MAX (0x0003FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_MASK (0xFC000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN3_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_MAX (0x0000003FU)

/* I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXPRV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES75_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_MASK (0x03FFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_LEQTXCO_MAX (0x0003FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_MASK (0xFC000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE0_RES3126_MAX (0x0000003FU)

/* I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPR_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXPRV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_MASK (0x000000E0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES75_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_MASK (0x03FFFF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_LEQTXCO_MAX (0x0003FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_MASK (0xFC000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_GEN4_LINK_EQ_DEBUG_STATUS_REG_LANE1_RES3126_MAX (0x0000003FU)

/* I_ECC_CORR_ERR_COUNT_REG_AXI */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_REORDER_CER_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_REORDER_CER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_REORDER_CER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_SLAVE_WFIFO_CER_MASK (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_SLAVE_WFIFO_CER_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_SLAVE_WFIFO_CER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_RFIFO_CER_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_RFIFO_CER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_RFIFO_CER_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_DIB_CER_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_DIB_CER_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ECC_CORR_ERR_COUNT_REG_AXI_AXI_MASTER_DIB_CER_MAX (0x000000FFU)

/* LOW_POWER_DEBUG_AND_CONTROL0 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1XDELAY_MASK (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1XDELAY_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1XDELAY_MAX (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DBRI_MASK (0x01000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DBRI_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DBRI_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1EM_MASK (0x06000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1EM_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1EM_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DLEUP_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DLEUP_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL0_L1DLEUP_MAX (0x00000001U)

/* LOW_POWER_DEBUG_AND_CONTROL1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL1_L1ER_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL1_L1ER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL1_L1ER_MAX (0x000000FFU)

/* LOW_POWER_DEBUG_AND_CONTROL2 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TWROI_MASK (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TWROI_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TWROI_MAX (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1EOC_MASK (0x02000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1EOC_SHIFT (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1EOC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1ERC_MASK (0x04000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1ERC_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1ERC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1PS_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1PS_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1PS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TROW_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TROW_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1TROW_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1DAET_MASK (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1DAET_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1DAET_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1CSC_MASK (0x40000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1CSC_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1CSC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1UPACR_MASK (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1UPACR_SHIFT (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_LOW_POWER_DEBUG_AND_CONTROL2_L1UPACR_MAX (0x00000001U)

/* TL_INTERNAL_CONTROL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_ECFLR_MASK    (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_ECFLR_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_ECFLR_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_RES1_MASK     (0xFFFFFFFEU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_RES1_SHIFT    (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_TL_INTERNAL_CONTROL_RES1_MAX      (0x7FFFFFFFU)

/* I_DTI_ATS_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_WRONGITAG_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_WRONGITAG_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_WRONGITAG_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_NOTAG_MASK       (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_NOTAG_SHIFT      (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_NOTAG_MAX        (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_INVREQIGNORED_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_INVREQIGNORED_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_INVREQIGNORED_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAGTIMEOUT_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAGTIMEOUT_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAGTIMEOUT_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R12_MASK         (0x0000FFF0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R12_SHIFT        (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R12_MAX          (0x00000FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_CONSTATE_MASK    (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_CONSTATE_SHIFT   (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_CONSTATE_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAG_MASK        (0x003E0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAG_SHIFT       (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_ITAG_MAX         (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R10_MASK         (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R10_SHIFT        (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_STATUS_R10_MAX          (0x000003FFU)

/* I_DTI_ATS_CTRL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCF_MASK    (0x000FFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCF_SHIFT   (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCF_MAX     (0x000FFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCC_MASK    (0x07F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCC_SHIFT   (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_INVTIMERCC_MAX     (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_CONREQ_MASK        (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_CONREQ_SHIFT       (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_CONREQ_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_DISCONREQ_MASK     (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_DISCONREQ_SHIFT    (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_DISCONREQ_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_LDCTRL_MASK        (0x20000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_LDCTRL_SHIFT       (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_LDCTRL_MAX         (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_R3_MASK            (0xC0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_R3_SHIFT           (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_DTI_ATS_CTRL_R3_MAX             (0x00000003U)

/* I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_SFCVCS_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_SFCVCS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_SFCVCS_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_RES3116_MASK (0xFFFFFFF0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_RES3116_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_VC_SELECT_REG_RES3116_MAX (0x0FFFFFFFU)

/* I_SCALED_FLOW_CONTROL_MGMT_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPHCS_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPHCS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPPCS_MASK (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPPCS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LPPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPHCS_MASK (0x00000030U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPHCS_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPPCS_MASK (0x000000C0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPPCS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LNPPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCHCS_MASK (0x00000300U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCHCS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCPCS_MASK (0x00000C00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCPCS_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_LCPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES1_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES1_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES1_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPHCS_MASK (0x00030000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPHCS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPPCS_MASK (0x000C0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPPCS_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RPPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPHCS_MASK (0x00300000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPHCS_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPPCS_MASK (0x00C00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPPCS_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RNPPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCHCS_MASK (0x03000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCHCS_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCHCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCPCS_MASK (0x0C000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCPCS_SHIFT (0x0000001AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RCPCS_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES2_MASK (0xF0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES2_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_SCALED_FLOW_CONTROL_MGMT_REG_RES2_MAX (0x0000000FU)

/* I_MARGINING_PARAMETERS_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MVS_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MVS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MVS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDUDVS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDUDVS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDUDVS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDLRTS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDLRTS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MINDLRTS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MSRM_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MSRM_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MSRM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MIES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MIES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MIES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNVS_MASK (0x00000FE0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNVS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNVS_MAX (0x0000007FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNTS_MASK (0x0003F000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNTS_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MNTS_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMTO_MASK (0x00FC0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMTO_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMTO_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMVO_MASK (0x3F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMVO_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_MMVO_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_RES_MASK (0xC0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_RES_SHIFT (0x0000001EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_1_REG_RES_MAX (0x00000003U)

/* I_MARGINING_PARAMETERS_2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRV_MASK (0x0000003FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRV_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRV_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRT_MASK (0x00000FC0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRT_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MSRT_MAX (0x0000003FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MML_MASK (0x0001F000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MML_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_MML_MAX (0x0000001FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_RES1_MASK (0xFFFE0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_RES1_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_PARAMETERS_2_REG_RES1_MAX (0x00007FFFU)

/* I_MARGINING_LOCAL_CONTROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_MSR_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_MSR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_MSR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_AMCNG4_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_AMCNG4_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_AMCNG4_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_DMSUSC_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_DMSUSC_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_DMSUSC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_RES_MASK (0x1FFFFFF8U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_RES_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_RES_MAX (0x03FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_WAWTC_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_WAWTC_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_LOCAL_CONTROL_REG_WAWTC_MAX (0x00000007U)

/* I_MARGINING_ERROR_STATUS1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMC_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMC_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMCLN_MASK (0x000F0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMCLN_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_ISWMCLN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_RES_MASK (0xFFF00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_RES_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS1_REG_RES_MAX (0x00000FFFU)

/* I_MARGINING_ERROR_STATUS2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMC_MASK (0x000000FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMC_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMCLN_MASK (0x00000F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMCLN_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_IPHYMCLN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES12_MASK (0x00003000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES12_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES12_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_WAWTLN_MASK (0x0003C000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_WAWTLN_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_WAWTLN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_UPRLN_MASK (0x003C0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_UPRLN_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_UPRLN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES22_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES22_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_MARGINING_ERROR_STATUS2_REG_RES22_MAX (0x000003FFU)

/* I_LOCAL_ERROR_STATUS_2_REGISTER */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKCLST_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKCLST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKSETST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKSETST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIMSKSETST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKCLST_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKCLST_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKSETST_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKSETST_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_MSIXMSKSETST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_ISWMCR_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_ISWMCR_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_ISWMCR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_IPHYMCR_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_IPHYMCR_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_IPHYMCR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_WAWTE_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_WAWTE_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_WAWTE_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_UPRR_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_UPRR_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_UPRR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_NFTSTOS_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_NFTSTOS_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_NFTSTOS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_PTMCNTAINV_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_PTMCNTAINV_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_PTMCNTAINV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R10_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R10_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R10_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R13_11_MASK (0x00003800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R13_11_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R13_11_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_LEQRQIN_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_LEQRQIN_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_LEQRQIN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R31_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R31_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_ERROR_STATUS_2_REGISTER_R31_MAX (0x0001FFFFU)

/* I_LOCAL_INTRPT_MASK_2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKCL_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKCL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKCL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKSET_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKSET_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIMSKSET_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKCL_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKCL_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKCL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKSET_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKSET_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_MSIXMSKSET_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_ISWMEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_ISWMEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_ISWMEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_IPHYMEM_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_IPHYMEM_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_IPHYMEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_WAWTEM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_WAWTEM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_WAWTEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_UPREM_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_UPREM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_UPREM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_NFTSTOM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_NFTSTOM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_NFTSTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_PCAIM_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_PCAIM_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_PCAIM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R10_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R10_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R10_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R13_11_MASK (0x00003800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R13_11_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R13_11_MAX (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_LEQRQINM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_LEQRQINM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_LEQRQINM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R31_MASK (0xFFFF8000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R31_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LOCAL_INTRPT_MASK_2_REG_R31_MAX (0x0001FFFFU)

/* MSI_MASK_CLEARED_STATUS_1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF0MSIMSKCLST_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF0MSIMSKCLST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF0MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF1MSIMSKCLST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF1MSIMSKCLST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF1MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF2MSIMSKCLST_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF2MSIMSKCLST_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF2MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF3MSIMSKCLST_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF3MSIMSKCLST_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF3MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF4MSIMSKCLST_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF4MSIMSKCLST_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF4MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF5MSIMSKCLST_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF5MSIMSKCLST_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_PF5MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF0MSIMSKCLST_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF0MSIMSKCLST_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF0MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF1MSIMSKCLST_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF1MSIMSKCLST_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF1MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF2MSIMSKCLST_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF2MSIMSKCLST_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF2MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF3MSIMSKCLST_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF3MSIMSKCLST_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF3MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF4MSIMSKCLST_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF4MSIMSKCLST_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF4MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF5MSIMSKCLST_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF5MSIMSKCLST_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF5MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF6MSIMSKCLST_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF6MSIMSKCLST_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF6MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF7MSIMSKCLST_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF7MSIMSKCLST_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF7MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF8MSIMSKCLST_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF8MSIMSKCLST_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF8MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF9MSIMSKCLST_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF9MSIMSKCLST_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF9MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF10MSIMSKCLST_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF10MSIMSKCLST_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF10MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF11MSIMSKCLST_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF11MSIMSKCLST_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF11MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF12MSIMSKCLST_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF12MSIMSKCLST_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF12MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF13MSIMSKCLST_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF13MSIMSKCLST_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF13MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF14MSIMSKCLST_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF14MSIMSKCLST_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF14MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF15MSIMSKCLST_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF15MSIMSKCLST_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_VF15MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_R31_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_R31_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_CLEARED_STATUS_1_R31_MAX (0x000003FFU)

/* MSI_MASK_SET_STATUS_1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF0MSIMSKCLST_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF0MSIMSKCLST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF0MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF1MSIMSKCLST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF1MSIMSKCLST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF1MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF2MSIMSKCLST_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF2MSIMSKCLST_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF2MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF3MSIMSKCLST_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF3MSIMSKCLST_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF3MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF4MSIMSKCLST_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF4MSIMSKCLST_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF4MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF5MSIMSKCLST_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF5MSIMSKCLST_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_PF5MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF0MSIMSKCLST_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF0MSIMSKCLST_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF0MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF1MSIMSKCLST_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF1MSIMSKCLST_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF1MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF2MSIMSKCLST_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF2MSIMSKCLST_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF2MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF3MSIMSKCLST_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF3MSIMSKCLST_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF3MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF4MSIMSKCLST_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF4MSIMSKCLST_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF4MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF5MSIMSKCLST_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF5MSIMSKCLST_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF5MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF6MSIMSKCLST_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF6MSIMSKCLST_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF6MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF7MSIMSKCLST_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF7MSIMSKCLST_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF7MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF8MSIMSKCLST_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF8MSIMSKCLST_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF8MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF9MSIMSKCLST_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF9MSIMSKCLST_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF9MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF10MSIMSKCLST_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF10MSIMSKCLST_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF10MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF11MSIMSKCLST_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF11MSIMSKCLST_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF11MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF12MSIMSKCLST_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF12MSIMSKCLST_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF12MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF13MSIMSKCLST_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF13MSIMSKCLST_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF13MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF14MSIMSKCLST_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF14MSIMSKCLST_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF14MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF15MSIMSKCLST_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF15MSIMSKCLST_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_VF15MSIMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_R31_MASK    (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_R31_SHIFT   (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSI_MASK_SET_STATUS_1_R31_MAX     (0x000003FFU)

/* MSIX_FUNCTION_MASK_CLEARED_STATUS_1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF0MSIXMSKCLST_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF0MSIXMSKCLST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF0MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF1MSIXMSKCLST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF1MSIXMSKCLST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF1MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF2MSIXMSKCLST_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF2MSIXMSKCLST_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF2MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF3MSIXMSKCLST_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF3MSIXMSKCLST_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF3MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF4MSIXMSKCLST_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF4MSIXMSKCLST_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF4MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF5MSIXMSKCLST_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF5MSIXMSKCLST_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_PF5MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF0MSIXMSKCLST_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF0MSIXMSKCLST_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF0MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF1MSIXMSKCLST_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF1MSIXMSKCLST_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF1MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF2MSIXMSKCLST_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF2MSIXMSKCLST_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF2MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF3MSIXMSKCLST_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF3MSIXMSKCLST_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF3MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF4MSIXMSKCLST_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF4MSIXMSKCLST_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF4MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF5MSIXMSKCLST_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF5MSIXMSKCLST_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF5MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF6MSIXMSKCLST_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF6MSIXMSKCLST_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF6MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF7MSIXMSKCLST_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF7MSIXMSKCLST_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF7MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF8MSIXMSKCLST_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF8MSIXMSKCLST_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF8MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF9MSIXMSKCLST_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF9MSIXMSKCLST_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF9MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF10MSIXMSKCLST_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF10MSIXMSKCLST_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF10MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF11MSIXMSKCLST_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF11MSIXMSKCLST_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF11MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF12MSIXMSKCLST_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF12MSIXMSKCLST_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF12MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF13MSIXMSKCLST_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF13MSIXMSKCLST_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF13MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF14MSIXMSKCLST_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF14MSIXMSKCLST_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF14MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF15MSIXMSKCLST_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF15MSIXMSKCLST_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_VF15MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_R31_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_R31_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_CLEARED_STATUS_1_R31_MAX (0x000003FFU)

/* MSIX_FUNCTION_MASK_SET_STATUS_1 */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF0MSIXMSKCLST_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF0MSIXMSKCLST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF0MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF1MSIXMSKCLST_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF1MSIXMSKCLST_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF1MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF2MSIXMSKCLST_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF2MSIXMSKCLST_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF2MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF3MSIXMSKCLST_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF3MSIXMSKCLST_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF3MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF4MSIXMSKCLST_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF4MSIXMSKCLST_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF4MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF5MSIXMSKCLST_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF5MSIXMSKCLST_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_PF5MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF0MSIXMSKCLST_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF0MSIXMSKCLST_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF0MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF1MSIXMSKCLST_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF1MSIXMSKCLST_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF1MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF2MSIXMSKCLST_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF2MSIXMSKCLST_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF2MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF3MSIXMSKCLST_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF3MSIXMSKCLST_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF3MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF4MSIXMSKCLST_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF4MSIXMSKCLST_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF4MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF5MSIXMSKCLST_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF5MSIXMSKCLST_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF5MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF6MSIXMSKCLST_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF6MSIXMSKCLST_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF6MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF7MSIXMSKCLST_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF7MSIXMSKCLST_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF7MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF8MSIXMSKCLST_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF8MSIXMSKCLST_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF8MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF9MSIXMSKCLST_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF9MSIXMSKCLST_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF9MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF10MSIXMSKCLST_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF10MSIXMSKCLST_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF10MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF11MSIXMSKCLST_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF11MSIXMSKCLST_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF11MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF12MSIXMSKCLST_MASK (0x00040000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF12MSIXMSKCLST_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF12MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF13MSIXMSKCLST_MASK (0x00080000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF13MSIXMSKCLST_SHIFT (0x00000013U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF13MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF14MSIXMSKCLST_MASK (0x00100000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF14MSIXMSKCLST_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF14MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF15MSIXMSKCLST_MASK (0x00200000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF15MSIXMSKCLST_SHIFT (0x00000015U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_VF15MSIXMSKCLST_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_R31_MASK (0xFFC00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_R31_SHIFT (0x00000016U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_MSIX_FUNCTION_MASK_SET_STATUS_1_R31_MAX (0x000003FFU)

/* I_LD_CTRL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_LDTIMER_MASK            (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_LDTIMER_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_LDTIMER_MAX             (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_AUTO_EN_MASK            (0x01000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_AUTO_EN_SHIFT           (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_AUTO_EN_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_R7_MASK                 (0xFE000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_R7_SHIFT                (0x00000019U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_LD_CTRL_R7_MAX                  (0x0000007FU)

/* RX_ELEC_IDLE_FILTER_CONTROL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLD_MASK (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLD_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLD_MAX (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_RSVGFLD_MASK (0x0000FFFCU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_RSVGFLD_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_RSVGFLD_MAX (0x00003FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCC_MASK (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCC_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCC_MAX (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCP_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCP_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_RX_ELEC_IDLE_FILTER_CONTROL_GFLCP_MAX (0x000000FFU)

/* I_PTM_LOCAL_CONTROL_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQEN_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQEN_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRQEN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES2_MASK (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES2_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES2_MAX  (0x00000003U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRSC_MASK (0x000000F0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRSC_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRSC_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRVL_MASK (0x00000F00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRVL_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRFRVL_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRINT_MASK (0x0000F000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRINT_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRINT_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSM_MASK (0x00010000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSM_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSEN_MASK (0x00020000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSEN_SHIFT (0x00000011U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_PTMRSEN_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES18_MASK (0x07FC0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES18_SHIFT (0x00000012U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES18_MAX (0x000001FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_INVPTMCNT_MASK (0x08000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_INVPTMCNT_SHIFT (0x0000001BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_INVPTMCNT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_DAINVCNT_MASK (0x10000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_DAINVCNT_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_DAINVCNT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES29_MASK (0xE0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES29_SHIFT (0x0000001DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_CONTROL_REG_RES29_MAX (0x00000007U)

/* I_PTM_LOCAL_STATUS_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_PTMCNST_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_PTMCNST_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_PTMCNST_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_RES3_MASK  (0xFFFFFFF0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_RES3_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LOCAL_STATUS_REG_RES3_MAX   (0x0FFFFFFFU)

/* I_PTM_LATENCY_PARAMETERS_INDEX_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_PTMLATIN_MASK (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_PTMLATIN_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_PTMLATIN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_RES4_MASK (0xFFFFFFF0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_RES4_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_INDEX_REG_RES4_MAX (0x0FFFFFFFU)

/* I_PTM_LATENCY_PARAMETERS_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMTXLAT_MASK (0x000003FFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMTXLAT_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMTXLAT_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMRXLAT_MASK (0x000FFC00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMRXLAT_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_PTMRXLAT_MAX (0x000003FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RES20_MASK (0x00F00000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RES20_SHIFT (0x00000014U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RES20_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_TXDLTUN_MASK (0x0F000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_TXDLTUN_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_TXDLTUN_MAX (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RXDLTUN_MASK (0xF0000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RXDLTUN_SHIFT (0x0000001CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_LATENCY_PARAMETERS_REG_RXDLTUN_MAX (0x0000000FU)

/* I_PTM_CONTEXT_1_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_1_REG_PTMT1T2_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_1_REG_PTMT1T2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_1_REG_PTMT1T2_MAX   (0xFFFFFFFFU)

/* I_PTM_CONTEXT_2_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_2_REG_PTMT1T2U_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_2_REG_PTMT1T2U_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_2_REG_PTMT1T2U_MAX  (0xFFFFFFFFU)

/* I_PTM_CONTEXT_3_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_3_REG_PTMT4T3_MASK  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_3_REG_PTMT4T3_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_3_REG_PTMT4T3_MAX   (0xFFFFFFFFU)

/* I_PTM_CONTEXT_4_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_4_REG_PTMT4T3U_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_4_REG_PTMT4T3U_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_4_REG_PTMT4T3U_MAX  (0xFFFFFFFFU)

/* I_PTM_CONTEXT_5_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_5_REG_PTMT1KT2K_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_5_REG_PTMT1KT2K_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_5_REG_PTMT1KT2K_MAX (0xFFFFFFFFU)

/* I_PTM_CONTEXT_6_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_6_REG_PTMT1KT2KU_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_6_REG_PTMT1KT2KU_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_6_REG_PTMT1KT2KU_MAX (0xFFFFFFFFU)

/* I_PTM_CONTEXT_7_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_7_REG_PTMT4KT3K_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_7_REG_PTMT4KT3K_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_7_REG_PTMT4KT3K_MAX (0xFFFFFFFFU)

/* I_PTM_CONTEXT_8_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_8_REG_PTMT4KT3KU_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_8_REG_PTMT4KT3KU_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_8_REG_PTMT4KT3KU_MAX (0xFFFFFFFFU)

/* I_PTM_CONTEXT_9_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_9_REG_PTMT3MT2_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_9_REG_PTMT3MT2_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_9_REG_PTMT3MT2_MAX  (0xFFFFFFFFU)

/* I_PTM_CONTEXT_10_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_10_REG_PTMMSTT1T_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_10_REG_PTMMSTT1T_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_10_REG_PTMMSTT1T_MAX (0xFFFFFFFFU)

/* I_PTM_CONTEXT_11_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_11_REG_PTMMSTT1TU_MASK (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_11_REG_PTMMSTT1TU_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_PTM_CONTEXT_11_REG_PTMMSTT1TU_MAX (0xFFFFFFFFU)

/* I_ASF_INTRPT_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRCORER_MASK  (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRCORER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRCORER_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRUCORER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRUCORER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_SRUCORER_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_DAPER_MASK    (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_DAPER_SHIFT   (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_DAPER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_CSRER_MASK    (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_CSRER_SHIFT   (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_CSRER_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_TRANSTOER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_TRANSTOER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_TRANSTOER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_PROTER_MASK   (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_PROTER_SHIFT  (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_PROTER_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_INTEGRER_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_INTEGRER_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_INTEGRER_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_R31_MASK      (0xFFFFFF80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_R31_SHIFT     (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_STATUS_R31_MAX       (0x01FFFFFFU)

/* I_ASF_INTRPT_RAW_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRCORER_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRCORER_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRCORER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRUCORER_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRUCORER_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_SRUCORER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_DAPER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_DAPER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_DAPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_CSRER_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_CSRER_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_CSRER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_TRANSTOER_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_TRANSTOER_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_TRANSTOER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_PROTER_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_PROTER_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_PROTER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_INTEGRER_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_INTEGRER_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_INTEGRER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_R31_MASK  (0xFFFFFF80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_R31_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_RAW_STATUS_R31_MAX   (0x01FFFFFFU)

/* I_ASF_INTRPT_MASK_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRCORERM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRCORERM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRCORERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRUCORERM_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRUCORERM_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_SRUCORERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_DAPERM_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_DAPERM_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_DAPERM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_CSRERM_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_CSRERM_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_CSRERM_MAX  (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_TRANTOEM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_TRANTOEM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_TRANTOEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_PROTERM_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_PROTERM_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_PROTERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_INTEGRERM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_INTEGRERM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_INTEGRERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_R31_MASK    (0xFFFFFF80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_R31_SHIFT   (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_MASK_REG_R31_MAX     (0x01FFFFFFU)

/* I_ASF_INTRPT_TEST */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRCORERT_MASK   (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRCORERT_SHIFT  (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRCORERT_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRUCORERT_MASK  (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRUCORERT_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_SRUCORERT_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_DAPERT_MASK     (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_DAPERT_SHIFT    (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_DAPERT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_CSRERT_MASK     (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_CSRERT_SHIFT    (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_CSRERT_MAX      (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_TRANTOET_MASK   (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_TRANTOET_SHIFT  (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_TRANTOET_MAX    (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_PROTERT_MASK    (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_PROTERT_SHIFT   (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_PROTERT_MAX     (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_INTEGRERT_MASK  (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_INTEGRERT_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_INTEGRERT_MAX   (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_R31_MASK        (0xFFFFFF80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_R31_SHIFT       (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_TEST_R31_MAX         (0x01FFFFFFU)

/* I_ASF_INTRPT_FATAL_NONFATAL_SEL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRCORERS_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRCORERS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRCORERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRUCORERS_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRUCORERS_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_SRUCORERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_DAPERS_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_DAPERS_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_DAPERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_CSRERS_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_CSRERS_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_CSRERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_TRANTOES_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_TRANTOES_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_TRANTOES_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_PROTERS_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_PROTERS_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_PROTERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_INTEGRERS_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_INTEGRERS_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_INTEGRERS_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_R31_MASK (0xFFFFFF80U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_R31_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_INTRPT_FATAL_NONFATAL_SEL_R31_MAX (0x01FFFFFFU)

/* I_ASF_SRAM_CORR_FAULT_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFADR_MASK (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFADR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFADR_MAX (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFI_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFI_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_CORR_FAULT_STATUS_SRCORFI_MAX (0x000000FFU)

/* I_ASF_SRAM_UNCORR_FAULT_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCRFADR_MASK (0x00FFFFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCRFADR_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCRFADR_MAX (0x00FFFFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCORFI_MASK (0xFF000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCORFI_SHIFT (0x00000018U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_UNCORR_FAULT_STATUS_SRUCORFI_MAX (0x000000FFU)

/* I_ASF_SRAM_FAULT_STATSTICS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRCORFS_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRCORFS_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRCORFS_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRUCORFS_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRUCORFS_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_SRAM_FAULT_STATSTICS_SRUCORFS_MAX (0x0000FFFFU)

/* I_ASF_TRANS_TO_CTRL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOCTRL_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOCTRL_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOCTRL_MAX  (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_R1_MASK       (0x7FFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_R1_SHIFT      (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_R1_MAX        (0x00007FFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOEN_MASK   (0x80000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOEN_SHIFT  (0x0000001FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_CTRL_TRTOEN_MAX    (0x00000001U)

/* I_ASF_TRANS_TO_FAULT_MASK */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_PCOMTOM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_PCOMTOM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_PCOMTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LTPLCFTOM_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LTPLCFTOM_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LTPLCFTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LCFLWSTOM_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LCFLWSTOM_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LCFLWSTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LRESPDTOM_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LRESPDTOM_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LRESPDTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLMSTOM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLMSTOM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLMSTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLTGTOM_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLTGTOM_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HLTGTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXMSTOM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXMSTOM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXMSTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXSLTOM_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXSLTOM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_AXSLTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LMITOM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LMITOM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_LMITOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_APBTOM_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_APBTOM_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_APBTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIUTOM_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIUTOM_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIUTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIDTOM_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIDTOM_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_DTIDTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLMSTOM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLMSTOM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLMSTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLTGTOM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLTGTOM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPHLTGTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXMSTM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXMSTM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXMSTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXSLTO_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXSLTO_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_HPAXSLTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_R31_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_R31_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_MASK_R31_MAX (0x0000FFFFU)

/* I_ASF_TRANS_TO_FAULT_STATUS */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_PCOMTO_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_PCOMTO_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_PCOMTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LTPLCFTO_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LTPLCFTO_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LTPLCFTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LCFLWSTO_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LCFLWSTO_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LCFLWSTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LRESPDTO_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LRESPDTO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LRESPDTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLMSTO_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLMSTO_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLMSTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLTGTO_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLTGTO_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HLTGTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXMSTO_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXMSTO_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXMSTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXSLTO_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXSLTO_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_AXSLTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LMITO_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LMITO_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_LMITO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_APBTOM_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_APBTOM_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_APBTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIUTO_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIUTO_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIUTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIDTO_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIDTO_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_DTIDTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLMSTO_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLMSTO_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLMSTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLTGTO_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLTGTO_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPHLTGTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXMSTO_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXMSTO_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXMSTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXSLTO_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXSLTO_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_HPAXSLTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_R31_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_R31_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_TRANS_TO_FAULT_STATUS_R31_MAX (0x0000FFFFU)

/* I_ASF_PROTOCOL_FAULT_MASK */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_DLPROTM_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_DLPROTM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_DLPROTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_POTLRCVM_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_POTLRCVM_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_POTLRCVM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_FCPROERM_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_FCPROERM_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_FCPROERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CPLTOM_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CPLTOM_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CPLTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CMPLABTM_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CMPLABTM_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_CMPLABTM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_UNCPLRCM_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_UNCPLRCM_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_UNCPLRCM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RCVROVFLM_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RCVROVFLM_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RCVROVFLM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_MALTLPEM_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_MALTLPEM_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_MALTLPEM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_ECRCERRM_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_ECRCERRM_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_ECRCERRM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_USPREQM_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_USPREQM_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_USPREQM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_PHRCVERM_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_PHRCVERM_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_PHRCVERM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADTLPM_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADTLPM_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADTLPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADDLPM_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADDLPM_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_BADDLPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLROLM_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLROLM_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLROLM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLTOM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLTOM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_RPLTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_AXISLDECM_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_AXISLDECM_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_AXISLDECM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_R2_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_MASK_R2_MAX  (0x0000FFFFU)

/* I_ASF_PROTOCOL_FAULT_STATUS_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_DLPROT_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_DLPROT_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_DLPROT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_POTLRCV_MASK (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_POTLRCV_SHIFT (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_POTLRCV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_FCPROER_MASK (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_FCPROER_SHIFT (0x00000002U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_FCPROER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CPLTO_MASK (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CPLTO_SHIFT (0x00000003U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CPLTO_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CMPLABT_MASK (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CMPLABT_SHIFT (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_CMPLABT_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_UNCMLRCV_MASK (0x00000020U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_UNCMLRCV_SHIFT (0x00000005U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_UNCMLRCV_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RCVROVFL_MASK (0x00000040U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RCVROVFL_SHIFT (0x00000006U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RCVROVFL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_MALTLPER_MASK (0x00000080U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_MALTLPER_SHIFT (0x00000007U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_MALTLPER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_ECRCERR_MASK (0x00000100U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_ECRCERR_SHIFT (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_ECRCERR_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_USPREQ_MASK (0x00000200U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_USPREQ_SHIFT (0x00000009U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_USPREQ_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_PHRCVER_MASK (0x00000400U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_PHRCVER_SHIFT (0x0000000AU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_PHRCVER_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADTLPM_MASK (0x00000800U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADTLPM_SHIFT (0x0000000BU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADTLPM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADDLP_MASK (0x00001000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADDLP_SHIFT (0x0000000CU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_BADDLP_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLROL_MASK (0x00002000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLROL_SHIFT (0x0000000DU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLROL_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLTOM_MASK (0x00004000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLTOM_SHIFT (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_RPLTOM_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_AXISLVDEC_MASK (0x00008000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_AXISLVDEC_SHIFT (0x0000000FU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_AXISLVDEC_MAX (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_R2_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_R2_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_PROTOCOL_FAULT_STATUS_REG_R2_MAX (0x0000FFFFU)

/* DUAL_TL_CTRL */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_GPLP_MASK            (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_GPLP_SHIFT           (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_GPLP_MAX             (0x00000001U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLTS_MASK           (0x0000000EU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLTS_SHIFT          (0x00000001U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLTS_MAX            (0x00000007U)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTL_RSVD_MASK        (0x000000F0U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTL_RSVD_SHIFT       (0x00000004U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTL_RSVD_MAX         (0x0000000FU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLAW_MASK           (0x0000FF00U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLAW_SHIFT          (0x00000008U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLAW_MAX            (0x000000FFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLHDRT_MASK         (0x00FF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLHDRT_SHIFT        (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_DUAL_TL_CTRL_DTLHDRT_MAX          (0x000000FFU)

/* I_ASF_MAGIC_NUM_CTRLLER_VER_REG */

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_MGCNM_MASK (0x0000FFFFU)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_MGCNM_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_MGCNM_MAX (0x0000FFFFU)

#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_CNTVER_MASK (0xFFFF0000U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_CNTVER_SHIFT (0x00000010U)
#define CSL_PCIE_EP_CORE_LM_I_REGF_LM_PCIE_BASE_I_ASF_MAGIC_NUM_CTRLLER_VER_REG_CNTVER_MAX (0x0000FFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#ifdef CSL_MODIFICATION
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_DATA_MAX                          (0xFFFFFFFFU)
#else /* CSL_MODIFICATION */
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_TT_MASK                           (0x0000000FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_TT_SHIFT                          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_TT_MAX                            (0x0000000FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_ATTR_MASK                         (0x00000070U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_ATTR_SHIFT                        (0x00000004U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_ATTR_MAX                          (0x00000007U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_PTC_MASK                          (0x000E0000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_PTC_SHIFT                         (0x00000011U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_PTC_MAX                           (0x00000007U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_BNEN_MASK                         (0x00800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_BNEN_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_BNEN_MAX                          (0x00000001U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_FNUM_MASK                         (0xFF000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_FNUM_SHIFT                        (0x00000018U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC0_FNUM_MAX                          (0x000000FFU)
#endif /* CSL_MODIFICATION */

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_0_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_1_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_2_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_3_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_4_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_5_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_6_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_7_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_8_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_RSVD_MASK                         (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_RSVD_SHIFT                        (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_RSVD_MAX                          (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC0_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC0_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC0_DATA_MAX                          (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC1_DATA_MAX                          (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_DATA_MASK                         (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_DATA_MAX                          (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_RSVD_MASK                         (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_RSVD_SHIFT                        (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_DESC3_RSVD_MAX                          (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_MASK              (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_SHIFT             (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_MAX               (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_9_AXI_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_10_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_11_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_12_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_13_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_14_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_15_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_16_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_17_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_18_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_19_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_20_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_21_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_22_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_23_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_24_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_25_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_26_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_27_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_28_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_29_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_30_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_NUM_BITS_MASK                    (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_NUM_BITS_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_NUM_BITS_MAX                     (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_RSVD_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_RSVD_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_RSVD_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_DATA_MASK                        (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_DATA_SHIFT                       (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR0_DATA_MAX                         (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_ADDR1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC0_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC0_DATA_MAX                         (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC1_DATA_MASK                        (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC1_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC1_DATA_MAX                         (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_DATA_MASK                        (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_DATA_MAX                         (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_RSVD_MASK                        (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_RSVD_SHIFT                       (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_DESC3_RSVD_MAX                         (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_MASK             (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_SHIFT            (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_MAX              (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_RSVD_MASK                    (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_RSVD_SHIFT                   (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_RSVD_MAX                     (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_DATA_MASK                    (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_DATA_SHIFT                   (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR0_DATA_MAX                     (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR1_DATA_MASK                    (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR1_DATA_SHIFT                   (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_OB_31_AXI_ADDR1_DATA_MAX                     (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_0_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_1_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_2_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_3_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_4_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_5_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_6_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_7_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_8_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_NUM_BITS_MASK                  (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_NUM_BITS_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_NUM_BITS_MAX                   (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_RSVD_MASK                      (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_RSVD_SHIFT                     (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_RSVD_MAX                       (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_DATA_MASK                      (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_DATA_SHIFT                     (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR0_DATA_MAX                       (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_ADDR1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC0_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC0_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC0_DATA_MAX                       (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC1_DATA_MASK                      (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC1_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC1_DATA_MAX                       (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_DATA_MASK                      (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_DATA_SHIFT                     (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_DATA_MAX                       (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_RSVD_MASK                      (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_RSVD_SHIFT                     (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_DESC3_RSVD_MAX                       (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_MASK           (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_SHIFT          (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_REGION_SIZE_MAX            (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_RSVD_MASK                  (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_RSVD_SHIFT                 (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_RSVD_MAX                   (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_DATA_MASK                  (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_DATA_SHIFT                 (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR0_DATA_MAX                   (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR1_DATA_MASK                  (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR1_DATA_SHIFT                 (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_9_AXI_ADDR1_DATA_MAX                   (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_10_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_11_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_12_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_13_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_14_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_15_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_16_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_17_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_18_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_19_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_20_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_21_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_22_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_23_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_24_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_25_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_26_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_27_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_28_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_29_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_30_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_NUM_BITS_MASK                 (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_NUM_BITS_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_NUM_BITS_MAX                  (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_RSVD_MASK                     (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_RSVD_SHIFT                    (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_RSVD_MAX                      (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_DATA_MASK                     (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_DATA_SHIFT                    (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR0_DATA_MAX                      (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_ADDR1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC0_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC0_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC0_DATA_MAX                      (0xFFFFFFFFU)

/* DESC1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC1_DATA_MASK                     (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC1_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC1_DATA_MAX                      (0xFFFFFFFFU)

/* DESC3 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_DATA_MASK                     (0x007FFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_DATA_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_DATA_MAX                      (0x007FFFFFU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_RSVD_MASK                     (0xFF800000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_RSVD_SHIFT                    (0x00000017U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_DESC3_RSVD_MAX                      (0x000001FFU)

/* AXI_ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_MASK          (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_SHIFT         (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_REGION_SIZE_MAX           (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_RSVD_MASK                 (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_RSVD_SHIFT                (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_RSVD_MAX                  (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_DATA_MASK                 (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_DATA_SHIFT                (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR0_DATA_MAX                  (0x00FFFFFFU)

/* AXI_ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR1_DATA_MASK                 (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR1_DATA_SHIFT                (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_HP_WRAPPER_OB_31_AXI_ADDR1_DATA_MAX                  (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_RSVD0_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_RSVD0_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_RSVD0_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_0_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_RSVD0_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_RSVD0_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_RSVD0_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_1_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_NUM_BITS_MASK                     (0x0000003FU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_NUM_BITS_SHIFT                    (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_NUM_BITS_MAX                      (0x0000003FU)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_RSVD0_MASK                        (0x000000C0U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_RSVD0_SHIFT                       (0x00000006U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_RSVD0_MAX                         (0x00000003U)

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_DATA_MASK                         (0xFFFFFF00U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_DATA_SHIFT                        (0x00000008U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR0_DATA_MAX                          (0x00FFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR1_DATA_MASK                         (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR1_DATA_SHIFT                        (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_WRAPPER_IB_2_ADDR1_DATA_MAX                          (0xFFFFFFFFU)

/* C0 */

#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_DATA_MASK                        (0x00000FFFU)
#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_DATA_SHIFT                       (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_DATA_MAX                         (0x00000FFFU)

#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_HEADER_MASK                      (0x000FF000U)
#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_HEADER_SHIFT                     (0x0000000CU)
#define CSL_PCIE_EP_CORE_ATU_CREDIT_THRESHOLD_C0_HEADER_MAX                       (0x000000FFU)

/* L0 */

#define CSL_PCIE_EP_CORE_ATU_LINK_DOWN_INDICATOR_BIT_L0_CLEAR_LINK_DOWN_BIT_TO_PROCEED_MASK (0x00000001U)
#define CSL_PCIE_EP_CORE_ATU_LINK_DOWN_INDICATOR_BIT_L0_CLEAR_LINK_DOWN_BIT_TO_PROCEED_SHIFT (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_LINK_DOWN_INDICATOR_BIT_L0_CLEAR_LINK_DOWN_BIT_TO_PROCEED_MAX (0x00000001U)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC0_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC1_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC2_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC3_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC4_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC5_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC6_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC7_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC8_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR0_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR1_DATA_MASK                (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT               (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC9_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                 (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC10_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC11_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC12_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC13_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC14_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC15_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC16_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC17_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC18_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC19_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC20_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_0_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_1_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_2_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_3_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_4_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_5_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_6_ADDR1_DATA_MAX                (0xFFFFFFFFU)

/* ADDR0 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR0_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR0_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR0_DATA_MAX                (0xFFFFFFFFU)

/* ADDR1 */

#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR1_DATA_MASK               (0xFFFFFFFFU)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR1_DATA_SHIFT              (0x00000000U)
#define CSL_PCIE_EP_CORE_ATU_FUNC21_WRAPPER_IB_EP_7_ADDR1_DATA_MAX                (0xFFFFFFFFU)

#ifdef __cplusplus
}
#endif
#endif
