# Diseño Digital

Este repositorio contiene el desarrollo de múltiples módulos digitales diseñados como parte del trabajo de grado en Ingeniería Electrónica, enfocados en prácticas con **Verilog**, **Vivado**, y proyectos **FPGA**.

**Autora**: Lina María Chavarro Meza  
**Fecha**: Abril 2025

---

## Estructura del Repositorio

| Carpeta / Módulo | Descripción breve |
|------------------|-------------------|
| `Femto/learn-fpga` | Ejercicios y prácticas con el procesador FemtoRV32. |
| `VivadoProject` | Proyectos realizados con diagramas de bloques en Vivado. |
| `accreg8bit`, `hadder8bit`, `mux8` | Módulos básicos de lógica digital en Verilog. |
| `contador_limpieza`, `counter`, `counter_load` | Contadores sincrónicos/asíncronos. |
| `registro_tipoD`, `registro_tipoD_OE` | Módulos de registros tipo D con y sin habilitación de salida. |
| `femtor32` | Proyecto basado en el procesador RISC-V FemtoRV32, con periféricos personalizados. |
| `toyub` | Integración de periféricos de entrada/salida (documentación en progreso). |

> Los módulos tienen su documentación en sus carpetas correspondientes.

---

