# 3. AITLアーキテクチャ

## A. 三層統合制御構造

本研究で提案する **AITL（Adaptive Intelligent Triple-Layer）アーキテクチャ** は、  
**H∞制御・FSM制御・LLM再構成** の三層を中核とし、PIDを補助制御に留めることで、  
宇宙用SoCにおける **ロバスト性・適応性・長期運用性** を同時に実現する。

1. **第1層：H∞ロバスト制御（多次元MIMO制御）**  
   - 姿勢・推進・電源といった複数ドメインを同時に扱う  
   - 放射線・温度変動など宇宙特有の外乱に対して高い安定性を確保  
   - FPGA/DSP上でリアルタイム実装可能  
   - **補助的にPIDループを併用**し、初期ゲイン設定や局所安定化を支援  

2. **第2層：FSMによる運用モード制御**  
   - 通常モード、セーフモード、リカバリーモードを状態遷移表で管理  
   - TMR（Triple Modular Redundancy）を適用し、遷移誤動作を低減  
   - 宇宙機の運用シーケンスを安定して実現  

3. **第3層：LLMによる設計再構成・適応知能**  
   - 未知外乱や逐次劣化に対応し、制御ゲインやFSMルールを再設計  
   - 軌道上での制御パラメータ最適化や長期ミッション運用に寄与  
   - FPGAリソースやSoCコアに組み込まれた軽量モデルで実行  

---

## B. 半導体実装基盤：22nm FDSOIプロセス

AITLのコアSoCは **22nm Fully Depleted SOI (FDSOI)** を採用する。  

- **低リーク電流**による長期ミッション対応  
- **ボディバイアス制御**で性能と低消費電力を両立  
- **放射線耐性向上**：チャネル分離と浮遊容量低減でSEU感受性を低下  
- **チップレット設計適性**：異種機能（アナログ制御、通信、NVM）を分離実装可能  

---

## C. 記憶階層とNVM統合

AITL SoCは以下の三層メモリ構成を採用する：

- **SRAM**：キャッシュ・レジスタ用途（高速応答、ECC/TMRで保護）  
- **MRAM**：主要プログラム・長期データ保持（放射線耐性・高信頼性）  
- **FRAM**：制御ログや逐次書換用（低消費電力・高速アクセス）  

この構成により、**高速制御・長期保持・低消費電力**の要件を同時に満たす。  

---

## D. SystemDKによる統合設計検証

- **チップレット設計**：SoCコア、NVM、電源管理、通信IFを統合  
- **マルチドメインシミュレーション**：H∞制御、FSM遷移、LLM再構成を同一フレームで検証  
- **宇宙環境シナリオ**：放射線SEU注入、温度変動、電源ドロップを再現  

これにより、**設計・実装・実証を一貫化した開発フロー**を確立。  

---

## E. 宇宙機適用における意義

- **制御面**：H∞制御による多次元安定化、FSMによる安全運用、LLMによる適応更新  
- **ハード面**：22nm FDSOIによる低消費電力・高耐性  
- **実装面**：SRAM/MRAM/FRAMのハイブリッド記憶で信頼性強化  
- **設計面**：SystemDKによるチップレット設計とシナリオ検証  

AITLは、**制御・実装・設計を統合した新しい宇宙用SoCアーキテクチャ**として位置づけられる。  
