\documentclass{article}
\usepackage{documentation}
\usepackage{hyperref}
\usepackage{pdfpages}
\usepackage{footnote}
\usepackage{graphicx}
\usepackage{float}
\usepackage{listings}
\usepackage{amsfonts}
\usepackage{amsmath}
\usepackage{cancel}
\usepackage{mathcomp}

\graphicspath{{./mmu/}{./cu/img/}{./alu/img/}{./ui/}{./demo/}{./project/}{./asciiunit/}{./appendix/img/}}

\title{\vspace{50pt}\large \textbf{Rechnerarchitekturgro\ss{}praktikum} \\[10pt] Entwicklung eines RISC-V-Prozessors \\[10pt] \Huge Dokumentation}
\author{Dominik Fuchsgruber \\ Charlie Groh \\ Franz Rieger \\ Jan Schuchardt}
\date{\today}

\setlength{\parindent}{0pt}
\makesavenoteenv{tabular}
\begin{document}
\maketitle
\vspace{50pt}
\begin{abstract}
\noindent Die folgende Arbeit beschreibt die Struktur und den Entwicklungsprozess einer
Implementierung eines Prozessors auf Basis der \textit{RISC-V-ISA} auf einem FPGA. Dabei wurden die logischen
Bausteine in der Hardwarebeschreibungssprache VHDL implementiert. Die
Projektdauer bel\"auft sich auf zwei Semester, in denen die vier
Gruppenmitglieder simultan an den einzelnen Komponenten gearbeitet haben. Der
Arbeit liegen der entstandene VHDL-Code sowie einige
demonstrative Programme, die vom Prozessor korrekt ausgef\"uhrt werden
k\"onnen, bei. Des Weiteren sind auch ein Assemblierer f\"ur das implementierte
Instruction-Set sowie ein Simulator, der auf die spezielle Umgebung der
VHDL-Implementierung angepasst ist, enthalten.
\end{abstract}
\clearpage{}
\begingroup
\let\clearpage\relax
\let\textbf\relax
\tableofcontents
\listoftables
\listoffigures
\endgroup
\clearpage{}

\input{project/project}
\input{cu/cu}
\input{alu/alu}
\input{mmu/mmu}
\input{asciiunit/asciiunit}
\input{ui/ui}
\input{demo/demo}
\appendix{}
\Chapter{Anhang}
\input{appendix/units}
\clearpage{}
\input{appendix/known_bugs}
\clearpage{}
\input{appendix/ausfuehrungsdauer_der_befehle}
\clearpage{}
\input{appendix/pflichtenheft1}
\clearpage{}
\input{appendix/pflichtenheft2}
\clearpage{}
\end{document}
\end{tabluar}
