[caas]

[project]
Backend = openxc7
Part = xc7a100tfgg484-1
Top = pcie_7x_top_aximm_litepcie
Sources = ./src/xilinx_pcie_mmcm.v,./src/axil_to_al.v,./src/axis_pcie_to_al_us.v,./src/pcie_7x.v,./src/pcie_axi_rx.v,./src/pcie_axi_tx.v,./src/pcie_block.v,./src/pcie_brams.v,./src/pcie_tx_thrtl_ctl.v,./src/pipe_wrapper.v,./src/aximm-minimal/pcie_7x_top_aximm.v,./src/aximm-minimal/axil_minimum.v,./src/litepcie_pcie_s7.v,./src/aximm-minimal/litepcie/litepcie_core.v,./src/aximm-minimal/litepcie/sniffer_tap.v,./src/aximm-minimal/pcie_7x_top_aximm_litepcie.v
Constraint = ./pcie_7x_ac7100b.xdc
