平成１２年（行ケ）第２２１号特許取消決定取消請求事件（平成１３年１０月２３
日口頭弁論終結）
判 決
原 告 株式会社 平和
訴訟代理人弁理士 萼 経 夫
同 宮 崎 嘉 夫
同 小野塚 薫
被 告 特許庁長官 及 川 耕 造
指定代理人 吉 村 尚、山 口 由 木
同 藤 井 俊 二、茂 木 静 代
同 平 瀬 博 通
主 文
特許庁が平成１１年異議第７１１９４号事件について平成１２年５月８日にした
決定を取り消す。
訴訟費用は被告の負担とする。
事実及び理由
第１ 原告の求めた裁判
主文と同旨の判決
第２ 事案の概要
原告は、昭和６３年２月８日にした特許出願（昭和６３年特許願第２７２５９
号）を原出願とし、これに基づく分割出願として、平成９年４月２５日、名称を
「パチンコ機の制御装置」とする発明につき特許出願をした。この出願は、平成１
として登録された。その後、平成１１年３月３０日に異議の申立てがあり、平成１
けで特許異議意見書を提出するとともに訂正請求をしたが、訂正拒絶理由通知がな
され、平成１２年５月８日付けで「特許第２８０５２９５号の特許を取り消す。」
旨の決定があり、その謄本は同年５月２７日に原告に送達された。
(1) 登録時の特許請求の範囲
「初期化用のリセット端子を備えると共に、予め定められたパチンコ機の制御手
順を順次実行する演算処理手段を設けているパチンコ機の制御装置において、前記
制御手段が正常に実行されない場合、前記演算処理手段に対する初期化命令を実行
させるためのリセット信号を前記リセット端子に入力する演算監視手段と、前記パ
チンコ機への電源投入時に、前記リセット信号を前記リセット端子に入力するパワ
ーオンリセット回路とを設けていることを特徴とするパチンコ機の制御装置。」
(2) 前記訂正請求に係る特許請求の範囲（注、訂正部分に下線を付した。）
「初期化用のリセット端子を備えると共に、予め定められたパチンコ機の制御手
順を順次実行する演算処理手段を設けているパチンコ機の制御装置において、前記
制御手段が正常に実行されない場合の否信号に基づき、前記演算処理手段に対する
初期化命令を実行させるためのリセット信号を前記リセット端子に入力する演算監
視手段と、前記パチンコ機への電源投入時に、前記リセット信号を前記リセット端
子に入力するパワーオンリセット回路とを設けていることを特徴とするパチンコ機
の制御装置。」
決定は、別紙異議の決定の理由写しのとおり、(1)「前記制御手順が正常に実行さ
れない場合の否信号に基づき、前記演算処理手段に対する初期化命令を実行させる
ためのリセット信号を前記リセット端子に入力する演算監視手段」の構成は、特許
明細書又は図面に記載されておらず、かつこれらから、直接的かつ一義的に導き出
せる事項ともいえないから、訂正は、願書に添付した明細書又は図面に記載した事
項の範囲内においてされたものではなく、特許法１２０条の４第３項で準用する同
法１２６条２項の規定に適合しないので、認められない、(2)本件発明は、特開昭６
るから、特許法２９条２項に規定により特許を受けることができず、本件発明の特
許は拒絶の査定をしなければならない特許出願に対してされたものと認める、と判
断した。
第３ 原告主張の取消事由
決定は、原告が平成１１年８月１１日付け訂正請求書で請求した訂正（以下「本
件訂正」という。）が新規事項を含むと誤って判断し（取消事由１）、本件訂正を
認めないことにより、本件発明の要旨の認定を誤り、仮に本件訂正が認められない
としても、本件発明と刊行物１に記載された発明（以下「刊行物発明１」とい
う。）との相違点の判断を誤った（取消事由２）ものであるから、違法として取り
消されるべきである。
決定は、「『前記制御手段が正常に実行されない場合の否信号に基づき、前記演
算処理手段に対する初期化命令を実行させるためのリセット信号を前記リセット端
子に入力する演算監視手段』の構成は、特許明細書又は図面に記載されておらず、
かつこれらから、直接的かつ一義的に導き出せる事項ともいえないから、訂正は、
願書に添付した明細書又は図面に記載した事項の範囲内においてされたものではな
い」と判断したが、誤りである。
本件特許明細書（以下単に「特許明細書」という。甲第１０号証）には、「アド
レスデコーダ８はアドレスポートから正しいアドレスデータが出力されたときに、
演算処理が正しいことを表わす正否信号を発生させて演算監視手段４に入力する」
（段落【００１６】）」、「・・・制御手順（制御プログラム）が正常に実行され
なかった場合には演算監視手段４によって、リセット信号が演算処理手段２に入力
され、これにより演算処理手段２は初期化される。」（段落【００１２】）、
「・・・アドレスデコーダ８は演算監視手段４に前記正否信号を入力するので、演
算監視手段４は演算処理手段２の演算処理を正常と判定し、リセット信号を発生さ
せない。」（段落【００２４】）、「演算監視手段４は前記正否信号が１０ｍｓよ
り長い時間入力されないときのみ、演算処理手段２を初期化させるリセット信号を
演算処理手段２のリセット端子11に入力するものである。」（段落【００１
力されないときに、演算処理手段２の演算処理を異常と判断し、リセット信号をリ
セット端子11に入力する。」（段落【００２５】）、と記載されている。
これらの記載から分かるように、演算処理が正常のときと、異常のときとがあ
り、演算監視手段４に一定時間以内に信号が入力されるときはリセット信号が発生
されず、一定時間以内に信号が入力されないときにリセット信号が発生するので、
アドレスデコーダ８が発生する信号を受ける演算監視手段４は、２通りの信号があ
るものと認識する。したがって、演算監視手段４でリセット信号を発生させない場
合の入力信号（正常のとき）を「正信号」、リセット信号を発生させる場合の入力
信号（異常のとき）を「否信号」として、両者を使い分けていることは明らかであ
る。
すなわち、特許明細書では、正信号と否信号を、パルス信号の有無という二つの
状態によって使い分けており、その信号の状態によって演算監視手段４は、演算処
理が正常であるか、異常であるかの判定を行っている。
そして、「正否信号」は、二つの状態を表す「正信号」と「否信号」の両者をま
とめて表現しただけであるから、「正否信号」を「正信号」と「否信号」とに分
け、制御手段と否信号との関係を「前記制御手段が実行されない場合の否信号に基
づき、」と訂正して限定することは、特許明細書に記載されていた事項の範囲内に
おける訂正である。
決定は、刊行物１には「前記制御手段が正常に実行されない場合、前記演算処理
手段に対する初期化命令を実行させるためのリセット信号を前記リセット端子に入
力する演算監視手段」の構成が記載されてないと認定し、これを相違点としたうえ
で、刊行物２には上記相違点に関する構成（演算監視手段）が記載されており、刊
行物１及び同２に記載された発明を寄せ集めて本件発明の構成に至ることに格別の
困難性はないと判断したが、誤りである。
(1) 決定は、「刊行物２・・・には、『暴走防止回路１１４からは暴走防止信
号が与えられる。暴走防止回路１１４は、マイクロコンピュータ９６の制御の暴走
を、ハード面から防止するための回路である。パワーオンリセット回路１１６から
は電源投入時のパワーオンリセット信号が与えられる。暴走リセット回路１１８か
らは暴走リセット信号が与えられる。』と記載され、これらの記載からみて、この
暴走防止回路１１４は、『マイクロコンピュータ、つまり、演算処理手段に対する
初期化命令を実行させるためのリセット信号を演算処理手段のリセット端子に入力
する演算監視手段』であると認められる」（決定書３頁２９行から３８行）と認定
したが、誤りである。
本件発明の演算監視手段は、アドレスデコーダの信号が正常か否かを判定するも
のである。これに対し、刊行物２に記載された発明（以下、「刊行物発明２」とい
う。）では、暴走防止回路１１４とアドレスデコード回路１１２が設置されている
ものの、両者は無関係に設けられているから、暴走防止回路１１４は本件発明の
「演算監視手段」に当たるものではない。
(2) 被告は、刊行物発明２の「暴走防止回路１１４」は「所定のサイクルで、
前記記憶手段に記憶された制御データの異常を検出する手段、前記検出手段の検出
結果に基づいて、前記制御データを強制的に初期化する異常制御防止手段」（刊行
物２の特許請求の範囲）であると主張する。しかし、「暴走防止回路１１４」に関
して、刊行物２には、「暴走防止回路１１４からは暴走防止信号が与えられる。暴
走防止回路は、マイクロコンピュータ９６の制御の暴走を、ハード面から防止する
回路である。」（５頁右上欄７行から１０行）という説明及び第４図の図示がある
のみである。他方、「異常制御防止手段」は、マイクロコンピュータの中でソフト
ウェアにより行われる手段であるから、「暴走防止回路１１４」とは無関係であ
る。
(3) 以上に加えて、被告が主張する「異常制御防止手段」も本件発明の「演算
監視手段」とは異なる。
刊行物２の「記憶手段に記憶された制御データの異常を検出する手段」の「制御
データ」とは、ＲＡＭ１００に記憶された制御データであり、プログラムの記憶さ
れるＲＯＭ９８に記憶されたデータではない。したがって、刊行物発明２におい
て、制御プログラムが記憶されているＲＯＭ９８の暴走防止（すなわち、プログラ
ムの暴走チェック）は行われていないから、本件発明でいう制御手段が正常に実行
されない場合を検出しているのではない。
刊行物発明２は、ＲＡＭ上の誤データの書き込みチェックを行う場合であり、本
件発明はこの欠点を課題として記憶手段に記憶された制御データとは無関係に異常
検出を行う発明としたものであって、刊行物２とは発明の課題が相違する。
さらに、刊行物発明２の「異常制御防止手段」は「リセット信号」をリセット端
子に入力するものではないから、この点においても、本件発明の「マイクロコンピ
ュータ、つまり、演算処理手段に対する初期化命令を実行させるためのリセット信
号を演算処理手段のリセット端子に入力する演算監視手段」（決定書３頁３６行か
ら３８行）とは異なるものである。
(4) なお、被告は、「刊行物発明１及び刊行物発明２は、パチンコ機の制御装
置の技術分野において、リセット信号を制御装置に入力することによって該制御装
置の暴走を防止しようとする共通の課題を有する発明である」と主張するが、刊行
物発明１は暴走が起きても起きなくてもリセット信号が発生してリセット信号端子
に入力するように構成されており、その趣旨は、暴走の予防であるから、暴走発生
後の事後処理対策である本件発明とは、リセット信号の果たす役割が異なる。被告
の主張は失当である。
(5) 以上のことから、「刊行物２には、前記相違点の構成を備えた発明が記載
されているものと認められ、かつ、刊行物１および刊行物２に記載された発明は、
パチンコ機の制御装置の技術分野で共通する発明であることから、刊行物１と刊行
物２に記載された発明を寄せ集めて、本件発明を構成することは、当業者であれば
格別な困難性はないものと認める。」とした決定の判断は誤りである。
第４ 被告の反論の要点
原告が摘示した特許明細書の記載（段落【００１２】、【００１６】、【００１
の時と異常のときとがあり、アドレスデコーダ８から演算処理が正しいことを表す
正否信号が演算監視手段４に入力され、演算監視手段４は、正否信号が１０ｍｓ以
内に入力されるときは、演算処理手段２の演算処理を正常と判定し、１０ｍｓ以内
に入力されないときは、演算処理手段２の演算処理を異常と判定し、リセット信号
をリセット端子１１に入力することが記載されている。
すなわち、特許明細書においては、「正否信号」という１種類（単一）の信号が
演算監視手段４に入力され、演算監視手段４は、その正否信号が一定時間以内に入
力されている状態か、一定時間以内に入力されていない状態かという、単一信号に
おける２つの状態によって、演算処理が正常であるか異常であるかを判定している
のであり、演算監視手段に演算処理が正常であることを示す「正信号」と演算処理
が異常であることを示す「否信号」という２種類の信号が入力されているわけでは
ない。
他方、訂正明細書においては、「正否信号」を、演算処理が正常に実行されてい
る状態を示す「正信号」と、演算処理が正常に実行されていない状態を示す「否信
号」の２種類に分けて記載したことにより、訂正後の発明は、例えば、高電圧の
「正信号」と低電圧の「否信号」のような２種類の信号を用いるものもをも含むこ
ととなる。しかし、このような態様は、特許明細書には何ら記載されていない。
以上のとおり、「正否信号」を「正信号」と「否信号」との２種類の信号に分け
ることは、特許明細書又は図面に記載されておらず、かつ、これらから直接的かつ
一義的に導き出される事項ともいえないから、「『前記制御手順が正常に実行され
ない場合の否信号に基づき、前記演算処理手段に対する初期化命令を実行させるた
めのリセット信号を前記リセット端子に入力する演算監視手段』の構成は、特許明
細書又は図面に記載されておらず、かつこれらから直接的かつ一義的に導き出され
る事項ともいえない。」（決定書２頁２６行から３０行）とした決定の判断に誤り
はない。
(1) 刊行物２には、「暴走防止回路１１４からは暴走防止信号が与えられる。
暴走防止回路１１４は、マイクロコンピュータ９６の制御の暴走を、ハード面から
防止するための回路である。パワーオンリセット回路１１６からは電源投入時のパ
ワーオンリセット信号が与えられる。暴走リセット回路１１８からは暴走リセット
信号が与えられる。」（５頁右上欄７行から１４行）という記載、「(1) 電気的に
制御される弾球遊技機であって、制御データが記憶された記憶手段、前記記憶手段
に記憶された前記制御データに基づいて、前記弾球球技機を制御する制御手段、所
定のサイクルで、前記記憶手段に記憶された制御データの異常を検出する手段、前
記検出手段の検出結果に基づいて、前記制御データを強制的に初期化する異常制御
防止手段を含む、弾球遊技機。・・・(4)前記異常検出手段は、所定のサイクルで、
前記制御手段から暴走による異常出力があるか否かを検出する手段である、特許請
求の範囲第１項記載の弾球遊技機。」（特許請求の範囲）という記載があり、「暴
走防止回路１１４」と「異常制御防止手段」とは同一の手段である。
そして、「マイクロコンピュータ９６の制御の暴走」とは、マイクロコンピュー
タ９６の制御手順が正常に実行されない状態ということができるから、制御手順が
正常に実行されない場合を検出するという点では本件発明との構成の差異があると
は認められない。
したがって、「刊行物２において、制御プログラムが記憶されているＲＯＭ９８
の暴走防止（すなわち、プログラムの暴走チェック）は行われていないから、本件
発明でいう制御手順が正常に実行されない場合を検出しているのではない」という
原告の主張は理由がなく、刊行物２に、「制御手順が正常に実行されない場合、前
記演算処理手段に対する初期化命令を実行させるためのリセット信号を前記リセッ
ト端子に入力する演算監視手段」が記載されているということができる。
(2) また、原告は、本件発明と刊行物発明１ではリセット信号の果たす役割が
異なっていると主張するが、刊行物発明１において、ＣＰＵは定期的にリセットさ
れるものではあるが、このリセットは、仮にＣＰＵが正常に実行されなかった場合
に、その異常が持続あるいは拡大すること、すなわち、ＣＰＵが暴走する異常を防
止するためのものであり、刊行物発明１と刊行物発明２は、リセット信号を制御装
置に入力することによって、制御装置の暴走を防止しようとする共通の課題を有す
るものであるから、刊行物発明１に刊行物発明２を適用することが格別困難である
ということはできない。
(3) したがって、本件発明は、刊行物１及び刊行物２に記載された発明に基づ
いて当業者が容易に発明をすることができたものであるとした決定の判断に誤りは
ない。
第５ 当裁判所の判断
(1) 甲第１０号証によると、特許明細書には、「正しいアドレスデータが出力
されたときに、演算処理が正しいことを表わす正否信号を発生させて演算監視手段
が１０ｍｓより長い時間入力されないときのみ、演算処理手段２を初期化させるリ
セット信号を演算処理手段２のリセット端子１１に入力する」（段落【００１
スデータが出力されたとき」に発生される信号であるから、訂正明細書（甲第１３
号証の２）の段落【００１６】に「正しいアドレスデータが出力されたときに、演
算処理が正しいことを表す正信号を発生させて演算監視手段に入力する。」と記載
された「正信号」に相当する信号であると認められる。そして、特許明細書の前記
箇所に記載された「正否信号が１０ｍｓより長い時間入力されないときのみ」リセ
ット信号をリセット端子に入力するということは、「正否信号」のない状態、すな
わち無信号状態が１０ｍｓより長い時間持続することがリセット信号発生の要件と
されていることを意味する。
(2) 他方、甲第１３号証の２によれば、訂正明細書の特許請求の範囲には、
「制御手順が正常に実行されない場合の否信号に基づき、前記演算処理手段に対す
る初期化命令を実行させるためのリセット信号を前記リセット端子に入力する演算
監視手段」と記載されており、この構成においては「否信号」に基づくことがリセ
ット信号発生の要件とされていると認められる。この場合の「否信号」は、訂正明
細書中にその意義を明らかにした記載がなく、「誤ったアドレスデータが出力され
たときは否信号を演算監視手段に入力する。」（段落【００１６】）との記載及び
「制御手順が正常に実行されない場合の否信号に基づき、・・・」（特許請求の範
囲）という記載があるのみであるところから、「制御手段が正常に実行されないこ
とを表す信号」一般を意味すると解釈せざるを得ない。そうすると、「否信号」に
基づくことをリセット信号発生の要件として記載した訂正明細書の特許請求の範囲
は、「正否信号のない状態が一定時間持続した場合」だけでなく、正否信号とは異
なる「否信号」が演算監視手段に入力された場合にリセット信号を発生させるもの
をも包含することになる。後者の場合、演算監視手段は、「１０ｍｓより長い時
間」といった時間間隔と無信号状態との関係を処理する必要がない。
(3) そうすると、本件訂正に係る構成は、無信号状態とは異なる「否信号」を
演算処理手段に入力し、演算処理手段が否信号を受信することのみによってリセッ
ト信号を発生するものを包含する点において、特許明細書に記載された事項の範囲
を超えるものと認められる。
したがって、「前記制御手段が正常に実行されない場合の否信号に基づき、前記
演算処理手段い対する初期化命令を実行させるためのリセット信号を前記リセット
端子に入力する演算監視手段」の構成を新規事項であるとして本件訂正を認めなか
った審決の判断に誤りはない。
(4) 原告は、ある時間間隔において演算監視手段４に入力される信号に２種類
の状態があり、その信号の状態によって演算監視手段４は演算処理が正常であるか
異常であるかの判定を行っているのであるから、その２つの状態を「正信号」と
「否信号」に分けて呼ぶことは特許明細書に記載された事項の範囲内であると主張
する。しかし、原告の上記主張は、訂正明細書の特許請求の範囲に記載された「否
信号」とは「演算監視手段に一定時間信号が入力されない状態」を意味するという
解釈を前提にして初めて成り立つものであるところ、訂正明細書を検討しても、そ
の特許請求の範囲に記載された「否信号」を上記のような限定された意味に解釈す
べき理由は見出すことができない。したがって、原告の上記主張は、その前提を欠
くものであって、採ることができない。
(5) 以上のとおりであるから、原告主張の取消事由１は理由がない。
決定は、刊行物２の暴走防止回路１１４は本件発明の「マイクロコンピュータ、
つまり、演算処理手段に対する初期化命令を実行させるためのリセット信号を演算
処理手段のリセット端子に入力する演算監視手段」であると認定し、これを前提と
して、刊行物発明１と刊行物発明２を寄せ集めて本件発明の構成とすることは容易
であると判断しているので、刊行物２の暴走防止回路１１４と本件発明の「・・・
リセット信号を演算処理手段のリセット端子に入力する演算監視手段」との関係を
検討する。
(1) 甲第１１号証の２によれば、刊行物２について、以下の事項が認められ
る。
ア 刊行物２の第４図には、「暴走防止回路１１４」からマイクロコンピュ
ータに向けて、暴走防止信号が入力されること、「割込みクロック回路」からマイ
クロコンピュータに向けて、割込みクロック信号が入力されること、並びに「暴走
Reset回路１１８」及び「Power on Reset 回路１１６」からマイクロコンピュータ
に向けて、それぞれ暴走Reset 信号及びPower on Reset 信号が入力されることが示
されている。この暴走Reset 信号及びPower on Reset 信号が入力される位置は、リ
セット端子と称し得るものといえる。
イ 刊行物２には、特許請求の範囲に「所定のサイクルで、前記記憶手段に
記憶された制御データの異常を検出する手段、前記検出手段の検出結果に基づい
て、前記制御データを強制的に初期化する異常制御防止手段」との記載があり、発
明の詳細な説明には、①「マイクロコンピュータ９６は、・・・リードオンリメモ
リ（ＲＯＭ）９８と・・・ランダムアクセスメモリ（ＲＡＭ）１００とを含む。」
（４頁左下欄３行から６行）、②「制御回路に電源が投入されることにより、マイ
クロコンピュータ９６は、ＲＯＭ９8に書込まれた制御プログラムに基づいて動作を
開始する」（５頁右下欄１０行から１３行）、及び③「４ｍｓごとに与えられる割
込クロック信号に基づいて、・・・ＲＡＭ１００に設定されたデータに異常がない
かどうかが判定される。そして、異常が発見された時点で、ＲＡＭ１００に設定さ
れたすべてのデータを書換えるための初期設定ルーチンへジャンプするようにされ
ている。」（７頁左上欄４行から１１行）との記載がある。
上記③の記載における「ＲＡＭ１００に設定されたデータに異常がないかどうか
の判定」が「制御データの異常を検出する手段」（特許請求の範囲）に当たり、
「異常が発見された時点で、ＲＡＭ１００に設定されたすべてのデータを書換える
ための初期設定ルーチンへジャンプするようにされている」ことが「前記制御デー
タを強制的に初期化する異常制御防止手段」（特許請求の範囲）に当たることは明
らかである。
(2) 以上のとおり、刊行物２における「制御データの異常」とは、マイクロコ
ンピュータ９６がＲＯＭ９8に書き込まれた制御プログラムに基づいて動作を開始し
た後、ＲＡＭ１００に書き込まれたデータに異常があることであるから、本件発明
における「制御手順が正常に実行されない場合」に相当すると認められる。
そうすると、刊行物発明２の「異常制御防止手段」は、その信号が第４図のリセ
ット端子（暴走Reset 信号及びPower on Reset信号が入力される位置）に入力され
るものでない点を除いては、本件発明の「演算監視手段」と異ならないものと認め
られる。
(3) しかし、刊行物発明２の「異常制御防止手段」は、前記認定のとおり、
「ＲＡＭ１００に設定されたデータに異常がないかどうかの判定」に基づいて動作
するものであるから、ＲＯＭ９8に書き込まれた制御プログラムの一環としてマイク
ロコンピュータ９６の内部に設けられた手段と解するべきであり、この点から「マ
イクロコンピュータ９６」の外部の「暴走防止回路１１４」は、「異常制御防止手
段」と認めることができない。「暴走防止回路１１４」が「異常制御防止手段」と
異なるものであることは、第４図で、暴走防止回路１１４からマイクロコンピュー
タ９６に向けた矢線は示されているものの、その逆の矢線が示されておらず、した
がって、暴走防止回路１１４においてＲＡＭ１００のデータを検出し得ないことか
らも明らかである。
なお、刊行物発明２の「暴走防止回路１１４」については、決定に摘示された
「暴走防止回路１１４からは暴走防止信号が与えられる。暴走防止回路１１４は、
マイクロコンピュータ９６の制御の暴走を、ハード面から防止するための回路であ
る。」との記載しかなく、「ハード面から防止するための回路」であること以外は
その詳細が不明である。
いずれにしても、刊行物２発明においては、本件発明の「演算監視手段」と同一
の機能を有すると認められる「異常制御防止手段」が別途設けられているのである
から、「暴走防止回路１１４」を本件発明の「演算監視手段」に相当するものとみ
る余地はない。
(4) 以上によれば、「暴走防止回路１１４は、『マイクロコンピュータ、つま
り、演算処理手段に対する初期化命令を実行させるためのリセット信号を演算処理
手段のリセット端子に入力する演算監視手段』であると認められる」との決定の認
定は誤りであり、これに基づく「刊行物１および刊行物２に記載された発明は、パ
チンコ機の制御装置の技術分野で共通する発明であることから、刊行物１と刊行物
別な困難性がないものと認める。」という決定の判断も誤りである可能性があると
いわざるを得ない。
よって、取消事由２には理由がある。
(5) なお、以上検討したところによれば、刊行物発明２の「異常制御防止手
段」と本件発明の「演算監視手段」との間には、リセット端子に入力するか否かの
点を除いて相違がないから、刊行物発明１に刊行物発明２を組み合わせ、その際に
「異常制御防止手段」からの信号をリセット端子に入力することにより本件発明の
構成に至る可能性はあるが、そのことが当業者に想到容易であるか否かは特許庁に
おいて判断されていない事項であるから、改めて審判において審理することが相当
である。
第６ 結論
以上のとおり、取消事由２は理由があり、決定は本件発明と刊行物発明１との相
違点についての判断の前提となる認定を誤ったものというべきである。この誤り
は、決定の結論に影響を及ぼし得るものであるから、決定を取り消すこととし、主
文のとおり判決する。
東京高等裁判所第１８民事部
裁判長裁判官 永 井 紀 昭
裁判官 塩 月 秀 平
裁判官 古 城 春 実
