headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
九大子会社、EUV光照射と解析評価の新会社設立（EE Times Japan）,https://news.yahoo.co.jp/articles/c1a612b52f3b8c1b1c197465a3558ec0fbe20280,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240729-00000053-it_eetimes-000-1-view.jpg?exp=10800,2024-07-29T11:22:50+09:00,2024-07-29T11:22:50+09:00,EE Times Japan,it_eetimes,EE Times Japan,600,\n（写真：EE Times Japan）\n九州大学は、100％子会社の「九大OIP」が、EUV（極端紫外線）照射と解析評価サービスを提供する事業会社「EUVフォトン」を2024年7月29日付で設立すると発表した。新会社ではEUV光の照射に加え、照射結果を解析評価できる人材の育成にも取り組む。\n\n 最先端の半導体開発や製造工程では、「EUV光」が不可欠となっており、最先端工場では既に、EUV露光装置の導入も始まっている。実用化EUV光源は、九州大学の岡田龍雄教授（現在は九州大学名誉教授）らが、2005年に論文発表した技術が基盤となっている。ところが、EUV光を利用したその後の研究開発は、海外の試験研究機関に頼っているのが現状だという。\n\n そこで九州大学は、来るべきEUV光時代を見据えEUV光照射と解析評価を、国内で行っていくための会社を設立することにした。新会社ではこれまで九州大学が蓄積してきたEUV光照射に必要な研究成果やノウハウ、人材、導入済みの評価用設備などを活用していく。\n\n 新会社は、「EUVフォトン」で、資本金は100万円。本社は福岡県福岡市に置く。半導体材料メーカーや素材メーカー、デバイスメーカー、半導体製造装置メーカーなどを対象に、2025年度中にも、照射サービスを始める。加えて、教育や人材育成にも取り組む予定である。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240729-00000053-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],['https://news.yahoo.co.jp/articles/c1a612b52f3b8c1b1c197465a3558ec0fbe20280/images/000']
銅配線を2nmノード以下に微細化、Appliedが新材料（EE Times Japan）,https://news.yahoo.co.jp/articles/3960b709647783ce53d01daca9f80d933bd852aa,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240729-00000056-it_eetimes-000-1-view.jpg?exp=10800,2024-07-29T11:38:51+09:00,2024-07-29T11:38:51+09:00,EE Times Japan,it_eetimes,EE Times Japan,2726,\n配線を形成するために、エンジニアは絶縁材料の薄膜に回路上のトレンチをエッチングし、そこに金属の薄いスタックでトレンチを裏打ちする。この金属スタックには通常、銅がチップに侵入するのを防ぐバリア層、銅の蒸着を促進するライナー層、最後に信号配線を完成させるバルク銅が含まれる［クリックで拡大］ 出所：Applied Materials\nApplied Materialsが、銅配線を2nmロジックノード以降へと微細化し、抵抗を最大25%低減することで、チップのワット当たりの性能を向上させる新材料を発表した。改良されたLow-k（低誘電率）絶縁材料を用いたこの新材料は、チップの静電容量を低減し、3D積層ロジック／DRAMチップの高強度化も実現する。\n最新のBlack Diamondは3Dロジックやメモリのスタッキングの機械的強度を高めながら、2nmノード以下へのスケーリング実現をサポートする［クリックで拡大］ 出所：Applied Materials\nApplied Materialsは、米国カリフォルニア州サンフランシスコで2024年7月9～11日に開催された「SEMICON West 2024」で、銅配線を2nmノード以下に微細化する材料工学の進歩を発表した。しかし、なぜ今、このような材料工学の取り組みが重要なのだろうか？\n\n Applied Materialsの技術担当バイスプレジデントを務めるMehul Naik氏は、自身のブログで、「チップやシステムの効率を劇的に改善しなければ、AI（人工知能）コンピューティングの成長は電力網の限界に阻まれる可能性がある」と述べている。以下で、その根拠を詳しく見ていく。\n配線の微細化における課題に対処\nパターニングの進歩とそれに続くリソグラフィの継続的な微細化によって、チップ上にこれまで以上に微細なトランジスタを形成することが可能になった。しかし、半導体メーカーは世代ごとにトランジスタの微細化を続けると同時に、配線用のトレンチも縮小しなければならない。また、半導体メーカーが配線の微細化を進めると、バリアとライナーが配線に利用できる空間に占める割合が大きくなる。\n\n その結果、残りのスペースに低抵抗かつボイドフリーの銅配線を形成することは物理的に困難になる。これは、配線が細くなると、電気抵抗が増加するためだ。さらに、配線同士がより近くなり、配線間の絶縁誘電体が減少すると、静電容量と電気的クロストークが増加し、信号の遅延とひずみが発生する。こうした配線の微細化の問題の結果、チップの動作が遅くなり、消費電力が増加する。\n\n Samsung Electronicsのバイスプレジデント兼ファウンドリー開発チームの責任者を務めるSun-Jung Kim氏は、「パターニングの進歩によってデバイスの微細化が進む一方で、相互接続配線の抵抗や静電容量、信頼性などの他の点では、重要な課題が残っている」と述べている。同氏は、これらの課題を克服するには、材料工学のイノベーションが必要だと訴えている。\n\n 半導体業界はこれまで、トランジスタ層に最も近い微細な配線の材料イノベーションを通じて、ワット当たりの性能の課題に対処してきた。20年以上前に、配線間の絶縁材料として低誘電率、つまり「Low-k」誘電体が導入され、アルミニウム配線が銅配線に置き換えられた。\n\n Low-k誘電体と銅の組み合わせは、新たな材料と材料工学技術によって継続的に促進され、半導体産業の主力となった。しかし、2nm以下に微細化すると、誘電体材料が薄くなり、チップの機械的強度が低下してしまう。さらに、銅配線を細くすると電気抵抗が急増するため、チップの性能が低下し、消費電力が増加する可能性がある。\nLow-k絶縁材料「Black Diamond」を強化\nこうした課題に対応するため、より微細なノード向けに低抵抗の銅配線を微細化できるような、新しい材料ソリューションが必要となる。Applied Materialsの半導体製品グループのプレジデントを務めるPrabu Raja氏は、「これらのLow-k誘電体材料は、3Dスタッキングを新たな高みに引き上げるために、静電容量を低減し、チップを強化するはずだ。AI時代には、よりエネルギー効率の高いコンピューティングが必要であり、チップの配線とスタッキングは性能と消費電力にとって非常に重要だ」と述べている。\n\n Applied MaterialsのLow-k絶縁材料「Black Diamond」は数十年の実績がある。誘電率定数（k値）が低く、電荷の蓄積を抑えるよう加工されたこの薄膜材料で銅線を覆うことで、電力消費の増大と電気信号間の干渉を抑えることが可能となる。同社が今回発表したのは、2nmノード以下の微細化の実現に向けて、最小k値をさらに引き下げたBlack Diamondの強化版だ。\n\n 強化版Black Diamondは、機械的強度も向上している。機械的強度は、半導体メーカーやシステム企業が3Dロジックやメモリのスタッキングを進める上で極めて重要となる。Applied Materialsによると、複数のロジックおよびDRAMメーカーがこの最新のBlack Diamond技術を採用しているという。\n6つの異なる技術を1つの高真空システムに統合\nApplied MaterialsはSEMICON West 2024で、6つの異なる技術を1つの高真空システムに統合した「Integrated Materials Solution（IMS）」も発表した。これには、半導体メーカーが銅配線を2nmノード以下に微細化できるようにする材料の組み合わせも含まれる。\n\n これは、ルテニウムとコバルトを組み合わせた二元金属（RuCo）を用いたもので、ライナー厚を33％減らし2nmにするとともに、表面特性を改良してボイドフリーの銅リフローを可能にし、電線抵抗を最大25％引き下げてチップのパフォーマンスと消費電力を改善する。\n\n 近年、パターニングの進歩やそれに伴うチップのリソグラフィのスケーリングが話題になっているが、ノードの微細化は、銅配線が物理的なスケーリングの限界に達することにもつながる。ここで概説した材料工学の進歩は、銅配線を2nmノード以下に微細化することで、チップのワット当たりの性能を向上させるように設計されている。\n\n※米国EDNの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240729-00000056-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/3960b709647783ce53d01daca9f80d933bd852aa/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2407/29/l_jn20240729am002.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240729-056&utm_term=it_eetimes-sci&utm_content=img']"
