Welcher der folgenden regulären Ausdrücke ist äquivalent zu (beschreibt die gleiche Menge von Zeichenketten wie) (a* + b)*(c + d)?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"Eine bestimmte Pipeline-RISC-Maschine verfügt über 8 Allzweckregister R0, R1, . . . , R7 und unterstützt die folgenden Operationen.
ADD Rs1, Rs2, Rd Addiere Rs1 zu Rs2 und lege die Summe in Rd
MUL Rs1, Rs2, Rd Multipliziere Rs1 mit Rs2 und lege das Produkt in Rd
Eine Operation dauert normalerweise einen Zyklus; allerdings benötigt eine Operation zwei Zyklen, wenn sie ein Ergebnis produziert, das von der unmittelbar folgenden Operation in einer Operationssequenz benötigt wird. Betrachten Sie den Ausdruck AB + ABC + BC, wobei die Variablen A, B, C in den Registern R0, R1, R2 gespeichert sind. Wenn der Inhalt dieser drei Register nicht verändert werden darf, wie viele Taktzyklen sind mindestens für eine Operationssequenz erforderlich, die den Wert von AB + ABC + BC berechnet?",5,6,7,8,B
"Das Singleton-Entwurfsmuster wird verwendet, um zu garantieren, dass nur eine einzige Instanz einer Klasse instanziiert werden kann. Welche der folgenden Aussagen ist/sind für dieses Entwurfsmuster zutreffend?
I. Die Singleton-Klasse hat eine statische Fabrikmethode, um ihre Instanz bereitzustellen.
II. Die Singleton-Klasse kann eine Unterklasse einer anderen Klasse sein.
III. Die Singleton-Klasse hat einen privaten Konstruktor.",Ich nur,II nur,Nur III,"I, II und III",D
"Ein Compiler generiert Code für die folgende Zuweisungsanweisung.
G := (A + B) * C - (D + E) * F
Die Zielmaschine verfügt über einen einzelnen Akkumulator und einen Einzeladress-Befehlssatz, bestehend aus den Befehlen Laden, Speichern, Addieren, Subtrahieren und Multiplizieren. Bei den arithmetischen Operationen wird der linke Operand aus dem Akkumulator entnommen und das Ergebnis erscheint im Akkumulator. Die kleinstmögliche Anzahl von Befehlen im resultierenden Code ist",5,6,7,9,D
"Betrachten Sie ein Computerdesign, bei dem mehrere Prozessoren, jeder mit einem privaten Cache-Speicher, einen gemeinsamen globalen Speicher über einen einzigen Bus nutzen. Dieser Bus ist die kritische Systemressource. Jeder Prozessor kann eine Anweisung alle 500 Nanosekunden ausführen, solange Speicherzugriffe durch seinen lokalen Cache bedient werden. Wenn ein Cache-Miss auftritt, wird der Prozessor um zusätzliche 2.000 Nanosekunden verzögert. Während der Hälfte dieser zusätzlichen Verzögerung ist der Bus der Bedienung des Cache-Miss gewidmet. Während der anderen Hälfte kann der Prozessor nicht fortfahren, aber der Bus ist frei, um Anfragen von anderen Prozessoren zu bedienen. Im Durchschnitt benötigt jede Anweisung 2 Speicherzugriffe. Im Durchschnitt treten Cache-Misses bei 1 Prozent der Zugriffe auf. Welchen Anteil der Kapazität des Busses würde ein einzelner Prozessor verbrauchen, wenn man Verzögerungen aufgrund von Konkurrenz durch andere Prozessoren ignoriert?",1/50,1/27,1/25,27.2.,B
