Timing Analyzer report for counter_demo
Fri Oct 25 10:18:32 2019
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clock'
 23. Slow 1200mV 0C Model Hold: 'clock'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clock'
 31. Fast 1200mV 0C Model Hold: 'clock'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.1 Build 646 04/11/2019 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; counter_demo                                            ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; counter_demo.sdc ; OK     ; Fri Oct 25 10:18:31 2019 ;
+------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 217.3 MHz ; 217.3 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; 15.398 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 9.755 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.398 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.519      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.454 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.082     ; 4.462      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.613 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.304      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.621 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.296      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.711 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 20.000       ; -0.080     ; 4.207      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.713 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.081     ; 4.204      ;
; 15.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.180      ;
; 15.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.180      ;
; 15.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.180      ;
; 15.737 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.081     ; 4.180      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.674      ;
; 0.486 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.752      ;
; 0.487 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.753      ;
; 0.491 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.757      ;
; 0.654 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.081      ; 0.948      ;
; 0.712 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.978      ;
; 0.714 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 0.980      ;
; 0.971 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.239      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.242      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.251      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.256      ;
; 0.989 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.258      ;
; 0.990 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.260      ;
; 1.092 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.082      ; 1.360      ;
; 1.093 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.081      ; 1.362      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.53 MHz ; 237.53 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 15.790 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.776 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.790 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.072     ; 4.137      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.817 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.073     ; 4.109      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.973 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.954      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 15.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.942      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.070 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 20.000       ; -0.071     ; 3.858      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.097 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 20.000       ; -0.072     ; 3.830      ;
; 16.098 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.829      ;
; 16.098 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.829      ;
; 16.098 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.829      ;
; 16.098 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.072     ; 3.829      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.608      ;
; 0.439 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.682      ;
; 0.439 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.682      ;
; 0.442 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.685      ;
; 0.598 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.072      ; 0.866      ;
; 0.649 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.892      ;
; 0.651 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.072      ; 0.894      ;
; 0.883 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.136      ;
; 0.899 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.145      ;
; 0.901 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.147      ;
; 0.982 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.072      ; 1.231      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; 17.806 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 9.437 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.806 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.139      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.829 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.043     ; 2.115      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.869 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.076      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.904 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.041      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.923 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.022      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.925 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 20.000       ; -0.042     ; 2.020      ;
; 17.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.018      ;
; 17.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.018      ;
; 17.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.018      ;
; 17.926 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 20.000       ; -0.043     ; 2.018      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.314      ;
; 0.222 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.348      ;
; 0.222 ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.348      ;
; 0.230 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:1:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.356      ;
; 0.297 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.428      ;
; 0.310 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.436      ;
; 0.333 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:2:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.459      ;
; 0.335 ; sync_counter:sync_C|ff_jk:\ff:0:f|jkffe_inst                                    ; sync_counter:sync_C|ff_jk:\ff:3:f|jkffe_inst                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.461      ;
; 0.445 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.572      ;
; 0.447 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.575      ;
; 0.457 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[25] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.587      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[0]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[2]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[16] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[8]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[4]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[6]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[14] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[22] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[10] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[12] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[18] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[20] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[24] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[30] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[26] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[28] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.589      ;
; 0.508 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.635      ;
; 0.510 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[15] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[5]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[1]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[3]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[7]  ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[9]  ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[23] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[31] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[11] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[13] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[17] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[19] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[21] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[27] ; enableGen:ena_Gen|lpm_counter:clkCount_rtl_0|cntr_jq7:auto_generated|safe_q[29] ; clock        ; clock       ; 0.000        ; 0.042      ; 0.637      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 15.398 ; 0.181 ; N/A      ; N/A     ; 9.437               ;
;  clock           ; 15.398 ; 0.181 ; N/A      ; N/A     ; 9.437               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex0_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex0_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex1_n[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key3_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex0_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex0_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex0_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex1_n[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex1_n[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hex1_n[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1598     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1598     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key3_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hex0_n[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key3_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hex0_n[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex0_n[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex1_n[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.1 Build 646 04/11/2019 SJ Standard Edition
    Info: Processing started: Fri Oct 25 10:18:29 2019
Info: Command: quartus_sta counter_demo -c counter_demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'counter_demo.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.398               0.000 clock 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.755               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 15.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.790               0.000 clock 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.776
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.776               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 17.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.806               0.000 clock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.437               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 916 megabytes
    Info: Processing ended: Fri Oct 25 10:18:32 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


