TimeQuest Timing Analyzer report for DLX
Sun Aug 11 22:13:36 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Setup: 'sterowanie:c1|state.m28'
 14. Slow Model Setup: 'sterowanie:c1|state.m102'
 15. Slow Model Setup: 'ALU:c2|ZF'
 16. Slow Model Hold: 'sterowanie:c1|state.m102'
 17. Slow Model Hold: 'sterowanie:c1|state.m28'
 18. Slow Model Hold: 'ALU:c2|ZF'
 19. Slow Model Hold: 'CLK'
 20. Slow Model Minimum Pulse Width: 'sterowanie:c1|state.m102'
 21. Slow Model Minimum Pulse Width: 'CLK'
 22. Slow Model Minimum Pulse Width: 'ALU:c2|ZF'
 23. Slow Model Minimum Pulse Width: 'sterowanie:c1|state.m28'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'CLK'
 34. Fast Model Setup: 'sterowanie:c1|state.m28'
 35. Fast Model Setup: 'sterowanie:c1|state.m102'
 36. Fast Model Setup: 'ALU:c2|ZF'
 37. Fast Model Hold: 'sterowanie:c1|state.m28'
 38. Fast Model Hold: 'sterowanie:c1|state.m102'
 39. Fast Model Hold: 'ALU:c2|ZF'
 40. Fast Model Hold: 'CLK'
 41. Fast Model Minimum Pulse Width: 'CLK'
 42. Fast Model Minimum Pulse Width: 'sterowanie:c1|state.m102'
 43. Fast Model Minimum Pulse Width: 'ALU:c2|ZF'
 44. Fast Model Minimum Pulse Width: 'sterowanie:c1|state.m28'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Setup Transfers
 55. Hold Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DLX                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DLX.sdc       ; OK     ; Sun Aug 11 22:13:26 2019 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ALU:c2|ZF                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ALU:c2|ZF }                ;
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; sterowanie:c1|state.m28  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sterowanie:c1|state.m28 }  ;
; sterowanie:c1|state.m102 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sterowanie:c1|state.m102 } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 3.4 MHz    ; 3.4 MHz         ; sterowanie:c1|state.m28  ;      ;
; 3.46 MHz   ; 3.46 MHz        ; sterowanie:c1|state.m102 ;      ;
; 6.36 MHz   ; 6.36 MHz        ; CLK                      ;      ;
; 114.39 MHz ; 114.39 MHz      ; ALU:c2|ZF                ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+--------------------------+----------+---------------+
; Clock                    ; Slack    ; End Point TNS ;
+--------------------------+----------+---------------+
; CLK                      ; -156.356 ; -167093.308   ;
; sterowanie:c1|state.m28  ; -150.325 ; -5121.472     ;
; sterowanie:c1|state.m102 ; -148.799 ; -172.587      ;
; ALU:c2|ZF                ; -8.946   ; -277.372      ;
+--------------------------+----------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; sterowanie:c1|state.m102 ; -1.278 ; -1.994        ;
; sterowanie:c1|state.m28  ; -1.218 ; -13.097       ;
; ALU:c2|ZF                ; -0.459 ; -3.801        ;
; CLK                      ; 0.391  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; sterowanie:c1|state.m102 ; -1.587 ; -25.816       ;
; CLK                      ; -1.380 ; -1168.380     ;
; ALU:c2|ZF                ; 0.500  ; 0.000         ;
; sterowanie:c1|state.m28  ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                         ;
+----------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -156.356 ; sterowanie:c1|state.m30  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.616     ; 156.776    ;
; -155.920 ; sterowanie:c1|state.m29  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.616     ; 156.340    ;
; -155.879 ; sterowanie:c1|state.m70  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.660     ; 156.255    ;
; -155.839 ; sterowanie:c1|state.m61  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.616     ; 156.259    ;
; -155.824 ; sterowanie:c1|state.m109 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.032     ; 156.828    ;
; -155.748 ; sterowanie:c1|state.m80  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 156.364    ;
; -155.748 ; sterowanie:c1|state.m65  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.616     ; 156.168    ;
; -155.740 ; sterowanie:c1|state.m106 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 156.356    ;
; -155.712 ; sterowanie:c1|state.m81  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 156.328    ;
; -155.634 ; sterowanie:c1|state.m104 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 156.293    ;
; -155.524 ; sterowanie:c1|state.m93  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 156.199    ;
; -155.488 ; sterowanie:c1|state.m105 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 156.104    ;
; -155.457 ; sterowanie:c1|state.m69  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.384     ; 156.109    ;
; -155.426 ; sterowanie:c1|state.m110 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.032     ; 156.430    ;
; -155.414 ; sterowanie:c1|state.m88  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 156.030    ;
; -155.377 ; sterowanie:c1|state.m90  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.993    ;
; -155.348 ; sterowanie:c1|state.m83  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 156.023    ;
; -155.330 ; sterowanie:c1|state.m46  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.332     ; 156.034    ;
; -155.318 ; sterowanie:c1|state.m85  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 155.993    ;
; -155.292 ; sterowanie:c1|state.m68  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.660     ; 155.668    ;
; -155.280 ; sterowanie:c1|state.m92  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.896    ;
; -155.277 ; sterowanie:c1|state.m54  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.358     ; 155.955    ;
; -155.257 ; sterowanie:c1|state.m103 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.873    ;
; -155.246 ; sterowanie:c1|state.m42  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.905    ;
; -155.244 ; sterowanie:c1|state.m86  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.860    ;
; -155.222 ; sterowanie:c1|state.m91  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 155.897    ;
; -155.212 ; Rejestry:c3|IR[22]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.002     ; 156.246    ;
; -155.158 ; sterowanie:c1|state.m82  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.774    ;
; -155.117 ; sterowanie:c1|state.m87  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.733    ;
; -155.030 ; sterowanie:c1|state.m44  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.358     ; 155.708    ;
; -155.018 ; sterowanie:c1|state.m89  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 155.693    ;
; -155.014 ; sterowanie:c1|state.m50  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.332     ; 155.718    ;
; -155.008 ; sterowanie:c1|state.m84  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.420     ; 155.624    ;
; -155.004 ; sterowanie:c1|state.m41  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.663    ;
; -154.908 ; sterowanie:c1|state.m107 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.361     ; 155.583    ;
; -154.880 ; sterowanie:c1|state.m60  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.790    ;
; -154.862 ; sterowanie:c1|state.m47  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.521    ;
; -154.816 ; sterowanie:c1|state.m45  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.475    ;
; -154.777 ; sterowanie:c1|state.m49  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.436    ;
; -154.707 ; sterowanie:c1|state.m43  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.366    ;
; -154.663 ; sterowanie:c1|state.m51  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.322    ;
; -154.631 ; sterowanie:c1|state.m53  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.290    ;
; -154.600 ; sterowanie:c1|state.m22  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.358     ; 155.278    ;
; -154.595 ; Rejestry:c3|IR[0]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.007     ; 155.624    ;
; -154.535 ; Rejestry:c3|IR[4]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.029     ; 155.542    ;
; -154.525 ; sterowanie:c1|state.m0   ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.660     ; 154.901    ;
; -154.513 ; sterowanie:c1|state.m24  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.423    ;
; -154.468 ; Rejestry:c3|IR[1]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.005     ; 155.499    ;
; -154.453 ; sterowanie:c1|state.m55  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.112    ;
; -154.428 ; sterowanie:c1|state.m67  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.338    ;
; -154.419 ; sterowanie:c1|state.m52  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 155.078    ;
; -154.357 ; Rejestry:c3|IR[24]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 155.363    ;
; -154.297 ; sterowanie:c1|state.m48  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 154.956    ;
; -154.264 ; Rejestry:c3|IR[23]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 155.270    ;
; -154.232 ; sterowanie:c1|state.m30  ; Rejestry:c3|R17[22] ; CLK          ; CLK         ; 1.000        ; -0.612     ; 154.656    ;
; -154.231 ; sterowanie:c1|state.m30  ; Rejestry:c3|R16[22] ; CLK          ; CLK         ; 1.000        ; -0.612     ; 154.655    ;
; -154.227 ; Rejestry:c3|IR[16]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.007     ; 155.256    ;
; -154.211 ; sterowanie:c1|state.m63  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.121    ;
; -154.187 ; sterowanie:c1|state.m30  ; Rejestry:c3|R3[14]  ; CLK          ; CLK         ; 1.000        ; -0.604     ; 154.619    ;
; -154.184 ; sterowanie:c1|state.m30  ; Rejestry:c3|R7[14]  ; CLK          ; CLK         ; 1.000        ; -0.604     ; 154.616    ;
; -154.170 ; sterowanie:c1|state.m40  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.377     ; 154.829    ;
; -154.167 ; sterowanie:c1|state.m10  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.033     ; 155.170    ;
; -154.155 ; Rejestry:c3|IR[13]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 155.161    ;
; -154.144 ; sterowanie:c1|state.m20  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.054    ;
; -154.107 ; Rejestry:c3|PC[6]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 155.137    ;
; -154.098 ; sterowanie:c1|state.m23  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 155.008    ;
; -154.066 ; Rejestry:c3|PC[3]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 155.096    ;
; -154.065 ; sterowanie:c1|state.m30  ; Rejestry:c3|R11[18] ; CLK          ; CLK         ; 1.000        ; -0.598     ; 154.503    ;
; -154.057 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[18] ; CLK          ; CLK         ; 1.000        ; -0.598     ; 154.495    ;
; -154.041 ; Rejestry:c3|IR[3]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.013     ; 155.064    ;
; -154.038 ; sterowanie:c1|state.m30  ; Rejestry:c3|R20[18] ; CLK          ; CLK         ; 1.000        ; -0.603     ; 154.471    ;
; -154.022 ; Rejestry:c3|PC[0]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 155.052    ;
; -154.021 ; sterowanie:c1|state.m30  ; Rejestry:c3|R19[18] ; CLK          ; CLK         ; 1.000        ; -0.597     ; 154.460    ;
; -154.016 ; sterowanie:c1|state.m21  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.126     ; 154.926    ;
; -154.012 ; sterowanie:c1|state.m30  ; Rejestry:c3|R24[18] ; CLK          ; CLK         ; 1.000        ; -0.622     ; 154.426    ;
; -154.008 ; sterowanie:c1|state.m30  ; Rejestry:c3|R10[16] ; CLK          ; CLK         ; 1.000        ; -0.623     ; 154.421    ;
; -154.005 ; Rejestry:c3|IR[10]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.012     ; 155.029    ;
; -154.001 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[22] ; CLK          ; CLK         ; 1.000        ; -0.614     ; 154.423    ;
; -153.987 ; sterowanie:c1|state.m30  ; Rejestry:c3|R9[16]  ; CLK          ; CLK         ; 1.000        ; -0.602     ; 154.421    ;
; -153.975 ; sterowanie:c1|state.m30  ; Rejestry:c3|R30[11] ; CLK          ; CLK         ; 1.000        ; -0.605     ; 154.406    ;
; -153.972 ; sterowanie:c1|state.m30  ; Rejestry:c3|R15[11] ; CLK          ; CLK         ; 1.000        ; -0.620     ; 154.388    ;
; -153.971 ; sterowanie:c1|state.m30  ; Rejestry:c3|R14[11] ; CLK          ; CLK         ; 1.000        ; -0.620     ; 154.387    ;
; -153.970 ; sterowanie:c1|state.m30  ; Rejestry:c3|R6[16]  ; CLK          ; CLK         ; 1.000        ; -0.599     ; 154.407    ;
; -153.961 ; sterowanie:c1|state.m30  ; Rejestry:c3|R14[26] ; CLK          ; CLK         ; 1.000        ; -0.601     ; 154.396    ;
; -153.958 ; sterowanie:c1|state.m30  ; Rejestry:c3|R18[18] ; CLK          ; CLK         ; 1.000        ; -0.606     ; 154.388    ;
; -153.958 ; sterowanie:c1|state.m30  ; Rejestry:c3|R3[26]  ; CLK          ; CLK         ; 1.000        ; -0.601     ; 154.393    ;
; -153.951 ; sterowanie:c1|state.m30  ; Rejestry:c3|R7[22]  ; CLK          ; CLK         ; 1.000        ; -0.594     ; 154.393    ;
; -153.947 ; sterowanie:c1|state.m30  ; Rejestry:c3|R6[22]  ; CLK          ; CLK         ; 1.000        ; -0.594     ; 154.389    ;
; -153.943 ; sterowanie:c1|state.m30  ; Rejestry:c3|R19[14] ; CLK          ; CLK         ; 1.000        ; -0.628     ; 154.351    ;
; -153.943 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[14] ; CLK          ; CLK         ; 1.000        ; -0.611     ; 154.368    ;
; -153.943 ; sterowanie:c1|state.m66  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.033     ; 154.946    ;
; -153.942 ; sterowanie:c1|state.m30  ; Rejestry:c3|R23[14] ; CLK          ; CLK         ; 1.000        ; -0.611     ; 154.367    ;
; -153.942 ; sterowanie:c1|state.m30  ; Rejestry:c3|R18[14] ; CLK          ; CLK         ; 1.000        ; -0.628     ; 154.350    ;
; -153.932 ; Rejestry:c3|PC[1]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 154.962    ;
; -153.931 ; sterowanie:c1|state.m30  ; Rejestry:c3|R29[26] ; CLK          ; CLK         ; 1.000        ; -0.603     ; 154.364    ;
; -153.928 ; sterowanie:c1|state.m30  ; Rejestry:c3|R25[16] ; CLK          ; CLK         ; 1.000        ; -0.614     ; 154.350    ;
; -153.923 ; sterowanie:c1|state.m30  ; Rejestry:c3|R30[16] ; CLK          ; CLK         ; 1.000        ; -0.606     ; 154.353    ;
; -153.923 ; sterowanie:c1|state.m30  ; Rejestry:c3|R29[16] ; CLK          ; CLK         ; 1.000        ; -0.606     ; 154.353    ;
; -153.917 ; sterowanie:c1|state.m30  ; Rejestry:c3|R16[18] ; CLK          ; CLK         ; 1.000        ; -0.607     ; 154.346    ;
; -153.916 ; sterowanie:c1|state.m30  ; Rejestry:c3|R17[18] ; CLK          ; CLK         ; 1.000        ; -0.607     ; 154.345    ;
+----------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sterowanie:c1|state.m28'                                                                                                 ;
+----------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+
; Slack    ; From Node                ; To Node             ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+
; -150.325 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.694      ; 151.543    ;
; -149.982 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.543      ; 151.197    ;
; -149.889 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.694      ; 151.107    ;
; -149.848 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.650      ; 151.022    ;
; -149.820 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.700      ; 151.074    ;
; -149.808 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.694      ; 151.026    ;
; -149.793 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.278      ; 151.595    ;
; -149.717 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 151.131    ;
; -149.717 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.694      ; 150.935    ;
; -149.709 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 151.123    ;
; -149.681 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 151.095    ;
; -149.678 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.670      ; 150.876    ;
; -149.661 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.677      ; 150.881    ;
; -149.616 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.865    ;
; -149.603 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.933      ; 151.060    ;
; -149.566 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.686      ; 150.807    ;
; -149.546 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.543      ; 150.761    ;
; -149.505 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.499      ; 150.676    ;
; -149.498 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[16] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.550      ; 150.683    ;
; -149.493 ; sterowanie:c1|state.m93  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.949      ; 150.966    ;
; -149.465 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.543      ; 150.680    ;
; -149.460 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[26] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.688    ;
; -149.457 ; sterowanie:c1|state.m105 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.871    ;
; -149.450 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.127      ; 151.249    ;
; -149.426 ; sterowanie:c1|state.m69  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.926      ; 150.876    ;
; -149.422 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[22] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.679      ; 150.613    ;
; -149.403 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[25] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.675      ; 150.612    ;
; -149.395 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.278      ; 151.197    ;
; -149.384 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.700      ; 150.638    ;
; -149.383 ; sterowanie:c1|state.m88  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.797    ;
; -149.374 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.785    ;
; -149.374 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.543      ; 150.589    ;
; -149.366 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.777    ;
; -149.346 ; sterowanie:c1|state.m90  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.760    ;
; -149.343 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.656      ; 150.553    ;
; -149.338 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.749    ;
; -149.317 ; sterowanie:c1|state.m83  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.949      ; 150.790    ;
; -149.303 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.700      ; 150.557    ;
; -149.299 ; sterowanie:c1|state.m46  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.978      ; 150.801    ;
; -149.288 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.284      ; 151.126    ;
; -149.287 ; sterowanie:c1|state.m85  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.949      ; 150.760    ;
; -149.261 ; sterowanie:c1|state.m68  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.650      ; 150.435    ;
; -149.260 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.782      ; 150.714    ;
; -149.249 ; sterowanie:c1|state.m92  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.663    ;
; -149.246 ; sterowanie:c1|state.m54  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.952      ; 150.722    ;
; -149.242 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.670      ; 150.440    ;
; -149.226 ; sterowanie:c1|state.m103 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.640    ;
; -149.225 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.677      ; 150.445    ;
; -149.215 ; sterowanie:c1|state.m42  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.933      ; 150.672    ;
; -149.213 ; sterowanie:c1|state.m86  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.627    ;
; -149.212 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.896      ; 150.662    ;
; -149.212 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.700      ; 150.466    ;
; -149.204 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.896      ; 150.654    ;
; -149.201 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.626      ; 150.355    ;
; -149.191 ; sterowanie:c1|state.m91  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.949      ; 150.664    ;
; -149.184 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.633      ; 150.360    ;
; -149.181 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[29] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.692      ; 150.416    ;
; -149.181 ; Rejestry:c3|IR[22]       ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.308      ; 151.013    ;
; -149.180 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.429    ;
; -149.176 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.896      ; 150.626    ;
; -149.161 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[21] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.684      ; 150.392    ;
; -149.161 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.670      ; 150.359    ;
; -149.150 ; sterowanie:c1|state.m93  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.798      ; 150.620    ;
; -149.146 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.254      ; 150.928    ;
; -149.144 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.677      ; 150.364    ;
; -149.139 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.644      ; 150.344    ;
; -149.130 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.686      ; 150.371    ;
; -149.129 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.261      ; 150.933    ;
; -149.127 ; sterowanie:c1|state.m82  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.541    ;
; -149.114 ; sterowanie:c1|state.m105 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.525    ;
; -149.099 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.348    ;
; -149.098 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.939      ; 150.591    ;
; -149.089 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.642      ; 150.286    ;
; -149.086 ; sterowanie:c1|state.m87  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.890      ; 150.500    ;
; -149.084 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.272      ; 150.917    ;
; -149.083 ; sterowanie:c1|state.m69  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.775      ; 150.530    ;
; -149.070 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.866      ; 150.464    ;
; -149.070 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.670      ; 150.268    ;
; -149.062 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[16] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.550      ; 150.247    ;
; -149.062 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.866      ; 150.456    ;
; -149.053 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.873      ; 150.469    ;
; -149.053 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.677      ; 150.273    ;
; -149.052 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.127      ; 150.851    ;
; -149.051 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[18] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.557      ; 150.279    ;
; -149.049 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.686      ; 150.290    ;
; -149.045 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.873      ; 150.461    ;
; -149.040 ; sterowanie:c1|state.m88  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.451    ;
; -149.034 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 2.270      ; 150.859    ;
; -149.034 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.866      ; 150.428    ;
; -149.024 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[26] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.252    ;
; -149.021 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[16] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.506      ; 150.162    ;
; -149.017 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.873      ; 150.433    ;
; -149.008 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.884      ; 150.453    ;
; -149.008 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.688      ; 150.257    ;
; -149.003 ; sterowanie:c1|state.m90  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.739      ; 150.414    ;
; -149.000 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.884      ; 150.445    ;
; -148.999 ; sterowanie:c1|state.m44  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.952      ; 150.475    ;
; -148.988 ; sterowanie:c1|state.m93  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.955      ; 150.497    ;
; -148.987 ; sterowanie:c1|state.m89  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.949      ; 150.460    ;
; -148.986 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[22] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 1.679      ; 150.177    ;
+----------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sterowanie:c1|state.m102'                                                                                           ;
+----------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+
; Slack    ; From Node                ; To Node       ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+
; -148.799 ; sterowanie:c1|state.m30  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.446      ; 150.803    ;
; -148.363 ; sterowanie:c1|state.m29  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.446      ; 150.367    ;
; -148.322 ; sterowanie:c1|state.m70  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.402      ; 150.282    ;
; -148.282 ; sterowanie:c1|state.m61  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.446      ; 150.286    ;
; -148.267 ; sterowanie:c1|state.m109 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.030      ; 150.855    ;
; -148.191 ; sterowanie:c1|state.m80  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.391    ;
; -148.191 ; sterowanie:c1|state.m65  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.446      ; 150.195    ;
; -148.183 ; sterowanie:c1|state.m106 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.383    ;
; -148.155 ; sterowanie:c1|state.m81  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.355    ;
; -148.077 ; sterowanie:c1|state.m104 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 150.320    ;
; -147.967 ; sterowanie:c1|state.m93  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 150.226    ;
; -147.950 ; sterowanie:c1|state.m30  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.795      ; 150.803    ;
; -147.931 ; sterowanie:c1|state.m105 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.131    ;
; -147.900 ; sterowanie:c1|state.m69  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.678      ; 150.136    ;
; -147.869 ; sterowanie:c1|state.m110 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.030      ; 150.457    ;
; -147.857 ; sterowanie:c1|state.m88  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.057    ;
; -147.820 ; sterowanie:c1|state.m90  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 150.020    ;
; -147.791 ; sterowanie:c1|state.m83  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 150.050    ;
; -147.773 ; sterowanie:c1|state.m46  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.730      ; 150.061    ;
; -147.761 ; sterowanie:c1|state.m85  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 150.020    ;
; -147.735 ; sterowanie:c1|state.m68  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.402      ; 149.695    ;
; -147.723 ; sterowanie:c1|state.m92  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.923    ;
; -147.720 ; sterowanie:c1|state.m54  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.704      ; 149.982    ;
; -147.700 ; sterowanie:c1|state.m103 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.900    ;
; -147.689 ; sterowanie:c1|state.m42  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.932    ;
; -147.687 ; sterowanie:c1|state.m86  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.887    ;
; -147.665 ; sterowanie:c1|state.m91  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 149.924    ;
; -147.655 ; Rejestry:c3|IR[22]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.060      ; 150.273    ;
; -147.601 ; sterowanie:c1|state.m82  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.801    ;
; -147.560 ; sterowanie:c1|state.m87  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.760    ;
; -147.514 ; sterowanie:c1|state.m29  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.795      ; 150.367    ;
; -147.473 ; sterowanie:c1|state.m70  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.751      ; 150.282    ;
; -147.473 ; sterowanie:c1|state.m44  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.704      ; 149.735    ;
; -147.461 ; sterowanie:c1|state.m89  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 149.720    ;
; -147.457 ; sterowanie:c1|state.m50  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.730      ; 149.745    ;
; -147.451 ; sterowanie:c1|state.m84  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.642      ; 149.651    ;
; -147.447 ; sterowanie:c1|state.m41  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.690    ;
; -147.433 ; sterowanie:c1|state.m61  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.795      ; 150.286    ;
; -147.418 ; sterowanie:c1|state.m109 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.379      ; 150.855    ;
; -147.351 ; sterowanie:c1|state.m107 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.701      ; 149.610    ;
; -147.342 ; sterowanie:c1|state.m80  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.391    ;
; -147.342 ; sterowanie:c1|state.m65  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.795      ; 150.195    ;
; -147.334 ; sterowanie:c1|state.m106 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.383    ;
; -147.323 ; sterowanie:c1|state.m60  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.817    ;
; -147.306 ; sterowanie:c1|state.m81  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.355    ;
; -147.305 ; sterowanie:c1|state.m47  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.548    ;
; -147.259 ; sterowanie:c1|state.m45  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.502    ;
; -147.228 ; sterowanie:c1|state.m104 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.034      ; 150.320    ;
; -147.220 ; sterowanie:c1|state.m49  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.463    ;
; -147.150 ; sterowanie:c1|state.m43  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.393    ;
; -147.118 ; sterowanie:c1|state.m93  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 150.226    ;
; -147.106 ; sterowanie:c1|state.m51  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.349    ;
; -147.082 ; sterowanie:c1|state.m105 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.131    ;
; -147.074 ; sterowanie:c1|state.m53  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.317    ;
; -147.051 ; sterowanie:c1|state.m69  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.027      ; 150.136    ;
; -147.043 ; sterowanie:c1|state.m22  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.704      ; 149.305    ;
; -147.038 ; Rejestry:c3|IR[0]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.055      ; 149.651    ;
; -147.020 ; sterowanie:c1|state.m110 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.379      ; 150.457    ;
; -147.008 ; sterowanie:c1|state.m88  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.057    ;
; -146.978 ; Rejestry:c3|IR[4]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.033      ; 149.569    ;
; -146.971 ; sterowanie:c1|state.m90  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 150.020    ;
; -146.968 ; sterowanie:c1|state.m0   ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.402      ; 148.928    ;
; -146.956 ; sterowanie:c1|state.m24  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.450    ;
; -146.942 ; sterowanie:c1|state.m83  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 150.050    ;
; -146.924 ; sterowanie:c1|state.m46  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.079      ; 150.061    ;
; -146.912 ; sterowanie:c1|state.m85  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 150.020    ;
; -146.911 ; Rejestry:c3|IR[1]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.057      ; 149.526    ;
; -146.896 ; sterowanie:c1|state.m55  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.139    ;
; -146.886 ; sterowanie:c1|state.m68  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.751      ; 149.695    ;
; -146.874 ; sterowanie:c1|state.m92  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.923    ;
; -146.871 ; sterowanie:c1|state.m54  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.053      ; 149.982    ;
; -146.871 ; sterowanie:c1|state.m67  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.365    ;
; -146.862 ; sterowanie:c1|state.m52  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 149.105    ;
; -146.851 ; sterowanie:c1|state.m103 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.900    ;
; -146.840 ; sterowanie:c1|state.m42  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.034      ; 149.932    ;
; -146.838 ; sterowanie:c1|state.m86  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.887    ;
; -146.816 ; sterowanie:c1|state.m91  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 149.924    ;
; -146.806 ; Rejestry:c3|IR[22]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.409      ; 150.273    ;
; -146.800 ; Rejestry:c3|IR[24]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.032      ; 149.390    ;
; -146.752 ; sterowanie:c1|state.m82  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.801    ;
; -146.740 ; sterowanie:c1|state.m48  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 148.983    ;
; -146.711 ; sterowanie:c1|state.m87  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.760    ;
; -146.707 ; Rejestry:c3|IR[23]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.032      ; 149.297    ;
; -146.670 ; Rejestry:c3|IR[16]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.055      ; 149.283    ;
; -146.654 ; sterowanie:c1|state.m63  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.148    ;
; -146.624 ; sterowanie:c1|state.m44  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.053      ; 149.735    ;
; -146.613 ; sterowanie:c1|state.m40  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.685      ; 148.856    ;
; -146.612 ; sterowanie:c1|state.m89  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 149.720    ;
; -146.610 ; sterowanie:c1|state.m10  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.029      ; 149.197    ;
; -146.608 ; sterowanie:c1|state.m50  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.079      ; 149.745    ;
; -146.602 ; sterowanie:c1|state.m84  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 2.991      ; 149.651    ;
; -146.598 ; sterowanie:c1|state.m41  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.034      ; 149.690    ;
; -146.598 ; Rejestry:c3|IR[13]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.032      ; 149.188    ;
; -146.587 ; sterowanie:c1|state.m20  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.081    ;
; -146.550 ; Rejestry:c3|PC[6]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.056      ; 149.164    ;
; -146.541 ; sterowanie:c1|state.m23  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 2.936      ; 149.035    ;
; -146.509 ; Rejestry:c3|PC[3]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.056      ; 149.123    ;
; -146.502 ; sterowanie:c1|state.m107 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.050      ; 149.610    ;
; -146.484 ; Rejestry:c3|IR[3]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 3.049      ; 149.091    ;
; -146.474 ; sterowanie:c1|state.m60  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 3.285      ; 149.817    ;
+----------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ALU:c2|ZF'                                                                                             ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -8.946 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.285     ;
; -8.943 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.319     ;
; -8.922 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 11.240     ;
; -8.877 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 11.236     ;
; -8.828 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 11.163     ;
; -8.825 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 11.148     ;
; -8.799 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 11.137     ;
; -8.796 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.135     ;
; -8.793 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.169     ;
; -8.776 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 11.133     ;
; -8.772 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 11.090     ;
; -8.750 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.089     ;
; -8.747 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.123     ;
; -8.728 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.067     ;
; -8.727 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 11.086     ;
; -8.726 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 11.044     ;
; -8.725 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.101     ;
; -8.723 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.287      ; 11.061     ;
; -8.722 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.312      ; 11.084     ;
; -8.722 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.522      ; 10.416     ;
; -8.719 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.679      ; 10.450     ;
; -8.716 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.055     ;
; -8.713 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.089     ;
; -8.704 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 11.022     ;
; -8.703 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.163      ; 11.038     ;
; -8.703 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.276      ; 11.030     ;
; -8.700 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[17] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.158      ; 11.029     ;
; -8.698 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.655      ; 10.371     ;
; -8.692 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 11.010     ;
; -8.683 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[1]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.311      ; 11.012     ;
; -8.683 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 11.022     ;
; -8.681 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 11.040     ;
; -8.680 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 11.056     ;
; -8.678 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[13] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.176      ; 11.025     ;
; -8.678 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 11.013     ;
; -8.675 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 10.998     ;
; -8.666 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.281      ; 10.965     ;
; -8.666 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[8]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.205      ; 11.011     ;
; -8.666 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[21] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.321      ; 11.038     ;
; -8.659 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 11.018     ;
; -8.659 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 10.977     ;
; -8.653 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.283      ; 10.986     ;
; -8.653 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.664      ; 10.367     ;
; -8.650 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[3]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.310      ; 11.011     ;
; -8.649 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 10.987     ;
; -8.647 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 11.006     ;
; -8.639 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[7]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.329      ; 11.019     ;
; -8.632 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 10.967     ;
; -8.629 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 10.952     ;
; -8.626 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[16] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.307      ; 10.951     ;
; -8.626 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 10.983     ;
; -8.618 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 10.957     ;
; -8.615 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 10.991     ;
; -8.614 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 10.973     ;
; -8.610 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 10.945     ;
; -8.608 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[25] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 10.967     ;
; -8.607 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 10.930     ;
; -8.604 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.639      ; 10.294     ;
; -8.603 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 10.941     ;
; -8.601 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[4]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.168      ; 10.942     ;
; -8.601 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.507      ; 10.279     ;
; -8.598 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 10.933     ;
; -8.595 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 10.918     ;
; -8.594 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 10.912     ;
; -8.581 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 10.919     ;
; -8.580 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 10.937     ;
; -8.575 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.521      ; 10.268     ;
; -8.573 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.287      ; 10.911     ;
; -8.572 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.312      ; 10.934     ;
; -8.569 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 10.907     ;
; -8.565 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.284      ; 10.900     ;
; -8.562 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.152      ; 10.885     ;
; -8.561 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[20] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.289      ; 10.911     ;
; -8.559 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[0]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 10.919     ;
; -8.558 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 10.915     ;
; -8.553 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.163      ; 10.888     ;
; -8.553 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.276      ; 10.880     ;
; -8.552 ; sterowanie:c1|state.m68 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 1.540      ; 10.264     ;
; -8.550 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[17] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.158      ; 10.879     ;
; -8.549 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.309      ; 10.908     ;
; -8.546 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 10.903     ;
; -8.536 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.166      ; 10.874     ;
; -8.533 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[1]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.311      ; 10.862     ;
; -8.528 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[13] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.176      ; 10.875     ;
; -8.527 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.287      ; 10.865     ;
; -8.526 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[5]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.332      ; 10.909     ;
; -8.526 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.312      ; 10.888     ;
; -8.523 ; sterowanie:c1|state.m32 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.167      ; 10.862     ;
; -8.520 ; sterowanie:c1|state.m32 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.324      ; 10.896     ;
; -8.518 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[29] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.313      ; 10.849     ;
; -8.516 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.281      ; 10.815     ;
; -8.516 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[8]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.205      ; 10.861     ;
; -8.516 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[21] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.321      ; 10.888     ;
; -8.513 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.185      ; 10.870     ;
; -8.507 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.163      ; 10.842     ;
; -8.507 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.276      ; 10.834     ;
; -8.505 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[30] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.300      ; 10.856     ;
; -8.505 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.287      ; 10.843     ;
; -8.504 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.312      ; 10.866     ;
; -8.504 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[17] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 2.158      ; 10.833     ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sterowanie:c1|state.m102'                                                                                                       ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.278 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 6.698      ; 5.670      ;
; -0.799 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 6.219      ; 5.670      ;
; -0.778 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 6.698      ; 5.670      ;
; -0.716 ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 7.363      ; 6.897      ;
; -0.299 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 6.219      ; 5.670      ;
; -0.216 ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 7.363      ; 6.897      ;
; 0.042  ; sterowanie:c1|state.m103 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 3.656      ;
; 0.068  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 6.698      ; 7.016      ;
; 0.078  ; sterowanie:c1|state.m107 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.338      ; 4.416      ;
; 0.326  ; sterowanie:c1|state.m51  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 3.983      ;
; 0.360  ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 6.287      ; 6.897      ;
; 0.391  ; sterowanie:c1|state.m50  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.367      ; 4.758      ;
; 0.547  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 6.219      ; 7.016      ;
; 0.568  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 6.698      ; 7.016      ;
; 0.734  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 6.698      ; 7.682      ;
; 0.807  ; sterowanie:c1|state.m50  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.702      ; 4.509      ;
; 0.814  ; sterowanie:c1|state.m105 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 4.428      ;
; 0.838  ; sterowanie:c1|state.m53  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 4.495      ;
; 0.860  ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 6.287      ; 6.897      ;
; 0.886  ; sterowanie:c1|state.m55  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 4.543      ;
; 1.013  ; sterowanie:c1|state.m52  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 4.670      ;
; 1.021  ; sterowanie:c1|state.m103 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.135      ; 3.656      ;
; 1.047  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 6.219      ; 7.016      ;
; 1.111  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 7.363      ; 8.724      ;
; 1.175  ; sterowanie:c1|state.m107 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.673      ; 4.848      ;
; 1.213  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 6.219      ; 7.682      ;
; 1.221  ; sterowanie:c1|state.m40  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 4.878      ;
; 1.234  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 6.698      ; 7.682      ;
; 1.305  ; sterowanie:c1|state.m51  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 3.983      ;
; 1.382  ; sterowanie:c1|state.m103 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 5.661      ;
; 1.426  ; sterowanie:c1|state.m45  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 5.748      ;
; 1.531  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 7.363      ; 9.144      ;
; 1.563  ; sterowanie:c1|state.m82  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.177      ;
; 1.611  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 7.363      ; 8.724      ;
; 1.654  ; sterowanie:c1|state.m107 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.262      ; 4.416      ;
; 1.666  ; sterowanie:c1|state.m51  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 5.988      ;
; 1.713  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 6.219      ; 7.682      ;
; 1.786  ; sterowanie:c1|state.m50  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.223      ; 4.509      ;
; 1.793  ; sterowanie:c1|state.m105 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.135      ; 4.428      ;
; 1.817  ; sterowanie:c1|state.m53  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 4.495      ;
; 1.834  ; sterowanie:c1|state.m92  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 6.113      ;
; 1.840  ; sterowanie:c1|state.m42  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 5.497      ;
; 1.865  ; sterowanie:c1|state.m55  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 4.543      ;
; 1.871  ; sterowanie:c1|state.m54  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.676      ; 5.547      ;
; 1.897  ; sterowanie:c1|state.m86  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.511      ;
; 1.924  ; sterowanie:c1|state.m46  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.702      ; 5.626      ;
; 1.944  ; sterowanie:c1|state.m55  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 6.266      ;
; 1.961  ; sterowanie:c1|state.m104 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 6.283      ;
; 1.967  ; sterowanie:c1|state.m50  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.291      ; 4.758      ;
; 1.992  ; sterowanie:c1|state.m52  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 4.670      ;
; 2.004  ; sterowanie:c1|state.m41  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 5.661      ;
; 2.031  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 7.363      ; 9.144      ;
; 2.039  ; sterowanie:c1|state.m104 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 5.696      ;
; 2.070  ; sterowanie:c1|state.m54  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.341      ; 6.411      ;
; 2.081  ; sterowanie:c1|state.m44  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.676      ; 5.757      ;
; 2.126  ; sterowanie:c1|state.m106 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 6.405      ;
; 2.145  ; sterowanie:c1|state.m106 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.759      ;
; 2.153  ; sterowanie:c1|state.m80  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.767      ;
; 2.154  ; sterowanie:c1|state.m105 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 6.433      ;
; 2.154  ; sterowanie:c1|state.m107 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.194      ; 4.848      ;
; 2.157  ; sterowanie:c1|state.m52  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 6.479      ;
; 2.178  ; sterowanie:c1|state.m53  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 6.500      ;
; 2.187  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 6.287      ; 8.724      ;
; 2.189  ; sterowanie:c1|state.m84  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.803      ;
; 2.200  ; sterowanie:c1|state.m40  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 4.878      ;
; 2.201  ; sterowanie:c1|state.m24  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.908      ; 6.109      ;
; 2.204  ; sterowanie:c1|state.m90  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.818      ;
; 2.241  ; sterowanie:c1|state.m88  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 5.855      ;
; 2.316  ; sterowanie:c1|state.m45  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 5.973      ;
; 2.396  ; Rejestry:c3|IR[17]       ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.004      ; 6.400      ;
; 2.461  ; sterowanie:c1|state.m92  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.614      ; 6.075      ;
; 2.539  ; sterowanie:c1|state.m93  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.338      ; 6.877      ;
; 2.542  ; sterowanie:c1|state.m82  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.135      ; 5.177      ;
; 2.553  ; sterowanie:c1|state.m42  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 6.875      ;
; 2.581  ; sterowanie:c1|state.m89  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.338      ; 6.919      ;
; 2.599  ; sterowanie:c1|state.m27  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.001      ; 6.600      ;
; 2.607  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 6.287      ; 9.144      ;
; 2.624  ; sterowanie:c1|state.m87  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 6.903      ;
; 2.643  ; Rejestry:c3|IAR[1]       ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.029      ; 6.672      ;
; 2.644  ; sterowanie:c1|state.m46  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.367      ; 7.011      ;
; 2.687  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 6.287      ; 8.724      ;
; 2.694  ; sterowanie:c1|state.m63  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.908      ; 6.602      ;
; 2.735  ; sterowanie:c1|state.m90  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.279      ; 7.014      ;
; 2.819  ; sterowanie:c1|state.m42  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 5.497      ;
; 2.850  ; sterowanie:c1|state.m54  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.197      ; 5.547      ;
; 2.876  ; sterowanie:c1|state.m86  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.135      ; 5.511      ;
; 2.903  ; sterowanie:c1|state.m46  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.223      ; 5.626      ;
; 2.904  ; Rejestry:c3|IR[19]       ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.004      ; 6.908      ;
; 2.919  ; sterowanie:c1|state.m91  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.338      ; 7.257      ;
; 2.939  ; sterowanie:c1|state.m47  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.322      ; 7.261      ;
; 2.958  ; sterowanie:c1|state.m103 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.203      ; 5.661      ;
; 2.971  ; sterowanie:c1|state.m85  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.673      ; 6.644      ;
; 2.983  ; sterowanie:c1|state.m41  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 5.661      ;
; 2.984  ; sterowanie:c1|state.m110 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.002      ; 6.986      ;
; 2.998  ; sterowanie:c1|state.m24  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.573      ; 7.571      ;
; 3.002  ; sterowanie:c1|state.m45  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.246      ; 5.748      ;
; 3.009  ; sterowanie:c1|state.m47  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 3.657      ; 6.666      ;
; 3.012  ; uklad:c4|MBRin[1]        ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 2.298      ; 5.310      ;
; 3.015  ; sterowanie:c1|state.m85  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 4.338      ; 7.353      ;
; 3.018  ; sterowanie:c1|state.m104 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 3.178      ; 5.696      ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sterowanie:c1|state.m28'                                                                                                            ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node             ; Launch Clock             ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+
; -1.218 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[22] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 4.959      ; 3.991      ;
; -1.013 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[6]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 4.961      ; 4.198      ;
; -0.785 ; ALU:c2|ZF                ; uklad:c4|MAR[0]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 4.779      ;
; -0.769 ; ALU:c2|ZF                ; uklad:c4|MAR[30]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.305      ; 4.786      ;
; -0.721 ; ALU:c2|ZF                ; uklad:c4|MAR[26]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.292      ; 4.821      ;
; -0.718 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[22] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; -0.500       ; 4.959      ; 3.991      ;
; -0.648 ; ALU:c2|ZF                ; uklad:c4|MAR[18]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.305      ; 4.907      ;
; -0.619 ; ALU:c2|ZF                ; uklad:c4|MAR[7]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.334      ; 4.965      ;
; -0.611 ; ALU:c2|ZF                ; uklad:c4|MAR[24]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.281      ; 4.920      ;
; -0.597 ; ALU:c2|ZF                ; uklad:c4|MAR[10]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.317      ; 4.970      ;
; -0.576 ; ALU:c2|ZF                ; uklad:c4|MAR[14]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.300      ; 4.974      ;
; -0.569 ; ALU:c2|ZF                ; uklad:c4|MAR[8]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.210      ; 4.891      ;
; -0.553 ; ALU:c2|ZF                ; uklad:c4|MAR[29]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.318      ; 5.015      ;
; -0.513 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[6]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; -0.500       ; 4.961      ; 4.198      ;
; -0.449 ; ALU:c2|ZF                ; uklad:c4|MAR[16]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.312      ; 5.113      ;
; -0.438 ; ALU:c2|ZF                ; uklad:c4|MAR[6]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 5.126      ;
; -0.436 ; ALU:c2|ZF                ; uklad:c4|MAR[4]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.173      ; 4.987      ;
; -0.417 ; ALU:c2|ZF                ; uklad:c4|MAR[2]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.286      ; 5.119      ;
; -0.395 ; ALU:c2|ZF                ; uklad:c4|MAR[12]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.190      ; 5.045      ;
; -0.382 ; ALU:c2|ZF                ; uklad:c4|MAR[31]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.329      ; 5.197      ;
; -0.369 ; ALU:c2|ZF                ; uklad:c4|MAR[28]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.288      ; 5.169      ;
; -0.335 ; ALU:c2|ZF                ; uklad:c4|MAR[5]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.337      ; 5.252      ;
; -0.318 ; ALU:c2|ZF                ; uklad:c4|MAR[27]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.305      ; 5.237      ;
; -0.285 ; ALU:c2|ZF                ; uklad:c4|MAR[0]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.314      ; 4.779      ;
; -0.269 ; ALU:c2|ZF                ; uklad:c4|MAR[30]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.305      ; 4.786      ;
; -0.250 ; ALU:c2|ZF                ; uklad:c4|MAR[25]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 5.314      ;
; -0.221 ; ALU:c2|ZF                ; uklad:c4|MAR[26]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.292      ; 4.821      ;
; -0.181 ; ALU:c2|ZF                ; uklad:c4|MAR[20]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.294      ; 5.363      ;
; -0.148 ; ALU:c2|ZF                ; uklad:c4|MAR[18]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.305      ; 4.907      ;
; -0.123 ; ALU:c2|ZF                ; uklad:c4|MAR[21]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.326      ; 5.453      ;
; -0.119 ; ALU:c2|ZF                ; uklad:c4|MAR[7]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.334      ; 4.965      ;
; -0.118 ; ALU:c2|ZF                ; uklad:c4|MAR[15]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.183      ; 5.315      ;
; -0.111 ; ALU:c2|ZF                ; uklad:c4|MAR[24]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.281      ; 4.920      ;
; -0.109 ; ALU:c2|ZF                ; uklad:c4|MAR[3]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.315      ; 5.456      ;
; -0.097 ; ALU:c2|ZF                ; uklad:c4|MAR[10]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.317      ; 4.970      ;
; -0.076 ; ALU:c2|ZF                ; uklad:c4|MAR[14]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.300      ; 4.974      ;
; -0.069 ; ALU:c2|ZF                ; uklad:c4|MAR[8]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.210      ; 4.891      ;
; -0.060 ; ALU:c2|ZF                ; uklad:c4|MAR[23]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.289      ; 5.479      ;
; -0.053 ; ALU:c2|ZF                ; uklad:c4|MAR[29]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.318      ; 5.015      ;
; -0.038 ; ALU:c2|ZF                ; uklad:c4|MAR[22]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.172      ; 5.384      ;
; 0.010  ; ALU:c2|ZF                ; uklad:c4|MAR[1]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.316      ; 5.576      ;
; 0.032  ; ALU:c2|ZF                ; uklad:c4|MAR[13]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.181      ; 5.463      ;
; 0.051  ; ALU:c2|ZF                ; uklad:c4|MAR[16]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.312      ; 5.113      ;
; 0.062  ; ALU:c2|ZF                ; uklad:c4|MAR[6]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.314      ; 5.126      ;
; 0.064  ; ALU:c2|ZF                ; uklad:c4|MAR[4]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.173      ; 4.987      ;
; 0.083  ; ALU:c2|ZF                ; uklad:c4|MAR[2]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.286      ; 5.119      ;
; 0.105  ; ALU:c2|ZF                ; uklad:c4|MAR[12]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.190      ; 5.045      ;
; 0.105  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[26]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.292      ; 5.647      ;
; 0.118  ; ALU:c2|ZF                ; uklad:c4|MAR[31]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.329      ; 5.197      ;
; 0.131  ; ALU:c2|ZF                ; uklad:c4|MAR[28]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.288      ; 5.169      ;
; 0.165  ; ALU:c2|ZF                ; uklad:c4|MAR[5]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.337      ; 5.252      ;
; 0.182  ; ALU:c2|ZF                ; uklad:c4|MAR[27]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.305      ; 5.237      ;
; 0.213  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[0]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 5.777      ;
; 0.250  ; ALU:c2|ZF                ; uklad:c4|MAR[25]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.314      ; 5.314      ;
; 0.271  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[3]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 4.969      ; 5.490      ;
; 0.273  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[29]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.318      ; 5.841      ;
; 0.319  ; ALU:c2|ZF                ; uklad:c4|MAR[20]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.294      ; 5.363      ;
; 0.328  ; ALU:c2|ZF                ; uklad:c4|MAR[11]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.157      ; 5.735      ;
; 0.336  ; ALU:c2|ZF                ; uklad:c4|MAR[17]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.163      ; 5.749      ;
; 0.377  ; ALU:c2|ZF                ; uklad:c4|MAR[21]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.326      ; 5.453      ;
; 0.382  ; ALU:c2|ZF                ; uklad:c4|MAR[15]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.183      ; 5.315      ;
; 0.384  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[14]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.300      ; 5.934      ;
; 0.391  ; ALU:c2|ZF                ; uklad:c4|MAR[3]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.315      ; 5.456      ;
; 0.396  ; ALU:c2|ZF                ; uklad:c4|MAR[19]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.171      ; 5.817      ;
; 0.440  ; ALU:c2|ZF                ; uklad:c4|MAR[23]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.289      ; 5.479      ;
; 0.454  ; ALU:c2|ZF                ; uklad:c4|MAR[9]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 5.168      ; 5.872      ;
; 0.457  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[28]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.288      ; 5.995      ;
; 0.459  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[30]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.305      ; 6.014      ;
; 0.462  ; ALU:c2|ZF                ; uklad:c4|MAR[22]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.172      ; 5.384      ;
; 0.486  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[0]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 5.136      ; 5.872      ;
; 0.510  ; ALU:c2|ZF                ; uklad:c4|MAR[1]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.316      ; 5.576      ;
; 0.532  ; ALU:c2|ZF                ; uklad:c4|MAR[13]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.181      ; 5.463      ;
; 0.573  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[18]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.305      ; 6.128      ;
; 0.585  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[11] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 4.953      ; 5.788      ;
; 0.605  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[26]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.292      ; 5.647      ;
; 0.607  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[16]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.312      ; 6.169      ;
; 0.652  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[8]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.210      ; 6.112      ;
; 0.662  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[6]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 6.226      ;
; 0.682  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[10]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.317      ; 6.249      ;
; 0.683  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[24]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.281      ; 6.214      ;
; 0.713  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[0]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.314      ; 5.777      ;
; 0.718  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[20]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.294      ; 6.262      ;
; 0.771  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[3]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; -0.500       ; 4.969      ; 5.490      ;
; 0.773  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[29]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.318      ; 5.841      ;
; 0.785  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[5]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.337      ; 6.372      ;
; 0.785  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[7]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.334      ; 6.369      ;
; 0.792  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[31]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.329      ; 6.371      ;
; 0.818  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[2]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.286      ; 6.354      ;
; 0.828  ; ALU:c2|ZF                ; uklad:c4|MAR[11]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.157      ; 5.735      ;
; 0.830  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[25]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.314      ; 6.394      ;
; 0.836  ; ALU:c2|ZF                ; uklad:c4|MAR[17]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.163      ; 5.749      ;
; 0.877  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[4]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.173      ; 6.300      ;
; 0.878  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[22]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.172      ; 6.300      ;
; 0.884  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[14]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.300      ; 5.934      ;
; 0.896  ; ALU:c2|ZF                ; uklad:c4|MAR[19]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.171      ; 5.817      ;
; 0.915  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[1]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 5.316      ; 6.481      ;
; 0.954  ; ALU:c2|ZF                ; uklad:c4|MAR[9]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 5.168      ; 5.872      ;
; 0.957  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[28]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.288      ; 5.995      ;
; 0.957  ; uklad:c4|MBRout[18]      ; uklad:c4|Dzap[18]   ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; -0.419     ; 0.538      ;
; 0.959  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[30]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 5.305      ; 6.014      ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ALU:c2|ZF'                                                                                                         ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+
; -0.459 ; ALU:c2|ZF               ; uklad:c4|MAR[0]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 4.779      ;
; -0.443 ; ALU:c2|ZF               ; uklad:c4|MAR[30] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 4.786      ;
; -0.395 ; ALU:c2|ZF               ; uklad:c4|MAR[26] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.966      ; 4.821      ;
; -0.322 ; ALU:c2|ZF               ; uklad:c4|MAR[18] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 4.907      ;
; -0.293 ; ALU:c2|ZF               ; uklad:c4|MAR[7]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 5.008      ; 4.965      ;
; -0.285 ; ALU:c2|ZF               ; uklad:c4|MAR[24] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.955      ; 4.920      ;
; -0.271 ; ALU:c2|ZF               ; uklad:c4|MAR[10] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.991      ; 4.970      ;
; -0.250 ; ALU:c2|ZF               ; uklad:c4|MAR[14] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.974      ; 4.974      ;
; -0.243 ; ALU:c2|ZF               ; uklad:c4|MAR[8]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.884      ; 4.891      ;
; -0.227 ; ALU:c2|ZF               ; uklad:c4|MAR[29] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.992      ; 5.015      ;
; -0.123 ; ALU:c2|ZF               ; uklad:c4|MAR[16] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.986      ; 5.113      ;
; -0.112 ; ALU:c2|ZF               ; uklad:c4|MAR[6]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 5.126      ;
; -0.110 ; ALU:c2|ZF               ; uklad:c4|MAR[4]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.847      ; 4.987      ;
; -0.091 ; ALU:c2|ZF               ; uklad:c4|MAR[2]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.960      ; 5.119      ;
; -0.069 ; ALU:c2|ZF               ; uklad:c4|MAR[12] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.864      ; 5.045      ;
; -0.056 ; ALU:c2|ZF               ; uklad:c4|MAR[31] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 5.003      ; 5.197      ;
; -0.043 ; ALU:c2|ZF               ; uklad:c4|MAR[28] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.962      ; 5.169      ;
; -0.009 ; ALU:c2|ZF               ; uklad:c4|MAR[5]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 5.011      ; 5.252      ;
; 0.008  ; ALU:c2|ZF               ; uklad:c4|MAR[27] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 5.237      ;
; 0.041  ; ALU:c2|ZF               ; uklad:c4|MAR[0]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.988      ; 4.779      ;
; 0.057  ; ALU:c2|ZF               ; uklad:c4|MAR[30] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.979      ; 4.786      ;
; 0.076  ; ALU:c2|ZF               ; uklad:c4|MAR[25] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 5.314      ;
; 0.105  ; ALU:c2|ZF               ; uklad:c4|MAR[26] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.966      ; 4.821      ;
; 0.145  ; ALU:c2|ZF               ; uklad:c4|MAR[20] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.968      ; 5.363      ;
; 0.178  ; ALU:c2|ZF               ; uklad:c4|MAR[18] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.979      ; 4.907      ;
; 0.203  ; ALU:c2|ZF               ; uklad:c4|MAR[21] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 5.000      ; 5.453      ;
; 0.207  ; ALU:c2|ZF               ; uklad:c4|MAR[7]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 5.008      ; 4.965      ;
; 0.208  ; ALU:c2|ZF               ; uklad:c4|MAR[15] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.857      ; 5.315      ;
; 0.215  ; ALU:c2|ZF               ; uklad:c4|MAR[24] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.955      ; 4.920      ;
; 0.217  ; ALU:c2|ZF               ; uklad:c4|MAR[3]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.989      ; 5.456      ;
; 0.229  ; ALU:c2|ZF               ; uklad:c4|MAR[10] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.991      ; 4.970      ;
; 0.250  ; ALU:c2|ZF               ; uklad:c4|MAR[14] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.974      ; 4.974      ;
; 0.257  ; ALU:c2|ZF               ; uklad:c4|MAR[8]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.884      ; 4.891      ;
; 0.266  ; ALU:c2|ZF               ; uklad:c4|MAR[23] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.963      ; 5.479      ;
; 0.273  ; ALU:c2|ZF               ; uklad:c4|MAR[29] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.992      ; 5.015      ;
; 0.288  ; ALU:c2|ZF               ; uklad:c4|MAR[22] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.846      ; 5.384      ;
; 0.336  ; ALU:c2|ZF               ; uklad:c4|MAR[1]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.990      ; 5.576      ;
; 0.358  ; ALU:c2|ZF               ; uklad:c4|MAR[13] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.855      ; 5.463      ;
; 0.377  ; ALU:c2|ZF               ; uklad:c4|MAR[16] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.986      ; 5.113      ;
; 0.388  ; ALU:c2|ZF               ; uklad:c4|MAR[6]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.988      ; 5.126      ;
; 0.390  ; ALU:c2|ZF               ; uklad:c4|MAR[4]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.847      ; 4.987      ;
; 0.409  ; ALU:c2|ZF               ; uklad:c4|MAR[2]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.960      ; 5.119      ;
; 0.431  ; ALU:c2|ZF               ; uklad:c4|MAR[12] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.864      ; 5.045      ;
; 0.431  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[26] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.966      ; 5.647      ;
; 0.444  ; ALU:c2|ZF               ; uklad:c4|MAR[31] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 5.003      ; 5.197      ;
; 0.457  ; ALU:c2|ZF               ; uklad:c4|MAR[28] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.962      ; 5.169      ;
; 0.491  ; ALU:c2|ZF               ; uklad:c4|MAR[5]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 5.011      ; 5.252      ;
; 0.508  ; ALU:c2|ZF               ; uklad:c4|MAR[27] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.979      ; 5.237      ;
; 0.539  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[0]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 5.777      ;
; 0.576  ; ALU:c2|ZF               ; uklad:c4|MAR[25] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.988      ; 5.314      ;
; 0.599  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[29] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.992      ; 5.841      ;
; 0.645  ; ALU:c2|ZF               ; uklad:c4|MAR[20] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.968      ; 5.363      ;
; 0.654  ; ALU:c2|ZF               ; uklad:c4|MAR[11] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.831      ; 5.735      ;
; 0.662  ; ALU:c2|ZF               ; uklad:c4|MAR[17] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.837      ; 5.749      ;
; 0.703  ; ALU:c2|ZF               ; uklad:c4|MAR[21] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 5.000      ; 5.453      ;
; 0.708  ; ALU:c2|ZF               ; uklad:c4|MAR[15] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.857      ; 5.315      ;
; 0.710  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[14] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.974      ; 5.934      ;
; 0.717  ; ALU:c2|ZF               ; uklad:c4|MAR[3]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.989      ; 5.456      ;
; 0.722  ; ALU:c2|ZF               ; uklad:c4|MAR[19] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.845      ; 5.817      ;
; 0.766  ; ALU:c2|ZF               ; uklad:c4|MAR[23] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.963      ; 5.479      ;
; 0.780  ; ALU:c2|ZF               ; uklad:c4|MAR[9]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 4.842      ; 5.872      ;
; 0.783  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[28] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.962      ; 5.995      ;
; 0.785  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[30] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 6.014      ;
; 0.788  ; ALU:c2|ZF               ; uklad:c4|MAR[22] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.846      ; 5.384      ;
; 0.836  ; ALU:c2|ZF               ; uklad:c4|MAR[1]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.990      ; 5.576      ;
; 0.858  ; ALU:c2|ZF               ; uklad:c4|MAR[13] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.855      ; 5.463      ;
; 0.899  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[18] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 6.128      ;
; 0.931  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[26] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.966      ; 5.647      ;
; 0.933  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[16] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.986      ; 6.169      ;
; 0.978  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[8]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.884      ; 6.112      ;
; 0.988  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[6]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 6.226      ;
; 1.008  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[10] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.991      ; 6.249      ;
; 1.009  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[24] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.955      ; 6.214      ;
; 1.039  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[0]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.988      ; 5.777      ;
; 1.044  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[20] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.968      ; 6.262      ;
; 1.099  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[29] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.992      ; 5.841      ;
; 1.111  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[5]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 5.011      ; 6.372      ;
; 1.111  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[7]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 5.008      ; 6.369      ;
; 1.118  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[31] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 5.003      ; 6.371      ;
; 1.144  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[2]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.960      ; 6.354      ;
; 1.154  ; ALU:c2|ZF               ; uklad:c4|MAR[11] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.831      ; 5.735      ;
; 1.156  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[25] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.988      ; 6.394      ;
; 1.162  ; ALU:c2|ZF               ; uklad:c4|MAR[17] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.837      ; 5.749      ;
; 1.203  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[4]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.847      ; 6.300      ;
; 1.204  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[22] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.846      ; 6.300      ;
; 1.210  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[14] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.974      ; 5.934      ;
; 1.222  ; ALU:c2|ZF               ; uklad:c4|MAR[19] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.845      ; 5.817      ;
; 1.241  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[1]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.990      ; 6.481      ;
; 1.280  ; ALU:c2|ZF               ; uklad:c4|MAR[9]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 4.842      ; 5.872      ;
; 1.283  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[28] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.962      ; 5.995      ;
; 1.285  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[30] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.979      ; 6.014      ;
; 1.304  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[21] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 5.000      ; 6.554      ;
; 1.331  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[23] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.963      ; 6.544      ;
; 1.345  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[12] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.864      ; 6.459      ;
; 1.360  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[27] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.979      ; 6.589      ;
; 1.399  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[18] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.979      ; 6.128      ;
; 1.433  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[16] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.986      ; 6.169      ;
; 1.478  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[8]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.884      ; 6.112      ;
; 1.488  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[6]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 4.988      ; 6.226      ;
; 1.492  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[13] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 4.855      ; 6.597      ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Rejestry:c3|R19[2]  ; Rejestry:c3|R19[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R18[2]  ; Rejestry:c3|R18[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R10[17] ; Rejestry:c3|R10[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R8[17]  ; Rejestry:c3|R8[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R9[17]  ; Rejestry:c3|R9[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R11[17] ; Rejestry:c3|R11[17] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R2[17]  ; Rejestry:c3|R2[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R5[17]  ; Rejestry:c3|R5[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R6[17]  ; Rejestry:c3|R6[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R7[17]  ; Rejestry:c3|R7[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R1[17]  ; Rejestry:c3|R1[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R3[17]  ; Rejestry:c3|R3[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R25[22] ; Rejestry:c3|R25[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R24[22] ; Rejestry:c3|R24[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R27[22] ; Rejestry:c3|R27[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R26[22] ; Rejestry:c3|R26[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R16[22] ; Rejestry:c3|R16[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R17[22] ; Rejestry:c3|R17[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R18[22] ; Rejestry:c3|R18[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R19[22] ; Rejestry:c3|R19[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R28[22] ; Rejestry:c3|R28[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R29[22] ; Rejestry:c3|R29[22] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R27[2]  ; Rejestry:c3|R27[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R23[2]  ; Rejestry:c3|R23[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R25[2]  ; Rejestry:c3|R25[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R17[2]  ; Rejestry:c3|R17[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R21[2]  ; Rejestry:c3|R21[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R29[2]  ; Rejestry:c3|R29[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R22[2]  ; Rejestry:c3|R22[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R26[2]  ; Rejestry:c3|R26[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R30[2]  ; Rejestry:c3|R30[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R28[2]  ; Rejestry:c3|R28[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R20[2]  ; Rejestry:c3|R20[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R16[2]  ; Rejestry:c3|R16[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R24[2]  ; Rejestry:c3|R24[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R6[2]   ; Rejestry:c3|R6[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R4[2]   ; Rejestry:c3|R4[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R7[2]   ; Rejestry:c3|R7[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R5[2]   ; Rejestry:c3|R5[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R1[2]   ; Rejestry:c3|R1[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R3[2]   ; Rejestry:c3|R3[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R2[2]   ; Rejestry:c3|R2[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R8[2]   ; Rejestry:c3|R8[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R9[2]   ; Rejestry:c3|R9[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R11[2]  ; Rejestry:c3|R11[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R10[2]  ; Rejestry:c3|R10[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R12[2]  ; Rejestry:c3|R12[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R14[2]  ; Rejestry:c3|R14[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R15[2]  ; Rejestry:c3|R15[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R13[2]  ; Rejestry:c3|R13[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R20[4]  ; Rejestry:c3|R20[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R16[4]  ; Rejestry:c3|R16[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R28[4]  ; Rejestry:c3|R28[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R24[4]  ; Rejestry:c3|R24[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R18[4]  ; Rejestry:c3|R18[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R22[4]  ; Rejestry:c3|R22[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R30[4]  ; Rejestry:c3|R30[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R26[4]  ; Rejestry:c3|R26[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R25[4]  ; Rejestry:c3|R25[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R17[4]  ; Rejestry:c3|R17[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R21[4]  ; Rejestry:c3|R21[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R29[4]  ; Rejestry:c3|R29[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R27[4]  ; Rejestry:c3|R27[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R19[4]  ; Rejestry:c3|R19[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R23[4]  ; Rejestry:c3|R23[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R8[4]   ; Rejestry:c3|R8[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R9[4]   ; Rejestry:c3|R9[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R10[4]  ; Rejestry:c3|R10[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R11[4]  ; Rejestry:c3|R11[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R12[4]  ; Rejestry:c3|R12[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R14[4]  ; Rejestry:c3|R14[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R15[4]  ; Rejestry:c3|R15[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R13[4]  ; Rejestry:c3|R13[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R6[4]   ; Rejestry:c3|R6[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R4[4]   ; Rejestry:c3|R4[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R5[4]   ; Rejestry:c3|R5[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R7[4]   ; Rejestry:c3|R7[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R1[4]   ; Rejestry:c3|R1[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R2[4]   ; Rejestry:c3|R2[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R3[4]   ; Rejestry:c3|R3[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R13[5]  ; Rejestry:c3|R13[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R9[5]   ; Rejestry:c3|R9[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R5[5]   ; Rejestry:c3|R5[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R1[5]   ; Rejestry:c3|R1[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R4[5]   ; Rejestry:c3|R4[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R12[5]  ; Rejestry:c3|R12[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R8[5]   ; Rejestry:c3|R8[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R15[5]  ; Rejestry:c3|R15[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R7[5]   ; Rejestry:c3|R7[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R11[5]  ; Rejestry:c3|R11[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R3[5]   ; Rejestry:c3|R3[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R2[5]   ; Rejestry:c3|R2[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R10[5]  ; Rejestry:c3|R10[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R14[5]  ; Rejestry:c3|R14[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R6[5]   ; Rejestry:c3|R6[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R17[5]  ; Rejestry:c3|R17[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R19[5]  ; Rejestry:c3|R19[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R18[5]  ; Rejestry:c3|R18[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R16[5]  ; Rejestry:c3|R16[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Rejestry:c3|R23[5]  ; Rejestry:c3|R23[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sterowanie:c1|state.m102'                                                                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wyU[32]        ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wyU[32]        ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|combout    ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|combout    ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|wyU[32]|datad      ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|wyU[32]|datad      ;
; -1.120 ; -1.120       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wyU[32]        ;
; -1.120 ; -1.120       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wyU[32]        ;
; -1.120 ; -1.120       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|combout    ;
; -1.120 ; -1.120       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|combout    ;
; -1.120 ; -1.120       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|datad      ;
; -1.120 ; -1.120       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|datad      ;
; -1.120 ; -1.120       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|combout    ;
; -1.120 ; -1.120       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|combout    ;
; -1.120 ; -1.120       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|wyU[32]|datad      ;
; -1.120 ; -1.120       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|wyU[32]|datad      ;
; -0.788 ; -0.788       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wy[32]         ;
; -0.788 ; -0.788       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wy[32]         ;
; -0.788 ; -0.788       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|combout    ;
; -0.788 ; -0.788       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|combout    ;
; -0.788 ; -0.788       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|wy[32]|datac       ;
; -0.788 ; -0.788       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|wy[32]|datac       ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wy[32]         ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wy[32]         ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|combout    ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|combout    ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|wy[32]|datac       ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|wy[32]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~5|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~5|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~5|datab   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~5|datab   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr24~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr24~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr26|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr26|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr26|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr26|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr28~0|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr28~0|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|datab   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|datab   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|state.m102|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|state.m102|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|datab      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ALU:c2|ZF           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ALU:c2|ZF           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ALU:c2|ZF'                                                                         ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector91~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector91~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c2|ZF|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c2|ZF|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[15]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[15]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[17]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[17]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[19]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[19]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[20]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[20]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[21]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[21]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[22]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[22]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[23]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[23]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[24]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[24]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[25]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[25]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[26]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[26]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[27]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[27]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[28]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[28]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[29]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[29]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[30]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[30]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[31]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[31]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[3]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[3]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[4]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[4]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[5]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[5]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[6]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[6]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[7]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[7]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[8]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[8]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[9]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[9]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[10]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[10]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[11]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[11]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[12]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[12]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[13]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[13]|datad              ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sterowanie:c1|state.m28'                                                                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|Selector91~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|Selector91~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr10~0|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr10~0|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|state.m28|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|state.m28|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[21]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[21]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[28]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[28]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[29]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[29]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[31]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[31]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[13]|datad                ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; 4.429 ; 4.429 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; 3.378 ; 3.378 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; 3.191 ; 3.191 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; 3.570 ; 3.570 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; 4.429 ; 4.429 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; 3.560 ; 3.560 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; 2.867 ; 2.867 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; 3.088 ; 3.088 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; 3.269 ; 3.269 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; 3.509 ; 3.509 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; 3.204 ; 3.204 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; 3.277 ; 3.277 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; 3.139 ; 3.139 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; 3.019 ; 3.019 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; 3.924 ; 3.924 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; 3.114 ; 3.114 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; 3.958 ; 3.958 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; 4.201 ; 4.201 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; 3.437 ; 3.437 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; 3.071 ; 3.071 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; 2.783 ; 2.783 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; 3.155 ; 3.155 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; 3.632 ; 3.632 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; 4.224 ; 4.224 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; 2.960 ; 2.960 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; 2.933 ; 2.933 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; 4.328 ; 4.328 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; 3.920 ; 3.920 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; 3.186 ; 3.186 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; 3.211 ; 3.211 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; 3.709 ; 3.709 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; 4.346 ; 4.346 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; 3.148 ; 3.148 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; 9.831 ; 9.831 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; -2.039 ; -2.039 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; -2.550 ; -2.550 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; -2.510 ; -2.510 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; -2.708 ; -2.708 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; -3.571 ; -3.571 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; -2.883 ; -2.883 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; -2.039 ; -2.039 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; -2.411 ; -2.411 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; -2.593 ; -2.593 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; -2.644 ; -2.644 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; -2.530 ; -2.530 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; -2.596 ; -2.596 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; -2.309 ; -2.309 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; -2.154 ; -2.154 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; -3.100 ; -3.100 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; -2.432 ; -2.432 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; -3.134 ; -3.134 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; -3.524 ; -3.524 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; -2.557 ; -2.557 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; -2.397 ; -2.397 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; -2.115 ; -2.115 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; -2.327 ; -2.327 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; -2.949 ; -2.949 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; -3.366 ; -3.366 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; -2.131 ; -2.131 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; -2.082 ; -2.082 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; -3.645 ; -3.645 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; -3.096 ; -3.096 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; -2.500 ; -2.500 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; -2.529 ; -2.529 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; -3.023 ; -3.023 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; -3.521 ; -3.521 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; -2.470 ; -2.470 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; -0.169 ; -0.169 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 10.010 ; 10.010 ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 8.820  ; 8.820  ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 8.534  ; 8.534  ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 8.684  ; 8.684  ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 9.107  ; 9.107  ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 8.777  ; 8.777  ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 9.095  ; 9.095  ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 9.013  ; 9.013  ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 8.634  ; 8.634  ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 8.700  ; 8.700  ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 8.716  ; 8.716  ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 8.703  ; 8.703  ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 8.615  ; 8.615  ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 8.982  ; 8.982  ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 8.722  ; 8.722  ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 8.901  ; 8.901  ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 8.506  ; 8.506  ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 9.192  ; 9.192  ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 8.667  ; 8.667  ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 8.812  ; 8.812  ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 8.708  ; 8.708  ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 8.657  ; 8.657  ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 9.035  ; 9.035  ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 8.740  ; 8.740  ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 8.737  ; 8.737  ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 8.968  ; 8.968  ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 8.998  ; 8.998  ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 9.402  ; 9.402  ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 10.010 ; 10.010 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 8.959  ; 8.959  ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 9.067  ; 9.067  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 12.076 ; 12.076 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 11.383 ; 11.383 ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 9.719  ; 9.719  ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 5.781  ;        ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 10.336 ; 10.336 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 9.146  ; 9.146  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 8.860  ; 8.860  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 9.010  ; 9.010  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 9.433  ; 9.433  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 9.103  ; 9.103  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 9.421  ; 9.421  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 9.339  ; 9.339  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 8.960  ; 8.960  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 9.026  ; 9.026  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 9.042  ; 9.042  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 9.029  ; 9.029  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 8.941  ; 8.941  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 9.308  ; 9.308  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 9.048  ; 9.048  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 9.227  ; 9.227  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 8.832  ; 8.832  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 9.518  ; 9.518  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 8.993  ; 8.993  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 9.138  ; 9.138  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 9.034  ; 9.034  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 8.983  ; 8.983  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 9.361  ; 9.361  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 9.066  ; 9.066  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 9.063  ; 9.063  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 9.294  ; 9.294  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 9.324  ; 9.324  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 9.728  ; 9.728  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 10.336 ; 10.336 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 9.285  ; 9.285  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 9.393  ; 9.393  ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 9.995  ; 9.995  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 8.387  ; 8.387  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 7.890  ; 7.890  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 8.147  ; 8.147  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 8.088  ; 8.088  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 7.706  ; 7.706  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 9.025  ; 9.025  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 9.666  ; 9.666  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 8.805  ; 8.805  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 9.265  ; 9.265  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 9.105  ; 9.105  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 8.763  ; 8.763  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 9.640  ; 9.640  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 8.456  ; 8.456  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 8.187  ; 8.187  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 9.240  ; 9.240  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 9.995  ; 9.995  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 8.802  ; 8.802  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 8.142  ; 8.142  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 9.194  ; 9.194  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 9.948  ; 9.948  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 8.168  ; 8.168  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 9.550  ; 9.550  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 8.006  ; 8.006  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 8.418  ; 8.418  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 9.455  ; 9.455  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 9.144  ; 9.144  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 8.828  ; 8.828  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 8.372  ; 8.372  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 8.407  ; 8.407  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 8.188  ; 8.188  ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;        ; 5.781  ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 8.506  ; 8.506  ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 8.820  ; 8.820  ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 8.534  ; 8.534  ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 8.684  ; 8.684  ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 9.107  ; 9.107  ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 8.777  ; 8.777  ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 9.095  ; 9.095  ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 9.013  ; 9.013  ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 8.634  ; 8.634  ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 8.700  ; 8.700  ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 8.716  ; 8.716  ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 8.703  ; 8.703  ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 8.615  ; 8.615  ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 8.982  ; 8.982  ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 8.722  ; 8.722  ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 8.901  ; 8.901  ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 8.506  ; 8.506  ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 9.192  ; 9.192  ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 8.667  ; 8.667  ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 8.812  ; 8.812  ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 8.708  ; 8.708  ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 8.657  ; 8.657  ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 9.035  ; 9.035  ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 8.740  ; 8.740  ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 8.737  ; 8.737  ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 8.968  ; 8.968  ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 8.998  ; 8.998  ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 9.402  ; 9.402  ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 10.010 ; 10.010 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 8.959  ; 8.959  ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 9.067  ; 9.067  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 11.443 ; 11.443 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 8.935  ; 8.935  ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 9.598  ; 9.598  ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 5.781  ;        ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 8.832  ; 8.832  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 9.146  ; 9.146  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 8.860  ; 8.860  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 9.010  ; 9.010  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 9.433  ; 9.433  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 9.103  ; 9.103  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 9.421  ; 9.421  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 9.339  ; 9.339  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 8.960  ; 8.960  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 9.026  ; 9.026  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 9.042  ; 9.042  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 9.029  ; 9.029  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 8.941  ; 8.941  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 9.308  ; 9.308  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 9.048  ; 9.048  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 9.227  ; 9.227  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 8.832  ; 8.832  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 9.518  ; 9.518  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 8.993  ; 8.993  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 9.138  ; 9.138  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 9.034  ; 9.034  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 8.983  ; 8.983  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 9.361  ; 9.361  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 9.066  ; 9.066  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 9.063  ; 9.063  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 9.294  ; 9.294  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 9.324  ; 9.324  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 9.728  ; 9.728  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 10.336 ; 10.336 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 9.285  ; 9.285  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 9.393  ; 9.393  ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 7.706  ; 7.706  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 8.387  ; 8.387  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 7.890  ; 7.890  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 8.147  ; 8.147  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 8.088  ; 8.088  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 7.706  ; 7.706  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 9.025  ; 9.025  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 9.666  ; 9.666  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 8.805  ; 8.805  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 9.265  ; 9.265  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 9.105  ; 9.105  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 8.763  ; 8.763  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 9.640  ; 9.640  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 8.456  ; 8.456  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 8.187  ; 8.187  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 9.240  ; 9.240  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 9.995  ; 9.995  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 8.802  ; 8.802  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 8.142  ; 8.142  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 9.194  ; 9.194  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 9.948  ; 9.948  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 8.168  ; 8.168  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 9.550  ; 9.550  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 8.006  ; 8.006  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 8.418  ; 8.418  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 9.455  ; 9.455  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 9.144  ; 9.144  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 8.828  ; 8.828  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 8.372  ; 8.372  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 8.407  ; 8.407  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 8.188  ; 8.188  ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;        ; 5.781  ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; CLK                      ; -70.289 ; -75253.467    ;
; sterowanie:c1|state.m28  ; -68.115 ; -2292.259     ;
; sterowanie:c1|state.m102 ; -67.708 ; -78.769       ;
; ALU:c2|ZF                ; -3.609  ; -111.472      ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; sterowanie:c1|state.m28  ; -0.803 ; -16.878       ;
; sterowanie:c1|state.m102 ; -0.681 ; -1.099        ;
; ALU:c2|ZF                ; -0.510 ; -8.537        ;
; CLK                      ; -0.192 ; -0.322        ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.380 ; -1168.380     ;
; sterowanie:c1|state.m102 ; -0.443 ; -6.480        ;
; ALU:c2|ZF                ; 0.500  ; 0.000         ;
; sterowanie:c1|state.m28  ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                        ;
+---------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -70.289 ; sterowanie:c1|state.m30  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.105     ; 71.216     ;
; -70.233 ; sterowanie:c1|state.m109 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.025     ; 71.240     ;
; -70.132 ; sterowanie:c1|state.m29  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.105     ; 71.059     ;
; -70.087 ; sterowanie:c1|state.m61  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.105     ; 71.014     ;
; -70.073 ; sterowanie:c1|state.m110 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.025     ; 71.080     ;
; -70.071 ; sterowanie:c1|state.m70  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.100     ; 71.003     ;
; -70.043 ; sterowanie:c1|state.m65  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.970     ;
; -70.024 ; sterowanie:c1|state.m80  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 71.062     ;
; -70.010 ; sterowanie:c1|state.m104 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 71.041     ;
; -70.008 ; sterowanie:c1|state.m81  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 71.046     ;
; -70.004 ; sterowanie:c1|state.m106 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 71.042     ;
; -69.978 ; Rejestry:c3|IR[22]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 71.009     ;
; -69.920 ; sterowanie:c1|state.m69  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 70.922     ;
; -69.912 ; sterowanie:c1|state.m105 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.950     ;
; -69.903 ; sterowanie:c1|state.m93  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.946     ;
; -69.870 ; sterowanie:c1|state.m88  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.908     ;
; -69.862 ; sterowanie:c1|state.m90  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.900     ;
; -69.841 ; sterowanie:c1|state.m83  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.884     ;
; -69.834 ; sterowanie:c1|state.m85  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.877     ;
; -69.818 ; sterowanie:c1|state.m68  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.100     ; 70.750     ;
; -69.814 ; sterowanie:c1|state.m46  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.021      ; 70.867     ;
; -69.803 ; sterowanie:c1|state.m54  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 70.840     ;
; -69.800 ; sterowanie:c1|state.m92  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.838     ;
; -69.791 ; sterowanie:c1|state.m86  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.829     ;
; -69.790 ; Rejestry:c3|IR[0]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 70.816     ;
; -69.787 ; sterowanie:c1|state.m103 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.825     ;
; -69.785 ; Rejestry:c3|IR[4]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.023     ; 70.794     ;
; -69.775 ; sterowanie:c1|state.m82  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.813     ;
; -69.768 ; sterowanie:c1|state.m42  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.799     ;
; -69.762 ; sterowanie:c1|state.m91  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.805     ;
; -69.758 ; sterowanie:c1|state.m87  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.796     ;
; -69.737 ; Rejestry:c3|IR[1]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.765     ;
; -69.686 ; sterowanie:c1|state.m44  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 70.723     ;
; -69.685 ; sterowanie:c1|state.m89  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.728     ;
; -69.665 ; sterowanie:c1|state.m84  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.006      ; 70.703     ;
; -69.656 ; sterowanie:c1|state.m107 ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.011      ; 70.699     ;
; -69.653 ; sterowanie:c1|state.m41  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.684     ;
; -69.649 ; sterowanie:c1|state.m50  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.021      ; 70.702     ;
; -69.611 ; Rejestry:c3|IR[13]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.024     ; 70.619     ;
; -69.598 ; sterowanie:c1|state.m47  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.629     ;
; -69.582 ; sterowanie:c1|state.m45  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.613     ;
; -69.558 ; Rejestry:c3|IR[23]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.025     ; 70.565     ;
; -69.554 ; Rejestry:c3|PC[6]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.582     ;
; -69.547 ; sterowanie:c1|state.m49  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.578     ;
; -69.546 ; sterowanie:c1|state.m30  ; Rejestry:c3|R3[14]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 70.479     ;
; -69.546 ; Rejestry:c3|IR[16]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 70.572     ;
; -69.544 ; sterowanie:c1|state.m30  ; Rejestry:c3|R7[14]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 70.477     ;
; -69.537 ; sterowanie:c1|state.m43  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.568     ;
; -69.535 ; sterowanie:c1|state.m60  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.141      ; 70.708     ;
; -69.528 ; Rejestry:c3|PC[3]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.556     ;
; -69.524 ; Rejestry:c3|IR[3]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.009     ; 70.547     ;
; -69.524 ; sterowanie:c1|state.m51  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.555     ;
; -69.521 ; Rejestry:c3|PC[0]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.549     ;
; -69.509 ; sterowanie:c1|state.m30  ; Rejestry:c3|R17[22] ; CLK          ; CLK         ; 1.000        ; -0.107     ; 70.434     ;
; -69.508 ; sterowanie:c1|state.m30  ; Rejestry:c3|R16[22] ; CLK          ; CLK         ; 1.000        ; -0.107     ; 70.433     ;
; -69.490 ; sterowanie:c1|state.m109 ; Rejestry:c3|R3[14]  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 70.503     ;
; -69.489 ; sterowanie:c1|state.m53  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.520     ;
; -69.488 ; Rejestry:c3|IR[24]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.025     ; 70.495     ;
; -69.488 ; sterowanie:c1|state.m109 ; Rejestry:c3|R7[14]  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 70.501     ;
; -69.475 ; Rejestry:c3|PC[1]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.503     ;
; -69.472 ; Rejestry:c3|IR[10]       ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.006     ; 70.498     ;
; -69.459 ; sterowanie:c1|state.m30  ; Rejestry:c3|R20[18] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 70.393     ;
; -69.459 ; Rejestry:c3|PC[2]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.487     ;
; -69.458 ; sterowanie:c1|state.m30  ; Rejestry:c3|R11[18] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 70.397     ;
; -69.453 ; sterowanie:c1|state.m22  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.005      ; 70.490     ;
; -69.453 ; sterowanie:c1|state.m109 ; Rejestry:c3|R17[22] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 70.458     ;
; -69.452 ; sterowanie:c1|state.m109 ; Rejestry:c3|R16[22] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 70.457     ;
; -69.451 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[18] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 70.390     ;
; -69.449 ; sterowanie:c1|state.m30  ; Rejestry:c3|R24[18] ; CLK          ; CLK         ; 1.000        ; -0.116     ; 70.365     ;
; -69.449 ; sterowanie:c1|state.m30  ; Rejestry:c3|R18[18] ; CLK          ; CLK         ; 1.000        ; -0.099     ; 70.382     ;
; -69.447 ; sterowanie:c1|state.m30  ; Rejestry:c3|R19[14] ; CLK          ; CLK         ; 1.000        ; -0.122     ; 70.357     ;
; -69.446 ; sterowanie:c1|state.m30  ; Rejestry:c3|R18[14] ; CLK          ; CLK         ; 1.000        ; -0.122     ; 70.356     ;
; -69.445 ; sterowanie:c1|state.m30  ; Rejestry:c3|R10[16] ; CLK          ; CLK         ; 1.000        ; -0.113     ; 70.364     ;
; -69.440 ; sterowanie:c1|state.m30  ; Rejestry:c3|R30[11] ; CLK          ; CLK         ; 1.000        ; -0.101     ; 70.371     ;
; -69.440 ; Rejestry:c3|IR[5]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.008     ; 70.464     ;
; -69.439 ; sterowanie:c1|state.m10  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.027     ; 70.444     ;
; -69.436 ; sterowanie:c1|state.m30  ; Rejestry:c3|R15[11] ; CLK          ; CLK         ; 1.000        ; -0.114     ; 70.354     ;
; -69.435 ; sterowanie:c1|state.m30  ; Rejestry:c3|R14[11] ; CLK          ; CLK         ; 1.000        ; -0.114     ; 70.353     ;
; -69.435 ; sterowanie:c1|state.m30  ; Rejestry:c3|R19[18] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 70.376     ;
; -69.433 ; sterowanie:c1|state.m55  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.464     ;
; -69.423 ; sterowanie:c1|state.m24  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; 0.141      ; 70.596     ;
; -69.419 ; sterowanie:c1|state.m52  ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 70.450     ;
; -69.417 ; sterowanie:c1|state.m30  ; Rejestry:c3|R14[26] ; CLK          ; CLK         ; 1.000        ; -0.096     ; 70.353     ;
; -69.415 ; sterowanie:c1|state.m30  ; Rejestry:c3|R3[26]  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 70.351     ;
; -69.411 ; sterowanie:c1|state.m30  ; Rejestry:c3|R6[16]  ; CLK          ; CLK         ; 1.000        ; -0.094     ; 70.349     ;
; -69.409 ; sterowanie:c1|state.m0   ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.100     ; 70.341     ;
; -69.408 ; sterowanie:c1|state.m30  ; Rejestry:c3|R23[14] ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.335     ;
; -69.408 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[14] ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.335     ;
; -69.406 ; sterowanie:c1|state.m30  ; Rejestry:c3|R22[22] ; CLK          ; CLK         ; 1.000        ; -0.108     ; 70.330     ;
; -69.403 ; sterowanie:c1|state.m30  ; Rejestry:c3|R17[9]  ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.330     ;
; -69.403 ; Rejestry:c3|IR[2]        ; ALU:c2|ZF           ; CLK          ; CLK         ; 1.000        ; -0.004     ; 70.431     ;
; -69.403 ; sterowanie:c1|state.m109 ; Rejestry:c3|R20[18] ; CLK          ; CLK         ; 1.000        ; -0.018     ; 70.417     ;
; -69.402 ; sterowanie:c1|state.m109 ; Rejestry:c3|R11[18] ; CLK          ; CLK         ; 1.000        ; -0.013     ; 70.421     ;
; -69.399 ; sterowanie:c1|state.m30  ; Rejestry:c3|R29[26] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 70.333     ;
; -69.398 ; sterowanie:c1|state.m30  ; Rejestry:c3|R16[9]  ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.325     ;
; -69.396 ; sterowanie:c1|state.m30  ; Rejestry:c3|R21[14] ; CLK          ; CLK         ; 1.000        ; -0.105     ; 70.323     ;
; -69.395 ; sterowanie:c1|state.m109 ; Rejestry:c3|R22[18] ; CLK          ; CLK         ; 1.000        ; -0.013     ; 70.414     ;
; -69.393 ; sterowanie:c1|state.m109 ; Rejestry:c3|R24[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 70.389     ;
; -69.393 ; sterowanie:c1|state.m109 ; Rejestry:c3|R18[18] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 70.406     ;
; -69.391 ; sterowanie:c1|state.m109 ; Rejestry:c3|R19[14] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 70.381     ;
+---------+--------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sterowanie:c1|state.m28'                                                                                                ;
+---------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node             ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+
; -68.115 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.797      ; 69.013     ;
; -68.059 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.877      ; 69.037     ;
; -67.958 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.797      ; 68.856     ;
; -67.916 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.735      ; 68.807     ;
; -67.913 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.797      ; 68.811     ;
; -67.899 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.877      ; 68.877     ;
; -67.897 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.802      ; 68.800     ;
; -67.869 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.797      ; 68.767     ;
; -67.860 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.815      ; 68.831     ;
; -67.850 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.859     ;
; -67.845 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.804      ; 68.760     ;
; -67.836 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.901      ; 68.838     ;
; -67.834 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.843     ;
; -67.830 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.839     ;
; -67.804 ; Rejestry:c3|IR[22]       ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.901      ; 68.806     ;
; -67.789 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.884      ; 68.784     ;
; -67.770 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.788      ; 68.662     ;
; -67.759 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.735      ; 68.650     ;
; -67.750 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.782      ; 68.634     ;
; -67.746 ; sterowanie:c1|state.m69  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.872      ; 68.719     ;
; -67.742 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.796      ; 68.651     ;
; -67.738 ; sterowanie:c1|state.m105 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.747     ;
; -67.729 ; sterowanie:c1|state.m93  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.913      ; 68.743     ;
; -67.714 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.735      ; 68.605     ;
; -67.714 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.868      ; 68.686     ;
; -67.700 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.815      ; 68.671     ;
; -67.698 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.740      ; 68.594     ;
; -67.696 ; sterowanie:c1|state.m88  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.705     ;
; -67.694 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.862      ; 68.658     ;
; -67.688 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.804      ; 68.603     ;
; -67.688 ; sterowanie:c1|state.m90  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.697     ;
; -67.686 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.876      ; 68.675     ;
; -67.685 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[26] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.795      ; 68.582     ;
; -67.672 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.795      ; 68.578     ;
; -67.670 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.735      ; 68.561     ;
; -67.667 ; sterowanie:c1|state.m83  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.913      ; 68.681     ;
; -67.665 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[22] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.787      ; 68.546     ;
; -67.660 ; sterowanie:c1|state.m85  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.913      ; 68.674     ;
; -67.654 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[25] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.786      ; 68.537     ;
; -67.651 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.846      ; 68.653     ;
; -67.644 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[16] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.740      ; 68.527     ;
; -67.644 ; sterowanie:c1|state.m68  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.802      ; 68.547     ;
; -67.643 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.804      ; 68.558     ;
; -67.640 ; sterowanie:c1|state.m46  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.923      ; 68.664     ;
; -67.637 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.839      ; 68.632     ;
; -67.635 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.846      ; 68.637     ;
; -67.631 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.846      ; 68.633     ;
; -67.629 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[26] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.875      ; 68.606     ;
; -67.629 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.884      ; 68.624     ;
; -67.629 ; sterowanie:c1|state.m54  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.907      ; 68.637     ;
; -67.627 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.809      ; 68.547     ;
; -67.626 ; sterowanie:c1|state.m92  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.635     ;
; -67.617 ; sterowanie:c1|state.m86  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.626     ;
; -67.616 ; Rejestry:c3|IR[0]        ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.896      ; 68.613     ;
; -67.616 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.875      ; 68.602     ;
; -67.613 ; sterowanie:c1|state.m103 ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.622     ;
; -67.613 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.788      ; 68.505     ;
; -67.611 ; Rejestry:c3|IR[4]        ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.879      ; 68.591     ;
; -67.609 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[22] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.867      ; 68.570     ;
; -67.605 ; Rejestry:c3|IR[22]       ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.839      ; 68.600     ;
; -67.601 ; sterowanie:c1|state.m82  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.610     ;
; -67.599 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.804      ; 68.514     ;
; -67.598 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[25] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.866      ; 68.561     ;
; -67.594 ; sterowanie:c1|state.m42  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.901      ; 68.596     ;
; -67.593 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.782      ; 68.477     ;
; -67.588 ; sterowanie:c1|state.m91  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.913      ; 68.602     ;
; -67.588 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[16] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.820      ; 68.551     ;
; -67.585 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.796      ; 68.494     ;
; -67.584 ; sterowanie:c1|state.m87  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.593     ;
; -67.580 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.915      ; 68.606     ;
; -67.574 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[29] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.795      ; 68.473     ;
; -67.568 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.788      ; 68.460     ;
; -67.566 ; sterowanie:c1|state.m104 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.585     ;
; -67.564 ; sterowanie:c1|state.m81  ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.915      ; 68.590     ;
; -67.563 ; Rejestry:c3|IR[1]        ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.898      ; 68.562     ;
; -67.560 ; sterowanie:c1|state.m106 ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.915      ; 68.586     ;
; -67.554 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.868      ; 68.526     ;
; -67.552 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.793      ; 68.449     ;
; -67.548 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.782      ; 68.432     ;
; -67.547 ; sterowanie:c1|state.m69  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.810      ; 68.513     ;
; -67.540 ; sterowanie:c1|state.m61  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.796      ; 68.449     ;
; -67.539 ; sterowanie:c1|state.m105 ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.846      ; 68.541     ;
; -67.534 ; Rejestry:c3|IR[22]       ; uklad:c4|MBRout[24] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.908      ; 68.553     ;
; -67.534 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.862      ; 68.498     ;
; -67.532 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.787      ; 68.421     ;
; -67.530 ; sterowanie:c1|state.m93  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.851      ; 68.537     ;
; -67.528 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[26] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.795      ; 68.425     ;
; -67.526 ; sterowanie:c1|state.m110 ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.876      ; 68.515     ;
; -67.524 ; sterowanie:c1|state.m70  ; uklad:c4|MBRout[27] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.801      ; 68.438     ;
; -67.524 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.788      ; 68.416     ;
; -67.518 ; sterowanie:c1|state.m109 ; uklad:c4|MBRout[29] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.875      ; 68.497     ;
; -67.515 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[17] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.795      ; 68.421     ;
; -67.512 ; sterowanie:c1|state.m44  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.907      ; 68.520     ;
; -67.511 ; sterowanie:c1|state.m89  ; uklad:c4|MBRout[30] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.913      ; 68.525     ;
; -67.508 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[22] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.787      ; 68.389     ;
; -67.505 ; sterowanie:c1|state.m80  ; uklad:c4|MBRout[28] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.899      ; 68.508     ;
; -67.504 ; sterowanie:c1|state.m65  ; uklad:c4|MBRout[23] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.782      ; 68.388     ;
; -67.500 ; sterowanie:c1|state.m30  ; uklad:c4|MBRout[21] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.793      ; 68.399     ;
; -67.497 ; sterowanie:c1|state.m29  ; uklad:c4|MBRout[25] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.786      ; 68.380     ;
; -67.497 ; sterowanie:c1|state.m88  ; uklad:c4|MBRout[31] ; CLK          ; sterowanie:c1|state.m28 ; 0.500        ; 0.846      ; 68.499     ;
+---------+--------------------------+---------------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sterowanie:c1|state.m102'                                                                                          ;
+---------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node       ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+
; -67.708 ; sterowanie:c1|state.m30  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.834      ; 68.655     ;
; -67.652 ; sterowanie:c1|state.m109 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.914      ; 68.679     ;
; -67.551 ; sterowanie:c1|state.m29  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.834      ; 68.498     ;
; -67.506 ; sterowanie:c1|state.m61  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.834      ; 68.453     ;
; -67.492 ; sterowanie:c1|state.m110 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.914      ; 68.519     ;
; -67.490 ; sterowanie:c1|state.m70  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.839      ; 68.442     ;
; -67.462 ; sterowanie:c1|state.m65  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.834      ; 68.409     ;
; -67.443 ; sterowanie:c1|state.m80  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.501     ;
; -67.429 ; sterowanie:c1|state.m104 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.480     ;
; -67.427 ; sterowanie:c1|state.m81  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.485     ;
; -67.423 ; sterowanie:c1|state.m106 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.481     ;
; -67.397 ; Rejestry:c3|IR[22]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.448     ;
; -67.339 ; sterowanie:c1|state.m69  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.909      ; 68.361     ;
; -67.331 ; sterowanie:c1|state.m105 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.389     ;
; -67.322 ; sterowanie:c1|state.m93  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.385     ;
; -67.289 ; sterowanie:c1|state.m88  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.347     ;
; -67.281 ; sterowanie:c1|state.m90  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.339     ;
; -67.260 ; sterowanie:c1|state.m83  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.323     ;
; -67.253 ; sterowanie:c1|state.m85  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.316     ;
; -67.237 ; sterowanie:c1|state.m68  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.839      ; 68.189     ;
; -67.233 ; sterowanie:c1|state.m46  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.960      ; 68.306     ;
; -67.222 ; sterowanie:c1|state.m54  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.944      ; 68.279     ;
; -67.219 ; sterowanie:c1|state.m92  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.277     ;
; -67.210 ; sterowanie:c1|state.m86  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.268     ;
; -67.209 ; Rejestry:c3|IR[0]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.933      ; 68.255     ;
; -67.206 ; sterowanie:c1|state.m103 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.264     ;
; -67.204 ; Rejestry:c3|IR[4]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.916      ; 68.233     ;
; -67.194 ; sterowanie:c1|state.m82  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.252     ;
; -67.187 ; sterowanie:c1|state.m42  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.238     ;
; -67.181 ; sterowanie:c1|state.m91  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.244     ;
; -67.177 ; sterowanie:c1|state.m87  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.235     ;
; -67.156 ; Rejestry:c3|IR[1]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 68.204     ;
; -67.105 ; sterowanie:c1|state.m44  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.944      ; 68.162     ;
; -67.104 ; sterowanie:c1|state.m89  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.167     ;
; -67.084 ; sterowanie:c1|state.m84  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.945      ; 68.142     ;
; -67.075 ; sterowanie:c1|state.m107 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.950      ; 68.138     ;
; -67.072 ; sterowanie:c1|state.m41  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.123     ;
; -67.068 ; sterowanie:c1|state.m50  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.960      ; 68.141     ;
; -67.030 ; Rejestry:c3|IR[13]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.915      ; 68.058     ;
; -67.017 ; sterowanie:c1|state.m47  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.068     ;
; -67.004 ; sterowanie:c1|state.m30  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.038      ; 68.655     ;
; -67.001 ; sterowanie:c1|state.m45  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.052     ;
; -66.977 ; Rejestry:c3|IR[23]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.914      ; 68.004     ;
; -66.973 ; Rejestry:c3|PC[6]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 68.021     ;
; -66.966 ; sterowanie:c1|state.m49  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.017     ;
; -66.965 ; Rejestry:c3|IR[16]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.933      ; 68.011     ;
; -66.956 ; sterowanie:c1|state.m43  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 68.007     ;
; -66.954 ; sterowanie:c1|state.m60  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 68.147     ;
; -66.948 ; sterowanie:c1|state.m109 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.118      ; 68.679     ;
; -66.947 ; Rejestry:c3|PC[3]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.995     ;
; -66.943 ; Rejestry:c3|IR[3]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.930      ; 67.986     ;
; -66.943 ; sterowanie:c1|state.m51  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.994     ;
; -66.940 ; Rejestry:c3|PC[0]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.988     ;
; -66.908 ; sterowanie:c1|state.m53  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.959     ;
; -66.907 ; Rejestry:c3|IR[24]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.914      ; 67.934     ;
; -66.894 ; Rejestry:c3|PC[1]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.942     ;
; -66.891 ; Rejestry:c3|IR[10]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.933      ; 67.937     ;
; -66.878 ; Rejestry:c3|PC[2]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.926     ;
; -66.872 ; sterowanie:c1|state.m22  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.944      ; 67.929     ;
; -66.859 ; Rejestry:c3|IR[5]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.931      ; 67.903     ;
; -66.858 ; sterowanie:c1|state.m10  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.912      ; 67.883     ;
; -66.852 ; sterowanie:c1|state.m55  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.903     ;
; -66.847 ; sterowanie:c1|state.m29  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.038      ; 68.498     ;
; -66.842 ; sterowanie:c1|state.m24  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 68.035     ;
; -66.838 ; sterowanie:c1|state.m52  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.889     ;
; -66.828 ; sterowanie:c1|state.m0   ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.839      ; 67.780     ;
; -66.822 ; Rejestry:c3|IR[2]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.870     ;
; -66.802 ; sterowanie:c1|state.m61  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.038      ; 68.453     ;
; -66.797 ; Rejestry:c3|PC[4]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.845     ;
; -66.790 ; sterowanie:c1|state.m48  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.841     ;
; -66.788 ; sterowanie:c1|state.m110 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.118      ; 68.519     ;
; -66.786 ; sterowanie:c1|state.m70  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.043      ; 68.442     ;
; -66.786 ; Rejestry:c3|PC[10]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.834     ;
; -66.781 ; Rejestry:c3|IR[21]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.914      ; 67.808     ;
; -66.764 ; Rejestry:c3|PC[5]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.812     ;
; -66.763 ; Rejestry:c3|IR[8]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.937      ; 67.813     ;
; -66.758 ; sterowanie:c1|state.m65  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.038      ; 68.409     ;
; -66.755 ; Rejestry:c3|IR[6]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.806     ;
; -66.739 ; sterowanie:c1|state.m80  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.149      ; 68.501     ;
; -66.737 ; sterowanie:c1|state.m66  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.912      ; 67.762     ;
; -66.734 ; sterowanie:c1|state.m67  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 67.927     ;
; -66.725 ; sterowanie:c1|state.m104 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.142      ; 68.480     ;
; -66.723 ; sterowanie:c1|state.m81  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.149      ; 68.485     ;
; -66.723 ; Rejestry:c3|IR[7]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.940      ; 67.776     ;
; -66.719 ; sterowanie:c1|state.m106 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.149      ; 68.481     ;
; -66.715 ; sterowanie:c1|state.m40  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.938      ; 67.766     ;
; -66.697 ; Rejestry:c3|PC[7]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.745     ;
; -66.693 ; Rejestry:c3|IR[22]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.142      ; 68.448     ;
; -66.693 ; sterowanie:c1|state.m62  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.918      ; 67.724     ;
; -66.680 ; Rejestry:c3|PC[9]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.728     ;
; -66.660 ; Rejestry:c3|IR[12]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.915      ; 67.688     ;
; -66.654 ; sterowanie:c1|state.m63  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 67.847     ;
; -66.640 ; sterowanie:c1|state.m20  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 67.833     ;
; -66.635 ; sterowanie:c1|state.m69  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.113      ; 68.361     ;
; -66.627 ; sterowanie:c1|state.m105 ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.149      ; 68.389     ;
; -66.623 ; sterowanie:c1|state.m23  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 1.080      ; 67.816     ;
; -66.618 ; sterowanie:c1|state.m93  ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 1.000        ; 1.154      ; 68.385     ;
; -66.616 ; Rejestry:c3|PC[8]        ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.664     ;
; -66.612 ; Rejestry:c3|PC[11]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.935      ; 67.660     ;
; -66.604 ; Rejestry:c3|IR[11]       ; ALU:c2|wy[32] ; CLK          ; sterowanie:c1|state.m102 ; 0.500        ; 0.934      ; 67.651     ;
+---------+--------------------------+---------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ALU:c2|ZF'                                                                                             ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -3.609 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 5.101      ;
; -3.589 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 5.054      ;
; -3.584 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 5.055      ;
; -3.572 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 5.040      ;
; -3.562 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 5.018      ;
; -3.547 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 5.030      ;
; -3.546 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 5.038      ;
; -3.545 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 5.008      ;
; -3.542 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.998      ;
; -3.530 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 5.022      ;
; -3.526 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 5.009      ;
; -3.526 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.991      ;
; -3.521 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.992      ;
; -3.517 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.965      ;
; -3.515 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.812      ; 4.984      ;
; -3.514 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 5.006      ;
; -3.510 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.975      ;
; -3.509 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.811      ; 4.977      ;
; -3.509 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.851      ; 4.968      ;
; -3.509 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 5.001      ;
; -3.509 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.977      ;
; -3.505 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.976      ;
; -3.499 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 4.955      ;
; -3.499 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 4.991      ;
; -3.498 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.876      ; 4.982      ;
; -3.494 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.959      ;
; -3.493 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.961      ;
; -3.489 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.954      ;
; -3.489 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.960      ;
; -3.487 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[7]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.888      ; 4.984      ;
; -3.485 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[8]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.840      ; 4.971      ;
; -3.484 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.955      ;
; -3.484 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.967      ;
; -3.483 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 4.939      ;
; -3.482 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 4.945      ;
; -3.479 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.935      ;
; -3.479 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.944      ;
; -3.477 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.945      ;
; -3.474 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.945      ;
; -3.472 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.940      ;
; -3.468 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.951      ;
; -3.467 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 4.923      ;
; -3.466 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[16] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.873      ; 4.937      ;
; -3.466 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 4.929      ;
; -3.465 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[17] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.809      ; 4.931      ;
; -3.464 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[4]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.815      ; 4.937      ;
; -3.464 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[13] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.824      ; 4.944      ;
; -3.463 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 4.946      ;
; -3.463 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.919      ;
; -3.462 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 4.918      ;
; -3.462 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[26] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.930      ;
; -3.454 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.902      ;
; -3.452 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[3]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.876      ; 4.937      ;
; -3.452 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.935      ;
; -3.452 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.812      ; 4.921      ;
; -3.452 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[11] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.800      ; 4.908      ;
; -3.450 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[1]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.874      ; 4.921      ;
; -3.450 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 4.913      ;
; -3.447 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[29] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.871      ; 4.916      ;
; -3.447 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.930      ;
; -3.447 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.903      ;
; -3.447 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 4.930      ;
; -3.446 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.811      ; 4.914      ;
; -3.446 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.851      ; 4.905      ;
; -3.445 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 4.908      ;
; -3.444 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[0]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.927      ;
; -3.444 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[20] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.859      ; 4.917      ;
; -3.442 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.898      ;
; -3.438 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[31] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.882      ; 4.930      ;
; -3.438 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.886      ;
; -3.437 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[6]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.920      ;
; -3.436 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.812      ; 4.905      ;
; -3.435 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.876      ; 4.919      ;
; -3.435 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[23] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.854      ; 4.898      ;
; -3.432 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[24] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.847      ; 4.888      ;
; -3.431 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[21] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.883      ; 4.922      ;
; -3.431 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 4.914      ;
; -3.430 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.811      ; 4.898      ;
; -3.430 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.851      ; 4.889      ;
; -3.428 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[25] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.875      ; 4.911      ;
; -3.426 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 4.909      ;
; -3.424 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[7]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.888      ; 4.921      ;
; -3.422 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.870      ;
; -3.422 ; sterowanie:c1|state.m25 ; uklad:c4|MAR[8]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.840      ; 4.908      ;
; -3.420 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.812      ; 4.889      ;
; -3.419 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[10] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.876      ; 4.903      ;
; -3.418 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[27] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.867      ; 4.883      ;
; -3.417 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[5]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.888      ; 4.913      ;
; -3.417 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.865      ;
; -3.416 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[12] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.827      ; 4.899      ;
; -3.415 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[19] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.812      ; 4.884      ;
; -3.414 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.811      ; 4.882      ;
; -3.414 ; sterowanie:c1|state.m98 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.851      ; 4.873      ;
; -3.413 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[30] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.869      ; 4.891      ;
; -3.413 ; sterowanie:c1|state.m96 ; uklad:c4|MAR[22] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.814      ; 4.884      ;
; -3.409 ; sterowanie:c1|state.m94 ; uklad:c4|MAR[14] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.864      ; 4.882      ;
; -3.409 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[9]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.811      ; 4.877      ;
; -3.409 ; sterowanie:c1|state.m95 ; uklad:c4|MAR[28] ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.851      ; 4.868      ;
; -3.408 ; sterowanie:c1|state.m26 ; uklad:c4|MAR[7]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.888      ; 4.905      ;
; -3.407 ; sterowanie:c1|state.m99 ; uklad:c4|MAR[2]  ; CLK          ; ALU:c2|ZF   ; 1.000        ; 0.850      ; 4.855      ;
+--------+-------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sterowanie:c1|state.m28'                                                                                                            ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node             ; Launch Clock             ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+
; -0.803 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[22] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.536      ; 1.874      ;
; -0.716 ; ALU:c2|ZF                ; uklad:c4|MAR[0]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.162      ;
; -0.708 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[6]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.539      ; 1.972      ;
; -0.679 ; ALU:c2|ZF                ; uklad:c4|MAR[30]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.731      ; 2.193      ;
; -0.651 ; ALU:c2|ZF                ; uklad:c4|MAR[26]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.721      ; 2.211      ;
; -0.630 ; ALU:c2|ZF                ; uklad:c4|MAR[7]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.750      ; 2.261      ;
; -0.621 ; ALU:c2|ZF                ; uklad:c4|MAR[18]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.730      ; 2.250      ;
; -0.606 ; ALU:c2|ZF                ; uklad:c4|MAR[10]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.738      ; 2.273      ;
; -0.599 ; ALU:c2|ZF                ; uklad:c4|MAR[8]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.702      ; 2.244      ;
; -0.590 ; ALU:c2|ZF                ; uklad:c4|MAR[29]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.733      ; 2.284      ;
; -0.587 ; ALU:c2|ZF                ; uklad:c4|MAR[24]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.709      ; 2.263      ;
; -0.582 ; ALU:c2|ZF                ; uklad:c4|MAR[14]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.726      ; 2.285      ;
; -0.536 ; ALU:c2|ZF                ; uklad:c4|MAR[4]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.677      ; 2.282      ;
; -0.527 ; ALU:c2|ZF                ; uklad:c4|MAR[12]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.689      ; 2.303      ;
; -0.519 ; ALU:c2|ZF                ; uklad:c4|MAR[31]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.744      ; 2.366      ;
; -0.517 ; ALU:c2|ZF                ; uklad:c4|MAR[16]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.735      ; 2.359      ;
; -0.515 ; ALU:c2|ZF                ; uklad:c4|MAR[5]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.750      ; 2.376      ;
; -0.512 ; ALU:c2|ZF                ; uklad:c4|MAR[28]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.713      ; 2.342      ;
; -0.503 ; ALU:c2|ZF                ; uklad:c4|MAR[6]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.375      ;
; -0.496 ; ALU:c2|ZF                ; uklad:c4|MAR[2]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.712      ; 2.357      ;
; -0.490 ; ALU:c2|ZF                ; uklad:c4|MAR[27]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.729      ; 2.380      ;
; -0.451 ; ALU:c2|ZF                ; uklad:c4|MAR[25]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.427      ;
; -0.428 ; ALU:c2|ZF                ; uklad:c4|MAR[21]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.745      ; 2.458      ;
; -0.406 ; ALU:c2|ZF                ; uklad:c4|MAR[15]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.684      ; 2.419      ;
; -0.386 ; ALU:c2|ZF                ; uklad:c4|MAR[20]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.721      ; 2.476      ;
; -0.383 ; ALU:c2|ZF                ; uklad:c4|MAR[3]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.738      ; 2.496      ;
; -0.354 ; ALU:c2|ZF                ; uklad:c4|MAR[22]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.676      ; 2.463      ;
; -0.348 ; ALU:c2|ZF                ; uklad:c4|MAR[23]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.716      ; 2.509      ;
; -0.337 ; ALU:c2|ZF                ; uklad:c4|MAR[13]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.686      ; 2.490      ;
; -0.336 ; ALU:c2|ZF                ; uklad:c4|MAR[1]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.736      ; 2.541      ;
; -0.318 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[26]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.721      ; 2.544      ;
; -0.303 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[22] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; -0.500       ; 2.536      ; 1.874      ;
; -0.281 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[0]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.597      ;
; -0.257 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[29]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.733      ; 2.617      ;
; -0.219 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[3]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.546      ; 2.468      ;
; -0.216 ; ALU:c2|ZF                ; uklad:c4|MAR[0]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.737      ; 2.162      ;
; -0.208 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[6]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; -0.500       ; 2.539      ; 1.972      ;
; -0.194 ; ALU:c2|ZF                ; uklad:c4|MAR[17]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.671      ; 2.618      ;
; -0.188 ; ALU:c2|ZF                ; uklad:c4|MAR[11]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.662      ; 2.615      ;
; -0.187 ; ALU:c2|ZF                ; uklad:c4|MAR[19]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.674      ; 2.628      ;
; -0.179 ; ALU:c2|ZF                ; uklad:c4|MAR[30]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.731      ; 2.193      ;
; -0.179 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[28]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.713      ; 2.675      ;
; -0.178 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[14]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.726      ; 2.689      ;
; -0.157 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[30]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.731      ; 2.715      ;
; -0.151 ; ALU:c2|ZF                ; uklad:c4|MAR[26]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.721      ; 2.211      ;
; -0.137 ; ALU:c2|ZF                ; uklad:c4|MAR[9]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; 0.000        ; 2.673      ; 2.677      ;
; -0.137 ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[0]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.633      ; 2.637      ;
; -0.130 ; ALU:c2|ZF                ; uklad:c4|MAR[7]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.750      ; 2.261      ;
; -0.121 ; ALU:c2|ZF                ; uklad:c4|MAR[18]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.730      ; 2.250      ;
; -0.117 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[16]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.735      ; 2.759      ;
; -0.112 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[18]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.730      ; 2.759      ;
; -0.106 ; ALU:c2|ZF                ; uklad:c4|MAR[10]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.738      ; 2.273      ;
; -0.105 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[8]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.702      ; 2.738      ;
; -0.099 ; ALU:c2|ZF                ; uklad:c4|MAR[8]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.702      ; 2.244      ;
; -0.090 ; ALU:c2|ZF                ; uklad:c4|MAR[29]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.733      ; 2.284      ;
; -0.088 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[6]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.790      ;
; -0.087 ; ALU:c2|ZF                ; uklad:c4|MAR[24]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.709      ; 2.263      ;
; -0.082 ; ALU:c2|ZF                ; uklad:c4|MAR[14]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.726      ; 2.285      ;
; -0.045 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[20]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.721      ; 2.817      ;
; -0.036 ; ALU:c2|ZF                ; uklad:c4|MAR[4]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.677      ; 2.282      ;
; -0.034 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[25]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.737      ; 2.844      ;
; -0.027 ; ALU:c2|ZF                ; uklad:c4|MAR[12]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.689      ; 2.303      ;
; -0.025 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[24]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.709      ; 2.825      ;
; -0.019 ; ALU:c2|ZF                ; uklad:c4|MAR[31]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.744      ; 2.366      ;
; -0.018 ; sterowanie:c1|state.m28  ; uklad:c4|MAR[10]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.738      ; 2.861      ;
; -0.017 ; ALU:c2|ZF                ; uklad:c4|MAR[16]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.735      ; 2.359      ;
; -0.015 ; ALU:c2|ZF                ; uklad:c4|MAR[5]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.750      ; 2.376      ;
; -0.012 ; ALU:c2|ZF                ; uklad:c4|MAR[28]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.713      ; 2.342      ;
; -0.003 ; ALU:c2|ZF                ; uklad:c4|MAR[6]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.737      ; 2.375      ;
; 0.000  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[5]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.750      ; 2.891      ;
; 0.004  ; ALU:c2|ZF                ; uklad:c4|MAR[2]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.712      ; 2.357      ;
; 0.010  ; ALU:c2|ZF                ; uklad:c4|MAR[27]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.729      ; 2.380      ;
; 0.013  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[2]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.712      ; 2.866      ;
; 0.017  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[1]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.736      ; 2.894      ;
; 0.018  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[11] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.534      ; 2.693      ;
; 0.019  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[7]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.750      ; 2.910      ;
; 0.027  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[4]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.677      ; 2.845      ;
; 0.029  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[21]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.745      ; 2.915      ;
; 0.030  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[31]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.744      ; 2.915      ;
; 0.032  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[22]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.676      ; 2.849      ;
; 0.049  ; ALU:c2|ZF                ; uklad:c4|MAR[25]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.737      ; 2.427      ;
; 0.056  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[23]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.716      ; 2.913      ;
; 0.063  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[12]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.689      ; 2.893      ;
; 0.072  ; ALU:c2|ZF                ; uklad:c4|MAR[21]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.745      ; 2.458      ;
; 0.094  ; ALU:c2|ZF                ; uklad:c4|MAR[15]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.684      ; 2.419      ;
; 0.101  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[13]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.686      ; 2.928      ;
; 0.114  ; ALU:c2|ZF                ; uklad:c4|MAR[20]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.721      ; 2.476      ;
; 0.115  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[3]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.738      ; 2.994      ;
; 0.117  ; ALU:c2|ZF                ; uklad:c4|MAR[3]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.738      ; 2.496      ;
; 0.146  ; ALU:c2|ZF                ; uklad:c4|MAR[22]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.676      ; 2.463      ;
; 0.151  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[27]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.729      ; 3.021      ;
; 0.152  ; ALU:c2|ZF                ; uklad:c4|MAR[23]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.716      ; 2.509      ;
; 0.155  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[15]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.684      ; 2.980      ;
; 0.163  ; ALU:c2|ZF                ; uklad:c4|MAR[13]    ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.686      ; 2.490      ;
; 0.164  ; ALU:c2|ZF                ; uklad:c4|MAR[1]     ; ALU:c2|ZF                ; sterowanie:c1|state.m28 ; -0.500       ; 2.736      ; 2.541      ;
; 0.164  ; sterowanie:c1|state.m102 ; uklad:c4|MBRout[2]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28 ; 0.000        ; 2.546      ; 2.851      ;
; 0.176  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[17]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.671      ; 2.988      ;
; 0.182  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[26]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 2.721      ; 2.544      ;
; 0.219  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[0]     ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; -0.500       ; 2.737      ; 2.597      ;
; 0.228  ; sterowanie:c1|state.m28  ; uklad:c4|MAR[19]    ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28 ; 0.000        ; 2.674      ; 3.043      ;
+--------+--------------------------+---------------------+--------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sterowanie:c1|state.m102'                                                                                                       ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node        ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.681 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 3.148      ; 2.608      ;
; -0.418 ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 3.379      ; 3.102      ;
; -0.400 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 2.867      ; 2.608      ;
; -0.181 ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 3.148      ; 2.608      ;
; -0.097 ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 3.148      ; 3.192      ;
; 0.025  ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; 0.000        ; 2.936      ; 3.102      ;
; 0.082  ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 3.379      ; 3.102      ;
; 0.100  ; sterowanie:c1|state.m102 ; ALU:c2|wyU[32] ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 2.867      ; 2.608      ;
; 0.169  ; sterowanie:c1|state.m103 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 1.679      ;
; 0.184  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 2.867      ; 3.192      ;
; 0.213  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 3.148      ; 3.502      ;
; 0.288  ; sterowanie:c1|state.m51  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 1.791      ;
; 0.338  ; sterowanie:c1|state.m107 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 2.084      ;
; 0.403  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 3.148      ; 3.192      ;
; 0.422  ; sterowanie:c1|state.m50  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.756      ; 2.178      ;
; 0.426  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 3.379      ; 3.946      ;
; 0.494  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 2.867      ; 3.502      ;
; 0.500  ; sterowanie:c1|state.m105 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.010      ;
; 0.525  ; sterowanie:c1|state.m102 ; ALU:c2|wy[32]  ; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; -0.500       ; 2.936      ; 3.102      ;
; 0.536  ; sterowanie:c1|state.m53  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.039      ;
; 0.547  ; sterowanie:c1|state.m50  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.525      ; 2.072      ;
; 0.603  ; sterowanie:c1|state.m52  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.106      ;
; 0.603  ; sterowanie:c1|state.m55  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.106      ;
; 0.671  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 3.379      ; 4.191      ;
; 0.684  ; sterowanie:c1|state.m28  ; ALU:c2|wyU[32] ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 2.867      ; 3.192      ;
; 0.713  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 3.148      ; 3.502      ;
; 0.714  ; sterowanie:c1|state.m40  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.217      ;
; 0.719  ; sterowanie:c1|state.m107 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.515      ; 2.234      ;
; 0.855  ; sterowanie:c1|state.m82  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.365      ;
; 0.869  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; 0.000        ; 2.936      ; 3.946      ;
; 0.875  ; sterowanie:c1|state.m45  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 2.609      ;
; 0.926  ; sterowanie:c1|state.m103 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 2.667      ;
; 0.926  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 3.379      ; 3.946      ;
; 0.950  ; sterowanie:c1|state.m103 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.229      ; 1.679      ;
; 0.952  ; sterowanie:c1|state.m42  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.455      ;
; 0.987  ; sterowanie:c1|state.m54  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.509      ; 2.496      ;
; 0.994  ; ALU:c2|ZF                ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 2.867      ; 3.502      ;
; 0.998  ; sterowanie:c1|state.m46  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.525      ; 2.523      ;
; 1.022  ; sterowanie:c1|state.m86  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.532      ;
; 1.043  ; sterowanie:c1|state.m92  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 2.784      ;
; 1.045  ; sterowanie:c1|state.m51  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 2.779      ;
; 1.069  ; sterowanie:c1|state.m51  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.222      ; 1.791      ;
; 1.071  ; sterowanie:c1|state.m41  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.574      ;
; 1.084  ; sterowanie:c1|state.m106 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.594      ;
; 1.090  ; sterowanie:c1|state.m104 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.593      ;
; 1.104  ; sterowanie:c1|state.m44  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.509      ; 2.613      ;
; 1.104  ; sterowanie:c1|state.m80  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.614      ;
; 1.114  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 2.936      ; 4.191      ;
; 1.125  ; sterowanie:c1|state.m84  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.635      ;
; 1.140  ; sterowanie:c1|state.m24  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 2.785      ;
; 1.153  ; sterowanie:c1|state.m90  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.663      ;
; 1.161  ; sterowanie:c1|state.m88  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.671      ;
; 1.171  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 3.379      ; 4.191      ;
; 1.215  ; sterowanie:c1|state.m55  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 2.949      ;
; 1.227  ; sterowanie:c1|state.m104 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 2.961      ;
; 1.234  ; sterowanie:c1|state.m54  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.740      ; 2.974      ;
; 1.246  ; sterowanie:c1|state.m106 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 2.987      ;
; 1.257  ; sterowanie:c1|state.m105 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 2.998      ;
; 1.260  ; sterowanie:c1|state.m92  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.510      ; 2.770      ;
; 1.278  ; sterowanie:c1|state.m45  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 2.781      ;
; 1.281  ; sterowanie:c1|state.m107 ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.303      ; 2.084      ;
; 1.281  ; sterowanie:c1|state.m105 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.229      ; 2.010      ;
; 1.290  ; sterowanie:c1|state.m52  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 3.024      ;
; 1.293  ; sterowanie:c1|state.m53  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 3.027      ;
; 1.317  ; sterowanie:c1|state.m53  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.222      ; 2.039      ;
; 1.328  ; sterowanie:c1|state.m50  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.244      ; 2.072      ;
; 1.336  ; sterowanie:c1|state.m42  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 3.070      ;
; 1.363  ; sterowanie:c1|state.m93  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 3.109      ;
; 1.365  ; sterowanie:c1|state.m50  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.313      ; 2.178      ;
; 1.369  ; sterowanie:c1|state.m28  ; ALU:c2|wy[32]  ; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; -0.500       ; 2.936      ; 3.946      ;
; 1.383  ; sterowanie:c1|state.m89  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 3.129      ;
; 1.384  ; sterowanie:c1|state.m52  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.222      ; 2.106      ;
; 1.384  ; sterowanie:c1|state.m55  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.222      ; 2.106      ;
; 1.393  ; sterowanie:c1|state.m87  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 3.134      ;
; 1.398  ; sterowanie:c1|state.m46  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.756      ; 3.154      ;
; 1.398  ; sterowanie:c1|state.m63  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 3.043      ;
; 1.402  ; sterowanie:c1|state.m90  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 3.143      ;
; 1.432  ; Rejestry:c3|IR[17]       ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.479      ; 2.911      ;
; 1.488  ; sterowanie:c1|state.m85  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.515      ; 3.003      ;
; 1.495  ; sterowanie:c1|state.m40  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.222      ; 2.217      ;
; 1.500  ; sterowanie:c1|state.m107 ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.234      ; 2.234      ;
; 1.510  ; sterowanie:c1|state.m11  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 3.155      ;
; 1.519  ; sterowanie:c1|state.m91  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 3.265      ;
; 1.519  ; Rejestry:c3|IAR[1]       ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.500      ; 3.019      ;
; 1.521  ; uklad:c4|MBRin[1]        ; ALU:c2|wyU[32] ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; 0.000        ; 0.820      ; 2.341      ;
; 1.532  ; sterowanie:c1|state.m27  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.477      ; 3.009      ;
; 1.533  ; sterowanie:c1|state.m21  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 3.178      ;
; 1.565  ; sterowanie:c1|state.m88  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.741      ; 3.306      ;
; 1.591  ; sterowanie:c1|state.m85  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 3.337      ;
; 1.593  ; sterowanie:c1|state.m23  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 3.238      ;
; 1.597  ; sterowanie:c1|state.m47  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 3.331      ;
; 1.598  ; sterowanie:c1|state.m24  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.876      ; 3.474      ;
; 1.598  ; sterowanie:c1|state.m83  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.746      ; 3.344      ;
; 1.610  ; sterowanie:c1|state.m20  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.645      ; 3.255      ;
; 1.614  ; sterowanie:c1|state.m47  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 3.117      ;
; 1.614  ; ALU:c2|ZF                ; ALU:c2|wy[32]  ; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; -0.500       ; 2.936      ; 4.191      ;
; 1.632  ; sterowanie:c1|state.m43  ; ALU:c2|wy[32]  ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.734      ; 3.366      ;
; 1.636  ; sterowanie:c1|state.m82  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; -0.500       ; 1.229      ; 2.365      ;
; 1.644  ; sterowanie:c1|state.m91  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.515      ; 3.159      ;
; 1.645  ; sterowanie:c1|state.m48  ; ALU:c2|wyU[32] ; CLK                      ; sterowanie:c1|state.m102 ; 0.000        ; 1.503      ; 3.148      ;
+--------+--------------------------+----------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ALU:c2|ZF'                                                                                                         ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node          ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+
; -0.510 ; ALU:c2|ZF               ; uklad:c4|MAR[0]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.162      ;
; -0.473 ; ALU:c2|ZF               ; uklad:c4|MAR[30] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.525      ; 2.193      ;
; -0.445 ; ALU:c2|ZF               ; uklad:c4|MAR[26] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.515      ; 2.211      ;
; -0.424 ; ALU:c2|ZF               ; uklad:c4|MAR[7]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.544      ; 2.261      ;
; -0.415 ; ALU:c2|ZF               ; uklad:c4|MAR[18] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.524      ; 2.250      ;
; -0.400 ; ALU:c2|ZF               ; uklad:c4|MAR[10] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.532      ; 2.273      ;
; -0.393 ; ALU:c2|ZF               ; uklad:c4|MAR[8]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.496      ; 2.244      ;
; -0.384 ; ALU:c2|ZF               ; uklad:c4|MAR[29] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.527      ; 2.284      ;
; -0.381 ; ALU:c2|ZF               ; uklad:c4|MAR[24] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.503      ; 2.263      ;
; -0.376 ; ALU:c2|ZF               ; uklad:c4|MAR[14] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.520      ; 2.285      ;
; -0.330 ; ALU:c2|ZF               ; uklad:c4|MAR[4]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.471      ; 2.282      ;
; -0.321 ; ALU:c2|ZF               ; uklad:c4|MAR[12] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.483      ; 2.303      ;
; -0.313 ; ALU:c2|ZF               ; uklad:c4|MAR[31] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.538      ; 2.366      ;
; -0.311 ; ALU:c2|ZF               ; uklad:c4|MAR[16] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.529      ; 2.359      ;
; -0.309 ; ALU:c2|ZF               ; uklad:c4|MAR[5]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.544      ; 2.376      ;
; -0.306 ; ALU:c2|ZF               ; uklad:c4|MAR[28] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.507      ; 2.342      ;
; -0.297 ; ALU:c2|ZF               ; uklad:c4|MAR[6]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.375      ;
; -0.290 ; ALU:c2|ZF               ; uklad:c4|MAR[2]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.506      ; 2.357      ;
; -0.284 ; ALU:c2|ZF               ; uklad:c4|MAR[27] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.523      ; 2.380      ;
; -0.245 ; ALU:c2|ZF               ; uklad:c4|MAR[25] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.427      ;
; -0.222 ; ALU:c2|ZF               ; uklad:c4|MAR[21] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.539      ; 2.458      ;
; -0.200 ; ALU:c2|ZF               ; uklad:c4|MAR[15] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.478      ; 2.419      ;
; -0.180 ; ALU:c2|ZF               ; uklad:c4|MAR[20] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.515      ; 2.476      ;
; -0.177 ; ALU:c2|ZF               ; uklad:c4|MAR[3]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.532      ; 2.496      ;
; -0.148 ; ALU:c2|ZF               ; uklad:c4|MAR[22] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.470      ; 2.463      ;
; -0.142 ; ALU:c2|ZF               ; uklad:c4|MAR[23] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.510      ; 2.509      ;
; -0.131 ; ALU:c2|ZF               ; uklad:c4|MAR[13] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.480      ; 2.490      ;
; -0.130 ; ALU:c2|ZF               ; uklad:c4|MAR[1]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.530      ; 2.541      ;
; -0.112 ; sterowanie:c1|state.m28 ; uklad:c4|MAR[26] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.515      ; 2.544      ;
; -0.075 ; sterowanie:c1|state.m28 ; uklad:c4|MAR[0]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.597      ;
; -0.051 ; sterowanie:c1|state.m28 ; uklad:c4|MAR[29] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.527      ; 2.617      ;
; -0.010 ; ALU:c2|ZF               ; uklad:c4|MAR[0]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.531      ; 2.162      ;
; 0.012  ; ALU:c2|ZF               ; uklad:c4|MAR[17] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.465      ; 2.618      ;
; 0.018  ; ALU:c2|ZF               ; uklad:c4|MAR[11] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.456      ; 2.615      ;
; 0.019  ; ALU:c2|ZF               ; uklad:c4|MAR[19] ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.468      ; 2.628      ;
; 0.027  ; ALU:c2|ZF               ; uklad:c4|MAR[30] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.525      ; 2.193      ;
; 0.027  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[28] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.507      ; 2.675      ;
; 0.028  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[14] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.520      ; 2.689      ;
; 0.049  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[30] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.525      ; 2.715      ;
; 0.055  ; ALU:c2|ZF               ; uklad:c4|MAR[26] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.515      ; 2.211      ;
; 0.069  ; ALU:c2|ZF               ; uklad:c4|MAR[9]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; 0.000        ; 2.467      ; 2.677      ;
; 0.076  ; ALU:c2|ZF               ; uklad:c4|MAR[7]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.544      ; 2.261      ;
; 0.085  ; ALU:c2|ZF               ; uklad:c4|MAR[18] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.524      ; 2.250      ;
; 0.089  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[16] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.529      ; 2.759      ;
; 0.094  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[18] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.524      ; 2.759      ;
; 0.100  ; ALU:c2|ZF               ; uklad:c4|MAR[10] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.532      ; 2.273      ;
; 0.101  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[8]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.496      ; 2.738      ;
; 0.107  ; ALU:c2|ZF               ; uklad:c4|MAR[8]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.496      ; 2.244      ;
; 0.116  ; ALU:c2|ZF               ; uklad:c4|MAR[29] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.527      ; 2.284      ;
; 0.118  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[6]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.790      ;
; 0.119  ; ALU:c2|ZF               ; uklad:c4|MAR[24] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.503      ; 2.263      ;
; 0.124  ; ALU:c2|ZF               ; uklad:c4|MAR[14] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.520      ; 2.285      ;
; 0.161  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[20] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.515      ; 2.817      ;
; 0.170  ; ALU:c2|ZF               ; uklad:c4|MAR[4]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.471      ; 2.282      ;
; 0.172  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[25] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.531      ; 2.844      ;
; 0.179  ; ALU:c2|ZF               ; uklad:c4|MAR[12] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.483      ; 2.303      ;
; 0.181  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[24] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.503      ; 2.825      ;
; 0.187  ; ALU:c2|ZF               ; uklad:c4|MAR[31] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.538      ; 2.366      ;
; 0.188  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[10] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.532      ; 2.861      ;
; 0.189  ; ALU:c2|ZF               ; uklad:c4|MAR[16] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.529      ; 2.359      ;
; 0.191  ; ALU:c2|ZF               ; uklad:c4|MAR[5]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.544      ; 2.376      ;
; 0.194  ; ALU:c2|ZF               ; uklad:c4|MAR[28] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.507      ; 2.342      ;
; 0.203  ; ALU:c2|ZF               ; uklad:c4|MAR[6]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.531      ; 2.375      ;
; 0.206  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[5]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.544      ; 2.891      ;
; 0.210  ; ALU:c2|ZF               ; uklad:c4|MAR[2]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.506      ; 2.357      ;
; 0.216  ; ALU:c2|ZF               ; uklad:c4|MAR[27] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.523      ; 2.380      ;
; 0.219  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[2]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.506      ; 2.866      ;
; 0.223  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[1]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.530      ; 2.894      ;
; 0.225  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[7]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.544      ; 2.910      ;
; 0.233  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[4]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.471      ; 2.845      ;
; 0.235  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[21] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.539      ; 2.915      ;
; 0.236  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[31] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.538      ; 2.915      ;
; 0.238  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[22] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.470      ; 2.849      ;
; 0.255  ; ALU:c2|ZF               ; uklad:c4|MAR[25] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.531      ; 2.427      ;
; 0.262  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[23] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.510      ; 2.913      ;
; 0.269  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[12] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.483      ; 2.893      ;
; 0.278  ; ALU:c2|ZF               ; uklad:c4|MAR[21] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.539      ; 2.458      ;
; 0.300  ; ALU:c2|ZF               ; uklad:c4|MAR[15] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.478      ; 2.419      ;
; 0.307  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[13] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.480      ; 2.928      ;
; 0.320  ; ALU:c2|ZF               ; uklad:c4|MAR[20] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.515      ; 2.476      ;
; 0.321  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[3]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.532      ; 2.994      ;
; 0.323  ; ALU:c2|ZF               ; uklad:c4|MAR[3]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.532      ; 2.496      ;
; 0.352  ; ALU:c2|ZF               ; uklad:c4|MAR[22] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.470      ; 2.463      ;
; 0.357  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[27] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.523      ; 3.021      ;
; 0.358  ; ALU:c2|ZF               ; uklad:c4|MAR[23] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.510      ; 2.509      ;
; 0.361  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[15] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.478      ; 2.980      ;
; 0.369  ; ALU:c2|ZF               ; uklad:c4|MAR[13] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.480      ; 2.490      ;
; 0.370  ; ALU:c2|ZF               ; uklad:c4|MAR[1]  ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.530      ; 2.541      ;
; 0.382  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[17] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.465      ; 2.988      ;
; 0.388  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[26] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 2.515      ; 2.544      ;
; 0.425  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[0]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 2.531      ; 2.597      ;
; 0.434  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[19] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.468      ; 3.043      ;
; 0.449  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[29] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 2.527      ; 2.617      ;
; 0.495  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[9]  ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.467      ; 3.103      ;
; 0.512  ; ALU:c2|ZF               ; uklad:c4|MAR[17] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.465      ; 2.618      ;
; 0.518  ; ALU:c2|ZF               ; uklad:c4|MAR[11] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.456      ; 2.615      ;
; 0.519  ; ALU:c2|ZF               ; uklad:c4|MAR[19] ; ALU:c2|ZF               ; ALU:c2|ZF   ; -0.500       ; 2.468      ; 2.628      ;
; 0.527  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[28] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 2.507      ; 2.675      ;
; 0.528  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[14] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; -0.500       ; 2.520      ; 2.689      ;
; 0.547  ; sterowanie:c1|state.m28 ; uklad:c4|MAR[11] ; sterowanie:c1|state.m28 ; ALU:c2|ZF   ; 0.000        ; 2.456      ; 3.144      ;
+--------+-------------------------+------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                    ;
+--------+--------------------------+---------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node             ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------+--------------------------+-------------+--------------+------------+------------+
; -0.192 ; sterowanie:c1|state.m102 ; Rejestry:c3|IR[22]  ; sterowanie:c1|state.m102 ; CLK         ; 0.000        ; 1.645      ; 1.746      ;
; -0.130 ; ALU:c2|ZF                ; Rejestry:c3|IAR[16] ; ALU:c2|ZF                ; CLK         ; 0.000        ; 1.643      ; 1.806      ;
; 0.069  ; sterowanie:c1|state.m102 ; Rejestry:c3|IR[6]   ; sterowanie:c1|state.m102 ; CLK         ; 0.000        ; 1.645      ; 2.007      ;
; 0.215  ; Rejestry:c3|R19[2]       ; Rejestry:c3|R19[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R18[2]       ; Rejestry:c3|R18[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R10[17]      ; Rejestry:c3|R10[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R8[17]       ; Rejestry:c3|R8[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R9[17]       ; Rejestry:c3|R9[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R11[17]      ; Rejestry:c3|R11[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R2[17]       ; Rejestry:c3|R2[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R5[17]       ; Rejestry:c3|R5[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R6[17]       ; Rejestry:c3|R6[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R7[17]       ; Rejestry:c3|R7[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R1[17]       ; Rejestry:c3|R1[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R3[17]       ; Rejestry:c3|R3[17]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R25[22]      ; Rejestry:c3|R25[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R24[22]      ; Rejestry:c3|R24[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R27[22]      ; Rejestry:c3|R27[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R26[22]      ; Rejestry:c3|R26[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R16[22]      ; Rejestry:c3|R16[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R17[22]      ; Rejestry:c3|R17[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R18[22]      ; Rejestry:c3|R18[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R19[22]      ; Rejestry:c3|R19[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R28[22]      ; Rejestry:c3|R28[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R29[22]      ; Rejestry:c3|R29[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R27[2]       ; Rejestry:c3|R27[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R23[2]       ; Rejestry:c3|R23[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R25[2]       ; Rejestry:c3|R25[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R17[2]       ; Rejestry:c3|R17[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R21[2]       ; Rejestry:c3|R21[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R29[2]       ; Rejestry:c3|R29[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R22[2]       ; Rejestry:c3|R22[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R26[2]       ; Rejestry:c3|R26[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R30[2]       ; Rejestry:c3|R30[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R28[2]       ; Rejestry:c3|R28[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R20[2]       ; Rejestry:c3|R20[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R16[2]       ; Rejestry:c3|R16[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R24[2]       ; Rejestry:c3|R24[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R6[2]        ; Rejestry:c3|R6[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R4[2]        ; Rejestry:c3|R4[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R7[2]        ; Rejestry:c3|R7[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R5[2]        ; Rejestry:c3|R5[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R1[2]        ; Rejestry:c3|R1[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R3[2]        ; Rejestry:c3|R3[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R2[2]        ; Rejestry:c3|R2[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R8[2]        ; Rejestry:c3|R8[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R9[2]        ; Rejestry:c3|R9[2]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R11[2]       ; Rejestry:c3|R11[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R10[2]       ; Rejestry:c3|R10[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R12[2]       ; Rejestry:c3|R12[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R14[2]       ; Rejestry:c3|R14[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R15[2]       ; Rejestry:c3|R15[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R13[2]       ; Rejestry:c3|R13[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R20[4]       ; Rejestry:c3|R20[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R16[4]       ; Rejestry:c3|R16[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R28[4]       ; Rejestry:c3|R28[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R24[4]       ; Rejestry:c3|R24[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R18[4]       ; Rejestry:c3|R18[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R22[4]       ; Rejestry:c3|R22[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R30[4]       ; Rejestry:c3|R30[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R26[4]       ; Rejestry:c3|R26[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R25[4]       ; Rejestry:c3|R25[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R17[4]       ; Rejestry:c3|R17[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R21[4]       ; Rejestry:c3|R21[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R29[4]       ; Rejestry:c3|R29[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R27[4]       ; Rejestry:c3|R27[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R19[4]       ; Rejestry:c3|R19[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R23[4]       ; Rejestry:c3|R23[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R8[4]        ; Rejestry:c3|R8[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R9[4]        ; Rejestry:c3|R9[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R10[4]       ; Rejestry:c3|R10[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R11[4]       ; Rejestry:c3|R11[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R12[4]       ; Rejestry:c3|R12[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R14[4]       ; Rejestry:c3|R14[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R15[4]       ; Rejestry:c3|R15[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R13[4]       ; Rejestry:c3|R13[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R6[4]        ; Rejestry:c3|R6[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R4[4]        ; Rejestry:c3|R4[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R5[4]        ; Rejestry:c3|R5[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R7[4]        ; Rejestry:c3|R7[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R1[4]        ; Rejestry:c3|R1[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R2[4]        ; Rejestry:c3|R2[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R3[4]        ; Rejestry:c3|R3[4]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R13[5]       ; Rejestry:c3|R13[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R9[5]        ; Rejestry:c3|R9[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R5[5]        ; Rejestry:c3|R5[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R1[5]        ; Rejestry:c3|R1[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R4[5]        ; Rejestry:c3|R4[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R12[5]       ; Rejestry:c3|R12[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R8[5]        ; Rejestry:c3|R8[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R15[5]       ; Rejestry:c3|R15[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R7[5]        ; Rejestry:c3|R7[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R11[5]       ; Rejestry:c3|R11[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R3[5]        ; Rejestry:c3|R3[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R2[5]        ; Rejestry:c3|R2[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R10[5]       ; Rejestry:c3|R10[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R14[5]       ; Rejestry:c3|R14[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R6[5]        ; Rejestry:c3|R6[5]   ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R17[5]       ; Rejestry:c3|R17[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Rejestry:c3|R19[5]       ; Rejestry:c3|R19[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
+--------+--------------------------+---------------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ALU:c2|ZF           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ALU:c2|ZF           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IAR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IAR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Rejestry:c3|IR[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Rejestry:c3|IR[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sterowanie:c1|state.m102'                                                                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+
; -0.443 ; -0.443       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wyU[32]        ;
; -0.443 ; -0.443       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wyU[32]        ;
; -0.443 ; -0.443       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|combout    ;
; -0.443 ; -0.443       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|combout    ;
; -0.443 ; -0.443       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|wyU[32]|datad      ;
; -0.443 ; -0.443       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|wyU[32]|datad      ;
; -0.327 ; -0.327       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wyU[32]        ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wyU[32]        ;
; -0.327 ; -0.327       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|combout    ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|combout    ;
; -0.327 ; -0.327       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|datad      ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|datad      ;
; -0.327 ; -0.327       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|combout    ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|combout    ;
; -0.327 ; -0.327       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|wyU[32]|datad      ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|wyU[32]|datad      ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wy[32]         ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; ALU:c2|wy[32]         ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|combout    ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|combout    ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|wy[32]|datac       ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|wy[32]|datac       ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wy[32]         ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; ALU:c2|wy[32]         ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|combout    ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|combout    ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|wy[32]|datac       ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|wy[32]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~2|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~5|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr22~5|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~5|datab   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr22~5|datab   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr24~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr24~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr24~1|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr26|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr26|combout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr26|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr26|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr28~0|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|WideOr28~0|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|datab   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c1|WideOr28~6|datab   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c1|state.m102|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c1|state.m102|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~0|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~0|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux66~1|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux66~1|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~2|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Fall       ; c2|Mux68~2|datab      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|dataa      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|datab      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m102 ; Rise       ; c2|Mux68~3|datab      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ALU:c2|ZF'                                                                         ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector91~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector91~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~3|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c1|Selector97~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c1|Selector97~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c1|Selector97~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c1|Selector97~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Rise       ; c2|ZF|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Rise       ; c2|ZF|regout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[14]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[15]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[15]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[16]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[17]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[17]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[18]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[19]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[19]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[20]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[20]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[21]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[21]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[22]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[22]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[23]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[23]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[24]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[24]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[25]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[25]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[26]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[26]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[27]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[27]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[28]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[28]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[29]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[29]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[2]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[30]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[30]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[31]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[31]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[3]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[3]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[4]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[4]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[5]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[5]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[6]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[6]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[7]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[7]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[8]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[8]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MAR[9]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MAR[9]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[10]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[10]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[11]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[11]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[12]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[12]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ALU:c2|ZF ; Fall       ; c4|MBRin[13]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ALU:c2|ZF ; Fall       ; c4|MBRin[13]|datad              ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sterowanie:c1|state.m28'                                                                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|Selector91~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|Selector91~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|Selector91~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c1|WideOr10~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr10~0|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr10~0|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|WideOr51~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c1|state.m28|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c1|state.m28|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[10]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[11]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[12]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[13]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[14]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[15]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[16]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[17]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[18]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[19]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[20]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[21]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[21]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[22]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[23]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[24]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[25]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[26]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[27]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[28]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[28]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[29]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[29]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[30]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[31]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[31]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[4]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[5]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[6]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[7]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[8]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Fall       ; c4|Dzap[9]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[10]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[11]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[12]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[13]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sterowanie:c1|state.m28 ; Rise       ; c4|MAR[13]|datad                ;
+-------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; 2.527 ; 2.527 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; 1.972 ; 1.972 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; 1.881 ; 1.881 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; 2.040 ; 2.040 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; 2.527 ; 2.527 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; 2.008 ; 2.008 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; 1.727 ; 1.727 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; 1.847 ; 1.847 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; 1.960 ; 1.960 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; 2.000 ; 2.000 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; 1.862 ; 1.862 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; 1.944 ; 1.944 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; 1.873 ; 1.873 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; 1.789 ; 1.789 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; 2.284 ; 2.284 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; 1.841 ; 1.841 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; 2.235 ; 2.235 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; 2.375 ; 2.375 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; 1.980 ; 1.980 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; 1.838 ; 1.838 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; 1.701 ; 1.701 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; 1.889 ; 1.889 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; 2.069 ; 2.069 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; 2.378 ; 2.378 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; 1.769 ; 1.769 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; 1.757 ; 1.757 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; 2.373 ; 2.373 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; 2.187 ; 2.187 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; 1.854 ; 1.854 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; 1.899 ; 1.899 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; 2.106 ; 2.106 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; 2.433 ; 2.433 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; 1.899 ; 1.899 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; 4.698 ; 4.698 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; -1.382 ; -1.382 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; -1.607 ; -1.607 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; -1.685 ; -1.685 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; -2.172 ; -2.172 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; -1.737 ; -1.737 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; -1.382 ; -1.382 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; -1.572 ; -1.572 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; -1.689 ; -1.689 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; -1.641 ; -1.641 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; -1.588 ; -1.588 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; -1.669 ; -1.669 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; -1.526 ; -1.526 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; -1.430 ; -1.430 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; -1.938 ; -1.938 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; -1.566 ; -1.566 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; -1.892 ; -1.892 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; -2.100 ; -2.100 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; -1.614 ; -1.614 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; -1.564 ; -1.564 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; -1.433 ; -1.433 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; -1.541 ; -1.541 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; -1.796 ; -1.796 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; -2.026 ; -2.026 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; -1.423 ; -1.423 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; -1.407 ; -1.407 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; -2.097 ; -2.097 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; -1.843 ; -1.843 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; -1.578 ; -1.578 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; -1.827 ; -1.827 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; -2.090 ; -2.090 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; 0.094  ; 0.094  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 5.070 ; 5.070 ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 4.504 ; 4.504 ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 4.366 ; 4.366 ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 4.408 ; 4.408 ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 4.664 ; 4.664 ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 4.478 ; 4.478 ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 4.660 ; 4.660 ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 4.583 ; 4.583 ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 4.411 ; 4.411 ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 4.448 ; 4.448 ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 4.434 ; 4.434 ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 4.452 ; 4.452 ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 4.407 ; 4.407 ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 4.586 ; 4.586 ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 4.444 ; 4.444 ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 4.533 ; 4.533 ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 4.347 ; 4.347 ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 4.697 ; 4.697 ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 4.421 ; 4.421 ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 4.485 ; 4.485 ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 4.460 ; 4.460 ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 4.430 ; 4.430 ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 4.590 ; 4.590 ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 4.439 ; 4.439 ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 4.451 ; 4.451 ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 4.555 ; 4.555 ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 4.610 ; 4.610 ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 4.784 ; 4.784 ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 5.070 ; 5.070 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 4.552 ; 4.552 ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 4.609 ; 4.609 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 6.367 ; 6.367 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 5.737 ; 5.737 ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 5.029 ; 5.029 ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 2.933 ;       ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 5.276 ; 5.276 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 4.710 ; 4.710 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 4.572 ; 4.572 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 4.614 ; 4.614 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 4.870 ; 4.870 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 4.684 ; 4.684 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 4.866 ; 4.866 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 4.789 ; 4.789 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 4.617 ; 4.617 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 4.654 ; 4.654 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 4.640 ; 4.640 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 4.658 ; 4.658 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 4.613 ; 4.613 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 4.792 ; 4.792 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 4.650 ; 4.650 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 4.739 ; 4.739 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 4.553 ; 4.553 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 4.903 ; 4.903 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 4.627 ; 4.627 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 4.691 ; 4.691 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 4.666 ; 4.666 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 4.636 ; 4.636 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 4.796 ; 4.796 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 4.645 ; 4.645 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 4.657 ; 4.657 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 4.761 ; 4.761 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 4.816 ; 4.816 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 4.990 ; 4.990 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 5.276 ; 5.276 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 4.758 ; 4.758 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 4.815 ; 4.815 ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 5.178 ; 5.178 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 4.422 ; 4.422 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 4.214 ; 4.214 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 4.310 ; 4.310 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 4.287 ; 4.287 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 4.054 ; 4.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 4.742 ; 4.742 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 5.054 ; 5.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 4.639 ; 4.639 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 4.855 ; 4.855 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 4.699 ; 4.699 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 4.619 ; 4.619 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 5.063 ; 5.063 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 4.471 ; 4.471 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 4.332 ; 4.332 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 4.832 ; 4.832 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 5.178 ; 5.178 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 4.634 ; 4.634 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 4.258 ; 4.258 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 4.810 ; 4.810 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 5.155 ; 5.155 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 4.324 ; 4.324 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 4.986 ; 4.986 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 4.313 ; 4.313 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 4.259 ; 4.259 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 4.437 ; 4.437 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 4.951 ; 4.951 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 4.806 ; 4.806 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 4.665 ; 4.665 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 4.412 ; 4.412 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 4.306 ; 4.306 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 4.442 ; 4.442 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 4.339 ; 4.339 ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;       ; 2.933 ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 4.347 ; 4.347 ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 4.504 ; 4.504 ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 4.366 ; 4.366 ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 4.408 ; 4.408 ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 4.664 ; 4.664 ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 4.478 ; 4.478 ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 4.660 ; 4.660 ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 4.583 ; 4.583 ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 4.411 ; 4.411 ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 4.448 ; 4.448 ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 4.434 ; 4.434 ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 4.452 ; 4.452 ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 4.407 ; 4.407 ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 4.586 ; 4.586 ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 4.444 ; 4.444 ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 4.533 ; 4.533 ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 4.347 ; 4.347 ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 4.697 ; 4.697 ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 4.421 ; 4.421 ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 4.485 ; 4.485 ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 4.460 ; 4.460 ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 4.430 ; 4.430 ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 4.590 ; 4.590 ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 4.439 ; 4.439 ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 4.451 ; 4.451 ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 4.555 ; 4.555 ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 4.610 ; 4.610 ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 4.784 ; 4.784 ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 5.070 ; 5.070 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 4.552 ; 4.552 ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 4.609 ; 4.609 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 5.833 ; 5.833 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 4.649 ; 4.649 ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 4.970 ; 4.970 ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 2.933 ;       ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 4.553 ; 4.553 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 4.710 ; 4.710 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 4.572 ; 4.572 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 4.614 ; 4.614 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 4.870 ; 4.870 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 4.684 ; 4.684 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 4.866 ; 4.866 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 4.789 ; 4.789 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 4.617 ; 4.617 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 4.654 ; 4.654 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 4.640 ; 4.640 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 4.658 ; 4.658 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 4.613 ; 4.613 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 4.792 ; 4.792 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 4.650 ; 4.650 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 4.739 ; 4.739 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 4.553 ; 4.553 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 4.903 ; 4.903 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 4.627 ; 4.627 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 4.691 ; 4.691 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 4.666 ; 4.666 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 4.636 ; 4.636 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 4.796 ; 4.796 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 4.645 ; 4.645 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 4.657 ; 4.657 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 4.761 ; 4.761 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 4.816 ; 4.816 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 4.990 ; 4.990 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 5.276 ; 5.276 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 4.758 ; 4.758 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 4.815 ; 4.815 ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 4.054 ; 4.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 4.422 ; 4.422 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 4.214 ; 4.214 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 4.310 ; 4.310 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 4.287 ; 4.287 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 4.054 ; 4.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 4.742 ; 4.742 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 5.054 ; 5.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 4.639 ; 4.639 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 4.855 ; 4.855 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 4.699 ; 4.699 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 4.619 ; 4.619 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 5.063 ; 5.063 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 4.471 ; 4.471 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 4.332 ; 4.332 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 4.832 ; 4.832 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 5.178 ; 5.178 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 4.634 ; 4.634 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 4.258 ; 4.258 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 4.810 ; 4.810 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 5.155 ; 5.155 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 4.324 ; 4.324 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 4.986 ; 4.986 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 4.313 ; 4.313 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 4.259 ; 4.259 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 4.437 ; 4.437 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 4.951 ; 4.951 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 4.806 ; 4.806 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 4.665 ; 4.665 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 4.412 ; 4.412 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 4.306 ; 4.306 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 4.442 ; 4.442 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 4.339 ; 4.339 ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;       ; 2.933 ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------+-------------+---------+----------+---------+---------------------+
; Clock                     ; Setup       ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-------------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -156.356    ; -1.278  ; N/A      ; N/A     ; -1.587              ;
;  ALU:c2|ZF                ; -8.946      ; -0.510  ; N/A      ; N/A     ; 0.500               ;
;  CLK                      ; -156.356    ; -0.192  ; N/A      ; N/A     ; -1.380              ;
;  sterowanie:c1|state.m102 ; -148.799    ; -1.278  ; N/A      ; N/A     ; -1.587              ;
;  sterowanie:c1|state.m28  ; -150.325    ; -1.218  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS           ; -172664.739 ; -26.836 ; 0.0      ; 0.0     ; -1194.196           ;
;  ALU:c2|ZF                ; -277.372    ; -8.537  ; N/A      ; N/A     ; 0.000               ;
;  CLK                      ; -167093.308 ; -0.322  ; N/A      ; N/A     ; -1168.380           ;
;  sterowanie:c1|state.m102 ; -172.587    ; -1.994  ; N/A      ; N/A     ; -25.816             ;
;  sterowanie:c1|state.m28  ; -5121.472   ; -16.878 ; N/A      ; N/A     ; 0.000               ;
+---------------------------+-------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; 4.429 ; 4.429 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; 3.378 ; 3.378 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; 3.191 ; 3.191 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; 3.570 ; 3.570 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; 4.429 ; 4.429 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; 3.560 ; 3.560 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; 2.867 ; 2.867 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; 3.088 ; 3.088 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; 3.269 ; 3.269 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; 3.509 ; 3.509 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; 3.204 ; 3.204 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; 3.277 ; 3.277 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; 3.139 ; 3.139 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; 3.019 ; 3.019 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; 3.924 ; 3.924 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; 3.114 ; 3.114 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; 3.958 ; 3.958 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; 4.201 ; 4.201 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; 3.437 ; 3.437 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; 3.071 ; 3.071 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; 2.783 ; 2.783 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; 3.155 ; 3.155 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; 3.632 ; 3.632 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; 4.224 ; 4.224 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; 2.960 ; 2.960 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; 2.933 ; 2.933 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; 4.328 ; 4.328 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; 3.920 ; 3.920 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; 3.186 ; 3.186 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; 3.211 ; 3.211 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; 3.709 ; 3.709 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; 4.346 ; 4.346 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; 3.148 ; 3.148 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; 9.831 ; 9.831 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Do[*]     ; ALU:c2|ZF  ; -1.382 ; -1.382 ; Rise       ; ALU:c2|ZF       ;
;  Do[0]    ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
;  Do[1]    ; ALU:c2|ZF  ; -1.607 ; -1.607 ; Rise       ; ALU:c2|ZF       ;
;  Do[2]    ; ALU:c2|ZF  ; -1.685 ; -1.685 ; Rise       ; ALU:c2|ZF       ;
;  Do[3]    ; ALU:c2|ZF  ; -2.172 ; -2.172 ; Rise       ; ALU:c2|ZF       ;
;  Do[4]    ; ALU:c2|ZF  ; -1.737 ; -1.737 ; Rise       ; ALU:c2|ZF       ;
;  Do[5]    ; ALU:c2|ZF  ; -1.382 ; -1.382 ; Rise       ; ALU:c2|ZF       ;
;  Do[6]    ; ALU:c2|ZF  ; -1.572 ; -1.572 ; Rise       ; ALU:c2|ZF       ;
;  Do[7]    ; ALU:c2|ZF  ; -1.689 ; -1.689 ; Rise       ; ALU:c2|ZF       ;
;  Do[8]    ; ALU:c2|ZF  ; -1.641 ; -1.641 ; Rise       ; ALU:c2|ZF       ;
;  Do[9]    ; ALU:c2|ZF  ; -1.588 ; -1.588 ; Rise       ; ALU:c2|ZF       ;
;  Do[10]   ; ALU:c2|ZF  ; -1.669 ; -1.669 ; Rise       ; ALU:c2|ZF       ;
;  Do[11]   ; ALU:c2|ZF  ; -1.526 ; -1.526 ; Rise       ; ALU:c2|ZF       ;
;  Do[12]   ; ALU:c2|ZF  ; -1.430 ; -1.430 ; Rise       ; ALU:c2|ZF       ;
;  Do[13]   ; ALU:c2|ZF  ; -1.938 ; -1.938 ; Rise       ; ALU:c2|ZF       ;
;  Do[14]   ; ALU:c2|ZF  ; -1.566 ; -1.566 ; Rise       ; ALU:c2|ZF       ;
;  Do[15]   ; ALU:c2|ZF  ; -1.892 ; -1.892 ; Rise       ; ALU:c2|ZF       ;
;  Do[16]   ; ALU:c2|ZF  ; -2.100 ; -2.100 ; Rise       ; ALU:c2|ZF       ;
;  Do[17]   ; ALU:c2|ZF  ; -1.614 ; -1.614 ; Rise       ; ALU:c2|ZF       ;
;  Do[18]   ; ALU:c2|ZF  ; -1.564 ; -1.564 ; Rise       ; ALU:c2|ZF       ;
;  Do[19]   ; ALU:c2|ZF  ; -1.433 ; -1.433 ; Rise       ; ALU:c2|ZF       ;
;  Do[20]   ; ALU:c2|ZF  ; -1.541 ; -1.541 ; Rise       ; ALU:c2|ZF       ;
;  Do[21]   ; ALU:c2|ZF  ; -1.796 ; -1.796 ; Rise       ; ALU:c2|ZF       ;
;  Do[22]   ; ALU:c2|ZF  ; -2.026 ; -2.026 ; Rise       ; ALU:c2|ZF       ;
;  Do[23]   ; ALU:c2|ZF  ; -1.423 ; -1.423 ; Rise       ; ALU:c2|ZF       ;
;  Do[24]   ; ALU:c2|ZF  ; -1.407 ; -1.407 ; Rise       ; ALU:c2|ZF       ;
;  Do[25]   ; ALU:c2|ZF  ; -2.097 ; -2.097 ; Rise       ; ALU:c2|ZF       ;
;  Do[26]   ; ALU:c2|ZF  ; -1.843 ; -1.843 ; Rise       ; ALU:c2|ZF       ;
;  Do[27]   ; ALU:c2|ZF  ; -1.578 ; -1.578 ; Rise       ; ALU:c2|ZF       ;
;  Do[28]   ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
;  Do[29]   ; ALU:c2|ZF  ; -1.827 ; -1.827 ; Rise       ; ALU:c2|ZF       ;
;  Do[30]   ; ALU:c2|ZF  ; -2.090 ; -2.090 ; Rise       ; ALU:c2|ZF       ;
;  Do[31]   ; ALU:c2|ZF  ; -1.624 ; -1.624 ; Rise       ; ALU:c2|ZF       ;
; INT       ; CLK        ; 0.094  ; 0.094  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 10.010 ; 10.010 ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 8.820  ; 8.820  ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 8.534  ; 8.534  ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 8.684  ; 8.684  ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 9.107  ; 9.107  ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 8.777  ; 8.777  ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 9.095  ; 9.095  ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 9.013  ; 9.013  ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 8.634  ; 8.634  ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 8.700  ; 8.700  ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 8.716  ; 8.716  ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 8.703  ; 8.703  ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 8.615  ; 8.615  ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 8.982  ; 8.982  ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 8.722  ; 8.722  ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 8.901  ; 8.901  ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 8.506  ; 8.506  ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 8.687  ; 8.687  ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 9.192  ; 9.192  ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 8.667  ; 8.667  ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 8.812  ; 8.812  ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 8.708  ; 8.708  ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 8.657  ; 8.657  ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 9.035  ; 9.035  ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 8.740  ; 8.740  ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 8.737  ; 8.737  ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 8.968  ; 8.968  ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 8.998  ; 8.998  ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 9.402  ; 9.402  ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 10.010 ; 10.010 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 8.959  ; 8.959  ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 9.067  ; 9.067  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 5.994  ; 5.994  ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 12.076 ; 12.076 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 11.383 ; 11.383 ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 9.719  ; 9.719  ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 5.781  ;        ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 10.336 ; 10.336 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 9.146  ; 9.146  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 8.860  ; 8.860  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 9.010  ; 9.010  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 9.433  ; 9.433  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 9.103  ; 9.103  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 9.421  ; 9.421  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 9.339  ; 9.339  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 8.960  ; 8.960  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 9.026  ; 9.026  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 9.042  ; 9.042  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 9.029  ; 9.029  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 8.941  ; 8.941  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 9.308  ; 9.308  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 9.048  ; 9.048  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 9.227  ; 9.227  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 8.832  ; 8.832  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 9.013  ; 9.013  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 9.518  ; 9.518  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 8.993  ; 8.993  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 9.138  ; 9.138  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 9.034  ; 9.034  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 8.983  ; 8.983  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 9.361  ; 9.361  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 9.066  ; 9.066  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 9.063  ; 9.063  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 9.294  ; 9.294  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 9.324  ; 9.324  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 9.728  ; 9.728  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 10.336 ; 10.336 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 9.285  ; 9.285  ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 9.393  ; 9.393  ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 9.995  ; 9.995  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 8.387  ; 8.387  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 7.890  ; 7.890  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 8.147  ; 8.147  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 8.088  ; 8.088  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 7.706  ; 7.706  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 9.025  ; 9.025  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 9.666  ; 9.666  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 8.805  ; 8.805  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 9.265  ; 9.265  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 9.105  ; 9.105  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 8.763  ; 8.763  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 9.640  ; 9.640  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 8.456  ; 8.456  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 8.187  ; 8.187  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 9.240  ; 9.240  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 9.995  ; 9.995  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 8.802  ; 8.802  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 8.142  ; 8.142  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 9.194  ; 9.194  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 9.948  ; 9.948  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 8.168  ; 8.168  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 9.550  ; 9.550  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 8.006  ; 8.006  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 8.418  ; 8.418  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 9.455  ; 9.455  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 9.144  ; 9.144  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 8.828  ; 8.828  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 8.372  ; 8.372  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 8.130  ; 8.130  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 8.407  ; 8.407  ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 8.188  ; 8.188  ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;        ; 5.781  ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; AD[*]     ; ALU:c2|ZF               ; 4.347 ; 4.347 ; Rise       ; ALU:c2|ZF               ;
;  AD[0]    ; ALU:c2|ZF               ; 4.504 ; 4.504 ; Rise       ; ALU:c2|ZF               ;
;  AD[1]    ; ALU:c2|ZF               ; 4.366 ; 4.366 ; Rise       ; ALU:c2|ZF               ;
;  AD[2]    ; ALU:c2|ZF               ; 4.408 ; 4.408 ; Rise       ; ALU:c2|ZF               ;
;  AD[3]    ; ALU:c2|ZF               ; 4.664 ; 4.664 ; Rise       ; ALU:c2|ZF               ;
;  AD[4]    ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[5]    ; ALU:c2|ZF               ; 4.478 ; 4.478 ; Rise       ; ALU:c2|ZF               ;
;  AD[6]    ; ALU:c2|ZF               ; 4.660 ; 4.660 ; Rise       ; ALU:c2|ZF               ;
;  AD[7]    ; ALU:c2|ZF               ; 4.583 ; 4.583 ; Rise       ; ALU:c2|ZF               ;
;  AD[8]    ; ALU:c2|ZF               ; 4.411 ; 4.411 ; Rise       ; ALU:c2|ZF               ;
;  AD[9]    ; ALU:c2|ZF               ; 4.448 ; 4.448 ; Rise       ; ALU:c2|ZF               ;
;  AD[10]   ; ALU:c2|ZF               ; 4.434 ; 4.434 ; Rise       ; ALU:c2|ZF               ;
;  AD[11]   ; ALU:c2|ZF               ; 4.452 ; 4.452 ; Rise       ; ALU:c2|ZF               ;
;  AD[12]   ; ALU:c2|ZF               ; 4.407 ; 4.407 ; Rise       ; ALU:c2|ZF               ;
;  AD[13]   ; ALU:c2|ZF               ; 4.586 ; 4.586 ; Rise       ; ALU:c2|ZF               ;
;  AD[14]   ; ALU:c2|ZF               ; 4.444 ; 4.444 ; Rise       ; ALU:c2|ZF               ;
;  AD[15]   ; ALU:c2|ZF               ; 4.533 ; 4.533 ; Rise       ; ALU:c2|ZF               ;
;  AD[16]   ; ALU:c2|ZF               ; 4.347 ; 4.347 ; Rise       ; ALU:c2|ZF               ;
;  AD[17]   ; ALU:c2|ZF               ; 4.445 ; 4.445 ; Rise       ; ALU:c2|ZF               ;
;  AD[18]   ; ALU:c2|ZF               ; 4.697 ; 4.697 ; Rise       ; ALU:c2|ZF               ;
;  AD[19]   ; ALU:c2|ZF               ; 4.421 ; 4.421 ; Rise       ; ALU:c2|ZF               ;
;  AD[20]   ; ALU:c2|ZF               ; 4.485 ; 4.485 ; Rise       ; ALU:c2|ZF               ;
;  AD[21]   ; ALU:c2|ZF               ; 4.460 ; 4.460 ; Rise       ; ALU:c2|ZF               ;
;  AD[22]   ; ALU:c2|ZF               ; 4.430 ; 4.430 ; Rise       ; ALU:c2|ZF               ;
;  AD[23]   ; ALU:c2|ZF               ; 4.590 ; 4.590 ; Rise       ; ALU:c2|ZF               ;
;  AD[24]   ; ALU:c2|ZF               ; 4.439 ; 4.439 ; Rise       ; ALU:c2|ZF               ;
;  AD[25]   ; ALU:c2|ZF               ; 4.451 ; 4.451 ; Rise       ; ALU:c2|ZF               ;
;  AD[26]   ; ALU:c2|ZF               ; 4.555 ; 4.555 ; Rise       ; ALU:c2|ZF               ;
;  AD[27]   ; ALU:c2|ZF               ; 4.610 ; 4.610 ; Rise       ; ALU:c2|ZF               ;
;  AD[28]   ; ALU:c2|ZF               ; 4.784 ; 4.784 ; Rise       ; ALU:c2|ZF               ;
;  AD[29]   ; ALU:c2|ZF               ; 5.070 ; 5.070 ; Rise       ; ALU:c2|ZF               ;
;  AD[30]   ; ALU:c2|ZF               ; 4.552 ; 4.552 ; Rise       ; ALU:c2|ZF               ;
;  AD[31]   ; ALU:c2|ZF               ; 4.609 ; 4.609 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Rise       ; ALU:c2|ZF               ;
; RD        ; ALU:c2|ZF               ; 3.047 ; 3.047 ; Fall       ; ALU:c2|ZF               ;
; INTA      ; CLK                     ; 5.833 ; 5.833 ; Rise       ; CLK                     ;
; RD        ; CLK                     ; 4.649 ; 4.649 ; Rise       ; CLK                     ;
; WR        ; CLK                     ; 4.970 ; 4.970 ; Rise       ; CLK                     ;
; WR        ; sterowanie:c1|state.m28 ; 2.933 ;       ; Rise       ; sterowanie:c1|state.m28 ;
; AD[*]     ; sterowanie:c1|state.m28 ; 4.553 ; 4.553 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[0]    ; sterowanie:c1|state.m28 ; 4.710 ; 4.710 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[1]    ; sterowanie:c1|state.m28 ; 4.572 ; 4.572 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[2]    ; sterowanie:c1|state.m28 ; 4.614 ; 4.614 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[3]    ; sterowanie:c1|state.m28 ; 4.870 ; 4.870 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[4]    ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[5]    ; sterowanie:c1|state.m28 ; 4.684 ; 4.684 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[6]    ; sterowanie:c1|state.m28 ; 4.866 ; 4.866 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[7]    ; sterowanie:c1|state.m28 ; 4.789 ; 4.789 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[8]    ; sterowanie:c1|state.m28 ; 4.617 ; 4.617 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[9]    ; sterowanie:c1|state.m28 ; 4.654 ; 4.654 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[10]   ; sterowanie:c1|state.m28 ; 4.640 ; 4.640 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[11]   ; sterowanie:c1|state.m28 ; 4.658 ; 4.658 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[12]   ; sterowanie:c1|state.m28 ; 4.613 ; 4.613 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[13]   ; sterowanie:c1|state.m28 ; 4.792 ; 4.792 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[14]   ; sterowanie:c1|state.m28 ; 4.650 ; 4.650 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[15]   ; sterowanie:c1|state.m28 ; 4.739 ; 4.739 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[16]   ; sterowanie:c1|state.m28 ; 4.553 ; 4.553 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[17]   ; sterowanie:c1|state.m28 ; 4.651 ; 4.651 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[18]   ; sterowanie:c1|state.m28 ; 4.903 ; 4.903 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[19]   ; sterowanie:c1|state.m28 ; 4.627 ; 4.627 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[20]   ; sterowanie:c1|state.m28 ; 4.691 ; 4.691 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[21]   ; sterowanie:c1|state.m28 ; 4.666 ; 4.666 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[22]   ; sterowanie:c1|state.m28 ; 4.636 ; 4.636 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[23]   ; sterowanie:c1|state.m28 ; 4.796 ; 4.796 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[24]   ; sterowanie:c1|state.m28 ; 4.645 ; 4.645 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[25]   ; sterowanie:c1|state.m28 ; 4.657 ; 4.657 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[26]   ; sterowanie:c1|state.m28 ; 4.761 ; 4.761 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[27]   ; sterowanie:c1|state.m28 ; 4.816 ; 4.816 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[28]   ; sterowanie:c1|state.m28 ; 4.990 ; 4.990 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[29]   ; sterowanie:c1|state.m28 ; 5.276 ; 5.276 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[30]   ; sterowanie:c1|state.m28 ; 4.758 ; 4.758 ; Fall       ; sterowanie:c1|state.m28 ;
;  AD[31]   ; sterowanie:c1|state.m28 ; 4.815 ; 4.815 ; Fall       ; sterowanie:c1|state.m28 ;
; Dz[*]     ; sterowanie:c1|state.m28 ; 4.054 ; 4.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[0]    ; sterowanie:c1|state.m28 ; 4.422 ; 4.422 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[1]    ; sterowanie:c1|state.m28 ; 4.214 ; 4.214 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[2]    ; sterowanie:c1|state.m28 ; 4.310 ; 4.310 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[3]    ; sterowanie:c1|state.m28 ; 4.287 ; 4.287 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[4]    ; sterowanie:c1|state.m28 ; 4.054 ; 4.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[5]    ; sterowanie:c1|state.m28 ; 4.742 ; 4.742 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[6]    ; sterowanie:c1|state.m28 ; 5.054 ; 5.054 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[7]    ; sterowanie:c1|state.m28 ; 4.639 ; 4.639 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[8]    ; sterowanie:c1|state.m28 ; 4.855 ; 4.855 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[9]    ; sterowanie:c1|state.m28 ; 4.699 ; 4.699 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[10]   ; sterowanie:c1|state.m28 ; 4.619 ; 4.619 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[11]   ; sterowanie:c1|state.m28 ; 5.063 ; 5.063 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[12]   ; sterowanie:c1|state.m28 ; 4.471 ; 4.471 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[13]   ; sterowanie:c1|state.m28 ; 4.332 ; 4.332 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[14]   ; sterowanie:c1|state.m28 ; 4.832 ; 4.832 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[15]   ; sterowanie:c1|state.m28 ; 5.178 ; 5.178 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[16]   ; sterowanie:c1|state.m28 ; 4.634 ; 4.634 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[17]   ; sterowanie:c1|state.m28 ; 4.258 ; 4.258 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[18]   ; sterowanie:c1|state.m28 ; 4.810 ; 4.810 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[19]   ; sterowanie:c1|state.m28 ; 5.155 ; 5.155 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[20]   ; sterowanie:c1|state.m28 ; 4.324 ; 4.324 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[21]   ; sterowanie:c1|state.m28 ; 4.986 ; 4.986 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[22]   ; sterowanie:c1|state.m28 ; 4.313 ; 4.313 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[23]   ; sterowanie:c1|state.m28 ; 4.259 ; 4.259 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[24]   ; sterowanie:c1|state.m28 ; 4.437 ; 4.437 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[25]   ; sterowanie:c1|state.m28 ; 4.951 ; 4.951 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[26]   ; sterowanie:c1|state.m28 ; 4.806 ; 4.806 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[27]   ; sterowanie:c1|state.m28 ; 4.665 ; 4.665 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[28]   ; sterowanie:c1|state.m28 ; 4.412 ; 4.412 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[29]   ; sterowanie:c1|state.m28 ; 4.306 ; 4.306 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[30]   ; sterowanie:c1|state.m28 ; 4.442 ; 4.442 ; Fall       ; sterowanie:c1|state.m28 ;
;  Dz[31]   ; sterowanie:c1|state.m28 ; 4.339 ; 4.339 ; Fall       ; sterowanie:c1|state.m28 ;
; WR        ; sterowanie:c1|state.m28 ;       ; 2.933 ; Fall       ; sterowanie:c1|state.m28 ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
; ALU:c2|ZF                ; ALU:c2|ZF                ; 992          ; 992          ; 0            ; 0            ;
; CLK                      ; ALU:c2|ZF                ; 75392        ; 0            ; 0            ; 0            ;
; sterowanie:c1|state.m28  ; ALU:c2|ZF                ; 1984         ; 1984         ; 0            ; 0            ;
; ALU:c2|ZF                ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; CLK                      ; CLK                      ; > 2147483647 ; 0            ; 0            ; 0            ;
; sterowanie:c1|state.m28  ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; sterowanie:c1|state.m102 ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; ALU:c2|ZF                ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; CLK                      ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; 0            ;
; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
; CLK                      ; sterowanie:c1|state.m102 ; > 2147483647 ; 0            ; > 2147483647 ; 0            ;
; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
; ALU:c2|ZF                ; ALU:c2|ZF                ; 992          ; 992          ; 0            ; 0            ;
; CLK                      ; ALU:c2|ZF                ; 75392        ; 0            ; 0            ; 0            ;
; sterowanie:c1|state.m28  ; ALU:c2|ZF                ; 1984         ; 1984         ; 0            ; 0            ;
; ALU:c2|ZF                ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; CLK                      ; CLK                      ; > 2147483647 ; 0            ; 0            ; 0            ;
; sterowanie:c1|state.m28  ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; sterowanie:c1|state.m102 ; CLK                      ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; ALU:c2|ZF                ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; CLK                      ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; 0            ;
; sterowanie:c1|state.m28  ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; sterowanie:c1|state.m102 ; sterowanie:c1|state.m28  ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ALU:c2|ZF                ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
; CLK                      ; sterowanie:c1|state.m102 ; > 2147483647 ; 0            ; > 2147483647 ; 0            ;
; sterowanie:c1|state.m28  ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
; sterowanie:c1|state.m102 ; sterowanie:c1|state.m102 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
+--------------------------+--------------------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 183   ; 183  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 85    ; 85   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 11 22:13:23 2019
Info: Command: quartus_sta DLX -c DLX
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 130 combinational loops as latches.
Info (332104): Reading SDC File: 'DLX.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name ALU:c2|ZF ALU:c2|ZF
    Info (332105): create_clock -period 1.000 -name sterowanie:c1|state.m102 sterowanie:c1|state.m102
    Info (332105): create_clock -period 1.000 -name sterowanie:c1|state.m28 sterowanie:c1|state.m28
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c1|Selector97~2  from: datad  to: combout
    Info (332098): Cell: c1|Selector97~3  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -156.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -156.356   -167093.308 CLK 
    Info (332119):  -150.325     -5121.472 sterowanie:c1|state.m28 
    Info (332119):  -148.799      -172.587 sterowanie:c1|state.m102 
    Info (332119):    -8.946      -277.372 ALU:c2|ZF 
Info (332146): Worst-case hold slack is -1.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.278        -1.994 sterowanie:c1|state.m102 
    Info (332119):    -1.218       -13.097 sterowanie:c1|state.m28 
    Info (332119):    -0.459        -3.801 ALU:c2|ZF 
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.587       -25.816 sterowanie:c1|state.m102 
    Info (332119):    -1.380     -1168.380 CLK 
    Info (332119):     0.500         0.000 ALU:c2|ZF 
    Info (332119):     0.500         0.000 sterowanie:c1|state.m28 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: c1|Selector97~2  from: datad  to: combout
    Info (332098): Cell: c1|Selector97~3  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -70.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -70.289    -75253.467 CLK 
    Info (332119):   -68.115     -2292.259 sterowanie:c1|state.m28 
    Info (332119):   -67.708       -78.769 sterowanie:c1|state.m102 
    Info (332119):    -3.609      -111.472 ALU:c2|ZF 
Info (332146): Worst-case hold slack is -0.803
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.803       -16.878 sterowanie:c1|state.m28 
    Info (332119):    -0.681        -1.099 sterowanie:c1|state.m102 
    Info (332119):    -0.510        -8.537 ALU:c2|ZF 
    Info (332119):    -0.192        -0.322 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1168.380 CLK 
    Info (332119):    -0.443        -6.480 sterowanie:c1|state.m102 
    Info (332119):     0.500         0.000 ALU:c2|ZF 
    Info (332119):     0.500         0.000 sterowanie:c1|state.m28 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4751 megabytes
    Info: Processing ended: Sun Aug 11 22:13:36 2019
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


