TimeQuest Timing Analyzer report for readout_card
Fri Nov 19 11:32:25 2010
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1.124 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                         ;
+--------------------+----------------------------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 262 08/18/2010 Service Pack 1.124 SJ Full Version ;
; Revision Name      ; readout_card                                                         ;
; Device Family      ; Stratix                                                              ;
; Device Name        ; EP1S40F780C6                                                         ;
; Timing Models      ; Final                                                                ;
; Delay Model        ; Combined                                                             ;
; Rise/Fall Delays   ; Unavailable                                                          ;
+--------------------+----------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  20.7%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; readout_card.sdc ; OK     ; Fri Nov 19 11:32:08 2010 ;
+------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; inclk                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { inclk }                                ;
; inclk_virt                                    ; Virtual   ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { }                                      ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[0] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[2] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[3] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[4] } ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+-----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                    ; Note ;
+------------+-----------------+-----------------------------------------------+------+
; 43.95 MHz  ; 43.95 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;      ;
; 160.57 MHz ; 160.57 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;      ;
; 221.29 MHz ; 221.29 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;      ;
+------------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -2.755 ; -75.051       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.772  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 15.996 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.741 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.762 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.924 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 8.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 8.889  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 38.889 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.778  ; 7.778  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.683  ; 7.683  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.722  ; 7.722  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.750  ; 7.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.682  ; 7.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.704  ; 7.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.616  ; 7.616  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.645  ; 7.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.539  ; 7.539  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.568  ; 7.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.425  ; 7.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.720  ; 7.720  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.011  ; 7.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.159  ; 8.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 8.056  ; 8.056  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.879  ; 7.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.159  ; 8.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.925  ; 7.925  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.969  ; 7.969  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.689  ; 7.689  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 7.593  ; 7.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.949  ; 7.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.497  ; 7.497  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.026  ; 7.026  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.504  ; 7.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 7.909  ; 7.909  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.323  ; 7.323  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 6.736  ; 6.736  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 8.156  ; 8.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 8.058  ; 8.058  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 8.002  ; 8.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 8.229  ; 8.229  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 8.286  ; 8.286  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 8.269  ; 8.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 8.292  ; 8.292  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 8.216  ; 8.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 8.275  ; 8.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 8.226  ; 8.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.330  ; 7.330  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 8.608  ; 8.608  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 8.608  ; 8.608  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 8.541  ; 8.541  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 8.492  ; 8.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 8.112  ; 8.112  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.945  ; 7.945  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.839  ; 7.839  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.912  ; 7.912  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.741  ; 7.741  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.930  ; 7.930  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 7.840  ; 7.840  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.510  ; 7.510  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 9.049  ; 9.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.303  ; 8.303  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 8.640  ; 8.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.765  ; 8.765  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.618  ; 8.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.760  ; 8.760  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.525  ; 8.525  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.562  ; 8.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.951  ; 8.951  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 8.284  ; 8.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 8.182  ; 8.182  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 9.049  ; 9.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 8.326  ; 8.326  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 8.686  ; 8.686  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.799  ; 8.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 7.965  ; 7.965  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 7.916  ; 7.916  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.707  ; 7.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 7.781  ; 7.781  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.555  ; 7.555  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.558  ; 7.558  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 8.101  ; 8.101  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.590  ; 7.590  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 8.799  ; 8.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.993  ; 7.993  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 8.204  ; 8.204  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 8.138  ; 8.138  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 8.236  ; 8.236  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 8.250  ; 8.250  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.311  ; 8.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 8.158  ; 8.158  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 8.163  ; 8.163  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 8.005  ; 8.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 8.071  ; 8.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 8.023  ; 8.023  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 8.106  ; 8.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.978  ; 7.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 9.115  ; 9.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 8.960  ; 8.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 8.950  ; 8.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 9.016  ; 9.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 9.088  ; 9.088  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 9.115  ; 9.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 8.923  ; 8.923  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 8.588  ; 8.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 8.716  ; 8.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 8.720  ; 8.720  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 8.791  ; 8.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 8.424  ; 8.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 8.228  ; 8.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 8.508  ; 8.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 8.204  ; 8.204  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.477  ; 7.477  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 18.623 ; 18.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 18.623 ; 18.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 16.205 ; 16.205 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 16.650 ; 16.650 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.743 ; 15.743 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 7.546  ; 7.546  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.469  ; 7.469  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -3.706 ; -3.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -4.230  ; -4.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -4.230  ; -4.230  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -5.724  ; -5.724  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -5.831  ; -5.831  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -5.361  ; -5.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -5.687  ; -5.687  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -5.498  ; -5.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -5.243  ; -5.243  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -6.010  ; -6.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -5.879  ; -5.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -5.610  ; -5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -5.875  ; -5.875  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -5.555  ; -5.555  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -4.752  ; -4.752  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -5.480  ; -5.480  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -4.678  ; -4.678  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -4.678  ; -4.678  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -5.347  ; -5.347  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -5.629  ; -5.629  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -5.412  ; -5.412  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -5.504  ; -5.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -5.206  ; -5.206  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -5.961  ; -5.961  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -5.688  ; -5.688  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -5.692  ; -5.692  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -5.044  ; -5.044  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -5.636  ; -5.636  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -5.746  ; -5.746  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -5.239  ; -5.239  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -4.998  ; -4.998  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -4.778  ; -4.778  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -4.778  ; -4.778  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -5.464  ; -5.464  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -5.252  ; -5.252  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -5.208  ; -5.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -5.750  ; -5.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -5.518  ; -5.518  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -6.053  ; -6.053  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -5.807  ; -5.807  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -5.378  ; -5.378  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -5.568  ; -5.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -5.887  ; -5.887  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -5.714  ; -5.714  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -5.910  ; -5.910  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -5.586  ; -5.586  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -5.162  ; -5.162  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -5.650  ; -5.650  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -5.871  ; -5.871  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -5.865  ; -5.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -5.683  ; -5.683  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -5.516  ; -5.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -5.246  ; -5.246  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -5.509  ; -5.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -5.464  ; -5.464  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -5.728  ; -5.728  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -5.478  ; -5.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -5.927  ; -5.927  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -5.664  ; -5.664  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -5.207  ; -5.207  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -5.162  ; -5.162  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -4.796  ; -4.796  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -4.796  ; -4.796  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -6.270  ; -6.270  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -5.993  ; -5.993  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -6.373  ; -6.373  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -6.226  ; -6.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -6.368  ; -6.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -5.719  ; -5.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -6.391  ; -6.391  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -6.700  ; -6.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -6.379  ; -6.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -6.097  ; -6.097  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -6.567  ; -6.567  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -6.337  ; -6.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -6.187  ; -6.187  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -4.471  ; -4.471  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -4.471  ; -4.471  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -5.658  ; -5.658  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -5.508  ; -5.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -5.292  ; -5.292  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -5.419  ; -5.419  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -5.193  ; -5.193  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -4.801  ; -4.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -5.452  ; -5.452  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -5.209  ; -5.209  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -5.506  ; -5.506  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -5.449  ; -5.449  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -5.512  ; -5.512  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -5.349  ; -5.349  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -4.856  ; -4.856  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -4.254  ; -4.254  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -4.254  ; -4.254  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -5.814  ; -5.814  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -5.564  ; -5.564  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -5.510  ; -5.510  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -5.877  ; -5.877  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -5.321  ; -5.321  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -6.286  ; -6.286  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -5.819  ; -5.819  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -5.733  ; -5.733  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -6.065  ; -6.065  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -5.879  ; -5.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -5.777  ; -5.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -6.048  ; -6.048  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -5.373  ; -5.373  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -5.356  ; -5.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -5.356  ; -5.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -6.593  ; -6.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -6.571  ; -6.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -6.478  ; -6.478  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -6.670  ; -6.670  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -6.094  ; -6.094  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -6.202  ; -6.202  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -6.175  ; -6.175  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -6.653  ; -6.653  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -6.949  ; -6.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -6.591  ; -6.591  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -6.060  ; -6.060  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -6.665  ; -6.665  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -6.099  ; -6.099  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -7.367  ; -7.367  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -10.399 ; -10.399 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -12.408 ; -12.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -10.976 ; -10.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -10.685 ; -10.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -10.399 ; -10.399 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -7.436  ; -7.436  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -7.359  ; -7.359  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 3.816   ; 3.816   ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 11.207 ; 11.207 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 6.486  ; 6.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 5.329  ; 5.329  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 5.339  ; 5.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.126  ; 6.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.201  ; 6.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 6.132  ; 6.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 5.915  ; 5.915  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.330  ; 6.330  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.486  ; 6.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.198  ; 6.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.454  ; 6.454  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 5.788  ; 5.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.493  ; 5.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 5.764  ; 5.764  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 5.989  ; 5.989  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 7.248  ; 7.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.447  ; 6.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.400  ; 6.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 6.426  ; 6.426  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 6.039  ; 6.039  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.516  ; 6.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.312  ; 6.312  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 6.355  ; 6.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.956  ; 6.956  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.248  ; 7.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.944  ; 5.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 6.849  ; 6.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 6.138  ; 6.138  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.530  ; 6.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 5.498  ; 5.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.447  ; 6.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 6.186  ; 6.186  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.137  ; 6.137  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 6.327  ; 6.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 5.459  ; 5.459  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 6.696  ; 6.696  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 6.727  ; 6.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.677  ; 6.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 6.085  ; 6.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.242  ; 6.242  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 6.272  ; 6.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 5.731  ; 5.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 6.055  ; 6.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 7.489  ; 7.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.260  ; 6.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 6.710  ; 6.710  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.455  ; 6.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.430  ; 6.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.489  ; 7.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 5.998  ; 5.998  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 6.397  ; 6.397  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 6.482  ; 6.482  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 6.197  ; 6.197  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 6.645  ; 6.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.261  ; 6.261  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 6.373  ; 6.373  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.518  ; 6.518  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 6.216  ; 6.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 6.643  ; 6.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.322  ; 5.322  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.592  ; 5.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.337  ; 5.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.328  ; 5.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.604  ; 5.604  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.637  ; 5.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.149  ; 5.149  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.455  ; 5.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 6.181  ; 6.181  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.945  ; 5.945  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 6.003  ; 6.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 6.643  ; 6.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 6.046  ; 6.046  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 4.668  ; 4.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 4.610  ; 4.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 4.588  ; 4.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 4.393  ; 4.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 4.356  ; 4.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 4.369  ; 4.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 4.637  ; 4.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 4.661  ; 4.661  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 4.630  ; 4.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 4.630  ; 4.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 4.637  ; 4.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 4.645  ; 4.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 4.419  ; 4.419  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 4.392  ; 4.392  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 4.668  ; 4.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 6.227  ; 6.227  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 6.184  ; 6.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 6.217  ; 6.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 6.061  ; 6.061  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 6.401  ; 6.401  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 6.109  ; 6.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 6.154  ; 6.154  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 6.090  ; 6.090  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.598  ; 6.598  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 6.134  ; 6.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 6.521  ; 6.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 5.491  ; 5.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.960  ; 4.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.992  ; 4.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.017  ; 5.017  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.255  ; 5.255  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.000  ; 5.000  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 5.010  ; 5.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.004  ; 5.004  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.472  ; 5.472  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.491  ; 5.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.073  ; 5.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.321  ; 5.321  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.356  ; 5.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.311  ; 5.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.308  ; 5.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 8.732  ; 8.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 8.732  ; 8.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 7.296  ; 7.296  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 7.651  ; 7.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 8.333  ; 8.333  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 7.474  ; 7.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 7.781  ; 7.781  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 6.807  ; 6.807  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.511  ; 6.511  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.169  ; 6.169  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 5.790  ; 5.790  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.085  ; 6.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 12.477 ; 12.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 11.253 ; 11.253 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 10.152 ; 10.152 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.088  ; 6.088  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.405  ; 5.405  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 4.972  ; 4.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.640  ; 5.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 4.425  ; 4.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.070  ; 5.070  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.051  ; 5.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 4.994  ; 4.994  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 7.114  ; 7.114  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 7.704  ; 7.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 5.942  ; 5.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 6.499  ; 6.499  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 6.308  ; 6.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 6.183  ; 6.183  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 6.648  ; 6.648  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 7.219  ; 7.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 6.537  ; 6.537  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.118  ; 7.118  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 6.173  ; 6.173  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.748  ; 6.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 5.791  ; 5.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.725  ; 5.725  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.384  ; 5.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 5.390  ; 5.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 4.411  ; 4.411  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.365  ; 5.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.041  ; 5.041  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.126  ; 5.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.539  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.539  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 5.323  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 5.000  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.373  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 4.394  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.209  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 4.690  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 4.380  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 7.811 ; 7.811 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 5.329 ; 5.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 5.329 ; 5.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 5.339 ; 5.339 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.126 ; 6.126 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.201 ; 6.201 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 6.132 ; 6.132 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 5.915 ; 5.915 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.330 ; 6.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.486 ; 6.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.198 ; 6.198 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.454 ; 6.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 5.788 ; 5.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.493 ; 5.493 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 5.764 ; 5.764 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 5.989 ; 5.989 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 5.498 ; 5.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.447 ; 6.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.400 ; 6.400 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 6.426 ; 6.426 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 6.039 ; 6.039 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.516 ; 6.516 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.312 ; 6.312 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 6.355 ; 6.355 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.956 ; 6.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.248 ; 7.248 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.944 ; 5.944 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 6.849 ; 6.849 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 6.138 ; 6.138 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.530 ; 6.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 5.498 ; 5.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 5.459 ; 5.459 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.447 ; 6.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 6.186 ; 6.186 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.137 ; 6.137 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 6.327 ; 6.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 5.459 ; 5.459 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 6.696 ; 6.696 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 6.727 ; 6.727 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.677 ; 6.677 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 6.085 ; 6.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.242 ; 6.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 6.272 ; 6.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.850 ; 6.850 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 5.731 ; 5.731 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 6.055 ; 6.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 5.998 ; 5.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.260 ; 6.260 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 6.710 ; 6.710 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.455 ; 6.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.430 ; 6.430 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.489 ; 7.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 5.998 ; 5.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 6.397 ; 6.397 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 6.482 ; 6.482 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 6.197 ; 6.197 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 6.645 ; 6.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.261 ; 6.261 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 6.373 ; 6.373 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.518 ; 6.518 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 6.216 ; 6.216 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 5.149 ; 5.149 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.322 ; 5.322 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.592 ; 5.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.337 ; 5.337 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.328 ; 5.328 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.604 ; 5.604 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.637 ; 5.637 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.149 ; 5.149 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.455 ; 5.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 6.181 ; 6.181 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.945 ; 5.945 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 6.003 ; 6.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 6.643 ; 6.643 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 6.046 ; 6.046 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.740 ; 5.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 4.356 ; 4.356 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 4.610 ; 4.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 4.588 ; 4.588 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 4.393 ; 4.393 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 4.356 ; 4.356 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 4.369 ; 4.369 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 4.637 ; 4.637 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 4.661 ; 4.661 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 4.630 ; 4.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 4.630 ; 4.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 4.637 ; 4.637 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 4.645 ; 4.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 4.419 ; 4.419 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 4.392 ; 4.392 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 4.668 ; 4.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 6.061 ; 6.061 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 6.679 ; 6.679 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 6.227 ; 6.227 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 6.184 ; 6.184 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 6.712 ; 6.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 6.217 ; 6.217 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 6.061 ; 6.061 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 6.401 ; 6.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 6.109 ; 6.109 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 6.154 ; 6.154 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 6.090 ; 6.090 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.598 ; 6.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 6.134 ; 6.134 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 6.521 ; 6.521 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 6.362 ; 6.362 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 4.960 ; 4.960 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.960 ; 4.960 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.992 ; 4.992 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.017 ; 5.017 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.255 ; 5.255 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.000 ; 5.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 5.010 ; 5.010 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.004 ; 5.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.472 ; 5.472 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.491 ; 5.491 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.073 ; 5.073 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.321 ; 5.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.356 ; 5.356 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.311 ; 5.311 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.308 ; 5.308 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 6.267 ; 6.267 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.267 ; 6.267 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 7.938 ; 7.938 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.457 ; 6.457 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 7.118 ; 7.118 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.466 ; 7.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 6.347 ; 6.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 7.651 ; 7.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 6.514 ; 6.514 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.511 ; 6.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.016 ; 6.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 5.487 ; 5.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.085 ; 6.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 9.685 ; 9.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 7.852 ; 7.852 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 7.144 ; 7.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.088 ; 6.088 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 2.885 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 2.872 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 2.904 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 2.911 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 2.917 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 2.932 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 2.928 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 2.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 4.425 ; 4.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.971 ; 5.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.405 ; 5.405 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 4.972 ; 4.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.640 ; 5.640 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 4.425 ; 4.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.070 ; 5.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.051 ; 5.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 4.994 ; 4.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 4.380 ; 5.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 5.539 ; 6.360 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 5.323 ; 6.352 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 5.000 ; 5.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 5.373 ; 6.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 4.394 ; 5.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 5.209 ; 6.339 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 4.690 ; 5.916 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 4.380 ; 5.821 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 4.647 ; 4.647 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 5.590 ; 5.590 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 5.394 ; 5.394 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 5.554 ; 5.554 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 5.700 ; 5.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 5.248 ; 5.248 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 5.614 ; 5.614 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 5.284 ; 5.284 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 4.647 ; 4.647 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 4.411 ; 4.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.725 ; 5.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.384 ; 5.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 5.390 ; 5.390 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.740 ; 5.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 4.411 ; 4.411 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.365 ; 5.365 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.041 ; 5.041 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.126 ; 5.126 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 4.380 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 5.539 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 5.323 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 5.000 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 5.373 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 4.394 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 5.209 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 4.690 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 4.380 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.642 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.461 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.642     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.461     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Fast Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 4.753  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 6.845  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 18.047 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Hold Summary                                                ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -1.437 ; -11.326       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.368  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.444  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 4.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 9.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 9.000  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 39.000 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 4.034  ; 4.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 3.934  ; 3.934  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 3.890  ; 3.890  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 4.034  ; 4.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 3.941  ; 3.941  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 3.928  ; 3.928  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 3.897  ; 3.897  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 3.911  ; 3.911  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 3.872  ; 3.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 3.880  ; 3.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 3.828  ; 3.828  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 3.847  ; 3.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 3.761  ; 3.761  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 3.872  ; 3.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 3.466  ; 3.466  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 4.171  ; 4.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 4.119  ; 4.119  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 3.992  ; 3.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 4.171  ; 4.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 4.024  ; 4.024  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 3.939  ; 3.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 3.908  ; 3.908  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 3.861  ; 3.861  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 3.878  ; 3.878  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 3.830  ; 3.830  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 3.584  ; 3.584  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 3.825  ; 3.825  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 3.839  ; 3.839  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 3.682  ; 3.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 3.335  ; 3.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 4.210  ; 4.210  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 4.177  ; 4.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 4.129  ; 4.129  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 4.103  ; 4.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 4.071  ; 4.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 4.147  ; 4.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 4.142  ; 4.142  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 4.184  ; 4.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 4.210  ; 4.210  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 4.152  ; 4.152  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 4.058  ; 4.058  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 4.204  ; 4.204  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 4.067  ; 4.067  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 4.106  ; 4.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 3.667  ; 3.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 4.384  ; 4.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 4.384  ; 4.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 4.350  ; 4.350  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 4.332  ; 4.332  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 4.115  ; 4.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 4.020  ; 4.020  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 4.107  ; 4.107  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 3.952  ; 3.952  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 3.957  ; 3.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 4.005  ; 4.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 3.909  ; 3.909  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 4.040  ; 4.040  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 3.977  ; 3.977  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 3.745  ; 3.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 3.496  ; 3.496  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 4.481  ; 4.481  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 4.206  ; 4.206  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 4.405  ; 4.405  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 4.255  ; 4.255  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 4.481  ; 4.481  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 4.398  ; 4.398  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 4.368  ; 4.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 4.339  ; 4.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 4.216  ; 4.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 4.358  ; 4.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 4.184  ; 4.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 4.008  ; 4.008  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 4.316  ; 4.316  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 4.106  ; 4.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 4.135  ; 4.135  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 4.215  ; 4.215  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 4.017  ; 4.017  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 3.981  ; 3.981  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 4.012  ; 4.012  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 3.921  ; 3.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 3.959  ; 3.959  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 3.841  ; 3.841  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 3.818  ; 3.818  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 3.810  ; 3.810  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 3.950  ; 3.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 3.764  ; 3.764  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 3.726  ; 3.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 4.215  ; 4.215  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 3.936  ; 3.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 3.924  ; 3.924  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 4.234  ; 4.234  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 4.132  ; 4.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 4.120  ; 4.120  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 4.159  ; 4.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 4.234  ; 4.234  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 4.199  ; 4.199  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 4.088  ; 4.088  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 4.067  ; 4.067  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 4.020  ; 4.020  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 4.055  ; 4.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 4.042  ; 4.042  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 4.054  ; 4.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 3.976  ; 3.976  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 3.874  ; 3.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 3.613  ; 3.613  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 4.638  ; 4.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 4.522  ; 4.522  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 4.509  ; 4.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 4.562  ; 4.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 4.621  ; 4.621  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 4.638  ; 4.638  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 4.533  ; 4.533  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 4.351  ; 4.351  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 4.411  ; 4.411  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 4.416  ; 4.416  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 4.481  ; 4.481  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 4.291  ; 4.291  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 4.181  ; 4.181  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 4.279  ; 4.279  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 3.995  ; 3.995  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 3.750  ; 3.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 9.123  ; 9.123  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 9.123  ; 9.123  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 8.011  ; 8.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 8.263  ; 8.263  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 3.852  ; 3.852  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 3.816  ; 3.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -6.787 ; -6.787 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.783 ; -2.783 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.839 ; -2.839 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.623 ; -2.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.665 ; -2.665 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.531 ; -2.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.934 ; -2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.729 ; -2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.838 ; -2.838 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.706 ; -2.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.324 ; -2.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.301 ; -2.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.301 ; -2.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.615 ; -2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.775 ; -2.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.641 ; -2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.678 ; -2.678 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.517 ; -2.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.871 ; -2.871 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.767 ; -2.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.807 ; -2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.462 ; -2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.840 ; -2.840 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.563 ; -2.563 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.418 ; -2.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.680 ; -2.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.575 ; -2.575 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.541 ; -2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.800 ; -2.800 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -3.002 ; -3.002 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.843 ; -2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.573 ; -2.573 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.692 ; -2.692 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.869 ; -2.869 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.753 ; -2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.873 ; -2.873 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.704 ; -2.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.506 ; -2.506 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.777 ; -2.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.847 ; -2.847 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.751 ; -2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.656 ; -2.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.535 ; -2.535 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.638 ; -2.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.598 ; -2.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.757 ; -2.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.653 ; -2.653 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.876 ; -2.876 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.776 ; -2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.525 ; -2.525 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.506 ; -2.506 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.306 ; -2.306 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.306 ; -2.306 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -3.085 ; -3.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.887 ; -2.887 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -3.113 ; -3.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -3.030 ; -3.030 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -3.000 ; -3.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.762 ; -2.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -3.058 ; -3.058 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -3.145 ; -3.145 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -3.147 ; -3.147 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.955 ; -2.955 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -3.123 ; -3.123 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -3.089 ; -3.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.994 ; -2.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.733 ; -2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.643 ; -2.643 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.548 ; -2.548 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.498 ; -2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.266 ; -2.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.605 ; -2.605 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.484 ; -2.484 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.624 ; -2.624 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.642 ; -2.642 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.662 ; -2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.566 ; -2.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.293 ; -2.293 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.070 ; -2.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.070 ; -2.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.801 ; -2.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.676 ; -2.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.675 ; -2.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.796 ; -2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -3.016 ; -3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.808 ; -2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.763 ; -2.763 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.870 ; -2.870 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.808 ; -2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.825 ; -2.825 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.888 ; -2.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -2.554 ; -2.554 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -2.554 ; -2.554 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -3.185 ; -3.185 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -3.173 ; -3.173 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -3.162 ; -3.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -3.249 ; -3.249 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.936 ; -2.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -3.011 ; -3.011 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.966 ; -2.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -3.206 ; -3.206 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -3.422 ; -3.422 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -3.194 ; -3.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.924 ; -2.924 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -3.260 ; -3.260 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.979 ; -2.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.688 ; -3.688 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -5.242 ; -5.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -6.185 ; -6.185 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.521 ; -5.521 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -5.386 ; -5.386 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -5.242 ; -5.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -3.790 ; -3.790 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.754 ; -3.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.849  ; 6.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 5.389 ; 5.389 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.076 ; 3.076 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.417 ; 2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 2.856 ; 2.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 2.934 ; 2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 2.729 ; 2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.987 ; 2.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.076 ; 3.076 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 2.888 ; 2.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.032 ; 3.032 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.703 ; 2.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.527 ; 2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 2.683 ; 2.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.404 ; 3.404 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.010 ; 3.010 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 2.930 ; 2.930 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 2.999 ; 2.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.755 ; 2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.073 ; 3.073 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 2.879 ; 2.879 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 2.901 ; 2.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.244 ; 3.244 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.404 ; 3.404 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.744 ; 2.744 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.165 ; 3.165 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.085 ; 3.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 2.508 ; 2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.259 ; 3.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.024 ; 3.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 2.887 ; 2.887 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 2.857 ; 2.857 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 2.889 ; 2.889 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.164 ; 3.164 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.112 ; 3.112 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.259 ; 3.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 2.929 ; 2.929 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.004 ; 3.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.210 ; 3.210 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.645 ; 3.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.197 ; 3.197 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.016 ; 3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.645 ; 3.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.092 ; 3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 2.878 ; 2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.144 ; 3.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.003 ; 3.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 2.996 ; 2.996 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.115 ; 3.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 2.894 ; 2.894 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 3.214 ; 3.214 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.483 ; 2.483 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.620 ; 2.620 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.420 ; 2.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.499 ; 2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.990 ; 2.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.897 ; 2.897 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 3.214 ; 3.214 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.925 ; 2.925 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.664 ; 2.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.064 ; 2.064 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.063 ; 2.063 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 1.966 ; 1.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 1.972 ; 1.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 1.981 ; 1.981 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.089 ; 2.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.092 ; 2.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 3.242 ; 3.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 3.242 ; 3.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 3.018 ; 3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 3.189 ; 3.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.870 ; 2.870 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 3.009 ; 3.009 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.963 ; 2.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.988 ; 2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.841 ; 2.841 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 3.021 ; 3.021 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 3.087 ; 3.087 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.550 ; 2.550 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.343 ; 2.343 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.440 ; 2.440 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.324 ; 2.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.326 ; 2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.330 ; 2.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.537 ; 2.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.550 ; 2.550 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.345 ; 2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.492 ; 2.492 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.447 ; 2.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.473 ; 2.473 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 4.095 ; 4.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.972 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 4.095 ; 4.095 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.415 ; 3.415 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.611 ; 3.611 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 4.038 ; 4.038 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 3.494 ; 3.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.618 ; 3.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.127 ; 3.127 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.983 ; 2.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.693 ; 2.693 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 5.912 ; 5.912 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 5.330 ; 5.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 4.784 ; 4.784 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.884 ; 2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.541 ; 2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.300 ; 2.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.552 ; 2.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.361 ; 2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.358 ; 2.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 3.694 ; 3.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 3.693 ; 3.693 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 3.508 ; 3.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 3.371 ; 3.371 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 3.694 ; 3.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 2.755 ; 2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 3.058 ; 3.058 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.931 ; 2.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 2.866 ; 2.866 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 3.432 ; 3.432 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 3.137 ; 3.137 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 3.432 ; 3.432 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 3.089 ; 3.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 3.283 ; 3.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.899 ; 2.899 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.414 ; 3.414 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.171 ; 3.171 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.747 ; 2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.522 ; 2.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.466 ; 2.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.747 ; 2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.511 ; 2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.347 ; 2.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.524 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.522 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.441 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.317 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.524 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 1.963 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.394 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.107 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 1.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.706 ; 3.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.417 ; 2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 2.856 ; 2.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 2.934 ; 2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 2.729 ; 2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.987 ; 2.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.076 ; 3.076 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 2.888 ; 2.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.032 ; 3.032 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.703 ; 2.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.527 ; 2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 2.683 ; 2.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 2.508 ; 2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.010 ; 3.010 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 2.930 ; 2.930 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 2.999 ; 2.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.755 ; 2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.073 ; 3.073 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 2.879 ; 2.879 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 2.901 ; 2.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.244 ; 3.244 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.404 ; 3.404 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.744 ; 2.744 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.165 ; 3.165 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.085 ; 3.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 2.508 ; 2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.024 ; 3.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 2.887 ; 2.887 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 2.857 ; 2.857 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 2.889 ; 2.889 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.164 ; 3.164 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.112 ; 3.112 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.259 ; 3.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 2.929 ; 2.929 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.004 ; 3.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.210 ; 3.210 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.197 ; 3.197 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.016 ; 3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.645 ; 3.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.092 ; 3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 2.878 ; 2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.144 ; 3.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.003 ; 3.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 2.996 ; 2.996 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.115 ; 3.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 2.894 ; 2.894 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 2.420 ; 2.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.483 ; 2.483 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.620 ; 2.620 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.420 ; 2.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.499 ; 2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.990 ; 2.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.897 ; 2.897 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 3.214 ; 3.214 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.925 ; 2.925 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.664 ; 2.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 1.966 ; 1.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.064 ; 2.064 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.063 ; 2.063 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 1.966 ; 1.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 1.972 ; 1.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 1.981 ; 1.981 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.089 ; 2.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.092 ; 2.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 3.242 ; 3.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 3.018 ; 3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 3.189 ; 3.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.870 ; 2.870 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 3.009 ; 3.009 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.963 ; 2.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.988 ; 2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.841 ; 2.841 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 3.021 ; 3.021 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 3.087 ; 3.087 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.343 ; 2.343 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.440 ; 2.440 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.324 ; 2.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.326 ; 2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.330 ; 2.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.537 ; 2.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.550 ; 2.550 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.345 ; 2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.492 ; 2.492 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.447 ; 2.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.473 ; 2.473 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.863 ; 2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.863 ; 2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.725 ; 3.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.016 ; 3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.330 ; 3.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.604 ; 3.604 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.954 ; 2.954 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.549 ; 3.549 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.983 ; 2.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.776 ; 2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.536 ; 2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 4.570 ; 4.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 3.691 ; 3.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.329 ; 3.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.884 ; 2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.541 ; 2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.300 ; 2.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.552 ; 2.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.361 ; 2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.358 ; 2.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 1.924 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.522 ; 2.926 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.441 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.317 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.524 ; 3.227 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 1.963 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.394 ; 2.959 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.107 ; 2.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 1.924 ; 2.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.621 ; 2.621 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.527 ; 2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.601 ; 2.601 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.616 ; 2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.430 ; 2.430 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 2.571 ; 2.571 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.451 ; 2.451 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.522 ; 2.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.466 ; 2.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.747 ; 2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.511 ; 2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.347 ; 2.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 1.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.522 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.441 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.317 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.524 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 1.963 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.394 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.107 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 1.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.134 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.016 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.134     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.016     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                          ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; -2.755  ; -1.437  ; N/A      ; N/A     ; 3.889               ;
;  inclk                                         ; N/A     ; N/A     ; N/A      ; N/A     ; 20.000              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -2.755  ; -1.437  ; N/A      ; N/A     ; 8.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.772   ; 0.444   ; N/A      ; N/A     ; 3.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 15.996  ; 0.368   ; N/A      ; N/A     ; 38.889              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A     ; N/A     ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                                ; -75.051 ; -11.326 ; 0.0      ; 0.0     ; 0.0                 ;
;  inclk                                         ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -75.051 ; -11.326 ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.000   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.000   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 7.778  ; 7.778  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.683  ; 7.683  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.894  ; 7.894  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.722  ; 7.722  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.750  ; 7.750  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.682  ; 7.682  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.704  ; 7.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.616  ; 7.616  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.645  ; 7.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 7.539  ; 7.539  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.568  ; 7.568  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.425  ; 7.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.720  ; 7.720  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.011  ; 7.011  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.159  ; 8.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 8.056  ; 8.056  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.879  ; 7.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.159  ; 8.159  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.925  ; 7.925  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 7.969  ; 7.969  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.689  ; 7.689  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 7.593  ; 7.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.949  ; 7.949  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.497  ; 7.497  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.026  ; 7.026  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.504  ; 7.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 7.909  ; 7.909  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.323  ; 7.323  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 6.736  ; 6.736  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 8.156  ; 8.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 8.058  ; 8.058  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 8.002  ; 8.002  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 8.229  ; 8.229  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 8.286  ; 8.286  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 8.269  ; 8.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 8.292  ; 8.292  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 8.216  ; 8.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 8.275  ; 8.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 8.226  ; 8.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.330  ; 7.330  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 8.608  ; 8.608  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 8.608  ; 8.608  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 8.541  ; 8.541  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 8.492  ; 8.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 8.112  ; 8.112  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.945  ; 7.945  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 8.059  ; 8.059  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.839  ; 7.839  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.912  ; 7.912  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.741  ; 7.741  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.930  ; 7.930  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 7.840  ; 7.840  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.510  ; 7.510  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 6.962  ; 6.962  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 9.049  ; 9.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.303  ; 8.303  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 8.640  ; 8.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.385  ; 8.385  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.765  ; 8.765  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.618  ; 8.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.760  ; 8.760  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.525  ; 8.525  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.562  ; 8.562  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.951  ; 8.951  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 8.284  ; 8.284  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 8.182  ; 8.182  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 9.049  ; 9.049  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 8.326  ; 8.326  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 8.686  ; 8.686  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.799  ; 8.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 7.965  ; 7.965  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 7.916  ; 7.916  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 7.883  ; 7.883  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.707  ; 7.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 7.781  ; 7.781  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.555  ; 7.555  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.577  ; 7.577  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.558  ; 7.558  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 8.101  ; 8.101  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.590  ; 7.590  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 8.799  ; 8.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.993  ; 7.993  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 8.204  ; 8.204  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 8.138  ; 8.138  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 8.236  ; 8.236  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 8.250  ; 8.250  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 8.311  ; 8.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 8.158  ; 8.158  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 8.163  ; 8.163  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 8.005  ; 8.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 8.071  ; 8.071  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 8.023  ; 8.023  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 8.106  ; 8.106  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 7.978  ; 7.978  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 7.835  ; 7.835  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 7.667  ; 7.667  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 9.115  ; 9.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 8.960  ; 8.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 8.950  ; 8.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 9.016  ; 9.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 9.088  ; 9.088  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 9.115  ; 9.115  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 8.923  ; 8.923  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 8.588  ; 8.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 8.716  ; 8.716  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 8.720  ; 8.720  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 8.791  ; 8.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 8.424  ; 8.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 8.228  ; 8.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 8.508  ; 8.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 8.204  ; 8.204  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.477  ; 7.477  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 18.623 ; 18.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 18.623 ; 18.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 16.205 ; 16.205 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 16.650 ; 16.650 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.743 ; 15.743 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 7.546  ; 7.546  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.469  ; 7.469  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -3.706 ; -3.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.783 ; -2.783 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.839 ; -2.839 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.623 ; -2.623 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.665 ; -2.665 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.531 ; -2.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.934 ; -2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.729 ; -2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.838 ; -2.838 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.706 ; -2.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.324 ; -2.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.301 ; -2.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.301 ; -2.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.615 ; -2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.775 ; -2.775 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.641 ; -2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.678 ; -2.678 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.517 ; -2.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.871 ; -2.871 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.767 ; -2.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.807 ; -2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.462 ; -2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.766 ; -2.766 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.840 ; -2.840 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.563 ; -2.563 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.418 ; -2.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.272 ; -2.272 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.680 ; -2.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.575 ; -2.575 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.541 ; -2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.800 ; -2.800 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -3.002 ; -3.002 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.843 ; -2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.573 ; -2.573 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.692 ; -2.692 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.869 ; -2.869 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.753 ; -2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.873 ; -2.873 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.704 ; -2.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.506 ; -2.506 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.777 ; -2.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.847 ; -2.847 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.836 ; -2.836 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.751 ; -2.751 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.656 ; -2.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.535 ; -2.535 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.638 ; -2.638 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.598 ; -2.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.757 ; -2.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.653 ; -2.653 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.876 ; -2.876 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.776 ; -2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.525 ; -2.525 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.506 ; -2.506 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.306 ; -2.306 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.306 ; -2.306 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -3.085 ; -3.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.887 ; -2.887 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -3.113 ; -3.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -3.030 ; -3.030 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -3.000 ; -3.000 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.762 ; -2.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -3.058 ; -3.058 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -3.145 ; -3.145 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -3.147 ; -3.147 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.955 ; -2.955 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -3.123 ; -3.123 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -3.089 ; -3.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.994 ; -2.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.733 ; -2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.643 ; -2.643 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.548 ; -2.548 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.616 ; -2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.498 ; -2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.266 ; -2.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.605 ; -2.605 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.484 ; -2.484 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.624 ; -2.624 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.642 ; -2.642 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.662 ; -2.662 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.566 ; -2.566 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.293 ; -2.293 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -2.070 ; -2.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -2.070 ; -2.070 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.801 ; -2.801 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.676 ; -2.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.675 ; -2.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.796 ; -2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -3.016 ; -3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.808 ; -2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.763 ; -2.763 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.870 ; -2.870 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.808 ; -2.808 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.825 ; -2.825 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.888 ; -2.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -2.554 ; -2.554 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -2.554 ; -2.554 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -3.185 ; -3.185 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -3.173 ; -3.173 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -3.162 ; -3.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -3.249 ; -3.249 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -2.936 ; -2.936 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -3.011 ; -3.011 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.966 ; -2.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -3.206 ; -3.206 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -3.422 ; -3.422 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -3.194 ; -3.194 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.924 ; -2.924 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -3.260 ; -3.260 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.979 ; -2.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.688 ; -3.688 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -5.242 ; -5.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -6.185 ; -6.185 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.521 ; -5.521 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -5.386 ; -5.386 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -5.242 ; -5.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -3.790 ; -3.790 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.754 ; -3.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.849  ; 6.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 11.207 ; 11.207 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 6.486  ; 6.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 5.329  ; 5.329  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 5.339  ; 5.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.126  ; 6.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.201  ; 6.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 6.132  ; 6.132  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 5.915  ; 5.915  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.330  ; 6.330  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 6.486  ; 6.486  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.198  ; 6.198  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.454  ; 6.454  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 5.788  ; 5.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.493  ; 5.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 5.764  ; 5.764  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 5.989  ; 5.989  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 7.248  ; 7.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 6.447  ; 6.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.400  ; 6.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 6.426  ; 6.426  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 6.039  ; 6.039  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.516  ; 6.516  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.312  ; 6.312  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 6.355  ; 6.355  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.956  ; 6.956  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 7.248  ; 7.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.944  ; 5.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 6.849  ; 6.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 6.138  ; 6.138  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.530  ; 6.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 5.498  ; 5.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.447  ; 6.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 6.186  ; 6.186  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.137  ; 6.137  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 6.327  ; 6.327  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 5.459  ; 5.459  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 6.696  ; 6.696  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 6.727  ; 6.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 6.677  ; 6.677  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 6.085  ; 6.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.242  ; 6.242  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 6.272  ; 6.272  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 5.731  ; 5.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 6.055  ; 6.055  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 7.489  ; 7.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.260  ; 6.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 6.710  ; 6.710  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.455  ; 6.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.430  ; 6.430  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 7.489  ; 7.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 5.998  ; 5.998  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 6.397  ; 6.397  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 6.482  ; 6.482  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 6.197  ; 6.197  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 6.645  ; 6.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.261  ; 6.261  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 6.373  ; 6.373  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.518  ; 6.518  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 6.216  ; 6.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 6.643  ; 6.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 5.322  ; 5.322  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 5.592  ; 5.592  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 5.337  ; 5.337  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 5.328  ; 5.328  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 5.604  ; 5.604  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 5.637  ; 5.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 5.149  ; 5.149  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.455  ; 5.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 6.181  ; 6.181  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.945  ; 5.945  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 6.003  ; 6.003  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 6.643  ; 6.643  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 6.046  ; 6.046  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 4.668  ; 4.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 4.610  ; 4.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 4.588  ; 4.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 4.393  ; 4.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 4.356  ; 4.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 4.369  ; 4.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 4.637  ; 4.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 4.661  ; 4.661  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 4.630  ; 4.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 4.630  ; 4.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 4.637  ; 4.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 4.645  ; 4.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 4.419  ; 4.419  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 4.392  ; 4.392  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 4.668  ; 4.668  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 6.679  ; 6.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 6.227  ; 6.227  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 6.184  ; 6.184  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 6.217  ; 6.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 6.061  ; 6.061  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 6.401  ; 6.401  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 6.109  ; 6.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 6.154  ; 6.154  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 6.090  ; 6.090  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.598  ; 6.598  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 6.134  ; 6.134  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 6.521  ; 6.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 5.491  ; 5.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.960  ; 4.960  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.992  ; 4.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 5.017  ; 5.017  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.255  ; 5.255  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.000  ; 5.000  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 5.010  ; 5.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.004  ; 5.004  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.472  ; 5.472  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 5.491  ; 5.491  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 5.073  ; 5.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 5.321  ; 5.321  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 5.356  ; 5.356  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 5.311  ; 5.311  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.308  ; 5.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 8.732  ; 8.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.489  ; 6.489  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 8.732  ; 8.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 7.296  ; 7.296  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 7.651  ; 7.651  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 8.333  ; 8.333  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 7.474  ; 7.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 7.781  ; 7.781  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 6.807  ; 6.807  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 6.511  ; 6.511  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.169  ; 6.169  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 5.790  ; 5.790  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 6.085  ; 6.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 12.477 ; 12.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 11.253 ; 11.253 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 10.152 ; 10.152 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.088  ; 6.088  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.405  ; 5.405  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 4.972  ; 4.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.640  ; 5.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 4.425  ; 4.425  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.070  ; 5.070  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 5.051  ; 5.051  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 4.994  ; 4.994  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 7.849  ; 7.849  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 7.498  ; 7.498  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 7.114  ; 7.114  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 7.704  ; 7.704  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 5.942  ; 5.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 6.499  ; 6.499  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 6.308  ; 6.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 6.183  ; 6.183  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 6.648  ; 6.648  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 7.219  ; 7.219  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 6.537  ; 6.537  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.118  ; 7.118  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 6.173  ; 6.173  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.748  ; 6.748  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 5.791  ; 5.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 5.725  ; 5.725  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 5.384  ; 5.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 5.390  ; 5.390  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.740  ; 5.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 4.411  ; 4.411  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 5.365  ; 5.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 5.041  ; 5.041  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 5.126  ; 5.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.539  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.539  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 5.323  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 5.000  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.373  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 4.394  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.209  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 4.690  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 4.380  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.706 ; 3.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.417 ; 2.417 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 2.856 ; 2.856 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 2.934 ; 2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 2.729 ; 2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.987 ; 2.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 3.076 ; 3.076 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 2.888 ; 2.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 3.032 ; 3.032 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.703 ; 2.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.527 ; 2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 2.683 ; 2.683 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 2.508 ; 2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 3.010 ; 3.010 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 2.930 ; 2.930 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 2.999 ; 2.999 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.755 ; 2.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.073 ; 3.073 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 2.879 ; 2.879 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 2.901 ; 2.901 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.244 ; 3.244 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.404 ; 3.404 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.744 ; 2.744 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.165 ; 3.165 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.085 ; 3.085 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 2.508 ; 2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.024 ; 3.024 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 2.887 ; 2.887 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 2.857 ; 2.857 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 2.889 ; 2.889 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 2.498 ; 2.498 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.164 ; 3.164 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.112 ; 3.112 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.259 ; 3.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 2.929 ; 2.929 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.004 ; 3.004 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.210 ; 3.210 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.831 ; 2.831 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 3.197 ; 3.197 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.028 ; 3.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.016 ; 3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.645 ; 3.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 2.786 ; 2.786 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.005 ; 3.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.092 ; 3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 2.878 ; 2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.144 ; 3.144 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.003 ; 3.003 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 2.996 ; 2.996 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.115 ; 3.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 2.894 ; 2.894 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 2.420 ; 2.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 2.483 ; 2.483 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 2.620 ; 2.620 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 2.501 ; 2.501 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.570 ; 2.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.420 ; 2.420 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.499 ; 2.499 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.990 ; 2.990 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.718 ; 2.718 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.897 ; 2.897 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 3.214 ; 3.214 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.925 ; 2.925 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.664 ; 2.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 1.966 ; 1.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.064 ; 2.064 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.063 ; 2.063 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 1.966 ; 1.966 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 1.972 ; 1.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 1.981 ; 1.981 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.089 ; 2.089 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.108 ; 2.108 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.092 ; 2.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.097 ; 2.097 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 1.988 ; 1.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.005 ; 2.005 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.136 ; 2.136 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 3.242 ; 3.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 3.018 ; 3.018 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 3.189 ; 3.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.870 ; 2.870 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 3.009 ; 3.009 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.963 ; 2.963 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.988 ; 2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.841 ; 2.841 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.208 ; 3.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.976 ; 2.976 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 3.021 ; 3.021 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 3.087 ; 3.087 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.343 ; 2.343 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.440 ; 2.440 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.324 ; 2.324 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.326 ; 2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.330 ; 2.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.537 ; 2.537 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.550 ; 2.550 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.345 ; 2.345 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.492 ; 2.492 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.447 ; 2.447 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 2.408 ; 2.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.473 ; 2.473 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.863 ; 2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.863 ; 2.863 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.725 ; 3.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.016 ; 3.016 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 3.330 ; 3.330 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.604 ; 3.604 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.954 ; 2.954 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.549 ; 3.549 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.012 ; 3.012 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 2.983 ; 2.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.776 ; 2.776 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.536 ; 2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 2.864 ; 2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 4.570 ; 4.570 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 3.691 ; 3.691 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.329 ; 3.329 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 2.884 ; 2.884 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.541 ; 2.541 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.300 ; 2.300 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.552 ; 2.552 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 1.998 ; 1.998 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.361 ; 2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 2.358 ; 2.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 2.310 ; 2.310 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 1.924 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.522 ; 2.926 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.441 ; 2.972 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.317 ; 2.708 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.524 ; 3.227 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 1.963 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.394 ; 2.959 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.107 ; 2.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 1.924 ; 2.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.621 ; 2.621 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.527 ; 2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.601 ; 2.601 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.616 ; 2.616 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.430 ; 2.430 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 2.571 ; 2.571 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.451 ; 2.451 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 2.080 ; 2.080 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.522 ; 2.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.466 ; 2.466 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.747 ; 2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 1.983 ; 1.983 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.511 ; 2.511 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.347 ; 2.347 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 2.350 ; 2.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 1.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.522 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.441 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.317 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.524 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 1.963 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.394 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.107 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 1.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 221352964 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 320       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 221352964 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 320       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 10    ; 10    ;
; Unconstrained Input Port Paths  ; 32098 ; 32098 ;
; Unconstrained Output Ports      ; 161   ; 161   ;
; Unconstrained Output Port Paths ; 339   ; 339   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1.124 SJ Full Version
    Info: Processing started: Fri Nov 19 11:32:01 2010
Info: Command: quartus_sta readout_card -c readout_card
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Reading SDC File: 'readout_card.sdc'
Info: Deriving PLL Clocks
    Info: create_clock -period 40.000 -waveform {0.000 20.000} -name inclk inclk
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk0} {i_rc_pll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk2} {i_rc_pll|altpll_component|pll|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk3} {i_rc_pll|altpll_component|pll|clk[3]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk4} {i_rc_pll|altpll_component|pll|clk[4]}
Warning: Overwriting existing clock: inclk
Warning: Ignored filter at readout_card.sdc(43): adc1_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc1_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_rdy could not be matched with a port
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.755
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.755       -75.051 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     3.772         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    15.996         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: Worst-case hold slack is 0.741
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.741         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.762         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
    Info:     0.924         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.889
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    38.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -2.755
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is -2.755 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[1]
    Info: To Node      : dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg0
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.438      0.438  R        clock network delay
    Info:      0.614      0.176     uTco  dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[1]
    Info:      0.614      0.000 RR  CELL  i_dispatch|wishbone|addr[1]|regout
    Info:      4.330      3.716 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[21][0]|datab
    Info:      4.662      0.332 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[21][0]|combout
    Info:      4.801      0.139 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[20][0]|datad
    Info:      4.888      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|reg[20][0]|combout
    Info:      6.141      1.253 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~19|dataa
    Info:      6.600      0.459 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~19|combout
    Info:      9.480      2.880 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~27|datad
    Info:      9.567      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~27|combout
    Info:     10.523      0.956 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~20|datad
    Info:     10.610      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~20|combout
    Info:     10.749      0.139 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~23|datad
    Info:     10.836      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~23|combout
    Info:     12.266      1.430 RR    IC  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~25|datad
    Info:     12.353      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|i_misc_banks_admin|Mux213~25|combout
    Info:     12.937      0.584 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~7|datad
    Info:     13.024      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~7|combout
    Info:     13.578      0.554 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~10|datac
    Info:     13.791      0.213 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~10|combout
    Info:     15.532      1.741 RR    IC  i_flux_loop|i_wbs_fb_data|Mux31~12|datad
    Info:     15.619      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux31~12|combout
    Info:     16.919      1.300 RR    IC  Mux31~78|datad
    Info:     17.006      0.087 RR  CELL  Mux31~78|combout
    Info:     17.600      0.594 RR    IC  Mux31~79|datad
    Info:     17.687      0.087 RR  CELL  Mux31~79|combout
    Info:     18.272      0.585 RR    IC  Mux31~84|datad
    Info:     18.359      0.087 RR  CELL  Mux31~84|combout
    Info:     20.149      1.790 RR    IC  i_dispatch|Selector48~1|datad
    Info:     20.236      0.087 RR  CELL  i_dispatch|Selector48~1|combout
    Info:     22.708      2.472 RR    IC  i_dispatch|buf|auto_generated|ram_block1a0|portadatain[0]
    Info:     22.979      0.271 RR  CELL  dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.373      0.373  R        clock network delay
    Info:     20.224     -0.149     uTsu  dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg0
    Info: 
    Info: Data Arrival Time  :    22.979
    Info: Data Required Time :    20.224
    Info: Slack              :    -2.755 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.772
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 3.772 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.386      0.386  R        clock network delay
    Info:      0.562      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info:      0.562      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe9a[1]|regout
    Info:      1.638      1.076 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|dataa
    Info:      2.089      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      2.089      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      2.151      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      2.151      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      2.213      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      2.213      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      2.662      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      3.517      0.855 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info:      3.730      0.213 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      4.277      0.547 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info:      4.618      0.341 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      4.618      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      5.067      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      6.117      1.050 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      6.447      0.330 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.368      0.368  R        clock network delay
    Info:     10.219     -0.149     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     6.447
    Info: Data Required Time :    10.219
    Info: Slack              :     3.772 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 15.996
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 15.996 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|last_row_RTM1428
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.406      0.406  R        clock network delay
    Info:     60.582      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|last_row_RTM1428
    Info:     60.582      0.000 RR  CELL  i_frame_timing|ftc|Equal1~15|regout
    Info:     62.050      1.468 RR    IC  i_frame_timing|ftc|Equal1~21|datac
    Info:     62.263      0.213 RR  CELL  i_frame_timing|ftc|Equal1~21|combout
    Info:     63.813      1.550 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|dataa
    Info:     64.396      0.583 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.402      0.402  R        clock network delay
    Info:     80.392     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    64.396
    Info: Data Required Time :    80.392
    Info: Slack              :    15.996 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.741
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.741 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.RX_DATA
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.369      0.369  R        clock network delay
    Info:      0.545      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr0|reg_o[11]
    Info:      0.836      0.291 RR  CELL  i_dispatch|receiver|hdr0|reg_o[11]|combout
    Info:      0.975      0.139 RR    IC  i_dispatch|receiver|pres_state.RX_DATA|datad
    Info:      1.210      0.235 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.RX_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.369      0.369  R        clock network delay
    Info:      0.469      0.100      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.RX_DATA
    Info: 
    Info: Data Arrival Time  :     1.210
    Info: Data Required Time :     0.469
    Info: Slack              :     0.741 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.762
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.762 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.373      0.373  R        clock network delay
    Info:      0.549      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.549      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      1.145      0.596 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      1.235      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.373      0.373  R        clock network delay
    Info:      0.473      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     1.235
    Info: Data Required Time :     0.473
    Info: Slack              :     0.762 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.924
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.924 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.387      0.387  R        clock network delay
    Info:      0.563      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.563      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      1.176      0.613 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datad
    Info:      1.411      0.235 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.387      0.387  R        clock network delay
    Info:      0.487      0.100      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     1.411
    Info: Data Required Time :     0.487
    Info: Slack              :     0.924 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 3.889 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.173      1.883 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.387      0.560 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.923      0.923 RR  CELL  inclk|combout
    Info:      6.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      2.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.827      1.883 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.387      0.560 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :     5.000
    Info: Slack            :     3.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.149      1.907 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.411      0.560 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.851      1.907 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.411      0.560 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.803      1.859 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.363      0.560 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 RR  CELL  inclk|combout
    Info:     21.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.803      1.859 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.363      0.560 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 FF  CELL  inclk|combout
    Info:     21.845      0.922 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 38.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 38.889 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.179      1.877 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.381      0.560 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.923      0.923 RR  CELL  inclk|combout
    Info:     41.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     37.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.821      1.877 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.381      0.560 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    40.000
    Info: Slack            :    38.889
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Worst-case setup slack is 4.753
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.753         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     6.845         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    18.047         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -1.437
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.437       -11.326 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.368         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
    Info:     0.444         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    39.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.753
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.753 
    Info: ===================================================================
    Info: From Node    : adc8_dat[4]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1241_RTM12291_RTM13507
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:     10.609     11.700  R  iExt  adc8_dat[4]
    Info:     11.195      0.586 RR  CELL  adc8_dat[4]|combout
    Info:     12.315      1.120 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[4]~5|dataa
    Info:     12.569      0.254 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[4]~5|cout0
    Info:     12.569      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|cin0
    Info:     12.602      0.033 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|cout0
    Info:     12.602      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cin0
    Info:     12.725      0.123 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cout
    Info:     12.725      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cin
    Info:     12.781      0.056 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[11]~45|cout
    Info:     12.781      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|cin
    Info:     13.039      0.258 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[13]~35|combout
    Info:     13.971      0.932 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~125|datab
    Info:     14.168      0.197 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~125|cout0
    Info:     14.168      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~120|cin0
    Info:     14.201      0.033 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~120|cout0
    Info:     14.201      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~115|cin0
    Info:     14.324      0.123 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~115|cout
    Info:     14.324      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cin
    Info:     14.593      0.269 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|combout
    Info:     15.280      0.687 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_adc_sample_coadd|i_coadd_manager_data_path|samples_coadd_reg[20]|datad
    Info:     15.408      0.128 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1241_RTM12291_RTM13507
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.166      0.166  R        clock network delay
    Info:     20.161     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1241_RTM12291_RTM13507
    Info: 
    Info: Data Arrival Time  :    15.408
    Info: Data Required Time :    20.161
    Info: Slack              :     4.753 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.845
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.845 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.173      0.173  R        clock network delay
    Info:      0.262      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe9a[1]
    Info:      0.262      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dffe9a[1]|regout
    Info:      0.798      0.536 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|dataa
    Info:      1.057      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      1.057      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      1.091      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      1.091      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      1.125      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      1.125      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      1.334      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      1.762      0.428 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info:      1.867      0.105 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      2.121      0.254 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|datab
    Info:      2.317      0.196 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      2.317      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      2.526      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      3.050      0.524 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      3.220      0.170 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.140      0.140  R        clock network delay
    Info:     10.065     -0.075     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     3.220
    Info: Data Required Time :    10.065
    Info: Slack              :     6.845 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.047
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 18.047 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|last_row_RTM1428
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.184      0.184  R        clock network delay
    Info:     60.273      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|last_row_RTM1428
    Info:     60.273      0.000 RR  CELL  i_frame_timing|ftc|Equal1~15|regout
    Info:     61.001      0.728 RR    IC  i_frame_timing|ftc|Equal1~21|datac
    Info:     61.106      0.105 RR  CELL  i_frame_timing|ftc|Equal1~21|combout
    Info:     61.821      0.715 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch2|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|dataa
    Info:     62.130      0.309 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.182      0.182  R        clock network delay
    Info:     80.177     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    62.130
    Info: Data Required Time :    80.177
    Info: Slack              :    18.047 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -1.437
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is -1.437 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : i_rc_pll|altpll_component|pll|clk[0]
    Info: To Node      : adc2_clk
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      0.138      1.229 RR    IC  adc2_clk|datain
    Info:      1.172      1.034 RR  CELL  adc2_clk
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      2.609      3.700  R  oExt  adc2_clk
    Info: 
    Info: Data Arrival Time  :     1.172
    Info: Data Required Time :     2.609
    Info: Slack              :    -1.437 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.368
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.368 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.163      0.163  R        clock network delay
    Info:      0.252      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|data_reg[15]
    Info:      0.252      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|data_reg[15]|regout
    Info:      0.540      0.288 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch3|i_sa_bias_ctrl|i_sa_bias_spi_if|spi_sdat_o|datac
    Info:      0.588      0.048 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.163      0.163  R        clock network delay
    Info:      0.220      0.057      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|spi_sdat_o
    Info: 
    Info: Data Arrival Time  :     0.588
    Info: Data Required Time :     0.220
    Info: Slack              :     0.368 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.444
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.444 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.173      0.173  R        clock network delay
    Info:      0.262      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.262      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      0.546      0.284 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datad
    Info:      0.674      0.128 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.173      0.173  R        clock network delay
    Info:      0.230      0.057      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     0.674
    Info: Data Required Time :     0.230
    Info: Slack              :     0.444 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 4.000 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.138      0.953 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.173      0.311 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.417      0.417 RR  CELL  inclk|combout
    Info:      5.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      3.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.862      0.953 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.173      0.311 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :     5.000
    Info: Slack            :     4.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.124      0.967 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.187      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.876      0.967 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.187      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.849      0.940 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.160      0.311 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 RR  CELL  inclk|combout
    Info:     20.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.849      0.940 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.160      0.311 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 FF  CELL  inclk|combout
    Info:     20.898      0.481 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 39.000 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.142      0.949 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.169      0.311 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.417      0.417 RR  CELL  inclk|combout
    Info:     40.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     38.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.858      0.949 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.169      0.311 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    40.000
    Info: Slack            :    39.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 678 megabytes
    Info: Processing ended: Fri Nov 19 11:32:25 2010
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:25


