#ifndef __TEENSY_PADS_H__
#define __TEENSY_PADS_H__

#ifndef TARGET_TEENSY41
#define TEENSY_PADS_COUNT 40
#else
#define TEENSY_PADS_COUNT 55
#endif

// pain
#define TEENSY_PAD_0_PORT 3 
#define TEENSY_PAD_1_PORT 2 
#define TEENSY_PAD_2_PORT 4 
#define TEENSY_PAD_3_PORT 5 
#define TEENSY_PAD_4_PORT 6 
#define TEENSY_PAD_5_PORT 8 
#define TEENSY_PAD_6_PORT 10 
#define TEENSY_PAD_7_PORT 17 
#define TEENSY_PAD_8_PORT 16 
#define TEENSY_PAD_9_PORT 11 
#define TEENSY_PAD_10_PORT 0 
#define TEENSY_PAD_11_PORT 2 
#define TEENSY_PAD_12_PORT 1 
#define TEENSY_PAD_13_PORT 3 
#define TEENSY_PAD_14_PORT 18 
#define TEENSY_PAD_15_PORT 19 
#define TEENSY_PAD_16_PORT 23 
#define TEENSY_PAD_17_PORT 22 
#define TEENSY_PAD_18_PORT 17 
#define TEENSY_PAD_19_PORT 16 
#define TEENSY_PAD_20_PORT 26 
#define TEENSY_PAD_21_PORT 27 
#define TEENSY_PAD_22_PORT 24 
#define TEENSY_PAD_23_PORT 25 
#define TEENSY_PAD_24_PORT 12 
#define TEENSY_PAD_25_PORT 13 
#define TEENSY_PAD_26_PORT 30 
#define TEENSY_PAD_27_PORT 31 
#define TEENSY_PAD_28_PORT 18 
#define TEENSY_PAD_29_PORT 31 
#define TEENSY_PAD_30_PORT 23 
#define TEENSY_PAD_31_PORT 22 
#define TEENSY_PAD_32_PORT 12 
#define TEENSY_PAD_33_PORT 7 
#ifndef TARGET_TEENSY41
#define TEENSY_PAD_34_PORT 15 
#define TEENSY_PAD_35_PORT 14 
#define TEENSY_PAD_36_PORT 13 
#define TEENSY_PAD_37_PORT 12 
#define TEENSY_PAD_38_PORT 17 
#define TEENSY_PAD_39_PORT 16
#else
#define TEENSY_PAD_34_PORT 29
#define TEENSY_PAD_35_PORT 28
#define TEENSY_PAD_36_PORT 18
#define TEENSY_PAD_37_PORT 19
#define TEENSY_PAD_38_PORT 28
#define TEENSY_PAD_39_PORT 29
#define TEENSY_PAD_40_PORT 20
#define TEENSY_PAD_41_PORT 21
#define TEENSY_PAD_42_PORT 15
#define TEENSY_PAD_43_PORT 14
#define TEENSY_PAD_44_PORT 13
#define TEENSY_PAD_45_PORT 12
#define TEENSY_PAD_46_PORT 17
#define TEENSY_PAD_47_PORT 16
#define TEENSY_PAD_48_PORT 24
#define TEENSY_PAD_49_PORT 27
#define TEENSY_PAD_50_PORT 28
#define TEENSY_PAD_51_PORT 22
#define TEENSY_PAD_52_PORT 26
#define TEENSY_PAD_53_PORT 25
#define TEENSY_PAD_54_PORT 29
#endif

// au chocolat
#define TEENSY_PAD_0_BUS 1
#define TEENSY_PAD_1_BUS 1
#define TEENSY_PAD_2_BUS 4
#define TEENSY_PAD_3_BUS 4
#define TEENSY_PAD_4_BUS 4
#define TEENSY_PAD_5_BUS 4
#define TEENSY_PAD_6_BUS 2
#define TEENSY_PAD_7_BUS 2
#define TEENSY_PAD_8_BUS 2
#define TEENSY_PAD_9_BUS 2
#define TEENSY_PAD_10_BUS 2
#define TEENSY_PAD_11_BUS 2
#define TEENSY_PAD_12_BUS 2
#define TEENSY_PAD_13_BUS 2
#define TEENSY_PAD_14_BUS 1
#define TEENSY_PAD_15_BUS 1
#define TEENSY_PAD_16_BUS 1
#define TEENSY_PAD_17_BUS 1
#define TEENSY_PAD_18_BUS 1
#define TEENSY_PAD_19_BUS 1
#define TEENSY_PAD_20_BUS 1
#define TEENSY_PAD_21_BUS 1
#define TEENSY_PAD_22_BUS 1
#define TEENSY_PAD_23_BUS 1
#define TEENSY_PAD_24_BUS 1
#define TEENSY_PAD_25_BUS 1
#define TEENSY_PAD_26_BUS 1
#define TEENSY_PAD_27_BUS 1
#define TEENSY_PAD_28_BUS 3
#define TEENSY_PAD_29_BUS 4
#define TEENSY_PAD_30_BUS 3
#define TEENSY_PAD_31_BUS 3
#define TEENSY_PAD_32_BUS 2
#define TEENSY_PAD_33_BUS 4
#ifndef TARGET_TEENSY41
#define TEENSY_PAD_34_BUS 3
#define TEENSY_PAD_35_BUS 3
#define TEENSY_PAD_36_BUS 3 
#define TEENSY_PAD_37_BUS 3 
#define TEENSY_PAD_38_BUS 3 
#define TEENSY_PAD_39_BUS 3 
#else
#define TEENSY_PAD_34_BUS 2
#define TEENSY_PAD_35_BUS 2
#define TEENSY_PAD_36_BUS 2
#define TEENSY_PAD_37_BUS 2
#define TEENSY_PAD_38_BUS 1
#define TEENSY_PAD_39_BUS 1
#define TEENSY_PAD_40_BUS 1
#define TEENSY_PAD_41_BUS 1
#define TEENSY_PAD_42_BUS 3
#define TEENSY_PAD_43_BUS 3
#define TEENSY_PAD_44_BUS 3
#define TEENSY_PAD_45_BUS 3
#define TEENSY_PAD_46_BUS 3
#define TEENSY_PAD_47_BUS 3
#define TEENSY_PAD_48_BUS 4
#define TEENSY_PAD_49_BUS 4
#define TEENSY_PAD_50_BUS 4
#define TEENSY_PAD_51_BUS 4
#define TEENSY_PAD_52_BUS 4
#define TEENSY_PAD_53_BUS 4
#define TEENSY_PAD_54_BUS 4
#endif

#define TEENSY_PAD_0_BUS_TCG 6 
#define TEENSY_PAD_1_BUS_TCG 6 
#define TEENSY_PAD_2_BUS_TCG 9 
#define TEENSY_PAD_3_BUS_TCG 9 
#define TEENSY_PAD_4_BUS_TCG 9 
#define TEENSY_PAD_5_BUS_TCG 9 
#define TEENSY_PAD_6_BUS_TCG 7 
#define TEENSY_PAD_7_BUS_TCG 7 
#define TEENSY_PAD_8_BUS_TCG 7 
#define TEENSY_PAD_9_BUS_TCG 7 
#define TEENSY_PAD_10_BUS_TCG 7 
#define TEENSY_PAD_11_BUS_TCG 7 
#define TEENSY_PAD_12_BUS_TCG 7 
#define TEENSY_PAD_13_BUS_TCG 7 
#define TEENSY_PAD_14_BUS_TCG 6 
#define TEENSY_PAD_15_BUS_TCG 6 
#define TEENSY_PAD_16_BUS_TCG 6 
#define TEENSY_PAD_17_BUS_TCG 6 
#define TEENSY_PAD_18_BUS_TCG 6 
#define TEENSY_PAD_19_BUS_TCG 6 
#define TEENSY_PAD_20_BUS_TCG 6 
#define TEENSY_PAD_21_BUS_TCG 6 
#define TEENSY_PAD_22_BUS_TCG 6 
#define TEENSY_PAD_23_BUS_TCG 6 
#define TEENSY_PAD_24_BUS_TCG 6 
#define TEENSY_PAD_25_BUS_TCG 6 
#define TEENSY_PAD_26_BUS_TCG 6 
#define TEENSY_PAD_27_BUS_TCG 6 
#define TEENSY_PAD_28_BUS_TCG 8 
#define TEENSY_PAD_29_BUS_TCG 9 
#define TEENSY_PAD_30_BUS_TCG 8 
#define TEENSY_PAD_31_BUS_TCG 8 
#define TEENSY_PAD_32_BUS_TCG 7 
#define TEENSY_PAD_33_BUS_TCG 9
#ifndef TARGET_TEENSY41
#define TEENSY_PAD_34_BUS_TCG 8 
#define TEENSY_PAD_35_BUS_TCG 8 
#define TEENSY_PAD_36_BUS_TCG 8 
#define TEENSY_PAD_37_BUS_TCG 8 
#define TEENSY_PAD_38_BUS_TCG 8 
#define TEENSY_PAD_39_BUS_TCG 8
#else
#define TEENSY_PAD_34_BUS_TCG 7
#define TEENSY_PAD_35_BUS_TCG 7
#define TEENSY_PAD_36_BUS_TCG 7
#define TEENSY_PAD_37_BUS_TCG 7
#define TEENSY_PAD_38_BUS_TCG 6
#define TEENSY_PAD_39_BUS_TCG 6
#define TEENSY_PAD_40_BUS_TCG 6
#define TEENSY_PAD_41_BUS_TCG 6
#define TEENSY_PAD_42_BUS_TCG 8
#define TEENSY_PAD_43_BUS_TCG 8
#define TEENSY_PAD_44_BUS_TCG 8
#define TEENSY_PAD_45_BUS_TCG 8
#define TEENSY_PAD_46_BUS_TCG 8
#define TEENSY_PAD_47_BUS_TCG 8
#define TEENSY_PAD_48_BUS_TCG 9
#define TEENSY_PAD_49_BUS_TCG 9
#define TEENSY_PAD_50_BUS_TCG 9
#define TEENSY_PAD_51_BUS_TCG 9
#define TEENSY_PAD_52_BUS_TCG 9
#define TEENSY_PAD_53_BUS_TCG 9
#define TEENSY_PAD_54_BUS_TCG 9
#endif

// teensy pad mux modes
enum TEENSY_PAD_0_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B0_03
    TEENSY_PAD_0_MODE_FLEXCAN2_RX = 0,
    TEENSY_PAD_0_MODE_XBAR1_INOUT17,
    TEENSY_PAD_0_MODE_LPUART6_RX,
    TEENSY_PAD_0_MODE_USB_OTG1_OC,
    TEENSY_PAD_0_MODE_FLEXPWM1_PWMX01,
    TEENSY_PAD_0_MODE_GPIO1_IO03,
    TEENSY_PAD_0_MODE_REF_CLK_24M,
    TEENSY_PAD_0_MODE_LPSPI3_PCS0
};

enum TEENSY_PAD_1_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B0_02
    TEENSY_PAD_1_MODE_FLEXCAN2_TX = 0,
    TEENSY_PAD_1_MODE_XBAR1_INOUT16,
    TEENSY_PAD_1_MODE_LPUART6_TX,
    TEENSY_PAD_1_MODE_USB_OTG1_PWR,
    TEENSY_PAD_1_MODE_FLEXPWM1_PWMX00,
    TEENSY_PAD_1_MODE_GPIO1_IO02,
    TEENSY_PAD_1_MODE_LPI2C1_HREQ,
    TEENSY_PAD_1_MODE_LPSPI3_SDI
};

enum TEENSY_PAD_2_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_04
    TEENSY_PAD_2_MODE_SEMC_DATA04 = 0,
    TEENSY_PAD_2_MODE_FLEXPWM4_PWMA02,
    TEENSY_PAD_2_MODE_SAI2_TX_DATA,
    TEENSY_PAD_2_MODE_XBAR1_INOUT06,
    TEENSY_PAD_2_MODE_FLEXIO1_FLEXIO04,
    TEENSY_PAD_2_MODE_GPIO4_IO04
};

enum TEENSY_PAD_3_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_05
    TEENSY_PAD_3_MODE_SEMC_DATA05 = 0,
    TEENSY_PAD_3_MODE_FLEXPWM4_PWMB02,
    TEENSY_PAD_3_MODE_SAI2_TX_SYNC,
    TEENSY_PAD_3_MODE_XBAR1_INOUT07,
    TEENSY_PAD_3_MODE_FLEXIO1_FLEXIO05,
    TEENSY_PAD_3_MODE_GPIO4_IO05
};

enum TEENSY_PAD_4_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_06
    TEENSY_PAD_4_MODE_SEMC_DATA06 = 0,
    TEENSY_PAD_4_MODE_FLEXPWM2_PWMA00,
    TEENSY_PAD_4_MODE_SAI2_TX_BCLK,
    TEENSY_PAD_4_MODE_XBAR1_INOUT08,
    TEENSY_PAD_4_MODE_FLEXIO1_FLEXIO06,
    TEENSY_PAD_4_MODE_GPIO4_IO06
};

enum TEENSY_PAD_5_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_08
    TEENSY_PAD_5_MODE_SEMC_DM00 = 0,
    TEENSY_PAD_5_MODE_FLEXPWM2_PWMA01,
    TEENSY_PAD_5_MODE_SAI2_RX_DATA,
    TEENSY_PAD_5_MODE_XBAR1_INOUT17,
    TEENSY_PAD_5_MODE_FLEXIO1_FLEXIO08,
    TEENSY_PAD_5_MODE_GPIO4_IO08
};

enum TEENSY_PAD_6_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_10
    TEENSY_PAD_6_MODE_LCD_DATA06 = 0,
    TEENSY_PAD_6_MODE_QTIMER4_TIMER1,
    TEENSY_PAD_6_MODE_FLEXPWM2_PWMA02,
    TEENSY_PAD_6_MODE_SAI1_TX_DATA03,
    TEENSY_PAD_6_MODE_FLEXIO2_FLEXIO10,
    TEENSY_PAD_6_MODE_GPIO2_IO10,
    TEENSY_PAD_6_MODE_SRC_BOOT_CFG06,
    TEENSY_PAD_6_MODE_ENET2_CRS = 8
};

enum TEENSY_PAD_7_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B1_01
    TEENSY_PAD_7_MODE_LCD_DATA13 = 0,
    TEENSY_PAD_7_MODE_XBAR1_INOUT15,
    TEENSY_PAD_7_MODE_LPUART4_RX,
    TEENSY_PAD_7_MODE_SAI1_TX_DATA00,
    TEENSY_PAD_7_MODE_FLEXIO2_FLEXIO17,
    TEENSY_PAD_7_MODE_GPIO2_IO17,
    TEENSY_PAD_7_MODE_FLEXPWM1_PWMB03,
    TEENSY_PAD_7_MODE_ENET2_RDATA00 = 8,
    TEENSY_PAD_7_MODE_FLEXIO3_FLEXIO17
};

enum TEENSY_PAD_8_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B1_00
    TEENSY_PAD_8_MODE_LCD_DATA12 = 0,
    TEENSY_PAD_8_MODE_XBAR1_INOUT14,
    TEENSY_PAD_8_MODE_LPUART4_TX,
    TEENSY_PAD_8_MODE_SAI1_RX_DATA00,
    TEENSY_PAD_8_MODE_FLEXIO2_FLEXIO16,
    TEENSY_PAD_8_MODE_GPIO2_IO16,
    TEENSY_PAD_8_MODE_FLEXPWM1_PWMA03,
    TEENSY_PAD_8_MODE_ENET2_RX_ER = 8,
    TEENSY_PAD_8_MODE_FLEXIO3_FLEXIO16
};

enum TEENSY_PAD_9_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_11
    TEENSY_PAD_9_MODE_LCD_DATA07 = 0,
    TEENSY_PAD_9_MODE_QTIMER4_TIMER2,
    TEENSY_PAD_9_MODE_FLEXPWM2_PWMB02,
    TEENSY_PAD_9_MODE_SAI1_TX_DATA02,
    TEENSY_PAD_9_MODE_FLEXIO2_FLEXIO11,
    TEENSY_PAD_9_MODE_GPIO2_IO11,
    TEENSY_PAD_9_MODE_SRC_BOOT_CFG07,
    TEENSY_PAD_9_MODE_ENET2_COL = 8
};

enum TEENSY_PAD_10_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_00
    TEENSY_PAD_10_MODE_LCD_CLK = 0,
    TEENSY_PAD_10_MODE_QTIMER1_TIMER0,
    TEENSY_PAD_10_MODE_MQS_RIGHT,
    TEENSY_PAD_10_MODE_LPSPI4_PCS0,
    TEENSY_PAD_10_MODE_FLEXIO2_FLEXIO00,
    TEENSY_PAD_10_MODE_GPIO2_IO00,
    TEENSY_PAD_10_MODE_SEMC_CSX01,
    TEENSY_PAD_10_MODE_ENET2_MDC = 8
};

enum TEENSY_PAD_11_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_02
    TEENSY_PAD_11_MODE_LCD_HSYNC = 0,
    TEENSY_PAD_11_MODE_QTIMER1_TIMER2,
    TEENSY_PAD_11_MODE_FLEXCAN1_TX,
    TEENSY_PAD_11_MODE_LPSPI4_SDO,
    TEENSY_PAD_11_MODE_FLEXIO2_FLEXIO02,
    TEENSY_PAD_11_MODE_GPIO2_IO02,
    TEENSY_PAD_11_MODE_SEMC_CSX03,
    TEENSY_PAD_11_MODE_ENET2_1588_EVENT0_OUT = 8
};

enum TEENSY_PAD_12_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_01
    TEENSY_PAD_12_MODE_LCD_ENABLE = 0,
    TEENSY_PAD_12_MODE_QTIMER1_TIMER1,
    TEENSY_PAD_12_MODE_MQS_LEFT,
    TEENSY_PAD_12_MODE_LPSPI4_SDI,
    TEENSY_PAD_12_MODE_FLEXIO2_FLEXIO01,
    TEENSY_PAD_12_MODE_GPIO2_IO01,
    TEENSY_PAD_12_MODE_SEMC_CSX02,
    TEENSY_PAD_12_MODE_ENET2_MDIO = 8
};

enum TEENSY_PAD_13_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_03
    TEENSY_PAD_13_MODE_LCD_VSYNC = 0,
    TEENSY_PAD_13_MODE_QTIMER2_TIMER0,
    TEENSY_PAD_13_MODE_FLEXCAN1_RX,
    TEENSY_PAD_13_MODE_LPSPI4_SCK,
    TEENSY_PAD_13_MODE_FLEXIO2_FLEXIO03,
    TEENSY_PAD_13_MODE_GPIO2_IO03,
    TEENSY_PAD_13_MODE_WDOG2_RESET_B_DEB,
    TEENSY_PAD_13_MODE_ENET2_1588_EVENT0_IN = 8
};

enum TEENSY_PAD_14_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_02
    TEENSY_PAD_14_MODE_USB_OTG1_ID = 0,
    TEENSY_PAD_14_MODE_QTIMER3_TIMER2,
    TEENSY_PAD_14_MODE_LPUART2_TX,
    TEENSY_PAD_14_MODE_SPDIF_OUT,
    TEENSY_PAD_14_MODE_ENET_1588_EVENT2_OUT,
    TEENSY_PAD_14_MODE_GPIO1_IO18,
    TEENSY_PAD_14_MODE_USDHC1_CD_B,
    TEENSY_PAD_14_MODE_KPP_ROW06,
    TEENSY_PAD_14_MODE_GPT2_CLK,
    TEENSY_PAD_14_MODE_FLEXIO3_FLEXIO02
};

enum TEENSY_PAD_15_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_03
    TEENSY_PAD_15_MODE_USB_OTG1_OC = 0,
    TEENSY_PAD_15_MODE_QTIMER3_TIMER3,
    TEENSY_PAD_15_MODE_LPUART2_RX,
    TEENSY_PAD_15_MODE_SPDIF_IN,
    TEENSY_PAD_15_MODE_ENET_1588_EVENT2_IN,
    TEENSY_PAD_15_MODE_GPIO1_IO19,
    TEENSY_PAD_15_MODE_USDHC2_CD_B,
    TEENSY_PAD_15_MODE_KPP_COL06,
    TEENSY_PAD_15_MODE_GPT2_CAPTURE1,
    TEENSY_PAD_15_MODE_FLEXIO3_FLEXIO03
};

enum TEENSY_PAD_16_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_07
    TEENSY_PAD_16_MODE_FLEXSPIB_DATA00 = 0,
    TEENSY_PAD_16_MODE_LPI2C3_SCL,
    TEENSY_PAD_16_MODE_LPUART3_RX,
    TEENSY_PAD_16_MODE_SPDIF_EXT_CLK,
    TEENSY_PAD_16_MODE_CSI_HSYNC,
    TEENSY_PAD_16_MODE_GPIO1_IO23,
    TEENSY_PAD_16_MODE_USDHC2_DATA3,
    TEENSY_PAD_16_MODE_KPP_COL04,
    TEENSY_PAD_16_MODE_GPT2_COMPARE3,
    TEENSY_PAD_16_MODE_FLEXIO3_FLEXIO07
};

enum TEENSY_PAD_17_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_06
    TEENSY_PAD_17_MODE_FLEXSPIB_DATA01 = 0,
    TEENSY_PAD_17_MODE_LPI2C3_SDA,
    TEENSY_PAD_17_MODE_LPUART3_TX,
    TEENSY_PAD_17_MODE_SPDIF_LOCK,
    TEENSY_PAD_17_MODE_CSI_VSYNC,
    TEENSY_PAD_17_MODE_GPIO1_IO22,
    TEENSY_PAD_17_MODE_USDHC2_DATA2,
    TEENSY_PAD_17_MODE_KPP_ROW04,
    TEENSY_PAD_17_MODE_GPT2_COMPARE2,
    TEENSY_PAD_17_MODE_FLEXIO3_FLEXIO06
};

enum TEENSY_PAD_18_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_01
    TEENSY_PAD_18_MODE_USB_OTG1_PWR = 0,
    TEENSY_PAD_18_MODE_QTIMER3_TIMER1,
    TEENSY_PAD_18_MODE_LPUART2_RTS_B,
    TEENSY_PAD_18_MODE_LPI2C1_SDA,
    TEENSY_PAD_18_MODE_CCM_PMIC_READY,
    TEENSY_PAD_18_MODE_GPIO1_IO17,
    TEENSY_PAD_18_MODE_USDHC1_VSELECT,
    TEENSY_PAD_18_MODE_KPP_COL07,
    TEENSY_PAD_18_MODE_ENET2_1588_EVENT0_IN,
    TEENSY_PAD_18_MODE_FLEXIO3_FLEXIO01
};

enum TEENSY_PAD_19_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_00
    TEENSY_PAD_19_MODE_USB_OTG2_ID = 0,
    TEENSY_PAD_19_MODE_QTIMER3_TIMER0,
    TEENSY_PAD_19_MODE_LPUART2_CTS_B,
    TEENSY_PAD_19_MODE_LPI2C1_SCL,
    TEENSY_PAD_19_MODE_WDOG1_B,
    TEENSY_PAD_19_MODE_GPIO1_IO16,
    TEENSY_PAD_19_MODE_USDHC1_WP,
    TEENSY_PAD_19_MODE_KPP_ROW07,
    TEENSY_PAD_19_MODE_ENET2_1588_EVENT0_OUT,
    TEENSY_PAD_19_MODE_FLEXIO3_FLEXIO00
};

enum TEENSY_PAD_20_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_10
    TEENSY_PAD_20_MODE_FLEXSPIA_DATA03 = 0,
    TEENSY_PAD_20_MODE_WDOG1_B,
    TEENSY_PAD_20_MODE_LPUART8_TX,
    TEENSY_PAD_20_MODE_SAI1_RX_SYNC,
    TEENSY_PAD_20_MODE_CSI_DATA07,
    TEENSY_PAD_20_MODE_GPIO1_IO26,
    TEENSY_PAD_20_MODE_USDHC2_WP,
    TEENSY_PAD_20_MODE_KPP_ROW02,
    TEENSY_PAD_20_MODE_ENET2_1588_EVENT1_OUT,
    TEENSY_PAD_20_MODE_FLEXIO3_FLEXIO10
};

enum TEENSY_PAD_21_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_11
    TEENSY_PAD_21_MODE_FLEXSPIA_DATA02 = 0,
    TEENSY_PAD_21_MODE_EWM_OUT_B,
    TEENSY_PAD_21_MODE_LPUART8_RX,
    TEENSY_PAD_21_MODE_SAI1_RX_BCLK,
    TEENSY_PAD_21_MODE_CSI_DATA06,
    TEENSY_PAD_21_MODE_GPIO1_IO27,
    TEENSY_PAD_21_MODE_USDHC2_RESET_B,
    TEENSY_PAD_21_MODE_KPP_COL02,
    TEENSY_PAD_21_MODE_ENET2_1588_EVENT1_IN,
    TEENSY_PAD_21_MODE_FLEXIO3_FLEXIO11
};

enum TEENSY_PAD_22_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_08
    TEENSY_PAD_22_MODE_FLEXSPIA_SS1_B = 0,
    TEENSY_PAD_22_MODE_FLEXPWM4_PWMA00,
    TEENSY_PAD_22_MODE_FLEXCAN1_TX,
    TEENSY_PAD_22_MODE_CCM_PMIC_READY,
    TEENSY_PAD_22_MODE_CSI_DATA09,
    TEENSY_PAD_22_MODE_GPIO1_IO24,
    TEENSY_PAD_22_MODE_USDHC2_CMD,
    TEENSY_PAD_22_MODE_KPP_ROW03,
    TEENSY_PAD_22_MODE_FLEXIO3_FLEXIO08 = 9
};

enum TEENSY_PAD_23_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_09
    TEENSY_PAD_23_MODE_FLEXSPIA_DQS = 0,
    TEENSY_PAD_23_MODE_FLEXPWM4_PWMA01,
    TEENSY_PAD_23_MODE_FLEXCAN1_RX,
    TEENSY_PAD_23_MODE_SAI1_MCLK,
    TEENSY_PAD_23_MODE_CSI_DATA08,
    TEENSY_PAD_23_MODE_GPIO1_IO25,
    TEENSY_PAD_23_MODE_USDHC2_CLK,
    TEENSY_PAD_23_MODE_KPP_COL03,
    TEENSY_PAD_23_MODE_FLEXIO3_FLEXIO09 = 9
};

enum TEENSY_PAD_24_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B0_12
    TEENSY_PAD_24_MODE_LPI2C4_SCL = 0,
    TEENSY_PAD_24_MODE_CCM_PMIC_READY,
    TEENSY_PAD_24_MODE_LPUART1_TX,
    TEENSY_PAD_24_MODE_WDOG2_WDOG_B,
    TEENSY_PAD_24_MODE_FLEXPWM1_PWMX02,
    TEENSY_PAD_24_MODE_GPIO1_IO12,
    TEENSY_PAD_24_MODE_ENET_1588_EVENT1_OUT,
    TEENSY_PAD_24_MODE_NMI_GLUE_NMI
};

enum TEENSY_PAD_25_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B0_13
    TEENSY_PAD_25_MODE_LPI2C4_SDA = 0,
    TEENSY_PAD_25_MODE_GPT1_CLK,
    TEENSY_PAD_25_MODE_LPUART1_RX,
    TEENSY_PAD_25_MODE_EWM_OUT_B,
    TEENSY_PAD_25_MODE_FLEXPWM1_PWMX03,
    TEENSY_PAD_25_MODE_GPIO1_IO13,
    TEENSY_PAD_25_MODE_ENET_1588_EVENT1_IN,
    TEENSY_PAD_25_MODE_REF_CLK_24M
};

enum TEENSY_PAD_26_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_14
    TEENSY_PAD_26_MODE_FLEXSPIA_SCLK = 0,
    TEENSY_PAD_26_MODE_ACMP_OUT02,
    TEENSY_PAD_26_MODE_LPSPI3_SDO,
    TEENSY_PAD_26_MODE_SAI1_TX_BCLK,
    TEENSY_PAD_26_MODE_CSI_DATA03,
    TEENSY_PAD_26_MODE_GPIO1_IO30,
    TEENSY_PAD_26_MODE_USDHC2_DATA6,
    TEENSY_PAD_26_MODE_KPP_ROW00,
    TEENSY_PAD_26_MODE_ENET2_1588_EVENT3_OUT,
    TEENSY_PAD_26_MODE_FLEXIO3_FLEXIO14
};

enum TEENSY_PAD_27_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_AD_B1_15
    TEENSY_PAD_27_MODE_FLEXSPIA_SS0_B = 0,
    TEENSY_PAD_27_MODE_ACMP_OUT03,
    TEENSY_PAD_27_MODE_LPSPI3_SCK,
    TEENSY_PAD_27_MODE_SAI1_TX_SYNC,
    TEENSY_PAD_27_MODE_CSI_DATA02,
    TEENSY_PAD_27_MODE_GPIO1_IO31,
    TEENSY_PAD_27_MODE_USDHC2_DATA7,
    TEENSY_PAD_27_MODE_KPP_COL00,
    TEENSY_PAD_27_MODE_ENET2_1588_EVENT3_IN,
    TEENSY_PAD_27_MODE_FLEXIO3_FLEXIO15
};

enum TEENSY_PAD_28_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_32
    TEENSY_PAD_28_MODE_SEMC_DATA10 = 0,
    TEENSY_PAD_28_MODE_FLEXPWM3_PWMB01,
    TEENSY_PAD_28_MODE_LPUART7_RX,
    TEENSY_PAD_28_MODE_CCM_PMIC_RDY,
    TEENSY_PAD_28_MODE_CSI_DATA21,
    TEENSY_PAD_28_MODE_GPIO3_IO18,
    TEENSY_PAD_28_MODE_ENET2_TX_EN = 8
};

enum TEENSY_PAD_29_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_31
    TEENSY_PAD_29_MODE_SEMC_DATA09 = 0,
    TEENSY_PAD_29_MODE_FLEXPWM3_PWMA01,
    TEENSY_PAD_29_MODE_LPUART7_TX,
    TEENSY_PAD_29_MODE_LPSPI1_PCS1,
    TEENSY_PAD_29_MODE_CSI_DATA22,
    TEENSY_PAD_29_MODE_GPIO4_IO31,
    TEENSY_PAD_29_MODE_ENET2_TDATA01 = 8
};

enum TEENSY_PAD_30_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_37
    TEENSY_PAD_30_MODE_SEMC_DATA15 = 0,
    TEENSY_PAD_30_MODE_XBAR1_IN23,
    TEENSY_PAD_30_MODE_GPT1_COMPARE3,
    TEENSY_PAD_30_MODE_SAI3_MCLK,
    TEENSY_PAD_30_MODE_CSI_DATA16,
    TEENSY_PAD_30_MODE_GPIO3_IO23,
    TEENSY_PAD_30_MODE_USDHC2_WP,
    TEENSY_PAD_30_MODE_ENET2_RX_EN = 8,
    TEENSY_PAD_30_MODE_FLEXCAN3_RX
};

enum TEENSY_PAD_31_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_36
    TEENSY_PAD_31_MODE_SEMC_DATA14 = 0,
    TEENSY_PAD_31_MODE_XBAR1_IN22,
    TEENSY_PAD_31_MODE_GPT1_COMPARE2,
    TEENSY_PAD_31_MODE_SAI3_TX_DATA,
    TEENSY_PAD_31_MODE_CSI_DATA17,
    TEENSY_PAD_31_MODE_GPIO3_IO22,
    TEENSY_PAD_31_MODE_USDHC1_WP,
    TEENSY_PAD_31_MODE_ENET2_RDATA01 = 8,
    TEENSY_PAD_31_MODE_FLEXCAN3_TX
};

enum TEENSY_PAD_32_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_B0_12
    TEENSY_PAD_32_MODE_LCD_DATA08 = 0,
    TEENSY_PAD_32_MODE_XBAR1_INOUT10,
    TEENSY_PAD_32_MODE_ARM_TRACE_CLK,
    TEENSY_PAD_32_MODE_SAI1_TX_DATA01,
    TEENSY_PAD_32_MODE_FLEXIO2_FLEXIO12,
    TEENSY_PAD_32_MODE_GPIO2_IO12,
    TEENSY_PAD_32_MODE_SRC_BOOT_CFG08,
    TEENSY_PAD_32_MODE_ENET2_TDATA00 = 8
};

enum TEENSY_PAD_33_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_EMC_07
    TEENSY_PAD_33_MODE_SEMC_DATA07 = 0,
    TEENSY_PAD_33_MODE_FLEXPWM2_PWMB00,
    TEENSY_PAD_33_MODE_SAI2_MCLK,
    TEENSY_PAD_33_MODE_XBAR1_INOUT09,
    TEENSY_PAD_33_MODE_FLEXIO1_FLEXIO07,
    TEENSY_PAD_33_MODE_GPIO4_IO07
};

#ifndef TARGET_TEENSY41
enum TEENSY_PAD_34_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_03
    TEENSY_PAD_34_MODE_USDHC1_DATA1 = 0,
    TEENSY_PAD_34_MODE_FLEXPWM1_PWMB01,
    TEENSY_PAD_34_MODE_LPUART8_RTS_B,
    TEENSY_PAD_34_MODE_XBAR1_INOUT07,
    TEENSY_PAD_34_MODE_LPSPI1_SDI,
    TEENSY_PAD_34_MODE_GPIO3_IO15,
    TEENSY_PAD_34_MODE_ENET2_RDATA00 = 8,
    TEENSY_PAD_34_MODE_SEMC_CLK6
};

enum TEENSY_PAD_35_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_02
    TEENSY_PAD_35_MODE_USDHC1_DATA0 = 0,
    TEENSY_PAD_35_MODE_FLEXPWM1_PWMA01,
    TEENSY_PAD_35_MODE_LPUART8_CTS_B,
    TEENSY_PAD_35_MODE_XBAR1_INOUT06,
    TEENSY_PAD_35_MODE_LPSPI1_SDO,
    TEENSY_PAD_35_MODE_GPIO3_IO14,
    TEENSY_PAD_35_MODE_ENET2_RX_ER = 8,
    TEENSY_PAD_35_MODE_SEMC_CLK5
};

enum TEENSY_PAD_36_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_01
    TEENSY_PAD_36_MODE_USDHC1_CLK = 0,
    TEENSY_PAD_36_MODE_FLEXPWM1_PWMB00,
    TEENSY_PAD_36_MODE_LPI2C3_SDA,
    TEENSY_PAD_36_MODE_XBAR1_INOUT05,
    TEENSY_PAD_36_MODE_LPSPI1_PCS0,
    TEENSY_PAD_36_MODE_GPIO3_IO13,
    TEENSY_PAD_36_MODE_FLEXSPIB_SS1_B,
    TEENSY_PAD_36_MODE_ENET2_TX_CLK = 8,
    TEENSY_PAD_36_MODE_ENET2_REF_CLK2
};

enum TEENSY_PAD_37_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_00
    TEENSY_PAD_37_MODE_USDHC1_CMD = 0,
    TEENSY_PAD_37_MODE_FLEXPWM1_PWMA00,
    TEENSY_PAD_37_MODE_LPI2C3_SCL,
    TEENSY_PAD_37_MODE_XBAR1_INOUT04,
    TEENSY_PAD_37_MODE_LPSPI1_SCK,
    TEENSY_PAD_37_MODE_GPIO3_IO12,
    TEENSY_PAD_37_MODE_FLEXSPIA_SS1_B,
    TEENSY_PAD_37_MODE_ENET2_TX_EN = 8,
    TEENSY_PAD_37_MODE_SEMC_DQS4
};

enum TEENSY_PAD_38_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_05
    TEENSY_PAD_38_MODE_USDHC1_DATA3 = 0,
    TEENSY_PAD_38_MODE_FLEXPWM1_PWMB02,
    TEENSY_PAD_38_MODE_LPUART8_RX,
    TEENSY_PAD_38_MODE_XBAR1_INOUT09,
    TEENSY_PAD_38_MODE_FLEXSPIB_DQS,
    TEENSY_PAD_38_MODE_GPIO3_IO17,
    TEENSY_PAD_38_MODE_CCM_CLKO2,
    TEENSY_PAD_38_MODE_ENET2_RX_EN = 8
};

enum TEENSY_PAD_39_MODES { // IOMUXC_SW_MUX_CTL_PAD_GPIO_SD_B0_04
    TEENSY_PAD_39_MODE_USDHC1_DATA2 = 0,
    TEENSY_PAD_39_MODE_FLEXPWM1_PWMA02,
    TEENSY_PAD_39_MODE_LPUART8_TX,
    TEENSY_PAD_39_MODE_XBAR1_INOUT08,
    TEENSY_PAD_39_MODE_FLEXSPIB_SS0_B,
    TEENSY_PAD_39_MODE_GPIO3_IO16,
    TEENSY_PAD_39_MODE_CCM_CLKO1,
    TEENSY_PAD_39_MODE_ENET2_RDATA01 = 8
};
#else
// TODO: 34 - 54 for teensy 4.1
#endif

#endif