TimeQuest Timing Analyzer report for uart
Sun Jan 04 22:17:56 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'counter[0]'
 14. Slow 1200mV 85C Model Setup: 'RST'
 15. Slow 1200mV 85C Model Setup: 'UART_RX:U1|Q.STOP'
 16. Slow 1200mV 85C Model Hold: 'CLK'
 17. Slow 1200mV 85C Model Hold: 'counter[0]'
 18. Slow 1200mV 85C Model Hold: 'UART_RX:U1|Q.STOP'
 19. Slow 1200mV 85C Model Hold: 'RST'
 20. Slow 1200mV 85C Model Recovery: 'CLK'
 21. Slow 1200mV 85C Model Recovery: 'counter[0]'
 22. Slow 1200mV 85C Model Removal: 'counter[0]'
 23. Slow 1200mV 85C Model Removal: 'CLK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'RST'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'counter[0]'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Slow 1200mV 85C Model Metastability Report
 41. Slow 1200mV 0C Model Fmax Summary
 42. Slow 1200mV 0C Model Setup Summary
 43. Slow 1200mV 0C Model Hold Summary
 44. Slow 1200mV 0C Model Recovery Summary
 45. Slow 1200mV 0C Model Removal Summary
 46. Slow 1200mV 0C Model Minimum Pulse Width Summary
 47. Slow 1200mV 0C Model Setup: 'CLK'
 48. Slow 1200mV 0C Model Setup: 'counter[0]'
 49. Slow 1200mV 0C Model Setup: 'RST'
 50. Slow 1200mV 0C Model Setup: 'UART_RX:U1|Q.STOP'
 51. Slow 1200mV 0C Model Hold: 'CLK'
 52. Slow 1200mV 0C Model Hold: 'counter[0]'
 53. Slow 1200mV 0C Model Hold: 'UART_RX:U1|Q.STOP'
 54. Slow 1200mV 0C Model Hold: 'RST'
 55. Slow 1200mV 0C Model Recovery: 'CLK'
 56. Slow 1200mV 0C Model Recovery: 'counter[0]'
 57. Slow 1200mV 0C Model Removal: 'counter[0]'
 58. Slow 1200mV 0C Model Removal: 'CLK'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'RST'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'counter[0]'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'
 67. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'
 68. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Slow 1200mV 0C Model Metastability Report
 76. Fast 1200mV 0C Model Setup Summary
 77. Fast 1200mV 0C Model Hold Summary
 78. Fast 1200mV 0C Model Recovery Summary
 79. Fast 1200mV 0C Model Removal Summary
 80. Fast 1200mV 0C Model Minimum Pulse Width Summary
 81. Fast 1200mV 0C Model Setup: 'CLK'
 82. Fast 1200mV 0C Model Setup: 'counter[0]'
 83. Fast 1200mV 0C Model Setup: 'RST'
 84. Fast 1200mV 0C Model Setup: 'UART_RX:U1|Q.STOP'
 85. Fast 1200mV 0C Model Hold: 'CLK'
 86. Fast 1200mV 0C Model Hold: 'counter[0]'
 87. Fast 1200mV 0C Model Hold: 'UART_RX:U1|Q.STOP'
 88. Fast 1200mV 0C Model Hold: 'RST'
 89. Fast 1200mV 0C Model Recovery: 'CLK'
 90. Fast 1200mV 0C Model Recovery: 'counter[0]'
 91. Fast 1200mV 0C Model Removal: 'counter[0]'
 92. Fast 1200mV 0C Model Removal: 'CLK'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'RST'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'counter[0]'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'
101. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'
102. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'
103. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'
104. Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'
105. Setup Times
106. Hold Times
107. Clock to Output Times
108. Minimum Clock to Output Times
109. Fast 1200mV 0C Model Metastability Report
110. Multicorner Timing Analysis Summary
111. Setup Times
112. Hold Times
113. Clock to Output Times
114. Minimum Clock to Output Times
115. Board Trace Model Assignments
116. Input Transition Times
117. Signal Integrity Metrics (Slow 1200mv 0c Model)
118. Signal Integrity Metrics (Slow 1200mv 85c Model)
119. Signal Integrity Metrics (Fast 1200mv 0c Model)
120. Setup Transfers
121. Hold Transfers
122. Recovery Transfers
123. Removal Transfers
124. Report TCCS
125. Report RSKM
126. Unconstrained Paths
127. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; CLK                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                ;
; counter[0]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter[0] }         ;
; RST                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RST }                ;
; UART_RX:U1|Q.DATA0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA0 } ;
; UART_RX:U1|Q.DATA1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA1 } ;
; UART_RX:U1|Q.DATA2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA2 } ;
; UART_RX:U1|Q.DATA3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA3 } ;
; UART_RX:U1|Q.DATA4 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA4 } ;
; UART_RX:U1|Q.DATA5 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA5 } ;
; UART_RX:U1|Q.DATA6 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA6 } ;
; UART_RX:U1|Q.DATA7 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.DATA7 } ;
; UART_RX:U1|Q.STOP  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_RX:U1|Q.STOP }  ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 320.2 MHz  ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 436.11 MHz ; 436.11 MHz      ; counter[0] ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -2.123 ; -17.472       ;
; counter[0]        ; -1.293 ; -3.669        ;
; RST               ; -0.346 ; -0.346        ;
; UART_RX:U1|Q.STOP ; -0.311 ; -0.545        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.594 ; -16.124       ;
; counter[0]        ; -0.841 ; -7.115        ;
; UART_RX:U1|Q.STOP ; -0.139 ; -0.588        ;
; RST               ; -0.015 ; -0.015        ;
+-------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -0.762 ; -10.320          ;
; counter[0] ; -0.544 ; -2.681           ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; counter[0] ; -0.527 ; -5.019          ;
; CLK        ; 0.322  ; 0.000           ;
+------------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; CLK                ; -3.000 ; -19.000             ;
; RST                ; -3.000 ; -3.000              ;
; counter[0]         ; -1.000 ; -22.000             ;
; UART_RX:U1|Q.DATA3 ; 0.431  ; 0.000               ;
; UART_RX:U1|Q.DATA4 ; 0.431  ; 0.000               ;
; UART_RX:U1|Q.DATA1 ; 0.432  ; 0.000               ;
; UART_RX:U1|Q.DATA2 ; 0.432  ; 0.000               ;
; UART_RX:U1|Q.DATA5 ; 0.432  ; 0.000               ;
; UART_RX:U1|Q.STOP  ; 0.432  ; 0.000               ;
; UART_RX:U1|Q.DATA0 ; 0.433  ; 0.000               ;
; UART_RX:U1|Q.DATA6 ; 0.436  ; 0.000               ;
; UART_RX:U1|Q.DATA7 ; 0.494  ; 0.000               ;
+--------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                       ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.123 ; counter[5]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.859      ;
; -2.082 ; counter[13] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.818      ;
; -2.071 ; counter[5]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.807      ;
; -2.071 ; counter[5]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.807      ;
; -2.060 ; counter[8]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.796      ;
; -2.049 ; counter[9]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.785      ;
; -2.048 ; counter[15] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.784      ;
; -2.039 ; counter[13] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.775      ;
; -2.038 ; counter[13] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.774      ;
; -2.008 ; counter[8]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.744      ;
; -2.008 ; counter[8]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.744      ;
; -2.007 ; counter[15] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.743      ;
; -2.006 ; counter[15] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.742      ;
; -1.999 ; counter[9]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.735      ;
; -1.998 ; counter[9]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.734      ;
; -1.988 ; counter[2]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.724      ;
; -1.936 ; counter[2]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.672      ;
; -1.936 ; counter[2]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.672      ;
; -1.931 ; counter[6]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.667      ;
; -1.885 ; counter[7]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.621      ;
; -1.879 ; counter[6]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.615      ;
; -1.879 ; counter[6]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.615      ;
; -1.833 ; counter[7]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.569      ;
; -1.833 ; counter[7]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.569      ;
; -1.828 ; counter[3]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.564      ;
; -1.823 ; counter[14] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.559      ;
; -1.806 ; counter[11] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.542      ;
; -1.793 ; counter[1]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.763      ;
; -1.777 ; counter[14] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.513      ;
; -1.776 ; counter[14] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.512      ;
; -1.776 ; counter[3]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.512      ;
; -1.776 ; counter[3]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.512      ;
; -1.754 ; counter[11] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.490      ;
; -1.754 ; counter[11] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.490      ;
; -1.723 ; counter[1]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.693      ;
; -1.621 ; counter[12] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.591      ;
; -1.614 ; counter[10] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.584      ;
; -1.614 ; counter[4]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.350      ;
; -1.580 ; counter[12] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.550      ;
; -1.580 ; counter[4]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.316      ;
; -1.579 ; counter[12] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.549      ;
; -1.573 ; counter[10] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.543      ;
; -1.572 ; counter[10] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.542      ;
; -1.562 ; counter[4]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.279     ; 2.298      ;
; -1.457 ; counter[1]  ; counter[1]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.427      ;
; -1.374 ; counter[1]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.344      ;
; -1.193 ; counter[1]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; 0.138      ; 2.346      ;
; -1.187 ; counter[1]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.138      ; 2.340      ;
; -1.126 ; counter[2]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.096      ;
; -1.124 ; counter[3]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.094      ;
; -1.118 ; counter[3]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.088      ;
; -1.071 ; counter[1]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; 0.138      ; 2.224      ;
; -1.044 ; counter[2]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.014      ;
; -1.011 ; counter[4]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.981      ;
; -1.010 ; counter[2]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.980      ;
; -1.010 ; counter[5]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.980      ;
; -1.004 ; counter[5]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.974      ;
; -1.002 ; counter[3]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.972      ;
; -0.955 ; counter[1]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; 0.138      ; 2.108      ;
; -0.929 ; counter[4]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.899      ;
; -0.898 ; counter[7]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.868      ;
; -0.895 ; counter[4]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.865      ;
; -0.894 ; counter[2]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.864      ;
; -0.892 ; counter[6]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.862      ;
; -0.892 ; counter[7]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.862      ;
; -0.888 ; counter[5]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.858      ;
; -0.886 ; counter[3]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.856      ;
; -0.845 ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.998      ;
; -0.839 ; counter[1]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.992      ;
; -0.817 ; counter[6]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.787      ;
; -0.782 ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.752      ;
; -0.779 ; counter[4]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.749      ;
; -0.779 ; counter[8]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.749      ;
; -0.778 ; counter[2]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.748      ;
; -0.776 ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.746      ;
; -0.776 ; counter[6]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.746      ;
; -0.776 ; counter[7]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.746      ;
; -0.776 ; counter[9]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.746      ;
; -0.772 ; counter[5]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.742      ;
; -0.770 ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.740      ;
; -0.729 ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.882      ;
; -0.723 ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.876      ;
; -0.699 ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.669      ;
; -0.696 ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.666      ;
; -0.663 ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.633      ;
; -0.663 ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.633      ;
; -0.662 ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.632      ;
; -0.662 ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.632      ;
; -0.661 ; counter[11] ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.631      ;
; -0.660 ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.630      ;
; -0.660 ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.630      ;
; -0.660 ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.630      ;
; -0.660 ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.630      ;
; -0.659 ; counter[10] ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.812      ;
; -0.656 ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.626      ;
; -0.655 ; counter[11] ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.625      ;
; -0.654 ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.624      ;
; -0.613 ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.766      ;
; -0.607 ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.760      ;
; -0.581 ; counter[4]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.551      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter[0]'                                                                                    ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.293 ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 1.000        ; -1.454     ; 0.834      ;
; -1.156 ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -1.454     ; 0.697      ;
; -0.567 ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 1.500      ;
; -0.440 ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 1.000        ; -0.061     ; 1.374      ;
; -0.213 ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 1.146      ;
; -0.107 ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; 1.293      ; 2.395      ;
; 0.087  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.846      ;
; 0.089  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.844      ;
; 0.089  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.844      ;
; 0.091  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.842      ;
; 0.091  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.842      ;
; 0.092  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.841      ;
; 0.232  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.701      ;
; 0.246  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; -0.062     ; 0.687      ;
; 0.412  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 3.237      ; 3.519      ;
; 0.529  ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; 1.292      ; 1.758      ;
; 0.626  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 1.891      ; 1.959      ;
; 0.668  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 3.236      ; 3.262      ;
; 0.797  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 3.237      ; 3.634      ;
; 0.806  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.500        ; 3.237      ; 3.135      ;
; 0.808  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.500        ; 3.237      ; 3.133      ;
; 0.877  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.500        ; 3.236      ; 3.063      ;
; 0.913  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.500        ; 3.237      ; 3.028      ;
; 0.937  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.500        ; 3.236      ; 3.003      ;
; 0.956  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.500        ; 3.237      ; 2.985      ;
; 0.956  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.500        ; 3.236      ; 2.984      ;
; 0.985  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.500        ; 3.236      ; 2.955      ;
; 1.050  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 1.891      ; 2.035      ;
; 1.129  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 3.236      ; 3.301      ;
; 1.202  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 1.000        ; 3.237      ; 3.239      ;
; 1.212  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 1.000        ; 3.237      ; 3.229      ;
; 1.229  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 1.000        ; 3.236      ; 3.211      ;
; 1.229  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 1.000        ; 3.236      ; 3.211      ;
; 1.271  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 1.000        ; 3.237      ; 3.170      ;
; 1.320  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 1.000        ; 3.236      ; 3.120      ;
; 1.328  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 1.000        ; 3.237      ; 3.113      ;
; 1.390  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 1.000        ; 3.236      ; 3.050      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RST'                                                                                ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.346 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; 0.500        ; 0.800      ; 0.645      ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_RX:U1|Q.STOP'                                                                       ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; -0.311 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.321      ; 2.527      ;
; -0.114 ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.303      ; 2.651      ;
; -0.071 ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.323      ; 2.635      ;
; -0.049 ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.185      ; 2.474      ;
; 0.004  ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.371      ; 2.599      ;
; 0.011  ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.300      ; 2.553      ;
; 0.051  ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.322      ; 2.505      ;
; 0.156  ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.324      ; 2.566      ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.594 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.458      ;
; -1.484 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.568      ;
; -1.482 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.570      ;
; -1.372 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.680      ;
; -1.370 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.682      ;
; -1.260 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.792      ;
; -1.258 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.794      ;
; -1.148 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 1.904      ;
; -1.036 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 2.016      ;
; -0.968 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.584      ;
; -0.966 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.586      ;
; -0.924 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 2.128      ;
; -0.922 ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 2.130      ;
; -0.856 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.696      ;
; -0.854 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.698      ;
; -0.812 ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; 0.000        ; 2.666      ; 2.240      ;
; -0.744 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.808      ;
; -0.742 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.810      ;
; -0.632 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.920      ;
; -0.630 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 1.922      ;
; -0.518 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 2.034      ;
; -0.441 ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; 0.000        ; 2.453      ; 2.398      ;
; -0.440 ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; 0.000        ; 2.453      ; 2.399      ;
; -0.406 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 2.146      ;
; -0.377 ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; 0.000        ; 2.453      ; 2.462      ;
; -0.296 ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 2.256      ;
; -0.294 ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; -0.500       ; 2.666      ; 2.258      ;
; -0.204 ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; 0.000        ; 2.453      ; 2.635      ;
; 0.072  ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; -0.500       ; 2.453      ; 2.411      ;
; 0.072  ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; -0.500       ; 2.453      ; 2.411      ;
; 0.149  ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; -0.500       ; 2.453      ; 2.488      ;
; 0.313  ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; -0.500       ; 2.453      ; 2.652      ;
; 0.592  ; counter[3]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.787      ;
; 0.593  ; counter[5]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.788      ;
; 0.593  ; counter[11] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.788      ;
; 0.593  ; counter[13] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.788      ;
; 0.594  ; counter[6]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594  ; counter[15] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.789      ;
; 0.596  ; counter[2]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596  ; counter[7]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596  ; counter[9]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597  ; counter[4]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597  ; counter[14] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.792      ;
; 0.598  ; counter[8]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.793      ;
; 0.765  ; counter[1]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.201      ;
; 0.815  ; counter[10] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.251      ;
; 0.821  ; counter[12] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.257      ;
; 0.823  ; counter[12] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.259      ;
; 0.860  ; counter[3]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.062      ;
; 0.861  ; counter[5]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.063      ;
; 0.861  ; counter[13] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.063      ;
; 0.863  ; counter[7]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.065      ;
; 0.875  ; counter[6]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.077      ;
; 0.875  ; counter[1]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.311      ;
; 0.876  ; counter[2]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.078      ;
; 0.877  ; counter[4]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.079      ;
; 0.877  ; counter[6]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.079      ;
; 0.877  ; counter[14] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.079      ;
; 0.877  ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.313      ;
; 0.878  ; counter[2]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.080      ;
; 0.878  ; counter[8]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.080      ;
; 0.879  ; counter[4]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.081      ;
; 0.927  ; counter[10] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.363      ;
; 0.929  ; counter[10] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.365      ;
; 0.933  ; counter[12] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.369      ;
; 0.970  ; counter[3]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.172      ;
; 0.971  ; counter[5]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.173      ;
; 0.971  ; counter[11] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.173      ;
; 0.971  ; counter[13] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.173      ;
; 0.972  ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.174      ;
; 0.973  ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.175      ;
; 0.973  ; counter[7]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.175      ;
; 0.973  ; counter[9]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.175      ;
; 0.973  ; counter[11] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.175      ;
; 0.987  ; counter[6]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.189      ;
; 0.987  ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.423      ;
; 0.988  ; counter[2]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.190      ;
; 0.989  ; counter[4]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.191      ;
; 0.989  ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.425      ;
; 0.990  ; counter[2]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.192      ;
; 0.990  ; counter[8]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.192      ;
; 0.991  ; counter[4]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.193      ;
; 1.039  ; counter[10] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.475      ;
; 1.082  ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.284      ;
; 1.083  ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.285      ;
; 1.083  ; counter[11] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.285      ;
; 1.084  ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.286      ;
; 1.085  ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.287      ;
; 1.085  ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.287      ;
; 1.087  ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.289      ;
; 1.099  ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.301      ;
; 1.099  ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.535      ;
; 1.100  ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.302      ;
; 1.101  ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.303      ;
; 1.101  ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.279      ; 1.537      ;
; 1.102  ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.304      ;
; 1.102  ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.304      ;
; 1.104  ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.306      ;
; 1.194  ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.396      ;
; 1.195  ; counter[5]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.397      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter[0]'                                                                                     ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.841 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.000        ; 3.389      ; 2.914      ;
; -0.782 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.000        ; 3.390      ; 2.974      ;
; -0.774 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.000        ; 3.389      ; 2.981      ;
; -0.727 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.000        ; 3.390      ; 3.029      ;
; -0.687 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.000        ; 3.389      ; 3.068      ;
; -0.670 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.000        ; 3.390      ; 3.086      ;
; -0.665 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.000        ; 3.389      ; 3.090      ;
; -0.639 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.000        ; 3.390      ; 3.117      ;
; -0.604 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 3.389      ; 3.161      ;
; -0.426 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 1.989      ; 1.939      ;
; -0.422 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; -0.500       ; 3.389      ; 2.833      ;
; -0.397 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; -0.500       ; 3.390      ; 2.859      ;
; -0.383 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; -0.500       ; 3.389      ; 2.872      ;
; -0.376 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; -0.500       ; 3.389      ; 2.879      ;
; -0.353 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; -0.500       ; 3.390      ; 2.903      ;
; -0.318 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; -0.500       ; 3.389      ; 2.937      ;
; -0.300 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 3.390      ; 3.466      ;
; -0.250 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; -0.500       ; 3.390      ; 3.006      ;
; -0.241 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; -0.500       ; 3.390      ; 3.015      ;
; -0.151 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 3.389      ; 3.114      ;
; 0.011  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 1.989      ; 1.876      ;
; 0.047  ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 1.453      ; 1.657      ;
; 0.107  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 3.390      ; 3.373      ;
; 0.374  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.593      ;
; 0.378  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.522  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.741      ;
; 0.523  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.742      ;
; 0.523  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.742      ;
; 0.524  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.743      ;
; 0.525  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.744      ;
; 0.525  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.744      ;
; 0.577  ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 1.454      ; 2.188      ;
; 0.778  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 0.997      ;
; 1.067  ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 0.000        ; 0.063      ; 1.287      ;
; 1.175  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.062      ; 1.394      ;
; 1.730  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; -1.293     ; 0.594      ;
; 1.873  ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 0.000        ; -1.293     ; 0.737      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_RX:U1|Q.STOP'                                                                        ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; -0.139 ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.454      ; 2.325      ;
; -0.115 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.453      ; 2.348      ;
; -0.085 ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.455      ; 2.380      ;
; -0.069 ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.519      ; 2.460      ;
; -0.064 ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.431      ; 2.377      ;
; -0.061 ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.321      ; 2.270      ;
; -0.055 ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.455      ; 2.410      ;
; 0.026  ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.434      ; 2.470      ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RST'                                                                                 ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.015 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; -0.500       ; 1.034      ; 0.549      ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK'                                                                  ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.762 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.500        ; 2.358      ; 3.605      ;
; -0.762 ; RST       ; counter[10] ; RST          ; CLK         ; 0.500        ; 2.358      ; 3.605      ;
; -0.762 ; RST       ; counter[12] ; RST          ; CLK         ; 0.500        ; 2.358      ; 3.605      ;
; -0.762 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.500        ; 2.358      ; 3.605      ;
; -0.606 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[11] ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[13] ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[14] ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; -0.606 ; RST       ; counter[15] ; RST          ; CLK         ; 0.500        ; 2.562      ; 3.653      ;
; 0.104  ; RST       ; counter[1]  ; RST          ; CLK         ; 1.000        ; 2.358      ; 3.239      ;
; 0.104  ; RST       ; counter[10] ; RST          ; CLK         ; 1.000        ; 2.358      ; 3.239      ;
; 0.104  ; RST       ; counter[12] ; RST          ; CLK         ; 1.000        ; 2.358      ; 3.239      ;
; 0.104  ; RST       ; counter[0]  ; RST          ; CLK         ; 1.000        ; 2.358      ; 3.239      ;
; 0.204  ; RST       ; counter[2]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[3]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[4]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[5]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[6]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[7]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[8]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[9]  ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[11] ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[13] ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[14] ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
; 0.204  ; RST       ; counter[15] ; RST          ; CLK         ; 1.000        ; 2.562      ; 3.343      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'counter[0]'                                                                  ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.544 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 1.891      ; 2.920      ;
; -0.544 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.500        ; 1.891      ; 2.920      ;
; -0.325 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 1.891      ; 3.201      ;
; -0.325 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 1.000        ; 1.891      ; 3.201      ;
; -0.177 ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.177 ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.898      ;
; -0.010 ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; -0.010 ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 4.231      ;
; 0.482  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.239      ;
; 0.482  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 3.236      ; 3.239      ;
; 0.616  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 3.605      ;
; 0.616  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 3.236      ; 3.605      ;
; 0.802  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 0.802  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 3.237      ; 2.920      ;
; 1.021  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
; 1.021  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 3.237      ; 3.201      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'counter[0]'                                                                   ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.527 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.527 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 3.390      ; 3.050      ;
; -0.308 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.308 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 3.390      ; 2.769      ;
; -0.138 ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 3.438      ;
; -0.138 ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 3.438      ;
; -0.001 ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.075      ;
; -0.001 ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.075      ;
; 0.463  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.463  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 3.389      ; 4.039      ;
; 0.632  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.632  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 3.389      ; 3.708      ;
; 0.874  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 1.989      ; 3.050      ;
; 0.874  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.000        ; 1.989      ; 3.050      ;
; 1.093  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 1.989      ; 2.769      ;
; 1.093  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; -0.500       ; 1.989      ; 2.769      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK'                                                                  ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[11] ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[13] ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[14] ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.322 ; RST       ; counter[15] ; RST          ; CLK         ; 0.000        ; 2.666      ; 3.175      ;
; 0.435 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.000        ; 2.453      ; 3.075      ;
; 0.435 ; RST       ; counter[10] ; RST          ; CLK         ; 0.000        ; 2.453      ; 3.075      ;
; 0.435 ; RST       ; counter[12] ; RST          ; CLK         ; 0.000        ; 2.453      ; 3.075      ;
; 0.435 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.000        ; 2.453      ; 3.075      ;
; 1.131 ; RST       ; counter[2]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[3]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[4]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[5]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[6]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[7]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[8]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[9]  ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[11] ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[13] ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[14] ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.131 ; RST       ; counter[15] ; RST          ; CLK         ; -0.500       ; 2.666      ; 3.484      ;
; 1.298 ; RST       ; counter[1]  ; RST          ; CLK         ; -0.500       ; 2.453      ; 3.438      ;
; 1.298 ; RST       ; counter[10] ; RST          ; CLK         ; -0.500       ; 2.453      ; 3.438      ;
; 1.298 ; RST       ; counter[12] ; RST          ; CLK         ; -0.500       ; 2.453      ; 3.438      ;
; 1.298 ; RST       ; counter[0]  ; RST          ; CLK         ; -0.500       ; 2.453      ; 3.438      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[9]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]      ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]      ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]     ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]     ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]      ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[0]      ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[10]     ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[12]     ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[1]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[11]     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[13]     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[14]     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[15]     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[2]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[3]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[4]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[5]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[6]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[7]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[8]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[9]      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o     ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]|clk ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]|clk ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[10]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[12]|clk ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[11]|clk ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[13]|clk ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[14]|clk ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[15]|clk ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RST'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST   ; Rise       ; RST                    ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; U0|Selector2~0|datac   ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.236  ; 0.236        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.257  ; 0.257        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|DS|datab            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|i            ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|o            ;
; 0.741  ; 0.741        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|DS|datab            ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.779  ; 0.779        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.785  ; 0.785        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; U0|Selector2~0|datac   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter[0]'                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.359  ; 0.543        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.359  ; 0.543        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; counter[0] ; Rise       ; Equal0~3|dataa          ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~3|combout        ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|inclk[0] ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|outclk   ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA4|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA5|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA6|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA7|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.IDLE|clk           ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA3|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA6|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA7|clk          ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.STOP|clk           ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|datac            ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA0|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA1|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA2|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA3|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA0|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA1|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA2|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA4|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA5|clk          ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.IDLE|clk           ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.START|clk          ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|combout          ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.START|clk          ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.STOP|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter[0] ; Rise       ; counter[0]|q            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter[0] ; Rise       ; counter[0]|q            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.START|clk          ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.STOP|clk           ;
; 0.532  ; 0.532        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; Equal0|combout          ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; Equal0|datac            ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'                                                         ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'                                               ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; 4.649 ; 5.179 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; 4.510 ; 5.022 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; 4.646 ; 5.175 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; 4.633 ; 5.150 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; 4.607 ; 5.091 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; 4.768 ; 5.248 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; 4.526 ; 5.044 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; 4.587 ; 5.079 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; 1.523 ; 1.995 ; Fall       ; counter[0]         ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; -3.578 ; -4.084 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; -3.565 ; -4.048 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; -3.580 ; -4.084 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; -3.562 ; -4.056 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; -3.812 ; -4.274 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; -3.814 ; -4.272 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; -3.448 ; -3.942 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; -3.633 ; -4.100 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; -0.560 ; -1.066 ; Fall       ; counter[0]         ;
+-----------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; CLK96OUT  ; CLK               ; 7.603  ; 7.524  ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 9.754  ; 9.739  ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;        ; 4.410  ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 4.485  ;        ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 10.531 ; 10.547 ; Fall       ; counter[0]        ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 6.642 ; 6.561 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 7.590 ; 7.535 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 4.264 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 4.336 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 7.867 ; 7.817 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 355.24 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 488.52 MHz ; 488.52 MHz      ; counter[0] ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.815 ; -13.574       ;
; counter[0]        ; -1.047 ; -2.744        ;
; RST               ; -0.264 ; -0.264        ;
; UART_RX:U1|Q.STOP ; -0.206 ; -0.254        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.464 ; -15.293       ;
; counter[0]        ; -0.766 ; -6.440        ;
; UART_RX:U1|Q.STOP ; -0.060 ; -0.113        ;
; RST               ; 0.041  ; 0.000         ;
+-------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; CLK        ; -0.552 ; -7.320          ;
; counter[0] ; -0.439 ; -2.273          ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; counter[0] ; -0.497 ; -4.785         ;
; CLK        ; 0.276  ; 0.000          ;
+------------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; CLK                ; -3.000 ; -19.000            ;
; RST                ; -3.000 ; -3.000             ;
; counter[0]         ; -1.000 ; -22.000            ;
; UART_RX:U1|Q.DATA4 ; 0.442  ; 0.000              ;
; UART_RX:U1|Q.DATA0 ; 0.443  ; 0.000              ;
; UART_RX:U1|Q.DATA1 ; 0.443  ; 0.000              ;
; UART_RX:U1|Q.DATA3 ; 0.443  ; 0.000              ;
; UART_RX:U1|Q.DATA2 ; 0.444  ; 0.000              ;
; UART_RX:U1|Q.DATA5 ; 0.444  ; 0.000              ;
; UART_RX:U1|Q.STOP  ; 0.444  ; 0.000              ;
; UART_RX:U1|Q.DATA6 ; 0.456  ; 0.000              ;
; UART_RX:U1|Q.DATA7 ; 0.489  ; 0.000              ;
+--------------------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.815 ; counter[5]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.584      ;
; -1.781 ; counter[13] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.550      ;
; -1.764 ; counter[5]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.533      ;
; -1.763 ; counter[5]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.532      ;
; -1.761 ; counter[8]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.530      ;
; -1.753 ; counter[9]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.522      ;
; -1.750 ; counter[15] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.519      ;
; -1.730 ; counter[13] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.499      ;
; -1.729 ; counter[13] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.498      ;
; -1.710 ; counter[8]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.479      ;
; -1.709 ; counter[8]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.478      ;
; -1.702 ; counter[9]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.471      ;
; -1.701 ; counter[9]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.470      ;
; -1.699 ; counter[2]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.468      ;
; -1.699 ; counter[15] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.468      ;
; -1.698 ; counter[15] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.467      ;
; -1.651 ; counter[6]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.420      ;
; -1.648 ; counter[2]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.417      ;
; -1.647 ; counter[2]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.416      ;
; -1.606 ; counter[7]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.375      ;
; -1.600 ; counter[6]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.369      ;
; -1.599 ; counter[6]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.368      ;
; -1.563 ; counter[3]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.332      ;
; -1.555 ; counter[7]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.324      ;
; -1.554 ; counter[7]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.323      ;
; -1.553 ; counter[14] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.322      ;
; -1.539 ; counter[11] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.308      ;
; -1.512 ; counter[3]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.281      ;
; -1.511 ; counter[3]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.280      ;
; -1.502 ; counter[14] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.271      ;
; -1.501 ; counter[14] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.270      ;
; -1.489 ; counter[1]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.464      ;
; -1.488 ; counter[11] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.257      ;
; -1.487 ; counter[11] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.256      ;
; -1.411 ; counter[1]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.386      ;
; -1.371 ; counter[4]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.140      ;
; -1.337 ; counter[12] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.312      ;
; -1.330 ; counter[10] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.305      ;
; -1.320 ; counter[4]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.089      ;
; -1.319 ; counter[4]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.246     ; 2.088      ;
; -1.293 ; counter[12] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.268      ;
; -1.292 ; counter[12] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.267      ;
; -1.286 ; counter[10] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.261      ;
; -1.285 ; counter[10] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.260      ;
; -1.206 ; counter[1]  ; counter[1]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.181      ;
; -1.157 ; counter[1]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.132      ;
; -0.921 ; counter[1]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; 0.122      ; 2.058      ;
; -0.903 ; counter[1]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.122      ; 2.040      ;
; -0.871 ; counter[2]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.847      ;
; -0.867 ; counter[3]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.843      ;
; -0.849 ; counter[3]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.825      ;
; -0.803 ; counter[1]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.940      ;
; -0.801 ; counter[2]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.777      ;
; -0.772 ; counter[4]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.748      ;
; -0.771 ; counter[2]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.747      ;
; -0.770 ; counter[5]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.746      ;
; -0.752 ; counter[5]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.728      ;
; -0.749 ; counter[3]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.725      ;
; -0.703 ; counter[1]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.840      ;
; -0.702 ; counter[4]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.678      ;
; -0.673 ; counter[7]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.649      ;
; -0.672 ; counter[4]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.648      ;
; -0.671 ; counter[2]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.647      ;
; -0.669 ; counter[6]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.645      ;
; -0.655 ; counter[7]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.631      ;
; -0.652 ; counter[5]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.628      ;
; -0.649 ; counter[3]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.625      ;
; -0.621 ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.758      ;
; -0.608 ; counter[6]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.584      ;
; -0.603 ; counter[1]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.740      ;
; -0.574 ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.550      ;
; -0.573 ; counter[8]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.549      ;
; -0.572 ; counter[4]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.548      ;
; -0.571 ; counter[2]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.547      ;
; -0.569 ; counter[6]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.545      ;
; -0.567 ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.543      ;
; -0.556 ; counter[9]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.532      ;
; -0.555 ; counter[7]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.531      ;
; -0.552 ; counter[5]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.528      ;
; -0.549 ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.525      ;
; -0.521 ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.658      ;
; -0.503 ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.479      ;
; -0.503 ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.640      ;
; -0.501 ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.477      ;
; -0.486 ; counter[10] ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.623      ;
; -0.473 ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.449      ;
; -0.472 ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.448      ;
; -0.471 ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.447      ;
; -0.470 ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.446      ;
; -0.469 ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.445      ;
; -0.468 ; counter[11] ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.444      ;
; -0.467 ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.443      ;
; -0.456 ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.432      ;
; -0.455 ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.431      ;
; -0.452 ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.428      ;
; -0.450 ; counter[11] ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.426      ;
; -0.449 ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.425      ;
; -0.421 ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.558      ;
; -0.403 ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.122      ; 1.540      ;
; -0.402 ; counter[4]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.378      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter[0]'                                                                                     ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -1.047 ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 1.000        ; -1.292     ; 0.750      ;
; -0.923 ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -1.292     ; 0.626      ;
; -0.400 ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 1.339      ;
; -0.290 ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 1.229      ;
; -0.084 ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 1.023      ;
; -0.019 ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; 1.148      ; 2.162      ;
; 0.179  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.760      ;
; 0.181  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.758      ;
; 0.182  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.757      ;
; 0.182  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.757      ;
; 0.184  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.755      ;
; 0.184  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.755      ;
; 0.310  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.629      ;
; 0.330  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; -0.056     ; 0.609      ;
; 0.343  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 2.900      ; 3.232      ;
; 0.560  ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; 1.148      ; 1.583      ;
; 0.582  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 1.705      ; 1.798      ;
; 0.594  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 2.900      ; 2.981      ;
; 0.699  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.500        ; 2.900      ; 2.886      ;
; 0.705  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.500        ; 2.900      ; 2.880      ;
; 0.768  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.500        ; 2.900      ; 2.817      ;
; 0.788  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.500        ; 2.900      ; 2.797      ;
; 0.818  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.500        ; 2.900      ; 2.767      ;
; 0.823  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 2.900      ; 3.252      ;
; 0.832  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.500        ; 2.900      ; 2.753      ;
; 0.833  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.500        ; 2.900      ; 2.752      ;
; 0.863  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.500        ; 2.900      ; 2.722      ;
; 1.048  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 1.705      ; 1.832      ;
; 1.110  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 2.900      ; 2.965      ;
; 1.163  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 1.000        ; 2.900      ; 2.922      ;
; 1.166  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 1.000        ; 2.900      ; 2.919      ;
; 1.200  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 1.000        ; 2.900      ; 2.885      ;
; 1.216  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 1.000        ; 2.900      ; 2.869      ;
; 1.275  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 1.000        ; 2.900      ; 2.810      ;
; 1.291  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 1.000        ; 2.900      ; 2.794      ;
; 1.316  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 1.000        ; 2.900      ; 2.769      ;
; 1.361  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 1.000        ; 2.900      ; 2.724      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RST'                                                                                 ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.264 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; 0.500        ; 0.719      ; 0.579      ;
+--------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_RX:U1|Q.STOP'                                                                        ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; -0.206 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.051      ; 2.264      ;
; -0.048 ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.036      ; 2.399      ;
; 0.035  ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.052      ; 2.338      ;
; 0.044  ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.099      ; 2.368      ;
; 0.062  ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.934      ; 2.192      ;
; 0.075  ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.032      ; 2.291      ;
; 0.120  ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.052      ; 2.247      ;
; 0.214  ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 1.000        ; 2.053      ; 2.291      ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                         ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.323      ;
; -1.375 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.412      ;
; -1.368 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.419      ;
; -1.279 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.508      ;
; -1.272 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.515      ;
; -1.183 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.604      ;
; -1.176 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.611      ;
; -1.087 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.700      ;
; -0.991 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.796      ;
; -0.895 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.892      ;
; -0.888 ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.899      ;
; -0.885 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.402      ;
; -0.878 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.409      ;
; -0.799 ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; 0.000        ; 2.433      ; 1.988      ;
; -0.789 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.498      ;
; -0.782 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.505      ;
; -0.693 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.594      ;
; -0.686 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.601      ;
; -0.597 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.690      ;
; -0.590 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.697      ;
; -0.494 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.793      ;
; -0.460 ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; 0.000        ; 2.245      ; 2.139      ;
; -0.459 ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; 0.000        ; 2.245      ; 2.140      ;
; -0.398 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.889      ;
; -0.397 ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; 0.000        ; 2.245      ; 2.202      ;
; -0.309 ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.978      ;
; -0.302 ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; -0.500       ; 2.433      ; 1.985      ;
; -0.200 ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; 0.000        ; 2.245      ; 2.399      ;
; 0.087  ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; -0.500       ; 2.245      ; 2.186      ;
; 0.087  ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; -0.500       ; 2.245      ; 2.186      ;
; 0.155  ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; -0.500       ; 2.245      ; 2.254      ;
; 0.296  ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; -0.500       ; 2.245      ; 2.395      ;
; 0.531  ; counter[3]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.709      ;
; 0.532  ; counter[5]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.710      ;
; 0.532  ; counter[11] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.710      ;
; 0.532  ; counter[13] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.710      ;
; 0.533  ; counter[6]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533  ; counter[15] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.711      ;
; 0.535  ; counter[7]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.713      ;
; 0.535  ; counter[9]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.713      ;
; 0.536  ; counter[2]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.714      ;
; 0.537  ; counter[4]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537  ; counter[8]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537  ; counter[14] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.715      ;
; 0.700  ; counter[1]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.090      ;
; 0.737  ; counter[10] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.127      ;
; 0.747  ; counter[12] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.137      ;
; 0.754  ; counter[12] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.144      ;
; 0.770  ; counter[3]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.953      ;
; 0.771  ; counter[5]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.954      ;
; 0.771  ; counter[13] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.954      ;
; 0.775  ; counter[7]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.958      ;
; 0.777  ; counter[6]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.960      ;
; 0.780  ; counter[2]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.963      ;
; 0.781  ; counter[4]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.964      ;
; 0.781  ; counter[8]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.964      ;
; 0.781  ; counter[14] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.964      ;
; 0.784  ; counter[6]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.967      ;
; 0.785  ; counter[1]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.175      ;
; 0.787  ; counter[2]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.970      ;
; 0.788  ; counter[4]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.971      ;
; 0.796  ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.186      ;
; 0.833  ; counter[10] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.223      ;
; 0.843  ; counter[12] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.233      ;
; 0.845  ; counter[10] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.235      ;
; 0.859  ; counter[3]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.042      ;
; 0.860  ; counter[5]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.043      ;
; 0.860  ; counter[11] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.043      ;
; 0.860  ; counter[13] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.043      ;
; 0.864  ; counter[7]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.047      ;
; 0.864  ; counter[9]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.047      ;
; 0.866  ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.049      ;
; 0.867  ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.050      ;
; 0.867  ; counter[11] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.050      ;
; 0.873  ; counter[6]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.056      ;
; 0.876  ; counter[2]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.059      ;
; 0.877  ; counter[4]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.060      ;
; 0.877  ; counter[8]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.060      ;
; 0.881  ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.271      ;
; 0.883  ; counter[2]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.066      ;
; 0.884  ; counter[4]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.067      ;
; 0.892  ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.282      ;
; 0.929  ; counter[10] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.319      ;
; 0.955  ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.138      ;
; 0.956  ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.139      ;
; 0.956  ; counter[11] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.139      ;
; 0.960  ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.143      ;
; 0.960  ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.143      ;
; 0.962  ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.145      ;
; 0.967  ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.150      ;
; 0.969  ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.152      ;
; 0.972  ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.155      ;
; 0.973  ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.156      ;
; 0.973  ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.156      ;
; 0.977  ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.367      ;
; 0.979  ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.162      ;
; 0.980  ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.163      ;
; 0.988  ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.246      ; 1.378      ;
; 1.051  ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.234      ;
; 1.052  ; counter[5]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.235      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter[0]'                                                                                      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.766 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.000        ; 3.037      ; 2.605      ;
; -0.724 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.000        ; 3.037      ; 2.647      ;
; -0.699 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.000        ; 3.037      ; 2.672      ;
; -0.683 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.000        ; 3.037      ; 2.688      ;
; -0.627 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.000        ; 3.037      ; 2.744      ;
; -0.595 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.000        ; 3.037      ; 2.776      ;
; -0.579 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.000        ; 3.037      ; 2.792      ;
; -0.560 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.000        ; 3.037      ; 2.811      ;
; -0.541 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 3.037      ; 2.840      ;
; -0.389 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 1.792      ; 1.747      ;
; -0.277 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 3.037      ; 3.104      ;
; -0.262 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; -0.500       ; 3.037      ; 2.609      ;
; -0.234 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; -0.500       ; 3.037      ; 2.637      ;
; -0.222 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; -0.500       ; 3.037      ; 2.649      ;
; -0.219 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; -0.500       ; 3.037      ; 2.652      ;
; -0.190 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; -0.500       ; 3.037      ; 2.681      ;
; -0.171 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; -0.500       ; 3.037      ; 2.700      ;
; -0.111 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; -0.500       ; 3.037      ; 2.760      ;
; -0.094 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; -0.500       ; 3.037      ; 2.777      ;
; -0.035 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 3.037      ; 2.846      ;
; 0.082  ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 1.292      ; 1.518      ;
; 0.086  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 1.792      ; 1.722      ;
; 0.217  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 3.037      ; 3.098      ;
; 0.336  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.536      ;
; 0.338  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.538      ;
; 0.470  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.670      ;
; 0.470  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.670      ;
; 0.470  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.670      ;
; 0.471  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.671      ;
; 0.471  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.671      ;
; 0.472  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.672      ;
; 0.548  ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 1.292      ; 1.984      ;
; 0.705  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 0.905      ;
; 0.982  ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 1.182      ;
; 1.080  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.056      ; 1.280      ;
; 1.537  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; -1.148     ; 0.533      ;
; 1.670  ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 0.000        ; -1.148     ; 0.666      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_RX:U1|Q.STOP'                                                                         ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; -0.060 ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.164      ; 2.114      ;
; -0.043 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.164      ; 2.131      ;
; -0.010 ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.227      ; 2.227      ;
; 0.000  ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.165      ; 2.175      ;
; 0.002  ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.144      ; 2.156      ;
; 0.004  ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.050      ; 2.064      ;
; 0.039  ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.165      ; 2.214      ;
; 0.108  ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 0.000        ; 2.148      ; 2.266      ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RST'                                                                                 ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.041 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; -0.500       ; 0.922      ; 0.493      ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.552 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.500        ; 2.160      ; 3.197      ;
; -0.552 ; RST       ; counter[10] ; RST          ; CLK         ; 0.500        ; 2.160      ; 3.197      ;
; -0.552 ; RST       ; counter[12] ; RST          ; CLK         ; 0.500        ; 2.160      ; 3.197      ;
; -0.552 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.500        ; 2.160      ; 3.197      ;
; -0.426 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[11] ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[13] ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[14] ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; -0.426 ; RST       ; counter[15] ; RST          ; CLK         ; 0.500        ; 2.340      ; 3.251      ;
; 0.212  ; RST       ; counter[1]  ; RST          ; CLK         ; 1.000        ; 2.160      ; 2.933      ;
; 0.212  ; RST       ; counter[10] ; RST          ; CLK         ; 1.000        ; 2.160      ; 2.933      ;
; 0.212  ; RST       ; counter[12] ; RST          ; CLK         ; 1.000        ; 2.160      ; 2.933      ;
; 0.212  ; RST       ; counter[0]  ; RST          ; CLK         ; 1.000        ; 2.160      ; 2.933      ;
; 0.294  ; RST       ; counter[2]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[3]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[4]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[5]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[6]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[7]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[8]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[9]  ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[11] ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[13] ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[14] ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
; 0.294  ; RST       ; counter[15] ; RST          ; CLK         ; 1.000        ; 2.340      ; 3.031      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'counter[0]'                                                                   ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.439 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 1.705      ; 2.629      ;
; -0.439 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.500        ; 1.705      ; 2.629      ;
; -0.155 ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.155 ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 3.540      ;
; -0.151 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 1.705      ; 2.841      ;
; -0.151 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 1.000        ; 1.705      ; 2.841      ;
; 0.113  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.113  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.772      ;
; 0.452  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.933      ;
; 0.452  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.933      ;
; 0.688  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.197      ;
; 0.688  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 3.197      ;
; 0.756  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 0.756  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 2.900      ; 2.629      ;
; 1.044  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
; 1.044  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 2.900      ; 2.841      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'counter[0]'                                                                    ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.497 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.497 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 2.714      ;
; -0.214 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.214 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.497      ;
; -0.156 ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.055      ;
; -0.156 ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.055      ;
; 0.078  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.789      ;
; 0.078  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 2.789      ;
; 0.396  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.396  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 3.037      ; 3.607      ;
; 0.661  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.661  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 3.037      ; 3.372      ;
; 0.748  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 1.792      ; 2.714      ;
; 0.748  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.000        ; 1.792      ; 2.714      ;
; 1.031  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 1.792      ; 2.497      ;
; 1.031  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; -0.500       ; 1.792      ; 2.497      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK'                                                                   ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.276 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[11] ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[13] ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[14] ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.276 ; RST       ; counter[15] ; RST          ; CLK         ; 0.000        ; 2.433      ; 2.883      ;
; 0.370 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.000        ; 2.245      ; 2.789      ;
; 0.370 ; RST       ; counter[10] ; RST          ; CLK         ; 0.000        ; 2.245      ; 2.789      ;
; 0.370 ; RST       ; counter[12] ; RST          ; CLK         ; 0.000        ; 2.245      ; 2.789      ;
; 0.370 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.000        ; 2.245      ; 2.789      ;
; 1.001 ; RST       ; counter[2]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[3]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[4]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[5]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[6]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[7]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[8]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[9]  ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[11] ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[13] ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[14] ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.001 ; RST       ; counter[15] ; RST          ; CLK         ; -0.500       ; 2.433      ; 3.108      ;
; 1.136 ; RST       ; counter[1]  ; RST          ; CLK         ; -0.500       ; 2.245      ; 3.055      ;
; 1.136 ; RST       ; counter[10] ; RST          ; CLK         ; -0.500       ; 2.245      ; 3.055      ;
; 1.136 ; RST       ; counter[12] ; RST          ; CLK         ; -0.500       ; 2.245      ; 3.055      ;
; 1.136 ; RST       ; counter[0]  ; RST          ; CLK         ; -0.500       ; 2.245      ; 3.055      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[9]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]      ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[0]      ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[10]     ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[12]     ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[1]      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o     ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[11]     ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[13]     ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[14]     ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[15]     ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[2]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[3]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[4]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[5]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[6]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[7]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[8]      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[9]      ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]|clk ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]|clk ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]|clk ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]|clk ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]|clk ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]|clk ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i     ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[10]|clk ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[12]|clk ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[11]|clk ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[13]|clk ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[14]|clk ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[15]|clk ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RST'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST   ; Rise       ; RST                    ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; U0|Selector2~0|datac   ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|DS|datab            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|i            ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|o            ;
; 0.695  ; 0.695        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|DS|datab            ;
; 0.709  ; 0.709        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; U0|Selector2~0|datac   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter[0]'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; counter[0] ; Rise       ; Equal0~3|dataa          ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~3|combout        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|inclk[0] ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|outclk   ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA0|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA1|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA2|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA3|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA4|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA5|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA6|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA7|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.IDLE|clk           ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA0|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA1|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA2|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA3|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA4|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA5|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA6|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA7|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.IDLE|clk           ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.START|clk          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.STOP|clk           ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|combout          ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|datac            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.START|clk          ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.STOP|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter[0] ; Rise       ; counter[0]|q            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter[0] ; Rise       ; counter[0]|q            ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.START|clk          ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.STOP|clk           ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; Equal0|datac            ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; Equal0|combout          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'                                                          ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; 4.126 ; 4.516 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; 4.006 ; 4.385 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; 4.125 ; 4.513 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; 4.112 ; 4.502 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; 4.105 ; 4.456 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; 4.239 ; 4.587 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; 4.022 ; 4.413 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; 4.078 ; 4.440 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; 1.320 ; 1.672 ; Fall       ; counter[0]         ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; -3.178 ; -3.550 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; -3.167 ; -3.526 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; -3.180 ; -3.551 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; -3.164 ; -3.537 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; -3.390 ; -3.725 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; -3.393 ; -3.725 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; -3.066 ; -3.439 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; -3.230 ; -3.574 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; -0.465 ; -0.844 ; Fall       ; counter[0]         ;
+-----------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 6.833 ; 6.769 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 8.781 ; 8.673 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 3.919 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 3.996 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 9.515 ; 9.429 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 5.971 ; 5.883 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 6.783 ; 6.672 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 3.776 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 3.850 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 7.047 ; 6.955 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -0.737 ; -3.385        ;
; counter[0]        ; -0.328 ; -0.587        ;
; RST               ; 0.026  ; 0.000         ;
; UART_RX:U1|Q.STOP ; 0.224  ; 0.000         ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -0.993 ; -10.413       ;
; counter[0]        ; -0.373 ; -2.812        ;
; UART_RX:U1|Q.STOP ; -0.182 ; -1.068        ;
; RST               ; 0.203  ; 0.000         ;
+-------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; CLK        ; -0.520 ; -7.084          ;
; counter[0] ; -0.089 ; -0.178          ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; counter[0] ; -0.038 ; -0.342         ;
; CLK        ; 0.070  ; 0.000          ;
+------------+--------+----------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; CLK                ; -3.000 ; -19.000            ;
; RST                ; -3.000 ; -3.000             ;
; counter[0]         ; -1.000 ; -22.000            ;
; UART_RX:U1|Q.STOP  ; 0.401  ; 0.000              ;
; UART_RX:U1|Q.DATA6 ; 0.453  ; 0.000              ;
; UART_RX:U1|Q.DATA5 ; 0.462  ; 0.000              ;
; UART_RX:U1|Q.DATA0 ; 0.463  ; 0.000              ;
; UART_RX:U1|Q.DATA1 ; 0.463  ; 0.000              ;
; UART_RX:U1|Q.DATA2 ; 0.463  ; 0.000              ;
; UART_RX:U1|Q.DATA3 ; 0.463  ; 0.000              ;
; UART_RX:U1|Q.DATA4 ; 0.463  ; 0.000              ;
; UART_RX:U1|Q.DATA7 ; 0.495  ; 0.000              ;
+--------------------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.737 ; counter[13] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.586      ;
; -0.726 ; counter[5]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.575      ;
; -0.721 ; counter[15] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.570      ;
; -0.720 ; counter[9]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.569      ;
; -0.719 ; counter[8]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.568      ;
; -0.695 ; counter[13] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.544      ;
; -0.694 ; counter[13] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.543      ;
; -0.684 ; counter[5]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.533      ;
; -0.683 ; counter[5]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.532      ;
; -0.679 ; counter[15] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.528      ;
; -0.678 ; counter[9]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.527      ;
; -0.678 ; counter[15] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.527      ;
; -0.677 ; counter[9]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.526      ;
; -0.677 ; counter[8]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.526      ;
; -0.676 ; counter[8]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.525      ;
; -0.671 ; counter[2]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.520      ;
; -0.629 ; counter[2]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.478      ;
; -0.628 ; counter[2]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.477      ;
; -0.625 ; counter[6]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.474      ;
; -0.597 ; counter[14] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.446      ;
; -0.597 ; counter[7]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.446      ;
; -0.587 ; counter[11] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.436      ;
; -0.586 ; counter[3]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.435      ;
; -0.583 ; counter[6]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.432      ;
; -0.582 ; counter[6]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.431      ;
; -0.577 ; counter[1]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.557      ;
; -0.560 ; counter[3]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.409      ;
; -0.555 ; counter[14] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.404      ;
; -0.555 ; counter[7]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.404      ;
; -0.554 ; counter[14] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.403      ;
; -0.554 ; counter[7]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.403      ;
; -0.545 ; counter[11] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.394      ;
; -0.544 ; counter[11] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.393      ;
; -0.543 ; counter[3]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.392      ;
; -0.535 ; counter[1]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.515      ;
; -0.496 ; counter[12] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.476      ;
; -0.494 ; counter[10] ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.474      ;
; -0.454 ; counter[12] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.434      ;
; -0.453 ; counter[12] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.433      ;
; -0.452 ; counter[10] ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.432      ;
; -0.451 ; counter[10] ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.431      ;
; -0.450 ; counter[4]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.299      ;
; -0.447 ; counter[4]  ; counter[10] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.296      ;
; -0.427 ; counter[1]  ; counter[1]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.407      ;
; -0.407 ; counter[4]  ; counter[12] ; CLK          ; CLK         ; 1.000        ; -0.158     ; 1.256      ;
; -0.330 ; counter[1]  ; counter[0]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.310      ;
; -0.242 ; counter[1]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.324      ;
; -0.238 ; counter[1]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.320      ;
; -0.195 ; counter[3]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.176      ;
; -0.191 ; counter[3]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.172      ;
; -0.184 ; counter[2]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.165      ;
; -0.174 ; counter[1]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.256      ;
; -0.146 ; counter[2]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.127      ;
; -0.127 ; counter[3]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.108      ;
; -0.127 ; counter[5]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.108      ;
; -0.123 ; counter[5]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.104      ;
; -0.117 ; counter[4]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.098      ;
; -0.116 ; counter[2]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.097      ;
; -0.106 ; counter[1]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.188      ;
; -0.078 ; counter[4]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.059      ;
; -0.063 ; counter[7]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.044      ;
; -0.059 ; counter[3]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.040      ;
; -0.059 ; counter[5]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.040      ;
; -0.059 ; counter[7]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.040      ;
; -0.049 ; counter[4]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.030      ;
; -0.048 ; counter[2]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.029      ;
; -0.048 ; counter[6]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 1.029      ;
; -0.038 ; counter[1]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.120      ;
; -0.034 ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.116      ;
; -0.009 ; counter[6]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.990      ;
; 0.005  ; counter[7]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.976      ;
; 0.005  ; counter[9]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.976      ;
; 0.009  ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.972      ;
; 0.009  ; counter[5]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.972      ;
; 0.009  ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.972      ;
; 0.013  ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.968      ;
; 0.019  ; counter[4]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.962      ;
; 0.020  ; counter[2]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.961      ;
; 0.020  ; counter[6]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.961      ;
; 0.020  ; counter[8]  ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.961      ;
; 0.030  ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.052      ;
; 0.034  ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 1.048      ;
; 0.057  ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.924      ;
; 0.058  ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.923      ;
; 0.073  ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.908      ;
; 0.073  ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.908      ;
; 0.077  ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.904      ;
; 0.077  ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.904      ;
; 0.077  ; counter[11] ; counter[15] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.904      ;
; 0.081  ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.900      ;
; 0.081  ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.900      ;
; 0.081  ; counter[11] ; counter[14] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.900      ;
; 0.087  ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.894      ;
; 0.088  ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.893      ;
; 0.088  ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.893      ;
; 0.088  ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.893      ;
; 0.098  ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 0.984      ;
; 0.101  ; counter[10] ; counter[15] ; CLK          ; CLK         ; 1.000        ; 0.075      ; 0.981      ;
; 0.102  ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.075      ; 0.980      ;
; 0.126  ; counter[2]  ; counter[6]  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 0.855      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter[0]'                                                                                     ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.328 ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 1.000        ; -0.874     ; 0.441      ;
; -0.259 ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -0.874     ; 0.372      ;
; 0.125  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.825      ;
; 0.192  ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.758      ;
; 0.326  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.624      ;
; 0.456  ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 1.000        ; 0.781      ; 1.312      ;
; 0.501  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.449      ;
; 0.502  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.448      ;
; 0.503  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.447      ;
; 0.504  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 1.850      ; 1.938      ;
; 0.506  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.444      ;
; 0.506  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.444      ;
; 0.507  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.443      ;
; 0.553  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 1.040      ; 1.079      ;
; 0.576  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.374      ;
; 0.577  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; -0.037     ; 0.373      ;
; 0.629  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.500        ; 1.850      ; 1.813      ;
; 0.684  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.500        ; 1.850      ; 1.768      ;
; 0.690  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.500        ; 1.850      ; 1.762      ;
; 0.705  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.500        ; 1.850      ; 1.747      ;
; 0.730  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.500        ; 1.850      ; 1.722      ;
; 0.747  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.500        ; 1.850      ; 1.705      ;
; 0.749  ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 1.000        ; 0.781      ; 1.019      ;
; 0.762  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.500        ; 1.850      ; 1.690      ;
; 0.784  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 1.850      ; 2.158      ;
; 0.794  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.500        ; 1.850      ; 1.658      ;
; 0.819  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.500        ; 1.850      ; 1.633      ;
; 0.913  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 1.040      ; 1.219      ;
; 0.950  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 1.000        ; 1.850      ; 2.002      ;
; 0.960  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 1.000        ; 1.850      ; 1.992      ;
; 0.975  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 1.000        ; 1.850      ; 1.977      ;
; 0.982  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 1.000        ; 1.850      ; 1.960      ;
; 1.001  ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 1.000        ; 1.850      ; 1.951      ;
; 1.004  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 1.000        ; 1.850      ; 1.948      ;
; 1.031  ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 1.000        ; 1.850      ; 1.921      ;
; 1.079  ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 1.000        ; 1.850      ; 1.873      ;
; 1.106  ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 1.000        ; 1.850      ; 1.846      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RST'                                                                                ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.026 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; 0.500        ; 0.439      ; 0.350      ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_RX:U1|Q.STOP'                                                                       ;
+-------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; 0.224 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.397      ; 1.544      ;
; 0.318 ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.385      ; 1.636      ;
; 0.355 ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.399      ; 1.617      ;
; 0.390 ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.315      ; 1.498      ;
; 0.400 ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.421      ; 1.589      ;
; 0.408 ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.383      ; 1.560      ;
; 0.448 ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.397      ; 1.522      ;
; 0.491 ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 1.000        ; 1.398      ; 1.574      ;
+-------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                         ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.993 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.779      ;
; -0.930 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.842      ;
; -0.927 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.845      ;
; -0.864 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.908      ;
; -0.861 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.911      ;
; -0.798 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.974      ;
; -0.795 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 0.977      ;
; -0.732 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 1.040      ;
; -0.666 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 1.106      ;
; -0.600 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 1.172      ;
; -0.597 ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 1.175      ;
; -0.534 ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; 0.000        ; 1.553      ; 1.238      ;
; -0.382 ; counter[0]  ; counter[2]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 0.890      ;
; -0.379 ; counter[0]  ; counter[3]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 0.893      ;
; -0.316 ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; 0.000        ; 1.434      ; 1.337      ;
; -0.316 ; counter[0]  ; counter[4]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 0.956      ;
; -0.315 ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; 0.000        ; 1.434      ; 1.338      ;
; -0.313 ; counter[0]  ; counter[5]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 0.959      ;
; -0.259 ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; 0.000        ; 1.434      ; 1.394      ;
; -0.250 ; counter[0]  ; counter[6]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.022      ;
; -0.247 ; counter[0]  ; counter[7]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.025      ;
; -0.226 ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; 0.000        ; 1.434      ; 1.427      ;
; -0.184 ; counter[0]  ; counter[8]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.088      ;
; -0.181 ; counter[0]  ; counter[9]  ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.091      ;
; -0.115 ; counter[0]  ; counter[11] ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.157      ;
; -0.049 ; counter[0]  ; counter[13] ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.223      ;
; 0.014  ; counter[0]  ; counter[14] ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.286      ;
; 0.017  ; counter[0]  ; counter[15] ; counter[0]   ; CLK         ; -0.500       ; 1.553      ; 1.289      ;
; 0.140  ; counter[0]  ; counter[10] ; counter[0]   ; CLK         ; -0.500       ; 1.434      ; 1.293      ;
; 0.140  ; counter[0]  ; counter[12] ; counter[0]   ; CLK         ; -0.500       ; 1.434      ; 1.293      ;
; 0.196  ; counter[0]  ; counter[0]  ; counter[0]   ; CLK         ; -0.500       ; 1.434      ; 1.349      ;
; 0.318  ; counter[15] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319  ; counter[3]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; counter[5]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; counter[11] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; counter[13] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320  ; counter[2]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; counter[6]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; counter[7]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; counter[9]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321  ; counter[4]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; counter[8]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; counter[14] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.427      ;
; 0.325  ; counter[0]  ; counter[1]  ; counter[0]   ; CLK         ; -0.500       ; 1.434      ; 1.478      ;
; 0.400  ; counter[1]  ; counter[2]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.642      ;
; 0.427  ; counter[10] ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.669      ;
; 0.430  ; counter[12] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.672      ;
; 0.433  ; counter[12] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.675      ;
; 0.463  ; counter[1]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.705      ;
; 0.464  ; counter[3]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.574      ;
; 0.464  ; counter[5]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.574      ;
; 0.464  ; counter[13] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.574      ;
; 0.465  ; counter[7]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.575      ;
; 0.466  ; counter[1]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.708      ;
; 0.474  ; counter[2]  ; counter[3]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.584      ;
; 0.474  ; counter[6]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.584      ;
; 0.475  ; counter[4]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.585      ;
; 0.475  ; counter[8]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.585      ;
; 0.475  ; counter[14] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.585      ;
; 0.477  ; counter[2]  ; counter[4]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.587      ;
; 0.477  ; counter[6]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.587      ;
; 0.478  ; counter[4]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.588      ;
; 0.493  ; counter[10] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.735      ;
; 0.496  ; counter[12] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.738      ;
; 0.496  ; counter[10] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.738      ;
; 0.527  ; counter[3]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.637      ;
; 0.527  ; counter[5]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.637      ;
; 0.527  ; counter[11] ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.637      ;
; 0.527  ; counter[13] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.637      ;
; 0.528  ; counter[7]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.638      ;
; 0.528  ; counter[9]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.638      ;
; 0.529  ; counter[1]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.771      ;
; 0.530  ; counter[3]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.640      ;
; 0.530  ; counter[5]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.640      ;
; 0.530  ; counter[11] ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.640      ;
; 0.532  ; counter[1]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.774      ;
; 0.540  ; counter[2]  ; counter[5]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.650      ;
; 0.540  ; counter[6]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.650      ;
; 0.541  ; counter[4]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.651      ;
; 0.541  ; counter[8]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.651      ;
; 0.543  ; counter[2]  ; counter[6]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.653      ;
; 0.544  ; counter[4]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.654      ;
; 0.559  ; counter[10] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.801      ;
; 0.593  ; counter[3]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.703      ;
; 0.593  ; counter[5]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.703      ;
; 0.593  ; counter[11] ; counter[15] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.703      ;
; 0.594  ; counter[7]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.704      ;
; 0.594  ; counter[9]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.704      ;
; 0.595  ; counter[1]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.837      ;
; 0.596  ; counter[3]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.706      ;
; 0.597  ; counter[9]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.707      ;
; 0.598  ; counter[1]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.158      ; 0.840      ;
; 0.606  ; counter[2]  ; counter[7]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.716      ;
; 0.606  ; counter[6]  ; counter[11] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.716      ;
; 0.607  ; counter[4]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.717      ;
; 0.607  ; counter[8]  ; counter[13] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.717      ;
; 0.609  ; counter[2]  ; counter[8]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.719      ;
; 0.610  ; counter[8]  ; counter[14] ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.720      ;
; 0.631  ; counter[12] ; counter[12] ; CLK          ; CLK         ; 0.000        ; 0.027      ; 0.742      ;
; 0.659  ; counter[3]  ; counter[9]  ; CLK          ; CLK         ; 0.000        ; 0.026      ; 0.769      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter[0]'                                                                                      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.373 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; 0.000        ; 1.938      ; 1.764      ;
; -0.346 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; 0.000        ; 1.938      ; 1.791      ;
; -0.300 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; 0.000        ; 1.938      ; 1.837      ;
; -0.274 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; 0.000        ; 1.938      ; 1.863      ;
; -0.266 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 1.938      ; 1.881      ;
; -0.259 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; 0.000        ; 1.938      ; 1.878      ;
; -0.247 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; 0.000        ; 1.938      ; 1.890      ;
; -0.222 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; 0.000        ; 1.938      ; 1.915      ;
; -0.220 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; 0.000        ; 1.938      ; 1.917      ;
; -0.139 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 1.093      ; 1.163      ;
; -0.085 ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; 0.000        ; 1.938      ; 2.062      ;
; -0.081 ; UART_TX:U0|Q.START ; UART_TX:U0|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 0.874      ; 0.877      ;
; -0.070 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA4 ; counter[0]  ; -0.500       ; 1.938      ; 1.567      ;
; -0.045 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.DATA7 ; counter[0]  ; -0.500       ; 1.938      ; 1.592      ;
; -0.010 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.DATA3 ; counter[0]  ; -0.500       ; 1.938      ; 1.627      ;
; -0.001 ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA0 ; counter[0]  ; -0.500       ; 1.938      ; 1.636      ;
; 0.016  ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA5 ; counter[0]  ; -0.500       ; 1.938      ; 1.653      ;
; 0.039  ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA1 ; counter[0]  ; -0.500       ; 1.938      ; 1.676      ;
; 0.054  ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.DATA2 ; counter[0]  ; -0.500       ; 1.938      ; 1.691      ;
; 0.065  ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.DATA6 ; counter[0]  ; -0.500       ; 1.938      ; 1.702      ;
; 0.086  ; UART_RX:U1|Q.STOP  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 1.938      ; 1.733      ;
; 0.193  ; UART_RX:U1|Q.START ; UART_RX:U1|Q.DATA0 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.314      ;
; 0.200  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.321      ;
; 0.211  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.IDLE  ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 1.938      ; 1.858      ;
; 0.217  ; UART_TX:U0|Q.STOP  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.874      ; 1.175      ;
; 0.234  ; UART_RX:U1|Q.STOP  ; UART_TX:U0|Q.START ; UART_RX:U1|Q.STOP  ; counter[0]  ; -0.500       ; 1.093      ; 1.036      ;
; 0.269  ; UART_TX:U0|Q.DATA6 ; UART_TX:U0|Q.DATA7 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.390      ;
; 0.270  ; UART_TX:U0|Q.DATA2 ; UART_TX:U0|Q.DATA3 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.391      ;
; 0.270  ; UART_TX:U0|Q.DATA4 ; UART_TX:U0|Q.DATA5 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.391      ;
; 0.272  ; UART_TX:U0|Q.DATA5 ; UART_TX:U0|Q.DATA6 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.393      ;
; 0.273  ; UART_TX:U0|Q.DATA0 ; UART_TX:U0|Q.DATA1 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.394      ;
; 0.273  ; UART_TX:U0|Q.DATA1 ; UART_TX:U0|Q.DATA2 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.394      ;
; 0.409  ; UART_RX:U1|Q.IDLE  ; UART_RX:U1|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.530      ;
; 0.549  ; UART_TX:U0|Q.DATA3 ; UART_TX:U0|Q.DATA4 ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.670      ;
; 0.605  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.IDLE  ; counter[0]         ; counter[0]  ; 0.000        ; 0.037      ; 0.726      ;
; 1.017  ; UART_TX:U0|Q.IDLE  ; UART_TX:U0|Q.START ; counter[0]         ; counter[0]  ; 0.000        ; -0.781     ; 0.320      ;
; 1.086  ; UART_TX:U0|Q.DATA7 ; UART_TX:U0|Q.STOP  ; counter[0]         ; counter[0]  ; 0.000        ; -0.781     ; 0.389      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_RX:U1|Q.STOP'                                                                         ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node  ; Launch Clock       ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+
; -0.182 ; UART_RX:U1|DA[3] ; DATAO[3] ; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.473      ; 1.301      ;
; -0.158 ; UART_RX:U1|DA[2] ; DATAO[2] ; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.471      ; 1.323      ;
; -0.157 ; UART_RX:U1|DA[7] ; DATAO[7] ; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.508      ; 1.361      ;
; -0.141 ; UART_RX:U1|DA[0] ; DATAO[0] ; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.474      ; 1.343      ;
; -0.131 ; UART_RX:U1|DA[4] ; DATAO[4] ; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.458      ; 1.337      ;
; -0.117 ; UART_RX:U1|DA[6] ; DATAO[6] ; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.392      ; 1.285      ;
; -0.103 ; UART_RX:U1|DA[1] ; DATAO[1] ; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.474      ; 1.381      ;
; -0.079 ; UART_RX:U1|DA[5] ; DATAO[5] ; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 0.000        ; 1.460      ; 1.391      ;
+--------+------------------+----------+--------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RST'                                                                                 ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; UART_TX:U0|Q.START ; UART_TX:U0|DS ; counter[0]   ; RST         ; -0.500       ; 0.564      ; 0.297      ;
+-------+--------------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.520 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.500        ; 1.376      ; 2.373      ;
; -0.520 ; RST       ; counter[10] ; RST          ; CLK         ; 0.500        ; 1.376      ; 2.373      ;
; -0.520 ; RST       ; counter[12] ; RST          ; CLK         ; 0.500        ; 1.376      ; 2.373      ;
; -0.520 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.500        ; 1.376      ; 2.373      ;
; -0.417 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[11] ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[13] ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[14] ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; -0.417 ; RST       ; counter[15] ; RST          ; CLK         ; 0.500        ; 1.490      ; 2.384      ;
; 0.544  ; RST       ; counter[1]  ; RST          ; CLK         ; 1.000        ; 1.376      ; 1.809      ;
; 0.544  ; RST       ; counter[10] ; RST          ; CLK         ; 1.000        ; 1.376      ; 1.809      ;
; 0.544  ; RST       ; counter[12] ; RST          ; CLK         ; 1.000        ; 1.376      ; 1.809      ;
; 0.544  ; RST       ; counter[0]  ; RST          ; CLK         ; 1.000        ; 1.376      ; 1.809      ;
; 0.631  ; RST       ; counter[2]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[3]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[4]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[5]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[6]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[7]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[8]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[9]  ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[11] ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[13] ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[14] ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
; 0.631  ; RST       ; counter[15] ; RST          ; CLK         ; 1.000        ; 1.490      ; 1.836      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'counter[0]'                                                                   ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.089 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 1.040      ; 2.106      ;
; -0.089 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 1.000        ; 1.040      ; 2.106      ;
; -0.087 ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 1.040      ; 1.604      ;
; -0.087 ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.500        ; 1.040      ; 1.604      ;
; 0.083  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.083  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.744      ;
; 0.180  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.180  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 2.147      ;
; 0.454  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.373      ;
; 0.454  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.373      ;
; 0.518  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.809      ;
; 0.518  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.809      ;
; 0.721  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.721  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 1.000        ; 1.850      ; 2.106      ;
; 0.723  ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
; 0.723  ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.500        ; 1.850      ; 1.604      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'counter[0]'                                                                    ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.038 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.038 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.514      ;
; -0.036 ; RST       ; UART_RX:U1|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_RX:U1|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_RX:U1|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_RX:U1|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_TX:U0|Q.DATA7 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_TX:U0|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_TX:U0|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_TX:U0|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; -0.036 ; RST       ; UART_TX:U0|Q.DATA6 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.016      ;
; 0.160  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.712      ;
; 0.160  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 1.712      ;
; 0.221  ; RST       ; UART_RX:U1|Q.DATA4 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.273      ;
; 0.221  ; RST       ; UART_RX:U1|Q.DATA5 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.273      ;
; 0.484  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.484  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; -0.500       ; 1.938      ; 2.036      ;
; 0.577  ; RST       ; UART_RX:U1|Q.IDLE  ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_RX:U1|Q.START ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_RX:U1|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_RX:U1|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_RX:U1|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_TX:U0|Q.DATA0 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_TX:U0|Q.DATA1 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_TX:U0|Q.DATA2 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.577  ; RST       ; UART_TX:U0|Q.DATA3 ; RST          ; counter[0]  ; 0.000        ; 1.938      ; 2.629      ;
; 0.807  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; -0.500       ; 1.093      ; 1.514      ;
; 0.807  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; -0.500       ; 1.093      ; 1.514      ;
; 0.809  ; RST       ; UART_TX:U0|Q.STOP  ; RST          ; counter[0]  ; 0.000        ; 1.093      ; 2.016      ;
; 0.809  ; RST       ; UART_TX:U0|Q.START ; RST          ; counter[0]  ; 0.000        ; 1.093      ; 2.016      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK'                                                                   ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.070 ; RST       ; counter[2]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[3]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[4]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[5]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[6]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[7]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[8]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[9]  ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[11] ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[13] ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[14] ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.070 ; RST       ; counter[15] ; RST          ; CLK         ; 0.000        ; 1.553      ; 1.737      ;
; 0.164 ; RST       ; counter[1]  ; RST          ; CLK         ; 0.000        ; 1.434      ; 1.712      ;
; 0.164 ; RST       ; counter[10] ; RST          ; CLK         ; 0.000        ; 1.434      ; 1.712      ;
; 0.164 ; RST       ; counter[12] ; RST          ; CLK         ; 0.000        ; 1.434      ; 1.712      ;
; 0.164 ; RST       ; counter[0]  ; RST          ; CLK         ; 0.000        ; 1.434      ; 1.712      ;
; 1.117 ; RST       ; counter[2]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[3]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[4]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[5]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[6]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[7]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[8]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[9]  ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[11] ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[13] ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[14] ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.117 ; RST       ; counter[15] ; RST          ; CLK         ; -0.500       ; 1.553      ; 2.284      ;
; 1.225 ; RST       ; counter[1]  ; RST          ; CLK         ; -0.500       ; 1.434      ; 2.273      ;
; 1.225 ; RST       ; counter[10] ; RST          ; CLK         ; -0.500       ; 1.434      ; 2.273      ;
; 1.225 ; RST       ; counter[12] ; RST          ; CLK         ; -0.500       ; 1.434      ; 2.273      ;
; 1.225 ; RST       ; counter[0]  ; RST          ; CLK         ; -0.500       ; 1.434      ; 2.273      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; counter[9]      ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]      ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]     ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]     ;
; 0.077  ; 0.261        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]     ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]     ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]     ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]     ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]      ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o     ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]|clk ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[12]|clk ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[11]|clk ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[13]|clk ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[14]|clk ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[15]|clk ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i     ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[11]     ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[13]     ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[14]     ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[15]     ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[2]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[3]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[4]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[5]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[6]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[7]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[8]      ;
; 0.513  ; 0.729        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[9]      ;
; 0.520  ; 0.736        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[0]      ;
; 0.520  ; 0.736        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[10]     ;
; 0.520  ; 0.736        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[12]     ;
; 0.520  ; 0.736        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; counter[1]      ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[11]|clk ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[13]|clk ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[14]|clk ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[15]|clk ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[2]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[3]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[4]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[5]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[6]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[7]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[8]|clk  ;
; 0.733  ; 0.733        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[9]|clk  ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[0]|clk  ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[10]|clk ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[12]|clk ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; counter[1]|clk  ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RST'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RST   ; Rise       ; RST                    ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; U0|Selector2~0|datac   ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; U0|DS|datab            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST~input|i            ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST~input|o            ;
; 0.949  ; 0.949        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|DS|datab            ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; UART_TX:U0|DS          ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; U0|Selector2~0|combout ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; U0|Selector2~0|datac   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter[0]'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA0      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA1      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA2      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA3      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA6      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA7      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.IDLE       ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.START      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.STOP       ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA0      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA1      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA2      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA3      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA4      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA5      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA6      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.DATA7      ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.IDLE       ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA4      ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_RX:U1|Q.DATA5      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.START      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; counter[0] ; Fall       ; UART_TX:U0|Q.STOP       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~3|combout        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; counter[0] ; Rise       ; Equal0~3|dataa          ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|datac            ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0|combout          ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; Equal0~clkctrl|outclk   ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.START|clk          ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.STOP|clk           ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA4|clk          ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA5|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA0|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA0|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA1|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA1|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA2|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA2|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA3|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA3|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA4|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA4|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA5|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA5|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA6|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA6|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.DATA7|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.DATA7|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U0|Q.IDLE|clk           ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U0|Q.IDLE|clk           ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA0|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U1|Q.DATA0|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA1|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U1|Q.DATA1|clk          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; counter[0] ; Fall       ; U1|Q.DATA2|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; counter[0] ; Fall       ; U1|Q.DATA2|clk          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.STOP'                                                          ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Rise       ; U1|Q.STOP|q                ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|combout         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0|datad           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|inclk[0] ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; SLOWDOWN~0clkctrl|outclk   ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[4]                   ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[5]                   ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[6]                   ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[7]                   ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[0]                   ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[1]                   ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[2]                   ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.STOP ; Fall       ; DATAO[3]                   ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[4]|datad             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[5]|datad             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[6]|datad             ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[7]|datad             ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[0]|datad             ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[1]|datad             ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[2]|datad             ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.STOP ; Rise       ; DATAO[3]|datad             ;
+-------+--------------+----------------+------------------+-------------------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA6'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|Q.DATA6|q     ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA6 ; Fall       ; UART_RX:U1|DA[6] ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA6 ; Rise       ; U1|DA[6]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA5'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|Q.DATA5|q     ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA5 ; Fall       ; UART_RX:U1|DA[5] ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA5 ; Rise       ; U1|DA[5]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA0'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|Q.DATA0|q     ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA0 ; Fall       ; UART_RX:U1|DA[0] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA0 ; Rise       ; U1|DA[0]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA1'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|Q.DATA1|q     ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA1 ; Fall       ; UART_RX:U1|DA[1] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA1 ; Rise       ; U1|DA[1]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA2'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|Q.DATA2|q     ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA2 ; Fall       ; UART_RX:U1|DA[2] ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA2 ; Rise       ; U1|DA[2]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA3'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|Q.DATA3|q     ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA3 ; Fall       ; UART_RX:U1|DA[3] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA3 ; Rise       ; U1|DA[3]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA4'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|Q.DATA4|q     ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA4 ; Fall       ; UART_RX:U1|DA[4] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA4 ; Rise       ; U1|DA[4]|datad   ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART_RX:U1|Q.DATA7'                                                ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|DA[7]|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Rise       ; U1|Q.DATA7|q     ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; UART_RX:U1|Q.DATA7 ; Fall       ; UART_RX:U1|DA[7] ;
+-------+--------------+----------------+------------------+--------------------+------------+------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; 2.636 ; 3.299 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; 2.545 ; 3.198 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; 2.636 ; 3.299 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; 2.625 ; 3.284 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; 2.583 ; 3.252 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; 2.678 ; 3.347 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; 2.562 ; 3.221 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; 2.570 ; 3.218 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; 0.838 ; 1.461 ; Fall       ; counter[0]         ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; -2.034 ; -2.678 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; -2.021 ; -2.651 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; -2.037 ; -2.680 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; -2.024 ; -2.664 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; -2.148 ; -2.797 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; -2.148 ; -2.797 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; -1.956 ; -2.596 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; -2.044 ; -2.672 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; -0.304 ; -0.951 ; Fall       ; counter[0]         ;
+-----------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 4.417 ; 4.421 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 5.586 ; 5.865 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 2.628 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 2.611 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 5.956 ; 6.255 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 3.862 ; 3.889 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 4.405 ; 4.546 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 2.543 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 2.525 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 4.527 ; 4.632 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+---------------------+---------+---------+----------+---------+---------------------+
; Clock               ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -2.123  ; -1.594  ; -0.762   ; -0.527  ; -3.000              ;
;  CLK                ; -2.123  ; -1.594  ; -0.762   ; 0.070   ; -3.000              ;
;  RST                ; -0.346  ; -0.015  ; N/A      ; N/A     ; -3.000              ;
;  UART_RX:U1|Q.DATA0 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.433               ;
;  UART_RX:U1|Q.DATA1 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.432               ;
;  UART_RX:U1|Q.DATA2 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.432               ;
;  UART_RX:U1|Q.DATA3 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.431               ;
;  UART_RX:U1|Q.DATA4 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.431               ;
;  UART_RX:U1|Q.DATA5 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.432               ;
;  UART_RX:U1|Q.DATA6 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.436               ;
;  UART_RX:U1|Q.DATA7 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.489               ;
;  UART_RX:U1|Q.STOP  ; -0.311  ; -0.182  ; N/A      ; N/A     ; 0.401               ;
;  counter[0]         ; -1.293  ; -0.841  ; -0.544   ; -0.527  ; -1.000              ;
; Design-wide TNS     ; -22.032 ; -23.842 ; -13.001  ; -5.019  ; -44.0               ;
;  CLK                ; -17.472 ; -16.124 ; -10.320  ; 0.000   ; -19.000             ;
;  RST                ; -0.346  ; -0.015  ; N/A      ; N/A     ; -3.000              ;
;  UART_RX:U1|Q.DATA0 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA1 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA2 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA3 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA4 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA5 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA6 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.DATA7 ; N/A     ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  UART_RX:U1|Q.STOP  ; -0.545  ; -1.068  ; N/A      ; N/A     ; 0.000               ;
;  counter[0]         ; -3.669  ; -7.115  ; -2.681   ; -5.019  ; -22.000             ;
+---------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; 4.649 ; 5.179 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; 4.510 ; 5.022 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; 4.646 ; 5.175 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; 4.633 ; 5.150 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; 4.607 ; 5.091 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; 4.768 ; 5.248 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; 4.526 ; 5.044 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; 4.587 ; 5.079 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; 1.523 ; 1.995 ; Fall       ; counter[0]         ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+-----------+--------------------+--------+--------+------------+--------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+--------+--------+------------+--------------------+
; RX        ; UART_RX:U1|Q.DATA0 ; -2.034 ; -2.678 ; Fall       ; UART_RX:U1|Q.DATA0 ;
; RX        ; UART_RX:U1|Q.DATA1 ; -2.021 ; -2.651 ; Fall       ; UART_RX:U1|Q.DATA1 ;
; RX        ; UART_RX:U1|Q.DATA2 ; -2.037 ; -2.680 ; Fall       ; UART_RX:U1|Q.DATA2 ;
; RX        ; UART_RX:U1|Q.DATA3 ; -2.024 ; -2.664 ; Fall       ; UART_RX:U1|Q.DATA3 ;
; RX        ; UART_RX:U1|Q.DATA4 ; -2.148 ; -2.797 ; Fall       ; UART_RX:U1|Q.DATA4 ;
; RX        ; UART_RX:U1|Q.DATA5 ; -2.148 ; -2.797 ; Fall       ; UART_RX:U1|Q.DATA5 ;
; RX        ; UART_RX:U1|Q.DATA6 ; -1.956 ; -2.596 ; Fall       ; UART_RX:U1|Q.DATA6 ;
; RX        ; UART_RX:U1|Q.DATA7 ; -2.044 ; -2.672 ; Fall       ; UART_RX:U1|Q.DATA7 ;
; RX        ; counter[0]         ; -0.304 ; -0.844 ; Fall       ; counter[0]         ;
+-----------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; CLK96OUT  ; CLK               ; 7.603  ; 7.524  ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 9.754  ; 9.739  ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;        ; 4.410  ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 4.485  ;        ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 10.531 ; 10.547 ; Fall       ; counter[0]        ;
+-----------+-------------------+--------+--------+------------+-------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-----------+-------------------+-------+-------+------------+-------------------+
; Data Port ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+-------+-------+------------+-------------------+
; CLK96OUT  ; CLK               ; 3.862 ; 3.889 ; Rise       ; CLK               ;
; TX        ; UART_RX:U1|Q.STOP ; 4.405 ; 4.546 ; Fall       ; UART_RX:U1|Q.STOP ;
; CLK96OUT  ; counter[0]        ;       ; 2.543 ; Rise       ; counter[0]        ;
; CLK96OUT  ; counter[0]        ; 2.525 ;       ; Fall       ; counter[0]        ;
; TX        ; counter[0]        ; 4.527 ; 4.632 ; Fall       ; counter[0]        ;
+-----------+-------------------+-------+-------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK96OUT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; CLK96OUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CLK96OUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CLK96OUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------+
; Setup Transfers                                                                    ;
+--------------------+-------------------+----------+----------+----------+----------+
; From Clock         ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+-------------------+----------+----------+----------+----------+
; CLK                ; CLK               ; 165      ; 0        ; 0        ; 0        ;
; counter[0]         ; CLK               ; 19       ; 19       ; 0        ; 0        ;
; counter[0]         ; counter[0]        ; 0        ; 0        ; 0        ; 15       ;
; UART_RX:U1|Q.DATA0 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA1 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA2 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA3 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA4 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA5 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA6 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA7 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.STOP  ; counter[0]        ; 0        ; 0        ; 3        ; 3        ;
; counter[0]         ; RST               ; 0        ; 1        ; 0        ; 0        ;
; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
+--------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------+
; Hold Transfers                                                                     ;
+--------------------+-------------------+----------+----------+----------+----------+
; From Clock         ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+-------------------+----------+----------+----------+----------+
; CLK                ; CLK               ; 165      ; 0        ; 0        ; 0        ;
; counter[0]         ; CLK               ; 19       ; 19       ; 0        ; 0        ;
; counter[0]         ; counter[0]        ; 0        ; 0        ; 0        ; 15       ;
; UART_RX:U1|Q.DATA0 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA1 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA2 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA3 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA4 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA5 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA6 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.DATA7 ; counter[0]        ; 0        ; 0        ; 1        ; 1        ;
; UART_RX:U1|Q.STOP  ; counter[0]        ; 0        ; 0        ; 3        ; 3        ;
; counter[0]         ; RST               ; 0        ; 1        ; 0        ; 0        ;
; UART_RX:U1|Q.DATA0 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA1 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA2 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA3 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA4 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA5 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA6 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
; UART_RX:U1|Q.DATA7 ; UART_RX:U1|Q.STOP ; 0        ; 0        ; 0        ; 1        ;
+--------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; RST        ; CLK        ; 16       ; 16       ; 0        ; 0        ;
; RST        ; counter[0] ; 0        ; 0        ; 22       ; 22       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; RST        ; CLK        ; 16       ; 16       ; 0        ; 0        ;
; RST        ; counter[0] ; 0        ; 0        ; 22       ; 22       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 04 22:17:52 2015
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name counter[0] counter[0]
    Info (332105): create_clock -period 1.000 -name RST RST
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA7 UART_RX:U1|Q.DATA7
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.STOP UART_RX:U1|Q.STOP
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA6 UART_RX:U1|Q.DATA6
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA5 UART_RX:U1|Q.DATA5
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA4 UART_RX:U1|Q.DATA4
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA3 UART_RX:U1|Q.DATA3
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA2 UART_RX:U1|Q.DATA2
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA0 UART_RX:U1|Q.DATA0
    Info (332105): create_clock -period 1.000 -name UART_RX:U1|Q.DATA1 UART_RX:U1|Q.DATA1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.123       -17.472 CLK 
    Info (332119):    -1.293        -3.669 counter[0] 
    Info (332119):    -0.346        -0.346 RST 
    Info (332119):    -0.311        -0.545 UART_RX:U1|Q.STOP 
Info (332146): Worst-case hold slack is -1.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.594       -16.124 CLK 
    Info (332119):    -0.841        -7.115 counter[0] 
    Info (332119):    -0.139        -0.588 UART_RX:U1|Q.STOP 
    Info (332119):    -0.015        -0.015 RST 
Info (332146): Worst-case recovery slack is -0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.762       -10.320 CLK 
    Info (332119):    -0.544        -2.681 counter[0] 
Info (332146): Worst-case removal slack is -0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.527        -5.019 counter[0] 
    Info (332119):     0.322         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.000 CLK 
    Info (332119):    -3.000        -3.000 RST 
    Info (332119):    -1.000       -22.000 counter[0] 
    Info (332119):     0.431         0.000 UART_RX:U1|Q.DATA3 
    Info (332119):     0.431         0.000 UART_RX:U1|Q.DATA4 
    Info (332119):     0.432         0.000 UART_RX:U1|Q.DATA1 
    Info (332119):     0.432         0.000 UART_RX:U1|Q.DATA2 
    Info (332119):     0.432         0.000 UART_RX:U1|Q.DATA5 
    Info (332119):     0.432         0.000 UART_RX:U1|Q.STOP 
    Info (332119):     0.433         0.000 UART_RX:U1|Q.DATA0 
    Info (332119):     0.436         0.000 UART_RX:U1|Q.DATA6 
    Info (332119):     0.494         0.000 UART_RX:U1|Q.DATA7 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.815       -13.574 CLK 
    Info (332119):    -1.047        -2.744 counter[0] 
    Info (332119):    -0.264        -0.264 RST 
    Info (332119):    -0.206        -0.254 UART_RX:U1|Q.STOP 
Info (332146): Worst-case hold slack is -1.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.464       -15.293 CLK 
    Info (332119):    -0.766        -6.440 counter[0] 
    Info (332119):    -0.060        -0.113 UART_RX:U1|Q.STOP 
    Info (332119):     0.041         0.000 RST 
Info (332146): Worst-case recovery slack is -0.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.552        -7.320 CLK 
    Info (332119):    -0.439        -2.273 counter[0] 
Info (332146): Worst-case removal slack is -0.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.497        -4.785 counter[0] 
    Info (332119):     0.276         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.000 CLK 
    Info (332119):    -3.000        -3.000 RST 
    Info (332119):    -1.000       -22.000 counter[0] 
    Info (332119):     0.442         0.000 UART_RX:U1|Q.DATA4 
    Info (332119):     0.443         0.000 UART_RX:U1|Q.DATA0 
    Info (332119):     0.443         0.000 UART_RX:U1|Q.DATA1 
    Info (332119):     0.443         0.000 UART_RX:U1|Q.DATA3 
    Info (332119):     0.444         0.000 UART_RX:U1|Q.DATA2 
    Info (332119):     0.444         0.000 UART_RX:U1|Q.DATA5 
    Info (332119):     0.444         0.000 UART_RX:U1|Q.STOP 
    Info (332119):     0.456         0.000 UART_RX:U1|Q.DATA6 
    Info (332119):     0.489         0.000 UART_RX:U1|Q.DATA7 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.737        -3.385 CLK 
    Info (332119):    -0.328        -0.587 counter[0] 
    Info (332119):     0.026         0.000 RST 
    Info (332119):     0.224         0.000 UART_RX:U1|Q.STOP 
Info (332146): Worst-case hold slack is -0.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.993       -10.413 CLK 
    Info (332119):    -0.373        -2.812 counter[0] 
    Info (332119):    -0.182        -1.068 UART_RX:U1|Q.STOP 
    Info (332119):     0.203         0.000 RST 
Info (332146): Worst-case recovery slack is -0.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.520        -7.084 CLK 
    Info (332119):    -0.089        -0.178 counter[0] 
Info (332146): Worst-case removal slack is -0.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.038        -0.342 counter[0] 
    Info (332119):     0.070         0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.000 CLK 
    Info (332119):    -3.000        -3.000 RST 
    Info (332119):    -1.000       -22.000 counter[0] 
    Info (332119):     0.401         0.000 UART_RX:U1|Q.STOP 
    Info (332119):     0.453         0.000 UART_RX:U1|Q.DATA6 
    Info (332119):     0.462         0.000 UART_RX:U1|Q.DATA5 
    Info (332119):     0.463         0.000 UART_RX:U1|Q.DATA0 
    Info (332119):     0.463         0.000 UART_RX:U1|Q.DATA1 
    Info (332119):     0.463         0.000 UART_RX:U1|Q.DATA2 
    Info (332119):     0.463         0.000 UART_RX:U1|Q.DATA3 
    Info (332119):     0.463         0.000 UART_RX:U1|Q.DATA4 
    Info (332119):     0.495         0.000 UART_RX:U1|Q.DATA7 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 481 megabytes
    Info: Processing ended: Sun Jan 04 22:17:56 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


