#include <mmio.h>
#include <ddr_init.h>
#include <reg_soc.h>
#ifdef PLD_DDR_CFG
#include <ddr_sys_pld.h>
#else
#include <ddr_sys.h>
#endif

void phy_init(uintptr_t base_addr_phyd, int ddr_type)
{
	mmio_wr32(0x0 + base_addr_phyd, DDR_PHY_REG_0_DATA);
	mmio_wr32(0x4 + base_addr_phyd, DDR_PHY_REG_1_DATA);
	mmio_wr32(0x8 + base_addr_phyd, DDR_PHY_REG_2_DATA);
	mmio_wr32(0xc + base_addr_phyd, DDR_PHY_REG_3_DATA);
	mmio_wr32(0x10 + base_addr_phyd, DDR_PHY_REG_4_DATA);
	mmio_wr32(0x14 + base_addr_phyd, DDR_PHY_REG_5_DATA);
	mmio_wr32(0x18 + base_addr_phyd, DDR_PHY_REG_6_DATA);
	mmio_wr32(0x1c + base_addr_phyd, DDR_PHY_REG_7_DATA);
	mmio_wr32(0x20 + base_addr_phyd, DDR_PHY_REG_8_DATA);
	mmio_wr32(0x24 + base_addr_phyd, DDR_PHY_REG_9_DATA);
	mmio_wr32(0x28 + base_addr_phyd, DDR_PHY_REG_10_DATA);
	mmio_wr32(0x2c + base_addr_phyd, DDR_PHY_REG_11_DATA);
	mmio_wr32(0x30 + base_addr_phyd, DDR_PHY_REG_12_DATA);
	mmio_wr32(0x34 + base_addr_phyd, DDR_PHY_REG_13_DATA);
	mmio_wr32(0x38 + base_addr_phyd, DDR_PHY_REG_14_DATA);
	mmio_wr32(0x3c + base_addr_phyd, DDR_PHY_REG_15_DATA);
	mmio_wr32(0x40 + base_addr_phyd, DDR_PHY_REG_16_DATA);
	mmio_wr32(0x44 + base_addr_phyd, DDR_PHY_REG_17_DATA);
	mmio_wr32(0x48 + base_addr_phyd, DDR_PHY_REG_18_DATA);
	mmio_wr32(0x4c + base_addr_phyd, DDR_PHY_REG_19_DATA);
	mmio_wr32(0x50 + base_addr_phyd, DDR_PHY_REG_20_DATA);
	mmio_wr32(0x54 + base_addr_phyd, DDR_PHY_REG_21_DATA);
	mmio_wr32(0x58 + base_addr_phyd, DDR_PHY_REG_22_DATA);
	mmio_wr32(0x5c + base_addr_phyd, DDR_PHY_REG_23_DATA);
	mmio_wr32(0x60 + base_addr_phyd, DDR_PHY_REG_24_DATA);
	mmio_wr32(0x64 + base_addr_phyd, DDR_PHY_REG_25_DATA);
	mmio_wr32(0x68 + base_addr_phyd, DDR_PHY_REG_26_DATA);
	mmio_wr32(0x70 + base_addr_phyd, DDR_PHY_REG_28_DATA);
	mmio_wr32(0x74 + base_addr_phyd, DDR_PHY_REG_29_DATA);
	mmio_wr32(0x78 + base_addr_phyd, DDR_PHY_REG_30_DATA);
	mmio_wr32(0x7c + base_addr_phyd, DDR_PHY_REG_31_DATA);
	mmio_wr32(0x80 + base_addr_phyd, DDR_PHY_REG_32_DATA);
	mmio_wr32(0x84 + base_addr_phyd, DDR_PHY_REG_33_DATA);
	mmio_wr32(0x88 + base_addr_phyd, DDR_PHY_REG_34_DATA);
	mmio_wr32(0x8c + base_addr_phyd, DDR_PHY_REG_35_DATA);
	mmio_wr32(0x90 + base_addr_phyd, DDR_PHY_REG_36_DATA);
	mmio_wr32(0x94 + base_addr_phyd, DDR_PHY_REG_37_DATA);
	mmio_wr32(0xa0 + base_addr_phyd, DDR_PHY_REG_40_DATA);
	mmio_wr32(0xa4 + base_addr_phyd, DDR_PHY_REG_41_DATA);
	mmio_wr32(0xa8 + base_addr_phyd, DDR_PHY_REG_42_DATA);
	mmio_wr32(0xac + base_addr_phyd, DDR_PHY_REG_43_DATA);
	mmio_wr32(0xb0 + base_addr_phyd, DDR_PHY_REG_44_DATA);
	mmio_wr32(0xb4 + base_addr_phyd, DDR_PHY_REG_45_DATA);
	mmio_wr32(0xb8 + base_addr_phyd, DDR_PHY_REG_46_DATA);
	mmio_wr32(0xbc + base_addr_phyd, DDR_PHY_REG_47_DATA);
	mmio_wr32(0xc0 + base_addr_phyd, DDR_PHY_REG_48_DATA);
	mmio_wr32(0xc4 + base_addr_phyd, DDR_PHY_REG_49_DATA);
	mmio_wr32(0xc8 + base_addr_phyd, DDR_PHY_REG_50_DATA);
	mmio_wr32(0xcc + base_addr_phyd, DDR_PHY_REG_51_DATA);
	mmio_wr32(0xd0 + base_addr_phyd, DDR_PHY_REG_52_DATA);
	mmio_wr32(0xd4 + base_addr_phyd, DDR_PHY_REG_53_DATA);
	mmio_wr32(0xf0 + base_addr_phyd, DDR_PHY_REG_60_DATA);
	mmio_wr32(0xf4 + base_addr_phyd, DDR_PHY_REG_61_DATA);
	mmio_wr32(0xf8 + base_addr_phyd, DDR_PHY_REG_62_DATA);
	mmio_wr32(0xfc + base_addr_phyd, DDR_PHY_REG_63_DATA);
	mmio_wr32(0x100 + base_addr_phyd, DDR_PHY_REG_64_DATA);
	mmio_wr32(0x104 + base_addr_phyd, DDR_PHY_REG_65_DATA);
	mmio_wr32(0x108 + base_addr_phyd, DDR_PHY_REG_66_DATA);
	mmio_wr32(0x10c + base_addr_phyd, DDR_PHY_REG_67_DATA);
	mmio_wr32(0x110 + base_addr_phyd, DDR_PHY_REG_68_DATA);
	mmio_wr32(0x114 + base_addr_phyd, DDR_PHY_REG_69_DATA);
	mmio_wr32(0x118 + base_addr_phyd, DDR_PHY_REG_70_DATA);
	mmio_wr32(0x11c + base_addr_phyd, DDR_PHY_REG_71_DATA);
	mmio_wr32(0x120 + base_addr_phyd, DDR_PHY_REG_72_DATA);
	mmio_wr32(0x124 + base_addr_phyd, DDR_PHY_REG_73_DATA);
	mmio_wr32(0x128 + base_addr_phyd, DDR_PHY_REG_74_DATA);
	mmio_wr32(0x12c + base_addr_phyd, DDR_PHY_REG_75_DATA);
	mmio_wr32(0x130 + base_addr_phyd, DDR_PHY_REG_76_DATA);
	mmio_wr32(0x134 + base_addr_phyd, DDR_PHY_REG_77_DATA);
	mmio_wr32(0x138 + base_addr_phyd, DDR_PHY_REG_78_DATA);
	mmio_wr32(0x13c + base_addr_phyd, DDR_PHY_REG_79_DATA);
	mmio_wr32(0x140 + base_addr_phyd, DDR_PHY_REG_80_DATA);
	mmio_wr32(0x144 + base_addr_phyd, DDR_PHY_REG_81_DATA);
	mmio_wr32(0x148 + base_addr_phyd, DDR_PHY_REG_82_DATA);
	mmio_wr32(0x14c + base_addr_phyd, DDR_PHY_REG_83_DATA);
	mmio_wr32(0x150 + base_addr_phyd, DDR_PHY_REG_84_DATA);
	mmio_wr32(0x154 + base_addr_phyd, DDR_PHY_REG_85_DATA);
	mmio_wr32(0x158 + base_addr_phyd, DDR_PHY_REG_86_DATA);
	mmio_wr32(0x15c + base_addr_phyd, DDR_PHY_REG_87_DATA);
	mmio_wr32(0x164 + base_addr_phyd, DDR_PHY_REG_89_DATA);
	mmio_wr32(0x168 + base_addr_phyd, DDR_PHY_REG_90_DATA);
	mmio_wr32(0x16c + base_addr_phyd, DDR_PHY_REG_91_DATA);
	mmio_wr32(0x170 + base_addr_phyd, DDR_PHY_REG_92_DATA);
	mmio_wr32(0x174 + base_addr_phyd, DDR_PHY_REG_93_DATA);
	mmio_wr32(0x178 + base_addr_phyd, DDR_PHY_REG_94_DATA);
	mmio_wr32(0x180 + base_addr_phyd, DDR_PHY_REG_96_DATA);
	mmio_wr32(0x184 + base_addr_phyd, DDR_PHY_REG_97_DATA);
	mmio_wr32(0x188 + base_addr_phyd, DDR_PHY_REG_98_DATA);
	mmio_wr32(0x18c + base_addr_phyd, DDR_PHY_REG_99_DATA);
	mmio_wr32(0x190 + base_addr_phyd, DDR_PHY_REG_100_DATA);
	mmio_wr32(0x194 + base_addr_phyd, DDR_PHY_REG_101_DATA);
	mmio_wr32(0x198 + base_addr_phyd, DDR_PHY_REG_102_DATA);
	mmio_wr32(0x19c + base_addr_phyd, DDR_PHY_REG_103_DATA);
	mmio_wr32(0x1a0 + base_addr_phyd, DDR_PHY_REG_104_DATA);
	mmio_wr32(0x1a4 + base_addr_phyd, DDR_PHY_REG_105_DATA);
	mmio_wr32(0x1a8 + base_addr_phyd, DDR_PHY_REG_106_DATA);
	mmio_wr32(0x1ac + base_addr_phyd, DDR_PHY_REG_107_DATA);
	mmio_wr32(0x200 + base_addr_phyd, DDR_PHY_REG_128_DATA);
	mmio_wr32(0x204 + base_addr_phyd, DDR_PHY_REG_129_DATA);
	mmio_wr32(0x208 + base_addr_phyd, DDR_PHY_REG_130_DATA);
	mmio_wr32(0x20c + base_addr_phyd, DDR_PHY_REG_131_DATA);
	mmio_wr32(0x210 + base_addr_phyd, DDR_PHY_REG_132_DATA);
	mmio_wr32(0x214 + base_addr_phyd, DDR_PHY_REG_133_DATA);
	mmio_wr32(0x218 + base_addr_phyd, DDR_PHY_REG_134_DATA);
	mmio_wr32(0x220 + base_addr_phyd, DDR_PHY_REG_136_DATA);
	mmio_wr32(0x224 + base_addr_phyd, DDR_PHY_REG_137_DATA);
	mmio_wr32(0x228 + base_addr_phyd, DDR_PHY_REG_138_DATA);
	mmio_wr32(0x22c + base_addr_phyd, DDR_PHY_REG_139_DATA);
	mmio_wr32(0x230 + base_addr_phyd, DDR_PHY_REG_140_DATA);
	mmio_wr32(0x234 + base_addr_phyd, DDR_PHY_REG_141_DATA);
	mmio_wr32(0x238 + base_addr_phyd, DDR_PHY_REG_142_DATA);
	mmio_wr32(0x240 + base_addr_phyd, DDR_PHY_REG_144_DATA);
	mmio_wr32(0x244 + base_addr_phyd, DDR_PHY_REG_145_DATA);
	mmio_wr32(0x248 + base_addr_phyd, DDR_PHY_REG_146_DATA);
	mmio_wr32(0x24c + base_addr_phyd, DDR_PHY_REG_147_DATA);
	mmio_wr32(0x250 + base_addr_phyd, DDR_PHY_REG_148_DATA);
	mmio_wr32(0x254 + base_addr_phyd, DDR_PHY_REG_149_DATA);
	mmio_wr32(0x258 + base_addr_phyd, DDR_PHY_REG_150_DATA);
	mmio_wr32(0x260 + base_addr_phyd, DDR_PHY_REG_152_DATA);
	mmio_wr32(0x264 + base_addr_phyd, DDR_PHY_REG_153_DATA);
	mmio_wr32(0x268 + base_addr_phyd, DDR_PHY_REG_154_DATA);
	mmio_wr32(0x26c + base_addr_phyd, DDR_PHY_REG_155_DATA);
	mmio_wr32(0x270 + base_addr_phyd, DDR_PHY_REG_156_DATA);
	mmio_wr32(0x274 + base_addr_phyd, DDR_PHY_REG_157_DATA);
	mmio_wr32(0x278 + base_addr_phyd, DDR_PHY_REG_158_DATA);
	mmio_wr32(0x300 + base_addr_phyd, DDR_PHY_REG_0_F0_DATA);
	mmio_wr32(0x304 + base_addr_phyd, DDR_PHY_REG_1_F0_DATA);
	mmio_wr32(0x308 + base_addr_phyd, DDR_PHY_REG_2_F0_DATA);
	mmio_wr32(0x30c + base_addr_phyd, DDR_PHY_REG_3_F0_DATA);
	mmio_wr32(0x310 + base_addr_phyd, DDR_PHY_REG_4_F0_DATA);
	mmio_wr32(0x314 + base_addr_phyd, DDR_PHY_REG_5_F0_DATA);
	mmio_wr32(0x318 + base_addr_phyd, DDR_PHY_REG_6_F0_DATA);
	mmio_wr32(0x31c + base_addr_phyd, DDR_PHY_REG_7_F0_DATA);
	mmio_wr32(0x400 + base_addr_phyd, DDR_PHY_REG_64_F0_DATA);
	mmio_wr32(0x404 + base_addr_phyd, DDR_PHY_REG_65_F0_DATA);
	mmio_wr32(0x408 + base_addr_phyd, DDR_PHY_REG_66_F0_DATA);
	mmio_wr32(0x40c + base_addr_phyd, DDR_PHY_REG_67_F0_DATA);
	mmio_wr32(0x410 + base_addr_phyd, DDR_PHY_REG_68_F0_DATA);
	mmio_wr32(0x414 + base_addr_phyd, DDR_PHY_REG_69_F0_DATA);
	mmio_wr32(0x418 + base_addr_phyd, DDR_PHY_REG_70_F0_DATA);
	mmio_wr32(0x41c + base_addr_phyd, DDR_PHY_REG_71_F0_DATA);
	mmio_wr32(0x420 + base_addr_phyd, DDR_PHY_REG_72_F0_DATA);
	mmio_wr32(0x440 + base_addr_phyd, DDR_PHY_REG_80_F0_DATA);
	mmio_wr32(0x444 + base_addr_phyd, DDR_PHY_REG_81_F0_DATA);
	mmio_wr32(0x448 + base_addr_phyd, DDR_PHY_REG_82_F0_DATA);
	mmio_wr32(0x44c + base_addr_phyd, DDR_PHY_REG_83_F0_DATA);
	mmio_wr32(0x450 + base_addr_phyd, DDR_PHY_REG_84_F0_DATA);
	mmio_wr32(0x454 + base_addr_phyd, DDR_PHY_REG_85_F0_DATA);
	mmio_wr32(0x458 + base_addr_phyd, DDR_PHY_REG_86_F0_DATA);
	mmio_wr32(0x45c + base_addr_phyd, DDR_PHY_REG_87_F0_DATA);
	mmio_wr32(0x460 + base_addr_phyd, DDR_PHY_REG_88_F0_DATA);
	mmio_wr32(0x480 + base_addr_phyd, DDR_PHY_REG_96_F0_DATA);
	mmio_wr32(0x484 + base_addr_phyd, DDR_PHY_REG_97_F0_DATA);
	mmio_wr32(0x488 + base_addr_phyd, DDR_PHY_REG_98_F0_DATA);
	mmio_wr32(0x48c + base_addr_phyd, DDR_PHY_REG_99_F0_DATA);
	mmio_wr32(0x490 + base_addr_phyd, DDR_PHY_REG_100_F0_DATA);
	mmio_wr32(0x494 + base_addr_phyd, DDR_PHY_REG_101_F0_DATA);
	mmio_wr32(0x498 + base_addr_phyd, DDR_PHY_REG_102_F0_DATA);
	mmio_wr32(0x49c + base_addr_phyd, DDR_PHY_REG_103_F0_DATA);
	mmio_wr32(0x4a0 + base_addr_phyd, DDR_PHY_REG_104_F0_DATA);
	mmio_wr32(0x4c0 + base_addr_phyd, DDR_PHY_REG_112_F0_DATA);
	mmio_wr32(0x4c4 + base_addr_phyd, DDR_PHY_REG_113_F0_DATA);
	mmio_wr32(0x4c8 + base_addr_phyd, DDR_PHY_REG_114_F0_DATA);
	mmio_wr32(0x4cc + base_addr_phyd, DDR_PHY_REG_115_F0_DATA);
	mmio_wr32(0x4d0 + base_addr_phyd, DDR_PHY_REG_116_F0_DATA);
	mmio_wr32(0x4d4 + base_addr_phyd, DDR_PHY_REG_117_F0_DATA);
	mmio_wr32(0x4d8 + base_addr_phyd, DDR_PHY_REG_118_F0_DATA);
	mmio_wr32(0x4dc + base_addr_phyd, DDR_PHY_REG_119_F0_DATA);
	mmio_wr32(0x4e0 + base_addr_phyd, DDR_PHY_REG_120_F0_DATA);
	mmio_wr32(0x500 + base_addr_phyd, DDR_PHY_REG_128_F0_DATA);
	mmio_wr32(0x504 + base_addr_phyd, DDR_PHY_REG_129_F0_DATA);
	mmio_wr32(0x508 + base_addr_phyd, DDR_PHY_REG_130_F0_DATA);
	mmio_wr32(0x50c + base_addr_phyd, DDR_PHY_REG_131_F0_DATA);
	mmio_wr32(0x510 + base_addr_phyd, DDR_PHY_REG_132_F0_DATA);
	mmio_wr32(0x514 + base_addr_phyd, DDR_PHY_REG_133_F0_DATA);
	mmio_wr32(0x518 + base_addr_phyd, DDR_PHY_REG_134_F0_DATA);
	mmio_wr32(0x51c + base_addr_phyd, DDR_PHY_REG_135_F0_DATA);
	mmio_wr32(0x520 + base_addr_phyd, DDR_PHY_REG_136_F0_DATA);
	mmio_wr32(0x524 + base_addr_phyd, DDR_PHY_REG_137_F0_DATA);
	mmio_wr32(0x528 + base_addr_phyd, DDR_PHY_REG_138_F0_DATA);
	mmio_wr32(0x52c + base_addr_phyd, DDR_PHY_REG_139_F0_DATA);
	mmio_wr32(0x530 + base_addr_phyd, DDR_PHY_REG_140_F0_DATA);
	mmio_wr32(0x534 + base_addr_phyd, DDR_PHY_REG_141_F0_DATA);
	mmio_wr32(0x538 + base_addr_phyd, DDR_PHY_REG_142_F0_DATA);
	mmio_wr32(0x53c + base_addr_phyd, DDR_PHY_REG_143_F0_DATA);
	mmio_wr32(0x540 + base_addr_phyd, DDR_PHY_REG_144_F0_DATA);
	mmio_wr32(0x544 + base_addr_phyd, DDR_PHY_REG_145_F0_DATA);
	mmio_wr32(0x548 + base_addr_phyd, DDR_PHY_REG_146_F0_DATA);
	mmio_wr32(0x54c + base_addr_phyd, DDR_PHY_REG_147_F0_DATA);
	mmio_wr32(0x550 + base_addr_phyd, DDR_PHY_REG_148_F0_DATA);
	mmio_wr32(0x554 + base_addr_phyd, DDR_PHY_REG_149_F0_DATA);
	mmio_wr32(0x558 + base_addr_phyd, DDR_PHY_REG_150_F0_DATA);
	mmio_wr32(0x55c + base_addr_phyd, DDR_PHY_REG_151_F0_DATA);
	mmio_wr32(0x560 + base_addr_phyd, DDR_PHY_REG_152_F0_DATA);
	mmio_wr32(0x564 + base_addr_phyd, DDR_PHY_REG_153_F0_DATA);
	mmio_wr32(0x568 + base_addr_phyd, DDR_PHY_REG_154_F0_DATA);
	mmio_wr32(0x56c + base_addr_phyd, DDR_PHY_REG_155_F0_DATA);
	mmio_wr32(0x570 + base_addr_phyd, DDR_PHY_REG_156_F0_DATA);
	mmio_wr32(0x574 + base_addr_phyd, DDR_PHY_REG_157_F0_DATA);
	mmio_wr32(0x578 + base_addr_phyd, DDR_PHY_REG_158_F0_DATA);
	mmio_wr32(0x57c + base_addr_phyd, DDR_PHY_REG_159_F0_DATA);
	mmio_wr32(0x580 + base_addr_phyd, DDR_PHY_REG_160_F0_DATA);
	mmio_wr32(0x584 + base_addr_phyd, DDR_PHY_REG_161_F0_DATA);
	mmio_wr32(0x588 + base_addr_phyd, DDR_PHY_REG_162_F0_DATA);
	mmio_wr32(0x58c + base_addr_phyd, DDR_PHY_REG_163_F0_DATA);
	mmio_wr32(0x590 + base_addr_phyd, DDR_PHY_REG_164_F0_DATA);
	mmio_wr32(0x600 + base_addr_phyd, DDR_PHY_REG_192_F0_DATA);
	mmio_wr32(0x604 + base_addr_phyd, DDR_PHY_REG_193_F0_DATA);
	mmio_wr32(0x608 + base_addr_phyd, DDR_PHY_REG_194_F0_DATA);
	mmio_wr32(0x60c + base_addr_phyd, DDR_PHY_REG_195_F0_DATA);
	mmio_wr32(0x610 + base_addr_phyd, DDR_PHY_REG_196_F0_DATA);
	mmio_wr32(0x614 + base_addr_phyd, DDR_PHY_REG_197_F0_DATA);
	mmio_wr32(0x618 + base_addr_phyd, DDR_PHY_REG_198_F0_DATA);
	mmio_wr32(0x61c + base_addr_phyd, DDR_PHY_REG_199_F0_DATA);
	mmio_wr32(0x620 + base_addr_phyd, DDR_PHY_REG_200_F0_DATA);
	mmio_wr32(0x624 + base_addr_phyd, DDR_PHY_REG_201_F0_DATA);
	mmio_wr32(0x628 + base_addr_phyd, DDR_PHY_REG_202_F0_DATA);
	mmio_wr32(0x62c + base_addr_phyd, DDR_PHY_REG_203_F0_DATA);
	mmio_wr32(0x630 + base_addr_phyd, DDR_PHY_REG_204_F0_DATA);
	mmio_wr32(0x634 + base_addr_phyd, DDR_PHY_REG_205_F0_DATA);
	mmio_wr32(0x638 + base_addr_phyd, DDR_PHY_REG_206_F0_DATA);
	mmio_wr32(0x63c + base_addr_phyd, DDR_PHY_REG_207_F0_DATA);
	mmio_wr32(0x640 + base_addr_phyd, DDR_PHY_REG_208_F0_DATA);
	mmio_wr32(0x644 + base_addr_phyd, DDR_PHY_REG_209_F0_DATA);
	mmio_wr32(0x648 + base_addr_phyd, DDR_PHY_REG_210_F0_DATA);
	mmio_wr32(0x660 + base_addr_phyd, DDR_PHY_REG_216_F0_DATA);
	mmio_wr32(0x664 + base_addr_phyd, DDR_PHY_REG_217_F0_DATA);
	mmio_wr32(0x668 + base_addr_phyd, DDR_PHY_REG_218_F0_DATA);
	mmio_wr32(0x66c + base_addr_phyd, DDR_PHY_REG_219_F0_DATA);
	mmio_wr32(0x670 + base_addr_phyd, DDR_PHY_REG_220_F0_DATA);
	mmio_wr32(0x674 + base_addr_phyd, DDR_PHY_REG_221_F0_DATA);
	mmio_wr32(0x678 + base_addr_phyd, DDR_PHY_REG_222_F0_DATA);
	mmio_wr32(0x67c + base_addr_phyd, DDR_PHY_REG_223_F0_DATA);
	mmio_wr32(0x680 + base_addr_phyd, DDR_PHY_REG_224_F0_DATA);
	mmio_wr32(0x684 + base_addr_phyd, DDR_PHY_REG_225_F0_DATA);
	mmio_wr32(0x688 + base_addr_phyd, DDR_PHY_REG_226_F0_DATA);
	mmio_wr32(0x68c + base_addr_phyd, DDR_PHY_REG_227_F0_DATA);
	mmio_wr32(0x690 + base_addr_phyd, DDR_PHY_REG_228_F0_DATA);
	mmio_wr32(0x694 + base_addr_phyd, DDR_PHY_REG_229_F0_DATA);
	mmio_wr32(0x698 + base_addr_phyd, DDR_PHY_REG_230_F0_DATA);
	mmio_wr32(0x69c + base_addr_phyd, DDR_PHY_REG_231_F0_DATA);
	mmio_wr32(0x6a0 + base_addr_phyd, DDR_PHY_REG_232_F0_DATA);
	mmio_wr32(0x6a4 + base_addr_phyd, DDR_PHY_REG_233_F0_DATA);
	mmio_wr32(0x6a8 + base_addr_phyd, DDR_PHY_REG_234_F0_DATA);
	mmio_wr32(0x6c0 + base_addr_phyd, DDR_PHY_REG_240_F0_DATA);
	mmio_wr32(0x6c4 + base_addr_phyd, DDR_PHY_REG_241_F0_DATA);
	mmio_wr32(0x6c8 + base_addr_phyd, DDR_PHY_REG_242_F0_DATA);
	mmio_wr32(0x6cc + base_addr_phyd, DDR_PHY_REG_243_F0_DATA);
	mmio_wr32(0x6d0 + base_addr_phyd, DDR_PHY_REG_244_F0_DATA);
	mmio_wr32(0x6d4 + base_addr_phyd, DDR_PHY_REG_245_F0_DATA);
	mmio_wr32(0x6d8 + base_addr_phyd, DDR_PHY_REG_246_F0_DATA);
	mmio_wr32(0x6dc + base_addr_phyd, DDR_PHY_REG_247_F0_DATA);
	mmio_wr32(0x6e0 + base_addr_phyd, DDR_PHY_REG_248_F0_DATA);
	mmio_wr32(0x6e4 + base_addr_phyd, DDR_PHY_REG_249_F0_DATA);
	mmio_wr32(0x6e8 + base_addr_phyd, DDR_PHY_REG_250_F0_DATA);
	mmio_wr32(0x6ec + base_addr_phyd, DDR_PHY_REG_251_F0_DATA);
	mmio_wr32(0x6f0 + base_addr_phyd, DDR_PHY_REG_252_F0_DATA);
	mmio_wr32(0x6f4 + base_addr_phyd, DDR_PHY_REG_253_F0_DATA);
	mmio_wr32(0x6f8 + base_addr_phyd, DDR_PHY_REG_254_F0_DATA);
	mmio_wr32(0x6fc + base_addr_phyd, DDR_PHY_REG_255_F0_DATA);
	mmio_wr32(0x700 + base_addr_phyd, DDR_PHY_REG_256_F0_DATA);
	mmio_wr32(0x704 + base_addr_phyd, DDR_PHY_REG_257_F0_DATA);
	mmio_wr32(0x708 + base_addr_phyd, DDR_PHY_REG_258_F0_DATA);
	mmio_wr32(0x720 + base_addr_phyd, DDR_PHY_REG_264_F0_DATA);
	mmio_wr32(0x724 + base_addr_phyd, DDR_PHY_REG_265_F0_DATA);
	mmio_wr32(0x728 + base_addr_phyd, DDR_PHY_REG_266_F0_DATA);
	mmio_wr32(0x72c + base_addr_phyd, DDR_PHY_REG_267_F0_DATA);
	mmio_wr32(0x730 + base_addr_phyd, DDR_PHY_REG_268_F0_DATA);
	mmio_wr32(0x734 + base_addr_phyd, DDR_PHY_REG_269_F0_DATA);
	mmio_wr32(0x738 + base_addr_phyd, DDR_PHY_REG_270_F0_DATA);
	mmio_wr32(0x73c + base_addr_phyd, DDR_PHY_REG_271_F0_DATA);
	mmio_wr32(0x740 + base_addr_phyd, DDR_PHY_REG_272_F0_DATA);
	mmio_wr32(0x744 + base_addr_phyd, DDR_PHY_REG_273_F0_DATA);
	mmio_wr32(0x748 + base_addr_phyd, DDR_PHY_REG_274_F0_DATA);
	mmio_wr32(0x74c + base_addr_phyd, DDR_PHY_REG_275_F0_DATA);
	mmio_wr32(0x750 + base_addr_phyd, DDR_PHY_REG_276_F0_DATA);
	mmio_wr32(0x754 + base_addr_phyd, DDR_PHY_REG_277_F0_DATA);
	mmio_wr32(0x758 + base_addr_phyd, DDR_PHY_REG_278_F0_DATA);
	mmio_wr32(0x75c + base_addr_phyd, DDR_PHY_REG_279_F0_DATA);
	mmio_wr32(0x760 + base_addr_phyd, DDR_PHY_REG_280_F0_DATA);
	mmio_wr32(0x764 + base_addr_phyd, DDR_PHY_REG_281_F0_DATA);
	mmio_wr32(0x768 + base_addr_phyd, DDR_PHY_REG_282_F0_DATA);
	mmio_wr32(0x800 + base_addr_phyd, DDR_PHY_REG_320_F0_DATA);
	mmio_wr32(0x804 + base_addr_phyd, DDR_PHY_REG_321_F0_DATA);
	mmio_wr32(0x808 + base_addr_phyd, DDR_PHY_REG_322_F0_DATA);
	mmio_wr32(0x80c + base_addr_phyd, DDR_PHY_REG_323_F0_DATA);
	mmio_wr32(0x810 + base_addr_phyd, DDR_PHY_REG_324_F0_DATA);
	mmio_wr32(0x814 + base_addr_phyd, DDR_PHY_REG_325_F0_DATA);
	mmio_wr32(0x818 + base_addr_phyd, DDR_PHY_REG_326_F0_DATA);
	mmio_wr32(0x81c + base_addr_phyd, DDR_PHY_REG_327_F0_DATA);
	mmio_wr32(0x820 + base_addr_phyd, DDR_PHY_REG_328_F0_DATA);
	mmio_wr32(0x824 + base_addr_phyd, DDR_PHY_REG_329_F0_DATA);
	mmio_wr32(0x828 + base_addr_phyd, DDR_PHY_REG_330_F0_DATA);
	mmio_wr32(0x82c + base_addr_phyd, DDR_PHY_REG_331_F0_DATA);
	mmio_wr32(0x830 + base_addr_phyd, DDR_PHY_REG_332_F0_DATA);
	mmio_wr32(0x834 + base_addr_phyd, DDR_PHY_REG_333_F0_DATA);
	mmio_wr32(0x838 + base_addr_phyd, DDR_PHY_REG_334_F0_DATA);
	mmio_wr32(0x83c + base_addr_phyd, DDR_PHY_REG_335_F0_DATA);
	mmio_wr32(0x840 + base_addr_phyd, DDR_PHY_REG_336_F0_DATA);
	mmio_wr32(0x844 + base_addr_phyd, DDR_PHY_REG_337_F0_DATA);
	mmio_wr32(0x860 + base_addr_phyd, DDR_PHY_REG_344_F0_DATA);
	mmio_wr32(0x864 + base_addr_phyd, DDR_PHY_REG_345_F0_DATA);
	mmio_wr32(0x868 + base_addr_phyd, DDR_PHY_REG_346_F0_DATA);
	mmio_wr32(0x86c + base_addr_phyd, DDR_PHY_REG_347_F0_DATA);
	mmio_wr32(0x870 + base_addr_phyd, DDR_PHY_REG_348_F0_DATA);
	mmio_wr32(0x874 + base_addr_phyd, DDR_PHY_REG_349_F0_DATA);
	mmio_wr32(0x878 + base_addr_phyd, DDR_PHY_REG_350_F0_DATA);
	mmio_wr32(0x87c + base_addr_phyd, DDR_PHY_REG_351_F0_DATA);
	mmio_wr32(0x880 + base_addr_phyd, DDR_PHY_REG_352_F0_DATA);
	mmio_wr32(0x884 + base_addr_phyd, DDR_PHY_REG_353_F0_DATA);
	mmio_wr32(0x888 + base_addr_phyd, DDR_PHY_REG_354_F0_DATA);
	mmio_wr32(0x88c + base_addr_phyd, DDR_PHY_REG_355_F0_DATA);
	mmio_wr32(0x890 + base_addr_phyd, DDR_PHY_REG_356_F0_DATA);
	mmio_wr32(0x894 + base_addr_phyd, DDR_PHY_REG_357_F0_DATA);
	mmio_wr32(0x898 + base_addr_phyd, DDR_PHY_REG_358_F0_DATA);
	mmio_wr32(0x89c + base_addr_phyd, DDR_PHY_REG_359_F0_DATA);
	mmio_wr32(0x8a0 + base_addr_phyd, DDR_PHY_REG_360_F0_DATA);
	mmio_wr32(0x8a4 + base_addr_phyd, DDR_PHY_REG_361_F0_DATA);
	mmio_wr32(0x8c0 + base_addr_phyd, DDR_PHY_REG_368_F0_DATA);
	mmio_wr32(0x8c4 + base_addr_phyd, DDR_PHY_REG_369_F0_DATA);
	mmio_wr32(0x8c8 + base_addr_phyd, DDR_PHY_REG_370_F0_DATA);
	mmio_wr32(0x8cc + base_addr_phyd, DDR_PHY_REG_371_F0_DATA);
	mmio_wr32(0x8d0 + base_addr_phyd, DDR_PHY_REG_372_F0_DATA);
	mmio_wr32(0x8d4 + base_addr_phyd, DDR_PHY_REG_373_F0_DATA);
	mmio_wr32(0x8d8 + base_addr_phyd, DDR_PHY_REG_374_F0_DATA);
	mmio_wr32(0x8dc + base_addr_phyd, DDR_PHY_REG_375_F0_DATA);
	mmio_wr32(0x8e0 + base_addr_phyd, DDR_PHY_REG_376_F0_DATA);
	mmio_wr32(0x8e4 + base_addr_phyd, DDR_PHY_REG_377_F0_DATA);
	mmio_wr32(0x8e8 + base_addr_phyd, DDR_PHY_REG_378_F0_DATA);
	mmio_wr32(0x8ec + base_addr_phyd, DDR_PHY_REG_379_F0_DATA);
	mmio_wr32(0x8f0 + base_addr_phyd, DDR_PHY_REG_380_F0_DATA);
	mmio_wr32(0x8f4 + base_addr_phyd, DDR_PHY_REG_381_F0_DATA);
	mmio_wr32(0x8f8 + base_addr_phyd, DDR_PHY_REG_382_F0_DATA);
	mmio_wr32(0x8fc + base_addr_phyd, DDR_PHY_REG_383_F0_DATA);
	mmio_wr32(0x900 + base_addr_phyd, DDR_PHY_REG_384_F0_DATA);
	mmio_wr32(0x904 + base_addr_phyd, DDR_PHY_REG_385_F0_DATA);
	mmio_wr32(0x920 + base_addr_phyd, DDR_PHY_REG_392_F0_DATA);
	mmio_wr32(0x924 + base_addr_phyd, DDR_PHY_REG_393_F0_DATA);
	mmio_wr32(0x928 + base_addr_phyd, DDR_PHY_REG_394_F0_DATA);
	mmio_wr32(0x92c + base_addr_phyd, DDR_PHY_REG_395_F0_DATA);
	mmio_wr32(0x930 + base_addr_phyd, DDR_PHY_REG_396_F0_DATA);
	mmio_wr32(0x934 + base_addr_phyd, DDR_PHY_REG_397_F0_DATA);
	mmio_wr32(0x938 + base_addr_phyd, DDR_PHY_REG_398_F0_DATA);
	mmio_wr32(0x93c + base_addr_phyd, DDR_PHY_REG_399_F0_DATA);
	mmio_wr32(0x940 + base_addr_phyd, DDR_PHY_REG_400_F0_DATA);
	mmio_wr32(0x944 + base_addr_phyd, DDR_PHY_REG_401_F0_DATA);
	mmio_wr32(0x948 + base_addr_phyd, DDR_PHY_REG_402_F0_DATA);
	mmio_wr32(0x94c + base_addr_phyd, DDR_PHY_REG_403_F0_DATA);
	mmio_wr32(0x950 + base_addr_phyd, DDR_PHY_REG_404_F0_DATA);
	mmio_wr32(0x954 + base_addr_phyd, DDR_PHY_REG_405_F0_DATA);
	mmio_wr32(0x958 + base_addr_phyd, DDR_PHY_REG_406_F0_DATA);
	mmio_wr32(0x95c + base_addr_phyd, DDR_PHY_REG_407_F0_DATA);
	mmio_wr32(0x960 + base_addr_phyd, DDR_PHY_REG_408_F0_DATA);
	mmio_wr32(0x964 + base_addr_phyd, DDR_PHY_REG_409_F0_DATA);
	mmio_wr32(0xa08 + base_addr_phyd, DDR_PHY_REG_450_F0_DATA);
	mmio_wr32(0xa48 + base_addr_phyd, DDR_PHY_REG_466_F0_DATA);
	mmio_wr32(0xa88 + base_addr_phyd, DDR_PHY_REG_482_F0_DATA);
	mmio_wr32(0xac8 + base_addr_phyd, DDR_PHY_REG_498_F0_DATA);
	mmio_wr32(0xc00 + base_addr_phyd, DDR_PHY_REG_576_F0_DATA);
	mmio_wr32(0xc04 + base_addr_phyd, DDR_PHY_REG_577_F0_DATA);
	mmio_wr32(0xc08 + base_addr_phyd, DDR_PHY_REG_578_F0_DATA);
	mmio_wr32(0xc0c + base_addr_phyd, DDR_PHY_REG_579_F0_DATA);
	mmio_wr32(0xc10 + base_addr_phyd, DDR_PHY_REG_580_F0_DATA);
	mmio_wr32(0xc18 + base_addr_phyd, DDR_PHY_REG_582_F0_DATA);
	mmio_wr32(0xc1c + base_addr_phyd, DDR_PHY_REG_583_F0_DATA);
	mmio_wr32(0xc24 + base_addr_phyd, DDR_PHY_REG_585_F0_DATA);
	mmio_wr32(0xc28 + base_addr_phyd, DDR_PHY_REG_586_F0_DATA);
	mmio_wr32(0xc2c + base_addr_phyd, DDR_PHY_REG_587_F0_DATA);
	mmio_wr32(0xc30 + base_addr_phyd, DDR_PHY_REG_588_F0_DATA);
	mmio_wr32(0xc34 + base_addr_phyd, DDR_PHY_REG_589_F0_DATA);
	mmio_wr32(0xc3c + base_addr_phyd, DDR_PHY_REG_591_F0_DATA);
	mmio_wr32(0xc60 + base_addr_phyd, DDR_PHY_REG_600_F0_DATA);
	mmio_wr32(0xc64 + base_addr_phyd, DDR_PHY_REG_601_F0_DATA);
	mmio_wr32(0xc68 + base_addr_phyd, DDR_PHY_REG_602_F0_DATA);
	mmio_wr32(0xc6c + base_addr_phyd, DDR_PHY_REG_603_F0_DATA);
	mmio_wr32(0xc70 + base_addr_phyd, DDR_PHY_REG_604_F0_DATA);
	mmio_wr32(0xc78 + base_addr_phyd, DDR_PHY_REG_606_F0_DATA);
	mmio_wr32(0xc7c + base_addr_phyd, DDR_PHY_REG_607_F0_DATA);
	mmio_wr32(0xc84 + base_addr_phyd, DDR_PHY_REG_609_F0_DATA);
	mmio_wr32(0xc88 + base_addr_phyd, DDR_PHY_REG_610_F0_DATA);
	mmio_wr32(0xc8c + base_addr_phyd, DDR_PHY_REG_611_F0_DATA);
	mmio_wr32(0xc90 + base_addr_phyd, DDR_PHY_REG_612_F0_DATA);
	mmio_wr32(0xc94 + base_addr_phyd, DDR_PHY_REG_613_F0_DATA);
	mmio_wr32(0xc9c + base_addr_phyd, DDR_PHY_REG_615_F0_DATA);
	mmio_wr32(0xcc0 + base_addr_phyd, DDR_PHY_REG_624_F0_DATA);
	mmio_wr32(0xcc4 + base_addr_phyd, DDR_PHY_REG_625_F0_DATA);
	mmio_wr32(0xcc8 + base_addr_phyd, DDR_PHY_REG_626_F0_DATA);
	mmio_wr32(0xccc + base_addr_phyd, DDR_PHY_REG_627_F0_DATA);
	mmio_wr32(0xcd0 + base_addr_phyd, DDR_PHY_REG_628_F0_DATA);
	mmio_wr32(0xcd8 + base_addr_phyd, DDR_PHY_REG_630_F0_DATA);
	mmio_wr32(0xcdc + base_addr_phyd, DDR_PHY_REG_631_F0_DATA);
	mmio_wr32(0xce4 + base_addr_phyd, DDR_PHY_REG_633_F0_DATA);
	mmio_wr32(0xce8 + base_addr_phyd, DDR_PHY_REG_634_F0_DATA);
	mmio_wr32(0xcec + base_addr_phyd, DDR_PHY_REG_635_F0_DATA);
	mmio_wr32(0xcf0 + base_addr_phyd, DDR_PHY_REG_636_F0_DATA);
	mmio_wr32(0xcf4 + base_addr_phyd, DDR_PHY_REG_637_F0_DATA);
	mmio_wr32(0xcfc + base_addr_phyd, DDR_PHY_REG_639_F0_DATA);
	mmio_wr32(0xd20 + base_addr_phyd, DDR_PHY_REG_648_F0_DATA);
	mmio_wr32(0xd24 + base_addr_phyd, DDR_PHY_REG_649_F0_DATA);
	mmio_wr32(0xd28 + base_addr_phyd, DDR_PHY_REG_650_F0_DATA);
	mmio_wr32(0xd2c + base_addr_phyd, DDR_PHY_REG_651_F0_DATA);
	mmio_wr32(0xd30 + base_addr_phyd, DDR_PHY_REG_652_F0_DATA);
	mmio_wr32(0xd38 + base_addr_phyd, DDR_PHY_REG_654_F0_DATA);
	mmio_wr32(0xd3c + base_addr_phyd, DDR_PHY_REG_655_F0_DATA);
	mmio_wr32(0xd44 + base_addr_phyd, DDR_PHY_REG_657_F0_DATA);
	mmio_wr32(0xd48 + base_addr_phyd, DDR_PHY_REG_658_F0_DATA);
	mmio_wr32(0xd4c + base_addr_phyd, DDR_PHY_REG_659_F0_DATA);
	mmio_wr32(0xd50 + base_addr_phyd, DDR_PHY_REG_660_F0_DATA);
	mmio_wr32(0xd54 + base_addr_phyd, DDR_PHY_REG_661_F0_DATA);
	mmio_wr32(0xd5c + base_addr_phyd, DDR_PHY_REG_663_F0_DATA);
	mmio_wr32(0xe14 + base_addr_phyd, DDR_PHY_REG_709_F0_DATA);
	mmio_wr32(0xe18 + base_addr_phyd, DDR_PHY_REG_710_F0_DATA);
	mmio_wr32(0xe40 + base_addr_phyd, DDR_PHY_REG_720_F0_DATA);
	mmio_wr32(0xe74 + base_addr_phyd, DDR_PHY_REG_733_F0_DATA);
	mmio_wr32(0xe78 + base_addr_phyd, DDR_PHY_REG_734_F0_DATA);
	mmio_wr32(0xea0 + base_addr_phyd, DDR_PHY_REG_744_F0_DATA);
	mmio_wr32(0xed4 + base_addr_phyd, DDR_PHY_REG_757_F0_DATA);
	mmio_wr32(0xed8 + base_addr_phyd, DDR_PHY_REG_758_F0_DATA);
	mmio_wr32(0xf00 + base_addr_phyd, DDR_PHY_REG_768_F0_DATA);
	mmio_wr32(0xf34 + base_addr_phyd, DDR_PHY_REG_781_F0_DATA);
	mmio_wr32(0xf38 + base_addr_phyd, DDR_PHY_REG_782_F0_DATA);
	mmio_wr32(0xf60 + base_addr_phyd, DDR_PHY_REG_792_F0_DATA);
	mmio_wr32(0x1300 + base_addr_phyd, DDR_PHY_REG_0_F1_DATA);
	mmio_wr32(0x1304 + base_addr_phyd, DDR_PHY_REG_1_F1_DATA);
	mmio_wr32(0x1308 + base_addr_phyd, DDR_PHY_REG_2_F1_DATA);
	mmio_wr32(0x130c + base_addr_phyd, DDR_PHY_REG_3_F1_DATA);
	mmio_wr32(0x1310 + base_addr_phyd, DDR_PHY_REG_4_F1_DATA);
	mmio_wr32(0x1314 + base_addr_phyd, DDR_PHY_REG_5_F1_DATA);
	mmio_wr32(0x1318 + base_addr_phyd, DDR_PHY_REG_6_F1_DATA);
	mmio_wr32(0x131c + base_addr_phyd, DDR_PHY_REG_7_F1_DATA);
	mmio_wr32(0x1400 + base_addr_phyd, DDR_PHY_REG_64_F1_DATA);
	mmio_wr32(0x1404 + base_addr_phyd, DDR_PHY_REG_65_F1_DATA);
	mmio_wr32(0x1408 + base_addr_phyd, DDR_PHY_REG_66_F1_DATA);
	mmio_wr32(0x140c + base_addr_phyd, DDR_PHY_REG_67_F1_DATA);
	mmio_wr32(0x1410 + base_addr_phyd, DDR_PHY_REG_68_F1_DATA);
	mmio_wr32(0x1414 + base_addr_phyd, DDR_PHY_REG_69_F1_DATA);
	mmio_wr32(0x1418 + base_addr_phyd, DDR_PHY_REG_70_F1_DATA);
	mmio_wr32(0x141c + base_addr_phyd, DDR_PHY_REG_71_F1_DATA);
	mmio_wr32(0x1420 + base_addr_phyd, DDR_PHY_REG_72_F1_DATA);
	mmio_wr32(0x1440 + base_addr_phyd, DDR_PHY_REG_80_F1_DATA);
	mmio_wr32(0x1444 + base_addr_phyd, DDR_PHY_REG_81_F1_DATA);
	mmio_wr32(0x1448 + base_addr_phyd, DDR_PHY_REG_82_F1_DATA);
	mmio_wr32(0x144c + base_addr_phyd, DDR_PHY_REG_83_F1_DATA);
	mmio_wr32(0x1450 + base_addr_phyd, DDR_PHY_REG_84_F1_DATA);
	mmio_wr32(0x1454 + base_addr_phyd, DDR_PHY_REG_85_F1_DATA);
	mmio_wr32(0x1458 + base_addr_phyd, DDR_PHY_REG_86_F1_DATA);
	mmio_wr32(0x145c + base_addr_phyd, DDR_PHY_REG_87_F1_DATA);
	mmio_wr32(0x1460 + base_addr_phyd, DDR_PHY_REG_88_F1_DATA);
	mmio_wr32(0x1480 + base_addr_phyd, DDR_PHY_REG_96_F1_DATA);
	mmio_wr32(0x1484 + base_addr_phyd, DDR_PHY_REG_97_F1_DATA);
	mmio_wr32(0x1488 + base_addr_phyd, DDR_PHY_REG_98_F1_DATA);
	mmio_wr32(0x148c + base_addr_phyd, DDR_PHY_REG_99_F1_DATA);
	mmio_wr32(0x1490 + base_addr_phyd, DDR_PHY_REG_100_F1_DATA);
	mmio_wr32(0x1494 + base_addr_phyd, DDR_PHY_REG_101_F1_DATA);
	mmio_wr32(0x1498 + base_addr_phyd, DDR_PHY_REG_102_F1_DATA);
	mmio_wr32(0x149c + base_addr_phyd, DDR_PHY_REG_103_F1_DATA);
	mmio_wr32(0x14a0 + base_addr_phyd, DDR_PHY_REG_104_F1_DATA);
	mmio_wr32(0x14c0 + base_addr_phyd, DDR_PHY_REG_112_F1_DATA);
	mmio_wr32(0x14c4 + base_addr_phyd, DDR_PHY_REG_113_F1_DATA);
	mmio_wr32(0x14c8 + base_addr_phyd, DDR_PHY_REG_114_F1_DATA);
	mmio_wr32(0x14cc + base_addr_phyd, DDR_PHY_REG_115_F1_DATA);
	mmio_wr32(0x14d0 + base_addr_phyd, DDR_PHY_REG_116_F1_DATA);
	mmio_wr32(0x14d4 + base_addr_phyd, DDR_PHY_REG_117_F1_DATA);
	mmio_wr32(0x14d8 + base_addr_phyd, DDR_PHY_REG_118_F1_DATA);
	mmio_wr32(0x14dc + base_addr_phyd, DDR_PHY_REG_119_F1_DATA);
	mmio_wr32(0x14e0 + base_addr_phyd, DDR_PHY_REG_120_F1_DATA);
	mmio_wr32(0x1500 + base_addr_phyd, DDR_PHY_REG_128_F1_DATA);
	mmio_wr32(0x1504 + base_addr_phyd, DDR_PHY_REG_129_F1_DATA);
	mmio_wr32(0x1508 + base_addr_phyd, DDR_PHY_REG_130_F1_DATA);
	mmio_wr32(0x150c + base_addr_phyd, DDR_PHY_REG_131_F1_DATA);
	mmio_wr32(0x1510 + base_addr_phyd, DDR_PHY_REG_132_F1_DATA);
	mmio_wr32(0x1514 + base_addr_phyd, DDR_PHY_REG_133_F1_DATA);
	mmio_wr32(0x1518 + base_addr_phyd, DDR_PHY_REG_134_F1_DATA);
	mmio_wr32(0x151c + base_addr_phyd, DDR_PHY_REG_135_F1_DATA);
	mmio_wr32(0x1520 + base_addr_phyd, DDR_PHY_REG_136_F1_DATA);
	mmio_wr32(0x1524 + base_addr_phyd, DDR_PHY_REG_137_F1_DATA);
	mmio_wr32(0x1528 + base_addr_phyd, DDR_PHY_REG_138_F1_DATA);
	mmio_wr32(0x152c + base_addr_phyd, DDR_PHY_REG_139_F1_DATA);
	mmio_wr32(0x1530 + base_addr_phyd, DDR_PHY_REG_140_F1_DATA);
	mmio_wr32(0x1534 + base_addr_phyd, DDR_PHY_REG_141_F1_DATA);
	mmio_wr32(0x1538 + base_addr_phyd, DDR_PHY_REG_142_F1_DATA);
	mmio_wr32(0x153c + base_addr_phyd, DDR_PHY_REG_143_F1_DATA);
	mmio_wr32(0x1540 + base_addr_phyd, DDR_PHY_REG_144_F1_DATA);
	mmio_wr32(0x1544 + base_addr_phyd, DDR_PHY_REG_145_F1_DATA);
	mmio_wr32(0x1548 + base_addr_phyd, DDR_PHY_REG_146_F1_DATA);
	mmio_wr32(0x154c + base_addr_phyd, DDR_PHY_REG_147_F1_DATA);
	mmio_wr32(0x1550 + base_addr_phyd, DDR_PHY_REG_148_F1_DATA);
	mmio_wr32(0x1554 + base_addr_phyd, DDR_PHY_REG_149_F1_DATA);
	mmio_wr32(0x1558 + base_addr_phyd, DDR_PHY_REG_150_F1_DATA);
	mmio_wr32(0x155c + base_addr_phyd, DDR_PHY_REG_151_F1_DATA);
	mmio_wr32(0x1560 + base_addr_phyd, DDR_PHY_REG_152_F1_DATA);
	mmio_wr32(0x1564 + base_addr_phyd, DDR_PHY_REG_153_F1_DATA);
	mmio_wr32(0x1568 + base_addr_phyd, DDR_PHY_REG_154_F1_DATA);
	mmio_wr32(0x156c + base_addr_phyd, DDR_PHY_REG_155_F1_DATA);
	mmio_wr32(0x1570 + base_addr_phyd, DDR_PHY_REG_156_F1_DATA);
	mmio_wr32(0x1574 + base_addr_phyd, DDR_PHY_REG_157_F1_DATA);
	mmio_wr32(0x1578 + base_addr_phyd, DDR_PHY_REG_158_F1_DATA);
	mmio_wr32(0x157c + base_addr_phyd, DDR_PHY_REG_159_F1_DATA);
	mmio_wr32(0x1580 + base_addr_phyd, DDR_PHY_REG_160_F1_DATA);
	mmio_wr32(0x1584 + base_addr_phyd, DDR_PHY_REG_161_F1_DATA);
	mmio_wr32(0x1588 + base_addr_phyd, DDR_PHY_REG_162_F1_DATA);
	mmio_wr32(0x158c + base_addr_phyd, DDR_PHY_REG_163_F1_DATA);
	mmio_wr32(0x1590 + base_addr_phyd, DDR_PHY_REG_164_F1_DATA);
	mmio_wr32(0x1600 + base_addr_phyd, DDR_PHY_REG_192_F1_DATA);
	mmio_wr32(0x1604 + base_addr_phyd, DDR_PHY_REG_193_F1_DATA);
	mmio_wr32(0x1608 + base_addr_phyd, DDR_PHY_REG_194_F1_DATA);
	mmio_wr32(0x160c + base_addr_phyd, DDR_PHY_REG_195_F1_DATA);
	mmio_wr32(0x1610 + base_addr_phyd, DDR_PHY_REG_196_F1_DATA);
	mmio_wr32(0x1614 + base_addr_phyd, DDR_PHY_REG_197_F1_DATA);
	mmio_wr32(0x1618 + base_addr_phyd, DDR_PHY_REG_198_F1_DATA);
	mmio_wr32(0x161c + base_addr_phyd, DDR_PHY_REG_199_F1_DATA);
	mmio_wr32(0x1620 + base_addr_phyd, DDR_PHY_REG_200_F1_DATA);
	mmio_wr32(0x1624 + base_addr_phyd, DDR_PHY_REG_201_F1_DATA);
	mmio_wr32(0x1628 + base_addr_phyd, DDR_PHY_REG_202_F1_DATA);
	mmio_wr32(0x162c + base_addr_phyd, DDR_PHY_REG_203_F1_DATA);
	mmio_wr32(0x1630 + base_addr_phyd, DDR_PHY_REG_204_F1_DATA);
	mmio_wr32(0x1634 + base_addr_phyd, DDR_PHY_REG_205_F1_DATA);
	mmio_wr32(0x1638 + base_addr_phyd, DDR_PHY_REG_206_F1_DATA);
	mmio_wr32(0x163c + base_addr_phyd, DDR_PHY_REG_207_F1_DATA);
	mmio_wr32(0x1640 + base_addr_phyd, DDR_PHY_REG_208_F1_DATA);
	mmio_wr32(0x1644 + base_addr_phyd, DDR_PHY_REG_209_F1_DATA);
	mmio_wr32(0x1648 + base_addr_phyd, DDR_PHY_REG_210_F1_DATA);
	mmio_wr32(0x1660 + base_addr_phyd, DDR_PHY_REG_216_F1_DATA);
	mmio_wr32(0x1664 + base_addr_phyd, DDR_PHY_REG_217_F1_DATA);
	mmio_wr32(0x1668 + base_addr_phyd, DDR_PHY_REG_218_F1_DATA);
	mmio_wr32(0x166c + base_addr_phyd, DDR_PHY_REG_219_F1_DATA);
	mmio_wr32(0x1670 + base_addr_phyd, DDR_PHY_REG_220_F1_DATA);
	mmio_wr32(0x1674 + base_addr_phyd, DDR_PHY_REG_221_F1_DATA);
	mmio_wr32(0x1678 + base_addr_phyd, DDR_PHY_REG_222_F1_DATA);
	mmio_wr32(0x167c + base_addr_phyd, DDR_PHY_REG_223_F1_DATA);
	mmio_wr32(0x1680 + base_addr_phyd, DDR_PHY_REG_224_F1_DATA);
	mmio_wr32(0x1684 + base_addr_phyd, DDR_PHY_REG_225_F1_DATA);
	mmio_wr32(0x1688 + base_addr_phyd, DDR_PHY_REG_226_F1_DATA);
	mmio_wr32(0x168c + base_addr_phyd, DDR_PHY_REG_227_F1_DATA);
	mmio_wr32(0x1690 + base_addr_phyd, DDR_PHY_REG_228_F1_DATA);
	mmio_wr32(0x1694 + base_addr_phyd, DDR_PHY_REG_229_F1_DATA);
	mmio_wr32(0x1698 + base_addr_phyd, DDR_PHY_REG_230_F1_DATA);
	mmio_wr32(0x169c + base_addr_phyd, DDR_PHY_REG_231_F1_DATA);
	mmio_wr32(0x16a0 + base_addr_phyd, DDR_PHY_REG_232_F1_DATA);
	mmio_wr32(0x16a4 + base_addr_phyd, DDR_PHY_REG_233_F1_DATA);
	mmio_wr32(0x16a8 + base_addr_phyd, DDR_PHY_REG_234_F1_DATA);
	mmio_wr32(0x16c0 + base_addr_phyd, DDR_PHY_REG_240_F1_DATA);
	mmio_wr32(0x16c4 + base_addr_phyd, DDR_PHY_REG_241_F1_DATA);
	mmio_wr32(0x16c8 + base_addr_phyd, DDR_PHY_REG_242_F1_DATA);
	mmio_wr32(0x16cc + base_addr_phyd, DDR_PHY_REG_243_F1_DATA);
	mmio_wr32(0x16d0 + base_addr_phyd, DDR_PHY_REG_244_F1_DATA);
	mmio_wr32(0x16d4 + base_addr_phyd, DDR_PHY_REG_245_F1_DATA);
	mmio_wr32(0x16d8 + base_addr_phyd, DDR_PHY_REG_246_F1_DATA);
	mmio_wr32(0x16dc + base_addr_phyd, DDR_PHY_REG_247_F1_DATA);
	mmio_wr32(0x16e0 + base_addr_phyd, DDR_PHY_REG_248_F1_DATA);
	mmio_wr32(0x16e4 + base_addr_phyd, DDR_PHY_REG_249_F1_DATA);
	mmio_wr32(0x16e8 + base_addr_phyd, DDR_PHY_REG_250_F1_DATA);
	mmio_wr32(0x16ec + base_addr_phyd, DDR_PHY_REG_251_F1_DATA);
	mmio_wr32(0x16f0 + base_addr_phyd, DDR_PHY_REG_252_F1_DATA);
	mmio_wr32(0x16f4 + base_addr_phyd, DDR_PHY_REG_253_F1_DATA);
	mmio_wr32(0x16f8 + base_addr_phyd, DDR_PHY_REG_254_F1_DATA);
	mmio_wr32(0x16fc + base_addr_phyd, DDR_PHY_REG_255_F1_DATA);
	mmio_wr32(0x1700 + base_addr_phyd, DDR_PHY_REG_256_F1_DATA);
	mmio_wr32(0x1704 + base_addr_phyd, DDR_PHY_REG_257_F1_DATA);
	mmio_wr32(0x1708 + base_addr_phyd, DDR_PHY_REG_258_F1_DATA);
	mmio_wr32(0x1720 + base_addr_phyd, DDR_PHY_REG_264_F1_DATA);
	mmio_wr32(0x1724 + base_addr_phyd, DDR_PHY_REG_265_F1_DATA);
	mmio_wr32(0x1728 + base_addr_phyd, DDR_PHY_REG_266_F1_DATA);
	mmio_wr32(0x172c + base_addr_phyd, DDR_PHY_REG_267_F1_DATA);
	mmio_wr32(0x1730 + base_addr_phyd, DDR_PHY_REG_268_F1_DATA);
	mmio_wr32(0x1734 + base_addr_phyd, DDR_PHY_REG_269_F1_DATA);
	mmio_wr32(0x1738 + base_addr_phyd, DDR_PHY_REG_270_F1_DATA);
	mmio_wr32(0x173c + base_addr_phyd, DDR_PHY_REG_271_F1_DATA);
	mmio_wr32(0x1740 + base_addr_phyd, DDR_PHY_REG_272_F1_DATA);
	mmio_wr32(0x1744 + base_addr_phyd, DDR_PHY_REG_273_F1_DATA);
	mmio_wr32(0x1748 + base_addr_phyd, DDR_PHY_REG_274_F1_DATA);
	mmio_wr32(0x174c + base_addr_phyd, DDR_PHY_REG_275_F1_DATA);
	mmio_wr32(0x1750 + base_addr_phyd, DDR_PHY_REG_276_F1_DATA);
	mmio_wr32(0x1754 + base_addr_phyd, DDR_PHY_REG_277_F1_DATA);
	mmio_wr32(0x1758 + base_addr_phyd, DDR_PHY_REG_278_F1_DATA);
	mmio_wr32(0x175c + base_addr_phyd, DDR_PHY_REG_279_F1_DATA);
	mmio_wr32(0x1760 + base_addr_phyd, DDR_PHY_REG_280_F1_DATA);
	mmio_wr32(0x1764 + base_addr_phyd, DDR_PHY_REG_281_F1_DATA);
	mmio_wr32(0x1768 + base_addr_phyd, DDR_PHY_REG_282_F1_DATA);
	mmio_wr32(0x1800 + base_addr_phyd, DDR_PHY_REG_320_F1_DATA);
	mmio_wr32(0x1804 + base_addr_phyd, DDR_PHY_REG_321_F1_DATA);
	mmio_wr32(0x1808 + base_addr_phyd, DDR_PHY_REG_322_F1_DATA);
	mmio_wr32(0x180c + base_addr_phyd, DDR_PHY_REG_323_F1_DATA);
	mmio_wr32(0x1810 + base_addr_phyd, DDR_PHY_REG_324_F1_DATA);
	mmio_wr32(0x1814 + base_addr_phyd, DDR_PHY_REG_325_F1_DATA);
	mmio_wr32(0x1818 + base_addr_phyd, DDR_PHY_REG_326_F1_DATA);
	mmio_wr32(0x181c + base_addr_phyd, DDR_PHY_REG_327_F1_DATA);
	mmio_wr32(0x1820 + base_addr_phyd, DDR_PHY_REG_328_F1_DATA);
	mmio_wr32(0x1824 + base_addr_phyd, DDR_PHY_REG_329_F1_DATA);
	mmio_wr32(0x1828 + base_addr_phyd, DDR_PHY_REG_330_F1_DATA);
	mmio_wr32(0x182c + base_addr_phyd, DDR_PHY_REG_331_F1_DATA);
	mmio_wr32(0x1830 + base_addr_phyd, DDR_PHY_REG_332_F1_DATA);
	mmio_wr32(0x1834 + base_addr_phyd, DDR_PHY_REG_333_F1_DATA);
	mmio_wr32(0x1838 + base_addr_phyd, DDR_PHY_REG_334_F1_DATA);
	mmio_wr32(0x183c + base_addr_phyd, DDR_PHY_REG_335_F1_DATA);
	mmio_wr32(0x1840 + base_addr_phyd, DDR_PHY_REG_336_F1_DATA);
	mmio_wr32(0x1844 + base_addr_phyd, DDR_PHY_REG_337_F1_DATA);
	mmio_wr32(0x1860 + base_addr_phyd, DDR_PHY_REG_344_F1_DATA);
	mmio_wr32(0x1864 + base_addr_phyd, DDR_PHY_REG_345_F1_DATA);
	mmio_wr32(0x1868 + base_addr_phyd, DDR_PHY_REG_346_F1_DATA);
	mmio_wr32(0x186c + base_addr_phyd, DDR_PHY_REG_347_F1_DATA);
	mmio_wr32(0x1870 + base_addr_phyd, DDR_PHY_REG_348_F1_DATA);
	mmio_wr32(0x1874 + base_addr_phyd, DDR_PHY_REG_349_F1_DATA);
	mmio_wr32(0x1878 + base_addr_phyd, DDR_PHY_REG_350_F1_DATA);
	mmio_wr32(0x187c + base_addr_phyd, DDR_PHY_REG_351_F1_DATA);
	mmio_wr32(0x1880 + base_addr_phyd, DDR_PHY_REG_352_F1_DATA);
	mmio_wr32(0x1884 + base_addr_phyd, DDR_PHY_REG_353_F1_DATA);
	mmio_wr32(0x1888 + base_addr_phyd, DDR_PHY_REG_354_F1_DATA);
	mmio_wr32(0x188c + base_addr_phyd, DDR_PHY_REG_355_F1_DATA);
	mmio_wr32(0x1890 + base_addr_phyd, DDR_PHY_REG_356_F1_DATA);
	mmio_wr32(0x1894 + base_addr_phyd, DDR_PHY_REG_357_F1_DATA);
	mmio_wr32(0x1898 + base_addr_phyd, DDR_PHY_REG_358_F1_DATA);
	mmio_wr32(0x189c + base_addr_phyd, DDR_PHY_REG_359_F1_DATA);
	mmio_wr32(0x18a0 + base_addr_phyd, DDR_PHY_REG_360_F1_DATA);
	mmio_wr32(0x18a4 + base_addr_phyd, DDR_PHY_REG_361_F1_DATA);
	mmio_wr32(0x18c0 + base_addr_phyd, DDR_PHY_REG_368_F1_DATA);
	mmio_wr32(0x18c4 + base_addr_phyd, DDR_PHY_REG_369_F1_DATA);
	mmio_wr32(0x18c8 + base_addr_phyd, DDR_PHY_REG_370_F1_DATA);
	mmio_wr32(0x18cc + base_addr_phyd, DDR_PHY_REG_371_F1_DATA);
	mmio_wr32(0x18d0 + base_addr_phyd, DDR_PHY_REG_372_F1_DATA);
	mmio_wr32(0x18d4 + base_addr_phyd, DDR_PHY_REG_373_F1_DATA);
	mmio_wr32(0x18d8 + base_addr_phyd, DDR_PHY_REG_374_F1_DATA);
	mmio_wr32(0x18dc + base_addr_phyd, DDR_PHY_REG_375_F1_DATA);
	mmio_wr32(0x18e0 + base_addr_phyd, DDR_PHY_REG_376_F1_DATA);
	mmio_wr32(0x18e4 + base_addr_phyd, DDR_PHY_REG_377_F1_DATA);
	mmio_wr32(0x18e8 + base_addr_phyd, DDR_PHY_REG_378_F1_DATA);
	mmio_wr32(0x18ec + base_addr_phyd, DDR_PHY_REG_379_F1_DATA);
	mmio_wr32(0x18f0 + base_addr_phyd, DDR_PHY_REG_380_F1_DATA);
	mmio_wr32(0x18f4 + base_addr_phyd, DDR_PHY_REG_381_F1_DATA);
	mmio_wr32(0x18f8 + base_addr_phyd, DDR_PHY_REG_382_F1_DATA);
	mmio_wr32(0x18fc + base_addr_phyd, DDR_PHY_REG_383_F1_DATA);
	mmio_wr32(0x1900 + base_addr_phyd, DDR_PHY_REG_384_F1_DATA);
	mmio_wr32(0x1904 + base_addr_phyd, DDR_PHY_REG_385_F1_DATA);
	mmio_wr32(0x1920 + base_addr_phyd, DDR_PHY_REG_392_F1_DATA);
	mmio_wr32(0x1924 + base_addr_phyd, DDR_PHY_REG_393_F1_DATA);
	mmio_wr32(0x1928 + base_addr_phyd, DDR_PHY_REG_394_F1_DATA);
	mmio_wr32(0x192c + base_addr_phyd, DDR_PHY_REG_395_F1_DATA);
	mmio_wr32(0x1930 + base_addr_phyd, DDR_PHY_REG_396_F1_DATA);
	mmio_wr32(0x1934 + base_addr_phyd, DDR_PHY_REG_397_F1_DATA);
	mmio_wr32(0x1938 + base_addr_phyd, DDR_PHY_REG_398_F1_DATA);
	mmio_wr32(0x193c + base_addr_phyd, DDR_PHY_REG_399_F1_DATA);
	mmio_wr32(0x1940 + base_addr_phyd, DDR_PHY_REG_400_F1_DATA);
	mmio_wr32(0x1944 + base_addr_phyd, DDR_PHY_REG_401_F1_DATA);
	mmio_wr32(0x1948 + base_addr_phyd, DDR_PHY_REG_402_F1_DATA);
	mmio_wr32(0x194c + base_addr_phyd, DDR_PHY_REG_403_F1_DATA);
	mmio_wr32(0x1950 + base_addr_phyd, DDR_PHY_REG_404_F1_DATA);
	mmio_wr32(0x1954 + base_addr_phyd, DDR_PHY_REG_405_F1_DATA);
	mmio_wr32(0x1958 + base_addr_phyd, DDR_PHY_REG_406_F1_DATA);
	mmio_wr32(0x195c + base_addr_phyd, DDR_PHY_REG_407_F1_DATA);
	mmio_wr32(0x1960 + base_addr_phyd, DDR_PHY_REG_408_F1_DATA);
	mmio_wr32(0x1964 + base_addr_phyd, DDR_PHY_REG_409_F1_DATA);
	mmio_wr32(0x1a08 + base_addr_phyd, DDR_PHY_REG_450_F1_DATA);
	mmio_wr32(0x1a48 + base_addr_phyd, DDR_PHY_REG_466_F1_DATA);
	mmio_wr32(0x1a88 + base_addr_phyd, DDR_PHY_REG_482_F1_DATA);
	mmio_wr32(0x1ac8 + base_addr_phyd, DDR_PHY_REG_498_F1_DATA);
	mmio_wr32(0x1c00 + base_addr_phyd, DDR_PHY_REG_576_F1_DATA);
	mmio_wr32(0x1c04 + base_addr_phyd, DDR_PHY_REG_577_F1_DATA);
	mmio_wr32(0x1c08 + base_addr_phyd, DDR_PHY_REG_578_F1_DATA);
	mmio_wr32(0x1c0c + base_addr_phyd, DDR_PHY_REG_579_F1_DATA);
	mmio_wr32(0x1c10 + base_addr_phyd, DDR_PHY_REG_580_F1_DATA);
	mmio_wr32(0x1c18 + base_addr_phyd, DDR_PHY_REG_582_F1_DATA);
	mmio_wr32(0x1c1c + base_addr_phyd, DDR_PHY_REG_583_F1_DATA);
	mmio_wr32(0x1c24 + base_addr_phyd, DDR_PHY_REG_585_F1_DATA);
	mmio_wr32(0x1c28 + base_addr_phyd, DDR_PHY_REG_586_F1_DATA);
	mmio_wr32(0x1c2c + base_addr_phyd, DDR_PHY_REG_587_F1_DATA);
	mmio_wr32(0x1c30 + base_addr_phyd, DDR_PHY_REG_588_F1_DATA);
	mmio_wr32(0x1c34 + base_addr_phyd, DDR_PHY_REG_589_F1_DATA);
	mmio_wr32(0x1c3c + base_addr_phyd, DDR_PHY_REG_591_F1_DATA);
	mmio_wr32(0x1c60 + base_addr_phyd, DDR_PHY_REG_600_F1_DATA);
	mmio_wr32(0x1c64 + base_addr_phyd, DDR_PHY_REG_601_F1_DATA);
	mmio_wr32(0x1c68 + base_addr_phyd, DDR_PHY_REG_602_F1_DATA);
	mmio_wr32(0x1c6c + base_addr_phyd, DDR_PHY_REG_603_F1_DATA);
	mmio_wr32(0x1c70 + base_addr_phyd, DDR_PHY_REG_604_F1_DATA);
	mmio_wr32(0x1c78 + base_addr_phyd, DDR_PHY_REG_606_F1_DATA);
	mmio_wr32(0x1c7c + base_addr_phyd, DDR_PHY_REG_607_F1_DATA);
	mmio_wr32(0x1c84 + base_addr_phyd, DDR_PHY_REG_609_F1_DATA);
	mmio_wr32(0x1c88 + base_addr_phyd, DDR_PHY_REG_610_F1_DATA);
	mmio_wr32(0x1c8c + base_addr_phyd, DDR_PHY_REG_611_F1_DATA);
	mmio_wr32(0x1c90 + base_addr_phyd, DDR_PHY_REG_612_F1_DATA);
	mmio_wr32(0x1c94 + base_addr_phyd, DDR_PHY_REG_613_F1_DATA);
	mmio_wr32(0x1c9c + base_addr_phyd, DDR_PHY_REG_615_F1_DATA);
	mmio_wr32(0x1cc0 + base_addr_phyd, DDR_PHY_REG_624_F1_DATA);
	mmio_wr32(0x1cc4 + base_addr_phyd, DDR_PHY_REG_625_F1_DATA);
	mmio_wr32(0x1cc8 + base_addr_phyd, DDR_PHY_REG_626_F1_DATA);
	mmio_wr32(0x1ccc + base_addr_phyd, DDR_PHY_REG_627_F1_DATA);
	mmio_wr32(0x1cd0 + base_addr_phyd, DDR_PHY_REG_628_F1_DATA);
	mmio_wr32(0x1cd8 + base_addr_phyd, DDR_PHY_REG_630_F1_DATA);
	mmio_wr32(0x1cdc + base_addr_phyd, DDR_PHY_REG_631_F1_DATA);
	mmio_wr32(0x1ce4 + base_addr_phyd, DDR_PHY_REG_633_F1_DATA);
	mmio_wr32(0x1ce8 + base_addr_phyd, DDR_PHY_REG_634_F1_DATA);
	mmio_wr32(0x1cec + base_addr_phyd, DDR_PHY_REG_635_F1_DATA);
	mmio_wr32(0x1cf0 + base_addr_phyd, DDR_PHY_REG_636_F1_DATA);
	mmio_wr32(0x1cf4 + base_addr_phyd, DDR_PHY_REG_637_F1_DATA);
	mmio_wr32(0x1cfc + base_addr_phyd, DDR_PHY_REG_639_F1_DATA);
	mmio_wr32(0x1d20 + base_addr_phyd, DDR_PHY_REG_648_F1_DATA);
	mmio_wr32(0x1d24 + base_addr_phyd, DDR_PHY_REG_649_F1_DATA);
	mmio_wr32(0x1d28 + base_addr_phyd, DDR_PHY_REG_650_F1_DATA);
	mmio_wr32(0x1d2c + base_addr_phyd, DDR_PHY_REG_651_F1_DATA);
	mmio_wr32(0x1d30 + base_addr_phyd, DDR_PHY_REG_652_F1_DATA);
	mmio_wr32(0x1d38 + base_addr_phyd, DDR_PHY_REG_654_F1_DATA);
	mmio_wr32(0x1d3c + base_addr_phyd, DDR_PHY_REG_655_F1_DATA);
	mmio_wr32(0x1d44 + base_addr_phyd, DDR_PHY_REG_657_F1_DATA);
	mmio_wr32(0x1d48 + base_addr_phyd, DDR_PHY_REG_658_F1_DATA);
	mmio_wr32(0x1d4c + base_addr_phyd, DDR_PHY_REG_659_F1_DATA);
	mmio_wr32(0x1d50 + base_addr_phyd, DDR_PHY_REG_660_F1_DATA);
	mmio_wr32(0x1d54 + base_addr_phyd, DDR_PHY_REG_661_F1_DATA);
	mmio_wr32(0x1d5c + base_addr_phyd, DDR_PHY_REG_663_F1_DATA);
	mmio_wr32(0x1e14 + base_addr_phyd, DDR_PHY_REG_709_F1_DATA);
	mmio_wr32(0x1e18 + base_addr_phyd, DDR_PHY_REG_710_F1_DATA);
	mmio_wr32(0x1e40 + base_addr_phyd, DDR_PHY_REG_720_F1_DATA);
	mmio_wr32(0x1e74 + base_addr_phyd, DDR_PHY_REG_733_F1_DATA);
	mmio_wr32(0x1e78 + base_addr_phyd, DDR_PHY_REG_734_F1_DATA);
	mmio_wr32(0x1ea0 + base_addr_phyd, DDR_PHY_REG_744_F1_DATA);
	mmio_wr32(0x1ed4 + base_addr_phyd, DDR_PHY_REG_757_F1_DATA);
	mmio_wr32(0x1ed8 + base_addr_phyd, DDR_PHY_REG_758_F1_DATA);
	mmio_wr32(0x1f00 + base_addr_phyd, DDR_PHY_REG_768_F1_DATA);
	mmio_wr32(0x1f34 + base_addr_phyd, DDR_PHY_REG_781_F1_DATA);
	mmio_wr32(0x1f38 + base_addr_phyd, DDR_PHY_REG_782_F1_DATA);
	mmio_wr32(0x1f60 + base_addr_phyd, DDR_PHY_REG_792_F1_DATA);
}
