|pulsegen
clk => t2~reg0.CLK
clk => t1~reg0.CLK
clk => step~reg0.CLK
clk => timer[0].CLK
clk => timer[1].CLK
clk => timer[2].CLK
clk => timer[3].CLK
clk => timer[4].CLK
step <= step~reg0.DB_MAX_OUTPUT_PORT_TYPE
t1 <= t1~reg0.DB_MAX_OUTPUT_PORT_TYPE
t2 <= t2~reg0.DB_MAX_OUTPUT_PORT_TYPE


