<stg><name>generic_asin<float></name>


<trans_list>

<trans id="376" from="1" to="2">
<condition id="248">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="377" from="2" to="3">
<condition id="249">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="378" from="3" to="4">
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="379" from="4" to="5">
<condition id="251">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="380" from="5" to="6">
<condition id="252">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="381" from="6" to="7">
<condition id="253">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="382" from="7" to="8">
<condition id="254">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="383" from="8" to="9">
<condition id="255">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="384" from="9" to="10">
<condition id="256">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="385" from="10" to="11">
<condition id="257">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="386" from="11" to="12">
<condition id="258">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="387" from="12" to="13">
<condition id="259">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="388" from="13" to="14">
<condition id="260">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="389" from="14" to="15">
<condition id="261">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="390" from="15" to="16">
<condition id="262">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="391" from="16" to="17">
<condition id="263">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="392" from="17" to="18">
<condition id="264">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="393" from="18" to="19">
<condition id="265">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="394" from="19" to="20">
<condition id="266">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="395" from="20" to="21">
<condition id="267">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="396" from="21" to="22">
<condition id="268">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="397" from="22" to="23">
<condition id="269">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="398" from="23" to="24">
<condition id="270">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="399" from="24" to="25">
<condition id="271">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="400" from="25" to="26">
<condition id="272">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="401" from="26" to="27">
<condition id="273">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="402" from="27" to="28">
<condition id="274">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="403" from="28" to="29">
<condition id="275">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="404" from="29" to="30">
<condition id="276">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="405" from="30" to="31">
<condition id="277">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="406" from="31" to="32">
<condition id="278">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="407" from="32" to="33">
<condition id="279">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="408" from="33" to="34">
<condition id="280">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="409" from="34" to="35">
<condition id="281">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="410" from="35" to="36">
<condition id="282">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="411" from="36" to="37">
<condition id="283">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="412" from="37" to="38">
<condition id="284">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="413" from="38" to="39">
<condition id="285">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="414" from="39" to="40">
<condition id="286">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="415" from="40" to="41">
<condition id="287">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="416" from="41" to="42">
<condition id="288">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="417" from="42" to="43">
<condition id="289">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="418" from="43" to="44">
<condition id="290">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="419" from="44" to="45">
<condition id="291">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="420" from="45" to="46">
<condition id="292">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="421" from="46" to="47">
<condition id="293">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="422" from="47" to="48">
<condition id="294">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="423" from="48" to="49">
<condition id="295">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="424" from="49" to="50">
<condition id="296">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="425" from="50" to="51">
<condition id="297">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="426" from="51" to="52">
<condition id="298">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="427" from="52" to="53">
<condition id="299">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="428" from="53" to="54">
<condition id="300">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="429" from="54" to="55">
<condition id="301">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="430" from="55" to="56">
<condition id="302">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="431" from="56" to="57">
<condition id="303">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="432" from="57" to="58">
<condition id="304">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="433" from="58" to="59">
<condition id="305">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="434" from="59" to="60">
<condition id="306">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="435" from="60" to="61">
<condition id="307">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="436" from="61" to="62">
<condition id="308">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="437" from="62" to="63">
<condition id="309">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="438" from="63" to="64">
<condition id="310">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="439" from="64" to="65">
<condition id="311">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="440" from="65" to="66">
<condition id="312">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="2" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:0  %in_read = call float @_ssdm_op_Read.ap_auto.float(float %in_r) nounwind

]]></Node>
<StgValue><ssdm name="in_read"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="3" bw="32" op_0_bw="32">
<![CDATA[
_ifconv:1  %p_Val2_s = bitcast float %in_read to i32

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:2  %p_Result_s = call i1 @_ssdm_op_BitSelect.i1.i32.i32(i32 %p_Val2_s, i32 31)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:3  %loc_V = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %p_Val2_s, i32 23, i32 30)

]]></Node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="23" op_0_bw="32">
<![CDATA[
_ifconv:4  %loc_V_2 = trunc i32 %p_Val2_s to i23

]]></Node>
<StgValue><ssdm name="loc_V_2"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:5  %inabs_neg = xor i32 %p_Val2_s, -2147483648

]]></Node>
<StgValue><ssdm name="inabs_neg"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="32" op_0_bw="32">
<![CDATA[
_ifconv:6  %inabs = bitcast i32 %inabs_neg to float

]]></Node>
<StgValue><ssdm name="inabs"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:7  %out_1 = select i1 %p_Result_s, float %inabs, float %in_read

]]></Node>
<StgValue><ssdm name="out_1"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:8  %tmp_s = icmp eq i8 %loc_V, -1

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:9  br i1 %tmp_s, label %._crit_edge38_ifconv, label %0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_1 = icmp eq i8 %loc_V, 0

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_1, label %._crit_edge38_ifconv, label %1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_2 = icmp ult i8 %loc_V, 101

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_2, label %._crit_edge38_ifconv, label %2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_3 = icmp eq i8 %loc_V, 127

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_3, label %3, label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0  %tmp_27 = call i1 @_ssdm_op_BitSelect.i1.i32.i32(i32 %p_Val2_s, i32 30)

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_27, label %._crit_edge38_ifconv, label %_ifconv1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>Float2Double</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="64" op_0_bw="32">
<![CDATA[
_ifconv1:0  %d_assign = fpext float %out_1 to double

]]></Node>
<StgValue><ssdm name="d_assign"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="64" op_0_bw="64">
<![CDATA[
_ifconv1:1  %ireg_V = bitcast double %d_assign to i64

]]></Node>
<StgValue><ssdm name="ireg_V"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="63" op_0_bw="64">
<![CDATA[
_ifconv1:2  %tmp_29 = trunc i64 %ireg_V to i63

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
_ifconv1:3  %isneg = call i1 @_ssdm_op_BitSelect.i1.i64.i32(i64 %ireg_V, i32 63)

]]></Node>
<StgValue><ssdm name="isneg"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv1:4  %exp_tmp_V = call i11 @_ssdm_op_PartSelect.i11.i64.i32.i32(i64 %ireg_V, i32 52, i32 62)

]]></Node>
<StgValue><ssdm name="exp_tmp_V"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="52" op_0_bw="64">
<![CDATA[
_ifconv1:7  %tmp_31 = trunc i64 %ireg_V to i52

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:0  %tmp_4 = icmp eq i23 %loc_V_2, 0

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="12" op_0_bw="11">
<![CDATA[
_ifconv1:5  %tmp_6 = zext i11 %exp_tmp_V to i12

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:6  %exp_V = add i12 -1023, %tmp_6

]]></Node>
<StgValue><ssdm name="exp_V"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="53" op_0_bw="53" op_1_bw="1" op_2_bw="52">
<![CDATA[
_ifconv1:8  %tmp = call i53 @_ssdm_op_BitConcatenate.i53.i1.i52(i1 true, i52 %tmp_31)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="54" op_0_bw="53">
<![CDATA[
_ifconv1:9  %p_Result_32 = zext i53 %tmp to i54

]]></Node>
<StgValue><ssdm name="p_Result_32"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="313">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="isneg" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="54" op_0_bw="54" op_1_bw="54">
<![CDATA[
_ifconv1:10  %man_V_1 = sub i54 0, %p_Result_32

]]></Node>
<StgValue><ssdm name="man_V_1"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="54" op_0_bw="1" op_1_bw="54" op_2_bw="54">
<![CDATA[
_ifconv1:11  %man_V_2 = select i1 %isneg, i54 %man_V_1, i54 %p_Result_32

]]></Node>
<StgValue><ssdm name="man_V_2"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="63" op_1_bw="63">
<![CDATA[
_ifconv1:12  %tmp_7 = icmp eq i63 %tmp_29, 0

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:13  %F2 = sub i12 1075, %tmp_6

]]></Node>
<StgValue><ssdm name="F2"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:14  %tmp_8 = icmp sgt i12 %F2, 52

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:15  %tmp_9 = add i12 -52, %F2

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="12" op_0_bw="1" op_1_bw="12" op_2_bw="12">
<![CDATA[
_ifconv1:16  %sh_amt = select i1 %tmp_8, i12 %tmp_9, i12 %exp_V

]]></Node>
<StgValue><ssdm name="sh_amt"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:18  %tmp_10 = icmp eq i12 %exp_V, 0

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="104" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="12">
<![CDATA[
_ifconv1:17  %sh_amt_cast = sext i12 %sh_amt to i32

]]></Node>
<StgValue><ssdm name="sh_amt_cast"/></StgValue>
</operation>

<operation id="105" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="55" op_0_bw="54">
<![CDATA[
_ifconv1:19  %tmp_11 = sext i54 %man_V_2 to i55

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="106" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="1" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:20  %tmp_12 = icmp ult i12 %sh_amt, 54

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="107" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="12" op_1_bw="12">
<![CDATA[
_ifconv1:21  %tmp_13 = icmp ult i12 %sh_amt, 55

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="108" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="54" op_0_bw="32">
<![CDATA[
_ifconv1:22  %tmp_14 = zext i32 %sh_amt_cast to i54

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="109" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="54" op_0_bw="54" op_1_bw="54">
<![CDATA[
_ifconv1:23  %tmp_15 = ashr i54 %man_V_2, %tmp_14

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="110" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="55" op_0_bw="54">
<![CDATA[
_ifconv1:24  %tmp_16 = sext i54 %tmp_15 to i55

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="111" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="54" op_0_bw="1" op_1_bw="54" op_2_bw="54">
<![CDATA[
_ifconv1:25  %tmp_222_cast = select i1 %isneg, i54 -1, i54 0

]]></Node>
<StgValue><ssdm name="tmp_222_cast"/></StgValue>
</operation>

<operation id="112" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="55" op_0_bw="32">
<![CDATA[
_ifconv1:26  %tmp_17 = zext i32 %sh_amt_cast to i55

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="113" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:27  %tmp_18 = shl i55 %tmp_11, %tmp_17

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="114" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:28  %sel_tmp2 = xor i1 %tmp_7, true

]]></Node>
<StgValue><ssdm name="sel_tmp2"/></StgValue>
</operation>

<operation id="115" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:29  %sel_tmp3 = and i1 %tmp_10, %sel_tmp2

]]></Node>
<StgValue><ssdm name="sel_tmp3"/></StgValue>
</operation>

<operation id="116" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:30  %sel_tmp7_demorgan = or i1 %tmp_7, %tmp_10

]]></Node>
<StgValue><ssdm name="sel_tmp7_demorgan"/></StgValue>
</operation>

<operation id="117" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:31  %sel_tmp7 = xor i1 %sel_tmp7_demorgan, true

]]></Node>
<StgValue><ssdm name="sel_tmp7"/></StgValue>
</operation>

<operation id="118" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:32  %sel_tmp8 = and i1 %tmp_8, %sel_tmp7

]]></Node>
<StgValue><ssdm name="sel_tmp8"/></StgValue>
</operation>

<operation id="119" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:33  %sel_tmp9 = xor i1 %tmp_12, true

]]></Node>
<StgValue><ssdm name="sel_tmp9"/></StgValue>
</operation>

<operation id="120" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:34  %sel_tmp = and i1 %sel_tmp8, %sel_tmp9

]]></Node>
<StgValue><ssdm name="sel_tmp"/></StgValue>
</operation>

<operation id="121" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:35  %sel_tmp1 = and i1 %sel_tmp8, %tmp_12

]]></Node>
<StgValue><ssdm name="sel_tmp1"/></StgValue>
</operation>

<operation id="122" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:36  %sel_tmp22_demorgan = or i1 %sel_tmp7_demorgan, %tmp_8

]]></Node>
<StgValue><ssdm name="sel_tmp22_demorgan"/></StgValue>
</operation>

<operation id="123" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:37  %sel_tmp4 = xor i1 %sel_tmp22_demorgan, true

]]></Node>
<StgValue><ssdm name="sel_tmp4"/></StgValue>
</operation>

<operation id="124" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:38  %sel_tmp5 = and i1 %tmp_13, %sel_tmp4

]]></Node>
<StgValue><ssdm name="sel_tmp5"/></StgValue>
</operation>

<operation id="125" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="55" op_0_bw="1" op_1_bw="55" op_2_bw="55">
<![CDATA[
_ifconv1:39  %newSel = select i1 %sel_tmp5, i55 %tmp_18, i55 %tmp_16

]]></Node>
<StgValue><ssdm name="newSel"/></StgValue>
</operation>

<operation id="126" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:40  %or_cond = or i1 %sel_tmp5, %sel_tmp1

]]></Node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="127" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="54" op_0_bw="1" op_1_bw="54" op_2_bw="54">
<![CDATA[
_ifconv1:41  %newSel1 = select i1 %sel_tmp, i54 %tmp_222_cast, i54 %man_V_2

]]></Node>
<StgValue><ssdm name="newSel1"/></StgValue>
</operation>

<operation id="128" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="55" op_0_bw="54">
<![CDATA[
_ifconv1:42  %newSel28_cast = sext i54 %newSel1 to i55

]]></Node>
<StgValue><ssdm name="newSel28_cast"/></StgValue>
</operation>

<operation id="129" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:43  %or_cond1 = or i1 %sel_tmp, %sel_tmp3

]]></Node>
<StgValue><ssdm name="or_cond1"/></StgValue>
</operation>

<operation id="130" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="55" op_0_bw="1" op_1_bw="55" op_2_bw="55">
<![CDATA[
_ifconv1:44  %newSel2 = select i1 %or_cond, i55 %newSel, i55 %newSel28_cast

]]></Node>
<StgValue><ssdm name="newSel2"/></StgValue>
</operation>

<operation id="131" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv1:45  %or_cond2 = or i1 %or_cond, %or_cond1

]]></Node>
<StgValue><ssdm name="or_cond2"/></StgValue>
</operation>

<operation id="132" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="55" op_0_bw="1" op_1_bw="55" op_2_bw="55">
<![CDATA[
_ifconv1:46  %t_V = select i1 %or_cond2, i55 %newSel2, i55 0

]]></Node>
<StgValue><ssdm name="t_V"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="133" st_id="4" stage="54" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="134" st_id="5" stage="53" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="135" st_id="6" stage="52" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="136" st_id="7" stage="51" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="137" st_id="8" stage="50" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="138" st_id="9" stage="49" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="139" st_id="10" stage="48" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="140" st_id="11" stage="47" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="141" st_id="12" stage="46" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="142" st_id="13" stage="45" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="143" st_id="14" stage="44" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="144" st_id="15" stage="43" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="145" st_id="16" stage="42" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="146" st_id="17" stage="41" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="147" st_id="18" stage="40" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="148" st_id="19" stage="39" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="149" st_id="20" stage="38" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="150" st_id="21" stage="37" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="151" st_id="22" stage="36" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="152" st_id="23" stage="35" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="153" st_id="24" stage="34" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="154" st_id="25" stage="33" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="155" st_id="26" stage="32" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="156" st_id="27" stage="31" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="157" st_id="28" stage="30" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="158" st_id="29" stage="29" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="159" st_id="30" stage="28" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="160" st_id="31" stage="27" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="161" st_id="32" stage="26" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="162" st_id="33" stage="25" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="163" st_id="34" stage="24" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="164" st_id="35" stage="23" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="36" st_id="36">

<operation id="165" st_id="36" stage="22" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="37" st_id="37">

<operation id="166" st_id="37" stage="21" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="38" st_id="38">

<operation id="167" st_id="38" stage="20" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="39" st_id="39">

<operation id="168" st_id="39" stage="19" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="40" st_id="40">

<operation id="169" st_id="40" stage="18" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="41" st_id="41">

<operation id="170" st_id="41" stage="17" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="42" st_id="42">

<operation id="171" st_id="42" stage="16" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="43" st_id="43">

<operation id="172" st_id="43" stage="15" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="44" st_id="44">

<operation id="173" st_id="44" stage="14" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="45" st_id="45">

<operation id="174" st_id="45" stage="13" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="46" st_id="46">

<operation id="175" st_id="46" stage="12" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="47" st_id="47">

<operation id="176" st_id="47" stage="11" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="48" st_id="48">

<operation id="177" st_id="48" stage="10" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="49" st_id="49">

<operation id="178" st_id="49" stage="9" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="50" st_id="50">

<operation id="179" st_id="50" stage="8" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="51" st_id="51">

<operation id="180" st_id="51" stage="7" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="52" st_id="52">

<operation id="181" st_id="52" stage="6" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="53" st_id="53">

<operation id="182" st_id="53" stage="5" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="54" st_id="54">

<operation id="183" st_id="54" stage="4" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="55" st_id="55">

<operation id="184" st_id="55" stage="3" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="56" st_id="56">

<operation id="185" st_id="56" stage="2" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>
</state>

<state id="57" st_id="57">

<operation id="186" st_id="57" stage="1" lat="54">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:47  %z_V = call fastcc i55 @doublecordic_apfixed(i55 %t_V) nounwind

]]></Node>
<StgValue><ssdm name="z_V"/></StgValue>
</operation>

<operation id="187" st_id="57" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv1:48  %tmp_19 = icmp eq i55 %z_V, 0

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="188" st_id="57" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv25:1  %tmp_20 = sub nsw i55 0, %z_V

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>
</state>

<state id="58" st_id="58">

<operation id="189" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv1:49  br i1 %tmp_19, label %._crit_edge38_ifconv, label %_ifconv25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="55" op_2_bw="32">
<![CDATA[
_ifconv25:0  %is_neg = call i1 @_ssdm_op_BitSelect.i1.i55.i32(i55 %z_V, i32 54)

]]></Node>
<StgValue><ssdm name="is_neg"/></StgValue>
</operation>

<operation id="191" st_id="58" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="55" op_0_bw="1" op_1_bw="55" op_2_bw="55">
<![CDATA[
_ifconv25:2  %p_Val2_28 = select i1 %is_neg, i55 %tmp_20, i55 %z_V

]]></Node>
<StgValue><ssdm name="p_Val2_28"/></StgValue>
</operation>

<operation id="192" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="55" op_0_bw="55" op_1_bw="55" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv25:3  %p_Result_33 = call i55 @llvm.part.select.i55(i55 %p_Val2_28, i32 54, i32 0) nounwind

]]></Node>
<StgValue><ssdm name="p_Result_33"/></StgValue>
</operation>

<operation id="193" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="64" op_0_bw="64" op_1_bw="9" op_2_bw="55">
<![CDATA[
_ifconv25:4  %p_Result_34 = call i64 @_ssdm_op_BitConcatenate.i64.i9.i55(i9 -1, i55 %p_Result_33)

]]></Node>
<StgValue><ssdm name="p_Result_34"/></StgValue>
</operation>

<operation id="194" st_id="58" stage="1" lat="1">
<core>CTTZ</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="1">
<![CDATA[
_ifconv25:5  %tmp_21 = call i64 @llvm.cttz.i64(i64 %p_Result_34, i1 true) nounwind

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="195" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="64">
<![CDATA[
_ifconv25:6  %num_zeros = trunc i64 %tmp_21 to i32

]]></Node>
<StgValue><ssdm name="num_zeros"/></StgValue>
</operation>

<operation id="196" st_id="58" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv25:7  %msb_idx = sub nsw i32 54, %num_zeros

]]></Node>
<StgValue><ssdm name="msb_idx"/></StgValue>
</operation>

<operation id="197" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="31" op_0_bw="32">
<![CDATA[
_ifconv25:8  %tmp_34 = trunc i32 %msb_idx to i31

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="198" st_id="58" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv25:9  %tmp_35 = call i1 @_ssdm_op_BitSelect.i1.i32.i32(i32 %msb_idx, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>
</state>

<state id="59" st_id="59">

<operation id="199" st_id="59" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="31" op_0_bw="1" op_1_bw="31" op_2_bw="31">
<![CDATA[
_ifconv25:10  %msb_idx_1 = select i1 %tmp_35, i31 0, i31 %tmp_34

]]></Node>
<StgValue><ssdm name="msb_idx_1"/></StgValue>
</operation>

<operation id="200" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="32" op_0_bw="31">
<![CDATA[
_ifconv25:11  %msb_idx_3_cast = zext i31 %msb_idx_1 to i32

]]></Node>
<StgValue><ssdm name="msb_idx_3_cast"/></StgValue>
</operation>

<operation id="201" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="26" op_0_bw="26" op_1_bw="31" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv25:12  %tmp_36 = call i26 @_ssdm_op_PartSelect.i26.i31.i32.i32(i31 %msb_idx_1, i32 5, i32 30)

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="202" st_id="59" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="26" op_1_bw="26">
<![CDATA[
_ifconv25:13  %icmp = icmp eq i26 %tmp_36, 0

]]></Node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="203" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="55">
<![CDATA[
_ifconv25:14  %tmp32_V = trunc i55 %p_Val2_28 to i32

]]></Node>
<StgValue><ssdm name="tmp32_V"/></StgValue>
</operation>

<operation id="204" st_id="59" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv25:15  %tmp_22 = sub nsw i32 31, %msb_idx_3_cast

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="205" st_id="59" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv25:16  %tmp32_V_1 = shl i32 %tmp32_V, %tmp_22

]]></Node>
<StgValue><ssdm name="tmp32_V_1"/></StgValue>
</operation>

<operation id="206" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="6" op_0_bw="31">
<![CDATA[
_ifconv25:17  %tmp_38 = trunc i31 %msb_idx_1 to i6

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="207" st_id="59" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
_ifconv25:18  %tmp_39 = add i6 -31, %tmp_38

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="208" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="55" op_0_bw="6">
<![CDATA[
_ifconv25:19  %tmp_40 = zext i6 %tmp_39 to i55

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="209" st_id="59" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="55" op_0_bw="55" op_1_bw="55">
<![CDATA[
_ifconv25:20  %tmp_41 = lshr i55 %p_Val2_28, %tmp_40

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="210" st_id="59" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="55">
<![CDATA[
_ifconv25:21  %tmp32_V_2 = trunc i55 %tmp_41 to i32

]]></Node>
<StgValue><ssdm name="tmp32_V_2"/></StgValue>
</operation>

<operation id="211" st_id="59" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv25:22  %tmp32_V_3 = select i1 %icmp, i32 %tmp32_V_1, i32 %tmp32_V_2

]]></Node>
<StgValue><ssdm name="tmp32_V_3"/></StgValue>
</operation>
</state>

<state id="60" st_id="60">

<operation id="212" st_id="60" stage="6" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>
</state>

<state id="61" st_id="61">

<operation id="213" st_id="61" stage="5" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>
</state>

<state id="62" st_id="62">

<operation id="214" st_id="62" stage="4" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>
</state>

<state id="63" st_id="63">

<operation id="215" st_id="63" stage="3" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>
</state>

<state id="64" st_id="64">

<operation id="216" st_id="64" stage="2" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>
</state>

<state id="65" st_id="65">

<operation id="217" st_id="65" stage="1" lat="6">
<core>Int2Float</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:23  %f_1 = uitofp i32 %tmp32_V_3 to float

]]></Node>
<StgValue><ssdm name="f_1"/></StgValue>
</operation>

<operation id="218" st_id="65" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:24  %tmp32_V_6 = bitcast float %f_1 to i32

]]></Node>
<StgValue><ssdm name="tmp32_V_6"/></StgValue>
</operation>

<operation id="219" st_id="65" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv25:25  %p_Result_5 = call i8 @_ssdm_op_PartSelect.i8.i32.i32.i32(i32 %tmp32_V_6, i32 23, i32 30)

]]></Node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="220" st_id="65" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv25:26  %tmp_23 = icmp ne i8 %p_Result_5, -98

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="221" st_id="65" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:1  %p_s = select i1 %tmp_4, float 0x3FF921FB60000000, float 0x7FFFFFFFE0000000

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="222" st_id="65" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge38_ifconv

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="66" st_id="66">

<operation id="223" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="8" op_0_bw="32">
<![CDATA[
_ifconv25:27  %tmp_43 = trunc i32 %msb_idx to i8

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="224" st_id="66" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
_ifconv25:28  %tmp27_cast_cast = select i1 %tmp_23, i8 76, i8 75

]]></Node>
<StgValue><ssdm name="tmp27_cast_cast"/></StgValue>
</operation>

<operation id="225" st_id="66" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv25:29  %p_Repl2_46_trunc = add i8 %tmp_43, %tmp27_cast_cast

]]></Node>
<StgValue><ssdm name="p_Repl2_46_trunc"/></StgValue>
</operation>

<operation id="226" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="9" op_0_bw="9" op_1_bw="1" op_2_bw="8">
<![CDATA[
_ifconv25:30  %tmp_24 = call i9 @_ssdm_op_BitConcatenate.i9.i1.i8(i1 %is_neg, i8 %p_Repl2_46_trunc)

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="227" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="9" op_3_bw="32" op_4_bw="32">
<![CDATA[
_ifconv25:31  %p_Result_35 = call i32 @_ssdm_op_PartSet.i32.i32.i9.i32.i32(i32 %tmp32_V_6, i9 %tmp_24, i32 23, i32 31)

]]></Node>
<StgValue><ssdm name="p_Result_35"/></StgValue>
</operation>

<operation id="228" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32">
<![CDATA[
_ifconv25:32  %f = bitcast i32 %p_Result_35 to float

]]></Node>
<StgValue><ssdm name="f"/></StgValue>
</operation>

<operation id="229" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="tmp_s" val="0"/>
<literal name="tmp_1" val="0"/>
<literal name="tmp_2" val="0"/>
<literal name="tmp_3" val="0"/>
<literal name="tmp_27" val="0"/>
<literal name="tmp_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="0">
<![CDATA[
_ifconv25:33  br label %._crit_edge38_ifconv

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="230" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="21">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32">
<![CDATA[
._crit_edge38_ifconv:0  %out_5 = phi float [ 0.000000e+00, %0 ], [ %out_1, %1 ], [ %f, %_ifconv25 ], [ 0.000000e+00, %_ifconv1 ], [ 0x7FFFFFFFE0000000, %_ifconv ], [ %p_s, %3 ], [ 0x7FFFFFFFE0000000, %4 ]

]]></Node>
<StgValue><ssdm name="out_5"/></StgValue>
</operation>

<operation id="231" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="316">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="32">
<![CDATA[
._crit_edge38_ifconv:1  %out_to_int = bitcast float %out_5 to i32

]]></Node>
<StgValue><ssdm name="out_to_int"/></StgValue>
</operation>

<operation id="232" st_id="66" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="315">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge38_ifconv:2  %out_neg = xor i32 %out_to_int, -2147483648

]]></Node>
<StgValue><ssdm name="out_neg"/></StgValue>
</operation>

<operation id="233" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="314">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="32" op_0_bw="32">
<![CDATA[
._crit_edge38_ifconv:3  %out = bitcast i32 %out_neg to float

]]></Node>
<StgValue><ssdm name="out"/></StgValue>
</operation>

<operation id="234" st_id="66" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="21">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
._crit_edge38_ifconv:4  %out_2 = select i1 %p_Result_s, float %out, float %out_5

]]></Node>
<StgValue><ssdm name="out_2"/></StgValue>
</operation>

<operation id="235" st_id="66" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="21">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="0" op_0_bw="32">
<![CDATA[
._crit_edge38_ifconv:5  ret float %out_2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
