TimeQuest Timing Analyzer report for atividade3
Sat Aug 26 17:40:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'SW[17]'
 24. Fast Model Hold: 'SW[17]'
 25. Fast Model Minimum Pulse Width: 'SW[17]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; atividade3                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.86 MHz ; 103.86 MHz      ; SW[17]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -8.628 ; -346.122      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -213.222             ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                           ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -8.628 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.987      ;
; -8.614 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.973      ;
; -8.612 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.648      ;
; -8.598 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.634      ;
; -8.505 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.826      ;
; -8.491 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.812      ;
; -8.489 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.848      ;
; -8.481 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.517      ;
; -8.475 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.834      ;
; -8.467 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.503      ;
; -8.456 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.777      ;
; -8.442 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.763      ;
; -8.312 ; cacheL1:cache|validades[2] ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.606      ; 9.954      ;
; -8.302 ; cacheL1:cache|validades[2] ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.606      ; 9.944      ;
; -8.256 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.908      ;
; -8.246 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.898      ;
; -8.228 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.587      ;
; -8.228 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.351      ;
; -8.219 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.578      ;
; -8.218 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.341      ;
; -8.212 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.248      ;
; -8.203 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.239      ;
; -8.180 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.533      ;
; -8.170 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.523      ;
; -8.165 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.604      ; 9.805      ;
; -8.155 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.604      ; 9.795      ;
; -8.128 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.769      ;
; -8.120 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.772      ;
; -8.118 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.759      ;
; -8.115 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.468      ;
; -8.110 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.762      ;
; -8.105 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.458      ;
; -8.105 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.426      ;
; -8.096 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.417      ;
; -8.095 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.218      ;
; -8.094 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.217      ;
; -8.089 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.448      ;
; -8.085 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.208      ;
; -8.084 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.207      ;
; -8.081 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.117      ;
; -8.080 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.439      ;
; -8.072 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 9.108      ;
; -8.056 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.377      ;
; -8.047 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 9.368      ;
; -8.029 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.382      ;
; -8.019 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.372      ;
; -7.990 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.631      ;
; -7.980 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.621      ;
; -7.969 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.322      ;
; -7.965 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.617      ;
; -7.959 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.312      ;
; -7.955 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.607      ;
; -7.953 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.076      ;
; -7.943 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 9.066      ;
; -7.912 ; cacheL1:cache|validades[2] ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.606      ; 9.554      ;
; -7.907 ; cacheL1:cache|validades[2] ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.606      ; 9.549      ;
; -7.856 ; cacheL1:cache|tags[0][4]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.979      ;
; -7.856 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.508      ;
; -7.851 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.503      ;
; -7.846 ; cacheL1:cache|tags[0][4]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.969      ;
; -7.829 ; cacheL1:cache|tags[3][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.481      ;
; -7.828 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.951      ;
; -7.823 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.946      ;
; -7.819 ; cacheL1:cache|tags[3][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.471      ;
; -7.780 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.133      ;
; -7.777 ; cacheL1:cache|lrus[3][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 8.813      ;
; -7.775 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.128      ;
; -7.765 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.604      ; 9.405      ;
; -7.763 ; cacheL1:cache|lrus[3][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 8.799      ;
; -7.760 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.604      ; 9.400      ;
; -7.739 ; cacheL1:cache|tags[1][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.380      ;
; -7.729 ; cacheL1:cache|tags[1][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.370      ;
; -7.728 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.369      ;
; -7.723 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.364      ;
; -7.720 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.372      ;
; -7.715 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.068      ;
; -7.715 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.367      ;
; -7.710 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 9.063      ;
; -7.695 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.818      ;
; -7.694 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.817      ;
; -7.690 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.813      ;
; -7.689 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.812      ;
; -7.675 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 9.034      ;
; -7.659 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 8.695      ;
; -7.629 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 8.982      ;
; -7.624 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 8.977      ;
; -7.604 ; cacheL1:cache|tags[1][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.245      ;
; -7.600 ; cacheL1:cache|lrus[3][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 8.636      ;
; -7.594 ; cacheL1:cache|tags[1][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.235      ;
; -7.590 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.231      ;
; -7.586 ; cacheL1:cache|lrus[3][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 8.622      ;
; -7.585 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.605      ; 9.226      ;
; -7.569 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 8.922      ;
; -7.565 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.217      ;
; -7.564 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.317      ; 8.917      ;
; -7.560 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.616      ; 9.212      ;
; -7.553 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.676      ;
; -7.552 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.285      ; 8.873      ;
; -7.548 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.087      ; 8.671      ;
; -7.536 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.323      ; 8.895      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                                                                                        ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cacheL1:cache|dirty[2]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cacheL1:cache|validades[2]     ; cacheL1:cache|validades[2]                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.426 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 1.322      ;
; 0.436 ; cacheL1:cache|tags[1][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 1.332      ;
; 0.582 ; cacheL1:cache|tags[3][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.641      ; 1.489      ;
; 0.627 ; cacheL1:cache|validades[2]     ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 1.523      ;
; 0.678 ; cacheL1:cache|tags[3][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.639      ; 1.583      ;
; 0.780 ; cacheL1:cache|tags[1][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.628      ; 1.674      ;
; 0.791 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.057      ;
; 0.819 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.085      ;
; 0.891 ; cacheL1:cache|miss_aux         ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 1.787      ;
; 0.914 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty_out                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.180      ;
; 0.972 ; cacheL1:cache|dirty[2]         ; cacheL1:cache|dirty_out                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.238      ;
; 0.981 ; cacheL1:cache|tags[2][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 1.876      ;
; 1.070 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lru_out[0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.336      ;
; 1.087 ; cacheL1:cache|miss_aux         ; cacheL1:cache|validades[2]                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.353      ;
; 1.138 ; cacheL1:cache|tags[1][1]       ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 2.034      ;
; 1.147 ; cacheL1:cache|tags[1][2]       ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 2.043      ;
; 1.165 ; cacheL1:cache|tags[0][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.110      ; 1.541      ;
; 1.210 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.641      ; 2.117      ;
; 1.219 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.485      ;
; 1.304 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.199      ;
; 1.311 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.631      ; 2.208      ;
; 1.311 ; cacheL1:cache|miss_aux         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.631      ; 2.208      ;
; 1.311 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.631      ; 2.208      ;
; 1.311 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.631      ; 2.208      ;
; 1.311 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.631      ; 2.208      ;
; 1.382 ; cacheL1:cache|tags[2][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.340      ; 1.988      ;
; 1.424 ; cacheL1:cache|aux_dirty        ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.690      ;
; 1.427 ; cacheL1:cache|tags[0][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.112      ; 1.805      ;
; 1.454 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.720      ;
; 1.471 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.738      ;
; 1.486 ; cacheL1:cache|tags[3][2]       ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.641      ; 2.393      ;
; 1.549 ; cacheL1:cache|tags[0][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.112      ; 1.927      ;
; 1.606 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.873      ;
; 1.609 ; cacheL1:cache|lrus[1][0]       ; cacheL1:cache|lrus[1][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.875      ;
; 1.618 ; cacheL1:cache|tag_dirty_out[3] ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ; SW[17]       ; SW[17]      ; 0.000        ; -0.016     ; 1.836      ;
; 1.631 ; cacheL1:cache|lrus[2][1]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.897      ;
; 1.654 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.526      ;
; 1.680 ; cacheL1:cache|i[1]             ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[17]       ; SW[17]      ; 0.000        ; 0.024      ; 1.938      ;
; 1.685 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.557      ;
; 1.689 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.289      ; 2.244      ;
; 1.689 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.289      ; 2.244      ;
; 1.689 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.289      ; 2.244      ;
; 1.689 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.289      ; 2.244      ;
; 1.700 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.968      ;
; 1.704 ; cacheL1:cache|i[0]             ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; 0.024      ; 1.962      ;
; 1.722 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.010     ; 1.978      ;
; 1.722 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.010     ; 1.978      ;
; 1.722 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.010     ; 1.978      ;
; 1.722 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.010     ; 1.978      ;
; 1.722 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.010     ; 1.978      ;
; 1.728 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.995      ;
; 1.728 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.995      ;
; 1.728 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.995      ;
; 1.728 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.995      ;
; 1.728 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.995      ;
; 1.736 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.608      ;
; 1.750 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.605      ; 2.621      ;
; 1.750 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.605      ; 2.621      ;
; 1.774 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.040      ;
; 1.777 ; cacheL1:cache|miss_aux         ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 2.673      ;
; 1.779 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.045      ;
; 1.835 ; cacheL1:cache|tags[3][1]       ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.641      ; 2.742      ;
; 1.836 ; cacheL1:cache|miss_aux         ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.630      ; 2.732      ;
; 1.842 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.737      ;
; 1.850 ; cacheL1:cache|dirty_ctr_out    ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ; SW[17]       ; SW[17]      ; 0.000        ; -0.018     ; 2.066      ;
; 1.857 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.616      ; 2.739      ;
; 1.857 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.616      ; 2.739      ;
; 1.871 ; cacheL1:cache|wren_cache       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ; SW[17]       ; SW[17]      ; 0.000        ; 0.024      ; 2.129      ;
; 1.872 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.778      ;
; 1.880 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.786      ;
; 1.880 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.775      ;
; 1.888 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.783      ;
; 1.909 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.175      ;
; 1.914 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.180      ;
; 1.920 ; cacheL1:cache|tags[0][4]       ; cacheL1:cache|lrus[0][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.236     ; 1.950      ;
; 1.941 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.847      ;
; 1.946 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.852      ;
; 1.949 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.844      ;
; 1.950 ; cacheL1:cache|lrus[2][1]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.216      ;
; 1.954 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.849      ;
; 1.955 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.861      ;
; 1.956 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.640      ; 2.862      ;
; 1.964 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.629      ; 2.859      ;
; 1.985 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 2.252      ;
; 1.987 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[0]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.253      ;
; 1.995 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|miss_aux                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.010      ; 2.271      ;
; 2.003 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|miss_aux                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; -0.001     ; 2.268      ;
; 2.017 ; cacheL1:cache|tags[0][3]       ; cacheL1:cache|lrus[0][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.236     ; 2.047      ;
; 2.031 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[0]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.297      ;
; 2.035 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 2.301      ;
; 2.041 ; cacheL1:cache|tag_dirty_out[4] ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ; SW[17]       ; SW[17]      ; 0.000        ; -0.018     ; 2.257      ;
; 2.054 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.926      ;
; 2.054 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.926      ;
; 2.066 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|validades[2]                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.010      ; 2.342      ;
; 2.073 ; cacheL1:cache|validades[2]     ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.606      ; 2.945      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg1           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg1           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg2           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg2           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg1            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg1            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg2            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg2            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg3            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg3            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg4            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg4            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg5            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg5            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg6            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg6            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg7            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg7            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a1~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a1~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a2~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a2~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a3~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a3~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a4~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a4~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a5~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a5~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a6~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a6~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a7~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a7~porta_memory_reg0            ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|aux_dirty                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|aux_dirty                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty_ctr_out                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty_ctr_out                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty_out                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty_out                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|i[0]                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|i[0]                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|i[1]                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[17]     ; 9.857 ; 9.857 ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 1.594 ; 1.594 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 1.429 ; 1.429 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 1.350 ; 1.350 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.667 ; 0.667 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.995 ; 0.995 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 1.241 ; 1.241 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 1.443 ; 1.443 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.733 ; 1.733 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 9.768 ; 9.768 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 9.857 ; 9.857 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 9.117 ; 9.117 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 8.829 ; 8.829 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 9.113 ; 9.113 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 5.801 ; 5.801 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.437  ; 0.437  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -1.325 ; -1.325 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -1.160 ; -1.160 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -1.081 ; -1.081 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.398 ; -0.398 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.726 ; -0.726 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; -0.972 ; -0.972 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -1.174 ; -1.174 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -1.464 ; -1.464 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.550 ; -0.550 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.436 ; -0.436 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.413  ; 0.413  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.437  ; 0.437  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.415  ; 0.415  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -2.898 ; -2.898 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 25.374 ; 25.374 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 25.343 ; 25.343 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 25.349 ; 25.349 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 25.612 ; 25.612 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 27.755 ; 27.755 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 27.693 ; 27.693 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 27.755 ; 27.755 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 27.524 ; 27.524 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 26.850 ; 26.850 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 26.813 ; 26.813 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 26.216 ; 26.216 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 26.475 ; 26.475 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 8.216  ; 8.216  ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 8.094  ; 8.094  ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 8.055  ; 8.055  ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 8.064  ; 8.064  ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 7.319  ; 7.319  ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 8.216  ; 8.216  ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 7.358  ; 7.358  ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.180  ; 9.180  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 8.975  ; 8.975  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.180  ; 9.180  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 8.485  ; 8.485  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 10.014 ; 10.014 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 10.047 ; 10.047 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 10.017 ; 10.017 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 10.014 ; 10.014 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 10.280 ; 10.280 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 10.291 ; 10.291 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 10.290 ; 10.290 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 10.288 ; 10.288 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 12.515 ; 12.515 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 13.968 ; 13.968 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 14.029 ; 14.029 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 13.799 ; 13.799 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 13.125 ; 13.125 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 13.087 ; 13.087 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 12.515 ; 12.515 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 12.774 ; 12.774 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 7.319  ; 7.319  ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 7.953  ; 7.953  ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 7.913  ; 7.913  ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 7.923  ; 7.923  ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 7.319  ; 7.319  ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 8.106  ; 8.106  ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 7.358  ; 7.358  ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 8.485  ; 8.485  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 8.975  ; 8.975  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.180  ; 9.180  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 8.485  ; 8.485  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -3.198 ; -133.840      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 0.171 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -213.222             ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                           ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.198 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.383      ;
; -3.188 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.373      ;
; -3.143 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.175      ;
; -3.133 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.165      ;
; -3.115 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.300      ;
; -3.105 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.290      ;
; -3.105 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.260      ;
; -3.095 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.250      ;
; -3.092 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.124      ;
; -3.089 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.244      ;
; -3.082 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.114      ;
; -3.079 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.234      ;
; -3.072 ; cacheL1:cache|validades[2] ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.382      ;
; -3.063 ; cacheL1:cache|validades[2] ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.373      ;
; -3.030 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.215      ;
; -3.024 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.209      ;
; -3.021 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.100      ;
; -3.012 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.091      ;
; -3.008 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.327      ;
; -2.999 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.318      ;
; -2.990 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.300      ;
; -2.985 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.166      ;
; -2.981 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.291      ;
; -2.976 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.157      ;
; -2.975 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.007      ;
; -2.971 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.050      ;
; -2.969 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 4.001      ;
; -2.968 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.276      ;
; -2.962 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.041      ;
; -2.959 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.267      ;
; -2.955 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.274      ;
; -2.948 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.129      ;
; -2.948 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.129      ;
; -2.947 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.132      ;
; -2.946 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.265      ;
; -2.944 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.023      ;
; -2.941 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 4.126      ;
; -2.939 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.120      ;
; -2.939 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.120      ;
; -2.937 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.092      ;
; -2.935 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 4.014      ;
; -2.931 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.086      ;
; -2.924 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.956      ;
; -2.921 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.076      ;
; -2.918 ; cacheL1:cache|lrus[2][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.950      ;
; -2.917 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.098      ;
; -2.916 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.224      ;
; -2.915 ; cacheL1:cache|lrus[1][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 4.070      ;
; -2.908 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 4.089      ;
; -2.907 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.215      ;
; -2.904 ; cacheL1:cache|validades[2] ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.214      ;
; -2.899 ; cacheL1:cache|validades[2] ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.209      ;
; -2.889 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.968      ;
; -2.880 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.959      ;
; -2.868 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.187      ;
; -2.864 ; cacheL1:cache|tags[0][4]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.943      ;
; -2.859 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.178      ;
; -2.855 ; cacheL1:cache|tags[0][4]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.934      ;
; -2.853 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.932      ;
; -2.848 ; cacheL1:cache|tags[0][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.927      ;
; -2.840 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.159      ;
; -2.835 ; cacheL1:cache|tags[3][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.154      ;
; -2.822 ; cacheL1:cache|lrus[3][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.854      ;
; -2.822 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.132      ;
; -2.817 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.998      ;
; -2.817 ; cacheL1:cache|tags[2][4]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.278      ; 4.127      ;
; -2.816 ; cacheL1:cache|tags[3][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.135      ;
; -2.812 ; cacheL1:cache|lrus[3][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.844      ;
; -2.812 ; cacheL1:cache|tags[2][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.993      ;
; -2.807 ; cacheL1:cache|tags[3][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.126      ;
; -2.803 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.882      ;
; -2.800 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.108      ;
; -2.798 ; cacheL1:cache|tags[0][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.877      ;
; -2.795 ; cacheL1:cache|lrus[0][1]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 3.980      ;
; -2.795 ; cacheL1:cache|tags[1][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.103      ;
; -2.790 ; cacheL1:cache|tags[1][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.098      ;
; -2.787 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.106      ;
; -2.782 ; cacheL1:cache|tags[3][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.101      ;
; -2.781 ; cacheL1:cache|tags[1][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.089      ;
; -2.780 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.961      ;
; -2.780 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.961      ;
; -2.776 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.855      ;
; -2.775 ; cacheL1:cache|tags[2][0]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.956      ;
; -2.775 ; cacheL1:cache|tags[2][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.956      ;
; -2.771 ; cacheL1:cache|tags[0][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.850      ;
; -2.762 ; cacheL1:cache|tags[1][0]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.070      ;
; -2.753 ; cacheL1:cache|tags[1][0]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.061      ;
; -2.749 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.930      ;
; -2.748 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.056      ;
; -2.744 ; cacheL1:cache|tags[2][1]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.149      ; 3.925      ;
; -2.743 ; cacheL1:cache|tags[1][2]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.276      ; 4.051      ;
; -2.740 ; cacheL1:cache|lrus[2][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.772      ;
; -2.734 ; cacheL1:cache|lrus[3][1]   ; cacheL1:cache|lru_out[1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.766      ;
; -2.724 ; cacheL1:cache|lrus[3][1]   ; cacheL1:cache|lru_out[0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.000      ; 3.756      ;
; -2.721 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.800      ;
; -2.716 ; cacheL1:cache|tags[0][3]   ; cacheL1:cache|lrus[3][0] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.795      ;
; -2.712 ; cacheL1:cache|lrus[0][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.153      ; 3.897      ;
; -2.702 ; cacheL1:cache|lrus[1][0]   ; cacheL1:cache|lrus[2][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.123      ; 3.857      ;
; -2.700 ; cacheL1:cache|tags[3][0]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.287      ; 4.019      ;
; -2.696 ; cacheL1:cache|tags[0][4]   ; cacheL1:cache|lrus[3][1] ; SW[17]       ; SW[17]      ; 1.000        ; 0.047      ; 3.775      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                                                                                        ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.296      ; 0.619      ;
; 0.180 ; cacheL1:cache|tags[1][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.296      ; 0.628      ;
; 0.215 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cacheL1:cache|dirty[2]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cacheL1:cache|validades[2]     ; cacheL1:cache|validades[2]                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.268 ; cacheL1:cache|tags[3][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.307      ; 0.727      ;
; 0.272 ; cacheL1:cache|validades[2]     ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.297      ; 0.721      ;
; 0.274 ; cacheL1:cache|tags[3][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.304      ; 0.730      ;
; 0.320 ; cacheL1:cache|tags[1][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.293      ; 0.765      ;
; 0.372 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.383 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.535      ;
; 0.397 ; cacheL1:cache|miss_aux         ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.297      ; 0.846      ;
; 0.411 ; cacheL1:cache|tags[2][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 0.861      ;
; 0.426 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty_out                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.578      ;
; 0.461 ; cacheL1:cache|dirty[2]         ; cacheL1:cache|dirty_out                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.613      ;
; 0.464 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lru_out[0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.616      ;
; 0.499 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.307      ; 0.958      ;
; 0.504 ; cacheL1:cache|miss_aux         ; cacheL1:cache|validades[2]                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; cacheL1:cache|tags[0][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.064      ; 0.724      ;
; 0.509 ; cacheL1:cache|tags[1][2]       ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.296      ; 0.957      ;
; 0.509 ; cacheL1:cache|tags[1][1]       ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.296      ; 0.957      ;
; 0.540 ; cacheL1:cache|lrus[3][0]       ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.692      ;
; 0.605 ; cacheL1:cache|tags[2][3]       ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.166      ; 0.923      ;
; 0.617 ; cacheL1:cache|tags[0][4]       ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.067      ; 0.836      ;
; 0.632 ; cacheL1:cache|tags[3][2]       ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.307      ; 1.091      ;
; 0.638 ; cacheL1:cache|aux_dirty        ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 0.799      ;
; 0.674 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[3]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.121      ;
; 0.676 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[4]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 1.126      ;
; 0.676 ; cacheL1:cache|miss_aux         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 1.126      ;
; 0.676 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[2]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 1.126      ;
; 0.676 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 1.126      ;
; 0.676 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.298      ; 1.126      ;
; 0.696 ; cacheL1:cache|tags[0][0]       ; cacheL1:cache|tag_dirty_out[0]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.067      ; 0.915      ;
; 0.700 ; cacheL1:cache|tag_dirty_out[3] ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ; SW[17]       ; SW[17]      ; 0.000        ; 0.028      ; 0.866      ;
; 0.710 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 0.863      ;
; 0.727 ; cacheL1:cache|lrus[2][1]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.879      ;
; 0.730 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.160      ;
; 0.731 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.161      ;
; 0.753 ; cacheL1:cache|i[0]             ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; 0.041      ; 0.932      ;
; 0.754 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.184      ;
; 0.756 ; cacheL1:cache|lrus[1][0]       ; cacheL1:cache|lrus[1][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.908      ;
; 0.772 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.924      ;
; 0.775 ; cacheL1:cache|i[1]             ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ; SW[17]       ; SW[17]      ; 0.000        ; 0.041      ; 0.954      ;
; 0.776 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.928      ;
; 0.790 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.276      ; 1.218      ;
; 0.790 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.276      ; 1.218      ;
; 0.796 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.243      ;
; 0.806 ; cacheL1:cache|miss_aux         ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.297      ; 1.255      ;
; 0.819 ; cacheL1:cache|dirty_ctr_out    ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ; SW[17]       ; SW[17]      ; 0.000        ; 0.025      ; 0.982      ;
; 0.820 ; cacheL1:cache|miss_aux         ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.297      ; 1.269      ;
; 0.827 ; cacheL1:cache|wren_cache       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ; SW[17]       ; SW[17]      ; 0.000        ; 0.041      ; 1.006      ;
; 0.828 ; cacheL1:cache|tags[3][1]       ; cacheL1:cache|tag_dirty_out[1]                                                                                                    ; SW[17]       ; SW[17]      ; 0.000        ; 0.307      ; 1.287      ;
; 0.836 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.295      ;
; 0.840 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 0.992      ;
; 0.852 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.129      ; 1.133      ;
; 0.852 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.129      ; 1.133      ;
; 0.852 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.129      ; 1.133      ;
; 0.852 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.129      ; 1.133      ;
; 0.860 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.287      ; 1.299      ;
; 0.860 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.287      ; 1.299      ;
; 0.861 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|validade_out                                                                                                        ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.308      ;
; 0.863 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[2][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.015      ;
; 0.865 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.323      ;
; 0.869 ; cacheL1:cache|dirty[3]         ; cacheL1:cache|dirty_ctr_out                                                                                                       ; SW[17]       ; SW[17]      ; 0.000        ; 0.001      ; 1.022      ;
; 0.877 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[2]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.335      ;
; 0.880 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.338      ;
; 0.881 ; cacheL1:cache|tags[0][4]       ; cacheL1:cache|lrus[0][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.106     ; 0.927      ;
; 0.882 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.009     ; 1.025      ;
; 0.882 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.009     ; 1.025      ;
; 0.882 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.009     ; 1.025      ;
; 0.882 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.009     ; 1.025      ;
; 0.882 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[3][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.009     ; 1.025      ;
; 0.882 ; cacheL1:cache|lrus[2][1]       ; cacheL1:cache|lrus[2][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.034      ;
; 0.884 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][4]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][2]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.038      ;
; 0.884 ; cacheL1:cache|miss_aux         ; cacheL1:cache|tags[1][3]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.002      ; 1.038      ;
; 0.889 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.347      ;
; 0.889 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|aux_dirty                                                                                                           ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.336      ;
; 0.890 ; cacheL1:cache|tag_dirty_out[4] ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ; SW[17]       ; SW[17]      ; 0.000        ; 0.025      ; 1.053      ;
; 0.890 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lrus[2][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.320      ;
; 0.892 ; cacheL1:cache|tags[3][4]       ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.306      ; 1.350      ;
; 0.895 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lru_out[0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.325      ;
; 0.898 ; cacheL1:cache|miss_aux         ; cacheL1:cache|lru_out[1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.328      ;
; 0.899 ; cacheL1:cache|lrus[3][1]       ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.051      ;
; 0.900 ; cacheL1:cache|dirty[0]         ; cacheL1:cache|dirty[0]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.052      ;
; 0.904 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[3]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.351      ;
; 0.906 ; cacheL1:cache|tags[0][3]       ; cacheL1:cache|lrus[0][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; -0.106     ; 0.952      ;
; 0.910 ; cacheL1:cache|dirty[1]         ; cacheL1:cache|dirty[0]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.000      ; 1.062      ;
; 0.913 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|dirty[1]                                                                                                            ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.360      ;
; 0.915 ; cacheL1:cache|miss_aux         ; cacheL1:cache|i[0]                                                                                                                ; SW[17]       ; SW[17]      ; 0.000        ; 0.297      ; 1.364      ;
; 0.916 ; cacheL1:cache|tags[1][4]       ; cacheL1:cache|wren_cache                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.295      ; 1.363      ;
; 0.919 ; cacheL1:cache|validades[2]     ; cacheL1:cache|lrus[3][1]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.349      ;
; 0.922 ; cacheL1:cache|validades[2]     ; cacheL1:cache|lrus[3][0]                                                                                                          ; SW[17]       ; SW[17]      ; 0.000        ; 0.278      ; 1.352      ;
+-------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|memoriaCache:memoria|altsyncram:altsyncram_component|altsyncram_bhe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg0           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg1           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg1           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg2           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg2           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg3           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_address_reg4           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg1            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg1            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg2            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg2            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg3            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg3            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg4            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg4            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg5            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg5            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg6            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg6            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg7            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_datain_reg7            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a0~porta_we_reg                 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a1~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a1~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a2~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a2~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a3~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a3~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a4~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a4~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a5~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a5~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a6~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a6~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a7~porta_memory_reg0            ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; memoriaPrincipal:memoria|altsyncram:altsyncram_component|altsyncram_nof1:auto_generated|ram_block1a7~porta_memory_reg0            ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|aux_dirty                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|aux_dirty                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[0]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[1]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[2]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty[3]                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty_ctr_out                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty_ctr_out                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|dirty_out                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|dirty_out                                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|i[0]                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SW[17] ; Rise       ; cacheL1:cache|i[0]                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SW[17] ; Rise       ; cacheL1:cache|i[1]                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[17]     ; 4.299 ; 4.299 ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.645 ; 0.645 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.595 ; 0.595 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 0.544 ; 0.544 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.229 ; 0.229 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.386 ; 0.386 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 0.457 ; 0.457 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.561 ; 0.561 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.764 ; 0.764 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 4.226 ; 4.226 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 4.299 ; 4.299 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 3.888 ; 3.888 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 3.718 ; 3.718 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 3.842 ; 3.842 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.054 ; 3.054 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.305  ; 0.305  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.506 ; -0.506 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.456 ; -0.456 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.405 ; -0.405 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.090 ; -0.090 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.247 ; -0.247 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; -0.318 ; -0.318 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.422 ; -0.422 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -0.625 ; -0.625 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.271 ; -0.271 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.204 ; -0.204 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.239  ; 0.239  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.284  ; 0.284  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.305  ; 0.305  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.805 ; -1.805 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 12.426 ; 12.426 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 12.312 ; 12.312 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 12.280 ; 12.280 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 12.292 ; 12.292 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 12.426 ; 12.426 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 12.424 ; 12.424 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 12.421 ; 12.421 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 12.420 ; 12.420 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 13.441 ; 13.441 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 13.384 ; 13.384 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 13.441 ; 13.441 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 13.251 ; 13.251 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 12.988 ; 12.988 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 12.978 ; 12.978 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 12.731 ; 12.731 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 12.834 ; 12.834 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 4.254  ; 4.254  ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 4.212  ; 4.212  ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 4.152  ; 4.152  ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 4.182  ; 4.182  ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 3.845  ; 3.845  ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 4.254  ; 4.254  ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 3.885  ; 3.885  ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.738  ; 4.738  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.695  ; 4.695  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.738  ; 4.738  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.470  ; 4.470  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 5.073 ; 5.073 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 5.101 ; 5.101 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 5.073 ; 5.073 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 5.074 ; 5.074 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 5.208 ; 5.208 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 5.216 ; 5.216 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 5.212 ; 5.212 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 5.211 ; 5.211 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 6.187 ; 6.187 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 6.803 ; 6.803 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 6.857 ; 6.857 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 6.668 ; 6.668 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 6.406 ; 6.406 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 6.396 ; 6.396 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 6.187 ; 6.187 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 6.290 ; 6.290 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 3.845 ; 3.845 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 4.125 ; 4.125 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 4.094 ; 4.094 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 4.095 ; 4.095 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 3.845 ; 3.845 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 4.195 ; 4.195 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 3.885 ; 3.885 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.470 ; 4.470 ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.695 ; 4.695 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.738 ; 4.738 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.470 ; 4.470 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.628   ; 0.171 ; N/A      ; N/A     ; -2.000              ;
;  SW[17]          ; -8.628   ; 0.171 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -346.122 ; 0.0   ; 0.0      ; 0.0     ; -213.222            ;
;  SW[17]          ; -346.122 ; 0.000 ; N/A      ; N/A     ; -213.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; SW[17]     ; 9.857 ; 9.857 ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 1.594 ; 1.594 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 1.429 ; 1.429 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 1.350 ; 1.350 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.667 ; 0.667 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.995 ; 0.995 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; 1.241 ; 1.241 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 1.443 ; 1.443 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 1.733 ; 1.733 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 9.768 ; 9.768 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 9.857 ; 9.857 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 9.117 ; 9.117 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 8.829 ; 8.829 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 9.113 ; 9.113 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 5.801 ; 5.801 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.437  ; 0.437  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.506 ; -0.506 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.456 ; -0.456 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.405 ; -0.405 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; -0.090 ; -0.090 ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; -0.247 ; -0.247 ; Rise       ; SW[17]          ;
;  SW[5]    ; SW[17]     ; -0.318 ; -0.318 ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.422 ; -0.422 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -0.625 ; -0.625 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.271 ; -0.271 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.204 ; -0.204 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.413  ; 0.413  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.437  ; 0.437  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.415  ; 0.415  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -1.805 ; -1.805 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 25.374 ; 25.374 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 25.343 ; 25.343 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 25.349 ; 25.349 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 25.616 ; 25.616 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 25.612 ; 25.612 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 27.755 ; 27.755 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 27.693 ; 27.693 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 27.755 ; 27.755 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 27.524 ; 27.524 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 26.850 ; 26.850 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 26.813 ; 26.813 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 26.216 ; 26.216 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 26.475 ; 26.475 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 8.216  ; 8.216  ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 8.094  ; 8.094  ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 8.055  ; 8.055  ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 8.064  ; 8.064  ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 7.319  ; 7.319  ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 8.216  ; 8.216  ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 7.358  ; 7.358  ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 9.180  ; 9.180  ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 8.975  ; 8.975  ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 9.180  ; 9.180  ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 8.485  ; 8.485  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 5.073 ; 5.073 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 5.101 ; 5.101 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 5.073 ; 5.073 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 5.074 ; 5.074 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 5.208 ; 5.208 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 5.216 ; 5.216 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 5.212 ; 5.212 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 5.211 ; 5.211 ; Rise       ; SW[17]          ;
; HEX1[*]   ; SW[17]     ; 6.187 ; 6.187 ; Rise       ; SW[17]          ;
;  HEX1[0]  ; SW[17]     ; 6.803 ; 6.803 ; Rise       ; SW[17]          ;
;  HEX1[1]  ; SW[17]     ; 6.857 ; 6.857 ; Rise       ; SW[17]          ;
;  HEX1[2]  ; SW[17]     ; 6.668 ; 6.668 ; Rise       ; SW[17]          ;
;  HEX1[3]  ; SW[17]     ; 6.406 ; 6.406 ; Rise       ; SW[17]          ;
;  HEX1[4]  ; SW[17]     ; 6.396 ; 6.396 ; Rise       ; SW[17]          ;
;  HEX1[5]  ; SW[17]     ; 6.187 ; 6.187 ; Rise       ; SW[17]          ;
;  HEX1[6]  ; SW[17]     ; 6.290 ; 6.290 ; Rise       ; SW[17]          ;
; HEX7[*]   ; SW[17]     ; 3.845 ; 3.845 ; Rise       ; SW[17]          ;
;  HEX7[0]  ; SW[17]     ; 4.125 ; 4.125 ; Rise       ; SW[17]          ;
;  HEX7[2]  ; SW[17]     ; 4.094 ; 4.094 ; Rise       ; SW[17]          ;
;  HEX7[3]  ; SW[17]     ; 4.095 ; 4.095 ; Rise       ; SW[17]          ;
;  HEX7[4]  ; SW[17]     ; 3.845 ; 3.845 ; Rise       ; SW[17]          ;
;  HEX7[5]  ; SW[17]     ; 4.195 ; 4.195 ; Rise       ; SW[17]          ;
;  HEX7[6]  ; SW[17]     ; 3.885 ; 3.885 ; Rise       ; SW[17]          ;
; LEDR[*]   ; SW[17]     ; 4.470 ; 4.470 ; Rise       ; SW[17]          ;
;  LEDR[15] ; SW[17]     ; 4.695 ; 4.695 ; Rise       ; SW[17]          ;
;  LEDR[16] ; SW[17]     ; 4.738 ; 4.738 ; Rise       ; SW[17]          ;
;  LEDR[17] ; SW[17]     ; 4.470 ; 4.470 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 104659   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 104659   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 259   ; 259  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 153   ; 153  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 26 17:40:23 2023
Info: Command: quartus_sta atividade3 -c atividade3
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "atividade1" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity atividade1 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity atividade1 -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'atividade3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.628      -346.122 SW[17] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -213.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.198      -133.840 SW[17] 
Info (332146): Worst-case hold slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -213.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 4554 megabytes
    Info: Processing ended: Sat Aug 26 17:40:24 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


