index 10
DMU 50
input 2
output 2
instance 10
DMU   i1   i2   o1   o2   eff  err
  1   41   17   21   27    87    2
  2   21   46   39   34    66   12
  3   19   37   49   44    87   20
  4   34   38   35   34    79    6
  5   30   10   11   15    72    1
  6   49   45   40   41    75    6
  7   17   39   24   20    68    1
  8   36   19   34   38    72   18
  9   34   50   37   34    68    5
 10   40   22   24   27    68    6
 11   27   28   35   35    73   15
 12   44   43   41   41    74    9
 13   45   12   36   44    88   19
 14   14   32   36   33    69   17
 15   30   14   33   36    79   19
 16   15   36   45   39    91   16
 17   18   36   30   26    87    2
 18   13   46   40   34    62   16
 19   21   19   38   39    95   20
 20   15   13   13   13    81    2
 21   17   14   28   29    84   16
 22   16   24   28   26    99    6
 23   38   35   38   39    77   11
 24   13   29   26   22    92    3
 25   26   29   29   28    77    7
 26   23   24   27   27    73   10
 27   20   17   23   24    87    8
 28   48   37   42   44    90    6
 29   29   22   24   26    70    8
 30   34   32   45   45    83   18
 31   11   39   49   42    94   18
 32   29   36   35   34    68   12
 33   45   24   43   48    93   16
 34   11   11   10   10    62    3
 35   24   29   30   28    92    4
 36   25   17   27   29    85   11
 37   17   21   27   27    61   15
 38   42   15   21   27    81    4
 39   21   25   27   26    71   10
 40   17   19   21   21    99    3
 41   16   34   45   41    82   20
 42   39   38   33   33    68    7
 43   13   46   38   31    75    9
 44   33   17   21   25    87    3
 45   46   18   28   36    97    5
 46   26   45   42   38    68   14
 47   17   49   49   42    73   18
 48   25   34   44   42    87   16
 49   11   23   33   31    64   20
 50   26   33   20   19    62    1
