
 

** tomar en cuenta implementar un stack para hacer saltos de interrupciones y tambien implementar gpio
** terminar de ver todo el diagrama de tiempo de todos losboque conectados usando simulation xsim para entender antes de pasar para instrucciones de salto y pipeline en futuro
** pulir el procesador monociclo con caracteristicas de seguridad prototipo DO-254 friendly	
 
 **  incorporar un pipeline de 5 etapas **

15/12/025

	-videos sobre arquitectura RISCV

13/12/2025
 
        - complete las conexiones del cpu y agregue un zynq que servira como reloj(este cpu es uno sin saltos para tener solo instrucciones para el ALU) 
	- ejecute la simulacion con program_sin_saltos.mem la cual la lee la iROM 
        - cree una carpeta simulation donde guarde el archivo de simulacion tb_cpu_behav_iROM.wcfg. 


13/12/2025
 
        - complete las conexiones del cpu y agregue un zynq que servira como reloj(este cpu es uno sin saltos para tener solo instrucciones para el ALU) 
	- ejecute la simulacion con program_sin_saltos.mem la cual la lee la iROM 
        - cree una carpeta simulation donde guarde el archivo de simulacion tb_cpu_behav_iROM.wcfg. 

10/12/2025
 
        - siempre leer las ultimos archivos de conclusiones. 
	- separe de pluto la carpeta de CPU_N1/CPU_V1 a esta direccion /media/steckler/xilinx_linux/SDR_custom/SDR/Software para hacerlo mas corta la ubicacionese es el proyecto a seguir desarrollando 	    
	- interconecte todos los bloques de cada componente faltan algunos
	- observe que instrucciones tales como sumaa resta mult div las ejecuta el bloque alu pero store load jum etc las ejecutan otros bloque y eso crea los tres tipos de formatos R, I, S
	  alli intervienen multiplexores para emquetar registros en formatos diferentes y ejecutar la accion    

  
02/12/2025 David Steckler

	-Cree otro proyecto llamado CPU_N1 en /media/steckler/xilinx_linux/SDR_custom/SDR/Software/plutosdr-fw/hdl/projects/CPU_N1/CPU_V1 el cual es solo el procesador para
 	 hacerle una simulacion falta interconectarlo y simularlo. 

01/12/2025 David Steckler


	-Adicione un procesador al BD, sin pipeline , sin FSM sin estados porque es mono-ciclo.interconectado a pluto- 
	-Cree una carpeta  llamada "Procesador" en /media/steckler/xilinx_linux/SDR_custom/SDR/Software/plutosdr-fw/hdl/projects/pluto donde estan todos los documentos de 
  	 el procesador.
