TimeQuest Timing Analyzer report for data_path
Fri Nov  4 17:11:10 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'alu_op[1]'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Setup: 'enable_pe'
 15. Slow 1200mV 85C Model Setup: 'memWrite'
 16. Slow 1200mV 85C Model Setup: 'se_6_16'
 17. Slow 1200mV 85C Model Setup: 'se_9_16'
 18. Slow 1200mV 85C Model Setup: 'memRead'
 19. Slow 1200mV 85C Model Hold: 'memRead'
 20. Slow 1200mV 85C Model Hold: 'memWrite'
 21. Slow 1200mV 85C Model Hold: 'clock'
 22. Slow 1200mV 85C Model Hold: 'se_9_16'
 23. Slow 1200mV 85C Model Hold: 'se_6_16'
 24. Slow 1200mV 85C Model Hold: 'enable_pe'
 25. Slow 1200mV 85C Model Hold: 'alu_op[1]'
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'alu_op[1]'
 34. Slow 1200mV 0C Model Setup: 'clock'
 35. Slow 1200mV 0C Model Setup: 'enable_pe'
 36. Slow 1200mV 0C Model Setup: 'memWrite'
 37. Slow 1200mV 0C Model Setup: 'se_9_16'
 38. Slow 1200mV 0C Model Setup: 'se_6_16'
 39. Slow 1200mV 0C Model Setup: 'memRead'
 40. Slow 1200mV 0C Model Hold: 'memRead'
 41. Slow 1200mV 0C Model Hold: 'memWrite'
 42. Slow 1200mV 0C Model Hold: 'clock'
 43. Slow 1200mV 0C Model Hold: 'se_9_16'
 44. Slow 1200mV 0C Model Hold: 'se_6_16'
 45. Slow 1200mV 0C Model Hold: 'enable_pe'
 46. Slow 1200mV 0C Model Hold: 'alu_op[1]'
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'alu_op[1]'
 54. Fast 1200mV 0C Model Setup: 'clock'
 55. Fast 1200mV 0C Model Setup: 'enable_pe'
 56. Fast 1200mV 0C Model Setup: 'memWrite'
 57. Fast 1200mV 0C Model Setup: 'se_6_16'
 58. Fast 1200mV 0C Model Setup: 'se_9_16'
 59. Fast 1200mV 0C Model Setup: 'memRead'
 60. Fast 1200mV 0C Model Hold: 'memRead'
 61. Fast 1200mV 0C Model Hold: 'clock'
 62. Fast 1200mV 0C Model Hold: 'se_9_16'
 63. Fast 1200mV 0C Model Hold: 'se_6_16'
 64. Fast 1200mV 0C Model Hold: 'memWrite'
 65. Fast 1200mV 0C Model Hold: 'enable_pe'
 66. Fast 1200mV 0C Model Hold: 'alu_op[1]'
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths Summary
 79. Clock Status Summary
 80. Unconstrained Input Ports
 81. Unconstrained Output Ports
 82. Unconstrained Input Ports
 83. Unconstrained Output Ports
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; data_path                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; alu_op[1]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { alu_op[1] } ;
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }     ;
; enable_pe  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enable_pe } ;
; memRead    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memRead }   ;
; memWrite   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memWrite }  ;
; se_6_16    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { se_6_16 }   ;
; se_9_16    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { se_9_16 }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 150.92 MHz ; 150.92 MHz      ; clock      ;                                                               ;
; 433.65 MHz ; 250.0 MHz       ; memWrite   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; alu_op[1] ; -7.995 ; -15.960        ;
; clock     ; -6.352 ; -131.784       ;
; enable_pe ; -2.191 ; -14.331        ;
; memWrite  ; -1.730 ; -21.561        ;
; se_6_16   ; -1.044 ; -6.113         ;
; se_9_16   ; -1.032 ; -7.868         ;
; memRead   ; 2.570  ; 0.000          ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; memRead   ; -3.407 ; -43.921       ;
; memWrite  ; -0.029 ; -0.157        ;
; clock     ; 0.343  ; 0.000         ;
; se_9_16   ; 0.582  ; 0.000         ;
; se_6_16   ; 0.816  ; 0.000         ;
; enable_pe ; 1.077  ; 0.000         ;
; alu_op[1] ; 2.112  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clock     ; -3.000 ; -68.000                      ;
; alu_op[1] ; -3.000 ; -3.000                       ;
; enable_pe ; -3.000 ; -3.000                       ;
; memRead   ; -3.000 ; -3.000                       ;
; memWrite  ; -3.000 ; -3.000                       ;
; se_6_16   ; -3.000 ; -3.000                       ;
; se_9_16   ; -3.000 ; -3.000                       ;
+-----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'alu_op[1]'                                                                                      ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -7.995 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.938     ; 6.580      ;
; -7.965 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.772     ; 6.821      ;
; -7.938 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.816     ; 6.645      ;
; -7.935 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.841     ; 6.617      ;
; -7.910 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.841     ; 6.592      ;
; -7.908 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.650     ; 6.886      ;
; -7.905 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.675     ; 6.858      ;
; -7.880 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.675     ; 6.833      ;
; -7.760 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.695     ; 6.588      ;
; -7.757 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.920     ; 6.360      ;
; -7.730 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.529     ; 6.829      ;
; -7.727 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.754     ; 6.601      ;
; -7.477 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.942     ; 6.058      ;
; -7.447 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.776     ; 6.299      ;
; -7.378 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.814     ; 6.087      ;
; -7.348 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.648     ; 6.328      ;
; -7.312 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 6.735      ;
; -7.282 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 6.976      ;
; -7.160 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 6.583      ;
; -7.130 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 6.824      ;
; -7.108 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.802     ; 5.829      ;
; -7.078 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.636     ; 6.070      ;
; -7.009 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.691     ; 5.841      ;
; -6.999 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.801     ; 5.721      ;
; -6.979 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.525     ; 6.082      ;
; -6.969 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.635     ; 5.962      ;
; -6.829 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 6.252      ;
; -6.799 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 6.493      ;
; -6.721 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.691     ; 5.553      ;
; -6.691 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.525     ; 5.794      ;
; -6.622 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 6.045      ;
; -6.601 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.691     ; 5.433      ;
; -6.592 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 6.286      ;
; -6.571 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.525     ; 5.674      ;
; -6.447 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.903     ; 5.067      ;
; -6.417 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.737     ; 5.308      ;
; -6.067 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.964     ; 4.626      ;
; -6.037 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.798     ; 4.867      ;
; -6.023 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 5.446      ;
; -5.993 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 5.687      ;
; -5.810 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.596     ; 5.237      ;
; -5.780 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.430     ; 5.478      ;
; -5.526 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 4.949      ;
; -5.501 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.600     ; 4.924      ;
; -5.496 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 5.190      ;
; -5.471 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.434     ; 5.165      ;
; -5.329 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.596     ; 4.756      ;
; -5.233 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.596     ; 4.660      ;
; -5.084 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.596     ; 4.511      ;
; -4.591 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.596     ; 4.018      ;
; -4.561 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.430     ; 4.259      ;
; -4.350 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.603     ; 3.770      ;
; -4.341 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.430     ; 4.039      ;
; -4.255 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.603     ; 3.675      ;
; -4.115 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.603     ; 3.535      ;
; -3.976 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.430     ; 3.674      ;
; -3.771 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.430     ; 3.469      ;
; -3.666 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.603     ; 3.086      ;
; -3.342 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.437     ; 3.033      ;
; -3.135 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.437     ; 2.826      ;
; -2.749 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.437     ; 2.440      ;
; -2.323 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.437     ; 2.014      ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                     ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -6.352 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.426     ; 6.401      ;
; -6.295 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.304     ; 6.466      ;
; -6.292 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.438      ;
; -6.267 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.413      ;
; -6.117 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.183     ; 6.409      ;
; -6.114 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.408     ; 6.181      ;
; -6.040 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.426     ; 6.089      ;
; -6.025 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.426     ; 6.074      ;
; -5.983 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.304     ; 6.154      ;
; -5.980 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.126      ;
; -5.968 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.304     ; 6.139      ;
; -5.965 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.111      ;
; -5.955 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.101      ;
; -5.940 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 6.086      ;
; -5.834 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.430     ; 5.879      ;
; -5.805 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.183     ; 6.097      ;
; -5.802 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.408     ; 5.869      ;
; -5.790 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.183     ; 6.082      ;
; -5.787 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.408     ; 5.854      ;
; -5.735 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.302     ; 5.908      ;
; -5.626 ; reg:rega|data_out[0]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.556      ;
; -5.522 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.430     ; 5.567      ;
; -5.507 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.430     ; 5.552      ;
; -5.474 ; reg:rega|data_out[1]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.404      ;
; -5.466 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.425     ; 5.516      ;
; -5.465 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.290     ; 5.650      ;
; -5.423 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.302     ; 5.596      ;
; -5.409 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.303     ; 5.581      ;
; -5.408 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.302     ; 5.581      ;
; -5.406 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 5.553      ;
; -5.381 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 5.528      ;
; -5.366 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.662      ;
; -5.356 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.289     ; 5.542      ;
; -5.314 ; reg:rega|data_out[0]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.244      ;
; -5.299 ; reg:rega|data_out[0]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.229      ;
; -5.231 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.182     ; 5.524      ;
; -5.228 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.407     ; 5.296      ;
; -5.227 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.426     ; 5.276      ;
; -5.170 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.304     ; 5.341      ;
; -5.167 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 5.313      ;
; -5.162 ; reg:rega|data_out[1]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.092      ;
; -5.153 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.290     ; 5.338      ;
; -5.150 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.425     ; 5.200      ;
; -5.147 ; reg:rega|data_out[1]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.077      ;
; -5.143 ; reg:rega|data_out[2]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.065     ; 6.073      ;
; -5.142 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 5.288      ;
; -5.138 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.290     ; 5.323      ;
; -5.093 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.303     ; 5.265      ;
; -5.090 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 5.237      ;
; -5.078 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.374      ;
; -5.065 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 5.212      ;
; -5.054 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.350      ;
; -5.044 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.289     ; 5.230      ;
; -5.039 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.335      ;
; -5.029 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.289     ; 5.215      ;
; -4.992 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.183     ; 5.284      ;
; -4.989 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.408     ; 5.056      ;
; -4.958 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.254      ;
; -4.948 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.429     ; 4.994      ;
; -4.936 ; reg:rega|data_out[3]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.866      ;
; -4.915 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.182     ; 5.208      ;
; -4.912 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.407     ; 4.980      ;
; -4.849 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.301     ; 5.023      ;
; -4.831 ; reg:rega|data_out[2]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.761      ;
; -4.816 ; reg:rega|data_out[2]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.746      ;
; -4.804 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.391     ; 4.888      ;
; -4.766 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.062      ;
; -4.751 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 5.047      ;
; -4.740 ; reg:rega|data_out[0]              ; reg:regc|data_out[12] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.671      ;
; -4.709 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.430     ; 4.754      ;
; -4.646 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 4.942      ;
; -4.632 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.429     ; 4.678      ;
; -4.631 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.179     ; 4.927      ;
; -4.624 ; reg:rega|data_out[3]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.554      ;
; -4.610 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.302     ; 4.783      ;
; -4.609 ; reg:rega|data_out[3]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.539      ;
; -4.588 ; reg:rega|data_out[1]              ; reg:regc|data_out[12] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.519      ;
; -4.579 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.289     ; 4.765      ;
; -4.533 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.301     ; 4.707      ;
; -4.501 ; reg:rega|data_out[0]              ; reg:regc|data_out[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.431      ;
; -4.492 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.391     ; 4.576      ;
; -4.480 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.178     ; 4.777      ;
; -4.477 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.391     ; 4.561      ;
; -4.470 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.288     ; 4.657      ;
; -4.451 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[9]  ; se_9_16      ; clock       ; 0.500        ; -0.425     ; 4.501      ;
; -4.424 ; reg:rega|data_out[0]              ; reg:regc|data_out[11] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.355      ;
; -4.424 ; sign_ex_9_16:signext9|alu_out[7]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.452     ; 4.447      ;
; -4.394 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.303     ; 4.566      ;
; -4.391 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 4.538      ;
; -4.366 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.328     ; 4.513      ;
; -4.349 ; reg:rega|data_out[1]              ; reg:regc|data_out[10] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.279      ;
; -4.349 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[8]  ; se_9_16      ; clock       ; 0.500        ; -0.426     ; 4.398      ;
; -4.340 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.290     ; 4.525      ;
; -4.337 ; reg:rega|data_out[4]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.065     ; 5.267      ;
; -4.292 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.304     ; 4.463      ;
; -4.289 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 4.435      ;
; -4.272 ; reg:rega|data_out[1]              ; reg:regc|data_out[11] ; clock        ; clock       ; 1.000        ; -0.064     ; 5.203      ;
; -4.264 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.329     ; 4.410      ;
; -4.263 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.289     ; 4.449      ;
; -4.259 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[7]  ; se_9_16      ; clock       ; 0.500        ; -0.422     ; 4.312      ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'enable_pe'                                                                                             ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.191 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.045      ; 1.633      ;
; -2.067 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.045      ; 1.509      ;
; -2.052 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.047      ; 1.496      ;
; -2.032 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.047      ; 1.476      ;
; -2.005 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.211      ; 1.815      ;
; -1.976 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.210      ; 1.793      ;
; -1.971 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.795      ;
; -1.963 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.788      ;
; -1.919 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.211      ; 1.729      ;
; -1.890 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.210      ; 1.707      ;
; -1.885 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.709      ;
; -1.877 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.702      ;
; -1.868 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.680      ;
; -1.846 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.658      ;
; -1.846 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.658      ;
; -1.839 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.658      ;
; -1.834 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.660      ;
; -1.826 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.653      ;
; -1.817 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.212      ; 1.636      ;
; -1.812 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.638      ;
; -1.804 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.631      ;
; -1.774 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.601      ;
; -1.706 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.518      ;
; -1.688 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.501      ;
; -1.684 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.504      ;
; -1.675 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.215      ; 1.503      ;
; -1.647 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.460      ;
; -1.576 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.213      ; 1.396      ;
; -1.571 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.215      ; 1.398      ;
; -1.566 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.215      ; 1.394      ;
; -1.564 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.287      ; 1.634      ;
; -1.531 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.387      ;
; -1.527 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.214      ; 1.383      ;
; -1.438 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.287      ; 1.508      ;
; -1.404 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.289      ; 1.476      ;
; -1.130 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; 0.500        ; 0.047      ; 0.899      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'memWrite'                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.730 ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; 0.500        ; 0.199      ; 1.521      ;
; -1.694 ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; 0.500        ; 0.199      ; 1.488      ;
; -1.618 ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; 0.500        ; 0.158      ; 1.371      ;
; -1.602 ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; 0.500        ; 0.163      ; 1.360      ;
; -1.574 ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; 0.500        ; 0.156      ; 1.327      ;
; -1.567 ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; 0.500        ; 0.199      ; 1.366      ;
; -1.305 ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; 0.500        ; 0.183      ; 1.084      ;
; -1.295 ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; 0.500        ; 0.164      ; 1.051      ;
; -1.280 ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; 0.500        ; 0.184      ; 1.064      ;
; -1.171 ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; 0.500        ; 0.160      ; 0.927      ;
; -1.170 ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; 0.500        ; 0.160      ; 0.926      ;
; -1.146 ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; 0.500        ; 0.186      ; 0.928      ;
; -1.144 ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; 0.500        ; 0.186      ; 0.927      ;
; -0.653 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; 0.500        ; 0.628      ; 0.322      ;
; -0.441 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; 0.500        ; 0.626      ; 0.320      ;
; -0.432 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; 0.500        ; 0.630      ; 0.320      ;
; -0.409 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; 0.500        ; 0.626      ; 0.323      ;
; -0.253 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; 0.500        ; 0.577      ; 0.323      ;
; -0.195 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; 0.500        ; 0.629      ; 0.324      ;
; -0.194 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; 0.500        ; 0.629      ; 0.320      ;
; -0.125 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; 0.500        ; 0.579      ; 0.320      ;
; -0.121 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; 0.500        ; 0.579      ; 0.320      ;
; -0.115 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; 0.500        ; 0.579      ; 0.321      ;
; -0.110 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; 0.500        ; 0.579      ; 0.320      ;
; -0.110 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; 0.500        ; 0.579      ; 0.320      ;
; -0.107 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; 0.500        ; 0.581      ; 0.320      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'se_6_16'                                                                                                          ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.044 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; 0.500        ; 0.136      ; 0.771      ;
; -1.039 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; 0.500        ; 0.146      ; 0.770      ;
; -1.031 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; 0.500        ; 0.135      ; 0.738      ;
; -1.031 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; 0.500        ; 0.145      ; 0.768      ;
; -0.996 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; 0.500        ; 0.170      ; 0.759      ;
; -0.972 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; 0.500        ; 0.170      ; 0.734      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'se_9_16'                                                                                                          ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.032 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; 0.500        ; 0.029      ; 0.765      ;
; -1.032 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; 0.500        ; 0.029      ; 0.767      ;
; -1.009 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; 0.500        ; 0.029      ; 0.742      ;
; -0.897 ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; 0.500        ; 0.227      ; 0.594      ;
; -0.895 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; 0.500        ; 0.241      ; 0.615      ;
; -0.813 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; 0.500        ; 0.030      ; 0.548      ;
; -0.747 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; 0.500        ; 0.244      ; 0.624      ;
; -0.733 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; 0.500        ; 0.247      ; 0.613      ;
; -0.710 ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; 0.500        ; 0.268      ; 0.745      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'memRead'                                                                                                       ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.570 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 1.000        ; 3.371      ; 0.322      ;
; 2.782 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 1.000        ; 3.369      ; 0.320      ;
; 2.791 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 1.000        ; 3.373      ; 0.320      ;
; 2.814 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 1.000        ; 3.369      ; 0.323      ;
; 2.970 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 1.000        ; 3.320      ; 0.323      ;
; 3.028 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 1.000        ; 3.372      ; 0.324      ;
; 3.029 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 1.000        ; 3.372      ; 0.320      ;
; 3.098 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 1.000        ; 3.322      ; 0.320      ;
; 3.102 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 1.000        ; 3.322      ; 0.320      ;
; 3.108 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 1.000        ; 3.322      ; 0.321      ;
; 3.113 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 1.000        ; 3.322      ; 0.320      ;
; 3.113 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 1.000        ; 3.322      ; 0.320      ;
; 3.116 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 1.000        ; 3.324      ; 0.320      ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'memRead'                                                                                                         ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.407 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 0.000        ; 3.666      ; 0.299      ;
; -3.405 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 0.000        ; 3.665      ; 0.300      ;
; -3.404 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 0.000        ; 3.665      ; 0.301      ;
; -3.404 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 0.000        ; 3.662      ; 0.298      ;
; -3.403 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 0.000        ; 3.664      ; 0.301      ;
; -3.402 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 0.000        ; 3.662      ; 0.300      ;
; -3.361 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 0.000        ; 3.619      ; 0.298      ;
; -3.358 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 0.000        ; 3.617      ; 0.299      ;
; -3.357 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 0.000        ; 3.617      ; 0.300      ;
; -3.356 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 0.000        ; 3.616      ; 0.300      ;
; -3.356 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 0.000        ; 3.615      ; 0.299      ;
; -3.355 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 0.000        ; 3.615      ; 0.300      ;
; -3.353 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 0.000        ; 3.613      ; 0.300      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'memWrite'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; -0.500       ; 0.808      ; 0.299      ;
; -0.027 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; -0.500       ; 0.807      ; 0.300      ;
; -0.026 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; -0.500       ; 0.807      ; 0.301      ;
; -0.026 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; -0.500       ; 0.804      ; 0.298      ;
; -0.025 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; -0.500       ; 0.806      ; 0.301      ;
; -0.024 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; -0.500       ; 0.804      ; 0.300      ;
; 0.017  ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; -0.500       ; 0.761      ; 0.298      ;
; 0.020  ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; -0.500       ; 0.759      ; 0.299      ;
; 0.021  ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; -0.500       ; 0.759      ; 0.300      ;
; 0.022  ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; -0.500       ; 0.758      ; 0.300      ;
; 0.022  ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; -0.500       ; 0.757      ; 0.299      ;
; 0.023  ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; -0.500       ; 0.757      ; 0.300      ;
; 0.025  ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; -0.500       ; 0.755      ; 0.300      ;
; 0.962  ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; -0.500       ; 0.343      ; 0.845      ;
; 0.963  ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; -0.500       ; 0.343      ; 0.846      ;
; 0.988  ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; -0.500       ; 0.316      ; 0.844      ;
; 0.989  ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; -0.500       ; 0.316      ; 0.845      ;
; 1.103  ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; -0.500       ; 0.341      ; 0.984      ;
; 1.113  ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; -0.500       ; 0.320      ; 0.973      ;
; 1.122  ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; -0.500       ; 0.340      ; 1.002      ;
; 1.367  ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; -0.500       ; 0.357      ; 1.264      ;
; 1.388  ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; -0.500       ; 0.312      ; 1.240      ;
; 1.401  ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; -0.500       ; 0.319      ; 1.260      ;
; 1.430  ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; -0.500       ; 0.314      ; 1.284      ;
; 1.495  ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; -0.500       ; 0.357      ; 1.392      ;
; 1.540  ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; -0.500       ; 0.356      ; 1.436      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; reg_1:regpef|data_out            ; reg_1:regpef|data_out        ; clock        ; clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.408 ; PriorityEncoder:PE|y[7]          ; reg_8:reg_8petmp|data_out[7] ; enable_pe    ; clock       ; -0.500       ; -0.046     ; 0.059      ;
; 0.408 ; PriorityEncoder:PE|y[3]          ; reg_8:reg_8petmp|data_out[3] ; enable_pe    ; clock       ; -0.500       ; -0.046     ; 0.059      ;
; 0.485 ; ir_reg:ir_reg_1|im8[7]           ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.703      ;
; 0.486 ; ir_reg:ir_reg_1|im8[6]           ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.704      ;
; 0.503 ; reg_8:reg_8petmp|data_out[1]     ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.722      ;
; 0.507 ; ir_reg:ir_reg_1|data_out3[2]     ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.726      ;
; 0.508 ; PriorityEncoder:PE|N             ; reg_1:regpef|data_out        ; enable_pe    ; clock       ; -0.500       ; 0.154      ; 0.359      ;
; 0.515 ; reg_8:reg_8petmp|data_out[6]     ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.733      ;
; 0.529 ; ir_reg:ir_reg_1|im6[0]           ; reg_8:reg8_pein|data_out[0]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.747      ;
; 0.533 ; reg_8:reg_8petmp|data_out[7]     ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.751      ;
; 0.544 ; reg:regc|data_out[3]             ; reg:rega|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.063      ; 0.764      ;
; 0.555 ; reg:regc|data_out[10]            ; reg:rega|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.061      ; 0.773      ;
; 0.573 ; PriorityEncoder:PE|y[5]          ; reg_8:reg_8petmp|data_out[5] ; enable_pe    ; clock       ; -0.500       ; -0.211     ; 0.059      ;
; 0.575 ; PriorityEncoder:PE|y[6]          ; reg_8:reg_8petmp|data_out[6] ; enable_pe    ; clock       ; -0.500       ; -0.213     ; 0.059      ;
; 0.575 ; PriorityEncoder:PE|y[4]          ; reg_8:reg_8petmp|data_out[4] ; enable_pe    ; clock       ; -0.500       ; -0.213     ; 0.059      ;
; 0.577 ; PriorityEncoder:PE|y[1]          ; reg_8:reg_8petmp|data_out[1] ; enable_pe    ; clock       ; -0.500       ; -0.215     ; 0.059      ;
; 0.583 ; ir_reg:ir_reg_1|data_out3[1]     ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.802      ;
; 0.583 ; ir_reg:ir_reg_1|im6[1]           ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.801      ;
; 0.650 ; PriorityEncoder:PE|y[2]          ; reg_8:reg_8petmp|data_out[2] ; enable_pe    ; clock       ; -0.500       ; -0.288     ; 0.059      ;
; 0.654 ; ALU:alu1|z                       ; reg_1:reg_Z|data_out         ; alu_op[1]    ; clock       ; 0.000        ; 0.598      ; 1.439      ;
; 0.692 ; reg_8:reg_8petmp|data_out[2]     ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.910      ;
; 0.697 ; memory:memory_1|data_out[8]      ; ir_reg:ir_reg_1|im9[8]       ; memWrite     ; clock       ; 0.000        ; -0.835     ; 0.059      ;
; 0.697 ; memory:memory_1|data_out[1]      ; ir_reg:ir_reg_1|cz[1]        ; memWrite     ; clock       ; 0.000        ; -0.835     ; 0.059      ;
; 0.698 ; memory:memory_1|data_out[0]      ; ir_reg:ir_reg_1|cz[0]        ; memWrite     ; clock       ; 0.000        ; -0.836     ; 0.059      ;
; 0.699 ; memory:memory_1|data_out[15]     ; ir_reg:ir_reg_1|opcode[3]    ; memWrite     ; clock       ; 0.000        ; -0.837     ; 0.059      ;
; 0.706 ; memory:memory_1|data_out[13]     ; ir_reg:ir_reg_1|opcode[1]    ; memWrite     ; clock       ; 0.000        ; -0.844     ; 0.059      ;
; 0.708 ; memory:memory_1|data_out[12]     ; ir_reg:ir_reg_1|opcode[0]    ; memWrite     ; clock       ; 0.000        ; -0.846     ; 0.059      ;
; 0.709 ; memory:memory_1|data_out[14]     ; ir_reg:ir_reg_1|opcode[2]    ; memWrite     ; clock       ; 0.000        ; -0.847     ; 0.059      ;
; 0.717 ; reg_8:reg_8petmp|data_out[4]     ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.934      ;
; 0.721 ; memory:memory_1|data_out[2]      ; ir_reg:ir_reg_1|im6[2]       ; memWrite     ; clock       ; 0.000        ; -0.859     ; 0.059      ;
; 0.722 ; memory:memory_1|data_out[6]      ; ir_reg:ir_reg_1|im8[6]       ; memWrite     ; clock       ; 0.000        ; -0.860     ; 0.059      ;
; 0.722 ; memory:memory_1|data_out[5]      ; ir_reg:ir_reg_1|data_out3[2] ; memWrite     ; clock       ; 0.000        ; -0.860     ; 0.059      ;
; 0.723 ; memory:memory_1|data_out[4]      ; ir_reg:ir_reg_1|data_out3[1] ; memWrite     ; clock       ; 0.000        ; -0.861     ; 0.059      ;
; 0.723 ; memory:memory_1|data_out[3]      ; ir_reg:ir_reg_1|data_out3[0] ; memWrite     ; clock       ; 0.000        ; -0.861     ; 0.059      ;
; 0.724 ; memory:memory_1|data_out[7]      ; ir_reg:ir_reg_1|im8[7]       ; memWrite     ; clock       ; 0.000        ; -0.862     ; 0.059      ;
; 0.737 ; reg:regc|data_out[9]             ; reg:rega|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.060      ; 0.954      ;
; 0.746 ; reg_8:reg_8petmp|data_out[5]     ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.060      ; 0.963      ;
; 0.748 ; reg:regc|data_out[6]             ; reg:rega|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.061      ; 0.966      ;
; 0.762 ; reg:regc|data_out[11]            ; reg:rega|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.060      ; 0.979      ;
; 0.770 ; reg:regc|data_out[8]             ; reg:rega|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.061      ; 0.988      ;
; 0.806 ; reg:regc|data_out[12]            ; reg:rega|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.067      ; 1.030      ;
; 0.873 ; reg_8:reg_8petmp|data_out[3]     ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.091      ;
; 0.899 ; ir_reg:ir_reg_1|im6[2]           ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.116      ;
; 0.919 ; ir_reg:ir_reg_1|data_out3[0]     ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.136      ;
; 0.921 ; ALU:alu1|c                       ; reg_1:reg_carry|data_out     ; alu_op[1]    ; clock       ; 0.000        ; 0.435      ; 1.543      ;
; 0.928 ; reg:rega|data_out[0]             ; reg:regc|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.147      ;
; 0.929 ; reg:regc|data_out[7]             ; reg:rega|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.147      ;
; 0.936 ; reg:regc|data_out[14]            ; reg:rega|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.068      ; 1.161      ;
; 0.997 ; reg:regc|data_out[5]             ; reg:rega|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.217      ;
; 1.026 ; reg:rega|data_out[4]             ; reg:regc|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.059      ; 1.242      ;
; 1.111 ; reg:regc|data_out[15]            ; reg:rega|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.068      ; 1.336      ;
; 1.126 ; reg_1:reg_carry|data_out         ; reg_1:reg_carry|data_out     ; clock        ; clock       ; 0.000        ; 0.062      ; 1.345      ;
; 1.139 ; memory:memory_1|data_out[1]      ; ir_reg:ir_reg_1|im6[1]       ; memWrite     ; clock       ; 0.000        ; -0.835     ; 0.501      ;
; 1.142 ; memory:memory_1|data_out[0]      ; ir_reg:ir_reg_1|im6[0]       ; memWrite     ; clock       ; 0.000        ; -0.836     ; 0.503      ;
; 1.148 ; reg_1:reg_Z|data_out             ; reg_1:reg_Z|data_out         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.367      ;
; 1.159 ; alu_op[1]                        ; reg:regc|data_out[10]        ; alu_op[1]    ; clock       ; 0.000        ; 2.203      ; 3.549      ;
; 1.159 ; alu_op[1]                        ; reg:regc|data_out[13]        ; alu_op[1]    ; clock       ; 0.000        ; 2.203      ; 3.549      ;
; 1.171 ; reg:regc|data_out[13]            ; reg:rega|data_out[13]        ; clock        ; clock       ; 0.000        ; 0.068      ; 1.396      ;
; 1.179 ; alu_op[1]                        ; reg:regc|data_out[1]         ; alu_op[1]    ; clock       ; 0.000        ; 2.207      ; 3.573      ;
; 1.180 ; alu_op[1]                        ; reg:regc|data_out[0]         ; alu_op[1]    ; clock       ; 0.000        ; 2.207      ; 3.574      ;
; 1.180 ; alu_op[1]                        ; reg:regc|data_out[3]         ; alu_op[1]    ; clock       ; 0.000        ; 2.206      ; 3.573      ;
; 1.199 ; alu_op[1]                        ; reg:regc|data_out[2]         ; alu_op[1]    ; clock       ; 0.000        ; 2.206      ; 3.592      ;
; 1.215 ; reg:rega|data_out[3]             ; reg:regc|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.433      ;
; 1.221 ; alu_op[1]                        ; reg:regc|data_out[4]         ; alu_op[1]    ; clock       ; 0.000        ; 2.204      ; 3.612      ;
; 1.221 ; alu_op[1]                        ; reg:regc|data_out[8]         ; alu_op[1]    ; clock       ; 0.000        ; 2.204      ; 3.612      ;
; 1.228 ; alu_op[1]                        ; reg:regc|data_out[11]        ; alu_op[1]    ; clock       ; 0.000        ; 2.205      ; 3.620      ;
; 1.229 ; alu_op[1]                        ; reg:regc|data_out[9]         ; alu_op[1]    ; clock       ; 0.000        ; 2.205      ; 3.621      ;
; 1.229 ; alu_op[1]                        ; reg:regc|data_out[12]        ; alu_op[1]    ; clock       ; 0.000        ; 2.205      ; 3.621      ;
; 1.235 ; reg:rega|data_out[7]             ; reg:regc|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.455      ;
; 1.236 ; reg:rega|data_out[11]            ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.456      ;
; 1.259 ; reg:rega|data_out[6]             ; reg:regc|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.479      ;
; 1.268 ; reg:rega|data_out[9]             ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.488      ;
; 1.272 ; reg:rega|data_out[0]             ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.491      ;
; 1.320 ; alu_op[1]                        ; reg:regc|data_out[5]         ; alu_op[1]    ; clock       ; 0.000        ; 2.202      ; 3.709      ;
; 1.325 ; alu_op[1]                        ; reg:regc|data_out[6]         ; alu_op[1]    ; clock       ; 0.000        ; 2.208      ; 3.720      ;
; 1.326 ; alu_op[1]                        ; reg:regc|data_out[7]         ; alu_op[1]    ; clock       ; 0.000        ; 2.208      ; 3.721      ;
; 1.327 ; alu_op[1]                        ; reg:regc|data_out[14]        ; alu_op[1]    ; clock       ; 0.000        ; 2.204      ; 3.718      ;
; 1.329 ; alu_op[1]                        ; reg:regc|data_out[15]        ; alu_op[1]    ; clock       ; 0.000        ; 2.204      ; 3.720      ;
; 1.423 ; reg:rega|data_out[10]            ; reg:regc|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.061      ; 1.641      ;
; 1.429 ; reg:rega|data_out[1]             ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.648      ;
; 1.431 ; reg:rega|data_out[8]             ; reg:regc|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.650      ;
; 1.493 ; sign_ex_9_16:signext9|alu_out[0] ; reg:regc|data_out[0]         ; se_9_16      ; clock       ; -0.500       ; -0.029     ; 1.161      ;
; 1.509 ; reg:rega|data_out[12]            ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.057      ; 1.723      ;
; 1.524 ; reg:rega|data_out[2]             ; reg:regc|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.061      ; 1.742      ;
; 1.535 ; reg:regc|data_out[0]             ; reg:rega|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.754      ;
; 1.561 ; reg:rega|data_out[8]             ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.781      ;
; 1.592 ; reg:rega|data_out[5]             ; reg:regc|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.060      ; 1.809      ;
; 1.610 ; reg:regc|data_out[2]             ; reg:rega|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.063      ; 1.830      ;
; 1.630 ; reg:rega|data_out[14]            ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.843      ;
; 1.675 ; reg:rega|data_out[10]            ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.895      ;
; 1.687 ; reg:rega|data_out[13]            ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.900      ;
; 1.700 ; sign_ex_6_16:signext6|alu_out[0] ; reg:regc|data_out[0]         ; se_6_16      ; clock       ; -0.500       ; -0.169     ; 1.228      ;
; 1.728 ; reg:rega|data_out[11]            ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.063      ; 1.948      ;
; 1.760 ; reg:rega|data_out[15]            ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.973      ;
; 1.771 ; reg:regc|data_out[1]             ; reg:rega|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.990      ;
; 1.799 ; reg:regc|data_out[4]             ; reg:rega|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.065      ; 2.021      ;
; 1.841 ; reg:rega|data_out[14]            ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.056      ; 2.054      ;
; 1.852 ; alu_op[1]                        ; reg:regc|data_out[10]        ; alu_op[1]    ; clock       ; -0.500       ; 2.203      ; 3.742      ;
; 1.852 ; alu_op[1]                        ; reg:regc|data_out[13]        ; alu_op[1]    ; clock       ; -0.500       ; 2.203      ; 3.742      ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'se_9_16'                                                                                                          ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.582 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; -0.500       ; 0.428      ; 0.550      ;
; 0.595 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; -0.500       ; 0.423      ; 0.558      ;
; 0.601 ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; -0.500       ; 0.391      ; 0.532      ;
; 0.606 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; -0.500       ; 0.406      ; 0.552      ;
; 0.654 ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; -0.500       ; 0.451      ; 0.645      ;
; 0.792 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; -0.500       ; 0.180      ; 0.512      ;
; 0.925 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; -0.500       ; 0.178      ; 0.643      ;
; 0.944 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; -0.500       ; 0.180      ; 0.664      ;
; 0.945 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; -0.500       ; 0.180      ; 0.665      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'se_6_16'                                                                                                          ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.816 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; -0.500       ; 0.326      ; 0.682      ;
; 0.838 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; -0.500       ; 0.326      ; 0.704      ;
; 0.857 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; -0.500       ; 0.290      ; 0.687      ;
; 0.864 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; -0.500       ; 0.302      ; 0.706      ;
; 0.868 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; -0.500       ; 0.300      ; 0.708      ;
; 0.879 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; -0.500       ; 0.291      ; 0.710      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'enable_pe'                                                                                             ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.077 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; -0.500       ; 0.197      ; 0.814      ;
; 1.244 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.478      ; 1.262      ;
; 1.249 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.393      ; 1.182      ;
; 1.251 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.393      ; 1.184      ;
; 1.373 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.476      ; 1.389      ;
; 1.381 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.373      ; 1.294      ;
; 1.381 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.372      ; 1.293      ;
; 1.387 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.373      ; 1.300      ;
; 1.420 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.372      ; 1.332      ;
; 1.450 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.360      ;
; 1.461 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.373      ; 1.374      ;
; 1.462 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.372      ; 1.374      ;
; 1.462 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.372      ; 1.374      ;
; 1.478 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.476      ; 1.494      ;
; 1.510 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.371      ; 1.421      ;
; 1.515 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.197      ; 1.252      ;
; 1.558 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.468      ;
; 1.573 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.197      ; 1.310      ;
; 1.649 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.559      ;
; 1.651 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.371      ; 1.562      ;
; 1.655 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.195      ; 1.390      ;
; 1.657 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.567      ;
; 1.658 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.371      ; 1.569      ;
; 1.660 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.570      ;
; 1.662 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.371      ; 1.573      ;
; 1.668 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.370      ; 1.578      ;
; 1.669 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.371      ; 1.580      ;
; 1.704 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.368      ; 1.612      ;
; 1.706 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.369      ; 1.615      ;
; 1.712 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.368      ; 1.620      ;
; 1.713 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.369      ; 1.622      ;
; 1.757 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.195      ; 1.492      ;
; 1.803 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.368      ; 1.711      ;
; 1.805 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.369      ; 1.714      ;
; 1.811 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.368      ; 1.719      ;
; 1.812 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.369      ; 1.721      ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'alu_op[1]'                                                                                      ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 2.112 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.293     ; 1.849      ;
; 2.488 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.293     ; 2.225      ;
; 2.670 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.458     ; 2.242      ;
; 2.676 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 2.245      ;
; 2.791 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.464     ; 2.357      ;
; 2.837 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 2.406      ;
; 2.859 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.293     ; 2.596      ;
; 2.892 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.506     ; 1.916      ;
; 2.966 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.464     ; 2.532      ;
; 2.994 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 2.563      ;
; 3.053 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.458     ; 2.625      ;
; 3.078 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.458     ; 2.650      ;
; 3.091 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.464     ; 2.657      ;
; 3.094 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.293     ; 2.831      ;
; 3.105 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.677     ; 1.958      ;
; 3.166 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.464     ; 2.732      ;
; 3.166 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.458     ; 2.738      ;
; 3.280 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 2.849      ;
; 3.288 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 2.857      ;
; 3.456 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.287     ; 3.199      ;
; 3.470 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 3.039      ;
; 3.553 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.458     ; 3.125      ;
; 3.564 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.575     ; 2.519      ;
; 3.701 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.287     ; 3.444      ;
; 3.706 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.599     ; 2.637      ;
; 3.771 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.715     ; 2.586      ;
; 3.863 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.461     ; 3.432      ;
; 3.919 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.770     ; 2.679      ;
; 3.989 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.571     ; 2.948      ;
; 4.035 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.287     ; 3.778      ;
; 4.059 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.571     ; 3.018      ;
; 4.067 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.715     ; 2.882      ;
; 4.094 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.789     ; 2.835      ;
; 4.193 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.678     ; 3.045      ;
; 4.248 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.287     ; 3.991      ;
; 4.306 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.572     ; 3.264      ;
; 4.441 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.811     ; 3.160      ;
; 4.584 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.786     ; 3.328      ;
; 4.745 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.691     ; 3.584      ;
; 4.871 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.690     ; 3.711      ;
; 4.905 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.792     ; 3.643      ;
; 5.053 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 4.793      ;
; 5.068 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 4.808      ;
; 5.371 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.287     ; 5.114      ;
; 5.563 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 5.303      ;
; 5.702 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.640     ; 4.592      ;
; 6.083 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 5.823      ;
; 6.185 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.401     ; 5.314      ;
; 6.257 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 5.997      ;
; 6.260 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.400     ; 5.390      ;
; 6.504 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.400     ; 5.634      ;
; 6.644 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 6.384      ;
; 6.644 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.507     ; 5.667      ;
; 6.761 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.290     ; 6.501      ;
; 6.932 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.519     ; 5.943      ;
; 6.966 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.621     ; 5.875      ;
; 7.193 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.404     ; 6.319      ;
; 7.285 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.615     ; 6.200      ;
; 7.348 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.544     ; 6.334      ;
; 7.375 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.618     ; 6.287      ;
; 7.400 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.544     ; 6.386      ;
; 7.446 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.520     ; 6.456      ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 169.18 MHz ; 169.18 MHz      ; clock      ;                                                               ;
; 478.93 MHz ; 250.0 MHz       ; memWrite   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; alu_op[1] ; -7.028 ; -14.033       ;
; clock     ; -5.600 ; -111.361      ;
; enable_pe ; -1.928 ; -12.566       ;
; memWrite  ; -1.522 ; -18.058       ;
; se_9_16   ; -0.890 ; -6.756        ;
; se_6_16   ; -0.885 ; -5.201        ;
; memRead   ; 2.261  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; memRead   ; -2.909 ; -37.483       ;
; memWrite  ; 0.032  ; 0.000         ;
; clock     ; 0.300  ; 0.000         ;
; se_9_16   ; 0.599  ; 0.000         ;
; se_6_16   ; 0.807  ; 0.000         ;
; enable_pe ; 1.040  ; 0.000         ;
; alu_op[1] ; 1.891  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clock     ; -3.000 ; -68.000                     ;
; alu_op[1] ; -3.000 ; -3.000                      ;
; enable_pe ; -3.000 ; -3.000                      ;
; memRead   ; -3.000 ; -3.000                      ;
; memWrite  ; -3.000 ; -3.000                      ;
; se_6_16   ; -3.000 ; -3.000                      ;
; se_9_16   ; -3.000 ; -3.000                      ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'alu_op[1]'                                                                                       ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -7.028 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.792     ; 5.862      ;
; -7.022 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.693     ; 5.955      ;
; -7.005 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.632     ; 6.091      ;
; -6.983 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.714     ; 5.895      ;
; -6.982 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.533     ; 6.167      ;
; -6.953 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.714     ; 5.865      ;
; -6.952 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.554     ; 6.116      ;
; -6.930 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.554     ; 6.094      ;
; -6.853 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.776     ; 5.703      ;
; -6.824 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.579     ; 5.871      ;
; -6.813 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.616     ; 5.915      ;
; -6.801 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.419     ; 6.100      ;
; -6.573 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.795     ; 5.404      ;
; -6.550 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.635     ; 5.633      ;
; -6.529 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.691     ; 5.464      ;
; -6.489 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.531     ; 5.676      ;
; -6.380 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.509     ; 5.997      ;
; -6.357 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.349     ; 6.226      ;
; -6.277 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.680     ; 5.223      ;
; -6.254 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.509     ; 5.871      ;
; -6.237 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.520     ; 5.435      ;
; -6.218 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.349     ; 6.087      ;
; -6.156 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.572     ; 5.210      ;
; -6.145 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.681     ; 5.090      ;
; -6.133 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.412     ; 5.439      ;
; -6.122 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.521     ; 5.319      ;
; -5.942 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.509     ; 5.559      ;
; -5.919 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.349     ; 5.788      ;
; -5.905 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.572     ; 4.959      ;
; -5.868 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.412     ; 5.174      ;
; -5.816 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.574     ; 4.868      ;
; -5.776 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.414     ; 5.080      ;
; -5.765 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.510     ; 5.381      ;
; -5.742 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.350     ; 5.610      ;
; -5.688 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.759     ; 4.555      ;
; -5.648 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.599     ; 4.767      ;
; -5.359 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.815     ; 4.170      ;
; -5.319 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.655     ; 4.382      ;
; -5.239 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.509     ; 4.856      ;
; -5.216 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.349     ; 5.085      ;
; -5.065 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.506     ; 4.685      ;
; -5.042 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.346     ; 4.914      ;
; -4.795 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.510     ; 4.411      ;
; -4.785 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.510     ; 4.401      ;
; -4.772 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.350     ; 4.640      ;
; -4.745 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.350     ; 4.613      ;
; -4.628 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.506     ; 4.248      ;
; -4.557 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.506     ; 4.177      ;
; -4.454 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.506     ; 4.074      ;
; -3.963 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.506     ; 3.583      ;
; -3.940 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.346     ; 3.812      ;
; -3.757 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.346     ; 3.629      ;
; -3.736 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.512     ; 3.350      ;
; -3.658 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.512     ; 3.272      ;
; -3.528 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.512     ; 3.142      ;
; -3.431 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.346     ; 3.303      ;
; -3.245 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.346     ; 3.117      ;
; -3.124 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.512     ; 2.738      ;
; -2.855 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.352     ; 2.721      ;
; -2.665 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.352     ; 2.531      ;
; -2.321 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.352     ; 2.187      ;
; -1.926 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.352     ; 1.792      ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                      ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.600 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 5.814      ;
; -5.599 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 5.714      ;
; -5.561 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 5.754      ;
; -5.525 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 5.718      ;
; -5.431 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.344     ; 5.562      ;
; -5.395 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.147     ; 5.723      ;
; -5.319 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 5.434      ;
; -5.314 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 5.528      ;
; -5.307 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.361     ; 5.421      ;
; -5.306 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.262     ; 5.519      ;
; -5.275 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 5.468      ;
; -5.267 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.283     ; 5.459      ;
; -5.244 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 5.437      ;
; -5.232 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.283     ; 5.424      ;
; -5.145 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.344     ; 5.276      ;
; -5.144 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.363     ; 5.256      ;
; -5.137 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.345     ; 5.267      ;
; -5.115 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.147     ; 5.443      ;
; -5.107 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.259     ; 5.323      ;
; -5.103 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.148     ; 5.430      ;
; -4.911 ; reg:rega|data_out[0]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.849      ;
; -4.864 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.363     ; 4.976      ;
; -4.855 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.248     ; 5.082      ;
; -4.852 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.364     ; 4.963      ;
; -4.821 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.259     ; 5.037      ;
; -4.813 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.260     ; 5.028      ;
; -4.800 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 4.915      ;
; -4.792 ; reg:rega|data_out[1]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.730      ;
; -4.780 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 4.994      ;
; -4.747 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.940      ;
; -4.727 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.140     ; 5.062      ;
; -4.725 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.918      ;
; -4.716 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.249     ; 4.942      ;
; -4.631 ; reg:rega|data_out[0]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.569      ;
; -4.619 ; reg:rega|data_out[0]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.058     ; 5.556      ;
; -4.611 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.344     ; 4.742      ;
; -4.610 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.262     ; 4.823      ;
; -4.596 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.147     ; 4.924      ;
; -4.594 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.361     ; 4.708      ;
; -4.571 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.283     ; 4.763      ;
; -4.569 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.248     ; 4.796      ;
; -4.561 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.249     ; 4.787      ;
; -4.535 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.283     ; 4.727      ;
; -4.516 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 4.631      ;
; -4.506 ; reg:rega|data_out[1]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.444      ;
; -4.498 ; reg:rega|data_out[1]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.058     ; 5.435      ;
; -4.495 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 4.709      ;
; -4.483 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.140     ; 4.818      ;
; -4.473 ; reg:rega|data_out[2]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.411      ;
; -4.463 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.656      ;
; -4.447 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.140     ; 4.782      ;
; -4.441 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.345     ; 4.571      ;
; -4.441 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.634      ;
; -4.436 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.249     ; 4.662      ;
; -4.435 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.141     ; 4.769      ;
; -4.424 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.250     ; 4.649      ;
; -4.394 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.142     ; 4.727      ;
; -4.390 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.148     ; 4.717      ;
; -4.345 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.363     ; 4.457      ;
; -4.326 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.344     ; 4.457      ;
; -4.312 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.147     ; 4.640      ;
; -4.296 ; reg:rega|data_out[3]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.058     ; 5.233      ;
; -4.287 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.259     ; 4.503      ;
; -4.266 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.327     ; 4.414      ;
; -4.197 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.140     ; 4.532      ;
; -4.193 ; reg:rega|data_out[2]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.131      ;
; -4.189 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.141     ; 4.523      ;
; -4.181 ; reg:rega|data_out[2]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.058     ; 5.118      ;
; -4.147 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.364     ; 4.258      ;
; -4.117 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.260     ; 4.332      ;
; -4.112 ; reg:rega|data_out[0]              ; reg:regc|data_out[12] ; clock        ; clock       ; 1.000        ; -0.057     ; 5.050      ;
; -4.108 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.142     ; 4.441      ;
; -4.100 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.143     ; 4.432      ;
; -4.061 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.363     ; 4.173      ;
; -4.035 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.248     ; 4.262      ;
; -4.016 ; reg:rega|data_out[3]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.058     ; 4.953      ;
; -4.004 ; reg:rega|data_out[3]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.059     ; 4.940      ;
; -4.002 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.259     ; 4.218      ;
; -3.980 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.327     ; 4.128      ;
; -3.973 ; reg:rega|data_out[1]              ; reg:regc|data_out[12] ; clock        ; clock       ; 1.000        ; -0.057     ; 4.911      ;
; -3.972 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.328     ; 4.119      ;
; -3.937 ; sign_ex_9_16:signext9|alu_out[7]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.383     ; 4.029      ;
; -3.928 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.140     ; 4.263      ;
; -3.917 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.249     ; 4.143      ;
; -3.911 ; reg:rega|data_out[0]              ; reg:regc|data_out[10] ; clock        ; clock       ; 1.000        ; -0.058     ; 4.848      ;
; -3.897 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[9]  ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 4.012      ;
; -3.869 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 4.083      ;
; -3.865 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.249     ; 4.091      ;
; -3.844 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.037      ;
; -3.829 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[8]  ; se_9_16      ; clock       ; 0.500        ; -0.360     ; 3.944      ;
; -3.828 ; reg:rega|data_out[0]              ; reg:regc|data_out[11] ; clock        ; clock       ; 1.000        ; -0.057     ; 4.766      ;
; -3.822 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 4.015      ;
; -3.802 ; reg:rega|data_out[1]              ; reg:regc|data_out[10] ; clock        ; clock       ; 1.000        ; -0.058     ; 4.739      ;
; -3.791 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.261     ; 4.005      ;
; -3.776 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 3.969      ;
; -3.770 ; reg:rega|data_out[4]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.057     ; 4.708      ;
; -3.754 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.282     ; 3.947      ;
; -3.750 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.248     ; 3.977      ;
; -3.739 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[7]  ; se_9_16      ; clock       ; 0.500        ; -0.356     ; 3.858      ;
; -3.737 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[6]  ; se_6_16      ; clock       ; 0.500        ; -0.257     ; 3.955      ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'enable_pe'                                                                                              ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.032      ; 1.462      ;
; -1.816 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.032      ; 1.350      ;
; -1.801 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.033      ; 1.336      ;
; -1.784 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.033      ; 1.319      ;
; -1.762 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.178      ; 1.632      ;
; -1.742 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.178      ; 1.619      ;
; -1.736 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.619      ;
; -1.729 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.612      ;
; -1.685 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.178      ; 1.555      ;
; -1.654 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.178      ; 1.531      ;
; -1.650 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.533      ;
; -1.643 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.526      ;
; -1.636 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.507      ;
; -1.621 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.492      ;
; -1.616 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.487      ;
; -1.611 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.489      ;
; -1.605 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.180      ; 1.489      ;
; -1.598 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.180      ; 1.482      ;
; -1.595 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.473      ;
; -1.589 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.180      ; 1.473      ;
; -1.582 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.180      ; 1.466      ;
; -1.535 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.180      ; 1.419      ;
; -1.491 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.179      ; 1.362      ;
; -1.462 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.181      ; 1.335      ;
; -1.458 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.181      ; 1.338      ;
; -1.452 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.182      ; 1.338      ;
; -1.430 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.181      ; 1.303      ;
; -1.367 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.182      ; 1.253      ;
; -1.366 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.244      ; 1.463      ;
; -1.366 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.181      ; 1.246      ;
; -1.358 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.182      ; 1.244      ;
; -1.331 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.175      ; 1.230      ;
; -1.327 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.175      ; 1.226      ;
; -1.252 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.244      ; 1.349      ;
; -1.221 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.245      ; 1.319      ;
; -0.972 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; 0.500        ; 0.033      ; 0.806      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'memWrite'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.522 ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; 0.500        ; 0.165      ; 1.373      ;
; -1.472 ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; 0.500        ; 0.166      ; 1.327      ;
; -1.411 ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; 0.500        ; 0.131      ; 1.231      ;
; -1.388 ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; 0.500        ; 0.133      ; 1.210      ;
; -1.370 ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; 0.500        ; 0.129      ; 1.189      ;
; -1.348 ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; 0.500        ; 0.166      ; 1.208      ;
; -1.117 ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; 0.500        ; 0.152      ; 0.959      ;
; -1.115 ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; 0.500        ; 0.134      ; 0.935      ;
; -1.096 ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; 0.500        ; 0.152      ; 0.942      ;
; -1.006 ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; 0.500        ; 0.130      ; 0.826      ;
; -1.006 ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; 0.500        ; 0.130      ; 0.826      ;
; -0.984 ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; 0.500        ; 0.153      ; 0.827      ;
; -0.983 ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; 0.500        ; 0.153      ; 0.826      ;
; -0.544 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; 0.500        ; 0.560      ; 0.287      ;
; -0.354 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; 0.500        ; 0.560      ; 0.286      ;
; -0.347 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; 0.500        ; 0.562      ; 0.284      ;
; -0.316 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; 0.500        ; 0.559      ; 0.289      ;
; -0.165 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; 0.500        ; 0.518      ; 0.288      ;
; -0.119 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; 0.500        ; 0.561      ; 0.290      ;
; -0.117 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; 0.500        ; 0.562      ; 0.285      ;
; -0.056 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; 0.500        ; 0.519      ; 0.285      ;
; -0.050 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; 0.500        ; 0.521      ; 0.285      ;
; -0.048 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; 0.500        ; 0.520      ; 0.287      ;
; -0.042 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; 0.500        ; 0.520      ; 0.285      ;
; -0.041 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; 0.500        ; 0.521      ; 0.286      ;
; -0.041 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; 0.500        ; 0.521      ; 0.285      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'se_9_16'                                                                                                           ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; 0.500        ; 0.011      ; 0.686      ;
; -0.889 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; 0.500        ; 0.011      ; 0.688      ;
; -0.871 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; 0.500        ; 0.010      ; 0.665      ;
; -0.770 ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; 0.500        ; 0.184      ; 0.529      ;
; -0.768 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; 0.500        ; 0.197      ; 0.549      ;
; -0.690 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; 0.500        ; 0.014      ; 0.491      ;
; -0.640 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; 0.500        ; 0.199      ; 0.556      ;
; -0.627 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; 0.500        ; 0.202      ; 0.546      ;
; -0.611 ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; 0.500        ; 0.223      ; 0.667      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'se_6_16'                                                                                                           ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.885 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; 0.500        ; 0.122      ; 0.686      ;
; -0.883 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; 0.500        ; 0.113      ; 0.681      ;
; -0.880 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; 0.500        ; 0.120      ; 0.686      ;
; -0.876 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; 0.500        ; 0.113      ; 0.658      ;
; -0.849 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; 0.500        ; 0.142      ; 0.678      ;
; -0.828 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; 0.500        ; 0.142      ; 0.656      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'memRead'                                                                                                        ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.261 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 1.000        ; 2.885      ; 0.287      ;
; 2.451 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 1.000        ; 2.885      ; 0.286      ;
; 2.458 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 1.000        ; 2.887      ; 0.284      ;
; 2.489 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 1.000        ; 2.884      ; 0.289      ;
; 2.640 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 1.000        ; 2.843      ; 0.288      ;
; 2.686 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 1.000        ; 2.886      ; 0.290      ;
; 2.688 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 1.000        ; 2.887      ; 0.285      ;
; 2.749 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 1.000        ; 2.844      ; 0.285      ;
; 2.755 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 1.000        ; 2.846      ; 0.285      ;
; 2.757 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 1.000        ; 2.845      ; 0.287      ;
; 2.763 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 1.000        ; 2.845      ; 0.285      ;
; 2.764 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 1.000        ; 2.846      ; 0.286      ;
; 2.764 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 1.000        ; 2.846      ; 0.285      ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'memRead'                                                                                                          ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.909 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 0.000        ; 3.141      ; 0.272      ;
; -2.906 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 0.000        ; 3.139      ; 0.273      ;
; -2.905 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 0.000        ; 3.138      ; 0.273      ;
; -2.904 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 0.000        ; 3.138      ; 0.274      ;
; -2.903 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 0.000        ; 3.139      ; 0.276      ;
; -2.901 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 0.000        ; 3.136      ; 0.275      ;
; -2.867 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 0.000        ; 3.100      ; 0.273      ;
; -2.867 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 0.000        ; 3.099      ; 0.272      ;
; -2.866 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 0.000        ; 3.098      ; 0.272      ;
; -2.865 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 0.000        ; 3.098      ; 0.273      ;
; -2.864 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 0.000        ; 3.098      ; 0.274      ;
; -2.864 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 0.000        ; 3.097      ; 0.273      ;
; -2.862 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 0.000        ; 3.095      ; 0.273      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'memWrite'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.032 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; -0.500       ; 0.720      ; 0.272      ;
; 0.035 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; -0.500       ; 0.718      ; 0.273      ;
; 0.036 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; -0.500       ; 0.717      ; 0.273      ;
; 0.037 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; -0.500       ; 0.717      ; 0.274      ;
; 0.038 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; -0.500       ; 0.718      ; 0.276      ;
; 0.040 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; -0.500       ; 0.715      ; 0.275      ;
; 0.074 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; -0.500       ; 0.679      ; 0.273      ;
; 0.074 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; -0.500       ; 0.678      ; 0.272      ;
; 0.075 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; -0.500       ; 0.677      ; 0.272      ;
; 0.076 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; -0.500       ; 0.677      ; 0.273      ;
; 0.077 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; -0.500       ; 0.677      ; 0.274      ;
; 0.077 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; -0.500       ; 0.676      ; 0.273      ;
; 0.079 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; -0.500       ; 0.674      ; 0.273      ;
; 0.940 ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; -0.500       ; 0.290      ; 0.770      ;
; 0.941 ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; -0.500       ; 0.290      ; 0.771      ;
; 0.962 ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; -0.500       ; 0.268      ; 0.770      ;
; 0.962 ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; -0.500       ; 0.268      ; 0.770      ;
; 1.075 ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; -0.500       ; 0.289      ; 0.904      ;
; 1.082 ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; -0.500       ; 0.270      ; 0.892      ;
; 1.091 ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; -0.500       ; 0.289      ; 0.920      ;
; 1.316 ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; -0.500       ; 0.304      ; 1.160      ;
; 1.335 ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; -0.500       ; 0.265      ; 1.140      ;
; 1.346 ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; -0.500       ; 0.270      ; 1.156      ;
; 1.366 ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; -0.500       ; 0.267      ; 1.173      ;
; 1.426 ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; -0.500       ; 0.304      ; 1.270      ;
; 1.467 ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; -0.500       ; 0.304      ; 1.311      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; reg_1:regpef|data_out            ; reg_1:regpef|data_out        ; clock        ; clock       ; 0.000        ; 0.067      ; 0.511      ;
; 0.402 ; PriorityEncoder:PE|y[7]          ; reg_8:reg_8petmp|data_out[7] ; enable_pe    ; clock       ; -0.500       ; -0.033     ; 0.053      ;
; 0.402 ; PriorityEncoder:PE|y[3]          ; reg_8:reg_8petmp|data_out[3] ; enable_pe    ; clock       ; -0.500       ; -0.033     ; 0.053      ;
; 0.436 ; ir_reg:ir_reg_1|im8[7]           ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.635      ;
; 0.437 ; ir_reg:ir_reg_1|im8[6]           ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.636      ;
; 0.456 ; ir_reg:ir_reg_1|data_out3[2]     ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.655      ;
; 0.462 ; reg_8:reg_8petmp|data_out[1]     ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.662      ;
; 0.475 ; reg_8:reg_8petmp|data_out[6]     ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.054      ; 0.673      ;
; 0.483 ; ir_reg:ir_reg_1|im6[0]           ; reg_8:reg8_pein|data_out[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.682      ;
; 0.490 ; reg_8:reg_8petmp|data_out[7]     ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.054      ; 0.688      ;
; 0.495 ; PriorityEncoder:PE|N             ; reg_1:regpef|data_out        ; enable_pe    ; clock       ; -0.500       ; 0.147      ; 0.326      ;
; 0.498 ; reg:regc|data_out[10]            ; reg:rega|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; reg:regc|data_out[3]             ; reg:rega|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.056      ; 0.698      ;
; 0.523 ; ir_reg:ir_reg_1|im6[1]           ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; ir_reg:ir_reg_1|data_out3[1]     ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.723      ;
; 0.546 ; PriorityEncoder:PE|y[1]          ; reg_8:reg_8petmp|data_out[1] ; enable_pe    ; clock       ; -0.500       ; -0.177     ; 0.053      ;
; 0.548 ; PriorityEncoder:PE|y[5]          ; reg_8:reg_8petmp|data_out[5] ; enable_pe    ; clock       ; -0.500       ; -0.179     ; 0.053      ;
; 0.549 ; PriorityEncoder:PE|y[6]          ; reg_8:reg_8petmp|data_out[6] ; enable_pe    ; clock       ; -0.500       ; -0.180     ; 0.053      ;
; 0.549 ; PriorityEncoder:PE|y[4]          ; reg_8:reg_8petmp|data_out[4] ; enable_pe    ; clock       ; -0.500       ; -0.180     ; 0.053      ;
; 0.603 ; memory:memory_1|data_out[8]      ; ir_reg:ir_reg_1|im9[8]       ; memWrite     ; clock       ; 0.000        ; -0.734     ; 0.053      ;
; 0.603 ; memory:memory_1|data_out[1]      ; ir_reg:ir_reg_1|cz[1]        ; memWrite     ; clock       ; 0.000        ; -0.734     ; 0.053      ;
; 0.605 ; memory:memory_1|data_out[15]     ; ir_reg:ir_reg_1|opcode[3]    ; memWrite     ; clock       ; 0.000        ; -0.736     ; 0.053      ;
; 0.605 ; memory:memory_1|data_out[0]      ; ir_reg:ir_reg_1|cz[0]        ; memWrite     ; clock       ; 0.000        ; -0.736     ; 0.053      ;
; 0.612 ; memory:memory_1|data_out[13]     ; ir_reg:ir_reg_1|opcode[1]    ; memWrite     ; clock       ; 0.000        ; -0.743     ; 0.053      ;
; 0.614 ; memory:memory_1|data_out[14]     ; ir_reg:ir_reg_1|opcode[2]    ; memWrite     ; clock       ; 0.000        ; -0.745     ; 0.053      ;
; 0.614 ; memory:memory_1|data_out[12]     ; ir_reg:ir_reg_1|opcode[0]    ; memWrite     ; clock       ; 0.000        ; -0.745     ; 0.053      ;
; 0.614 ; PriorityEncoder:PE|y[2]          ; reg_8:reg_8petmp|data_out[2] ; enable_pe    ; clock       ; -0.500       ; -0.245     ; 0.053      ;
; 0.622 ; memory:memory_1|data_out[2]      ; ir_reg:ir_reg_1|im6[2]       ; memWrite     ; clock       ; 0.000        ; -0.753     ; 0.053      ;
; 0.623 ; memory:memory_1|data_out[5]      ; ir_reg:ir_reg_1|data_out3[2] ; memWrite     ; clock       ; 0.000        ; -0.754     ; 0.053      ;
; 0.624 ; memory:memory_1|data_out[6]      ; ir_reg:ir_reg_1|im8[6]       ; memWrite     ; clock       ; 0.000        ; -0.755     ; 0.053      ;
; 0.624 ; memory:memory_1|data_out[3]      ; ir_reg:ir_reg_1|data_out3[0] ; memWrite     ; clock       ; 0.000        ; -0.755     ; 0.053      ;
; 0.625 ; memory:memory_1|data_out[7]      ; ir_reg:ir_reg_1|im8[7]       ; memWrite     ; clock       ; 0.000        ; -0.756     ; 0.053      ;
; 0.625 ; memory:memory_1|data_out[4]      ; ir_reg:ir_reg_1|data_out3[1] ; memWrite     ; clock       ; 0.000        ; -0.756     ; 0.053      ;
; 0.636 ; ALU:alu1|z                       ; reg_1:reg_Z|data_out         ; alu_op[1]    ; clock       ; 0.000        ; 0.507      ; 1.317      ;
; 0.644 ; reg_8:reg_8petmp|data_out[2]     ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.054      ; 0.842      ;
; 0.666 ; reg_8:reg_8petmp|data_out[4]     ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.052      ; 0.862      ;
; 0.678 ; reg:regc|data_out[9]             ; reg:rega|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.054      ; 0.876      ;
; 0.686 ; reg:regc|data_out[6]             ; reg:rega|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.054      ; 0.884      ;
; 0.691 ; reg_8:reg_8petmp|data_out[5]     ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.052      ; 0.887      ;
; 0.697 ; reg:regc|data_out[8]             ; reg:rega|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.054      ; 0.895      ;
; 0.698 ; reg:regc|data_out[11]            ; reg:rega|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.054      ; 0.896      ;
; 0.741 ; reg:regc|data_out[12]            ; reg:rega|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.060      ; 0.945      ;
; 0.802 ; reg_8:reg_8petmp|data_out[3]     ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.054      ; 1.000      ;
; 0.827 ; ir_reg:ir_reg_1|im6[2]           ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.054      ; 1.025      ;
; 0.831 ; reg:rega|data_out[0]             ; reg:regc|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.029      ;
; 0.844 ; ir_reg:ir_reg_1|data_out3[0]     ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.054      ; 1.042      ;
; 0.856 ; reg:regc|data_out[7]             ; reg:rega|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.054      ;
; 0.858 ; reg:regc|data_out[14]            ; reg:rega|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.060      ; 1.062      ;
; 0.879 ; ALU:alu1|c                       ; reg_1:reg_carry|data_out     ; alu_op[1]    ; clock       ; 0.000        ; 0.350      ; 1.403      ;
; 0.917 ; reg:regc|data_out[5]             ; reg:rega|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.116      ;
; 0.917 ; reg:rega|data_out[4]             ; reg:regc|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.051      ; 1.112      ;
; 1.004 ; memory:memory_1|data_out[1]      ; ir_reg:ir_reg_1|im6[1]       ; memWrite     ; clock       ; 0.000        ; -0.734     ; 0.454      ;
; 1.005 ; memory:memory_1|data_out[0]      ; ir_reg:ir_reg_1|im6[0]       ; memWrite     ; clock       ; 0.000        ; -0.736     ; 0.453      ;
; 1.030 ; reg:regc|data_out[15]            ; reg:rega|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.060      ; 1.234      ;
; 1.041 ; reg_1:reg_carry|data_out         ; reg_1:reg_carry|data_out     ; clock        ; clock       ; 0.000        ; 0.054      ; 1.239      ;
; 1.050 ; reg_1:reg_Z|data_out             ; reg_1:reg_Z|data_out         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.249      ;
; 1.078 ; reg:regc|data_out[13]            ; reg:rega|data_out[13]        ; clock        ; clock       ; 0.000        ; 0.061      ; 1.283      ;
; 1.091 ; reg:rega|data_out[11]            ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.291      ;
; 1.110 ; reg:rega|data_out[3]             ; reg:regc|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.308      ;
; 1.118 ; reg:rega|data_out[7]             ; reg:regc|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.317      ;
; 1.125 ; alu_op[1]                        ; reg:regc|data_out[10]        ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.291      ;
; 1.125 ; alu_op[1]                        ; reg:regc|data_out[13]        ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.291      ;
; 1.130 ; alu_op[1]                        ; reg:regc|data_out[1]         ; alu_op[1]    ; clock       ; 0.000        ; 1.995      ; 3.299      ;
; 1.131 ; alu_op[1]                        ; reg:regc|data_out[0]         ; alu_op[1]    ; clock       ; 0.000        ; 1.995      ; 3.300      ;
; 1.137 ; reg:rega|data_out[6]             ; reg:regc|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.336      ;
; 1.141 ; alu_op[1]                        ; reg:regc|data_out[3]         ; alu_op[1]    ; clock       ; 0.000        ; 1.995      ; 3.310      ;
; 1.148 ; reg:rega|data_out[0]             ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.346      ;
; 1.152 ; alu_op[1]                        ; reg:regc|data_out[2]         ; alu_op[1]    ; clock       ; 0.000        ; 1.995      ; 3.321      ;
; 1.154 ; reg:rega|data_out[9]             ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.354      ;
; 1.171 ; alu_op[1]                        ; reg:regc|data_out[4]         ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.337      ;
; 1.171 ; alu_op[1]                        ; reg:regc|data_out[8]         ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.337      ;
; 1.171 ; alu_op[1]                        ; reg:regc|data_out[11]        ; alu_op[1]    ; clock       ; 0.000        ; 1.993      ; 3.338      ;
; 1.172 ; alu_op[1]                        ; reg:regc|data_out[9]         ; alu_op[1]    ; clock       ; 0.000        ; 1.993      ; 3.339      ;
; 1.172 ; alu_op[1]                        ; reg:regc|data_out[12]        ; alu_op[1]    ; clock       ; 0.000        ; 1.993      ; 3.339      ;
; 1.259 ; alu_op[1]                        ; reg:regc|data_out[5]         ; alu_op[1]    ; clock       ; 0.000        ; 1.991      ; 3.424      ;
; 1.270 ; alu_op[1]                        ; reg:regc|data_out[6]         ; alu_op[1]    ; clock       ; 0.000        ; 1.996      ; 3.440      ;
; 1.271 ; alu_op[1]                        ; reg:regc|data_out[7]         ; alu_op[1]    ; clock       ; 0.000        ; 1.996      ; 3.441      ;
; 1.272 ; alu_op[1]                        ; reg:regc|data_out[14]        ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.438      ;
; 1.274 ; alu_op[1]                        ; reg:regc|data_out[15]        ; alu_op[1]    ; clock       ; 0.000        ; 1.992      ; 3.440      ;
; 1.286 ; reg:rega|data_out[1]             ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.484      ;
; 1.297 ; reg:rega|data_out[10]            ; reg:regc|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.496      ;
; 1.310 ; reg:rega|data_out[8]             ; reg:regc|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.509      ;
; 1.377 ; sign_ex_9_16:signext9|alu_out[0] ; reg:regc|data_out[0]         ; se_9_16      ; clock       ; -0.500       ; -0.014     ; 1.047      ;
; 1.386 ; reg:rega|data_out[12]            ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.050      ; 1.580      ;
; 1.388 ; reg:rega|data_out[2]             ; reg:regc|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.586      ;
; 1.412 ; reg:regc|data_out[0]             ; reg:rega|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.610      ;
; 1.427 ; reg:rega|data_out[8]             ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.627      ;
; 1.446 ; reg:rega|data_out[5]             ; reg:regc|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.644      ;
; 1.462 ; reg:regc|data_out[2]             ; reg:rega|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.055      ; 1.661      ;
; 1.491 ; reg:rega|data_out[14]            ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.684      ;
; 1.527 ; reg:rega|data_out[13]            ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.720      ;
; 1.528 ; reg:rega|data_out[10]            ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.728      ;
; 1.574 ; sign_ex_6_16:signext6|alu_out[0] ; reg:regc|data_out[0]         ; se_6_16      ; clock       ; -0.500       ; -0.142     ; 1.116      ;
; 1.578 ; reg:rega|data_out[11]            ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.056      ; 1.778      ;
; 1.612 ; reg:rega|data_out[15]            ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.805      ;
; 1.636 ; reg:regc|data_out[4]             ; reg:rega|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.057      ; 1.837      ;
; 1.636 ; reg:regc|data_out[1]             ; reg:rega|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.054      ; 1.834      ;
; 1.682 ; reg:rega|data_out[14]            ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.875      ;
; 1.740 ; alu_op[1]                        ; reg:regc|data_out[10]        ; alu_op[1]    ; clock       ; -0.500       ; 1.992      ; 3.406      ;
; 1.740 ; alu_op[1]                        ; reg:regc|data_out[13]        ; alu_op[1]    ; clock       ; -0.500       ; 1.992      ; 3.406      ;
+-------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'se_9_16'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; -0.500       ; 0.361      ; 0.500      ;
; 0.607 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; -0.500       ; 0.358      ; 0.505      ;
; 0.617 ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; -0.500       ; 0.327      ; 0.484      ;
; 0.620 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; -0.500       ; 0.342      ; 0.502      ;
; 0.661 ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; -0.500       ; 0.382      ; 0.583      ;
; 0.769 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; -0.500       ; 0.145      ; 0.454      ;
; 0.900 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; -0.500       ; 0.141      ; 0.581      ;
; 0.919 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; -0.500       ; 0.141      ; 0.600      ;
; 0.920 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; -0.500       ; 0.141      ; 0.601      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'se_6_16'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.807 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; -0.500       ; 0.280      ; 0.627      ;
; 0.826 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; -0.500       ; 0.280      ; 0.646      ;
; 0.845 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; -0.500       ; 0.250      ; 0.635      ;
; 0.847 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; -0.500       ; 0.259      ; 0.646      ;
; 0.851 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; -0.500       ; 0.257      ; 0.648      ;
; 0.865 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; -0.500       ; 0.249      ; 0.654      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'enable_pe'                                                                                              ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.040 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; -0.500       ; 0.165      ; 0.745      ;
; 1.199 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.413      ; 1.152      ;
; 1.204 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.333      ; 1.077      ;
; 1.207 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.333      ; 1.080      ;
; 1.316 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.412      ; 1.268      ;
; 1.318 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.321      ; 1.179      ;
; 1.319 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.320      ; 1.179      ;
; 1.327 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.321      ; 1.188      ;
; 1.358 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.320      ; 1.218      ;
; 1.382 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.240      ;
; 1.386 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.320      ; 1.246      ;
; 1.389 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.321      ; 1.250      ;
; 1.390 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.320      ; 1.250      ;
; 1.407 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.412      ; 1.359      ;
; 1.432 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.165      ; 1.137      ;
; 1.434 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.319      ; 1.293      ;
; 1.478 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.336      ;
; 1.488 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.165      ; 1.193      ;
; 1.547 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.319      ; 1.406      ;
; 1.552 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.410      ;
; 1.552 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.410      ;
; 1.554 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.319      ; 1.413      ;
; 1.566 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.164      ; 1.270      ;
; 1.566 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.319      ; 1.425      ;
; 1.567 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.425      ;
; 1.571 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.429      ;
; 1.573 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.319      ; 1.432      ;
; 1.607 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.317      ; 1.464      ;
; 1.611 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.469      ;
; 1.618 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.317      ; 1.475      ;
; 1.618 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.476      ;
; 1.653 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.164      ; 1.357      ;
; 1.689 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.547      ;
; 1.691 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.317      ; 1.548      ;
; 1.694 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.317      ; 1.551      ;
; 1.696 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.318      ; 1.554      ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'alu_op[1]'                                                                                       ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.891 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.223     ; 1.698      ;
; 2.232 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.223     ; 2.039      ;
; 2.372 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.014      ;
; 2.384 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.384     ; 2.030      ;
; 2.512 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.390     ; 2.152      ;
; 2.548 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.190      ;
; 2.572 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.223     ; 2.379      ;
; 2.609 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.405     ; 1.734      ;
; 2.663 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.390     ; 2.303      ;
; 2.699 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.341      ;
; 2.725 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.384     ; 2.371      ;
; 2.762 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.384     ; 2.408      ;
; 2.781 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.390     ; 2.421      ;
; 2.784 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.223     ; 2.591      ;
; 2.827 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.572     ; 1.785      ;
; 2.828 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.384     ; 2.474      ;
; 2.868 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.390     ; 2.508      ;
; 2.954 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.596      ;
; 2.965 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.607      ;
; 3.106 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 2.748      ;
; 3.109 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.217     ; 2.922      ;
; 3.189 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.384     ; 2.835      ;
; 3.240 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.476     ; 2.294      ;
; 3.301 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.476     ; 2.355      ;
; 3.330 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.217     ; 3.143      ;
; 3.429 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.604     ; 2.355      ;
; 3.492 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.388     ; 3.134      ;
; 3.536 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.643     ; 2.423      ;
; 3.632 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.470     ; 2.692      ;
; 3.639 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.217     ; 3.452      ;
; 3.673 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.470     ; 2.733      ;
; 3.676 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.604     ; 2.602      ;
; 3.722 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.661     ; 2.591      ;
; 3.770 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.572     ; 2.728      ;
; 3.831 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.217     ; 3.644      ;
; 3.895 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.471     ; 2.954      ;
; 4.004 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.684     ; 2.850      ;
; 4.145 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.659     ; 3.016      ;
; 4.310 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.584     ; 3.256      ;
; 4.397 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.582     ; 3.345      ;
; 4.436 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.664     ; 3.302      ;
; 4.575 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 4.384      ;
; 4.591 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 4.400      ;
; 4.851 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.217     ; 4.664      ;
; 5.040 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 4.849      ;
; 5.165 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.517     ; 4.178      ;
; 5.507 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 5.316      ;
; 5.642 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.304     ; 4.868      ;
; 5.669 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 5.478      ;
; 5.695 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.303     ; 4.922      ;
; 5.914 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.303     ; 5.141      ;
; 6.033 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 5.842      ;
; 6.038 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.405     ; 5.163      ;
; 6.136 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.221     ; 5.945      ;
; 6.315 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.415     ; 5.430      ;
; 6.335 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.497     ; 5.368      ;
; 6.548 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.309     ; 5.769      ;
; 6.631 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.492     ; 5.669      ;
; 6.699 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.437     ; 5.792      ;
; 6.700 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.494     ; 5.736      ;
; 6.736 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.437     ; 5.829      ;
; 6.797 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.417     ; 5.910      ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; alu_op[1] ; -4.621 ; -9.229        ;
; clock     ; -3.645 ; -74.294       ;
; enable_pe ; -0.750 ; -4.041        ;
; memWrite  ; -0.487 ; -6.530        ;
; se_6_16   ; -0.082 ; -0.412        ;
; se_9_16   ; -0.065 ; -0.180        ;
; memRead   ; 1.936  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; memRead   ; -2.027 ; -26.105       ;
; clock     ; 0.179  ; 0.000         ;
; se_9_16   ; 0.211  ; 0.000         ;
; se_6_16   ; 0.339  ; 0.000         ;
; memWrite  ; 0.416  ; 0.000         ;
; enable_pe ; 0.477  ; 0.000         ;
; alu_op[1] ; 1.196  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clock     ; -3.000 ; -71.702                     ;
; memRead   ; -3.000 ; -5.964                      ;
; alu_op[1] ; -3.000 ; -3.000                      ;
; enable_pe ; -3.000 ; -3.000                      ;
; memWrite  ; -3.000 ; -3.000                      ;
; se_6_16   ; -3.000 ; -3.000                      ;
; se_9_16   ; -3.000 ; -3.000                      ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'alu_op[1]'                                                                                       ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -4.621 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.813     ; 3.810      ;
; -4.617 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.739     ; 3.880      ;
; -4.608 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.895     ; 3.656      ;
; -4.604 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.821     ; 3.726      ;
; -4.596 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.754     ; 3.844      ;
; -4.583 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.836     ; 3.690      ;
; -4.576 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.754     ; 3.824      ;
; -4.563 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.836     ; 3.670      ;
; -4.518 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.802     ; 3.718      ;
; -4.505 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.884     ; 3.564      ;
; -4.494 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.676     ; 3.820      ;
; -4.481 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.758     ; 3.666      ;
; -4.361 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.816     ; 3.547      ;
; -4.348 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.898     ; 3.393      ;
; -4.306 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.737     ; 3.571      ;
; -4.293 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.819     ; 3.417      ;
; -4.157 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.728     ; 3.431      ;
; -4.144 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.810     ; 3.277      ;
; -4.100 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.672     ; 3.430      ;
; -4.100 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.729     ; 3.373      ;
; -4.087 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.754     ; 3.276      ;
; -4.087 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; 0.500        ; -0.811     ; 3.219      ;
; -3.950 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.672     ; 3.280      ;
; -3.937 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.754     ; 3.126      ;
; -3.886 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.673     ; 3.215      ;
; -3.873 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.755     ; 3.061      ;
; -3.818 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.789     ; 3.031      ;
; -3.805 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.871     ; 2.877      ;
; -3.719 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 3.895      ;
; -3.706 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 3.741      ;
; -3.638 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 3.814      ;
; -3.625 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 3.660      ;
; -3.587 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.828     ; 2.761      ;
; -3.574 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; 0.500        ; -0.910     ; 2.607      ;
; -3.456 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 3.632      ;
; -3.443 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 3.478      ;
; -3.360 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 3.536      ;
; -3.347 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 3.382      ;
; -3.008 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 3.184      ;
; -2.995 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 3.030      ;
; -2.908 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.322     ; 3.088      ;
; -2.895 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.404     ; 2.934      ;
; -2.756 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 2.932      ;
; -2.743 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 2.778      ;
; -2.738 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.326     ; 2.914      ;
; -2.725 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.408     ; 2.760      ;
; -2.694 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.404     ; 2.733      ;
; -2.632 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.404     ; 2.671      ;
; -2.552 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.404     ; 2.591      ;
; -2.215 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.322     ; 2.395      ;
; -2.202 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.404     ; 2.241      ;
; -2.130 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.410     ; 2.163      ;
; -2.117 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.322     ; 2.297      ;
; -2.070 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.410     ; 2.103      ;
; -1.995 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.410     ; 2.028      ;
; -1.907 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.322     ; 2.087      ;
; -1.807 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.322     ; 1.987      ;
; -1.748 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 1.000        ; -0.410     ; 1.781      ;
; -1.554 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.328     ; 1.728      ;
; -1.445 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.328     ; 1.619      ;
; -1.233 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.328     ; 1.407      ;
; -0.993 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 1.000        ; -0.328     ; 1.167      ;
+--------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                      ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.645 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.541     ; 3.571      ;
; -3.641 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.467     ; 3.641      ;
; -3.620 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 3.605      ;
; -3.600 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 3.585      ;
; -3.542 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.530     ; 3.479      ;
; -3.518 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.404     ; 3.581      ;
; -3.472 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.541     ; 3.398      ;
; -3.468 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.467     ; 3.468      ;
; -3.459 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.542     ; 3.384      ;
; -3.455 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.468     ; 3.454      ;
; -3.447 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 3.432      ;
; -3.434 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.483     ; 3.418      ;
; -3.427 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 3.412      ;
; -3.414 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.483     ; 3.398      ;
; -3.385 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.544     ; 3.308      ;
; -3.369 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.530     ; 3.306      ;
; -3.356 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.531     ; 3.292      ;
; -3.345 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.404     ; 3.408      ;
; -3.332 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.405     ; 3.394      ;
; -3.330 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.465     ; 3.332      ;
; -3.212 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.544     ; 3.135      ;
; -3.199 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.545     ; 3.121      ;
; -3.181 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.456     ; 3.192      ;
; -3.157 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.465     ; 3.159      ;
; -3.144 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.466     ; 3.145      ;
; -3.136 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.540     ; 3.063      ;
; -3.132 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.466     ; 3.133      ;
; -3.124 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.400     ; 3.191      ;
; -3.124 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[15] ; se_6_16      ; clock       ; 0.500        ; -0.457     ; 3.134      ;
; -3.111 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 3.097      ;
; -3.091 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 3.077      ;
; -3.045 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.542     ; 2.970      ;
; -3.041 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.468     ; 3.040      ;
; -3.033 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.529     ; 2.971      ;
; -3.020 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.483     ; 3.004      ;
; -3.009 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.403     ; 3.073      ;
; -3.008 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.456     ; 3.019      ;
; -3.000 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.483     ; 2.984      ;
; -2.995 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.457     ; 3.005      ;
; -2.974 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.400     ; 3.041      ;
; -2.961 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.540     ; 2.888      ;
; -2.957 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.466     ; 2.958      ;
; -2.951 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.400     ; 3.018      ;
; -2.951 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[14] ; se_6_16      ; clock       ; 0.500        ; -0.457     ; 2.961      ;
; -2.942 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.531     ; 2.878      ;
; -2.938 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.401     ; 3.004      ;
; -2.938 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[13] ; se_6_16      ; clock       ; 0.500        ; -0.458     ; 2.947      ;
; -2.936 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 2.922      ;
; -2.918 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.405     ; 2.980      ;
; -2.916 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 2.902      ;
; -2.910 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.401     ; 2.976      ;
; -2.876 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.543     ; 2.800      ;
; -2.858 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.529     ; 2.796      ;
; -2.842 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.517     ; 2.792      ;
; -2.834 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.403     ; 2.898      ;
; -2.821 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.464     ; 2.824      ;
; -2.801 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.400     ; 2.868      ;
; -2.788 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.401     ; 2.854      ;
; -2.785 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.545     ; 2.707      ;
; -2.737 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.401     ; 2.803      ;
; -2.730 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.466     ; 2.731      ;
; -2.724 ; sign_ex_9_16:signext9|alu_out[6]  ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.402     ; 2.789      ;
; -2.708 ; reg:rega|data_out[0]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 3.656      ;
; -2.701 ; sign_ex_9_16:signext9|alu_out[3]  ; reg:regc|data_out[11] ; se_9_16      ; clock       ; 0.500        ; -0.543     ; 2.625      ;
; -2.672 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.455     ; 2.684      ;
; -2.669 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[14] ; se_9_16      ; clock       ; 0.500        ; -0.517     ; 2.619      ;
; -2.656 ; sign_ex_9_16:signext9|alu_out[15] ; reg:regc|data_out[13] ; se_9_16      ; clock       ; 0.500        ; -0.518     ; 2.605      ;
; -2.646 ; sign_ex_6_16:signext6|alu_out[3]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.464     ; 2.649      ;
; -2.627 ; reg:rega|data_out[1]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 3.575      ;
; -2.615 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.399     ; 2.683      ;
; -2.615 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[12] ; se_6_16      ; clock       ; 0.500        ; -0.456     ; 2.626      ;
; -2.611 ; sign_ex_9_16:signext9|alu_out[7]  ; reg:regc|data_out[15] ; se_9_16      ; clock       ; 0.500        ; -0.556     ; 2.522      ;
; -2.581 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.457     ; 2.591      ;
; -2.574 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[9]  ; se_9_16      ; clock       ; 0.500        ; -0.540     ; 2.501      ;
; -2.570 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.466     ; 2.571      ;
; -2.549 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 2.535      ;
; -2.535 ; reg:rega|data_out[0]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 3.483      ;
; -2.529 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[9]  ; se_6_16      ; clock       ; 0.500        ; -0.481     ; 2.515      ;
; -2.528 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[8]  ; se_9_16      ; clock       ; 0.500        ; -0.541     ; 2.454      ;
; -2.524 ; sign_ex_9_16:signext9|alu_out[4]  ; reg:regc|data_out[10] ; se_9_16      ; clock       ; 0.500        ; -0.401     ; 2.590      ;
; -2.524 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.467     ; 2.524      ;
; -2.524 ; sign_ex_6_16:signext6|alu_out[15] ; reg:regc|data_out[10] ; se_6_16      ; clock       ; 0.500        ; -0.458     ; 2.533      ;
; -2.522 ; reg:rega|data_out[0]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 3.469      ;
; -2.514 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[6]  ; se_9_16      ; clock       ; 0.500        ; -0.538     ; 2.443      ;
; -2.510 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[6]  ; se_6_16      ; clock       ; 0.500        ; -0.464     ; 2.513      ;
; -2.506 ; sign_ex_9_16:signext9|alu_out[1]  ; reg:regc|data_out[7]  ; se_9_16      ; clock       ; 0.500        ; -0.538     ; 2.435      ;
; -2.503 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 2.488      ;
; -2.502 ; sign_ex_6_16:signext6|alu_out[2]  ; reg:regc|data_out[7]  ; se_6_16      ; clock       ; 0.500        ; -0.464     ; 2.505      ;
; -2.497 ; sign_ex_6_16:signext6|alu_out[4]  ; reg:regc|data_out[11] ; se_6_16      ; clock       ; 0.500        ; -0.455     ; 2.509      ;
; -2.489 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[6]  ; se_6_16      ; clock       ; 0.500        ; -0.479     ; 2.477      ;
; -2.483 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[8]  ; se_6_16      ; clock       ; 0.500        ; -0.482     ; 2.468      ;
; -2.481 ; sign_ex_6_16:signext6|alu_out[0]  ; reg:regc|data_out[7]  ; se_6_16      ; clock       ; 0.500        ; -0.479     ; 2.469      ;
; -2.471 ; sign_ex_9_16:signext9|alu_out[2]  ; reg:regc|data_out[9]  ; se_9_16      ; clock       ; 0.500        ; -0.529     ; 2.409      ;
; -2.469 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[6]  ; se_6_16      ; clock       ; 0.500        ; -0.479     ; 2.457      ;
; -2.465 ; sign_ex_9_16:signext9|alu_out[5]  ; reg:regc|data_out[12] ; se_9_16      ; clock       ; 0.500        ; -0.399     ; 2.533      ;
; -2.461 ; sign_ex_6_16:signext6|alu_out[1]  ; reg:regc|data_out[7]  ; se_6_16      ; clock       ; 0.500        ; -0.479     ; 2.449      ;
; -2.454 ; reg:rega|data_out[1]              ; reg:regc|data_out[14] ; clock        ; clock       ; 1.000        ; -0.039     ; 3.402      ;
; -2.447 ; sign_ex_9_16:signext9|alu_out[0]  ; reg:regc|data_out[9]  ; se_9_16      ; clock       ; 0.500        ; -0.403     ; 2.511      ;
; -2.445 ; reg:rega|data_out[2]              ; reg:regc|data_out[15] ; clock        ; clock       ; 1.000        ; -0.039     ; 3.393      ;
; -2.441 ; reg:rega|data_out[1]              ; reg:regc|data_out[13] ; clock        ; clock       ; 1.000        ; -0.040     ; 3.388      ;
+--------+-----------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'enable_pe'                                                                                              ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.750 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.321      ; 0.926      ;
; -0.688 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.321      ; 0.864      ;
; -0.652 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.323      ; 0.830      ;
; -0.643 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; 0.500        ; 0.323      ; 0.821      ;
; -0.621 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 1.018      ;
; -0.609 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 1.011      ;
; -0.606 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.412      ; 1.006      ;
; -0.601 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 1.004      ;
; -0.581 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 0.978      ;
; -0.569 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 0.971      ;
; -0.566 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.412      ; 0.966      ;
; -0.561 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 0.964      ;
; -0.530 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.929      ;
; -0.518 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.922      ;
; -0.516 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.915      ;
; -0.515 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.914      ;
; -0.515 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 0.917      ;
; -0.510 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.915      ;
; -0.504 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.908      ;
; -0.501 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.414      ; 0.903      ;
; -0.496 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.901      ;
; -0.493 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.898      ;
; -0.446 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.415      ; 0.849      ;
; -0.445 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.417      ; 0.851      ;
; -0.442 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.417      ; 0.842      ;
; -0.438 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.416      ; 0.837      ;
; -0.419 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; 0.500        ; 0.417      ; 0.819      ;
; -0.381 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.456      ; 0.928      ;
; -0.381 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; 0.500        ; 0.417      ; 0.786      ;
; -0.378 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; 0.500        ; 0.415      ; 0.781      ;
; -0.376 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; 0.500        ; 0.417      ; 0.782      ;
; -0.349 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.411      ; 0.771      ;
; -0.349 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; 0.500        ; 0.411      ; 0.771      ;
; -0.314 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.456      ; 0.861      ;
; -0.269 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; 0.500        ; 0.458      ; 0.818      ;
; -0.124 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; 0.500        ; 0.323      ; 0.496      ;
+--------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'memWrite'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.487 ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; 0.500        ; 0.408      ; 0.878      ;
; -0.461 ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; 0.500        ; 0.409      ; 0.851      ;
; -0.445 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; 0.500        ; 0.068      ; 0.179      ;
; -0.429 ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; 0.500        ; 0.380      ; 0.791      ;
; -0.405 ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; 0.500        ; 0.378      ; 0.766      ;
; -0.392 ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; 0.500        ; 0.382      ; 0.755      ;
; -0.388 ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; 0.500        ; 0.409      ; 0.779      ;
; -0.323 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; 0.500        ; 0.071      ; 0.177      ;
; -0.322 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; 0.500        ; 0.068      ; 0.178      ;
; -0.305 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; 0.500        ; 0.068      ; 0.179      ;
; -0.223 ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; 0.500        ; 0.395      ; 0.600      ;
; -0.217 ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; 0.500        ; 0.383      ; 0.582      ;
; -0.214 ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; 0.500        ; 0.395      ; 0.592      ;
; -0.212 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; 0.500        ; 0.037      ; 0.177      ;
; -0.182 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; 0.500        ; 0.070      ; 0.182      ;
; -0.180 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; 0.500        ; 0.070      ; 0.179      ;
; -0.144 ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; 0.500        ; 0.381      ; 0.507      ;
; -0.143 ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; 0.500        ; 0.381      ; 0.506      ;
; -0.139 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; 0.500        ; 0.038      ; 0.178      ;
; -0.137 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; 0.500        ; 0.040      ; 0.179      ;
; -0.132 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; 0.500        ; 0.038      ; 0.179      ;
; -0.131 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; 0.500        ; 0.039      ; 0.178      ;
; -0.131 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; 0.500        ; 0.039      ; 0.178      ;
; -0.131 ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; 0.500        ; 0.397      ; 0.510      ;
; -0.130 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; 0.500        ; 0.040      ; 0.178      ;
; -0.127 ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; 0.500        ; 0.397      ; 0.506      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'se_6_16'                                                                                                           ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; 0.500        ; 0.365      ; 0.425      ;
; -0.078 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; 0.500        ; 0.366      ; 0.408      ;
; -0.077 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; 0.500        ; 0.371      ; 0.426      ;
; -0.077 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; 0.500        ; 0.372      ; 0.426      ;
; -0.056 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; 0.500        ; 0.387      ; 0.421      ;
; -0.042 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; 0.500        ; 0.387      ; 0.407      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'se_9_16'                                                                                                           ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.065 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; 0.500        ; 0.311      ; 0.415      ;
; -0.063 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; 0.500        ; 0.311      ; 0.417      ;
; -0.052 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; 0.500        ; 0.312      ; 0.403      ;
; 0.006  ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; 0.500        ; 0.420      ; 0.322      ;
; 0.009  ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; 0.500        ; 0.431      ; 0.335      ;
; 0.055  ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; 0.500        ; 0.312      ; 0.300      ;
; 0.097  ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; 0.500        ; 0.430      ; 0.339      ;
; 0.106  ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; 0.500        ; 0.433      ; 0.333      ;
; 0.120  ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; 0.500        ; 0.444      ; 0.404      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'memRead'                                                                                                        ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.936 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 1.000        ; 1.969      ; 0.179      ;
; 2.058 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 1.000        ; 1.972      ; 0.177      ;
; 2.059 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 1.000        ; 1.969      ; 0.178      ;
; 2.076 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 1.000        ; 1.969      ; 0.179      ;
; 2.169 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 1.000        ; 1.938      ; 0.177      ;
; 2.199 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 1.000        ; 1.971      ; 0.182      ;
; 2.201 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 1.000        ; 1.971      ; 0.179      ;
; 2.242 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 1.000        ; 1.939      ; 0.178      ;
; 2.244 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 1.000        ; 1.941      ; 0.179      ;
; 2.249 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 1.000        ; 1.939      ; 0.179      ;
; 2.250 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 1.000        ; 1.940      ; 0.178      ;
; 2.250 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 1.000        ; 1.940      ; 0.178      ;
; 2.251 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 1.000        ; 1.941      ; 0.178      ;
+-------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'memRead'                                                                                                          ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.027 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]  ; memWrite     ; memRead     ; 0.000        ; 2.143      ; 0.156      ;
; -2.025 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]  ; memWrite     ; memRead     ; 0.000        ; 2.142      ; 0.157      ;
; -2.024 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]  ; memWrite     ; memRead     ; 0.000        ; 2.141      ; 0.157      ;
; -2.023 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]  ; memWrite     ; memRead     ; 0.000        ; 2.142      ; 0.159      ;
; -2.023 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]  ; memWrite     ; memRead     ; 0.000        ; 2.140      ; 0.157      ;
; -2.023 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]  ; memWrite     ; memRead     ; 0.000        ; 2.140      ; 0.157      ;
; -1.996 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14] ; memWrite     ; memRead     ; 0.000        ; 2.113      ; 0.157      ;
; -1.995 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13] ; memWrite     ; memRead     ; 0.000        ; 2.112      ; 0.157      ;
; -1.995 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12] ; memWrite     ; memRead     ; 0.000        ; 2.111      ; 0.156      ;
; -1.994 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15] ; memWrite     ; memRead     ; 0.000        ; 2.111      ; 0.157      ;
; -1.994 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]  ; memWrite     ; memRead     ; 0.000        ; 2.111      ; 0.157      ;
; -1.993 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]  ; memWrite     ; memRead     ; 0.000        ; 2.109      ; 0.156      ;
; -1.993 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]  ; memWrite     ; memRead     ; 0.000        ; 2.110      ; 0.157      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                        ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; reg_1:regpef|data_out        ; reg_1:regpef|data_out        ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.231 ; ALU:alu1|z                   ; reg_1:reg_Z|data_out         ; alu_op[1]    ; clock       ; 0.000        ; 0.406      ; 0.751      ;
; 0.256 ; ir_reg:ir_reg_1|im8[7]       ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; ir_reg:ir_reg_1|im8[6]       ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; reg_8:reg_8petmp|data_out[1] ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.380      ;
; 0.263 ; reg_8:reg_8petmp|data_out[6] ; reg_8:reg8_pein|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.382      ;
; 0.270 ; ir_reg:ir_reg_1|data_out3[2] ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.390      ;
; 0.272 ; reg_8:reg_8petmp|data_out[7] ; reg_8:reg8_pein|data_out[7]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; ir_reg:ir_reg_1|im6[0]       ; reg_8:reg8_pein|data_out[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.393      ;
; 0.279 ; reg:regc|data_out[3]         ; reg:rega|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.400      ;
; 0.295 ; reg:regc|data_out[10]        ; reg:rega|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.312 ; ir_reg:ir_reg_1|im6[1]       ; reg_8:reg8_pein|data_out[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; ir_reg:ir_reg_1|data_out3[1] ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.360 ; reg_8:reg_8petmp|data_out[2] ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.479      ;
; 0.366 ; ALU:alu1|c                   ; reg_1:reg_carry|data_out     ; alu_op[1]    ; clock       ; 0.000        ; 0.326      ; 0.806      ;
; 0.372 ; reg_8:reg_8petmp|data_out[4] ; reg_8:reg8_pein|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.490      ;
; 0.382 ; reg:regc|data_out[9]         ; reg:rega|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.500      ;
; 0.383 ; memory:memory_1|data_out[8]  ; ir_reg:ir_reg_1|im9[8]       ; memWrite     ; clock       ; 0.000        ; -0.476     ; 0.031      ;
; 0.383 ; memory:memory_1|data_out[1]  ; ir_reg:ir_reg_1|cz[1]        ; memWrite     ; clock       ; 0.000        ; -0.476     ; 0.031      ;
; 0.384 ; reg_8:reg_8petmp|data_out[5] ; reg_8:reg8_pein|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.502      ;
; 0.385 ; memory:memory_1|data_out[15] ; ir_reg:ir_reg_1|opcode[3]    ; memWrite     ; clock       ; 0.000        ; -0.478     ; 0.031      ;
; 0.385 ; memory:memory_1|data_out[0]  ; ir_reg:ir_reg_1|cz[0]        ; memWrite     ; clock       ; 0.000        ; -0.478     ; 0.031      ;
; 0.390 ; memory:memory_1|data_out[13] ; ir_reg:ir_reg_1|opcode[1]    ; memWrite     ; clock       ; 0.000        ; -0.483     ; 0.031      ;
; 0.391 ; reg:regc|data_out[6]         ; reg:rega|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; reg:regc|data_out[11]        ; reg:rega|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.034      ; 0.510      ;
; 0.393 ; memory:memory_1|data_out[12] ; ir_reg:ir_reg_1|opcode[0]    ; memWrite     ; clock       ; 0.000        ; -0.486     ; 0.031      ;
; 0.394 ; reg:regc|data_out[8]         ; reg:rega|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.513      ;
; 0.394 ; memory:memory_1|data_out[14] ; ir_reg:ir_reg_1|opcode[2]    ; memWrite     ; clock       ; 0.000        ; -0.487     ; 0.031      ;
; 0.398 ; memory:memory_1|data_out[2]  ; ir_reg:ir_reg_1|im6[2]       ; memWrite     ; clock       ; 0.000        ; -0.491     ; 0.031      ;
; 0.399 ; memory:memory_1|data_out[5]  ; ir_reg:ir_reg_1|data_out3[2] ; memWrite     ; clock       ; 0.000        ; -0.492     ; 0.031      ;
; 0.400 ; memory:memory_1|data_out[6]  ; ir_reg:ir_reg_1|im8[6]       ; memWrite     ; clock       ; 0.000        ; -0.493     ; 0.031      ;
; 0.400 ; memory:memory_1|data_out[4]  ; ir_reg:ir_reg_1|data_out3[1] ; memWrite     ; clock       ; 0.000        ; -0.493     ; 0.031      ;
; 0.401 ; memory:memory_1|data_out[3]  ; ir_reg:ir_reg_1|data_out3[0] ; memWrite     ; clock       ; 0.000        ; -0.494     ; 0.031      ;
; 0.402 ; memory:memory_1|data_out[7]  ; ir_reg:ir_reg_1|im8[7]       ; memWrite     ; clock       ; 0.000        ; -0.495     ; 0.031      ;
; 0.428 ; reg:regc|data_out[12]        ; reg:rega|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.040      ; 0.552      ;
; 0.461 ; reg_8:reg_8petmp|data_out[3] ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.580      ;
; 0.487 ; reg:regc|data_out[7]         ; reg:rega|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.607      ;
; 0.491 ; ir_reg:ir_reg_1|im6[2]       ; reg_8:reg8_pein|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.609      ;
; 0.494 ; reg:rega|data_out[0]         ; reg:regc|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.615      ;
; 0.495 ; ir_reg:ir_reg_1|data_out3[0] ; reg_8:reg8_pein|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.034      ; 0.613      ;
; 0.500 ; reg:regc|data_out[14]        ; reg:rega|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.625      ;
; 0.531 ; reg:regc|data_out[5]         ; reg:rega|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.651      ;
; 0.543 ; reg:rega|data_out[4]         ; reg:regc|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.034      ; 0.661      ;
; 0.554 ; alu_op[1]                    ; reg:regc|data_out[3]         ; alu_op[1]    ; clock       ; 0.000        ; 1.251      ; 1.919      ;
; 0.561 ; alu_op[1]                    ; reg:regc|data_out[1]         ; alu_op[1]    ; clock       ; 0.000        ; 1.252      ; 1.927      ;
; 0.562 ; alu_op[1]                    ; reg:regc|data_out[0]         ; alu_op[1]    ; clock       ; 0.000        ; 1.252      ; 1.928      ;
; 0.565 ; alu_op[1]                    ; reg:regc|data_out[2]         ; alu_op[1]    ; clock       ; 0.000        ; 1.251      ; 1.930      ;
; 0.572 ; alu_op[1]                    ; reg:regc|data_out[4]         ; alu_op[1]    ; clock       ; 0.000        ; 1.249      ; 1.935      ;
; 0.572 ; alu_op[1]                    ; reg:regc|data_out[8]         ; alu_op[1]    ; clock       ; 0.000        ; 1.249      ; 1.935      ;
; 0.572 ; alu_op[1]                    ; reg:regc|data_out[9]         ; alu_op[1]    ; clock       ; 0.000        ; 1.250      ; 1.936      ;
; 0.572 ; alu_op[1]                    ; reg:regc|data_out[11]        ; alu_op[1]    ; clock       ; 0.000        ; 1.250      ; 1.936      ;
; 0.573 ; alu_op[1]                    ; reg:regc|data_out[12]        ; alu_op[1]    ; clock       ; 0.000        ; 1.250      ; 1.937      ;
; 0.580 ; alu_op[1]                    ; reg:regc|data_out[10]        ; alu_op[1]    ; clock       ; 0.000        ; 1.248      ; 1.942      ;
; 0.581 ; alu_op[1]                    ; reg:regc|data_out[13]        ; alu_op[1]    ; clock       ; 0.000        ; 1.248      ; 1.943      ;
; 0.586 ; reg_1:reg_carry|data_out     ; reg_1:reg_carry|data_out     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.706      ;
; 0.595 ; reg_1:reg_Z|data_out         ; reg_1:reg_Z|data_out         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.715      ;
; 0.595 ; reg:regc|data_out[15]        ; reg:rega|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.041      ; 0.720      ;
; 0.613 ; alu_op[1]                    ; reg:regc|data_out[5]         ; alu_op[1]    ; clock       ; 0.000        ; 1.247      ; 1.974      ;
; 0.613 ; memory:memory_1|data_out[1]  ; ir_reg:ir_reg_1|im6[1]       ; memWrite     ; clock       ; 0.000        ; -0.476     ; 0.261      ;
; 0.616 ; memory:memory_1|data_out[0]  ; ir_reg:ir_reg_1|im6[0]       ; memWrite     ; clock       ; 0.000        ; -0.478     ; 0.262      ;
; 0.623 ; alu_op[1]                    ; reg:regc|data_out[6]         ; alu_op[1]    ; clock       ; 0.000        ; 1.252      ; 1.989      ;
; 0.623 ; alu_op[1]                    ; reg:regc|data_out[7]         ; alu_op[1]    ; clock       ; 0.000        ; 1.252      ; 1.989      ;
; 0.627 ; reg:regc|data_out[13]        ; reg:rega|data_out[13]        ; clock        ; clock       ; 0.000        ; 0.042      ; 0.753      ;
; 0.633 ; alu_op[1]                    ; reg:regc|data_out[14]        ; alu_op[1]    ; clock       ; 0.000        ; 1.249      ; 1.996      ;
; 0.635 ; alu_op[1]                    ; reg:regc|data_out[15]        ; alu_op[1]    ; clock       ; 0.000        ; 1.249      ; 1.998      ;
; 0.646 ; reg:rega|data_out[3]         ; reg:regc|data_out[3]         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.765      ;
; 0.660 ; reg:rega|data_out[7]         ; reg:regc|data_out[7]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.780      ;
; 0.670 ; reg:rega|data_out[6]         ; reg:regc|data_out[6]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.790      ;
; 0.672 ; reg:rega|data_out[0]         ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.793      ;
; 0.683 ; reg:rega|data_out[11]        ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.805      ;
; 0.686 ; reg:rega|data_out[9]         ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.729 ; PriorityEncoder:PE|y[7]      ; reg_8:reg_8petmp|data_out[7] ; enable_pe    ; clock       ; -0.500       ; -0.322     ; 0.031      ;
; 0.729 ; PriorityEncoder:PE|y[3]      ; reg_8:reg_8petmp|data_out[3] ; enable_pe    ; clock       ; -0.500       ; -0.322     ; 0.031      ;
; 0.753 ; reg:rega|data_out[10]        ; reg:regc|data_out[10]        ; clock        ; clock       ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; reg:rega|data_out[8]         ; reg:regc|data_out[8]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.874      ;
; 0.754 ; reg:rega|data_out[1]         ; reg:regc|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.875      ;
; 0.782 ; PriorityEncoder:PE|N         ; reg_1:regpef|data_out        ; enable_pe    ; clock       ; -0.500       ; -0.218     ; 0.188      ;
; 0.796 ; reg:rega|data_out[2]         ; reg:regc|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.916      ;
; 0.796 ; reg:regc|data_out[0]         ; reg:rega|data_out[0]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.917      ;
; 0.800 ; reg:rega|data_out[12]        ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.032      ; 0.916      ;
; 0.812 ; reg:rega|data_out[8]         ; reg:regc|data_out[9]         ; clock        ; clock       ; 0.000        ; 0.038      ; 0.934      ;
; 0.818 ; PriorityEncoder:PE|y[1]      ; reg_8:reg_8petmp|data_out[1] ; enable_pe    ; clock       ; -0.500       ; -0.411     ; 0.031      ;
; 0.820 ; PriorityEncoder:PE|y[5]      ; reg_8:reg_8petmp|data_out[5] ; enable_pe    ; clock       ; -0.500       ; -0.413     ; 0.031      ;
; 0.822 ; PriorityEncoder:PE|y[6]      ; reg_8:reg_8petmp|data_out[6] ; enable_pe    ; clock       ; -0.500       ; -0.415     ; 0.031      ;
; 0.822 ; PriorityEncoder:PE|y[4]      ; reg_8:reg_8petmp|data_out[4] ; enable_pe    ; clock       ; -0.500       ; -0.415     ; 0.031      ;
; 0.839 ; reg:regc|data_out[2]         ; reg:rega|data_out[2]         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.960      ;
; 0.845 ; reg:rega|data_out[5]         ; reg:regc|data_out[5]         ; clock        ; clock       ; 0.000        ; 0.035      ; 0.964      ;
; 0.864 ; PriorityEncoder:PE|y[2]      ; reg_8:reg_8petmp|data_out[2] ; enable_pe    ; clock       ; -0.500       ; -0.457     ; 0.031      ;
; 0.867 ; reg:rega|data_out[14]        ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.031      ; 0.982      ;
; 0.883 ; reg:rega|data_out[10]        ; reg:regc|data_out[11]        ; clock        ; clock       ; 0.000        ; 0.038      ; 1.005      ;
; 0.900 ; reg:rega|data_out[13]        ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.031      ; 1.015      ;
; 0.924 ; reg:rega|data_out[11]        ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.038      ; 1.046      ;
; 0.937 ; reg:rega|data_out[15]        ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.031      ; 1.052      ;
; 0.943 ; reg:regc|data_out[1]         ; reg:rega|data_out[1]         ; clock        ; clock       ; 0.000        ; 0.037      ; 1.064      ;
; 0.956 ; reg:regc|data_out[4]         ; reg:rega|data_out[4]         ; clock        ; clock       ; 0.000        ; 0.039      ; 1.079      ;
; 0.977 ; reg:rega|data_out[14]        ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.031      ; 1.092      ;
; 1.011 ; reg:rega|data_out[12]        ; reg:regc|data_out[13]        ; clock        ; clock       ; 0.000        ; 0.030      ; 1.125      ;
; 1.025 ; reg:rega|data_out[12]        ; reg:regc|data_out[14]        ; clock        ; clock       ; 0.000        ; 0.031      ; 1.140      ;
; 1.041 ; reg:rega|data_out[10]        ; reg:regc|data_out[12]        ; clock        ; clock       ; 0.000        ; 0.038      ; 1.163      ;
; 1.054 ; reg:rega|data_out[13]        ; reg:regc|data_out[15]        ; clock        ; clock       ; 0.000        ; 0.031      ; 1.169      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'se_9_16'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_9_16:signext9|alu_out[3]  ; clock        ; se_9_16     ; -0.500       ; 0.542      ; 0.293      ;
; 0.217 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_9_16:signext9|alu_out[1]  ; clock        ; se_9_16     ; -0.500       ; 0.539      ; 0.296      ;
; 0.225 ; ir_reg:ir_reg_1|im9[8]       ; sign_ex_9_16:signext9|alu_out[15] ; clock        ; se_9_16     ; -0.500       ; 0.517      ; 0.282      ;
; 0.227 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_9_16:signext9|alu_out[2]  ; clock        ; se_9_16     ; -0.500       ; 0.528      ; 0.295      ;
; 0.251 ; ir_reg:ir_reg_1|im8[7]       ; sign_ex_9_16:signext9|alu_out[7]  ; clock        ; se_9_16     ; -0.500       ; 0.556      ; 0.347      ;
; 0.334 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_9_16:signext9|alu_out[0]  ; clock        ; se_9_16     ; -0.500       ; 0.402      ; 0.276      ;
; 0.406 ; ir_reg:ir_reg_1|im8[6]       ; sign_ex_9_16:signext9|alu_out[6]  ; clock        ; se_9_16     ; -0.500       ; 0.401      ; 0.347      ;
; 0.417 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_9_16:signext9|alu_out[5]  ; clock        ; se_9_16     ; -0.500       ; 0.401      ; 0.358      ;
; 0.419 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_9_16:signext9|alu_out[4]  ; clock        ; se_9_16     ; -0.500       ; 0.401      ; 0.360      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'se_6_16'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; ir_reg:ir_reg_1|im6[0]       ; sign_ex_6_16:signext6|alu_out[0]  ; clock        ; se_6_16     ; -0.500       ; 0.480      ; 0.359      ;
; 0.349 ; ir_reg:ir_reg_1|im6[1]       ; sign_ex_6_16:signext6|alu_out[1]  ; clock        ; se_6_16     ; -0.500       ; 0.480      ; 0.369      ;
; 0.363 ; ir_reg:ir_reg_1|data_out3[2] ; sign_ex_6_16:signext6|alu_out[15] ; clock        ; se_6_16     ; -0.500       ; 0.458      ; 0.361      ;
; 0.365 ; ir_reg:ir_reg_1|im6[2]       ; sign_ex_6_16:signext6|alu_out[2]  ; clock        ; se_6_16     ; -0.500       ; 0.465      ; 0.370      ;
; 0.368 ; ir_reg:ir_reg_1|data_out3[0] ; sign_ex_6_16:signext6|alu_out[3]  ; clock        ; se_6_16     ; -0.500       ; 0.463      ; 0.371      ;
; 0.374 ; ir_reg:ir_reg_1|data_out3[1] ; sign_ex_6_16:signext6|alu_out[4]  ; clock        ; se_6_16     ; -0.500       ; 0.457      ; 0.371      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'memWrite'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; reg:regc|data_out[15]           ; memory:memory_1|memory_block~12 ; clock        ; memWrite    ; -0.500       ; 0.490      ; 0.446      ;
; 0.419 ; reg:regc|data_out[8]            ; memory:memory_1|memory_block~8  ; clock        ; memWrite    ; -0.500       ; 0.490      ; 0.449      ;
; 0.433 ; reg:regc|data_out[2]            ; memory:memory_1|memory_block~2  ; clock        ; memWrite    ; -0.500       ; 0.474      ; 0.447      ;
; 0.434 ; reg:regc|data_out[3]            ; memory:memory_1|memory_block~3  ; clock        ; memWrite    ; -0.500       ; 0.474      ; 0.448      ;
; 0.461 ; memory:memory_1|memory_block~3  ; memory:memory_1|data_out[3]     ; memWrite     ; memWrite    ; -0.500       ; 0.175      ; 0.156      ;
; 0.463 ; memory:memory_1|memory_block~6  ; memory:memory_1|data_out[6]     ; memWrite     ; memWrite    ; -0.500       ; 0.174      ; 0.157      ;
; 0.464 ; memory:memory_1|memory_block~2  ; memory:memory_1|data_out[2]     ; memWrite     ; memWrite    ; -0.500       ; 0.173      ; 0.157      ;
; 0.465 ; memory:memory_1|memory_block~7  ; memory:memory_1|data_out[7]     ; memWrite     ; memWrite    ; -0.500       ; 0.174      ; 0.159      ;
; 0.465 ; memory:memory_1|memory_block~5  ; memory:memory_1|data_out[5]     ; memWrite     ; memWrite    ; -0.500       ; 0.172      ; 0.157      ;
; 0.465 ; memory:memory_1|memory_block~4  ; memory:memory_1|data_out[4]     ; memWrite     ; memWrite    ; -0.500       ; 0.172      ; 0.157      ;
; 0.490 ; reg:regc|data_out[0]            ; memory:memory_1|memory_block~0  ; clock        ; memWrite    ; -0.500       ; 0.489      ; 0.519      ;
; 0.492 ; memory:memory_1|memory_block~11 ; memory:memory_1|data_out[14]    ; memWrite     ; memWrite    ; -0.500       ; 0.145      ; 0.157      ;
; 0.493 ; memory:memory_1|memory_block~10 ; memory:memory_1|data_out[13]    ; memWrite     ; memWrite    ; -0.500       ; 0.144      ; 0.157      ;
; 0.493 ; memory:memory_1|memory_block~9  ; memory:memory_1|data_out[12]    ; memWrite     ; memWrite    ; -0.500       ; 0.143      ; 0.156      ;
; 0.494 ; memory:memory_1|memory_block~12 ; memory:memory_1|data_out[15]    ; memWrite     ; memWrite    ; -0.500       ; 0.143      ; 0.157      ;
; 0.494 ; memory:memory_1|memory_block~0  ; memory:memory_1|data_out[0]     ; memWrite     ; memWrite    ; -0.500       ; 0.143      ; 0.157      ;
; 0.495 ; memory:memory_1|memory_block~8  ; memory:memory_1|data_out[8]     ; memWrite     ; memWrite    ; -0.500       ; 0.141      ; 0.156      ;
; 0.495 ; memory:memory_1|memory_block~1  ; memory:memory_1|data_out[1]     ; memWrite     ; memWrite    ; -0.500       ; 0.142      ; 0.157      ;
; 0.495 ; reg:regc|data_out[1]            ; memory:memory_1|memory_block~1  ; clock        ; memWrite    ; -0.500       ; 0.489      ; 0.524      ;
; 0.497 ; reg:regc|data_out[5]            ; memory:memory_1|memory_block~5  ; clock        ; memWrite    ; -0.500       ; 0.475      ; 0.512      ;
; 0.634 ; reg:regc|data_out[12]           ; memory:memory_1|memory_block~9  ; clock        ; memWrite    ; -0.500       ; 0.502      ; 0.676      ;
; 0.650 ; reg:regc|data_out[4]            ; memory:memory_1|memory_block~4  ; clock        ; memWrite    ; -0.500       ; 0.475      ; 0.665      ;
; 0.655 ; reg:regc|data_out[6]            ; memory:memory_1|memory_block~6  ; clock        ; memWrite    ; -0.500       ; 0.471      ; 0.666      ;
; 0.670 ; reg:regc|data_out[7]            ; memory:memory_1|memory_block~7  ; clock        ; memWrite    ; -0.500       ; 0.473      ; 0.683      ;
; 0.703 ; reg:regc|data_out[14]           ; memory:memory_1|memory_block~11 ; clock        ; memWrite    ; -0.500       ; 0.503      ; 0.746      ;
; 0.723 ; reg:regc|data_out[13]           ; memory:memory_1|memory_block~10 ; clock        ; memWrite    ; -0.500       ; 0.502      ; 0.765      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'enable_pe'                                                                                              ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.477 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|y[7] ; clock        ; enable_pe   ; -0.500       ; 0.413      ; 0.430      ;
; 0.565 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.568      ; 0.673      ;
; 0.567 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.519      ; 0.626      ;
; 0.568 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[1] ; clock        ; enable_pe   ; -0.500       ; 0.519      ; 0.627      ;
; 0.632 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.511      ; 0.683      ;
; 0.632 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.566      ; 0.738      ;
; 0.633 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.509      ; 0.682      ;
; 0.634 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.511      ; 0.685      ;
; 0.663 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.511      ; 0.714      ;
; 0.673 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.723      ;
; 0.677 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.511      ; 0.728      ;
; 0.678 ; reg_8:reg8_pein|data_out[4] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.509      ; 0.727      ;
; 0.681 ; reg_8:reg8_pein|data_out[5] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.511      ; 0.732      ;
; 0.693 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[2] ; clock        ; enable_pe   ; -0.500       ; 0.566      ; 0.799      ;
; 0.699 ; reg_8:reg8_pein|data_out[6] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.749      ;
; 0.716 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.413      ; 0.669      ;
; 0.735 ; reg_8:reg8_pein|data_out[7] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.785      ;
; 0.750 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.413      ; 0.703      ;
; 0.781 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.831      ;
; 0.786 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.836      ;
; 0.787 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.835      ;
; 0.787 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.837      ;
; 0.788 ; reg_8:reg8_pein|data_out[3] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.838      ;
; 0.790 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.411      ; 0.741      ;
; 0.792 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.842      ;
; 0.793 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.841      ;
; 0.794 ; reg_8:reg8_pein|data_out[2] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.510      ; 0.844      ;
; 0.818 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.866      ;
; 0.823 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.871      ;
; 0.824 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.506      ; 0.870      ;
; 0.825 ; reg_8:reg8_pein|data_out[1] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.873      ;
; 0.847 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[3] ; clock        ; enable_pe   ; -0.500       ; 0.411      ; 0.798      ;
; 0.870 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[6] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.918      ;
; 0.875 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|N    ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.923      ;
; 0.876 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[5] ; clock        ; enable_pe   ; -0.500       ; 0.506      ; 0.922      ;
; 0.877 ; reg_8:reg8_pein|data_out[0] ; PriorityEncoder:PE|y[4] ; clock        ; enable_pe   ; -0.500       ; 0.508      ; 0.925      ;
+-------+-----------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'alu_op[1]'                                                                                       ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 1.196 ; reg:rega|data_out[15]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.244     ; 0.982      ;
; 1.403 ; reg:rega|data_out[14]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.244     ; 1.189      ;
; 1.507 ; reg:rega|data_out[4]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.326     ; 1.211      ;
; 1.524 ; reg:rega|data_out[11]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.323     ; 1.231      ;
; 1.551 ; reg:rega|data_out[13]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.329     ; 1.252      ;
; 1.571 ; reg:rega|data_out[0]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.326     ; 1.275      ;
; 1.594 ; reg:rega|data_out[13]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.244     ; 1.380      ;
; 1.643 ; reg:rega|data_out[12]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.329     ; 1.344      ;
; 1.660 ; reg:rega|data_out[1]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.326     ; 1.364      ;
; 1.705 ; reg:rega|data_out[15]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.329     ; 1.406      ;
; 1.707 ; reg:rega|data_out[8]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.323     ; 1.414      ;
; 1.719 ; reg:rega|data_out[12]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.244     ; 1.505      ;
; 1.724 ; reg:rega|data_out[10]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.323     ; 1.431      ;
; 1.767 ; reg:rega|data_out[9]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.323     ; 1.474      ;
; 1.768 ; reg:rega|data_out[14]             ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.329     ; 1.469      ;
; 1.814 ; reg:rega|data_out[6]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.327     ; 1.517      ;
; 1.817 ; reg:rega|data_out[7]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.327     ; 1.520      ;
; 1.920 ; reg:rega|data_out[11]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.238     ; 1.712      ;
; 1.931 ; reg:rega|data_out[2]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.326     ; 1.635      ;
; 1.962 ; reg:rega|data_out[5]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.323     ; 1.669      ;
; 2.037 ; reg:rega|data_out[10]             ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.238     ; 1.829      ;
; 2.107 ; reg:rega|data_out[3]              ; ALU:alu1|z ; clock        ; alu_op[1]   ; 0.000        ; -0.327     ; 1.810      ;
; 2.139 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.655     ; 1.014      ;
; 2.220 ; reg:rega|data_out[9]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.238     ; 2.012      ;
; 2.247 ; sign_ex_6_16:signext6|alu_out[15] ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.740     ; 1.037      ;
; 2.312 ; reg:rega|data_out[8]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.238     ; 2.104      ;
; 2.498 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.689     ; 1.339      ;
; 2.576 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.710     ; 1.396      ;
; 2.597 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.764     ; 1.363      ;
; 2.684 ; sign_ex_9_16:signext9|alu_out[15] ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.795     ; 1.419      ;
; 2.726 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.685     ; 1.571      ;
; 2.744 ; reg:rega|data_out[6]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.242     ; 2.532      ;
; 2.754 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.764     ; 1.520      ;
; 2.757 ; reg:rega|data_out[7]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.242     ; 2.545      ;
; 2.777 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.685     ; 1.622      ;
; 2.780 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.807     ; 1.503      ;
; 2.841 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.739     ; 1.632      ;
; 2.921 ; reg:rega|data_out[5]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.238     ; 2.713      ;
; 2.927 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.687     ; 1.770      ;
; 2.994 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.819     ; 1.705      ;
; 3.010 ; reg:rega|data_out[4]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.241     ; 2.799      ;
; 3.078 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.808     ; 1.800      ;
; 3.155 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.749     ; 1.936      ;
; 3.226 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|z ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.748     ; 2.008      ;
; 3.263 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|z ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.810     ; 1.983      ;
; 3.293 ; reg:rega|data_out[3]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.242     ; 3.081      ;
; 3.367 ; reg:rega|data_out[2]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.241     ; 3.156      ;
; 3.567 ; reg:rega|data_out[1]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.241     ; 3.356      ;
; 3.628 ; sign_ex_9_16:signext9|alu_out[7]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.734     ; 2.424      ;
; 3.634 ; reg:rega|data_out[0]              ; ALU:alu1|c ; clock        ; alu_op[1]   ; 0.000        ; -0.241     ; 3.423      ;
; 3.885 ; sign_ex_9_16:signext9|alu_out[6]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.602     ; 2.813      ;
; 3.923 ; sign_ex_9_16:signext9|alu_out[5]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.600     ; 2.853      ;
; 4.052 ; sign_ex_9_16:signext9|alu_out[4]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.600     ; 2.982      ;
; 4.116 ; sign_ex_6_16:signext6|alu_out[4]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.654     ; 2.992      ;
; 4.265 ; sign_ex_6_16:signext6|alu_out[3]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.663     ; 3.132      ;
; 4.302 ; sign_ex_9_16:signext9|alu_out[3]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.725     ; 3.107      ;
; 4.410 ; sign_ex_9_16:signext9|alu_out[0]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.604     ; 3.336      ;
; 4.459 ; sign_ex_9_16:signext9|alu_out[2]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.723     ; 3.266      ;
; 4.481 ; sign_ex_6_16:signext6|alu_out[1]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.679     ; 3.332      ;
; 4.507 ; sign_ex_9_16:signext9|alu_out[1]  ; ALU:alu1|c ; se_9_16      ; alu_op[1]   ; -0.500       ; -0.722     ; 3.315      ;
; 4.509 ; sign_ex_6_16:signext6|alu_out[0]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.679     ; 3.360      ;
; 4.536 ; sign_ex_6_16:signext6|alu_out[2]  ; ALU:alu1|c ; se_6_16      ; alu_op[1]   ; -0.500       ; -0.664     ; 3.402      ;
+-------+-----------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -7.995   ; -3.407  ; N/A      ; N/A     ; -3.000              ;
;  alu_op[1]       ; -7.995   ; 1.196   ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -6.352   ; 0.179   ; N/A      ; N/A     ; -3.000              ;
;  enable_pe       ; -2.191   ; 0.477   ; N/A      ; N/A     ; -3.000              ;
;  memRead         ; 1.936    ; -3.407  ; N/A      ; N/A     ; -3.000              ;
;  memWrite        ; -1.730   ; -0.029  ; N/A      ; N/A     ; -3.000              ;
;  se_6_16         ; -1.044   ; 0.339   ; N/A      ; N/A     ; -3.000              ;
;  se_9_16         ; -1.032   ; 0.211   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -197.617 ; -44.078 ; 0.0      ; 0.0     ; -92.666             ;
;  alu_op[1]       ; -15.960  ; 0.000   ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -131.784 ; 0.000   ; N/A      ; N/A     ; -71.702             ;
;  enable_pe       ; -14.331  ; 0.000   ; N/A      ; N/A     ; -3.000              ;
;  memRead         ; 0.000    ; -43.921 ; N/A      ; N/A     ; -5.964              ;
;  memWrite        ; -21.561  ; -0.157  ; N/A      ; N/A     ; -3.000              ;
;  se_6_16         ; -6.113   ; 0.000   ; N/A      ; N/A     ; -3.000              ;
;  se_9_16         ; -7.868   ; 0.000   ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; carry         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eqflag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pe_flag       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; opcode[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CZ[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CZ[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pcWrite                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rfWrite                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irWrite                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_mem_addr[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_mem_addr[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_a3                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_a2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_a1[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_a1[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_d3[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_d3[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_pc[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_pc[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_b                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_mdr              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_eqflag           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_pe_1_3           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ze_9_16                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_carry_flag       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_Z_flag           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_pe_flag          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_a                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_b[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_b[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_op[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_op[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_alu              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_pe               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; memRead                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; memWrite                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_before_a            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_a                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; se_9_16                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; se_6_16                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_pe_tmp              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_pe_tmp           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mux_mem_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_c                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable_pe_out           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; eqflag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pe_flag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; opcode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; opcode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; opcode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; opcode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; CZ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; CZ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; eqflag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pe_flag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; opcode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; opcode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; opcode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; opcode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CZ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CZ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; carry         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; eqflag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pe_flag       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; opcode[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; opcode[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; opcode[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; opcode[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CZ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CZ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; alu_op[1] ; 153      ; 0        ; 0        ; 0        ;
; se_6_16    ; alu_op[1] ; 0        ; 145      ; 0        ; 0        ;
; se_9_16    ; alu_op[1] ; 0        ; 145      ; 0        ; 0        ;
; alu_op[1]  ; clock     ; 18       ; 16       ; 0        ; 0        ;
; clock      ; clock     ; 181      ; 0        ; 0        ; 0        ;
; enable_pe  ; clock     ; 0        ; 8        ; 0        ; 0        ;
; memRead    ; clock     ; 0        ; 15       ; 0        ; 0        ;
; memWrite   ; clock     ; 15       ; 0        ; 0        ; 0        ;
; se_6_16    ; clock     ; 0        ; 146      ; 0        ; 0        ;
; se_9_16    ; clock     ; 0        ; 146      ; 0        ; 0        ;
; clock      ; enable_pe ; 0        ; 0        ; 36       ; 0        ;
; memWrite   ; memRead   ; 0        ; 0        ; 0        ; 13       ;
; clock      ; memWrite  ; 0        ; 0        ; 13       ; 0        ;
; memWrite   ; memWrite  ; 0        ; 13       ; 0        ; 0        ;
; clock      ; se_6_16   ; 0        ; 0        ; 6        ; 0        ;
; clock      ; se_9_16   ; 0        ; 0        ; 9        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; alu_op[1] ; 153      ; 0        ; 0        ; 0        ;
; se_6_16    ; alu_op[1] ; 0        ; 145      ; 0        ; 0        ;
; se_9_16    ; alu_op[1] ; 0        ; 145      ; 0        ; 0        ;
; alu_op[1]  ; clock     ; 18       ; 16       ; 0        ; 0        ;
; clock      ; clock     ; 181      ; 0        ; 0        ; 0        ;
; enable_pe  ; clock     ; 0        ; 8        ; 0        ; 0        ;
; memRead    ; clock     ; 0        ; 15       ; 0        ; 0        ;
; memWrite   ; clock     ; 15       ; 0        ; 0        ; 0        ;
; se_6_16    ; clock     ; 0        ; 146      ; 0        ; 0        ;
; se_9_16    ; clock     ; 0        ; 146      ; 0        ; 0        ;
; clock      ; enable_pe ; 0        ; 0        ; 36       ; 0        ;
; memWrite   ; memRead   ; 0        ; 0        ; 0        ; 13       ;
; clock      ; memWrite  ; 0        ; 0        ; 13       ; 0        ;
; memWrite   ; memWrite  ; 0        ; 13       ; 0        ; 0        ;
; clock      ; se_6_16   ; 0        ; 0        ; 6        ; 0        ;
; clock      ; se_9_16   ; 0        ; 0        ; 9        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 176   ; 176  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+-----------+-----------+------+-------------+
; Target    ; Clock     ; Type ; Status      ;
+-----------+-----------+------+-------------+
; alu_op[1] ; alu_op[1] ; Base ; Constrained ;
; clock     ; clock     ; Base ; Constrained ;
; enable_pe ; enable_pe ; Base ; Constrained ;
; memRead   ; memRead   ; Base ; Constrained ;
; memWrite  ; memWrite  ; Base ; Constrained ;
; se_6_16   ; se_6_16   ; Base ; Constrained ;
; se_9_16   ; se_9_16   ; Base ; Constrained ;
+-----------+-----------+------+-------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                ;
+-------------------+--------------------------------------------------------------------------------------+
; Input Port        ; Comment                                                                              ;
+-------------------+--------------------------------------------------------------------------------------+
; alu_op[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_Z_flag     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_a          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_alu        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_c          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_carry_flag ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_flag    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_out     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_tmp     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_b[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_b[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_before_a      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_mem_data      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_pe_tmp        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CZ[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CZ[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; carry       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pe_flag     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                ;
+-------------------+--------------------------------------------------------------------------------------+
; Input Port        ; Comment                                                                              ;
+-------------------+--------------------------------------------------------------------------------------+
; alu_op[0]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_Z_flag     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_a          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_alu        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_c          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_carry_flag ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_flag    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_out     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable_pe_tmp     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_a             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_b[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_b[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_before_a      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_mem_data      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mux_pe_tmp        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CZ[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CZ[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; carry       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; opcode[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pe_flag     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Fri Nov  4 17:11:07 2016
Info: Command: quartus_sta data_path -c data_path
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 51 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_path.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name alu_op[1] alu_op[1]
    Info (332105): create_clock -period 1.000 -name se_9_16 se_9_16
    Info (332105): create_clock -period 1.000 -name memRead memRead
    Info (332105): create_clock -period 1.000 -name memWrite memWrite
    Info (332105): create_clock -period 1.000 -name se_6_16 se_6_16
    Info (332105): create_clock -period 1.000 -name enable_pe enable_pe
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.995
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.995             -15.960 alu_op[1] 
    Info (332119):    -6.352            -131.784 clock 
    Info (332119):    -2.191             -14.331 enable_pe 
    Info (332119):    -1.730             -21.561 memWrite 
    Info (332119):    -1.044              -6.113 se_6_16 
    Info (332119):    -1.032              -7.868 se_9_16 
    Info (332119):     2.570               0.000 memRead 
Info (332146): Worst-case hold slack is -3.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.407             -43.921 memRead 
    Info (332119):    -0.029              -0.157 memWrite 
    Info (332119):     0.343               0.000 clock 
    Info (332119):     0.582               0.000 se_9_16 
    Info (332119):     0.816               0.000 se_6_16 
    Info (332119):     1.077               0.000 enable_pe 
    Info (332119):     2.112               0.000 alu_op[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
    Info (332119):    -3.000              -3.000 alu_op[1] 
    Info (332119):    -3.000              -3.000 enable_pe 
    Info (332119):    -3.000              -3.000 memRead 
    Info (332119):    -3.000              -3.000 memWrite 
    Info (332119):    -3.000              -3.000 se_6_16 
    Info (332119):    -3.000              -3.000 se_9_16 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.028             -14.033 alu_op[1] 
    Info (332119):    -5.600            -111.361 clock 
    Info (332119):    -1.928             -12.566 enable_pe 
    Info (332119):    -1.522             -18.058 memWrite 
    Info (332119):    -0.890              -6.756 se_9_16 
    Info (332119):    -0.885              -5.201 se_6_16 
    Info (332119):     2.261               0.000 memRead 
Info (332146): Worst-case hold slack is -2.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.909             -37.483 memRead 
    Info (332119):     0.032               0.000 memWrite 
    Info (332119):     0.300               0.000 clock 
    Info (332119):     0.599               0.000 se_9_16 
    Info (332119):     0.807               0.000 se_6_16 
    Info (332119):     1.040               0.000 enable_pe 
    Info (332119):     1.891               0.000 alu_op[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
    Info (332119):    -3.000              -3.000 alu_op[1] 
    Info (332119):    -3.000              -3.000 enable_pe 
    Info (332119):    -3.000              -3.000 memRead 
    Info (332119):    -3.000              -3.000 memWrite 
    Info (332119):    -3.000              -3.000 se_6_16 
    Info (332119):    -3.000              -3.000 se_9_16 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.621              -9.229 alu_op[1] 
    Info (332119):    -3.645             -74.294 clock 
    Info (332119):    -0.750              -4.041 enable_pe 
    Info (332119):    -0.487              -6.530 memWrite 
    Info (332119):    -0.082              -0.412 se_6_16 
    Info (332119):    -0.065              -0.180 se_9_16 
    Info (332119):     1.936               0.000 memRead 
Info (332146): Worst-case hold slack is -2.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.027             -26.105 memRead 
    Info (332119):     0.179               0.000 clock 
    Info (332119):     0.211               0.000 se_9_16 
    Info (332119):     0.339               0.000 se_6_16 
    Info (332119):     0.416               0.000 memWrite 
    Info (332119):     0.477               0.000 enable_pe 
    Info (332119):     1.196               0.000 alu_op[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.702 clock 
    Info (332119):    -3.000              -5.964 memRead 
    Info (332119):    -3.000              -3.000 alu_op[1] 
    Info (332119):    -3.000              -3.000 enable_pe 
    Info (332119):    -3.000              -3.000 memWrite 
    Info (332119):    -3.000              -3.000 se_6_16 
    Info (332119):    -3.000              -3.000 se_9_16 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1100 megabytes
    Info: Processing ended: Fri Nov  4 17:11:10 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


