Timing Analyzer report for ProcDes
Tue Nov 14 06:27:34 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ProcDes                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.9%      ;
;     Processors 3-12        ;   2.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 86.72 MHz ; 86.72 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.532 ; -5082.102         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -587.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+---------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.532 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.792     ;
; -10.509 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.797     ;
; -10.472 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.300      ; 11.767     ;
; -10.460 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.720     ;
; -10.437 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.725     ;
; -10.400 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.300      ; 11.695     ;
; -10.376 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.637     ;
; -10.365 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.308      ; 11.668     ;
; -10.358 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.294      ; 11.647     ;
; -10.358 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.618     ;
; -10.338 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.253      ; 11.586     ;
; -10.335 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.252      ; 11.582     ;
; -10.335 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.623     ;
; -10.331 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.584     ;
; -10.314 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.574     ;
; -10.312 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.618     ;
; -10.309 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.584     ;
; -10.307 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.583     ;
; -10.306 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.566     ;
; -10.304 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.565     ;
; -10.298 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.300      ; 11.593     ;
; -10.294 ; pc_current[1] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.063     ; 11.226     ;
; -10.293 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.308      ; 11.596     ;
; -10.287 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.575     ;
; -10.286 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.294      ; 11.575     ;
; -10.282 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.310      ; 11.587     ;
; -10.280 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.541     ;
; -10.276 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.582     ;
; -10.269 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.255      ; 11.519     ;
; -10.266 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.253      ; 11.514     ;
; -10.264 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.552     ;
; -10.263 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.252      ; 11.510     ;
; -10.260 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.309      ; 11.564     ;
; -10.259 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.512     ;
; -10.257 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.294      ; 11.546     ;
; -10.244 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.299      ; 11.538     ;
; -10.242 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.502     ;
; -10.240 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.546     ;
; -10.237 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.512     ;
; -10.235 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.511     ;
; -10.234 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.494     ;
; -10.231 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.506     ;
; -10.222 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.310      ; 11.527     ;
; -10.220 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.301      ; 11.516     ;
; -10.216 ; pc_current[4] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.063     ; 11.148     ;
; -10.215 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][2] ; clk          ; clk         ; 1.000        ; -0.076     ; 11.134     ;
; -10.215 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.503     ;
; -10.214 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.489     ;
; -10.213 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.489     ;
; -10.210 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.470     ;
; -10.210 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.310      ; 11.515     ;
; -10.209 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.462     ;
; -10.209 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.309      ; 11.513     ;
; -10.204 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.510     ;
; -10.202 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.463     ;
; -10.197 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.255      ; 11.447     ;
; -10.194 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.455     ;
; -10.191 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.308      ; 11.494     ;
; -10.188 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.309      ; 11.492     ;
; -10.187 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.475     ;
; -10.186 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.474     ;
; -10.184 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.294      ; 11.473     ;
; -10.174 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.273      ; 11.442     ;
; -10.172 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.299      ; 11.466     ;
; -10.170 ; pc_current[1] ; pc_current[1]                                    ; clk          ; clk         ; 1.000        ; -0.063     ; 11.102     ;
; -10.167 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][2] ; clk          ; clk         ; 1.000        ; 0.277      ; 11.439     ;
; -10.164 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.253      ; 11.412     ;
; -10.161 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.252      ; 11.408     ;
; -10.159 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.434     ;
; -10.157 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.410     ;
; -10.156 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][4] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.462     ;
; -10.150 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.300      ; 11.445     ;
; -10.150 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.310      ; 11.455     ;
; -10.145 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][3] ; clk          ; clk         ; 1.000        ; 0.299      ; 11.439     ;
; -10.143 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][2] ; clk          ; clk         ; 1.000        ; -0.076     ; 11.062     ;
; -10.142 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][4] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.418     ;
; -10.142 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.417     ;
; -10.141 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][2] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.417     ;
; -10.140 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.400     ;
; -10.138 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.444     ;
; -10.137 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[4][7] ; clk          ; clk         ; 1.000        ; 0.256      ; 11.388     ;
; -10.137 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][4] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.390     ;
; -10.137 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.309      ; 11.441     ;
; -10.135 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.410     ;
; -10.133 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.281      ; 11.409     ;
; -10.132 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.265      ; 11.392     ;
; -10.124 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.267      ; 11.386     ;
; -10.122 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.383     ;
; -10.120 ; pc_current[2] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.063     ; 11.052     ;
; -10.113 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.293      ; 11.401     ;
; -10.113 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.309      ; 11.417     ;
; -10.111 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][0] ; clk          ; clk         ; 1.000        ; 0.308      ; 11.414     ;
; -10.109 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][1] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.370     ;
; -10.108 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.310      ; 11.413     ;
; -10.106 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.295      ; 11.396     ;
; -10.102 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.311      ; 11.408     ;
; -10.102 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.273      ; 11.370     ;
; -10.101 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[4][0] ; clk          ; clk         ; 1.000        ; 0.256      ; 11.352     ;
; -10.098 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][0] ; clk          ; clk         ; 1.000        ; 0.280      ; 11.373     ;
; -10.097 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][5] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.358     ;
+---------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; pc_current[0]                                    ; pc_current[0]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 1.308 ; pc_current[7]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.528      ;
; 1.377 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.591      ;
; 1.499 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.713      ;
; 1.531 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.745      ;
; 1.553 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.115      ;
; 1.583 ; Data_Memory_VHDL:data_memory|RAM~504             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.143      ;
; 1.594 ; pc_current[7]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.815      ;
; 1.628 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.863      ;
; 1.649 ; Data_Memory_VHDL:data_memory|RAM~496             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.221      ;
; 1.686 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.909      ;
; 1.686 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.909      ;
; 1.693 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.907      ;
; 1.737 ; pc_current[6]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.958      ;
; 1.740 ; pc_current[5]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.961      ;
; 1.762 ; pc_current[6]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.982      ;
; 1.776 ; pc_current[5]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.996      ;
; 1.777 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.991      ;
; 1.778 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.992      ;
; 1.809 ; Data_Memory_VHDL:data_memory|RAM~503             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.359      ;
; 1.811 ; Data_Memory_VHDL:data_memory|RAM~240             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.383      ;
; 1.812 ; Data_Memory_VHDL:data_memory|RAM~512             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.402      ; 2.371      ;
; 1.815 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.029      ;
; 1.816 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~512             ; clk          ; clk         ; 0.000        ; 0.078      ; 2.051      ;
; 1.817 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~155             ; clk          ; clk         ; 0.000        ; 0.055      ; 2.029      ;
; 1.817 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~251             ; clk          ; clk         ; 0.000        ; 0.055      ; 2.029      ;
; 1.817 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~416             ; clk          ; clk         ; 0.000        ; 0.078      ; 2.052      ;
; 1.824 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.038      ;
; 1.825 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.039      ;
; 1.829 ; pc_current[5]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.049      ;
; 1.835 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[6][0] ; clk          ; clk         ; 0.000        ; 0.434      ; 2.426      ;
; 1.838 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~123             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.061      ;
; 1.845 ; Data_Memory_VHDL:data_memory|RAM~399             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.407      ;
; 1.846 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.060      ;
; 1.847 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.061      ;
; 1.847 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.061      ;
; 1.850 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~192             ; clk          ; clk         ; 0.000        ; 0.421      ; 2.428      ;
; 1.853 ; Data_Memory_VHDL:data_memory|RAM~455             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.400      ; 2.410      ;
; 1.858 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.081      ;
; 1.859 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~248             ; clk          ; clk         ; 0.000        ; 0.055      ; 2.071      ;
; 1.861 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~152             ; clk          ; clk         ; 0.000        ; 0.055      ; 2.073      ;
; 1.861 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~515             ; clk          ; clk         ; 0.000        ; 0.392      ; 2.410      ;
; 1.861 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.084      ;
; 1.867 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.393      ; 2.417      ;
; 1.870 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~187             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.093      ;
; 1.874 ; pc_current[6]                                    ; pc_current[2]                                    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.095      ;
; 1.879 ; Data_Memory_VHDL:data_memory|RAM~103             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.410      ; 2.446      ;
; 1.879 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.102      ;
; 1.882 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.105      ;
; 1.900 ; Data_Memory_VHDL:data_memory|RAM~327             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.462      ;
; 1.900 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~432             ; clk          ; clk         ; 0.000        ; 0.059      ; 2.116      ;
; 1.901 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~312             ; clk          ; clk         ; 0.000        ; 0.058      ; 2.116      ;
; 1.902 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~440             ; clk          ; clk         ; 0.000        ; 0.058      ; 2.117      ;
; 1.904 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.078      ; 2.139      ;
; 1.912 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~424             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.129      ;
; 1.914 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~456             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.131      ;
; 1.917 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~176             ; clk          ; clk         ; 0.000        ; 0.068      ; 2.142      ;
; 1.919 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~64              ; clk          ; clk         ; 0.000        ; 0.082      ; 2.158      ;
; 1.920 ; Data_Memory_VHDL:data_memory|RAM~248             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.415      ; 2.492      ;
; 1.922 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~472             ; clk          ; clk         ; 0.000        ; 0.082      ; 2.161      ;
; 1.931 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~216             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.169      ;
; 1.934 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~32              ; clk          ; clk         ; 0.000        ; 0.081      ; 2.172      ;
; 1.935 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~179             ; clk          ; clk         ; 0.000        ; 0.068      ; 2.160      ;
; 1.939 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.156      ;
; 1.940 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.157      ;
; 1.941 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~235             ; clk          ; clk         ; 0.000        ; 0.408      ; 2.506      ;
; 1.947 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; -0.297     ; 1.807      ;
; 1.947 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.164      ;
; 1.950 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~315             ; clk          ; clk         ; 0.000        ; 0.058      ; 2.165      ;
; 1.952 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; -0.297     ; 1.812      ;
; 1.953 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.170      ;
; 1.953 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~320             ; clk          ; clk         ; 0.000        ; 0.437      ; 2.547      ;
; 1.960 ; Data_Memory_VHDL:data_memory|RAM~462             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.410      ; 2.527      ;
; 1.963 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.186      ;
; 1.963 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.186      ;
; 1.964 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.181      ;
; 1.965 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.060      ; 2.182      ;
; 1.969 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~232             ; clk          ; clk         ; 0.000        ; 0.408      ; 2.534      ;
; 1.971 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~448             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.194      ;
; 1.981 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~384             ; clk          ; clk         ; 0.000        ; 0.406      ; 2.544      ;
; 1.983 ; Data_Memory_VHDL:data_memory|RAM~296             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.543      ;
; 1.983 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~392             ; clk          ; clk         ; 0.000        ; 0.395      ; 2.535      ;
; 1.988 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~323             ; clk          ; clk         ; 0.000        ; 0.437      ; 2.582      ;
; 1.989 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.393      ; 2.539      ;
; 1.990 ; pc_current[2]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.209      ;
; 1.994 ; Data_Memory_VHDL:data_memory|RAM~250             ; register_file_VHDL:register_file|reg_array[4][3] ; clk          ; clk         ; 0.000        ; 0.404      ; 2.555      ;
; 1.999 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~96              ; clk          ; clk         ; 0.000        ; 0.051      ; 2.207      ;
; 2.000 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~400             ; clk          ; clk         ; 0.000        ; 0.054      ; 2.211      ;
; 2.001 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~352             ; clk          ; clk         ; 0.000        ; 0.051      ; 2.209      ;
; 2.004 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~234             ; clk          ; clk         ; 0.000        ; 0.408      ; 2.569      ;
; 2.005 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~496             ; clk          ; clk         ; 0.000        ; 0.054      ; 2.216      ;
; 2.008 ; Data_Memory_VHDL:data_memory|RAM~408             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.403      ; 2.568      ;
; 2.009 ; pc_current[7]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.229      ;
; 2.012 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~395             ; clk          ; clk         ; 0.000        ; 0.395      ; 2.564      ;
; 2.014 ; Data_Memory_VHDL:data_memory|RAM~135             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.409      ; 2.580      ;
; 2.016 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~171             ; clk          ; clk         ; 0.000        ; 0.446      ; 2.619      ;
; 2.020 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~387             ; clk          ; clk         ; 0.000        ; 0.406      ; 2.583      ;
; 2.021 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~451             ; clk          ; clk         ; 0.000        ; 0.066      ; 2.244      ;
; 2.021 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.393      ; 2.571      ;
; 2.023 ; Data_Memory_VHDL:data_memory|RAM~39              ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.393      ; 2.573      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 96.81 MHz ; 96.81 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.329 ; -4506.405         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -587.000                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.329 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.570     ;
; -9.315 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.556     ;
; -9.306 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.574     ;
; -9.292 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.560     ;
; -9.270 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.281      ; 10.546     ;
; -9.256 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.281      ; 10.532     ;
; -9.187 ; pc_current[1] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 10.125     ;
; -9.185 ; pc_current[4] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 10.123     ;
; -9.179 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.420     ;
; -9.172 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.287      ; 10.454     ;
; -9.158 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.400     ;
; -9.158 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.287      ; 10.440     ;
; -9.156 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.424     ;
; -9.154 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.274      ; 10.423     ;
; -9.144 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.386     ;
; -9.142 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.233      ; 10.370     ;
; -9.140 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.274      ; 10.409     ;
; -9.140 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.233      ; 10.368     ;
; -9.132 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.373     ;
; -9.120 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.281      ; 10.396     ;
; -9.118 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 10.347     ;
; -9.118 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.359     ;
; -9.117 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.372     ;
; -9.115 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.370     ;
; -9.114 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.382     ;
; -9.112 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.380     ;
; -9.108 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.395     ;
; -9.108 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.350     ;
; -9.105 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.373     ;
; -9.104 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 10.333     ;
; -9.103 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.240      ; 10.338     ;
; -9.095 ; pc_current[1] ; pc_current[1]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 10.033     ;
; -9.095 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.336     ;
; -9.094 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.381     ;
; -9.093 ; pc_current[4] ; pc_current[1]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 10.031     ;
; -9.091 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.359     ;
; -9.089 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.240      ; 10.324     ;
; -9.088 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.261      ; 10.344     ;
; -9.085 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.274      ; 10.354     ;
; -9.079 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.320     ;
; -9.078 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.237      ; 10.310     ;
; -9.076 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.237      ; 10.308     ;
; -9.074 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.261      ; 10.330     ;
; -9.072 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.340     ;
; -9.065 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.306     ;
; -9.054 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.338     ;
; -9.053 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 10.328     ;
; -9.052 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.337     ;
; -9.052 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.336     ;
; -9.051 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.280      ; 10.326     ;
; -9.050 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.337     ;
; -9.049 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.282      ; 10.326     ;
; -9.043 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.298     ;
; -9.038 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.323     ;
; -9.037 ; pc_current[2] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.975      ;
; -9.036 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.281      ; 10.312     ;
; -9.036 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.323     ;
; -9.034 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][4] ; clk          ; clk         ; 1.000        ; 0.240      ; 10.269     ;
; -9.032 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][4] ; clk          ; clk         ; 1.000        ; 0.240      ; 10.267     ;
; -9.029 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.284     ;
; -9.022 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.287      ; 10.304     ;
; -9.008 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.250     ;
; -9.005 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.260     ;
; -9.004 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.274      ; 10.273     ;
; -9.003 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.288     ;
; -9.003 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.258     ;
; -9.002 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][2] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.928      ;
; -9.000 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][2] ; clk          ; clk         ; 1.000        ; -0.069     ; 9.926      ;
; -8.992 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.233      ; 10.220     ;
; -8.989 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.290      ; 10.274     ;
; -8.987 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][2] ; clk          ; clk         ; 1.000        ; 0.261      ; 10.243     ;
; -8.985 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][2] ; clk          ; clk         ; 1.000        ; 0.261      ; 10.241     ;
; -8.982 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.246      ; 10.223     ;
; -8.981 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][4] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.268     ;
; -8.979 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.221     ;
; -8.979 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][4] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.266     ;
; -8.977 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.261     ;
; -8.968 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.234      ; 10.197     ;
; -8.967 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.260      ; 10.222     ;
; -8.965 ; pc_current[3] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.903      ;
; -8.965 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.207     ;
; -8.964 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.232     ;
; -8.963 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.289      ; 10.247     ;
; -8.962 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][1] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.204     ;
; -8.960 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.254      ; 10.209     ;
; -8.960 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][4] ; clk          ; clk         ; 1.000        ; 0.262      ; 10.217     ;
; -8.960 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][1] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.202     ;
; -8.958 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.292      ; 10.245     ;
; -8.958 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][4] ; clk          ; clk         ; 1.000        ; 0.262      ; 10.215     ;
; -8.955 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[4][7] ; clk          ; clk         ; 1.000        ; 0.239      ; 10.189     ;
; -8.955 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.273      ; 10.223     ;
; -8.953 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.240      ; 10.188     ;
; -8.951 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.288      ; 10.234     ;
; -8.949 ; pc_current[5] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.191     ;
; -8.946 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.254      ; 10.195     ;
; -8.945 ; pc_current[2] ; pc_current[1]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.883      ;
; -8.943 ; pc_current[1] ; pc_current[6]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.881      ;
; -8.941 ; pc_current[6] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.247      ; 10.183     ;
; -8.941 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[4][7] ; clk          ; clk         ; 1.000        ; 0.239      ; 10.175     ;
; -8.941 ; pc_current[4] ; pc_current[6]                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.879      ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; pc_current[0]                                    ; pc_current[0]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 1.165 ; pc_current[7]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.365      ;
; 1.253 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.447      ;
; 1.378 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.572      ;
; 1.407 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.601      ;
; 1.410 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.372      ; 1.926      ;
; 1.424 ; pc_current[7]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.625      ;
; 1.438 ; Data_Memory_VHDL:data_memory|RAM~504             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.369      ; 1.951      ;
; 1.474 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.685      ;
; 1.491 ; Data_Memory_VHDL:data_memory|RAM~496             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.016      ;
; 1.525 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.727      ;
; 1.526 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.728      ;
; 1.536 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.730      ;
; 1.555 ; pc_current[6]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.756      ;
; 1.556 ; pc_current[5]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.757      ;
; 1.592 ; pc_current[6]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.792      ;
; 1.602 ; pc_current[5]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.802      ;
; 1.617 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.811      ;
; 1.617 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.811      ;
; 1.635 ; Data_Memory_VHDL:data_memory|RAM~512             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.370      ; 2.149      ;
; 1.642 ; pc_current[5]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.842      ;
; 1.643 ; Data_Memory_VHDL:data_memory|RAM~240             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.381      ; 2.168      ;
; 1.644 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~155             ; clk          ; clk         ; 0.000        ; 0.049      ; 1.837      ;
; 1.644 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~251             ; clk          ; clk         ; 0.000        ; 0.049      ; 1.837      ;
; 1.649 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~512             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.860      ;
; 1.650 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~416             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.861      ;
; 1.653 ; Data_Memory_VHDL:data_memory|RAM~503             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.360      ; 2.157      ;
; 1.657 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.851      ;
; 1.657 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.851      ;
; 1.659 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~123             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.861      ;
; 1.659 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[6][0] ; clk          ; clk         ; 0.000        ; 0.400      ; 2.203      ;
; 1.661 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~192             ; clk          ; clk         ; 0.000        ; 0.387      ; 2.192      ;
; 1.661 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.855      ;
; 1.666 ; pc_current[6]                                    ; pc_current[2]                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.867      ;
; 1.677 ; Data_Memory_VHDL:data_memory|RAM~399             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.372      ; 2.193      ;
; 1.679 ; Data_Memory_VHDL:data_memory|RAM~455             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.368      ; 2.191      ;
; 1.680 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.882      ;
; 1.682 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.884      ;
; 1.683 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~515             ; clk          ; clk         ; 0.000        ; 0.359      ; 2.186      ;
; 1.684 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~248             ; clk          ; clk         ; 0.000        ; 0.049      ; 1.877      ;
; 1.684 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.886      ;
; 1.685 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.360      ; 2.189      ;
; 1.685 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~152             ; clk          ; clk         ; 0.000        ; 0.049      ; 1.878      ;
; 1.686 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.888      ;
; 1.689 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.883      ;
; 1.689 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.883      ;
; 1.690 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.884      ;
; 1.691 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~187             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.893      ;
; 1.693 ; Data_Memory_VHDL:data_memory|RAM~103             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.377      ; 2.214      ;
; 1.709 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.920      ;
; 1.717 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~312             ; clk          ; clk         ; 0.000        ; 0.051      ; 1.912      ;
; 1.718 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~440             ; clk          ; clk         ; 0.000        ; 0.051      ; 1.913      ;
; 1.725 ; Data_Memory_VHDL:data_memory|RAM~327             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.371      ; 2.240      ;
; 1.729 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~432             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.925      ;
; 1.735 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~424             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.931      ;
; 1.736 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~216             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.950      ;
; 1.737 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~456             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.933      ;
; 1.739 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~179             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.943      ;
; 1.739 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~32              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.953      ;
; 1.740 ; Data_Memory_VHDL:data_memory|RAM~248             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.380      ; 2.264      ;
; 1.743 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~235             ; clk          ; clk         ; 0.000        ; 0.372      ; 2.259      ;
; 1.748 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~320             ; clk          ; clk         ; 0.000        ; 0.401      ; 2.293      ;
; 1.750 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~176             ; clk          ; clk         ; 0.000        ; 0.060      ; 1.954      ;
; 1.756 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.952      ;
; 1.757 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.953      ;
; 1.759 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.961      ;
; 1.760 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.962      ;
; 1.762 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.958      ;
; 1.763 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.959      ;
; 1.764 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.960      ;
; 1.764 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~315             ; clk          ; clk         ; 0.000        ; 0.051      ; 1.959      ;
; 1.767 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~64              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.982      ;
; 1.769 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; 0.052      ; 1.965      ;
; 1.770 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~472             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.985      ;
; 1.774 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~448             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.975      ;
; 1.775 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~232             ; clk          ; clk         ; 0.000        ; 0.372      ; 2.291      ;
; 1.776 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~384             ; clk          ; clk         ; 0.000        ; 0.371      ; 2.291      ;
; 1.776 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; -0.278     ; 1.642      ;
; 1.781 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; -0.278     ; 1.647      ;
; 1.785 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~392             ; clk          ; clk         ; 0.000        ; 0.361      ; 2.290      ;
; 1.786 ; Data_Memory_VHDL:data_memory|RAM~250             ; register_file_VHDL:register_file|reg_array[4][3] ; clk          ; clk         ; 0.000        ; 0.371      ; 2.301      ;
; 1.787 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~323             ; clk          ; clk         ; 0.000        ; 0.401      ; 2.332      ;
; 1.789 ; pc_current[2]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.989      ;
; 1.791 ; Data_Memory_VHDL:data_memory|RAM~462             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.377      ; 2.312      ;
; 1.794 ; Data_Memory_VHDL:data_memory|RAM~296             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.372      ; 2.310      ;
; 1.801 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~234             ; clk          ; clk         ; 0.000        ; 0.372      ; 2.317      ;
; 1.803 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~96              ; clk          ; clk         ; 0.000        ; 0.044      ; 1.991      ;
; 1.805 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~352             ; clk          ; clk         ; 0.000        ; 0.044      ; 1.993      ;
; 1.810 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~395             ; clk          ; clk         ; 0.000        ; 0.361      ; 2.315      ;
; 1.810 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.360      ; 2.314      ;
; 1.811 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~400             ; clk          ; clk         ; 0.000        ; 0.048      ; 2.003      ;
; 1.815 ; Data_Memory_VHDL:data_memory|RAM~39              ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.362      ; 2.321      ;
; 1.815 ; pc_current[7]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.056      ; 2.015      ;
; 1.816 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~496             ; clk          ; clk         ; 0.000        ; 0.048      ; 2.008      ;
; 1.818 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~387             ; clk          ; clk         ; 0.000        ; 0.371      ; 2.333      ;
; 1.820 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~171             ; clk          ; clk         ; 0.000        ; 0.406      ; 2.370      ;
; 1.820 ; Data_Memory_VHDL:data_memory|RAM~408             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.369      ; 2.333      ;
; 1.821 ; Data_Memory_VHDL:data_memory|RAM~255             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.370      ; 2.335      ;
; 1.823 ; Data_Memory_VHDL:data_memory|RAM~135             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.375      ; 2.342      ;
; 1.825 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~451             ; clk          ; clk         ; 0.000        ; 0.057      ; 2.026      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.715 ; -2688.149         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -627.804                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.715 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.861      ;
; -5.696 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.828      ;
; -5.686 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.832      ;
; -5.650 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.796      ;
; -5.631 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.163      ; 6.781      ;
; -5.631 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.763      ;
; -5.622 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.755      ;
; -5.621 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.767      ;
; -5.613 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.136      ; 6.736      ;
; -5.611 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.757      ;
; -5.600 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.161      ; 6.748      ;
; -5.596 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.734      ;
; -5.592 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.724      ;
; -5.589 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.711      ;
; -5.582 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.728      ;
; -5.581 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.142      ; 6.710      ;
; -5.581 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.735      ;
; -5.579 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.166      ; 6.732      ;
; -5.576 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.713      ;
; -5.574 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.706      ;
; -5.572 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.719      ;
; -5.568 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.700      ;
; -5.566 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.163      ; 6.716      ;
; -5.559 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.138      ; 6.684      ;
; -5.559 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.705      ;
; -5.557 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.711      ;
; -5.557 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.690      ;
; -5.556 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.149      ; 6.692      ;
; -5.553 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.686      ;
; -5.552 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.703      ;
; -5.551 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.157      ; 6.695      ;
; -5.548 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.136      ; 6.671      ;
; -5.547 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.698      ;
; -5.543 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.690      ;
; -5.536 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.669      ;
; -5.535 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.161      ; 6.683      ;
; -5.531 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.669      ;
; -5.527 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.163      ; 6.677      ;
; -5.524 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.646      ;
; -5.521 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.166      ; 6.674      ;
; -5.519 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.657      ;
; -5.518 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.651      ;
; -5.516 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.142      ; 6.645      ;
; -5.516 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.670      ;
; -5.514 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.166      ; 6.667      ;
; -5.512 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.649      ;
; -5.511 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.648      ;
; -5.510 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.656      ;
; -5.509 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.136      ; 6.632      ;
; -5.509 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.641      ;
; -5.503 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][3] ; clk          ; clk         ; 1.000        ; 0.165      ; 6.655      ;
; -5.503 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.635      ;
; -5.502 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][1] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.648      ;
; -5.498 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][2] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.636      ;
; -5.496 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][4] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.633      ;
; -5.496 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.161      ; 6.644      ;
; -5.494 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[2][4] ; clk          ; clk         ; 1.000        ; 0.142      ; 6.623      ;
; -5.494 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.138      ; 6.619      ;
; -5.494 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.640      ;
; -5.492 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.630      ;
; -5.492 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.646      ;
; -5.491 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[3][6] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.623      ;
; -5.491 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.149      ; 6.627      ;
; -5.489 ; pc_current[1] ; pc_current[4]                                    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.440      ;
; -5.488 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[1][7] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.639      ;
; -5.487 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.638      ;
; -5.486 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.157      ; 6.630      ;
; -5.485 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.607      ;
; -5.484 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[6][2] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.622      ;
; -5.482 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][5] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.633      ;
; -5.481 ; pc_current[3] ; register_file_VHDL:register_file|reg_array[2][6] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.627      ;
; -5.479 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[7][6] ; clk          ; clk         ; 1.000        ; 0.147      ; 6.613      ;
; -5.477 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[7][2] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.420      ;
; -5.477 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][5] ; clk          ; clk         ; 1.000        ; 0.142      ; 6.606      ;
; -5.477 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][6] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.631      ;
; -5.475 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[6][3] ; clk          ; clk         ; 1.000        ; 0.166      ; 6.628      ;
; -5.472 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[1][4] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.609      ;
; -5.471 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[7][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 6.604      ;
; -5.470 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][4] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.624      ;
; -5.470 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][7] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.602      ;
; -5.470 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[0][3] ; clk          ; clk         ; 1.000        ; 0.137      ; 6.594      ;
; -5.465 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[4][7] ; clk          ; clk         ; 1.000        ; 0.140      ; 6.592      ;
; -5.464 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[3][5] ; clk          ; clk         ; 1.000        ; 0.145      ; 6.596      ;
; -5.460 ; pc_current[6] ; register_file_VHDL:register_file|reg_array[1][6] ; clk          ; clk         ; 1.000        ; 0.160      ; 6.607      ;
; -5.458 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[1][0] ; clk          ; clk         ; 1.000        ; 0.163      ; 6.608      ;
; -5.457 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[5][6] ; clk          ; clk         ; 1.000        ; 0.162      ; 6.606      ;
; -5.456 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[0][0] ; clk          ; clk         ; 1.000        ; 0.149      ; 6.592      ;
; -5.456 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[6][5] ; clk          ; clk         ; 1.000        ; 0.166      ; 6.609      ;
; -5.455 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[4][0] ; clk          ; clk         ; 1.000        ; 0.139      ; 6.581      ;
; -5.455 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][0] ; clk          ; clk         ; 1.000        ; 0.138      ; 6.580      ;
; -5.455 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[2][7] ; clk          ; clk         ; 1.000        ; 0.159      ; 6.601      ;
; -5.454 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[3][3] ; clk          ; clk         ; 1.000        ; 0.151      ; 6.592      ;
; -5.453 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][5] ; clk          ; clk         ; 1.000        ; 0.167      ; 6.607      ;
; -5.453 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[2][3] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.592      ;
; -5.452 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[0][7] ; clk          ; clk         ; 1.000        ; 0.149      ; 6.588      ;
; -5.448 ; pc_current[1] ; register_file_VHDL:register_file|reg_array[5][0] ; clk          ; clk         ; 1.000        ; 0.165      ; 6.600      ;
; -5.448 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[7][0] ; clk          ; clk         ; 1.000        ; 0.164      ; 6.599      ;
; -5.447 ; pc_current[2] ; register_file_VHDL:register_file|reg_array[5][4] ; clk          ; clk         ; 1.000        ; 0.157      ; 6.591      ;
; -5.447 ; pc_current[4] ; register_file_VHDL:register_file|reg_array[1][2] ; clk          ; clk         ; 1.000        ; 0.150      ; 6.584      ;
; -5.446 ; pc_current[7] ; register_file_VHDL:register_file|reg_array[3][4] ; clk          ; clk         ; 1.000        ; 0.136      ; 6.569      ;
+--------+---------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; pc_current[0]                                    ; pc_current[0]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.690 ; pc_current[7]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.810      ;
; 0.737 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.851      ;
; 0.804 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.113      ;
; 0.809 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.923      ;
; 0.826 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~214             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.940      ;
; 0.835 ; Data_Memory_VHDL:data_memory|RAM~504             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.222      ; 1.141      ;
; 0.858 ; Data_Memory_VHDL:data_memory|RAM~496             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.175      ;
; 0.888 ; pc_current[7]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.009      ;
; 0.913 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.027      ;
; 0.934 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.064      ;
; 0.943 ; pc_current[6]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.063      ;
; 0.954 ; pc_current[5]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.074      ;
; 0.956 ; Data_Memory_VHDL:data_memory|RAM~399             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.265      ;
; 0.956 ; pc_current[6]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.077      ;
; 0.958 ; Data_Memory_VHDL:data_memory|RAM~495             ; register_file_VHDL:register_file|reg_array[6][0] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.282      ;
; 0.960 ; Data_Memory_VHDL:data_memory|RAM~512             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.270      ;
; 0.961 ; Data_Memory_VHDL:data_memory|RAM~503             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.214      ; 1.259      ;
; 0.963 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.077      ;
; 0.963 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.077      ;
; 0.964 ; Data_Memory_VHDL:data_memory|RAM~240             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.282      ;
; 0.964 ; pc_current[5]                                    ; pc_current[3]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.085      ;
; 0.973 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.096      ;
; 0.974 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.097      ;
; 0.979 ; Data_Memory_VHDL:data_memory|RAM~103             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.292      ;
; 0.980 ; pc_current[5]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.100      ;
; 0.981 ; Data_Memory_VHDL:data_memory|RAM~455             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.221      ; 1.286      ;
; 0.985 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.099      ;
; 0.987 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.101      ;
; 0.987 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.101      ;
; 1.002 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~526             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.116      ;
; 1.003 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~210             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.117      ;
; 1.003 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~522             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.117      ;
; 1.010 ; Data_Memory_VHDL:data_memory|RAM~327             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.320      ;
; 1.010 ; pc_current[6]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.218      ; 1.312      ;
; 1.013 ; Data_Memory_VHDL:data_memory|RAM~248             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.329      ;
; 1.018 ; Data_Memory_VHDL:data_memory|RAM~462             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.330      ;
; 1.023 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~155             ; clk          ; clk         ; 0.000        ; 0.032      ; 1.139      ;
; 1.023 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~251             ; clk          ; clk         ; 0.000        ; 0.032      ; 1.139      ;
; 1.024 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; -0.161     ; 0.947      ;
; 1.026 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~512             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.156      ;
; 1.029 ; register_file_VHDL:register_file|reg_array[2][6] ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; -0.161     ; 0.952      ;
; 1.030 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~416             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.160      ;
; 1.038 ; pc_current[6]                                    ; pc_current[2]                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.159      ;
; 1.045 ; pc_current[2]                                    ; pc_current[5]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 1.164      ;
; 1.046 ; Data_Memory_VHDL:data_memory|RAM~296             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.358      ;
; 1.049 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~152             ; clk          ; clk         ; 0.000        ; 0.032      ; 1.165      ;
; 1.049 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~248             ; clk          ; clk         ; 0.000        ; 0.032      ; 1.165      ;
; 1.051 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.174      ;
; 1.052 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~192             ; clk          ; clk         ; 0.000        ; 0.229      ; 1.365      ;
; 1.053 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.172      ;
; 1.053 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.176      ;
; 1.053 ; Data_Memory_VHDL:data_memory|RAM~408             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.222      ; 1.359      ;
; 1.053 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~188             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.176      ;
; 1.055 ; Data_Memory_VHDL:data_memory|RAM~250             ; register_file_VHDL:register_file|reg_array[4][3] ; clk          ; clk         ; 0.000        ; 0.224      ; 1.363      ;
; 1.055 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~124             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.178      ;
; 1.059 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~429             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.178      ;
; 1.061 ; Data_Memory_VHDL:data_memory|RAM~39              ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.219      ; 1.364      ;
; 1.061 ; Data_Memory_VHDL:data_memory|RAM~255             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.370      ;
; 1.064 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~424             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.183      ;
; 1.065 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~123             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.188      ;
; 1.067 ; Data_Memory_VHDL:data_memory|RAM~135             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.380      ;
; 1.067 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~456             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.069 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.188      ;
; 1.069 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.188      ;
; 1.072 ; Data_Memory_VHDL:data_memory|RAM~328             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.390      ;
; 1.073 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~187             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.196      ;
; 1.073 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~423             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.192      ;
; 1.073 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~455             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.192      ;
; 1.074 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~419             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.204      ;
; 1.074 ; Data_Memory_VHDL:data_memory|RAM~526             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.233      ; 1.391      ;
; 1.082 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.218      ; 1.384      ;
; 1.083 ; pc_current[4]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 1.202      ;
; 1.088 ; Data_Memory_VHDL:data_memory|RAM~106             ; register_file_VHDL:register_file|reg_array[4][3] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.401      ;
; 1.089 ; Data_Memory_VHDL:data_memory|RAM~264             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.222      ; 1.395      ;
; 1.090 ; Data_Memory_VHDL:data_memory|RAM~150             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.403      ;
; 1.092 ; Data_Memory_VHDL:data_memory|RAM~295             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.220      ; 1.396      ;
; 1.094 ; pc_current[2]                                    ; pc_current[2]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.214      ;
; 1.095 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~432             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.215      ;
; 1.096 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~515             ; clk          ; clk         ; 0.000        ; 0.218      ; 1.398      ;
; 1.098 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~440             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.218      ;
; 1.098 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~312             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.218      ;
; 1.099 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~246             ; clk          ; clk         ; 0.000        ; 0.218      ; 1.401      ;
; 1.107 ; Data_Memory_VHDL:data_memory|RAM~456             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.420      ;
; 1.110 ; Data_Memory_VHDL:data_memory|RAM~399             ; register_file_VHDL:register_file|reg_array[6][0] ; clk          ; clk         ; 0.000        ; 0.240      ; 1.434      ;
; 1.111 ; pc_current[3]                                    ; pc_current[7]                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 1.230      ;
; 1.112 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~216             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.246      ;
; 1.113 ; Data_Memory_VHDL:data_memory|RAM~416             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.226      ; 1.423      ;
; 1.113 ; Data_Memory_VHDL:data_memory|RAM~407             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.214      ; 1.411      ;
; 1.114 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~32              ; clk          ; clk         ; 0.000        ; 0.050      ; 1.248      ;
; 1.115 ; Data_Memory_VHDL:data_memory|RAM~144             ; register_file_VHDL:register_file|reg_array[4][1] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.433      ;
; 1.115 ; Data_Memory_VHDL:data_memory|RAM~359             ; register_file_VHDL:register_file|reg_array[3][0] ; clk          ; clk         ; 0.000        ; 0.223      ; 1.422      ;
; 1.115 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~64              ; clk          ; clk         ; 0.000        ; 0.050      ; 1.249      ;
; 1.115 ; Data_Memory_VHDL:data_memory|RAM~503             ; register_file_VHDL:register_file|reg_array[6][0] ; clk          ; clk         ; 0.000        ; 0.229      ; 1.428      ;
; 1.115 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~120             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.238      ;
; 1.116 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~472             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.250      ;
; 1.116 ; pc_current[7]                                    ; Data_Memory_VHDL:data_memory|RAM~184             ; clk          ; clk         ; 0.000        ; 0.039      ; 1.239      ;
; 1.116 ; Data_Memory_VHDL:data_memory|RAM~246             ; register_file_VHDL:register_file|reg_array[7][7] ; clk          ; clk         ; 0.000        ; 0.052      ; 1.252      ;
; 1.117 ; pc_current[5]                                    ; Data_Memory_VHDL:data_memory|RAM~176             ; clk          ; clk         ; 0.000        ; 0.043      ; 1.244      ;
; 1.118 ; register_file_VHDL:register_file|reg_array[3][6] ; Data_Memory_VHDL:data_memory|RAM~461             ; clk          ; clk         ; 0.000        ; -0.147     ; 1.055      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.532   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.532   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -5082.102 ; 0.0   ; 0.0      ; 0.0     ; -627.804            ;
;  clk             ; -5082.102 ; 0.000 ; N/A      ; N/A     ; -627.804            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pc_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alu_result[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; pc_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pc_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; alu_result[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; pc_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; pc_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; alu_result[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; pc_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; pc_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pc_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; alu_result[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; alu_result[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7577094  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7577094  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 592   ; 592  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 416   ; 416  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; alu_result[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; alu_result[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; alu_result[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pc_out[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Nov 14 06:27:32 2023
Info: Command: quartus_sta ProcDes -c ProcDes
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcDes.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.532           -5082.102 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -587.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.329           -4506.405 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -587.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.715           -2688.149 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -627.804 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4878 megabytes
    Info: Processing ended: Tue Nov 14 06:27:34 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


