Fitter report for mic_and_filters
Tue Jul 21 23:50:41 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                    ;
+---------------------------------+-----------------------------------------------------------------+
; Fitter Status                   ; Successful - Tue Jul 21 23:50:41 2020                           ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Standard Edition ;
; Revision Name                   ; mic_and_filters                                                 ;
; Top-level Entity Name           ; mic_full_filter                                                 ;
; Family                          ; Arria V                                                         ;
; Device                          ; 5AGXFB3H4F35C4                                                  ;
; Timing Models                   ; Final                                                           ;
; Logic utilization (in ALMs)     ; 593 / 136,880 ( < 1 % )                                         ;
; Total registers                 ; 1076                                                            ;
; Total pins                      ; 17 / 656 ( 3 % )                                                ;
; Total virtual pins              ; 0                                                               ;
; Total block memory bits         ; 584 / 17,674,240 ( < 1 % )                                      ;
; Total RAM Blocks                ; 4 / 1,726 ( < 1 % )                                             ;
; Total DSP Blocks                ; 1 / 1,045 ( < 1 % )                                             ;
; Total HSSI RX PCSs              ; 0 / 24 ( 0 % )                                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 24 ( 0 % )                                                  ;
; Total HSSI TX PCSs              ; 0 / 24 ( 0 % )                                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 24 ( 0 % )                                                  ;
; Total PLLs                      ; 0 / 36 ( 0 % )                                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                                   ;
+---------------------------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5AGXFB3H4F35C4                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processor 3            ;   3.3%      ;
;     Processor 4            ;   3.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[0]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[0]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[1]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[1]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[2]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[2]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[3]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[3]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[4]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[4]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[5]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[5]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[6]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[6]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[7]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[7]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[8]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[8]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[9]                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[9]                                                         ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[10]                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[10]                                                        ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_reg[11]                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|dataout_wire[11]                                                        ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[0]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[1]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[2]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[3]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[4]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[5]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[6]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[7]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[8]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[9]                                                 ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[10]                                                ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_reg[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|dataout_wire[11]                                                ; PORTBDATAOUT     ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][0]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][1]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][2]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][3]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][4]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][5]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][6]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][7]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][8]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][9]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][10]                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_a0[0][11]                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; AY               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][0]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][1]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][2]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][3]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][4]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][5]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][6]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][7]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][8]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][9]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_c0[0][10]                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; AX               ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_p[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][1]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][2]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][3]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][4]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][5]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][6]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][7]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][8]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][9]                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][10]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][11]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][12]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][13]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][14]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][15]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][16]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][17]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][18]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][19]                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_cma_s[0][0]                                                                                                                                       ; RESULTA          ;                       ;
; button_debouncer:in_valid_flip_btn_db|pb_cnt[13]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; button_debouncer:in_valid_flip_btn_db|pb_cnt[13]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; button_debouncer:in_valid_flip_btn_db|pb_cnt[15]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; button_debouncer:in_valid_flip_btn_db|pb_cnt[15]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; button_debouncer:reset_btn_db|pb_cnt[3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; button_debouncer:reset_btn_db|pb_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; button_debouncer:reset_btn_db|pb_cnt[7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; button_debouncer:reset_btn_db|pb_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_fra:wr_ptr|counter_reg_bit[0]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_fra:wr_ptr|counter_reg_bit[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]~DUPLICATE                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]~DUPLICATE                                                                                                              ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]~DUPLICATE                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]~DUPLICATE                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]~DUPLICATE                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]~DUPLICATE                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[0]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; clk_divider_N:clk_divider_N_inst|cnt[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; clk_divider_N:clk_divider_N_inst|cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[2]~DUPLICATE                                                                                                                     ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[0]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_run_clkproc:u0_m0_wo0_run_enable_c[0]~DUPLICATE                                                                                                                ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[24]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_accum_o[24]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[4]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq~DUPLICATE                                                                                                                                               ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[5]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[5]~DUPLICATE                                                                                                                          ;                  ;                       ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_eq                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_eq~DUPLICATE                                                                                                                                  ;                  ;                       ;
; in_valid                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; in_valid~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[3]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[4]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[7]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730|JFPD9690[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2257 ) ; 0.00 % ( 0 / 2257 )        ; 0.00 % ( 0 / 2257 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2257 ) ; 0.00 % ( 0 / 2257 )        ; 0.00 % ( 0 / 2257 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1915 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 165 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 167 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/shared_documents/intelFPGA/mic_full_filter/output_files/mic_and_filters.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+------------------------------------------------------------------+-----------------------+-------+
; Resource                                                         ; Usage                 ; %     ;
+------------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 593 / 136,880         ; < 1 % ;
; ALMs needed [=A-B+C]                                             ; 593                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 753 / 136,880         ; < 1 % ;
;         [a] ALMs used for LUT logic and registers                ; 326                   ;       ;
;         [b] ALMs used for LUT logic                              ; 223                   ;       ;
;         [c] ALMs used for registers                              ; 184                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 20                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 161 / 136,880         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 1 / 136,880           ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 1                     ;       ;
;         [c] Due to LAB input limits                              ; 0                     ;       ;
;         [d] Due to virtual I/Os                                  ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Difficulty packing design                                        ; Low                   ;       ;
;                                                                  ;                       ;       ;
; Total LABs:  partially or completely used                        ; 100 / 13,688          ; < 1 % ;
;     -- Logic LABs                                                ; 98                    ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 2                     ;       ;
;                                                                  ;                       ;       ;
; Combinational ALUT usage for logic                               ; 1,054                 ;       ;
;     -- 7 input functions                                         ; 4                     ;       ;
;     -- 6 input functions                                         ; 55                    ;       ;
;     -- 5 input functions                                         ; 107                   ;       ;
;     -- 4 input functions                                         ; 94                    ;       ;
;     -- <=3 input functions                                       ; 794                   ;       ;
; Combinational ALUT usage for route-throughs                      ; 168                   ;       ;
; Memory ALUT usage                                                ; 24                    ;       ;
;     -- 64-address deep                                           ; 0                     ;       ;
;     -- 32-address deep                                           ; 24                    ;       ;
;                                                                  ;                       ;       ;
;                                                                  ;                       ;       ;
; Dedicated logic registers                                        ; 1,076                 ;       ;
;     -- By type:                                                  ;                       ;       ;
;         -- Primary logic registers                               ; 1,019 / 273,760       ; < 1 % ;
;         -- Secondary logic registers                             ; 57 / 273,760          ; < 1 % ;
;     -- By function:                                              ;                       ;       ;
;         -- Design implementation registers                       ; 1,032                 ;       ;
;         -- Routing optimization registers                        ; 44                    ;       ;
;                                                                  ;                       ;       ;
; Virtual pins                                                     ; 0                     ;       ;
; I/O pins                                                         ; 17 / 656              ; 3 %   ;
;     -- Clock pins                                                ; 0 / 32                ; 0 %   ;
;     -- Dedicated input pins                                      ; 3 / 59                ; 5 %   ;
;                                                                  ;                       ;       ;
; M10K blocks                                                      ; 4 / 1,726             ; < 1 % ;
; Total MLAB memory bits                                           ; 408                   ;       ;
; Total block memory bits                                          ; 584 / 17,674,240      ; < 1 % ;
; Total block memory implementation bits                           ; 40,960 / 17,674,240   ; < 1 % ;
;                                                                  ;                       ;       ;
; Total DSP Blocks                                                 ; 1 / 1,045             ; < 1 % ;
;                                                                  ;                       ;       ;
; Fractional PLLs                                                  ; 0 / 12                ; 0 %   ;
; Global signals                                                   ; 0                     ;       ;
;     -- Global clocks                                             ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                           ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 224               ; 0 %   ;
; SERDES Transmitters                                              ; 0 / 176               ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 176               ; 0 %   ;
; JTAGs                                                            ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                      ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                                ; 1 / 1                 ; 100 % ;
; Hard IPs                                                         ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 24                ; 0 %   ;
; HSSI PMA RX Deserializers                                        ; 0 / 24                ; 0 %   ;
; Standard TX PCSs                                                 ; 0 / 24                ; 0 %   ;
; HSSI PMA TX Serializers                                          ; 0 / 24                ; 0 %   ;
; Channel PLLs                                                     ; 0 / 24                ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 4                 ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.2% / 0.2% / 0.3%    ;       ;
; Peak interconnect usage (total/H/V)                              ; 13.1% / 13.0% / 13.4% ;       ;
; Maximum fan-out                                                  ; 903                   ;       ;
; Highest non-global fan-out                                       ; 903                   ;       ;
; Total fan-out                                                    ; 7773                  ;       ;
; Average fan-out                                                  ; 3.30                  ;       ;
+------------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                           ;
+-------------------------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 479 / 136880 ( < 1 % ) ; 61 / 136880 ( < 1 % ) ; 53 / 136880 ( < 1 % ) ; 0 / 136880 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 479                    ; 61                    ; 53                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 615 / 136880 ( < 1 % ) ; 76 / 136880 ( < 1 % ) ; 62 / 136880 ( < 1 % ) ; 0 / 136880 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 288                    ; 12                    ; 26                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 159                    ; 40                    ; 24                    ; 0                              ;
;         [c] ALMs used for registers                         ; 148                    ; 24                    ; 12                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                     ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 137 / 136880 ( < 1 % ) ; 15 / 136880 ( < 1 % ) ; 9 / 136880 ( < 1 % )  ; 0 / 136880 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 136880 ( < 1 % )   ; 0 / 136880 ( 0 % )    ; 0 / 136880 ( 0 % )    ; 0 / 136880 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                     ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                      ; 0                     ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                                             ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 80 / 13688 ( < 1 % )   ; 12 / 13688 ( < 1 % )  ; 9 / 13688 ( < 1 % )   ; 0 / 13688 ( 0 % )              ;
;     -- Logic LABs                                           ; 78                     ; 12                    ; 9                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 2                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 894                    ; 93                    ; 91                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 3                     ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 29                     ; 13                    ; 13                    ; 0                              ;
;     -- 5 input functions                                    ; 68                     ; 15                    ; 24                    ; 0                              ;
;     -- 4 input functions                                    ; 65                     ; 18                    ; 11                    ; 0                              ;
;     -- <=3 input functions                                  ; 708                    ; 44                    ; 42                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 129                    ; 34                    ; 5                     ; 0                              ;
; Memory ALUT usage                                           ; 24                     ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 24                     ; 0                     ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 871 / 273760 ( < 1 % ) ; 72 / 273760 ( < 1 % ) ; 76 / 273760 ( < 1 % ) ; 0 / 273760 ( 0 % )             ;
;         -- Secondary logic registers                        ; 48 / 273760 ( < 1 % )  ; 5 / 273760 ( < 1 % )  ; 4 / 273760 ( < 1 % )  ; 0 / 273760 ( 0 % )             ;
;     -- By function:                                         ;                        ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 884                    ; 72                    ; 76                    ; 0                              ;
;         -- Routing optimization registers                   ; 35                     ; 5                     ; 4                     ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
;                                                             ;                        ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 17                     ; 0                     ; 0                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 584                    ; 0                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 40960                  ; 0                     ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 4 / 1726 ( < 1 % )     ; 0 / 1726 ( 0 % )      ; 0 / 1726 ( 0 % )      ; 0 / 1726 ( 0 % )               ;
; DSP block                                                   ; 1 / 1045 ( < 1 % )     ; 0 / 1045 ( 0 % )      ; 0 / 1045 ( 0 % )      ; 0 / 1045 ( 0 % )               ;
; Oscillator block                                            ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
;                                                             ;                        ;                       ;                       ;                                ;
; Connections                                                 ;                        ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 88                     ; 65                    ; 116                   ; 2                              ;
;     -- Registered Input Connections                         ; 74                     ; 30                    ; 89                    ; 0                              ;
;     -- Output Connections                                   ; 2                      ; 17                    ; 34                    ; 218                            ;
;     -- Registered Output Connections                        ; 0                      ; 16                    ; 34                    ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Internal Connections                                        ;                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 6799                   ; 590                   ; 628                   ; 228                            ;
;     -- Registered Connections                               ; 4442                   ; 363                   ; 451                   ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; External Connections                                        ;                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 0                      ; 14                    ; 1                     ; 75                             ;
;     -- pzdyqx:nabboc                                        ; 14                     ; 0                     ; 36                    ; 32                             ;
;     -- sld_hub:auto_hub                                     ; 1                      ; 36                    ; 0                     ; 113                            ;
;     -- hard_block:auto_generated_inst                       ; 75                     ; 32                    ; 113                   ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Partition Interface                                         ;                        ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 7                      ; 11                    ; 37                    ; 5                              ;
;     -- Output Ports                                         ; 15                     ; 4                     ; 54                    ; 10                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Registered Ports                                            ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 2                     ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 3                     ; 21                    ; 0                              ;
;                                                             ;                        ;                       ;                       ;                                ;
; Port Connectivity                                           ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                     ; 1                     ; 1                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                     ; 25                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 2                     ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                     ; 42                    ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; in_valid_flip_btn ; B15   ; 7D       ; 104          ; 111          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; pdm_mic_input     ; C11   ; 7C       ; 116          ; 111          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; reset_btn         ; A14   ; 7D       ; 104          ; 111          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; cic_input          ; G8    ; 7B       ; 136          ; 111          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; cic_output_present ; C14   ; 7D       ; 105          ; 111          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[0]            ; B8    ; 7B       ; 128          ; 111          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[1]            ; A6    ; 7B       ; 130          ; 111          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[2]            ; A8    ; 7B       ; 128          ; 111          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[3]            ; A7    ; 7B       ; 130          ; 111          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[4]            ; F8    ; 7B       ; 132          ; 111          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[5]            ; D7    ; 7B       ; 137          ; 111          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[6]            ; E9    ; 7B       ; 132          ; 111          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dout[7]            ; C8    ; 7B       ; 137          ; 111          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hsmc_rx_led        ; D8    ; 7B       ; 128          ; 111          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hsmc_tx_led        ; D9    ; 7B       ; 128          ; 111          ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; in_valid_led       ; C16   ; 7D       ; 100          ; 111          ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lf_clk_out         ; L9    ; 7B       ; 134          ; 111          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; 7A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 12 / 32 ( 38 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 497        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A3       ; 491        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 502        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 501        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 560        ; 7B             ; dout[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ; 559        ; 7B             ; dout[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 565        ; 7B             ; dout[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A10      ; 567        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 587        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A13      ; 595        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 623        ; 7D             ; reset_btn                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A16      ; 651        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 652        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A19      ; 667        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 668        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A22      ; 719        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 743        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A25      ; 768        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 767        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A27      ; 785        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A28      ; 800        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 799        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A30      ; 816        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A31      ; 815        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 819        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 834        ; 8A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 438        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 439        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA7      ; 419        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA8      ; 418        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ; 330        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 299        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA14     ; 274        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 265        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA17     ; 230        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 223        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA20     ; 166        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 158        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ; 142        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA25     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 55         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA28     ; 54         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA29     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA30     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA31     ; 34         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA32     ; 35         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ; 437        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 436        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 331        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 306        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 307        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 290        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ; 286        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB15     ; 275        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 266        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 231        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 222        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AB19     ; 214        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ; 167        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 159        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 150        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ; 143        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB24     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB25     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB26     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB33     ; 37         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB34     ; 36         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 434        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 435        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ; 411        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC7      ; 410        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC8      ; 346        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 338        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 339        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ; 314        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC12     ; 315        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ; 291        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 288        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 287        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ; 267        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC17     ; 238        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 239        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 215        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 174        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AC21     ; 162        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 151        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 134        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC25     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC26     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AC27     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC28     ; 56         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; Y               ; no       ; Off          ;
; AC29     ; 59         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; Y               ; no       ; Off          ;
; AC30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC31     ; 38         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC32     ; 39         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 433        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 432        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD6      ; 402        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ; 347        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ; 322        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD11     ; 318        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 316        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD14     ; 289        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ; 282        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD17     ; 240        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD20     ; 175        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 163        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 135        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD27     ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD29     ; 102        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD33     ; 41         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD34     ; 40         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 430        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 431        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 403        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 394        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 350        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE9      ; 323        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 342        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 319        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 317        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 312        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 284        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 283        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 262        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 236        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 241        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 218        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 176        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 146        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ; 147        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 110        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE27     ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE28     ; 103        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 86         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE31     ; 42         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE32     ; 43         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ; 429        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ; 428        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF6      ; 416        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 395        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 351        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF10     ; 343        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 320        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF13     ; 313        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 285        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 263        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 237        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF19     ; 219        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 177        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF22     ; 154        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 132        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF25     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 111        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF28     ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF29     ; 87         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF30     ; 57         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; Y               ; no       ; Off          ;
; AF31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF33     ; 45         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF34     ; 44         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ; 426        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ; 427        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG6      ; 417        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 352        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 340        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG11     ; 321        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 308        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG14     ; 278        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 280        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG17     ; 228        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 224        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG20     ; 172        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 155        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG23     ; 133        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG26     ; 98         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 88         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG29     ; 94         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG31     ; 46         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG32     ; 47         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ; 425        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 424        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH6      ; 406        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 400        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 353        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 341        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 332        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 310        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 309        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 304        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 279        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 281        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ; 260        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 229        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 225        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 210        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 173        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 152        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 153        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 136        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 99         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 89         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH29     ; 95         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH33     ; 49         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH34     ; 48         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ; 422        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 423        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ6      ; 407        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 401        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ; 348        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ10     ; 333        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 311        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ13     ; 305        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ14     ; 270        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ16     ; 261        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 232        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ19     ; 211        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 170        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ22     ; 156        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ; 137        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ25     ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 100        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ28     ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ29     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ31     ; 50         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ32     ; 51         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK1      ; 421        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 420        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK6      ; 398        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK8      ; 349        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 334        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK11     ; 302        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK12     ; 300        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK14     ; 271        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ; 276        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK17     ; 233        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 220        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK20     ; 171        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 157        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK23     ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 101        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 96         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK29     ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK33     ; 53         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK34     ; 52         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL4      ; 412        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL5      ; 413        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL6      ; 399        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL7      ; 388        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 344        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL9      ; 335        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL10     ; 326        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 303        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL12     ; 301        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL13     ; 296        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL14     ; 272        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL15     ; 277        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL16     ; 268        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL17     ; 234        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL18     ; 221        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL19     ; 212        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL20     ; 168        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL21     ; 148        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL22     ; 149        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL23     ; 138        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL24     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL25     ; 112        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL26     ; 104        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL27     ; 97         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL28     ; 90         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL29     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL30     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL31     ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL32     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM3      ; 414        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM4      ; 415        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM5      ; 396        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM6      ; 390        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 389        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM8      ; 345        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM10     ; 327        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM11     ; 324        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM13     ; 297        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM14     ; 273        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM16     ; 269        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM17     ; 235        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM19     ; 213        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM20     ; 169        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM22     ; 160        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM23     ; 139        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM25     ; 113        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM26     ; 105        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM28     ; 91         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM29     ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM30     ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM31     ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM32     ; 60         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM33     ; 62         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM34     ; 61         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN3      ; 409        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN5      ; 397        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN6      ; 391        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN8      ; 337        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN9      ; 336        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN11     ; 325        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN12     ; 294        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN14     ; 292        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN15     ; 259        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN17     ; 226        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN18     ; 216        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN20     ; 164        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN21     ; 161        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN23     ; 140        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN24     ; 141        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN26     ; 107        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN27     ; 106        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN29     ; 84         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN30     ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN32     ; 58         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; Y               ; no       ; Off          ;
; AN33     ; 64         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN34     ; 65         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AP2      ; 408        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP3      ; 404        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP4      ; 405        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP5      ; 393        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP6      ; 392        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 387        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP8      ; 386        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP10     ; 328        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP11     ; 329        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP13     ; 295        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP14     ; 293        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP16     ; 258        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP17     ; 227        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP19     ; 217        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP20     ; 165        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP22     ; 144        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP23     ; 145        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP25     ; 108        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP26     ; 109        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP27     ; 92         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 93         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP29     ; 85         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP30     ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP33     ; 63         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; B1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ; 498        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 492        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 499        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 555        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 566        ; 7B             ; dout[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ; 568        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 588        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 596        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B14      ; 619        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 624        ; 7D             ; in_valid_flip_btn               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 665        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 672        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 721        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 720        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 744        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ; 751        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 775        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 786        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ; 801        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B30      ; 802        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B32      ; 820        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B33      ; 836        ; 8A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B34      ; 833        ; 8A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 483        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C2       ; 484        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 487        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 500        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C6       ; 495        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 556        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 543        ; 7B             ; dout[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C10      ; 581        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 591        ; 7C             ; pdm_mic_input                   ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 613        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 620        ; 7D             ; cic_output_present              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C16      ; 631        ; 7D             ; in_valid_led                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ; 666        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C19      ; 671        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 722        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C22      ; 735        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 752        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C25      ; 769        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ; 776        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C27      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 792        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C29      ; 793        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C30      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C31      ; 817        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 824        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 835        ; 8A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C34      ; 832        ; 8A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ; 479        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 488        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 496        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 503        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 544        ; 7B             ; dout[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 563        ; 7B             ; hsmc_rx_led                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ; 564        ; 7B             ; hsmc_tx_led                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 582        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 592        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 597        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 614        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 615        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 625        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 632        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 657        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 680        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ; 679        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 723        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 731        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 736        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ; 753        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ; 759        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 770        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D26      ; 783        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D27      ; 791        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D28      ; 794        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D29      ; 807        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D30      ; 809        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 818        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D32      ; 825        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D33      ; 823        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 827        ; 8A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 477        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 480        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 475        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 476        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 485        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 504        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ; 545        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 557        ; 7B             ; dout[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 579        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 598        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 616        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 626        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E17      ; 658        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 681        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 724        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 732        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 754        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 760        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ; 779        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 784        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E29      ; 808        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E30      ; 810        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E32      ; 826        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E33      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ; 478        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F2       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F6       ; 486        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 546        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ; 558        ; 7B             ; dout[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ; 571        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 580        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 599        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 607        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 627        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ; 659        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F19      ; 682        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 727        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 739        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F23      ; 755        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F25      ; 771        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F26      ; 780        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F27      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 803        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F29      ; 804        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F30      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F33      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F34      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ; 470        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 471        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 550        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 549        ; 7B             ; cic_input                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ; 561        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G10      ; 572        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 575        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 583        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 600        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ; 608        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 611        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 628        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 660        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 673        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ; 674        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G20      ; 728        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 737        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 740        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 756        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 763        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G25      ; 772        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G26      ; 787        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G27      ; 795        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G28      ; 796        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G29      ; 811        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G31      ; 2          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G32      ; 3          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ; 469        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ; 468        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 474        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 482        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 551        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 562        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H11      ; 576        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ; 584        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H14      ; 603        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 612        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 663        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 675        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ; 729        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 738        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 747        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 764        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H26      ; 788        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H27      ; 805        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 812        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H30      ; 828        ; 8A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H33      ; 5          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H34      ; 4          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ; 466        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ; 467        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 489        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 505        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 552        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J10      ; 569        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 573        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J13      ; 593        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 604        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J16      ; 629        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 664        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J19      ; 676        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 730        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 745        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J23      ; 748        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 777        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J26      ; 797        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 806        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J28      ; 821        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J29      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J31      ; 6          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J32      ; 7          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ; 465        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 464        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 490        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ; 506        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 540        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 539        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 570        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 574        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ; 577        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 594        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K14      ; 605        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ; 617        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 630        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 653        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 655        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 656        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 715        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 725        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K22      ; 746        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K23      ; 761        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K24      ; 749        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K25      ; 778        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K26      ; 798        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K27      ; 789        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K28      ; 822        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K29      ; 781        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K30      ; 829        ; 8A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K33      ; 9          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K34      ; 8          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ; 462        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ; 463        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 493        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L7       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 553        ; 7B             ; lf_clk_out                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 578        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 585        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ; 606        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L15      ; 618        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ; 654        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L18      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 716        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L21      ; 726        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 762        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L24      ; 750        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ; 813        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L27      ; 790        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L29      ; 782        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L31      ; 10         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L32      ; 11         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 461        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 460        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 494        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M8       ; 554        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; M10      ; 541        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 601        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 586        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ; 590        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M14      ; 609        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M15      ; 610        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M16      ; 633        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M17      ; 661        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ; 669        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M19      ; 677        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M20      ; 717        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M21      ; 733        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M22      ; 741        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M23      ; 757        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M24      ; 765        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M25      ; 773        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M26      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M27      ; 814        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M28      ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M29      ; 830        ; 8A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 831        ; 8A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M33      ; 13         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M34      ; 12         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ; 458        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ; 459        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N9       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N10      ; 547        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 548        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 602        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ; 589        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N14      ; 622        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N15      ; 621        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N16      ; 634        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ; 662        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N18      ; 670        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N19      ; 678        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N20      ; 718        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N21      ; 734        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N22      ; 742        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N23      ; 758        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N24      ; 766        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N25      ; 774        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N26      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N27      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N30      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N31      ; 14         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N32      ; 15         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ; 457        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 456        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P7       ;            ; --             ; VCCH_GXBR1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ; 542        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; P12      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ;            ; --             ; VCCH_GXBL1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P30      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P33      ; 17         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P34      ; 16         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ; 454        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 455        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 473        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R9       ; 472        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R11      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R17      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R23      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R25      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R26      ; 1          ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R27      ; 0          ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R29      ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R31      ; 18         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R32      ; 19         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ; 453        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 452        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ;            ; --             ; VCCA_GXBR1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T10      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T18      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T20      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T24      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T26      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ;            ; --             ; VCCA_GXBL1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T30      ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T33      ; 21         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T34      ; 20         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ; 450        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 451        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 447        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U9       ; 446        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U17      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U19      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U20      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U23      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U26      ; 27         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U27      ; 26         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U29      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U30      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U31      ; 22         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U32      ; 23         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ; 449        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 448        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V7       ;            ; --             ; VCCH_GXBR0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V16      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V26      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V28      ;            ; --             ; VCCH_GXBL0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V29      ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V30      ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V33      ; 25         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V34      ; 24         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 442        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 443        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ; 445        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ; 444        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W23      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W26      ; 29         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W27      ; 28         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W31      ; 30         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W32      ; 31         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ; 441        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 440        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; --             ; VCCA_GXBR0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y11      ; 298        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y15      ; 264        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y18      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y20      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ; --             ; VCCP                            ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y23      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; Y24      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y25      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y26      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y28      ;            ; --             ; VCCA_GXBL0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y33      ; 33         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y34      ; 32         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+--------------------+-------------------------------+
; Pin Name           ; Reason                        ;
+--------------------+-------------------------------+
; dout[0]            ; Incomplete set of assignments ;
; dout[1]            ; Incomplete set of assignments ;
; dout[2]            ; Incomplete set of assignments ;
; dout[3]            ; Incomplete set of assignments ;
; dout[4]            ; Incomplete set of assignments ;
; dout[5]            ; Incomplete set of assignments ;
; dout[6]            ; Incomplete set of assignments ;
; dout[7]            ; Incomplete set of assignments ;
; lf_clk_out         ; Incomplete set of assignments ;
; in_valid_led       ; Incomplete set of assignments ;
; hsmc_rx_led        ; Incomplete set of assignments ;
; hsmc_tx_led        ; Incomplete set of assignments ;
; cic_input          ; Incomplete set of assignments ;
; cic_output_present ; Incomplete set of assignments ;
; reset_btn          ; Incomplete set of assignments ;
; in_valid_flip_btn  ; Incomplete set of assignments ;
+--------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                         ; Entity Name                             ; Library Name    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------+
; |mic_full_filter                                                                                                                        ; 592.5 (6.3)          ; 752.5 (6.3)                      ; 161.0 (0.0)                                       ; 1.0 (0.0)                        ; 20.0 (0.0)           ; 1054 (9)            ; 1076 (5)                  ; 0 (0)         ; 584               ; 4     ; 1          ; 17   ; 0            ; |mic_full_filter                                                                                                                                                                                                                                                                                                                                            ; mic_full_filter                         ; work            ;
;    |altshift_taps:reset_n_shift_rtl_0|                                                                                                  ; 11.5 (0.0)           ; 13.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 14 (0)                    ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|altshift_taps:reset_n_shift_rtl_0                                                                                                                                                                                                                                                                                                          ; altshift_taps                           ; work            ;
;       |shift_taps_7pu:auto_generated|                                                                                                   ; 11.5 (5.7)           ; 13.0 (6.0)                       ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (12)             ; 14 (7)                    ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated                                                                                                                                                                                                                                                                            ; shift_taps_7pu                          ; work            ;
;          |altsyncram_fn91:altsyncram5|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|altsyncram_fn91:altsyncram5                                                                                                                                                                                                                                                ; altsyncram_fn91                         ; work            ;
;          |cntr_tdf:cntr1|                                                                                                               ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|cntr_tdf:cntr1                                                                                                                                                                                                                                                             ; cntr_tdf                                ; work            ;
;    |button_debouncer:in_valid_flip_btn_db|                                                                                              ; 11.2 (11.2)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|button_debouncer:in_valid_flip_btn_db                                                                                                                                                                                                                                                                                                      ; button_debouncer                        ; work            ;
;    |button_debouncer:reset_btn_db|                                                                                                      ; 12.0 (12.0)          ; 12.8 (12.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|button_debouncer:reset_btn_db                                                                                                                                                                                                                                                                                                              ; button_debouncer                        ; work            ;
;    |cic_dec_filter:cic_inst|                                                                                                            ; 312.4 (0.0)          ; 413.4 (0.0)                      ; 102.0 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 595 (0)             ; 675 (0)                   ; 0 (0)         ; 484               ; 3     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst                                                                                                                                                                                                                                                                                                                    ; cic_dec_filter                          ; work            ;
;       |cic_dec_filter_cic_ii_0:cic_ii_0|                                                                                                ; 312.4 (5.5)          ; 413.4 (5.7)                      ; 102.0 (0.2)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 595 (12)            ; 675 (0)                   ; 0 (0)         ; 484               ; 3     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                   ; cic_dec_filter_cic_ii_0                 ; cic_dec_filter  ;
;          |alt_cic_core:core|                                                                                                            ; 306.9 (0.0)          ; 407.8 (0.0)                      ; 101.8 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 583 (0)             ; 675 (0)                   ; 0 (0)         ; 484               ; 3     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                 ; alt_cic_core                            ; cic_dec_filter  ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 256.8 (3.0)          ; 340.4 (4.7)                      ; 83.6 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 496 (5)             ; 613 (5)                   ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                        ; alt_cic_dec_siso                        ; cic_dec_filter  ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 13.3 (0.0)           ; 17.2 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 13 (0)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                ; auk_dspip_channel_buffer                ; cic_dec_filter  ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 13.3 (0.0)           ; 17.2 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 13 (0)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                             ; scfifo                                  ; work            ;
;                      |scfifo_3mb1:auto_generated|                                                                                       ; 13.3 (0.0)           ; 17.2 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 13 (0)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated                                                                                                                                                  ; scfifo_3mb1                             ; work            ;
;                         |a_dpfifo_ej41:dpfifo|                                                                                          ; 13.3 (8.8)           ; 17.2 (10.5)                      ; 3.9 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (16)             ; 13 (7)                    ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo                                                                                                                             ; a_dpfifo_ej41                           ; work            ;
;                            |altsyncram_l6n1:FIFOram|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 84                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|altsyncram_l6n1:FIFOram                                                                                                     ; altsyncram_l6n1                         ; work            ;
;                            |cntr_era:rd_ptr_msb|                                                                                        ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_era:rd_ptr_msb                                                                                                         ; cntr_era                                ; work            ;
;                            |cntr_fra:wr_ptr|                                                                                            ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_fra:wr_ptr                                                                                                             ; cntr_fra                                ; work            ;
;                            |cntr_rr6:usedw_counter|                                                                                     ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_rr6:usedw_counter                                                                                                      ; cntr_rr6                                ; work            ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 16.3 (11.6)          ; 29.0 (21.2)                      ; 12.8 (9.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 42 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 4.7 (4.7)            ; 7.8 (7.8)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 12.3 (10.8)          ; 21.1 (16.0)                      ; 8.8 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 40 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 1.5 (1.5)            ; 5.1 (5.1)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 10.5 (10.5)          ; 20.1 (15.1)                      ; 9.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 5.0 (5.0)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 10.0 (10.0)          ; 19.5 (10.5)                      ; 9.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 37 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 10.1 (10.1)          ; 18.8 (13.7)                      ; 8.8 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 37 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 5.2 (5.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|                                                          ; 9.6 (9.6)            ; 20.3 (14.8)                      ; 10.7 (5.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 34 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 5.5 (5.5)                        ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[6].auk_dsp_diff|                                                          ; 9.0 (9.0)            ; 13.3 (9.3)                       ; 4.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[6].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[6].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff|                                                          ; 9.1 (9.1)            ; 18.3 (13.2)                      ; 9.3 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 28 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff                                                                                                                                                                          ; auk_dspip_differentiator                ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 0.0 (0.0)            ; 5.2 (5.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 5.3 (0.0)            ; 6.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                            ; auk_dspip_downsample                    ; cic_dec_filter  ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 5.3 (5.3)            ; 6.8 (6.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                             ; counter_module                          ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 22.5 (11.3)          ; 24.0 (11.7)                      ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 11.3 (11.3)          ; 12.2 (12.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 22.5 (11.2)          ; 22.5 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 21.5 (10.6)          ; 21.5 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 10.8 (10.8)          ; 10.9 (10.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 19.5 (9.8)           ; 19.5 (9.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 17.5 (8.6)           ; 17.5 (8.6)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 8.8 (8.8)            ; 8.9 (8.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[5].integration|                                                                         ; 15.5 (7.7)           ; 15.5 (7.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[6].integration|                                                                         ; 13.5 (6.8)           ; 13.5 (6.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |auk_dspip_integrator:integrator[7].integration|                                                                         ; 11.5 (5.8)           ; 11.5 (5.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration                                                                                                                                                                                         ; auk_dspip_integrator                    ; cic_dec_filter  ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                               ; auk_dspip_delay                         ; cic_dec_filter  ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 4.4 (4.4)            ; 5.8 (5.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                        ; counter_module                          ; cic_dec_filter  ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 14.2 (2.3)           ; 19.3 (2.5)                       ; 5.8 (0.3)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 23 (4)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller   ; cic_dec_filter  ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 11.9 (11.9)          ; 16.8 (16.8)                      ; 5.5 (5.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo   ; cic_dec_filter  ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 16.1 (0.0)           ; 22.5 (0.0)                       ; 6.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 17 (0)                    ; 0 (0)         ; 16                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink         ; cic_dec_filter  ;
;                |scfifo:sink_FIFO|                                                                                                       ; 16.1 (0.0)           ; 22.5 (0.0)                       ; 6.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 17 (0)                    ; 0 (0)         ; 16                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                     ; scfifo                                  ; work            ;
;                   |scfifo_ddd1:auto_generated|                                                                                          ; 16.1 (0.9)           ; 22.5 (1.0)                       ; 6.8 (0.1)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 27 (1)              ; 17 (1)                    ; 0 (0)         ; 16                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated                                                                                                                                                                          ; scfifo_ddd1                             ; work            ;
;                      |a_dpfifo_ui51:dpfifo|                                                                                             ; 15.1 (8.1)           ; 21.5 (12.7)                      ; 6.8 (4.6)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 26 (15)             ; 16 (8)                    ; 0 (0)         ; 16                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo                                                                                                                                                     ; a_dpfifo_ui51                           ; work            ;
;                         |altsyncram_t3n1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16                ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|altsyncram_t3n1:FIFOram                                                                                                                             ; altsyncram_t3n1                         ; work            ;
;                         |cntr_fra:rd_ptr_msb|                                                                                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_fra:rd_ptr_msb                                                                                                                                 ; cntr_fra                                ; work            ;
;                         |cntr_gra:wr_ptr|                                                                                               ; 2.1 (2.1)            ; 3.0 (3.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_gra:wr_ptr                                                                                                                                     ; cntr_gra                                ; work            ;
;                         |cntr_sr6:usedw_counter|                                                                                        ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_sr6:usedw_counter                                                                                                                              ; cntr_sr6                                ; work            ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 19.8 (0.5)           ; 25.5 (0.5)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 25 (1)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source       ; cic_dec_filter  ;
;                |scfifo:source_FIFO|                                                                                                     ; 19.2 (0.0)           ; 25.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 24 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                            ; scfifo                                  ; work            ;
;                   |scfifo_qhd1:auto_generated|                                                                                          ; 19.2 (0.0)           ; 25.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 24 (0)                    ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated                                                                                                                                                                 ; scfifo_qhd1                             ; work            ;
;                      |a_dpfifo_np51:dpfifo|                                                                                             ; 19.2 (8.8)           ; 25.0 (10.7)                      ; 5.8 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (19)             ; 24 (10)                   ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo                                                                                                                                            ; a_dpfifo_np51                           ; work            ;
;                         |altsyncram_r9n1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 384               ; 1     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|altsyncram_r9n1:FIFOram                                                                                                                    ; altsyncram_r9n1                         ; work            ;
;                         |cntr_hra:rd_ptr_msb|                                                                                           ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_hra:rd_ptr_msb                                                                                                                        ; cntr_hra                                ; work            ;
;                         |cntr_ira:wr_ptr|                                                                                               ; 3.3 (3.3)            ; 5.7 (5.7)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_ira:wr_ptr                                                                                                                            ; cntr_ira                                ; work            ;
;                         |cntr_ur6:usedw_counter|                                                                                        ; 4.2 (4.2)            ; 5.2 (5.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_ur6:usedw_counter                                                                                                                     ; cntr_ur6                                ; work            ;
;    |clk_divider_N:clk_divider_N_inst|                                                                                                   ; 6.0 (4.5)            ; 7.5 (6.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (9)              ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|clk_divider_N:clk_divider_N_inst                                                                                                                                                                                                                                                                                                           ; clk_divider_N                           ; work            ;
;       |My_DFF:dff0|                                                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|clk_divider_N:clk_divider_N_inst|My_DFF:dff0                                                                                                                                                                                                                                                                                               ; My_DFF                                  ; work            ;
;       |My_DFF:dff1|                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|clk_divider_N:clk_divider_N_inst|My_DFF:dff1                                                                                                                                                                                                                                                                                               ; My_DFF                                  ; work            ;
;    |fir_comp_filter:fir_inst|                                                                                                           ; 119.3 (0.0)          ; 149.3 (0.0)                      ; 29.9 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 191 (0)             ; 171 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst                                                                                                                                                                                                                                                                                                                   ; fir_comp_filter                         ; fir_comp_filter ;
;       |fir_comp_filter_0002:fir_comp_filter_inst|                                                                                       ; 119.3 (0.0)          ; 149.3 (0.0)                      ; 29.9 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 191 (0)             ; 171 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst                                                                                                                                                                                                                                                                         ; fir_comp_filter_0002                    ; fir_comp_filter ;
;          |fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|                                                                       ; 119.3 (0.0)          ; 149.3 (0.0)                      ; 29.9 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 191 (0)             ; 171 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst                                                                                                                                                                                                                  ; fir_comp_filter_0002_ast                ; fir_comp_filter ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 1.5 (1.5)            ; 3.4 (3.4)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                   ; auk_dspip_avalon_streaming_source_hpfir ; fir_comp_filter ;
;             |auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|                                                        ; 33.3 (33.3)          ; 36.3 (36.3)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                                               ; auk_dspip_roundsat_hpfir                ; fir_comp_filter ;
;             |fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|                                                            ; 84.6 (63.3)          ; 109.6 (84.0)                     ; 25.0 (20.7)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 128 (128)           ; 126 (111)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                   ; fir_comp_filter_0002_rtl_core           ; fir_comp_filter ;
;                |altera_syncram:d_xIn_0_13_mem_dmem|                                                                                     ; 10.0 (0.0)           ; 10.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem                                                                                                                ; altera_syncram                          ; work            ;
;                   |altera_syncram_d214:auto_generated|                                                                                  ; 10.0 (0.0)           ; 10.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated                                                                             ; altera_syncram_d214                     ; work            ;
;                      |altsyncram_efb4:altsyncram1|                                                                                      ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1                                                 ; altsyncram_efb4                         ; work            ;
;                |altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                             ; 10.0 (0.0)           ; 12.3 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                        ; altera_syncram                          ; work            ;
;                   |altera_syncram_t7v3:auto_generated|                                                                                  ; 10.0 (0.0)           ; 12.3 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated                                                                     ; altera_syncram_t7v3                     ; work            ;
;                      |altsyncram_uk94:altsyncram1|                                                                                      ; 10.0 (10.0)          ; 12.3 (12.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1                                         ; altsyncram_uk94                         ; work            ;
;                |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                                                                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                                                                                      ; dspba_delay                             ; fir_comp_filter ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_14|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14                                                                                                              ; dspba_delay                             ; fir_comp_filter ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                   ; -0.3 (-0.3)          ; 0.3 (0.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                              ; dspba_delay                             ; fir_comp_filter ;
;                |dspba_delay:u0_m0_wo0_compute|                                                                                          ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                                                                                                     ; dspba_delay                             ; fir_comp_filter ;
;                |dspba_delay:u0_m0_wo0_memread|                                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                                                                                                     ; dspba_delay                             ; fir_comp_filter ;
;    |oscillator:osc|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|oscillator:osc                                                                                                                                                                                                                                                                                                                             ; oscillator                              ; oscillator      ;
;       |altera_int_osc:int_osc_0|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|oscillator:osc|altera_int_osc:int_osc_0                                                                                                                                                                                                                                                                                                    ; altera_int_osc                          ; oscillator      ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.0 (0.0)           ; 76.0 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                  ; work            ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.0 (6.3)           ; 76.0 (7.3)                       ; 15.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (12)             ; 77 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                             ; work            ;
;          |FLAU0828:TXTL3573|                                                                                                            ; 7.0 (7.0)            ; 7.5 (7.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FLAU0828:TXTL3573                                                                                                                                                                                                                                                                               ; FLAU0828                                ; work            ;
;          |YMSB9588:MMMV8756|                                                                                                            ; 8.7 (8.7)            ; 10.0 (10.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756                                                                                                                                                                                                                                                                               ; YMSB9588                                ; work            ;
;          |YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|                                                                ; 28.0 (11.8)          ; 35.0 (15.0)                      ; 7.0 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1                                                                                                                                                                                                                                   ; YPHP7743                                ; work            ;
;             |ZNZS8187:LSFF6823|                                                                                                         ; 16.2 (16.2)          ; 20.0 (20.0)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|ZNZS8187:LSFF6823                                                                                                                                                                                                                 ; ZNZS8187                                ; work            ;
;          |ZNZS8187:WGSH7730|                                                                                                            ; 11.0 (11.0)          ; 16.2 (16.2)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|ZNZS8187:WGSH7730                                                                                                                                                                                                                                                                               ; ZNZS8187                                ; work            ;
;    |sld_hub:auto_hub|                                                                                                                   ; 52.5 (0.5)           ; 62.0 (0.5)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                 ; altera_sld      ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 52.0 (0.0)           ; 61.5 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input             ; altera_sld      ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 52.0 (0.0)           ; 61.5 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                             ; alt_sld_fab     ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 52.0 (1.0)           ; 61.5 (2.0)                       ; 9.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 80 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                 ; alt_sld_fab     ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 51.0 (0.0)           ; 59.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric       ; alt_sld_fab     ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 51.0 (31.8)          ; 59.5 (39.5)                      ; 8.5 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (56)             ; 75 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                            ; work            ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.7 (8.7)            ; 9.0 (9.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                              ; work            ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.6 (10.6)          ; 11.0 (11.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mic_full_filter|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                          ; altera_sld      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                               ;
+--------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name               ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; dout[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dout[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lf_clk_out         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_valid_led       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hsmc_rx_led        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hsmc_tx_led        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cic_input          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cic_output_present ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pdm_mic_input      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_btn          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_valid_flip_btn  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; pdm_mic_input                                                   ;                   ;         ;
;      - pdm_input_2bit[1]~0                                      ; 1                 ; 0       ;
;      - hsmc_rx_led~output                                       ; 1                 ; 0       ;
; reset_btn                                                       ;                   ;         ;
;      - button_debouncer:reset_btn_db|sync_reg[0]                ; 1                 ; 0       ;
; in_valid_flip_btn                                               ;                   ;         ;
;      - button_debouncer:in_valid_flip_btn_db|sync_reg[0]~feeder ; 1                 ; 0       ;
+-----------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3          ; 109     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3          ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a0                                                                                                                                                                                                                                                   ; M10K_X94_Y74_N0        ; 865     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|cntr_tdf:cntr1|cout_actual                                                                                                                                                                                                                                                                 ; MLABCELL_X95_Y74_N18   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; button_debouncer:in_valid_flip_btn_db|comb~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X97_Y97_N48    ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; button_debouncer:reset_btn_db|comb~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X97_Y95_N57    ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_era:rd_ptr_msb|_~0                                                                                                                     ; LABCELL_X98_Y96_N42    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_fra:wr_ptr|_~0                                                                                                                         ; LABCELL_X101_Y98_N21   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|cntr_rr6:usedw_counter|_~0                                                                                                                  ; LABCELL_X101_Y98_N12   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|rd_ptr_lsb~1                                                                                                                                ; LABCELL_X105_Y96_N57   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|valid_rreq                                                                                                                                  ; LABCELL_X98_Y96_N3     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|valid_wreq~1                                                                                                                                ; LABCELL_X101_Y98_N9    ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[3]~0                                                                                                                                                                                ; LABCELL_X97_Y99_N12    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X97_Y99_N27    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[7]~0                                                                                                                                                                                ; LABCELL_X103_Y95_N33   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X103_Y95_N0    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[13]~0                                                                                                                                                                               ; LABCELL_X103_Y95_N42   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X103_Y95_N15   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[7]~0                                                                                                                                                                                ; LABCELL_X103_Y95_N6    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X103_Y95_N57   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[2]~0                                                                                                                                                                                ; LABCELL_X101_Y95_N24   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X101_Y95_N54   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[1]~0                                                                                                                                                                                ; LABCELL_X101_Y97_N18   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X103_Y95_N12   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[6].auk_dsp_diff|dout[8]~0                                                                                                                                                                                ; LABCELL_X103_Y95_N21   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[6].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X103_Y95_N39   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff|dout[14]~0                                                                                                                                                                               ; LABCELL_X106_Y97_N30   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff|dout_valid~0                                                                                                                                                                             ; LABCELL_X101_Y82_N39   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[7].auk_dsp_diff|dout~1                                                                                                                                                                                   ; LABCELL_X106_Y97_N45   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count[5]~2                                                                                                                                                                  ; LABCELL_X105_Y96_N27   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                                                                                       ; LABCELL_X101_Y102_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]~1                                                                                                                                                       ; LABCELL_X101_Y102_N33  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                               ; FF_X105_Y101_N53       ; 333     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_fra:rd_ptr_msb|_~0                                                                                                                                             ; LABCELL_X101_Y101_N27  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_gra:wr_ptr|_~0                                                                                                                                                 ; LABCELL_X98_Y101_N51   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_sr6:usedw_counter|_~0                                                                                                                                          ; LABCELL_X98_Y101_N12   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|rd_ptr_lsb~1                                                                                                                                                        ; LABCELL_X101_Y101_N54  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|valid_rreq                                                                                                                                                          ; MLABCELL_X100_Y102_N24 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|valid_wreq                                                                                                                                                          ; LABCELL_X98_Y101_N18   ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_hra:rd_ptr_msb|_~0                                                                                                                                    ; LABCELL_X98_Y99_N21    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_ira:wr_ptr|_~0                                                                                                                                        ; MLABCELL_X100_Y98_N27  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_ur6:usedw_counter|_~0                                                                                                                                 ; MLABCELL_X100_Y98_N48  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|empty_dff                                                                                                                                                  ; FF_X101_Y99_N8         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|rd_ptr_lsb~1                                                                                                                                               ; LABCELL_X98_Y99_N33    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|valid_wreq                                                                                                                                                 ; MLABCELL_X100_Y98_N15  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; clk_divider_N:clk_divider_N_inst|My_DFF:dff1|Q                                                                                                                                                                                                                                                                                                             ; FF_X103_Y99_N56        ; 876     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_divider_N:clk_divider_N_inst|cnt[0]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X103_Y99_N24   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|auk_dspip_roundsat_hpfir:\real_passthrough:gen_outp_blk:0:outp_blk|valid_lsb                                                                                                                                                     ; FF_X105_Y99_N53        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[0]~0                                                                                                                     ; LABCELL_X106_Y98_N39   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[6]                                                                                                                       ; FF_X105_Y98_N41        ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[0]~0                                                                                                                     ; LABCELL_X103_Y100_N57  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|d_xIn_0_13_sticky_ena_q[0]                                                                                                                                        ; FF_X100_Y100_N5        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                                                                                                  ; FF_X105_Y98_N14        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14|delay_signals[0][0]                                                                                                          ; FF_X103_Y99_N17        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                                                          ; FF_X105_Y99_N50        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                                                                                                 ; FF_X103_Y99_N8         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                                                                                                 ; FF_X103_Y100_N32       ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]~0                                                                                                                                              ; MLABCELL_X100_Y101_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[2]                                                                                                                                                ; FF_X100_Y101_N17       ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_gated_reg_q[0]                                                                                                                                     ; FF_X103_Y99_N5         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                                                                            ; FF_X103_Y101_N44       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]~0                                                                                                                                ; LABCELL_X109_Y100_N51  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; oscillator:osc|altera_int_osc:int_osc_0|wire_sd1_clkout                                                                                                                                                                                                                                                                                                    ; OSCILLATOR_X0_Y4_N5    ; 73      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|DVDH0017[0]                                                                                                                                                                                                                                                                                                     ; FF_X3_Y2_N47           ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GVBU1666_2                                                                                                                                                                                                                                                                                                      ; FF_X3_Y4_N14           ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|JDEH1332[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X4_Y2_N51      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YMSB9588:MMMV8756|YMBV1676~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N48     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|BVXN3148_0                                                                                                                                                                                                                                        ; LABCELL_X4_Y4_N18      ; 20      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_0                                                                                                                                                                                                                                        ; FF_X23_Y9_N44          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_1                                                                                                                                                                                                                                        ; FF_X23_Y9_N53          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_2                                                                                                                                                                                                                                        ; FF_X21_Y9_N50          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_3                                                                                                                                                                                                                                        ; FF_X20_Y9_N44          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_4                                                                                                                                                                                                                                        ; FF_X20_Y9_N26          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_5                                                                                                                                                                                                                                        ; FF_X16_Y9_N8           ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_6                                                                                                                                                                                                                                        ; FF_X16_Y9_N26          ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_7                                                                                                                                                                                                                                        ; FF_X8_Y4_N53           ; 21      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|ZNZS8187:LSFF6823|OREJ9124[0]                                                                                                                                                                                                                     ; FF_X6_Y4_N2            ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|YPHP7743:\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|\NYEB4590:14:VVYU6267_1                                                                                                                                                                                                                           ; LABCELL_X23_Y9_N42     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y2_N48      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y2_N30     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X3_Y4_N12     ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                     ; MLABCELL_X3_Y2_N54     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                             ; LABCELL_X2_Y4_N9       ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N32           ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; MLABCELL_X3_Y3_N27     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y1_N57      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y1_N18      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; MLABCELL_X3_Y3_N57     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X1_Y1_N18      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~1              ; LABCELL_X2_Y3_N57      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~1      ; LABCELL_X1_Y3_N24      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y3_N6       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N35           ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y2_N8            ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y2_N36      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y2_N50           ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y3_N54      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; clk_divider_N:clk_divider_N_inst|My_DFF:dff1|Q                                                           ; 903     ;
; altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a0 ; 866     ;
+----------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|altsyncram_fn91:altsyncram5|ALTSYNCRAM                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 100          ; 1            ; 100          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 100  ; 100                         ; 1                           ; 100                         ; 1                           ; 100                 ; 1           ; 0     ; None ; M10K_X94_Y74_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|altsyncram_l6n1:FIFOram|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 23           ; 4            ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 92   ; 4                           ; 21                          ; 4                           ; 21                          ; 84                  ; 1           ; 0     ; None ; M10K_X99_Y97_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|altsyncram_t3n1:FIFOram|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 4            ; 8            ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 32   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1           ; 0     ; None ; M10K_X107_Y99_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|altsyncram_r9n1:FIFOram|ALTSYNCRAM                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 13           ; 32           ; 13           ; yes                    ; no                      ; yes                    ; yes                     ; 416  ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 1           ; 0     ; None ; M10K_X99_Y99_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:d_xIn_0_13_mem_dmem|altera_syncram_d214:auto_generated|altsyncram_efb4:altsyncram1|ALTDPRAM_INSTANCE         ; MLAB ; Simple Dual Port ; Single Clock ; 2            ; 12           ; 2            ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 24   ; 2                           ; 12                          ; 2                           ; 12                          ; 24                  ; 0           ; 1     ; None ; LAB_X100_Y99_N0  ;                      ;                 ;                 ;          ;                        ;               ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|altera_syncram:u0_m0_wo0_wi0_r0_memr0_dmem|altera_syncram_t7v3:auto_generated|altsyncram_uk94:altsyncram1|ALTDPRAM_INSTANCE ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 384  ; 32                          ; 12                          ; 32                          ; 12                          ; 384                 ; 0           ; 1     ; None ; LAB_X108_Y99_N0  ;                      ;                 ;                 ;          ;                        ;               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Two Independent 18x18         ; 1           ;
; Total number of DSP blocks    ; 1           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 1           ;
+-------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                               ; Mode                  ; Location        ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|Mult0~mac ; Two Independent 18x18 ; DSP_X102_Y99_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+-----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 2,196 / 970,664 ( < 1 % ) ;
; C12 interconnects            ; 34 / 40,404 ( < 1 % )     ;
; C2 interconnects             ; 1,116 / 398,552 ( < 1 % ) ;
; C4 interconnects             ; 581 / 184,900 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 44 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 20 ( 0 % )            ;
; DQS-36 I/O buses             ; 0 / 8 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 44 ( 0 % )            ;
; Direct links                 ; 189 / 970,664 ( < 1 % )   ;
; Global clocks                ; 0 / 16 ( 0 % )            ;
; Horizontal periphery clocks  ; 0 / 192 ( 0 % )           ;
; Local interconnects          ; 403 / 273,760 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 83 / 39,648 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 107 / 71,168 ( < 1 % )    ;
; R3 interconnects             ; 1,397 / 438,336 ( < 1 % ) ;
; R6 interconnects             ; 1,571 / 805,280 ( < 1 % ) ;
; Spine clocks                 ; 0 / 480 ( 0 % )           ;
; Vertical periphery clocks    ; 0 / 704 ( 0 % )           ;
; Wire stub REs                ; 0 / 54,264 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 7            ; 21           ; 21           ; 21           ; 21           ; 7            ; 21           ; 21           ; 21           ; 21           ; 7            ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; dout[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dout[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lf_clk_out          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_valid_led        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hsmc_rx_led         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hsmc_tx_led         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cic_input           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cic_output_present  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pdm_mic_input       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_btn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_valid_flip_btn   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; generated_lf_clk    ; generated_lf_clk     ; 788.1             ;
; altera_reserved_tck ; altera_reserved_tck  ; 75.1              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]                                            ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 3.506             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[0]                                            ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 3.484             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]                                            ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 3.406             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[3][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.941             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[2][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.930             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[1][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.828             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.807             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]                                           ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.773             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[4][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.651             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[1]                                           ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.569             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]                                           ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.557             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                         ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 2.483             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|dffe_nae                                                                   ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 1.985             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|full_dff                                              ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|empty_dff                                                                       ; 1.736             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                       ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 1.670             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_fra:rd_ptr_msb|counter_reg_bit[0]                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 1.670             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|empty_dff                                             ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 1.670             ;
; altshift_taps:reset_n_shift_rtl_0|shift_taps_7pu:auto_generated|altsyncram_fn91:altsyncram5|ram_block6a0                                                                                                                                     ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[1]                                                                 ; 1.670             ;
; in_valid                                                                                                                                                                                                                                     ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|usedw_is_0_dff                                                                  ; 1.508             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|usedw_is_1_dff                                        ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|usedw_is_0_dff                                                                  ; 1.508             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|usedw_is_0_dff                                        ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|usedw_is_0_dff                                                                  ; 1.508             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_fra:rd_ptr_msb|counter_reg_bit[1]                ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|altsyncram_t3n1:FIFOram|ram_block1a0~portb_address_reg0                         ; 1.435             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[2]                                       ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|altsyncram_t3n1:FIFOram|ram_block1a0~portb_address_reg0                         ; 1.435             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[0]                                       ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[0]                                                                 ; 1.426             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|rd_ptr_lsb                                            ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|low_addressa[0]                                                                 ; 1.426             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[1]             ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[1]                                             ; 1.201             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[0]             ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[0]                                             ; 1.195             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_sr6:usedw_counter|counter_reg_bit[2]             ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|full_dff                                                                        ; 1.185             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_sr6:usedw_counter|counter_reg_bit[1]             ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|full_dff                                                                        ; 1.185             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|cntr_sr6:usedw_counter|counter_reg_bit[0]             ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ddd1:auto_generated|a_dpfifo_ui51:dpfifo|full_dff                                                                        ; 1.185             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[3]             ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[3]                                             ; 1.184             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[4]             ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_add_0_0_o[4]                                             ; 1.177             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 1.131             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 1.126             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 1.126             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[0]                                  ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_eq                                                              ; 1.096             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[1]                                  ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_eq                                                              ; 1.090             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[2]                                  ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_eq                                                              ; 1.079             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[4]                                  ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_eq                                                              ; 1.075             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[0]                    ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[1]                                       ; 1.063             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[2]         ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                             ; 1.049             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[1]                    ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_eq                                                ; 1.049             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[0]         ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                             ; 1.026             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[0]         ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                             ; 1.022             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[2]         ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                             ; 1.022             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_i[3]                                  ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_ca0_eq                                                              ; 1.015             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|fifo_rdreq                                                                                                                               ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s[1]                                                                                                                                                      ; 1.013             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_oseq_clkproc:u0_m0_wo0_oseq_c[1]         ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                             ; 1.010             ;
; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_i[3]                    ; fir_comp_filter:fir_inst|fir_comp_filter_0002:fir_comp_filter_inst|fir_comp_filter_0002_ast:fir_comp_filter_0002_ast_inst|fir_comp_filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lutreg_q[4]                                       ; 0.997             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.992             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.980             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[15]                                                                                             ; 0.979             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][37] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.978             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.978             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.978             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.976             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][39] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.976             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.975             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][35] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.973             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.971             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[15]                                                                                             ; 0.969             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.969             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.965             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.965             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.964             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.962             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.961             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.959             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.958             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.958             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.956             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.954             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.953             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.951             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.949             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.949             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.948             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.942             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.937             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.936             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][42]                           ; 0.936             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.934             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.933             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.931             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.930             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                           ; 0.927             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.925             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.925             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_3mb1:auto_generated|a_dpfifo_ej41:dpfifo|altsyncram_l6n1:FIFOram|ram_block1a18~porta_datain_reg0 ; 0.923             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.922             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.921             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                           ; 0.921             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.921             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.920             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][37] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 0.918             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]  ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.918             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|cntr_hra:rd_ptr_msb|counter_reg_bit[3]       ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_qhd1:auto_generated|a_dpfifo_np51:dpfifo|low_addressa[4]                                                        ; 0.913             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[6].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[7].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                           ; 0.912             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][35] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 0.911             ;
; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][39] ; cic_dec_filter:cic_inst|cic_dec_filter_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][44]                           ; 0.910             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5AGXFB3H4F35C4 for design "mic_and_filters"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity YPHP7743
        Info (332166): set_disable_timing [get_cells -hierarchical VVYU6267_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_1]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_2]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_3]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_4]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_5]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_6]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BVXN3148_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'mic_and_filters.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):  500.000 generated_lf_clk
Info (176235): Finished register packing
    Extra Info (176218): Packed 43 registers into blocks of type DSP block
    Extra Info (176218): Packed 24 registers into blocks of type MLAB cell
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X97_Y99 to location X108_Y111
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 5.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file D:/Documents/shared_documents/intelFPGA/mic_full_filter/output_files/mic_and_filters.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7907 megabytes
    Info: Processing ended: Tue Jul 21 23:50:42 2020
    Info: Elapsed time: 00:01:33
    Info: Total CPU time (on all processors): 00:03:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/shared_documents/intelFPGA/mic_full_filter/output_files/mic_and_filters.fit.smsg.


