# 第三章 模块的结构、数据类型、变量和基本运算符号

## 概述
在本章中将详细的学习Verilog语法中关于模块的结构、数据类型、变量和基本运算符号等语法要素。

## 3.1 模块的结构
Verilog的基本设计单元是"模块"(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入时如何应i想输出的。

```verilog
module block(a,b,c,d)
    input a,b;
    output c,d;

    assign c = a|b;
    assign d = a&b;
endmodule
```

模块中的第二三行说明接口的信号流向，第四五行说明了模块的逻辑功能。

从这一例子可以看出，Verilog结构位于在module和endmodule声明语句之间，每个Verilog程序包括4个主要部分:端口定义、I/O说明、内部信号声明和功能定义。

### 3.1.1 模块的端口定义
模块的端口声明了模块的输入输出口。其格式如下:
`module 模块名(口1，口2，--)`
模块的端口表示的是模块的输入和输出口名，也就是说，它与别的模块联系端口的标识。

在模块备引用时，在引用的模块中，有些信号要输入到被引用的模块中，有的信号需要从被引用的模块中取出来。在引用模块时可以用两种方法连接:
> + (1)在引用时，严格按照模块定义的端口顺序来连接，不用表明原模块定义时规定的宽口名，例如:
>> + 模块名(连接端口1信号名，连接端口2信号名，--);
> + (2)在引用时，用"."符号，表明原模块是定义时规定的端口名，例如:
>> + 模块名(.端口1名(连接信号1名)，端口2名(连接信号2名)，---)；

这样表示的好处在于可以用端口名与被引用的模块的端口相对应，而不必严格按端口顺序对应，提高了程序的可读性和可以执行。

例如:
```verilog
MyDesignMK M1(.sin(Serialln), .pout(ParallelOut), --);
```

其中，.sin和.punt都是M1的端口名，而M1则是与MyDesignMK完全一样的模块。MyDesignMK已经在另一个模块中定义过，它有两个端口，即sin和pout。与sin口连接的信号为Serialln，与pout连接的信号名为ParallelOut。

### 3.1.2 模块内容
模块的内容包括I/O说明、内部信号声明和功能定义。

#### 1. I/O说明的格式
输入口:
input[信号位宽-1:0]端口名1;
input[信号位宽-1:0]端口名2;
输出口:
output[信号位宽-1:0]端口名1;
output[信号位宽-1:0]端口名2;
输入/输出口:
input[信号位宽-1:0]端口名1;
input[信号位宽-1:0]端口名2;

I/O说明也可以写在端口声明语句里。其格式如下:
module module_name(input port1, input port2, ..., output port1)；

#### 2. 内部信号说明
在模块内用到的和与端口有关的wire和reg类型变量的声明。

reg[width-1:0]R变量1, R变量2;
wire[width-1:0]W变量1，W变量2;

#### 3. 功能定义
模块中最重要的部分是逻辑功能定义部分。有3种方法可在模块种产生逻辑。

(1) 用"assign"声明语句
`assign a = b & c;`

这种方法的句法很简单，只需写一个"assign"，后面在加一个方程式即可。李忠的方程式描述了一个有两个输入的与门。

(2) 用实例元件
`and #2 ul(q, a, b);`

采用实例元件的方法像在电路图输入方式下调入库元件一样，键入元件的名字和相连的引脚即可。这表示在设计中用到一个跟与门(and)一样的名为ul的与门，其输入端为a、b，输出为q。输出延迟为2个时间单位。==要求每个实例元件的名字必须是唯一的，以避免与其他调用与门(and)的实例混淆。==

(3) 用"always"块
`always @(posedge clk or posedge clr);`

begin
    if(clr) q<= 0;
    else if (en) q<= d;
end

采用"assign"语句是描述组合逻辑最常用的方法之一。而"always"块既可用于描述组合逻辑，也可描述时序逻辑。用"always"块的例子生成了一个带有一部清除端的D触发器。"always"块可用很多种描述手段来表达逻辑，例如上例就用了if else语句来表达逻辑关系。如按一定的风格来编写"always"块，可以通过综合工具把源代码自动综合成用门级结构表示的组合或时序电路。

### 3.1.3 理解要点
如果用Verilog模块实现一定的功能，首先应该清除哪些是同时发生的，哪些是顺序发生的。

在`always`模块内,逻辑是按照指定的顺序执行的。`always`块种的语句称为顺序语句，因为它们都是顺序执行的。所以，`always`块也成为"过程块"。

请注意，两个或更多的`always`模块都是同时执行的，而模块内部的语句是顺序执行的。看一下"always"内的语句，就会明白它是如何实现功能的。if else if 必须顺序执行，否则其功能没有任何意义。

### 3.1.4 要点总结
Verilog的初学者一定要深入理解并记住:
(1)在Verilog模块中所有过程块(如:initial、always块)、连续赋值语句、实例引用语句都是并行的；
(2)它们表示的是一种通过变量名互相连接的关系;
(3)在同一模块中这三者出现的先后秩序没有关系；
(4)只有连续赋值语句assign和实例引用语句可以独立于过程块而存在于模块的功能定义部分。

以上4点和C语言有很大的不同。许多C语言类似的语句只能出现在过程块中，而不能随意出现在模块功能定义的范围内。

## 3.2 数据类型及其常量和变量
Verilog HDL中总共有19种数据类型。数据类型是用来表示数字电路硬件中的数据储存和传送元素的。在教材中先介绍4个最基本的数据类型，他们是:

reg型、wire型、integer型和parameter型。

其他类型是:

large型、medium型、scalared型、time型、small型、tri型、tril型、trior型、trireg型、vectored型、wand型和wor型。

这14种数据类型除time型外都与基本逻辑单元建库有关，与系统设计没有很大的关系。

Verilog HDL语言中也有常量和变量之分，它们分别属于以上这些类型。

### 3.2.1 常量