TimeQuest Timing Analyzer report for NanoControlador
Sun Aug 22 22:04:47 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; NanoControlador                                    ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.94 MHz ; 245.94 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.066 ; -229.432           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.981 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -107.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -3.066 ; A_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.318      ;
; -3.040 ; A_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.318      ;
; -2.985 ; B_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.237      ;
; -2.979 ; A_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.258      ; 4.232      ;
; -2.974 ; A_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.226      ;
; -2.959 ; B_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.237      ;
; -2.950 ; A_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.222      ;
; -2.918 ; A_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.213      ;
; -2.909 ; A_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.288      ; 4.192      ;
; -2.898 ; B_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.258      ; 4.151      ;
; -2.893 ; B_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.145      ;
; -2.876 ; A_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.130      ;
; -2.876 ; A_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.128      ;
; -2.869 ; B_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.141      ;
; -2.868 ; A_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.122      ;
; -2.859 ; A_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.284      ; 4.138      ;
; -2.850 ; A_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.276      ; 4.121      ;
; -2.847 ; A_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.101      ;
; -2.842 ; A_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.120      ;
; -2.837 ; B_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.132      ;
; -2.835 ; A_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.115      ;
; -2.835 ; A_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.288      ; 4.118      ;
; -2.835 ; A_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.087      ;
; -2.835 ; B_int[4]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.258      ; 4.088      ;
; -2.828 ; B_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.288      ; 4.111      ;
; -2.814 ; A_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.068      ;
; -2.810 ; A_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.090      ;
; -2.809 ; B_int[4]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.284      ; 4.088      ;
; -2.806 ; A_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.060      ;
; -2.802 ; A_int[1]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.258      ; 4.055      ;
; -2.797 ; A_int[1]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.049      ;
; -2.795 ; B_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.049      ;
; -2.795 ; B_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.047      ;
; -2.787 ; B_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.041      ;
; -2.778 ; A_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.288      ; 4.061      ;
; -2.778 ; B_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.284      ; 4.057      ;
; -2.773 ; A_int[1]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.045      ;
; -2.771 ; A_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.277      ; 4.043      ;
; -2.771 ; A_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.288      ; 4.054      ;
; -2.770 ; A_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.050      ;
; -2.769 ; B_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.276      ; 4.040      ;
; -2.766 ; B_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.020      ;
; -2.763 ; A_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.043      ;
; -2.763 ; A_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.017      ;
; -2.763 ; A_int[1]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.015      ;
; -2.761 ; B_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.039      ;
; -2.759 ; A_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.259      ; 4.013      ;
; -2.754 ; B_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.034      ;
; -2.754 ; B_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.288      ; 4.037      ;
; -2.754 ; B_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.006      ;
; -2.751 ; A_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.003      ;
; -2.741 ; A_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.260      ; 3.996      ;
; -2.741 ; A_int[1]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.036      ;
; -2.737 ; A_int[1]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.015      ;
; -2.733 ; B_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.987      ;
; -2.729 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.009      ;
; -2.729 ; B_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.009      ;
; -2.725 ; B_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.979      ;
; -2.703 ; A_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.960      ;
; -2.699 ; A_int[1]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.953      ;
; -2.699 ; A_int[1]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.951      ;
; -2.698 ; B_int[6]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.258      ; 3.951      ;
; -2.697 ; B_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.980      ;
; -2.690 ; B_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.277      ; 3.962      ;
; -2.690 ; B_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.973      ;
; -2.689 ; B_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.285      ; 3.969      ;
; -2.682 ; A_int[1]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.284      ; 3.961      ;
; -2.682 ; B_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.285      ; 3.962      ;
; -2.678 ; B_int[4]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.289      ; 3.962      ;
; -2.678 ; B_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.932      ;
; -2.676 ; A_int[0]  ; ram~43  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.959      ;
; -2.673 ; A_int[1]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.276      ; 3.944      ;
; -2.672 ; B_int[6]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.284      ; 3.951      ;
; -2.665 ; A_int[1]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.283      ; 3.943      ;
; -2.662 ; A_int[0]  ; ram~99  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.945      ;
; -2.662 ; B_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.916      ;
; -2.660 ; B_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.260      ; 3.915      ;
; -2.656 ; A_int[0]  ; ram~22  ; clk          ; clk         ; 1.000        ; 0.283      ; 3.934      ;
; -2.652 ; A_int[0]  ; ram~38  ; clk          ; clk         ; 1.000        ; 0.258      ; 3.905      ;
; -2.650 ; B_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.902      ;
; -2.642 ; A_int[0]  ; ram~70  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.898      ;
; -2.637 ; B_int[4]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.260      ; 3.892      ;
; -2.633 ; A_int[0]  ; ram~19  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.885      ;
; -2.631 ; A_int[0]  ; ram~97  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.914      ;
; -2.630 ; A_int[0]  ; ram~16  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.882      ;
; -2.629 ; A_int[1]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.259      ; 3.883      ;
; -2.628 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.285      ; 3.908      ;
; -2.627 ; A_int[0]  ; ram~18  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.879      ;
; -2.627 ; A_int[0]  ; ram~37  ; clk          ; clk         ; 1.000        ; 0.258      ; 3.880      ;
; -2.627 ; B_int[3]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.879      ;
; -2.624 ; A_int[0]  ; ram~30  ; clk          ; clk         ; 1.000        ; 0.284      ; 3.903      ;
; -2.622 ; B_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.879      ;
; -2.620 ; A_int[0]  ; ram~58  ; clk          ; clk         ; 1.000        ; 0.285      ; 3.900      ;
; -2.614 ; A_int[0]  ; ram~80  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.871      ;
; -2.612 ; A_int[0]  ; ram~23  ; clk          ; clk         ; 1.000        ; 0.283      ; 3.890      ;
; -2.606 ; A_int[0]  ; ram~81  ; clk          ; clk         ; 1.000        ; 0.277      ; 3.878      ;
; -2.606 ; A_int[1]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.288      ; 3.889      ;
; -2.605 ; A_int[0]  ; ram~59  ; clk          ; clk         ; 1.000        ; 0.285      ; 3.885      ;
; -2.605 ; A_int[0]  ; ram~54  ; clk          ; clk         ; 1.000        ; 0.288      ; 3.888      ;
; -2.605 ; B_int[2]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.257      ; 3.857      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.981 ; A_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.560      ;
; 1.023 ; A_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.246      ;
; 1.044 ; A_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 1.622      ;
; 1.083 ; B_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 1.661      ;
; 1.089 ; A_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.311      ;
; 1.128 ; B_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.350      ;
; 1.178 ; B_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.757      ;
; 1.209 ; A_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.768      ;
; 1.222 ; B_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.445      ;
; 1.255 ; A_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.431      ; 1.843      ;
; 1.268 ; B_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.847      ;
; 1.304 ; B_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.863      ;
; 1.312 ; A_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.891      ;
; 1.321 ; A_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.404      ; 1.882      ;
; 1.330 ; A_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.421      ; 1.908      ;
; 1.373 ; A_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.595      ;
; 1.387 ; A_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.974      ;
; 1.393 ; B_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.977      ;
; 1.413 ; B_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.000      ;
; 1.426 ; B_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.013      ;
; 1.427 ; B_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.649      ;
; 1.437 ; A_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.021      ;
; 1.441 ; B_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.029      ;
; 1.457 ; A_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.044      ;
; 1.467 ; B_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.056      ;
; 1.483 ; B_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.043      ;
; 1.500 ; A_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.422      ; 2.079      ;
; 1.507 ; B_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.404      ; 2.068      ;
; 1.509 ; B_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.087      ;
; 1.511 ; A_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.099      ;
; 1.511 ; A_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.100      ;
; 1.521 ; B_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.428      ; 2.106      ;
; 1.527 ; A_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.087      ;
; 1.534 ; B_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.096      ;
; 1.536 ; A_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.114      ;
; 1.549 ; A_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.138      ;
; 1.552 ; A_int[7]  ; ram~44  ; clk          ; clk         ; 0.000        ; 0.434      ; 2.143      ;
; 1.555 ; B_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.777      ;
; 1.564 ; A_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.124      ;
; 1.565 ; A_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.428      ; 2.150      ;
; 1.570 ; B_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.157      ;
; 1.577 ; A_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.799      ;
; 1.578 ; A_int[7]  ; ram~76  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.138      ;
; 1.578 ; A_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.140      ;
; 1.579 ; A_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.163      ;
; 1.581 ; A_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.803      ;
; 1.585 ; A_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.163      ;
; 1.586 ; B_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.144      ;
; 1.588 ; B_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.177      ;
; 1.594 ; A_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.181      ;
; 1.601 ; A_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.433      ; 2.191      ;
; 1.603 ; B_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.163      ;
; 1.611 ; A_int[7]  ; ram~100 ; clk          ; clk         ; 0.000        ; 0.433      ; 2.201      ;
; 1.611 ; B_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.189      ;
; 1.618 ; B_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.202      ;
; 1.619 ; B_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.422      ; 2.198      ;
; 1.624 ; B_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.202      ;
; 1.629 ; B_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.850      ;
; 1.630 ; A_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.188      ;
; 1.631 ; A_int[2]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.209      ;
; 1.632 ; B_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.210      ;
; 1.634 ; A_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.221      ;
; 1.635 ; A_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.213      ;
; 1.637 ; A_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.221      ;
; 1.638 ; B_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.227      ;
; 1.640 ; B_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.433      ; 2.230      ;
; 1.641 ; B_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.201      ;
; 1.643 ; A_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.422      ; 2.222      ;
; 1.644 ; A_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.400      ; 2.201      ;
; 1.649 ; B_int[1]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.227      ;
; 1.653 ; A_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.874      ;
; 1.655 ; B_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.428      ; 2.240      ;
; 1.662 ; A_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.251      ;
; 1.665 ; A_int[5]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.243      ;
; 1.665 ; A_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.403      ; 2.225      ;
; 1.670 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.257      ;
; 1.673 ; B_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.260      ;
; 1.675 ; B_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.897      ;
; 1.676 ; A_int[2]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.898      ;
; 1.679 ; A_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.428      ; 2.264      ;
; 1.681 ; A_int[4]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.259      ;
; 1.683 ; B_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.400      ; 2.240      ;
; 1.693 ; B_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.422      ; 2.272      ;
; 1.693 ; A_int[3]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.271      ;
; 1.694 ; A_int[2]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.916      ;
; 1.694 ; B_int[1]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.916      ;
; 1.697 ; B_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.431      ; 2.285      ;
; 1.707 ; B_int[1]  ; ram~70  ; clk          ; clk         ; 0.000        ; 0.404      ; 2.268      ;
; 1.711 ; A_int[5]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.933      ;
; 1.712 ; B_int[1]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.934      ;
; 1.714 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.430      ; 2.301      ;
; 1.716 ; B_int[1]  ; ram~38  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.274      ;
; 1.719 ; B_int[1]  ; ram~22  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.303      ;
; 1.726 ; A_int[4]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.948      ;
; 1.728 ; A_int[2]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.306      ;
; 1.729 ; A_int[2]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.421      ; 2.307      ;
; 1.730 ; B_int[0]  ; ram~13  ; clk          ; clk         ; 0.000        ; 0.400      ; 2.287      ;
; 1.731 ; A_int[1]  ; ram~70  ; clk          ; clk         ; 0.000        ; 0.404      ; 2.292      ;
; 1.732 ; B_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.427      ; 2.316      ;
; 1.738 ; B_int[0]  ; ram~69  ; clk          ; clk         ; 0.000        ; 0.402      ; 2.297      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                    ;
+--------+--------------+----------------+------------+-------+------------+----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target   ;
+--------+--------------+----------------+------------+-------+------------+----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~13   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~14   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~15   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~16   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~17   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~18   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~19   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~20   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~21   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~22   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~23   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~24   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~25   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~26   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~27   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~28   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~29   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~30   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~31   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~32   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~33   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~34   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~35   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~36   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~37   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~38   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~39   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~40   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~41   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~42   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~43   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~44   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~45   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~46   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~47   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~48   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~49   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~50   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~51   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~52   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~53   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~54   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~55   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~56   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~57   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~58   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~59   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~60   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~61   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~62   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~63   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~64   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~65   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~66   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~67   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~68   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~69   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~70   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~71   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~72   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~73   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~74   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~75   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~76   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~77   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~78   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~79   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~80   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~81   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~82   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~83   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~84   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~85   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~86   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~87   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~88   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~89   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~90   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~91   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~92   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~93   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~94   ;
+--------+--------------+----------------+------------+-------+------------+----------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; clk        ; 2.278 ; 2.728 ; Rise       ; clk             ;
;  A[0]       ; clk        ; 2.103 ; 2.569 ; Rise       ; clk             ;
;  A[1]       ; clk        ; 1.982 ; 2.410 ; Rise       ; clk             ;
;  A[2]       ; clk        ; 2.152 ; 2.605 ; Rise       ; clk             ;
;  A[3]       ; clk        ; 2.122 ; 2.561 ; Rise       ; clk             ;
;  A[4]       ; clk        ; 0.364 ; 0.490 ; Rise       ; clk             ;
;  A[5]       ; clk        ; 2.057 ; 2.515 ; Rise       ; clk             ;
;  A[6]       ; clk        ; 1.878 ; 2.315 ; Rise       ; clk             ;
;  A[7]       ; clk        ; 2.278 ; 2.728 ; Rise       ; clk             ;
; B[*]        ; clk        ; 2.374 ; 2.812 ; Rise       ; clk             ;
;  B[0]       ; clk        ; 2.234 ; 2.738 ; Rise       ; clk             ;
;  B[1]       ; clk        ; 1.819 ; 2.249 ; Rise       ; clk             ;
;  B[2]       ; clk        ; 2.192 ; 2.595 ; Rise       ; clk             ;
;  B[3]       ; clk        ; 2.245 ; 2.709 ; Rise       ; clk             ;
;  B[4]       ; clk        ; 1.926 ; 2.390 ; Rise       ; clk             ;
;  B[5]       ; clk        ; 0.448 ; 0.594 ; Rise       ; clk             ;
;  B[6]       ; clk        ; 2.374 ; 2.812 ; Rise       ; clk             ;
;  B[7]       ; clk        ; 1.950 ; 2.379 ; Rise       ; clk             ;
; address[*]  ; clk        ; 4.056 ; 4.580 ; Rise       ; clk             ;
;  address[0] ; clk        ; 4.056 ; 4.580 ; Rise       ; clk             ;
;  address[1] ; clk        ; 2.226 ; 2.333 ; Rise       ; clk             ;
;  address[2] ; clk        ; 2.444 ; 2.503 ; Rise       ; clk             ;
;  address[3] ; clk        ; 3.913 ; 4.336 ; Rise       ; clk             ;
; enable      ; clk        ; 3.650 ; 4.100 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; 5.366 ; 5.779 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; 3.978 ; 4.040 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; 4.285 ; 4.372 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; 5.366 ; 5.779 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; 3.685 ; 4.053 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; clk        ; -0.047 ; -0.175 ; Rise       ; clk             ;
;  A[0]       ; clk        ; -1.712 ; -2.164 ; Rise       ; clk             ;
;  A[1]       ; clk        ; -1.595 ; -2.011 ; Rise       ; clk             ;
;  A[2]       ; clk        ; -1.754 ; -2.196 ; Rise       ; clk             ;
;  A[3]       ; clk        ; -1.728 ; -2.156 ; Rise       ; clk             ;
;  A[4]       ; clk        ; -0.047 ; -0.175 ; Rise       ; clk             ;
;  A[5]       ; clk        ; -1.668 ; -2.112 ; Rise       ; clk             ;
;  A[6]       ; clk        ; -1.494 ; -1.919 ; Rise       ; clk             ;
;  A[7]       ; clk        ; -1.881 ; -2.316 ; Rise       ; clk             ;
; B[*]        ; clk        ; -0.127 ; -0.274 ; Rise       ; clk             ;
;  B[0]       ; clk        ; -1.833 ; -2.324 ; Rise       ; clk             ;
;  B[1]       ; clk        ; -1.435 ; -1.855 ; Rise       ; clk             ;
;  B[2]       ; clk        ; -1.794 ; -2.188 ; Rise       ; clk             ;
;  B[3]       ; clk        ; -1.844 ; -2.297 ; Rise       ; clk             ;
;  B[4]       ; clk        ; -1.539 ; -1.991 ; Rise       ; clk             ;
;  B[5]       ; clk        ; -0.127 ; -0.274 ; Rise       ; clk             ;
;  B[6]       ; clk        ; -1.968 ; -2.395 ; Rise       ; clk             ;
;  B[7]       ; clk        ; -1.565 ; -1.981 ; Rise       ; clk             ;
; address[*]  ; clk        ; -0.889 ; -1.027 ; Rise       ; clk             ;
;  address[0] ; clk        ; -2.645 ; -3.066 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.889 ; -1.027 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.138 ; -1.238 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.353 ; -2.805 ; Rise       ; clk             ;
; enable      ; clk        ; -1.861 ; -2.271 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; -0.521 ; -0.609 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; -0.521 ; -0.609 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; -0.583 ; -0.664 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; -1.426 ; -1.852 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; -1.350 ; -1.785 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C[*]      ; clk        ; 10.083 ; 10.090 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 9.854  ; 9.888  ; Rise       ; clk             ;
;  C[1]     ; clk        ; 9.440  ; 9.417  ; Rise       ; clk             ;
;  C[2]     ; clk        ; 10.049 ; 10.052 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 9.099  ; 9.087  ; Rise       ; clk             ;
;  C[4]     ; clk        ; 9.234  ; 9.249  ; Rise       ; clk             ;
;  C[5]     ; clk        ; 10.083 ; 10.090 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 9.033  ; 8.938  ; Rise       ; clk             ;
;  C[7]     ; clk        ; 9.289  ; 9.306  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 6.512 ; 6.460 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 7.964 ; 7.986 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 7.422 ; 7.383 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 8.047 ; 8.036 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 7.219 ; 7.157 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 7.275 ; 7.219 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 7.561 ; 7.502 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 6.512 ; 6.460 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 7.281 ; 7.220 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; C[0]        ; 10.637 ; 10.671 ; 11.135 ; 11.126 ;
; address[0] ; C[1]        ; 10.213 ; 10.190 ; 10.726 ; 10.645 ;
; address[0] ; C[2]        ; 10.792 ; 10.795 ; 11.291 ; 11.294 ;
; address[0] ; C[3]        ; 9.847  ; 9.835  ; 10.346 ; 10.334 ;
; address[0] ; C[4]        ; 9.990  ; 9.956  ; 10.490 ; 10.456 ;
; address[0] ; C[5]        ; 10.513 ; 10.500 ; 10.993 ; 10.971 ;
; address[0] ; C[6]        ; 9.818  ; 9.723  ; 10.289 ; 10.203 ;
; address[0] ; C[7]        ; 10.071 ; 10.088 ; 10.559 ; 10.501 ;
; address[1] ; C[0]        ; 8.782  ; 8.790  ; 8.904  ; 8.903  ;
; address[1] ; C[1]        ; 8.383  ; 8.319  ; 8.505  ; 8.432  ;
; address[1] ; C[2]        ; 8.709  ; 8.753  ; 8.843  ; 8.878  ;
; address[1] ; C[3]        ; 7.791  ; 7.726  ; 7.903  ; 7.839  ;
; address[1] ; C[4]        ; 7.871  ; 7.837  ; 7.968  ; 7.941  ;
; address[1] ; C[5]        ; 9.175  ; 9.176  ; 9.306  ; 9.313  ;
; address[1] ; C[6]        ; 7.939  ; 7.852  ; 8.059  ; 7.973  ;
; address[1] ; C[7]        ; 8.210  ; 8.212  ; 8.331  ; 8.324  ;
; address[2] ; C[0]        ; 7.286  ; 7.284  ; 7.394  ; 7.383  ;
; address[2] ; C[1]        ; 6.500  ; 6.436  ; 6.609  ; 6.536  ;
; address[2] ; C[2]        ; 7.554  ; 7.550  ; 7.651  ; 7.678  ;
; address[2] ; C[3]        ; 6.324  ; 6.309  ; 6.452  ; 6.336  ;
; address[2] ; C[4]        ; 6.392  ; 6.322  ; 6.509  ; 6.430  ;
; address[2] ; C[5]        ; 6.721  ; 6.648  ; 6.804  ; 6.759  ;
; address[2] ; C[6]        ; 6.331  ; 6.219  ; 6.378  ; 6.316  ;
; address[2] ; C[7]        ; 6.434  ; 6.361  ; 6.516  ; 6.471  ;
; address[3] ; C[0]        ; 8.737  ; 9.339  ; 9.785  ; 9.137  ;
; address[3] ; C[1]        ; 7.840  ; 8.492  ; 9.000  ; 8.195  ;
; address[3] ; C[2]        ; 8.752  ; 9.044  ; 9.510  ; 9.139  ;
; address[3] ; C[3]        ; 7.285  ; 7.788  ; 8.311  ; 7.626  ;
; address[3] ; C[4]        ; 7.502  ; 7.990  ; 8.501  ; 7.853  ;
; address[3] ; C[5]        ; 8.185  ; 8.161  ; 8.707  ; 8.509  ;
; address[3] ; C[6]        ; 7.274  ; 8.193  ; 8.705  ; 7.615  ;
; address[3] ; C[7]        ; 7.536  ; 7.871  ; 8.418  ; 7.873  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 8.447 ; 9.182 ; 9.643 ; 8.856 ;
; address[0] ; C[1]        ; 8.006 ; 8.402 ; 8.886 ; 8.352 ;
; address[0] ; C[2]        ; 8.740 ; 9.164 ; 9.635 ; 9.081 ;
; address[0] ; C[3]        ; 7.531 ; 7.933 ; 8.452 ; 7.881 ;
; address[0] ; C[4]        ; 7.978 ; 8.187 ; 8.704 ; 8.305 ;
; address[0] ; C[5]        ; 7.531 ; 8.326 ; 8.865 ; 7.821 ;
; address[0] ; C[6]        ; 7.392 ; 7.596 ; 8.079 ; 7.712 ;
; address[0] ; C[7]        ; 7.667 ; 8.253 ; 8.789 ; 7.985 ;
; address[1] ; C[0]        ; 7.382 ; 6.745 ; 6.880 ; 7.499 ;
; address[1] ; C[1]        ; 6.664 ; 6.058 ; 6.235 ; 6.716 ;
; address[1] ; C[2]        ; 7.300 ; 7.188 ; 7.373 ; 7.433 ;
; address[1] ; C[3]        ; 6.201 ; 5.635 ; 5.852 ; 6.250 ;
; address[1] ; C[4]        ; 6.817 ; 6.542 ; 6.784 ; 6.841 ;
; address[1] ; C[5]        ; 6.645 ; 5.983 ; 6.204 ; 6.661 ;
; address[1] ; C[6]        ; 6.206 ; 5.662 ; 5.866 ; 6.232 ;
; address[1] ; C[7]        ; 6.418 ; 5.960 ; 6.189 ; 6.465 ;
; address[2] ; C[0]        ; 6.989 ; 6.464 ; 6.624 ; 7.061 ;
; address[2] ; C[1]        ; 6.294 ; 6.044 ; 6.229 ; 6.333 ;
; address[2] ; C[2]        ; 7.274 ; 6.496 ; 6.665 ; 7.375 ;
; address[2] ; C[3]        ; 6.064 ; 5.450 ; 5.638 ; 6.066 ;
; address[2] ; C[4]        ; 6.122 ; 5.530 ; 5.766 ; 6.141 ;
; address[2] ; C[5]        ; 6.504 ; 5.987 ; 6.194 ; 6.546 ;
; address[2] ; C[6]        ; 6.132 ; 5.458 ; 5.661 ; 6.122 ;
; address[2] ; C[7]        ; 6.234 ; 5.706 ; 5.915 ; 6.274 ;
; address[3] ; C[0]        ; 8.439 ; 8.856 ; 9.322 ; 8.824 ;
; address[3] ; C[1]        ; 7.578 ; 8.128 ; 8.627 ; 7.920 ;
; address[3] ; C[2]        ; 8.480 ; 8.674 ; 9.152 ; 8.856 ;
; address[3] ; C[3]        ; 7.047 ; 7.448 ; 7.972 ; 7.373 ;
; address[3] ; C[4]        ; 7.246 ; 7.626 ; 8.145 ; 7.584 ;
; address[3] ; C[5]        ; 7.908 ; 7.880 ; 8.412 ; 8.219 ;
; address[3] ; C[6]        ; 7.036 ; 7.849 ; 8.359 ; 7.364 ;
; address[3] ; C[7]        ; 7.291 ; 7.606 ; 8.139 ; 7.612 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 276.63 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.615 ; -195.143          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.863 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -107.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.615 ; A_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.846      ;
; -2.590 ; A_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.846      ;
; -2.555 ; A_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.786      ;
; -2.550 ; A_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.781      ;
; -2.544 ; A_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.252      ; 3.791      ;
; -2.543 ; B_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.774      ;
; -2.518 ; B_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.774      ;
; -2.496 ; A_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.275      ; 3.766      ;
; -2.485 ; A_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.265      ; 3.745      ;
; -2.452 ; A_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.684      ;
; -2.452 ; B_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.683      ;
; -2.449 ; A_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.680      ;
; -2.446 ; A_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.677      ;
; -2.445 ; A_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.701      ;
; -2.445 ; B_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.676      ;
; -2.443 ; A_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.675      ;
; -2.436 ; A_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.254      ; 3.685      ;
; -2.436 ; B_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.252      ; 3.683      ;
; -2.427 ; A_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.659      ;
; -2.424 ; A_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.656      ;
; -2.416 ; B_int[4]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.647      ;
; -2.414 ; A_int[1]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.645      ;
; -2.413 ; B_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.265      ; 3.673      ;
; -2.409 ; A_int[1]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.640      ;
; -2.403 ; A_int[1]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.252      ; 3.650      ;
; -2.402 ; A_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.662      ;
; -2.397 ; A_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.653      ;
; -2.391 ; A_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.648      ;
; -2.391 ; B_int[4]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.647      ;
; -2.388 ; B_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.275      ; 3.658      ;
; -2.381 ; A_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.613      ;
; -2.380 ; A_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.637      ;
; -2.379 ; A_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.611      ;
; -2.377 ; A_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.637      ;
; -2.377 ; B_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.608      ;
; -2.371 ; A_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.603      ;
; -2.371 ; B_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.603      ;
; -2.369 ; A_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.600      ;
; -2.363 ; A_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.623      ;
; -2.357 ; A_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.256      ; 3.608      ;
; -2.355 ; A_int[1]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.275      ; 3.625      ;
; -2.355 ; B_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.587      ;
; -2.354 ; B_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.586      ;
; -2.354 ; B_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.585      ;
; -2.352 ; B_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.584      ;
; -2.351 ; A_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.238      ; 3.584      ;
; -2.346 ; A_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.603      ;
; -2.344 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.601      ;
; -2.337 ; B_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.593      ;
; -2.333 ; A_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.240      ; 3.568      ;
; -2.332 ; A_int[1]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.563      ;
; -2.330 ; B_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.590      ;
; -2.329 ; A_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.586      ;
; -2.328 ; B_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.254      ; 3.577      ;
; -2.319 ; B_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.576      ;
; -2.317 ; B_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.573      ;
; -2.311 ; A_int[1]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.543      ;
; -2.308 ; B_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.565      ;
; -2.307 ; A_int[0]  ; ram~43  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.567      ;
; -2.306 ; A_int[1]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.562      ;
; -2.305 ; A_int[1]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.536      ;
; -2.305 ; B_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.565      ;
; -2.304 ; A_int[1]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.560      ;
; -2.299 ; B_int[6]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.530      ;
; -2.296 ; B_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.528      ;
; -2.295 ; A_int[1]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.254      ; 3.544      ;
; -2.292 ; A_int[0]  ; ram~22  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.548      ;
; -2.286 ; B_int[4]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.265      ; 3.546      ;
; -2.285 ; B_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.256      ; 3.536      ;
; -2.281 ; A_int[0]  ; ram~99  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.541      ;
; -2.274 ; B_int[6]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.530      ;
; -2.270 ; A_int[0]  ; ram~38  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.501      ;
; -2.265 ; B_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.497      ;
; -2.263 ; B_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.495      ;
; -2.262 ; A_int[0]  ; ram~70  ; clk          ; clk         ; 1.000        ; 0.239      ; 3.496      ;
; -2.261 ; B_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.521      ;
; -2.257 ; B_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.514      ;
; -2.256 ; A_int[0]  ; ram~37  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.487      ;
; -2.256 ; A_int[1]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.512      ;
; -2.256 ; B_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.513      ;
; -2.253 ; B_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.484      ;
; -2.247 ; A_int[0]  ; ram~58  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.504      ;
; -2.243 ; B_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.238      ; 3.476      ;
; -2.242 ; A_int[0]  ; ram~59  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.499      ;
; -2.238 ; A_int[0]  ; ram~19  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.469      ;
; -2.238 ; A_int[1]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.470      ;
; -2.235 ; A_int[0]  ; ram~18  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.466      ;
; -2.235 ; A_int[0]  ; ram~97  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.495      ;
; -2.230 ; A_int[1]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.462      ;
; -2.229 ; B_int[3]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.460      ;
; -2.228 ; B_int[4]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.460      ;
; -2.228 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.262      ; 3.485      ;
; -2.227 ; A_int[0]  ; ram~30  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.483      ;
; -2.225 ; B_int[4]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.237      ; 3.457      ;
; -2.225 ; B_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.240      ; 3.460      ;
; -2.223 ; A_int[0]  ; ram~16  ; clk          ; clk         ; 1.000        ; 0.236      ; 3.454      ;
; -2.222 ; A_int[1]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.265      ; 3.482      ;
; -2.221 ; A_int[0]  ; ram~29  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.477      ;
; -2.220 ; B_int[0]  ; ram~22  ; clk          ; clk         ; 1.000        ; 0.261      ; 3.476      ;
; -2.215 ; A_int[0]  ; ram~80  ; clk          ; clk         ; 1.000        ; 0.239      ; 3.449      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                  ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.863 ; A_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.392      ;
; 0.910 ; A_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.112      ;
; 0.929 ; A_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.457      ;
; 0.968 ; B_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.496      ;
; 0.977 ; A_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.178      ;
; 1.016 ; B_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.217      ;
; 1.065 ; B_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.594      ;
; 1.084 ; A_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.363      ; 1.591      ;
; 1.112 ; B_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.314      ;
; 1.124 ; A_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.660      ;
; 1.157 ; B_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.685      ;
; 1.169 ; B_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.363      ; 1.676      ;
; 1.176 ; A_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.704      ;
; 1.180 ; A_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.365      ; 1.689      ;
; 1.186 ; A_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.714      ;
; 1.224 ; A_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.425      ;
; 1.237 ; A_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.772      ;
; 1.271 ; B_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.804      ;
; 1.276 ; B_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.811      ;
; 1.296 ; A_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.829      ;
; 1.298 ; B_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.499      ;
; 1.299 ; B_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.834      ;
; 1.326 ; B_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.862      ;
; 1.328 ; A_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.863      ;
; 1.330 ; A_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.859      ;
; 1.346 ; B_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.882      ;
; 1.362 ; A_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.897      ;
; 1.363 ; B_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.891      ;
; 1.365 ; B_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.873      ;
; 1.382 ; B_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.365      ; 1.891      ;
; 1.386 ; A_int[7]  ; ram~44  ; clk          ; clk         ; 0.000        ; 0.394      ; 1.924      ;
; 1.388 ; A_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.924      ;
; 1.388 ; A_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.896      ;
; 1.393 ; B_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.926      ;
; 1.395 ; A_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.923      ;
; 1.401 ; A_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.937      ;
; 1.408 ; B_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.366      ; 1.918      ;
; 1.410 ; A_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.938      ;
; 1.411 ; B_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.612      ;
; 1.412 ; A_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.920      ;
; 1.417 ; A_int[7]  ; ram~76  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.925      ;
; 1.427 ; A_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.628      ;
; 1.428 ; A_int[7]  ; ram~100 ; clk          ; clk         ; 0.000        ; 0.393      ; 1.965      ;
; 1.435 ; A_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.968      ;
; 1.437 ; B_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.972      ;
; 1.439 ; A_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.972      ;
; 1.440 ; B_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.976      ;
; 1.443 ; A_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.644      ;
; 1.444 ; A_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.366      ; 1.954      ;
; 1.449 ; B_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.977      ;
; 1.451 ; B_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.364      ; 1.959      ;
; 1.453 ; B_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.362      ; 1.959      ;
; 1.456 ; A_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.993      ;
; 1.456 ; B_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.984      ;
; 1.457 ; A_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.390      ; 1.991      ;
; 1.461 ; A_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.389      ; 1.994      ;
; 1.462 ; A_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.997      ;
; 1.464 ; B_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.992      ;
; 1.467 ; A_int[2]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.995      ;
; 1.478 ; B_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.011      ;
; 1.480 ; B_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.008      ;
; 1.481 ; B_int[1]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.009      ;
; 1.484 ; B_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.684      ;
; 1.489 ; A_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.017      ;
; 1.491 ; A_int[5]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.019      ;
; 1.493 ; A_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.362      ; 1.999      ;
; 1.495 ; A_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.362      ; 2.001      ;
; 1.495 ; B_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.393      ; 2.032      ;
; 1.496 ; B_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.030      ;
; 1.498 ; B_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.364      ; 2.006      ;
; 1.503 ; B_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.392      ; 2.039      ;
; 1.504 ; B_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.705      ;
; 1.505 ; A_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.033      ;
; 1.509 ; A_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.709      ;
; 1.515 ; A_int[2]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.716      ;
; 1.517 ; B_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.050      ;
; 1.523 ; A_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.364      ; 2.031      ;
; 1.525 ; A_int[4]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.053      ;
; 1.528 ; A_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.392      ; 2.064      ;
; 1.529 ; B_int[1]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.730      ;
; 1.531 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.065      ;
; 1.532 ; B_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.385      ; 2.061      ;
; 1.534 ; B_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.362      ; 2.040      ;
; 1.535 ; A_int[3]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.063      ;
; 1.539 ; A_int[5]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.740      ;
; 1.542 ; A_int[2]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.743      ;
; 1.542 ; A_int[2]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.070      ;
; 1.542 ; A_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.075      ;
; 1.546 ; B_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.079      ;
; 1.554 ; A_int[2]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.082      ;
; 1.556 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.090      ;
; 1.556 ; B_int[1]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.757      ;
; 1.560 ; A_int[7]  ; ram~28  ; clk          ; clk         ; 0.000        ; 0.390      ; 2.094      ;
; 1.560 ; B_int[1]  ; ram~22  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.093      ;
; 1.562 ; B_int[1]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.090      ;
; 1.563 ; B_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.391      ; 2.098      ;
; 1.566 ; B_int[1]  ; ram~70  ; clk          ; clk         ; 0.000        ; 0.366      ; 2.076      ;
; 1.573 ; A_int[4]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.774      ;
; 1.574 ; B_int[1]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.384      ; 2.102      ;
; 1.575 ; B_int[1]  ; ram~38  ; clk          ; clk         ; 0.000        ; 0.362      ; 2.081      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                     ;
+--------+--------------+----------------+------------+-------+------------+----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target   ;
+--------+--------------+----------------+------------+-------+------------+----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~13   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~14   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~15   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~16   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~17   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~18   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~19   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~20   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~21   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~22   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~23   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~24   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~25   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~26   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~27   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~28   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~29   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~30   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~31   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~32   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~33   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~34   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~35   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~36   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~37   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~38   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~39   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~40   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~41   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~42   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~43   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~44   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~45   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~46   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~47   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~48   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~49   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~50   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~51   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~52   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~53   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~54   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~55   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~56   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~57   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~58   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~59   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~60   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~61   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~62   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~63   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~64   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~65   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~66   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~67   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~68   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~69   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~70   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~71   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~72   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~73   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~74   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~75   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~76   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~77   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~78   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~79   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~80   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~81   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~82   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~83   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~84   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~85   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~86   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~87   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~88   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~89   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~90   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~91   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~92   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~93   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~94   ;
+--------+--------------+----------------+------------+-------+------------+----------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; clk        ; 1.973 ; 2.323 ; Rise       ; clk             ;
;  A[0]       ; clk        ; 1.813 ; 2.187 ; Rise       ; clk             ;
;  A[1]       ; clk        ; 1.698 ; 2.041 ; Rise       ; clk             ;
;  A[2]       ; clk        ; 1.849 ; 2.212 ; Rise       ; clk             ;
;  A[3]       ; clk        ; 1.831 ; 2.177 ; Rise       ; clk             ;
;  A[4]       ; clk        ; 0.339 ; 0.489 ; Rise       ; clk             ;
;  A[5]       ; clk        ; 1.768 ; 2.134 ; Rise       ; clk             ;
;  A[6]       ; clk        ; 1.603 ; 1.954 ; Rise       ; clk             ;
;  A[7]       ; clk        ; 1.973 ; 2.323 ; Rise       ; clk             ;
; B[*]        ; clk        ; 2.062 ; 2.396 ; Rise       ; clk             ;
;  B[0]       ; clk        ; 1.931 ; 2.334 ; Rise       ; clk             ;
;  B[1]       ; clk        ; 1.543 ; 1.894 ; Rise       ; clk             ;
;  B[2]       ; clk        ; 1.883 ; 2.207 ; Rise       ; clk             ;
;  B[3]       ; clk        ; 1.941 ; 2.311 ; Rise       ; clk             ;
;  B[4]       ; clk        ; 1.652 ; 2.020 ; Rise       ; clk             ;
;  B[5]       ; clk        ; 0.410 ; 0.594 ; Rise       ; clk             ;
;  B[6]       ; clk        ; 2.062 ; 2.396 ; Rise       ; clk             ;
;  B[7]       ; clk        ; 1.670 ; 2.011 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.575 ; 3.960 ; Rise       ; clk             ;
;  address[0] ; clk        ; 3.575 ; 3.960 ; Rise       ; clk             ;
;  address[1] ; clk        ; 2.058 ; 2.153 ; Rise       ; clk             ;
;  address[2] ; clk        ; 2.254 ; 2.288 ; Rise       ; clk             ;
;  address[3] ; clk        ; 3.414 ; 3.797 ; Rise       ; clk             ;
; enable      ; clk        ; 3.229 ; 3.549 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; 4.739 ; 5.090 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; 3.546 ; 3.683 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; 3.823 ; 3.951 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; 4.739 ; 5.090 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; 3.223 ; 3.533 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; clk        ; -0.053 ; -0.204 ; Rise       ; clk             ;
;  A[0]       ; clk        ; -1.464 ; -1.829 ; Rise       ; clk             ;
;  A[1]       ; clk        ; -1.353 ; -1.687 ; Rise       ; clk             ;
;  A[2]       ; clk        ; -1.497 ; -1.851 ; Rise       ; clk             ;
;  A[3]       ; clk        ; -1.481 ; -1.818 ; Rise       ; clk             ;
;  A[4]       ; clk        ; -0.053 ; -0.204 ; Rise       ; clk             ;
;  A[5]       ; clk        ; -1.420 ; -1.777 ; Rise       ; clk             ;
;  A[6]       ; clk        ; -1.262 ; -1.604 ; Rise       ; clk             ;
;  A[7]       ; clk        ; -1.618 ; -1.959 ; Rise       ; clk             ;
; B[*]        ; clk        ; -0.121 ; -0.304 ; Rise       ; clk             ;
;  B[0]       ; clk        ; -1.575 ; -1.967 ; Rise       ; clk             ;
;  B[1]       ; clk        ; -1.203 ; -1.545 ; Rise       ; clk             ;
;  B[2]       ; clk        ; -1.531 ; -1.847 ; Rise       ; clk             ;
;  B[3]       ; clk        ; -1.587 ; -1.947 ; Rise       ; clk             ;
;  B[4]       ; clk        ; -1.308 ; -1.667 ; Rise       ; clk             ;
;  B[5]       ; clk        ; -0.121 ; -0.304 ; Rise       ; clk             ;
;  B[6]       ; clk        ; -1.701 ; -2.028 ; Rise       ; clk             ;
;  B[7]       ; clk        ; -1.326 ; -1.660 ; Rise       ; clk             ;
; address[*]  ; clk        ; -0.806 ; -0.979 ; Rise       ; clk             ;
;  address[0] ; clk        ; -2.286 ; -2.642 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.806 ; -0.979 ; Rise       ; clk             ;
;  address[2] ; clk        ; -1.030 ; -1.173 ; Rise       ; clk             ;
;  address[3] ; clk        ; -2.033 ; -2.410 ; Rise       ; clk             ;
; enable      ; clk        ; -1.595 ; -1.928 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; -0.483 ; -0.581 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; -0.483 ; -0.581 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; -0.540 ; -0.624 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; -1.193 ; -1.533 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; -1.132 ; -1.473 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 9.079 ; 8.999 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 8.883 ; 8.804 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 8.497 ; 8.395 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 8.983 ; 8.940 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 8.157 ; 8.091 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 8.289 ; 8.237 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 9.079 ; 8.999 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 8.117 ; 7.969 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 8.359 ; 8.301 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 5.851 ; 5.748 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 7.192 ; 7.125 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 6.686 ; 6.575 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 7.193 ; 7.142 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 6.490 ; 6.372 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 6.514 ; 6.427 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 6.801 ; 6.698 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 5.851 ; 5.748 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 6.558 ; 6.445 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 9.492 ; 9.420 ; 9.926 ; 9.808 ;
; address[0] ; C[1]        ; 9.082 ; 9.001 ; 9.529 ; 9.391 ;
; address[0] ; C[2]        ; 9.563 ; 9.528 ; 9.966 ; 9.923 ;
; address[0] ; C[3]        ; 8.766 ; 8.677 ; 9.150 ; 9.081 ;
; address[0] ; C[4]        ; 8.876 ; 8.786 ; 9.282 ; 9.192 ;
; address[0] ; C[5]        ; 9.401 ; 9.279 ; 9.792 ; 9.662 ;
; address[0] ; C[6]        ; 8.735 ; 8.587 ; 9.149 ; 9.009 ;
; address[0] ; C[7]        ; 8.975 ; 8.917 ; 9.400 ; 9.268 ;
; address[1] ; C[0]        ; 7.956 ; 7.838 ; 8.096 ; 7.978 ;
; address[1] ; C[1]        ; 7.570 ; 7.432 ; 7.710 ; 7.572 ;
; address[1] ; C[2]        ; 7.821 ; 7.773 ; 7.977 ; 7.921 ;
; address[1] ; C[3]        ; 7.024 ; 6.913 ; 7.164 ; 7.053 ;
; address[1] ; C[4]        ; 7.082 ; 7.000 ; 7.202 ; 7.120 ;
; address[1] ; C[5]        ; 8.297 ; 8.194 ; 8.430 ; 8.345 ;
; address[1] ; C[6]        ; 7.180 ; 7.040 ; 7.320 ; 7.180 ;
; address[1] ; C[7]        ; 7.434 ; 7.331 ; 7.574 ; 7.463 ;
; address[2] ; C[0]        ; 6.576 ; 6.492 ; 6.711 ; 6.619 ;
; address[2] ; C[1]        ; 5.850 ; 5.741 ; 5.984 ; 5.867 ;
; address[2] ; C[2]        ; 6.752 ; 6.717 ; 6.881 ; 6.866 ;
; address[2] ; C[3]        ; 5.689 ; 5.628 ; 5.838 ; 5.693 ;
; address[2] ; C[4]        ; 5.730 ; 5.641 ; 5.871 ; 5.774 ;
; address[2] ; C[5]        ; 6.050 ; 5.946 ; 6.166 ; 6.080 ;
; address[2] ; C[6]        ; 5.702 ; 5.553 ; 5.780 ; 5.680 ;
; address[2] ; C[7]        ; 5.803 ; 5.689 ; 5.918 ; 5.822 ;
; address[3] ; C[0]        ; 7.788 ; 8.249 ; 8.673 ; 8.019 ;
; address[3] ; C[1]        ; 6.959 ; 7.498 ; 7.947 ; 7.178 ;
; address[3] ; C[2]        ; 7.740 ; 7.965 ; 8.370 ; 8.002 ;
; address[3] ; C[3]        ; 6.455 ; 6.866 ; 7.333 ; 6.678 ;
; address[3] ; C[4]        ; 6.634 ; 7.052 ; 7.484 ; 6.883 ;
; address[3] ; C[5]        ; 7.282 ; 7.211 ; 7.698 ; 7.471 ;
; address[3] ; C[6]        ; 6.445 ; 7.245 ; 7.691 ; 6.669 ;
; address[3] ; C[7]        ; 6.699 ; 6.951 ; 7.449 ; 6.904 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 7.523 ; 8.109 ; 8.574 ; 7.788 ;
; address[0] ; C[1]        ; 7.108 ; 7.404 ; 7.867 ; 7.324 ;
; address[0] ; C[2]        ; 7.730 ; 8.063 ; 8.507 ; 7.967 ;
; address[0] ; C[3]        ; 6.690 ; 6.991 ; 7.469 ; 6.907 ;
; address[0] ; C[4]        ; 7.094 ; 7.211 ; 7.664 ; 7.286 ;
; address[0] ; C[5]        ; 6.672 ; 7.352 ; 7.851 ; 6.865 ;
; address[0] ; C[6]        ; 6.542 ; 6.672 ; 7.135 ; 6.753 ;
; address[0] ; C[7]        ; 6.817 ; 7.277 ; 7.791 ; 7.006 ;
; address[1] ; C[0]        ; 6.660 ; 6.016 ; 6.241 ; 6.712 ;
; address[1] ; C[1]        ; 5.999 ; 5.393 ; 5.644 ; 6.017 ;
; address[1] ; C[2]        ; 6.524 ; 6.392 ; 6.634 ; 6.641 ;
; address[1] ; C[3]        ; 5.580 ; 5.019 ; 5.291 ; 5.594 ;
; address[1] ; C[4]        ; 6.136 ; 5.823 ; 6.124 ; 6.127 ;
; address[1] ; C[5]        ; 5.990 ; 5.340 ; 5.614 ; 5.965 ;
; address[1] ; C[6]        ; 5.582 ; 5.042 ; 5.303 ; 5.585 ;
; address[1] ; C[7]        ; 5.784 ; 5.310 ; 5.612 ; 5.802 ;
; address[2] ; C[0]        ; 6.309 ; 5.766 ; 6.012 ; 6.333 ;
; address[2] ; C[1]        ; 5.665 ; 5.387 ; 5.639 ; 5.685 ;
; address[2] ; C[2]        ; 6.500 ; 5.775 ; 5.988 ; 6.596 ;
; address[2] ; C[3]        ; 5.451 ; 4.865 ; 5.100 ; 5.448 ;
; address[2] ; C[4]        ; 5.487 ; 4.939 ; 5.198 ; 5.516 ;
; address[2] ; C[5]        ; 5.852 ; 5.346 ; 5.605 ; 5.884 ;
; address[2] ; C[6]        ; 5.520 ; 4.867 ; 5.118 ; 5.503 ;
; address[2] ; C[7]        ; 5.619 ; 5.094 ; 5.363 ; 5.642 ;
; address[3] ; C[0]        ; 7.522 ; 7.825 ; 8.264 ; 7.747 ;
; address[3] ; C[1]        ; 6.727 ; 7.178 ; 7.621 ; 6.939 ;
; address[3] ; C[2]        ; 7.498 ; 7.639 ; 8.052 ; 7.756 ;
; address[3] ; C[3]        ; 6.241 ; 6.561 ; 7.030 ; 6.458 ;
; address[3] ; C[4]        ; 6.409 ; 6.728 ; 7.170 ; 6.650 ;
; address[3] ; C[5]        ; 7.031 ; 6.959 ; 7.434 ; 7.216 ;
; address[3] ; C[6]        ; 6.231 ; 6.938 ; 7.381 ; 6.449 ;
; address[3] ; C[7]        ; 6.477 ; 6.713 ; 7.199 ; 6.676 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.315 ; -91.858           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.507 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -112.221                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.315 ; A_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.440      ;
; -1.301 ; A_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.440      ;
; -1.265 ; B_int[0]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.390      ;
; -1.264 ; A_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.389      ;
; -1.258 ; A_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.383      ;
; -1.251 ; B_int[0]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.390      ;
; -1.243 ; A_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.380      ;
; -1.241 ; A_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.156      ; 2.384      ;
; -1.237 ; A_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.162      ; 2.386      ;
; -1.214 ; B_int[0]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.339      ;
; -1.212 ; A_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.351      ;
; -1.209 ; A_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.334      ;
; -1.209 ; A_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.343      ;
; -1.208 ; B_int[0]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.333      ;
; -1.204 ; A_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.331      ;
; -1.201 ; A_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.340      ;
; -1.193 ; B_int[0]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.330      ;
; -1.192 ; A_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.319      ;
; -1.191 ; B_int[0]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.156      ; 2.334      ;
; -1.187 ; A_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.327      ;
; -1.187 ; B_int[0]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.162      ; 2.336      ;
; -1.185 ; A_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.312      ;
; -1.175 ; A_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.315      ;
; -1.173 ; A_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.316      ;
; -1.170 ; B_int[4]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.139      ; 2.296      ;
; -1.169 ; A_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.296      ;
; -1.165 ; A_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.290      ;
; -1.162 ; B_int[0]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.301      ;
; -1.159 ; B_int[0]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.284      ;
; -1.159 ; B_int[0]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.293      ;
; -1.156 ; A_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.283      ;
; -1.156 ; B_int[4]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.296      ;
; -1.154 ; B_int[0]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.281      ;
; -1.151 ; B_int[0]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.290      ;
; -1.148 ; A_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.288      ;
; -1.147 ; A_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.274      ;
; -1.146 ; A_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.289      ;
; -1.142 ; A_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.285      ;
; -1.142 ; B_int[0]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.269      ;
; -1.139 ; A_int[1]  ; ram~39  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.264      ;
; -1.137 ; B_int[0]  ; ram~60  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.277      ;
; -1.135 ; B_int[0]  ; ram~72  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.262      ;
; -1.134 ; A_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.270      ;
; -1.133 ; A_int[1]  ; ram~15  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.258      ;
; -1.132 ; A_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.272      ;
; -1.130 ; A_int[1]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.255      ;
; -1.125 ; A_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.252      ;
; -1.125 ; B_int[0]  ; ram~56  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.265      ;
; -1.123 ; B_int[0]  ; ram~44  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.266      ;
; -1.119 ; B_int[0]  ; ram~74  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.246      ;
; -1.118 ; A_int[1]  ; ram~47  ; clk          ; clk         ; 1.000        ; 0.150      ; 2.255      ;
; -1.116 ; A_int[1]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.255      ;
; -1.115 ; B_int[0]  ; ram~14  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.240      ;
; -1.112 ; A_int[1]  ; ram~63  ; clk          ; clk         ; 1.000        ; 0.162      ; 2.261      ;
; -1.106 ; B_int[0]  ; ram~71  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.233      ;
; -1.104 ; A_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.233      ;
; -1.098 ; B_int[0]  ; ram~55  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.238      ;
; -1.097 ; B_int[0]  ; ram~75  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.224      ;
; -1.096 ; B_int[4]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.157      ; 2.240      ;
; -1.096 ; B_int[0]  ; ram~41  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.239      ;
; -1.092 ; A_int[0]  ; ram~99  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.235      ;
; -1.092 ; A_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.219      ;
; -1.092 ; B_int[0]  ; ram~40  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.235      ;
; -1.090 ; B_int[6]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.139      ; 2.216      ;
; -1.088 ; A_int[0]  ; ram~43  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.231      ;
; -1.088 ; A_int[0]  ; ram~22  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.227      ;
; -1.087 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.227      ;
; -1.087 ; A_int[1]  ; ram~31  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.226      ;
; -1.084 ; A_int[0]  ; ram~97  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.227      ;
; -1.084 ; B_int[0]  ; ram~84  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.220      ;
; -1.084 ; A_int[1]  ; ram~17  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.209      ;
; -1.084 ; A_int[1]  ; ram~95  ; clk          ; clk         ; 1.000        ; 0.147      ; 2.218      ;
; -1.083 ; A_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.208      ;
; -1.082 ; B_int[0]  ; ram~79  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.222      ;
; -1.079 ; A_int[1]  ; ram~73  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.206      ;
; -1.077 ; A_int[0]  ; ram~59  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.217      ;
; -1.076 ; A_int[0]  ; ram~58  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.216      ;
; -1.076 ; B_int[6]  ; ram~28  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.216      ;
; -1.076 ; A_int[1]  ; ram~25  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.215      ;
; -1.075 ; B_int[0]  ; ram~49  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.202      ;
; -1.068 ; A_int[0]  ; ram~19  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.193      ;
; -1.064 ; A_int[0]  ; ram~38  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.189      ;
; -1.064 ; B_int[0]  ; ram~69  ; clk          ; clk         ; 1.000        ; 0.140      ; 2.191      ;
; -1.063 ; A_int[0]  ; ram~30  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.202      ;
; -1.061 ; A_int[0]  ; ram~27  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.200      ;
; -1.061 ; A_int[0]  ; ram~23  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.200      ;
; -1.059 ; A_int[0]  ; ram~18  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.184      ;
; -1.059 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 1.000        ; 0.153      ; 2.199      ;
; -1.057 ; A_int[0]  ; ram~70  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.186      ;
; -1.056 ; A_int[1]  ; ram~100 ; clk          ; clk         ; 1.000        ; 0.156      ; 2.199      ;
; -1.055 ; B_int[0]  ; ram~13  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.180      ;
; -1.054 ; B_int[0]  ; ram~83  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.183      ;
; -1.053 ; A_int[0]  ; ram~16  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.178      ;
; -1.052 ; A_int[0]  ; ram~26  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.191      ;
; -1.048 ; A_int[0]  ; ram~54  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.191      ;
; -1.047 ; B_int[4]  ; ram~76  ; clk          ; clk         ; 1.000        ; 0.141      ; 2.175      ;
; -1.046 ; A_int[0]  ; ram~24  ; clk          ; clk         ; 1.000        ; 0.152      ; 2.185      ;
; -1.045 ; B_int[2]  ; ram~20  ; clk          ; clk         ; 1.000        ; 0.138      ; 2.170      ;
; -1.044 ; A_int[0]  ; ram~80  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.173      ;
; -1.042 ; A_int[0]  ; ram~81  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.178      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                  ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.507 ; A_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.823      ;
; 0.538 ; A_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.660      ;
; 0.538 ; A_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.854      ;
; 0.559 ; B_int[5]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.875      ;
; 0.569 ; A_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.691      ;
; 0.590 ; B_int[5]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.712      ;
; 0.613 ; B_int[7]  ; ram~36  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.929      ;
; 0.631 ; A_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.935      ;
; 0.644 ; B_int[7]  ; ram~92  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.766      ;
; 0.651 ; B_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.966      ;
; 0.652 ; A_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.973      ;
; 0.673 ; A_int[0]  ; ram~85  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.988      ;
; 0.680 ; A_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.987      ;
; 0.684 ; A_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.000      ;
; 0.686 ; B_int[2]  ; ram~87  ; clk          ; clk         ; 0.000        ; 0.220      ; 0.990      ;
; 0.715 ; A_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.837      ;
; 0.719 ; A_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.040      ;
; 0.724 ; B_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.042      ;
; 0.738 ; B_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.058      ;
; 0.740 ; B_int[5]  ; ram~66  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.061      ;
; 0.746 ; A_int[0]  ; ram~21  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.064      ;
; 0.756 ; B_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.877      ;
; 0.758 ; B_int[7]  ; ram~68  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.079      ;
; 0.760 ; A_int[0]  ; ram~61  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.080      ;
; 0.770 ; B_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.222      ; 1.076      ;
; 0.772 ; B_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.094      ;
; 0.776 ; A_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.092      ;
; 0.786 ; B_int[7]  ; ram~52  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.093      ;
; 0.786 ; B_int[6]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.102      ;
; 0.792 ; A_int[0]  ; ram~45  ; clk          ; clk         ; 0.000        ; 0.222      ; 1.098      ;
; 0.793 ; A_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.113      ;
; 0.794 ; A_int[0]  ; ram~93  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.116      ;
; 0.795 ; A_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.111      ;
; 0.797 ; B_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.115      ;
; 0.803 ; B_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.110      ;
; 0.805 ; A_int[7]  ; ram~44  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.128      ;
; 0.807 ; A_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.114      ;
; 0.814 ; A_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.137      ;
; 0.817 ; A_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.133      ;
; 0.817 ; B_int[6]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.939      ;
; 0.819 ; A_int[0]  ; ram~29  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.137      ;
; 0.821 ; A_int[7]  ; ram~76  ; clk          ; clk         ; 0.000        ; 0.222      ; 1.127      ;
; 0.821 ; B_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.141      ;
; 0.824 ; B_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.128      ;
; 0.824 ; A_int[3]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.946      ;
; 0.825 ; A_int[0]  ; ram~77  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.132      ;
; 0.826 ; A_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.948      ;
; 0.828 ; B_int[5]  ; ram~50  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.135      ;
; 0.830 ; A_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.149      ;
; 0.831 ; A_int[1]  ; ram~62  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.151      ;
; 0.835 ; A_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.158      ;
; 0.835 ; B_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.150      ;
; 0.835 ; B_int[5]  ; ram~98  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.158      ;
; 0.836 ; B_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.151      ;
; 0.838 ; B_int[5]  ; ram~82  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.154      ;
; 0.845 ; B_int[4]  ; ram~33  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.161      ;
; 0.845 ; A_int[1]  ; ram~86  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.160      ;
; 0.846 ; A_int[7]  ; ram~100 ; clk          ; clk         ; 0.000        ; 0.239      ; 1.169      ;
; 0.846 ; A_int[0]  ; ram~37  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.150      ;
; 0.846 ; A_int[1]  ; ram~78  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.161      ;
; 0.851 ; B_int[5]  ; ram~26  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.170      ;
; 0.853 ; B_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.973      ;
; 0.854 ; A_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.172      ;
; 0.854 ; B_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.222      ; 1.160      ;
; 0.856 ; B_int[5]  ; ram~42  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.179      ;
; 0.857 ; A_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.177      ;
; 0.859 ; A_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.163      ;
; 0.861 ; B_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.183      ;
; 0.863 ; A_int[1]  ; ram~94  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.983      ;
; 0.864 ; A_int[1]  ; ram~46  ; clk          ; clk         ; 0.000        ; 0.222      ; 1.170      ;
; 0.866 ; A_int[2]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.181      ;
; 0.871 ; A_int[1]  ; ram~54  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.193      ;
; 0.873 ; B_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.191      ;
; 0.874 ; A_int[4]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.190      ;
; 0.876 ; B_int[4]  ; ram~89  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.998      ;
; 0.878 ; B_int[5]  ; ram~58  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.198      ;
; 0.879 ; B_int[1]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.231      ; 1.194      ;
; 0.880 ; B_int[5]  ; ram~18  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.184      ;
; 0.882 ; B_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.201      ;
; 0.882 ; A_int[5]  ; ram~35  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.198      ;
; 0.882 ; B_int[7]  ; ram~84  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.198      ;
; 0.883 ; A_int[1]  ; ram~30  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.201      ;
; 0.885 ; A_int[3]  ; ram~34  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.201      ;
; 0.892 ; B_int[1]  ; ram~70  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.199      ;
; 0.897 ; B_int[1]  ; ram~38  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.201      ;
; 0.897 ; A_int[2]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.018      ;
; 0.899 ; B_int[7]  ; ram~60  ; clk          ; clk         ; 0.000        ; 0.236      ; 1.219      ;
; 0.901 ; A_int[2]  ; ram~88  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.022      ;
; 0.902 ; A_int[1]  ; ram~70  ; clk          ; clk         ; 0.000        ; 0.223      ; 1.209      ;
; 0.903 ; B_int[1]  ; ram~22  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.221      ;
; 0.904 ; B_int[0]  ; ram~13  ; clk          ; clk         ; 0.000        ; 0.219      ; 1.207      ;
; 0.904 ; A_int[0]  ; ram~53  ; clk          ; clk         ; 0.000        ; 0.235      ; 1.223      ;
; 0.905 ; A_int[4]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.027      ;
; 0.907 ; A_int[1]  ; ram~38  ; clk          ; clk         ; 0.000        ; 0.220      ; 1.211      ;
; 0.909 ; B_int[2]  ; ram~23  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.227      ;
; 0.910 ; B_int[0]  ; ram~69  ; clk          ; clk         ; 0.000        ; 0.221      ; 1.215      ;
; 0.910 ; B_int[1]  ; ram~90  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.031      ;
; 0.911 ; B_int[7]  ; ram~44  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.234      ;
; 0.913 ; A_int[5]  ; ram~91  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.035      ;
; 0.913 ; A_int[1]  ; ram~22  ; clk          ; clk         ; 0.000        ; 0.234      ; 1.231      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                     ;
+--------+--------------+----------------+------------+-------+------------+----------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target   ;
+--------+--------------+----------------+------------+-------+------------+----------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_int[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~13   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~14   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~15   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~16   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~17   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~18   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~19   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~20   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~21   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~22   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~23   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~24   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~25   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~26   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~27   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~28   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~29   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~30   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~31   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~32   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~33   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~34   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~35   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~36   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~37   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~38   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~39   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~40   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~41   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~42   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~43   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~44   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~45   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~46   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~47   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~48   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~49   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~50   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~51   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~52   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~53   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~54   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~55   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~56   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~57   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~58   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~59   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~60   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~61   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~62   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~63   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~64   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~65   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~66   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~67   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~68   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~69   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~70   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~71   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~72   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~73   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~74   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~75   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~76   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~77   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~78   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~79   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~80   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~81   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~82   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~83   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~84   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~85   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~86   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~87   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~88   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~89   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~90   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~91   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~92   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~93   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ram~94   ;
+--------+--------------+----------------+------------+-------+------------+----------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; clk        ; 1.269 ; 1.871 ; Rise       ; clk             ;
;  A[0]       ; clk        ; 1.171 ; 1.779 ; Rise       ; clk             ;
;  A[1]       ; clk        ; 1.097 ; 1.670 ; Rise       ; clk             ;
;  A[2]       ; clk        ; 1.197 ; 1.796 ; Rise       ; clk             ;
;  A[3]       ; clk        ; 1.202 ; 1.786 ; Rise       ; clk             ;
;  A[4]       ; clk        ; 0.230 ; 0.502 ; Rise       ; clk             ;
;  A[5]       ; clk        ; 1.139 ; 1.738 ; Rise       ; clk             ;
;  A[6]       ; clk        ; 1.046 ; 1.623 ; Rise       ; clk             ;
;  A[7]       ; clk        ; 1.269 ; 1.871 ; Rise       ; clk             ;
; B[*]        ; clk        ; 1.335 ; 1.936 ; Rise       ; clk             ;
;  B[0]       ; clk        ; 1.261 ; 1.885 ; Rise       ; clk             ;
;  B[1]       ; clk        ; 1.010 ; 1.572 ; Rise       ; clk             ;
;  B[2]       ; clk        ; 1.226 ; 1.804 ; Rise       ; clk             ;
;  B[3]       ; clk        ; 1.261 ; 1.877 ; Rise       ; clk             ;
;  B[4]       ; clk        ; 1.079 ; 1.670 ; Rise       ; clk             ;
;  B[5]       ; clk        ; 0.262 ; 0.531 ; Rise       ; clk             ;
;  B[6]       ; clk        ; 1.335 ; 1.936 ; Rise       ; clk             ;
;  B[7]       ; clk        ; 1.083 ; 1.649 ; Rise       ; clk             ;
; address[*]  ; clk        ; 2.317 ; 2.939 ; Rise       ; clk             ;
;  address[0] ; clk        ; 2.317 ; 2.939 ; Rise       ; clk             ;
;  address[1] ; clk        ; 1.278 ; 1.573 ; Rise       ; clk             ;
;  address[2] ; clk        ; 1.368 ; 1.686 ; Rise       ; clk             ;
;  address[3] ; clk        ; 2.215 ; 2.747 ; Rise       ; clk             ;
; enable      ; clk        ; 2.019 ; 2.702 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; 3.080 ; 3.639 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; 2.325 ; 2.557 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; 2.518 ; 2.727 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; 3.080 ; 3.639 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; 2.066 ; 2.581 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; clk        ; -0.049 ; -0.325 ; Rise       ; clk             ;
;  A[0]       ; clk        ; -0.948 ; -1.546 ; Rise       ; clk             ;
;  A[1]       ; clk        ; -0.877 ; -1.441 ; Rise       ; clk             ;
;  A[2]       ; clk        ; -0.972 ; -1.563 ; Rise       ; clk             ;
;  A[3]       ; clk        ; -0.978 ; -1.555 ; Rise       ; clk             ;
;  A[4]       ; clk        ; -0.049 ; -0.325 ; Rise       ; clk             ;
;  A[5]       ; clk        ; -0.917 ; -1.507 ; Rise       ; clk             ;
;  A[6]       ; clk        ; -0.829 ; -1.398 ; Rise       ; clk             ;
;  A[7]       ; clk        ; -1.043 ; -1.635 ; Rise       ; clk             ;
; B[*]        ; clk        ; -0.080 ; -0.352 ; Rise       ; clk             ;
;  B[0]       ; clk        ; -1.033 ; -1.648 ; Rise       ; clk             ;
;  B[1]       ; clk        ; -0.793 ; -1.348 ; Rise       ; clk             ;
;  B[2]       ; clk        ; -1.001 ; -1.572 ; Rise       ; clk             ;
;  B[3]       ; clk        ; -1.035 ; -1.642 ; Rise       ; clk             ;
;  B[4]       ; clk        ; -0.860 ; -1.443 ; Rise       ; clk             ;
;  B[5]       ; clk        ; -0.080 ; -0.352 ; Rise       ; clk             ;
;  B[6]       ; clk        ; -1.104 ; -1.698 ; Rise       ; clk             ;
;  B[7]       ; clk        ; -0.864 ; -1.422 ; Rise       ; clk             ;
; address[*]  ; clk        ; -0.517 ; -0.755 ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.484 ; -2.034 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.517 ; -0.755 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.667 ; -0.894 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.310 ; -1.864 ; Rise       ; clk             ;
; enable      ; clk        ; -1.041 ; -1.599 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; -0.302 ; -0.578 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; -0.302 ; -0.578 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; -0.350 ; -0.613 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; -0.784 ; -1.367 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; -0.752 ; -1.336 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 5.948 ; 6.022 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 5.709 ; 5.832 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 5.480 ; 5.547 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 5.948 ; 6.022 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 5.236 ; 5.321 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 5.287 ; 5.436 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 5.753 ; 5.931 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 5.165 ; 5.254 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 5.341 ; 5.483 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 3.751 ; 3.829 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 4.634 ; 4.763 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 4.323 ; 4.358 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 4.767 ; 4.834 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 4.135 ; 4.214 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 4.164 ; 4.231 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 4.336 ; 4.427 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 3.751 ; 3.829 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 4.190 ; 4.272 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 6.169 ; 6.292 ; 6.757 ; 6.860 ;
; address[0] ; C[1]        ; 5.930 ; 5.997 ; 6.500 ; 6.564 ;
; address[0] ; C[2]        ; 6.372 ; 6.446 ; 7.005 ; 7.079 ;
; address[0] ; C[3]        ; 5.665 ; 5.750 ; 6.298 ; 6.383 ;
; address[0] ; C[4]        ; 5.723 ; 5.829 ; 6.357 ; 6.463 ;
; address[0] ; C[5]        ; 6.003 ; 6.181 ; 6.603 ; 6.781 ;
; address[0] ; C[6]        ; 5.627 ; 5.716 ; 6.195 ; 6.284 ;
; address[0] ; C[7]        ; 5.800 ; 5.942 ; 6.370 ; 6.510 ;
; address[1] ; C[0]        ; 5.133 ; 5.256 ; 5.386 ; 5.509 ;
; address[1] ; C[1]        ; 4.903 ; 4.970 ; 5.157 ; 5.224 ;
; address[1] ; C[2]        ; 5.214 ; 5.294 ; 5.476 ; 5.564 ;
; address[1] ; C[3]        ; 4.513 ; 4.608 ; 4.767 ; 4.862 ;
; address[1] ; C[4]        ; 4.552 ; 4.658 ; 4.815 ; 4.921 ;
; address[1] ; C[5]        ; 5.275 ; 5.453 ; 5.546 ; 5.724 ;
; address[1] ; C[6]        ; 4.592 ; 4.681 ; 4.845 ; 4.934 ;
; address[1] ; C[7]        ; 4.768 ; 4.910 ; 5.021 ; 5.163 ;
; address[2] ; C[0]        ; 4.322 ; 4.405 ; 4.583 ; 4.659 ;
; address[2] ; C[1]        ; 3.866 ; 3.879 ; 4.127 ; 4.133 ;
; address[2] ; C[2]        ; 4.558 ; 4.614 ; 4.812 ; 4.884 ;
; address[2] ; C[3]        ; 3.708 ; 3.789 ; 3.998 ; 4.016 ;
; address[2] ; C[4]        ; 3.739 ; 3.786 ; 3.999 ; 4.039 ;
; address[2] ; C[5]        ; 3.928 ; 3.996 ; 4.189 ; 4.275 ;
; address[2] ; C[6]        ; 3.701 ; 3.736 ; 3.939 ; 4.004 ;
; address[2] ; C[7]        ; 3.785 ; 3.843 ; 4.045 ; 4.121 ;
; address[3] ; C[0]        ; 5.096 ; 5.503 ; 6.046 ; 5.759 ;
; address[3] ; C[1]        ; 4.582 ; 4.978 ; 5.591 ; 5.184 ;
; address[3] ; C[2]        ; 5.184 ; 5.405 ; 5.965 ; 5.822 ;
; address[3] ; C[3]        ; 4.220 ; 4.586 ; 5.126 ; 4.834 ;
; address[3] ; C[4]        ; 4.326 ; 4.673 ; 5.209 ; 4.935 ;
; address[3] ; C[5]        ; 4.723 ; 4.817 ; 5.346 ; 5.361 ;
; address[3] ; C[6]        ; 4.216 ; 4.808 ; 5.350 ; 4.828 ;
; address[3] ; C[7]        ; 4.376 ; 4.661 ; 5.201 ; 5.002 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 4.943 ; 5.451 ; 5.921 ; 5.584 ;
; address[0] ; C[1]        ; 4.682 ; 4.960 ; 5.478 ; 5.259 ;
; address[0] ; C[2]        ; 5.173 ; 5.501 ; 6.002 ; 5.792 ;
; address[0] ; C[3]        ; 4.344 ; 4.664 ; 5.175 ; 4.958 ;
; address[0] ; C[4]        ; 4.584 ; 4.764 ; 5.313 ; 5.209 ;
; address[0] ; C[5]        ; 4.350 ; 4.915 ; 5.401 ; 4.946 ;
; address[0] ; C[6]        ; 4.269 ; 4.476 ; 4.961 ; 4.854 ;
; address[0] ; C[7]        ; 4.426 ; 4.873 ; 5.378 ; 5.034 ;
; address[1] ; C[0]        ; 4.324 ; 4.077 ; 4.295 ; 4.719 ;
; address[1] ; C[1]        ; 3.932 ; 3.646 ; 3.916 ; 4.228 ;
; address[1] ; C[2]        ; 4.383 ; 4.403 ; 4.611 ; 4.738 ;
; address[1] ; C[3]        ; 3.579 ; 3.375 ; 3.611 ; 3.934 ;
; address[1] ; C[4]        ; 3.912 ; 3.895 ; 4.120 ; 4.275 ;
; address[1] ; C[5]        ; 3.827 ; 3.598 ; 3.826 ; 4.194 ;
; address[1] ; C[6]        ; 3.586 ; 3.389 ; 3.634 ; 3.931 ;
; address[1] ; C[7]        ; 3.729 ; 3.588 ; 3.813 ; 4.085 ;
; address[2] ; C[0]        ; 4.147 ; 3.936 ; 4.156 ; 4.471 ;
; address[2] ; C[1]        ; 3.744 ; 3.654 ; 3.928 ; 4.014 ;
; address[2] ; C[2]        ; 4.394 ; 4.016 ; 4.259 ; 4.705 ;
; address[2] ; C[3]        ; 3.554 ; 3.296 ; 3.537 ; 3.856 ;
; address[2] ; C[4]        ; 3.579 ; 3.337 ; 3.589 ; 3.874 ;
; address[2] ; C[5]        ; 3.801 ; 3.622 ; 3.856 ; 4.147 ;
; address[2] ; C[6]        ; 3.583 ; 3.301 ; 3.557 ; 3.890 ;
; address[2] ; C[7]        ; 3.665 ; 3.468 ; 3.711 ; 4.001 ;
; address[3] ; C[0]        ; 4.921 ; 5.219 ; 5.773 ; 5.571 ;
; address[3] ; C[1]        ; 4.427 ; 4.763 ; 5.370 ; 5.018 ;
; address[3] ; C[2]        ; 5.024 ; 5.187 ; 5.753 ; 5.650 ;
; address[3] ; C[3]        ; 4.076 ; 4.385 ; 4.925 ; 4.681 ;
; address[3] ; C[4]        ; 4.175 ; 4.462 ; 5.000 ; 4.773 ;
; address[3] ; C[5]        ; 4.560 ; 4.649 ; 5.172 ; 5.185 ;
; address[3] ; C[6]        ; 4.072 ; 4.604 ; 5.142 ; 4.676 ;
; address[3] ; C[7]        ; 4.227 ; 4.501 ; 5.034 ; 4.843 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.066   ; 0.507 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.066   ; 0.507 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -229.432 ; 0.0   ; 0.0      ; 0.0     ; -112.221            ;
;  clk             ; -229.432 ; 0.000 ; N/A      ; N/A     ; -112.221            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; A[*]        ; clk        ; 2.278 ; 2.728 ; Rise       ; clk             ;
;  A[0]       ; clk        ; 2.103 ; 2.569 ; Rise       ; clk             ;
;  A[1]       ; clk        ; 1.982 ; 2.410 ; Rise       ; clk             ;
;  A[2]       ; clk        ; 2.152 ; 2.605 ; Rise       ; clk             ;
;  A[3]       ; clk        ; 2.122 ; 2.561 ; Rise       ; clk             ;
;  A[4]       ; clk        ; 0.364 ; 0.502 ; Rise       ; clk             ;
;  A[5]       ; clk        ; 2.057 ; 2.515 ; Rise       ; clk             ;
;  A[6]       ; clk        ; 1.878 ; 2.315 ; Rise       ; clk             ;
;  A[7]       ; clk        ; 2.278 ; 2.728 ; Rise       ; clk             ;
; B[*]        ; clk        ; 2.374 ; 2.812 ; Rise       ; clk             ;
;  B[0]       ; clk        ; 2.234 ; 2.738 ; Rise       ; clk             ;
;  B[1]       ; clk        ; 1.819 ; 2.249 ; Rise       ; clk             ;
;  B[2]       ; clk        ; 2.192 ; 2.595 ; Rise       ; clk             ;
;  B[3]       ; clk        ; 2.245 ; 2.709 ; Rise       ; clk             ;
;  B[4]       ; clk        ; 1.926 ; 2.390 ; Rise       ; clk             ;
;  B[5]       ; clk        ; 0.448 ; 0.594 ; Rise       ; clk             ;
;  B[6]       ; clk        ; 2.374 ; 2.812 ; Rise       ; clk             ;
;  B[7]       ; clk        ; 1.950 ; 2.379 ; Rise       ; clk             ;
; address[*]  ; clk        ; 4.056 ; 4.580 ; Rise       ; clk             ;
;  address[0] ; clk        ; 4.056 ; 4.580 ; Rise       ; clk             ;
;  address[1] ; clk        ; 2.226 ; 2.333 ; Rise       ; clk             ;
;  address[2] ; clk        ; 2.444 ; 2.503 ; Rise       ; clk             ;
;  address[3] ; clk        ; 3.913 ; 4.336 ; Rise       ; clk             ;
; enable      ; clk        ; 3.650 ; 4.100 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; 5.366 ; 5.779 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; 3.978 ; 4.040 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; 4.285 ; 4.372 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; 5.366 ; 5.779 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; 3.685 ; 4.053 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; A[*]        ; clk        ; -0.047 ; -0.175 ; Rise       ; clk             ;
;  A[0]       ; clk        ; -0.948 ; -1.546 ; Rise       ; clk             ;
;  A[1]       ; clk        ; -0.877 ; -1.441 ; Rise       ; clk             ;
;  A[2]       ; clk        ; -0.972 ; -1.563 ; Rise       ; clk             ;
;  A[3]       ; clk        ; -0.978 ; -1.555 ; Rise       ; clk             ;
;  A[4]       ; clk        ; -0.047 ; -0.175 ; Rise       ; clk             ;
;  A[5]       ; clk        ; -0.917 ; -1.507 ; Rise       ; clk             ;
;  A[6]       ; clk        ; -0.829 ; -1.398 ; Rise       ; clk             ;
;  A[7]       ; clk        ; -1.043 ; -1.635 ; Rise       ; clk             ;
; B[*]        ; clk        ; -0.080 ; -0.274 ; Rise       ; clk             ;
;  B[0]       ; clk        ; -1.033 ; -1.648 ; Rise       ; clk             ;
;  B[1]       ; clk        ; -0.793 ; -1.348 ; Rise       ; clk             ;
;  B[2]       ; clk        ; -1.001 ; -1.572 ; Rise       ; clk             ;
;  B[3]       ; clk        ; -1.035 ; -1.642 ; Rise       ; clk             ;
;  B[4]       ; clk        ; -0.860 ; -1.443 ; Rise       ; clk             ;
;  B[5]       ; clk        ; -0.080 ; -0.274 ; Rise       ; clk             ;
;  B[6]       ; clk        ; -1.104 ; -1.698 ; Rise       ; clk             ;
;  B[7]       ; clk        ; -0.864 ; -1.422 ; Rise       ; clk             ;
; address[*]  ; clk        ; -0.517 ; -0.755 ; Rise       ; clk             ;
;  address[0] ; clk        ; -1.484 ; -2.034 ; Rise       ; clk             ;
;  address[1] ; clk        ; -0.517 ; -0.755 ; Rise       ; clk             ;
;  address[2] ; clk        ; -0.667 ; -0.894 ; Rise       ; clk             ;
;  address[3] ; clk        ; -1.310 ; -1.864 ; Rise       ; clk             ;
; enable      ; clk        ; -1.041 ; -1.599 ; Rise       ; clk             ;
; ula_op[*]   ; clk        ; -0.302 ; -0.578 ; Rise       ; clk             ;
;  ula_op[0]  ; clk        ; -0.302 ; -0.578 ; Rise       ; clk             ;
;  ula_op[1]  ; clk        ; -0.350 ; -0.613 ; Rise       ; clk             ;
;  ula_op[2]  ; clk        ; -0.784 ; -1.367 ; Rise       ; clk             ;
;  ula_op[3]  ; clk        ; -0.752 ; -1.336 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C[*]      ; clk        ; 10.083 ; 10.090 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 9.854  ; 9.888  ; Rise       ; clk             ;
;  C[1]     ; clk        ; 9.440  ; 9.417  ; Rise       ; clk             ;
;  C[2]     ; clk        ; 10.049 ; 10.052 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 9.099  ; 9.087  ; Rise       ; clk             ;
;  C[4]     ; clk        ; 9.234  ; 9.249  ; Rise       ; clk             ;
;  C[5]     ; clk        ; 10.083 ; 10.090 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 9.033  ; 8.938  ; Rise       ; clk             ;
;  C[7]     ; clk        ; 9.289  ; 9.306  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C[*]      ; clk        ; 3.751 ; 3.829 ; Rise       ; clk             ;
;  C[0]     ; clk        ; 4.634 ; 4.763 ; Rise       ; clk             ;
;  C[1]     ; clk        ; 4.323 ; 4.358 ; Rise       ; clk             ;
;  C[2]     ; clk        ; 4.767 ; 4.834 ; Rise       ; clk             ;
;  C[3]     ; clk        ; 4.135 ; 4.214 ; Rise       ; clk             ;
;  C[4]     ; clk        ; 4.164 ; 4.231 ; Rise       ; clk             ;
;  C[5]     ; clk        ; 4.336 ; 4.427 ; Rise       ; clk             ;
;  C[6]     ; clk        ; 3.751 ; 3.829 ; Rise       ; clk             ;
;  C[7]     ; clk        ; 4.190 ; 4.272 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; address[0] ; C[0]        ; 10.637 ; 10.671 ; 11.135 ; 11.126 ;
; address[0] ; C[1]        ; 10.213 ; 10.190 ; 10.726 ; 10.645 ;
; address[0] ; C[2]        ; 10.792 ; 10.795 ; 11.291 ; 11.294 ;
; address[0] ; C[3]        ; 9.847  ; 9.835  ; 10.346 ; 10.334 ;
; address[0] ; C[4]        ; 9.990  ; 9.956  ; 10.490 ; 10.456 ;
; address[0] ; C[5]        ; 10.513 ; 10.500 ; 10.993 ; 10.971 ;
; address[0] ; C[6]        ; 9.818  ; 9.723  ; 10.289 ; 10.203 ;
; address[0] ; C[7]        ; 10.071 ; 10.088 ; 10.559 ; 10.501 ;
; address[1] ; C[0]        ; 8.782  ; 8.790  ; 8.904  ; 8.903  ;
; address[1] ; C[1]        ; 8.383  ; 8.319  ; 8.505  ; 8.432  ;
; address[1] ; C[2]        ; 8.709  ; 8.753  ; 8.843  ; 8.878  ;
; address[1] ; C[3]        ; 7.791  ; 7.726  ; 7.903  ; 7.839  ;
; address[1] ; C[4]        ; 7.871  ; 7.837  ; 7.968  ; 7.941  ;
; address[1] ; C[5]        ; 9.175  ; 9.176  ; 9.306  ; 9.313  ;
; address[1] ; C[6]        ; 7.939  ; 7.852  ; 8.059  ; 7.973  ;
; address[1] ; C[7]        ; 8.210  ; 8.212  ; 8.331  ; 8.324  ;
; address[2] ; C[0]        ; 7.286  ; 7.284  ; 7.394  ; 7.383  ;
; address[2] ; C[1]        ; 6.500  ; 6.436  ; 6.609  ; 6.536  ;
; address[2] ; C[2]        ; 7.554  ; 7.550  ; 7.651  ; 7.678  ;
; address[2] ; C[3]        ; 6.324  ; 6.309  ; 6.452  ; 6.336  ;
; address[2] ; C[4]        ; 6.392  ; 6.322  ; 6.509  ; 6.430  ;
; address[2] ; C[5]        ; 6.721  ; 6.648  ; 6.804  ; 6.759  ;
; address[2] ; C[6]        ; 6.331  ; 6.219  ; 6.378  ; 6.316  ;
; address[2] ; C[7]        ; 6.434  ; 6.361  ; 6.516  ; 6.471  ;
; address[3] ; C[0]        ; 8.737  ; 9.339  ; 9.785  ; 9.137  ;
; address[3] ; C[1]        ; 7.840  ; 8.492  ; 9.000  ; 8.195  ;
; address[3] ; C[2]        ; 8.752  ; 9.044  ; 9.510  ; 9.139  ;
; address[3] ; C[3]        ; 7.285  ; 7.788  ; 8.311  ; 7.626  ;
; address[3] ; C[4]        ; 7.502  ; 7.990  ; 8.501  ; 7.853  ;
; address[3] ; C[5]        ; 8.185  ; 8.161  ; 8.707  ; 8.509  ;
; address[3] ; C[6]        ; 7.274  ; 8.193  ; 8.705  ; 7.615  ;
; address[3] ; C[7]        ; 7.536  ; 7.871  ; 8.418  ; 7.873  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; address[0] ; C[0]        ; 4.943 ; 5.451 ; 5.921 ; 5.584 ;
; address[0] ; C[1]        ; 4.682 ; 4.960 ; 5.478 ; 5.259 ;
; address[0] ; C[2]        ; 5.173 ; 5.501 ; 6.002 ; 5.792 ;
; address[0] ; C[3]        ; 4.344 ; 4.664 ; 5.175 ; 4.958 ;
; address[0] ; C[4]        ; 4.584 ; 4.764 ; 5.313 ; 5.209 ;
; address[0] ; C[5]        ; 4.350 ; 4.915 ; 5.401 ; 4.946 ;
; address[0] ; C[6]        ; 4.269 ; 4.476 ; 4.961 ; 4.854 ;
; address[0] ; C[7]        ; 4.426 ; 4.873 ; 5.378 ; 5.034 ;
; address[1] ; C[0]        ; 4.324 ; 4.077 ; 4.295 ; 4.719 ;
; address[1] ; C[1]        ; 3.932 ; 3.646 ; 3.916 ; 4.228 ;
; address[1] ; C[2]        ; 4.383 ; 4.403 ; 4.611 ; 4.738 ;
; address[1] ; C[3]        ; 3.579 ; 3.375 ; 3.611 ; 3.934 ;
; address[1] ; C[4]        ; 3.912 ; 3.895 ; 4.120 ; 4.275 ;
; address[1] ; C[5]        ; 3.827 ; 3.598 ; 3.826 ; 4.194 ;
; address[1] ; C[6]        ; 3.586 ; 3.389 ; 3.634 ; 3.931 ;
; address[1] ; C[7]        ; 3.729 ; 3.588 ; 3.813 ; 4.085 ;
; address[2] ; C[0]        ; 4.147 ; 3.936 ; 4.156 ; 4.471 ;
; address[2] ; C[1]        ; 3.744 ; 3.654 ; 3.928 ; 4.014 ;
; address[2] ; C[2]        ; 4.394 ; 4.016 ; 4.259 ; 4.705 ;
; address[2] ; C[3]        ; 3.554 ; 3.296 ; 3.537 ; 3.856 ;
; address[2] ; C[4]        ; 3.579 ; 3.337 ; 3.589 ; 3.874 ;
; address[2] ; C[5]        ; 3.801 ; 3.622 ; 3.856 ; 4.147 ;
; address[2] ; C[6]        ; 3.583 ; 3.301 ; 3.557 ; 3.890 ;
; address[2] ; C[7]        ; 3.665 ; 3.468 ; 3.711 ; 4.001 ;
; address[3] ; C[0]        ; 4.921 ; 5.219 ; 5.773 ; 5.571 ;
; address[3] ; C[1]        ; 4.427 ; 4.763 ; 5.370 ; 5.018 ;
; address[3] ; C[2]        ; 5.024 ; 5.187 ; 5.753 ; 5.650 ;
; address[3] ; C[3]        ; 4.076 ; 4.385 ; 4.925 ; 4.681 ;
; address[3] ; C[4]        ; 4.175 ; 4.462 ; 5.000 ; 4.773 ;
; address[3] ; C[5]        ; 4.560 ; 4.649 ; 5.172 ; 5.185 ;
; address[3] ; C[6]        ; 4.072 ; 4.604 ; 5.142 ; 4.676 ;
; address[3] ; C[7]        ; 4.227 ; 4.501 ; 5.034 ; 4.843 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; C[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; address[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ula_op[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ula_op[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ula_op[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ula_op[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; C[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; C[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; C[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; C[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; C[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; C[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; C[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; C[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; C[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; C[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; C[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; C[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; C[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; C[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; C[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; C[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; C[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; C[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; C[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; C[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; C[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1144     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1144     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 856   ; 856  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 120   ; 120  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Aug 22 22:04:44 2021
Info: Command: quartus_sta NanoControlador -c NanoControlador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NanoControlador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.066            -229.432 clk 
Info (332146): Worst-case hold slack is 0.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.981               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.615            -195.143 clk 
Info (332146): Worst-case hold slack is 0.863
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.863               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.315             -91.858 clk 
Info (332146): Worst-case hold slack is 0.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.507               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -112.221 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4632 megabytes
    Info: Processing ended: Sun Aug 22 22:04:47 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


