
解雲暄    3190105871


# 实验一 - **常用电子仪器的使用**
学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：洪奇军      <br />实验地点：紫金港东四 - 509         实验日期：2020 年 9 月 14 日

## 1 操作方法与实验步骤

### 1.1 常用电子器件认识 - 电阻
![image.png](./assets/1603540300781-ccfecd91-4afd-422b-b025-4027ad06444f.png)
图 1    用电阻上的色环识别阻值

如果有四个色环，则前两个色环表示阻值的有效数，第三个色环表示倍率，第四个色环表示误差；如果有五个色环，则前三个色环表示阻值的有效数，第四个色环表示倍率，第五个色环表示误差。<br />如图 1，表格上方的电阻有四个色环：

   - 前两个色环为绿色和蓝色，查表得分别表示 5 和 6；
   - 第三个色环为黄色，查表知表示倍率为 ![](https://cdn.nlark.com/yuque/__latex/6b985b5fc13355f56122831118aacd59.svg#card=math&code=10k%5COmega&height=16&width=37)；
   - 第四个色环为金色，查表知表示允许误差为 ±5%。
   - 因此该电阻的阻值为 ![](https://cdn.nlark.com/yuque/__latex/58b63b97165074763d85d22050640524.svg#card=math&code=560k%5COmega%5C%20%5Cpm%5C%205%5C%25&height=16&width=97)。

类似的，表格下方的电阻有五个色环：

   - 前三个色环分别为红色、橙色和紫色，查表知分别表示 2, 3 和 7；
   - 第四个色环为黑色，查表知倍率为 ![](https://cdn.nlark.com/yuque/__latex/6bc3bcc5d6fb9bca4cf94a031d852de3.svg#card=math&code=1%5COmega%0A&height=16&width=20)；
   - 四五个色环为棕色，查表知表示允许误差为 ±1%。
   - 因此该电阻阻值为 ![](https://cdn.nlark.com/yuque/__latex/7ab1bb7a25225981d3dce9d7e71b3ffa.svg#card=math&code=237%5COmega%5C%20%5Cpm%5C%201%5C%25&height=16&width=88)。



另外，在实践中，有时我们并不能容易地知道色环的顺序（从左往右读还是从右往左读）。我们采用下列三种方法来进行判别：

   - 最常用的表示电阻误差的颜色是：金、银、棕，尤其是金环和银环，一般绝少用做电阻色环的第一环，所以在电阻上只要有金环和银环，就可以基本认定这是色环电阻的最末一环。
   - 棕色环是否是误差标志的判别。棕色环既常用做误差环，又常作为有效数字环，且常常在第一环和最末一环中同时出现，使人很难识别谁是第一环。在实践中，可以按照色环之间的间隔加以判别：比如对于一个五道色环的电阻而言，第五环和第四环之间的间隔比第一环和第二环之间的间隔要宽一些，据此可判定色环的排列顺序。
   - 在仅靠色环间距还无法判定色环顺序的情况下，还可以利用电阻的生产序列值来加以判别。比如有一个电阻的色环读序是：棕、黑、黑、黄、棕，其值为：100×10000=1MΩ，误差为 1%，属于正常的电阻系列值，若是反顺序读：棕、黄、黑、黑、棕，其值为 140×1Ω=140Ω，误差为 1%。按照后一种排序所读出的电阻值，在电阻的生产系列中是没有的，故后一种色环顺序是不对的。

### 1.2 用示波器测量正弦波信号
通过选择频率范围开关和频率调节旋钮使 YB1638 型函数信号发生器发出频率分别为 100Hz、10KHz 和 100KHz 的正弦波，用示波器测出上述信号的周期和频率，比较是否与刻度值相一致，并将数据记入表格。

|  | 函数信号发生器输出 | 示波器读数 | 灵敏度 | 实测值 |  |
| :---: | :---: | :---: | :---: | :---: | --- |
| 电压峰-峰值 |  |  |  |  |  |
| 周期/频率 |  |  |  |  |  |
| 电压峰-峰值 |  |  |  |  |  |
| 周期/频率 |  |  |  |  |  |
| 电压峰-峰值 |  |  |  |  |  |
| 周期/频率 |  |  |  |  |  |

表 1    用示波器测量正弦波信号数据记录表（待填）


### 1.3 测量 YB1638 信号发生器输出电压
让信号发生器输出 1KHz (最好50hz)、Vp-p：4V-6V 任意的正弦波信号，将信号发生器的输出接到示波器，用示波器测量幅值；用万用表交流档测量信号发生器输出的信号的幅值；折算有效值与万用表用交流档读取值有效值进行比较。将这些数据记录入表格。<br />折算公式：![](https://cdn.nlark.com/yuque/__latex/8c3051c8b1448cc49bb83ab3dd6f851f.svg#card=math&code=V_%7B%E6%9C%89%E6%95%88%7D%3D%5Cfrac%7BV_%7Bp-p%7D%7D%7B2%5Csqrt%7D&height=47&width=94)。

| 函数发生器输出频率 | 示波器读取值 |  | 折算有效值 | 万用表读取值 |
| --- | --- | --- | --- | --- |
| 49.98 Hz |  |  |  |  |
| 10.00 kHz |  |  |  |  |
| 1.000 MHz |  |  |  |  |

表 2    测量 YB1638 信号发生器输出电压数据记录表（待填）


### 1.4 测量试验箱中的直流电源
将红表笔插入 VΩmA 插孔，黑表笔插入 COM 插孔。将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。用示波器和万用表来测量实验台上的一组直流稳压电源的输出，并记录测量结果。

| 直流稳压电源输出 | 示波器读数 | 灵敏度 | 示波器折算值 | 万用表读数 |
| --- | --- | --- | --- | --- |
|  |  |  |  |  |

表 3    测量试验箱中的直流电源数据记录表（待填）


### 1.5 用万用表测二极管的单向导通特性
将表笔插入“COM”插孔，红表插入“VΩ”插孔，此时红表笔极性为“+”。<br />将万用表功能量程开关置于 “![image.png](./assets/1603546772974-22c30f74-17de-44db-a7e7-c6092448c188.png)”位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6 - 0.7 的数字，此时二极管正向导通，显示的数字是PN结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。

## 2 实验结果与分析

### 2.2 用示波器测量正弦波信号<br />
![image.png](./assets/1603541406631-0ec1b128-8b66-430e-87f2-975207fc2170.png)
![image.png](./assets/1603541487586-b4daeb7b-9ed0-4d0e-ba07-625cb09a9ba2.png)
![image.png](./assets/1603541508719-25e337e2-1083-443b-beae-e2eb16f3071d.png)
图 2~4    用示波器测量正弦波信号（接线与结果）

|  | 函数信号发生器输出 | 示波器读数 | 灵敏度 | 实测值 |  |
| :---: | :---: | :---: | :---: | :---: | --- |
| 电压峰-峰值 | 4.0 V | 7.7 Div | 500 mV/Div | 3.85 V |  |
| 周期/频率 | 99.99 Hz | 5.0 Div | 2.00 ms/Div | 10 ms | 100.00 Hz |
| 电压峰-峰值 | 5.0 V | 4.8 Div | 1.00 V/Div | 4.80 V |  |
| 周期/频率 | 10.00 kHz | 5.0 Div | 20.0 μs/Div | 0.1 ms | 10.00 kHz |
| 电压峰-峰值 | 6.0 V | 5.6 Div | 1.00 V/Div | 5.60 V |  |
| 周期/频率 | 100.0 kHz | 5.0 Div | 2.00 μs/Div | 0.01 ms | 100.0 kHz |

表 4    用示波器测量正弦波信号数据记录表

三组实验中的误差分别为 3.75%，4% 和 6.67%，误差并不大。这些误差说明了信号发生器输出可能有误差，并且信号发射器输出到示波器测量的过程中可能有损失。<br />另外，由于示波器读数的分度值为 0.2Div，这也导致了一定的误差。

### 2.3 测量 YB1638 信号发生器输出电压
![image.png](./assets/1603543200004-f1d97566-e2ee-44c8-8082-f863f89dd642.png)
![image.png](./assets/1603543136306-b5d2dd62-e4a1-45ee-8351-7f1700bcb23c.png)
![image.png](./assets/1603543191069-c46f86d0-8cb3-4cf9-8984-c0abd074cea0.png)
图 5~7    测量 YB1638 信号发生器输出电压（接线和结果）

| 函数发生器输出频率 | 示波器读取值 |  | 折算有效值 | 万用表读取值 |
| --- | --- | --- | --- | --- |
| 49.98 Hz | 4.9 Div | 1.00 V/Div | 1.732 V | 1.741 V |
| 10.00 kHz | 4.9 Div | 1.00 V/Div | 1.732 V | 1.476 V |
| 1.000 MHz | 4.8 Div | 1.00 V/Div | 1.697 V | 0 V（不正确） |

表 5    测量 YB1638 信号发生器输出电压数据记录表

在图 5~7 所示的这三组实验中，YB1638 信号发生器输出正弦波的峰-峰值均为 ![](https://cdn.nlark.com/yuque/__latex/48737be0a9813de317f60a67053a18ce.svg#card=math&code=V_%7Bp-p%7D%3D5.00V&height=20&width=98)，折算有效值均为 ![](https://cdn.nlark.com/yuque/__latex/06d9860b800f5afe4acdd2c3c2651b21.svg#card=math&code=V_%7B%5Ctext%7Boutp%7D%E6%9C%89%E6%95%88%7D%20%3D%5Cfrac%7BV_%7Bp-p%7D%7D%7B2%5Csqrt2%7D%3D1.768V%20&height=47&width=192)。<br />前两组实验的误差分别为 0.52%、14.8%，第三组实验的结果显然是错误的。这说明随着函数发生器发生的正弦波的频率增大，万用表的误差会增大；到 10kHz 的时候误差已经超过了一般实验可以接受的范围，到 1MHz 的时候完全无法测出结果。但是在这些频率下，示波器的测量仍然比较正常。<br />经过查阅资料，较高频率下万用表无法正常测量有效值的原因是频率过高使得万用表无法正确采样，因此会出现比较大的偏差甚至无法得出结果。


### 2.4 测量试验箱中的直流电源
![image.png](./assets/1603545429019-5f5ee65f-a985-4723-9f73-441e3d7c90b0.png)
![image.png](./assets/1603545434904-f79c9cf5-ddf0-4e5d-a70e-387b8369a874.png)
图 8~9   测量试验箱中的直流电源（接线和结果）

| 直流稳压电源输出 | 示波器读数 | 灵敏度 | 示波器折算值 | 万用表读数 |
| --- | --- | --- | --- | --- |
| 4.95 V | 2.5 Div | 2.00 V/Div | 5.00 V | 4.84 V |

表 6    测量试验箱中的直流电源数据记录表


### 2.5 用万用表测二极管的单向导通特性
![image.png](./assets/1603547145983-67c4a6cb-b99b-42d8-bdd1-a24f426c5ada.png)
![image.png](./assets/1603547076456-15e4d4df-45b0-4415-83b8-3ff5daac1c9d.png)
图 10~11   用万用表测二极管的单向导通特性（接线及结果）

图 10 中的万用表示数为 0.576，说明二极管正向导通；图 11 中万用表显示的是“1.”，说明二极管反向截止。

## 3 讨论与心得
在本次实验中，我们起初出现了示波器上显示的信号非常嘈杂的问题。经过排查，问题的原因是我们将红、黑线接反了。此后在接线时，应格外注意接线是否接反。<br />本次实验虽然项目较多，但相对简单。全过程中没有出现太多意料之外的问题。经过此次实验，我们基本掌握了信号发生器、示波器、万用表等的使用，基本了解了实验台上部分装置的用途。


# 实验二 - 基本开关电路
学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：洪奇军      <br />实验地点：紫金港东四 - 509         实验日期：2020 年 9 月 21 日

## 1 操作方法与实验步骤

### 1.1 二极管实现正逻辑与门
根据三输入与门的真值表，用高、低电平（H, L）分别替代逻辑真和假，得到下图 1；根据图 1 设计出电路图 2。

![image.png](./assets/1603551053841-4736df25-f276-41ef-9db8-601dd2ac1117.png)
     图 1    三输入与门的高低电平表                     图 2    二极管实现三输入与门的电路设计

根据二极管的正向导通特性，当 A, B, C 均接高电平时，由于二极管左端电势比右端高（在电阻上的压降小），因此二极管阻断，A, B, C 均为断路，F 与 VCC 等势，F（输出）为高电平；当 A, B, C 中任意一个接地时，由于 F 与其等势，因此 F 也为低电平。此即实现了与门。<br />实验内容：简化为二输入电路。根据电路图在试验箱中用导线连接电路，VCC 接试验箱中 +5V 直流电源。通过开关产生输入的高低电平，对不同的输入组合测量 A、B、F 的电压值，填表。最后判断逻辑关系是否正确。

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |

表 1    二输入与门输入输出电压记录表（待填）


### 1.2 二极管实现正逻辑或门
与 1.1 类似，我们设计如下的三输入或门：
![image.png](./assets/1603560287805-5327f364-190f-472f-89c7-0537fe4087d4.png)
     图 3    三输入或门的高低电平表                     图 4    二极管实现三输入或门的电路设计

类似地，当 A, B, C 中任意一个接高电平时，对应的二极管即连通，F 与高电平等势。此即实现了或门。<br />实验内容：简化为二输入电路。根据电路图在试验箱中用导线连接电路。通过开关产生输入的高低电平，对不同的输入组合测量 A、B、F 的电压值，填表。最后判断逻辑关系是否正确。<br />然后，将图 4 中所示的电路中 10kΩ 的电阻分别改为 0Ω 和 20kΩ，重复上面实验过程。

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |

表 2    二输入或门输入输出电压记录表（待填）


### 1.3 三极管实现正逻辑非门
![image.png](./assets/1603558844230-59f20bd0-0a7c-42d2-8240-fcb107ac9425.png)
   图 5    非门的高低电平表                     图 6    三极管实现非门的电路设计

此处用到的三极管 T1 是一个 NPN 型三极管。当基极 B 有电流输入时，集电极 C 和发射极 E 连通；反之则不连通。此处当 A 接高电平时，基极 B 有电流输入，因此 C、E 连通，F 直接接地，为低电平；反之当 A 接地时，C、E 断开，F 与 VCC 等势，即为高电平。此即实现了非门。<br />实验内容：根据电路图在试验箱中用导线连接电路，VCC 接试验箱中 +5V 直流电源。通过开关产生输入的高低电平，分别将图 6 中 A 与 B 之间的电阻改为 5kΩ 和 10kΩ，对不同的输入组合测量 A、F 的电压值，填表。最后判断逻辑关系是否正确。

| VA/V | VF/V | F 的逻辑值 |
| --- | --- | --- |
|  |  |  |
|  |  |  |

表 3    非门输入输出电压记录表（待填）


### 1.4 二极管和三极管实现与非门
如下图所示连接与门和非门，即实现与非门。在此不再赘述。
![image.png](./assets/1603559815827-3b9f4f71-e47d-482c-b9bc-084a50aea523.png)
图 7    二极管和三极管实现与非门的电路设计

实验内容：简化为二输入电路。将图 7 所示电路中 ![](https://cdn.nlark.com/yuque/__latex/e7765c462b7e752003d1defc24c4b5b6.svg#card=math&code=R_b&height=18&width=19) 改为 47kΩ，![](https://cdn.nlark.com/yuque/__latex/cb1994e36723bb57944fd1021e02d451.svg#card=math&code=R_c&height=18&width=19) 改为 5.1kΩ。根据电路图在试验箱中用导线连接电路，VCC 接试验箱中 +5V 直流电源。通过开关产生输入的高低电平，对不同的输入组合测量 A、B、F 的电压值，填表。最后判断逻辑关系是否正确。<br />然后，将图 7 中所示的电路中 ![](https://cdn.nlark.com/yuque/__latex/e7765c462b7e752003d1defc24c4b5b6.svg#card=math&code=R_b&height=18&width=19) 的电阻分别改为 (47+47)kΩ，重复上面实验过程；另外将 ![](https://cdn.nlark.com/yuque/__latex/cb1994e36723bb57944fd1021e02d451.svg#card=math&code=R_c&height=18&width=19) 改为 100kΩ，重复上面实验过程。

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |
|  |  |  |  |

表 4    二输入与非门输入输出电压记录表（待填）



### 1.5 三极管极性测量

#### 1.5.1 万用表测三极管基极 B 
万用表功能量程开关置于 “![image.png](./assets/1603546772974-22c30f74-17de-44db-a7e7-c6092448c188.png)”位置。

   - PNP 型：黑表笔固定其中一个点，红表笔分别接另外两个点都可以导通，则说明黑表笔这个点就是基极 b。
   - NPN 型：红表笔固定其中一个点，黑表笔分别接另外两个点都可以导通，则说明红表笔这个点就是基极 b。


#### 1.5.2 万用表测三极管 C、E 极
万用表功能量程置于 hFE 位置。<br />根据 PNP, NPN 两种类型，将基极准确插入 B,集电极 c 和发射极 e 随便插.<br />万用表显示屏上读取 hFE值，若该值较大（180左右）三级管 c, e 极与插座上的 c, e 极对应。若该值较大（20左右）则三极管 c, e 极插反。

## 2 实验结果与分析

### 2.1 二极管实现正逻辑与门
![image.png](./assets/1603561806049-584ce449-2ecd-47f4-90ce-b6521fb51a3c.png)
图 8~11    二极管实现二输入正逻辑与门的接线与结果

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.115 | 0.116 | 0.620 | 0 |
| 0.134 | 4.48 | 0.676 | 0 |
| 4.48 | 0.134 | 0.667 | 0 |
| 4.48 | 4.48 | 4.11 | 1 |

表 5    二输入与门输入输出电压记录表

显然，结果满足 ![](https://cdn.nlark.com/yuque/__latex/c27b0944213b8939eb6b6393a267e637.svg#card=math&code=F%3DAB&height=16&width=60)。符合与门逻辑。


### 2.2 二极管实现正逻辑或门
![image.png](./assets/1603561576546-dafb7385-b34c-4fcf-9357-3bb938a41a5d.png)
             ![image.png](./assets/1603561946177-5a6c3456-3cd0-41bf-bf7e-fea9f0a8baa0.png)
图 12~14    二极管实现二输入正逻辑或门的接线与部分结果（R 取不同值）

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.92 | 0.92 | 0.00 | 0 |
| 0.92 | 4.15 | 4.06 | 1 |
| 4.15 | 0.92 | 3.68 | 1 |
| 4.45 | 4.45 | 4.09 | 1 |

表 6   二输入与门输入输出电压记录表（R = 0Ω）<br />

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.92 | 0.92 | 0.00 | 0 |
| 0.92 | 3.51 | 3.00 | 1 |
| 3.51 | 0.92 | 3.00 | 1 |
| 4.07 | 4.07 | 3.59 | 1 |

表 7    二输入与门输入输出电压记录表（R = 20kΩ）<br />

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.92 | 0.92 | 0.00 | 0 |
| 0.92 | 3.07 | 2.55 | 1 |
| 3.07 | 0.92 | 2.73 | 1 |
| 3.74 | 3.74 | 3.25 | 1 |

表 8    二输入与门输入输出电压记录表（R = 10kΩ）

可以观察到，结果满足 ![](https://cdn.nlark.com/yuque/__latex/b34c99f9ad9a22b25e345eedfbc8511e.svg#card=math&code=F%3DA%2BB&height=16&width=81)。符合或门逻辑。

### 2.3 三极管实现正逻辑非门
![image.png](./assets/1603561657940-533c56af-cf2f-4c96-b2ab-477fb06f733e.png)
图 15    三极管实现非门的接线与部分结果

| VA/V | VF/V | F 的逻辑值 |
| --- | --- | --- |
| 0.09 | 4.12 | 1 |
| 3.28 | 0.00 | 0 |

表 9    非门输入输出电压记录表（R = 10kΩ）

| VA/V | VF/V | F 的逻辑值 |
| --- | --- | --- |
| 0.09 | 4.12 | 1 |
| 2.68 | 0.00 | 0 |

表 10    非门输入输出电压记录表（R = 20kΩ）

可以看出，在两种 R 的取值下该电路均能实现非门。


### 2.4 二极管和三极管实现与非门
![image.png](./assets/1603561534779-73003ab3-7a16-41a4-a5c4-c59f0a09a833.png)
图 16~17    二极管和三极管实现与非门的接线与部分结果（Rb, Rc 取不同值）

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.10 | 0.10 | 4.32 | 1 |
| 0.10 | 4.48 | 4.02 | 1 |
| 4.48 | 0.10 | 4.02 | 1 |
| 4.48 | 4.48 | 0.02 | 0 |

表 11   二输入与非门输入输出电压记录表（Rb = 47kΩ, Rc = 5.1kΩ）

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.09 | 0.09 | 4.42 | 1 |
| 0.10 | 4.48 | 4.31 | 1 |
| 4.34 | 0.1 | 4.31 | 1 |
| 4.48 | 4.48 | 0.38 | 0 |

表 12    二输入与门输入输出电压记录表（Rb =2*47kΩ, Rc = 5.1kΩ）

| VA/V | VB/V | VF/V | F 的逻辑值 |
| --- | --- | --- | --- |
| 0.10 | 0.10 | 3.85 | 1 |
| 0.10 | 4.48 | 3.31 | 1 |
| 4.48 | 0.10 | 3.11 | 1 |
| 4.48 | 4.48 | 0.01 | 0 |

表 13    二输入与门输入输出电压记录表（Rb = 47kΩ, Rc = 10kΩ）

同样的，在三种电阻组合下，电路都可以实现与非门的作用。

### 2.5 三极管极性测量

#### 2.5.1 万用表测三极管基极 B
![image.png](./assets/1603561185903-eeb1a173-e648-4817-a1b3-bb17084a944b.png)
图 18-19    万用表测三极管基极 B

如图 18-19 所示，万用表功能量程开关置于 “![image.png](./assets/1603546772974-22c30f74-17de-44db-a7e7-c6092448c188.png)”位置；固定红表笔，黑表笔插入另外两个插槽后都可以导通。这说明红表笔插入的是基极 B，并且该三极管为一个 NPN 型三极管。<br />实际上，在之前的实验 2.3 和实验 2.4 中需要使用的三极管也就是这样的 NPN 型三极管。


#### 2.5.2 万用表测三极管 C、E 极
![image.png](./assets/1603561376898-363972cf-38db-4445-b3c0-f73f64dadfd0.png)
图 20-21    万用表测三极管 C、E 极

如图所示，万用表功能量程置于 hFE 位置。将三极管基极 B 插入到了对应位置，在图 20 所示的插入方法下测量出的 hFE 值约为 8，说明此时三极管 C、E 极插反；<br />换一个方向重新插入三极管，如图 21 所示。此时测量出的 hFE 值约为 280，说明此时三极管 C、E 极插正。


## 3 讨论与心得
本次实验整体过程不是很难，主要的难点在于细致地接线。在接线时，应当按照一个顺序顺次接线而不是杂乱无章地进行连线。<br />经过本次实验，我更加具体地理解了与、或、非等门电路的实现思路，理解了二极管的一项具体应用，同时结合资料查找了解了三极管的性质和基本使用。


# 实验三 - 集成逻辑门电路的功能及参数测试
学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：洪奇军      <br />实验地点：紫金港东四 - 509         实验日期：2020 年 9 月 28 日


## 1 操作方法与实验步骤

### 1.1 验证集成电路 74LS00“与非”门的逻辑功能

- 将芯片插入实验箱的 IC 插座中，注意芯片的方向。
- 按图 1 连接电路，VCC 接电压5V，地端接地线。
- 高低电平通过 S14/S15/S16/S17 拨位开关产生。
- 以真值表顺序遍历输入 A, B 所有组合，测量 A, B 及输出 F 电压并记入表格。

![image.png](./assets/1603637452027-7485ecc0-dcdc-4b54-b567-3d937907736f.png)
图 1    验证集成电路74LS00“与非”门的逻辑功能电路图

### 1.2 验证集成电路 CD4001“或非”门的逻辑功能

- 将芯片插入实验箱的 IC 插座中。
- 按图 2 连接电路，VCC 接直流 5V 电压，地端接地线。
- 高低电平通过 S14/S15/S16/S17 拨位开关产生。
- 以真值表顺序遍历输入 A, B 所有组合，测量输入端 A, B 及输出端F电压值，记录在表格。
- 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏。

![image.png](./assets/1603637752881-a3f2ee45-f801-4ae5-b082-fab6fc978df8.png)
图 2    验证集成电路 CD4001 “或非”门的逻辑功能电路图


### 1.3 测量集成电路 74LS00 逻辑门的传输延迟时间 t

- 将芯片插入实验箱的 IC 插座，注意芯片方向。
- 按图 3 连接电路，VCC 接 5V 电源，地端接地线。
- 将示波器接到振荡器的任何一个输入或输出端。
- 调节频率旋钮，测量 Vo 的波形，读出周期 T 并计算传输延迟时间 (30-60ns）。

![image.png](./assets/1603637907636-ab546d59-36af-4084-8209-631311320f08.png)
图 3    测量 74LS00 逻辑门的传输延迟时间 t 电路图


### 1.4 测量集成电路 CD4001 逻辑门的传输延迟时间 t

- 将芯片插入实验箱的IC插座，注意芯片方向。
- 按图 4 连接电路，VCC接5V电源，地端接地线。
- 将示波器接入到振荡器的输入或输出端。
- 调节频率旋钮，测量Vo的波形，读出周期T 并计算传输延迟时间  (500-1000ns)。

![image.png](./assets/1603638014620-c09732b9-044c-4108-8a70-b9ca917b06f6.png)
图 4    测量 CD4001 逻辑门的传输延迟时间 t 电路图


### 1.5 测量集成电路 74LS00 传输特性与开关门电平 V和 V

- 将芯片插入实验箱的 IC 插座。
- 按图 5 连接电路。
- 将直流电表分别接入 A 端和与非门的输出 2Y 端。
- 从 b 端往 a 端缓慢调节电位器 W，观察 V, V 两电压表的读数，并记录数据填入表格。
- 根据表格数据画出曲线图，并求 V 和 V。

![image.png](./assets/1603638154212-cdd8c31d-58f7-4819-8310-0d56c00bd478.png)
图 5    测量 74LS00 传输特性与开关门电平 V 和 V 电路图


## 2 实验结果与分析

### 2.1 验证集成电路 74LS00“与非”门的逻辑功能
![image.png](./assets/1603640500658-4eadec27-3490-4f71-8f62-83b17727b523.png)
图 6    验证集成电路 74LS00“与非”门的逻辑功能的接线和部分结果

| VA/V | VB/V | VF/V |
| --- | --- | --- |
| 0.095 | 0.095 | 4.97 |
| 0.095 | 4.51 | 4.97 |
| 4.51 | 0.095 | 4.97 |
| 4.50 | 4.50 | 0.00 |

表 1    验证集成电路 74LS00“与非”门的逻辑功能

由数据易知，结果符合“与非”门逻辑。


### 2.2 验证集成电路 CD4001“或非”门的逻辑功能

图 7    验证集成电路 CD4001“或非”门的逻辑功能的接线和部分结果

| VA/V | VB/V | VF/V |
| --- | --- | --- |
| 0.095 | 0.095 | 0.00 |
| 0.095 | 4.52 | 0.00 |
| 4.52 | 0.095 | 0.00 |
| 4.51 | 4.51 | 4.93 |

表 2    验证集成电路 CD4001“或非”门的逻辑功能

由数据易知，结果符合“或非”门逻辑。


### 2.3 测量集成电路 74LS00 逻辑门的传输延迟时间 t
![image.png](./assets/1603640337635-b01c93bb-147d-4669-b01a-3862636c54c9.png)
图 8~10    测量集成电路 74LS00 逻辑门的传输延迟时间 t 的接线和部分结果

示波器读数 ![](https://cdn.nlark.com/yuque/__latex/6e53054830a75016b4863d77be5a5776.svg#card=math&code=T%20%3D%205.0%20%5Ctext%7B%20Div%7D%5Ctimes%2020.00%20%5Ctext%7B%20ns%2FDiv%7D%20%3D%20100.00%5Ctext%7B%20ns%7D&height=20&width=289)，因此 ![](https://cdn.nlark.com/yuque/__latex/67a3e63d9a327aaccf495b36ff442861.svg#card=math&code=t_%7Bpd%7D%20%3D%20%5Cfrac%7BT%7D6%20%3D%2016.67%5Ctext%7B%20ns%7D&height=37&width=141)。


### 2.4 测量集成电路 CD4001 逻辑门的传输延迟时间 t
![image.png](./assets/1603640275681-10d3c0b6-d520-4448-973f-14558d5aaa3d.png)
图 11~13    测量集成电路 CD4001 逻辑门的传输延迟时间 t 的接线和部分结果

示波器读数 ![](https://cdn.nlark.com/yuque/__latex/396275345099e78353a38c4fa6bbdd0c.svg#card=math&code=T%20%3D%206.0%20%5Ctext%7B%20Div%7D%5Ctimes%2050.00%20%5Ctext%7B%20ns%2FDiv%7D%20%3D%20300.00%5Ctext%7B%20ns%7D&height=20&width=289)，因此 ![](https://cdn.nlark.com/yuque/__latex/a6c9785eeaa5c0a198ae289cab9f43a8.svg#card=math&code=t_%7Bpd%7D%20%3D%20%5Cfrac%7BT%7D6%20%3D%2050.00%5Ctext%7B%20ns%7D&height=37&width=141)。


### 2.5 测量集成电路 74LS00 传输特性与开关门电平 V和 V
![image.png](./assets/1603639971873-266aa751-492b-4e44-a447-60e0a00e712f.png)
图 14~19    测量集成电路 74LS00 传输特性与开关门电平 V 和 V 的接线和部分结果

| Vi/V | Vo/V |
| :---: | :---: |
| 0.11 | 4.83 |
| 0.2 | 4.83 |
| 0.3 | 4.83 |
| 0.5 | 4.82 |
| 0.7 | 4.82 |
| 0.9 | 4.82 |
| 1.5 | 4.81 |
| 2.1 | 4.81 |
| 2.2 | 4.8 |
| 2.3 | 4.57 |
| 2.4 | 3.08 |
| 2.5 | 2.98 |
| 2.6 | 2.93 |
| 2.7 | 2.85 |
| 2.8 | 2.79 |
| 2.9 | 2.7 |
| 3 | 2.6 |
| 3.09 | 2.58 |
| 3.17 | 2.51 |
| 3.24 | 0 |
| 3.4 | 0 |
| 3.5 | 0 |
| 3.6 | 0 |
| 3.71 | 0 |
| 4 | 0 |

表 3    集成电路 74LS00 传输特性数据记录表
![image.png](./assets/1603639837967-fb0d6cb2-df25-462e-92d2-509b7f24de77.png)
图 20    集成电路 74LS00 传输特性数据折线图

由图表可知，关门电平 V = 2.30 V，开门电平 V = 3.22 V。


## 3 讨论与心得
本次实验中部分项目误差较大，经讨论后发现这是较为普遍的现象，这可能是仪器的限制导致的。<br />经过本次实验，我对集成电路的一些特性和对集成电路的使用有了更深的了解，同时根据所学的组合电路相关知识对其进行了分析，巩固了这方面的知识。


# 实验四 - EDA 实验平台与实验环境运用
学生姓名：解雲暄                          专业：信息安全                           学号：3190105871      <br />同组学生姓名：无                          指导老师：洪奇军      <br />实验地点：紫金港东四 - 509          实验日期：2020 年 10 月 12 日

## 1 用 Verilog 语言描述电路逻辑功能

### 1.1 建立工程
如图，在 File 中选择 New Project 建立一个新工程。填写 `Name` 字段后路径和工作路径将自动填写好，也可以自己重新选择。 `Top-level Source Type` 选择 `HDL` 。<br />这里给工程命名为 LampCtrl-HDL，使用了默认的路径。
![image.png](./assets/1603607753108-2ad7df37-a747-4fc0-807e-701e0fddd1b5.png)
图 1    建立工程

点击 Next，将设置配置如下：
![image.png](./assets/1603607729389-227bee01-9ee9-4b43-bec1-d632949964c4.png)
图 2    工程设置


### 1.2 代码及综合
在左上角 hierarchy（文件结构）窗口单击右键看到如图 3 左侧的菜单，选择 New Source 建立一个新的文件。<br />在如图 3 右侧的弹出窗口中选择 Verilog Module（Verilog 模块），命名。这里起名为 LampCtrl。
![image.png](./assets/1603610421051-0598a5fe-ff78-4ae4-b2e5-16be76cf4205.png)
图 3    新建 Verilog 模块源代码<br /> <br />在编辑器中编辑如下代码：
```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    15:46:23 10/19/2020 
// Design Name: 
// Module Name:    LampCtrl 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module LampCtrl(
	input wire clk, 
  input wire S1, 
	input wire S2, 
	input wire S3,
	output wire F
	);

	parameter C_NUM = 8;
	parameter C_MAX = 8'hFFF_FFFF;

	reg [C_NUM-1:0] count;
	wire [C_NUM-1:0] c_next;
	
	initial begin	//初始化
   	count = C_MAX;
	end
	
	assign w=S1^S2^S3; 
	
	assign F = ((count < C_MAX) ? 1'b1 : 1'b0);

	always@(posedge clk)
	begin
		if(w == 1'b1)
			count = 0;
		else if(count < C_MAX)
			count = c_next;
	end
	
	assign c_next = count + 1'b1;
endmodule
```
![image.png](./assets/1603612145365-faf34b2b-7d2a-445e-8572-8f4a08ade7fb.png)
图 4    代码编辑

在左下角 Process 窗口内选择 Synthesis XST - Check Syntax 检查语法；通过后使用 View RTL Schematic 查看 RTL 原理图。如图 5，直接点击 OK；图 6 直接将 LampCtrl 加入选中元素，点击 Create Schematic 开始生成。<br />图 7 所示是生成的结果，这里直接将这个模块生成了一个器件。双击该器件，可以看到其内部门结构，如图 8 所示。<br />经验证，图 8 所示的电路与设计的电路匹配。这说明代码没有出现错误。

 ![image.png](./assets/1603613384057-c74af219-7a92-4196-9a85-e9ccd7131548.png)
![image.png](./assets/1603613755633-fcd46493-c93c-4418-a205-ff580dc04462.png)
![image.png](./assets/1603613759133-bbcaf6f6-120a-41f7-9248-4b905d241842.png)
![image.png](./assets/1603613762559-68e0d41b-00b1-4b0e-8c80-5cb2027acbf7.png)
图 5~8    查看 RTL 原理图


### 1.3 建立基准测试波形文件并仿真
在 Sources 窗口空白处的右键菜单中选择 New Source；然后在新建源文件向导中选择源类型为：Verilog Test Fixture，输入文件名 LampCtrl_sim，并勾选 Add to Project。<br />点击 Finish 进入 LampCtrl_sim.v 编辑窗口。

![image.png](./assets/1603633499371-e6d35e6d-6db5-4d1f-b464-884d4a61ef98.png)
图 9    新建基准测试波形文件

要在文件结构（Hierarchy）中找到波形文件，需要将 View 由 Implementation 改为 Simulation（如图 10 中红框所示）。
![image.png](./assets/1603633571922-49243ada-8b90-408c-876f-e55ba0066d34.png)
图 10    文件结构的 Implementation 和 Simulation

在编辑器中输入如下代码：
```verilog
`timescale 1ns / 1ps

////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:   15:54:10 10/19/2020
// Design Name:   LampCtrl
// Module Name:   D:/SaltyfishXuan/LampCtrl_HDL/LampCtrl_sim.v
// Project Name:  LampCtrl_HDL
// Target Device:  
// Tool versions:  
// Description: 
//
// Verilog Test Fixture created by ISE for module: LampCtrl
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////

module LampCtrl_sim;

	// Inputs
	reg clk;
	reg S1;
	reg S2;
	reg S3;

	// Outputs
	wire F;

	// Instantiate the Unit Under Test (UUT)
	LampCtrl uut (
		.clk(clk), 
		.S1(S1), 
		.S2(S2), 
		.S3(S3), 
		.F(F)
	);

// clk
 	always begin
		#10 clk = 0;
		#10 clk = 1;
	end
      
	initial begin
		// Initialize Inputs
		clk = 0;
		S1 = 0;
		S2 = 0;
		S3 = 0;

		// Wait 100 ns for global reset to finish
		#100;
        
		// Add stimulus here
		S1 = 1;	
		#20 S1 = 0;
		#6000 S2 = 1;   //#2^8=256*20=5120
		#20 S2 = 0;
		#6000 S3 = 1;
		#20 S3 = 0;
		#6000;
	end
      
endmodule
```

在 Processes 窗口中点击 Behavioral Check Syntax，进行检查；检查通过后双击 Simulate Behavioral Model，会打开模拟程序 ISim。<br />形成的波形如图 12 所示。

![image.png](./assets/1603633771623-74d98e5d-9142-4894-b31d-585f8692b328.png)
图 11    检查和波形生成
![image.png](./assets/1603634005682-60a78870-e560-4eea-aab6-c796850574be.png)
图 12    生成的波形


### 1.4 建立用户时序约束并为模块的端口指定引脚分配 
New Source，选择类型为 Implementation Constraints File，命名为 K7，勾选 Add to project。确认后建立文件 K7.ucf。
![image.png](./assets/1603634127239-21c862c1-3a6e-4b91-a02f-8dab83903d70.png)
图 13    建立引脚约束文件

输入配置文件：
```systemverilog
NET"clk"LOC = AC18 | IOSTANDARD=LVCMOS18 ; 
NET"S1"LOC = AA10 | IOSTANDARD=LVCMOS15;
NET"S2"LOC = AB10 | IOSTANDARD=LVCMOS15;
NET"S3"LOC = AA13 | IOSTANDARD=LVCMOS15;
NET"F"LOC = AF24 | IOSTANDARD=LVCMOS33 ;#D8
```
另外，为了与实验室所用实验版相匹配，需要将 LampCtrl.v 中的计数器改为 28 位，即将
```verilog
parameter C_NUM = 8;
parameter C_MAX = 8'hFFF_FFFF;
```
改为
```verilog
parameter C_NUM = 28;
parameter C_MAX = 28'hFFF_FFFF;
```
然后选中 LampCtrl.v，在 Process 框中双击 Synthesize - XST：
![image.png](./assets/1603635152806-ed29a6fb-0dc0-4f09-9b2e-25568125d041.png)
图 14    Synthesize - XST

成功后，双击 Implement Design：
![image.png](./assets/1603635287586-48c099e4-03e0-471b-8f53-b5c13b035aa8.png)
图 15    Implement Design

然后双击 Generate Programming File，生成 bit 文件：
![image.png](./assets/1603635386520-7c2c15ca-f697-4e28-8345-be11457abb86.png)
图 16    Generate Programming File


### 1.5 下载到 sword 板
续上节，在 Configure Target Device 中双击 Manage Configuration Project (iMPACT) ，出现如图 18 所示的 iMPACT 窗口。
![image.png](./assets/1603635729319-83cc1c3b-54cc-44b5-a1e3-027f28513ffa.png)
图 17~18    Manage Configuration Project (iMPACT)

双击 Boundary Scan，在右侧白框中右键单击，选择 Initialize Chain，系统自动查找已连接在电脑上的开发	平台 JTAG 下载链接。<br />下来出现 Assign Configuration Files 对话框。这时从文件列表中选择 bit 文件，将会为 JTAG chain 上的xc7k160t 设备指定配置文件；在弹出的 Attach SPI or PRI PROM 对话框弹出，点击 NO 按钮；在弹出的“Device Programming Property 对话框，选择 OK 按钮即可。<br />右键点击 xc7k160t 设备图标，选择菜单项 Program 后即可对硬件设备进行下载编程。
![image.png](./assets/1603636590692-23714cb4-eed4-45e4-a42e-d3b9712472fb.png)
图 19    下载到 sword 板

经过验证，符合要求。
![image.png](./assets/1603636798440-0e6b6dbe-d74c-4e98-9fc7-298ba84dc812.png)
图 20    sword 板上的试验


## 2 讨论与心得
通过本次实验，我基本了解了 Verilog 语言的基本语法和将其下载到 sword 板上运行的全过程。这为之后的实验打下了基础。<br />以图形方式输入逻辑功能描述会在实验 5 中使用，在此便不再赘述。<br />本次实验过程中遇到的一些问题都来源于直接复制代码：实际上代码中一些地方是要根据自己的程序做更改的。因此，在使用代码时应当理解其含义再使用，这有助于减少错误，并更好地理解代码的含义。
