TimeQuest Timing Analyzer report for Controller
Mon Apr 14 03:51:27 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'UART:TRANSMIT|tx_clk_tick'
 13. Setup: 'RST'
 14. Hold: 'RST'
 15. Hold: 'UART:TRANSMIT|tx_clk_tick'
 16. Hold: 'CLK'
 17. Recovery: 'UART:TRANSMIT|tx_clk_tick'
 18. Recovery: 'CLK'
 19. Removal: 'CLK'
 20. Removal: 'UART:TRANSMIT|tx_clk_tick'
 21. Minimum Pulse Width: 'CLK'
 22. Minimum Pulse Width: 'RST'
 23. Minimum Pulse Width: 'UART:TRANSMIT|tx_clk_tick'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Setup Transfers
 29. Hold Transfers
 30. Recovery Transfers
 31. Removal Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Controller                                         ;
; Device Family      ; MAX V                                              ;
; Device Name        ; 5M240ZM68C4                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                       ;
; RST                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RST }                       ;
; UART:TRANSMIT|tx_clk_tick ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:TRANSMIT|tx_clk_tick } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------+
; Fmax Summary                                                    ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 31.85 MHz  ; 31.85 MHz       ; CLK                       ;      ;
; 143.74 MHz ; 143.74 MHz      ; UART:TRANSMIT|tx_clk_tick ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Setup Summary                                       ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; CLK                       ; -30.397 ; -1262.348     ;
; UART:TRANSMIT|tx_clk_tick ; -9.538  ; -28.617       ;
; RST                       ; 0.268   ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Hold Summary                                       ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; RST                       ; -1.918 ; -15.065       ;
; UART:TRANSMIT|tx_clk_tick ; 1.275  ; 0.000         ;
; CLK                       ; 2.260  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Recovery Summary                                   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; UART:TRANSMIT|tx_clk_tick ; -7.720 ; -44.485       ;
; CLK                       ; -1.621 ; -39.481       ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Removal Summary                                   ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; CLK                       ; 0.797 ; 0.000         ;
; UART:TRANSMIT|tx_clk_tick ; 1.656 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------------------------+
; Minimum Pulse Width Summary                        ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -2.289 ; -2.289        ;
; RST                       ; -2.289 ; -2.289        ;
; UART:TRANSMIT|tx_clk_tick ; 0.247  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                          ;
+---------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -30.397 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.137     ;
; -30.397 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.137     ;
; -30.397 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.137     ;
; -30.349 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.089     ;
; -30.349 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.089     ;
; -30.349 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.089     ;
; -30.349 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.089     ;
; -30.349 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 31.089     ;
; -30.225 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.965     ;
; -30.225 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.965     ;
; -30.225 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.965     ;
; -30.177 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.917     ;
; -30.177 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.917     ;
; -30.177 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.917     ;
; -30.177 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.917     ;
; -30.177 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.917     ;
; -29.995 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.735     ;
; -29.995 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.735     ;
; -29.995 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.735     ;
; -29.947 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.687     ;
; -29.947 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.687     ;
; -29.947 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.687     ;
; -29.947 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.687     ;
; -29.947 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.687     ;
; -29.823 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.563     ;
; -29.823 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.563     ;
; -29.823 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.563     ;
; -29.775 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.515     ;
; -29.775 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.515     ;
; -29.775 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.515     ;
; -29.775 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.515     ;
; -29.775 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.515     ;
; -29.512 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.252     ;
; -29.387 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.127     ;
; -29.340 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.080     ;
; -29.262 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 30.002     ;
; -29.215 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.955     ;
; -29.110 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.850     ;
; -29.090 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.830     ;
; -29.008 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.748     ;
; -29.008 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_y[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.748     ;
; -28.991 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.731     ;
; -28.991 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.731     ;
; -28.991 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.731     ;
; -28.985 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.725     ;
; -28.943 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.683     ;
; -28.943 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.683     ;
; -28.943 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.683     ;
; -28.943 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.683     ;
; -28.943 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_y[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.683     ;
; -28.938 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.678     ;
; -28.860 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.600     ;
; -28.819 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.559     ;
; -28.819 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.559     ;
; -28.819 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.559     ;
; -28.813 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.553     ;
; -28.771 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.511     ;
; -28.771 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.511     ;
; -28.771 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.511     ;
; -28.771 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.511     ;
; -28.771 ; Tracking:POSITION|a_2t[3] ; Tracking:POSITION|a_x[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.511     ;
; -28.696 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.436     ;
; -28.696 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.436     ;
; -28.696 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.436     ;
; -28.688 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_x[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.428     ;
; -28.648 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.388     ;
; -28.648 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.388     ;
; -28.648 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.388     ;
; -28.648 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.388     ;
; -28.648 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_y[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.388     ;
; -28.643 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.383     ;
; -28.643 ; Tracking:POSITION|a_2t[9] ; Tracking:POSITION|a_x[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.383     ;
; -28.606 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.346     ;
; -28.606 ; Tracking:POSITION|a_2t[0] ; Tracking:POSITION|a_y[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.346     ;
; -28.524 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.264     ;
; -28.524 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.264     ;
; -28.524 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.264     ;
; -28.511 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.251     ;
; -28.511 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.251     ;
; -28.511 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.251     ;
; -28.476 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.216     ;
; -28.476 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.216     ;
; -28.476 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.216     ;
; -28.476 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.216     ;
; -28.476 ; Tracking:POSITION|a_2t[4] ; Tracking:POSITION|a_x[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.216     ;
; -28.463 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.203     ;
; -28.463 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.203     ;
; -28.463 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.203     ;
; -28.463 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.203     ;
; -28.463 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_y[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.203     ;
; -28.383 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.123     ;
; -28.383 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.123     ;
; -28.383 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.123     ;
; -28.339 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.079     ;
; -28.339 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.079     ;
; -28.339 ; Tracking:POSITION|a_2t[1] ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.079     ;
; -28.335 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.075     ;
; -28.335 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.075     ;
; -28.335 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.075     ;
; -28.335 ; Tracking:POSITION|a_2t[2] ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 29.075     ;
+---------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'UART:TRANSMIT|tx_clk_tick'                                                                                                                                                                 ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -9.538 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.973     ; 5.805      ;
; -9.436 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.949     ; 5.727      ;
; -9.177 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.970     ; 5.447      ;
; -8.922 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -4.013     ; 5.149      ;
; -8.586 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.951     ; 4.875      ;
; -8.523 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.984     ; 4.779      ;
; -8.517 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -4.016     ; 4.741      ;
; -8.352 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; -3.988     ; 4.604      ;
; -5.957 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 6.697      ;
; -5.776 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 6.516      ;
; -5.547 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 6.287      ;
; -5.438 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 6.178      ;
; -5.366 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 6.106      ;
; -5.028 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 5.768      ;
; -4.985 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 5.725      ;
; -4.575 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 5.315      ;
; -4.425 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 5.165      ;
; -3.656 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 4.396      ;
; -3.575 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 4.315      ;
; -3.473 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 4.213      ;
; -2.778 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 3.518      ;
; -2.678 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 3.418      ;
; -2.673 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 3.413      ;
; -2.655 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 3.395      ;
; -2.646 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 3.386      ;
; -2.162 ; UART:TRANSMIT|TRANSMIT:transmitter|ready    ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 2.902      ;
; -2.124 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 2.864      ;
; -1.876 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 2.616      ;
; -1.875 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 2.615      ;
; -0.609 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 1.349      ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'RST'                                                                                                                          ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.268 ; data[0]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ; CLK          ; RST         ; 0.500        ; 4.128      ; 1.763      ;
; 0.269 ; data[6]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ; CLK          ; RST         ; 0.500        ; 4.093      ; 1.740      ;
; 0.295 ; data[1]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ; CLK          ; RST         ; 0.500        ; 4.114      ; 1.744      ;
; 0.300 ; data[4]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ; CLK          ; RST         ; 0.500        ; 4.095      ; 1.730      ;
; 0.300 ; data[3]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ; CLK          ; RST         ; 0.500        ; 4.132      ; 1.730      ;
; 0.311 ; data[2]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ; CLK          ; RST         ; 0.500        ; 4.117      ; 1.741      ;
; 0.342 ; data[5]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ; CLK          ; RST         ; 0.500        ; 4.157      ; 1.741      ;
; 0.344 ; data[7]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ; CLK          ; RST         ; 0.500        ; 4.160      ; 1.742      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'RST'                                                                                                                            ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.918 ; data[7]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ; CLK          ; RST         ; -0.500       ; 4.160      ; 1.742      ;
; -1.916 ; data[5]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ; CLK          ; RST         ; -0.500       ; 4.157      ; 1.741      ;
; -1.902 ; data[3]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ; CLK          ; RST         ; -0.500       ; 4.132      ; 1.730      ;
; -1.876 ; data[2]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ; CLK          ; RST         ; -0.500       ; 4.117      ; 1.741      ;
; -1.870 ; data[1]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ; CLK          ; RST         ; -0.500       ; 4.114      ; 1.744      ;
; -1.865 ; data[4]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ; CLK          ; RST         ; -0.500       ; 4.095      ; 1.730      ;
; -1.865 ; data[0]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ; CLK          ; RST         ; -0.500       ; 4.128      ; 1.763      ;
; -1.853 ; data[6]   ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ; CLK          ; RST         ; -0.500       ; 4.093      ; 1.740      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'UART:TRANSMIT|tx_clk_tick'                                                                                                                                                                  ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.275  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 1.349      ;
; 2.541  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 2.615      ;
; 2.542  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 2.616      ;
; 2.790  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 2.864      ;
; 2.828  ; UART:TRANSMIT|TRANSMIT:transmitter|ready    ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 2.902      ;
; 3.312  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 3.386      ;
; 3.321  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 3.395      ;
; 3.339  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 3.413      ;
; 3.344  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 3.418      ;
; 3.444  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 3.518      ;
; 4.139  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 4.213      ;
; 4.241  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 4.315      ;
; 4.322  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 4.396      ;
; 4.565  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 4.639      ;
; 4.812  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 4.886      ;
; 5.091  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 5.165      ;
; 5.133  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 5.207      ;
; 5.241  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 5.315      ;
; 5.476  ; UART:TRANSMIT|TRANSMIT:transmitter|step[3]  ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 5.550      ;
; 5.694  ; UART:TRANSMIT|TRANSMIT:transmitter|step[0]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 5.768      ;
; 6.032  ; UART:TRANSMIT|TRANSMIT:transmitter|step[1]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 6.106      ;
; 6.213  ; UART:TRANSMIT|TRANSMIT:transmitter|step[2]  ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 6.287      ;
; 9.018  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.988     ; 4.604      ;
; 9.183  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -4.016     ; 4.741      ;
; 9.189  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.984     ; 4.779      ;
; 9.252  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.951     ; 4.875      ;
; 9.588  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -4.013     ; 5.149      ;
; 9.843  ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.970     ; 5.447      ;
; 10.102 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.949     ; 5.727      ;
; 10.204 ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; -3.973     ; 5.805      ;
+--------+---------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                             ;
+-------+-------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 2.260 ; Tracking:POSITION|a_y[7]      ; latch[7]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.334      ;
; 2.298 ; Tracking:POSITION|r_lck       ; Tracking:POSITION|l_lck   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.372      ;
; 2.327 ; \process_1:state[2]           ; \process_1:state[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.401      ;
; 2.332 ; \process_1:state[2]           ; \process_1:state[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.406      ;
; 2.335 ; \process_1:state[2]           ; wr_buff                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.409      ;
; 2.391 ; Tracking:POSITION|a_x[11]     ; latch[11]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.465      ;
; 2.438 ; Tracking:POSITION|a_y[8]      ; latch[8]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.485 ; UART:TRANSMIT|tx_clk_count[2] ; UART:TRANSMIT|tx_clk_tick ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.559      ;
; 2.551 ; \process_1:state[1]           ; \process_1:state[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.625      ;
; 2.556 ; \process_1:state[1]           ; wr_buff                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.630      ;
; 2.563 ; \process_1:state[1]           ; \process_1:state[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.637      ;
; 2.674 ; Tracking:POSITION|a_y[13]     ; latch[13]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.748      ;
; 2.696 ; UART:TRANSMIT|tx_clk_count[1] ; UART:TRANSMIT|tx_clk_tick ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.770      ;
; 2.803 ; Tracking:POSITION|a_2t[9]     ; Tracking:POSITION|a_2t[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.877      ;
; 2.803 ; Tracking:POSITION|a_2t[0]     ; Tracking:POSITION|a_2t[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.877      ;
; 2.805 ; Tracking:POSITION|a_x[9]      ; latch[9]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.879      ;
; 2.814 ; Tracking:POSITION|a_y[14]     ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.888      ;
; 2.814 ; Tracking:POSITION|a_x[6]      ; Tracking:POSITION|a_x[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.888      ;
; 2.823 ; Tracking:POSITION|a_x[4]      ; Tracking:POSITION|a_x[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.897      ;
; 2.841 ; Tracking:POSITION|a_x[14]     ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.915      ;
; 2.916 ; \process_1:state[2]           ; latch[10]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.990      ;
; 2.918 ; \process_1:state[2]           ; latch[1]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.992      ;
; 2.920 ; \process_1:state[2]           ; latch[6]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.994      ;
; 2.926 ; \process_1:state[2]           ; latch[4]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.000      ;
; 2.938 ; Tracking:POSITION|a_y[5]      ; Tracking:POSITION|a_y[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.012      ;
; 2.938 ; Tracking:POSITION|a_y[2]      ; Tracking:POSITION|a_y[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.012      ;
; 2.938 ; Tracking:POSITION|a_2t[8]     ; Tracking:POSITION|a_2t[8] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.012      ;
; 2.938 ; Tracking:POSITION|a_2t[3]     ; Tracking:POSITION|a_2t[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.012      ;
; 2.939 ; Tracking:POSITION|a_x[10]     ; Tracking:POSITION|a_x[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.013      ;
; 2.939 ; Tracking:POSITION|a_y[3]      ; Tracking:POSITION|a_y[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.013      ;
; 2.948 ; Tracking:POSITION|a_y[12]     ; Tracking:POSITION|a_y[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.022      ;
; 2.948 ; Tracking:POSITION|a_x[12]     ; Tracking:POSITION|a_x[12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.022      ;
; 2.948 ; Tracking:POSITION|a_x[2]      ; Tracking:POSITION|a_x[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.022      ;
; 2.948 ; Tracking:POSITION|a_2t[5]     ; Tracking:POSITION|a_2t[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.022      ;
; 2.949 ; Tracking:POSITION|a_y[11]     ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_y[13]     ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_x[11]     ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_x[13]     ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_x[1]      ; Tracking:POSITION|a_x[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_y[10]     ; Tracking:POSITION|a_y[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_x[3]      ; Tracking:POSITION|a_x[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_2t[4]     ; Tracking:POSITION|a_2t[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.949 ; Tracking:POSITION|a_2t[6]     ; Tracking:POSITION|a_2t[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.023      ;
; 2.973 ; Tracking:POSITION|l_lck       ; Tracking:POSITION|l_lck   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.047      ;
; 3.010 ; \process_1:state[0]           ; \process_1:state[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.084      ;
; 3.011 ; \process_1:state[0]           ; \process_1:state[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.085      ;
; 3.013 ; \process_1:state[0]           ; wr_buff                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.087      ;
; 3.014 ; \process_1:state[0]           ; \process_1:state[1]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.088      ;
; 3.130 ; Tracking:POSITION|r_lck       ; Tracking:POSITION|a_2t[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.204      ;
; 3.229 ; UART:TRANSMIT|tx_clk_count[4] ; UART:TRANSMIT|tx_clk_tick ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.303      ;
; 3.237 ; Tracking:POSITION|a_x[14]     ; latch[14]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.311      ;
; 3.238 ; latch[2]                      ; data[2]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.312      ;
; 3.310 ; \process_1:state[2]           ; latch[7]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.384      ;
; 3.351 ; Tracking:POSITION|a_x[9]      ; Tracking:POSITION|a_x[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.425      ;
; 3.356 ; Tracking:POSITION|a_x[12]     ; latch[12]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.430      ;
; 3.361 ; Tracking:POSITION|a_y[4]      ; latch[4]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.435      ;
; 3.373 ; Tracking:POSITION|a_y[4]      ; Tracking:POSITION|a_y[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.447      ;
; 3.373 ; Tracking:POSITION|a_y[9]      ; Tracking:POSITION|a_y[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.447      ;
; 3.376 ; Tracking:POSITION|a_2t[7]     ; Tracking:POSITION|a_2t[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.450      ;
; 3.379 ; \process_1:state[1]           ; \process_1:state[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.453      ;
; 3.401 ; latch[14]                     ; data[6]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.475      ;
; 3.403 ; UART:TRANSMIT|tx_clk_count[0] ; UART:TRANSMIT|tx_clk_tick ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.477      ;
; 3.413 ; Tracking:POSITION|a_y[3]      ; latch[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.487      ;
; 3.434 ; latch[12]                     ; data[4]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.508      ;
; 3.452 ; Tracking:POSITION|a_y[14]     ; latch[14]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.526      ;
; 3.480 ; Tracking:POSITION|a_y[11]     ; latch[11]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.554      ;
; 3.524 ; Tracking:POSITION|a_2t[0]     ; Tracking:POSITION|a_2t[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.598      ;
; 3.531 ; Tracking:POSITION|a_x[2]      ; latch[2]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.605      ;
; 3.544 ; Tracking:POSITION|a_x[4]      ; Tracking:POSITION|a_x[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.618      ;
; 3.552 ; latch[10]                     ; data[2]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.626      ;
; 3.572 ; Tracking:POSITION|a_y[5]      ; latch[5]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.646      ;
; 3.607 ; \process_1:state[2]           ; latch[5]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.681      ;
; 3.607 ; \process_1:state[2]           ; latch[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.681      ;
; 3.637 ; Tracking:POSITION|a_2t[0]     ; Tracking:POSITION|a_2t[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.711      ;
; 3.651 ; data[7]                       ; data[7]                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.725      ;
; 3.657 ; Tracking:POSITION|a_x[4]      ; Tracking:POSITION|a_x[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.731      ;
; 3.713 ; Tracking:POSITION|a_y[9]      ; latch[9]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.787      ;
; 3.724 ; UART:TRANSMIT|tx_clk_count[9] ; UART:TRANSMIT|tx_clk_tick ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.798      ;
; 3.750 ; Tracking:POSITION|a_2t[0]     ; Tracking:POSITION|a_2t[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.824      ;
; 3.803 ; Tracking:POSITION|a_y[5]      ; Tracking:POSITION|a_y[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.877      ;
; 3.803 ; Tracking:POSITION|a_y[2]      ; Tracking:POSITION|a_y[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.877      ;
; 3.803 ; Tracking:POSITION|a_2t[8]     ; Tracking:POSITION|a_2t[9] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.877      ;
; 3.803 ; Tracking:POSITION|a_2t[3]     ; Tracking:POSITION|a_2t[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.877      ;
; 3.804 ; Tracking:POSITION|a_x[10]     ; Tracking:POSITION|a_x[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.878      ;
; 3.804 ; Tracking:POSITION|a_y[3]      ; Tracking:POSITION|a_y[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.878      ;
; 3.813 ; Tracking:POSITION|a_y[12]     ; Tracking:POSITION|a_y[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.887      ;
; 3.813 ; Tracking:POSITION|a_x[12]     ; Tracking:POSITION|a_x[13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.887      ;
; 3.813 ; Tracking:POSITION|a_x[2]      ; Tracking:POSITION|a_x[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.887      ;
; 3.813 ; Tracking:POSITION|a_2t[5]     ; Tracking:POSITION|a_2t[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.887      ;
; 3.814 ; Tracking:POSITION|a_y[13]     ; Tracking:POSITION|a_y[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.814 ; Tracking:POSITION|a_x[13]     ; Tracking:POSITION|a_x[14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.814 ; Tracking:POSITION|a_y[10]     ; Tracking:POSITION|a_y[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.814 ; Tracking:POSITION|a_x[3]      ; Tracking:POSITION|a_x[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.814 ; Tracking:POSITION|a_2t[6]     ; Tracking:POSITION|a_2t[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.888      ;
; 3.847 ; \process_1:state[2]           ; latch[14]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.921      ;
; 3.848 ; \process_1:state[2]           ; latch[12]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.922      ;
; 3.863 ; Tracking:POSITION|a_2t[0]     ; Tracking:POSITION|a_2t[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.937      ;
; 3.889 ; Tracking:POSITION|a_y[12]     ; latch[12]                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.963      ;
; 3.916 ; Tracking:POSITION|a_y[2]      ; Tracking:POSITION|a_y[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.990      ;
; 3.917 ; Tracking:POSITION|a_y[3]      ; Tracking:POSITION|a_y[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.991      ;
+-------+-------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'UART:TRANSMIT|tx_clk_tick'                                                                                                                                                             ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -7.720 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.460      ;
; -7.539 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.279      ;
; -7.399 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.139      ;
; -7.399 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.139      ;
; -7.399 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.139      ;
; -7.284 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.024      ;
; -7.284 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 8.024      ;
; -7.218 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.958      ;
; -7.218 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.958      ;
; -7.218 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.958      ;
; -7.201 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.941      ;
; -7.103 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.843      ;
; -7.103 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.843      ;
; -6.880 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.620      ;
; -6.880 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.620      ;
; -6.880 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.620      ;
; -6.765 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.505      ;
; -6.765 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.505      ;
; -6.748 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.488      ;
; -6.427 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.167      ;
; -6.427 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.167      ;
; -6.427 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.167      ;
; -6.314 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 7.198      ;
; -6.312 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.052      ;
; -6.312 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.000      ; 7.052      ;
; -6.174 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 7.058      ;
; -6.174 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 7.058      ;
; -6.174 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 7.058      ;
; -5.878 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 6.762      ;
; -5.878 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 0.144      ; 6.762      ;
; -3.508 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 7.608      ;
; -3.508 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 7.608      ;
; -3.508 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 7.608      ;
; -3.317 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 7.417      ;
; -3.008 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 7.608      ;
; -3.008 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 7.608      ;
; -3.008 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 7.608      ;
; -2.881 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 6.981      ;
; -2.881 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.500        ; 3.860      ; 6.981      ;
; -2.817 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 7.417      ;
; -2.381 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 6.981      ;
; -2.381 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 1.000        ; 3.860      ; 6.981      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'CLK'                                                                                                           ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.621 ; RST       ; wr                             ; RST          ; CLK         ; 0.500        ; 3.716      ; 5.577      ;
; -1.121 ; RST       ; wr                             ; RST          ; CLK         ; 1.000        ; 3.716      ; 5.577      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_tick      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; \process_1:state[1]            ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; \process_1:state[0]            ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; wr_buff                        ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; \process_1:state[2]            ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[12] ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[10] ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[11] ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[0]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[6]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[8]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[7]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[9]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[1]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[4]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[5]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[3]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; UART:TRANSMIT|tx_clk_count[2]  ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[14]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[14]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[6]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[6]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[11]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[13]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[11]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[13]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[1]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[5]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[1]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[5]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[7]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[7]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[12]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[12]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[4]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[4]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[10]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[10]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[2]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[2]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[9]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[9]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[3]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[3]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[8]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[8]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_y[0]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_x[0]       ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|r_lck        ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|l_lck        ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[9]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[2]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[4]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[5]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[7]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[0]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[1]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[8]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[6]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.631 ; RST       ; Tracking:POSITION|a_2t[3]      ; RST          ; CLK         ; 0.500        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_tick      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; \process_1:state[1]            ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; \process_1:state[0]            ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; wr_buff                        ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; \process_1:state[2]            ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[12] ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[10] ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[11] ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[0]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[6]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[8]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[7]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[9]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[1]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[4]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[5]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[3]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; UART:TRANSMIT|tx_clk_count[2]  ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[14]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[14]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[6]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[6]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[11]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[13]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[11]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[13]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[1]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[5]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[1]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[5]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[7]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[7]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[12]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[12]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[4]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[4]       ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_y[10]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
; -0.131 ; RST       ; Tracking:POSITION|a_x[10]      ; RST          ; CLK         ; 1.000        ; 3.716      ; 4.587      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Removal: 'CLK'                                                                                                           ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_tick      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; \process_1:state[1]            ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; \process_1:state[0]            ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; wr_buff                        ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; \process_1:state[2]            ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[12] ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[10] ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[11] ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[0]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[6]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[8]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[7]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[9]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[1]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[4]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[5]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[3]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; UART:TRANSMIT|tx_clk_count[2]  ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[14]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[14]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[6]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[6]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[11]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[13]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[11]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[13]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[1]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[5]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[1]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[5]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[7]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[7]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[12]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[12]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[4]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[4]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[10]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[10]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[2]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[2]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[9]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[9]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[3]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[3]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[8]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[8]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_y[0]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_x[0]       ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|r_lck        ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|l_lck        ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[9]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[2]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[4]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[5]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[7]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[0]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[1]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[8]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[6]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 0.797 ; RST       ; Tracking:POSITION|a_2t[3]      ; RST          ; CLK         ; 0.000        ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_tick      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; \process_1:state[1]            ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; \process_1:state[0]            ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; wr_buff                        ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; \process_1:state[2]            ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[12] ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[10] ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[11] ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[0]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[6]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[8]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[7]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[9]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[1]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[4]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[5]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[3]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; UART:TRANSMIT|tx_clk_count[2]  ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[14]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[14]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[6]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[6]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[11]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[13]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[11]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[13]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[1]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[5]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[1]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[5]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[7]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[7]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[12]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[12]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[4]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[4]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[10]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[10]      ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_y[2]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
; 1.297 ; RST       ; Tracking:POSITION|a_x[2]       ; RST          ; CLK         ; -0.500       ; 3.716      ; 4.587      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'UART:TRANSMIT|tx_clk_tick'                                                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.656 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 5.590      ;
; 1.685 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 5.619      ;
; 1.685 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 5.619      ;
; 2.156 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 5.590      ;
; 2.185 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 5.619      ;
; 2.185 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 5.619      ;
; 3.047 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 6.981      ;
; 3.047 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 6.981      ;
; 3.483 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 3.860      ; 7.417      ;
; 3.547 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 6.981      ;
; 3.547 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 6.981      ;
; 3.983 ; RST                                        ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; RST                       ; UART:TRANSMIT|tx_clk_tick ; -0.500       ; 3.860      ; 7.417      ;
; 6.544 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 6.762      ;
; 6.544 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 6.762      ;
; 6.840 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 7.058      ;
; 6.840 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 7.058      ;
; 6.840 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 7.058      ;
; 6.978 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.052      ;
; 6.978 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.052      ;
; 6.980 ; wr                                         ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.144      ; 7.198      ;
; 7.093 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.167      ;
; 7.093 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.167      ;
; 7.093 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.167      ;
; 7.414 ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.488      ;
; 7.431 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.505      ;
; 7.431 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.505      ;
; 7.546 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.620      ;
; 7.546 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.620      ;
; 7.546 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.620      ;
; 7.769 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.843      ;
; 7.769 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.843      ;
; 7.867 ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.941      ;
; 7.884 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.958      ;
; 7.884 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.958      ;
; 7.884 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 7.958      ;
; 7.950 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.024      ;
; 7.950 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.024      ;
; 8.065 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.139      ;
; 8.065 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.139      ;
; 8.065 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.139      ;
; 8.205 ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.279      ;
; 8.386 ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 0.000        ; 0.000      ; 8.460      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                            ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[0]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[0]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[1]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[1]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[2]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[2]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[3]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[3]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[4]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[4]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[5]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[5]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[6]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[6]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[7]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[7]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[8]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[8]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_2t[9]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_2t[9]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[0]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[0]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[10]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[10]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[11]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[11]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[12]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[12]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[13]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[13]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[14]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[14]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[1]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[1]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[2]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[2]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[3]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[3]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[4]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[4]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[5]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[5]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[6]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[6]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[7]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[7]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[8]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[8]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_x[9]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_x[9]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[0]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[0]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[10]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[10]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[11]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[11]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[12]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[12]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[13]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[13]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[14]      ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[14]      ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[1]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[1]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[2]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[2]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[3]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[3]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[4]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[4]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[5]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[5]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[6]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[6]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[7]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[7]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[8]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[8]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|a_y[9]       ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|a_y[9]       ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|l_lck        ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|l_lck        ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; Tracking:POSITION|r_lck        ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; Tracking:POSITION|r_lck        ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[0]  ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[0]  ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[10] ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[10] ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[11] ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[11] ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[12] ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[12] ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[1]  ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[1]  ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[2]  ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[2]  ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[3]  ;
; 0.247  ; 0.500        ; 0.253          ; Low Pulse Width  ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[3]  ;
; 0.247  ; 0.500        ; 0.253          ; High Pulse Width ; CLK   ; Rise       ; UART:TRANSMIT|tx_clk_count[4]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RST'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; RST   ; Rise       ; RST                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; RST|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; RST|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[0]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[0]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[1]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[1]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[2]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[2]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[3]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[3]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[4]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[4]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[5]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[5]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[6]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[6]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|latch[7]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|latch[7]|datab         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|ready~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|ready~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Rise       ; TRANSMIT|transmitter|ready~0|datab          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Rise       ; TRANSMIT|transmitter|ready~0|datab          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[6] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RST   ; Fall       ; UART:TRANSMIT|TRANSMIT:transmitter|latch[7] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UART:TRANSMIT|tx_clk_tick'                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|TX      ;
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|ready   ;
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[0] ;
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[1] ;
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[2] ;
; 0.247 ; 0.500        ; 0.253          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ;
; 0.247 ; 0.500        ; 0.253          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; UART:TRANSMIT|TRANSMIT:transmitter|step[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|TX|clk                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|ready|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[0]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[1]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[2]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|transmitter|step[3]|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|tx_clk_tick|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:TRANSMIT|tx_clk_tick ; Rise       ; TRANSMIT|tx_clk_tick|regout                ;
+-------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ENC_L     ; CLK        ; 9.786 ; 9.786 ; Rise       ; CLK             ;
; ENC_R     ; CLK        ; 6.821 ; 6.821 ; Rise       ; CLK             ;
; RST       ; CLK        ; 6.690 ; 6.690 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ENC_L     ; CLK        ; -5.352 ; -5.352 ; Rise       ; CLK             ;
; ENC_R     ; CLK        ; -2.001 ; -2.001 ; Rise       ; CLK             ;
; RST       ; CLK        ; -4.760 ; -4.760 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; TX        ; UART:TRANSMIT|tx_clk_tick ; 8.461 ; 8.461 ; Rise       ; UART:TRANSMIT|tx_clk_tick ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; TX        ; UART:TRANSMIT|tx_clk_tick ; 8.461 ; 8.461 ; Rise       ; UART:TRANSMIT|tx_clk_tick ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 20655230 ; 0        ; 0        ; 0        ;
; RST                       ; CLK                       ; 23       ; 23       ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; CLK                       ; 28       ; 0        ; 0        ; 0        ;
; CLK                       ; RST                       ; 0        ; 0        ; 8        ; 0        ;
; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0        ; 8        ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 38       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 20655230 ; 0        ; 0        ; 0        ;
; RST                       ; CLK                       ; 23       ; 23       ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; CLK                       ; 28       ; 0        ; 0        ; 0        ;
; CLK                       ; RST                       ; 0        ; 0        ; 8        ; 0        ;
; RST                       ; UART:TRANSMIT|tx_clk_tick ; 0        ; 8        ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 38       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; RST                       ; CLK                       ; 61       ; 61       ; 0        ; 0        ;
; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; RST                       ; UART:TRANSMIT|tx_clk_tick ; 9        ; 9        ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 24       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                 ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; RST                       ; CLK                       ; 61       ; 61       ; 0        ; 0        ;
; CLK                       ; UART:TRANSMIT|tx_clk_tick ; 6        ; 0        ; 0        ; 0        ;
; RST                       ; UART:TRANSMIT|tx_clk_tick ; 9        ; 9        ; 0        ; 0        ;
; UART:TRANSMIT|tx_clk_tick ; UART:TRANSMIT|tx_clk_tick ; 24       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Apr 14 03:51:25 2014
Info: Command: quartus_sta Controller -c Controller
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART:TRANSMIT|tx_clk_tick UART:TRANSMIT|tx_clk_tick
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name RST RST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -30.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -30.397           -1262.348 CLK 
    Info (332119):    -9.538             -28.617 UART:TRANSMIT|tx_clk_tick 
    Info (332119):     0.268               0.000 RST 
Info (332146): Worst-case hold slack is -1.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.918             -15.065 RST 
    Info (332119):     1.275               0.000 UART:TRANSMIT|tx_clk_tick 
    Info (332119):     2.260               0.000 CLK 
Info (332146): Worst-case recovery slack is -7.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.720             -44.485 UART:TRANSMIT|tx_clk_tick 
    Info (332119):    -1.621             -39.481 CLK 
Info (332146): Worst-case removal slack is 0.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.797               0.000 CLK 
    Info (332119):     1.656               0.000 UART:TRANSMIT|tx_clk_tick 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):    -2.289              -2.289 RST 
    Info (332119):     0.247               0.000 UART:TRANSMIT|tx_clk_tick 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 540 megabytes
    Info: Processing ended: Mon Apr 14 03:51:27 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


