TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 00:20:22 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  33.3%      ;
;     3 processors           ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 71.45 MHz  ; 71.45 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -12.995 ; -1609.666     ;
; clk_rom ; -9.524  ; -186.336      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 0.645 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.055     ;
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.055     ;
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.055     ;
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.055     ;
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.012     ;
; -12.995 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.012     ;
; -12.988 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.021     ;
; -12.981 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.983     ;
; -12.981 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.983     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 14.027     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.027      ; 14.027     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.027      ; 14.027     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.027      ; 14.027     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.984     ;
; -12.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.984     ;
; -12.957 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.993     ;
; -12.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.955     ;
; -12.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.955     ;
; -12.929 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.031     ; 13.934     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.985     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.985     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.985     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.985     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.942     ;
; -12.922 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.942     ;
; -12.915 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.951     ;
; -12.908 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.913     ;
; -12.908 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.913     ;
; -12.898 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.906     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.921     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.921     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.921     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.027      ; 13.921     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.878     ;
; -12.858 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.878     ;
; -12.856 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.864     ;
; -12.851 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.887     ;
; -12.844 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.849     ;
; -12.844 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.031     ; 13.849     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.043      ; 13.920     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.043      ; 13.920     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.043      ; 13.920     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.043      ; 13.920     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.877     ;
; -12.841 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.877     ;
; -12.834 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.016      ; 13.886     ;
; -12.827 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.015     ; 13.848     ;
; -12.827 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.015     ; 13.848     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.798 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.039     ; 13.795     ;
; -12.792 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.800     ;
; -12.785 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 13.768     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.843     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.843     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.843     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.843     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 13.800     ;
; -12.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.019     ; 13.800     ;
; -12.776 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.003     ; 13.809     ;
; -12.775 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.012     ; 13.799     ;
; -12.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.771     ;
; -12.769 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.034     ; 13.771     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.767 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.767     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.051      ; 13.853     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.051      ; 13.853     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.051      ; 13.853     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.051      ; 13.853     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.008      ; 13.810     ;
; -12.766 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.008      ; 13.810     ;
; -12.759 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.050     ; 13.745     ;
; -12.759 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 13.819     ;
; -12.754 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.050     ; 13.740     ;
; -12.752 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.781     ;
; -12.752 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.781     ;
; -12.746 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.027     ; 13.755     ;
; -12.736 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 13.774     ;
; -12.736 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 13.774     ;
; -12.736 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 13.774     ;
; -12.731 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.738     ;
; -12.731 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.738     ;
; -12.731 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.738     ;
; -12.731 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.738     ;
; -12.728 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 13.717     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.725 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 13.725     ;
; -12.717 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.031     ; 13.722     ;
; -12.715 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.727     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.524 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.534     ;
; -9.312 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.322     ;
; -9.287 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.300     ;
; -9.246 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.248     ;
; -9.246 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 10.275     ;
; -9.197 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.207     ;
; -9.158 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 10.187     ;
; -9.073 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.086     ;
; -9.072 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.074     ;
; -9.052 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.076     ;
; -9.034 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.036     ;
; -9.033 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.043     ;
; -9.026 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 10.028     ;
; -9.009 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.014     ;
; -8.985 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.987      ;
; -8.974 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.984      ;
; -8.968 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.989      ;
; -8.965 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.986      ;
; -8.962 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.975      ;
; -8.957 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 10.006     ;
; -8.953 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.982      ;
; -8.948 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.953      ;
; -8.940 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.942      ;
; -8.927 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.935      ;
; -8.926 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.955      ;
; -8.919 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.921      ;
; -8.913 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.926      ;
; -8.912 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 9.961      ;
; -8.897 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.910      ;
; -8.880 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.901      ;
; -8.866 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 9.880      ;
; -8.865 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.870      ;
; -8.860 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.862      ;
; -8.842 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.832      ;
; -8.841 ; regbuf:rgA|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 9.845      ;
; -8.840 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.861      ;
; -8.835 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.840      ;
; -8.829 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.858      ;
; -8.821 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.831      ;
; -8.821 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.860      ;
; -8.820 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.825      ;
; -8.815 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.823      ;
; -8.815 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.828      ;
; -8.814 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.816      ;
; -8.798 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.803      ;
; -8.796 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.809      ;
; -8.795 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.800      ;
; -8.781 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.820      ;
; -8.777 ; reg:pc|sr_out[18]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 9.763      ;
; -8.774 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.790      ;
; -8.773 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.775      ;
; -8.772 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 9.788      ;
; -8.762 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.772      ;
; -8.761 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 9.775      ;
; -8.751 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.780      ;
; -8.748 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.753      ;
; -8.748 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.761      ;
; -8.748 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.769      ;
; -8.745 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.747      ;
; -8.745 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 9.794      ;
; -8.745 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 9.731      ;
; -8.741 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.751      ;
; -8.737 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.750      ;
; -8.734 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.747      ;
; -8.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.730      ;
; -8.713 ; reg:ir|sr_out[15]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.718      ;
; -8.709 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 9.746      ;
; -8.706 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.716      ;
; -8.706 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.727      ;
; -8.703 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.708      ;
; -8.699 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.701      ;
; -8.698 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 9.704      ;
; -8.688 ; reg:pc|sr_out[10]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.098      ; 9.751      ;
; -8.684 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.689      ;
; -8.683 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 9.720      ;
; -8.679 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 9.720      ;
; -8.675 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.696      ;
; -8.669 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.025      ; 9.659      ;
; -8.667 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.696      ;
; -8.663 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 9.676      ;
; -8.662 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.683      ;
; -8.662 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.683      ;
; -8.661 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 9.646      ;
; -8.658 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.660      ;
; -8.655 ; regbuf:rgA|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.665      ;
; -8.649 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 9.649      ;
; -8.647 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.657      ;
; -8.647 ; reg:pc|sr_out[11]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 9.696      ;
; -8.645 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.653      ;
; -8.635 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.640      ;
; -8.634 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 9.675      ;
; -8.631 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 9.641      ;
; -8.626 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 9.663      ;
; -8.621 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.626      ;
; -8.619 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 9.640      ;
; -8.619 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.624      ;
; -8.613 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.615      ;
; -8.608 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.637      ;
; -8.604 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 9.609      ;
; -8.603 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 9.642      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; regbuf:regULA|sr_out[9]                   ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.656 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.658 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.712 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.980      ;
; 0.712 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.721 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.987      ;
; 0.732 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.986      ;
; 0.800 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.805 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.834 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.103      ;
; 0.838 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.858 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.122      ;
; 0.937 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.989 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.257      ;
; 0.997 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.017 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.033      ; 1.316      ;
; 1.044 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.322      ;
; 1.047 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.310      ;
; 1.063 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.325      ;
; 1.066 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.332      ;
; 1.105 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.392      ;
; 1.179 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.016      ; 1.461      ;
; 1.180 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.019     ; 1.427      ;
; 1.186 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.191 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.479      ;
; 1.191 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.462      ;
; 1.197 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.462      ;
; 1.198 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.212 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.216 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.224 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.047     ; 1.445      ;
; 1.257 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.536      ;
; 1.259 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 1.508      ;
; 1.275 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.537      ;
; 1.276 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.563      ;
; 1.280 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.286 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.548      ;
; 1.295 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.574      ;
; 1.329 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.606      ;
; 1.329 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.604      ;
; 1.335 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 1.604      ;
; 1.342 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 1.650      ;
; 1.346 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.054      ; 1.634      ;
; 1.350 ; reg:pc|sr_out[27]                         ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.383 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.670      ;
; 1.390 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.655      ;
; 1.403 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.669      ;
; 1.407 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.673      ;
; 1.409 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.672      ;
; 1.414 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.028      ; 1.676      ;
; 1.415 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 1.660      ;
; 1.416 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.661      ;
; 1.426 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.692      ;
; 1.442 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.017      ; 1.693      ;
; 1.442 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.687      ;
; 1.447 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.040     ; 1.673      ;
; 1.448 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.716      ;
; 1.451 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.040     ; 1.677      ;
; 1.454 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.765      ;
; 1.460 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.748      ;
; 1.464 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.727      ;
; 1.469 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.769      ;
; 1.472 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.043      ; 1.749      ;
; 1.473 ; reg:pc|sr_out[26]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.474 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.497 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.772      ;
; 1.502 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.526 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.785      ;
; 1.532 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.028      ; 1.826      ;
; 1.539 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.798      ;
; 1.548 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.823      ;
; 1.558 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.033      ; 1.825      ;
; 1.572 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.850      ;
; 1.577 ; regbuf:rgA|sr_out[26]                     ; regbuf:regULA|sr_out[26]                                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.841      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.645 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.932      ;
; 0.915 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.191      ;
; 0.920 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.193      ;
; 0.925 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.214      ;
; 0.940 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.216      ;
; 0.971 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.260      ;
; 0.984 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.258      ;
; 1.188 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.485      ;
; 1.189 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.457      ;
; 1.203 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.498      ;
; 1.210 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.505      ;
; 1.214 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.511      ;
; 1.230 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.507      ;
; 1.241 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.541      ;
; 1.259 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.507      ;
; 1.379 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.656      ;
; 1.386 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.709      ;
; 1.426 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.699      ;
; 1.445 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.722      ;
; 1.446 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.743      ;
; 1.453 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.731      ;
; 1.460 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.730      ;
; 1.488 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.797      ;
; 1.503 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.016      ; 1.753      ;
; 1.515 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 1.771      ;
; 1.519 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.816      ;
; 1.521 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.790      ;
; 1.563 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.821      ;
; 1.688 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.957      ;
; 1.754 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.023      ;
; 1.768 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.036      ;
; 1.804 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 2.052      ;
; 1.826 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.080      ;
; 1.850 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.181      ;
; 1.852 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.183      ;
; 1.920 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.251      ;
; 1.938 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.261      ;
; 1.943 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.211      ;
; 1.955 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 2.283      ;
; 1.995 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.273      ;
; 2.085 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.416      ;
; 2.106 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.437      ;
; 2.137 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.410      ;
; 2.137 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.468      ;
; 2.141 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.464      ;
; 2.151 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.482      ;
; 2.161 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.484      ;
; 2.170 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.501      ;
; 2.172 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.503      ;
; 2.184 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.457      ;
; 2.216 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.547      ;
; 2.254 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.532      ;
; 2.332 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.655      ;
; 2.347 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.670      ;
; 2.381 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.679      ;
; 2.391 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.714      ;
; 2.394 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.717      ;
; 2.436 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.759      ;
; 2.446 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.769      ;
; 2.463 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.786      ;
; 2.479 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.802      ;
; 2.590 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 2.900      ;
; 2.601 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.924      ;
; 2.608 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.885      ;
; 2.612 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.943      ;
; 2.623 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.946      ;
; 2.625 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.956      ;
; 2.633 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 2.964      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.507 ; 3.507 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.925 ; -0.925 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.732 ; 18.732 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.763 ; 18.763 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.356 ; 17.356 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.101 ; 17.101 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.962 ; 17.962 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.503 ; 18.503 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.020 ; 19.020 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.762 ; 17.762 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.688 ; 18.688 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.639 ; 18.639 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.756 ; 18.756 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.058 ; 18.058 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[13] ; clk        ; 16.920 ; 16.920 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.236 ; 18.236 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.435 ; 17.435 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.870 ; 18.870 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.773 ; 17.773 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.064 ; 18.064 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.763 ; 17.763 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.333 ; 18.333 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.056 ; 17.056 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.058 ; 17.058 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.168 ; 18.168 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.092 ; 18.092 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.583 ; 18.583 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.317 ; 17.317 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.300 ; 18.300 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.991 ; 17.991 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.397 ; 19.397 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.671 ; 17.671 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.416 ; 13.416 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.320 ; 12.320 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.064 ; 13.064 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.359 ; 12.359 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.066 ; 13.066 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.900 ; 12.900 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.840 ; 11.840 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.857 ; 11.857 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.416 ; 13.416 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.693 ; 12.693 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.735 ; 12.735 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.774 ; 11.774 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.861 ; 12.861 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.808 ; 12.808 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.540 ; 11.540 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.768 ; 11.768 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.449 ; 12.449 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.882 ; 11.882 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.863 ; 11.863 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.937 ; 11.937 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.261 ; 12.261 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.856 ; 11.856 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.200 ; 13.200 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.513  ; 8.513  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.202  ; 9.202  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.127  ; 9.127  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.791  ; 9.791  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.639  ; 9.639  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.053  ; 9.053  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.867  ; 9.867  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.688  ; 8.688  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.756  ; 8.756  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.221  ; 9.221  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.816 ; 10.816 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.136  ; 9.136  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.071 ; 10.071 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.826  ; 8.826  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.694  ; 9.694  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.500  ; 9.500  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.703  ; 9.703  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.514  ; 9.514  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.168 ; 10.168 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.592  ; 9.592  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.570  ; 8.570  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.930  ; 8.930  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.513  ; 8.513  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.688  ; 9.688  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.867  ; 8.867  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.919  ; 9.919  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.560  ; 8.560  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.540 ; 11.540 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.320 ; 12.320 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.064 ; 13.064 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.359 ; 12.359 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.066 ; 13.066 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.900 ; 12.900 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.840 ; 11.840 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.857 ; 11.857 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.416 ; 13.416 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.693 ; 12.693 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.735 ; 12.735 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.774 ; 11.774 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.861 ; 12.861 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.808 ; 12.808 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.540 ; 11.540 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.768 ; 11.768 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.449 ; 12.449 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.882 ; 11.882 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.863 ; 11.863 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.937 ; 11.937 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.261 ; 12.261 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.856 ; 11.856 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.200 ; 13.200 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.973  ; 8.973  ; 8.973  ; 8.973  ;
; debug[0]   ; data[1]     ; 9.895  ; 9.895  ; 9.895  ; 9.895  ;
; debug[0]   ; data[2]     ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[0]   ; data[3]     ; 8.996  ; 8.996  ; 8.996  ; 8.996  ;
; debug[0]   ; data[4]     ; 8.332  ; 8.332  ; 8.332  ; 8.332  ;
; debug[0]   ; data[5]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[6]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[0]   ; data[7]     ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; debug[0]   ; data[8]     ; 8.245  ; 8.245  ; 8.245  ; 8.245  ;
; debug[0]   ; data[9]     ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; debug[0]   ; data[10]    ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; debug[0]   ; data[11]    ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[0]   ; data[12]    ; 10.090 ; 10.090 ; 10.090 ; 10.090 ;
; debug[0]   ; data[13]    ; 8.843  ; 8.843  ; 8.843  ; 8.843  ;
; debug[0]   ; data[14]    ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
; debug[0]   ; data[15]    ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; debug[0]   ; data[16]    ; 9.621  ; 9.621  ; 9.621  ; 9.621  ;
; debug[0]   ; data[17]    ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[0]   ; data[18]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[0]   ; data[19]    ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; debug[0]   ; data[20]    ; 8.193  ; 8.193  ; 8.193  ; 8.193  ;
; debug[0]   ; data[21]    ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; debug[0]   ; data[22]    ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; data[23]    ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; data[24]    ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; debug[0]   ; data[25]    ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; debug[0]   ; data[26]    ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; debug[0]   ; data[27]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; debug[0]   ; data[28]    ; 9.040  ; 9.040  ; 9.040  ; 9.040  ;
; debug[0]   ; data[29]    ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[0]   ; data[30]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[0]   ; data[31]    ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; debug[1]   ; data[0]     ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; debug[1]   ; data[1]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; debug[1]   ; data[2]     ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; debug[1]   ; data[3]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[1]   ; data[4]     ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[1]   ; data[5]     ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; debug[1]   ; data[6]     ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; debug[1]   ; data[7]     ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; debug[1]   ; data[8]     ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[1]   ; data[9]     ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; debug[1]   ; data[10]    ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; debug[1]   ; data[11]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[1]   ; data[12]    ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; debug[1]   ; data[13]    ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; debug[1]   ; data[14]    ; 8.929  ; 8.929  ; 8.929  ; 8.929  ;
; debug[1]   ; data[15]    ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[1]   ; data[16]    ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[1]   ; data[17]    ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; debug[1]   ; data[18]    ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; debug[1]   ; data[19]    ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; debug[1]   ; data[20]    ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; debug[1]   ; data[21]    ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; debug[1]   ; data[22]    ; 8.920  ; 8.920  ; 8.920  ; 8.920  ;
; debug[1]   ; data[23]    ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; debug[1]   ; data[24]    ; 8.897  ; 8.897  ; 8.897  ; 8.897  ;
; debug[1]   ; data[25]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[1]   ; data[26]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; debug[1]   ; data[27]    ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[1]   ; data[28]    ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; debug[1]   ; data[29]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[1]   ; data[30]    ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; debug[1]   ; data[31]    ; 8.621  ; 8.621  ; 8.621  ; 8.621  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.973  ; 8.973  ; 8.973  ; 8.973  ;
; debug[0]   ; data[1]     ; 9.191  ; 9.191  ; 9.191  ; 9.191  ;
; debug[0]   ; data[2]     ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[0]   ; data[3]     ; 7.338  ; 7.338  ; 7.338  ; 7.338  ;
; debug[0]   ; data[4]     ; 8.332  ; 8.332  ; 8.332  ; 8.332  ;
; debug[0]   ; data[5]     ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; debug[0]   ; data[6]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[0]   ; data[7]     ; 7.993  ; 7.993  ; 7.993  ; 7.993  ;
; debug[0]   ; data[8]     ; 8.245  ; 8.245  ; 8.245  ; 8.245  ;
; debug[0]   ; data[9]     ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; debug[0]   ; data[10]    ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; debug[0]   ; data[11]    ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[0]   ; data[12]    ; 10.090 ; 10.090 ; 10.090 ; 10.090 ;
; debug[0]   ; data[13]    ; 8.445  ; 8.445  ; 8.445  ; 8.445  ;
; debug[0]   ; data[14]    ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
; debug[0]   ; data[15]    ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; debug[0]   ; data[16]    ; 9.621  ; 9.621  ; 9.621  ; 9.621  ;
; debug[0]   ; data[17]    ; 7.752  ; 7.752  ; 7.752  ; 7.752  ;
; debug[0]   ; data[18]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[0]   ; data[19]    ; 7.534  ; 7.534  ; 7.534  ; 7.534  ;
; debug[0]   ; data[20]    ; 8.193  ; 8.193  ; 8.193  ; 8.193  ;
; debug[0]   ; data[21]    ; 7.800  ; 7.800  ; 7.800  ; 7.800  ;
; debug[0]   ; data[22]    ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; data[23]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; debug[0]   ; data[24]    ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; debug[0]   ; data[25]    ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[0]   ; data[26]    ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; debug[0]   ; data[27]    ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[0]   ; data[28]    ; 9.040  ; 9.040  ; 9.040  ; 9.040  ;
; debug[0]   ; data[29]    ; 8.129  ; 8.129  ; 8.129  ; 8.129  ;
; debug[0]   ; data[30]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[0]   ; data[31]    ; 7.753  ; 7.753  ; 7.753  ; 7.753  ;
; debug[1]   ; data[0]     ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; debug[1]   ; data[1]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; debug[1]   ; data[2]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; debug[1]   ; data[3]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[1]   ; data[4]     ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; debug[1]   ; data[5]     ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; debug[1]   ; data[6]     ; 7.924  ; 7.924  ; 7.924  ; 7.924  ;
; debug[1]   ; data[7]     ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; debug[1]   ; data[8]     ; 8.250  ; 8.250  ; 8.250  ; 8.250  ;
; debug[1]   ; data[9]     ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; debug[1]   ; data[10]    ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[1]   ; data[11]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[1]   ; data[12]    ; 8.932  ; 8.932  ; 8.932  ; 8.932  ;
; debug[1]   ; data[13]    ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; debug[1]   ; data[14]    ; 8.428  ; 8.428  ; 8.428  ; 8.428  ;
; debug[1]   ; data[15]    ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[1]   ; data[16]    ; 8.550  ; 8.550  ; 8.550  ; 8.550  ;
; debug[1]   ; data[17]    ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; debug[1]   ; data[18]    ; 7.660  ; 7.660  ; 7.660  ; 7.660  ;
; debug[1]   ; data[19]    ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; debug[1]   ; data[20]    ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; debug[1]   ; data[21]    ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; debug[1]   ; data[22]    ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; debug[1]   ; data[23]    ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; debug[1]   ; data[24]    ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[1]   ; data[25]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[1]   ; data[26]    ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; debug[1]   ; data[27]    ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[1]   ; data[28]    ; 8.134  ; 8.134  ; 8.134  ; 8.134  ;
; debug[1]   ; data[29]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[1]   ; data[30]    ; 8.183  ; 8.183  ; 8.183  ; 8.183  ;
; debug[1]   ; data[31]    ; 8.621  ; 8.621  ; 8.621  ; 8.621  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.418 ; -664.173      ;
; clk_rom ; -3.610 ; -82.446       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.240 ; 0.000         ;
; clk_rom ; 0.258 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.418 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.430      ;
; -5.418 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.430      ;
; -5.413 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.412      ;
; -5.413 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.412      ;
; -5.404 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.456      ;
; -5.404 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.456      ;
; -5.404 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.456      ;
; -5.404 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.456      ;
; -5.402 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.429      ;
; -5.378 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.032     ; 6.378      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.342 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 6.321      ;
; -5.338 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.350      ;
; -5.338 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.350      ;
; -5.333 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.332      ;
; -5.333 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.332      ;
; -5.328 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.344      ;
; -5.328 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.344      ;
; -5.326 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.048     ; 6.310      ;
; -5.324 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.376      ;
; -5.324 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.376      ;
; -5.324 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.376      ;
; -5.324 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.376      ;
; -5.323 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.326      ;
; -5.323 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.326      ;
; -5.322 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.349      ;
; -5.314 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.370      ;
; -5.314 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.370      ;
; -5.314 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.370      ;
; -5.314 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.370      ;
; -5.312 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.343      ;
; -5.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.310      ;
; -5.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.310      ;
; -5.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.310      ;
; -5.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.310      ;
; -5.300 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.306      ;
; -5.298 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.032     ; 6.298      ;
; -5.289 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.323      ;
; -5.289 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.323      ;
; -5.289 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.323      ;
; -5.289 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.305      ;
; -5.289 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.305      ;
; -5.288 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.292      ;
; -5.286 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.318      ;
; -5.286 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.318      ;
; -5.284 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.287      ;
; -5.284 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.287      ;
; -5.281 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.300      ;
; -5.281 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.300      ;
; -5.278 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.290      ;
; -5.278 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.290      ;
; -5.277 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.282      ;
; -5.277 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.320      ;
; -5.276 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.325      ;
; -5.275 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.331      ;
; -5.275 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.331      ;
; -5.275 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.331      ;
; -5.275 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.331      ;
; -5.273 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.272      ;
; -5.273 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.272      ;
; -5.273 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.304      ;
; -5.272 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.040      ; 6.344      ;
; -5.272 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.040      ; 6.344      ;
; -5.272 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.040      ; 6.344      ;
; -5.272 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.040      ; 6.344      ;
; -5.270 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.317      ;
; -5.264 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.316      ;
; -5.264 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.316      ;
; -5.264 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.316      ;
; -5.264 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.020      ; 6.316      ;
; -5.263 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.279      ;
; -5.263 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.279      ;
; -5.262 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.289      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.262 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.256      ;
; -5.260 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 6.241      ;
; -5.258 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.261      ;
; -5.258 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.261      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.252 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.250      ;
; -5.250 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.047     ; 6.235      ;
; -5.249 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.253      ;
; -5.249 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.287      ;
; -5.249 ; regbuf:rgB|sr_out[14]                     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.287      ;
; -5.249 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.305      ;
; -5.249 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.305      ;
; -5.249 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.305      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.610 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.658      ;
; -3.530 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.578      ;
; -3.488 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.528      ;
; -3.478 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.546      ;
; -3.476 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.528      ;
; -3.470 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.518      ;
; -3.421 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.489      ;
; -3.418 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.458      ;
; -3.415 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.455      ;
; -3.411 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.455      ;
; -3.408 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.448      ;
; -3.394 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.454      ;
; -3.391 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.439      ;
; -3.388 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.451      ;
; -3.383 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.435      ;
; -3.376 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.420      ;
; -3.371 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.415      ;
; -3.367 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.435      ;
; -3.356 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.416      ;
; -3.354 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.398      ;
; -3.351 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.391      ;
; -3.348 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.388      ;
; -3.343 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.391      ;
; -3.342 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.382      ;
; -3.341 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.393      ;
; -3.341 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.385      ;
; -3.338 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.378      ;
; -3.336 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.388      ;
; -3.335 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.375      ;
; -3.330 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.382      ;
; -3.311 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.359      ;
; -3.310 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.354      ;
; -3.310 ; reg:ir|sr_out[15]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.354      ;
; -3.310 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.378      ;
; -3.309 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.349      ;
; -3.307 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.353      ;
; -3.301 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.347      ;
; -3.299 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.359      ;
; -3.297 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.349      ;
; -3.294 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 4.380      ;
; -3.292 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.346      ;
; -3.288 ; regbuf:rgA|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.331      ;
; -3.285 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.331      ;
; -3.285 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.345      ;
; -3.283 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.331      ;
; -3.283 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.343      ;
; -3.283 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.335      ;
; -3.279 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.331      ;
; -3.278 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.318      ;
; -3.277 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.345      ;
; -3.275 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.315      ;
; -3.275 ; regbuf:rgA|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.306      ;
; -3.273 ; reg:pc|sr_out[13]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 4.359      ;
; -3.271 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.311      ;
; -3.268 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.322      ;
; -3.267 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.311      ;
; -3.266 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.321      ;
; -3.263 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.311      ;
; -3.261 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.305      ;
; -3.261 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.305      ;
; -3.256 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.300      ;
; -3.254 ; reg:pc|sr_out[18]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.282      ;
; -3.251 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.299      ;
; -3.251 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.305      ;
; -3.245 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.313      ;
; -3.245 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.298      ;
; -3.244 ; reg:pc|sr_out[17]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.272      ;
; -3.234 ; reg:pc|sr_out[24]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.311      ;
; -3.233 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.285      ;
; -3.231 ; regbuf:rgA|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.279      ;
; -3.229 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.289      ;
; -3.228 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.280      ;
; -3.226 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.286      ;
; -3.226 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.270      ;
; -3.223 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 4.298      ;
; -3.221 ; regbuf:rgA|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.027      ; 4.247      ;
; -3.219 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.263      ;
; -3.218 ; reg:pc|sr_out[23]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 4.295      ;
; -3.217 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.261      ;
; -3.217 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.261      ;
; -3.216 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 4.290      ;
; -3.214 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.258      ;
; -3.212 ; regbuf:rgA|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.243      ;
; -3.211 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.251      ;
; -3.210 ; reg:pc|sr_out[12]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.087      ; 4.296      ;
; -3.209 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.261      ;
; -3.208 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.252      ;
; -3.203 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.251      ;
; -3.203 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.251      ;
; -3.202 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.270      ;
; -3.199 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.247      ;
; -3.198 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.250      ;
; -3.196 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.251      ;
; -3.193 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 4.248      ;
; -3.192 ; regbuf:rgA|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.240      ;
; -3.191 ; reg:ir|sr_out[15]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.235      ;
; -3.190 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.242      ;
; -3.188 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.232      ;
; -3.188 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.234      ;
; -3.188 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.248      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; regbuf:regULA|sr_out[9]                   ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.292 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.295 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.297 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.301 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.321 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.474      ;
; 0.325 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.332 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.340 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.480      ;
; 0.365 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.523      ;
; 0.371 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.537      ;
; 0.416 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.452 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.461 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.030      ; 0.643      ;
; 0.462 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.626      ;
; 0.465 ; reg:pc|sr_out[26]                         ; regbuf:regULA|sr_out[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.483 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.632      ;
; 0.485 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.679      ;
; 0.498 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.669      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 0.668      ;
; 0.526 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.533 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.545 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.016      ; 0.713      ;
; 0.545 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.680      ;
; 0.558 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.721      ;
; 0.563 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.759      ;
; 0.569 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.752      ;
; 0.573 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.744      ;
; 0.577 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.726      ;
; 0.580 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.742      ;
; 0.586 ; reg:pc|sr_out[27]                         ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 0.720      ;
; 0.589 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.744      ;
; 0.594 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.786      ;
; 0.596 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.813      ;
; 0.603 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.810      ;
; 0.607 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.768      ;
; 0.615 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.761      ;
; 0.617 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.045     ; 0.724      ;
; 0.617 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.791      ;
; 0.621 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.815      ;
; 0.623 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.773      ;
; 0.626 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.634 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.817      ;
; 0.635 ; reg:pc|sr_out[26]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.791      ;
; 0.639 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.789      ;
; 0.639 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.789      ;
; 0.644 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.021      ; 0.803      ;
; 0.644 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.816      ;
; 0.648 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 0.785      ;
; 0.659 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.808      ;
; 0.663 ; reg:pc|sr_out[7]                          ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.828      ;
; 0.668 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.026      ; 0.846      ;
; 0.673 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.827      ;
; 0.674 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.820      ;
; 0.675 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.020     ; 0.807      ;
; 0.679 ; regbuf:rdm|sr_out[21]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.862      ;
; 0.680 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.036     ; 0.796      ;
; 0.683 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.858      ;
; 0.687 ; regbuf:rgA|sr_out[26]                     ; regbuf:regULA|sr_out[26]                                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.837      ;
; 0.700 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.886      ;
; 0.700 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.847      ;
; 0.701 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.863      ;
; 0.702 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.036     ; 0.818      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.454      ;
; 0.391 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.575      ;
; 0.395 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.593      ;
; 0.400 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.582      ;
; 0.410 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.594      ;
; 0.421 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.619      ;
; 0.434 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.618      ;
; 0.512 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.716      ;
; 0.521 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.724      ;
; 0.524 ; regbuf:rgB|sr_out[30]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 0.700      ;
; 0.524 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.728      ;
; 0.525 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.728      ;
; 0.535 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.720      ;
; 0.537 ; regbuf:rgB|sr_out[31]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.745      ;
; 0.573 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 0.732      ;
; 0.589 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.774      ;
; 0.604 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 0.834      ;
; 0.633 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.815      ;
; 0.635 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.839      ;
; 0.637 ; regbuf:rgB|sr_out[22]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.823      ;
; 0.645 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.830      ;
; 0.652 ; regbuf:rgB|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.830      ;
; 0.654 ; regbuf:rgB|sr_out[26]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.870      ;
; 0.671 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.848      ;
; 0.674 ; regbuf:rgB|sr_out[10]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.878      ;
; 0.680 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 0.841      ;
; 0.686 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 0.851      ;
; 0.711 ; regbuf:rgB|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.880      ;
; 0.732 ; reg:pc|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.909      ;
; 0.788 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 0.964      ;
; 0.788 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 0.965      ;
; 0.799 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.037      ;
; 0.805 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.043      ;
; 0.823 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 0.980      ;
; 0.829 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.059      ;
; 0.832 ; regbuf:rgB|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 0.996      ;
; 0.851 ; regbuf:rgB|sr_out[23]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.096      ; 1.085      ;
; 0.851 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.089      ;
; 0.897 ; regbuf:rgB|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.083      ;
; 0.917 ; regbuf:rgB|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.093      ;
; 0.925 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.163      ;
; 0.926 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.164      ;
; 0.935 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.165      ;
; 0.940 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.178      ;
; 0.942 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.180      ;
; 0.945 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.183      ;
; 0.946 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.184      ;
; 0.948 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.178      ;
; 0.951 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.189      ;
; 0.957 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.139      ;
; 0.990 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.172      ;
; 1.026 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.256      ;
; 1.030 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.260      ;
; 1.047 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.252      ;
; 1.051 ; regbuf:rgB|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.237      ;
; 1.057 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.287      ;
; 1.069 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.299      ;
; 1.076 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.306      ;
; 1.077 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.307      ;
; 1.085 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.315      ;
; 1.089 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.319      ;
; 1.112 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.297      ;
; 1.139 ; reg:pc|sr_out[6]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.356      ;
; 1.146 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.376      ;
; 1.148 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.386      ;
; 1.160 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.398      ;
; 1.164 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.402      ;
; 1.168 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.398      ;
; 1.176 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.414      ;
; 1.176 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.414      ;
; 1.181 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.394      ;
; 1.184 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.414      ;
; 1.203 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.433      ;
; 1.238 ; regbuf:rgA|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.450      ;
; 1.255 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.432      ;
; 1.261 ; reg:pc|sr_out[6]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.087      ; 1.486      ;
; 1.280 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.518      ;
; 1.376 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.614      ;
; 1.380 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.582      ;
; 1.381 ; regbuf:rgA|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.585      ;
; 1.388 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.582      ;
; 1.403 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.092      ; 1.633      ;
; 1.409 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.629      ;
; 1.465 ; regbuf:rgA|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.674      ;
; 1.473 ; regbuf:rgA|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.674      ;
; 1.514 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.719      ;
; 1.516 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.703      ;
; 1.541 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.753      ;
; 1.576 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.763      ;
; 1.588 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.781      ;
; 1.597 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.817      ;
; 1.624 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.836      ;
; 1.636 ; reg:pc|sr_out[8]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.849      ;
; 1.656 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.843      ;
; 1.659 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.838      ;
; 1.683 ; regbuf:rgA|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.887      ;
; 1.719 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.898      ;
; 1.720 ; regbuf:rgA|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.905      ;
; 1.799 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.978      ;
; 1.805 ; regbuf:rgA|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.017      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.494 ; 1.494 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.265 ; -0.265 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 9.756 ; 9.756 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.182 ; 9.182 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.212 ; 9.212 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.502 ; 8.502 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.390 ; 8.390 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.717 ; 8.717 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.060 ; 9.060 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.357 ; 9.357 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.744 ; 8.744 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.140 ; 9.140 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.173 ; 9.173 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.151 ; 9.151 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.882 ; 8.882 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.756 ; 9.756 ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.337 ; 8.337 ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.907 ; 8.907 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.658 ; 8.658 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.265 ; 9.265 ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.767 ; 8.767 ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.930 ; 8.930 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.792 ; 8.792 ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.011 ; 9.011 ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.511 ; 8.511 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.474 ; 8.474 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.027 ; 9.027 ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.961 ; 8.961 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.166 ; 9.166 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.190 ; 9.190 ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.633 ; 8.633 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.053 ; 9.053 ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.947 ; 8.947 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.651 ; 9.651 ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.667 ; 8.667 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.969 ; 6.969 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.319 ; 7.319 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.008 ; 7.008 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.338 ; 7.338 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.814 ; 6.814 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.935 ; 6.935 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.796 ; 6.796 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.150 ; 7.150 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.177 ; 7.177 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.049 ; 7.049 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.605 ; 6.605 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.087 ; 7.087 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.815 ; 6.815 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.773 ; 6.773 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.727 ; 6.727 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.804 ; 6.804 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.949 ; 6.949 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.426 ; 7.426 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.234 ; 5.234 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.963 ; 4.963 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.746 ; 5.746 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.672 ; 4.672 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.393 ; 5.393 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.605 ; 6.605 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.969 ; 6.969 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.319 ; 7.319 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.008 ; 7.008 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.338 ; 7.338 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.814 ; 6.814 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.935 ; 6.935 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.796 ; 6.796 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.150 ; 7.150 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.177 ; 7.177 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.049 ; 7.049 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.605 ; 6.605 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.087 ; 7.087 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.815 ; 6.815 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.773 ; 6.773 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.727 ; 6.727 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.804 ; 6.804 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.949 ; 6.949 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.426 ; 7.426 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[0]   ; data[1]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; debug[0]   ; data[4]     ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[5]     ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; debug[0]   ; data[6]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[7]     ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; debug[0]   ; data[8]     ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; debug[0]   ; data[9]     ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; debug[0]   ; data[10]    ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; debug[0]   ; data[11]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[0]   ; data[12]    ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; debug[0]   ; data[13]    ; 4.484 ; 4.484 ; 4.484 ; 4.484 ;
; debug[0]   ; data[14]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[0]   ; data[15]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; debug[0]   ; data[16]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[17]    ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; debug[0]   ; data[18]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; debug[0]   ; data[19]    ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; debug[0]   ; data[20]    ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; debug[0]   ; data[21]    ; 4.315 ; 4.315 ; 4.315 ; 4.315 ;
; debug[0]   ; data[22]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[0]   ; data[23]    ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[24]    ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; debug[0]   ; data[25]    ; 4.183 ; 4.183 ; 4.183 ; 4.183 ;
; debug[0]   ; data[26]    ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[0]   ; data[27]    ; 5.086 ; 5.086 ; 5.086 ; 5.086 ;
; debug[0]   ; data[28]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[29]    ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; debug[0]   ; data[30]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[0]   ; data[31]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; debug[1]   ; data[0]     ; 4.452 ; 4.452 ; 4.452 ; 4.452 ;
; debug[1]   ; data[1]     ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; debug[1]   ; data[2]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[1]   ; data[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; debug[1]   ; data[4]     ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[5]     ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[6]     ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; debug[1]   ; data[7]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[8]     ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; debug[1]   ; data[9]     ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[10]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[1]   ; data[11]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[1]   ; data[12]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; debug[1]   ; data[13]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[14]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[15]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[16]    ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; debug[1]   ; data[17]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; debug[1]   ; data[18]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[19]    ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[20]    ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; debug[1]   ; data[21]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[22]    ; 4.506 ; 4.506 ; 4.506 ; 4.506 ;
; debug[1]   ; data[23]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[24]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[1]   ; data[25]    ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[26]    ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[1]   ; data[27]    ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; debug[1]   ; data[28]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[29]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[1]   ; data[30]    ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; debug[1]   ; data[31]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[0]   ; data[1]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; debug[0]   ; data[4]     ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[5]     ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; debug[0]   ; data[6]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[7]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[8]     ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; debug[0]   ; data[9]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[0]   ; data[10]    ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; debug[0]   ; data[11]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[12]    ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; debug[0]   ; data[13]    ; 4.318 ; 4.318 ; 4.318 ; 4.318 ;
; debug[0]   ; data[14]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[0]   ; data[15]    ; 4.329 ; 4.329 ; 4.329 ; 4.329 ;
; debug[0]   ; data[16]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[17]    ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; debug[0]   ; data[18]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; debug[0]   ; data[19]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[0]   ; data[20]    ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; debug[0]   ; data[21]    ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; debug[0]   ; data[22]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[0]   ; data[23]    ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; debug[0]   ; data[24]    ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; debug[0]   ; data[25]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[26]    ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[0]   ; data[27]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; debug[0]   ; data[28]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[29]    ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; debug[0]   ; data[30]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[0]   ; data[31]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[1]   ; data[0]     ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; debug[1]   ; data[1]     ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; debug[1]   ; data[2]     ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; debug[1]   ; data[4]     ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; debug[1]   ; data[5]     ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[6]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[1]   ; data[7]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[8]     ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; debug[1]   ; data[9]     ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[10]    ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; debug[1]   ; data[11]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[1]   ; data[12]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[13]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[14]    ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; debug[1]   ; data[15]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[16]    ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; debug[1]   ; data[17]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; debug[1]   ; data[18]    ; 3.948 ; 3.948 ; 3.948 ; 3.948 ;
; debug[1]   ; data[19]    ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[20]    ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; debug[1]   ; data[21]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[22]    ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; debug[1]   ; data[23]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[24]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[1]   ; data[25]    ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[26]    ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[1]   ; data[27]    ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; debug[1]   ; data[28]    ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; debug[1]   ; data[29]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[1]   ; data[30]    ; 4.173 ; 4.173 ; 4.173 ; 4.173 ;
; debug[1]   ; data[31]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.995   ; 0.240 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -12.995   ; 0.240 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.524    ; 0.258 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1796.002 ; 0.0   ; 0.0      ; 0.0     ; -1059.86            ;
;  clk             ; -1609.666 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -186.336  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.507 ; 3.507 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.265 ; -0.265 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.732 ; 18.732 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.763 ; 18.763 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.356 ; 17.356 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.101 ; 17.101 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 17.962 ; 17.962 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.503 ; 18.503 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.020 ; 19.020 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.762 ; 17.762 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.688 ; 18.688 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.639 ; 18.639 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.756 ; 18.756 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.058 ; 18.058 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[13] ; clk        ; 16.920 ; 16.920 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.236 ; 18.236 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.435 ; 17.435 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.870 ; 18.870 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.773 ; 17.773 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.064 ; 18.064 ; Rise       ; clk             ;
;  data[19] ; clk        ; 17.763 ; 17.763 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.333 ; 18.333 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.056 ; 17.056 ; Rise       ; clk             ;
;  data[22] ; clk        ; 17.058 ; 17.058 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.168 ; 18.168 ; Rise       ; clk             ;
;  data[24] ; clk        ; 18.092 ; 18.092 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.583 ; 18.583 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.317 ; 17.317 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.300 ; 18.300 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.991 ; 17.991 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.397 ; 19.397 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.671 ; 17.671 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.416 ; 13.416 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.320 ; 12.320 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.064 ; 13.064 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.359 ; 12.359 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.066 ; 13.066 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.900 ; 12.900 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.840 ; 11.840 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.857 ; 11.857 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.416 ; 13.416 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.177 ; 12.177 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.826 ; 11.826 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.693 ; 12.693 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.735 ; 12.735 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.774 ; 11.774 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.861 ; 12.861 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.808 ; 12.808 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.487 ; 12.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.540 ; 11.540 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.768 ; 11.768 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.449 ; 12.449 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.906 ; 11.906 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.882 ; 11.882 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.790 ; 11.790 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.863 ; 11.863 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.937 ; 11.937 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.261 ; 12.261 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.856 ; 11.856 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.200 ; 13.200 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.234 ; 5.234 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.963 ; 4.963 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.282 ; 5.282 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.956 ; 4.956 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.746 ; 5.746 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.672 ; 4.672 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.393 ; 5.393 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.108 ; 5.108 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.372 ; 5.372 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.121 ; 5.121 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.654 ; 4.654 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.642 ; 4.642 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.605 ; 6.605 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.969 ; 6.969 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.319 ; 7.319 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.008 ; 7.008 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.338 ; 7.338 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.814 ; 6.814 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.935 ; 6.935 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.750 ; 6.750 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.796 ; 6.796 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.150 ; 7.150 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.177 ; 7.177 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.049 ; 7.049 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.605 ; 6.605 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.087 ; 7.087 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.011 ; 7.011 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.815 ; 6.815 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.773 ; 6.773 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.727 ; 6.727 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.804 ; 6.804 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.949 ; 6.949 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.759 ; 6.759 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.426 ; 7.426 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.973  ; 8.973  ; 8.973  ; 8.973  ;
; debug[0]   ; data[1]     ; 9.895  ; 9.895  ; 9.895  ; 9.895  ;
; debug[0]   ; data[2]     ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[0]   ; data[3]     ; 8.996  ; 8.996  ; 8.996  ; 8.996  ;
; debug[0]   ; data[4]     ; 8.332  ; 8.332  ; 8.332  ; 8.332  ;
; debug[0]   ; data[5]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[6]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[0]   ; data[7]     ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; debug[0]   ; data[8]     ; 8.245  ; 8.245  ; 8.245  ; 8.245  ;
; debug[0]   ; data[9]     ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; debug[0]   ; data[10]    ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; debug[0]   ; data[11]    ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[0]   ; data[12]    ; 10.090 ; 10.090 ; 10.090 ; 10.090 ;
; debug[0]   ; data[13]    ; 8.843  ; 8.843  ; 8.843  ; 8.843  ;
; debug[0]   ; data[14]    ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
; debug[0]   ; data[15]    ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; debug[0]   ; data[16]    ; 9.621  ; 9.621  ; 9.621  ; 9.621  ;
; debug[0]   ; data[17]    ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[0]   ; data[18]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; debug[0]   ; data[19]    ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; debug[0]   ; data[20]    ; 8.193  ; 8.193  ; 8.193  ; 8.193  ;
; debug[0]   ; data[21]    ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; debug[0]   ; data[22]    ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; data[23]    ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; data[24]    ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; debug[0]   ; data[25]    ; 8.184  ; 8.184  ; 8.184  ; 8.184  ;
; debug[0]   ; data[26]    ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; debug[0]   ; data[27]    ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; debug[0]   ; data[28]    ; 9.040  ; 9.040  ; 9.040  ; 9.040  ;
; debug[0]   ; data[29]    ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[0]   ; data[30]    ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[0]   ; data[31]    ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; debug[1]   ; data[0]     ; 8.817  ; 8.817  ; 8.817  ; 8.817  ;
; debug[1]   ; data[1]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; debug[1]   ; data[2]     ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; debug[1]   ; data[3]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[1]   ; data[4]     ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[1]   ; data[5]     ; 9.179  ; 9.179  ; 9.179  ; 9.179  ;
; debug[1]   ; data[6]     ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; debug[1]   ; data[7]     ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; debug[1]   ; data[8]     ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[1]   ; data[9]     ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; debug[1]   ; data[10]    ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; debug[1]   ; data[11]    ; 9.299  ; 9.299  ; 9.299  ; 9.299  ;
; debug[1]   ; data[12]    ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; debug[1]   ; data[13]    ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; debug[1]   ; data[14]    ; 8.929  ; 8.929  ; 8.929  ; 8.929  ;
; debug[1]   ; data[15]    ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[1]   ; data[16]    ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[1]   ; data[17]    ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; debug[1]   ; data[18]    ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; debug[1]   ; data[19]    ; 8.349  ; 8.349  ; 8.349  ; 8.349  ;
; debug[1]   ; data[20]    ; 9.575  ; 9.575  ; 9.575  ; 9.575  ;
; debug[1]   ; data[21]    ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; debug[1]   ; data[22]    ; 8.920  ; 8.920  ; 8.920  ; 8.920  ;
; debug[1]   ; data[23]    ; 9.608  ; 9.608  ; 9.608  ; 9.608  ;
; debug[1]   ; data[24]    ; 8.897  ; 8.897  ; 8.897  ; 8.897  ;
; debug[1]   ; data[25]    ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; debug[1]   ; data[26]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; debug[1]   ; data[27]    ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[1]   ; data[28]    ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; debug[1]   ; data[29]    ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[1]   ; data[30]    ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; debug[1]   ; data[31]    ; 8.621  ; 8.621  ; 8.621  ; 8.621  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[0]   ; data[1]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[0]   ; data[2]     ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[0]   ; data[3]     ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; debug[0]   ; data[4]     ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; debug[0]   ; data[5]     ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; debug[0]   ; data[6]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[7]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[8]     ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; debug[0]   ; data[9]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[0]   ; data[10]    ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; debug[0]   ; data[11]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[12]    ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; debug[0]   ; data[13]    ; 4.318 ; 4.318 ; 4.318 ; 4.318 ;
; debug[0]   ; data[14]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[0]   ; data[15]    ; 4.329 ; 4.329 ; 4.329 ; 4.329 ;
; debug[0]   ; data[16]    ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[17]    ; 3.982 ; 3.982 ; 3.982 ; 3.982 ;
; debug[0]   ; data[18]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; debug[0]   ; data[19]    ; 3.888 ; 3.888 ; 3.888 ; 3.888 ;
; debug[0]   ; data[20]    ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; debug[0]   ; data[21]    ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; debug[0]   ; data[22]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[0]   ; data[23]    ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; debug[0]   ; data[24]    ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; debug[0]   ; data[25]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[26]    ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; debug[0]   ; data[27]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; debug[0]   ; data[28]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[0]   ; data[29]    ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; debug[0]   ; data[30]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[0]   ; data[31]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[1]   ; data[0]     ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; debug[1]   ; data[1]     ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; debug[1]   ; data[2]     ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[3]     ; 4.529 ; 4.529 ; 4.529 ; 4.529 ;
; debug[1]   ; data[4]     ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; debug[1]   ; data[5]     ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[6]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[1]   ; data[7]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[8]     ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; debug[1]   ; data[9]     ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[10]    ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; debug[1]   ; data[11]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[1]   ; data[12]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[13]    ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[1]   ; data[14]    ; 4.277 ; 4.277 ; 4.277 ; 4.277 ;
; debug[1]   ; data[15]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[1]   ; data[16]    ; 4.394 ; 4.394 ; 4.394 ; 4.394 ;
; debug[1]   ; data[17]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; debug[1]   ; data[18]    ; 3.948 ; 3.948 ; 3.948 ; 3.948 ;
; debug[1]   ; data[19]    ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[20]    ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; debug[1]   ; data[21]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[1]   ; data[22]    ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; debug[1]   ; data[23]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[24]    ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; debug[1]   ; data[25]    ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[26]    ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[1]   ; data[27]    ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; debug[1]   ; data[28]    ; 4.147 ; 4.147 ; 4.147 ; 4.147 ;
; debug[1]   ; data[29]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[1]   ; data[30]    ; 4.173 ; 4.173 ; 4.173 ; 4.173 ;
; debug[1]   ; data[31]    ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2036062  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18140    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2036062  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 18140    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 00:20:19 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.995
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.995     -1609.666 clk 
    Info (332119):    -9.524      -186.336 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     0.645         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.418      -664.173 clk 
    Info (332119):    -3.610       -82.446 clk_rom 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
    Info (332119):     0.258         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4704 megabytes
    Info: Processing ended: Mon Dec 10 00:20:22 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


