============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:45:03 pm
  Module:                 ms_serial_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
ms_serial_by4_mul_synth       961       3165         0        3165    <none> (D) 
  TOP                         961       3165         0        3165    <none> (D) 
    genblk2.stoch2bin         503       1743         0        1743    <none> (D) 
      ctr                     476       1582         0        1582    <none> (D) 
        add_55_25             315        867         0         867    <none> (D) 
      par_ctr                  22        150         0         150    <none> (D) 
        p1                      9         59         0          59    <none> (D) 
          p1                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
          p0                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
        p0                      9         59         0          59    <none> (D) 
          p1                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
          p0                    3         18         0          18    <none> (D) 
            fa0                 1          9         0           9    <none> (D) 
            ha1                 1          5         0           5    <none> (D) 
            ha0                 1          5         0           5    <none> (D) 
    genblk1[3].genblk1.sng    111        346         0         346    <none> (D) 
      ctr                      51        209         0         209    <none> (D) 
    genblk1[2].genblk1.sng    109        342         0         342    <none> (D) 
      ctr                      50        206         0         206    <none> (D) 
    genblk1[1].genblk1.sng    107        338         0         338    <none> (D) 
      ctr                      50        206         0         206    <none> (D) 
    genblk1[0].genblk1.sng     98        322         0         322    <none> (D) 
      ctr                      42        192         0         192    <none> (D) 

 (D) = wireload is default in technology library
