# 컴퓨터구조

## 5강. 처리장치(2)
<hr>

### 주요용어
+ 시프터 : 비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성
+ 제어단어 : 제어변수(선택신호)들의 묶음
+ 선택신호 : 처리장치에서 수행되는 마이크로연산을 선택하는 신호로서 처리장치의 각 구성요소들을 제어
+ 제어단어의 필드 : 제어단어를 구성하는 부분으로서, 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성

### 처리장치
+ 산술논리연산장치
  + 기본적인 산술연산과 논리연산을 실행하는 조합논리회로
  + 산술연산 8가지, 논리연산 4가지가 있다고 한다면, 총 12가지의 연산이 있고, 이 때 2진수의 bit조합을 위해서는 ```4bit```가 필요하다.
  + 연산표
+ 상태 레지스터(flag register)
  + 산술논리연산장치에서 산술연산을 수행한 후 연산결과의 상태를 저장
  + carry bit, sign bit, zero bit, overflow bit
+ 시프터
  + 비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성

### 제어단어
+ 제어변수들의 묶음
+ 처리장치 내에서 수행되는 마이크로 연산을 선택하는 변수
+ 제어단어 내역
  + 레지서터 세트: 7개, 산술논리연산장치: 12개 연산, 시프터: 6개 연산
  + A필드(MUX A): ALU로 입력되는 A버스 선택 (3비트)
<br><br>





## 6강. 제어장치(1)
<hr>

### 
+
<br><br>