 2
含金屬奈米顆粒電荷轉移介質之TiO2薄膜電阻記憶效應研究(第3年) 
Investigation on the resistive memory effect of TiO2 thin films incorporated with 
metal nanoparticle charge transfer medium 
 
計畫編號：NSC 96-2628-E-006-013-MY3 
執行期限： 2009/08/01-2010/07/31  
執行單位：國立成功大學材料科學及工程學系 
主持人： 陳貞夙   
計畫參與人員：鍾裕隆、賴蓓盈、林永崧 
 
一、中文摘要 
本實驗第一部份，利用 TiOx/Pt/TiOx結構製作非揮發性薄膜電阻記憶體元件，並量測其電流-電壓特
性曲線以瞭解其記憶效應。實驗中以射頻濺鍍法製備 Ti/Pt/Ti 薄膜，之後將此薄膜在氧氣氛中做 500 ℃
退火，以獲得含 Pt 層之二氧化鈦薄膜。結果顯示 TiOx/Pt/TiOx 電阻記憶體元件，其電流-電壓特性展現
單極性特性行為且具有單方向性操作的特性。CAFM 電流影像結果亦可同時觀察單方向性操作的特性而
此單方向性操作的特性可能是由於金屬-半導體界面空間電荷區域變化所導致。TiOx/Pt/TiOx記憶體元件
之低電阻態(On state)穩定度經 2000 秒測試後呈現穩定的狀態。 
本實驗第二部份，利用鎳金屬靶進行反應性射頻磁控濺鍍製備氧化鎳薄膜，以含金夾層氧化鎳薄
膜(Al/NiO/Au/NiO/Pt)系統製作電阻式記憶體(RRAM)元件，由電流-電壓(I-V)，搭配原子力顯微鏡及穿
透式電子顯微鏡，嘗試了解氧化鎳電阻轉換的工作機制。含有金夾層的元件，藉由金夾層加入降低由
高電阻態轉換至低電阻態的轉換電壓(switching voltage, Vset)， 且可降低轉換電壓值的標準差，增加元
件轉換電壓的一致性。此外，系統在記憶時間穩定度方面，經過 3600 秒測試，其高電阻態與低電阻態
皆能維持。RRAM 元件，在高電阻態的導電機制皆屬於 Schottky emission 機制，而在低電阻態的導電
機制皆屬於 Ohmic 行為。 
 
關鍵詞：電阻式記憶體，金屬夾層，導電式原子力探針顯微鏡，氧化鈦，氧化鎳  
 
Abstract 
In the first part, we report on the development of TiOx/Pt/TiOx as resistance switching random access 
memory (RRAM) active layer. The Ti/Pt/Ti stacking layers are prepared by sputtering technique and followed 
by annealing in oxygen ambient to form Pt-included TiOx films. The device exhibits unipolar resistive 
switching characteristics. In addition, the memory device reveals rectifying behavior. The rectifying behavior 
can also be observed in CAFM (conducting atomic force microscopy) current mapping images. The 
current-voltage characteristic in the memory device shows rectifying switching behavior, which is possibly 
originated from the variation of depletion region width at metal-semiconductor interfaces, which leads to a 
single polarity behavior. The low-resistance state in TiOx/Pt/TiOx memory device shows no significant 
degradation after 2000 seconds retention test.  
In the second part, nickel oxide(NiO) thin films were deposited by reactive sputtering from nickel (Ni) 
target. Resistance random access memory(RRAM) devices were fabricated using NiO film with embedded Au 
 4
二、緣由與目的 
目前許多電阻式記憶體探討的材料，以過渡金屬氧化物被研究的最多，尤其是過渡金
屬的二元氧化物，例如二氧化鈦( TiO2 ) [1, 2, 3]、氧化鋯( ZrO2) [4]、氧化銫( CeO2) [5]、氧化
鈷( CoO ) [6]、氧化鋅( ZnO ) [7]及氧化鎳( NiO ) [8, 9, 10, 11, 12, 13]等材料。 
B. J. Choi[1]等人利用原子層沉積法(atomic-layer deposition, ALD)成長二氧化鈦薄膜。藉
由導電式原子力顯微鏡(conductive atomic force microscopy, C-AFM）做微結構的觀察，其原
理為在原子力顯微鏡的針尖施加1V的偏壓，來掃描試片各點電流值的大小，低電阻態影像
有許多亮點，這些亮點電流值較大，可能是燈絲(filament)所在的地方，而且是隨機散佈的；
而高電組態影像的亮點數目變少，但仍有亮點存在。作者推論一開始在高電阻態時，就有
一些少量且微弱的燈絲存在，當施加電壓時，會使的燈絲數目增加、密度變大，使得能通
過薄膜的電流增加，而使得薄膜變成低電阻態；相對的，當電阻態由低電阻態回到高電阻
態時，燈絲的數目會減少、密度變少。 
L.E. Yu[2]等人則發表缺氧的TiOx 薄膜在雙極電阻轉換特性(bipolar switching)上有非
常好的表現。與缺氧程度較低的TiO2 相比，TiOx缺氧程度較高，氧空缺可造成陷阱中心
(trapping center)使得注入的電子在陷阱不同的填滿程度下，有不同的電子捕捉與釋放行為
( capture-release )，因此造成高低阻態的電滯曲線。W. Y. Chang[19]等人在二氧化鈦薄膜中
夾入鉑的奈米晶粒(Pt nanocrystal)，可以改善元件的穩定性及持久性。作者認為鉑奈米晶粒
可以提供簡單的路徑，來形成燈絲，因為鉑奈米晶粒附近的電場比較強，可形成的較穩定
電阻轉換效應。此外，作者也製備了不同條件的鉑奈米晶粒，若鉑奈米晶粒分佈不均勻，
將無法改善元件的性質。 
    在氧化鎳電阻式記憶體研究方面，S.Seo[8]等人利用直流磁控反應性濺鍍成長氧化鎳薄
膜，上下電極皆為白金，觀察到在正負偏壓下，均有高低電阻轉換得發生，具有雙穩態
(Bi-stable)電流電壓關係，其中正負電壓的特性圖幾乎對稱，代表說元件可利用同向(單極
性，unipolar)不同大小電壓來改變，而不需利用不同方向(雙極性，bipolar)的電壓來做轉換。
R. Jung[9]等人在沉積氧化鎳薄膜時，藉由製程控制可以有效改善轉換電壓的波動，使氧化
鎳之轉換電壓趨於穩定。而G.S Park[10]等人刻意將氧化鎳元件施一個大於由高電阻態轉換
至低電阻態的電壓(V≧Vset)，使元件無法再回到低電阻狀態，結果發現在氧化鎳晶界上有
鎳的聚集，推測導電燈絲是由這些鎳所成的，而氧化鎳薄膜的電阻轉換與Ni的聚集有關。
此外，由M.J. Lee[11]等人發現在晶界處有鎳的存在，若這些Ni的數量太少，反而會導致元
件的電阻轉換不穩定。 
而C. Yoshida[12]利用導電式原子力微鏡來讓氧化鎳記憶體元件做高低電阻轉換，並在
氧同位素18( 18O)氣氛下操作，結果發現氧同位素18在操作區域有濃度變化差異，作者推測
氧化鎳在電阻轉換時，氧原子會往陽極移動。最後，J. Y. Son[13]等人利用磁性量測方式，
施加一垂直氧化鎳薄膜的磁場，發現在高電阻態呈反鐵磁性，低電阻態呈順磁性，作者推
論反鐵磁性是氧化鎳的行為，但金屬鎳燈絲存在於薄膜時就會有順磁性的行為。 
   現今電阻式記憶體有許多的電阻轉換工作機制被提出來，但這些機制仍有爭議，而燈絲
理論(Filament theory)是這些機制中的主要理論之一。燈絲理論認為元件低電阻態時，電阻
層內有導電的細絲存在，導電的行為類似金屬燈絲，故稱為導電燈絲(conduction filament)，
而燈絲如何形成及破壞有許多說法，主要有焦耳熱效應、陽離子傳導及陰離子傳導。 
 
 6
 
 
 
Fig. 1 Schematic of filament model. (a)Vertical stack configuration, (b)lateral, planar configuration.[14] 
 
 
 
Fig. 2 Typical I-V characteristic of a Ag/Ag-Ge-Se/Pt electrochemical metallizatioh cell. [15] 
 
 8
屬夾層加入改變主動層內部的缺陷的行為，用來輔助TiOx及NiO內形成傳導路徑，進而改
善TiOx及NiO電阻式記憶體之效能。並搭配材料分析輔助本實驗，藉以了解電阻轉換效應
的工作機制。 
 10
       
 
TiOx 及 NiO 薄膜電阻層沉積完成後，在薄膜成份析方面利用清華大原子科學中心
之拉塞福背向散射能譜儀( Rutherford Backscattering Spectrometry，RBS )，進行薄膜元
素組成成分的定量分析。其薄膜微結構觀察利用國立成功大學微奈米中心及國立中山大
學貴重儀器使用中心之高解析場發射掃描穿透式電子顯微鏡（High-resolution 
Field-Emission Transmission Electron Microscopy，HR-TEM）來觀察薄膜晶粒結構資訊，
並搭配使用能量散射光譜儀(Energy Dispersive Spectrometer，EDS)，了解薄膜特定區域
的成分比例。實驗中使用原子力顯微鏡(Vecco Innova)分析薄膜表面型態與粗糙度，以
及搭配導電原子力顯微鏡(Conductive atomic force microcopy，C-AFM) 在試片上施加電
壓後，再由探針掃描薄膜表面，經由薄膜施加電壓時的表面導電狀態，量測薄膜表面電
性相異的區域。元件之電流-電壓(I-V)特性分析則在室溫下以半導體參數分析儀(Agilent 
4156C Precision Semiconductor Parameter Analyzer )量測。 
 Film：Au (embedded layer) 
 Target：Au 
 Base pressure：3.0×10-6 Torr 
 Gas：Ar = 60 sccm 
 Working pressure：10 mTorr 
 RF power：150 W  
 Sputtering time：10sec 
 Film : NiO 
 Target : Ni 
 Base pressure : 3.0×10-6 Torr 
 Gas : O2 = 50 sccm 
 Working pressure：6 mTorr 
 RF power：150 W 
 Sputtering time：10 min、25min 
& 60min 
 12
薄膜又切換回到高電阻狀態。當電壓再回復為零時，此時薄膜將維持在高電阻狀態，直
到電壓加大至再切換成低電阻狀態，達成非揮發性的記憶體元件擦寫的操作。而然，在
操作過程中發現，當施加負偏壓於上電極到達臨界電壓時時，其記憶體電阻態仍維持在
高電阻。即此TiOx/Pt/TiOx記憶體元件且具有單方向性操作特性。 
 Fig. 7 (b)為低電阻態(on state)時的穩定度量測，其量測是利用施加1 V直流電壓，維
持2000秒讀取電阻態的變化。結果顯示TiOx/Pt/TiOx電阻層記憶體元件，經2000秒測試
後，低電阻態呈現穩定的情況，沒有降低(degradation)現象發生。 
  
0 2 4 6 8
10-11
10-9
10-7
10-5
10-3
10-1
VSet
C
ur
re
nt
 (A
)
Voltage (V)
 1 st scan
 2 nd scan
Vreset
 
  
0 500 1000 1500 2000
10-11
10-9
10-7
10-5
10-3
10-1
C
ur
re
nt
 (A
)
Time (s)
 On state
read@1V
 
   
Fig. 7 (a) I-V characteristics of the TiOx/Pt/TiOx devices. (b) Stability of cell resistance at 
room temperature in LRS.  
 
4-1.3 薄膜表面粗糙度及 C-AFM 分析 
為了觀察記憶體元件在微小區域時其電流-電壓的特性，因此實驗中使用 C-AFM 量
測含量測 TiOx/Pt/TiOx記憶體元件在不同極性偏壓下，薄膜表面電性相異的區域的電性
變化。其中薄膜表面粗糙度可同時由 C-AFM 中高度影像(height image)獲得。表面影像
結果顯示，TiOx/Pt/TiOx 薄膜在 0.5μm×0.5μm 掃描的範圍中，粗糙度的均方根(Rrms: root 
mean square)值約為 1.7 nm，如圖 Fig. 8(a)和 Fig. 8(c)所示。 
Fig. 8(b) TiOx/Pt/TiOx薄膜在施加+1V 時 current mapping 影像，可發現薄膜在施加
正偏電壓時，顯示整個影像幾乎沒有偵測到電流。而當施加-1V 時。TiOx/Pt/TiOx 薄膜
大部分區域顯示測得平均電流值接近 62.5 nA，如圖 Fig. 8(d)所示，此現象與上述電流-
電壓特性曲線相符合，具有單方向性操作特性。而原因可能為薄膜內部氧空陷濃度不均
勻所造成。由 XPS 結果可知，TiOx/Pt/TiOx薄膜並非完全氧化成計量比 Ti:O = 1:2。薄
膜內部有 TiO2、Ti2O3 及 TiO 三種鍵結形式，在接近上電極處其 Ti4+: Ti3+: 
Ti2+=1:1.27:1.14，而接近下電極處其 Ti4+: Ti3+: Ti2+=1:1.14:1.36，此結果顯示在接近下電
極處之氧空陷濃度會大於接近上電極處之氧空陷濃度。當施加負偏壓時，此時薄膜內部
的氧空缺受到電埸作用開始朝下電極移動，使原本氧空陷濃度較高之下電極處氧空陷濃
度更加提高。則由金屬-半導體能帶理論，此時在接近下電極的空乏區會變的較窄，電
子可藉由穿遂的方式由金屬下電極進入半導體中。因此，當施加負偏壓時，可偵測到電
(a) (b) 
 14
4-2 NiO 系列 
 
4-2.1 氧化鎳薄膜成分分析 
    一般氧化鎳薄膜無法以完美的化學計量比存在，亦即氧化鎳薄膜之 O/Ni 比值通常
不等於 1，除非透過鍍膜時或鍍膜後的熱處理才會接近計量比，然而 O/Ni 比值對於氧
化鎳薄膜的導電行為有非常大的影響，故分析薄膜中的組成成分是很重要的一部分。
本實驗利用拉塞福背向散射能譜儀(RBS)及電子微探儀(EPMA)對製程薄膜中所含的
Ni、O 原子嘗試做定量及半定量分析。在 RBS 分析中，將鍍膜沉積在碳基板上(使用碳
基板是為了避免 O 訊號與矽基板中的 Si 訊號重疊)，膜厚 60 及 130nm 薄膜 RBS 分析
結果，而在 EPMA 分析中，為避免基板所造成的影響，沉積薄膜厚度約為 485nm。 
Table 1 為不同氧化鎳薄膜的 RBS 及 EPMA 分析結果，由 RBS 分析結果可知，不同
膜厚的氧化鎳薄膜計量比差異不大，皆約 O/Ni 比值 1.2，所以可確定本實驗氧化鎳薄膜
的 O/Ni 比值幾乎不會受厚度影響。此外，氧化鎳初鍍膜的 RBS 與 EMPA 結果也是相
當接近，約 1.2，二種分析方法所得結果是一致的，而之後經氧氣氛 500oC 熱處理 30min
的氧化鎳薄膜，亦用 EPMA 來做成分分析。由 Table 1 可以發現，氧化鎳初鍍膜其 O/Ni
比值皆約為 1.2，但經氧氣流量 150sccm，500oC 熱處理 30min 之後，氧化鎳薄膜 O/Ni
比值降至約 1.06，往氧化鎳完美計量比(O/Ni=1)偏移，雖是在 500oC 氧氣氛下熱處理，
照理會使氧化鎳薄膜內的 O 含量增加，但其能量不足將氧化鎳氧化成三氧化二鎳
(Ni2O3)，並使 O/Ni 比值變大，反而提供能量給 interstitial sites 的 O 被釋放出來，使薄
膜 O/Ni 比值變小。 
 
Table 1 Composition(atomic%) and O/Ni ratio of NiO thin films, as- deposited and after annealing at 
500oC for 30min in oxygen ambient.  
 
Analysis by 
 
Sample 
 
 
Ni% 
 
O% 
 
O/Ni 
RBS NiO(60)/C substrate 44.44 55.56 1.25 
RBS NiO(130)/C substrate 45.05 54.95 1.22 
EPMA NiO(485)/Pt/Ti/SiO2 45.38 54.62 1.20 
EPMA anneal_NiO(485)/Pt/Ti/SiO2 48.45 51.55 1.06 
 
4-2.2 RRAM 電流-電壓量測 
    本實驗利用Agilent 4156C量測電阻式記憶體的電流-電壓(I-V)特性曲線，首先將氧
化鎳RRAM元件的鉑下電極(Pt bottom electrode)接地，接著從鋁上電極(Al top electrode)
施加電壓。Fig. 9分別為氧化鎳薄膜總厚度60nm、130nm及300nm的含金夾層氧化鎳
RRAM元件之I-V特性曲線圖。Fig. 9 (d)比較了未含金夾層氧化鎳與含金夾層氧化鎳
RRAM元件進行Set動作時，Vset大小的變化。對應於同厚度未含金夾層氧化鎳RRAM元
 16
0 2 4 6 8
10-13
10-11
10-9
10-7
10-5
10-3
10-1
 1st scan
 2nd scan
 3rd scan
Al/NiO(150)/Au(15)/NiO(150)/Pt
Set
C
ur
re
nt
 (A
)
Voltage (V)
Reset
0 1 2 3 4 5 6 7 8
10-14
10-12
10-10
10-8
10-6
10-4
10-2 Set
 Al/NiO(60)/Pt  
 Al/NiO(30)/Au(15)/NiO(30)/Pt
 Al/NiO(130)/Pt 
 Al/NiO(65)/Au(15)/NiO(65)/Pt
 Al/NiO(300)/Pt 
 Al/NiO(150)/Au(15)/NiO(150)/Pt
C
ur
re
nt
 (A
)
Voltage (V)  
Fig. 9 I-V characteristics of memory device.(a) Al/NiO(30)/Au(15)/NiO(30)/ Pt, 
(b) Al/NiO(65)/Au(15)/NiO(65)/Pt, (c) Al/NiO(150)/Au(15)/NiO (150)/Pt, (d) 
Al/NiO/Pt and Al/NiO/Au/NiO/Pt. 
 
Table 2 Summary of switching performance for different NiO RRAM devices. 
RRAM Device setV setvS resetV resetvS
On/Off 
Ratio 
Device 
Yield*
NiO(60) 2.95 1.51 0.85 0.35 103~105 
79/125
=63% 
NiO(130) 3.91 1.63 0.81 0.51 105~107 
87/125
=70% 
NiO(300) 5.62 2.55 0.92 0.85 106~109 
26/50 
=54% 
NiO(30)/Au(15)/NiO(30) 2.60 0.82 1.20 0.42 103~104 
80/125
=64% 
NiO(65)/Au(15)/NiO(65) 3.14 0.60 1.22 0.45 104~106 
93/125
=74% 
NiO(150)/Au(15)/NiO(150) 4.47 1.81 1.19 0.72 105~108 
29/50 
=58% 
NiO(65)/Au/NiO(65) 3.82 1.44 1.01 0.53 104~107 
15/25 
=60% 
       
 
(d) (c) 
 18
4­2.4薄膜表面粗糙度及 C-AFM 分析 
本實驗藉由原子力顯微鏡(AFM)來提供的氧化鎳薄膜表面影像，由 AFM 的表面影
像結果顯示，含金夾層氧化鎳薄膜 5μm×5μm 粗糙度的均方根(Rrms: root mean square)
值為 1.31 nm。 
本實驗亦利用 C-AFM 觀察含金夾層氧化鎳薄膜在不同條件下的導電性變化。
C-AFM 與 AFM 原理類似，而 AFM 的原理為利用微懸臂感受和放大懸臂上尖細探針和
原子之間的作用力，藉此達到檢測的目的，具有原子級的解析度。而 C-AFM 是利用探
針在掃描試片的同時，由放置試片處施予電壓，因此可以接收到各接觸點的電流強度狀
況，進而可以比對且找出電性異常的位置。 
由 Fig. 11 可發現含金夾層的氧化鎳薄膜，在未施加電壓時，影像已顯示有部分電
流值較大的區域。當施加± 0.5V，含金夾層的氧化鎳薄膜大部分區域顯示測得電流值達
10nA；當電壓加至 1V，含金夾層的氧化鎳薄膜幾乎整個區域達 10nA，且平均電流值
較未含金夾層的氧化鎳薄膜高。金夾層的加入，使氧化鎳薄膜更為導電，導致在電性表
現上，由高電阻態轉換至低電阻態的轉換電壓皆較未含金夾層的氧化鎳 RRAM 元件
小，其原因可能是增加金夾層上下界面的缺陷，使較導電的區域變多，這區域片段燈絲
會有較多的片段燈絲，故金夾層可提升氧化鎳薄膜的導電性。 
 
 
     
(a) (b) 
(c) -10 nA 
10 nA 
10 nA 
 20
當氧化鎳薄膜未施加電壓，因晶界及界面區域存在缺陷較多，部分的片段導電燈絲
已形成在此區域。隨著電壓增加，在晶界及界面處將產生更多片段導電燈絲，直到相互
連結形成導電燈絲，元件即從高電阻態轉換至低電阻態。隨著氧化鎳薄膜厚度增加，傳
導路徑變長，將會導致氧化鎳元件的臨界轉換電壓(switching voltage, Vset)增加，但若元
件膜厚太薄又會發生漏電情況發生，使元件不具有電阻式記憶體的性質，其漏電可能是
氧化鎳薄膜厚度較薄，因電壓而產生的熱能較大，元件在低電壓下片段導電燈絲就相互
連結，使元件呈現低電阻的狀態，因此元件無法作高低電阻轉換的操作。 
因此本實驗加入金夾層是為了輔助氧化鎳薄膜內的傳導路徑，並在膜厚增加的情況
下，元件的臨界轉換電壓不會增加，可降低操作電壓並減少轉換電壓值的偏差。為了減
少問題，故選擇的金屬夾層材料要避免會和氧化鎳薄膜產生反應及自擴散等問題，從
Fig. 15 的 HR-TEM(high-resolution TEM)觀察可知，金夾層並沒有發生擴散且無界面反
應物產生，確實穩定存在於氧化鎳薄膜中，而且因氧化鎳的柱狀結構導致金夾層薄膜呈
現不平坦，也增加了界面缺陷，使薄膜導電性增加。 
其中氧化鎳晶格常數為4.177Å(ICDD-PDF 47-1049)，金晶格常數4.078Å(ICDDPDF 
04-0784)，其晶格常數差異約2.37%，差距不大，故金夾層上下的氧化鎳柱狀 
晶粒之相對位置較不會改變。而由低電阻態轉換至高電阻態的臨界轉換電壓(Vreset) 
值部分，由I-V 量測結果已知含金夾層氧化鎳RRAM 元件的Vreset 值較未含金夾層 
氧化鎳RRAM 元件的Vreset 值高，代表低電阻態的含金夾層氧化鎳元件有較多的導 
電燈絲，需要更大的焦耳熱效應，使元件由低電阻態轉換至高電阻態，故Vreset 值會 
提高。 
  
 
 
Fig. 12 Cross-sectional transmission electron micrograph of as-deposited 
NiO(30)/Au(15)/NiO(30)/Pt/Ti/SiO2 sample. (b) is enlargement of (a). 
 
Pt 
 22
 
 
Fig. 15 HR Cross-sectional transmission electron micrograph of 
NiO(65)/Au(15)/NiO(65) thin films. 
 
4-2.6 氧化鎳 RRAM 元件電阻轉換機制探討 
綜合前面幾節的討論，氧化鎳薄膜在未施加電壓前，薄膜本身可能先存在一些較導
電的區域，稱為片段燈絲，Fig. 16(a)小線段所示，由 TEM 及 EDS 分析的結果，由氧化
鎳的晶粒內到晶界處發現 O/Ni 比值愈來愈大，代表晶界處缺陷較多，故片段燈絲數目
在晶界處會高於在晶粒內部，故導電燈絲主要是出現在晶界處。當施加電壓給氧化鎳薄
膜時，若假設元件為絕熱(adiabatic)系統(即不考慮對外界之散熱因素)，電功率與熱功率
的轉換為： 
)(
2
dt
dTC
R
VPower v ……………………………………………………[3] 
V 為電壓(V)，R 為電阻(Ω)，Cv 為定容比熱(J/K)，T 為溫度(K)，t 為時間(s) 
Power= V2/R= Cv(dT/dt)  
    因此，產生熱能的速率將與外加電壓成正比，而與元件整體電阻成反比。所生熱能
驅使缺陷移動讓片段燈絲互相連結，形成導電燈絲，如 Fig. 16(b)所示。另外，在未施
電壓前缺陷分佈在晶界附近，如 Fig. 17(a)小圓點所示，開始施加電壓時，缺陷往晶界
附近移動，當電壓達到 Vset時，片段燈絲藉由缺陷聚集而相互連結，上電極至下電極的
導電路徑形成，元件即由高電阻態轉換至低電阻態，如 Fig. 17 (b)所示。 
Fig. 18(a)為氧化鎳薄膜厚度增加後，片段燈絲分佈情況。因為氧化鎳薄膜厚度增
加，薄膜的電阻變大，若在相同的外加電壓下，所產生的熱能變小，故需要增加 Vset
值，以產生足夠熱能驅，使缺陷移動，建立連接上下電極的導電燈絲，如 Fig. 18(b)所
示。若元件要由低電阻態轉換至高電阻態，則不設容許電流，讓導電燈絲通過高電流，
電壓達到 Vreset時，導電燈絲因焦耳熱效應而被破壞，元件回到高電阻態。 
 24
 
 
 
 
 
 
 
 
 
 
 
 
 
                   
 
  
 
 
 
Fig. 18 Schematic of filament formation of thicker NiO film. (a) Without bias, 
(b) with bias. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 19 Schematic of filament formation of NiO film with embedded Au layer. 
(a) Without bias, (b) with bias. 
Bias 
Pt 
Al 
Bias 
Pt 
Al 
Pt 
Al 
NiO 
 
Pt 
Al 
 
NiO 
Au 
(a) 
NiO 
(a) (b) 
NiO 
(b) 
 26
K. Szot, R. Waser, B. Reichenberg, and S. Tiedke, “ Resistive switching mechanism of 
TiO2 thin films grown by atomic-layer deposition ”, Journal of Applied Physics, 98, 
033715, (2005). 
2. L. E. Yu, S. Kim, Min. K. Ryu. Et al., “ Structure Effects on Resistive Switching of 
Al/TiOx/Al Devices for RRAM ”, IEEE Electron Device Letters, 29, 4, 331-333, (2008). 
3. W. Y. Chang, K. J. Cheng, J. Ming. Tsai, H. J. Chen, F. Chen, M. J. Tsai, and T. B. Wu, 
“ Improvement of resistive switching characteristics in TiO2 thin films with embedded Pt 
nanocrystals ”, Applied Physics Letters, 95, 042104, (2009). 
4. Q. Liu, C. Dou, Y. Wang, S. Long, W. Wang, M. Liu, M. Zhang, and J. Chen, 
“ Formation of multiple conductive filaments in the Cu/ZrO2 :Cu/Pt device ”, Applied 
Physics Letters, 95, 023501, (2009). 
5. C. Y. Lin , D. Y. Lee , S. Y. Wang , C. C. Lin , T. Y. Tseng , “ Reproducible resistive 
switching behavior in sputtered CeO2 polycrystalline films ”, Surface & Coating 
Technology, 203, 480-483, (2008). 
6. H. Shima, F. Takano,H. Muramatsu, H. Akinaga, Y. Tamai, I. H. Inque, and H. Takagi, 
“ Voltage polarity dependent low-power and high-speed resistance switching in CoO 
resistance random access memory with Ta electrode ”, Applied Physics Letters,93, 113504, 
(2008).  
7. S. Kim, H. Moon, D. Gupta, S. Yoo, and Y. K. Choi,“ Resistive Switching Characteristics 
of Sol–Gel Zinc Oxide Films for Flexible Memory Applications ”, IEEE Transactions On 
Electron Devices, 56, 4, (2009). 
8. S. Seo, M. J. Lee, D. H. Seo, E. J. Jeoung, D.-S. Suh, Y. S. Joung, I. K. Yoo, I. R. Hwang, 
S. H. Kim, I. S. Byun, J.-S. Kim, J. S. Choi, and B. H. Park, “ Reproducible resistance 
switching in polycrystalline NiO films ”, Applied Physics Letters, 85, 5655-5657, (2004). 
9. 1. R. Jung, M. J. Lee, S. Seo, D. C. Kim, G. S. Park, K. Kim, S. Ahn, Y. Park, and I. K.  
Yoo, “ Decrease in switching voltage fluctuation of Pt/NiOx /Pt structure by process 
control ”, Applied Physics Letters, 91, 022112, (2007). 
10. G. S. Park , X.S. Li, D. C. Kim, R. J. Jung, M. J. Lee, and S. Seo, “ Observation of 
electric-field induced Ni filament channels in polycrystalline NiOx film ”, Applied 
Physics Letters,91, 222103, (2007). 
11. M. J. Lee, S. Han, S. H. Jeon, Bae Ho Park, B. S. Kang, S. E. Ahn, K. H. Kim, C. B. Lee, 
C. J. Kim, I. K. Yoo, D. H. Seo, X. S. Li, J. B. Park, J. H. Lee, and Y. Park, “ Electrical 
Manipulation of Nanofilaments in Transition-Metal Oxides for Resistance- Based 
Memory ”, Nano Letters, 9 , 1476 (2009). 
12. C. Yoshida, K. Kinoshita, T. Yamasaki, and Y. Sugiyama, “ Direct observation of oxygen 
movement during resistance switching in NiO/Pt film ”, Applied Physics Letters, 93, 
042106, (2008) 
13. J. Y. Son, C. H. Kim, J. H. Cho, Y. H. Shin, and H. M. Jan, “ Self-Formed Exchange Bias 
 28
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
本研究中以不同金屬薄膜夾層方式，成功製備出 TiOx/Pt/TiOx 及 NiO/Au/NiO 非揮發電阻
式記憶體元件。除擁有穩定的記憶體狀態外，更進一步使用材料分析的方法深入研究電阻
式記憶體電阻轉換機制。提供了未來在記憶體研究上更多的材料選擇。在元件尺寸微小化
的過程中，指叉結構(crossbar structure) 讓高密度化的記憶體有新的選擇，但面臨元件間互
相干擾(crosstalk)的問題。就以 TiOx/Pt/TiOx記憶體元件而言，其具有單極性及單方向性操
作的特性，即可避免元件間互相干擾(crosstalk)的問題。另外 NiO/Au/NiO 研究結果中顯示，
可降低記憶體元件轉換電壓值，將能提供一省電節省能源的材料新選擇。且在研究過程
中，參與研究的學生皆充份的了解半導物理與元件，在實際的實驗操作中，更親自體會半
導體製程的各項步驟，使得學生得以在學校的課業研究中即對未來就業能力得到充份的訓
練，達到學校就業接軌零能障的目標。 
 
附件二 
96年度專題研究計畫研究成果彙整表 
計畫主持人：陳貞夙 計畫編號：96-2628-E-006-013-MY3 
計畫名稱：含金屬奈米顆粒電荷轉移介質之 TiO2 薄膜電阻記憶效應研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 3 3 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
