# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 5
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:22.1-42.10"
module \lutram_1w3r
  parameter \D_WIDTH 8
  parameter \A_WIDTH 5
  attribute \src "dut.sv:26.20-26.26"
  wire width 5 input 4 \addr_a
  attribute \src "dut.sv:26.28-26.34"
  wire width 5 input 5 \addr_b
  attribute \src "dut.sv:26.36-26.42"
  wire width 5 input 6 \addr_c
  attribute \src "dut.sv:27.14-27.17"
  wire input 8 \clk
  attribute \src "dut.sv:25.22-25.28"
  wire width 8 input 1 \data_a
  attribute \src "dut.sv:25.30-25.36"
  wire width 8 input 2 \data_b
  attribute \src "dut.sv:25.38-25.44"
  wire width 8 input 3 \data_c
  wire width 8 \memrd_ram_DATA
  wire width 8 \memrd_ram_DATA_1
  wire width 8 \memrd_ram_DATA_2
  attribute \src "dut.sv:28.27-28.30"
  wire width 8 output 9 \q_a
  attribute \src "dut.sv:28.32-28.35"
  wire width 8 output 10 \q_b
  attribute \src "dut.sv:28.37-28.40"
  wire width 8 output 11 \q_c
  attribute \src "dut.sv:27.8-27.12"
  wire input 7 \we_a
  attribute \src "dut.sv:31.20-31.23"
  memory width 8 size 32 \ram
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$4
    parameter \ABITS 5
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\ram"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR \addr_a
    connect \CLK \clk
    connect \DATA \data_a
    connect \EN { \we_a \we_a \we_a \we_a \we_a \we_a \we_a \we_a }
  end
  attribute \always_ff 1
  attribute \src "dut.sv:34.2-41.5"
  cell $dff $procdff$1
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D \memrd_ram_DATA
    connect \Q \q_a
  end
  attribute \always_ff 1
  attribute \src "dut.sv:34.2-41.5"
  cell $dff $procdff$2
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D \memrd_ram_DATA_1
    connect \Q \q_b
  end
  attribute \always_ff 1
  attribute \src "dut.sv:34.2-41.5"
  cell $dff $procdff$3
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D \memrd_ram_DATA_2
    connect \Q \q_c
  end
  attribute \src "dut.sv:38.14-38.20"
  cell $memrd \memrd_ram
    parameter \ABITS 5
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\ram"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_a
    connect \CLK 1'x
    connect \DATA \memrd_ram_DATA
    connect \EN 1'1
  end
  attribute \src "dut.sv:39.14-39.20"
  cell $memrd \memrd_ram_1
    parameter \ABITS 5
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\ram"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_b
    connect \CLK 1'x
    connect \DATA \memrd_ram_DATA_1
    connect \EN 1'1
  end
  attribute \src "dut.sv:40.14-40.20"
  cell $memrd \memrd_ram_2
    parameter \ABITS 5
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\ram"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr_c
    connect \CLK 1'x
    connect \DATA \memrd_ram_DATA_2
    connect \EN 1'1
  end
end
