<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:48.2948</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7032310</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>저항성 스위칭 장치와 그의 제조 및 동작 방법</inventionTitle><inventionTitleEng>RESISTIVE SWITCHING DEVICES AND METHODS FOR THEIR MANUFACTURE AND OPERATION</inventionTitleEng><openDate>2024.11.11</openDate><openNumber>10-2024-0160600</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 70/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 13/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 저항성 스위칭 메모리 장치는 이온 전도성 물질을 포함하는 활성층을 포함한다. 활성층은 기판에 배치된다. 상기 장치는, 제1 전극, 제2 전극 및 선택적으로 제1 반도체 층을 더 포함한다. 상기 제1 전극, 제2 전극 및 제1 반도체 층 중 하나는, 존재하는 경우, 활성층에 대한 기판이며, 상기 활성층과 제1 반도체 층은, 존재하는 경우, 계면에서 서로 접촉한다. 상기 장치는, 이 장치의 전기 저항을 서로 다른 저항 상태들 사이에서 수위칭할 수 있도록 히스테리시스 I-V 거동을 나타낸다. 상기 활성층은 기판에 대해 비에피택셜이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.14</internationOpenDate><internationOpenNumber>WO2023170172</internationOpenNumber><internationalApplicationDate>2023.03.08</internationalApplicationDate><internationalApplicationNumber>PCT/EP2023/055928</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 이온 전도성 물질을 포함하는 활성층을 포함하는 저항성 스위칭 메모리 장치로서, 상기 활성층은 기판에 배치되고, 상기 장치는:제1 전극,제2 전극,선택적으로, 제1 반도체 층을 더 포함하고,상기 제1 전극, 제2 전극 및 제1 반도체 층 중 하나는, 존재하는 경우, 활성층의 기판이고, 상기 활성층과 제1 반도체 층은, 존재하는 경우, 계면에서 서로 접촉하며,상기 장치는, 상기 장치의 전기 저항을 서로 다른 저항 상태들 사이에서 스위칭할 수 있도록 히스테리시스 I-V 거동을 나타내고,상기 활성층은 기판에 대해 비에피택셜(non-epitaxial)인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 기판은 단결정 기판인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 상기 제1 반도체 층이 존재하며 상기 제1 전극, 제2 전극 및 제1 반도체 층 중 하나는 활성층의 기판이고, 상기 활성층과 제1 반도체 층은 계면에서 서로 접촉하는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 반도체 층은 제1 전극과 활성층 사이에 개재되는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 활성층 그 자체는 단결정이 아닌, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 활성층은 나노결정인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 활성층은 비정질인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판과 비에피택셜 활성층 사이에 추가로 상기 이온 전도성 물질의 에피택셜 층이 제공되고, 상기 에피택셜 층의 두께는 최대 15개 유닛 셀들인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 활성층은, 그의 본래의 상태에서, 실온에서 측정 시 2.86 S/m 이하의 전자 전도도를 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 활성층은, 그의 본래의 상태에서, 500℃에서 측정 시 적어도 10-10 S/cm의 이온 전도도를 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 활성층은, 그의 본래의 상태에서, 실온에서 적어도 106 Ω.m의 전기 저항률을 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 활성층의 두께는 100nm 이하인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 장치는 적어도 10의 ON/OFF 비를 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 장치는 실온에서 적어도 104 사이클의 내구성을 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 장치는 실온에서 적어도 104초의 유지 시간을 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 이온 전도성 물질은 산소 이온 전도성을 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>17. 제3항 또는 제4항, 또는 제1항 내지 제15항 중 어느 한 항에 있어서, 또는 제3항에 종속된 제5항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 반도체 층은 산화물 반도체 층인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>18. 제3항 또는 제4항, 또는 제1항 내지 제15항 중 어느 한 항에 있어서, 또는 제3항에 종속된 제5항 내지 제17항 중 어느 한 항에 있어서, 상기 제1 반도체 층은 활성층보다 낮은 전기 저항률을 갖는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 및 제2 전극들은 금속성인, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 활성층은, 제1 상의 매트릭스 내에서 활성층의 두께 방향으로 확장되는 제2 상의 컬럼들의 배열을 갖는 나노복합 구조를 포함하고, 장치의 사용시, 상기 컬럼들은 활성층에서 전도성 필라멘트들의 형성을 안내하는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 활성층의 재료는:이종원자가 이온 도핑된 HfOx,이종원자가 이온 도핑된 ZrOx,인듐 갈륨 아연 산화물(IGZO),티타늄 비스무트 나트륨(NBT),이종원자가(aliovalent) 이온 도핑된 SiOx로부터 선택되는, 저항성 스위칭 메모리 장치.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제21항 중 어느 한 항에 따른 저항성 스위칭 메모리 장치를 동작시키는 방법으로서, 상기 방법은, 장치가 제1 고저항 상태에 있는 상태에서, 저항을 제2 저저항 상태로 설정하고, 이어서 상기 제2 저저항 상태를 판독함으로써, 설정 및 읽기 동작을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제21항 중 어느 한 항에 따른 저항성 스위칭 메모리 장치를 동작시키는 방법으로서, 상기 방법은, 장치가 제1 저저항 상태에 있는 상태에서, 저항을 제2 고저항 상태로 설정하고, 이어서 상기 제2 고저항 상태를 판독함으로써, 설정 및 읽기 동작을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항 또는 제23항에 있어서, 상기 장치가 저항 상태 설정 조건들의 적절한 선택에 의해 적어도 4개의 서로 다른 가용 비휘발성 저항 상태들 중 하나로 설정되는, 방법.</claim></claimInfo><claimInfo><claim>25. 이온 전도성 물질을 포함하는 저항성 스위칭 메모리 장치를 제조하는 방법으로서, 상기 활성층은 기판에 배치되고, 상기 장치는:제1 전극,제2 전극,선택적으로, 제1 반도체 층을 더 포함하고,상기 제1 전극, 제2 전극 및 제1 반도체 층 중 하나는, 존재하는 경우, 활성층에 대한 기판이고, 상기 활성층과 제1 반도체 층은, 존재하는 경우, 계면에서 서로 접촉하며,상기 장치는, 서로 다른 저항 상태들 사이에서 장치의 전기 저항을 스위칭할 수 있도록 히스테리시스 I-V 거동을 나타내고,상기 활성층은 400℃ 이하의 온도에서 증착되는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>영국 캠브리지셔 씨비* *티엔 캠브리지 트리니티 레인 더 올드 스쿨스</address><code>520100220030</code><country>영국</country><engName>CAMBRIDGE ENTERPRISE LIMITED</engName><name>캠브리지 엔터프라이즈 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>영국 캠브리지셔 씨비* *쥐티 캠브리지 찰...</address><code> </code><country> </country><engName>XIAO, Ming</engName><name>샤오 밍</name></inventorInfo><inventorInfo><address>영국 캠브리지셔 씨비* *쥐티 캠브리지 찰...</address><code> </code><country> </country><engName>DRISCOLL, Judith</engName><name>드리스콜 주디스</name></inventorInfo><inventorInfo><address>영국 캠브리지셔 씨비* *쥐티 캠브리지 찰...</address><code> </code><country> </country><engName>HELLENBRAND, Markus</engName><name>헬렌브랜드 마르쿠스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>영국</priorityApplicationCountry><priorityApplicationDate>2022.03.08</priorityApplicationDate><priorityApplicationNumber>2203210.6</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>영국</priorityApplicationCountry><priorityApplicationDate>2022.11.18</priorityApplicationDate><priorityApplicationNumber>2217303.3</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-1-2024-1053799-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.10.14</receiptDate><receiptNumber>1-5-2024-0164626-87</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247032310.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f23b655bf20cbb3633c9c9e441666c0514d027b2941a828b90c7e03d03208988b81c524b4882b3987a83a9f92121167329a37bc600536011</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf002077c29e94db139a285cf19e988fa8ed2cf375a9b08bff71c5a0b7cfea5510ada2d901b76c15a5f99fe90a0aca80397f0acd0a38352860</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>