利用generate生成批量模块时（可以使用assign语句），genvar和integer的区别：genvar专门设计用于generate块中的循环结构，而integer是一般的整数类型，也可以在generate块中用于循环，但同时也可以用于其他目的。  
注意多模块例化时，会因为时序问题从而得不到想要的结果。就比如VL9，需要三个比较模块而不是两个，不然比较的是上一个周期的a，b较小的和当前周期的c了  
verilog门级电路写法疑问：比如
```verilog
	assign S[0] = p[0] ^ C_1;
	assign S[1] = p[1] ^((p[0] & C_1) | g[0]);
	assign S[2] = p[2] ^((p[1] &((p[0] & C_1) | g[0])) | g[1]);
	assign S[3] = p[3] ^((p[2] &(p[1] &((p[0] & C_1) | g[0]) | g[1])) |g[2]);
	assign CO = (p[3] &((p[2] &(p[1] &((p[0] & C_1) | g[0]) | g[1])) |g[2])) |g[3];
```
和
```verilog
    assign P=A_in^B_in;
    assign G=A_in&B_in;
     
    assign C={G[3]|(P[3]&C[2]), G[2]|(P[2]&C[1]), G[1]|(P[1]&C[0]), G[0]|(P[0]&C_1)};
    assign S={P[3]^C[2], P[2]^C[1], P[1]^C[0], P[0]^C_1};
    assign CO=C[3];
```
这两种综合会有区别吗？