<?xml version="1.0" encoding="UTF-8"?>
<!--           
//                                                                                                    //
// Generated File Do Not EDIT                                                                         //
//                                                                                                    //
// ./tools/verilog/gen_tb -vendor opencores.org -library Mos6502  -component cpu  -version def //
//                                                                                                    //
-->           
<ipxact:design
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>Mos6502</ipxact:library>
<ipxact:name>cpu</ipxact:name>
<ipxact:version>def_duth.design</ipxact:version>
<ipxact:adHocConnections>

<ipxact:adHocConnection>
<ipxact:name>addr</ipxact:name>
<ipxact:externalPortReference portRef="addr" left="CPU_ADD-1" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>alu_status</ipxact:name>
<ipxact:externalPortReference portRef="alu_status" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="alu_status" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>clk</ipxact:name>
<ipxact:externalPortReference portRef="clk" />
<ipxact:internalPortReference componentRef="dut" portRef="clk" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>enable</ipxact:name>
<ipxact:externalPortReference portRef="enable" />
<ipxact:internalPortReference componentRef="dut" portRef="enable" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>nmi</ipxact:name>
<ipxact:externalPortReference portRef="nmi" />
<ipxact:internalPortReference componentRef="dut" portRef="nmi" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>pg0_add</ipxact:name>
<ipxact:externalPortReference portRef="pg0_add" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="pg0_add" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>pg0_data</ipxact:name>
<ipxact:externalPortReference portRef="pg0_data" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="pg0_data" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>pg0_rd</ipxact:name>
<ipxact:externalPortReference portRef="pg0_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="pg0_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>pg0_wr</ipxact:name>
<ipxact:externalPortReference portRef="pg0_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="pg0_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rd</ipxact:name>
<ipxact:externalPortReference portRef="rd" />
<ipxact:internalPortReference componentRef="dut" portRef="rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rdata</ipxact:name>
<ipxact:externalPortReference portRef="rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>reset</ipxact:name>
<ipxact:externalPortReference portRef="reset" />
<ipxact:internalPortReference componentRef="dut" portRef="reset" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>vec_int</ipxact:name>
<ipxact:externalPortReference portRef="vec_int" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="vec_int" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wdata</ipxact:name>
<ipxact:externalPortReference portRef="wdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wr</ipxact:name>
<ipxact:externalPortReference portRef="wr" />
<ipxact:internalPortReference componentRef="dut" portRef="wr" />
</ipxact:adHocConnection>


</ipxact:adHocConnections>
<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>dut</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="Mos6502" name="cpu" version="def" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="BOOT_VEC">BOOT_VEC</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CPU_ADD">CPU_ADD</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="PROG_ROM_ADD">PROG_ROM_ADD</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="PROG_ROM_WORDS">PROG_ROM_WORDS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="VEC_TABLE">VEC_TABLE</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>
</ipxact:componentInstances>
</ipxact:design>
