TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Fri Mar 28 16:28:04 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'signal2'
 13. Slow Model Setup: 'signal'
 14. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'signal'
 16. Slow Model Hold: 'signal2'
 17. Slow Model Recovery: 'signal'
 18. Slow Model Recovery: 'signal2'
 19. Slow Model Removal: 'signal2'
 20. Slow Model Removal: 'signal'
 21. Slow Model Minimum Pulse Width: 'signal'
 22. Slow Model Minimum Pulse Width: 'signal2'
 23. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'osc'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 35. Fast Model Setup: 'signal2'
 36. Fast Model Setup: 'signal'
 37. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 38. Fast Model Hold: 'signal'
 39. Fast Model Hold: 'signal2'
 40. Fast Model Recovery: 'signal'
 41. Fast Model Recovery: 'signal2'
 42. Fast Model Removal: 'signal2'
 43. Fast Model Removal: 'signal'
 44. Fast Model Minimum Pulse Width: 'signal'
 45. Fast Model Minimum Pulse Width: 'signal2'
 46. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 47. Fast Model Minimum Pulse Width: 'osc'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; signal                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal }                           ;
; signal2                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal2 }                          ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 91.63 MHz  ; 91.63 MHz       ; inst|altpll_component|pll|clk[0] ;      ;
; 330.58 MHz ; 330.58 MHz      ; signal2                          ;      ;
; 358.55 MHz ; 358.55 MHz      ; signal                           ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -5.519 ; -75.193       ;
; signal2                          ; -2.025 ; -15.237       ;
; signal                           ; -1.789 ; -13.933       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; signal                           ; 0.445 ; 0.000         ;
; signal2                          ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; signal  ; 1.866 ; 0.000         ;
; signal2 ; 2.475 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; signal2 ; -1.767 ; -13.828       ;
; signal  ; -1.126 ; -8.996        ;
+---------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.469 ; -11.245       ;
; signal2                          ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -5.519 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 3.104      ;
; -5.445 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 3.030      ;
; -5.396 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 3.025      ;
; -5.374 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.959      ;
; -5.365 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.950      ;
; -5.346 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[1]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.931      ;
; -5.322 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.951      ;
; -5.277 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.906      ;
; -5.242 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.871      ;
; -5.203 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.832      ;
; -5.200 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.785      ;
; -5.197 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.826      ;
; -5.132 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.761      ;
; -5.123 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.752      ;
; -5.123 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.752      ;
; -5.115 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.744      ;
; -5.077 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.706      ;
; -5.052 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.681      ;
; -5.043 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.672      ;
; -5.041 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.626      ;
; -5.041 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.670      ;
; -4.961 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.590      ;
; -4.958 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.587      ;
; -4.940 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[0]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 2.525      ;
; -4.921 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.550      ;
; -4.878 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.507      ;
; -4.841 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.470      ;
; -4.799 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.428      ;
; -4.796 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.425      ;
; -4.747 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[1]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.376      ;
; -4.726 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.355      ;
; -4.651 ; count:inst6|out[7]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.280      ;
; -4.645 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.274      ;
; -4.642 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.271      ;
; -4.613 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 2.242      ;
; -4.395 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.963      ;
; -4.367 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.409     ; 1.996      ;
; -4.331 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[12] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.955      ;
; -4.321 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.889      ;
; -4.289 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[8]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.453     ; 1.874      ;
; -4.278 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.846      ;
; -4.269 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.833      ;
; -4.250 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.818      ;
; -4.241 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[10] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.865      ;
; -4.241 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.809      ;
; -4.206 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.774      ;
; -4.204 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.772      ;
; -4.195 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.759      ;
; -4.133 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.701      ;
; -4.132 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.700      ;
; -4.124 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.688      ;
; -4.124 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.692      ;
; -4.115 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.679      ;
; -4.096 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[1]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.660      ;
; -4.086 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[11] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.710      ;
; -4.076 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.644      ;
; -4.058 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.626      ;
; -4.052 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.620      ;
; -4.045 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[14] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.669      ;
; -4.038 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[13] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.662      ;
; -4.033 ; count:inst6|out[7]           ; SumCounts:inst7|sumout[15] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.657      ;
; -3.984 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.552      ;
; -3.959 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.527      ;
; -3.950 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.514      ;
; -3.919 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.487      ;
; -3.917 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.485      ;
; -3.904 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.472      ;
; -3.900 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[9]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.414     ; 1.524      ;
; -3.888 ; count:inst2|out[6]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.456      ;
; -3.887 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.455      ;
; -3.869 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[1]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.437      ;
; -3.839 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.407      ;
; -3.791 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.355      ;
; -3.708 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.276      ;
; -3.691 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[0]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.474     ; 2.255      ;
; -3.636 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.204      ;
; -3.457 ; count:inst2|out[6]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.025      ;
; -3.449 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 2.017      ;
; -3.387 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 1.955      ;
; -3.049 ; count:inst2|out[7]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.470     ; 1.617      ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.087  ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.952     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.218  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.820     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
; 9.271  ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 10.768     ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal2'                                                                                            ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.025 ; count:inst6|out[7] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -2.025 ; count:inst6|out[7] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.063      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.991 ; count:inst6|out[4] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 3.029      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.787 ; count:inst6|out[5] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.825      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.701 ; count:inst6|out[2] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.739      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.696 ; count:inst6|out[0] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; -0.044     ; 2.690      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.647 ; count:inst6|out[6] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.685      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.446 ; count:inst6|out[1] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.484      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.312 ; count:inst6|out[3] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.350      ;
; -1.062 ; count:inst6|out[2] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 2.144      ;
; -1.057 ; count:inst6|out[0] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 2.095      ;
; -0.807 ; count:inst6|out[1] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.889      ;
; -0.693 ; count:inst6|out[7] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.775      ;
; -0.673 ; count:inst6|out[3] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.755      ;
; -0.659 ; count:inst6|out[4] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.741      ;
; -0.455 ; count:inst6|out[5] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.537      ;
; -0.315 ; count:inst6|out[6] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.044      ; 1.397      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.789 ; count:inst2|out[4] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.789 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.827      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.747 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.785      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.677 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.715      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.657 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.695      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.672      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.589      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.466 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; -0.004     ; 2.500      ;
; -1.410 ; count:inst2|out[4] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.452      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.399 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.437      ;
; -1.368 ; count:inst2|out[5] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.410      ;
; -1.172 ; count:inst2|out[6] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.214      ;
; -1.020 ; count:inst2|out[7] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.062      ;
; -0.993 ; count:inst2|out[2] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.035      ;
; -0.973 ; count:inst2|out[1] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 2.015      ;
; -0.950 ; count:inst2|out[3] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.004      ; 1.992      ;
; -0.782 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.820      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.627 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_RECEIVED        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.913      ;
; 0.632 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.657 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.685 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.686 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.687 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.973      ;
; 0.764 ; uart:inst4|tx_data[5]                     ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.765 ; SumCounts:inst7|sumout[12]                ; trigger_clock_hundreds:inst5|out[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.766 ; SumCounts:inst7|sumout[9]                 ; trigger_clock_hundreds:inst5|out[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.768 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.776 ; SumCounts:inst7|sumout[10]                ; trigger_clock_hundreds:inst5|out[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 0.781 ; SumCounts:inst7|sumout[13]                ; trigger_clock_hundreds:inst5|out[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.826 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.828 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.832 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.833 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.835 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.835 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.835 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.844 ; SumCounts:inst7|TwoBytes                  ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.130      ;
; 0.849 ; trigger_clock_hundreds:inst5|out[1]       ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.134      ;
; 0.874 ; trigger_clock_hundreds:inst5|out[6]       ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.159      ;
; 0.935 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.221      ;
; 0.936 ; uart:inst4|tx_state[1]                    ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.222      ;
; 0.940 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 0.940 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.226      ;
; 0.943 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.229      ;
; 0.944 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.230      ;
; 0.963 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[6]         ; trigger_clock_hundreds:inst5|i[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[12]        ; trigger_clock_hundreds:inst5|i[12]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[8]         ; trigger_clock_hundreds:inst5|i[8]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[10]        ; trigger_clock_hundreds:inst5|i[10]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.000 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.286      ;
; 1.004 ; trigger_clock_hundreds:inst5|out[7]       ; uart:inst4|tx_data[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[19]        ; trigger_clock_hundreds:inst5|i[19]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[21]        ; trigger_clock_hundreds:inst5|i[21]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.013 ; uart:inst4|tx_data[7]                     ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.298      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[3]         ; trigger_clock_hundreds:inst5|i[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[5]         ; trigger_clock_hundreds:inst5|i[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.023 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.030 ; uart:inst4|recv_state.RX_IDLE             ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.034 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.320      ;
; 1.052 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.338      ;
; 1.074 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.360      ;
; 1.076 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.362      ;
; 1.077 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.363      ;
; 1.077 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.363      ;
; 1.077 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.363      ;
; 1.078 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.364      ;
; 1.078 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.364      ;
; 1.079 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.365      ;
; 1.080 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.080 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.080 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.366      ;
; 1.081 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[6]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.367      ;
; 1.081 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[7]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.367      ;
; 1.082 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.368      ;
; 1.129 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_state[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.415      ;
; 1.136 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.422      ;
; 1.143 ; trigger_clock_hundreds:inst5|out[0]       ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.428      ;
; 1.151 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.435      ;
; 1.151 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.435      ;
; 1.153 ; SumCounts:inst7|sumout[0]                 ; trigger_clock_hundreds:inst5|out[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.434      ;
; 1.153 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.437      ;
; 1.157 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.440      ;
; 1.177 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.464      ;
; 1.182 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|recv_state.RX_READ_BITS       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.922      ;
; 0.983 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.269      ;
; 0.989 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.275      ;
; 1.022 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.027 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.314      ;
; 1.170 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; -0.004     ; 1.452      ;
; 1.415 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.701      ;
; 1.455 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.458 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.744      ;
; 1.461 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.747      ;
; 1.495 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.781      ;
; 1.522 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.808      ;
; 1.535 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.821      ;
; 1.538 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.824      ;
; 1.602 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.888      ;
; 1.602 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; -0.004     ; 1.884      ;
; 1.615 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.921      ;
; 1.682 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.968      ;
; 1.682 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; -0.004     ; 1.964      ;
; 1.702 ; count:inst2|out[3] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 1.992      ;
; 1.712 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.998      ;
; 1.715 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.001      ;
; 1.725 ; count:inst2|out[1] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.015      ;
; 1.745 ; count:inst2|out[2] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.035      ;
; 1.762 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.048      ;
; 1.772 ; count:inst2|out[7] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.062      ;
; 1.792 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.078      ;
; 1.795 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.081      ;
; 1.856 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; -0.004     ; 2.138      ;
; 1.872 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.158      ;
; 1.875 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.161      ;
; 1.924 ; count:inst2|out[6] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.214      ;
; 1.936 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; -0.004     ; 2.218      ;
; 1.952 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.238      ;
; 2.016 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; -0.004     ; 2.298      ;
; 2.096 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; -0.004     ; 2.378      ;
; 2.120 ; count:inst2|out[5] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.410      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.151 ; count:inst2|out[7] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.437      ;
; 2.162 ; count:inst2|out[4] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.004      ; 2.452      ;
; 2.303 ; count:inst2|out[6] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; count:inst2|out[6] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; count:inst2|out[6] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; count:inst2|out[6] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; count:inst2|out[6] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.589      ;
; 2.386 ; count:inst2|out[3] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.672      ;
; 2.386 ; count:inst2|out[3] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.672      ;
; 2.429 ; count:inst2|out[2] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.715      ;
; 2.499 ; count:inst2|out[5] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.785      ;
; 2.499 ; count:inst2|out[5] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.785      ;
; 2.499 ; count:inst2|out[5] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.785      ;
; 2.499 ; count:inst2|out[5] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.785      ;
; 2.541 ; count:inst2|out[4] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.827      ;
; 2.541 ; count:inst2|out[4] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.827      ;
; 2.541 ; count:inst2|out[4] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.827      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal2'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst6|out[0] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.731      ;
; 0.984 ; count:inst6|out[6] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.270      ;
; 1.036 ; count:inst6|out[2] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.322      ;
; 1.037 ; count:inst6|out[3] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.323      ;
; 1.039 ; count:inst6|out[0] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 1.281      ;
; 1.067 ; count:inst6|out[6] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.397      ;
; 1.207 ; count:inst6|out[5] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.537      ;
; 1.208 ; count:inst6|out[4] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.494      ;
; 1.218 ; count:inst6|out[5] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.504      ;
; 1.262 ; count:inst6|out[1] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.548      ;
; 1.411 ; count:inst6|out[4] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.741      ;
; 1.416 ; count:inst6|out[6] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.702      ;
; 1.425 ; count:inst6|out[3] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.755      ;
; 1.445 ; count:inst6|out[7] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.775      ;
; 1.469 ; count:inst6|out[2] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.755      ;
; 1.470 ; count:inst6|out[3] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.756      ;
; 1.471 ; count:inst6|out[0] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 1.713      ;
; 1.549 ; count:inst6|out[2] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.835      ;
; 1.551 ; count:inst6|out[0] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 1.793      ;
; 1.559 ; count:inst6|out[1] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 1.889      ;
; 1.564 ; count:inst6|out[7] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.850      ;
; 1.631 ; count:inst6|out[0] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 1.873      ;
; 1.644 ; count:inst6|out[3] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.930      ;
; 1.650 ; count:inst6|out[5] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.936      ;
; 1.693 ; count:inst6|out[1] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.979      ;
; 1.723 ; count:inst6|out[2] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.009      ;
; 1.724 ; count:inst6|out[3] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.010      ;
; 1.730 ; count:inst6|out[5] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.016      ;
; 1.744 ; count:inst6|out[4] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.030      ;
; 1.773 ; count:inst6|out[1] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.059      ;
; 1.803 ; count:inst6|out[2] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.089      ;
; 1.804 ; count:inst6|out[3] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.090      ;
; 1.805 ; count:inst6|out[0] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 2.047      ;
; 1.814 ; count:inst6|out[2] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.044      ; 2.144      ;
; 1.824 ; count:inst6|out[4] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.110      ;
; 1.853 ; count:inst6|out[1] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.139      ;
; 1.883 ; count:inst6|out[2] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.169      ;
; 1.885 ; count:inst6|out[0] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 2.127      ;
; 1.904 ; count:inst6|out[4] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.190      ;
; 1.965 ; count:inst6|out[0] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; -0.044     ; 2.207      ;
; 2.027 ; count:inst6|out[1] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.313      ;
; 2.064 ; count:inst6|out[3] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.350      ;
; 2.064 ; count:inst6|out[3] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.350      ;
; 2.107 ; count:inst6|out[1] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.393      ;
; 2.187 ; count:inst6|out[1] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.473      ;
; 2.399 ; count:inst6|out[6] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.685      ;
; 2.399 ; count:inst6|out[6] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.685      ;
; 2.399 ; count:inst6|out[6] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.685      ;
; 2.399 ; count:inst6|out[6] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.685      ;
; 2.399 ; count:inst6|out[6] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.685      ;
; 2.453 ; count:inst6|out[2] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.739      ;
; 2.539 ; count:inst6|out[5] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.825      ;
; 2.539 ; count:inst6|out[5] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.825      ;
; 2.539 ; count:inst6|out[5] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.825      ;
; 2.539 ; count:inst6|out[5] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 2.825      ;
; 2.743 ; count:inst6|out[4] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.029      ;
; 2.743 ; count:inst6|out[4] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.029      ;
; 2.743 ; count:inst6|out[4] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.029      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
; 2.777 ; count:inst6|out[7] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 3.063      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.866 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.474      ; 1.646      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
; 1.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.470      ; 1.630      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal2'                                                                                                                            ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[2] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[4] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[5] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[6] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[7] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[1] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.475 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[3] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.409      ; 1.972      ;
; 2.519 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[0] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 3.453      ; 1.972      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal2'                                                                                                                              ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.767 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[0] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.453      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[2] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[4] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[5] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[6] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[7] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[1] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
; -1.723 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[3] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 3.409      ; 1.972      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.126 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.470      ; 1.630      ;
; -1.114 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.474      ; 1.646      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal2'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal2 ; Rise       ; signal2            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; signal2|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; signal2|combout    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[12]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[12]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[13]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[13]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[14]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[14]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[15]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[15]      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 5.846  ; 5.846  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 9.771  ; 9.771  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 10.084 ; 10.084 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 10.043 ; 10.043 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 3.509  ; 3.509  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 2.973  ; 2.973  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 9.569  ; 9.569  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 9.389  ; 9.389  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 10.414 ; 10.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 9.630  ; 9.630  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 9.688  ; 9.688  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -5.594 ; -5.594 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -6.606 ; -6.606 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -6.774 ; -6.774 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -5.780 ; -5.780 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -3.261 ; -3.261 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -2.725 ; -2.725 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -5.006 ; -5.006 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -6.303 ; -6.303 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -6.863 ; -6.863 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -5.039 ; -5.039 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -5.138 ; -5.138 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.449  ; 4.449  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 10.608 ; 10.608 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 10.090 ; 10.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 8.746  ; 8.746  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 10.608 ; 10.608 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 9.764  ; 9.764  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 9.055  ; 9.055  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 8.866  ; 8.866  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 3.814  ; 3.814  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.742 ; 26.742 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 26.475 ; 26.475 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.742 ; 26.742 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.435 ; 26.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.507 ; 26.507 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 26.502 ; 26.502 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 26.504 ; 26.504 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 26.516 ; 26.516 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 20.878 ; 20.878 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 20.878 ; 20.878 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 18.340 ; 18.340 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 16.380 ; 16.380 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 18.973 ; 18.973 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.856 ; 18.856 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.396 ; 20.396 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 20.505 ; 20.505 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.329  ; 6.329  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.894  ; 4.894  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 4.449 ; 4.449 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 7.334 ; 7.334 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.714 ; 8.714 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 7.571 ; 7.571 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 7.334 ; 7.334 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.388 ; 8.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.679 ; 7.679 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.691 ; 7.691 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 3.814 ; 3.814 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 7.760 ; 7.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 7.817 ; 7.817 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.148 ; 8.148 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 7.760 ; 7.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 7.855 ; 7.855 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 7.860 ; 7.860 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 7.861 ; 7.861 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 7.870 ; 7.870 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 8.609 ; 8.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 9.605 ; 9.605 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 9.251 ; 9.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 8.609 ; 8.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 9.073 ; 9.073 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 9.240 ; 9.240 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 9.609 ; 9.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 9.328 ; 9.328 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.329 ; 6.329 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.894 ; 4.894 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -2.147 ; -29.703       ;
; signal2                          ; -0.216 ; -1.512        ;
; signal                           ; -0.150 ; -1.050        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; signal                           ; 0.215 ; 0.000         ;
; signal2                          ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; signal  ; 1.752 ; 0.000         ;
; signal2 ; 2.045 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; signal2 ; -1.196 ; -9.351        ;
; signal  ; -0.878 ; -7.018        ;
+---------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.222 ; -9.222        ;
; signal2                          ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                              ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.147 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.194      ;
; -2.133 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.180      ;
; -2.099 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.146      ;
; -2.086 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.133      ;
; -2.084 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.162      ;
; -2.070 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.148      ;
; -2.048 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[1]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.095      ;
; -2.036 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.114      ;
; -2.029 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.107      ;
; -2.026 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.073      ;
; -2.015 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.093      ;
; -1.994 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.072      ;
; -1.981 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.059      ;
; -1.980 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.058      ;
; -1.968 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.046      ;
; -1.957 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.035      ;
; -1.956 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 1.003      ;
; -1.946 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.024      ;
; -1.943 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.021      ;
; -1.938 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.016      ;
; -1.933 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 1.011      ;
; -1.918 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[0]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 0.965      ;
; -1.909 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.987      ;
; -1.908 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.986      ;
; -1.888 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.966      ;
; -1.873 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.951      ;
; -1.858 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.936      ;
; -1.854 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.932      ;
; -1.838 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.916      ;
; -1.836 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[4]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.914      ;
; -1.827 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[1]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.905      ;
; -1.804 ; count:inst6|out[7]           ; SumCounts:inst7|sumout[7]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.882      ;
; -1.801 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[6]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.879      ;
; -1.797 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[5]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.875      ;
; -1.793 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[3]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.871      ;
; -1.748 ; count:inst6|out[4]           ; SumCounts:inst7|sumout[12] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.822      ;
; -1.725 ; count:inst6|out[0]           ; SumCounts:inst7|sumout[8]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.985     ; 0.772      ;
; -1.700 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[2]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.954     ; 0.778      ;
; -1.697 ; count:inst6|out[2]           ; SumCounts:inst7|sumout[10] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.771      ;
; -1.656 ; count:inst6|out[3]           ; SumCounts:inst7|sumout[11] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.730      ;
; -1.631 ; count:inst6|out[6]           ; SumCounts:inst7|sumout[14] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.705      ;
; -1.628 ; count:inst6|out[5]           ; SumCounts:inst7|sumout[13] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.702      ;
; -1.627 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.129      ;
; -1.625 ; count:inst6|out[7]           ; SumCounts:inst7|sumout[15] ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.699      ;
; -1.613 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.115      ;
; -1.601 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 1.100      ;
; -1.587 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 1.086      ;
; -1.580 ; count:inst6|out[1]           ; SumCounts:inst7|sumout[9]  ; signal2                          ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.958     ; 0.654      ;
; -1.579 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.081      ;
; -1.572 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.074      ;
; -1.566 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.068      ;
; -1.558 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.060      ;
; -1.553 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 1.052      ;
; -1.540 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.042      ;
; -1.540 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 1.039      ;
; -1.526 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.028      ;
; -1.524 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.026      ;
; -1.511 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.013      ;
; -1.506 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 1.008      ;
; -1.502 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[1]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 1.001      ;
; -1.492 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.994      ;
; -1.480 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 0.979      ;
; -1.479 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.981      ;
; -1.465 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.967      ;
; -1.451 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.953      ;
; -1.438 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.940      ;
; -1.436 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.938      ;
; -1.431 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.933      ;
; -1.423 ; count:inst2|out[1]           ; SumCounts:inst7|sumout[1]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.925      ;
; -1.421 ; count:inst2|out[6]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.923      ;
; -1.419 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.921      ;
; -1.410 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 0.909      ;
; -1.404 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.906      ;
; -1.376 ; count:inst2|out[0]           ; SumCounts:inst7|sumout[0]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.533     ; 0.875      ;
; -1.374 ; count:inst2|out[3]           ; SumCounts:inst7|sumout[3]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.876      ;
; -1.349 ; count:inst2|out[5]           ; SumCounts:inst7|sumout[5]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.851      ;
; -1.283 ; count:inst2|out[4]           ; SumCounts:inst7|sumout[4]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.785      ;
; -1.282 ; count:inst2|out[6]           ; SumCounts:inst7|sumout[6]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.784      ;
; -1.276 ; count:inst2|out[2]           ; SumCounts:inst7|sumout[2]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.778      ;
; -1.167 ; count:inst2|out[7]           ; SumCounts:inst7|sumout[7]  ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.530     ; 0.669      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.866 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.167      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.893 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.140      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
; 15.925 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.108      ;
+--------+------------------------------+----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal2'                                                                                            ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.216 ; count:inst6|out[7] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; count:inst6|out[7] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.248      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; count:inst6|out[4] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.240      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.138 ; count:inst6|out[5] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.170      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.123 ; count:inst6|out[0] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; -0.031     ; 1.124      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.114 ; count:inst6|out[6] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.146      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; count:inst6|out[2] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.140      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; count:inst6|out[1] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.052      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[2] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[4] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[5] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[6] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[7] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[1] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; count:inst6|out[3] ; count:inst6|out[3] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 1.032      ;
; 0.233  ; count:inst6|out[0] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.000      ; 0.799      ;
; 0.248  ; count:inst6|out[2] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.815      ;
; 0.336  ; count:inst6|out[1] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.727      ;
; 0.356  ; count:inst6|out[3] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.707      ;
; 0.374  ; count:inst6|out[7] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.689      ;
; 0.382  ; count:inst6|out[4] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.681      ;
; 0.452  ; count:inst6|out[5] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.611      ;
; 0.476  ; count:inst6|out[6] ; count:inst6|out[0] ; signal2      ; signal2     ; 1.000        ; 0.031      ; 0.587      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.150 ; count:inst2|out[4] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.182      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.169      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.094 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.126      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.124      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.083 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.115      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.101      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.059 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; -0.003     ; 1.088      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.071      ;
; 0.101  ; count:inst2|out[4] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.934      ;
; 0.114  ; count:inst2|out[5] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.921      ;
; 0.182  ; count:inst2|out[6] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.853      ;
; 0.212  ; count:inst2|out[7] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.823      ;
; 0.254  ; count:inst2|out[2] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.781      ;
; 0.256  ; count:inst2|out[1] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.779      ;
; 0.265  ; count:inst2|out[3] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.003      ; 0.770      ;
; 0.289  ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.743      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_RECEIVED        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.260 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.275 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.276 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.428      ;
; 0.297 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.449      ;
; 0.317 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; SumCounts:inst7|TwoBytes                  ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.470      ;
; 0.320 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; trigger_clock_hundreds:inst5|out[1]       ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; uart:inst4|tx_data[5]                     ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; SumCounts:inst7|sumout[12]                ; trigger_clock_hundreds:inst5|out[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; SumCounts:inst7|sumout[9]                 ; trigger_clock_hundreds:inst5|out[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; SumCounts:inst7|sumout[10]                ; trigger_clock_hundreds:inst5|out[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; trigger_clock_hundreds:inst5|out[6]       ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; SumCounts:inst7|sumout[13]                ; trigger_clock_hundreds:inst5|out[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.489      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[6]         ; trigger_clock_hundreds:inst5|i[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[12]        ; trigger_clock_hundreds:inst5|i[12]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[8]         ; trigger_clock_hundreds:inst5|i[8]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[10]        ; trigger_clock_hundreds:inst5|i[10]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; trigger_clock_hundreds:inst5|out[7]       ; uart:inst4|tx_data[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; uart:inst4|tx_state[1]                    ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.519      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[19]        ; trigger_clock_hundreds:inst5|i[19]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[21]        ; trigger_clock_hundreds:inst5|i[21]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[3]         ; trigger_clock_hundreds:inst5|i[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[5]         ; trigger_clock_hundreds:inst5|i[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.526      ;
; 0.374 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.527      ;
; 0.374 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.381 ; uart:inst4|recv_state.RX_IDLE             ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.392 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.399 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.551      ;
; 0.411 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.566      ;
; 0.416 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[6]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[7]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; uart:inst4|tx_data[7]                     ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.570      ;
; 0.421 ; uart:inst4|tx_state[0]                    ; uart:inst4|tx_countdown[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.573      ;
; 0.433 ; trigger_clock_hundreds:inst5|out[0]       ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.585      ;
; 0.436 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.587      ;
; 0.437 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.588      ;
; 0.437 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.588      ;
; 0.440 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.593      ;
; 0.441 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.591      ;
; 0.450 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|recv_state.RX_READ_BITS       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_data[7]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.603      ;
; 0.452 ; trigger_clock_hundreds:inst5|out[3]       ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; uart:inst4|rx                             ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.607      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.399      ;
; 0.363 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.517      ;
; 0.374 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.529      ;
; 0.445 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.594      ;
; 0.501 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.653      ;
; 0.514 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.669      ;
; 0.536 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.688      ;
; 0.549 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.701      ;
; 0.558 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.710      ;
; 0.580 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.729      ;
; 0.584 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.736      ;
; 0.593 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.745      ;
; 0.611 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.763      ;
; 0.615 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.764      ;
; 0.615 ; count:inst2|out[3] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.770      ;
; 0.624 ; count:inst2|out[1] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.779      ;
; 0.626 ; count:inst2|out[2] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.781      ;
; 0.628 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.780      ;
; 0.643 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.795      ;
; 0.646 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.798      ;
; 0.663 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; count:inst2|out[7] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.823      ;
; 0.678 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.833      ;
; 0.698 ; count:inst2|out[6] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.853      ;
; 0.709 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.858      ;
; 0.713 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.865      ;
; 0.716 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.868      ;
; 0.744 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.893      ;
; 0.748 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.900      ;
; 0.766 ; count:inst2|out[5] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.921      ;
; 0.779 ; count:inst2|out[4] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.003      ; 0.934      ;
; 0.779 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.928      ;
; 0.814 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; -0.003     ; 0.963      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; count:inst2|out[7] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.071      ;
; 0.949 ; count:inst2|out[6] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; count:inst2|out[6] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; count:inst2|out[6] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; count:inst2|out[6] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; count:inst2|out[6] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.101      ;
; 0.963 ; count:inst2|out[3] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.115      ;
; 0.963 ; count:inst2|out[3] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.115      ;
; 0.974 ; count:inst2|out[2] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.126      ;
; 1.017 ; count:inst2|out[5] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.169      ;
; 1.017 ; count:inst2|out[5] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.169      ;
; 1.017 ; count:inst2|out[5] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.169      ;
; 1.017 ; count:inst2|out[5] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.169      ;
; 1.030 ; count:inst2|out[4] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.182      ;
; 1.030 ; count:inst2|out[4] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.182      ;
; 1.030 ; count:inst2|out[4] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.182      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal2'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst6|out[0] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.367      ;
; 0.364 ; count:inst6|out[6] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.516      ;
; 0.381 ; count:inst6|out[2] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; count:inst6|out[3] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.533      ;
; 0.403 ; count:inst6|out[0] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.524      ;
; 0.404 ; count:inst6|out[6] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.587      ;
; 0.428 ; count:inst6|out[5] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.611      ;
; 0.449 ; count:inst6|out[5] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; count:inst6|out[4] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.604      ;
; 0.460 ; count:inst6|out[1] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.612      ;
; 0.498 ; count:inst6|out[4] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.681      ;
; 0.502 ; count:inst6|out[6] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; count:inst6|out[7] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.689      ;
; 0.521 ; count:inst6|out[2] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; count:inst6|out[3] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; count:inst6|out[3] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.707      ;
; 0.538 ; count:inst6|out[0] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.659      ;
; 0.544 ; count:inst6|out[1] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.727      ;
; 0.556 ; count:inst6|out[2] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.708      ;
; 0.573 ; count:inst6|out[0] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.694      ;
; 0.575 ; count:inst6|out[7] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.727      ;
; 0.587 ; count:inst6|out[5] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.739      ;
; 0.600 ; count:inst6|out[1] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.752      ;
; 0.608 ; count:inst6|out[0] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.729      ;
; 0.615 ; count:inst6|out[3] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.767      ;
; 0.622 ; count:inst6|out[5] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.774      ;
; 0.632 ; count:inst6|out[2] ; count:inst6|out[0] ; signal2      ; signal2     ; 0.000        ; 0.031      ; 0.815      ;
; 0.635 ; count:inst6|out[1] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.787      ;
; 0.646 ; count:inst6|out[4] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.798      ;
; 0.650 ; count:inst6|out[3] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; count:inst6|out[2] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.802      ;
; 0.670 ; count:inst6|out[1] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.822      ;
; 0.681 ; count:inst6|out[4] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; count:inst6|out[3] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; count:inst6|out[2] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.837      ;
; 0.702 ; count:inst6|out[0] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.823      ;
; 0.716 ; count:inst6|out[4] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.868      ;
; 0.720 ; count:inst6|out[2] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.872      ;
; 0.737 ; count:inst6|out[0] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.858      ;
; 0.764 ; count:inst6|out[1] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.916      ;
; 0.772 ; count:inst6|out[0] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; -0.031     ; 0.893      ;
; 0.799 ; count:inst6|out[1] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.951      ;
; 0.834 ; count:inst6|out[1] ; count:inst6|out[7] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 0.986      ;
; 0.880 ; count:inst6|out[3] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.032      ;
; 0.880 ; count:inst6|out[3] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.032      ;
; 0.988 ; count:inst6|out[2] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.140      ;
; 0.994 ; count:inst6|out[6] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.146      ;
; 0.994 ; count:inst6|out[6] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.146      ;
; 0.994 ; count:inst6|out[6] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.146      ;
; 0.994 ; count:inst6|out[6] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.146      ;
; 0.994 ; count:inst6|out[6] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.146      ;
; 1.018 ; count:inst6|out[5] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.170      ;
; 1.018 ; count:inst6|out[5] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.170      ;
; 1.018 ; count:inst6|out[5] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.170      ;
; 1.018 ; count:inst6|out[5] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.170      ;
; 1.088 ; count:inst6|out[4] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; count:inst6|out[4] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; count:inst6|out[4] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.240      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[2] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[4] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[5] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[6] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[1] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
; 1.096 ; count:inst6|out[7] ; count:inst6|out[3] ; signal2      ; signal2     ; 0.000        ; 0.000      ; 1.248      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.752 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.533      ; 0.813      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
; 1.758 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.530      ; 0.804      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal2'                                                                                                                            ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[2] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[4] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[5] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[6] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[7] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[1] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.045 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[3] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.954      ; 0.941      ;
; 2.076 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[0] ; inst|altpll_component|pll|clk[0] ; signal2     ; 1.000        ; 1.985      ; 0.941      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal2'                                                                                                                              ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.196 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[0] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.985      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[2] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[4] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[5] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[6] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[7] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[1] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
; -1.165 ; trigger_clock_hundreds:inst5|reset ; count:inst6|out[3] ; inst|altpll_component|pll|clk[0] ; signal2     ; 0.000        ; 1.954      ; 0.941      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.878 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.530      ; 0.804      ;
; -0.872 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.533      ; 0.813      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal2'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal2 ; Rise       ; signal2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal2 ; Rise       ; count:inst6|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal2 ; Rise       ; count:inst6|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; inst6|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; inst6|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal2 ; Rise       ; signal2|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal2 ; Rise       ; signal2|combout    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[12]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[12]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[13]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[13]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[14]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[14]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[15]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[15]      ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; StartButton  ; osc        ; 3.509 ; 3.509 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 4.266 ; 4.266 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 4.407 ; 4.407 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 4.406 ; 4.406 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 1.930 ; 1.930 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 1.676 ; 1.676 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 4.192 ; 4.192 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 4.125 ; 4.125 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 4.552 ; 4.552 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 4.197 ; 4.197 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 4.234 ; 4.234 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -3.385 ; -3.385 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -3.023 ; -3.023 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -3.090 ; -3.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.787 ; -2.787 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.810 ; -1.810 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.556 ; -1.556 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.408 ; -2.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.914 ; -2.914 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.136 ; -3.136 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.429 ; -2.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.418 ; -2.418 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 1.845  ; 1.845  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 4.057  ; 4.057  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.942  ; 3.942  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.402  ; 3.402  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 4.057  ; 4.057  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.827  ; 3.827  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 3.571  ; 3.571  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.453  ; 3.453  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 1.552  ; 1.552  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 10.008 ; 10.008 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 9.852  ; 9.852  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 10.008 ; 10.008 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 9.886  ; 9.886  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 9.884  ; 9.884  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 9.883  ; 9.883  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 9.888  ; 9.888  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 9.890  ; 9.890  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.880  ; 7.880  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.880  ; 7.880  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 6.958  ; 6.958  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.213  ; 6.213  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.104  ; 7.104  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.174  ; 7.174  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.709  ; 7.709  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.757  ; 7.757  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.551  ; 2.551  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.962  ; 1.962  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.845 ; 1.845 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.893 ; 2.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.355 ; 3.355 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.999 ; 2.999 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.893 ; 2.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.240 ; 3.240 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.984 ; 2.984 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.050 ; 3.050 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 1.552 ; 1.552 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.022 ; 3.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.022 ; 3.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.180 ; 3.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.062 ; 3.062 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.060 ; 3.060 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.066 ; 3.066 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.068 ; 3.068 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.072 ; 3.072 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.757 ; 3.757 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.565 ; 3.565 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.514 ; 3.514 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.612 ; 3.612 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.759 ; 3.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.664 ; 3.664 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.551 ; 2.551 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.962 ; 1.962 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -5.519   ; 0.215 ; 1.752    ; -1.767  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -5.519   ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  signal                           ; -1.789   ; 0.215 ; 1.752    ; -1.126  ; -1.469              ;
;  signal2                          ; -2.025   ; 0.215 ; 2.045    ; -1.767  ; -1.469              ;
; Design-wide TNS                   ; -104.363 ; 0.0   ; 0.0      ; -22.824 ; -22.49              ;
;  inst|altpll_component|pll|clk[0] ; -75.193  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  signal                           ; -13.933  ; 0.000 ; 0.000    ; -8.996  ; -11.245             ;
;  signal2                          ; -15.237  ; 0.000 ; 0.000    ; -13.828 ; -11.245             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 5.846  ; 5.846  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 9.771  ; 9.771  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 10.084 ; 10.084 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 10.043 ; 10.043 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 3.509  ; 3.509  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 2.973  ; 2.973  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 9.569  ; 9.569  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 9.389  ; 9.389  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 10.414 ; 10.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 9.630  ; 9.630  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 9.688  ; 9.688  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -3.385 ; -3.385 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -3.023 ; -3.023 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -3.090 ; -3.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.787 ; -2.787 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.810 ; -1.810 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.556 ; -1.556 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.408 ; -2.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.914 ; -2.914 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.136 ; -3.136 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.429 ; -2.429 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.418 ; -2.418 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.449  ; 4.449  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 10.608 ; 10.608 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 10.090 ; 10.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 8.746  ; 8.746  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 10.608 ; 10.608 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 9.764  ; 9.764  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 9.055  ; 9.055  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 8.866  ; 8.866  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 3.814  ; 3.814  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.742 ; 26.742 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 26.475 ; 26.475 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.742 ; 26.742 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.435 ; 26.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.507 ; 26.507 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 26.502 ; 26.502 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 26.504 ; 26.504 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 26.516 ; 26.516 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 20.878 ; 20.878 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 20.878 ; 20.878 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 18.340 ; 18.340 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 16.380 ; 16.380 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 18.973 ; 18.973 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.856 ; 18.856 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.396 ; 20.396 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 20.505 ; 20.505 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.329  ; 6.329  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.894  ; 4.894  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.845 ; 1.845 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.893 ; 2.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.355 ; 3.355 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.999 ; 2.999 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.893 ; 2.893 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.240 ; 3.240 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.984 ; 2.984 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.050 ; 3.050 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; led       ; osc        ; 1.552 ; 1.552 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 3.022 ; 3.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 3.022 ; 3.022 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 3.180 ; 3.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 3.062 ; 3.062 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 3.060 ; 3.060 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 3.066 ; 3.066 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 3.068 ; 3.068 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 3.072 ; 3.072 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.757 ; 3.757 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.565 ; 3.565 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.364 ; 3.364 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.514 ; 3.514 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.612 ; 3.612 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.759 ; 3.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.664 ; 3.664 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.551 ; 2.551 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.962 ; 1.962 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 106826   ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 44       ; 0        ; 0        ; 0        ;
; signal2                          ; inst|altpll_component|pll|clk[0] ; 52       ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 100      ; 0        ; 0        ; 0        ;
; signal2                          ; signal2                          ; 100      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 106826   ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 44       ; 0        ; 0        ; 0        ;
; signal2                          ; inst|altpll_component|pll|clk[0] ; 52       ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 100      ; 0        ; 0        ; 0        ;
; signal2                          ; signal2                          ; 100      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; signal2  ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; signal2  ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 316   ; 316  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 151   ; 151  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 28 16:28:01 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMT_Timebin_Counts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal2 signal2
    Info (332105): create_clock -period 1.000 -name signal signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.519       -75.193 inst|altpll_component|pll|clk[0] 
    Info (332119):    -2.025       -15.237 signal2 
    Info (332119):    -1.789       -13.933 signal 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 signal 
    Info (332119):     0.445         0.000 signal2 
Info (332146): Worst-case recovery slack is 1.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.866         0.000 signal 
    Info (332119):     2.475         0.000 signal2 
Info (332146): Worst-case removal slack is -1.767
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.767       -13.828 signal2 
    Info (332119):    -1.126        -8.996 signal 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 signal 
    Info (332119):    -1.469       -11.245 signal2 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.147       -29.703 inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.216        -1.512 signal2 
    Info (332119):    -0.150        -1.050 signal 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 signal 
    Info (332119):     0.215         0.000 signal2 
Info (332146): Worst-case recovery slack is 1.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.752         0.000 signal 
    Info (332119):     2.045         0.000 signal2 
Info (332146): Worst-case removal slack is -1.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.196        -9.351 signal2 
    Info (332119):    -0.878        -7.018 signal 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 signal 
    Info (332119):    -1.222        -9.222 signal2 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Fri Mar 28 16:28:04 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


