{"version": "2022.1", "generated": "2022-06-03T21:14:36.711200", "families": {"artix7": {"full_name": "Artix-7", "devices": ["xc7a12ti", "xc7a12t", "xc7a25t", "xc7a25ti", "xc7a50t", "xc7a35ti", "xc7a50ti", "xc7a35t", "xc7a15t", "xc7a15ti", "xc7a75t", "xc7a75ti", "xc7a100ti", "xc7a100t", "xc7a200t", "xc7a200ti"]}, "artix7l": {"full_name": "Artix-7 Low Voltage", "devices": ["xc7a12tl", "xc7a25tl", "xc7a35tl", "xc7a15tl", "xc7a50tl", "xc7a75tl", "xc7a100tl", "xc7a200tl"]}, "aartix7": {"full_name": "Automotive Artix-7", "devices": ["xa7a35t", "xa7a15t", "xa7a50t", "xa7a100t", "xa7a75t", "xa7a12t", "xa7a25t"]}, "qartix7": {"full_name": "Defense-Grade Artix-7", "devices": ["xq7a50t", "xq7a100t", "xq7a200t"]}, "artixuplus": {"full_name": "Kintex UltraScale+", "devices": ["xcau20p", "xcau25p", "xcau10p", "xcau15p"]}}, "devices": {"xc7a12ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15ticsg325", "xc7a25ticsg325", "xc7a35ticsg325", "xc7a50ticsg325"], "temp": "I"}, "xc7a12t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15tcsg325", "xc7a25tcsg325", "xc7a35tcsg325", "xc7a50tcsg325"], "temp": ""}, "xc7a25t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12tcpg238"], "temp": ""}, "xc7a25ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12ticpg238"], "temp": "I"}, "xc7a50t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tcsg324", "xc7a35tcsg324", "xc7a75tcsg324", "xc7a100tcsg324"], "temp": ""}, "xc7a35ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tiftg256", "xc7a50tiftg256", "xc7a75tiftg256", "xc7a100tiftg256"], "temp": "I"}, "xc7a50ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15ticpg236", "xc7a35ticpg236"], "temp": "I"}, "xc7a35t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tftg256", "xc7a50tftg256", "xc7a75tftg256", "xc7a100tftg256"], "temp": ""}, "xc7a15t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35tcpg236", "xc7a50tcpg236"], "temp": ""}, "xc7a15ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35ticpg236", "xc7a50ticpg236"], "temp": "I"}, "xc7a75t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tfgg484", "xc7a35tfgg484", "xc7a50tfgg484", "xc7a100tfgg484", "xc7a200tfbg484", "xc7a200tfbv484", "xc7a200tsbg484", "xc7a200tsbv484"], "temp": ""}, "xc7a75ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15ticsg324", "xc7a35ticsg324", "xc7a50ticsg324", "xc7a100ticsg324"], "temp": "I"}, "xc7a100ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tiftg256", "xc7a35tiftg256", "xc7a50tiftg256", "xc7a75tiftg256"], "temp": "I"}, "xc7a100t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "170", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tftg256", "xc7a35tftg256", "xc7a50tftg256", "xc7a75tftg256"], "temp": ""}, "xc7a200t": {"family": "artix7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tfgg484", "xc7a35tfgg484", "xc7a50tfgg484", "xc7a75tfgg484", "xc7a100tfgg484", "xc7a200tfbv484", "xc7a200tsbg484", "xc7a200tsbv484"], "temp": ""}, "xc7a200ti": {"family": "artix7", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tifgg484", "xc7a35tifgg484", "xc7a50tifgg484", "xc7a75tifgg484", "xc7a100tifgg484", "xc7a200tifbg484", "xc7a200tifbv484", "xc7a200tisbg484"], "temp": "I"}, "xc7a12tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "150", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a15tlcsg325", "xc7a25tlcsg325", "xc7a35tlcsg325", "xc7a50tlcsg325"], "temp": "E"}, "xc7a25tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "150", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7a12tlcsg325", "xc7a15tlcsg325", "xc7a35tlcsg325", "xc7a50tlcsg325"], "temp": "E"}, "xc7a35tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tlcpg236", "xc7a50tlcpg236"], "temp": "E"}, "xc7a15tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a35tlcpg236", "xc7a50tlcpg236"], "temp": "E"}, "xc7a50tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7a15tlcpg236", "xc7a35tlcpg236"], "temp": "E"}, "xc7a75tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "170", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "256", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tlftg256", "xc7a35tlftg256", "xc7a50tlftg256", "xc7a100tlftg256"], "temp": "E"}, "xc7a100tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "210", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xc7a15tlcsg324", "xc7a35tlcsg324", "xc7a50tlcsg324", "xc7a75tlcsg324"], "temp": "E"}, "xc7a200tl": {"family": "artix7l", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.14", "date": "2018-01-25"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xc7a15tlfgg484", "xc7a35tlfgg484", "xc7a50tlfgg484", "xc7a75tlfgg484", "xc7a100tlfgg484", "xc7a200tlfbv484", "xc7a200tlsbg484", "xc7a200tlsbv484"], "temp": "E"}, "xa7a35t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "150", "bram": "50", "dsp": "90", "ff": "41600", "lut": "20800", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "325", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a12tcsg325", "xa7a15tcsg325", "xa7a25tcsg325", "xa7a50tcsg325"], "temp": "I"}, "xa7a15t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "106", "bram": "25", "dsp": "45", "ff": "20800", "lut": "10400", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a35tcpg236", "xa7a50tcpg236"], "temp": "I"}, "xa7a50t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "106", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "236", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7a15tcpg236", "xa7a35tcpg236"], "temp": "I"}, "xa7a100t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "285", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xa7a75tfgg484"], "temp": "I"}, "xa7a75t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "210", "bram": "105", "dsp": "180", "ff": "94400", "lut": "47200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xa7a15tcsg324", "xa7a35tcsg324", "xa7a50tcsg324", "xa7a100tcsg324"], "temp": "I"}, "xa7a12t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "112", "bram": "20", "dsp": "40", "ff": "16000", "lut": "8000", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7a25tcpg238"], "temp": "I"}, "xa7a25t": {"family": "aartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "112", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "2", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "2", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "238", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7a12tcpg238"], "temp": "I"}, "xq7a50t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "250", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xq7a100tfg484", "xq7a200trb484", "xq7a200trs484"], "temp": "I"}, "xq7a100t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "285", "bram": "135", "dsp": "240", "ff": "126800", "lut": "63400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "15850", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "45", "rows": "200", "compatible": ["xq7a50tfg484", "xq7a200trb484", "xq7a200trs484"], "temp": "I"}, "xq7a200t": {"family": "qartix7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2017-05-11"}}, "iob": "285", "bram": "365", "dsp": "740", "ff": "269200", "lut": "134600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "33650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "82", "rows": "250", "compatible": ["xq7a50tfg484", "xq7a100tfg484", "xq7a200trs484"], "temp": "I"}, "xcau20p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "228", "bram": "200", "dsp": "900", "ff": "218000", "lut": "109000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "12", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau25p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "02-27-2020"}}, "iob": "280", "bram": "300", "dsp": "1200", "ff": "282000", "lut": "141000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "12", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27120", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "113", "rows": "240", "compatible": ["xcau10pffvb676", "xcau15pffvb676", "xcau20pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau10p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "03-25-2022"}}, "iob": "228", "bram": "100", "dsp": "400", "ff": "88000", "lut": "44000", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": "12", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "9720", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "54", "rows": "180", "compatible": ["xcau15pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}, "xcau15p": {"family": "artixuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "03-25-2022"}}, "iob": "228", "bram": "144", "dsp": "576", "ff": "155520", "lut": "77760", "transceivers": {"GB": "12", "GTHE2": 0, "GTHE3": 0, "GTHE4": "12", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "9720", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "54", "rows": "180", "compatible": ["xcau10pffvb676", "xcau20pffvb676", "xcau25pffvb676", "xcku3pffvb676", "xcku5pffvb676", "xqku5pffrb676"], "temp": "E"}}}