index 3
DMU 10
input 2
output 2
instance 3
DMU   i1   i2   o1   o2   eff  err
  1   34   27   41   39    70   18
  2   32   35   31   32    85    3
  3   41   34   42   40    69   15
  4   12   33   17   23    89    1
  5   16   38   34   42    99   13
  6   26   41   41   45    86   15
  7   34   30   42   41    86   14
  8   43   27   47   42    84   14
  9   39   42   47   48    92   10
 10   42   40   34   33    64    7
