<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1544225277">
  <File Type="PA-TCL" Name="mcs_top_vanilla.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="mcs_top_vanilla_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="mcs_top_vanilla_reports.tcl"/>
  <File Type="RDS-RDS" Name="mcs_top_vanilla.vds"/>
  <File Type="RDS-UTIL" Name="mcs_top_vanilla_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="mcs_top_vanilla_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="mcs_top_vanilla.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="mcs_top_vanilla_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="mcs_top_vanilla_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/MLED.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../3C_LED/3C_LED.srcs/sources_1/new/MLED.sv"/>
        <Attr Name="ImportTime" Val="1543857967"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/uart/baud_gen.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/uart/baud_gen.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/bui_mled_core.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../3C_LED/3C_LED.srcs/sources_1/new/bui_mled_core.sv"/>
        <Attr Name="ImportTime" Val="1543862686"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/mmio/mmio_basic/chu_gpi.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_basic/chu_gpi.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/mmio/mmio_basic/chu_gpo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_basic/chu_gpo.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/sys/bridge/chu_mcs_bridge.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/sys/bridge/chu_mcs_bridge.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/mmio/mmio_support/chu_mmio_controller.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_support/chu_mmio_controller.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/mmio/mmio_basic/chu_timer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_basic/chu_timer.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/uart/chu_uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/uart/chu_uart.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fifo/fifo.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_support/fifo/fifo.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fifo/fifo_ctrl.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_support/fifo/fifo_ctrl.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/bridge/chu_io_map.svh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/sys/bridge/chu_io_map.svh"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/sys/subsys/mmio_sys_vanilla.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/sys/subsys/mmio_sys_vanilla.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fifo/reg_file.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/mmio_support/fifo/reg_file.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/uart/uart.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/uart/uart.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/uart/uart_rx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/uart/uart_rx.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/uart/uart_tx.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/sources_1/imports/code_listing_sv/fpga_mcs_sv_src/hdl/mmio/uart/uart_tx.sv"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/top/mcs_top_vanilla.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/fpga_mcs_sv_src/hdl/sys/top/mcs_top_vanilla.sv"/>
        <Attr Name="ImportTime" Val="1543252545"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/led_mux/chu_led_mux_core.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/fpga_mcs_sv_src/hdl/mmio/led_mux/chu_led_mux_core.sv"/>
        <Attr Name="ImportTime" Val="1543252543"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/led_mux/led_mux8.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/fpga_mcs_sv_src/hdl/mmio/led_mux/led_mux8.sv"/>
        <Attr Name="ImportTime" Val="1543252543"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mcs_top_vanilla"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraint/Nexys4_DDR_chu.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../nexys4_sv_vanilla/nexys4_sv_vanilla.srcs/constrs_1/imports/constraint/Nexys4_DDR_chu.xdc"/>
        <Attr Name="ImportTime" Val="1543849248"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="cpu"/>
</GenRun>
