# 数电作业-1 内容总结

本文档总结了数字电路作业中涉及的五个主要逻辑电路的设计与分析。

---

## 一、4-2编码器

**功能**：将4个输入信号编码为2位二进制输出。

**核心公式**：
$$
\left\{
\begin{aligned}
A &= I_2 + I_3 \\
B &= I_1 + I_3
\end{aligned}
\right.
$$

**要点**：输入 $I_0$ 在编码过程中未被使用；可通过真值表直接推导布尔表达式。

---

## 二、2-4译码器

**功能**：将2位二进制输入译码为4个输出信号。

**核心公式**：
$$
\left\{
\begin{aligned}
Y_0 &= \bar{A} \cdot \bar{B} \\
Y_1 &= \bar{A} \cdot B \\
Y_2 &= A \cdot \bar{B} \\
Y_3 &= A \cdot B
\end{aligned}
\right.
$$

**要点**：每个输出对应一个特定的输入组合；可通过卡诺图化简得出表达式。

---

## 三、数据选择器

**功能**：根据选择信号 $S$ 的值，从两个数据输入中选择一个输出。

**核心公式**：
$$Y = (D_0 \cdot \bar{S}) + (D_1 \cdot S)$$

**要点**：实现了多路数据的选择功能，是组合逻辑电路的重要组件。

---

## 四、全加器

**功能**：对两个1位二进制数 $A$、$B$ 及低位进位 $C_{in}$ 进行加法运算，产生本位和 $S$ 及进位输出 $C_{out}$。

### 核心公式

**本位和**：
$$S = A \oplus B \oplus C_{in}$$

**进位输出**：
$$C_{out} = (A \cdot B) + (A \oplus B) \cdot C_{in}$$

### 实现方法

采用"两个半加器+一个或门"的结构：
1. **第一级半加器**：处理 $A$ 和 $B$
   - 中间和：$h\_sum1 = A \oplus B$
   - 中间进位：$h\_carry1 = A \cdot B$

2. **第二级半加器**：处理中间和与 $C_{in}$
   - 最终和：$Sum = h\_sum1 \oplus C_{in}$
   - 第二级进位：$h\_carry2 = h\_sum1 \cdot C_{in}$

3. **进位汇总**：$Cout = h\_carry1 + h\_carry2$

**要点**：
- 本位和 $S$ 的卡诺图呈"棋盘格"分布，无法直接化简，需通过异或运算实现
- 进位输出通过特定分组法化简，复用了 $A \oplus B$ 信号，节省硬件资源
- 该结构比直接写标准"与或式"更节省逻辑门资源

---

## 五、1位数值比较器

**功能**：比较两个1位二进制数 $A$ 和 $B$ 的大小关系。

**核心公式**：
$$
\left\{
\begin{aligned}
Y(A>B) &= A \cdot \bar{B} \\
Y(A<B) &= \bar{A} \cdot B \\
Y(A=B) &= \overline{A \oplus B}
\end{aligned}
\right.
$$

**要点**：
- $A>B$：仅当 $A=1$ 且 $B=0$ 时成立
- $A<B$：仅当 $A=0$ 且 $B=1$ 时成立
- $A=B$：同或运算（异或非），当 $A$、$B$ 同时为0或同时为1时成立

---

## 总结

本次作业涵盖了数字电路设计中的五个基本组合逻辑电路：
1. **编码器**：多输入转二进制编码
2. **译码器**：二进制转多输出
3. **数据选择器**：多路数据选择
4. **全加器**：二进制加法运算核心
5. **比较器**：数值大小比较

所有电路均通过真值表分析、卡诺图化简、布尔代数推导等方法得出最优逻辑表达式，并可用VHDL实现。这些基本电路是构建更复杂数字系统的基础模块。
