set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {atividade2.vo atividade2_v.sdo}}
	{{"Fast Model"} {atividade2_fast.vo atividade2_v_fast.sdo}}
}
