# DiseÃ±o de FSM e ImplementaciÃ³n RTL con Entrada UART (a nivel de bit)

## InformaciÃ³n de la IdentificaciÃ³n
- Ãšltimo dÃ­gito de mi ID: **5**
- PatrÃ³n binario (4 bits): **0101**

---

## ğŸ“¦ DescripciÃ³n General
Este proyecto implementa un **sistema detector de patrones** que identifica un valor de 4 bits dentro de un flujo serial recibido por **UART**.  
El patrÃ³n corresponde al Ãºltimo dÃ­gito de la identificaciÃ³n personal, convertido a binario.  

Cuando los Ãºltimos 4 bits coinciden con el patrÃ³n, el sistema genera un pulso `match = 1` durante **exactamente un ciclo de reloj de 25 MHz**.  

---

## ğŸ“Š Diagrama del Sistema

![Diagrama en bloques del detector de patrones con UART](Diagrama%20fsm_uart.drawio.png)

---

## âš™ï¸ Requerimientos de DiseÃ±o

1. **Generador de Baud-Rate**  
   - Derivar una seÃ±al de tick a partir del reloj de 25 MHz para muestrear bits a **115200 bps**.  

2. **Muestreador UART**  
   - Detectar el **bit de inicio** (flanco descendente `1 â†’ 0`).  
   - Desplazar los **8 bits de datos** (ignorar el bit de parada).  
   - Entregar cada bit recibido al registro SIPO.  

3. **Registro SIPO**  
   - Implementar un **registro de desplazamiento de 8 bits** sincronizado con el tick de baud-rate.  
   - En cada nuevo bit, desplazar dentro del registro.  
   - Exponer los Ãºltimos 4 bits para detecciÃ³n.  

4. **Detector de PatrÃ³n**  
   - Circuito combinacional que compara los 4 bits menos significativos del SIPO con el patrÃ³n objetivo (`0101`).  
   - Si son iguales, activar `match = 1`.  
   - La seÃ±al `match` debe sincronizarse al dominio de reloj de 25 MHz y durar exactamente un ciclo.  

5. **MÃ³dulo Superior (Top)**  
   - Instanciar:  
     - Generador de baud-rate  
     - Muestreador UART  
     - Registro SIPO  
     - Detector de patrÃ³n  
     - Sincronizador  
   - Entregar un pulso `match` alineado al reloj de 25 MHz.  

6. **Testbenches**  
   - Un TB independiente para cada mÃ³dulo y uno para el sistema completo.  
   - Casos a cubrir:  
     - OperaciÃ³n normal (detecciÃ³n correcta)  
     - Patrones solapados  
     - No coincidencias  
     - Comportamiento en reset  
     - Casos lÃ­mite (ruido en bits de inicio/parada)  


## ğŸ“Š Resultados
- Se observaron ondas de simulaciÃ³n mostrando detecciones correctas del patrÃ³n.  
- Los pulsos `match` se sincronizaron al dominio del reloj de 25 MHz y duran exactamente un ciclo.  
- El sistema detecta coincidencias superpuestas correctamente.  

---

### ğŸ¤– ReflexiÃ³n sobre el uso de IA  

El uso de la IA fue de gran ayuda para organizar el proyecto, estructurar los mÃ³dulos y generar rÃ¡pidamente los testbenches. Me permitiÃ³ ahorrar tiempo en tareas repetitivas y enfocarme en entender el diseÃ±o digital. Sin embargo, fue necesario revisar y ajustar manualmente algunos detalles, como la generaciÃ³n de archivos de simulaciÃ³n (`.vcd`) y la adaptaciÃ³n a mis herramientas especÃ­ficas (`iverilog` y GTKwave). En conclusiÃ³n, la IA fue un apoyo valioso, pero la validaciÃ³n final del cÃ³digo y la simulaciÃ³n dependieron de mi criterio tÃ©cnico.  

---

## ğŸ” Estrategias de Prompts para la Mejora del Proyecto  

AdemÃ¡s de los prompts iniciales usados para estructurar el sistema, tambiÃ©n se plantearon **estrategias de mejora** a travÃ©s de preguntas clave.  

### ğŸ“Œ Preguntas iniciales para llegar al diseÃ±o  
Estas 5 preguntas guiaron el proceso desde el contexto hasta el diseÃ±o final:  

1. Â¿CÃ³mo puedo implementar un generador de baud-rate que me permita muestrear la lÃ­nea UART a 115200 bps partiendo de un reloj de 25 MHz?  
2. Â¿QuÃ© estrategia se recomienda para detectar el bit de inicio y extraer los bits de datos de una trama UART?  
3. Â¿CÃ³mo construir un registro de desplazamiento (SIPO) que me entregue siempre los Ãºltimos 8 bits recibidos y exponga los Ãºltimos 4 para la detecciÃ³n de patrones?  
4. Â¿QuÃ© lÃ³gica combinacional debo usar para comparar esos Ãºltimos 4 bits con el patrÃ³n `0101` correspondiente a mi dÃ­gito de identificaciÃ³n?  
5. Â¿CÃ³mo se integran todos estos bloques en un mÃ³dulo superior que entregue un pulso `match` sincronizado con el reloj de 25 MHz?  

Estas preguntas fueron resueltas paso a paso, lo que permitiÃ³ llegar al diseÃ±o base del sistema.  

---

### âš¡ Preguntas sobre posibles mejoras  
Posteriormente, con el sistema ya funcionando, se exploraron **mejoras de robustez y seguridad** mediante las siguientes 3 preguntas:  

1. Â¿CÃ³mo puedo hacer mÃ¡s robusta la detecciÃ³n del bit de inicio ante ruido o falsos flancos en la lÃ­nea UART?  
2. Â¿QuÃ© mecanismo de sincronizaciÃ³n se recomienda para asegurar que la seÃ±al `match` no genere metastabilidad al cruzar al dominio del reloj de 25 MHz?  
3. Â¿CÃ³mo podrÃ­an diseÃ±arse testbenches mÃ¡s exhaustivos que incluyan ruido, patrones superpuestos y resets asÃ­ncronos para verificar la confiabilidad del sistema?  

En estas Ãºltimas 3 preguntas la IA fue **particularmente Ãºtil**, porque permitiÃ³ reforzar el diseÃ±o con mayor tolerancia al ruido, un mejor tratamiento de la sincronizaciÃ³n de seÃ±ales entre dominios de reloj y estrategias de verificaciÃ³n mÃ¡s sÃ³lidas.  

