<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k160tfbg676-2" LaunchTime="1476999630">
  <File Type="RDS-PROPCONSTRS" Name="xilinx_pcie_2_1_ep_7x_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="xilinx_pcie_2_1_ep_7x_utilization_synth.rpt"/>
  <File Type="RDS-RDS" Name="xilinx_pcie_2_1_ep_7x.vds"/>
  <File Type="VDS-TIMING-PB" Name="xilinx_pcie_2_1_ep_7x_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="xilinx_pcie_2_1_ep_7x.tcl"/>
  <File Type="VDS-TIMINGSUMMARY" Name="xilinx_pcie_2_1_ep_7x_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="xilinx_pcie_2_1_ep_7x.dcp"/>
  <File Type="RDS-UTIL-PB" Name="xilinx_pcie_2_1_ep_7x_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/EP_MEM.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/EP_MEM.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO_TX_ENGINE.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO_TX_ENGINE.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO_RX_ENGINE.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO_RX_ENGINE.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO_EP_MEM_ACCESS.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO_EP_MEM_ACCESS.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO_TO_CTRL.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO_TO_CTRL.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO_EP.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO_EP.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/PIO.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/PIO.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/simple_counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/pcie_lite_3.srcs/sources_1/imports/new/simple_counter.vhd"/>
        <Attr Name="ImportTime" Val="1476983434"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/pcie_app_7x.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/pcie_app_7x.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/xilinx_pcie_2_1_ep_7x.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/xilinx_pcie_2_1_ep_7x.vhd"/>
        <Attr Name="ImportTime" Val="1476979881"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/hierarchy.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/hierarchy.txt"/>
        <Attr Name="ImportTime" Val="1476979881"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="xilinx_pcie_2_1_ep_7x"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/example_design/xilinx_pcie_7x_ep_x4g2.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pcie_lite_3/.Xil/pcie_7x_0/tmp_pcie_7x_0.srcs/sources_1/ip/pcie_7x_0/example_design/xilinx_pcie_7x_ep_x4g2.xdc"/>
        <Attr Name="ImportTime" Val="1476979882"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/example_design/xilinx_pcie_7x_ep_x4g2.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="pcie_7x_0"/>
</GenRun>
