Fitter report for DE0_Nano
Thu May  5 20:16:36 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu May  5 20:16:35 2016       ;
; Quartus Prime Version           ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                   ; DE0_Nano                                    ;
; Top-level Entity Name           ; DE0_Nano                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,099 / 15,880 ( 13 % )                     ;
; Total registers                 ; 2873                                        ;
; Total pins                      ; 91 / 314 ( 29 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,143,568 / 2,764,800 ( 78 % )              ;
; Total RAM Blocks                ; 269 / 270 ( 100 % )                         ;
; Total DSP Blocks                ; 0 / 84 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 5 ( 20 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA4U23C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; LED[0]     ; Missing drive strength and slew rate ;
; LED[1]     ; Missing drive strength and slew rate ;
; LED[2]     ; Missing drive strength and slew rate ;
; LED[3]     ; Missing drive strength and slew rate ;
; LED[4]     ; Missing drive strength and slew rate ;
; LED[5]     ; Missing drive strength and slew rate ;
; LED[6]     ; Missing drive strength and slew rate ;
; LED[7]     ; Missing drive strength and slew rate ;
; ADC_CONVST ; Missing drive strength and slew rate ;
; ADC_SDI    ; Missing drive strength and slew rate ;
; ADC_SCK    ; Missing drive strength and slew rate ;
; GPIO_0[16] ; Missing drive strength and slew rate ;
; GPIO_0[18] ; Missing drive strength and slew rate ;
; GPIO_1[16] ; Missing drive strength and slew rate ;
; GPIO_1[18] ; Missing drive strength and slew rate ;
; GPIO_1[20] ; Missing drive strength and slew rate ;
; GPIO_0[0]  ; Missing drive strength and slew rate ;
; GPIO_0[1]  ; Missing drive strength and slew rate ;
; GPIO_0[2]  ; Missing drive strength and slew rate ;
; GPIO_0[3]  ; Missing drive strength and slew rate ;
; GPIO_0[4]  ; Missing drive strength and slew rate ;
; GPIO_0[5]  ; Missing drive strength and slew rate ;
; GPIO_0[6]  ; Missing drive strength and slew rate ;
; GPIO_0[7]  ; Missing drive strength and slew rate ;
; GPIO_0[8]  ; Missing drive strength and slew rate ;
; GPIO_0[9]  ; Missing drive strength and slew rate ;
; GPIO_0[10] ; Missing drive strength and slew rate ;
; GPIO_0[11] ; Missing drive strength and slew rate ;
; GPIO_0[12] ; Missing drive strength and slew rate ;
; GPIO_0[13] ; Missing drive strength and slew rate ;
; GPIO_0[14] ; Missing drive strength and slew rate ;
; GPIO_0[15] ; Missing drive strength and slew rate ;
; GPIO_0[17] ; Missing drive strength and slew rate ;
; GPIO_0[19] ; Missing drive strength and slew rate ;
; GPIO_0[20] ; Missing drive strength and slew rate ;
; GPIO_0[21] ; Missing drive strength and slew rate ;
; GPIO_0[22] ; Missing drive strength and slew rate ;
; GPIO_0[23] ; Missing drive strength and slew rate ;
; GPIO_0[24] ; Missing drive strength and slew rate ;
; GPIO_0[25] ; Missing drive strength and slew rate ;
; GPIO_0[26] ; Missing drive strength and slew rate ;
; GPIO_0[27] ; Missing drive strength and slew rate ;
; GPIO_0[28] ; Missing drive strength and slew rate ;
; GPIO_0[29] ; Missing drive strength and slew rate ;
; GPIO_0[30] ; Missing drive strength and slew rate ;
; GPIO_0[31] ; Missing drive strength and slew rate ;
; GPIO_0[32] ; Missing drive strength and slew rate ;
; GPIO_0[33] ; Missing drive strength and slew rate ;
; GPIO_0[34] ; Missing drive strength and slew rate ;
; GPIO_0[35] ; Missing drive strength and slew rate ;
; GPIO_1[0]  ; Missing drive strength and slew rate ;
; GPIO_1[1]  ; Missing drive strength and slew rate ;
; GPIO_1[2]  ; Missing drive strength and slew rate ;
; GPIO_1[3]  ; Missing drive strength and slew rate ;
; GPIO_1[4]  ; Missing drive strength and slew rate ;
; GPIO_1[5]  ; Missing drive strength and slew rate ;
; GPIO_1[6]  ; Missing drive strength and slew rate ;
; GPIO_1[7]  ; Missing drive strength and slew rate ;
; GPIO_1[8]  ; Missing drive strength and slew rate ;
; GPIO_1[9]  ; Missing drive strength and slew rate ;
; GPIO_1[10] ; Missing drive strength and slew rate ;
; GPIO_1[11] ; Missing drive strength and slew rate ;
; GPIO_1[12] ; Missing drive strength and slew rate ;
; GPIO_1[13] ; Missing drive strength and slew rate ;
; GPIO_1[14] ; Missing drive strength and slew rate ;
; GPIO_1[15] ; Missing drive strength and slew rate ;
; GPIO_1[17] ; Missing drive strength and slew rate ;
; GPIO_1[19] ; Missing drive strength and slew rate ;
; GPIO_1[21] ; Missing drive strength and slew rate ;
; GPIO_1[22] ; Missing drive strength and slew rate ;
; GPIO_1[23] ; Missing drive strength and slew rate ;
; GPIO_1[24] ; Missing drive strength and slew rate ;
; GPIO_1[25] ; Missing drive strength and slew rate ;
; GPIO_1[26] ; Missing drive strength and slew rate ;
; GPIO_1[27] ; Missing drive strength and slew rate ;
; GPIO_1[28] ; Missing drive strength and slew rate ;
; GPIO_1[29] ; Missing drive strength and slew rate ;
; GPIO_1[30] ; Missing drive strength and slew rate ;
; GPIO_1[31] ; Missing drive strength and slew rate ;
; GPIO_1[32] ; Missing drive strength and slew rate ;
; GPIO_1[33] ; Missing drive strength and slew rate ;
; GPIO_1[34] ; Missing drive strength and slew rate ;
; GPIO_1[35] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[4]~CLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a0                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a1                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a2                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a3                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a4                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a5                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a6                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a7                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a8                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a9                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a11                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a12                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a13                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ram_block1a14                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a0                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a1                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a2                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a3                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a4                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a5                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a6                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a7                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a8                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a9                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a10                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a11                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a12                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a13                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a14                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a15                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[19]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a16                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a17                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[24]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a18                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a19                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a20                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a21                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ram_block1a22                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|baud_counter[5]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|baud_counter[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|full_dff                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|full_dff~DUPLICATE                                                                                                                        ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|rd_ptr_lsb                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|rd_ptr_lsb~DUPLICATE                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg[4]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg[4]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|fifo_read_available[0]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|fifo_read_available[0]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|fifo_read_available[3]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|fifo_read_available[3]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|bit_counter[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|usedw_is_1_dff                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|usedw_is_1_dff~DUPLICATE                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|fifo_write_space[7]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|fifo_write_space[7]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|write_interrupt_en                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|write_interrupt_en~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|counter_is_running                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|counter_is_running~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[9]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[9]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[12]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[12]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[14]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[14]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[21]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[21]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[22]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[22]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[23]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[23]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[25]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[25]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[26]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_register[1]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_register[1]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_register[3]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_register[3]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|edge_capture[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|edge_capture[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|edge_capture[1]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|edge_capture[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[1]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo|mem_used[40]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo|mem_used[40]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rsp_fifo|mem[0][103]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rsp_fifo|mem[0][103]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][52]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem[0][52]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo|mem[0][103]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo|mem[0][103]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|av_readdata_pre[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[0]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[3]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[6]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[7]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[19]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[20]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[20]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[21]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|av_readdata_pre[21]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|data_reg[0]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|data_reg[0]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|data_reg[8]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|data_reg[8]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[3]~DUPLICATE                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[4]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]~DUPLICATE                                                 ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[16]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[16]~DUPLICATE                                                ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[24]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[24]~DUPLICATE                                                ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~DUPLICATE                                                ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access~DUPLICATE                                            ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|address[0]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|address[0]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|address[2]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|address[2]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|write                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|writedata[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|writedata[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|writedata[3]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|writedata[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_iw[14]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_alu_sub~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[11]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[0]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[19]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[15]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[16]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[17]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[18]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_pc[18]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[3]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[4]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[5]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[6]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[7]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[15]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[15]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[17]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[17]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[19]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[19]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[20]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_alu_result[20]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[2]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[2]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[3]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_byteenable[3]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[23]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|d_writedata[23]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|address_reg_a[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|edge_capture[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|edge_capture[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|irq_mask[0]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|irq_mask[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|irq_mask[1]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|irq_mask[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[5]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[5]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[15]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[15]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[17]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_counter[17]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|channel[0]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|channel[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|channel[1]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|channel[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|cont[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|cont[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|cont[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|cont[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[4]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[4]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[5]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[5]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[2]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[2]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|overvolt_grace_cnt[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|overvolt_grace_cnt[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[1]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[2]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[2]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[3]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[4]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[4]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[6]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[6]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[7]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[13]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[13]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[14]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[14]~DUPLICATE                                                                                                                                                                                                                        ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|wait_cnt[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|wait_cnt[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[2]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[3]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[3]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[8]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[8]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[17]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[17]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[20]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[20]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[21]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[21]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[24]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[24]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[32]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[32]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[33]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[33]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[34]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[34]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[41]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[41]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[48]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[48]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[81]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[81]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[82]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[82]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[97]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[97]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[125]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[125]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[126]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|duty_cycle[126]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[1]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[1]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[13]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|duty_counter[13]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[5].mc|motor_internal:mi|out_reg[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[5].mc|motor_internal:mi|out_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[6].mc|motor_internal:mi|dead_time_counter[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[6].mc|motor_internal:mi|dead_time_counter[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[7].mc|motor_internal:mi|out_reg[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[7].mc|motor_internal:mi|out_reg[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[2]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[3]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[7]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[7]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[12]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[12]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[14]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|period[14]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Location ;                ;              ; ARDUINO_IO[0]   ; PIN_AG13      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[10]  ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[11]  ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[12]  ; PIN_AH11      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[13]  ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[14]  ; PIN_AH9       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[15]  ; PIN_AG11      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[1]   ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[2]   ; PIN_AG10      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[3]   ; PIN_AG9       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[4]   ; PIN_U14       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[5]   ; PIN_U13       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[6]   ; PIN_AG8       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[7]   ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[8]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_IO[9]   ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_RESET_N ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; FPGA_CLK1_50    ; PIN_V11       ; QSF Assignment ;
; Location ;                ;              ; FPGA_CLK2_50    ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; FPGA_CLK3_50    ; PIN_E11       ; QSF Assignment ;
+----------+----------------+--------------+-----------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6693 ) ; 0.00 % ( 0 / 6693 )        ; 0.00 % ( 0 / 6693 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6693 ) ; 0.00 % ( 0 / 6693 )        ; 0.00 % ( 0 / 6693 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6475 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 193 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 25 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,099 / 15,880        ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 2,099                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,481 / 15,880        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 804                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,166                 ;       ;
;         [c] ALMs used for registers                         ; 511                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 402 / 15,880          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 15,880           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 20                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 353 / 1,588           ; 22 %  ;
;     -- Logic LABs                                           ; 353                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,291                 ;       ;
;     -- 7 input functions                                    ; 26                    ;       ;
;     -- 6 input functions                                    ; 677                   ;       ;
;     -- 5 input functions                                    ; 521                   ;       ;
;     -- 4 input functions                                    ; 528                   ;       ;
;     -- <=3 input functions                                  ; 1,539                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 472                   ;       ;
; Dedicated logic registers                                   ; 2,873                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,630 / 31,760        ; 8 %   ;
;         -- Secondary logic registers                        ; 243 / 31,760          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,666                 ;       ;
;         -- Routing optimization registers                   ; 207                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 91 / 314              ; 29 %  ;
;     -- Clock pins                                           ; 3 / 6                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 5                     ;       ;
; M10K blocks                                                 ; 269 / 270             ; 100 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,143,568 / 2,764,800 ; 78 %  ;
; Total block memory implementation bits                      ; 2,754,560 / 2,764,800 ; 100 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 84                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 5                 ; 20 %  ;
; Global clocks                                               ; 4 / 16                ; 25 %  ;
; Quadrant clocks                                             ; 0 / 72                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.9% / 9.5% / 15.6%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.2% / 26.7% / 42.8% ;       ;
; Maximum fan-out                                             ; 1448                  ;       ;
; Highest non-global fan-out                                  ; 928                   ;       ;
; Total fan-out                                               ; 28220                 ;       ;
; Average fan-out                                             ; 3.93                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2186 / 15880 ( 14 % ) ; 73 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2186                  ; 73                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2401 / 15880 ( 15 % ) ; 82 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 779                   ; 25                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1127                  ; 40                   ; 0                              ;
;         [c] ALMs used for registers                         ; 495                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 235 / 15880 ( 1 % )   ; 9 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 15880 ( < 1 % )  ; 0 / 15880 ( 0 % )    ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 20                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 341 / 1588 ( 21 % )   ; 12 / 1588 ( < 1 % )  ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 341                   ; 12                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 3181                  ; 110                  ; 0                              ;
;     -- 7 input functions                                    ; 23                    ; 3                    ; 0                              ;
;     -- 6 input functions                                    ; 653                   ; 24                   ; 0                              ;
;     -- 5 input functions                                    ; 499                   ; 22                   ; 0                              ;
;     -- 4 input functions                                    ; 515                   ; 13                   ; 0                              ;
;     -- <=3 input functions                                  ; 1491                  ; 48                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 463                   ; 9                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2547 / 31760 ( 8 % )  ; 83 / 31760 ( < 1 % ) ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 241 / 31760 ( < 1 % ) ; 2 / 31760 ( < 1 % )  ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2583                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 205                   ; 2                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 88                    ; 0                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2143568               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 2754560               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 269 / 270 ( 99 % )    ; 0 / 270 ( 0 % )      ; 0 / 270 ( 0 % )                ;
; Clock enable block                                          ; 0 / 110 ( 0 % )       ; 0 / 110 ( 0 % )      ; 4 / 110 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 5 ( 0 % )         ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
; PLL Output Counter                                          ; 0 / 45 ( 0 % )        ; 0 / 45 ( 0 % )       ; 3 / 45 ( 6 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 5 ( 0 % )         ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 5 ( 0 % )         ; 0 / 5 ( 0 % )        ; 1 / 5 ( 20 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 3348                  ; 129                  ; 1                              ;
;     -- Registered Input Connections                         ; 2852                  ; 93                   ; 0                              ;
;     -- Output Connections                                   ; 78                    ; 197                  ; 3203                           ;
;     -- Registered Output Connections                        ; 4                     ; 196                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 31688                 ; 905                  ; 3277                           ;
;     -- Registered Connections                               ; 13303                 ; 685                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 144                   ; 201                  ; 3081                           ;
;     -- sld_hub:auto_hub                                     ; 201                   ; 2                    ; 123                            ;
;     -- hard_block:auto_generated_inst                       ; 3081                  ; 123                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 59                    ; 61                   ; 6                              ;
;     -- Output Ports                                         ; 18                    ; 79                   ; 15                             ;
;     -- Bidir Ports                                          ; 72                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 39                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 46                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 51                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO  ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50 ; V11   ; 3B       ; 15           ; 0            ; 0            ; 1109                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AH17  ; 4A       ; 46           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AH16  ; 4A       ; 46           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; L10   ; 8A       ; 4            ; 61           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; L9    ; 8A       ; 4            ; 61           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; H6    ; 8A       ; 4            ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; H5    ; 8A       ; 4            ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK    ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI    ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]     ; W15   ; 5A       ; 68           ; 12           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]     ; AA24  ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]     ; V16   ; 5A       ; 68           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]     ; V15   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]     ; AF26  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]     ; AE26  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]     ; Y16   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]     ; AA23  ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO_0[0]  ; V12   ; 3B       ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10] ; T8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11] ; T12   ; 3B       ; 18           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12] ; AH5   ; 3B       ; 21           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13] ; AH6   ; 3B       ; 21           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14] ; AH4   ; 3B       ; 19           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15] ; AG5   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16] ; AH3   ; 3B       ; 18           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17] ; AH2   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18] ; AF4   ; 3B       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19] ; AG6   ; 3B       ; 17           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]  ; AF7   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20] ; AF5   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21] ; AE4   ; 3B       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22] ; T13   ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23] ; T11   ; 3B       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24] ; AE7   ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25] ; AF6   ; 3B       ; 15           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26] ; AF9   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27] ; AE8   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28] ; AD10  ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29] ; AE9   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]  ; W12   ; 3B       ; 21           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30] ; AD11  ; 3B       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31] ; AF10  ; 3B       ; 17           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32] ; AD12  ; 3B       ; 19           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33] ; AE11  ; 3B       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34] ; AF11  ; 3B       ; 17           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35] ; AE12  ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]  ; AF8   ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]  ; AB4   ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]  ; U11   ; 3B       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[0]  ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[10] ; AG19  ; 4A       ; 51           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[11] ; AF20  ; 4A       ; 53           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[12] ; AC23  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[13] ; AG18  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[14] ; AH26  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[15] ; AA19  ; 4A       ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[16] ; AG24  ; 4A       ; 61           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[17] ; AF25  ; 4A       ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[18] ; AH23  ; 4A       ; 59           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[19] ; AG23  ; 4A       ; 59           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[1]  ; AG28  ; 4A       ; 65           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[20] ; AE19  ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[21] ; AF18  ; 4A       ; 48           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[22] ; AD19  ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[23] ; AE20  ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[24] ; AE24  ; 4A       ; 62           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[25] ; AD20  ; 4A       ; 51           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[26] ; AF22  ; 4A       ; 55           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[27] ; AH22  ; 4A       ; 59           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[28] ; AH19  ; 4A       ; 51           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[29] ; AH21  ; 4A       ; 57           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[2]  ; AA15  ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[30] ; AG21  ; 4A       ; 55           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[31] ; AH18  ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[32] ; AD23  ; 4A       ; 57           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[33] ; AE23  ; 4A       ; 62           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[34] ; AA18  ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[35] ; AC22  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[3]  ; AH27  ; 4A       ; 65           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[4]  ; AG26  ; 4A       ; 62           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[5]  ; AH24  ; 4A       ; 61           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[6]  ; AF23  ; 4A       ; 59           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[7]  ; AE22  ; 4A       ; 57           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[8]  ; AF21  ; 4A       ; 55           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[9]  ; AG20  ; 4A       ; 53           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 31 / 32 ( 97 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 38 / 68 ( 56 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; GPIO_1[2]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; GPIO_1[34]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 124        ; 4A             ; GPIO_1[15]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 167        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; LED[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 178        ; 5A             ; LED[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; GPIO_0[5]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 32         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; ADC_SDI                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; GPIO_1[35]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 154        ; 4A             ; GPIO_1[12]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; ADC_SDO                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; GPIO_0[28]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 65         ; 3B             ; GPIO_0[30]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 79         ; 3B             ; GPIO_0[32]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; GPIO_1[22]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 127        ; 4A             ; GPIO_1[25]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; GPIO_1[32]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; GPIO_0[21]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B             ; GPIO_0[24]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 64         ; 3B             ; GPIO_0[27]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 55         ; 3B             ; GPIO_0[29]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; GPIO_0[33]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 81         ; 3B             ; GPIO_0[35]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; GPIO_1[20]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 129        ; 4A             ; GPIO_1[23]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; GPIO_1[7]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 151        ; 4A             ; GPIO_1[33]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 153        ; 4A             ; GPIO_1[24]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 170        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A             ; LED[5]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; GPIO_0[18]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 69         ; 3B             ; GPIO_0[20]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 67         ; 3B             ; GPIO_0[25]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 72         ; 3B             ; GPIO_0[1]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 59         ; 3B             ; GPIO_0[3]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 62         ; 3B             ; GPIO_0[26]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 71         ; 3B             ; GPIO_0[31]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 73         ; 3B             ; GPIO_0[34]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 120        ; 4A             ; GPIO_1[21]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; GPIO_1[11]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 135        ; 4A             ; GPIO_1[8]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 137        ; 4A             ; GPIO_1[26]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 143        ; 4A             ; GPIO_1[6]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; GPIO_1[17]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 166        ; 5A             ; LED[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; GPIO_0[15]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 70         ; 3B             ; GPIO_0[19]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 109        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; GPIO_1[13]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 128        ; 4A             ; GPIO_1[10]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 131        ; 4A             ; GPIO_1[9]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 136        ; 4A             ; GPIO_1[30]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; GPIO_1[19]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 149        ; 4A             ; GPIO_1[16]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A             ; GPIO_1[4]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; GPIO_1[1]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 75         ; 3B             ; GPIO_0[17]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 77         ; 3B             ; GPIO_0[16]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 78         ; 3B             ; GPIO_0[14]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 83         ; 3B             ; GPIO_0[12]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 85         ; 3B             ; GPIO_0[13]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 86         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 94         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 117        ; 4A             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 123        ; 4A             ; GPIO_1[31]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 126        ; 4A             ; GPIO_1[28]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; GPIO_1[29]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 142        ; 4A             ; GPIO_1[27]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 144        ; 4A             ; GPIO_1[18]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 147        ; 4A             ; GPIO_1[5]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; GPIO_1[14]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 158        ; 4A             ; GPIO_1[3]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H6       ; 421        ; 8A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ; 420        ; 8A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; GPIO_0[10]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; GPIO_0[23]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 74         ; 3B             ; GPIO_0[11]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 76         ; 3B             ; GPIO_0[22]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; ADC_CONVST                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; GPIO_0[9]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; ADC_SCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 68         ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B             ; GPIO_0[0]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 106        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; LED[3]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 179        ; 5A             ; LED[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; GPIO_0[6]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 66         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B             ; GPIO_0[2]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A             ; LED[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; GPIO_0[7]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 41         ; 3A             ; GPIO_0[8]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 38         ; 3A             ; GPIO_0[4]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 28         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; GPIO_1[0]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 175        ; 5A             ; LED[6]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 171        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                  ;                           ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                  ; Integer PLL               ;
;     -- PLL Location                                                                                                              ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                   ; Global Clock              ;
;     -- PLL Bandwidth                                                                                                             ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                                   ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                                 ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                         ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                        ; Normal                    ;
;     -- PLL Freq Min Lock                                                                                                         ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                         ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                                ; On                        ;
;     -- PLL Fractional Division                                                                                                   ; N/A                       ;
;     -- M Counter                                                                                                                 ; 12                        ;
;     -- N Counter                                                                                                                 ; 2                         ;
;     -- PLL Refclk Select                                                                                                         ;                           ;
;             -- PLL Refclk Select Location                                                                                        ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                   ; N/A                       ;
;             -- CORECLKIN source                                                                                                  ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                 ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                  ; N/A                       ;
;             -- CLKIN(0) source                                                                                                   ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                                   ; N/A                       ;
;             -- CLKIN(2) source                                                                                                   ; N/A                       ;
;             -- CLKIN(3) source                                                                                                   ; N/A                       ;
;     -- PLL Output Counter                                                                                                        ;                           ;
;         -- DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                            ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                             ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                            ; On                        ;
;             -- Duty Cycle                                                                                                        ; 50.0000                   ;
;             -- Phase Shift                                                                                                       ; 0.000000 degrees          ;
;             -- C Counter                                                                                                         ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                             ; 0                         ;
;             -- C Counter PRST                                                                                                    ; 1                         ;
;         -- DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                            ; 2.0 MHz                   ;
;             -- Output Clock Location                                                                                             ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                            ; Off                       ;
;             -- Duty Cycle                                                                                                        ; 50.0000                   ;
;             -- Phase Shift                                                                                                       ; 0.000000 degrees          ;
;             -- C Counter                                                                                                         ; 150                       ;
;             -- C Counter PH Mux PRST                                                                                             ; 0                         ;
;             -- C Counter PRST                                                                                                    ; 1                         ;
;         -- DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                            ; 10.0 MHz                  ;
;             -- Output Clock Location                                                                                             ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                            ; Off                       ;
;             -- Duty Cycle                                                                                                        ; 50.0000                   ;
;             -- Phase Shift                                                                                                       ; 0.000000 degrees          ;
;             -- C Counter                                                                                                         ; 30                        ;
;             -- C Counter PH Mux PRST                                                                                             ; 0                         ;
;             -- C Counter PRST                                                                                                    ; 1                         ;
;                                                                                                                                  ;                           ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Library Name  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |DE0_Nano                                                                                                                               ; 2098.5 (5.6)         ; 2481.0 (6.8)                     ; 402.5 (1.2)                                       ; 20.0 (0.0)                       ; 0.0 (0.0)            ; 3291 (12)           ; 2873 (9)                  ; 0 (0)         ; 2143568           ; 269   ; 0          ; 91   ; 0            ; |DE0_Nano                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work          ;
;    |DE0_Nano_SOPC:DE0_Nano_SOPC_inst|                                                                                                   ; 2018.0 (0.0)         ; 2380.5 (0.0)                     ; 382.5 (0.0)                                       ; 20.0 (0.0)                       ; 0.0 (0.0)            ; 3168 (0)            ; 2746 (0)                  ; 0 (0)         ; 2143568           ; 269   ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst                                                                                                                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;       |Altera_UP_Avalon_RS232:rs232_0|                                                                                                  ; 99.8 (14.6)          ; 112.9 (17.9)                     ; 13.2 (3.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (19)            ; 176 (33)                  ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0                                                                                                                                                                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;          |Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|                                                                        ; 38.9 (3.7)           ; 46.8 (9.7)                       ; 7.9 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (5)              ; 73 (21)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer                                                                                                                                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;             |Altera_UP_RS232_Counters:RS232_In_Counters|                                                                                ; 11.0 (11.0)          ; 11.5 (11.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;             |Altera_UP_SYNC_FIFO:RS232_In_FIFO|                                                                                         ; 24.2 (0.0)           ; 25.6 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 24.2 (0.0)           ; 25.6 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                 ; work          ;
;                   |scfifo_cea1:auto_generated|                                                                                          ; 24.2 (0.0)           ; 25.6 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 36 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated                                                                                                                                                                                                                                                                      ; work          ;
;                      |a_dpfifo_v5a1:dpfifo|                                                                                             ; 24.2 (13.1)          ; 25.6 (14.1)                      ; 1.4 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 36 (15)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo                                                                                                                                                                                                                                                 ; work          ;
;                         |altsyncram_t0i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|altsyncram_t0i1:FIFOram                                                                                                                                                                                                                         ; work          ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                                                                                                                             ; work          ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                                                                                                                                 ; work          ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter                                                                                                                                                                                                                          ; work          ;
;          |Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|                                                                          ; 46.2 (10.8)          ; 48.1 (11.3)                      ; 1.9 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (22)             ; 70 (20)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer                                                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;             |Altera_UP_RS232_Counters:RS232_Out_Counters|                                                                               ; 11.0 (11.0)          ; 12.0 (12.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters                                                                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;             |Altera_UP_SYNC_FIFO:RS232_Out_FIFO|                                                                                        ; 24.4 (0.0)           ; 24.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;                |scfifo:Sync_FIFO|                                                                                                       ; 24.4 (0.0)           ; 24.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO                                                                                                                                                                                                                                                                                                  ; work          ;
;                   |scfifo_cea1:auto_generated|                                                                                          ; 24.4 (0.0)           ; 24.8 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 34 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated                                                                                                                                                                                                                                                                       ; work          ;
;                      |a_dpfifo_v5a1:dpfifo|                                                                                             ; 24.4 (13.6)          ; 24.8 (14.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (24)             ; 34 (14)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo                                                                                                                                                                                                                                                  ; work          ;
;                         |altsyncram_t0i1:FIFOram|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|altsyncram_t0i1:FIFOram                                                                                                                                                                                                                          ; work          ;
;                         |cntr_h2b:rd_ptr_msb|                                                                                           ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                                                                                                                              ; work          ;
;                         |cntr_i2b:wr_ptr|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                                                                                                                                  ; work          ;
;                         |cntr_u27:usedw_counter|                                                                                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter                                                                                                                                                                                                                           ; work          ;
;       |DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|                                                         ; 71.9 (71.9)          ; 82.1 (82.1)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (115)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter                                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;       |DE0_Nano_SOPC_jtag_uart:jtag_uart|                                                                                               ; 59.6 (14.2)          ; 75.1 (15.0)                      ; 15.5 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (32)            ; 108 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|                                                        ; 12.2 (0.0)           ; 12.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;             |scfifo:rfifo|                                                                                                              ; 12.2 (0.0)           ; 12.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                    ; work          ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.2 (0.0)           ; 12.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                         ; work          ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.2 (0.0)           ; 12.7 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                    ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.2 (3.2)            ; 6.7 (3.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                            ; work          ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                       ; work          ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                            ; work          ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                              ; work          ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                    ; work          ;
;          |DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|                                                        ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;             |scfifo:wfifo|                                                                                                              ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                    ; work          ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                         ; work          ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                    ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.8 (3.8)            ; 7.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                            ; work          ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                       ; work          ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                            ; work          ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                              ; work          ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                    ; work          ;
;          |alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|                                                                  ; 20.3 (20.3)          ; 34.4 (34.4)                      ; 14.1 (14.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                           ; work          ;
;       |DE0_Nano_SOPC_key:key|                                                                                                           ; 3.2 (3.2)            ; 6.2 (6.2)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key                                                                                                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;       |DE0_Nano_SOPC_led:led|                                                                                                           ; 2.2 (2.2)            ; 5.8 (5.8)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_led:led                                                                                                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;       |DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|                                                                               ; 389.9 (0.0)          ; 518.6 (0.0)                      ; 131.7 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 540 (0)             ; 796 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                          ; 5.3 (5.3)            ; 7.0 (7.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:rsp_demux_005|                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:rsp_demux_005                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:rsp_demux_008|                                                                  ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux_001:rsp_demux_008                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                      ; 15.2 (12.4)          ; 16.9 (13.9)                      ; 1.6 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (48)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.8 (1.8)            ; 3.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_008|                                                                      ; 12.6 (10.3)          ; 19.1 (15.7)                      ; 6.7 (5.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 42 (38)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_008                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 3.4 (3.4)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_mux_005:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_router:router|                                                                                ; 10.9 (10.9)          ; 11.0 (11.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_router_001:router_001|                                                                        ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                              ; 34.7 (34.7)          ; 41.3 (41.3)                      ; 7.1 (7.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 78 (78)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                      ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|                                                       ; 9.7 (9.7)            ; 15.3 (15.3)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|                                                         ; 3.1 (3.1)            ; 3.4 (3.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo|                                                                    ; 26.0 (26.0)          ; 26.0 (26.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|                                                       ; 14.7 (14.7)          ; 15.9 (15.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rsp_fifo|                                                         ; 2.2 (2.2)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rdata_fifo|                                                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rsp_fifo|                                                       ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:motor_controller_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 8.6 (8.6)            ; 9.6 (9.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rdata_fifo|                                               ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                        ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rsp_fifo|                                                 ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|                                                                ; 16.8 (16.8)          ; 18.1 (18.1)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo|                                                                  ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 8.1 (0.0)            ; 27.4 (0.0)                       ; 19.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 8.1 (7.4)            ; 27.4 (25.8)                      ; 19.3 (18.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 57 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                             ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                        ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                        ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 4.3 (0.0)            ; 8.1 (0.0)                        ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 4.3 (3.1)            ; 8.1 (6.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 16 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 5.1 (0.0)            ; 18.0 (0.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 5.1 (3.9)            ; 18.0 (16.8)                      ; 12.9 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 7.3 (0.0)            ; 10.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 7.3 (6.3)            ; 10.1 (8.7)                       ; 2.8 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 24 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                         ; 7.1 (0.0)            ; 24.3 (0.0)                       ; 17.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 52 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 7.1 (5.9)            ; 24.3 (23.2)                      ; 17.2 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 52 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                         ; 11.6 (0.0)           ; 16.8 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 11.6 (10.3)          ; 16.8 (15.4)                      ; 5.5 (5.3)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 51 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.7 (0.7)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                         ; 3.4 (0.0)            ; 5.6 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 3.4 (2.4)            ; 5.6 (4.4)                        ; 2.1 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 14 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                         ; 15.3 (0.0)           ; 18.3 (0.0)                       ; 3.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 15.3 (14.2)          ; 18.3 (16.8)                      ; 3.2 (2.8)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 43 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                                         ; 12.3 (0.0)           ; 14.5 (0.0)                       ; 2.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 12.3 (11.2)          ; 14.5 (12.9)                      ; 2.4 (1.9)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 32 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                                         ; 14.7 (0.0)           ; 15.3 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14.7 (13.7)          ; 15.3 (14.3)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 39 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                    ; DE0_Nano_SOPC ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 5.4 (5.4)            ; 7.0 (7.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 3.7 (3.7)            ; 4.7 (4.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                            ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:adc_controller_0_avalon_slave_0_agent|                                                              ; 1.0 (0.5)            ; 1.2 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adc_controller_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adc_controller_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:clock_crossing_io_s0_agent|                                                                         ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:clock_crossing_io_s0_agent                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:controller_interrupt_counter_s1_agent|                                                              ; 1.1 (0.6)            ; 1.7 (1.0)                        ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controller_interrupt_counter_s1_agent                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:controller_interrupt_counter_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_agent|                                                            ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:motor_controller_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                          ; 4.5 (1.8)            ; 5.3 (2.3)                        ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (4)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:power_management_slave_0_avalon_slave_0_agent|                                                      ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:power_management_slave_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:power_management_slave_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:rs232_0_avalon_slave_0_agent|                                                                       ; 1.0 (0.3)            ; 1.0 (0.5)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rs232_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rs232_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:adc_controller_0_avalon_slave_0_translator|                                                    ; 5.4 (5.4)            ; 10.8 (10.8)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_controller_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                             ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:controller_interrupt_counter_s1_translator|                                                    ; 6.1 (6.1)            ; 8.3 (8.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:controller_interrupt_counter_s1_translator                                                                                                                                                                                                                                                                                                             ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 8.5 (8.5)            ; 9.2 (9.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:motor_controller_0_avalon_slave_0_translator|                                                  ; 2.3 (2.3)            ; 2.9 (2.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:motor_controller_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 10.4 (10.4)          ; 11.1 (11.1)                      ; 1.3 (1.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator|                                            ; 2.6 (2.6)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:power_management_slave_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator|                                                             ; 1.7 (1.7)            ; 9.5 (9.5)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rs232_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;          |altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|                                                            ; 28.8 (28.8)          ; 32.7 (32.7)                      ; 4.3 (4.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 43 (43)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;          |altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|                                                            ; 26.1 (26.1)          ; 28.8 (28.8)                      ; 3.0 (3.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 34 (34)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;       |DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|                                                                               ; 45.4 (0.0)           ; 48.8 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_1_cmd_demux:cmd_demux|                                                                          ; 6.2 (6.2)            ; 6.3 (6.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_1_router:router|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_router:router                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_mm_interconnect_1_rsp_mux:rsp_mux|                                                                              ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|DE0_Nano_SOPC_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                            ; DE0_Nano_SOPC ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_merlin_master_agent:clock_crossing_io_m0_agent|                                                                        ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:clock_crossing_io_m0_agent                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 3.3 (3.3)            ; 4.1 (4.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                             ; 5.5 (5.5)            ; 6.3 (6.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                      ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                              ; 3.3 (3.3)            ; 4.5 (4.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altera_merlin_traffic_limiter:clock_crossing_io_m0_limiter|                                                                   ; 6.1 (6.1)            ; 6.8 (6.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:clock_crossing_io_m0_limiter                                                                                                                                                                                                                                                                                                                            ; DE0_Nano_SOPC ;
;       |DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|                                                                                         ; 504.6 (0.0)          ; 583.9 (0.0)                      ; 87.5 (0.0)                                        ; 8.2 (0.0)                        ; 0.0 (0.0)            ; 763 (0)             ; 667 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;          |DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|                                                                                           ; 504.6 (371.3)        ; 583.9 (406.8)                    ; 87.5 (42.8)                                       ; 8.2 (7.2)                        ; 0.0 (0.0)            ; 763 (586)           ; 667 (378)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;             |DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|                                     ; 133.3 (29.2)         ; 177.1 (32.3)                     ; 44.8 (3.1)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 177 (10)            ; 289 (85)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                        ; DE0_Nano_SOPC ;
;                |DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|              ; 40.7 (0.0)           ; 62.8 (0.0)                       ; 23.2 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                              ; DE0_Nano_SOPC ;
;                   |DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|             ; 6.4 (5.7)            ; 24.4 (22.8)                      ; 18.0 (17.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; DE0_Nano_SOPC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work          ;
;                   |DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|                   ; 32.5 (31.9)          ; 37.0 (35.9)                      ; 5.5 (5.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck                                                            ; DE0_Nano_SOPC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work          ;
;                   |sld_virtual_jtag_basic:DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_phy|                                               ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_phy                                                                                        ; work          ;
;                |DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|                    ; 6.5 (6.5)            ; 8.0 (8.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                    ; DE0_Nano_SOPC ;
;                |DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break|                      ; 0.6 (0.6)            ; 16.7 (16.7)                      ; 16.1 (16.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                      ; DE0_Nano_SOPC ;
;                |DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug|                      ; 5.2 (4.6)            ; 5.5 (4.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                      ; DE0_Nano_SOPC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                  ; work          ;
;                |DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|                            ; 51.3 (51.3)          ; 51.8 (51.8)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 56 (56)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                            ; DE0_Nano_SOPC ;
;                   |DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; DE0_Nano_SOPC ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work          ;
;                         |altsyncram_kg91:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated                  ; work          ;
;             |DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                ; work          ;
;             |DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                ; work          ;
;       |DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|                                                                                 ; 107.7 (0.0)          ; 111.0 (0.0)                      ; 8.7 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 116 (0)             ; 6 (0)                     ; 0 (0)         ; 2129296           ; 260   ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 107.7 (0.0)          ; 111.0 (0.0)                      ; 8.7 (0.0)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 116 (0)             ; 6 (0)                     ; 0 (0)         ; 2129296           ; 260   ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                               ; work          ;
;             |altsyncram_21k1:auto_generated|                                                                                            ; 107.7 (1.3)          ; 111.0 (2.0)                      ; 8.7 (0.7)                                         ; 5.3 (0.0)                        ; 0.0 (0.0)            ; 116 (0)             ; 6 (6)                     ; 0 (0)         ; 2129296           ; 260   ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated                                                                                                                                                                                                                                                                                                                                ; work          ;
;                |decode_vma:decode3|                                                                                                     ; 10.7 (10.7)          ; 13.8 (13.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3                                                                                                                                                                                                                                                                                                             ; work          ;
;                |mux_uib:mux2|                                                                                                           ; 95.7 (95.7)          ; 95.2 (95.2)                      ; 4.8 (4.8)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 98 (98)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|mux_uib:mux2                                                                                                                                                                                                                                                                                                                   ; work          ;
;       |DE0_Nano_SOPC_pll_0:pll_0|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;       |DE0_Nano_SOPC_sw:sw|                                                                                                             ; 7.0 (7.0)            ; 12.7 (12.7)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;       |adc_controller:adc_controller_0|                                                                                                 ; 70.8 (22.0)          ; 109.7 (22.3)                     ; 38.8 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (38)            ; 171 (12)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0                                                                                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |adc:adc|                                                                                                                      ; 48.8 (0.0)           ; 87.3 (0.0)                       ; 38.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 159 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc                                                                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;             |ADC_CTRL:adc_controller_8_channels|                                                                                        ; 48.8 (48.8)          ; 87.3 (87.3)                      ; 38.5 (38.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 159 (159)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels                                                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;       |altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|                                                                        ; 58.7 (7.6)           ; 78.6 (7.6)                       ; 19.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (15)             ; 134 (8)                   ; 0 (0)         ; 960               ; 2     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io                                                                                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                               ; 25.6 (20.2)          ; 31.5 (21.8)                      ; 5.9 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 53 (23)                   ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 2.9 (0.0)            ; 4.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[4].u|                                                                                ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 2.4 (0.0)            ; 4.9 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[4].u|                                                                                ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                            ; work          ;
;                |altsyncram_86j1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 224               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated                                                                                                                                                                                                                                                                                             ; work          ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                               ; 24.7 (22.4)          ; 39.5 (24.9)                      ; 14.8 (2.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 73 (37)                   ; 0 (0)         ; 736               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 1.6 (0.0)            ; 6.5 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 0.1 (0.1)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[4].u|                                                                                ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[5].u|                                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[5].u                                                                                                                                                                                                                                                          ; DE0_Nano_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 0.7 (0.0)            ; 8.1 (0.0)                        ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                                 ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[4].u|                                                                                ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;                |altera_std_synchronizer_nocut:sync[5].u|                                                                                ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[5].u                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 736               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                            ; work          ;
;                |altsyncram_46j1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 736               ; 1     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated                                                                                                                                                                                                                                                                                             ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                       ; 0.5 (0.0)            ; 1.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 0.5 (0.0)            ; 1.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                           ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 0.5 (0.5)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                         ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                   ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                     ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                                   ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                     ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                                   ; 0.6 (0.0)            ; 0.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 0.6 (0.0)            ; 0.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                     ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                                                   ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                       ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                                     ; work          ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                  ; DE0_Nano_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                       ; DE0_Nano_SOPC ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 0.2 (0.2)            ; 1.8 (0.2)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 3.2 (2.5)            ; 8.0 (5.0)                        ; 4.8 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                                                                                                                              ; DE0_Nano_SOPC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; DE0_Nano_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                   ; DE0_Nano_SOPC ;
;       |power_management_slave:power_management_slave_0|                                                                                 ; 31.3 (2.3)           ; 33.8 (2.8)                       ; 2.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (3)              ; 49 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0                                                                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |power_management:pm_inst|                                                                                                     ; 28.9 (28.9)          ; 30.9 (30.9)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst                                                                                                                                                                                                                                                                                                                                                                ; DE0_Nano_SOPC ;
;       |slave_controller:motor_controller_0|                                                                                             ; 559.7 (54.0)         ; 582.4 (61.5)                     ; 26.2 (9.0)                                        ; 3.5 (1.5)                        ; 0.0 (0.0)            ; 958 (23)            ; 364 (175)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0                                                                                                                                                                                                                                                                                                                                                                                                     ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[0].mc|                                                                                    ; 76.3 (62.8)          ; 76.3 (62.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (111)           ; 39 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.0 (13.0)          ; 13.5 (13.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[1].mc|                                                                                    ; 59.0 (46.0)          ; 64.5 (51.0)                      ; 6.2 (5.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 114 (88)            ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.0 (13.0)          ; 13.5 (13.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[1].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[2].mc|                                                                                    ; 62.1 (49.1)          ; 63.5 (50.0)                      ; 1.4 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (88)            ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.0 (13.0)          ; 13.5 (13.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[2].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[3].mc|                                                                                    ; 59.1 (45.6)          ; 59.1 (45.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (88)            ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.2 (13.2)          ; 13.5 (13.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[3].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[4].mc|                                                                                    ; 61.5 (48.5)          ; 63.7 (49.8)                      ; 2.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (88)            ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.0 (13.0)          ; 13.8 (13.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[4].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[5].mc|                                                                                    ; 62.9 (49.7)          ; 65.0 (51.3)                      ; 2.3 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 114 (88)            ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[5].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.2 (13.2)          ; 13.7 (13.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[5].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[6].mc|                                                                                    ; 62.1 (48.6)          ; 62.3 (48.3)                      ; 1.1 (0.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 114 (88)            ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[6].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[6].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;          |motor_controller:motor_control_loop[7].mc|                                                                                    ; 61.7 (48.7)          ; 66.6 (52.9)                      ; 5.1 (4.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 114 (88)            ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[7].mc                                                                                                                                                                                                                                                                                                                                                           ; DE0_Nano_SOPC ;
;             |motor_internal:mi|                                                                                                         ; 13.0 (13.0)          ; 13.7 (13.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[7].mc|motor_internal:mi                                                                                                                                                                                                                                                                                                                                         ; DE0_Nano_SOPC ;
;    |global_disable:dis_inst|                                                                                                            ; 5.9 (5.9)            ; 12.7 (12.7)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|global_disable:dis_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work          ;
;    |sld_hub:auto_hub|                                                                                                                   ; 69.0 (0.5)           ; 81.0 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (1)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_sld    ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 68.5 (0.0)           ; 80.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                         ; altera_sld    ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 68.5 (0.0)           ; 80.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                      ; alt_sld_fab   ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 68.5 (1.7)           ; 80.5 (2.8)                       ; 12.0 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (1)             ; 85 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                  ; alt_sld_fab   ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 66.8 (0.0)           ; 77.7 (0.0)                       ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 79 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                      ; alt_sld_fab   ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 66.8 (46.2)          ; 77.7 (52.7)                      ; 10.8 (6.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (73)            ; 79 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                         ; work          ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                 ; work          ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 14.7 (14.7)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_Nano|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                               ; altera_sld    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35] ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_0[16]                                                                                                                        ;                   ;         ;
; GPIO_0[18]                                                                                                                        ;                   ;         ;
; GPIO_1[16]                                                                                                                        ;                   ;         ;
; GPIO_1[18]                                                                                                                        ;                   ;         ;
; GPIO_1[20]                                                                                                                        ;                   ;         ;
; GPIO_0[0]                                                                                                                         ;                   ;         ;
; GPIO_0[1]                                                                                                                         ;                   ;         ;
; GPIO_0[2]                                                                                                                         ;                   ;         ;
; GPIO_0[3]                                                                                                                         ;                   ;         ;
; GPIO_0[4]                                                                                                                         ;                   ;         ;
; GPIO_0[5]                                                                                                                         ;                   ;         ;
; GPIO_0[6]                                                                                                                         ;                   ;         ;
; GPIO_0[7]                                                                                                                         ;                   ;         ;
; GPIO_0[8]                                                                                                                         ;                   ;         ;
; GPIO_0[9]                                                                                                                         ;                   ;         ;
; GPIO_0[10]                                                                                                                        ;                   ;         ;
; GPIO_0[11]                                                                                                                        ;                   ;         ;
; GPIO_0[12]                                                                                                                        ;                   ;         ;
; GPIO_0[13]                                                                                                                        ;                   ;         ;
; GPIO_0[14]                                                                                                                        ;                   ;         ;
;      - comb~0                                                                                                                     ; 1                 ; 0       ;
;      - LED[2]~output                                                                                                              ; 1                 ; 0       ;
; GPIO_0[15]                                                                                                                        ;                   ;         ;
; GPIO_0[17]                                                                                                                        ;                   ;         ;
; GPIO_0[19]                                                                                                                        ;                   ;         ;
; GPIO_0[20]                                                                                                                        ;                   ;         ;
; GPIO_0[21]                                                                                                                        ;                   ;         ;
; GPIO_0[22]                                                                                                                        ;                   ;         ;
; GPIO_0[23]                                                                                                                        ;                   ;         ;
; GPIO_0[24]                                                                                                                        ;                   ;         ;
; GPIO_0[25]                                                                                                                        ;                   ;         ;
; GPIO_0[26]                                                                                                                        ;                   ;         ;
; GPIO_0[27]                                                                                                                        ;                   ;         ;
; GPIO_0[28]                                                                                                                        ;                   ;         ;
; GPIO_0[29]                                                                                                                        ;                   ;         ;
; GPIO_0[30]                                                                                                                        ;                   ;         ;
; GPIO_0[31]                                                                                                                        ;                   ;         ;
; GPIO_0[32]                                                                                                                        ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|always0~2        ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|always0~3        ; 0                 ; 0       ;
; GPIO_0[33]                                                                                                                        ;                   ;         ;
; GPIO_0[34]                                                                                                                        ;                   ;         ;
; GPIO_0[35]                                                                                                                        ;                   ;         ;
; GPIO_1[0]                                                                                                                         ;                   ;         ;
; GPIO_1[1]                                                                                                                         ;                   ;         ;
; GPIO_1[2]                                                                                                                         ;                   ;         ;
; GPIO_1[3]                                                                                                                         ;                   ;         ;
; GPIO_1[4]                                                                                                                         ;                   ;         ;
; GPIO_1[5]                                                                                                                         ;                   ;         ;
; GPIO_1[6]                                                                                                                         ;                   ;         ;
; GPIO_1[7]                                                                                                                         ;                   ;         ;
; GPIO_1[8]                                                                                                                         ;                   ;         ;
; GPIO_1[9]                                                                                                                         ;                   ;         ;
; GPIO_1[10]                                                                                                                        ;                   ;         ;
; GPIO_1[11]                                                                                                                        ;                   ;         ;
; GPIO_1[12]                                                                                                                        ;                   ;         ;
; GPIO_1[13]                                                                                                                        ;                   ;         ;
; GPIO_1[14]                                                                                                                        ;                   ;         ;
; GPIO_1[15]                                                                                                                        ;                   ;         ;
; GPIO_1[17]                                                                                                                        ;                   ;         ;
; GPIO_1[19]                                                                                                                        ;                   ;         ;
; GPIO_1[21]                                                                                                                        ;                   ;         ;
; GPIO_1[22]                                                                                                                        ;                   ;         ;
; GPIO_1[23]                                                                                                                        ;                   ;         ;
; GPIO_1[24]                                                                                                                        ;                   ;         ;
; GPIO_1[25]                                                                                                                        ;                   ;         ;
; GPIO_1[26]                                                                                                                        ;                   ;         ;
; GPIO_1[27]                                                                                                                        ;                   ;         ;
; GPIO_1[28]                                                                                                                        ;                   ;         ;
; GPIO_1[29]                                                                                                                        ;                   ;         ;
; GPIO_1[30]                                                                                                                        ;                   ;         ;
; GPIO_1[31]                                                                                                                        ;                   ;         ;
; GPIO_1[32]                                                                                                                        ;                   ;         ;
; GPIO_1[33]                                                                                                                        ;                   ;         ;
; GPIO_1[34]                                                                                                                        ;                   ;         ;
; GPIO_1[35]                                                                                                                        ;                   ;         ;
; CLOCK_50                                                                                                                          ;                   ;         ;
; KEY[0]                                                                                                                            ;                   ;         ;
;      - global_disable:dis_inst|WideOr0                                                                                            ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|merged_reset~0                                 ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|d1_data_in[0]                                                       ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|read_mux_out[0]~0                                                   ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL          ; 0                 ; 0       ;
; KEY[1]                                                                                                                            ;                   ;         ;
;      - global_disable:dis_inst|WideOr0                                                                                            ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|d1_data_in[1]                                                       ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|read_mux_out[1]~1                                                   ; 1                 ; 0       ;
; SW[0]                                                                                                                             ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|d1_data_in[0]                                                         ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|read_mux_out[0]~0                                                     ; 1                 ; 0       ;
; SW[2]                                                                                                                             ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|d1_data_in[2]                                                         ; 0                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|read_mux_out[2]~1                                                     ; 0                 ; 0       ;
; SW[3]                                                                                                                             ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|d1_data_in[3]                                                         ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|read_mux_out[3]~2                                                     ; 1                 ; 0       ;
; SW[1]                                                                                                                             ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|d1_data_in[1]                                                         ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|read_mux_out[1]~3                                                     ; 1                 ; 0       ;
; ADC_SDO                                                                                                                           ;                   ;         ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[0]~0  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[8]~1  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[2]~2  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[4]~3  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[3]~4  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[5]~5  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[11]~6 ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[10]~7 ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[9]~8  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[7]~9  ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[6]~10 ; 1                 ; 0       ;
;      - DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|adc_data[1]~11 ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_V11                   ; 1106    ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_RS232_Counters:RS232_In_Counters|baud_counter[8]~0                                                                                                                                                                                                                                                         ; MLABCELL_X37_Y13_N39      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                                                           ; MLABCELL_X37_Y10_N21      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                                                               ; LABCELL_X36_Y11_N45       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                                                                        ; MLABCELL_X37_Y11_N54      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                      ; MLABCELL_X37_Y10_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|comb~0                                                                                                                                                                                                                                                                                                               ; MLABCELL_X37_Y11_N24      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|data_in_shift_reg[1]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y11_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_RS232_Counters:RS232_Out_Counters|baud_counter[8]~0                                                                                                                                                                                                                                                          ; LABCELL_X22_Y24_N42       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                                                            ; MLABCELL_X32_Y10_N48      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                                                                ; LABCELL_X4_Y57_N51        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                                                                         ; MLABCELL_X32_Y10_N54      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|rd_ptr_lsb~0                                                                                                                                                                                                       ; MLABCELL_X32_Y10_N36      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|comb~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y9_N3         ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|data_out_shift_reg[1]~2                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y59_N6         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|read_interrupt_en~1                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X37_Y10_N48      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|readdata[18]~0                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y10_N21       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y13_N54       ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|always0~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y13_N15       ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|control_wr_strobe                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y14_N51      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y14_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y14_N12      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_controller_interrupt_counter:controller_interrupt_counter|snap_strobe~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y13_N27      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                          ; LABCELL_X17_Y22_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                          ; LABCELL_X13_Y12_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y12_N39       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                               ; LABCELL_X2_Y5_N21         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X2_Y5_N39         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                             ; LABCELL_X2_Y5_N36         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y22_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                 ; FF_X17_Y22_N44            ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y22_N45       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X13_Y12_N36       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                  ; FF_X19_Y17_N8             ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y16_N36       ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_key:key|always1~1                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y7_N42        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_led:led|always0~1                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y10_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~0                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y16_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|DE0_Nano_SOPC_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~1                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y11_N12       ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y15_N27       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y15_N57       ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo|mem_used[47]~2                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y17_N6        ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y17_N18       ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y12_N0        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:controller_interrupt_counter_s1_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y16_N3        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                         ; LABCELL_X21_Y15_N42       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y10_N42       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:power_management_slave_0_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                ; LABCELL_X21_Y13_N0        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                 ; MLABCELL_X32_Y13_N0       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rs232_0_avalon_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y13_N51       ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X23_Y16_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                                                                       ; FF_X37_Y10_N56            ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X31_Y16_N42       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; MLABCELL_X25_Y16_N36      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X31_Y11_N54       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X21_Y13_N24       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; MLABCELL_X32_Y13_N42      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X35_Y15_N36       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                              ; LABCELL_X31_Y12_N15       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|comb~1                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y10_N6        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent|rp_valid                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y10_N57       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_controller_0_avalon_slave_0_translator|av_writebyteenable[3]                                                                                                                                                                                                                                                         ; LABCELL_X36_Y16_N54       ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|data_reg[13]~0                                                                                                                                                                                                                                                                        ; MLABCELL_X19_Y21_N48      ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                               ; FF_X21_Y18_N23            ; 61      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:onchip_memory2_0_s1_rsp_width_adapter|always10~1                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y15_N39      ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:clock_crossing_io_m0_limiter|save_dest_id~0                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y8_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X2_Y7_N13              ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X10_Y12_N48       ; 16      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X7_Y7_N33         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LABCELL_X10_Y13_N6        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y7_N21         ; 40      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X3_Y7_N35              ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|sr[16]~19                    ; LABCELL_X2_Y6_N0          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|sr[16]~20                    ; LABCELL_X2_Y6_N54         ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~15                    ; LABCELL_X2_Y2_N54         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|sr[9]~10                     ; LABCELL_X2_Y6_N6          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_tck|sr[9]~9                      ; LABCELL_X2_Y6_N21         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE0_Nano_SOPC_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                        ; LABCELL_X2_Y2_N33         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                      ; MLABCELL_X8_Y7_N0         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[18]~0                                                                                                                    ; LABCELL_X7_Y7_N48         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[18]~1                                                                                                                    ; LABCELL_X4_Y5_N12         ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                 ; LABCELL_X10_Y13_N3        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[22]~3                                                                                                                                ; LABCELL_X9_Y12_N57        ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                               ; LABCELL_X11_Y12_N57       ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                               ; FF_X15_Y16_N38            ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X21_Y20_N39       ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                        ; FF_X25_Y22_N38            ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X13_Y21_N45       ; 69      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                     ; FF_X22_Y16_N56            ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src1[26]~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y22_N6       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_src2[8]~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X18_Y21_N27       ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X21_Y20_N42       ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                 ; FF_X22_Y16_N2             ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y14_N9        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                               ; FF_X21_Y22_N38            ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X18_Y21_N15       ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                 ; FF_X21_Y22_N26            ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y21_N27      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                      ; LABCELL_X21_Y17_N30       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                        ; FF_X22_Y16_N20            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                            ; FF_X22_Y16_N26            ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y19_N3        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y18_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y19_N57       ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X14_Y15_N30      ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2250w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N18       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2267w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N30       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2277w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N18       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2287w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N15       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2297w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N39       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2307w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y18_N45       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2317w[3]                                                                                                                                                                                                                                                               ; LABCELL_X21_Y17_N45       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2327w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N12       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2348w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N6        ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2359w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N33       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2369w[3]                                                                                                                                                                                                                                                               ; LABCELL_X21_Y15_N12       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2379w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y17_N57       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2389w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N39       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2399w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N48       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2409w[3]                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N15       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2419w[3]                                                                                                                                                                                                                                                               ; LABCELL_X23_Y15_N33       ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|decode_vma:decode3|w_anode2439w[3]~1                                                                                                                                                                                                                                                             ; LABCELL_X23_Y18_N15       ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 1444    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 184     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[4]                                                                                                                                                                                                                                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 241     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_sw:sw|always1~0                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y11_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N0        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~1                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N42       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~2                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N45       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~3                                                                                                                                                                                                                                                                                                                      ; LABCELL_X38_Y14_N42       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~4                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N15       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~5                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N54       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~6                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N57       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal16~7                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y14_N27       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|Equal7~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y12_N33       ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|LessThan0~5                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X32_Y15_N42      ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|always0~0                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y16_N36       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y8_N27        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~3                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y6_N27        ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y4_N27        ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|pending_read_count[1]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y7_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                             ; FF_X35_Y16_N56            ; 78      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                             ; FF_X28_Y9_N56             ; 180     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X10_Y10_N27       ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|r_early_rst                                                                                                                                                                                                                                                                                                                                                    ; FF_X36_Y14_N26            ; 268     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|r_sync_rst                                                                                                                                                                                                                                                                                                                                                     ; FF_X28_Y13_N20            ; 928     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                 ; FF_X28_Y9_N29             ; 618     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|sel[0]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y12_N30       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|power_management:pm_inst|undervolt_grace_cnt[6]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y12_N54       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|readdata[0]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X22_Y13_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|power_management_slave:power_management_slave_0|start                                                                                                                                                                                                                                                                                                                                                     ; FF_X28_Y13_N26            ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~10                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y7_N45       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~11                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y8_N0        ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~12                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y7_N39       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~2                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y6_N21        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~4                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X49_Y7_N48        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~5                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X49_Y8_N57        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~6                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y7_N27       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~7                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y7_N42        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|Decoder0~8                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y6_N57        ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|slave_controller:motor_controller_0|motor_controller:motor_control_loop[0].mc|Equal0~6                                                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y6_N6         ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LessThan0~0                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X64_Y1_N24        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3             ; 171     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3             ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X64_Y1_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; global_disable:dis_inst|WideOr0                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X28_Y8_N3         ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                   ; FF_X1_Y3_N2               ; 57      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                                                                      ; LABCELL_X1_Y6_N42         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                        ; LABCELL_X4_Y3_N12         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                           ; LABCELL_X1_Y2_N12         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                           ; LABCELL_X1_Y3_N6          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                                                                             ; MLABCELL_X3_Y3_N9         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                                                                              ; MLABCELL_X3_Y4_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                ; MLABCELL_X3_Y5_N51        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                                                                                                    ; LABCELL_X1_Y3_N18         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                      ; LABCELL_X1_Y2_N24         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                 ; LABCELL_X1_Y2_N27         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                        ; FF_X1_Y3_N23              ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                       ; FF_X2_Y4_N56              ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                        ; FF_X1_Y3_N14              ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                        ; FF_X4_Y3_N26              ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                        ; FF_X1_Y2_N32              ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                 ; MLABCELL_X3_Y5_N33        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                       ; FF_X3_Y4_N26              ; 37      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                     ; LABCELL_X1_Y2_N54         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                            ; PIN_V11                   ; 1106    ; Global Clock         ; GCLK5            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y6_N1 ; 1444    ; Global Clock         ; GCLK4            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]   ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 184     ; Global Clock         ; GCLK7            ; --                        ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[4]   ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 241     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller_003|r_sync_rst                                                                     ; 928     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 618     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_In_Deserializer:RS232_In_Deserializer|Altera_UP_SYNC_FIFO:RS232_In_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|altsyncram_t0i1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None                               ; M10K_X39_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|Altera_UP_Avalon_RS232:rs232_0|Altera_UP_RS232_Out_Serializer:RS232_Out_Serializer|Altera_UP_SYNC_FIFO:RS232_Out_FIFO|scfifo:Sync_FIFO|scfifo_cea1:auto_generated|a_dpfifo_v5a1:dpfifo|altsyncram_t0i1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None                               ; M10K_X5_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                               ; M10K_X12_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                               ; M10K_X5_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_oci|DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem:the_DE0_Nano_SOPC_nios2_gen2_0_cpu_nios2_ocimem|DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None                               ; M10K_X5_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                               ; M10K_X5_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_nios2_gen2_0:nios2_gen2_0|DE0_Nano_SOPC_nios2_gen2_0_cpu:cpu|DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b_module:DE0_Nano_SOPC_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                               ; M10K_X5_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_21k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                               ; AUTO ; Single Port      ; Single Clock ; 133081       ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2129296 ; 133081                      ; 16                          ; --                          ; --                          ; 2129296             ; 260         ; 0          ; DE0_Nano_SOPC_onchip_memory2_0.hex ; M10K_X57_Y6_N0, M10K_X57_Y16_N0, M10K_X20_Y39_N0, M10K_X20_Y5_N0, M10K_X39_Y6_N0, M10K_X62_Y8_N0, M10K_X5_Y31_N0, M10K_X5_Y10_N0, M10K_X12_Y12_N0, M10K_X29_Y49_N0, M10K_X62_Y11_N0, M10K_X29_Y51_N0, M10K_X29_Y20_N0, M10K_X12_Y35_N0, M10K_X44_Y4_N0, M10K_X57_Y14_N0, M10K_X20_Y7_N0, M10K_X20_Y12_N0, M10K_X44_Y12_N0, M10K_X20_Y26_N0, M10K_X5_Y3_N0, M10K_X29_Y5_N0, M10K_X12_Y8_N0, M10K_X5_Y6_N0, M10K_X20_Y10_N0, M10K_X20_Y13_N0, M10K_X12_Y10_N0, M10K_X29_Y28_N0, M10K_X5_Y11_N0, M10K_X39_Y3_N0, M10K_X20_Y28_N0, M10K_X29_Y7_N0, M10K_X57_Y5_N0, M10K_X20_Y25_N0, M10K_X20_Y27_N0, M10K_X12_Y27_N0, M10K_X20_Y40_N0, M10K_X5_Y34_N0, M10K_X20_Y48_N0, M10K_X29_Y47_N0, M10K_X29_Y13_N0, M10K_X20_Y11_N0, M10K_X12_Y29_N0, M10K_X12_Y21_N0, M10K_X20_Y42_N0, M10K_X29_Y9_N0, M10K_X29_Y39_N0, M10K_X57_Y15_N0, M10K_X62_Y9_N0, M10K_X29_Y17_N0, M10K_X5_Y8_N0, M10K_X12_Y15_N0, M10K_X12_Y3_N0, M10K_X57_Y3_N0, M10K_X29_Y14_N0, M10K_X20_Y1_N0, M10K_X12_Y7_N0, M10K_X62_Y13_N0, M10K_X62_Y14_N0, M10K_X29_Y15_N0, M10K_X39_Y5_N0, M10K_X44_Y6_N0, M10K_X39_Y8_N0, M10K_X5_Y4_N0, M10K_X39_Y7_N0, M10K_X12_Y13_N0, M10K_X29_Y27_N0, M10K_X12_Y11_N0, M10K_X29_Y35_N0, M10K_X12_Y24_N0, M10K_X20_Y24_N0, M10K_X20_Y29_N0, M10K_X29_Y32_N0, M10K_X29_Y23_N0, M10K_X12_Y32_N0, M10K_X20_Y14_N0, M10K_X12_Y39_N0, M10K_X5_Y9_N0, M10K_X20_Y19_N0, M10K_X20_Y9_N0, M10K_X29_Y36_N0, M10K_X57_Y11_N0, M10K_X20_Y31_N0, M10K_X29_Y31_N0, M10K_X20_Y22_N0, M10K_X20_Y32_N0, M10K_X12_Y30_N0, M10K_X29_Y24_N0, M10K_X12_Y20_N0, M10K_X20_Y16_N0, M10K_X5_Y32_N0, M10K_X57_Y13_N0, M10K_X44_Y16_N0, M10K_X29_Y18_N0, M10K_X5_Y12_N0, M10K_X39_Y2_N0, M10K_X20_Y6_N0, M10K_X62_Y10_N0, M10K_X12_Y43_N0, M10K_X12_Y23_N0, M10K_X29_Y29_N0, M10K_X12_Y33_N0, M10K_X29_Y56_N0, M10K_X20_Y41_N0, M10K_X29_Y41_N0, M10K_X12_Y28_N0, M10K_X29_Y12_N0, M10K_X29_Y46_N0, M10K_X20_Y44_N0, M10K_X5_Y7_N0, M10K_X29_Y21_N0, M10K_X12_Y34_N0, M10K_X20_Y50_N0, M10K_X12_Y37_N0, M10K_X29_Y48_N0, M10K_X12_Y54_N0, M10K_X5_Y1_N0, M10K_X12_Y49_N0, M10K_X44_Y9_N0, M10K_X20_Y56_N0, M10K_X12_Y40_N0, M10K_X29_Y55_N0, M10K_X29_Y19_N0, M10K_X20_Y4_N0, M10K_X44_Y14_N0, M10K_X12_Y17_N0, M10K_X12_Y5_N0, M10K_X20_Y3_N0, M10K_X62_Y12_N0, M10K_X12_Y47_N0, M10K_X12_Y19_N0, M10K_X29_Y4_N0, M10K_X57_Y10_N0, M10K_X39_Y15_N0, M10K_X5_Y5_N0, M10K_X29_Y2_N0, M10K_X12_Y14_N0, M10K_X5_Y2_N0, M10K_X12_Y18_N0, M10K_X44_Y5_N0, M10K_X44_Y10_N0, M10K_X44_Y3_N0, M10K_X39_Y14_N0, M10K_X12_Y22_N0, M10K_X62_Y3_N0, M10K_X44_Y2_N0, M10K_X39_Y12_N0, M10K_X5_Y33_N0, M10K_X39_Y13_N0, M10K_X12_Y26_N0, M10K_X12_Y31_N0, M10K_X12_Y16_N0, M10K_X20_Y23_N0, M10K_X39_Y9_N0, M10K_X29_Y10_N0, M10K_X20_Y30_N0, M10K_X20_Y45_N0, M10K_X29_Y52_N0, M10K_X20_Y43_N0, M10K_X20_Y36_N0, M10K_X29_Y54_N0, M10K_X39_Y16_N0, M10K_X20_Y37_N0, M10K_X12_Y1_N0, M10K_X12_Y2_N0, M10K_X20_Y51_N0, M10K_X29_Y16_N0, M10K_X29_Y53_N0, M10K_X62_Y6_N0, M10K_X20_Y2_N0, M10K_X44_Y13_N0, M10K_X29_Y1_N0, M10K_X29_Y57_N0, M10K_X62_Y2_N0, M10K_X12_Y45_N0, M10K_X20_Y21_N0, M10K_X44_Y7_N0, M10K_X57_Y2_N0, M10K_X57_Y8_N0, M10K_X29_Y45_N0, M10K_X20_Y54_N0, M10K_X39_Y11_N0, M10K_X29_Y8_N0, M10K_X39_Y4_N0, M10K_X29_Y59_N0, M10K_X20_Y33_N0, M10K_X39_Y1_N0, M10K_X12_Y6_N0, M10K_X29_Y58_N0, M10K_X12_Y48_N0, M10K_X29_Y26_N0, M10K_X12_Y4_N0, M10K_X12_Y9_N0, M10K_X29_Y6_N0, M10K_X20_Y8_N0, M10K_X62_Y16_N0, M10K_X44_Y8_N0, M10K_X57_Y9_N0, M10K_X29_Y3_N0, M10K_X20_Y20_N0, M10K_X20_Y18_N0, M10K_X20_Y15_N0, M10K_X20_Y17_N0, M10K_X62_Y15_N0, M10K_X57_Y12_N0, M10K_X44_Y15_N0, M10K_X57_Y7_N0, M10K_X57_Y1_N0, M10K_X29_Y43_N0, M10K_X29_Y11_N0, M10K_X20_Y47_N0, M10K_X12_Y57_N0, M10K_X12_Y41_N0, M10K_X12_Y50_N0, M10K_X20_Y52_N0, M10K_X12_Y46_N0, M10K_X12_Y51_N0, M10K_X29_Y50_N0, M10K_X20_Y59_N0, M10K_X20_Y38_N0, M10K_X12_Y44_N0, M10K_X12_Y42_N0, M10K_X5_Y54_N0, M10K_X29_Y22_N0, M10K_X29_Y44_N0, M10K_X20_Y60_N0, M10K_X20_Y46_N0, M10K_X29_Y30_N0, M10K_X29_Y33_N0, M10K_X12_Y55_N0, M10K_X12_Y59_N0, M10K_X20_Y55_N0, M10K_X5_Y35_N0, M10K_X12_Y52_N0, M10K_X12_Y58_N0, M10K_X20_Y49_N0, M10K_X29_Y37_N0, M10K_X29_Y34_N0, M10K_X20_Y53_N0, M10K_X29_Y40_N0, M10K_X44_Y1_N0, M10K_X62_Y7_N0, M10K_X44_Y11_N0, M10K_X62_Y4_N0, M10K_X20_Y57_N0, M10K_X12_Y53_N0, M10K_X29_Y38_N0, M10K_X29_Y60_N0, M10K_X12_Y56_N0, M10K_X12_Y38_N0, M10K_X5_Y53_N0, M10K_X20_Y35_N0, M10K_X12_Y36_N0, M10K_X20_Y58_N0, M10K_X29_Y42_N0, M10K_X5_Y55_N0, M10K_X29_Y25_N0, M10K_X20_Y34_N0, M10K_X5_Y13_N0, M10K_X12_Y25_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_86j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 15           ; 16           ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 240     ; 16                          ; 14                          ; 16                          ; 14                          ; 224                 ; 1           ; 0          ; None                               ; M10K_X62_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B                         ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_46j1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 23           ; 32           ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 736     ; 32                          ; 23                          ; 32                          ; 23                          ; 736                 ; 1           ; 0          ; None                               ; M10K_X57_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 12,160 / 130,276 ( 9 % ) ;
; C12 interconnects                           ; 1,502 / 6,848 ( 22 % )   ;
; C2 interconnects                            ; 4,603 / 51,436 ( 9 % )   ;
; C4 interconnects                            ; 3,221 / 25,120 ( 13 % )  ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )           ;
; Direct links                                ; 564 / 130,276 ( < 1 % )  ;
; Global clocks                               ; 4 / 16 ( 25 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )           ;
; Local interconnects                         ; 1,725 / 31,760 ( 5 % )   ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )           ;
; R14 interconnects                           ; 1,123 / 6,046 ( 19 % )   ;
; R14/C12 interconnect drivers                ; 2,116 / 8,584 ( 25 % )   ;
; R3 interconnects                            ; 5,547 / 56,712 ( 10 % )  ;
; R6 interconnects                            ; 8,256 / 131,000 ( 6 % )  ;
; Spine clocks                                ; 17 / 150 ( 11 % )        ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )        ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 91           ; 91           ; 0            ; 0            ; 95        ; 91           ; 0            ; 0            ; 0            ; 0            ; 33           ; 83           ; 0            ; 0            ; 0            ; 0            ; 0            ; 83           ; 0            ; 0            ; 0            ; 0            ; 83           ; 0            ; 95        ; 95        ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 95           ; 4            ; 4            ; 95           ; 95           ; 0         ; 4            ; 95           ; 95           ; 95           ; 95           ; 62           ; 12           ; 95           ; 95           ; 95           ; 95           ; 95           ; 12           ; 95           ; 95           ; 95           ; 95           ; 12           ; 95           ; 0         ; 0         ; 95           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; LED[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LED[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_CONVST          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDI             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SCK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_0[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; GPIO_1[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SDO             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                         ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                             ; altera_reserved_tck                                                             ; 212.0             ;
; DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER|divclk ; clk50                                                                           ; 132.3             ;
; clk50                                                                           ; clk50                                                                           ; 75.7              ;
; DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 63.4              ;
; DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk ; 23.5              ;
; altera_reserved_tck,I/O                                                         ; altera_reserved_tck                                                             ; 18.4              ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                               ; Destination Register                                                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.945             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 2.926             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.922             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.922             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.918             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.918             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[32]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[33]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0] ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                           ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[63]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                      ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 2.917             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 2.911             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[8]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[8]  ; 2.911             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[8]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[8]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[8]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[8]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[8]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[8]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[8]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[8]  ; 2.910             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.903             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.903             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.903             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.820             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.806             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.773             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.770             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.769             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.768             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.757             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.756             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.755             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.753             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.709             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.709             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.694             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.693             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.605             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.541             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.535             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.534             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.525             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.510             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.505             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.504             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.497             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.497             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.485             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.482             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.482             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.482             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.481             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.481             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.471             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.469             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.469             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[6]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[6]  ; 2.469             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.461             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.461             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[5]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 2.461             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.459             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.456             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.451             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.451             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.446             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.446             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.436             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.428             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.422             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.418             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[10]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[10] ; 2.400             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.386             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.347             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[1]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[1]  ; 2.338             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.338             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[11]                                                                                                         ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[11] ; 2.298             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[9]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[9]  ; 2.297             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_5[3]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[3]  ; 2.109             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.102             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[7]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 2.102             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[35]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 1.977             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[7]  ; 1.933             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[34]                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[5]  ; 1.846             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_3[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.767             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_2[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.767             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_1[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.767             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_0[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.767             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 1.746             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[0]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[0]  ; 1.741             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.707             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.707             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_7[2]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[2]  ; 1.707             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_4[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 1.700             ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|adc:adc|ADC_CTRL:adc_controller_8_channels|oADC_12_bit_channel_6[4]                                                                                                          ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|adc_controller:adc_controller_0|readdata[4]  ; 1.700             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20013): Ignored 24 assignments for entity "DE0_NANO_SOC_ADC" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE0_NANO_SOC_ADC -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE0_NANO_SOC_ADC -section_id Top was ignored
Warning (20013): Ignored 24 assignments for entity "DE0_NANO_SOC_Default" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE0_NANO_SOC_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE0_NANO_SOC_Default -section_id Top was ignored
Warning (20013): Ignored 24 assignments for entity "ghrd" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity ghrd -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity ghrd -section_id Top was ignored
Warning (20013): Ignored 24 assignments for entity "my_first_fpga" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity my_first_fpga -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity my_first_fpga -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA4U23C6 for design "DE0_Nano"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1619 fanout uses global clock CLKCTRL_G4
    Info (11162): DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[4]~CLKENA0 with 228 fanout uses global clock CLKCTRL_G6
    Info (11162): DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 216 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1050 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_Nano_SOPC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE0_Nano_SOPC/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'DE0_Nano_SOPC/synthesis/submodules/DE0_Nano_SOPC_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'DE0_Nano_SOPC/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'DE0_Nano.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 150 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER|divclk} {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 30 -duty_cycle 50.00 -name {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000        clk50
    Info (332111):    3.333 DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  100.000 DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  500.000 DE0_Nano_SOPC_inst|pll_0|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 45 registers into blocks of type EC
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ARDUINO_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK1_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:39
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X23_Y12 to location X33_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:12
Info (11888): Total time spent on timing analysis during the Fitter is 67.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:39
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[2] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[3] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[4] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[5] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[6] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[7] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[8] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[9] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[10] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[11] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[12] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[13] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[15] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[17] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[19] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[20] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[21] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[22] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[23] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[24] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[25] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[26] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[27] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[28] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[29] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[30] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[31] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[33] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[34] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_0[35] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 91
    Info (169065): Pin GPIO_1[0] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[1] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[2] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[3] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[4] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[5] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[6] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[7] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[8] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[9] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[10] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[11] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[12] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[13] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[14] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[15] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[21] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[22] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[23] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[25] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[26] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[27] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[28] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[29] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[30] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[31] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[32] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[33] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[34] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
    Info (169065): Pin GPIO_1[35] has a permanently enabled output enable File: /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.v Line: 94
Info (144001): Generated suppressed messages file /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 128 warnings
    Info: Peak virtual memory: 2146 megabytes
    Info: Processing ended: Thu May  5 20:16:43 2016
    Info: Elapsed time: 00:10:22
    Info: Total CPU time (on all processors): 00:12:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/uoftmda/git/Shai/Tempest/fpga/fpga_hw/top_level/DE0_Nano.fit.smsg.


