#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 655 655 1
1 336 336 0
2 686 686 1
3 355 355 1
4 605 605 1
5 555 555 1
6 261 261 1
7 150 150 0
8 1335 1335 1
9 500 500 1
10 261 261 1
11 637 637 1
12 150 150 0
13 450 450 1
14 655 655 1
15 430 430 1
16 400 400 1
17 125 125 0
18 150 150 0
19 150 150 0
20 261 261 1
21 243 243 1
22 279 279 1
23 150 150 0
24 125 125 0
25 167 167 1
26 150 150 0
27 150 150 0
28 500 500 1
29 125 125 0
30 150 150 0
31 100 100 0
32 37 37 0
33 37 37 0
34 37 37 0
35 368 368 1
36 150 150 0
37 75 75 0
38 25 25 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 112
1 0 1 112
0 2 13 156
2 0 13 156
0 5 2 156
5 0 2 156
0 36 4 75
36 0 4 75
0 8 6 156
8 0 6 156
1 3 1 112
3 1 1 112
1 14 2 112
14 1 2 112
2 4 1 156
4 2 1 156
2 6 1 93
6 2 1 93
2 9 8 125
9 2 8 125
2 14 4 156
14 2 4 156
3 12 1 75
12 3 1 75
3 7 8 75
7 3 8 75
3 22 3 93
22 3 3 93
4 8 11 156
8 4 11 156
4 6 4 93
6 4 4 93
4 18 1 75
18 4 1 75
4 9 5 125
9 4 5 125
5 7 2 75
7 5 2 75
5 14 2 156
14 5 2 156
5 22 2 93
22 5 2 93
5 23 2 75
23 5 2 75
6 26 3 75
26 6 3 75
8 10 32 93
10 8 32 93
8 11 2 156
11 8 2 156
8 18 11 75
18 8 11 75
8 25 20 93
25 8 20 93
8 26 6 75
26 8 6 75
8 9 7 125
9 8 7 125
8 35 11 125
35 8 11 125
8 28 5 125
28 8 5 125
8 14 8 156
14 8 8 156
9 15 7 125
15 9 7 125
10 20 1 93
20 10 1 93
10 24 1 75
24 10 1 75
11 13 1 125
13 11 1 125
11 19 1 75
19 11 1 75
11 28 2 125
28 11 2 125
11 15 6 156
15 11 6 156
12 21 1 75
21 12 1 75
13 16 1 125
16 13 1 125
13 28 5 125
28 13 5 125
13 19 7 75
19 13 7 75
14 36 2 75
36 14 2 75
15 27 29 75
27 15 29 75
15 32 1 37
32 15 1 37
15 39 1 37
39 15 1 37
16 17 6 75
17 16 6 75
16 28 1 125
28 16 1 125
16 29 7 75
29 16 7 75
17 29 1 50
29 17 1 50
20 30 3 75
30 20 3 75
20 35 3 93
35 20 3 93
21 23 1 75
23 21 1 75
21 22 2 93
22 21 2 93
24 31 1 50
31 24 1 50
25 33 40 37
33 25 40 37
25 34 40 37
34 25 40 37
27 35 7 75
35 27 7 75
30 35 3 75
35 30 3 75
31 37 4 50
37 31 4 50
37 38 1 25
38 37 1 25
