---
layout : single
title: "[DRAM] Trap-Assisted DRAM Row Hammer Effect"
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

Trap에 의한 DRAM의 Row Hammer Effect 분석    

[논문 링크](https://ieeexplore.ieee.org/document/8604043)

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
- 06 January 2019   
- [Thomas Yang](https://ieeexplore.ieee.org/author/37086702482), [Xi-Wei Lin](https://ieeexplore.ieee.org/author/37085566802)    

## 0. Abstract   

&nbsp;

- **Row Hammer Effect 연구**   
  - Single Charge Trap에 대한 연구에서 DRAM의 Row Hammer Effect Mechanism에 대한 상관관계를 발견   
  - Row Hammer Effect는 Aggressor WL의 하부 또는 그 주변에서 발생하는 Charge Pumping에 의해 발생   
    - 이는 Charge의 Capture & Emission Progress와 Victim SN(Storage Node)로의 Carrier migration으로 구성됨   
  - 해당 현상은 Acceptor-like Trap의 위치와 Energy level에 매우 sensitive하며, 단 하나의 Trap만으로도 Row Hammer Effect가 특정 node에서 최대 60배까지 증가할 수 있음  
  - 또한 Bit Line Junction Depth, Temp, Hammering Waveform에 따른 Row Hammer Effect의 경향성을 분석한 결과, 기존에 보고된 연구 결과와 높은 일치도를 보임   
  - 특히, Feature size의 Scaling down은 Row Hammer Effect를 심화시킴    

&nbsp;

## 1. Introduction   

&nbsp;

- **Row Hammer Effect**  
  - DRAM 소자의 Row Hammer Effect는 Aggressor Row의 반복적인 활성화로 인해 인접한 Cell에 교란(Disturbance)이 발생하여, Refresh 동안에 Bit Fault를 초래하는 현상을 일컬음    
  - 이러한 교란은 시스템 공격 등에 악용될 여지가 있어 보안 문제로 직결됨   
  - 또한 소자의 Feature size가 작아질수록 Row Hammer effect는 더욱 심각해짐   

&nbsp;

- **현재까지의 연구**   
  - Row Hammer effect의 동작 특성을 분석하기 위해 다음과 같은 연구가 진행되어 옴   
    - ACT(활성화)에서 PRE(Precharge)까지의 시간($$t_{RAS}$$)   
    - PRE에서 후속 ACT까지의 시간($$t_{RP}$$)    
    - 온도, data pattern 등에 따른 경향성    
  - 본 논문에서 제안된 메커니즘은 Victim Row의 Storage Node에서의 Carrier migration과 Discharging을 포함   
    - 하지만, 정확한 Carrier migration의 역학과 더불어 실험에서의 일부 관찰 결과는 완전히 설명되지 않음    
  - 최근 연구에 따르면, Silicon surface의 **Hydrogen Annealing**이 Row Hammer effect를 상당히 감소시키며, 즉 이는 Trap density의 감소가 Row Hammer effect의 주요 원인임을 시사함    

&nbsp;

> **Hydrogen Annealing**   
>   - Hydrogen(수소,H2) gas에서 고온 열처리를 수행하는 공정   
>   - Silicon-Oxide Interface의 Dangling bond와 같은 Trap이 수소와 결합함으로써 전기적으로 중성화됨   

&nbsp;

- **본 논문의 연구**   
  - 본 논문에서는 2y-nm DRAM 소자에서 Trap-assisted Row Hammer effect에 대한 연구를 수행하며, Aggressor WL의 Switching cycle에서 발생하는 **Dynamic Transport Process**를 관찰함     
  - Dynamic Transport Process는 다음과 같은 과정으로 구성됨   
    - **Charge Capture & Emission**   
    - **Carrier migration**   
    - **Victim SN에서의 Subsequent Discharge**   
  - 또한, DRAM Structure 내 다양한 위치에 Single Trap을 배치하고 Energy level을 변화시켰으며 뿐만 아니라 온도, BL Junction Depth, WL waveform, Feature size scaling 등이 Row Hammer effect에 미치는 영향을 분석함   

&nbsp;

## 2. Simulation Methodology   

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/31.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/32.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)3D DRAM structure and contacts</strong></p>
  <p><strong>(Right)Nominal Parameters for Device simulations</strong></p>
</div>

&nbsp;

- **3D DRAM Structure**   
  - 본 논문에서는 좌측과 같이 3D DRAM을 구현하였으며, 해당 구조는 Saddle-fin과 bWL을 포함한 두 개의 Cell로 구성되어 있음, 또한 각 Cell은 동일한 Active area와 BL을 공유   
  - Substrate와 S/D는 일반적인 DRAM 소자의 I-V 특성에 가깝도록 도핑되었음   
  - Storage Node에는 병렬 Capacitor를 배치하여 SN Capacitor를 구현하였으며, 유전율(permittivity)을 조정하여 10fF의 정전용량으로 설정함   

&nbsp;

- **Bias condition**   
  - 우측 자료에서는 Row Hammer effect Simulation을 위한 Bias 조건을 정리하였으며 각각은 다음과 같음   
    - Aggressor WL2의 전압은 $$t_{RAS}$$ & $$t_{RP}$$ 동안 on/off로 토글됨   
    - Victim row WL1은 $$V_{bbw}$$ = -0.2V로 낮은 전압을 유지   
    - Victim SN1의 전위는 초기에는 $$V_{core}$$ = 1.2V로, SN2는 0V로 설정됨   
    - 단순화를 위해 BL 전위는 $$V_{core}$$의 $$\frac{1}{2}$$로 고정되었으며, 이는 실제 DRAM의 동작 전압과는 다르지만, $$t_{RP}$$ 동안의 Precharge 조건과 유사함   

&nbsp;  

## 3. Trap-Assisted Row Hammer Effect   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/33.png" width="50%" height="50%" alt=""/>
  <p><em>(a)Electrical potential waveform of SN1 capacitor, induced by
a switching aggressor WL2 in (b)</em></p>
  <p><em>(b)Cross-section of active area. Red rectangles mark WL1 and WL2 gates wrapping around saddle-fins. Band bending is stronger under the gates than outside. Triangles indicate single trap locations used in this study. Red color indicates locations with strong row hammer effect, due to trap-assisted charge pumping process. </em></p>
  <p><em>(c) The corresponding matrix for row hammering threshold number NRH. Highlighted in red are NRH smaller than safe hammering number NS = 1,333k. Energy level of all traps is 0.45eV.</em></p>
</div>

&nbsp;