# Лабораторная работа №7: Тестирование трёх Verilog HDL проектов импульсного фильтра, параллельного регистра и АЛУ с помощью САПР QUARTUS<br><br><br>


## FILTER, ALU, REGISTER:<br>
### 1. FILTER - Программа фильтрующая паразитные сигналы.<br>
### 2. ALU - Просто АЛУ для 2х операндов.<br>
### 3. REGISTER - Что-то на подобии ячейки памяти.<br><br>

## Описание пинов:<br>
### FILTER:<br>
#### X - входное бинарное число, входной сигнал с шумами.<br>
#### A - входное бинарное число, переменная используемая rs тириггера.<br>
#### B - входное бинарное число, переменная используемая rs тириггера.<br>
#### OutResult - выходное бинарное число, выводит отфильтрованный сигнал.<br>
### ALU:<br>
#### clock - синхро сигнал.<br>
#### xdata - входное целое число, первый операнд.<br>
#### ydata - входное целое число, второй операнд.<br>
#### comand\_code - входное целое число, арифметическая комманда (1 - сложение, 2 - вычитание, 3 - умножени, 4 - деление, 5 - логическое и, 6 - логическое или, 7 - логическое не).<br>
#### flagN - выходное бинарное число, 1, если результат отрицателен.<br>
#### flagO - выходное бинарное число, 1, если в результате получился 0.<br>
#### flagZ - выходное бинарное число, 1, если в результате полученны переполнение.<br>
#### result - выходное целое число, результат вычисления.<br>
### REGISTER:<br>
#### CLOCK - синхро сигнал.<br>
#### DATA - входное целое число, которое будет храниться в регистре.<br>
#### EDY - входное бинарное число, сигнал для чтение данных из регистра (почему-то инвертированный).<br>
#### EWR - входное бинарное число, сигнал для записи входных данных в регистр.<br>
#### RESET - входное бинарное число, сигнал для обнуления регистра.<br>
#### BUF - выходное целое число, текущее значение регистра.<br>
#### OUTRESULT - выходное целое число, вывод регистра с учётом EDY.<br><br>

## Описание папок и файлов:<br>
### В папках FILTER, ALU и REGISTER содержаться файлы с verilog описаниями и временными диаграмами соответствующих устройств. Все файлы необходимо залить в quartus и откомпилировать. Если вылезает ошибка компиляции, перейдите в Assignments/Device/General и замение поле Top-level entity на название module в верилог файле.<br><br>

## Требование к тестированию:<br>
### Требуется просто скомпилировать файлы и симулировать с приложенными диаграммами.<br><br>

## Вопросы:<br>
### Вопросов особо не было, в основном просто требовалось понимание того, как пин за что отвечает.<br>
