------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, firstTransferRemainder, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  1(DataConvert) [1, 1] --[3 x 640 x  640] => [3 x 640 x  640] *** [3] ***[ COL] ***[0, 0, 0, 204800, 1638400]**** [24], [1],[24] -[0 ]---
  IN: DDR, DMA, 190000(1638400), 190000(1638400),    3(    3), 4b0400(4916224),   0,        0 ||||  L2, DMA,  64000(409600),  64000(409600),    1(    1),  64000( 409600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  64783(411523),  64783(411523),    3(    3), 12d780(1234816), 282,       7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  2(    Conv) [2, 2] --[3 x 640 x  640] => [12 x 320 x  320] *** [3] ***[ROW_C] ***[642, 642, 642, 64100, 410882]**** [7], [1],[7] -[1 ]---
  IN:MSMC, DMA,  64783(411523),  64783(411523),    3(    3), 12d780(1234816),   0,       7e ||||  L2, DMA,  20000(131072),  20000(131072),    3(    3),  60000( 393216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  19440(103488),  193c3(103363),    c(   12), 12f380(1241984), 142,   12f33e 
  WT:DDR_PERSIST, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,        0 ||||  L2, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    60000 
 STG:MSMC, DMA_ONCE,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,   7b9d80 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  3(    Conv) [3, 3] --[12 x 320 x  320] => [32 x 320 x  320] *** [12] ***[ROW_L] ***[644, 704, 704, 15232, 103363]**** [7], [1],[7] -[2 ]---
  IN:MSMC, DMA,  19440(103488),  193c3(103363),    c(   12), 12f380(1241984),   0,   12f33e ||||  L2, DMA,   79c0( 31168),   79c0( 31168),    c(   12),  6de80( 450176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  19440(103488),  193c3(103363),   20(   32), 328880(3311744), 142,       3e 
  WT:DDR_PERSIST, DMA,     6d(   109),     6d(   109),   20(   32),    e00(   3584),   0,      180 ||||  L2, DMA,     c0(   192),     6d(   109),   20(   32),   1800(   6144),   0,    6de80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  4(    Conv) [4, 4] --[32 x 320 x  320] => [64 x 160 x  160] *** [32] ***[ROW_L] ***[322, 322, 322, 5136, 103042]**** [20], [1],[20] -[3 ]---
  IN:MSMC, DMA,  19440(103488),  193c3(103363),   20(   32), 328880(3311744),   0,       3e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  6a100( 434432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de 
  WT:DDR_PERSIST, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,      f80 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,    6a100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 25760]**** [8], [1],[8] -[4 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6de00( 450048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,       5e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     5800 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6de00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 25760]**** [8], [1],[8] -[4 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6de00( 450048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     6080 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6de00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  7(    Conv) [7, 7] --[32 x 160 x  160] => [32 x 160 x  160] *** [32] ***[ROW_L] ***[0, 0, 0, 6848, 25760]**** [4], [1],[4] -[6 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de ||||  L2, DMA,   35c0( 13760),   35c0( 13760),   20(   32),  6ed80( 454016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,   19915e 
  WT:DDR_PERSIST, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     6900 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    6ed80 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   7b9900 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  8(    Conv) [8, 8] --[32 x 160 x  160] => [32 x 160 x  160] *** [32] ***[ROW_L] ***[324, 384, 384, 6528, 26083]**** [4], [1],[4] -[7 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),   0,   19915e ||||  L2, DMA,   34c0( 13504),   34c0( 13504),   20(   32),  6cb00( 445184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,   19915e 
  WT:DDR_PERSIST, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     6d80 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,    6cb00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  9( EltWise) [9, 9] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ COL] ***[0, 0, 0, 25760, 25760]**** [8], [1],[8] -[6 8 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de ||||  L2, DMA,   6683( 26243),   6683( 26243),    8(    8),  66880( 419968),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  10(  Concat) [10, 10] --[64 x 160 x  160] => [64 x 160 x  160] *** [64] ***[ COL] ***[0, 0, 0, 25760, 25760]**** [8], [1],[8] -[9 5 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de ||||  L2, DMA,   6683( 26243),   6683( 26243),   10(   16),  66880( 419968),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   19915e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [11, 11] --[64 x 160 x  160] => [64 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 0, 3264, 25760]**** [8], [1],[8] -[10 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   19915e ||||  L2, DMA,   19c0(  6592),   19c0(  6592),   40(   64),  6bc80( 441472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,       5e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,     9200 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6bc80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  12(    Conv) [12, 12] --[64 x 160 x  160] => [128 x 80 x  80] *** [64] ***[ROW_L] ***[162, 162, 162, 2254, 25922]**** [12], [1],[12] -[11 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),   0,       5e ||||  L2, DMA,   1240(  4672),   1240(  4672),   40(   64),  4e880( 321664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,     a280 ||||  L2, DMA,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    4e880 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 6480]**** [4], [1],[4] -[12 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad00( 437504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,       2e 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    1c300 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6ad00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [14, 14] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 6480]**** [4], [1],[4] -[12 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad00( 437504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    1e380 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6ad00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  15(    Conv) [15, 15] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 6480]**** [2], [1],[2] -[14 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    20400 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  16(    Conv) [16, 16] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 192, 3072, 6643]**** [3], [1],[3] -[15 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    21480 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  17( EltWise) [17, 17] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [4], [1],[4] -[14 16 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   20(   32),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  18(    Conv) [18, 18] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 6480]**** [2], [1],[2] -[17 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    2a500 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  19(    Conv) [19, 19] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 192, 3072, 6643]**** [3], [1],[3] -[18 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    2b580 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  20( EltWise) [20, 20] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [4], [1],[4] -[17 19 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   20(   32),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [21, 21] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 6480]**** [2], [1],[2] -[20 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    34600 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  22(    Conv) [22, 22] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 192, 3072, 6643]**** [3], [1],[3] -[21 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    35680 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  23( EltWise) [23, 23] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [4], [1],[4] -[20 22 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   20(   32),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  24(  Concat) [24, 24] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [4], [1],[4] -[23 13 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   40(   64),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,    d212e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [25, 25] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 6480]**** [5], [1],[5] -[24 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,    d212e ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  67280( 422528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    3e700 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    67280 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  26(    Conv) [26, 26] --[128 x 80 x  80] => [256 x 40 x  40] *** [128] ***[ROW_L] ***[82, 82, 82, 486, 6562]**** [14], [1],[14] -[25 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,       2e ||||  L2, DMA,    440(  1088),    440(  1088),   80(  128),  23700( 145152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,    42780 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,    23700 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1640]**** [3], [1],[3] -[26 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    d20d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    8a880 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [28, 28] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1640]**** [3], [1],[3] -[26 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    92900 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  29(    Conv) [29, 29] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 0, 1640, 1640]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    9a980 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  30(    Conv) [30, 30] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 128, 1024, 1723]**** [2], [1],[2] -[29 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    9ea00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  31( EltWise) [31, 31] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[28 30 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),   80(  128),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [32, 32] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 0, 1640, 1640]**** [1], [1],[1] -[31 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    c2a80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  33(    Conv) [33, 33] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 128, 1024, 1723]**** [2], [1],[2] -[32 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    c6b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  34( EltWise) [34, 34] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[31 33 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),   80(  128),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [35, 35] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 0, 1640, 1640]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    eab80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  36(    Conv) [36, 36] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 128, 1024, 1723]**** [2], [1],[2] -[35 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    eec00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  37( EltWise) [37, 37] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[34 36 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),   80(  128),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  38(  Concat) [38, 38] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[37 27 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),  100(  256),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   13e1d6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(    Conv) [39, 39] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1640]**** [3], [1],[3] -[38 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   13e1d6 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   112c80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  40(    Conv) [40, 40] --[256 x 40 x  40] => [384 x 20 x  20] *** [256] ***[ROW_L] ***[42, 42, 42, 246, 1682]**** [7], [42],[42] -[39 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),   0,   1081d6 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24500( 148736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,    d20ea 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  180(  384),  d8180( 885120),   0,   122d80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24500 
 STG:MSMC, DMA_ONCE,    940(  2368),    901(  2305),  180(  384),  de000( 909312),   0,   679900 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [41, 41] --[384 x 20 x  20] => [192 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,    d20ea ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a000( 172032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   1faf00 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    2a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  42(    Conv) [42, 42] --[384 x 20 x  20] => [192 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,    d20ea ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a000( 172032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    d20ea 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   20d000 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    2a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  43(    Conv) [43, 43] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    d20ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15000(  86016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    ed16a 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   21f100 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,    15000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  44(    Conv) [44, 44] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[44, 64, 64, 192, 463]**** [3], [1],[3] -[43 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),   0,    ed16a ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   18f2ea 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   228200 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,    15100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  45( EltWise) [45, 45] --[384 x 20 x  20] => [192 x 20 x  20] *** [384] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[42 44 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    d20ea ||||  L2, DMA,    24c(   588),    24c(   588),   c0(  192),  37200( 225792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    d20ea 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  46(  Concat) [46, 46] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[45 41 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    d20ea ||||  L2, DMA,    24c(   588),    24c(   588),  180(  384),  37200( 225792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f4aa 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  47(    Conv) [47, 47] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 320, 420]**** [2], [1],[2] -[46 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f4aa ||||  L2, DMA,    2c0(   704),    2c0(   704),  180(  384),  42000( 270336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   17426a 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   279300 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    42000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  48(    Conv) [48, 48] --[384 x 20 x  20] => [512 x 10 x  10] *** [384] ***[ROW_L] ***[22, 22, 22, 252, 442]**** [2], [32],[32] -[47 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),   0,   17426a ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    d81(  3457),    d81(  3457),  200(  512), 1b0200(1769984),   0,   29d480 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   40(   64),  37000( 225280),   0,    36000 
 STG:MSMC, DMA_ONCE,    dc0(  3520),    d81(  3457),  200(  512), 1b8000(1802240),   0,   4c1900 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(    Conv) [49, 49] --[512 x 10 x  10] => [256 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   44d680 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  50(    Pool) [50, 50] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 0, 133, 133]**** [1], [1],[1] -[49 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   0,    d20f4 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c600(  50688),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    de174 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  51(    Pool) [51, 51] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 0, 133, 133]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   0,    de174 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c600(  50688),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    ea1f4 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  52(    Pool) [52, 52] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 0, 133, 133]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   0,    ea1f4 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c600(  50688),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    f6274 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(  Concat) [53, 53] --[1024 x 10 x  10] => [1024 x 10 x  10] *** [1024] ***[ COL] ***[0, 0, 0, 110, 110]**** [4], [1],[4] -[49 50 51 52 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  400( 1024),  30080( 196736),   c,   1aa2f4 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Conv) [54, 54] --[1024 x 10 x  10] => [512 x 10 x  10] *** [1024] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [8],[8] -[53 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  400( 1024),  30080( 196736),   c,   1aa2f4 ||||  L2, DMA,     c0(   192),     c0(   192),  400( 1024),  30000( 196608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    401(  1025),    401(  1025),  200(  512),  80200( 524800),   0,   46d780 ||||  L2, DMA,    440(  1088),    401(  1025),   80(  128),  22000( 139264),   0,    30000 
 STG:MSMC, DMA,    440(  1088),    401(  1025),  200(  512),  88000( 557056),   0,   1da300 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[512 x 10 x  10] => [256 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    ea174 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   4ed980 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  56(    Conv) [56, 56] --[512 x 10 x  10] => [256 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   50da80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  57(    Conv) [57, 57] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[56 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   52db80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     c000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  58(    Conv) [58, 58] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[24, 64, 64, 69, 133]**** [1], [4],[4] -[57 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   0,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    f61f4 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   53dc80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     c000 
 STG:MSMC, DMA,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,   1aa280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  59(  Concat) [59, 59] --[512 x 10 x  10] => [512 x 10 x  10] *** [512] ***[ COL] ***[0, 0, 0, 110, 110]**** [2], [1],[2] -[58 55 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    f61f4 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[512 x 10 x  10] => [512 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    d20f4 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    ea174 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   5cdd80 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  61(    Conv) [61, 61] --[512 x 10 x  10] => [384 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  200(  512),  18080(  98432),   c,    ea174 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  180(  384),  12080(  73856),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  180(  384),  30180( 196992),   0,   60df80 ||||  L2, DMA,    240(   576),    201(   513),  180(  384),  36000( 221184),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  62(  Resize) [62, 62] --[384 x 10 x  10] => [384 x 20 x  20] *** [384] ***[ COL] ***[0, 0, 0, 133, 133]**** [1], [1],[1] -[61 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  180(  384),  12080(  73856),   0,    d20f4 ||||  L2, DMA,     c6(   198),     c6(   198),  180(  384),  12900(  76032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   1aa2ea 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(  Concat) [63, 63] --[768 x 20 x  20] => [768 x 20 x  20] *** [768] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[62 47 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   1aa2ea ||||  L2, DMA,    24c(   588),    24c(   588),  300(  768),  6e400( 451584),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  300(  768),  6c080( 442496),  16,   1e036a 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[768 x 20 x  20] => [192 x 20 x  20] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 420]**** [4], [1],[4] -[63 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  300(  768),  6c080( 442496),  16,   1e036a ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c100( 246016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    e416a 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   63e100 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    3c100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  65(    Conv) [65, 65] --[768 x 20 x  20] => [192 x 20 x  20] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 420]**** [4], [1],[4] -[63 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  300(  768),  6c080( 442496),  16,   1e036a ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c100( 246016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   662200 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    3c100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  66(    Conv) [66, 66] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[65 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15000(  86016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   18f2ea 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   686300 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,    15000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  67(    Conv) [67, 67] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[44, 64, 64, 192, 463]**** [3], [1],[3] -[66 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),   0,   18f2ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   68f400 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,    15100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  68(  Concat) [68, 68] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[67 64 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a ||||  L2, DMA,    24c(   588),    24c(   588),  180(  384),  37200( 225792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f2ea 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 320, 420]**** [2], [1],[2] -[68 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f2ea ||||  L2, DMA,    2c0(   704),    2c0(   704),  180(  384),  42000( 270336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   1742ea 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   6e0500 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    42000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  70(    Conv) [70, 70] --[384 x 20 x  20] => [256 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[69 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   1742ea ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a000( 172032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    e416a 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  100(  256),  18100(  98560),   0,   704680 ||||  L2, DMA,    1c0(   448),    181(   385),  100(  256),  1c000( 114688),   0,    2a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  71(  Resize) [71, 71] --[256 x 20 x  20] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 463, 463]**** [1], [1],[1] -[70 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,    e416a ||||  L2, DMA,    24c(   588),    24c(   588),  100(  256),  24c00( 150528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   174256 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(  Concat) [72, 72] --[512 x 40 x  40] => [512 x 40 x  40] *** [512] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [4], [1],[4] -[71 39 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   174256 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),  100(  256),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1e02d6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  73(    Conv) [73, 73] --[512 x 40 x  40] => [128 x 40 x  40] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 1640]**** [6], [1],[6] -[72 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1e02d6 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58500( 361728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   71c780 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58500 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  74(    Conv) [74, 74] --[512 x 40 x  40] => [128 x 40 x  40] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 1640]**** [6], [1],[6] -[72 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1e02d6 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58500( 361728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   72c800 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58500 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  75(    Conv) [75, 75] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 0, 1640, 1640]**** [1], [1],[1] -[74 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   73c880 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  76(    Conv) [76, 76] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 128, 1024, 1723]**** [2], [1],[2] -[75 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e256 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   740900 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  77(  Concat) [77, 77] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[76 73 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),  100(  256),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1640]**** [3], [1],[3] -[77 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   764980 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  79(    Conv) [79, 79] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1640]**** [3], [1],[3] -[78 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1081d6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   774a80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  80(  Resize) [80, 80] --[128 x 40 x  40] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 1723, 1723]**** [1], [1],[1] -[79 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   1081d6 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),   80(  128),  37180( 225664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   13e22e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  81(  Concat) [81, 81] --[256 x 80 x  80] => [256 x 80 x  80] *** [256] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [8], [1],[8] -[80 25 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   13e22e ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   40(   64),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   2102ae 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  82(    Conv) [82, 82] --[256 x 80 x  80] => [64 x 80 x  80] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 6480]**** [9], [1],[9] -[81 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   2102ae ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  65500( 414976),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,       2e 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   77cb00 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    65500 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  83(    Conv) [83, 83] --[256 x 80 x  80] => [64 x 80 x  80] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 6480]**** [9], [1],[9] -[81 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   2102ae ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  65500( 414976),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   13e22e 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   780b80 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    65500 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 0, 3392, 6480]**** [2], [1],[2] -[83 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   13e22e ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   13e22e 
  WT:DDR_PERSIST, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   784c00 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  85(    Conv) [85, 85] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 192, 3072, 6643]**** [3], [1],[3] -[84 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,   13e22e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   13e22e 
  WT:DDR_PERSIST, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   785c80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:MSMC, DMA_ONCE,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,   7ae900 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  86(  Concat) [86, 86] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [4], [1],[4] -[85 82 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   13e22e ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   40(   64),  69100( 430336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1a72ae 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  87(    Conv) [87, 87] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 6480]**** [5], [1],[5] -[86 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1a72ae ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  67280( 422528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   78ed00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    67280 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  88(    Conv) [88, 88] --[128 x 80 x  80] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[82, 82, 82, 972, 6562]**** [7], [1],[7] -[87 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,       2e ||||  L2, DMA,    840(  2112),    840(  2112),   80(  128),  43300( 275200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    641(  1601),   80(  128),  36080( 221312),   0,   13e200 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   792d80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    43300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(  Concat) [89, 89] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[88 79 ]---
  IN:MSMC, DMA,    6c0(  1728),    641(  1601),   80(  128),  36080( 221312),  2a,   13e200 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),  100(  256),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1640]**** [3], [1],[3] -[89 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   7b6e00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  91(    Conv) [91, 91] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1640]**** [3], [1],[3] -[89 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   7bee80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  92(    Conv) [92, 92] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 0, 1640, 1640]**** [1], [1],[1] -[91 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   7c6f00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  93(    Conv) [93, 93] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 128, 1024, 1723]**** [2], [1],[2] -[92 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e256 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 
  WT:DDR_PERSIST, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   7caf80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  94(  Concat) [94, 94] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 0, 1640, 1640]**** [2], [1],[2] -[93 90 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e256 ||||  L2, DMA,    6e3(  1763),    6e3(  1763),  100(  256),  6e300( 451328),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [95, 95] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1640]**** [3], [1],[3] -[94 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1742d6 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1081d6 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   7ef000 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  96(    Conv) [96, 96] --[256 x 40 x  40] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[42, 42, 42, 246, 1682]**** [7], [28],[28] -[95 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),   0,   1081d6 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24500( 148736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    191(   401),  100(  256),  1c080( 114816),   0,   208200 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   7ff100 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24500 
 STG:MSMC, DMA,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,   174200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  97(  Concat) [97, 97] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[96 70 ]---
  IN:MSMC, DMA,    1c0(   448),    191(   401),  100(  256),  1c080( 114816),  16,   208200 ||||  L2, DMA,    24c(   588),    24c(   588),  200(  512),  49800( 301056),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   17426a 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(    Conv) [98, 98] --[512 x 20 x  20] => [192 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 0, 256, 420]**** [2], [1],[2] -[97 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   17426a ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,    e416a 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   88f200 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    48000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [99, 99] --[512 x 20 x  20] => [192 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 0, 256, 420]**** [2], [1],[2] -[97 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   17426a ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   8a7300 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    48000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  100(    Conv) [100, 100] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[99 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15000(  86016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   18f2ea 
  WT:DDR_PERSIST, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   8bf400 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,    15000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  101(    Conv) [101, 101] --[192 x 20 x  20] => [192 x 20 x  20] *** [192] ***[ROW_L] ***[44, 64, 64, 192, 463]**** [3], [1],[3] -[100 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),   0,   18f2ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a 
  WT:DDR_PERSIST, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   8c8500 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,    15100 
 STG:MSMC, DMA_ONCE,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,   757900 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  102(  Concat) [102, 102] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ COL] ***[0, 0, 0, 420, 420]**** [2], [1],[2] -[101 98 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   c0(  192),  1b080( 110720),  16,   17426a ||||  L2, DMA,    24c(   588),    24c(   588),  180(  384),  37200( 225792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f4aa 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[384 x 20 x  20] => [384 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 320, 420]**** [2], [1],[2] -[102 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   18f4aa ||||  L2, DMA,    2c0(   704),    2c0(   704),  180(  384),  42000( 270336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   17426a 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   919600 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    42000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  104(    Conv) [104, 104] --[384 x 20 x  20] => [384 x 10 x  10] *** [384] ***[ROW_L] ***[22, 22, 22, 84, 442]**** [5], [40],[40] -[103 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),   0,   17426a ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12100(  73984),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     65(   101),  180(  384),  12080(  73856),   0,    e4100 
  WT:DDR_PERSIST, DMA,    d81(  3457),    d81(  3457),  180(  384), 144180(1327488),   0,   93d780 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   60(   96),  52800( 337920),   0,    12100 
 STG:MSMC, DMA,    dc0(  3520),    d81(  3457),  180(  384), 14a000(1351680),   0,   1aa280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  105(  Concat) [105, 105] --[768 x 10 x  10] => [768 x 10 x  10] *** [768] ***[ COL] ***[0, 0, 0, 110, 110]**** [2], [1],[2] -[104 61 ]---
  IN:MSMC, DMA,     c0(   192),     65(   101),  180(  384),  12080(  73856),   c,    e4100 ||||  L2, DMA,     c6(   198),     c6(   198),  300(  768),  25200( 152064),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  300(  768),  24080( 147584),   c,   1aa2f4 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [106, 106] --[768 x 10 x  10] => [256 x 10 x  10] *** [768] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  300(  768),  24080( 147584),   c,   1aa2f4 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    d20f4 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   a81900 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,    24000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [107, 107] --[768 x 10 x  10] => [256 x 10 x  10] *** [768] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  300(  768),  24080( 147584),   c,   1aa2f4 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    de174 
  WT:DDR_PERSIST, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   ab1a00 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,    24000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [108, 108] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 0, 110, 110]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    de174 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    de174 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   ae1b00 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     c000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  109(    Conv) [109, 109] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[24, 64, 64, 69, 133]**** [1], [4],[4] -[108 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   0,    de174 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    ea1f4 
  WT:DDR_PERSIST, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   af1c00 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     c000 
 STG:MSMC, DMA,    940(  2368),    901(  2305),  100(  256),  94000( 606208),   0,   1aa280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  110(  Concat) [110, 110] --[512 x 10 x  10] => [512 x 10 x  10] *** [512] ***[ COL] ***[0, 0, 0, 110, 110]**** [2], [1],[2] -[109 106 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    ea1f4 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     64(   100),  200(  512),  18080(  98432),   0,   1aa280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[512 x 10 x  10] => [512 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 100, 100]**** [1], [1],[1] -[110 ]---
  IN:MSMC, DMA,     c0(   192),     64(   100),  200(  512),  18080(  98432),   0,   1aa280 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     64(   100),  200(  512),  18080(  98432),   0,    d2080 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   b81d00 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [112, 112] --[512 x 10 x  10] => [18 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 0, 100, 100]**** [1], [1],[1] -[111 ]---
  IN:MSMC, DMA,     c0(   192),     64(   100),  200(  512),  18080(  98432),   0,    d2080 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     64(   100),   12(   18),    e00(   3584),   0,    d2080 
  WT:DDR_PERSIST, DMA,    201(   513),    201(   513),   12(   18),   2480(   9344),   0,   bc1f00 ||||  L2, DMA,    240(   576),    201(   513),   12(   18),   2880(  10368),   0,    18000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(    Conv) [113, 115] --[128 x 80 x  80] => [18 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 6480]**** [4], [1],[4] -[87 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad00( 437504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   12(   18),  1d900( 121088),  52,       2e 
  WT:DDR_PERSIST, DMA,     81(   129),     81(   129),   12(   18),    980(   2432),   0,   bc4380 ||||  L2, DMA,     c0(   192),     81(   129),   12(   18),    d80(   3456),   0,    6ad00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [114, 114] --[256 x 40 x  40] => [18 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 0, 832, 1640]**** [2], [1],[2] -[95 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1081d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),  100(  256),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   12(   18),   7a00(  31232),  2a,    1d956 
  WT:DDR_PERSIST, DMA,    101(   257),    101(   257),   12(   18),   1280(   4736),   0,   bc4d00 ||||  L2, DMA,    140(   320),    101(   257),   12(   18),   1680(   5760),   0,    6c000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [115, 113] --[384 x 20 x  20] => [18 x 20 x  20] *** [384] ***[ROW_L] ***[0, 0, 0, 420, 420]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  180(  384),  36080( 221312),  16,   17426a ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a000( 172032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   12(   18),   2900(  10496),  16,    2536a 
  WT:DDR_PERSIST, DMA,    181(   385),    181(   385),   12(   18),   1b80(   7040),   0,   bc5f80 ||||  L2, DMA,    1c0(   448),    181(   385),   12(   18),   1f80(   8064),   0,    2a000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  116(DetectionOutput) [116, 116] --[18 x 80 x  80] => [1 x 2105 x  1] *** [18] ***[ COL] ***[0, 0, 0, 6480, 6480]**** [1], [1],[1] -[115 114 113 112 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   12(   18),  1d900( 121088),  52,       2e ||||  L2, DMA,   1a43(  6723),   1a43(  6723),   12(   18),  1d900( 121088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2140(  8512),   20e4(  8420),    1(    1),   2200(   8704),   0,    27c00 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(ODOutputReformat) [117, 117] --[1 x 2105 x  300] => [1 x 6 x  300] *** [1] ***[ COL] ***[0, 0, 0, 210500, 631500]**** [3], [1],[3] -[116 ]---
  IN:MSMC, DMA,   2140(  8512),   20e4(  8420),    1(    1),   2200(   8704),   0,    27c00 ||||  L2, DMA,  66c88(421000),  66c88(421000),    1(    1),  66d00( 421120),   0,        0 
 OUT:MSMC, CPU,   1c20(  7200),  66c88(421000),    1(    1),   1c80(   7296),   0,        0 |||| DDR, DMA,   1c20(  7200),   1c20(  7200),    1(    1),   2080(   8320),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
