Xilinx XADC device driver

This binding document describes the bindings for both of them since the
bindings are very similar. The Xilinx XADC is a ADC that can be found in the
series 7 FPGAs from Xilinx. The XADC has a DRP interface for communication.
Currently two different frontends for the DRP interface exist. One that is only
available on the ZYNQ family as a hardmacro in the SoC portion of the ZYNQ. The
other one is available on all series 7 platforms and is a softmacro with a AXI
interface. This binding document describes the bindings for both of them since
the bindings are very similar.

Required properties:
	- compatible: Should be one of
		* "xlnx,zynq-xadc-1.00.a": When using the ZYNQ device
		  configuration interface to interface to the XADC hardmacro.
		* "xlnx,axi-xadc-1.00.a": When using the axi-xadc pcore to
		  interface to the XADC hardmacro.
	- reg: Address and length of the register set for the device
	- interrupts: Interrupt for the XADC control interface.
	- clocks: When using the ZYNQ this must be the ZYNQ PCAP clock,
	  when using the AXI-XADC pcore this must be the clock that provides the
	  clock to the AXI bus interface of the core.

Optional properties:
	- interrupt-parent: phandle to the parent interrupt controller
	- xlnx,external-mux:
		* "none": No external multiplexer is used, this is the default
		  if the property is omitted.
		* "single": External multiplexer mode is used with one
		   multiplexer.
		* "dual": External multiplexer mode is used with two
		  multiplexers for simultaneous sampling.
	- xlnx,external-mux-channel: Configures which pair of pins is used to
	  sample data in external mux mode.
	  Valid values for single external multiplexer mode are:
		0: VP/VN
		1: VAUXP[0]/VAUXN[0]
		2: VAUXP[1]/VAUXN[1]
		...
		16: VAUXP[15]/VAUXN[15]
	  Valid values for dual external multiplexer mode are:
		1: VAUXP[0]/VAUXN[0] - VAUXP[8]/VAUXN[8]
		2: VAUXP[1]/VAUXN[1] - VAUXP[9]/VAUXN[9]
		...
		8: VAUXP[7]/VAUXN[7] - VAUXP[15]/VAUXN[15]

	  This property needs to be present if the device is configured for
	  external multiplexer mode (either single or dual). If the device is
	  not using external multiplexer mode the property is ignored.
	- xnlx,channels: List of external channels that are connected to the ADC
	  Required properties:
		* #address-cells: Should be 1.
		* #size-cells: Should be 0.

	  The child nodes of this node represent the external channels which are
	  connected to the ADC. If the property is no present no external
	  channels will be assumed to be connected.

	  Each child node represents one channel and has the following
	  properties:
		Required properties:
			* reg: Pair of pins the channel is connected to.
				0: VP/VN
				1: VAUXP[0]/VAUXN[0]
				2: VAUXP[1]/VAUXN[1]
				...
				16: VAUXP[15]/VAUXN[15]
			  Note each channel number should only be used at most
			  once.
		Optional properties:
			* xlnx,bipolar: If set the channel is used in bipolar
			  mode.


Examples:
	xadc@f8007100 {
		compatible = "xlnx,zynq-xadc-1.00.a";
		reg = <0xf8007100 0x20>;
		interrupts = <0 7 4>;
		interrupt-parent = <&gic>;
		clocks = <&pcap_clk>;

		xlnx,channels {
			#address-cells = <1>;
			#size-cells = <0>;
			channel@0 {
				reg = <0>;
			};
			channel@1 {
				reg = <1>;
			};
			channel@8 {
				reg = <8>;
			};
		};
	};

	xadc@43200000 {
		compatible = "xlnx,axi-xadc-1.00.a";
		reg = <0x43200000 0x1000>;
		interrupts = <0 53 4>;
		interrupt-parent = <&gic>;
		clocks = <&fpga1_clk>;

		xlnx,channels {
			#address-cells = <1>;
			#size-cells = <0>;
			channel@0 {
				reg = <0>;
				xlnx,bipolar;
			};
		};
	};




/*

자일링스 XADC 장치 드라이버

이 바인딩 문서는 바인딩이 매우 유사하기 때문에 둘 모두에 대한 바인딩을 설명합니다. 자일링스 XADC는 자일링스의 7 시리즈 FPGA에서 볼 수있는 ADC이다. XADC에는 통신을위한 DRP 인터페이스가 있습니다.
현재 DRP 인터페이스에 대한 두 가지 프론트 엔드가 존재합니다. 하나는 ZYNQ SoC 부분의 하드 마크로 ZYNQ 제품군에서만 사용 가능합니다. 다른 하나는 모든 시리즈 7 플랫폼에서 사용할 수 있으며 AXI 인터페이스가있는 소프트 마크로 있습니다.
이 바인딩 문서는 바인딩이 매우 유사하기 때문에 둘 모두에 대한 바인딩을 설명합니다.

필수 속성 :
- 호환 가능 : 다음 중 하나 여야합니다.
* "xlnx, zynq-xadc-1.00.a": ZYNQ 장치 구성 인터페이스를 사용하여 XADC 하드 마크로를 인터페이스 할 때.
* "xlnx, axi-xadc-1.00.a": axi-xadc pcore를 사용하여 XADC 하드 마크로를 인터페이스 할 때.
- reg : 장치에 설정된 레지스터의 주소와 길이
- interrupts : XADC 제어 인터페이스에 대한 인터럽트입니다.
- clocks : ZYNQ를 사용할 때 이것은 ZYNQ PCAP 클럭이어야하며,
AXI-XADC pcore를 사용할 때 코어의 AXI 버스 인터페이스에 클록을 제공하는 클럭이어야합니다.

선택적 속성 :
--interrupt-parent : 부모 인터럽트 컨트롤러와 연결
- xlnx, external-mux :
* "none": 외부 멀티플렉서는 사용되지 않으며 속성이 생략 된 경우 기본값입니다.
* "single": 외부 멀티플렉서 모드는 하나의 멀티플렉서와 ​​함께 사용됩니다.
* "dual": 외부 멀티플렉서 모드는 동시 샘플링을 위해 2 개의 멀티플렉서와 ​​함께 사용됩니다.
- xlnx, external-mux-channel : 외부 mux 모드에서 데이터를 샘플링하는 데 사용되는 핀 쌍을 구성합니다.
단일 외부 멀티플렉서 모드의 유효한 값은 다음과 같습니다.
0 : VP / VN
1 : VAUXP [0] / VAUXN [0]
2 : VAUXP [1] / VAUXN [1]
...
16 : VAUXP [15] / VAUXN [15]
이중 외부 멀티플렉서 모드의 유효한 값은 다음과 같습니다.
1 : VAUXP [0] / VAUXN [0] - VAUXP [8] / VAUXN [8]
2 : VAUXP [1] / VAUXN [1] - VAUXP [9] / VAUXN [9]
...
8 : VAUXP [7] / VAUXN [7] - VAUXP [15] / VAUXN [15]

장치가 외부 멀티플렉서 모드 (단일 또는 이중)로 구성된 경우이 등록 정보가 있어야합니다. 

장치가 외부 멀티플렉서 모드를 사용하지 않는 경우이 속성은 무시됩니다.
- xnlx, channels : ADC에 연결된 외부 채널 목록
필수 속성 :
* # 주소 - 셀 : 1이어야합니다.
* # size-cells : 0이어야합니다.

이 노드의 자식 노드는 ADC에 연결된 외부 채널을 나타냅니다. 

속성이 없으면 외부 채널이 연결되지 않는다고 가정합니다.

각 자식 노드는 하나의 채널을 나타내며 다음을가집니다.
속성 :
필수 속성 :
* reg : 채널이 연결된 핀 쌍.
0 : VP / VN
1 : VAUXP [0] / VAUXN [0]
2 : VAUXP [1] / VAUXN [1]
...
16 : VAUXP [15] / VAUXN [15]
각 채널 번호는 최대 한 번만 사용해야합니다.
선택적 속성 :
* xlnx, bipolar : 설정된 경우 채널이 바이폴라 모드로 사용됩니다.

Examples:
	xadc@f8007100 {
		compatible = "xlnx,zynq-xadc-1.00.a";
		reg = <0xf8007100 0x20>;
		interrupts = <0 7 4>;
		interrupt-parent = <&gic>;
		clocks = <&pcap_clk>;

		xlnx,channels {
			#address-cells = <1>;
			#size-cells = <0>;
			channel@0 {
				reg = <0>;
			};
			channel@1 {
				reg = <1>;
			};
			channel@8 {
				reg = <8>;
			};
		};
	};

	xadc@43200000 {
		compatible = "xlnx,axi-xadc-1.00.a";
		reg = <0x43200000 0x1000>;
		interrupts = <0 53 4>;
		interrupt-parent = <&gic>;
		clocks = <&fpga1_clk>;

		xlnx,channels {
			#address-cells = <1>;
			#size-cells = <0>;
			channel@0 {
				reg = <0>;
				xlnx,bipolar;
			};
		};
	};


*/
