## SRAM&DRAM

### 栅极电容 V.S. 双稳态触发器

| 类型特点           | SRAM(静态RAM) | DRAM(动态RAM)            |
| ------------------ | ------------- | ------------------------ |
| 存储信息           | 触发器        | 电容                     |
| 破坏性读出         | 非            | 是                       |
| 读出后需要重写?    | 不用          | 需要                     |
| 运行速度           | 快            | 慢                       |
| 集成度             | 低            | 高                       |
| 发热量             | 大            | 小                       |
| 存储成本           | 高            | 低                       |
| 易失/非易失存储器? | 易失          | 易失                     |
| 需要刷新?          | 不需要        | 需要(分散, 集中, 异步)   |
| 送行列地址         | 同时送        | 分两次送(地址线复用技术) |
| 用途               | 常用作Cache   | 常用作主存               |

#### 栅极电容(DRAM存储元)

![](https://github.com/Ricolxwz/Computer-Organization-408/blob/main/Computer-Organization%20WD/Storage%20System/IMG/SRAM&DRAM1.png)

- 读出1: MOS管接通, 电容放电, 数据线上产生电流
- 读出0: MOS管接通后, 数据线上无电流

电容放电信息被破坏, 是破坏性读出, 读出后应有重写操作, 也成为"再生", 读写速度更慢

每个存储单元制造成本更低, 集成度更高, 功耗低

#### 双稳态触发器(SRAM存储元)

![](https://github.com/Ricolxwz/Computer-Organization-408/blob/main/Computer-Organization%20WD/Storage%20System/IMG/SRAM&DRAM2.png)

双稳态:
<br> 1: A高B低
<br> 0: A低B高

读出数据, 触发器状态保持稳定, 是非破坏性读出, 无需重写, 读写速度更快

每个存储单元制造成本更高, 集成度低, 功耗大

### DRAM的刷新

1. 多久刷新一次? 刷新周期: 一般为2ms
2. 每次刷新多少存储单元? 以行为单位, 每次刷新一行存储单元
3. 如何刷新? 有硬件的支持, 读出一行的信息后重新写入, 占用1个读/写周期
4. 在什么时刻刷新? 

#### 为什么要用行列地址?

> 地址为00000000, 前半部分(0000)作为行地址送给行地址译码器, 后半部分(0000)作为列地址送给列地址译码器. 如果采用非矩阵模型, 则需要2^8=256根选通线, 如果采用矩阵模型, 则需要2^4+2^4根选通线(排列成16*16的矩阵)

#### 在什么时刻刷新?

> 假设DRAM内部结构排列成128*128的形式, 读/写周期0.5us, 2ms共2ms/0.5us=4000个周期

##### 分散刷新

> 每次读写完都刷新一行, 系统的存取周期变为1us, 前0.5us时间属于正常读写, 后0.5us时间属于刷新某行

##### 集中刷新

> 2ms内集中安排时间全部刷新, 系统的存取周期还是0.5us, 有一段使时间专门用于刷新, 无法访问存储器, 称为访存"死区"
> <br> 3872个周期(1936us)用于读写, 128个周期(64us)用于刷新

##### 异步刷新

> 2ms内每行刷新1次即可, 2ms内需要产生128次的刷新请求, 每隔2ms/128=15.6us一次, 每15.6us内有0.5us的"死时间"

### DRAM的地址线复用技术

同时传送行地址和列地址会导致地址线很多(n条), 故采用地址线复用技术, 采用n/2条地址线, 先将行地址送入行地址缓冲器, 再将列地址送入列地址缓冲器, 最后分别送到行地址译码器和列地址译码器. 会导致地址线, 地址线的引脚减半