`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/29/2025 02:26:33 PM
// Design Name: 
// Module Name: top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module top(
    input clk100,
    input uart_rx,
    input spi_miso,
    output spi_mosi,
    output spi_sck,
    output adc_cs1,
    output adc_cs2,
    output adc_cs3,
    output adc_cs4,
    output i2s_bclk,
    output i2s_lrclk,
    output i2s_data
    );
endmodule
