# Lab 2 - Multiplicador con display BCD (EDig 30315)

Proyecto VHDL para implementar un multiplicador de n√∫meros enteros con signo en una placa Basys3, mostrando el resultado en un display de 7 segmentos mediante conversi√≥n BCD.

## Estructura de Directorios

```
30315_lab2_solutions/
‚îú‚îÄ‚îÄ README.md              # Este archivo
‚îú‚îÄ‚îÄ constraints/           # Restricciones de pines y timing
‚îÇ   ‚îú‚îÄ‚îÄ 01_timing.xdc      # Restricciones de timing del reloj
‚îÇ   ‚îî‚îÄ‚îÄ 02_basys3_io.xdc   # Asignaci√≥n de pines I/O de la placa Basys3
‚îú‚îÄ‚îÄ doc/                   # Documentaci√≥n adicional
‚îú‚îÄ‚îÄ rtl/                   # Dise√±o l√≥gico (RTL)
‚îÇ   ‚îú‚îÄ‚îÄ lab2.vhd           # M√≥dulo principal del multiplicador
‚îÇ   ‚îî‚îÄ‚îÄ doubledabble12b.vhd# Conversor binario a BCD (algoritmo Double-Dabble)
‚îú‚îÄ‚îÄ sim/                   # Testbench para simulaci√≥n
‚îÇ   ‚îî‚îÄ‚îÄ lab2_tb.vhd        # Testbench del multiplicador
‚îú‚îÄ‚îÄ scripts/               # Scripts de automatizaci√≥n
‚îÇ   ‚îî‚îÄ‚îÄ lab.tcl            # Script Tcl para crear el proyecto en Vivado
‚îî‚îÄ‚îÄ vivado/                # Proyecto Vivado (generado al ejecutar el script)
```

## Funcionalidad Implementada

### M√≥dulo Principal (`lab2.vhd`)

El m√≥dulo principal implementa un **multiplicador de 6 bits con signo** que:

1. **Entrada A y B**: Dos n√∫meros de 6 bits cada uno (valores de -32 a +31)
2. **Multiplicaci√≥n**: Realiza el producto `A √ó B` generando un resultado de 12 bits
3. **Conversi√≥n BCD**: Convierte el valor absoluto del producto a BCD (Binary Coded Decimal) usando 4 d√≠gitos
4. **Manejo de Signo**: Indica el signo del producto (positivo o negativo) en el d√≠gito m√°s significativo
5. **Display de 7 Segmentos**: Muestra cada d√≠gito del resultado en un display de 7 segmentos
6. **Interfaz de Selecci√≥n**: Permite seleccionar qu√© d√≠gito mostrar mediante 5 botones (SEL[4:0])

### Interfaz de Puertos

| Puerto     | Ancho  | Direcci√≥n | Descripci√≥n                              |
|------------|--------|-----------|------------------------------------------|
| `A[5:0]`   | 6 bits | Entrada   | Multiplicando (switches 0-5)             |
| `B[5:0]`   | 6 bits | Entrada   | Multiplicador (switches 8-13)            |
| `SEL[4:0]` | 5 bits | Entrada   | Selector de d√≠gito y funci√≥n (botones)   |
| `SS[6:0]`  | 7 bits | Salida    | Segmentos del display (a-g)              |
| `AN[3:0]`  | 4 bits | Salida    | Control de √°nodos (selecci√≥n de display) |

### Mapa de Selecci√≥n (SEL)

| SEL    | Funci√≥n                     |
|--------|-----------------------------|
| `0001` | Muestra d√≠gito de unidades  |
| `0010` | Muestra d√≠gito de decenas   |
| `0100` | Muestra d√≠gito de centenas  |
| `1000` | Muestra signo (en millares) |

### M√≥dulo Double-Dabble (`doubledabble12b.vhd`)

Implementa la conversi√≥n de n√∫meros binarios (12 bits) a BCD mediante el **algoritmo Double-Dabble**, que:

- Genera una salida BCD de 16 bits (4 d√≠gitos de 4 bits cada uno)
- Referencia: https://johnloomis.org/ece314/notes/devices/binary_to_BCD/bin_to_bcd.html

## Configuraci√≥n de Hardware (Basys3)

### Entradas
- **Switches A (sw0-sw5)**: Primer operando (6 bits)
- **Switches B (sw8-sw13)**: Segundo operando (6 bits)
- **Botones (btnR, btnC, btnL, btnU, btnD)**: Selectores (SEL[0:4])

### Salidas
- **Display de 7 Segmentos (AN0-AN3)**: Muestra el resultado del producto

## C√≥mo Crear el Proyecto Vivado

### Requisitos Previos
- Vivado Design Suite instalado (versi√≥n compatible con Basys3)
- Placa Basys3 conectada (para programaci√≥n)

### Procedimiento para crear el proyecto Vivado:

#### Opci√≥n 1: Usar el script TCL desde Vivado GUI

1. Abre **Vivado**
2. Selecciona **Tools ‚Üí Run Tcl Script** (o usa el men√∫ desplegable en la consola TCL)
3. Navega a `scripts/lab.tcl` y selecciona el archivo
4. El script crear√° autom√°ticamente el proyecto en `vivado/` con todas las fuentes y restricciones

#### Opci√≥n 2: Ejecutar el script desde l√≠nea de comandos

```bash
# En Windows (desde el directorio del proyecto)
vivado -mode batch -source scripts/lab.tcl

# En Linux/Mac
vivado -mode batch -source scripts/lab.tcl
```

#### Opci√≥n 3: Ejecutar manualmente en la consola TCL de Vivado

1. Abre Vivado
2. En la **TCL Console** (parte inferior de la ventana), ejecuta:
   ```tcl
   source scripts/lab.tcl
   ```

### Despu√©s de Crear el Proyecto

Una vez creado, el proyecto abrir√° en Vivado con:

- ‚úÖ Fuentes de dise√±o VHDL cargadas (`rtl/`)
- ‚úÖ Testbench listo para simulaci√≥n (`sim/`)
- ‚úÖ Restricciones de pines aplicadas (`constraints/`)
- ‚úÖ Configuraci√≥n de s√≠ntesis y implementaci√≥n lista

Desde Vivado podr√°s:
- üß™ **Simular** el comportamiento (Flow ‚Üí Run Simulation)
- üî® **Sintetizar** el dise√±o (Flow ‚Üí Run Synthesis)
- üìã **Implementar** en hardware (Flow ‚Üí Run Implementation)
- üì• **Generar bitstream** para programar la Basys3 (Flow ‚Üí Generate Bitstream)

## Detalles del Script TCL

El script `lab.tcl` realiza las siguientes operaciones:

1. **Crea el proyecto** en `vivado/` con dispositivo `xc7a35tcpg236-1` (Basys3)
2. **Configura el lenguaje** a VHDL para s√≠ntesis y simulaci√≥n
3. **A√±ade archivos de dise√±o** desde `rtl/`
4. **A√±ade testbench** desde `sim/` como fileset de simulaci√≥n
5. **A√±ade restricciones** desde `constraints/`
6. **Excluye archivos de s√≠ntesis** si es necesario (solo simulaci√≥n)

## Notas de Implementaci√≥n

- El dise√±o est√° optimizado para la FPGA **Artix-7** de la Basys3
- Los switches de entrada est√°n mapeados a los pines especificados en `02_basys3_io.xdc`
- El display de 7 segmentos es un display de c√°todo com√∫n
- El resultado del multiplicador soporta(m√°ximo: -32 √ó -32 = 1024, -32 √ó 31 = -992, 31 √ó 31 = 961)

## Archivos Principales

| Archivo                                                      | Descripci√≥n                        |
|--------------------------------------------------------------|------------------------------------|
| [rtl/lab2.vhd](rtl/lab2.vhd)                                 | M√≥dulo principal del multiplicador |
| [rtl/doubledabble12b.vhd](rtl/doubledabble12b.vhd)           | Conversor BCD                      |
| [sim/lab2_tb.vhd](sim/lab2_tb.vhd)                           | Testbench para verificaci√≥n        |
| [scripts/lab.tcl](scripts/lab.tcl)                           | Script de creaci√≥n del proyecto    |
| [constraints/02_basys3_io.xdc](constraints/02_basys3_io.xdc) | Mapeo de pines I/O                 |
| [constraints/01_timing.xdc](constraints/01_timing.xdc)       | Restricciones de timing            |


---

**Versi√≥n**: 1.0
**√öltimo actualizado**: 28/01/2026
**Plataforma**: Basys3 (Artix-7 XC7A35T)
