---
title: "ASML의 새로운 EUV 광원 기술: 무어의 법칙은 아직 끝나지 않았다"
description: "ASML의 새로운 EUV 광원 기술: 무어의 법칙은 아직 끝나지 않았다"
pubDate: "2026-02-23T19:04:18Z"
---

최근 몇 년간 테크 업계, 특히 하드웨어 엔지니어링 씬에서 가장 지겹도록 들은 말 중 하나는 "무어의 법칙은 죽었다(Moore's Law is dead)"일 것입니다. 물리적 한계에 도달했다는 비관론이 팽배하지만, 네덜란드의 거인 ASML은 보란 듯이 그 한계를 또 한 번 밀어내고 있습니다.

최근 로이터 통신을 통해 보도된 ASML의 새로운 EUV(극자외선) 광원 기술 발표는 단순한 성능 개선을 넘어, 2030년까지 칩 생산량을 50%나 끌어올릴 수 있다는 대담한 약속을 담고 있습니다. 오늘은 이 뉴스가 왜 중요한지, 그리고 엔지니어 관점에서 이것이 무엇을 의미하는지 뜯어보겠습니다.

## 왜 '광원(Light Source)'이 중요한가?

반도체 공정, 그중에서도 리소그래피(Lithography)를 잘 모르는 분들을 위해 핵심만 짚어보자면, EUV 장비의 성능을 결정짓는 가장 큰 병목 중 하나는 바로 **광원의 출력(Source Power)** 입니다.

EUV 빛을 만드는 과정은 그야말로 '미친' 엔지니어링의 산물입니다.

1. 진공 상태에서 주석(Tin) 방울을 초당 5만 번 떨어뜨립니다.
2. 고출력 CO2 레이저로 이 방울을 두 번 타격합니다 (첫 번째는 모양을 잡고, 두 번째는 플라즈마화).
3. 이때 생성된 플라즈마가 13.5nm 파장의 EUV 빛을 방출합니다.

문제는 이 과정의 에너지 효율이 극도로 낮다는 점입니다. 투입된 레이저 에너지의 극히 일부만이 웨이퍼에 도달하는 유효한 빛으로 변환됩니다. 광원의 출력이 낮으면, 감광제(Photoresist)를 충분히 노광시키기 위해 노출 시간을 늘려야 하고, 이는 곧 **Throughput(시간당 웨이퍼 처리량, WPH)** 의 저하로 직결됩니다.

ASML이 이번에 공개한 기술은 바로 이 광원의 효율을 획기적으로 개선했다는 뜻입니다. 웨이퍼당 처리 속도가 빨라지면, 동일한 시간 내에 더 많은 칩을 생산할 수 있게 되고, 이는 곧 천문학적인 비용이 드는 최첨단 팹(Fab)의 감가상각 효율을 극대화할 수 있다는 이야기입니다.

## 엔지니어의 시선: 물리적 한계와의 싸움

솔직히 저는 ASML의 로드맵을 볼 때마다 경외감을 느낍니다. 10년 전만 해도 EUV가 양산에 적용될 수 있을지에 대해 회의적인 시각이 많았습니다. 하지만 그들은 해냈고, 이제는 High-NA EUV로 넘어가고 있습니다.

이번 발표에서 언급된 "50% 더 많은 칩"이라는 수치는 단순히 기계가 빨라진다는 것 이상의 의미를 가집니다.

- **Cost per Transistor:** EUV 장비는 대당 수천억 원을 호가합니다. Throughput 증가는 칩당 제조 원가를 낮추는 핵심 요인입니다.
- **Energy Efficiency:** 더 효율적인 광원은 역설적으로 팹 전체의 전력 소모 대비 생산성을 높여줍니다. (물론 EUV 자체는 전기를 엄청나게 먹습니다.)

이 기술은 단순히 '더 작은' 트랜지스터를 만드는 것을 넘어, '경제적으로 타당한' 속도로 칩을 찍어내는 것을 가능하게 합니다. 엔지니어링에서 '가능하다(Possible)'와 '실용적이다(Feasible)'의 차이는 엄청난데, ASML은 그 간극을 기술로 메우고 있는 셈입니다.

## Hacker News의 반응과 기술적 토론

이 소식에 대해 Hacker News 커뮤니티에서도 흥미로운 토론이 오갔습니다. 특히 기술의 복잡성과 물리적 한계에 대한 이야기가 주를 이뤘습니다.

한 유저는 EUV 공정을 설명하는 영상을 공유하며 기술의 난이도에 감탄했습니다. 저도 동의합니다. 초당 수만 번 떨어지는 액체 금속을 레이저로 저격한다는 발상 자체가 비현실적이니까요.

> "So how small are individual components (e.g., transistors) nowadays? Presumably there's a lower limit..." (User anon)

한 유저는 트랜지스터 크기의 하한선(원자 단위)에 대해 질문했습니다. 매우 타당한 지적입니다. 우리는 이미 **Angstrom(옹스트롬)** 시대로 진입하고 있습니다. 실리콘 원자 격자 간격이 약 0.5nm인 것을 감안하면, 물리적인 2D Scaling은 한계에 가까워진 것이 사실입니다.

하지만 제 생각은 조금 다릅니다. Scaling의 정의가 바뀌고 있습니다.

- **3D Stacking:** 이제는 평면이 아니라 위로 쌓고 있습니다. (NAND는 이미 200단 이상, 로직도 GAA, CFET 등으로 진화 중)
- **Advanced Packaging:** 칩렛(Chiplet) 구조를 통해 이종 집적을 가속화하고 있습니다.

ASML의 이번 광원 기술은 이러한 미세 공정의 경제성을 뒷받침하는 허리 역할을 하게 될 것입니다.

## 결론: 하드웨어는 여전히 어렵고, 그래서 중요하다

소프트웨어 엔지니어링이 세상을 집어삼키는 듯 보이지만, 그 소프트웨어가 돌아가는 기반인 하드웨어의 혁신 없이는 AI도, 클라우드도 존재할 수 없습니다. ASML의 이번 발표는 2030년까지 반도체 공급망의 숨통을 틔워줄 중요한 마일스톤이 될 것입니다.

TSMC, 삼성, 인텔이 이 기술을 도입하여 수율(Yield)과 생산성(Throughput) 전쟁을 벌일 2030년의 풍경이 벌써 기대됩니다. 무어의 법칙은 죽지 않았습니다. 다만 더 비싸고, 더 복잡하고, 더 치열해졌을 뿐입니다.

**References:**
- [Original Article (Reuters)](https://www.reuters.com/world/china/asml-unveils-euv-light-source-advance-that-could-yield-50-more-chips-by-2030-2026-02-23/)
- [Hacker News Discussion](https://news.ycombinator.com/item?id=47125349)
