# 命名：makefile / Makefile

工作原理（为了不在每次编译的时候要把所有文件都重新编译一次，可以先将文件生成为.o文件）：

* 若想生成目标，检查规则中的依赖条件是否存在，如不存在，则寻找是否有规则用来生成该依赖文件（依赖条件如果不存在，找寻新的规则去产生依赖）
* 检查规则中的目标是否需要更新，必须先检查它的所有依赖，依赖中有任一个被更新，则目标必须更新（目标的时间必须晚于依赖条件的时间，否则更新目录）

## 1. 一个规则

```makefile
目标:依赖
   （一个tab缩进）命令
如：add.o:add.c
   (一个tab缩进) gcc -Wall -g -c add.c -o add.o
目标：最终要生成的目标文件（伪目标除外）
依赖：目标文件由哪些文件生成
命令：通过执行该命令由依赖文件生成目标

#默认终极目标是第一条规则的目标
ALL:a.out #ALL-->指定终极目标
#Makefile中的其它规则一般都是为第一条规则服务的
```
![](https://oafz-draw-bed.oss-cn-beijing.aliyuncs.com/img/makefile_1.png)

## 2. 两个函数

```makefile
src = $(wildcard ./*.c)
#找到当前目录下所有后缀为.c的文件。将文件名组成列表，赋值给src  src = div1.c sub.c add.c
obj = $(patsubst %.c, %.o, $(src))
#把src变量里所有后缀为.c的文件替换成.o；将参数3中，包含参数1的部分，替换为参数2；$()是取变量的语法    obj = div1.o sub.o add.o
```

```makefile
clean:
   -rm -rf $(obj) a.out #第一个“-”：作用是，删除不存在文件时，不报错。顺序执行结束。
make clean -n # -n -->指的是模拟执行一次clean下的命令，并没有真的执行
```

## 3. 三个自动变量

```makefile
$@ #在规则的命令中，表示规则中的目标
$^ #在规则的命令中，表示所有依赖条件
$< #在规则的命令中，表示第一个依赖条件;如果将该变量应用在模式规则中，它可将依赖条件列表中的依赖依次取出，套用模式规则。
```

## 4. 模式规则

```makefile
%.o:%.c
   gcc -c $< -o $@
#静态模式规则
$(obj):%.o:%.c
   gcc -c $< -o $@
```

## 5. 生成 -- 伪目标

   ```makefile
   .PHONY: clean ALL
   ```

## 6. 参数

   ```makefile
   -n # 模拟执行make、make clean命令
   -f # 指定文件执行make命令
   ```
   