TimeQuest Timing Analyzer report for vga_vs
Tue Nov 26 18:59:25 2024
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; vga_vs                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; clock_divider:clk_div_inst|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clk_div_inst|clk_out } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                       ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 189.39 MHz ; 189.39 MHz      ; clk                                ;      ;
; 328.08 MHz ; 328.08 MHz      ; clock_divider:clk_div_inst|clk_out ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                         ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -4.280 ; -108.240      ;
; clock_divider:clk_div_inst|clk_out ; -2.048 ; -49.390       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                         ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.385 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.473 ; 0.000         ;
+------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -60.395       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.280 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.194      ;
; -4.271 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.185      ;
; -4.196 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 5.112      ;
; -4.187 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 5.103      ;
; -4.132 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.046      ;
; -4.129 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.043      ;
; -4.091 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.005      ;
; -4.028 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.942      ;
; -4.021 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.935      ;
; -4.006 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.922      ;
; -3.974 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.888      ;
; -3.948 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.862      ;
; -3.893 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.809      ;
; -3.889 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.805      ;
; -3.883 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.799      ;
; -3.842 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.756      ;
; -3.830 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.744      ;
; -3.820 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.736      ;
; -3.812 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.730      ;
; -3.812 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.728      ;
; -3.804 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.722      ;
; -3.722 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.084     ; 4.636      ;
; -3.705 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.621      ;
; -3.632 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.548      ;
; -3.623 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.541      ;
; -3.588 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.504      ;
; -3.518 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.432      ;
; -3.515 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.431      ;
; -3.505 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.423      ;
; -3.423 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.341      ;
; -3.410 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.324      ;
; -3.410 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.324      ;
; -3.370 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.284      ;
; -3.359 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.273      ;
; -3.346 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.346 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.345 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.262      ;
; -3.345 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.262      ;
; -3.344 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.261      ;
; -3.342 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.259      ;
; -3.341 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.341 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.340 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.257      ;
; -3.340 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.257      ;
; -3.338 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.255      ;
; -3.337 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.254      ;
; -3.337 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.254      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.253      ;
; -3.336 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.253      ;
; -3.335 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.252      ;
; -3.333 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.250      ;
; -3.332 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.249      ;
; -3.332 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.249      ;
; -3.331 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.248      ;
; -3.331 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.248      ;
; -3.329 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.246      ;
; -3.325 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.239      ;
; -3.281 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[28] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.195      ;
; -3.277 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.193      ;
; -3.264 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.182      ;
; -3.262 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.176      ;
; -3.262 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.181      ;
; -3.262 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.181      ;
; -3.261 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.180      ;
; -3.261 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.180      ;
; -3.260 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.179      ;
; -3.258 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.177      ;
; -3.257 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.176      ;
; -3.257 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.176      ;
; -3.256 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.175      ;
; -3.256 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.175      ;
; -3.254 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.173      ;
; -3.253 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.172      ;
; -3.253 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.172      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.168      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.171      ;
; -3.252 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.171      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.167      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.167      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.167      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.165      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.170      ;
; -3.249 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.168      ;
; -3.248 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.167      ;
; -3.248 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.167      ;
; -3.247 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.166      ;
; -3.247 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.166      ;
; -3.245 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.164      ;
; -3.243 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.243 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.243 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.243 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.243 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.242 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.158      ;
; -3.242 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.158      ;
; -3.242 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.158      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                         ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.048 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.971      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.923      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.965 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.886      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.874 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.797      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.864 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.787      ;
; -1.859 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.780      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.851 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.504     ; 2.345      ;
; -1.838 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.759      ;
; -1.808 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.079     ; 2.727      ;
; -1.754 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.079     ; 2.673      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.704 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.627      ;
; -1.694 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.506     ; 2.186      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.608      ;
; -1.685 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.606      ;
; -1.675 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.596      ;
; -1.674 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.595      ;
; -1.666 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.079     ; 2.585      ;
; -1.655 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.576      ;
; -1.645 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.566      ;
; -1.627 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.081     ; 2.544      ;
; -1.625 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.080     ; 2.543      ;
; -1.625 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.079     ; 2.544      ;
; -1.624 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.545      ;
; -1.623 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.079     ; 2.542      ;
; -1.601 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.080     ; 2.519      ;
; -1.595 ; vga_sync:sync_gen|ycounter[3] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.077     ; 2.516      ;
; -1.574 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.080     ; 2.492      ;
; -1.570 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.080     ; 2.488      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
; -1.568 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.075     ; 2.491      ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.385 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.897 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 3.066      ; 4.411      ;
; 1.058 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.508      ; 1.752      ;
; 1.235 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 1.933      ;
; 1.302 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.000      ;
; 1.358 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.056      ;
; 1.405 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 3.066      ; 4.419      ;
; 1.426 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.124      ;
; 1.444 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.142      ;
; 1.506 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.358      ;
; 1.544 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.240      ;
; 1.591 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.512      ; 2.289      ;
; 1.610 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.306      ;
; 1.628 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.894      ;
; 1.641 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.337      ;
; 1.666 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.362      ;
; 1.667 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.933      ;
; 1.668 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.078      ; 1.932      ;
; 1.668 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.934      ;
; 1.674 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.940      ;
; 1.682 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.948      ;
; 1.686 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.952      ;
; 1.690 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.956      ;
; 1.708 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.974      ;
; 1.716 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.412      ;
; 1.722 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.988      ;
; 1.723 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 1.989      ;
; 1.724 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.576      ;
; 1.726 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.578      ;
; 1.727 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.078      ; 1.991      ;
; 1.728 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.580      ;
; 1.731 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.583      ;
; 1.731 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.334     ; 1.583      ;
; 1.758 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.022      ;
; 1.763 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.459      ;
; 1.771 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.509      ; 2.466      ;
; 1.774 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.038      ;
; 1.775 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.041      ;
; 1.791 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.057      ;
; 1.794 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.058      ;
; 1.809 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.817 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.083      ;
; 1.817 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.081      ;
; 1.820 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.086      ;
; 1.825 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.079      ; 2.090      ;
; 1.828 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.509      ; 2.523      ;
; 1.833 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.099      ;
; 1.833 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.097      ;
; 1.835 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.101      ;
; 1.845 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.111      ;
; 1.845 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.112      ;
; 1.852 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.116      ;
; 1.858 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.125      ;
; 1.858 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.125      ;
; 1.861 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.079      ; 2.126      ;
; 1.861 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.557      ;
; 1.872 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.138      ;
; 1.874 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; -0.332     ; 1.728      ;
; 1.884 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.148      ;
; 1.890 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.076      ; 2.152      ;
; 1.892 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.158      ;
; 1.896 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.509      ; 2.591      ;
; 1.899 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.166      ;
; 1.900 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.166      ;
; 1.900 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.164      ;
; 1.901 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.078      ; 2.165      ;
; 1.903 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.510      ; 2.599      ;
; 1.906 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.173      ;
; 1.916 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.080      ; 2.182      ;
; 1.917 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 2.184      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                         ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.473 ; inDisplayArea                 ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.738      ;
; 0.475 ; inDisplayArea                 ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.740      ;
; 0.635 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 0.898      ;
; 0.647 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 0.914      ;
; 0.649 ; vga_sync:sync_gen|ycounter[0] ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 0.916      ;
; 0.652 ; inDisplayArea                 ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 0.915      ;
; 0.657 ; inDisplayArea                 ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 0.920      ;
; 0.665 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.930      ;
; 0.667 ; vga_sync:sync_gen|ycounter[7] ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 0.930      ;
; 0.667 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.933      ;
; 0.668 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.933      ;
; 0.668 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.933      ;
; 0.669 ; vga_sync:sync_gen|xcounter[7] ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.934      ;
; 0.670 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.936      ;
; 0.670 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.936      ;
; 0.671 ; vga_sync:sync_gen|xcounter[4] ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 0.938      ;
; 0.671 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.936      ;
; 0.681 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.947      ;
; 0.682 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.947      ;
; 0.684 ; inDisplayArea                 ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.949      ;
; 0.685 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.950      ;
; 0.685 ; inDisplayArea                 ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 0.950      ;
; 0.699 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 0.965      ;
; 0.733 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 0.996      ;
; 0.737 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.000      ;
; 0.751 ; vga_sync:sync_gen|xcounter[5] ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.014      ;
; 0.764 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.031      ;
; 0.769 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.097      ; 1.052      ;
; 0.778 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.041      ;
; 0.795 ; vga_sync:sync_gen|ycounter[1] ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.062      ;
; 0.798 ; vga_sync:sync_gen|ycounter[2] ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.065      ;
; 0.822 ; inDisplayArea                 ; VGA_G[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.087      ;
; 0.827 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.090      ;
; 0.829 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.092      ;
; 0.831 ; vga_sync:sync_gen|ycounter[3] ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.100      ;
; 0.868 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.131      ;
; 0.882 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.145      ;
; 0.883 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.150      ;
; 0.886 ; vga_sync:sync_gen|xcounter[6] ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.085      ; 1.157      ;
; 0.957 ; vga_sync:sync_gen|ycounter[8] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.220      ;
; 0.962 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.225      ;
; 0.983 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.248      ;
; 0.984 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.250      ;
; 0.994 ; vga_sync:sync_gen|ycounter[6] ; VGA_G[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.261      ;
; 0.996 ; inDisplayArea                 ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.265      ;
; 0.997 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.262      ;
; 0.997 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.263      ;
; 0.997 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.263      ;
; 0.997 ; inDisplayArea                 ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.266      ;
; 0.998 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.264      ;
; 0.998 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.263      ;
; 0.999 ; inDisplayArea                 ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.268      ;
; 0.999 ; inDisplayArea                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.268      ;
; 1.002 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.269      ;
; 1.002 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.267      ;
; 1.002 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.268      ;
; 1.002 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.268      ;
; 1.003 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.268      ;
; 1.009 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.274      ;
; 1.010 ; inDisplayArea                 ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.271      ;
; 1.014 ; inDisplayArea                 ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.275      ;
; 1.017 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.282      ;
; 1.018 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.508      ; 1.712      ;
; 1.019 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.285      ;
; 1.022 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.288      ;
; 1.038 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.304      ;
; 1.047 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.508      ; 1.741      ;
; 1.081 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.346      ;
; 1.081 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.347      ;
; 1.084 ; inDisplayArea                 ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.353      ;
; 1.089 ; inDisplayArea                 ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.083      ; 1.358      ;
; 1.092 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.508      ; 1.786      ;
; 1.098 ; inDisplayArea                 ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.359      ;
; 1.102 ; inDisplayArea                 ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.363      ;
; 1.104 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.369      ;
; 1.105 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.371      ;
; 1.109 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.374      ;
; 1.110 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.376      ;
; 1.123 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.388      ;
; 1.123 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.389      ;
; 1.128 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.393      ;
; 1.128 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.394      ;
; 1.129 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.394      ;
; 1.131 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.397      ;
; 1.138 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.079      ; 1.403      ;
; 1.138 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.404      ;
; 1.143 ; vga_sync:sync_gen|xcounter[7] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.081      ; 1.410      ;
; 1.143 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.409      ;
; 1.147 ; vga_sync:sync_gen|ycounter[3] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.082      ; 1.415      ;
; 1.148 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.414      ;
; 1.151 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.414      ;
; 1.153 ; inDisplayArea                 ; VGA_R[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.414      ;
; 1.154 ; inDisplayArea                 ; VGA_G[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.082      ; 1.422      ;
; 1.157 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.080      ; 1.423      ;
; 1.174 ; inDisplayArea                 ; VGA_R[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.437      ;
; 1.176 ; vga_sync:sync_gen|ycounter[4] ; VGA_G[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.077      ; 1.439      ;
; 1.176 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.508      ; 1.870      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync              ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync              ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8]         ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9]         ;
; 0.222  ; 0.410        ; 0.188          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; clk_div_inst|clk_out~clkctrl|inclk[0] ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; clk_div_inst|clk_out~clkctrl|outclk   ;
; 0.365  ; 0.585        ; 0.220          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9]         ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                         ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                         ;
; 0.367  ; 0.587        ; 0.220          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                         ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 9.922  ; 9.767 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 9.345  ; 9.222 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 9.164  ; 9.067 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 8.356  ; 8.322 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 9.031  ; 9.005 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 9.390  ; 9.269 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 9.531  ; 9.474 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 8.329  ; 8.294 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 9.922  ; 9.767 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 8.991  ; 8.970 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 8.991  ; 8.970 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 8.316  ; 8.279 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 8.966  ; 8.949 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 8.304  ; 8.264 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 8.971  ; 8.945 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 8.870  ; 8.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 8.632  ; 8.570 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 8.593  ; 8.539 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 9.182  ; 9.131 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 8.896  ; 8.803 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 8.578  ; 8.515 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 8.892  ; 8.797 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 8.798  ; 8.715 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 8.596  ; 8.542 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 9.161  ; 9.058 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 9.182  ; 9.131 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 8.846  ; 8.780 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 6.539  ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 8.914  ; 8.831 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 8.967  ; 8.947 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 10.147 ; 9.968 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;        ; 6.724 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 8.012 ; 7.976 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 8.990 ; 8.869 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 8.816 ; 8.722 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 8.038 ; 8.003 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 8.688 ; 8.661 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 9.032 ; 8.914 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 9.167 ; 9.111 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 8.012 ; 7.976 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 9.542 ; 9.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 7.986 ; 7.947 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 8.647 ; 8.625 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 7.998 ; 7.961 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 8.624 ; 8.606 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 7.986 ; 7.947 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 8.630 ; 8.604 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 8.532 ; 8.468 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 8.302 ; 8.241 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 8.267 ; 8.213 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 8.252 ; 8.189 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 8.556 ; 8.465 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 8.252 ; 8.189 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 8.553 ; 8.460 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 8.462 ; 8.380 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 8.267 ; 8.214 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 8.811 ; 8.711 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 8.831 ; 8.780 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 8.508 ; 8.443 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 6.305 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 8.574 ; 8.492 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 8.624 ; 8.603 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 9.759 ; 9.585 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 6.481 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                        ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 204.96 MHz ; 204.96 MHz      ; clk                                ;      ;
; 359.71 MHz ; 359.71 MHz      ; clock_divider:clk_div_inst|clk_out ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.879 ; -94.930       ;
; clock_divider:clk_div_inst|clk_out ; -1.780 ; -40.067       ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.339 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.435 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -45.405       ;
; clock_divider:clk_div_inst|clk_out ; -1.285 ; -60.395       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.879 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.803      ;
; -3.874 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.798      ;
; -3.808 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.733      ;
; -3.802 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.727      ;
; -3.745 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.669      ;
; -3.744 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.668      ;
; -3.720 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.644      ;
; -3.648 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.573      ;
; -3.644 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.568      ;
; -3.640 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.564      ;
; -3.610 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.534      ;
; -3.590 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.514      ;
; -3.538 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.463      ;
; -3.521 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.446      ;
; -3.513 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.438      ;
; -3.488 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.412      ;
; -3.479 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.403      ;
; -3.457 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.382      ;
; -3.452 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.377      ;
; -3.434 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.361      ;
; -3.428 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.355      ;
; -3.375 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.075     ; 4.299      ;
; -3.362 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.287      ;
; -3.298 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.223      ;
; -3.274 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.201      ;
; -3.251 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.176      ;
; -3.188 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.074     ; 4.113      ;
; -3.163 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.090      ;
; -3.075 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.002      ;
; -3.004 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.928      ;
; -2.981 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.905      ;
; -2.943 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.870      ;
; -2.938 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.862      ;
; -2.938 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.866      ;
; -2.937 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.937 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.865      ;
; -2.936 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.864      ;
; -2.936 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.864      ;
; -2.934 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.862      ;
; -2.933 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.861      ;
; -2.933 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.861      ;
; -2.933 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.861      ;
; -2.932 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.860      ;
; -2.932 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.860      ;
; -2.932 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.860      ;
; -2.932 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.860      ;
; -2.931 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.859      ;
; -2.931 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.859      ;
; -2.930 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.858      ;
; -2.929 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.852      ;
; -2.929 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.857      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.856      ;
; -2.928 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.856      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.855      ;
; -2.927 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.855      ;
; -2.925 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.853      ;
; -2.911 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.835      ;
; -2.867 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.796      ;
; -2.866 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.795      ;
; -2.866 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.795      ;
; -2.865 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.789      ;
; -2.865 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.794      ;
; -2.865 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.794      ;
; -2.863 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.792      ;
; -2.862 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.791      ;
; -2.862 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.791      ;
; -2.861 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.787      ;
; -2.861 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.787      ;
; -2.861 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.790      ;
; -2.861 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.790      ;
; -2.861 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.790      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.786      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.786      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.786      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.786      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.789      ;
; -2.860 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.789      ;
; -2.859 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.785      ;
; -2.859 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.785      ;
; -2.859 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.788      ;
; -2.859 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.788      ;
; -2.859 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.788      ;
; -2.857 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.786      ;
; -2.856 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.785      ;
; -2.856 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.785      ;
; -2.856 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.782      ;
; -2.856 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.782      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.784      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.784      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.781      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.781      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.781      ;
; -2.855 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.781      ;
; -2.854 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.780      ;
; -2.854 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.780      ;
; -2.853 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.782      ;
; -2.851 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.777      ;
; -2.851 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.777      ;
; -2.850 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.776      ;
; -2.846 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.772      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.780 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.712      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.748 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.680      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.696 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.626      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.648 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.580      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.639 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.571      ;
; -1.611 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.541      ;
; -1.609 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.539      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.580 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.461     ; 2.118      ;
; -1.541 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 2.469      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.487 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.419      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.477 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.409      ;
; -1.463 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.393      ;
; -1.459 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 2.386      ;
; -1.454 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.384      ;
; -1.444 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.463     ; 1.980      ;
; -1.430 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.360      ;
; -1.428 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.358      ;
; -1.406 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.336      ;
; -1.381 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 2.308      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.377 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.067     ; 2.309      ;
; -1.364 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 2.292      ;
; -1.360 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 2.288      ;
; -1.346 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.074     ; 2.271      ;
; -1.344 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.072     ; 2.271      ;
; -1.336 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.069     ; 2.266      ;
; -1.330 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 2.258      ;
; -1.326 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.073     ; 2.252      ;
; -1.314 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.071     ; 2.242      ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.339 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.914 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 2.781      ; 4.109      ;
; 0.978 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 1.614      ;
; 1.116 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.756      ;
; 1.164 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.804      ;
; 1.208 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.848      ;
; 1.275 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.915      ;
; 1.282 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; -0.500       ; 2.781      ; 3.977      ;
; 1.296 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 1.936      ;
; 1.374 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.235      ;
; 1.375 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.013      ;
; 1.405 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.469      ; 2.045      ;
; 1.442 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.080      ;
; 1.459 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.097      ;
; 1.478 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.721      ;
; 1.487 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.125      ;
; 1.513 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.754      ;
; 1.513 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.756      ;
; 1.513 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.151      ;
; 1.514 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.757      ;
; 1.517 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.760      ;
; 1.527 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.770      ;
; 1.529 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.772      ;
; 1.536 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.779      ;
; 1.544 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.786      ;
; 1.553 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.796      ;
; 1.564 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.807      ;
; 1.567 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.808      ;
; 1.570 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.208      ;
; 1.574 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.210      ;
; 1.577 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.438      ;
; 1.579 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.440      ;
; 1.581 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.442      ;
; 1.584 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.445      ;
; 1.584 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.825      ;
; 1.585 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.310     ; 1.446      ;
; 1.587 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.830      ;
; 1.590 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.831      ;
; 1.621 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.624 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.865      ;
; 1.632 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.268      ;
; 1.634 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.877      ;
; 1.641 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.882      ;
; 1.648 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.891      ;
; 1.648 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.286      ;
; 1.652 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.893      ;
; 1.657 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.899      ;
; 1.660 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.901      ;
; 1.661 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.904      ;
; 1.662 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.665 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.908      ;
; 1.676 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.917      ;
; 1.684 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.926      ;
; 1.688 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.929      ;
; 1.689 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.932      ;
; 1.689 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.465      ; 2.325      ;
; 1.695 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.936      ;
; 1.696 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.939      ;
; 1.696 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.937      ;
; 1.698 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.336      ;
; 1.700 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.942      ;
; 1.701 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.942      ;
; 1.709 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.951      ;
; 1.710 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.068      ; 1.949      ;
; 1.712 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.954      ;
; 1.718 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.961      ;
; 1.719 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.070      ; 1.960      ;
; 1.728 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.971      ;
; 1.731 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.467      ; 2.369      ;
; 1.735 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.071      ; 1.977      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.435 ; inDisplayArea                 ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.677      ;
; 0.437 ; inDisplayArea                 ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.679      ;
; 0.582 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 0.823      ;
; 0.597 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.841      ;
; 0.599 ; vga_sync:sync_gen|ycounter[0] ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.843      ;
; 0.604 ; inDisplayArea                 ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.844      ;
; 0.607 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; inDisplayArea                 ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.849      ;
; 0.610 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.852      ;
; 0.610 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.853      ;
; 0.610 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.853      ;
; 0.611 ; vga_sync:sync_gen|ycounter[7] ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.851      ;
; 0.611 ; vga_sync:sync_gen|xcounter[7] ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.854      ;
; 0.611 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.853      ;
; 0.612 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.855      ;
; 0.613 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.855      ;
; 0.613 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.855      ;
; 0.616 ; vga_sync:sync_gen|xcounter[4] ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 0.861      ;
; 0.619 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.862      ;
; 0.623 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.865      ;
; 0.624 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 0.867      ;
; 0.625 ; inDisplayArea                 ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.867      ;
; 0.626 ; inDisplayArea                 ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.868      ;
; 0.639 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 0.881      ;
; 0.679 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.919      ;
; 0.680 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 0.921      ;
; 0.694 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.087      ; 0.952      ;
; 0.701 ; vga_sync:sync_gen|xcounter[5] ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.941      ;
; 0.705 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 0.950      ;
; 0.726 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 0.966      ;
; 0.741 ; vga_sync:sync_gen|ycounter[1] ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.985      ;
; 0.743 ; vga_sync:sync_gen|ycounter[2] ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 0.987      ;
; 0.744 ; vga_sync:sync_gen|ycounter[3] ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 0.990      ;
; 0.759 ; inDisplayArea                 ; VGA_G[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.001      ;
; 0.766 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.006      ;
; 0.767 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.008      ;
; 0.784 ; vga_sync:sync_gen|xcounter[6] ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.078      ; 1.033      ;
; 0.784 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.070      ; 1.025      ;
; 0.798 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.038      ;
; 0.821 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.066      ;
; 0.873 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.113      ;
; 0.885 ; vga_sync:sync_gen|ycounter[8] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.125      ;
; 0.893 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.136      ;
; 0.897 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.140      ;
; 0.899 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.143      ;
; 0.901 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; vga_sync:sync_gen|ycounter[6] ; VGA_G[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.147      ;
; 0.907 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.150      ;
; 0.909 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.466      ; 1.546      ;
; 0.910 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.152      ;
; 0.910 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.153      ;
; 0.911 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.154      ;
; 0.912 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.154      ;
; 0.912 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.154      ;
; 0.915 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.160      ;
; 0.923 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.166      ;
; 0.928 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.170      ;
; 0.930 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.466      ; 1.567      ;
; 0.934 ; inDisplayArea                 ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.180      ;
; 0.935 ; inDisplayArea                 ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.181      ;
; 0.936 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.178      ;
; 0.937 ; inDisplayArea                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.183      ;
; 0.937 ; inDisplayArea                 ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.183      ;
; 0.939 ; inDisplayArea                 ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.177      ;
; 0.943 ; inDisplayArea                 ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.181      ;
; 0.952 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.194      ;
; 0.987 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.229      ;
; 0.989 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.466      ; 1.626      ;
; 0.990 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.232      ;
; 0.992 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.235      ;
; 0.993 ; inDisplayArea                 ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.239      ;
; 0.997 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.239      ;
; 1.000 ; inDisplayArea                 ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.075      ; 1.246      ;
; 1.003 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.246      ;
; 1.004 ; inDisplayArea                 ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.242      ;
; 1.004 ; inDisplayArea                 ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.242      ;
; 1.007 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.250      ;
; 1.008 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.250      ;
; 1.009 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.252      ;
; 1.011 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.253      ;
; 1.020 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.263      ;
; 1.021 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.264      ;
; 1.022 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.265      ;
; 1.022 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.264      ;
; 1.024 ; inDisplayArea                 ; VGA_R[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.067      ; 1.262      ;
; 1.026 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.268      ;
; 1.027 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.269      ;
; 1.029 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.271      ;
; 1.038 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.280      ;
; 1.045 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.466      ; 1.682      ;
; 1.046 ; vga_sync:sync_gen|xcounter[7] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.074      ; 1.291      ;
; 1.056 ; vga_sync:sync_gen|ycounter[3] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.300      ;
; 1.058 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.298      ;
; 1.060 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.071      ; 1.302      ;
; 1.071 ; inDisplayArea                 ; VGA_G[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.073      ; 1.315      ;
; 1.083 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.072      ; 1.326      ;
; 1.086 ; inDisplayArea                 ; VGA_R[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.069      ; 1.326      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.295  ; 0.513        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.299  ; 0.485        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; 0.314  ; 0.532        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                              ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; 0.290  ; 0.508        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; 0.291  ; 0.509        ; 0.218          ; High Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; 0.304  ; 0.490        ; 0.186          ; Low Pulse Width  ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 9.009 ; 8.802 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 8.474 ; 8.313 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 8.306 ; 8.177 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 7.547 ; 7.502 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 8.184 ; 8.117 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 8.515 ; 8.354 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 8.646 ; 8.542 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 7.522 ; 7.476 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 9.009 ; 8.802 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 8.141 ; 8.082 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 8.141 ; 8.082 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 7.509 ; 7.461 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 8.127 ; 8.061 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 7.497 ; 7.449 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 8.129 ; 8.059 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 8.046 ; 7.933 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 7.814 ; 7.722 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 7.781 ; 7.695 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 8.341 ; 8.223 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 8.052 ; 7.931 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 7.753 ; 7.677 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 8.051 ; 7.929 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 7.959 ; 7.852 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 7.777 ; 7.694 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 8.297 ; 8.164 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 8.341 ; 8.223 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 8.023 ; 7.906 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 5.963 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 8.066 ; 7.956 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 8.118 ; 8.057 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 9.221 ; 8.982 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 6.004 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 7.218 ; 7.173 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 8.134 ; 7.978 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 7.972 ; 7.848 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 7.243 ; 7.199 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 7.853 ; 7.789 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 8.172 ; 8.017 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 8.296 ; 8.196 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 7.218 ; 7.173 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 8.645 ; 8.446 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 7.193 ; 7.146 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 7.812 ; 7.755 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 7.205 ; 7.159 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 7.799 ; 7.735 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 7.193 ; 7.146 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 7.801 ; 7.733 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 7.722 ; 7.613 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 7.498 ; 7.409 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 7.467 ; 7.385 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 7.439 ; 7.366 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 7.726 ; 7.609 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 7.439 ; 7.366 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 7.726 ; 7.608 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 7.637 ; 7.533 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 7.462 ; 7.382 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 7.962 ; 7.833 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 8.005 ; 7.890 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 7.697 ; 7.584 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 5.731 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 7.740 ; 7.633 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 7.790 ; 7.730 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 8.850 ; 8.620 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 5.769 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -1.620 ; -36.316       ;
; clock_divider:clk_div_inst|clk_out ; -0.454 ; -5.853        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                          ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clk                                ; 0.173 ; 0.000         ;
; clock_divider:clk_div_inst|clk_out ; 0.210 ; 0.000         ;
+------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -38.055       ;
; clock_divider:clk_div_inst|clk_out ; -1.000 ; -47.000       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.562      ;
; -1.620 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.562      ;
; -1.555 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.498      ;
; -1.555 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.498      ;
; -1.534 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.533 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.529 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.471      ;
; -1.483 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.425      ;
; -1.482 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.424      ;
; -1.477 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.419      ;
; -1.468 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.411      ;
; -1.446 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.388      ;
; -1.428 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.371      ;
; -1.427 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.370      ;
; -1.411 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.354      ;
; -1.398 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.340      ;
; -1.389 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.331      ;
; -1.378 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.324      ;
; -1.377 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.323      ;
; -1.375 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.318      ;
; -1.375 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.318      ;
; -1.343 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.286      ;
; -1.338 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.045     ; 2.280      ;
; -1.290 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.236      ;
; -1.288 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.231      ;
; -1.285 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.228      ;
; -1.276 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.218      ;
; -1.234 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.180      ;
; -1.231 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.044     ; 2.174      ;
; -1.197 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.139      ;
; -1.194 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.136      ;
; -1.186 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.132      ;
; -1.172 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.114      ;
; -1.169 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.110      ;
; -1.168 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.111      ;
; -1.144 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.086      ;
; -1.132 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[28] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.074      ;
; -1.124 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|clk_out          ; clk          ; clk         ; 1.000        ; -0.041     ; 2.070      ;
; -1.119 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.061      ;
; -1.115 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.057      ;
; -1.114 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.060      ;
; -1.113 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.059      ;
; -1.113 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.059      ;
; -1.113 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.056      ;
; -1.112 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.112 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.058      ;
; -1.110 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.054      ;
; -1.110 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.056      ;
; -1.109 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.055      ;
; -1.109 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.055      ;
; -1.108 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.054      ;
; -1.108 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.054      ;
; -1.107 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.053      ;
; -1.107 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.053      ;
; -1.106 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.052      ;
; -1.106 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.052      ;
; -1.106 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.052      ;
; -1.104 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.050      ;
; -1.103 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.103 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.049      ;
; -1.102 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.048      ;
; -1.102 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.048      ;
; -1.100 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.046      ;
; -1.090 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.034      ;
; -1.090 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.034      ;
; -1.089 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.033      ;
; -1.089 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.032      ;
; -1.089 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.033      ;
; -1.088 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.032      ;
; -1.088 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.032      ;
; -1.075 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.019      ;
; -1.073 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.015      ;
; -1.068 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.010      ;
; -1.066 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.013      ;
; -1.065 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[26] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.007      ;
; -1.065 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[30] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.007      ;
; -1.065 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.012      ;
; -1.065 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.012      ;
; -1.064 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.008      ;
; -1.064 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.011      ;
; -1.064 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[5]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.011      ;
; -1.064 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.008      ;
; -1.063 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.007      ;
; -1.063 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.007      ;
; -1.063 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[29] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.006      ;
; -1.063 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.007      ;
; -1.063 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.007      ;
; -1.062 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.006      ;
; -1.062 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.006      ;
; -1.061 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.008      ;
; -1.061 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[4]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.008      ;
; -1.060 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.007      ;
; -1.060 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.007      ;
; -1.060 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.007      ;
; -1.059 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.003      ;
; -1.059 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.006      ;
; -1.059 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[7]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.006      ;
; -1.059 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.003      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.403      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.450 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.397      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.424 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.373      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.398 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.239     ; 1.146      ;
; -0.379 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.326      ;
; -0.369 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.314      ;
; -0.349 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.296      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.291      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.295      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.341 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.290      ;
; -0.317 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 1.063      ;
; -0.302 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.247      ;
; -0.292 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.239      ;
; -0.291 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.236      ;
; -0.290 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.237      ;
; -0.289 ; vga_sync:sync_gen|ycounter[3] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.236      ;
; -0.287 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.044     ; 1.230      ;
; -0.286 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.231      ;
; -0.281 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.226      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.279 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.228      ;
; -0.278 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.225      ;
; -0.271 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.218      ;
; -0.270 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.215      ;
; -0.264 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.211      ;
; -0.262 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.209      ;
; -0.261 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.206      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.038     ; 1.204      ;
; -0.234 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.179      ;
; -0.234 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.241     ; 0.980      ;
; -0.231 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.176      ;
; -0.225 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.040     ; 1.172      ;
; -0.224 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.044     ; 1.167      ;
; -0.217 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.162      ;
; -0.216 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.161      ;
; -0.211 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.042     ; 1.156      ;
; -0.210 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 1.000        ; -0.044     ; 1.153      ;
+--------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.173 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[17] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[9]  ; clock_divider:clk_div_inst|counter_down[9]  ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[10] ; clock_divider:clk_div_inst|counter_down[10] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[11] ; clock_divider:clk_div_inst|counter_down[11] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_divider:clk_div_inst|counter_down[12] ; clock_divider:clk_div_inst|counter_down[12] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[14] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[16] ; clock_divider:clk_div_inst|counter_down[16] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[1]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[2]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[3]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; clock_divider:clk_div_inst|counter_down[13] ; clock_divider:clk_div_inst|counter_down[13] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.250 ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out          ; clock_divider:clk_div_inst|clk_out ; clk         ; 0.000        ; 1.628      ; 2.097      ;
; 0.495 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.239      ; 0.818      ;
; 0.556 ; clock_divider:clk_div_inst|counter_down[30] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 0.884      ;
; 0.595 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 0.923      ;
; 0.620 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 0.948      ;
; 0.660 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 0.988      ;
; 0.673 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 1.001      ;
; 0.705 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.636      ;
; 0.739 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.065      ;
; 0.739 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.244      ; 1.067      ;
; 0.745 ; clock_divider:clk_div_inst|counter_down[29] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.870      ;
; 0.747 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.872      ;
; 0.747 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.872      ;
; 0.751 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.877      ;
; 0.755 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.081      ;
; 0.756 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.757 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.883      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.760 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.885      ;
; 0.763 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.886      ;
; 0.770 ; clock_divider:clk_div_inst|counter_down[17] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.096      ;
; 0.770 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.776 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.899      ;
; 0.788 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.114      ;
; 0.793 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[1]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.917      ;
; 0.806 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.737      ;
; 0.807 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.133      ;
; 0.809 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.740      ;
; 0.810 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.741      ;
; 0.810 ; clock_divider:clk_div_inst|counter_down[27] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.935      ;
; 0.812 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.743      ;
; 0.813 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; -0.153     ; 0.744      ;
; 0.813 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.938      ;
; 0.815 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.938      ;
; 0.816 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.939      ;
; 0.820 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.240      ; 1.144      ;
; 0.820 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.242      ; 1.146      ;
; 0.823 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.949      ;
; 0.823 ; clock_divider:clk_div_inst|counter_down[26] ; clock_divider:clk_div_inst|counter_down[30] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.826 ; clock_divider:clk_div_inst|counter_down[25] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.828 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.951      ;
; 0.829 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.952      ;
; 0.829 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[26] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.952      ;
; 0.833 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.957      ;
; 0.835 ; clock_divider:clk_div_inst|counter_down[3]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.960      ;
; 0.836 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[24] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.962      ;
; 0.839 ; clock_divider:clk_div_inst|counter_down[15] ; clock_divider:clk_div_inst|counter_down[18] ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.963      ;
; 0.842 ; clock_divider:clk_div_inst|counter_down[24] ; clock_divider:clk_div_inst|counter_down[28] ; clk                                ; clk         ; 0.000        ; 0.039      ; 0.965      ;
; 0.846 ; clock_divider:clk_div_inst|counter_down[0]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.040      ; 0.970      ;
; 0.848 ; clock_divider:clk_div_inst|counter_down[2]  ; clock_divider:clk_div_inst|counter_down[4]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.973      ;
; 0.849 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[15] ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.974      ;
; 0.851 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[19] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.977      ;
; 0.852 ; clock_divider:clk_div_inst|counter_down[18] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.978      ;
; 0.855 ; clock_divider:clk_div_inst|counter_down[7]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.980      ;
; 0.856 ; clock_divider:clk_div_inst|counter_down[19] ; clock_divider:clk_div_inst|counter_down[20] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.982      ;
; 0.862 ; clock_divider:clk_div_inst|counter_down[31] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; -0.150     ; 0.796      ;
; 0.863 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[7]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.988      ;
; 0.868 ; clock_divider:clk_div_inst|counter_down[14] ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.240      ; 1.192      ;
; 0.868 ; clock_divider:clk_div_inst|counter_down[6]  ; clock_divider:clk_div_inst|counter_down[8]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.993      ;
; 0.870 ; clock_divider:clk_div_inst|counter_down[5]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 0.995      ;
; 0.870 ; clock_divider:clk_div_inst|counter_down[22] ; clock_divider:clk_div_inst|counter_down[23] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.996      ;
; 0.871 ; clock_divider:clk_div_inst|counter_down[20] ; clock_divider:clk_div_inst|counter_down[21] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.997      ;
; 0.873 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[22] ; clk                                ; clk         ; 0.000        ; 0.042      ; 0.999      ;
; 0.873 ; clock_divider:clk_div_inst|counter_down[8]  ; clock_divider:clk_div_inst|counter_down[31] ; clk                                ; clk         ; 0.000        ; 0.240      ; 1.197      ;
; 0.876 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[5]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 1.001      ;
; 0.878 ; clock_divider:clk_div_inst|counter_down[28] ; clock_divider:clk_div_inst|counter_down[29] ; clk                                ; clk         ; 0.000        ; 0.041      ; 1.003      ;
; 0.880 ; clock_divider:clk_div_inst|counter_down[4]  ; clock_divider:clk_div_inst|counter_down[6]  ; clk                                ; clk         ; 0.000        ; 0.041      ; 1.005      ;
; 0.881 ; clock_divider:clk_div_inst|counter_down[23] ; clock_divider:clk_div_inst|counter_down[27] ; clk                                ; clk         ; 0.000        ; 0.039      ; 1.004      ;
; 0.882 ; clock_divider:clk_div_inst|counter_down[21] ; clock_divider:clk_div_inst|counter_down[25] ; clk                                ; clk         ; 0.000        ; 0.039      ; 1.005      ;
+-------+---------------------------------------------+---------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clk_div_inst|clk_out'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.210 ; inDisplayArea                 ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.336      ;
; 0.212 ; inDisplayArea                 ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.338      ;
; 0.275 ; vga_sync:sync_gen|xcounter[1] ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.399      ;
; 0.279 ; vga_sync:sync_gen|ycounter[6] ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.407      ;
; 0.283 ; vga_sync:sync_gen|ycounter[0] ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.411      ;
; 0.285 ; inDisplayArea                 ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.409      ;
; 0.290 ; inDisplayArea                 ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; vga_sync:sync_gen|xcounter[4] ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; vga_sync:sync_gen|ycounter[7] ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.416      ;
; 0.304 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_sync:sync_gen|xcounter[7] ; VGA_B[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.432      ;
; 0.312 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.439      ;
; 0.314 ; inDisplayArea                 ; VGA_G[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.440      ;
; 0.315 ; inDisplayArea                 ; VGA_B[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.441      ;
; 0.320 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[0] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.446      ;
; 0.325 ; vga_sync:sync_gen|xcounter[0] ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.449      ;
; 0.332 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.456      ;
; 0.333 ; vga_sync:sync_gen|xcounter[5] ; VGA_B[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.457      ;
; 0.338 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.466      ;
; 0.343 ; vga_sync:sync_gen|ycounter[5] ; VGA_B[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.467      ;
; 0.347 ; vga_sync:sync_gen|ycounter[1] ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.475      ;
; 0.347 ; vga_sync:sync_gen|xcounter[9] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.050      ; 0.481      ;
; 0.350 ; vga_sync:sync_gen|ycounter[2] ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.478      ;
; 0.365 ; inDisplayArea                 ; VGA_G[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.491      ;
; 0.366 ; vga_sync:sync_gen|ycounter[3] ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.496      ;
; 0.371 ; vga_sync:sync_gen|xcounter[2] ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.495      ;
; 0.373 ; vga_sync:sync_gen|ycounter[4] ; VGA_B[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.497      ;
; 0.385 ; vga_sync:sync_gen|xcounter[6] ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.048      ; 0.517      ;
; 0.385 ; vga_sync:sync_gen|xcounter[3] ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.509      ;
; 0.388 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.512      ;
; 0.393 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.521      ;
; 0.421 ; vga_sync:sync_gen|ycounter[8] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.545      ;
; 0.428 ; vga_sync:sync_gen|ycounter[8] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.552      ;
; 0.433 ; vga_sync:sync_gen|ycounter[6] ; VGA_G[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.561      ;
; 0.444 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.572      ;
; 0.447 ; inDisplayArea                 ; VGA_G[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.577      ;
; 0.449 ; inDisplayArea                 ; VGA_B[6]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.579      ;
; 0.451 ; inDisplayArea                 ; VGA_B[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.581      ;
; 0.451 ; inDisplayArea                 ; VGA_G[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.581      ;
; 0.453 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; inDisplayArea                 ; VGA_R[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.577      ;
; 0.459 ; inDisplayArea                 ; VGA_R[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; vga_sync:sync_gen|ycounter[7] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.590      ;
; 0.466 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; vga_sync:sync_gen|ycounter[6] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.593      ;
; 0.470 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.596      ;
; 0.470 ; vga_sync:sync_gen|xcounter[7] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.243      ; 0.797      ;
; 0.473 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.600      ;
; 0.480 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.606      ;
; 0.484 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|h_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.610      ;
; 0.489 ; inDisplayArea                 ; VGA_G[1]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.619      ;
; 0.489 ; vga_sync:sync_gen|xcounter[6] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.243      ; 0.816      ;
; 0.490 ; vga_sync:sync_gen|xcounter[8] ; vga_sync:sync_gen|xcounter[9] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.243      ; 0.817      ;
; 0.494 ; inDisplayArea                 ; VGA_G[2]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.046      ; 0.624      ;
; 0.496 ; vga_sync:sync_gen|ycounter[9] ; vga_sync:sync_gen|ycounter[2] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.622      ;
; 0.500 ; inDisplayArea                 ; VGA_R[3]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.622      ;
; 0.501 ; inDisplayArea                 ; VGA_R[0]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.623      ;
; 0.503 ; inDisplayArea                 ; VGA_R[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.038      ; 0.625      ;
; 0.505 ; inDisplayArea                 ; VGA_G[5]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.633      ;
; 0.515 ; inDisplayArea                 ; VGA_R[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.639      ;
; 0.516 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; vga_sync:sync_gen|xcounter[1] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; vga_sync:sync_gen|xcounter[3] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; vga_sync:sync_gen|ycounter[5] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.646      ;
; 0.521 ; vga_sync:sync_gen|ycounter[3] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.649      ;
; 0.523 ; vga_sync:sync_gen|xcounter[5] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.647      ;
; 0.525 ; vga_sync:sync_gen|xcounter[7] ; inDisplayArea                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.044      ; 0.653      ;
; 0.527 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[1] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; vga_sync:sync_gen|ycounter[4] ; VGA_G[4]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.652      ;
; 0.529 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; vga_sync:sync_gen|xcounter[7] ; VGA_R[7]~reg0                 ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.656      ;
; 0.530 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[3] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.656      ;
; 0.531 ; vga_sync:sync_gen|ycounter[1] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.657      ;
; 0.532 ; vga_sync:sync_gen|xcounter[2] ; vga_sync:sync_gen|xcounter[6] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.658      ;
; 0.532 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|ycounter[8] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; vga_sync:sync_gen|xcounter[0] ; vga_sync:sync_gen|xcounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.659      ;
; 0.537 ; vga_sync:sync_gen|ycounter[4] ; vga_sync:sync_gen|v_sync      ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.040      ; 0.661      ;
; 0.537 ; vga_sync:sync_gen|xcounter[4] ; vga_sync:sync_gen|xcounter[7] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.663      ;
; 0.538 ; vga_sync:sync_gen|ycounter[0] ; vga_sync:sync_gen|ycounter[4] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.664      ;
; 0.543 ; vga_sync:sync_gen|ycounter[2] ; vga_sync:sync_gen|ycounter[5] ; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 0.000        ; 0.042      ; 0.669      ;
+-------+-------------------------------+-------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[31] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|clk_out          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[17] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[18] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[19] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[20] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[21] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[22] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[23] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[24] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[25] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[26] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[27] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[28] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[29] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[30] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[13] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[14] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[15] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[16] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[4]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clk_div_inst|counter_down[8]  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[31]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[10]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[11]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[12]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[17]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[18]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[19]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[20]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[21]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[22]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[23]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[24]|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[9]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|clk_out|clk                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[0]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[25]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[26]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[27]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[28]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[29]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[30]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[13]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[14]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[15]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[16]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[1]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[2]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[3]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[4]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[5]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[6]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[7]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk_div_inst|counter_down[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clk_div_inst|clk_out'                                                             ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.098  ; 0.282        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[9] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[0]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[1]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[2]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[3]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[4]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[5]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[6]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_G[7]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[4]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[6]~reg0                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; inDisplayArea                 ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|h_sync      ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|v_sync      ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[5] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[0] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[1] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[2] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[3] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[4] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[5] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[6] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[7] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[8] ;
; 0.121  ; 0.305        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|ycounter[9] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[3]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[5]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[7]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[0]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[1]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[2]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[3]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[5]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_R[7]~reg0                 ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[0] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[1] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[2] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[3] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[4] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[6] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[7] ;
; 0.122  ; 0.306        ; 0.184          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; vga_sync:sync_gen|xcounter[8] ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; sync_gen|xcounter[9]|clk      ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[0]~reg0|clk             ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[1]~reg0|clk             ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[2]~reg0|clk             ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[4]~reg0|clk             ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width ; clock_divider:clk_div_inst|clk_out ; Rise       ; VGA_B[6]~reg0|clk             ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 5.142 ; 5.249 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 4.869 ; 4.948 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 4.797 ; 4.871 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 4.399 ; 4.441 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 4.737 ; 4.829 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 4.897 ; 4.980 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 4.980 ; 5.092 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 4.375 ; 4.417 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 5.142 ; 5.249 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 4.698 ; 4.790 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 4.696 ; 4.790 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 4.362 ; 4.404 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 4.695 ; 4.784 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 4.351 ; 4.392 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 4.698 ; 4.788 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 4.647 ; 4.712 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 4.506 ; 4.565 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 4.508 ; 4.561 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 4.782 ; 4.873 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 4.620 ; 4.686 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 4.484 ; 4.537 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 4.633 ; 4.700 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 4.578 ; 4.641 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 4.494 ; 4.546 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 4.767 ; 4.845 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 4.782 ; 4.873 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 4.608 ; 4.675 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 3.451 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 4.636 ; 4.705 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 4.677 ; 4.768 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 5.251 ; 5.366 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 3.765 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 4.213 ; 4.253 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 4.689 ; 4.765 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 4.620 ; 4.690 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 4.236 ; 4.277 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 4.561 ; 4.650 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 4.715 ; 4.795 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 4.794 ; 4.902 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 4.213 ; 4.253 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 4.949 ; 5.052 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 4.189 ; 4.229 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 4.521 ; 4.611 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 4.200 ; 4.240 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 4.520 ; 4.606 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 4.189 ; 4.229 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 4.524 ; 4.610 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 4.476 ; 4.538 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 4.338 ; 4.395 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 4.342 ; 4.393 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 4.317 ; 4.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 4.447 ; 4.511 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 4.317 ; 4.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 4.461 ; 4.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 4.407 ; 4.468 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 4.326 ; 4.377 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 4.589 ; 4.664 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 4.603 ; 4.691 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 4.436 ; 4.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 3.333 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 4.463 ; 4.530 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 4.502 ; 4.590 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 5.055 ; 5.165 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 3.634 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                    ; -4.280   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk                                ; -4.280   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:clk_div_inst|clk_out ; -2.048   ; 0.210 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                     ; -157.63  ; 0.0   ; 0.0      ; 0.0     ; -105.8              ;
;  clk                                ; -108.240 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  clock_divider:clk_div_inst|clk_out ; -49.390  ; 0.000 ; N/A      ; N/A     ; -60.395             ;
+-------------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise   ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 9.922  ; 9.767 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 9.345  ; 9.222 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 9.164  ; 9.067 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 8.356  ; 8.322 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 9.031  ; 9.005 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 9.390  ; 9.269 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 9.531  ; 9.474 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 8.329  ; 8.294 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 9.922  ; 9.767 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 8.991  ; 8.970 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 8.991  ; 8.970 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 8.316  ; 8.279 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 8.966  ; 8.949 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 8.304  ; 8.264 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 8.971  ; 8.945 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 8.870  ; 8.804 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 8.632  ; 8.570 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 8.593  ; 8.539 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 9.182  ; 9.131 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 8.896  ; 8.803 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 8.578  ; 8.515 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 8.892  ; 8.797 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 8.798  ; 8.715 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 8.596  ; 8.542 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 9.161  ; 9.058 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 9.182  ; 9.131 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 8.846  ; 8.780 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 6.539  ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 8.914  ; 8.831 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 8.967  ; 8.947 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 10.147 ; 9.968 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;        ; 6.724 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+--------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port  ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+
; VGA_B[*]   ; clock_divider:clk_div_inst|clk_out ; 4.213 ; 4.253 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[0]  ; clock_divider:clk_div_inst|clk_out ; 4.689 ; 4.765 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[1]  ; clock_divider:clk_div_inst|clk_out ; 4.620 ; 4.690 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[2]  ; clock_divider:clk_div_inst|clk_out ; 4.236 ; 4.277 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[3]  ; clock_divider:clk_div_inst|clk_out ; 4.561 ; 4.650 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[4]  ; clock_divider:clk_div_inst|clk_out ; 4.715 ; 4.795 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[5]  ; clock_divider:clk_div_inst|clk_out ; 4.794 ; 4.902 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[6]  ; clock_divider:clk_div_inst|clk_out ; 4.213 ; 4.253 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_B[7]  ; clock_divider:clk_div_inst|clk_out ; 4.949 ; 5.052 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_G[*]   ; clock_divider:clk_div_inst|clk_out ; 4.189 ; 4.229 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[0]  ; clock_divider:clk_div_inst|clk_out ; 4.521 ; 4.611 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[1]  ; clock_divider:clk_div_inst|clk_out ; 4.200 ; 4.240 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[2]  ; clock_divider:clk_div_inst|clk_out ; 4.520 ; 4.606 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[3]  ; clock_divider:clk_div_inst|clk_out ; 4.189 ; 4.229 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[4]  ; clock_divider:clk_div_inst|clk_out ; 4.524 ; 4.610 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[5]  ; clock_divider:clk_div_inst|clk_out ; 4.476 ; 4.538 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[6]  ; clock_divider:clk_div_inst|clk_out ; 4.338 ; 4.395 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_G[7]  ; clock_divider:clk_div_inst|clk_out ; 4.342 ; 4.393 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; VGA_R[*]   ; clock_divider:clk_div_inst|clk_out ; 4.317 ; 4.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[0]  ; clock_divider:clk_div_inst|clk_out ; 4.447 ; 4.511 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[1]  ; clock_divider:clk_div_inst|clk_out ; 4.317 ; 4.368 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[2]  ; clock_divider:clk_div_inst|clk_out ; 4.461 ; 4.525 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[3]  ; clock_divider:clk_div_inst|clk_out ; 4.407 ; 4.468 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[4]  ; clock_divider:clk_div_inst|clk_out ; 4.326 ; 4.377 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[5]  ; clock_divider:clk_div_inst|clk_out ; 4.589 ; 4.664 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[6]  ; clock_divider:clk_div_inst|clk_out ; 4.603 ; 4.691 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
;  VGA_R[7]  ; clock_divider:clk_div_inst|clk_out ; 4.436 ; 4.500 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ; 3.333 ;       ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_blank  ; clock_divider:clk_div_inst|clk_out ; 4.463 ; 4.530 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_h_sync ; clock_divider:clk_div_inst|clk_out ; 4.502 ; 4.590 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; vga_v_sync ; clock_divider:clk_div_inst|clk_out ; 5.055 ; 5.165 ; Rise       ; clock_divider:clk_div_inst|clk_out ;
; clk_out    ; clock_divider:clk_div_inst|clk_out ;       ; 3.634 ; Fall       ; clock_divider:clk_div_inst|clk_out ;
+------------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_h_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_v_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_sync      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_blank     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_sync      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_blank     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 2547     ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 366      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 2547     ; 0        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clk_div_inst|clk_out ; clock_divider:clk_div_inst|clk_out ; 366      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Tue Nov 26 18:59:23 2024
Info: Command: quartus_sta vga_vs -c vga_vs
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_vs.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:clk_div_inst|clk_out clock_divider:clk_div_inst|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.280            -108.240 clk 
    Info (332119):    -2.048             -49.390 clock_divider:clk_div_inst|clk_out 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
    Info (332119):     0.473               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -60.395 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.879             -94.930 clk 
    Info (332119):    -1.780             -40.067 clock_divider:clk_div_inst|clk_out 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk 
    Info (332119):     0.435               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -1.285             -60.395 clock_divider:clk_div_inst|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.620             -36.316 clk 
    Info (332119):    -0.454              -5.853 clock_divider:clk_div_inst|clk_out 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
    Info (332119):     0.210               0.000 clock_divider:clk_div_inst|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.055 clk 
    Info (332119):    -1.000             -47.000 clock_divider:clk_div_inst|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 941 megabytes
    Info: Processing ended: Tue Nov 26 18:59:25 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


