Classic Timing Analyzer report for ParalelRegister
Tue Nov 28 01:58:25 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                              ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.962 ns    ; CT         ; REG[15]     ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.966 ns    ; REG[11]    ; OUT_REG[11] ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.862 ns   ; IN_REG[35] ; REG[35]     ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+------------+---------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To      ; To Clock ;
+-------+--------------+------------+------------+---------+----------+
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[0]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[1]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[2]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[3]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[4]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[5]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[6]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[7]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[8]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[9]  ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[10] ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[11] ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[12] ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[13] ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[14] ; clk      ;
; N/A   ; None         ; 3.962 ns   ; CT         ; REG[15] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[16] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[17] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[18] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[19] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[20] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[21] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[22] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[23] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[24] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[25] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[26] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[27] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[28] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[29] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[30] ; clk      ;
; N/A   ; None         ; 3.568 ns   ; CT         ; REG[31] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[32] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[33] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[34] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[35] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[36] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[37] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[38] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[39] ; clk      ;
; N/A   ; None         ; 3.515 ns   ; CT         ; REG[40] ; clk      ;
; N/A   ; None         ; 3.436 ns   ; IN_REG[19] ; REG[19] ; clk      ;
; N/A   ; None         ; 3.136 ns   ; IN_REG[7]  ; REG[7]  ; clk      ;
; N/A   ; None         ; 3.105 ns   ; IN_REG[16] ; REG[16] ; clk      ;
; N/A   ; None         ; 3.026 ns   ; IN_REG[26] ; REG[26] ; clk      ;
; N/A   ; None         ; 3.020 ns   ; IN_REG[12] ; REG[12] ; clk      ;
; N/A   ; None         ; 3.020 ns   ; IN_REG[4]  ; REG[4]  ; clk      ;
; N/A   ; None         ; 3.006 ns   ; IN_REG[38] ; REG[38] ; clk      ;
; N/A   ; None         ; 3.005 ns   ; IN_REG[0]  ; REG[0]  ; clk      ;
; N/A   ; None         ; 2.931 ns   ; IN_REG[29] ; REG[29] ; clk      ;
; N/A   ; None         ; 2.908 ns   ; IN_REG[2]  ; REG[2]  ; clk      ;
; N/A   ; None         ; 2.906 ns   ; IN_REG[8]  ; REG[8]  ; clk      ;
; N/A   ; None         ; 2.885 ns   ; IN_REG[13] ; REG[13] ; clk      ;
; N/A   ; None         ; 2.865 ns   ; IN_REG[1]  ; REG[1]  ; clk      ;
; N/A   ; None         ; 2.811 ns   ; IN_REG[10] ; REG[10] ; clk      ;
; N/A   ; None         ; 2.803 ns   ; IN_REG[32] ; REG[32] ; clk      ;
; N/A   ; None         ; 2.794 ns   ; IN_REG[6]  ; REG[6]  ; clk      ;
; N/A   ; None         ; 2.787 ns   ; IN_REG[15] ; REG[15] ; clk      ;
; N/A   ; None         ; 2.764 ns   ; IN_REG[5]  ; REG[5]  ; clk      ;
; N/A   ; None         ; 2.723 ns   ; IN_REG[21] ; REG[21] ; clk      ;
; N/A   ; None         ; 2.692 ns   ; IN_REG[39] ; REG[39] ; clk      ;
; N/A   ; None         ; 2.683 ns   ; IN_REG[3]  ; REG[3]  ; clk      ;
; N/A   ; None         ; 2.673 ns   ; IN_REG[30] ; REG[30] ; clk      ;
; N/A   ; None         ; 2.651 ns   ; IN_REG[25] ; REG[25] ; clk      ;
; N/A   ; None         ; 2.638 ns   ; IN_REG[24] ; REG[24] ; clk      ;
; N/A   ; None         ; 2.637 ns   ; IN_REG[17] ; REG[17] ; clk      ;
; N/A   ; None         ; 2.632 ns   ; IN_REG[22] ; REG[22] ; clk      ;
; N/A   ; None         ; 2.596 ns   ; IN_REG[28] ; REG[28] ; clk      ;
; N/A   ; None         ; 2.591 ns   ; IN_REG[11] ; REG[11] ; clk      ;
; N/A   ; None         ; 2.587 ns   ; IN_REG[9]  ; REG[9]  ; clk      ;
; N/A   ; None         ; 2.547 ns   ; IN_REG[20] ; REG[20] ; clk      ;
; N/A   ; None         ; 2.545 ns   ; IN_REG[27] ; REG[27] ; clk      ;
; N/A   ; None         ; 2.533 ns   ; IN_REG[31] ; REG[31] ; clk      ;
; N/A   ; None         ; 2.501 ns   ; IN_REG[18] ; REG[18] ; clk      ;
; N/A   ; None         ; 2.498 ns   ; IN_REG[14] ; REG[14] ; clk      ;
; N/A   ; None         ; 2.374 ns   ; IN_REG[37] ; REG[37] ; clk      ;
; N/A   ; None         ; 2.373 ns   ; IN_REG[33] ; REG[33] ; clk      ;
; N/A   ; None         ; 2.366 ns   ; IN_REG[23] ; REG[23] ; clk      ;
; N/A   ; None         ; 2.328 ns   ; IN_REG[36] ; REG[36] ; clk      ;
; N/A   ; None         ; 2.203 ns   ; IN_REG[40] ; REG[40] ; clk      ;
; N/A   ; None         ; 2.110 ns   ; IN_REG[34] ; REG[34] ; clk      ;
; N/A   ; None         ; 2.101 ns   ; IN_REG[35] ; REG[35] ; clk      ;
+-------+--------------+------------+------------+---------+----------+


+------------------------------------------------------------------------+
; tco                                                                    ;
+-------+--------------+------------+---------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From    ; To          ; From Clock ;
+-------+--------------+------------+---------+-------------+------------+
; N/A   ; None         ; 6.966 ns   ; REG[11] ; OUT_REG[11] ; clk        ;
; N/A   ; None         ; 6.713 ns   ; REG[26] ; OUT_REG[26] ; clk        ;
; N/A   ; None         ; 6.647 ns   ; REG[30] ; OUT_REG[30] ; clk        ;
; N/A   ; None         ; 6.472 ns   ; REG[17] ; OUT_REG[17] ; clk        ;
; N/A   ; None         ; 6.418 ns   ; REG[23] ; OUT_REG[23] ; clk        ;
; N/A   ; None         ; 6.268 ns   ; REG[4]  ; OUT_REG[4]  ; clk        ;
; N/A   ; None         ; 6.245 ns   ; REG[19] ; OUT_REG[19] ; clk        ;
; N/A   ; None         ; 6.213 ns   ; REG[5]  ; OUT_REG[5]  ; clk        ;
; N/A   ; None         ; 6.210 ns   ; REG[2]  ; OUT_REG[2]  ; clk        ;
; N/A   ; None         ; 6.203 ns   ; REG[21] ; OUT_REG[21] ; clk        ;
; N/A   ; None         ; 6.032 ns   ; REG[20] ; OUT_REG[20] ; clk        ;
; N/A   ; None         ; 6.031 ns   ; REG[3]  ; OUT_REG[3]  ; clk        ;
; N/A   ; None         ; 5.964 ns   ; REG[25] ; OUT_REG[25] ; clk        ;
; N/A   ; None         ; 5.960 ns   ; REG[0]  ; OUT_REG[0]  ; clk        ;
; N/A   ; None         ; 5.941 ns   ; REG[14] ; OUT_REG[14] ; clk        ;
; N/A   ; None         ; 5.854 ns   ; REG[9]  ; OUT_REG[9]  ; clk        ;
; N/A   ; None         ; 5.815 ns   ; REG[1]  ; OUT_REG[1]  ; clk        ;
; N/A   ; None         ; 5.627 ns   ; REG[24] ; OUT_REG[24] ; clk        ;
; N/A   ; None         ; 5.579 ns   ; REG[29] ; OUT_REG[29] ; clk        ;
; N/A   ; None         ; 5.572 ns   ; REG[31] ; OUT_REG[31] ; clk        ;
; N/A   ; None         ; 5.468 ns   ; REG[15] ; OUT_REG[15] ; clk        ;
; N/A   ; None         ; 5.463 ns   ; REG[13] ; OUT_REG[13] ; clk        ;
; N/A   ; None         ; 5.457 ns   ; REG[6]  ; OUT_REG[6]  ; clk        ;
; N/A   ; None         ; 5.449 ns   ; REG[10] ; OUT_REG[10] ; clk        ;
; N/A   ; None         ; 5.335 ns   ; REG[32] ; OUT_REG[32] ; clk        ;
; N/A   ; None         ; 5.326 ns   ; REG[8]  ; OUT_REG[8]  ; clk        ;
; N/A   ; None         ; 5.324 ns   ; REG[39] ; OUT_REG[39] ; clk        ;
; N/A   ; None         ; 5.308 ns   ; REG[37] ; OUT_REG[37] ; clk        ;
; N/A   ; None         ; 5.287 ns   ; REG[33] ; OUT_REG[33] ; clk        ;
; N/A   ; None         ; 5.280 ns   ; REG[36] ; OUT_REG[36] ; clk        ;
; N/A   ; None         ; 5.276 ns   ; REG[35] ; OUT_REG[35] ; clk        ;
; N/A   ; None         ; 5.262 ns   ; REG[34] ; OUT_REG[34] ; clk        ;
; N/A   ; None         ; 5.259 ns   ; REG[7]  ; OUT_REG[7]  ; clk        ;
; N/A   ; None         ; 5.253 ns   ; REG[40] ; OUT_REG[40] ; clk        ;
; N/A   ; None         ; 5.212 ns   ; REG[12] ; OUT_REG[12] ; clk        ;
; N/A   ; None         ; 5.189 ns   ; REG[22] ; OUT_REG[22] ; clk        ;
; N/A   ; None         ; 5.186 ns   ; REG[18] ; OUT_REG[18] ; clk        ;
; N/A   ; None         ; 5.173 ns   ; REG[16] ; OUT_REG[16] ; clk        ;
; N/A   ; None         ; 5.159 ns   ; REG[28] ; OUT_REG[28] ; clk        ;
; N/A   ; None         ; 5.155 ns   ; REG[27] ; OUT_REG[27] ; clk        ;
; N/A   ; None         ; 5.012 ns   ; REG[38] ; OUT_REG[38] ; clk        ;
+-------+--------------+------------+---------+-------------+------------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+------------+---------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To      ; To Clock ;
+---------------+-------------+-----------+------------+---------+----------+
; N/A           ; None        ; -1.862 ns ; IN_REG[35] ; REG[35] ; clk      ;
; N/A           ; None        ; -1.871 ns ; IN_REG[34] ; REG[34] ; clk      ;
; N/A           ; None        ; -1.964 ns ; IN_REG[40] ; REG[40] ; clk      ;
; N/A           ; None        ; -2.089 ns ; IN_REG[36] ; REG[36] ; clk      ;
; N/A           ; None        ; -2.127 ns ; IN_REG[23] ; REG[23] ; clk      ;
; N/A           ; None        ; -2.134 ns ; IN_REG[33] ; REG[33] ; clk      ;
; N/A           ; None        ; -2.135 ns ; IN_REG[37] ; REG[37] ; clk      ;
; N/A           ; None        ; -2.259 ns ; IN_REG[14] ; REG[14] ; clk      ;
; N/A           ; None        ; -2.262 ns ; IN_REG[18] ; REG[18] ; clk      ;
; N/A           ; None        ; -2.294 ns ; IN_REG[31] ; REG[31] ; clk      ;
; N/A           ; None        ; -2.306 ns ; IN_REG[27] ; REG[27] ; clk      ;
; N/A           ; None        ; -2.308 ns ; IN_REG[20] ; REG[20] ; clk      ;
; N/A           ; None        ; -2.348 ns ; IN_REG[9]  ; REG[9]  ; clk      ;
; N/A           ; None        ; -2.352 ns ; IN_REG[11] ; REG[11] ; clk      ;
; N/A           ; None        ; -2.357 ns ; IN_REG[28] ; REG[28] ; clk      ;
; N/A           ; None        ; -2.393 ns ; IN_REG[22] ; REG[22] ; clk      ;
; N/A           ; None        ; -2.398 ns ; IN_REG[17] ; REG[17] ; clk      ;
; N/A           ; None        ; -2.399 ns ; IN_REG[24] ; REG[24] ; clk      ;
; N/A           ; None        ; -2.412 ns ; IN_REG[25] ; REG[25] ; clk      ;
; N/A           ; None        ; -2.434 ns ; IN_REG[30] ; REG[30] ; clk      ;
; N/A           ; None        ; -2.444 ns ; IN_REG[3]  ; REG[3]  ; clk      ;
; N/A           ; None        ; -2.453 ns ; IN_REG[39] ; REG[39] ; clk      ;
; N/A           ; None        ; -2.484 ns ; IN_REG[21] ; REG[21] ; clk      ;
; N/A           ; None        ; -2.525 ns ; IN_REG[5]  ; REG[5]  ; clk      ;
; N/A           ; None        ; -2.548 ns ; IN_REG[15] ; REG[15] ; clk      ;
; N/A           ; None        ; -2.555 ns ; IN_REG[6]  ; REG[6]  ; clk      ;
; N/A           ; None        ; -2.564 ns ; IN_REG[32] ; REG[32] ; clk      ;
; N/A           ; None        ; -2.572 ns ; IN_REG[10] ; REG[10] ; clk      ;
; N/A           ; None        ; -2.626 ns ; IN_REG[1]  ; REG[1]  ; clk      ;
; N/A           ; None        ; -2.646 ns ; IN_REG[13] ; REG[13] ; clk      ;
; N/A           ; None        ; -2.667 ns ; IN_REG[8]  ; REG[8]  ; clk      ;
; N/A           ; None        ; -2.669 ns ; IN_REG[2]  ; REG[2]  ; clk      ;
; N/A           ; None        ; -2.692 ns ; IN_REG[29] ; REG[29] ; clk      ;
; N/A           ; None        ; -2.766 ns ; IN_REG[0]  ; REG[0]  ; clk      ;
; N/A           ; None        ; -2.767 ns ; IN_REG[38] ; REG[38] ; clk      ;
; N/A           ; None        ; -2.781 ns ; IN_REG[12] ; REG[12] ; clk      ;
; N/A           ; None        ; -2.781 ns ; IN_REG[4]  ; REG[4]  ; clk      ;
; N/A           ; None        ; -2.787 ns ; IN_REG[26] ; REG[26] ; clk      ;
; N/A           ; None        ; -2.866 ns ; IN_REG[16] ; REG[16] ; clk      ;
; N/A           ; None        ; -2.897 ns ; IN_REG[7]  ; REG[7]  ; clk      ;
; N/A           ; None        ; -3.197 ns ; IN_REG[19] ; REG[19] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[32] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[33] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[34] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[35] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[36] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[37] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[38] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[39] ; clk      ;
; N/A           ; None        ; -3.276 ns ; CT         ; REG[40] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[16] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[17] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[18] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[19] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[20] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[21] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[22] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[23] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[24] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[25] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[26] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[27] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[28] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[29] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[30] ; clk      ;
; N/A           ; None        ; -3.329 ns ; CT         ; REG[31] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[0]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[1]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[2]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[3]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[4]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[5]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[6]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[7]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[8]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[9]  ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[10] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[11] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[12] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[13] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[14] ; clk      ;
; N/A           ; None        ; -3.723 ns ; CT         ; REG[15] ; clk      ;
+---------------+-------------+-----------+------------+---------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 28 01:58:24 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ParalelRegister -c ParalelRegister --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "REG[0]" (data pin = "CT", clock pin = "clk") is 3.962 ns
    Info: + Longest pin to register delay is 6.348 ns
        Info: 1: + IC(0.000 ns) + CELL(0.809 ns) = 0.809 ns; Loc. = PIN_Y12; Fanout = 41; PIN Node = 'CT'
        Info: 2: + IC(4.793 ns) + CELL(0.746 ns) = 6.348 ns; Loc. = LCFF_X5_Y9_N1; Fanout = 1; REG Node = 'REG[0]'
        Info: Total cell delay = 1.555 ns ( 24.50 % )
        Info: Total interconnect delay = 4.793 ns ( 75.50 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.476 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.661 ns) + CELL(0.618 ns) = 2.476 ns; Loc. = LCFF_X5_Y9_N1; Fanout = 1; REG Node = 'REG[0]'
        Info: Total cell delay = 1.472 ns ( 59.45 % )
        Info: Total interconnect delay = 1.004 ns ( 40.55 % )
Info: tco from clock "clk" to destination pin "OUT_REG[11]" through register "REG[11]" is 6.966 ns
    Info: + Longest clock path from clock "clk" to source register is 2.476 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.661 ns) + CELL(0.618 ns) = 2.476 ns; Loc. = LCFF_X5_Y9_N21; Fanout = 1; REG Node = 'REG[11]'
        Info: Total cell delay = 1.472 ns ( 59.45 % )
        Info: Total interconnect delay = 1.004 ns ( 40.55 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.396 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X5_Y9_N21; Fanout = 1; REG Node = 'REG[11]'
        Info: 2: + IC(2.252 ns) + CELL(2.144 ns) = 4.396 ns; Loc. = PIN_P3; Fanout = 0; PIN Node = 'OUT_REG[11]'
        Info: Total cell delay = 2.144 ns ( 48.77 % )
        Info: Total interconnect delay = 2.252 ns ( 51.23 % )
Info: th for register "REG[35]" (data pin = "IN_REG[35]", clock pin = "clk") is -1.862 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.464 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.649 ns) + CELL(0.618 ns) = 2.464 ns; Loc. = LCFF_X1_Y6_N21; Fanout = 1; REG Node = 'REG[35]'
        Info: Total cell delay = 1.472 ns ( 59.74 % )
        Info: Total interconnect delay = 0.992 ns ( 40.26 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.475 ns
        Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_U21; Fanout = 1; PIN Node = 'IN_REG[35]'
        Info: 2: + IC(3.437 ns) + CELL(0.053 ns) = 4.320 ns; Loc. = LCCOMB_X1_Y6_N20; Fanout = 1; COMB Node = 'REG[35]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.475 ns; Loc. = LCFF_X1_Y6_N21; Fanout = 1; REG Node = 'REG[35]'
        Info: Total cell delay = 1.038 ns ( 23.20 % )
        Info: Total interconnect delay = 3.437 ns ( 76.80 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Tue Nov 28 01:58:25 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


