Analysis & Synthesis report for IITB_proc
Sat Apr 29 13:43:06 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |IITB_proc|fsm_rr:fsm_rr_ins|fsm_state_symbol
  9. State Machine - |IITB_proc|fsm_id:fsm_id_ins|fsm_state_symbol
 10. State Machine - |IITB_proc|fsm_if:fsm_if_ins|fsm_state_symbol
 11. Registers Removed During Synthesis
 12. General Register Statistics
 13. Inverted Register Statistics
 14. Multiplexer Restructuring Statistics (Restructuring Performed)
 15. Port Connectivity Checks: "Mux16_8_1:fwd_mux2_block"
 16. Port Connectivity Checks: "Mux16_8_1:fwd_mux1_block"
 17. Port Connectivity Checks: "Register16:wbdone_addr"
 18. Port Connectivity Checks: "Mux16_2_1:mem_acess_m"
 19. Port Connectivity Checks: "Mux16_4_1:memm1"
 20. Port Connectivity Checks: "Mux16_8_1:exm7"
 21. Port Connectivity Checks: "Mux16_4_1:exm6"
 22. Port Connectivity Checks: "adder16:alu3"
 23. Port Connectivity Checks: "Mux16_2_1:exm4"
 24. Port Connectivity Checks: "Mux16_4_1:exm2"
 25. Port Connectivity Checks: "Mux16_4_1:exm1"
 26. Port Connectivity Checks: "Register8:rrt1"
 27. Port Connectivity Checks: "Mux16_8_1:rrm4"
 28. Port Connectivity Checks: "Mux16_2_1:rrm3"
 29. Port Connectivity Checks: "Mux16_4_1:rrm2"
 30. Port Connectivity Checks: "Mux16_4_1:idm1"
 31. Port Connectivity Checks: "MemCode:memc"
 32. Port Connectivity Checks: "adder16:alu1|Full_Adder:\add:0:ax"
 33. Port Connectivity Checks: "adder16:alu1"
 34. Post-Synthesis Netlist Statistics for Top Partition
 35. Elapsed Time Per Partition
 36. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Apr 29 13:43:06 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; IITB_proc                                   ;
; Top-level Entity Name              ; IITB_proc                                   ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 5,227                                       ;
;     Total combinational functions  ; 2,686                                       ;
;     Dedicated logic registers      ; 2,762                                       ;
; Total registers                    ; 2762                                        ;
; Total pins                         ; 18                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; 10M08DAF484C8G     ;                    ;
; Top-level entity name                                            ; IITB_proc          ; IITB_proc          ;
; Family name                                                      ; MAX 10             ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
;     Processor 5            ;   0.1%      ;
;     Processor 6            ;   0.1%      ;
;     Processor 7            ;   0.1%      ;
;     Processor 8            ;   0.1%      ;
;     Processors 9-16        ;   0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                               ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                                                        ; Library ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Register16.vhdl                  ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register16.vhdl                ;         ;
; Register8.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register8.vhdl                 ;         ;
; Register1.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register1.vhdl                 ;         ;
; Register_file.vhdl               ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register_file.vhdl             ;         ;
; pri_enc.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/pri_enc.vhdl                   ;         ;
; nandbit.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/nandbit.vhdl                   ;         ;
; Mux16_8_1.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_8_1.vhdl                 ;         ;
; Mux16_4_1.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_4_1.vhdl                 ;         ;
; Mux16_2_1.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_2_1.vhdl                 ;         ;
; Mux8_2_1.vhdl                    ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux8_2_1.vhdl                  ;         ;
; Mux3_2_1.vhdl                    ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux3_2_1.vhdl                  ;         ;
; Mux1_8_1.vhdl                    ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_8_1.vhdl                  ;         ;
; Mux1_4_1.vhdl                    ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_4_1.vhdl                  ;         ;
; Mux1_2_1.vhdl                    ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_2_1.vhdl                  ;         ;
; Memory_asyncread_syncwrite.vhd   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Memory_asyncread_syncwrite.vhd ;         ;
; MemCode.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/MemCode.vhdl                   ;         ;
; IITB_proc.vhdl                   ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl                 ;         ;
; Gates.vhdl                       ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl                     ;         ;
; fsm_wb.vhdl                      ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_wb.vhdl                    ;         ;
; fsm_rr.vhdl                      ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_rr.vhdl                    ;         ;
; fsm_mem.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_mem.vhdl                   ;         ;
; fsm_if.vhdl                      ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_if.vhdl                    ;         ;
; fsm_id.vhdl                      ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_id.vhdl                    ;         ;
; fsm_ex.vhdl                      ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_ex.vhdl                    ;         ;
; forwarding_logic.vhdl            ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/forwarding_logic.vhdl          ;         ;
; bin_enc.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/bin_enc.vhdl                   ;         ;
; alu.vhdl                         ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/alu.vhdl                       ;         ;
; adder16Cin.vhdl                  ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl                ;         ;
; adder16.vhdl                     ; yes             ; User VHDL File  ; C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16.vhdl                   ;         ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 5,227       ;
;                                             ;             ;
; Total combinational functions               ; 2686        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 2241        ;
;     -- 3 input functions                    ; 210         ;
;     -- <=2 input functions                  ; 235         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 2686        ;
;     -- arithmetic mode                      ; 0           ;
;                                             ;             ;
; Total registers                             ; 2762        ;
;     -- Dedicated logic registers            ; 2762        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 18          ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; clock~input ;
; Maximum fan-out                             ; 2762        ;
; Total fan-out                               ; 18395       ;
; Average fan-out                             ; 3.35        ;
+---------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+----------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node             ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                              ; Entity Name                ; Library Name ;
+----------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------------+----------------------------+--------------+
; |IITB_proc                             ; 2686 (22)           ; 2762 (0)                  ; 0           ; 0          ; 0            ; 0       ; 0         ; 18   ; 0            ; 0          ; |IITB_proc                                                       ; IITB_proc                  ; work         ;
;    |MemCode:memc|                      ; 36 (36)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|MemCode:memc                                          ; MemCode                    ; work         ;
;    |Memory_asyncread_syncwrite:memd|   ; 1681 (1681)         ; 2256 (2256)               ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Memory_asyncread_syncwrite:memd                       ; Memory_asyncread_syncwrite ; work         ;
;    |Mux16_2_1:exm3|                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3                                        ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:0:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:10:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:10:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:11:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:11:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:12:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:12:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:13:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:13:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:14:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:14:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:15:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:15:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:1:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:2:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:3:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:3:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:4:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:4:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:5:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:5:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:6:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:6:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:7:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:7:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:8:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:8:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:9:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm3|Mux1_2_1:\muxg:9:mx                    ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:exm4|                    ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm4                                        ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm4|Mux1_2_1:\muxg:0:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm4|Mux1_2_1:\muxg:1:mx                    ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:exm5|                    ; 3 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm5                                        ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm5|Mux1_2_1:\muxg:0:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm5|Mux1_2_1:\muxg:1:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:exm5|Mux1_2_1:\muxg:2:mx                    ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:ifm1|                    ; 18 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1                                        ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:0:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:10:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:10:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:11:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:11:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:12:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:12:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:13:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:13:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:14:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:14:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:15:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:15:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:1:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:2:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:3:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:3:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:4:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:4:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:5:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:5:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:6:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:6:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:7:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:7:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:8:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:8:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:9:mx|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:ifm1|Mux1_2_1:\muxg:9:mx                    ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:mem_acess_m|             ; 8 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m                                 ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:0:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:1:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:2:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:3:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:3:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:4:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:4:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:5:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:5:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:6:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:6:mx             ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:7:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:mem_acess_m|Mux1_2_1:\muxg:7:mx             ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:rrm3x|                   ; 52 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x                                       ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:10:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:10:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:11:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:11:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:12:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:12:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:13:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:13:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:14:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:14:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:15:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:15:mx                  ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:3:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:3:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:4:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:4:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:5:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:5:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:6:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:6:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:7:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:7:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:8:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:8:mx                   ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:9:mx|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:9:mx                   ; Mux1_2_1                   ; work         ;
;    |Mux16_2_1:rrm3|                    ; 18 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3                                        ; Mux16_2_1                  ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3|Mux1_2_1:\muxg:0:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3|Mux1_2_1:\muxg:1:mx                    ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_2_1:rrm3|Mux1_2_1:\muxg:2:mx                    ; Mux1_2_1                   ; work         ;
;    |Mux16_4_1:exm1|                    ; 34 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1                                        ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:0:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:0:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:10:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:10:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:11:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:12:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:13:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:13:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:14:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:14:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:15:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:1:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:2:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:3:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:4:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:5:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:5:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:6:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:7:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:7:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:8:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:8:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:9:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm1|Mux1_4_1:\muxg4:9:mx                   ; Mux1_4_1                   ; work         ;
;    |Mux16_4_1:exm2|                    ; 17 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2                                        ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:10:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:10:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:11:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:12:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:13:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:13:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:14:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:14:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:15:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:1:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:2:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:3:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:4:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:5:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:5:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:6:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:7:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:7:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:8:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:8:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:9:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm2|Mux1_4_1:\muxg4:9:mx                   ; Mux1_4_1                   ; work         ;
;    |Mux16_4_1:exm6|                    ; 32 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6                                        ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:0:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:0:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:10:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:10:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:11:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:12:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:13:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:13:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:14:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:14:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:15:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:1:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:2:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:3:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:4:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:5:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:5:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:6:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:7:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:7:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:8:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:8:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:9:mx|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:exm6|Mux1_4_1:\muxg4:9:mx                   ; Mux1_4_1                   ; work         ;
;    |Mux16_4_1:idm1|                    ; 9 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1                                        ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:0:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:0:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:11:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:12:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:15:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:1:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:2:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:3:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:4:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:idm1|Mux1_4_1:\muxg4:6:mx                   ; Mux1_4_1                   ; work         ;
;    |Mux16_4_1:memm1|                   ; 64 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1                                       ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:0:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:0:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:10:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:10:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:11:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:12:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:13:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:13:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:14:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:14:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:15:mx                 ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:1:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:2:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:3:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:4:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:5:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:5:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:6:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:7:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:7:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:8:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:8:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:9:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:memm1|Mux1_4_1:\muxg4:9:mx                  ; Mux1_4_1                   ; work         ;
;    |Mux16_4_1:rrm2|                    ; 81 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2                                        ; Mux16_4_1                  ; work         ;
;       |Mux1_4_1:\muxg4:0:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:0:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:10:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:10:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:11:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:11:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:12:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:12:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:13:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:13:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:14:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:14:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:15:mx|          ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:15:mx                  ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:1:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:1:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:2:mx|           ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:2:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:3:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:3:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:4:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:4:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:5:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:5:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:6:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:6:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:7:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:7:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:8:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:8:mx                   ; Mux1_4_1                   ; work         ;
;       |Mux1_4_1:\muxg4:9:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:9:mx                   ; Mux1_4_1                   ; work         ;
;    |Mux16_8_1:exm7|                    ; 49 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7                                        ; Mux16_8_1                  ; work         ;
;       |Mux1_8_1:\muxg4:0:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:0:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:10:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:10:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:11:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:11:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:12:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:12:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:13:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:13:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:14:mx|          ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:14:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:15:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:15:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:1:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:1:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:2:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:2:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:3:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:3:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:4:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:4:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:5:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:5:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:6:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:6:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:7:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:7:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:8:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:8:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:9:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:exm7|Mux1_8_1:\muxg4:9:mx                   ; Mux1_8_1                   ; work         ;
;    |Mux16_8_1:fwd_mux1_block|          ; 75 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block                              ; Mux16_8_1                  ; work         ;
;       |Mux1_8_1:\muxg4:0:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:0:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:10:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:10:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:11:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:11:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:12:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:12:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:13:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:13:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:14:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:14:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:15:mx|          ; 9 (9)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:15:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:1:mx|           ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:1:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:2:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:2:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:3:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:3:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:4:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:4:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:5:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:5:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:6:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:6:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:7:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:7:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:8:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:8:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:9:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux1_block|Mux1_8_1:\muxg4:9:mx         ; Mux1_8_1                   ; work         ;
;    |Mux16_8_1:fwd_mux2_block|          ; 71 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block                              ; Mux16_8_1                  ; work         ;
;       |Mux1_8_1:\muxg4:0:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:0:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:10:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:10:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:11:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:11:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:12:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:12:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:13:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:13:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:14:mx|          ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:14:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:15:mx|          ; 9 (9)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:15:mx        ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:1:mx|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:1:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:2:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:2:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:3:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:3:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:4:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:4:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:5:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:5:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:6:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:6:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:7:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:7:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:8:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:8:mx         ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:9:mx|           ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:fwd_mux2_block|Mux1_8_1:\muxg4:9:mx         ; Mux1_8_1                   ; work         ;
;    |Mux16_8_1:rrm4|                    ; 22 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4                                        ; Mux16_8_1                  ; work         ;
;       |Mux1_8_1:\muxg4:0:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:0:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:10:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:10:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:11:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:11:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:12:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:12:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:13:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:13:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:14:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:14:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:15:mx|          ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:15:mx                  ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:1:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:1:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:2:mx|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:2:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:3:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:3:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:4:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:4:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:5:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:5:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:6:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:6:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:7:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:7:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:8:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:8:mx                   ; Mux1_8_1                   ; work         ;
;       |Mux1_8_1:\muxg4:9:mx|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux16_8_1:rrm4|Mux1_8_1:\muxg4:9:mx                   ; Mux1_8_1                   ; work         ;
;    |Mux3_2_1:rrm5|                     ; 3 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux3_2_1:rrm5                                         ; Mux3_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux3_2_1:rrm5|Mux1_2_1:\muxg:0:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux3_2_1:rrm5|Mux1_2_1:\muxg:1:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux3_2_1:rrm5|Mux1_2_1:\muxg:2:mx                     ; Mux1_2_1                   ; work         ;
;    |Mux8_2_1:rrm6|                     ; 8 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6                                         ; Mux8_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:0:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:0:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:1:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:1:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:2:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:2:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:3:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:3:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:4:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:4:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:5:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:5:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:6:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:6:mx                     ; Mux1_2_1                   ; work         ;
;       |Mux1_2_1:\muxg:7:mx|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Mux8_2_1:rrm6|Mux1_2_1:\muxg:7:mx                     ; Mux1_2_1                   ; work         ;
;    |Register16:exmem_addr1|            ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:exmem_addr1                                ; Register16                 ; work         ;
;    |Register16:exmem_addr2|            ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:exmem_addr2                                ; Register16                 ; work         ;
;    |Register16:exmem_ir|               ; 0 (0)               ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:exmem_ir                                   ; Register16                 ; work         ;
;    |Register16:exmem_pcn|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:exmem_pcn                                  ; Register16                 ; work         ;
;    |Register16:exmem_val|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:exmem_val                                  ; Register16                 ; work         ;
;    |Register16:idrr_ir|                ; 0 (0)               ; 15 (15)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:idrr_ir                                    ; Register16                 ; work         ;
;    |Register16:idrr_pcn|               ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:idrr_pcn                                   ; Register16                 ; work         ;
;    |Register16:idrr_pc|                ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:idrr_pc                                    ; Register16                 ; work         ;
;    |Register16:idrr_sgh69|             ; 7 (7)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:idrr_sgh69                                 ; Register16                 ; work         ;
;    |Register16:ifid_ir|                ; 0 (0)               ; 15 (15)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:ifid_ir                                    ; Register16                 ; work         ;
;    |Register16:ifid_pcn|               ; 1 (1)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:ifid_pcn                                   ; Register16                 ; work         ;
;    |Register16:ifid_pc|                ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:ifid_pc                                    ; Register16                 ; work         ;
;    |Register16:memwb_addr|             ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:memwb_addr                                 ; Register16                 ; work         ;
;    |Register16:memwb_ir|               ; 0 (0)               ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:memwb_ir                                   ; Register16                 ; work         ;
;    |Register16:memwb_pcn|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:memwb_pcn                                  ; Register16                 ; work         ;
;    |Register16:memwb_val|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:memwb_val                                  ; Register16                 ; work         ;
;    |Register16:pc|                     ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:pc                                         ; Register16                 ; work         ;
;    |Register16:rrex_addr|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_addr                                  ; Register16                 ; work         ;
;    |Register16:rrex_d1|                ; 16 (16)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_d1                                    ; Register16                 ; work         ;
;    |Register16:rrex_d2|                ; 15 (15)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_d2                                    ; Register16                 ; work         ;
;    |Register16:rrex_d3|                ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_d3                                    ; Register16                 ; work         ;
;    |Register16:rrex_ir|                ; 0 (0)               ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_ir                                    ; Register16                 ; work         ;
;    |Register16:rrex_pcn|               ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:rrex_pcn                                   ; Register16                 ; work         ;
;    |Register16:wbdone_addr|            ; 0 (0)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:wbdone_addr                                ; Register16                 ; work         ;
;    |Register16:wbdone_ir|              ; 0 (0)               ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:wbdone_ir                                  ; Register16                 ; work         ;
;    |Register16:wbdone_val|             ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register16:wbdone_val                                 ; Register16                 ; work         ;
;    |Register1:Cflag|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register1:Cflag                                       ; Register1                  ; work         ;
;    |Register1:Zflag|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register1:Zflag                                       ; Register1                  ; work         ;
;    |Register8:rrt1|                    ; 0 (0)               ; 7 (7)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register8:rrt1                                        ; Register8                  ; work         ;
;    |Register_file:rf|                  ; 32 (32)             ; 128 (128)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|Register_file:rf                                      ; Register_file              ; work         ;
;    |adder16:alu1|                      ; 23 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1                                          ; adder16                    ; work         ;
;       |Full_Adder:\add:10:ax|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:10:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:10:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:11:ax|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:11:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:11:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:12:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:12:ax                    ; Full_Adder                 ; work         ;
;          |AND_2:a1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:12:ax|AND_2:a1           ; AND_2                      ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:12:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:13:ax|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:13:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:13:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:14:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:14:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:14:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:15:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:15:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:15:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:1:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:1:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:1:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:2:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:2:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:2:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:3:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:3:ax                     ; Full_Adder                 ; work         ;
;          |AND_2:a1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:3:ax|AND_2:a1            ; AND_2                      ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:3:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:4:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:4:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:4:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:5:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:5:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:5:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:6:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:6:ax                     ; Full_Adder                 ; work         ;
;          |AND_2:a1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:6:ax|AND_2:a1            ; AND_2                      ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:6:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:7:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:7:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:7:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:8:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:8:ax                     ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:8:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:9:ax|           ; 3 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:9:ax                     ; Full_Adder                 ; work         ;
;          |AND_2:a1|                    ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:9:ax|AND_2:a1            ; AND_2                      ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu1|Full_Adder:\add:9:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;    |adder16:alu3|                      ; 30 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3                                          ; adder16                    ; work         ;
;       |Full_Adder:\add:0:ax|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:0:ax                     ; Full_Adder                 ; work         ;
;          |HALF_ADDER:ha|               ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:0:ax|HALF_ADDER:ha       ; HALF_ADDER                 ; work         ;
;       |Full_Adder:\add:10:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:10:ax                    ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:10:ax|OR_2:o1            ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:10:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:11:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:11:ax                    ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:11:ax|OR_2:o1            ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:11:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:12:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:12:ax                    ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:12:ax|OR_2:o1            ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:12:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:13:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:13:ax                    ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:13:ax|OR_2:o1            ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:13:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:14:ax|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:14:ax                    ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:14:ax|OR_2:o1            ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:14:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:15:ax|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:15:ax                    ; Full_Adder                 ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:15:ax|XOR_2:x1           ; XOR_2                      ; work         ;
;       |Full_Adder:\add:1:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:1:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:1:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:1:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:2:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:2:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:2:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:2:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:3:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:3:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:3:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:3:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:4:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:4:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:4:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:4:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:5:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:5:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:5:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:5:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:6:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:6:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:6:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:6:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:7:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:7:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:7:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:7:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:8:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:8:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:8:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:8:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;       |Full_Adder:\add:9:ax|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:9:ax                     ; Full_Adder                 ; work         ;
;          |OR_2:o1|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:9:ax|OR_2:o1             ; OR_2                       ; work         ;
;          |XOR_2:x1|                    ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|adder16:alu3|Full_Adder:\add:9:ax|XOR_2:x1            ; XOR_2                      ; work         ;
;    |alu:alu2|                          ; 64 (27)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2                                              ; alu                        ; work         ;
;       |adder16Cin:c1|                  ; 37 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1                                ; adder16Cin                 ; work         ;
;          |Full_Adder:\add:0:ax|        ; 8 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:0:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:0:ax|OR_2:o1   ; OR_2                       ; work         ;
;          |Full_Adder:\add:10:ax|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:10:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:10:ax|OR_2:o1  ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:10:ax|XOR_2:x1 ; XOR_2                      ; work         ;
;          |Full_Adder:\add:11:ax|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:11:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:11:ax|OR_2:o1  ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:11:ax|XOR_2:x1 ; XOR_2                      ; work         ;
;          |Full_Adder:\add:12:ax|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:12:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:12:ax|OR_2:o1  ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:12:ax|XOR_2:x1 ; XOR_2                      ; work         ;
;          |Full_Adder:\add:13:ax|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:13:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:13:ax|OR_2:o1  ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:13:ax|XOR_2:x1 ; XOR_2                      ; work         ;
;          |Full_Adder:\add:14:ax|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:14:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:14:ax|OR_2:o1  ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:14:ax|XOR_2:x1 ; XOR_2                      ; work         ;
;          |Full_Adder:\add:15:ax|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:15:ax          ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:15:ax|OR_2:o1  ; OR_2                       ; work         ;
;          |Full_Adder:\add:1:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:1:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:1:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:1:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:2:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:2:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:2:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:2:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:3:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:3:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:3:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:3:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:4:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:4:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:4:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:4:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:5:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:5:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:5:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:5:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:6:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:6:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:6:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:6:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:7:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:7:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:7:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:7:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:8:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:8:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:8:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:8:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;          |Full_Adder:\add:9:ax|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:9:ax           ; Full_Adder                 ; work         ;
;             |OR_2:o1|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:9:ax|OR_2:o1   ; OR_2                       ; work         ;
;             |XOR_2:x1|                 ; 1 (1)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|alu:alu2|adder16Cin:c1|Full_Adder:\add:9:ax|XOR_2:x1  ; XOR_2                      ; work         ;
;    |bin_enc:rrbe|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|bin_enc:rrbe                                          ; bin_enc                    ; work         ;
;    |forwarding_logic:forwarding_block| ; 98 (98)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|forwarding_logic:forwarding_block                     ; forwarding_logic           ; work         ;
;    |fsm_ex:fsm_ex_ins|                 ; 24 (24)             ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_ex:fsm_ex_ins                                     ; fsm_ex                     ; work         ;
;    |fsm_id:fsm_id_ins|                 ; 10 (10)             ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_id:fsm_id_ins                                     ; fsm_id                     ; work         ;
;    |fsm_if:fsm_if_ins|                 ; 4 (4)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_if:fsm_if_ins                                     ; fsm_if                     ; work         ;
;    |fsm_mem:fsm_mem_ins|               ; 6 (6)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_mem:fsm_mem_ins                                   ; fsm_mem                    ; work         ;
;    |fsm_rr:fsm_rr_ins|                 ; 22 (22)             ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_rr:fsm_rr_ins                                     ; fsm_rr                     ; work         ;
;    |fsm_wb:fsm_wb_ins|                 ; 3 (3)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|fsm_wb:fsm_wb_ins                                     ; fsm_wb                     ; work         ;
;    |pri_enc:rrpe|                      ; 4 (4)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |IITB_proc|pri_enc:rrpe                                          ; pri_enc                    ; work         ;
+----------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------+
; State Machine - |IITB_proc|fsm_rr:fsm_rr_ins|fsm_state_symbol                         ;
+---------------------+---------------------+---------------------+---------------------+
; Name                ; fsm_state_symbol.S2 ; fsm_state_symbol.S0 ; fsm_state_symbol.S1 ;
+---------------------+---------------------+---------------------+---------------------+
; fsm_state_symbol.S1 ; 0                   ; 0                   ; 0                   ;
; fsm_state_symbol.S0 ; 0                   ; 1                   ; 1                   ;
; fsm_state_symbol.S2 ; 1                   ; 0                   ; 1                   ;
+---------------------+---------------------+---------------------+---------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------+
; State Machine - |IITB_proc|fsm_id:fsm_id_ins|fsm_state_symbol                         ;
+---------------------+---------------------+---------------------+---------------------+
; Name                ; fsm_state_symbol.S2 ; fsm_state_symbol.S0 ; fsm_state_symbol.S1 ;
+---------------------+---------------------+---------------------+---------------------+
; fsm_state_symbol.S1 ; 0                   ; 0                   ; 0                   ;
; fsm_state_symbol.S0 ; 0                   ; 1                   ; 1                   ;
; fsm_state_symbol.S2 ; 1                   ; 0                   ; 1                   ;
+---------------------+---------------------+---------------------+---------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------+
; State Machine - |IITB_proc|fsm_if:fsm_if_ins|fsm_state_symbol                               ;
+------------------------+---------------------+---------------------+------------------------+
; Name                   ; fsm_state_symbol.S0 ; fsm_state_symbol.S1 ; fsm_state_symbol.reset ;
+------------------------+---------------------+---------------------+------------------------+
; fsm_state_symbol.reset ; 0                   ; 0                   ; 0                      ;
; fsm_state_symbol.S1    ; 0                   ; 1                   ; 1                      ;
; fsm_state_symbol.S0    ; 1                   ; 0                   ; 1                      ;
+------------------------+---------------------+---------------------+------------------------+


+-----------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                ;
+------------------------------------------+----------------------------------------+
; Register name                            ; Reason for Removal                     ;
+------------------------------------------+----------------------------------------+
; Register8:rrt1|R[7]                      ; Stuck at GND due to stuck port data_in ;
; Register16:ifid_ir|R[13]                 ; Merged with Register16:ifid_ir|R[4]    ;
; Register16:idrr_ir|R[4]                  ; Merged with Register16:idrr_ir|R[13]   ;
; Register16:rrex_ir|R[13]                 ; Merged with Register16:rrex_ir|R[4]    ;
; Register16:exmem_ir|R[4]                 ; Merged with Register16:exmem_ir|R[13]  ;
; Register16:memwb_ir|R[13]                ; Merged with Register16:memwb_ir|R[4]   ;
; Register16:wbdone_ir|R[4]                ; Merged with Register16:wbdone_ir|R[13] ;
; fsm_if:fsm_if_ins|fsm_state_symbol.reset ; Lost fanout                            ;
; fsm_id:fsm_id_ins|fsm_state_symbol.S2    ; Lost fanout                            ;
; Total Number of Removed Registers = 9    ;                                        ;
+------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2762  ;
; Number of registers using Synchronous Clear  ; 13    ;
; Number of registers using Synchronous Load   ; 36    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2729  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------+
; Inverted Register Statistics                      ;
+-----------------------------------------+---------+
; Inverted Register                       ; Fan out ;
+-----------------------------------------+---------+
; Register_file:rf|RegisterF[3][14]       ; 2       ;
; Register_file:rf|RegisterF[3][13]       ; 2       ;
; Register_file:rf|RegisterF[3][12]       ; 2       ;
; Register_file:rf|RegisterF[3][11]       ; 2       ;
; Register_file:rf|RegisterF[3][10]       ; 2       ;
; Register_file:rf|RegisterF[3][9]        ; 2       ;
; Register_file:rf|RegisterF[3][8]        ; 2       ;
; Register_file:rf|RegisterF[3][7]        ; 2       ;
; Register_file:rf|RegisterF[3][6]        ; 2       ;
; Register_file:rf|RegisterF[3][5]        ; 2       ;
; Register_file:rf|RegisterF[3][4]        ; 2       ;
; Register_file:rf|RegisterF[3][3]        ; 2       ;
; Register_file:rf|RegisterF[3][2]        ; 2       ;
; Register_file:rf|RegisterF[5][2]        ; 2       ;
; Register_file:rf|RegisterF[6][2]        ; 2       ;
; Register_file:rf|RegisterF[4][2]        ; 2       ;
; Register_file:rf|RegisterF[2][1]        ; 2       ;
; Register_file:rf|RegisterF[3][1]        ; 2       ;
; Register_file:rf|RegisterF[6][1]        ; 2       ;
; Register_file:rf|RegisterF[1][0]        ; 2       ;
; Register_file:rf|RegisterF[3][0]        ; 2       ;
; Register_file:rf|RegisterF[5][0]        ; 2       ;
; Register_file:rf|RegisterF[3][15]       ; 2       ;
; Total number of inverted registers = 23 ;         ;
+-----------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------+
; 10:1               ; 3 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; Yes        ; |IITB_proc|Register16:rrex_d2|R[0]                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |IITB_proc|forwarding_logic:forwarding_block|fwd_mux1[1] ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |IITB_proc|forwarding_logic:forwarding_block|fwd_mux2[1] ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |IITB_proc|fsm_mem:fsm_mem_ins|wr_mem                    ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |IITB_proc|fsm_rr:fsm_rr_ins|idm42_var                   ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; No         ; |IITB_proc|fsm_ex:fsm_ex_ins|ex11                        ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |IITB_proc|fsm_mem:fsm_mem_ins|memwb0                    ;
; 9:1                ; 13 bits   ; 78 LEs        ; 78 LEs               ; 0 LEs                  ; No         ; |IITB_proc|Mux16_2_1:rrm3x|Mux1_2_1:\muxg:15:mx|y        ;
; 10:1               ; 16 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; No         ; |IITB_proc|Mux16_4_1:rrm2|Mux1_4_1:\muxg4:2:mx|y         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "Mux16_8_1:fwd_mux2_block" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; f    ; Input ; Info     ; Stuck at GND               ;
; g    ; Input ; Info     ; Stuck at GND               ;
; h    ; Input ; Info     ; Stuck at GND               ;
+------+-------+----------+----------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "Mux16_8_1:fwd_mux1_block" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; f    ; Input ; Info     ; Stuck at GND               ;
; g    ; Input ; Info     ; Stuck at GND               ;
; h    ; Input ; Info     ; Stuck at GND               ;
+------+-------+----------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Register16:wbdone_addr"                                                                           ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; reg_dataout[15..3] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "Mux16_2_1:mem_acess_m" ;
+------+-------+----------+-------------------------+
; Port ; Type  ; Severity ; Details                 ;
+------+-------+----------+-------------------------+
; a    ; Input ; Info     ; Stuck at GND            ;
+------+-------+----------+-------------------------+


+---------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:memm1" ;
+------+-------+----------+-------------------+
; Port ; Type  ; Severity ; Details           ;
+------+-------+----------+-------------------+
; d    ; Input ; Info     ; Stuck at GND      ;
+------+-------+----------+-------------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_8_1:exm7" ;
+------+-------+----------+------------------+
; Port ; Type  ; Severity ; Details          ;
+------+-------+----------+------------------+
; f    ; Input ; Info     ; Stuck at GND     ;
; g    ; Input ; Info     ; Stuck at GND     ;
; h    ; Input ; Info     ; Stuck at GND     ;
+------+-------+----------+------------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:exm6" ;
+------+-------+----------+------------------+
; Port ; Type  ; Severity ; Details          ;
+------+-------+----------+------------------+
; d    ; Input ; Info     ; Stuck at GND     ;
+------+-------+----------+------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "adder16:alu3"                                                                          ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; sum[16] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_2_1:exm4" ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; b[15..1] ; Input ; Info     ; Stuck at GND ;
; b[0]     ; Input ; Info     ; Stuck at VCC ;
+----------+-------+----------+--------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:exm2" ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; a[15..1] ; Input ; Info     ; Stuck at GND ;
; a[0]     ; Input ; Info     ; Stuck at VCC ;
; d        ; Input ; Info     ; Stuck at GND ;
+----------+-------+----------+--------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:exm1" ;
+------+-------+----------+------------------+
; Port ; Type  ; Severity ; Details          ;
+------+-------+----------+------------------+
; d    ; Input ; Info     ; Stuck at GND     ;
+------+-------+----------+------------------+


+---------------------------------------------+
; Port Connectivity Checks: "Register8:rrt1"  ;
+-----------+-------+----------+--------------+
; Port      ; Type  ; Severity ; Details      ;
+-----------+-------+----------+--------------+
; reg_wrbar ; Input ; Info     ; Stuck at GND ;
+-----------+-------+----------+--------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_8_1:rrm4" ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; a[15..3] ; Input ; Info     ; Stuck at GND ;
; b[15..3] ; Input ; Info     ; Stuck at GND ;
; c[15..3] ; Input ; Info     ; Stuck at GND ;
; e[15..3] ; Input ; Info     ; Stuck at GND ;
; f[15..3] ; Input ; Info     ; Stuck at GND ;
; g        ; Input ; Info     ; Stuck at GND ;
; h        ; Input ; Info     ; Stuck at GND ;
+----------+-------+----------+--------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_2_1:rrm3" ;
+----------+-------+----------+--------------+
; Port     ; Type  ; Severity ; Details      ;
+----------+-------+----------+--------------+
; b[15..3] ; Input ; Info     ; Stuck at GND ;
+----------+-------+----------+--------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:rrm2" ;
+------+-------+----------+------------------+
; Port ; Type  ; Severity ; Details          ;
+------+-------+----------+------------------+
; d    ; Input ; Info     ; Stuck at GND     ;
+------+-------+----------+------------------+


+--------------------------------------------+
; Port Connectivity Checks: "Mux16_4_1:idm1" ;
+---------+-------+----------+---------------+
; Port    ; Type  ; Severity ; Details       ;
+---------+-------+----------+---------------+
; b[6..0] ; Input ; Info     ; Stuck at GND  ;
; d       ; Input ; Info     ; Stuck at GND  ;
+---------+-------+----------+---------------+


+----------------------------------------------+
; Port Connectivity Checks: "MemCode:memc"     ;
+------------+-------+----------+--------------+
; Port       ; Type  ; Severity ; Details      ;
+------------+-------+----------+--------------+
; mem_datain ; Input ; Info     ; Stuck at GND ;
; mem_wrbar  ; Input ; Info     ; Stuck at VCC ;
+------------+-------+----------+--------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "adder16:alu1|Full_Adder:\add:0:ax" ;
+------+-------+----------+-------------------------------------+
; Port ; Type  ; Severity ; Details                             ;
+------+-------+----------+-------------------------------------+
; cin  ; Input ; Info     ; Stuck at GND                        ;
+------+-------+----------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "adder16:alu1"                                                                              ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; in_b[15..1] ; Input  ; Info     ; Stuck at GND                                                                        ;
; in_b[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sum[16]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 18                          ;
; cycloneiii_ff         ; 2762                        ;
;     ENA               ; 2693                        ;
;     ENA SCLR SLD      ; 13                          ;
;     ENA SLD           ; 23                          ;
;     plain             ; 33                          ;
; cycloneiii_lcell_comb ; 2686                        ;
;     normal            ; 2686                        ;
;         1 data inputs ; 41                          ;
;         2 data inputs ; 194                         ;
;         3 data inputs ; 210                         ;
;         4 data inputs ; 2241                        ;
;                       ;                             ;
; Max LUT depth         ; 33.00                       ;
; Average LUT depth     ; 21.66                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:07     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Apr 29 13:42:47 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off IITB_proc -c IITB_proc
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file registerread.vhdl
    Info (12022): Found design unit 1: RegisterRead-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/RegisterRead.vhdl Line: 19
    Info (12023): Found entity 1: RegisterRead File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/RegisterRead.vhdl Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file register16.vhdl
    Info (12022): Found design unit 1: Register16-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register16.vhdl Line: 19
    Info (12023): Found entity 1: Register16 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register16.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file register8.vhdl
    Info (12022): Found design unit 1: Register8-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register8.vhdl Line: 19
    Info (12023): Found entity 1: Register8 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register8.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file register1def1.vhdl
    Info (12022): Found design unit 1: Register1def1-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register1def1.vhdl Line: 19
    Info (12023): Found entity 1: Register1def1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register1def1.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file register1.vhdl
    Info (12022): Found design unit 1: Register1-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register1.vhdl Line: 19
    Info (12023): Found entity 1: Register1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register1.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file register_file.vhdl
    Info (12022): Found design unit 1: Register_file-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register_file.vhdl Line: 20
    Info (12023): Found entity 1: Register_file File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Register_file.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file pri_enc.vhdl
    Info (12022): Found design unit 1: pri_enc-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/pri_enc.vhdl Line: 14
    Info (12023): Found entity 1: pri_enc File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/pri_enc.vhdl Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file nandbit.vhdl
    Info (12022): Found design unit 1: nandbit-Struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/nandbit.vhdl Line: 10
    Info (12023): Found entity 1: nandbit File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/nandbit.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux16_8_1.vhdl
    Info (12022): Found design unit 1: Mux16_8_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_8_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux16_8_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_8_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux16_4_1.vhdl
    Info (12022): Found design unit 1: Mux16_4_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_4_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux16_4_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_4_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux16_2_1.vhdl
    Info (12022): Found design unit 1: Mux16_2_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_2_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux16_2_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_2_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux8_2_1.vhdl
    Info (12022): Found design unit 1: Mux8_2_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux8_2_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux8_2_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux8_2_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux3_4_1.vhdl
    Info (12022): Found design unit 1: Mux3_4_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux3_4_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux3_4_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux3_4_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux3_2_1.vhdl
    Info (12022): Found design unit 1: Mux3_2_1-behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux3_2_1.vhdl Line: 14
    Info (12023): Found entity 1: Mux3_2_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux3_2_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux1_8_1.vhdl
    Info (12022): Found design unit 1: Mux1_8_1-struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_8_1.vhdl Line: 11
    Info (12023): Found entity 1: Mux1_8_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_8_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux1_4_1.vhdl
    Info (12022): Found design unit 1: Mux1_4_1-struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_4_1.vhdl Line: 11
    Info (12023): Found entity 1: Mux1_4_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_4_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file mux1_2_1.vhdl
    Info (12022): Found design unit 1: Mux1_2_1-struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_2_1.vhdl Line: 11
    Info (12023): Found entity 1: Mux1_2_1 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux1_2_1.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file memory_asyncread_syncwrite.vhd
    Info (12022): Found design unit 1: Memory_asyncread_syncwrite-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Memory_asyncread_syncwrite.vhd Line: 18
    Info (12023): Found entity 1: Memory_asyncread_syncwrite File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Memory_asyncread_syncwrite.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file memcode.vhdl
    Info (12022): Found design unit 1: MemCode-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/MemCode.vhdl Line: 18
    Info (12023): Found entity 1: MemCode File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/MemCode.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file iitb_proc.vhdl
    Info (12022): Found design unit 1: IITB_proc-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 14
    Info (12023): Found entity 1: IITB_proc File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 9
Info (12021): Found 17 design units, including 8 entities, in source file gates.vhdl
    Info (12022): Found design unit 1: Gates File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 3
    Info (12022): Found design unit 2: INVERTER-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 45
    Info (12022): Found design unit 3: AND_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 57
    Info (12022): Found design unit 4: NAND_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 68
    Info (12022): Found design unit 5: OR_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 79
    Info (12022): Found design unit 6: NOR_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 90
    Info (12022): Found design unit 7: XOR_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 102
    Info (12022): Found design unit 8: XNOR_2-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 113
    Info (12022): Found design unit 9: HALF_ADDER-Equations File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 124
    Info (12023): Found entity 1: INVERTER File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 41
    Info (12023): Found entity 2: AND_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 53
    Info (12023): Found entity 3: NAND_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 64
    Info (12023): Found entity 4: OR_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 75
    Info (12023): Found entity 5: NOR_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 86
    Info (12023): Found entity 6: XOR_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 98
    Info (12023): Found entity 7: XNOR_2 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 109
    Info (12023): Found entity 8: HALF_ADDER File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Gates.vhdl Line: 120
Info (12021): Found 2 design units, including 1 entities, in source file fsm_wb.vhdl
    Info (12022): Found design unit 1: fsm_wb-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_wb.vhdl Line: 10
    Info (12023): Found entity 1: fsm_wb File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_wb.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file fsm_rr.vhdl
    Info (12022): Found design unit 1: fsm_rr-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_rr.vhdl Line: 12
    Info (12023): Found entity 1: fsm_rr File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_rr.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file fsm_mem.vhdl
    Info (12022): Found design unit 1: fsm_mem-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_mem.vhdl Line: 12
    Info (12023): Found entity 1: fsm_mem File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_mem.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file fsm_if.vhdl
    Info (12022): Found design unit 1: fsm_if-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_if.vhdl Line: 11
    Info (12023): Found entity 1: fsm_if File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_if.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file fsm_id.vhdl
    Info (12022): Found design unit 1: fsm_id-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_id.vhdl Line: 11
    Info (12023): Found entity 1: fsm_id File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_id.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file fsm_ex.vhdl
    Info (12022): Found design unit 1: fsm_ex-Behave File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_ex.vhdl Line: 10
    Info (12023): Found entity 1: fsm_ex File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/fsm_ex.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file forwarding_logic.vhdl
    Info (12022): Found design unit 1: forwarding_logic-struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/forwarding_logic.vhdl Line: 17
    Info (12023): Found entity 1: forwarding_logic File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/forwarding_logic.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file bin_enc.vhdl
    Info (12022): Found design unit 1: bin_enc-Form File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/bin_enc.vhdl Line: 14
    Info (12023): Found entity 1: bin_enc File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/bin_enc.vhdl Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file alu.vhdl
    Info (12022): Found design unit 1: alu-Struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/alu.vhdl Line: 14
    Info (12023): Found entity 1: alu File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/alu.vhdl Line: 6
Info (12021): Found 4 design units, including 2 entities, in source file adder16cin.vhdl
    Info (12022): Found design unit 1: Full_Adder-Struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 8
    Info (12022): Found design unit 2: adder16Cin-Struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 36
    Info (12023): Found entity 1: Full_Adder File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 5
    Info (12023): Found entity 2: adder16Cin File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 28
Info (12021): Found 2 design units, including 1 entities, in source file adder16.vhdl
    Info (12022): Found design unit 1: adder16-Struct File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16.vhdl Line: 35
    Info (12023): Found entity 1: adder16 File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16.vhdl Line: 28
Info (12127): Elaborating entity "IITB_proc" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at IITB_proc.vhdl(155): object "waste1" assigned a value but never read File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 155
Warning (10036): Verilog HDL or VHDL warning at IITB_proc.vhdl(169): object "waste2" assigned a value but never read File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 169
Warning (10036): Verilog HDL or VHDL warning at IITB_proc.vhdl(192): object "t3" assigned a value but never read File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 192
Info (12128): Elaborating entity "Register_file" for hierarchy "Register_file:rf" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 195
Info (12128): Elaborating entity "Mux16_2_1" for hierarchy "Mux16_2_1:ifm1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 200
Info (12128): Elaborating entity "Mux1_2_1" for hierarchy "Mux16_2_1:ifm1|Mux1_2_1:\muxg:15:mx" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_2_1.vhdl Line: 22
Info (12128): Elaborating entity "Register16" for hierarchy "Register16:pc" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 201
Info (12128): Elaborating entity "adder16" for hierarchy "adder16:alu1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 202
Info (12128): Elaborating entity "Full_Adder" for hierarchy "adder16:alu1|Full_Adder:\add:15:ax" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16.vhdl Line: 53
Info (12128): Elaborating entity "HALF_ADDER" for hierarchy "adder16:alu1|Full_Adder:\add:15:ax|HALF_ADDER:ha" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 12
Info (12128): Elaborating entity "AND_2" for hierarchy "adder16:alu1|Full_Adder:\add:15:ax|AND_2:a1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 16
Info (12128): Elaborating entity "OR_2" for hierarchy "adder16:alu1|Full_Adder:\add:15:ax|OR_2:o1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 17
Info (12128): Elaborating entity "XOR_2" for hierarchy "adder16:alu1|Full_Adder:\add:15:ax|XOR_2:x1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/adder16Cin.vhdl Line: 20
Info (12128): Elaborating entity "MemCode" for hierarchy "MemCode:memc" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 203
Info (12128): Elaborating entity "fsm_if" for hierarchy "fsm_if:fsm_if_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 211
Info (12128): Elaborating entity "Mux16_4_1" for hierarchy "Mux16_4_1:idm1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 219
Info (12128): Elaborating entity "Mux1_4_1" for hierarchy "Mux16_4_1:idm1|Mux1_4_1:\muxg4:15:mx" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_4_1.vhdl Line: 22
Info (12128): Elaborating entity "fsm_id" for hierarchy "fsm_id:fsm_id_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 229
Info (12128): Elaborating entity "pri_enc" for hierarchy "pri_enc:pe1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 231
Info (12128): Elaborating entity "Mux16_8_1" for hierarchy "Mux16_8_1:rrm4" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 254
Info (12128): Elaborating entity "Mux1_8_1" for hierarchy "Mux16_8_1:rrm4|Mux1_8_1:\muxg4:15:mx" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Mux16_8_1.vhdl Line: 22
Info (12128): Elaborating entity "Mux3_2_1" for hierarchy "Mux3_2_1:rrm5" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 261
Info (12128): Elaborating entity "Mux8_2_1" for hierarchy "Mux8_2_1:rrm6" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 262
Info (12128): Elaborating entity "Register8" for hierarchy "Register8:rrt1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 263
Info (12128): Elaborating entity "bin_enc" for hierarchy "bin_enc:rrbe" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 266
Info (12128): Elaborating entity "fsm_rr" for hierarchy "fsm_rr:fsm_rr_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 274
Info (12128): Elaborating entity "alu" for hierarchy "alu:alu2" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 288
Info (12128): Elaborating entity "adder16Cin" for hierarchy "alu:alu2|adder16Cin:c1" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/alu.vhdl Line: 47
Info (12128): Elaborating entity "nandbit" for hierarchy "alu:alu2|nandbit:c2" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/alu.vhdl Line: 48
Info (12128): Elaborating entity "Register1" for hierarchy "Register1:Zflag" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 290
Info (12128): Elaborating entity "fsm_ex" for hierarchy "fsm_ex:fsm_ex_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 310
Info (12128): Elaborating entity "Memory_asyncread_syncwrite" for hierarchy "Memory_asyncread_syncwrite:memd" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 321
Info (12128): Elaborating entity "fsm_mem" for hierarchy "fsm_mem:fsm_mem_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 328
Info (12128): Elaborating entity "fsm_wb" for hierarchy "fsm_wb:fsm_wb_ins" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 332
Info (12128): Elaborating entity "forwarding_logic" for hierarchy "forwarding_logic:forwarding_block" File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/IITB_proc.vhdl Line: 358
Warning (113028): 115 out of 256 addresses are uninitialized. The Quartus Prime software will initialize them to "0". There are 1 warnings found, and 1 warnings are reported. File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/db/IITB_proc.ram0_Memory_asyncread_syncwrite_347a8b0d.hdl.mif Line: 1
    Warning (113027): Addresses ranging from 141 to 255 are not initialized File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/db/IITB_proc.ram0_Memory_asyncread_syncwrite_347a8b0d.hdl.mif Line: 1
Warning (113028): 115 out of 256 addresses are uninitialized. The Quartus Prime software will initialize them to "0". There are 1 warnings found, and 1 warnings are reported. File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/db/IITB_proc.ram0_MemCode_e101eef4.hdl.mif Line: 1
    Warning (113027): Addresses ranging from 141 to 255 are not initialized File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/db/IITB_proc.ram0_MemCode_e101eef4.hdl.mif Line: 1
Info (276014): Found 2 instances of uninferred RAM logic
    Info (276013): RAM logic "Memory_asyncread_syncwrite:memd|Memory" is uninferred because MIF is not supported for the selected family File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/Memory_asyncread_syncwrite.vhd Line: 20
    Info (276013): RAM logic "MemCode:memc|Memory" is uninferred because MIF is not supported for the selected family File: C:/SEM4/Comp_Arch/Six-Stage-Pipelined-Processor-master/Six-Stage-Pipelined-Processor-master/project1/MemCode.vhdl Line: 20
Info (286030): Timing-Driven Synthesis is running
Info (17049): 2 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 5291 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 16 output pins
    Info (21061): Implemented 5273 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4883 megabytes
    Info: Processing ended: Sat Apr 29 13:43:06 2023
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:17


