---
title: 5.3 数据通路的功能和基本结构
---

数据通路：数据在功能部件之间传送的路径

组成数据通路的元件主要分为组合逻辑元件盒时序逻辑元件两类

:::tip
组合逻辑元件不含储存信号的记忆单元，也不受时钟信号的控制，如加法器、ALU、译码器、多路选择器等

时序逻辑元件包含存储信号的记忆单元，必须要在时钟节拍下工作，如通用寄存器组、PC、各种寄存器等
:::

## 1. 单总线结构

![单总线结构](image-4.png =400x)

内部总线是指同一部件，如CPU内部链接各寄存器与运算部件之间的总线

系统总线：同一台计算机系统的各部件，如CPU、内存、通道和各类IO接口之间互相连接的总线

采用总线式结构时，每个时刻只有一个器件发出信息；有一个或多个器件接受信息

:::danger
大题高频考点
:::

### 1.1 寄存器之间数据传送

把PC内容送至MAR，实现传送操作的流程及控制信号为：

:::danger
==需要标明哪一条控制信号有效==

重要的是描述清楚数据流向

:::

>Bus指总线

(PC)→Bus  # PCout有效，PC内容送总线

Bus→MAR # MARin有效，总线内容送MAR

### 1.2 主存与CPU之间的数据传送

(PC)→Bus→MAR # PCout和MARin有效，现行指令地址→MAR

1→R # CU发读命令(通过控制总线发出，图中未画出)

MEM(MAR)→MDR # MDRin有效

### 1.3 执行算术或逻辑运算

比如加法指令，微操作序列及控制信号为：

(Y:暂存寄存器)

Ad(IR)→Bus→MAR MDRout和MARin有效

1→R # CU发读命令

MEM(MAR)→数据线→MDR # MARin有效

MDR→Bus→Y # MDRout和Yin有效，操作数→Y

(ACC)+(Y)→Z # ACCout和ALUin有效，CU向ALU发送加命令

Z→ACC # Zout和ACCin有效，结果→ACC


## 2. 专用通路结构

和单总线结构没有太大的区别

![示例](image-5.png =400x)

### 2.1 取指周期

(PC)→MAR #C0有效

(MAR)→主存 # C1有效

1→R #控制单元向主存发送读命令

M(MAR)→MDR # C2有效

(MDR)→IR # C3有效

(PC)+1→PC

Op(IR)→CU #C4有效 (C4可能没有)






























