Fitter report for TestIOP16B
Sat Apr 16 11:07:07 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. |TestIOP16B|ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_bjt3:auto_generated|ALTSYNCRAM
 25. |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|altsyncram_mc13:altsyncram1|ALTSYNCRAM
 26. |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|altsyncram_v423:altsyncram1|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Apr 16 11:07:07 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; TestIOP16B                                  ;
; Top-level Entity Name              ; TestIOP16B                                  ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL006YU256C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,336 / 6,272 ( 53 % )                      ;
;     Total combinational functions  ; 2,942 / 6,272 ( 47 % )                      ;
;     Dedicated logic registers      ; 1,342 / 6,272 ( 21 % )                      ;
; Total registers                    ; 1342                                        ;
; Total pins                         ; 91 / 177 ( 51 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 80,144 / 276,480 ( 29 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL006YU256C8G                       ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.7%      ;
;     Processor 3            ;   5.7%      ;
;     Processor 4            ;   5.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4596 ) ; 0.00 % ( 0 / 4596 )        ; 0.00 % ( 0 / 4596 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4596 ) ; 0.00 % ( 0 / 4596 )        ; 0.00 % ( 0 / 4596 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3270 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 352 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 964 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/output_files/TestIOP16B.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,336 / 6,272 ( 53 % )     ;
;     -- Combinational with no register       ; 1994                       ;
;     -- Register only                        ; 394                        ;
;     -- Combinational with a register        ; 948                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1468                       ;
;     -- 3 input functions                    ; 738                        ;
;     -- <=2 input functions                  ; 736                        ;
;     -- Register only                        ; 394                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2438                       ;
;     -- arithmetic mode                      ; 504                        ;
;                                             ;                            ;
; Total registers*                            ; 1,342 / 7,106 ( 19 % )     ;
;     -- Dedicated logic registers            ; 1,342 / 6,272 ( 21 % )     ;
;     -- I/O registers                        ; 0 / 834 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 256 / 392 ( 65 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 91 / 177 ( 51 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 12 / 30 ( 40 % )           ;
; Total block memory bits                     ; 80,144 / 276,480 ( 29 % )  ;
; Total block memory implementation bits      ; 110,592 / 276,480 ( 40 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global signals                              ; 10                         ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6.2% / 5.8% / 6.7%         ;
; Peak interconnect usage (total/H/V)         ; 12.6% / 11.9% / 13.4%      ;
; Maximum fan-out                             ; 846                        ;
; Highest non-global fan-out                  ; 159                        ;
; Total fan-out                               ; 14395                      ;
; Average fan-out                             ; 3.02                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ; Low                            ;
;                                             ;                      ;                    ;                                ;                                ;
; Total logic elements                        ; 2441 / 6272 ( 39 % ) ; 232 / 6272 ( 4 % ) ; 663 / 6272 ( 11 % )            ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1788                 ; 96                 ; 110                            ; 0                              ;
;     -- Register only                        ; 91                   ; 16                 ; 287                            ; 0                              ;
;     -- Combinational with a register        ; 562                  ; 120                ; 266                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;                                ;
;     -- 4 input functions                    ; 1257                 ; 88                 ; 123                            ; 0                              ;
;     -- 3 input functions                    ; 518                  ; 81                 ; 139                            ; 0                              ;
;     -- <=2 input functions                  ; 575                  ; 47                 ; 114                            ; 0                              ;
;     -- Register only                        ; 91                   ; 16                 ; 287                            ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;                                ;
;     -- normal mode                          ; 1935                 ; 207                ; 296                            ; 0                              ;
;     -- arithmetic mode                      ; 415                  ; 9                  ; 80                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total registers                             ; 653                  ; 136                ; 553                            ; 0                              ;
;     -- Dedicated logic registers            ; 653 / 6272 ( 10 % )  ; 136 / 6272 ( 2 % ) ; 553 / 6272 ( 9 % )             ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Total LABs:  partially or completely used   ; 187 / 392 ( 48 % )   ; 20 / 392 ( 5 % )   ; 56 / 392 ( 14 % )              ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ; 0                              ;
; I/O pins                                    ; 91                   ; 0                  ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 43280                ; 0                  ; 36864                          ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                  ; 36864                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 8 / 30 ( 26 % )      ; 0 / 30 ( 0 % )     ; 4 / 30 ( 13 % )                ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                    ;                                ;                                ;
; Connections                                 ;                      ;                    ;                                ;                                ;
;     -- Input Connections                    ; 235                  ; 203                ; 778                            ; 0                              ;
;     -- Registered Input Connections         ; 115                  ; 146                ; 593                            ; 0                              ;
;     -- Output Connections                   ; 899                  ; 283                ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 16                   ; 283                ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;                                ;
;     -- Total Connections                    ; 10940                ; 1457               ; 3111                           ; 5                              ;
;     -- Registered Connections               ; 3572                 ; 1014               ; 1525                           ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; External Connections                        ;                      ;                    ;                                ;                                ;
;     -- Top                                  ; 208                  ; 322                ; 604                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 322                  ; 20                 ; 144                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 604                  ; 144                ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;                                ;
;     -- Input Ports                          ; 62                   ; 111                ; 142                            ; 0                              ;
;     -- Output Ports                         ; 78                   ; 128                ; 52                             ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                  ; 0                              ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 17                             ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 81                 ; 38                             ; 0                              ;
;                                             ;                      ;                    ;                                ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 2                  ; 53                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 32                 ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 71                 ; 40                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 76                 ; 54                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 65                 ; 40                             ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; cts1          ; D11   ; 7        ; 32           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_clk         ; E1    ; 1        ; 0            ; 11           ; 7            ; 846                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_key1        ; F3    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; i_n_reset     ; J6    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rxd1          ; D12   ; 7        ; 30           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdMISO        ; C15   ; 6        ; 34           ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[0]  ; K5    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[10] ; L1    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[11] ; L2    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[12] ; K1    ; 2        ; 0            ; 8            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[13] ; K2    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[14] ; J1    ; 2        ; 0            ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[15] ; J2    ; 2        ; 0            ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[1]  ; L3    ; 2        ; 0            ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[2]  ; L4    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[3]  ; K6    ; 2        ; 0            ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[4]  ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[5]  ; M6    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[6]  ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[7]  ; N5    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[8]  ; N2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sdRamData[9]  ; N1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; serSelect     ; L7    ; 3        ; 11           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; hSync           ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sRamCS        ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sRamOE        ; A3    ; 8        ; 3            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sRamWE        ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sdRamCas      ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sdRamCe       ; P8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sdRamRas      ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; n_sdRamWe       ; P6    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_UsrLed        ; L9    ; 4        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rts1            ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdCS            ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdMOSI          ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[0]    ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[10]   ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[11]   ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[12]   ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[13]   ; N8    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[14]   ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[1]    ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[2]    ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[3]    ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[4]    ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[5]    ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[6]    ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[7]    ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[8]    ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamAddr[9]    ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamClk        ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdRamClkEn      ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdSCLK          ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[0]  ; B4    ; 8        ; 5            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[10] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[11] ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[12] ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[13] ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[14] ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[15] ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[16] ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[17] ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[18] ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[19] ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[1]  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[2]  ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[3]  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[4]  ; D1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[5]  ; C2    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[6]  ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[7]  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[8]  ; A4    ; 8        ; 5            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sramAddress[9]  ; A6    ; 8        ; 9            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd1            ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vSync           ; C14   ; 7        ; 32           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoB0         ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoB1         ; A14   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoG0         ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoG1         ; A13   ; 7        ; 30           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoR0         ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; videoR1         ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; ps2Clk      ; G1    ; 1        ; 0            ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ps2Data     ; G2    ; 1        ; 0            ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[0] ; D4    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[1] ; C6    ; 8        ; 9            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[2] ; B5    ; 8        ; 5            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[3] ; B6    ; 8        ; 9            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[4] ; A5    ; 8        ; 7            ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[5] ; D6    ; 8        ; 3            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[6] ; E6    ; 8        ; 7            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; sramData[7] ; A2    ; 8        ; 5            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; sramAddress[15]         ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; n_sRamWE                ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; sramData[6]             ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; sramData[4]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 15 ( 93 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 19 ( 79 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 26 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 27 ( 4 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 7        ; 17 / 26 ( 65 % ) ; 3.3V          ; --           ;
; 8        ; 21 / 25 ( 84 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; sramData[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; n_sRamOE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; sramAddress[8]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; sramData[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 188        ; 8        ; sramAddress[9]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; sramAddress[10]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; sramAddress[13]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 7        ; sramAddress[14]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; txd1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; videoR1                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; videoG1                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 155        ; 7        ; videoB1                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 167        ; 7        ; sdMOSI                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; sramAddress[3]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; sramAddress[1]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 8        ; sramAddress[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; sramData[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 189        ; 8        ; sramData[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; n_sRamWE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; sramAddress[17]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; sramAddress[16]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 169        ; 7        ; rts1                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; videoR0                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 154        ; 7        ; videoG0                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 156        ; 7        ; videoB0                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; sdCS                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; sramAddress[5]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; sramAddress[7]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; sramData[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; sramAddress[11]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; sramAddress[12]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; vSync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 147        ; 6        ; sdMISO                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C16      ; 146        ; 6        ; sdSCLK                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; sramAddress[4]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; sramAddress[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; sramData[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; sramData[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; sramAddress[19]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; sramAddress[18]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; cts1                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; rxd1                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; hSync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; i_clk                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; n_sRamCS                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; sramData[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; sramAddress[15]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; i_key1                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; sramAddress[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; ps2Clk                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G2       ; 13         ; 1        ; ps2Data                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; sdRamData[14]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 27         ; 2        ; sdRamData[15]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; i_n_reset                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; sdRamData[12]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; sdRamData[13]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; sdRamData[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; sdRamData[3]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; sdRamData[10]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; sdRamData[11]                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; sdRamData[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; sdRamData[2]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; serSelect                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; sdRamAddr[14]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; o_UsrLed                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; sdRamData[5]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 59         ; 3        ; n_sdRamCas                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; n_sdRamRas                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; sdRamData[9]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; sdRamData[8]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; sdRamData[4]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; sdRamData[7]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; sdRamAddr[13]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; sdRamClk                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; sdRamData[6]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; n_sdRamWe                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; n_sdRamCe                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; sdRamClkEn                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; sdRamAddr[11]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; sdRamAddr[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; sdRamAddr[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; sdRamAddr[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; sdRamAddr[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; sdRamAddr[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; sdRamAddr[12]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; sdRamAddr[9]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; sdRamAddr[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; sdRamAddr[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; sdRamAddr[10]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; sdRamAddr[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; sdRamAddr[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+-----------------+-----------------------------+
; Pin Name        ; Reason                      ;
+-----------------+-----------------------------+
; txd1            ; Missing drive strength      ;
; rts1            ; Missing drive strength      ;
; videoR0         ; Missing drive strength      ;
; videoG0         ; Missing drive strength      ;
; videoB0         ; Missing drive strength      ;
; videoR1         ; Missing drive strength      ;
; videoG1         ; Missing drive strength      ;
; videoB1         ; Missing drive strength      ;
; hSync           ; Missing drive strength      ;
; vSync           ; Missing drive strength      ;
; sramAddress[0]  ; Missing drive strength      ;
; sramAddress[1]  ; Missing drive strength      ;
; sramAddress[2]  ; Missing drive strength      ;
; sramAddress[3]  ; Missing drive strength      ;
; sramAddress[4]  ; Missing drive strength      ;
; sramAddress[5]  ; Missing drive strength      ;
; sramAddress[6]  ; Missing drive strength      ;
; sramAddress[7]  ; Missing drive strength      ;
; sramAddress[8]  ; Missing drive strength      ;
; sramAddress[9]  ; Missing drive strength      ;
; sramAddress[10] ; Missing drive strength      ;
; sramAddress[11] ; Missing drive strength      ;
; sramAddress[12] ; Missing drive strength      ;
; sramAddress[13] ; Missing drive strength      ;
; sramAddress[14] ; Missing drive strength      ;
; sramAddress[15] ; Missing drive strength      ;
; sramAddress[16] ; Missing drive strength      ;
; sramAddress[17] ; Missing drive strength      ;
; sramAddress[18] ; Missing drive strength      ;
; sramAddress[19] ; Missing drive strength      ;
; n_sRamWE        ; Missing drive strength      ;
; n_sRamCS        ; Missing drive strength      ;
; n_sRamOE        ; Missing drive strength      ;
; n_sdRamCas      ; Missing drive strength      ;
; n_sdRamRas      ; Missing drive strength      ;
; n_sdRamWe       ; Missing drive strength      ;
; n_sdRamCe       ; Missing drive strength      ;
; sdRamClk        ; Missing drive strength      ;
; sdRamClkEn      ; Missing drive strength      ;
; sdRamAddr[0]    ; Missing drive strength      ;
; sdRamAddr[1]    ; Missing drive strength      ;
; sdRamAddr[2]    ; Missing drive strength      ;
; sdRamAddr[3]    ; Missing drive strength      ;
; sdRamAddr[4]    ; Missing drive strength      ;
; sdRamAddr[5]    ; Missing drive strength      ;
; sdRamAddr[6]    ; Missing drive strength      ;
; sdRamAddr[7]    ; Missing drive strength      ;
; sdRamAddr[8]    ; Missing drive strength      ;
; sdRamAddr[9]    ; Missing drive strength      ;
; sdRamAddr[10]   ; Missing drive strength      ;
; sdRamAddr[11]   ; Missing drive strength      ;
; sdRamAddr[12]   ; Missing drive strength      ;
; sdRamAddr[13]   ; Missing drive strength      ;
; sdRamAddr[14]   ; Missing drive strength      ;
; sdCS            ; Missing drive strength      ;
; sdMOSI          ; Missing drive strength      ;
; sdSCLK          ; Missing drive strength      ;
; o_UsrLed        ; Missing drive strength      ;
; sramData[0]     ; Missing drive strength      ;
; sramData[1]     ; Missing drive strength      ;
; sramData[2]     ; Missing drive strength      ;
; sramData[3]     ; Missing drive strength      ;
; sramData[4]     ; Missing drive strength      ;
; sramData[5]     ; Missing drive strength      ;
; sramData[6]     ; Missing drive strength      ;
; sramData[7]     ; Missing drive strength      ;
; ps2Clk          ; Missing drive strength      ;
; ps2Data         ; Missing drive strength      ;
; serSelect       ; Missing location assignment ;
+-----------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |TestIOP16B                                                                                                                             ; 3336 (19)   ; 1342 (1)                  ; 0 (0)         ; 80144       ; 12   ; 0            ; 0       ; 0         ; 91   ; 0            ; 1994 (17)    ; 394 (0)           ; 948 (2)          ; |TestIOP16B                                                                                                                                                                                                                                                                                                                                            ; TestIOP16B                        ; work         ;
;    |ANSIDisplayVGA:VDU|                                                                                                                 ; 915 (779)   ; 203 (203)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 712 (576)    ; 4 (4)             ; 199 (199)        ; |TestIOP16B|ANSIDisplayVGA:VDU                                                                                                                                                                                                                                                                                                                         ; ANSIDisplayVGA                    ; work         ;
;       |CGABoldRom:\GEN_EXT_CHARS:fontRom|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom                                                                                                                                                                                                                                                                                       ; CGABoldRom                        ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;             |altsyncram_bjt3:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_bjt3:auto_generated                                                                                                                                                                                                                        ; altsyncram_bjt3                   ; work         ;
;       |DisplayRam2K:\GEN_2KRAM:dispCharRam|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam                                                                                                                                                                                                                                                                                     ; DisplayRam2K                      ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;             |altsyncram_edr3:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_edr3:auto_generated                                                                                                                                                                                                                      ; altsyncram_edr3                   ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                         ; lpm_divide                        ; work         ;
;          |lpm_divide_bcm:auto_generated|                                                                                                ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod0|lpm_divide_bcm:auto_generated                                                                                                                                                                                                                                                                           ; lpm_divide_bcm                    ; work         ;
;             |sign_div_unsign_7nh:divider|                                                                                               ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod0|lpm_divide_bcm:auto_generated|sign_div_unsign_7nh:divider                                                                                                                                                                                                                                               ; sign_div_unsign_7nh               ; work         ;
;                |alt_u_div_r9f:divider|                                                                                                  ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod0|lpm_divide_bcm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_r9f:divider                                                                                                                                                                                                                         ; alt_u_div_r9f                     ; work         ;
;       |lpm_divide:Mod1|                                                                                                                 ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                         ; lpm_divide                        ; work         ;
;          |lpm_divide_bcm:auto_generated|                                                                                                ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod1|lpm_divide_bcm:auto_generated                                                                                                                                                                                                                                                                           ; lpm_divide_bcm                    ; work         ;
;             |sign_div_unsign_7nh:divider|                                                                                               ; 68 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod1|lpm_divide_bcm:auto_generated|sign_div_unsign_7nh:divider                                                                                                                                                                                                                                               ; sign_div_unsign_7nh               ; work         ;
;                |alt_u_div_r9f:divider|                                                                                                  ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ANSIDisplayVGA:VDU|lpm_divide:Mod1|lpm_divide_bcm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_r9f:divider                                                                                                                                                                                                                         ; alt_u_div_r9f                     ; work         ;
;    |BaudRate6850:BAUDRATEGEN|                                                                                                           ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |TestIOP16B|BaudRate6850:BAUDRATEGEN                                                                                                                                                                                                                                                                                                                   ; BaudRate6850                      ; work         ;
;    |ConstantsUnit:CONST_UNIT|                                                                                                           ; 73 (1)      ; 46 (1)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 6 (0)             ; 40 (1)           ; |TestIOP16B|ConstantsUnit:CONST_UNIT                                                                                                                                                                                                                                                                                                                   ; ConstantsUnit                     ; work         ;
;       |ConstantsROM_256B:CONST_ROM|                                                                                                     ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 6 (0)             ; 31 (0)           ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM                                                                                                                                                                                                                                                                                       ; ConstantsROM_256B                 ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 6 (0)             ; 31 (0)           ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;             |altsyncram_dn14:auto_generated|                                                                                            ; 63 (0)      ; 37 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 6 (0)             ; 31 (0)           ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated                                                                                                                                                                                                                        ; altsyncram_dn14                   ; work         ;
;                |altsyncram_v423:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|altsyncram_v423:altsyncram1                                                                                                                                                                                            ; altsyncram_v423                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 63 (41)     ; 37 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 6 (6)             ; 31 (22)          ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                              ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                           ; sld_rom_sr                        ; work         ;
;       |counterLdInc:CONSTROM|                                                                                                           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TestIOP16B|ConstantsUnit:CONST_UNIT|counterLdInc:CONSTROM                                                                                                                                                                                                                                                                                             ; counterLdInc                      ; work         ;
;    |Debouncer:debounceReset|                                                                                                            ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 3 (3)             ; 22 (22)          ; |TestIOP16B|Debouncer:debounceReset                                                                                                                                                                                                                                                                                                                    ; Debouncer                         ; work         ;
;    |TimerUnit:TIMER|                                                                                                                    ; 85 (85)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 4 (4)             ; 45 (45)          ; |TestIOP16B|TimerUnit:TIMER                                                                                                                                                                                                                                                                                                                            ; TimerUnit                         ; work         ;
;    |Wrap_Keyboard:KEYBOARD|                                                                                                             ; 717 (11)    ; 95 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 622 (2)      ; 18 (0)            ; 77 (9)           ; |TestIOP16B|Wrap_Keyboard:KEYBOARD                                                                                                                                                                                                                                                                                                                     ; Wrap_Keyboard                     ; work         ;
;       |ps2_keyboard_to_ascii:ps2Keyboard|                                                                                               ; 706 (618)   ; 86 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 620 (590)    ; 18 (0)            ; 68 (35)          ; |TestIOP16B|Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard                                                                                                                                                                                                                                                                                   ; ps2_keyboard_to_ascii             ; work         ;
;          |ps2_keyboard:ps2_keyboard_0|                                                                                                  ; 88 (41)     ; 58 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (7)       ; 18 (13)           ; 40 (21)          ; |TestIOP16B|Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0                                                                                                                                                                                                                                                       ; ps2_keyboard                      ; work         ;
;             |debounce:debounce_ps2_clk|                                                                                                 ; 23 (23)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 10 (10)          ; |TestIOP16B|Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk                                                                                                                                                                                                                             ; debounce                          ; work         ;
;             |debounce:debounce_ps2_data|                                                                                                ; 24 (24)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 3 (3)             ; 9 (9)            ; |TestIOP16B|Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_data                                                                                                                                                                                                                            ; debounce                          ; work         ;
;    |bufferedUART:UART|                                                                                                                  ; 177 (177)   ; 94 (94)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 19 (19)           ; 75 (75)          ; |TestIOP16B|bufferedUART:UART                                                                                                                                                                                                                                                                                                                          ; bufferedUART                      ; work         ;
;       |altsyncram:rxBuffer_rtl_0|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|bufferedUART:UART|altsyncram:rxBuffer_rtl_0                                                                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;          |altsyncram_sbe1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_sbe1                   ; work         ;
;    |cpu_001:IOP16|                                                                                                                      ; 422 (102)   ; 127 (0)                   ; 0 (0)         ; 8336        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (95)     ; 37 (0)            ; 101 (9)          ; |TestIOP16B|cpu_001:IOP16                                                                                                                                                                                                                                                                                                                              ; cpu_001                           ; work         ;
;       |ALU_Unit:ALU_Unit|                                                                                                               ; 79 (79)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 2 (2)            ; |TestIOP16B|cpu_001:IOP16|ALU_Unit:ALU_Unit                                                                                                                                                                                                                                                                                                            ; ALU_Unit                          ; work         ;
;       |GreyCode:GreyCodeCounter|                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TestIOP16B|cpu_001:IOP16|GreyCode:GreyCodeCounter                                                                                                                                                                                                                                                                                                     ; GreyCode                          ; work         ;
;       |IOP_ROM:\GEN_512W_INST_ROM:IopRom|                                                                                               ; 76 (0)      ; 47 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 7 (0)             ; 40 (0)           ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom                                                                                                                                                                                                                                                                                            ; IOP_ROM                           ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 76 (0)      ; 47 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 7 (0)             ; 40 (0)           ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;             |altsyncram_mt04:auto_generated|                                                                                            ; 76 (0)      ; 47 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 7 (0)             ; 40 (0)           ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated                                                                                                                                                                                                                             ; altsyncram_mt04                   ; work         ;
;                |altsyncram_mc13:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|altsyncram_mc13:altsyncram1                                                                                                                                                                                                 ; altsyncram_mc13                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 76 (60)     ; 47 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (21)      ; 7 (7)             ; 40 (32)          ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                   ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|                                                               ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr                                                                                                                                             ; sld_rom_sr                        ; work         ;
;       |ProgramCounter:progCtr|                                                                                                          ; 28 (28)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 9 (9)            ; |TestIOP16B|cpu_001:IOP16|ProgramCounter:progCtr                                                                                                                                                                                                                                                                                                       ; ProgramCounter                    ; work         ;
;       |RegisterFile:RegFile|                                                                                                            ; 91 (91)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 29 (29)           ; 35 (35)          ; |TestIOP16B|cpu_001:IOP16|RegisterFile:RegFile                                                                                                                                                                                                                                                                                                         ; RegisterFile                      ; work         ;
;       |Shifter:Shifter|                                                                                                                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |TestIOP16B|cpu_001:IOP16|Shifter:Shifter                                                                                                                                                                                                                                                                                                              ; Shifter                           ; work         ;
;       |lifo:\GEN_STACK_DEEPER:lifo|                                                                                                     ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; |TestIOP16B|cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo                                                                                                                                                                                                                                                                                                  ; lifo                              ; work         ;
;          |altsyncram:r_mem_rtl_0|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|altsyncram:r_mem_rtl_0                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;             |altsyncram_1pj1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|altsyncram:r_mem_rtl_0|altsyncram_1pj1:auto_generated                                                                                                                                                                                                                                            ; altsyncram_1pj1                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 232 (1)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (1)       ; 16 (0)            ; 120 (0)          ; |TestIOP16B|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 231 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 16 (0)            ; 120 (0)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 231 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 16 (0)            ; 120 (0)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 231 (8)     ; 136 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (1)       ; 16 (3)            ; 120 (0)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 227 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 13 (0)            ; 120 (0)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 227 (179)   ; 129 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (75)      ; 13 (11)           ; 120 (94)         ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 26 (26)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |TestIOP16B|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 663 (39)    ; 553 (37)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (2)      ; 287 (37)          ; 266 (0)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 624 (0)     ; 516 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 250 (0)           ; 266 (0)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 624 (255)   ; 516 (224)                 ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (32)     ; 250 (167)         ; 266 (57)         ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (0)           ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_6vf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated                                                                                                                   ; decode_6vf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_isc:auto_generated|                                                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_isc:auto_generated                                                                                                                              ; mux_isc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_ea24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ea24:auto_generated                                                                                                                                                 ; altsyncram_ea24                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 91 (91)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 10 (10)           ; 49 (49)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 21 (1)      ; 21 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 4 (1)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 2 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 121 (10)    ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (10)      ; 3 (0)             ; 99 (0)           ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_ghi:auto_generated|                                                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ghi:auto_generated                                                             ; cntr_ghi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_19j:auto_generated|                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_19j:auto_generated                                                                                      ; cntr_19j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_5gi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_5gi:auto_generated                                                                            ; cntr_5gi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_r2j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_r2j:auto_generated                                                                               ; cntr_r2j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 21 (21)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 38 (38)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 35 (35)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |TestIOP16B|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; txd1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rts1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; serSelect       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; videoR0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; videoG0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; videoB0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; videoR1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; videoG1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; videoB1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hSync           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vSync           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramAddress[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sRamWE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sRamCS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sRamOE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sdRamCas      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sdRamRas      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sdRamWe       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; n_sdRamCe       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamClk        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamClkEn      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamAddr[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[11]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[12]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[13]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[14]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdRamData[15]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdCS            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdMOSI          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdMISO          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sdSCLK          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_UsrLed        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sramData[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sramData[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ps2Clk          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ps2Data         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cts1            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_key1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rxd1            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_n_reset       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; serSelect                                                                                                      ;                   ;         ;
; sdRamData[0]                                                                                                   ;                   ;         ;
; sdRamData[1]                                                                                                   ;                   ;         ;
; sdRamData[2]                                                                                                   ;                   ;         ;
; sdRamData[3]                                                                                                   ;                   ;         ;
; sdRamData[4]                                                                                                   ;                   ;         ;
; sdRamData[5]                                                                                                   ;                   ;         ;
; sdRamData[6]                                                                                                   ;                   ;         ;
; sdRamData[7]                                                                                                   ;                   ;         ;
; sdRamData[8]                                                                                                   ;                   ;         ;
; sdRamData[9]                                                                                                   ;                   ;         ;
; sdRamData[10]                                                                                                  ;                   ;         ;
; sdRamData[11]                                                                                                  ;                   ;         ;
; sdRamData[12]                                                                                                  ;                   ;         ;
; sdRamData[13]                                                                                                  ;                   ;         ;
; sdRamData[14]                                                                                                  ;                   ;         ;
; sdRamData[15]                                                                                                  ;                   ;         ;
; sdMISO                                                                                                         ;                   ;         ;
; sramData[0]                                                                                                    ;                   ;         ;
; sramData[1]                                                                                                    ;                   ;         ;
; sramData[2]                                                                                                    ;                   ;         ;
; sramData[3]                                                                                                    ;                   ;         ;
; sramData[4]                                                                                                    ;                   ;         ;
; sramData[5]                                                                                                    ;                   ;         ;
; sramData[6]                                                                                                    ;                   ;         ;
; sramData[7]                                                                                                    ;                   ;         ;
; ps2Clk                                                                                                         ;                   ;         ;
;      - Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|sync_ffs[0]~feeder ; 1                 ; 6       ;
; ps2Data                                                                                                        ;                   ;         ;
;      - Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|sync_ffs[1]        ; 1                 ; 6       ;
; cts1                                                                                                           ;                   ;         ;
;      - bufferedUART:UART|dataOut[3]                                                                            ; 1                 ; 6       ;
;      - bufferedUART:UART|txd~1                                                                                 ; 1                 ; 6       ;
;      - bufferedUART:UART|txByteSent~0                                                                          ; 1                 ; 6       ;
; i_clk                                                                                                          ;                   ;         ;
; i_key1                                                                                                         ;                   ;         ;
;      - cpu_001:IOP16|w_regFIn[0]~8                                                                             ; 0                 ; 6       ;
; rxd1                                                                                                           ;                   ;         ;
;      - bufferedUART:UART|rxdFiltered~0                                                                         ; 0                 ; 6       ;
;      - bufferedUART:UART|rxFilter~8                                                                            ; 0                 ; 6       ;
;      - bufferedUART:UART|process_2~0                                                                           ; 0                 ; 6       ;
; i_n_reset                                                                                                      ;                   ;         ;
;      - Debouncer:debounceReset|w_dly1~0                                                                        ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ANSIDisplayVGA:VDU|Equal8~1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X23_Y17_N8  ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|LessThan0~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y19_N26 ; 28      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|LessThan33~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y16_N30 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|LessThan3~1                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y16_N8  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|LessThan9~6                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X14_Y5_N6   ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|Selector46~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|attInverse~5                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y17_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|charHoriz[4]~11                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y19_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|charHoriz~10                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y19_N22 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|charVert[4]~10                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y16_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|cursorHorizRestore[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y21_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|cursorHoriz[2]~32                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y21_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|cursorVertRestore[4]~10                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y21_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|dispByteLatch[5]~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|dispCharWRData[7]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|dispWR                                                                                                                                                                                                                                                                                                                                   ; FF_X21_Y20_N3      ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|display_store~19                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y17_N12 ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|escState.none~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y16_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|param1[6]~13                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y17_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|param2[6]~8                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y17_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|param3[6]~9                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X25_Y17_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|param4[6]~7                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y17_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|pixelCount[2]~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y18_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|savedCursorVert[4]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y16_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|screen_render~13                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y16_N28 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|startAddr[6]~9                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y20_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ANSIDisplayVGA:VDU|videoB0~3                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y18_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; BaudRate6850:BAUDRATEGEN|o_serialEn                                                                                                                                                                                                                                                                                                                         ; FF_X22_Y7_N25      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                ; LCCOMB_X14_Y16_N8  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                   ; LCCOMB_X12_Y16_N8  ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                   ; LCCOMB_X14_Y16_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                                                                                                                                                                   ; LCCOMB_X14_Y16_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                                                                                                                                                        ; LCCOMB_X14_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~1                                                                                                                                                                                         ; LCCOMB_X16_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~3                                                                                                                                               ; LCCOMB_X13_Y15_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~10                                                                                                                                         ; LCCOMB_X13_Y15_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19                                                                                                                                         ; LCCOMB_X12_Y15_N12 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ConstantsUnit:CONST_UNIT|counterLdInc:CONSTROM|Pre_Q[6]~10                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y16_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Debouncer:debounceReset|o_PinOut                                                                                                                                                                                                                                                                                                                            ; FF_X19_Y7_N9       ; 52      ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Debouncer:debounceReset|o_PinOut                                                                                                                                                                                                                                                                                                                            ; FF_X19_Y7_N9       ; 33      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Debouncer:debounceReset|w_pulse50ms                                                                                                                                                                                                                                                                                                                         ; FF_X21_Y6_N29      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|Equal6~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X25_Y16_N10 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|SecTick                                                                                                                                                                                                                                                                                                                                     ; FF_X26_Y15_N1      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|clockRunning                                                                                                                                                                                                                                                                                                                                ; FF_X24_Y14_N17     ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|countValue[7]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|prescalerUSec[0]~8                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y16_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|w_countSecs[0]~13                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|w_countmSecs[0]~15                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y16_N6  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|w_countmSecs[9]~14                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y15_N4  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|w_countuSecs[0]~15                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y16_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TimerUnit:TIMER|w_countuSecs[9]~14                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y14_N30 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; W_VDURd                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y12_N30 ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; W_VDUWr                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y13_N14 ; 11      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ascii_code[0]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y8_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[5]~14                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y10_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result                                                                                                                                                                                                                                       ; FF_X28_Y12_N25     ; 11      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result                                                                                                                                                                                                                                       ; FF_X28_Y12_N25     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|process_2~2                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y10_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|state.translate                                                                                                                                                                                                                                                                                    ; FF_X29_Y8_N3       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Wrap_Keyboard:KEYBOARD|q_kbReadData[0]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y12_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 463     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|LessThan4~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y15_N20 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|func_reset                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y11_N25     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|func_reset                                                                                                                                                                                                                                                                                                                                ; FF_X21_Y11_N25     ; 40      ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; bufferedUART:UART|rxBitCount[0]~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y8_N30  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxBuffer~23                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxBuffer~24                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y15_N2  ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxClockCount[0]~15                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X22_Y8_N14  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxCurrentByteBuffer[0]~4                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y11_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxFilter~8                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X26_Y23_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxInPointer[0]~15                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|rxState.idle~4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y8_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|txBuffer[0]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y12_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|txClockCount[0]~8                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|txState.stopBit~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bufferedUART:UART|txd~4                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y12_N26 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                     ; LCCOMB_X14_Y18_N8  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                        ; LCCOMB_X11_Y20_N18 ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                        ; LCCOMB_X14_Y18_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                        ; LCCOMB_X14_Y18_N2  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~12                                                                                                                                                                                             ; LCCOMB_X14_Y18_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]~1                                                                                                                                                                                             ; LCCOMB_X13_Y20_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                 ; LCCOMB_X13_Y17_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[1]~4                                                                                                                                            ; LCCOMB_X13_Y17_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|ProgramCounter:progCtr|w_progCtr[8]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y17_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|RegisterFile~2                                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg1[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg2[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y13_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg3[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg4[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg5[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg6[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y12_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|RegisterFile:RegFile|reg7[0]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|o_data[0]~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y17_N8  ; 1       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_mem~19                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y14_N8  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_wr_index[3]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y17_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cpu_001:IOP16|w_romData[0]                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y14_N22 ; 44      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; i_clk                                                                                                                                                                                                                                                                                                                                                       ; PIN_E1             ; 846     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X12_Y20_N1      ; 75      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X11_Y18_N26 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X11_Y18_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X11_Y18_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X12_Y18_N25     ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                            ; LCCOMB_X12_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X12_Y18_N7      ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                              ; FF_X11_Y19_N17     ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~14                           ; LCCOMB_X12_Y17_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                              ; FF_X11_Y19_N15     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~23                           ; LCCOMB_X12_Y17_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                              ; FF_X11_Y17_N11     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                              ; FF_X10_Y17_N27     ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~6                              ; LCCOMB_X11_Y17_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~14              ; LCCOMB_X11_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~19              ; LCCOMB_X10_Y18_N28 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~12                                ; LCCOMB_X12_Y17_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X11_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~12                    ; LCCOMB_X11_Y17_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~22                    ; LCCOMB_X11_Y17_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19      ; LCCOMB_X9_Y20_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12 ; LCCOMB_X10_Y20_N28 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X9_Y20_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X12_Y20_N19     ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X12_Y20_N11     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X12_Y20_N31     ; 61      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X11_Y16_N1      ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X11_Y16_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X12_Y20_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X12_Y20_N15     ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X11_Y18_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X10_Y15_N2  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_6vf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X10_Y15_N0  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X7_Y17_N23      ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X7_Y18_N8   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X6_Y18_N26  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X6_Y18_N28  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X8_Y17_N11      ; 157     ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                                                                                              ; LCCOMB_X5_Y18_N10  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X7_Y18_N26  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X7_Y18_N16  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X11_Y12_N20 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X11_Y15_N4  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_ghi:auto_generated|counter_reg_bit[5]~0                                                         ; LCCOMB_X13_Y14_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_5gi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X11_Y12_N16 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_r2j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X11_Y15_N2  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X13_Y14_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X14_Y21_N14 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X14_Y21_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X14_Y21_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X6_Y20_N26  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]~34                                                                                                                                                                                                                          ; LCCOMB_X5_Y18_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X5_Y18_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X6_Y18_N8   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; w_ldConAdr                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y16_N22 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; w_rdUart                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y12_N26 ; 16      ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; w_wrUart                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X22_Y13_N20 ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Debouncer:debounceReset|o_PinOut                                                                                      ; FF_X19_Y7_N9       ; 52      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; W_VDURd                                                                                                               ; LCCOMB_X23_Y12_N30 ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; W_VDUWr                                                                                                               ; LCCOMB_X22_Y13_N14 ; 11      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result ; FF_X28_Y12_N25     ; 11      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y12_N0     ; 463     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; bufferedUART:UART|func_reset                                                                                          ; FF_X21_Y11_N25     ; 40      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; i_clk                                                                                                                 ; PIN_E1             ; 846     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X8_Y17_N11      ; 157     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; w_rdUart                                                                                                              ; LCCOMB_X23_Y12_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; w_wrUart                                                                                                              ; LCCOMB_X22_Y13_N20 ; 12      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                    ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_bjt3:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; ../../IOP_Peripherals/ANSIDisplay/CGAFontBold.HEX      ; M9K_X27_Y19_N0, M9K_X27_Y18_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ANSIDisplayVGA:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_edr3:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                                                   ; M9K_X27_Y16_N0, M9K_X27_Y17_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|altsyncram_v423:altsyncram1|ALTSYNCRAM                                            ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; ../../IOP16_Code/IOP16_Menu/IOP16_Menu_CONST_const.mif ; M9K_X15_Y16_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                   ; M9K_X15_Y15_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|altsyncram_mc13:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; ../../IOP16_Code/IOP16_Menu/IOP16_Menu_ROM.mif         ; M9K_X15_Y18_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|altsyncram:r_mem_rtl_0|altsyncram_1pj1:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 192   ; 16                          ; 9                           ; 16                          ; 9                           ; 144                 ; 1    ; None                                                   ; M9K_X15_Y17_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ea24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 36864 ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                                                   ; M9K_X15_Y12_N0, M9K_X15_Y10_N0, M9K_X15_Y11_N0, M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TestIOP16B|ANSIDisplayVGA:VDU|CGABoldRom:\GEN_EXT_CHARS:fontRom|altsyncram:altsyncram_component|altsyncram_bjt3:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(01111110) (176) (126) (7E)    ;(10000001) (201) (129) (81)   ;(10100101) (245) (165) (A5)   ;(10000001) (201) (129) (81)   ;(10111101) (275) (189) (BD)   ;(10011001) (231) (153) (99)   ;(10000001) (201) (129) (81)   ;(01111110) (176) (126) (7E)   ;
;16;(01111110) (176) (126) (7E)    ;(11111111) (377) (255) (FF)   ;(11011011) (333) (219) (DB)   ;(11111111) (377) (255) (FF)   ;(11000011) (303) (195) (C3)   ;(11100111) (347) (231) (E7)   ;(11111111) (377) (255) (FF)   ;(01111110) (176) (126) (7E)   ;
;24;(01101100) (154) (108) (6C)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(01111100) (174) (124) (7C)   ;(00111000) (70) (56) (38)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;32;(00010000) (20) (16) (10)    ;(00111000) (70) (56) (38)   ;(01111100) (174) (124) (7C)   ;(11111110) (376) (254) (FE)   ;(01111100) (174) (124) (7C)   ;(00111000) (70) (56) (38)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;40;(00111000) (70) (56) (38)    ;(01111100) (174) (124) (7C)   ;(00111000) (70) (56) (38)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11010110) (326) (214) (D6)   ;(00010000) (20) (16) (10)   ;(00111000) (70) (56) (38)   ;
;48;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(00111000) (70) (56) (38)   ;(01111100) (174) (124) (7C)   ;(11111110) (376) (254) (FE)   ;(01111100) (174) (124) (7C)   ;(00010000) (20) (16) (10)   ;(00111000) (70) (56) (38)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00111100) (74) (60) (3C)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11100111) (347) (231) (E7)   ;(11000011) (303) (195) (C3)   ;(11000011) (303) (195) (C3)   ;(11100111) (347) (231) (E7)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;72;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;80;(11111111) (377) (255) (FF)    ;(11000011) (303) (195) (C3)   ;(10011001) (231) (153) (99)   ;(10111101) (275) (189) (BD)   ;(10111101) (275) (189) (BD)   ;(10011001) (231) (153) (99)   ;(11000011) (303) (195) (C3)   ;(11111111) (377) (255) (FF)   ;
;88;(00001111) (17) (15) (0F)    ;(00000111) (7) (7) (07)   ;(00001111) (17) (15) (0F)   ;(01111101) (175) (125) (7D)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;
;96;(00111100) (74) (60) (3C)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;
;104;(00111111) (77) (63) (3F)    ;(00110011) (63) (51) (33)   ;(00111111) (77) (63) (3F)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01110000) (160) (112) (70)   ;(11110000) (360) (240) (F0)   ;(11100000) (340) (224) (E0)   ;
;112;(01111111) (177) (127) (7F)    ;(01100011) (143) (99) (63)   ;(01111111) (177) (127) (7F)   ;(01100011) (143) (99) (63)   ;(01100011) (143) (99) (63)   ;(01100111) (147) (103) (67)   ;(11100110) (346) (230) (E6)   ;(11000000) (300) (192) (C0)   ;
;120;(00011000) (30) (24) (18)    ;(11011011) (333) (219) (DB)   ;(00111100) (74) (60) (3C)   ;(11100111) (347) (231) (E7)   ;(11100111) (347) (231) (E7)   ;(00111100) (74) (60) (3C)   ;(11011011) (333) (219) (DB)   ;(00011000) (30) (24) (18)   ;
;128;(10000000) (200) (128) (80)    ;(11100000) (340) (224) (E0)   ;(11111000) (370) (248) (F8)   ;(11111110) (376) (254) (FE)   ;(11111000) (370) (248) (F8)   ;(11100000) (340) (224) (E0)   ;(10000000) (200) (128) (80)   ;(00000000) (0) (0) (00)   ;
;136;(00000010) (2) (2) (02)    ;(00001110) (16) (14) (0E)   ;(00111110) (76) (62) (3E)   ;(11111110) (376) (254) (FE)   ;(00111110) (76) (62) (3E)   ;(00001110) (16) (14) (0E)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;
;144;(00011000) (30) (24) (18)    ;(00111100) (74) (60) (3C)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;
;152;(01100110) (146) (102) (66)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;
;160;(01111111) (177) (127) (7F)    ;(11011011) (333) (219) (DB)   ;(11011011) (333) (219) (DB)   ;(01111011) (173) (123) (7B)   ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00000000) (0) (0) (00)   ;
;168;(00111110) (76) (62) (3E)    ;(01100011) (143) (99) (63)   ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(01111110) (176) (126) (7E)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;184;(00011000) (30) (24) (18)    ;(00111100) (74) (60) (3C)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;
;192;(00011000) (30) (24) (18)    ;(00111100) (74) (60) (3C)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;200;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(11111110) (376) (254) (FE)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(11111110) (376) (254) (FE)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00100100) (44) (36) (24)   ;(01100110) (146) (102) (66)   ;(11111111) (377) (255) (FF)   ;(01100110) (146) (102) (66)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00011000) (30) (24) (18)   ;(00111100) (74) (60) (3C)   ;(01111110) (176) (126) (7E)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(01111110) (176) (126) (7E)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00110000) (60) (48) (30)    ;(01111000) (170) (120) (78)   ;(01111000) (170) (120) (78)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;272;(01101100) (154) (108) (6C)    ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(01101100) (154) (108) (6C)    ;(01101100) (154) (108) (6C)   ;(11111110) (376) (254) (FE)   ;(01101100) (154) (108) (6C)   ;(11111110) (376) (254) (FE)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;
;288;(00110000) (60) (48) (30)    ;(01111100) (174) (124) (7C)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(11111000) (370) (248) (F8)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(11000110) (306) (198) (C6)   ;(11001100) (314) (204) (CC)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100110) (146) (102) (66)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;304;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(01110110) (166) (118) (76)   ;(11011100) (334) (220) (DC)   ;(11001100) (314) (204) (CC)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;
;312;(01100000) (140) (96) (60)    ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00011000) (30) (24) (18)    ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;328;(01100000) (140) (96) (60)    ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(11111111) (377) (255) (FF)   ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(11111100) (374) (252) (FC)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;376;(00000110) (6) (6) (06)    ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(10000000) (200) (128) (80)   ;(00000000) (0) (0) (00)   ;
;384;(01111100) (174) (124) (7C)    ;(11000110) (306) (198) (C6)   ;(11001110) (316) (206) (CE)   ;(11011110) (336) (222) (DE)   ;(11110110) (366) (246) (F6)   ;(11100110) (346) (230) (E6)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;
;392;(00110000) (60) (48) (30)    ;(01110000) (160) (112) (70)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;400;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(00001100) (14) (12) (0C)   ;(00111000) (70) (56) (38)   ;(01100000) (140) (96) (60)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;408;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(00001100) (14) (12) (0C)   ;(00111000) (70) (56) (38)   ;(00001100) (14) (12) (0C)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;416;(00011100) (34) (28) (1C)    ;(00111100) (74) (60) (3C)   ;(01101100) (154) (108) (6C)   ;(11001100) (314) (204) (CC)   ;(11111110) (376) (254) (FE)   ;(00001100) (14) (12) (0C)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;
;424;(11111100) (374) (252) (FC)    ;(11000000) (300) (192) (C0)   ;(11111000) (370) (248) (F8)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;432;(00111000) (70) (56) (38)    ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(11111000) (370) (248) (F8)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;440;(11111100) (374) (252) (FC)    ;(11001100) (314) (204) (CC)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;448;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;456;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111100) (174) (124) (7C)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;
;480;(00011000) (30) (24) (18)    ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(01100000) (140) (96) (60)    ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;
;504;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(00001100) (14) (12) (0C)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;512;(01111100) (174) (124) (7C)    ;(11000110) (306) (198) (C6)   ;(11011110) (336) (222) (DE)   ;(11011110) (336) (222) (DE)   ;(11011110) (336) (222) (DE)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;520;(00110000) (60) (48) (30)    ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;528;(11111100) (374) (252) (FC)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01111100) (174) (124) (7C)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;536;(00111100) (74) (60) (3C)    ;(01100110) (146) (102) (66)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;544;(11111000) (370) (248) (F8)    ;(01101100) (154) (108) (6C)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01101100) (154) (108) (6C)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;
;552;(11111110) (376) (254) (FE)    ;(01100010) (142) (98) (62)   ;(01101000) (150) (104) (68)   ;(01111000) (170) (120) (78)   ;(01101000) (150) (104) (68)   ;(01100010) (142) (98) (62)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;560;(11111110) (376) (254) (FE)    ;(01100010) (142) (98) (62)   ;(01101000) (150) (104) (68)   ;(01111000) (170) (120) (78)   ;(01101000) (150) (104) (68)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;(00000000) (0) (0) (00)   ;
;568;(00111100) (74) (60) (3C)    ;(01100110) (146) (102) (66)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11001110) (316) (206) (CE)   ;(01100110) (146) (102) (66)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;
;576;(11001100) (314) (204) (CC)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;584;(01111000) (170) (120) (78)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;592;(00011110) (36) (30) (1E)    ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;600;(11100110) (346) (230) (E6)    ;(01100110) (146) (102) (66)   ;(01101100) (154) (108) (6C)   ;(01111000) (170) (120) (78)   ;(01101100) (154) (108) (6C)   ;(01100110) (146) (102) (66)   ;(11100110) (346) (230) (E6)   ;(00000000) (0) (0) (00)   ;
;608;(11110000) (360) (240) (F0)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100010) (142) (98) (62)   ;(01100110) (146) (102) (66)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;616;(11000110) (306) (198) (C6)    ;(11101110) (356) (238) (EE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11010110) (326) (214) (D6)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;624;(11000110) (306) (198) (C6)    ;(11100110) (346) (230) (E6)   ;(11110110) (366) (246) (F6)   ;(11011110) (336) (222) (DE)   ;(11001110) (316) (206) (CE)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;632;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;640;(11111100) (374) (252) (FC)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01111100) (174) (124) (7C)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;(00000000) (0) (0) (00)   ;
;648;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11011100) (334) (220) (DC)   ;(01111000) (170) (120) (78)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;656;(11111100) (374) (252) (FC)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01111100) (174) (124) (7C)   ;(01101100) (154) (108) (6C)   ;(01100110) (146) (102) (66)   ;(11100110) (346) (230) (E6)   ;(00000000) (0) (0) (00)   ;
;664;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;672;(11111100) (374) (252) (FC)    ;(10110100) (264) (180) (B4)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;680;(11001100) (314) (204) (CC)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;688;(11001100) (314) (204) (CC)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;696;(11000110) (306) (198) (C6)    ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(11010110) (326) (214) (D6)   ;(11111110) (376) (254) (FE)   ;(11101110) (356) (238) (EE)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;704;(11000110) (306) (198) (C6)    ;(11000110) (306) (198) (C6)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;712;(11001100) (314) (204) (CC)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;720;(11111110) (376) (254) (FE)    ;(11000110) (306) (198) (C6)   ;(10001100) (214) (140) (8C)   ;(00011000) (30) (24) (18)   ;(00110010) (62) (50) (32)   ;(01100110) (146) (102) (66)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;728;(01111000) (170) (120) (78)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;736;(11000000) (300) (192) (C0)    ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(00000110) (6) (6) (06)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;
;744;(01111000) (170) (120) (78)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;752;(00010000) (20) (16) (10)    ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;
;768;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;
;784;(11100000) (340) (224) (E0)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01111100) (174) (124) (7C)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(11011100) (334) (220) (DC)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11000000) (300) (192) (C0)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;800;(00011100) (34) (28) (1C)    ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;816;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111100) (174) (124) (7C)   ;(00001100) (14) (12) (0C)   ;(11111000) (370) (248) (F8)   ;
;832;(11100000) (340) (224) (E0)    ;(01100000) (140) (96) (60)   ;(01101100) (154) (108) (6C)   ;(01110110) (166) (118) (76)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(11100110) (346) (230) (E6)   ;(00000000) (0) (0) (00)   ;
;840;(00110000) (60) (48) (30)    ;(00000000) (0) (0) (00)   ;(01110000) (160) (112) (70)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;848;(00001100) (14) (12) (0C)    ;(00000000) (0) (0) (00)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;
;856;(11100000) (340) (224) (E0)    ;(01100000) (140) (96) (60)   ;(01100110) (146) (102) (66)   ;(01101100) (154) (108) (6C)   ;(01111000) (170) (120) (78)   ;(01101100) (154) (108) (6C)   ;(11100110) (346) (230) (E6)   ;(00000000) (0) (0) (00)   ;
;864;(01110000) (160) (112) (70)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11010110) (326) (214) (D6)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111000) (370) (248) (F8)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11011100) (334) (220) (DC)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01111100) (174) (124) (7C)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111100) (174) (124) (7C)   ;(00001100) (14) (12) (0C)   ;(00011110) (36) (30) (1E)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11011100) (334) (220) (DC)   ;(01110110) (166) (118) (76)   ;(01100110) (146) (102) (66)   ;(01100000) (140) (96) (60)   ;(11110000) (360) (240) (F0)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;
;928;(00010000) (20) (16) (10)    ;(00110000) (60) (48) (30)   ;(01111100) (174) (124) (7C)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110100) (64) (52) (34)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11000110) (306) (198) (C6)   ;(11010110) (326) (214) (D6)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11000110) (306) (198) (C6)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111100) (174) (124) (7C)   ;(00001100) (14) (12) (0C)   ;(11111000) (370) (248) (F8)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(10011000) (230) (152) (98)   ;(00110000) (60) (48) (30)   ;(01100100) (144) (100) (64)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;984;(00011100) (34) (28) (1C)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(11100000) (340) (224) (E0)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;
;992;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1000;(11100000) (340) (224) (E0)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00011100) (34) (28) (1C)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(11100000) (340) (224) (E0)   ;(00000000) (0) (0) (00)   ;
;1008;(01110110) (166) (118) (76)    ;(11011100) (334) (220) (DC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00010000) (20) (16) (10)   ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;
;1024;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(11000000) (300) (192) (C0)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(01111000) (170) (120) (78)   ;
;1032;(00000000) (0) (0) (00)    ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1040;(00011100) (34) (28) (1C)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1048;(01111110) (176) (126) (7E)    ;(11000011) (303) (195) (C3)   ;(00111100) (74) (60) (3C)   ;(00000110) (6) (6) (06)   ;(00111110) (76) (62) (3E)   ;(01100110) (146) (102) (66)   ;(00111111) (77) (63) (3F)   ;(00000000) (0) (0) (00)   ;
;1056;(11001100) (314) (204) (CC)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1064;(11100000) (340) (224) (E0)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1072;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1080;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(00111000) (70) (56) (38)   ;
;1088;(01111110) (176) (126) (7E)    ;(11000011) (303) (195) (C3)   ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(01111110) (176) (126) (7E)   ;(01100000) (140) (96) (60)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;1096;(11001100) (314) (204) (CC)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1104;(11100000) (340) (224) (E0)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11000000) (300) (192) (C0)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1112;(11001100) (314) (204) (CC)    ;(00000000) (0) (0) (00)   ;(01110000) (160) (112) (70)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1120;(01111100) (174) (124) (7C)    ;(11000110) (306) (198) (C6)   ;(00111000) (70) (56) (38)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;
;1128;(11100000) (340) (224) (E0)    ;(00000000) (0) (0) (00)   ;(01110000) (160) (112) (70)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1136;(11000110) (306) (198) (C6)    ;(00111000) (70) (56) (38)   ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(11111110) (376) (254) (FE)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;
;1144;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;1152;(00011100) (34) (28) (1C)    ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(01100000) (140) (96) (60)   ;(01111000) (170) (120) (78)   ;(01100000) (140) (96) (60)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111111) (177) (127) (7F)   ;(00001100) (14) (12) (0C)   ;(01111111) (177) (127) (7F)   ;(11001100) (314) (204) (CC)   ;(01111111) (177) (127) (7F)   ;(00000000) (0) (0) (00)   ;
;1168;(00111110) (76) (62) (3E)    ;(01101100) (154) (108) (6C)   ;(11001100) (314) (204) (CC)   ;(11111110) (376) (254) (FE)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001110) (316) (206) (CE)   ;(00000000) (0) (0) (00)   ;
;1176;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1184;(00000000) (0) (0) (00)    ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1192;(00000000) (0) (0) (00)    ;(11100000) (340) (224) (E0)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1200;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1208;(00000000) (0) (0) (00)    ;(11100000) (340) (224) (E0)   ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1216;(00000000) (0) (0) (00)    ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111100) (174) (124) (7C)   ;(00001100) (14) (12) (0C)   ;(11111000) (370) (248) (F8)   ;
;1224;(11000011) (303) (195) (C3)    ;(00011000) (30) (24) (18)   ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1232;(11001100) (314) (204) (CC)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1240;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1248;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(01100100) (144) (100) (64)   ;(11110000) (360) (240) (F0)   ;(01100000) (140) (96) (60)   ;(11100110) (346) (230) (E6)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1256;(11001100) (314) (204) (CC)    ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(11111100) (374) (252) (FC)   ;(00110000) (60) (48) (30)   ;(11111100) (374) (252) (FC)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;
;1264;(11111000) (370) (248) (F8)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11111010) (372) (250) (FA)   ;(11000110) (306) (198) (C6)   ;(11001111) (317) (207) (CF)   ;(11000110) (306) (198) (C6)   ;(11000111) (307) (199) (C7)   ;
;1272;(00001110) (16) (14) (0E)    ;(00011011) (33) (27) (1B)   ;(00011000) (30) (24) (18)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11011000) (330) (216) (D8)   ;(01110000) (160) (112) (70)   ;
;1280;(00011100) (34) (28) (1C)    ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001100) (14) (12) (0C)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1288;(00111000) (70) (56) (38)    ;(00000000) (0) (0) (00)   ;(01110000) (160) (112) (70)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1296;(00000000) (0) (0) (00)    ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1304;(00000000) (0) (0) (00)    ;(00011100) (34) (28) (1C)   ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;
;1312;(00000000) (0) (0) (00)    ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;(11111000) (370) (248) (F8)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;1320;(11111100) (374) (252) (FC)    ;(00000000) (0) (0) (00)   ;(11001100) (314) (204) (CC)   ;(11101100) (354) (236) (EC)   ;(11111100) (374) (252) (FC)   ;(11011100) (334) (220) (DC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;1328;(00111100) (74) (60) (3C)    ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1336;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1344;(00110000) (60) (48) (30)    ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1368;(11000011) (303) (195) (C3)    ;(11000110) (306) (198) (C6)   ;(11001100) (314) (204) (CC)   ;(11011110) (336) (222) (DE)   ;(00110011) (63) (51) (33)   ;(01100110) (146) (102) (66)   ;(11001100) (314) (204) (CC)   ;(00001111) (17) (15) (0F)   ;
;1376;(11000011) (303) (195) (C3)    ;(11000110) (306) (198) (C6)   ;(11001100) (314) (204) (CC)   ;(11011011) (333) (219) (DB)   ;(00110111) (67) (55) (37)   ;(01101111) (157) (111) (6F)   ;(11001111) (317) (207) (CF)   ;(00000011) (3) (3) (03)   ;
;1384;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1392;(00000000) (0) (0) (00)    ;(00110011) (63) (51) (33)   ;(01100110) (146) (102) (66)   ;(11001100) (314) (204) (CC)   ;(01100110) (146) (102) (66)   ;(00110011) (63) (51) (33)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1400;(00000000) (0) (0) (00)    ;(11001100) (314) (204) (CC)   ;(01100110) (146) (102) (66)   ;(00110011) (63) (51) (33)   ;(01100110) (146) (102) (66)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1408;(00100010) (42) (34) (22)    ;(10001000) (210) (136) (88)   ;(00100010) (42) (34) (22)   ;(10001000) (210) (136) (88)   ;(00100010) (42) (34) (22)   ;(10001000) (210) (136) (88)   ;(00100010) (42) (34) (22)   ;(10001000) (210) (136) (88)   ;
;1416;(01010101) (125) (85) (55)    ;(10101010) (252) (170) (AA)   ;(01010101) (125) (85) (55)   ;(10101010) (252) (170) (AA)   ;(01010101) (125) (85) (55)   ;(10101010) (252) (170) (AA)   ;(01010101) (125) (85) (55)   ;(10101010) (252) (170) (AA)   ;
;1424;(11011011) (333) (219) (DB)    ;(01110111) (167) (119) (77)   ;(11011011) (333) (219) (DB)   ;(11101110) (356) (238) (EE)   ;(11011011) (333) (219) (DB)   ;(01110111) (167) (119) (77)   ;(11011011) (333) (219) (DB)   ;(11101110) (356) (238) (EE)   ;
;1432;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1440;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1448;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1456;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(11110110) (366) (246) (F6)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1480;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(11110110) (366) (246) (F6)   ;(00000110) (6) (6) (06)   ;(11110110) (366) (246) (F6)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1488;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111110) (376) (254) (FE)   ;(00000110) (6) (6) (06)   ;(11110110) (366) (246) (F6)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1504;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(11110110) (366) (246) (F6)   ;(00000110) (6) (6) (06)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1512;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(11111110) (376) (254) (FE)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1520;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111000) (370) (248) (F8)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1536;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1544;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1560;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1576;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1584;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1592;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1600;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;(00110000) (60) (48) (30)   ;(00111111) (77) (63) (3F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111111) (77) (63) (3F)   ;(00110000) (60) (48) (30)   ;(00110111) (67) (55) (37)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1616;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(11110111) (367) (247) (F7)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(11110111) (367) (247) (F7)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1632;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;(00110000) (60) (48) (30)   ;(00110111) (67) (55) (37)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1648;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(11110111) (367) (247) (F7)   ;(00000000) (0) (0) (00)   ;(11110111) (367) (247) (F7)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1656;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1664;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1688;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00111111) (77) (63) (3F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1696;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111111) (77) (63) (3F)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1720;(00110110) (66) (54) (36)    ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(11111111) (377) (255) (FF)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;
;1728;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;(00011000) (30) (24) (18)   ;(11111111) (377) (255) (FF)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1736;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11111000) (370) (248) (F8)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011111) (37) (31) (1F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1752;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;1768;(11110000) (360) (240) (F0)    ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;(11110000) (360) (240) (F0)   ;
;1776;(00001111) (17) (15) (0F)    ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;(00001111) (17) (15) (0F)   ;
;1784;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(11011100) (334) (220) (DC)   ;(11001000) (310) (200) (C8)   ;(11011100) (334) (220) (DC)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;
;1800;(00000000) (0) (0) (00)    ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11111000) (370) (248) (F8)   ;(11001100) (314) (204) (CC)   ;(11111000) (370) (248) (F8)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;
;1808;(00000000) (0) (0) (00)    ;(11111100) (374) (252) (FC)   ;(11001100) (314) (204) (CC)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(00000000) (0) (0) (00)   ;
;1816;(00000000) (0) (0) (00)    ;(11111110) (376) (254) (FE)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;
;1824;(11111100) (374) (252) (FC)    ;(11001100) (314) (204) (CC)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(11001100) (314) (204) (CC)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(11011000) (330) (216) (D8)   ;(11011000) (330) (216) (D8)   ;(11011000) (330) (216) (D8)   ;(01110000) (160) (112) (70)   ;(00000000) (0) (0) (00)   ;
;1840;(00000000) (0) (0) (00)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01111100) (174) (124) (7C)   ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;
;1848;(00000000) (0) (0) (00)    ;(01110110) (166) (118) (76)   ;(11011100) (334) (220) (DC)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;1856;(11111100) (374) (252) (FC)    ;(00110000) (60) (48) (30)   ;(01111000) (170) (120) (78)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00110000) (60) (48) (30)   ;(11111100) (374) (252) (FC)   ;
;1864;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(11111110) (376) (254) (FE)   ;(11000110) (306) (198) (C6)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1872;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(11101110) (356) (238) (EE)   ;(00000000) (0) (0) (00)   ;
;1880;(00011100) (34) (28) (1C)    ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(01111100) (174) (124) (7C)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;
;1888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(11011011) (333) (219) (DB)   ;(11011011) (333) (219) (DB)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1896;(00000110) (6) (6) (06)    ;(00001100) (14) (12) (0C)   ;(01111110) (176) (126) (7E)   ;(11011011) (333) (219) (DB)   ;(11011011) (333) (219) (DB)   ;(01111110) (176) (126) (7E)   ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;
;1904;(00111000) (70) (56) (38)    ;(01100000) (140) (96) (60)   ;(11000000) (300) (192) (C0)   ;(11111000) (370) (248) (F8)   ;(11000000) (300) (192) (C0)   ;(01100000) (140) (96) (60)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;
;1912;(01111000) (170) (120) (78)    ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(11001100) (314) (204) (CC)   ;(00000000) (0) (0) (00)   ;
;1920;(00000000) (0) (0) (00)    ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1928;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(11111100) (374) (252) (FC)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1936;(01100000) (140) (96) (60)    ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1944;(00011000) (30) (24) (18)    ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;
;1952;(00001110) (16) (14) (0E)    ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1960;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(11011000) (330) (216) (D8)   ;(11011000) (330) (216) (D8)   ;(01110000) (160) (112) (70)   ;
;1968;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(11111100) (374) (252) (FC)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;1976;(00000000) (0) (0) (00)    ;(01110110) (166) (118) (76)   ;(11011100) (334) (220) (DC)   ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(11011100) (334) (220) (DC)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1984;(00111000) (70) (56) (38)    ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00111000) (70) (56) (38)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2008;(00001111) (17) (15) (0F)    ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(11101100) (354) (236) (EC)   ;(01101100) (154) (108) (6C)   ;(00111100) (74) (60) (3C)   ;(00011100) (34) (28) (1C)   ;
;2016;(01111000) (170) (120) (78)    ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2024;(01110000) (160) (112) (70)    ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00111100) (74) (60) (3C)   ;(00111100) (74) (60) (3C)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TestIOP16B|cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|altsyncram_mc13:altsyncram1|ALTSYNCRAM                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1100000010011000) (140230) (49304) (C098)    ;(1100000010000101) (140205) (49285) (C085)   ;(1100000001011011) (140133) (49243) (C05B)   ;(1100000001111100) (140174) (49276) (C07C)   ;(0101000100110001) (50461) (20785) (5131)   ;(1111000000001000) (170010) (61448) (F008)   ;(1100000000011010) (140032) (49178) (C01A)   ;(1101000000011001) (150031) (53273) (D019)   ;
;8;(0101000100110010) (50462) (20786) (5132)    ;(1111000000001100) (170014) (61452) (F00C)   ;(1100000000100110) (140046) (49190) (C026)   ;(1101000000011001) (150031) (53273) (D019)   ;(0101000100110011) (50463) (20787) (5133)   ;(1111000000010000) (170020) (61456) (F010)   ;(1100000000110001) (140061) (49201) (C031)   ;(1101000000011001) (150031) (53273) (D019)   ;
;16;(0101000100110100) (50464) (20788) (5134)    ;(1111000000010100) (170024) (61460) (F014)   ;(1100000000111101) (140075) (49213) (C03D)   ;(1101000000011001) (150031) (53273) (D019)   ;(0101000100110101) (50465) (20789) (5135)   ;(1111000000011000) (170030) (61464) (F018)   ;(1100000001001000) (140110) (49224) (C048)   ;(1101000000011001) (150031) (53273) (D019)   ;
;24;(1101000000000011) (150003) (53251) (D003)    ;(1101000000000010) (150002) (53250) (D002)   ;(0100000100110001) (40461) (16689) (4131)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1100000010110000) (140260) (49328) (C0B0)   ;(0100000101101011) (40553) (16747) (416B)   ;(1100000001110001) (140161) (49265) (C071)   ;(1100000010110101) (140265) (49333) (C0B5)   ;
;32;(0101000000000001) (50001) (20481) (5001)    ;(1110000000100101) (160045) (57381) (E025)   ;(1100000010001010) (140212) (49290) (C08A)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1101000000011111) (150037) (53279) (D01F)   ;(0011000000001000) (30010) (12296) (3008)   ;(0100000100110010) (40462) (16690) (4132)   ;(1100000010101001) (140251) (49321) (C0A9)   ;
;40;(1100000010110000) (140260) (49328) (C0B0)    ;(1100000001111100) (140174) (49276) (C07C)   ;(0101000100000011) (50403) (20739) (5103)   ;(1110000000110000) (160060) (57392) (E030)   ;(0100000101101011) (40553) (16747) (416B)   ;(1100000001110001) (140161) (49265) (C071)   ;(1100000010010001) (140221) (49297) (C091)   ;(1101000000101001) (150051) (53289) (D029)   ;
;48;(0011000000001000) (30010) (12296) (3008)    ;(0100000100110011) (40463) (16691) (4133)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1100000010110000) (140260) (49328) (C0B0)   ;(0100000101101011) (40553) (16747) (416B)   ;(1100000001110001) (140161) (49265) (C071)   ;(1100000010110101) (140265) (49333) (C0B5)   ;(0101000000000001) (50001) (20481) (5001)   ;
;56;(1110000000111100) (160074) (57404) (E03C)    ;(1100000010001010) (140212) (49290) (C08A)   ;(1100000010010001) (140221) (49297) (C091)   ;(1101000000110110) (150066) (53302) (D036)   ;(0011000000001000) (30010) (12296) (3008)   ;(0100000100110100) (40464) (16692) (4134)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1100000010110000) (140260) (49328) (C0B0)   ;
;64;(0100000101101011) (40553) (16747) (416B)    ;(1100000001110001) (140161) (49265) (C071)   ;(1100000001111100) (140174) (49276) (C07C)   ;(0101000100000011) (50403) (20739) (5103)   ;(1110000001000111) (160107) (57415) (E047)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1101000001000010) (150102) (53314) (D042)   ;(0011000000001000) (30010) (12296) (3008)   ;
;72;(0100000100110101) (40465) (16693) (4135)    ;(1100000010101001) (140251) (49321) (C0A9)   ;(1100000010110000) (140260) (49328) (C0B0)   ;(0100000101101011) (40553) (16747) (416B)   ;(1100000001110001) (140161) (49265) (C071)   ;(1100000010110101) (140265) (49333) (C0B5)   ;(0101000000000001) (50001) (20481) (5001)   ;(1110000001011010) (160132) (57434) (E05A)   ;
;80;(0111100000000000) (74000) (30720) (7800)    ;(0100000000000001) (40001) (16385) (4001)   ;(1100000010111111) (140277) (49343) (C0BF)   ;(1100000010110101) (140265) (49333) (C0B5)   ;(0101000000000001) (50001) (20481) (5001)   ;(1110000001011010) (160132) (57434) (E05A)   ;(0111100100000000) (74400) (30976) (7900)   ;(0100000000000001) (40001) (16385) (4001)   ;
;88;(1100000010111111) (140277) (49343) (C0BF)    ;(1101000001001101) (150115) (53325) (D04D)   ;(0011000000001000) (30010) (12296) (3008)   ;(0100000100000000) (40400) (16640) (4100)   ;(1100000001110001) (140161) (49265) (C071)   ;(0100000100010111) (40427) (16663) (4117)   ;(1100000001110001) (140161) (49265) (C071)   ;(0100000100100010) (40442) (16674) (4122)   ;
;96;(1100000001110001) (140161) (49265) (C071)    ;(0100000100101110) (40456) (16686) (412E)   ;(1100000001110001) (140161) (49265) (C071)   ;(0100000100111110) (40476) (16702) (413E)   ;(1100000001110001) (140161) (49265) (C071)   ;(0100000101001110) (40516) (16718) (414E)   ;(1100000001110001) (140161) (49265) (C071)   ;(0100000101011010) (40532) (16730) (415A)   ;
;104;(1100000001101010) (140152) (49258) (C06A)    ;(0011000000001000) (30010) (12296) (3008)   ;(0111000100001110) (70416) (28942) (710E)   ;(0110000100001110) (60416) (24846) (610E)   ;(0101000100000000) (50400) (20736) (5100)   ;(1111000001101111) (170157) (61551) (F06F)   ;(0011000000001000) (30010) (12296) (3008)   ;(1100000010101001) (140251) (49321) (C0A9)   ;
;112;(1101000001101011) (150153) (53355) (D06B)    ;(0111000100001110) (70416) (28942) (710E)   ;(0110000100001110) (60416) (24846) (610E)   ;(0101000100000000) (50400) (20736) (5100)   ;(1111000001111010) (170172) (61562) (F07A)   ;(0100000100001101) (40415) (16653) (410D)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000100001010) (40412) (16650) (410A)   ;
;120;(1100000010101001) (140251) (49321) (C0A9)    ;(0011000000001000) (30010) (12296) (3008)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(1101000001110010) (150162) (53362) (D072)   ;(1100000001111111) (140177) (49279) (C07F)   ;(0110000100001101) (60415) (24845) (610D)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000000001100) (60014) (24588) (600C)   ;
;128;(1010000000000001) (120001) (40961) (A001)    ;(1110000001111111) (160177) (57471) (E07F)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000000001100) (60014) (24588) (600C)   ;(0011000000001000) (30010) (12296) (3008)   ;(0100000000000011) (40003) (16387) (4003)   ;(0111000000001000) (70010) (28680) (7008)   ;(0100000000100000) (40040) (16416) (4020)   ;
;136;(0111000000001000) (70010) (28680) (7008)    ;(0011000000001000) (30010) (12296) (3008)   ;(1100000010001101) (140215) (49293) (C08D)   ;(0110000100001001) (60411) (24841) (6109)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000000001000) (60010) (24584) (6008)   ;(1010000000000001) (120001) (40961) (A001)   ;(1110000010001101) (160215) (57485) (E08D)   ;
;144;(0011000000001000) (30010) (12296) (3008)    ;(1100000010010100) (140224) (49300) (C094)   ;(0111000100001001) (70411) (28937) (7109)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000000001000) (60010) (24584) (6008)   ;(1010000000000010) (120002) (40962) (A002)   ;(1110000010010100) (160224) (57492) (E094)   ;(0011000000001000) (30010) (12296) (3008)   ;
;152;(0100000000000011) (40003) (16387) (4003)    ;(0111000000001010) (70012) (28682) (700A)   ;(0100000000100000) (40040) (16416) (4020)   ;(0111000000001010) (70012) (28682) (700A)   ;(0100000100001100) (40414) (16652) (410C)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000100011011) (40433) (16667) (411B)   ;(1100000010101001) (140251) (49321) (C0A9)   ;
;160;(0100000101011011) (40533) (16731) (415B)    ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000100110011) (40463) (16691) (4133)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000100110011) (40463) (16691) (4133)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000101101101) (40555) (16749) (416D)   ;(1100000010101001) (140251) (49321) (C0A9)   ;
;168;(0011000000001000) (30010) (12296) (3008)    ;(1100000010101100) (140254) (49324) (C0AC)   ;(0111000100001011) (70413) (28939) (710B)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000000001010) (60012) (24586) (600A)   ;(1010000000000010) (120002) (40962) (A002)   ;(1110000010101100) (160254) (57516) (E0AC)   ;(0011000000001000) (30010) (12296) (3008)   ;
;176;(0100000100001101) (40415) (16653) (410D)    ;(1100000010101001) (140251) (49321) (C0A9)   ;(0100000100001010) (40412) (16650) (410A)   ;(1100000010101001) (140251) (49321) (C0A9)   ;(0011000000001000) (30010) (12296) (3008)   ;(0110000100001100) (60414) (24844) (610C)   ;(0101000100000000) (50400) (20736) (5100)   ;(1110000010111101) (160275) (57533) (E0BD)   ;
;184;(0110000000001101) (60015) (24589) (600D)    ;(0101000000000011) (50003) (20483) (5003)   ;(1111000010111101) (170275) (61629) (F0BD)   ;(0100000000000001) (40001) (16385) (4001)   ;(1101000010111110) (150276) (53438) (D0BE)   ;(0100000000000000) (40000) (16384) (4000)   ;(0011000000001000) (30010) (12296) (3008)   ;(0111000000000110) (70006) (28678) (7006)   ;
;192;(0110000100000100) (60404) (24836) (6104)    ;(1010000100000001) (120401) (41217) (A101)   ;(1111000011000000) (170300) (61632) (F0C0)   ;(0011000000001000) (30010) (12296) (3008)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;256;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;264;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;272;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;280;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;288;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;296;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;304;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;312;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;320;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;328;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;336;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;344;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;352;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;360;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;368;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;376;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;384;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;392;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;400;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;408;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;416;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;424;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;432;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;440;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;448;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;456;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;464;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;472;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;480;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;488;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;496;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;504;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TestIOP16B|ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|altsyncram_v423:altsyncram1|ALTSYNCRAM                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01010111) (127) (87) (57)    ;(01000101) (105) (69) (45)   ;(01001100) (114) (76) (4C)   ;(01000011) (103) (67) (43)   ;(01001111) (117) (79) (4F)   ;(01001101) (115) (77) (4D)   ;(01000101) (105) (69) (45)   ;(00100000) (40) (32) (20)   ;
;8;(01010100) (124) (84) (54)    ;(01001111) (117) (79) (4F)   ;(00100000) (40) (32) (20)   ;(01010100) (124) (84) (54)   ;(01001000) (110) (72) (48)   ;(01000101) (105) (69) (45)   ;(00100000) (40) (32) (20)   ;(01001001) (111) (73) (49)   ;
;16;(01001111) (117) (79) (4F)    ;(01010000) (120) (80) (50)   ;(00101101) (55) (45) (2D)   ;(00110001) (61) (49) (31)   ;(00110110) (66) (54) (36)   ;(00100001) (41) (33) (21)   ;(00000000) (0) (0) (00)   ;(00110001) (61) (49) (31)   ;
;24;(00101101) (55) (45) (2D)    ;(01010101) (125) (85) (55)   ;(01000001) (101) (65) (41)   ;(01010010) (122) (82) (52)   ;(01010100) (124) (84) (54)   ;(00111110) (76) (62) (3E)   ;(01010110) (126) (86) (56)   ;(01000100) (104) (68) (44)   ;
;32;(01010101) (125) (85) (55)    ;(00000000) (0) (0) (00)   ;(00110010) (62) (50) (32)   ;(00101101) (55) (45) (2D)   ;(01010000) (120) (80) (50)   ;(01010011) (123) (83) (53)   ;(00101111) (57) (47) (2F)   ;(00110010) (62) (50) (32)   ;
;40;(00111110) (76) (62) (3E)    ;(01010101) (125) (85) (55)   ;(01000001) (101) (65) (41)   ;(01010010) (122) (82) (52)   ;(01010100) (124) (84) (54)   ;(00000000) (0) (0) (00)   ;(00110011) (63) (51) (33)   ;(00101101) (55) (45) (2D)   ;
;48;(01010101) (125) (85) (55)    ;(01000001) (101) (65) (41)   ;(01010010) (122) (82) (52)   ;(01010100) (124) (84) (54)   ;(00100000) (40) (32) (20)   ;(01001100) (114) (76) (4C)   ;(01001111) (117) (79) (4F)   ;(01001111) (117) (79) (4F)   ;
;56;(01010000) (120) (80) (50)    ;(01000010) (102) (66) (42)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01001011) (113) (75) (4B)   ;(00000000) (0) (0) (00)   ;(00110100) (64) (52) (34)   ;(00101101) (55) (45) (2D)   ;
;64;(01010100) (124) (84) (54)    ;(01010110) (126) (86) (56)   ;(00100000) (40) (32) (20)   ;(01010100) (124) (84) (54)   ;(01011001) (131) (89) (59)   ;(01010000) (120) (80) (50)   ;(01000101) (105) (69) (45)   ;(01010111) (127) (87) (57)   ;
;72;(01010010) (122) (82) (52)    ;(01001001) (111) (73) (49)   ;(01010100) (124) (84) (54)   ;(01000101) (105) (69) (45)   ;(01010010) (122) (82) (52)   ;(00000000) (0) (0) (00)   ;(00110101) (65) (53) (35)   ;(00101101) (55) (45) (2D)   ;
;80;(01000010) (102) (66) (42)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01001110) (116) (78) (4E)   ;(01001011) (113) (75) (4B)   ;(00100000) (40) (32) (20)   ;(01001100) (114) (76) (4C)   ;(01000101) (105) (69) (45)   ;
;88;(01000100) (104) (68) (44)    ;(00000000) (0) (0) (00)   ;(01010011) (123) (83) (53)   ;(01100101) (145) (101) (65)   ;(01101100) (154) (108) (6C)   ;(01100101) (145) (101) (65)   ;(01100011) (143) (99) (63)   ;(01110100) (164) (116) (74)   ;
;96;(00100000) (40) (32) (20)    ;(01101111) (157) (111) (6F)   ;(01110000) (160) (112) (70)   ;(01110100) (164) (116) (74)   ;(01101001) (151) (105) (69)   ;(01101111) (157) (111) (6F)   ;(01101110) (156) (110) (6E)   ;(00100000) (40) (32) (20)   ;
;104;(00111110) (76) (62) (3E)    ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(01001000) (110) (72) (48)   ;(01101001) (151) (105) (69)   ;(01110100) (164) (116) (74)   ;(00100000) (40) (32) (20)   ;(01000011) (103) (67) (43)   ;
;112;(01010100) (124) (84) (54)    ;(01010010) (122) (82) (52)   ;(01001100) (114) (76) (4C)   ;(00101101) (55) (45) (2D)   ;(01000011) (103) (67) (43)   ;(00100000) (40) (32) (20)   ;(01101111) (157) (111) (6F)   ;(01101110) (156) (110) (6E)   ;
;120;(00100000) (40) (32) (20)    ;(01010000) (120) (80) (50)   ;(01010011) (123) (83) (53)   ;(00101111) (57) (47) (2F)   ;(00110010) (62) (50) (32)   ;(00100000) (40) (32) (20)   ;(01110100) (164) (116) (74)   ;(01101111) (157) (111) (6F)   ;
;128;(00100000) (40) (32) (20)    ;(01100101) (145) (101) (65)   ;(01111000) (170) (120) (78)   ;(01101001) (151) (105) (69)   ;(01110100) (164) (116) (74)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,630 / 32,401 ( 11 % ) ;
; C16 interconnects     ; 6 / 1,326 ( < 1 % )     ;
; C4 interconnects      ; 1,523 / 21,816 ( 7 % )  ;
; Direct links          ; 709 / 32,401 ( 2 % )    ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 2,076 / 10,320 ( 20 % ) ;
; R24 interconnects     ; 11 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 1,709 / 28,186 ( 6 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.03) ; Number of LABs  (Total = 256) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 4                             ;
; 3                                           ; 10                            ;
; 4                                           ; 6                             ;
; 5                                           ; 6                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 9                             ;
; 11                                          ; 5                             ;
; 12                                          ; 6                             ;
; 13                                          ; 9                             ;
; 14                                          ; 23                            ;
; 15                                          ; 36                            ;
; 16                                          ; 123                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 256) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 57                            ;
; 1 Clock                            ; 159                           ;
; 1 Clock enable                     ; 60                            ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 22                            ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.63) ; Number of LABs  (Total = 256) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 3                             ;
; 3                                            ; 8                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 10                            ;
; 15                                           ; 16                            ;
; 16                                           ; 39                            ;
; 17                                           ; 13                            ;
; 18                                           ; 9                             ;
; 19                                           ; 10                            ;
; 20                                           ; 13                            ;
; 21                                           ; 16                            ;
; 22                                           ; 13                            ;
; 23                                           ; 13                            ;
; 24                                           ; 7                             ;
; 25                                           ; 9                             ;
; 26                                           ; 7                             ;
; 27                                           ; 7                             ;
; 28                                           ; 3                             ;
; 29                                           ; 9                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.71) ; Number of LABs  (Total = 256) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 20                            ;
; 2                                               ; 25                            ;
; 3                                               ; 28                            ;
; 4                                               ; 28                            ;
; 5                                               ; 17                            ;
; 6                                               ; 14                            ;
; 7                                               ; 24                            ;
; 8                                               ; 16                            ;
; 9                                               ; 20                            ;
; 10                                              ; 14                            ;
; 11                                              ; 13                            ;
; 12                                              ; 6                             ;
; 13                                              ; 10                            ;
; 14                                              ; 5                             ;
; 15                                              ; 3                             ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.30) ; Number of LABs  (Total = 256) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 17                            ;
; 3                                            ; 12                            ;
; 4                                            ; 7                             ;
; 5                                            ; 12                            ;
; 6                                            ; 8                             ;
; 7                                            ; 14                            ;
; 8                                            ; 14                            ;
; 9                                            ; 11                            ;
; 10                                           ; 10                            ;
; 11                                           ; 12                            ;
; 12                                           ; 10                            ;
; 13                                           ; 12                            ;
; 14                                           ; 13                            ;
; 15                                           ; 14                            ;
; 16                                           ; 10                            ;
; 17                                           ; 8                             ;
; 18                                           ; 11                            ;
; 19                                           ; 7                             ;
; 20                                           ; 10                            ;
; 21                                           ; 6                             ;
; 22                                           ; 6                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 8                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 90           ; 0            ; 90           ; 0            ; 0            ; 95        ; 90           ; 0            ; 95        ; 95        ; 0            ; 0            ; 0            ; 5            ; 33           ; 0            ; 0            ; 33           ; 5            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 95        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 95           ; 5            ; 95           ; 95           ; 0         ; 5            ; 95           ; 0         ; 0         ; 95           ; 95           ; 95           ; 90           ; 62           ; 95           ; 95           ; 62           ; 90           ; 95           ; 85           ; 95           ; 95           ; 95           ; 95           ; 95           ; 95           ; 0         ; 95           ; 95           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; txd1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rts1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; serSelect           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoR0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoG0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoB0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoR1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoG1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; videoB1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hSync               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vSync               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[17]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[18]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramAddress[19]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sRamWE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sRamCS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sRamOE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sdRamCas          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sdRamRas          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sdRamWe           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_sdRamCe           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamClk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamClkEn          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamAddr[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdRamData[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdCS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdMOSI              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdMISO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdSCLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_UsrLed            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sramData[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2Clk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ps2Data             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cts1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_key1              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_n_reset           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                   ; Destination Register                                                                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0] ; ConstantsUnit:CONST_UNIT|ConstantsROM_256B:CONST_ROM|altsyncram:altsyncram_component|altsyncram_dn14:auto_generated|altsyncram_v423:altsyncram1|ram_block3a1~portb_address_reg0 ; 0.206             ;
; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]      ; cpu_001:IOP16|IOP_ROM:\GEN_512W_INST_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_mt04:auto_generated|altsyncram_mc13:altsyncram1|ram_block3a15~portb_address_reg0     ; 0.206             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL006YU256C8G for design "TestIOP16B"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL010YU256C8G is compatible
    Info (176445): Device 10CL016YU256C8G is compatible
    Info (176445): Device 10CL025YU256C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 91 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TestIOP16B.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: i_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register cpu_001:IOP16|GreyCode:GreyCodeCounter|o_GreyCode[1]~reg0 is being clocked by i_clk
Warning (332060): Node: cpu_001:IOP16|GreyCode:GreyCodeCounter|o_GreyCode[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:UART|dataOut[2] is being clocked by cpu_001:IOP16|GreyCode:GreyCodeCounter|o_GreyCode[1]~reg0
Warning (332060): Node: Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|ps2_word[8] is being clocked by Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node i_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 38
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node w_rdUart  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 109
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node w_wrUart  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 108
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bufferedUART:UART|process_1~0
Info (176353): Automatically promoted node W_VDUWr  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 110
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|debounce:debounce_ps2_clk|result  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/debounce.vhd Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[0] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[1] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[2] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[3] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[4] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[5] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[6] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[7] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[8] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176357): Destination node Wrap_Keyboard:KEYBOARD|ps2_keyboard_to_ascii:ps2Keyboard|ps2_keyboard:ps2_keyboard_0|count_idle[9] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/PS2KB/ps2_keyboard.vhd Line: 90
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node W_VDURd  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 111
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/21.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node Debouncer:debounceReset|o_PinOut  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/Debounce.vhd Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_wr_index[0] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/lifo.vhd Line: 75
        Info (176357): Destination node cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_wr_index[1] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/lifo.vhd Line: 75
        Info (176357): Destination node cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_wr_index[2] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/lifo.vhd Line: 75
        Info (176357): Destination node cpu_001:IOP16|lifo:\GEN_STACK_DEEPER:lifo|r_wr_index[3] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/lifo.vhd Line: 75
        Info (176357): Destination node cpu_001:IOP16|GreyCode:GreyCodeCounter|o_GreyCode[0]~reg0 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/GreyCode.vhd Line: 31
        Info (176357): Destination node cpu_001:IOP16|GreyCode:GreyCodeCounter|o_GreyCode[1]~reg0 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/GreyCode.vhd Line: 31
        Info (176357): Destination node cpu_001:IOP16|ProgramCounter:progCtr|w_progCtr[0] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/ProgramCounter.vhd Line: 33
        Info (176357): Destination node cpu_001:IOP16|ProgramCounter:progCtr|w_progCtr[1] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/ProgramCounter.vhd Line: 33
        Info (176357): Destination node cpu_001:IOP16|ProgramCounter:progCtr|w_progCtr[2] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/ProgramCounter.vhd Line: 33
        Info (176357): Destination node cpu_001:IOP16|ProgramCounter:progCtr|w_progCtr[3] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP16_CPU/ProgramCounter.vhd Line: 33
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node bufferedUART:UART|func_reset  File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 90
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bufferedUART:UART|dataOut[2] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[3] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[4] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[5] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[6] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[0] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[1] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|dataOut[7] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 199
        Info (176357): Destination node bufferedUART:UART|rxCurrentByteBuffer[1]~2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 233
        Info (176357): Destination node bufferedUART:UART|rxBuffer~23 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/IOP_Peripherals/UART/bufferedUART.vhd Line: 93
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  4 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.76 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 33 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin serSelect uses I/O standard 3.3-V LVTTL at L7 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 48
    Info (169178): Pin sdRamData[0] uses I/O standard 3.3-V LVTTL at K5 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[1] uses I/O standard 3.3-V LVTTL at L3 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[2] uses I/O standard 3.3-V LVTTL at L4 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[3] uses I/O standard 3.3-V LVTTL at K6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[4] uses I/O standard 3.3-V LVTTL at N3 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[5] uses I/O standard 3.3-V LVTTL at M6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[6] uses I/O standard 3.3-V LVTTL at P3 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[7] uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[8] uses I/O standard 3.3-V LVTTL at N2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[9] uses I/O standard 3.3-V LVTTL at N1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[10] uses I/O standard 3.3-V LVTTL at L1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[11] uses I/O standard 3.3-V LVTTL at L2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[12] uses I/O standard 3.3-V LVTTL at K1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[13] uses I/O standard 3.3-V LVTTL at K2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[14] uses I/O standard 3.3-V LVTTL at J1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdRamData[15] uses I/O standard 3.3-V LVTTL at J2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 81
    Info (169178): Pin sdMISO uses I/O standard 3.3-V LVTTL at C15 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 86
    Info (169178): Pin sramData[0] uses I/O standard 3.3-V LVTTL at D4 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[1] uses I/O standard 3.3-V LVTTL at C6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[2] uses I/O standard 3.3-V LVTTL at B5 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[3] uses I/O standard 3.3-V LVTTL at B6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[4] uses I/O standard 3.3-V LVTTL at A5 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[5] uses I/O standard 3.3-V LVTTL at D6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[6] uses I/O standard 3.3-V LVTTL at E6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin sramData[7] uses I/O standard 3.3-V LVTTL at A2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169178): Pin ps2Clk uses I/O standard 3.3-V LVTTL at G1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 61
    Info (169178): Pin ps2Data uses I/O standard 3.3-V LVTTL at G2 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 62
    Info (169178): Pin cts1 uses I/O standard 3.3-V LVTTL at D11 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 46
    Info (169178): Pin i_clk uses I/O standard 3.3-V LVTTL at E1 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 38
    Info (169178): Pin i_key1 uses I/O standard 3.3-V LVTTL at F3 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 41
    Info (169178): Pin rxd1 uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 44
    Info (169178): Pin i_n_reset uses I/O standard 3.3-V LVTTL at J6 File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 39
Warning (169064): Following 10 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin sramData[0] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[1] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[2] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[3] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[4] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[5] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[6] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin sramData[7] has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 67
    Info (169065): Pin ps2Clk has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 61
    Info (169065): Pin ps2Data has a permanently disabled output enable File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/TestIOP16B.vhd Line: 62
Info (144001): Generated suppressed messages file C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/output_files/TestIOP16B.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5452 megabytes
    Info: Processing ended: Sat Apr 16 11:07:08 2022
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/IOP16/Higher_Level_Examples/TestIOP16_Max_Cy10/output_files/TestIOP16B.fit.smsg.


