# **Serial Adder Top**

**GÃ¶rev TanÄ±mÄ±:**  
Ä°ki adet 8-bit sayÄ±yÄ± seri toplama yÃ¶ntemiyle toplar.  
Bu proje, **shift register ile bit bit veri kaydÄ±rma, full adder seri toplama ve FSM kontrollÃ¼ akÄ±ÅŸ** iÃ§erir.  
Toplama tamamlandÄ±ÄŸÄ±nda, **9-bit shift register kullanÄ±larak toplam binaryâ€™den decimalâ€™e dÃ¶nÃ¼ÅŸtÃ¼rÃ¼lÃ¼r.**

---

## ğŸ¯ **AmaÃ§**

- 8-bit sayÄ±larÄ± bit bit iÅŸleyerek seri toplama mantÄ±ÄŸÄ±nÄ± anlamak
- **FSM** ile paralel yÃ¼kleme, kaydÄ±rma ve iÅŸlem kontrolÃ¼nÃ¼ deneyimlemek
- **Carry bit** geri beslemeli D flip-flop ile toplamÄ±n doÄŸru hesaplanmasÄ±nÄ± gÃ¶rmek
- Seri toplamanÄ±n sonucunu **9-bit shift register ile toplayÄ±p decimal olarak elde etmek**

---
## **Algoritma**

## 1ï¸âƒ£ BaÅŸlatma

1. `start` sinyali **1** yapÄ±lÄ±r.
2. FSM `IDLE` durumundan `LOAD` durumuna geÃ§er.
3. Shift register A ve B, giriÅŸteki 8-bit sayÄ±larla **paralel olarak yÃ¼klenir** load_a = 1`, `load_b = 1

---

## 2ï¸âƒ£ Seri Toplama DÃ¶ngÃ¼sÃ¼

1. FSM `ADD` durumuna geÃ§er, `enable = 1`.
2. Shift register A ve B **her clock ile 1 bit kaydÄ±rÄ±lÄ±r**:
    - `a_bit` = A kaydÄ±rma Ã§Ä±kÄ±ÅŸÄ± (LSB)
    - `b_bit` = B kaydÄ±rma Ã§Ä±kÄ±ÅŸÄ± (LSB)
3. Full Adder modÃ¼lÃ¼ bu 2 bit ve Ã¶nceki carry (`carry_q`) ile **1 bitlik toplam ve yeni carry** Ã¼retir:
    - `sum_bit = a_bit XOR b_bit XOR carry_q`
    - `carry_bit = (a_bit & b_bit) | (b_i & carry_q) | (a_bit & carry_q)`
4. `carry_q` D flip-flop ile bir sonraki toplama turuna aktarÄ±lÄ±r.
    

---

## 3ï¸âƒ£ SonuÃ§ Shift Registerâ€™a Yazma

1. Her clockta Full Adderâ€™dan gelen `sum_bit` ve `carry_bit` **9-bit shift register** iÃ§ine kaydÄ±rÄ±lÄ±r:
    
    - `shift_data[7:0]` â†’ bit bit toplama sonucu
    - `shift_data[8]` â†’ son carry biti
    
2. BÃ¶ylece **binary toplam 9-bit olarak elde edilir**.
    

---

## 4ï¸âƒ£ ToplamÄ±n TamamlanmasÄ±

1. FSM bit sayacÄ± (`bit_count`) 8â€™e ulaÅŸÄ±nca `FIN` durumuna geÃ§er.
2. `done = 1` ile toplamÄ±n tamamlandÄ±ÄŸÄ± ve `shift_data` deÄŸerinin artÄ±k gÃ¼venilir olduÄŸu bildirilir.
3. KullanÄ±cÄ± bu noktada `result` deÄŸerini okuyabilir (0â€“255 + carry = 0â€“511 arasÄ± decimal deÄŸer).
    

---

## 5ï¸âƒ£ Ã–zet AkÄ±ÅŸ

| Durum | Ä°ÅŸlem                                                                             |
| ----- | --------------------------------------------------------------------------------- |
| IDLE  | Start beklenir                                                                    |
| LOAD  | Shift register A/B yÃ¼klenir                                                       |
| ADD   | Seri toplama baÅŸlar, carry DFF ile geri beslenir, 9-bit shift register kaydÄ±rÄ±lÄ±r |
| FIN   | Toplama tamamlandÄ±, `done = 1`, `result` gÃ¼venilir                                |


---

## **Blok ÅemasÄ± AÃ§Ä±klamasÄ±**

Blok ÅŸema, iki adet 8-bit sayÄ±nÄ±n seri toplamasÄ±nÄ± ve kontrol akÄ±ÅŸÄ±nÄ± gÃ¶sterir. ModÃ¼lÃ¼n ana bileÅŸenleri ve veri yollarÄ± aÅŸaÄŸÄ±daki gibidir:
![[Pasted image 20250908165833.png]]

---


ğŸ’¡ **Not:**

- Toplama sÃ¼resince shift register sÃ¼rekli kaydÄ±rÄ±lÄ±r, `enable = 1`.
- `done = 1` olana kadar `result` okunmamalÄ±dÄ±r, aksi halde eksik veya yanlÄ±ÅŸ deÄŸer alÄ±nÄ±r.

---

## ğŸ“‚ Proje YapÄ±sÄ±

serial_adder_top/  
â”‚â”€â”€ log/ # Log kayÄ±tlarÄ±  
â”‚â”€â”€ net/ # Netlist dosyalarÄ±  
â”‚â”€â”€ sim/ # Testbench dosyalarÄ±  
â”‚â”€â”€ src/ # Kaynak kod (.v)  
â”‚â”€â”€ Makefile # Build ayarlarÄ±  
â”‚â”€â”€ run.bat # Ã‡alÄ±ÅŸtÄ±rma scripti

---

## ğŸ’¡ Kod YapÄ±sÄ±

## KullanÄ±lan ModÃ¼ller

1. **2-bit Full Adder (carry dahil)**
    - Seri toplama iÅŸlemini gerÃ§ekleÅŸtirir.
    - `sum_o = a_i XOR b_i XOR c_i`
    - `c_o = (a_i & b_i) | (b_![[shift_register_8bit_tb.v]]i & c_i) | (a_i & c_i)`

![[Pasted image 20250908163203.png]]

![[full_adder_tb.v]]

**Shift Register (8-bit)**

- GiriÅŸteki 8-bit sayÄ±, **seri kaydÄ±rma yÃ¶ntemiyle binary** formata dÃ¶nÃ¼ÅŸtÃ¼rÃ¼lÃ¼r.
- Her clockta bir bit Ã§Ä±kar ve Full Adderâ€™a gÃ¶nderilir.
![[Pasted image 20250908163408.png]]

![[shift_register_8bit_tb.v]]


- 8-bit verileri **seri olarak iÅŸleyerek toplam** elde etmek
- Carry bilgisini **D flip-flop ile geri besleyerek** doÄŸru seri toplama saÄŸlamak
- **FSM (Finite State Machine)** ile paralel yÃ¼kleme, seri toplama ve tamamlanma sÃ¼reÃ§lerini kontrol etmek
- Seri toplama sonucunu **9-bit shift register ile kaydetmek**

![[Pasted image 20250908164046.png]]

![[Full_Adder_SR_FSM_tb.v]]

---

- **9-bit Shift Register (SonuÃ§ KaydÄ±)**
- Full Adderâ€™dan gelen her bit ve carry ile birlikte 9-bitlik sonucu kaydeder.
- `result[7:0]` â†’ toplam bitleri, `result[8]` â†’ carry biti.
![[Pasted image 20250908162928.png]]
![[shift_register_9bit.v]]

## âš ï¸ GÃ¶zlenen Ã–zellikler

- **Serial toplama:**  
    Ä°ki 8-bit sayÄ± bit bit toplanÄ±r, D flip-flop ile carry geri beslenir.
    
- **FSM kontrollÃ¼ akÄ±ÅŸ:**
    
    - `start` ile iÅŸlem baÅŸlar
    - `load_a` ve `load_b` paralel yÃ¼kleme sinyallerini tetikler
    - `enable` ile shift register kaydÄ±rÄ±lÄ±r
    - `done` toplamanÄ±n bittiÄŸini belirtir
    
- **9-bit shift register:**
    
    - ToplamÄ±n LSBâ€™den MSBâ€™ye kaydÄ±rÄ±lmasÄ±
    - Son carry biti dahil edilerek 9-bit binary sonuÃ§
    
- **Decimal gÃ¶rÃ¼nÃ¼m:**
    
    - 9-bit shift register sayesinde binary sonuÃ§ decimal olarak okunabilir

---

## ğŸ”§ KullanÄ±m

- `start = 1` ile toplama baÅŸlatÄ±lÄ±r
- `done = 1` olunca, `result` doÄŸru toplam deÄŸerini gÃ¶sterir
- Testbench ile 2 sayÄ±yÄ± (`data_a`, `data_b`) verip, sonucu `result` Ã¼zerinden okuyabilirsiniz

---

	ğŸ“Œ Bu proje Ã¶zellikle **seri toplama mantÄ±ÄŸÄ±nÄ±, FSM kontrollÃ¼ veri akÄ±ÅŸÄ±nÄ± ve binary â†’ decimal dÃ¶nÃ¼ÅŸÃ¼mÃ¼** gÃ¶stermek iÃ§in tasarlanmÄ±ÅŸtÄ±r.











