TimeQuest Timing Analyzer report for DigitalModulation
Sat Dec 28 13:57:04 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'FrequencyDivider:frq1|cnt[0]'
 13. Slow Model Setup: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'FrequencyDivider:frq1|cnt[0]'
 16. Slow Model Hold: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'
 19. Slow Model Minimum Pulse Width: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clk'
 30. Fast Model Setup: 'FrequencyDivider:frq1|cnt[0]'
 31. Fast Model Setup: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'FrequencyDivider:frq1|cnt[0]'
 34. Fast Model Hold: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'
 37. Fast Model Minimum Pulse Width: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DigitalModulation                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; Clock Name                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; clk                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout } ;
; FrequencyDivider:frq1|cnt[0]                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FrequencyDivider:frq1|cnt[0] }                       ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 194.63 MHz ; 194.63 MHz      ; FrequencyDivider:frq1|cnt[0]                       ;      ;
; 303.86 MHz ; 303.86 MHz      ; clk                                                ;      ;
; 409.84 MHz ; 409.84 MHz      ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk                                                ; -10.974 ; -58.371       ;
; FrequencyDivider:frq1|cnt[0]                       ; -4.138  ; -60.796       ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; -1.440  ; -4.012        ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; -1.901 ; -11.431       ;
; FrequencyDivider:frq1|cnt[0]                       ; 0.445  ; 0.000         ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.662  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; -1.631 ; -34.625       ;
; FrequencyDivider:frq1|cnt[0]                       ; -0.611 ; -37.882       ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.500  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                     ;
+---------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                      ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -10.974 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 9.648      ;
; -10.466 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 9.140      ;
; -10.322 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 8.996      ;
; -10.134 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 8.808      ;
; -9.981  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 8.655      ;
; -9.531  ; DDS:inst8|phase_accumulator:PA|Selector0~2             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -1.015     ; 9.054      ;
; -9.192  ; DDS:inst8|phase_accumulator:PA|Selector2~0             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -1.016     ; 8.714      ;
; -9.191  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -2.364     ; 7.865      ;
; -5.671  ; DDS:inst8|phase_accumulator:PA|Selector1~0             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -1.027     ; 5.182      ;
; -5.605  ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; 0.095      ; 6.738      ;
; -2.291  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.279  ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.317      ;
; -2.253  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.241  ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.279      ;
; -2.126  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.114  ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.152      ;
; -2.087  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -2.075  ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 3.113      ;
; -1.936  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.924  ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.921  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.909  ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.947      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806  ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.844      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.793  ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.831      ;
; -1.762  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[0] ; clk                                                ; clk         ; 1.000        ; -0.012     ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.750  ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.788      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.749  ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 2.787      ;
+---------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -4.138 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.947      ;
; -4.073 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.882      ;
; -4.040 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.849      ;
; -4.013 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.822      ;
; -3.927 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.230     ; 2.735      ;
; -3.884 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.693      ;
; -3.862 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.671      ;
; -3.843 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.652      ;
; -3.757 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.566      ;
; -3.684 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.493      ;
; -3.679 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.229     ; 2.488      ;
; -2.430 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.469      ;
; -2.430 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.469      ;
; -2.426 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.465      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.423 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.462      ;
; -2.420 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.459      ;
; -2.420 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.459      ;
; -2.416 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -2.230     ; 1.224      ;
; -2.397 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.436      ;
; -2.397 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.436      ;
; -2.393 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.432      ;
; -2.392 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.431      ;
; -2.392 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.431      ;
; -2.388 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.427      ;
; -2.387 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.426      ;
; -2.387 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.426      ;
; -2.382 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.421      ;
; -2.382 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.421      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.358 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.397      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.325 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.364      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.298 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.337      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.225 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.263      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.212 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.250      ;
; -2.200 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.239      ;
; -2.200 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.239      ;
; -2.196 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.235      ;
; -2.190 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.229      ;
; -2.190 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.229      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.169 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.208      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.160 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 3.198      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
; -2.147 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 3.186      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.440 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; -0.012     ; 0.709      ;
; -0.880 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; 0.011      ; 0.710      ;
; -0.857 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; 0.012      ; 0.717      ;
; -0.835 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; -0.011     ; 0.651      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                     ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.901 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.860      ; 1.522      ;
; -1.483 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 1.952      ;
; -1.403 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.032      ;
; -1.401 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.860      ; 1.522      ;
; -1.323 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.112      ;
; -1.243 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.192      ;
; -1.163 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.272      ;
; -1.083 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.352      ;
; -1.003 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.432      ;
; -0.983 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 1.952      ;
; -0.903 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.032      ;
; -0.829 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 2.872      ; 2.606      ;
; -0.823 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.112      ;
; -0.743 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.192      ;
; -0.663 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.272      ;
; -0.583 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.352      ;
; -0.503 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.432      ;
; -0.329 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 2.872      ; 2.606      ;
; 0.620  ; dac_pwm:inst7|counter[7]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.632  ; FrequencyDivider:frq2|cnt[8] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.972  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[2]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.976  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.984  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 1.006  ; dac_pwm:inst7|counter[6]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.016  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.018  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[1]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.021  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[0] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.022  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.022  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; FrequencyDivider:frq2|cnt[7] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.024  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.201  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.232  ; FrequencyDivider:frq2|cnt[6] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.404  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.408  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.416  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.416  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.702      ;
; 1.439  ; dac_pwm:inst7|counter[6]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.449  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[2]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.451  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.737      ;
; 1.452  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.455  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.455  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; FrequencyDivider:frq2|cnt[7] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.457  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.743      ;
; 1.484  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.488  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.496  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.496  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.499  ; dac_pwm:inst7|counter[7]     ; dac_pwm:inst7|pwm_out        ; clk                          ; clk         ; 0.000        ; -0.006     ; 1.779      ;
; 1.505  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.509  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.518  ; dac_pwm:inst7|counter[0]     ; dac_pwm:inst7|counter[1]     ; clk                          ; clk         ; 0.000        ; 0.006      ; 1.810      ;
; 1.518  ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.804      ;
; 1.529  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.531  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.532  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.818      ;
; 1.535  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.535  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.564  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.568  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.576  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.576  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.585  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.589  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.609  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.611  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.615  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.615  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.623  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.909      ;
; 1.630  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.916      ;
; 1.631  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.633  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.656  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.665  ; FrequencyDivider:frq2|cnt[6] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.669  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.955      ;
; 1.689  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.691  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.977      ;
; 1.695  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.981      ;
; 1.703  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.703  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.706  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.992      ;
; 1.710  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.996      ;
; 1.711  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.997      ;
; 1.713  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.999      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.632 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.637 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.644 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.802 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.825 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.825 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.826 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.828 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.886 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.172      ;
; 0.980 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.988 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.275      ;
; 0.994 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.280      ;
; 0.995 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.282      ;
; 0.997 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.010 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.018 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.022 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.028 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.314      ;
; 1.121 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.407      ;
; 1.124 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.410      ;
; 1.192 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.195 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.199 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.485      ;
; 1.207 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.248 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.253 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.266 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.552      ;
; 1.267 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.273 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.273 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.334 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.368 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.393 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.412 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.421 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.707      ;
; 1.422 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.708      ;
; 1.426 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.712      ;
; 1.429 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.715      ;
; 1.443 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.729      ;
; 1.455 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.459 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.745      ;
; 1.473 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.759      ;
; 1.474 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.475 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.492 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.501 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.787      ;
; 1.506 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.792      ;
; 1.509 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.795      ;
; 1.513 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.799      ;
; 1.523 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.809      ;
; 1.527 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.813      ;
; 1.539 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.825      ;
; 1.543 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 1.828      ;
; 1.572 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.858      ;
; 1.573 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.581 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.867      ;
; 1.589 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.875      ;
; 1.593 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.879      ;
; 1.603 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.889      ;
; 1.615 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.616 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.902      ;
; 1.617 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.903      ;
; 1.618 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.904      ;
; 1.619 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.905      ;
; 1.624 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.910      ;
; 1.627 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.913      ;
; 1.631 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.917      ;
; 1.639 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.925      ;
; 1.652 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.938      ;
; 1.661 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.947      ;
; 1.673 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.679 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.965      ;
; 1.681 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.683 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.969      ;
; 1.699 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.704 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.990      ;
; 1.711 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.997      ;
; 1.713 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.747 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.753 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.761 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.047      ;
; 1.791 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.077      ;
; 1.801 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.087      ;
; 1.818 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.104      ;
; 1.819 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 2.105      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.662 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; -0.011     ; 0.651      ;
; 0.699 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; 0.011      ; 0.710      ;
; 0.705 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; 0.012      ; 0.717      ;
; 0.721 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; -0.012     ; 0.709      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|pwm_out        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|pwm_out        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|counter[1]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datab                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datab                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[7]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[7]|clk                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector0~2 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector0~2 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector1~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector1~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector2~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector2~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector3~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector3~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector0~2|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector0~2|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector1~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector1~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector2~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector2~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector3~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector3~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|outclk           ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; -1.199 ; -1.199 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; -1.604 ; -1.604 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; -1.926 ; -1.926 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; -1.984 ; -1.984 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; -1.442 ; -1.442 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; -1.199 ; -1.199 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; 2.251  ; 2.251  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 4.002  ; 4.002  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.621  ; 0.621  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.547  ; 0.547  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.621  ; 0.621  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.148  ; 0.148  ; Rise       ; clk                          ;
; init      ; clk                          ; 5.970  ; 5.970  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; 2.232  ; 2.232  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; 1.852  ; 1.852  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; 2.174  ; 2.174  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; 2.232  ; 2.232  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; 1.690  ; 1.690  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; 1.447  ; 1.447  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; -2.003 ; -2.003 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -1.708 ; -1.708 ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.459  ; 0.459  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; -0.064 ; -0.064 ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; -0.062 ; -0.062 ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.459  ; 0.459  ; Rise       ; clk                          ;
; init      ; clk                          ; -5.199 ; -5.199 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 6.871  ;        ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;        ; 6.871  ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 10.242 ; 10.242 ; Rise       ; clk                          ;
; out       ; clk                          ; 8.567  ; 8.567  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 6.871 ;       ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;       ; 6.871 ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 9.606 ; 9.606 ; Rise       ; clk                          ;
; out       ; clk                          ; 8.567 ; 8.567 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------+
; Fast Model Setup Summary                                                    ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; -3.326 ; -7.356        ;
; FrequencyDivider:frq1|cnt[0]                       ; -1.571 ; -8.100        ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.147  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Hold Summary                                                     ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; -1.490 ; -8.043        ;
; FrequencyDivider:frq1|cnt[0]                       ; 0.215  ; 0.000         ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.243  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk                                                ; -1.380 ; -28.380       ;
; FrequencyDivider:frq1|cnt[0]                       ; -0.500 ; -31.000       ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.500  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                      ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -3.326 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 3.548      ;
; -3.130 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 3.352      ;
; -3.071 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 3.293      ;
; -3.011 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 3.233      ;
; -2.942 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 3.164      ;
; -2.936 ; DDS:inst8|phase_accumulator:PA|Selector0~2             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -0.204     ; 3.264      ;
; -2.826 ; DDS:inst8|phase_accumulator:PA|Selector2~0             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -0.204     ; 3.154      ;
; -2.679 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; -0.810     ; 2.901      ;
; -1.564 ; DDS:inst8|phase_accumulator:PA|Selector1~0             ; dac_pwm:inst7|pwm_out        ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk         ; 0.500        ; -0.211     ; 1.885      ;
; -0.848 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; dac_pwm:inst7|pwm_out        ; FrequencyDivider:frq1|cnt[0]                       ; clk         ; 1.000        ; 0.662      ; 2.542      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; FrequencyDivider:frq1|cnt[6]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.317 ; FrequencyDivider:frq1|cnt[4]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.349      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; FrequencyDivider:frq1|cnt[7]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.245 ; FrequencyDivider:frq1|cnt[3]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.277      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; FrequencyDivider:frq1|cnt[5]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; FrequencyDivider:frq1|cnt[2]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.217      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; FrequencyDivider:frq2|cnt[3]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; FrequencyDivider:frq2|cnt[0]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.166      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[0] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; FrequencyDivider:frq2|cnt[1]                           ; FrequencyDivider:frq2|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.103 ; FrequencyDivider:frq1|cnt[1]                           ; FrequencyDivider:frq1|cnt[8] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[1] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[2] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[3] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[4] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[5] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[6] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; FrequencyDivider:frq1|cnt[8]                           ; FrequencyDivider:frq1|cnt[7] ; clk                                                ; clk         ; 1.000        ; 0.000      ; 1.110      ;
+--------+--------------------------------------------------------+------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.571 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.214      ;
; -1.542 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.185      ;
; -1.539 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.182      ;
; -1.525 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.168      ;
; -1.512 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.390     ; 1.154      ;
; -1.495 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.138      ;
; -1.486 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.129      ;
; -1.470 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.113      ;
; -1.467 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.110      ;
; -1.433 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.076      ;
; -1.418 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.389     ; 1.061      ;
; -0.896 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; -1.390     ; 0.538      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.403      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.341 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.374      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.371      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.324 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.357      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.311 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.343      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.294 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.327      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.285 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.318      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.272 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.304      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.269 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.302      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.266 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.299      ;
; -0.249 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.282      ;
; -0.249 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.282      ;
; -0.246 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.279      ;
; -0.246 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.279      ;
; -0.245 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.278      ;
; -0.245 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.278      ;
; -0.244 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.001      ; 1.277      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
; -0.243 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 1.000        ; 0.000      ; 1.275      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.147 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; -0.007     ; 0.248      ;
; 0.350 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; -0.007     ; 0.237      ;
; 0.357 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; 0.007      ; 0.250      ;
; 0.360 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 1.000        ; 0.007      ; 0.252      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                     ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.490 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.796      ; 0.599      ;
; -0.990 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.796      ; 0.599      ;
; -0.949 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.739      ;
; -0.914 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.774      ;
; -0.879 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.809      ;
; -0.844 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.844      ;
; -0.809 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.879      ;
; -0.774 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.914      ;
; -0.739 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 0.949      ;
; -0.645 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[0] ; clk         ; 0.000        ; 1.395      ; 1.043      ;
; -0.449 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.739      ;
; -0.414 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.774      ;
; -0.379 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.809      ;
; -0.344 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.844      ;
; -0.309 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.879      ;
; -0.274 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.914      ;
; -0.239 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 0.949      ;
; -0.145 ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[0] ; clk         ; -0.500       ; 1.395      ; 1.043      ;
; 0.238  ; dac_pwm:inst7|counter[7]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.246  ; FrequencyDivider:frq2|cnt[8] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.358  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[2]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; dac_pwm:inst7|counter[6]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[1]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[0] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; FrequencyDivider:frq2|cnt[7] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.441  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.448  ; FrequencyDivider:frq2|cnt[6] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.496  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.500  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.505  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; dac_pwm:inst7|counter[6]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.511  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[2]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[1] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519  ; FrequencyDivider:frq2|cnt[7] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.531  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.535  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.540  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.546  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[3]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; FrequencyDivider:frq2|cnt[2] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; FrequencyDivider:frq1|cnt[5] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; FrequencyDivider:frq1|cnt[8] ; FrequencyDivider:frq1|cnt[0] ; clk                          ; clk         ; 0.000        ; 0.401      ; 1.110      ;
; 0.561  ; FrequencyDivider:frq1|cnt[7] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.566  ; dac_pwm:inst7|counter[2]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.570  ; dac_pwm:inst7|counter[0]     ; dac_pwm:inst7|counter[1]     ; clk                          ; clk         ; 0.000        ; 0.006      ; 0.728      ;
; 0.570  ; FrequencyDivider:frq2|cnt[1] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.575  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; FrequencyDivider:frq1|cnt[4] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; dac_pwm:inst7|counter[7]     ; dac_pwm:inst7|pwm_out        ; clk                          ; clk         ; 0.000        ; -0.006     ; 0.722      ;
; 0.579  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[2] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[4]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[0] ; clk                          ; clk         ; 0.000        ; 0.401      ; 1.135      ;
; 0.585  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.586  ; dac_pwm:inst7|counter[5]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.587  ; FrequencyDivider:frq2|cnt[5] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; FrequencyDivider:frq2|cnt[6] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.606  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.610  ; FrequencyDivider:frq2|cnt[3] ; FrequencyDivider:frq2|cnt[5] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; FrequencyDivider:frq1|cnt[2] ; FrequencyDivider:frq1|cnt[6] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; FrequencyDivider:frq1|cnt[6] ; FrequencyDivider:frq1|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.614  ; FrequencyDivider:frq1|cnt[1] ; FrequencyDivider:frq1|cnt[3] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; dac_pwm:inst7|counter[1]     ; dac_pwm:inst7|counter[5]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.768      ;
; 0.620  ; FrequencyDivider:frq2|cnt[0] ; FrequencyDivider:frq2|cnt[4] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.622  ; FrequencyDivider:frq1|cnt[3] ; FrequencyDivider:frq1|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.623  ; FrequencyDivider:frq2|cnt[6] ; FrequencyDivider:frq2|cnt[8] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.626  ; FrequencyDivider:frq2|cnt[4] ; FrequencyDivider:frq2|cnt[7] ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.641  ; dac_pwm:inst7|counter[4]     ; dac_pwm:inst7|counter[7]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; dac_pwm:inst7|counter[3]     ; dac_pwm:inst7|counter[6]     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FrequencyDivider:frq1|cnt[0]'                                                                                                                                                                                ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.255 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.317 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.332 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.338 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.490      ;
; 0.347 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.499      ;
; 0.362 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.421 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.573      ;
; 0.426 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.437 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.590      ;
; 0.439 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.591      ;
; 0.443 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.456 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.471 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.623      ;
; 0.473 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.625      ;
; 0.476 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.494 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.500 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.504 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.514 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.535 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.555 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.563 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; -0.001     ; 0.714      ;
; 0.570 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.590 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.605 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.609 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.623 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; MessageProcess:inst6|ps                                ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.628 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.631 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.647 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.657 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.663 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ; MessageProcess:inst6|ps                                ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.680 ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ; FrequencyDivider:frq1|cnt[0] ; FrequencyDivider:frq1|cnt[0] ; 0.000        ; 0.000      ; 0.832      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.243 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; 0.007      ; 0.250      ;
; 0.244 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|Selector2~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; -0.007     ; 0.237      ;
; 0.245 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|Selector1~0 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; 0.007      ; 0.252      ;
; 0.255 ; DDS:inst8|phase_accumulator:PA|Selector3~0 ; DDS:inst8|phase_accumulator:PA|Selector0~2 ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0.000        ; -0.007     ; 0.248      ;
+-------+--------------------------------------------+--------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq1|cnt[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FrequencyDivider:frq2|cnt[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|counter[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dac_pwm:inst7|pwm_out        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dac_pwm:inst7|pwm_out        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq1|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq1|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; frq2|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; frq2|cnt[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|counter[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|counter[1]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FrequencyDivider:frq1|cnt[0]'                                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ShiftRegister:MSG_REG|register[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineCounter|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|UpCounter:SineMaker|cnt[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; MessageProcess:inst6|ps                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0|datad                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datab                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~0|datab                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|WideAnd0~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; frq1|cnt[0]|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst4|OUT~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[3]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[7]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FrequencyDivider:frq1|cnt[0] ; Rise       ; inst6|MSG_REG|register[7]|clk                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout'                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector0~2 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector0~2 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector1~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector1~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector2~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector2~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector3~0 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Fall       ; DDS:inst8|phase_accumulator:PA|Selector3~0 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector0~2|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector0~2|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector1~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector1~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector2~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector2~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector3~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|Selector3~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout|regout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; Rise       ; inst8|PA|UC1|cout~clkctrl|outclk           ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; -0.843 ; -0.843 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; -1.032 ; -1.032 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; -1.118 ; -1.118 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; -1.144 ; -1.144 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; -1.005 ; -1.005 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; -0.843 ; -0.843 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; 1.287  ; 1.287  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 0.918  ; 0.918  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.132  ; 0.132  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.132  ; 0.132  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.130  ; 0.130  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; -0.027 ; -0.027 ; Rise       ; clk                          ;
; init      ; clk                          ; 3.068  ; 3.068  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; 1.264  ; 1.264  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; 1.152  ; 1.152  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; 1.238  ; 1.238  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; 1.264  ; 1.264  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; 1.125  ; 1.125  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; 0.963  ; 0.963  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; -1.167 ; -1.167 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -0.059 ; -0.059 ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.291  ; 0.291  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.067  ; 0.067  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.107  ; 0.107  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.291  ; 0.291  ; Rise       ; clk                          ;
; init      ; clk                          ; -2.353 ; -2.353 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 3.016 ;       ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;       ; 3.016 ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 4.661 ; 4.661 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.457 ; 4.457 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 3.016 ;       ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;       ; 3.016 ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 4.411 ; 4.411 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.457 ; 4.457 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                    ; -10.974  ; -1.901  ; N/A      ; N/A     ; -1.631              ;
;  DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; -1.440   ; 0.243   ; N/A      ; N/A     ; 0.500               ;
;  FrequencyDivider:frq1|cnt[0]                       ; -4.138   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  clk                                                ; -10.974  ; -1.901  ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS                                     ; -123.179 ; -11.431 ; 0.0      ; 0.0     ; -72.507             ;
;  DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; -4.012   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  FrequencyDivider:frq1|cnt[0]                       ; -60.796  ; 0.000   ; N/A      ; N/A     ; -37.882             ;
;  clk                                                ; -58.371  ; -11.431 ; N/A      ; N/A     ; -34.625             ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; -0.843 ; -0.843 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; -1.032 ; -1.032 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; -1.118 ; -1.118 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; -1.144 ; -1.144 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; -1.005 ; -1.005 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; -0.843 ; -0.843 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; 2.251  ; 2.251  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; 4.002  ; 4.002  ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.621  ; 0.621  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.547  ; 0.547  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.621  ; 0.621  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.148  ; 0.148  ; Rise       ; clk                          ;
; init      ; clk                          ; 5.970  ; 5.970  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Msg[*]    ; FrequencyDivider:frq1|cnt[0] ; 2.232  ; 2.232  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[0]   ; FrequencyDivider:frq1|cnt[0] ; 1.852  ; 1.852  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[1]   ; FrequencyDivider:frq1|cnt[0] ; 2.174  ; 2.174  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[2]   ; FrequencyDivider:frq1|cnt[0] ; 2.232  ; 2.232  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[3]   ; FrequencyDivider:frq1|cnt[0] ; 1.690  ; 1.690  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
;  Msg[4]   ; FrequencyDivider:frq1|cnt[0] ; 1.447  ; 1.447  ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; send      ; FrequencyDivider:frq1|cnt[0] ; -1.167 ; -1.167 ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; Mode      ; clk                          ; -0.059 ; -0.059 ; Rise       ; clk                          ;
; SW[*]     ; clk                          ; 0.459  ; 0.459  ; Rise       ; clk                          ;
;  SW[0]    ; clk                          ; 0.067  ; 0.067  ; Rise       ; clk                          ;
;  SW[1]    ; clk                          ; 0.107  ; 0.107  ; Rise       ; clk                          ;
;  SW[2]    ; clk                          ; 0.459  ; 0.459  ; Rise       ; clk                          ;
; init      ; clk                          ; -2.353 ; -2.353 ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 6.871  ;        ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;        ; 6.871  ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 10.242 ; 10.242 ; Rise       ; clk                          ;
; out       ; clk                          ; 8.567  ; 8.567  ; Rise       ; clk                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; freq      ; FrequencyDivider:frq1|cnt[0] ; 3.016 ;       ; Rise       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; FrequencyDivider:frq1|cnt[0] ;       ; 3.016 ; Fall       ; FrequencyDivider:frq1|cnt[0] ;
; freq      ; clk                          ; 4.411 ; 4.411 ; Rise       ; clk                          ;
; out       ; clk                          ; 4.457 ; 4.457 ; Rise       ; clk                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 278      ; 0        ; 0        ; 0        ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk                                                ; 0        ; 6010     ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0]                       ; clk                                                ; 2599     ; 18       ; 0        ; 0        ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0        ; 0        ; 0        ; 4        ;
; FrequencyDivider:frq1|cnt[0]                       ; FrequencyDivider:frq1|cnt[0]                       ; 395      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 278      ; 0        ; 0        ; 0        ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; clk                                                ; 0        ; 6010     ; 0        ; 0        ;
; FrequencyDivider:frq1|cnt[0]                       ; clk                                                ; 2599     ; 18       ; 0        ; 0        ;
; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout ; 0        ; 0        ; 0        ; 4        ;
; FrequencyDivider:frq1|cnt[0]                       ; FrequencyDivider:frq1|cnt[0]                       ; 395      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 89    ; 89   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 28 13:57:03 2024
Info: Command: quartus_sta DigitalModulation -c DigitalModulation
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DigitalModulation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name FrequencyDivider:frq1|cnt[0] FrequencyDivider:frq1|cnt[0]
    Info (332105): create_clock -period 1.000 -name DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.974
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.974       -58.371 clk 
    Info (332119):    -4.138       -60.796 FrequencyDivider:frq1|cnt[0] 
    Info (332119):    -1.440        -4.012 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332146): Worst-case hold slack is -1.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.901       -11.431 clk 
    Info (332119):     0.445         0.000 FrequencyDivider:frq1|cnt[0] 
    Info (332119):     0.662         0.000 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -34.625 clk 
    Info (332119):    -0.611       -37.882 FrequencyDivider:frq1|cnt[0] 
    Info (332119):     0.500         0.000 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.326        -7.356 clk 
    Info (332119):    -1.571        -8.100 FrequencyDivider:frq1|cnt[0] 
    Info (332119):     0.147         0.000 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332146): Worst-case hold slack is -1.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.490        -8.043 clk 
    Info (332119):     0.215         0.000 FrequencyDivider:frq1|cnt[0] 
    Info (332119):     0.243         0.000 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 clk 
    Info (332119):    -0.500       -31.000 FrequencyDivider:frq1|cnt[0] 
    Info (332119):     0.500         0.000 DDS:inst8|phase_accumulator:PA|up_counter:UC1|cout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Sat Dec 28 13:57:04 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


