TimeQuest Timing Analyzer report for lab5
Fri Dec 04 23:50:43 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab5                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; mastermind.sdc ; OK     ; Fri Dec 04 23:50:42 2015 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.91 MHz ; 82.91 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 7.939 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 17.707 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.697 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.889 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.939  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 12.097     ;
; 7.964  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 12.072     ;
; 7.972  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.062     ;
; 7.972  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.008      ; 12.074     ;
; 7.997  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.037     ;
; 7.997  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.008      ; 12.049     ;
; 8.099  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.947     ;
; 8.111  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.925     ;
; 8.124  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.922     ;
; 8.136  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.900     ;
; 8.231  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.804     ;
; 8.232  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.804     ;
; 8.234  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.812     ;
; 8.240  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.795     ;
; 8.256  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.779     ;
; 8.257  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.779     ;
; 8.259  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.787     ;
; 8.265  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.770     ;
; 8.325  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.715     ;
; 8.350  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.690     ;
; 8.425  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.619     ;
; 8.450  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.594     ;
; 8.474  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.561     ;
; 8.486  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.548     ;
; 8.492  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.547     ;
; 8.499  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.536     ;
; 8.511  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.523     ;
; 8.517  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.522     ;
; 8.523  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.516     ;
; 8.529  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.511     ;
; 8.548  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.491     ;
; 8.554  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.486     ;
; 8.555  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.481     ;
; 8.584  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.452     ;
; 8.588  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.446     ;
; 8.588  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.458     ;
; 8.617  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.417     ;
; 8.617  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.429     ;
; 8.638  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.401     ;
; 8.663  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.376     ;
; 8.695  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.345     ;
; 8.715  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.331     ;
; 8.720  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.320     ;
; 8.727  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.309     ;
; 8.744  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.302     ;
; 8.756  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.280     ;
; 8.792  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.243     ;
; 8.805  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.239     ;
; 8.817  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.218     ;
; 8.827  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.207     ;
; 8.830  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.214     ;
; 8.847  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.188     ;
; 8.848  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.188     ;
; 8.850  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.196     ;
; 8.852  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.182     ;
; 8.856  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.179     ;
; 8.876  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.159     ;
; 8.877  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 11.159     ;
; 8.879  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.008      ; 11.167     ;
; 8.885  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.150     ;
; 8.904  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.131     ;
; 8.929  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.106     ;
; 8.940  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.104     ;
; 8.941  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.099     ;
; 8.965  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.079     ;
; 8.970  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 11.070     ;
; 9.041  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.006      ; 11.003     ;
; 9.070  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.974     ;
; 9.090  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.945     ;
; 9.102  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.932     ;
; 9.108  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.931     ;
; 9.119  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.916     ;
; 9.131  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.903     ;
; 9.137  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.902     ;
; 9.139  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.900     ;
; 9.145  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 10.895     ;
; 9.161  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.874     ;
; 9.168  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.871     ;
; 9.174  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 10.866     ;
; 9.186  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.849     ;
; 9.254  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.785     ;
; 9.283  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.756     ;
; 9.311  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 10.729     ;
; 9.340  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 10.700     ;
; 9.408  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.627     ;
; 9.421  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.623     ;
; 9.437  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.598     ;
; 9.443  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.591     ;
; 9.450  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.594     ;
; 9.472  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.562     ;
; 9.520  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.515     ;
; 9.549  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.486     ;
; 9.556  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.488     ;
; 9.585  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.459     ;
; 9.777  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.258     ;
; 9.806  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.229     ;
; 15.864 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.008      ; 4.182      ;
; 15.945 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.010      ; 4.103      ;
; 15.950 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.010      ; 4.098      ;
; 16.074 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 3.965      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|RippleBlankInState           ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.633 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.649 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.769 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.769 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.778 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.792 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.796 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.810 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.095      ;
; 0.819 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.820 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.862 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.149      ;
; 0.864 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 0.870 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.155      ;
; 0.878 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.165      ;
; 0.946 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.953 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.240      ;
; 0.963 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.977 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 0.995 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.281      ;
; 0.998 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 1.006 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.013 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.298      ;
; 1.019 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.029 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.040 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.055 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.136 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.422      ;
; 1.140 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.426      ;
; 1.191 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.478      ;
; 1.209 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.211 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.215 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.500      ;
; 1.215 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.502      ;
; 1.216 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.501      ;
; 1.217 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.502      ;
; 1.249 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.271 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.287 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.574      ;
; 1.302 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.315 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.345 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.631      ;
; 1.378 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.664      ;
; 1.379 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.413 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.699      ;
; 1.477 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.763      ;
; 1.499 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.515 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.801      ;
; 1.582 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.582 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.a                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.582 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.591 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.877      ;
; 1.620 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.721 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.016      ;
; 1.728 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.023      ;
; 1.765 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.051      ;
; 1.766 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.879 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.174      ;
; 1.886 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.181      ;
; 1.931 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.218      ;
; 1.936 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.223      ;
; 1.996 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 2.284      ;
; 2.017 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.302      ;
; 2.022 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.309      ;
; 2.038 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.324      ;
; 2.124 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.419      ;
; 2.128 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.423      ;
; 2.135 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.430      ;
; 2.154 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.441      ;
; 2.154 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.441      ;
; 2.154 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.441      ;
; 2.249 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 0.000        ; -0.010     ; 2.525      ;
; 2.249 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 0.000        ; -0.010     ; 2.525      ;
; 2.249 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 0.000        ; -0.010     ; 2.525      ;
; 2.249 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 0.000        ; -0.010     ; 2.525      ;
; 2.293 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.009      ; 2.588      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.707 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; -0.007     ; 2.324      ;
; 17.707 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; -0.007     ; 2.324      ;
; 17.707 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; -0.007     ; 2.324      ;
; 18.041 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 1.999      ;
; 18.041 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 1.999      ;
; 18.041 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 1.999      ;
; 18.050 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 1.990      ;
; 18.050 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 1.990      ;
; 18.053 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.986      ;
; 18.055 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 1.986      ;
; 18.055 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 1.986      ;
; 18.055 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 1.986      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.697 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.986      ;
; 1.697 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.986      ;
; 1.697 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 1.986      ;
; 1.699 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.986      ;
; 1.702 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.990      ;
; 1.702 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.990      ;
; 1.711 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.999      ;
; 1.711 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.999      ;
; 1.711 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.999      ;
; 2.045 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; -0.007     ; 2.324      ;
; 2.045 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; -0.007     ; 2.324      ;
; 2.045 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; -0.007     ; 2.324      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 1.210 ; 1.210 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 2.248 ; 2.248 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 1.795 ; 1.795 ; Rise       ; clk             ;
; P_generated   ; clk        ; 6.074 ; 6.074 ; Rise       ; clk             ;
; Ready         ; clk        ; 6.419 ; 6.419 ; Rise       ; clk             ;
; Start         ; clk        ; 6.250 ; 6.250 ; Rise       ; clk             ;
; mode          ; clk        ; 1.809 ; 1.809 ; Rise       ; clk             ;
; modify_G      ; clk        ; 1.619 ; 1.619 ; Rise       ; clk             ;
; sw[*]         ; clk        ; 1.160 ; 1.160 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 1.054 ; 1.054 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.955 ; 0.955 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 1.160 ; 1.160 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; -0.962 ; -0.962 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; -0.962 ; -0.962 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; -2.076 ; -2.076 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -1.547 ; -1.547 ; Rise       ; clk             ;
; P_generated   ; clk        ; -4.484 ; -4.484 ; Rise       ; clk             ;
; Ready         ; clk        ; -4.118 ; -4.118 ; Rise       ; clk             ;
; Start         ; clk        ; -4.731 ; -4.731 ; Rise       ; clk             ;
; mode          ; clk        ; 0.182  ; 0.182  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.349  ; 0.349  ; Rise       ; clk             ;
; sw[*]         ; clk        ; -0.323 ; -0.323 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; -0.323 ; -0.323 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; -0.414 ; -0.414 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; -0.544 ; -0.544 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 11.654 ; 11.654 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 10.865 ; 10.865 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.409 ; 10.409 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.357 ; 10.357 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 13.131 ; 13.131 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 13.130 ; 13.130 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.760 ; 12.760 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.759 ; 12.759 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.770 ; 12.770 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 13.131 ; 13.131 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 13.130 ; 13.130 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 12.542 ; 12.542 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 12.542 ; 12.542 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 12.535 ; 12.535 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 12.357 ; 12.357 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 12.347 ; 12.347 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.454 ; 11.454 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.634 ; 12.634 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.634 ; 12.634 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 11.962 ; 11.962 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.571 ; 11.571 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.480 ; 11.480 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.286 ; 12.286 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 8.468  ; 8.468  ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.266  ; 9.266  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 8.538  ; 8.538  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 8.468  ; 8.468  ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.717  ; 9.717  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.717  ; 9.717  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 10.414 ; 10.414 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 10.052 ; 10.052 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 10.066 ; 10.066 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 10.418 ; 10.418 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 10.415 ; 10.415 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 10.148 ; 10.148 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 9.687  ; 9.687  ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.283 ; 10.283 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 9.506  ; 9.506  ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 10.194 ; 10.194 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 10.184 ; 10.184 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 10.742 ; 10.742 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 10.058 ; 10.058 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 9.659  ; 9.659  ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 9.795  ; 9.795  ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 10.394 ; 10.394 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.611 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 18.965 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.774 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.611 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.419      ;
; 15.630 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.400      ;
; 15.639 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.389      ;
; 15.646 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.393      ;
; 15.658 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.370      ;
; 15.665 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.374      ;
; 15.673 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.357      ;
; 15.683 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.356      ;
; 15.692 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.338      ;
; 15.702 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.337      ;
; 15.736 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.294      ;
; 15.751 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.288      ;
; 15.755 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.275      ;
; 15.770 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.269      ;
; 15.772 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.257      ;
; 15.782 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.247      ;
; 15.791 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.238      ;
; 15.796 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.238      ;
; 15.801 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.228      ;
; 15.810 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.223      ;
; 15.815 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.219      ;
; 15.829 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.204      ;
; 15.830 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.203      ;
; 15.839 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.191      ;
; 15.842 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.188      ;
; 15.842 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 4.195      ;
; 15.849 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.184      ;
; 15.861 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 4.176      ;
; 15.864 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.169      ;
; 15.867 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.161      ;
; 15.870 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.158      ;
; 15.874 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.165      ;
; 15.877 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.162      ;
; 15.881 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.147      ;
; 15.881 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.148      ;
; 15.882 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.152      ;
; 15.883 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 4.150      ;
; 15.900 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.128      ;
; 15.900 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.129      ;
; 15.901 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.133      ;
; 15.901 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.129      ;
; 15.904 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.126      ;
; 15.911 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.128      ;
; 15.914 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.125      ;
; 15.940 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.094      ;
; 15.959 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.075      ;
; 15.964 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.066      ;
; 15.967 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.002     ; 4.063      ;
; 15.975 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.054      ;
; 15.977 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.052      ;
; 15.979 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.060      ;
; 15.982 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.007      ; 4.057      ;
; 15.994 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.035      ;
; 15.996 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.033      ;
; 16.000 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.029      ;
; 16.002 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.026      ;
; 16.003 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.026      ;
; 16.006 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 4.031      ;
; 16.010 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.019      ;
; 16.013 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.016      ;
; 16.021 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.007      ;
; 16.024 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.010      ;
; 16.025 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 4.012      ;
; 16.027 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 4.007      ;
; 16.038 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.995      ;
; 16.041 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.992      ;
; 16.049 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.988      ;
; 16.058 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.975      ;
; 16.061 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.972      ;
; 16.068 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.969      ;
; 16.070 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.967      ;
; 16.073 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.964      ;
; 16.092 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.941      ;
; 16.095 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.001      ; 3.938      ;
; 16.097 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.932      ;
; 16.109 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.919      ;
; 16.109 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.920      ;
; 16.110 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 3.924      ;
; 16.112 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.916      ;
; 16.112 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.917      ;
; 16.113 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 3.921      ;
; 16.116 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.913      ;
; 16.168 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.002      ; 3.866      ;
; 16.171 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.002      ; 3.863      ;
; 16.203 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.826      ;
; 16.205 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.824      ;
; 16.206 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.823      ;
; 16.208 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.821      ;
; 16.230 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.798      ;
; 16.233 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.795      ;
; 16.234 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.803      ;
; 16.237 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.800      ;
; 16.277 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.760      ;
; 16.280 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.757      ;
; 16.325 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.704      ;
; 16.328 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.701      ;
; 18.418 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.615      ;
; 18.425 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.009      ; 1.616      ;
; 18.425 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.009      ; 1.616      ;
; 18.425 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.009      ; 1.616      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|RippleBlankInState           ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.258 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.267 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.304 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.320 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.323 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.482      ;
; 0.333 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.335 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.488      ;
; 0.343 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.363 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.387 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.405 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; clk          ; clk         ; 0.000        ; 0.001      ; 0.558      ;
; 0.415 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.567      ;
; 0.420 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.428 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.581      ;
; 0.437 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.444 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.597      ;
; 0.447 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.598      ;
; 0.448 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.601      ;
; 0.448 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.601      ;
; 0.451 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.602      ;
; 0.452 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.603      ;
; 0.454 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.460 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.471 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.478 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.631      ;
; 0.518 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.525 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.533 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.537 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.550 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.562 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.592 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.621 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.646 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.806      ;
; 0.653 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.813      ;
; 0.684 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.693 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.a                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.693 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.730 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.883      ;
; 0.731 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.885      ;
; 0.732 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.892      ;
; 0.734 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.887      ;
; 0.736 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.887      ;
; 0.739 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.899      ;
; 0.798 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.958      ;
; 0.805 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.965      ;
; 0.851 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.003      ;
; 0.852 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.006      ;
; 0.884 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.008      ; 1.044      ;
; 0.884 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.035      ;
; 0.884 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.035      ;
; 0.891 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.044      ;
; 0.896 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.049      ;
; 0.900 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.053      ;
; 0.902 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.053      ;
; 0.933 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.086      ;
; 0.942 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.095      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.965 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; -0.006     ; 1.061      ;
; 18.965 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; -0.006     ; 1.061      ;
; 18.965 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; -0.006     ; 1.061      ;
; 19.099 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 0.935      ;
; 19.099 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 0.935      ;
; 19.099 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; 0.002      ; 0.935      ;
; 19.104 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.002      ; 0.930      ;
; 19.104 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.002      ; 0.930      ;
; 19.105 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.003      ; 0.930      ;
; 19.105 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.003      ; 0.930      ;
; 19.105 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.003      ; 0.930      ;
; 19.106 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.927      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.774 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.927      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.930      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.930      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.003      ; 0.930      ;
; 0.776 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.930      ;
; 0.776 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.930      ;
; 0.781 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.935      ;
; 0.781 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.935      ;
; 0.781 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.935      ;
; 0.915 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.061      ;
; 0.915 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.061      ;
; 0.915 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.061      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.508  ; 0.508  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 0.034  ; 0.034  ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 0.508  ; 0.508  ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 0.448  ; 0.448  ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 0.244  ; 0.244  ; Rise       ; clk             ;
; P_generated   ; clk        ; 2.741  ; 2.741  ; Rise       ; clk             ;
; Ready         ; clk        ; 2.830  ; 2.830  ; Rise       ; clk             ;
; Start         ; clk        ; 2.778  ; 2.778  ; Rise       ; clk             ;
; mode          ; clk        ; 0.218  ; 0.218  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.176  ; 0.176  ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; -0.026 ; -0.026 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; -0.079 ; -0.079 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.042  ; 0.042  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.086  ; 0.086  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 0.086  ; 0.086  ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -0.388 ; -0.388 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; -0.328 ; -0.328 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -0.124 ; -0.124 ; Rise       ; clk             ;
; P_generated   ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
; Ready         ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
; Start         ; clk        ; -2.160 ; -2.160 ; Rise       ; clk             ;
; mode          ; clk        ; 0.545  ; 0.545  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.689  ; 0.689  ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.349  ; 0.349  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.349  ; 0.349  ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.305  ; 0.305  ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 5.544 ; 5.544 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 5.519 ; 5.519 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 5.135 ; 5.135 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 5.544 ; 5.544 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 5.544 ; 5.544 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 5.250 ; 5.250 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.948 ; 5.948 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 5.948 ; 5.948 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 5.959 ; 5.959 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 5.970 ; 5.970 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 6.107 ; 6.107 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 6.010 ; 6.010 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 5.794 ; 5.794 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.881 ; 5.881 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 5.820 ; 5.820 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 5.533 ; 5.533 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.707 ; 5.707 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 5.442 ; 5.442 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 5.527 ; 5.527 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.510 ; 4.510 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.939 ; 4.939 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.101 ; 5.101 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.047 ; 5.047 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.298 ; 5.298 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 7.939 ; 0.215 ; 17.707   ; 0.774   ; 8.889               ;
;  clk             ; 7.939 ; 0.215 ; 17.707   ; 0.774   ; 8.889               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 1.210 ; 1.210 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 2.248 ; 2.248 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 1.795 ; 1.795 ; Rise       ; clk             ;
; P_generated   ; clk        ; 6.074 ; 6.074 ; Rise       ; clk             ;
; Ready         ; clk        ; 6.419 ; 6.419 ; Rise       ; clk             ;
; Start         ; clk        ; 6.250 ; 6.250 ; Rise       ; clk             ;
; mode          ; clk        ; 1.809 ; 1.809 ; Rise       ; clk             ;
; modify_G      ; clk        ; 1.619 ; 1.619 ; Rise       ; clk             ;
; sw[*]         ; clk        ; 1.160 ; 1.160 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 1.054 ; 1.054 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.955 ; 0.955 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 1.160 ; 1.160 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.086  ; 0.086  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 0.086  ; 0.086  ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -0.388 ; -0.388 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; -0.328 ; -0.328 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -0.124 ; -0.124 ; Rise       ; clk             ;
; P_generated   ; clk        ; -2.012 ; -2.012 ; Rise       ; clk             ;
; Ready         ; clk        ; -1.872 ; -1.872 ; Rise       ; clk             ;
; Start         ; clk        ; -2.160 ; -2.160 ; Rise       ; clk             ;
; mode          ; clk        ; 0.545  ; 0.545  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.689  ; 0.689  ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.349  ; 0.349  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.349  ; 0.349  ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.305  ; 0.305  ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 11.654 ; 11.654 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 10.865 ; 10.865 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.409 ; 10.409 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.357 ; 10.357 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 11.659 ; 11.659 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 13.131 ; 13.131 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 13.130 ; 13.130 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.760 ; 12.760 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.759 ; 12.759 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.770 ; 12.770 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 13.131 ; 13.131 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 13.130 ; 13.130 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 12.542 ; 12.542 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 12.542 ; 12.542 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 12.535 ; 12.535 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 11.596 ; 11.596 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 12.357 ; 12.357 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 12.347 ; 12.347 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 11.454 ; 11.454 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.634 ; 12.634 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.634 ; 12.634 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 11.962 ; 11.962 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 11.571 ; 11.571 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 11.480 ; 11.480 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 11.702 ; 11.702 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.286 ; 12.286 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.801 ; 4.801 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.510 ; 4.510 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.939 ; 4.939 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.101 ; 5.101 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.099 ; 5.099 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.047 ; 5.047 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.793 ; 4.793 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.298 ; 5.298 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.768 ; 4.768 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.849 ; 4.849 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 55286    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 55286    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 109   ; 109  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 160   ; 160  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 23:50:41 2015
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mastermind.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.939
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.939         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is 17.707
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.707         0.000 clk 
Info (332146): Worst-case removal slack is 1.697
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.697         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 15.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.611         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 18.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.965         0.000 clk 
Info (332146): Worst-case removal slack is 0.774
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.774         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Fri Dec 04 23:50:43 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


