TimeQuest Timing Analyzer report for Lab2
Wed Feb 09 12:47:11 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 14. Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 17. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 36. Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 37. Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 38. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 39. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 40. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 58. Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 59. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 60. Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 61. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 62. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Lab2                                                               ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; CLOCK_50                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                                 ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge } ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.62 MHz ; 181.62 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                               ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -5.241 ; -1028.089     ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -1.132 ; -3.393        ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.116 ; -0.116        ;
; CLOCK_50                                                                 ; 0.149  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.386 ; -33.916            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.979 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                 ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -3.000 ; -513.951      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.393  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                               ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -5.241 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.494     ; 4.235      ;
; -5.241 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.494     ; 4.235      ;
; -5.241 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.494     ; 4.235      ;
; -5.241 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.494     ; 4.235      ;
; -5.236 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.493     ; 4.231      ;
; -5.236 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.493     ; 4.231      ;
; -5.219 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.618     ; 4.089      ;
; -5.219 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.618     ; 4.089      ;
; -5.219 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.618     ; 4.089      ;
; -5.219 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.618     ; 4.089      ;
; -5.214 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.617     ; 4.085      ;
; -5.214 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.617     ; 4.085      ;
; -5.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.351     ; 4.344      ;
; -5.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.351     ; 4.344      ;
; -5.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.351     ; 4.344      ;
; -5.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.351     ; 4.344      ;
; -5.202 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.350     ; 4.340      ;
; -5.202 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.350     ; 4.340      ;
; -5.130 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.534     ; 4.084      ;
; -5.130 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.534     ; 4.084      ;
; -5.130 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.534     ; 4.084      ;
; -5.130 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.534     ; 4.084      ;
; -5.125 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.533     ; 4.080      ;
; -5.125 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.533     ; 4.080      ;
; -5.111 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.485     ; 4.114      ;
; -5.111 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.485     ; 4.114      ;
; -5.089 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.609     ; 3.968      ;
; -5.089 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.609     ; 3.968      ;
; -5.083 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.479     ; 4.092      ;
; -5.083 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.479     ; 4.092      ;
; -5.081 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.486     ; 4.083      ;
; -5.081 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.486     ; 4.083      ;
; -5.081 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.486     ; 4.083      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.078 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.478     ; 4.088      ;
; -5.077 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.342     ; 4.223      ;
; -5.077 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.342     ; 4.223      ;
; -5.061 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.603     ; 3.946      ;
; -5.061 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.603     ; 3.946      ;
; -5.059 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.610     ; 3.937      ;
; -5.059 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.610     ; 3.937      ;
; -5.059 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.610     ; 3.937      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.056 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.602     ; 3.942      ;
; -5.049 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.336     ; 4.201      ;
; -5.049 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.336     ; 4.201      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.343     ; 4.192      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.343     ; 4.192      ;
; -5.047 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.343     ; 4.192      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.044 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.335     ; 4.197      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.492     ; 4.035      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.039 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.484     ; 4.043      ;
; -5.029 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.349     ; 4.168      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.349     ; 4.156      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.616     ; 3.889      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
; -5.017 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.608     ; 3.897      ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -1.132 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.320      ; 1.066      ;
; -0.549 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.072      ; 1.209      ;
; -0.506 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.199      ; 1.144      ;
; -0.454 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.071      ; 1.098      ;
; -0.451 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.254      ; 1.165      ;
; -0.301 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.069      ; 1.137      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.116 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.619      ; 1.033      ;
; 0.036  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.541      ; 1.107      ;
; 0.092  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.486      ; 1.108      ;
; 0.111  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.352      ; 0.993      ;
; 0.146  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.350      ; 1.026      ;
; 0.262  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.353      ; 1.145      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.149 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.587      ;
; 0.362 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.799      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.098      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.674      ;
; 0.428 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.694      ;
; 0.430 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[4]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[4]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[7]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[7]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.437 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.702      ;
; 0.439 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.705      ;
; 0.442 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.706      ;
; 0.443 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.707      ;
; 0.444 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.709      ;
; 0.446 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write2                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.711      ;
; 0.449 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.886      ;
; 0.451 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.888      ;
; 0.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.895      ;
; 0.459 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.724      ;
; 0.460 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.725      ;
; 0.460 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.898      ;
; 0.461 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.898      ;
; 0.461 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 3.898      ;
; 0.462 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_oe_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.727      ;
; 0.466 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.731      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.998      ; 3.919      ;
; 0.484 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.749      ;
; 0.485 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.750      ;
; 0.492 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.757      ;
; 0.499 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.764      ;
; 0.503 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 3.948      ;
; 0.503 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 3.948      ;
; 0.503 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 3.948      ;
; 0.508 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_we_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.773      ;
; 0.510 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.775      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.516 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.005      ; 3.969      ;
; 0.517 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.782      ;
; 0.524 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.004      ; 3.976      ;
; 0.524 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.004      ; 3.976      ;
; 0.546 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.098      ; 0.830      ;
; 0.548 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.812      ;
; 0.551 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 3.996      ;
; 0.551 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 3.996      ;
; 0.554 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.992      ;
; 0.554 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.992      ;
; 0.554 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.992      ;
; 0.554 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 3.992      ;
; 0.556 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.003      ;
; 0.579 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.844      ;
; 0.581 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.845      ;
; 0.587 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.852      ;
; 0.589 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.098      ; 0.873      ;
; 0.589 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[14]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[14]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 0.854      ;
; 0.612 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.006      ; 4.066      ;
; 0.612 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.006      ; 4.066      ;
; 0.618 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 3.006      ; 4.072      ;
; 0.619 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.078      ; 0.883      ;
; 0.619 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.983      ; 4.050      ;
; 0.621 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 4.066      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.386 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.305      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.364 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.186 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.105      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.177 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.080     ; 2.095      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.878      ; 4.713      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.878      ; 4.713      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.879      ; 4.714      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.878      ; 4.713      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.878      ; 4.713      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.879      ; 4.714      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -1.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.880      ; 4.715      ;
; -0.968 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.309      ; 2.275      ;
; -0.919 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.282      ;
; -0.919 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.282      ;
; -0.919 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.282      ;
; -0.919 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.282      ;
; -0.769 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.309      ; 2.076      ;
; -0.732 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.095      ;
; -0.732 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.095      ;
; -0.732 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.095      ;
; -0.732 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.365      ; 2.095      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.878      ; 4.599      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.878      ; 4.599      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.879      ; 4.600      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.878      ; 4.599      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.878      ; 4.599      ;
; -0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.879      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
; -0.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.880      ; 4.600      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.416      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.416      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.416      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.416      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.979 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.990      ; 4.417      ;
; 0.980 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.417      ;
; 0.980 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.989      ; 4.417      ;
; 1.226 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 1.955      ;
; 1.226 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 1.955      ;
; 1.226 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 1.955      ;
; 1.226 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 1.955      ;
; 1.277 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.485      ; 1.948      ;
; 1.374 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 2.103      ;
; 1.374 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 2.103      ;
; 1.374 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 2.103      ;
; 1.374 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.543      ; 2.103      ;
; 1.414 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.485      ; 2.085      ;
; 1.585 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.522      ;
; 1.585 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.522      ;
; 1.585 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.522      ;
; 1.585 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.522      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.523      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.989      ; 4.523      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.990      ; 4.524      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.689 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.955      ;
; 1.710 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.977      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.837 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.080      ; 2.103      ;
; 1.846 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.081      ; 2.113      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.610 ; 4.225 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.610 ; 4.225 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.604 ; 5.178 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.579 ; 5.178 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.604 ; 5.146 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.485 ; 4.993 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 3.922 ; 4.430 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.037 ; 2.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.644 ; 2.086 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.031 ; 2.566 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.444 ; 1.920 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.609 ; 2.073 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.435 ; 1.919 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.529 ; 2.035 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.778 ; 2.262 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.037 ; 2.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.362 ; 1.766 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.715 ; 2.107 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.189 ; 1.569 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.315 ; 1.717 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.650 ; 2.048 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.709 ; 2.173 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.720 ; 2.221 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.734 ; 2.184 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -3.026 ; -3.621 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -3.026 ; -3.621 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.365 ; -3.845 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -4.001 ; -4.511 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -4.009 ; -4.563 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.906 ; -4.407 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -3.365 ; -3.845 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.755 ; -1.114 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.185 ; -1.610 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.539 ; -2.040 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.994 ; -1.450 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.151 ; -1.597 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.985 ; -1.448 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.075 ; -1.560 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.314 ; -1.778 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.543 ; -2.049 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.921 ; -1.303 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.259 ; -1.630 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.755 ; -1.114 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.875 ; -1.256 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.195 ; -1.572 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.247 ; -1.693 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.244 ; -1.715 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.272 ; -1.704 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.036  ; 9.084  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.553  ; 8.610  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.036  ; 9.084  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 11.744 ; 11.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.917  ; 9.760  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.139  ; 9.000  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 9.066  ; 8.886  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 7.889  ; 7.844  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.400  ; 8.378  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 9.045  ; 9.069  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.166  ; 8.099  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 11.744 ; 11.313 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 9.587  ; 9.643  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 13.384 ; 13.229 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.102  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.725  ; 7.629  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.302  ; 7.233  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.899  ; 7.785  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.102  ; 7.053  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.873  ; 7.780  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.102  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.965  ; 7.868  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.712  ; 7.610  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.995  ; 7.893  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.559  ; 7.462  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.628  ; 7.541  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.431  ; 7.352  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.173  ; 7.131  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.558  ; 7.452  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.757  ; 7.661  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.696  ; 7.597  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.746  ; 7.727  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.695  ; 7.604  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.642  ; 7.542  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.201  ; 7.084  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.021  ; 6.931  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.659  ; 7.578  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.995  ; 7.893  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.608  ; 7.519  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.766  ; 7.646  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.516  ; 7.402  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.433  ; 8.273  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 8.248  ; 8.307  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.248  ; 8.307  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 8.715  ; 8.757  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 7.616  ; 7.569  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.564  ; 9.409  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.817  ; 8.680  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 8.748  ; 8.571  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 7.616  ; 7.569  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.107  ; 8.082  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.727  ; 8.746  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.882  ; 7.814  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 11.395 ; 10.965 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 9.246  ; 9.295  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 10.718 ; 10.551 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 6.859  ; 6.809  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.459  ; 7.361  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.051  ; 6.981  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.627  ; 7.513  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.859  ; 6.809  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.601  ; 7.508  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.821  ; 7.683  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.689  ; 7.593  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.447  ; 7.345  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 6.785  ; 6.695  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.301  ; 7.203  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.366  ; 7.278  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.178  ; 7.098  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.930  ; 6.886  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.298  ; 7.193  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.490  ; 7.393  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.432  ; 7.332  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.480  ; 7.457  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.431  ; 7.341  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.380  ; 7.280  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.957  ; 6.841  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.785  ; 6.695  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.396  ; 7.314  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.719  ; 7.617  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.346  ; 7.257  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.499  ; 7.379  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.258  ; 7.144  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.139  ; 7.981  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.880 ; 7.727 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.577 ; 8.424 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.380 ; 8.227 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.880 ; 7.727 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.880 ; 7.727 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.126 ; 7.973 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.470 ; 8.317 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.470 ; 8.317 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.832 ; 8.679 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.015 ; 8.870 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.326 ; 9.181 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.781 ; 8.636 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.926 ; 8.781 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.784 ; 8.639 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.582 ; 8.429 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.126 ; 7.973 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.582 ; 8.429 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.581 ; 7.428 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.251 ; 8.098 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.062 ; 7.909 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.581 ; 7.428 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.581 ; 7.428 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.818 ; 7.665 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.148 ; 7.995 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.148 ; 7.995 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.495 ; 8.342 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.705 ; 8.560 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.004 ; 8.859 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.481 ; 8.336 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.620 ; 8.475 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.483 ; 8.338 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.255 ; 8.102 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.818 ; 7.665 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.255 ; 8.102 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.746     ; 7.899     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.388     ; 8.541     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.205     ; 8.358     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.746     ; 7.899     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.746     ; 7.899     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.973     ; 8.126     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.305     ; 8.458     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.305     ; 8.458     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.712     ; 8.865     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.923     ; 9.068     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.226     ; 9.371     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.667     ; 8.812     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.827     ; 8.972     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.660     ; 8.805     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.387     ; 8.540     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.973     ; 8.126     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.387     ; 8.540     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.447     ; 7.600     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.063     ; 8.216     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.887     ; 8.040     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.447     ; 7.600     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.447     ; 7.600     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.664     ; 7.817     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.984     ; 8.137     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.984     ; 8.137     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.374     ; 8.527     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.611     ; 8.756     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.902     ; 9.047     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.366     ; 8.511     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.519     ; 8.664     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.359     ; 8.504     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.062     ; 8.215     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.664     ; 7.817     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.062     ; 8.215     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.85 MHz ; 198.85 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -4.633 ; -907.265      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -1.132 ; -3.351        ;
+--------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                ;
+--------------------------------------------------------------------------+-------+---------------+
; Clock                                                                    ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------+-------+---------------+
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.013 ; 0.000         ;
; CLOCK_50                                                                 ; 0.153 ; 0.000         ;
+--------------------------------------------------------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -1.165 ; -27.721           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.881 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -3.000 ; -513.203      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.460  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                               ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.633 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.278     ; 3.844      ;
; -4.633 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.278     ; 3.844      ;
; -4.633 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.278     ; 3.844      ;
; -4.633 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.278     ; 3.844      ;
; -4.628 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.277     ; 3.840      ;
; -4.628 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.277     ; 3.840      ;
; -4.591 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.382     ; 3.698      ;
; -4.591 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.382     ; 3.698      ;
; -4.591 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.382     ; 3.698      ;
; -4.591 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.382     ; 3.698      ;
; -4.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.381     ; 3.694      ;
; -4.586 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.381     ; 3.694      ;
; -4.582 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.146     ; 3.925      ;
; -4.582 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.146     ; 3.925      ;
; -4.582 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.146     ; 3.925      ;
; -4.582 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.146     ; 3.925      ;
; -4.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.145     ; 3.921      ;
; -4.577 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.145     ; 3.921      ;
; -4.546 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.891      ;
; -4.526 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.271     ; 3.744      ;
; -4.526 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.271     ; 3.744      ;
; -4.515 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.312     ; 3.692      ;
; -4.515 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.312     ; 3.692      ;
; -4.515 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.312     ; 3.692      ;
; -4.515 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.312     ; 3.692      ;
; -4.513 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.858      ;
; -4.510 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.311     ; 3.688      ;
; -4.510 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.311     ; 3.688      ;
; -4.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.264     ; 3.725      ;
; -4.500 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.264     ; 3.725      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.263     ; 3.723      ;
; -4.494 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.271     ; 3.712      ;
; -4.494 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.271     ; 3.712      ;
; -4.494 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.271     ; 3.712      ;
; -4.486 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.831      ;
; -4.486 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.831      ;
; -4.484 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.829      ;
; -4.484 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.375     ; 3.598      ;
; -4.484 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.375     ; 3.598      ;
; -4.482 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.276     ; 3.695      ;
; -4.475 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.139     ; 3.825      ;
; -4.475 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.139     ; 3.825      ;
; -4.461 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.806      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.804      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.270     ; 3.678      ;
; -4.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.368     ; 3.579      ;
; -4.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.368     ; 3.579      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.367     ; 3.577      ;
; -4.452 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.144     ; 3.797      ;
; -4.452 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.375     ; 3.566      ;
; -4.452 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.375     ; 3.566      ;
; -4.452 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.375     ; 3.566      ;
; -4.449 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.276     ; 3.662      ;
; -4.449 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.806      ;
; -4.449 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.806      ;
; -4.448 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.380     ; 3.557      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.446 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.804      ;
; -4.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.139     ; 3.793      ;
; -4.443 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.139     ; 3.793      ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -1.132 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.120      ; 1.004      ;
; -0.538 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.898      ; 1.107      ;
; -0.513 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.016      ; 1.066      ;
; -0.444 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.066      ; 1.064      ;
; -0.426 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.898      ; 0.983      ;
; -0.298 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.896      ; 1.018      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.013 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.383      ; 0.926      ;
; 0.160 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.320      ; 1.010      ;
; 0.199 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.270      ; 0.999      ;
; 0.244 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.147      ; 0.921      ;
; 0.274 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.145      ; 0.949      ;
; 0.373 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.148      ; 1.051      ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.153 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.271      ;
; 0.292 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.409      ;
; 0.338 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.088      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.483      ;
; 0.368 ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.069      ; 0.608      ;
; 0.370 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.486      ;
; 0.375 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.491      ;
; 0.386 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.502      ;
; 0.388 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.630      ;
; 0.390 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.631      ;
; 0.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.512      ;
; 0.398 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[4]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[4]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[7]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[7]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.640      ;
; 0.403 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.645      ;
; 0.406 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.069      ; 0.646      ;
; 0.407 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.648      ;
; 0.407 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.648      ;
; 0.409 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.650      ;
; 0.413 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write2                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.654      ;
; 0.416 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.657      ;
; 0.417 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.659      ;
; 0.418 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_oe_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.659      ;
; 0.424 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.665      ;
; 0.425 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.542      ;
; 0.430 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.671      ;
; 0.446 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.687      ;
; 0.449 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.690      ;
; 0.449 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.690      ;
; 0.460 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.701      ;
; 0.467 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_we_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.708      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.710      ; 3.592      ;
; 0.469 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.710      ;
; 0.476 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.717      ;
; 0.496 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.737      ;
; 0.498 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.621      ;
; 0.498 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.621      ;
; 0.498 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.621      ;
; 0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.088      ; 0.760      ;
; 0.501 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.626      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.505 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.636      ;
; 0.514 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.645      ;
; 0.514 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.717      ; 3.645      ;
; 0.526 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.767      ;
; 0.532 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.773      ;
; 0.538 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.088      ; 0.797      ;
; 0.540 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.663      ;
; 0.540 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.663      ;
; 0.545 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.787      ;
; 0.546 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[14]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[14]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.787      ;
; 0.549 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.666      ;
; 0.549 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.666      ;
; 0.549 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.666      ;
; 0.549 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.666      ;
; 0.566 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.069      ; 0.806      ;
; 0.573 ; top_level:Inst_top_level|system_controller:Inst_system_controller|address_cnt[3]                            ; top_level:Inst_top_level|system_controller:Inst_system_controller|address_out[3]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.815      ;
; 0.575 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[1]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[1]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 0.817      ;
; 0.582 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[12]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[12]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[13]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[13]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.070      ; 0.823      ;
; 0.585 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.069      ; 0.825      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.165 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 2.094      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -1.145 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 2.073      ;
; -0.968 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.070     ; 1.897      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.949 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.877      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.604      ; 4.201      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.604      ; 4.201      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.605      ; 4.202      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.604      ; 4.201      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.604      ; 4.201      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.605      ; 4.202      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.606      ; 4.203      ;
; -0.781 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 2.063      ;
; -0.735 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 2.073      ;
; -0.735 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 2.073      ;
; -0.735 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 2.073      ;
; -0.735 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 2.073      ;
; -0.584 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.283      ; 1.866      ;
; -0.539 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 1.877      ;
; -0.539 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 1.877      ;
; -0.539 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 1.877      ;
; -0.539 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.339      ; 1.877      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.604      ; 4.164      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.604      ; 4.164      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.605      ; 4.165      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.604      ; 4.164      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.604      ; 4.164      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.605      ; 4.165      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
; -0.358 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.606      ; 4.166      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.997      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.997      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.998      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.997      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.702      ; 3.997      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.703      ; 3.998      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 0.881 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.704      ; 3.999      ;
; 1.130 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.799      ;
; 1.130 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.799      ;
; 1.130 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.799      ;
; 1.130 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.799      ;
; 1.174 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.440      ; 1.785      ;
; 1.237 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.906      ;
; 1.237 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.906      ;
; 1.237 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.906      ;
; 1.237 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.498      ; 1.906      ;
; 1.281 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.440      ; 1.892      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.703      ; 4.030      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.703      ; 4.030      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.413 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.704      ; 4.031      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.702      ; 4.030      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.702      ; 4.030      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.702      ; 4.030      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.702      ; 4.030      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.557 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.799      ;
; 1.564 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.807      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.664 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.906      ;
; 1.671 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.914      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.258 ; 3.674 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.258 ; 3.674 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.202 ; 4.551 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.184 ; 4.551 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.202 ; 4.541 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.095 ; 4.396 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 3.574 ; 3.887 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.799 ; 2.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.438 ; 1.757 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.798 ; 2.190 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.250 ; 1.622 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.409 ; 1.745 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.241 ; 1.617 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.327 ; 1.722 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.564 ; 1.926 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.799 ; 2.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.185 ; 1.479 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.506 ; 1.785 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.023 ; 1.302 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.137 ; 1.435 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.447 ; 1.728 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.496 ; 1.844 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.507 ; 1.886 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.513 ; 1.856 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -2.743 ; -3.140 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -2.743 ; -3.140 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.050 ; -3.343 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -3.647 ; -3.944 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -3.645 ; -4.002 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.551 ; -3.869 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -3.050 ; -3.343 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.637 ; -0.898 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.032 ; -1.335 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.355 ; -1.722 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.852 ; -1.205 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.002 ; -1.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.842 ; -1.200 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.922 ; -1.300 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.150 ; -1.497 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.355 ; -1.733 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.793 ; -1.069 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.100 ; -1.362 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.637 ; -0.898 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.744 ; -1.026 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.042 ; -1.305 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.085 ; -1.417 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.079 ; -1.440 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.103 ; -1.430 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 8.253  ; 8.164  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 7.694  ; 7.855  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 8.253  ; 8.164  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 10.668 ; 10.067 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.053  ; 8.738  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.327  ; 8.049  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 8.253  ; 7.924  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 7.157  ; 6.980  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 7.625  ; 7.466  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.239  ; 8.074  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.425  ; 7.206  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 10.668 ; 10.067 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 8.736  ; 8.599  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 12.181 ; 11.862 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 7.395  ; 7.159  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.013  ; 6.869  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.640  ; 6.501  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.183  ; 7.004  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.434  ; 6.345  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.146  ; 6.921  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.395  ; 7.159  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.212  ; 7.011  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.007  ; 6.769  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.278  ; 7.110  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 6.877  ; 6.710  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 6.943  ; 6.781  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 6.748  ; 6.621  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.507  ; 6.419  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.874  ; 6.702  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.050  ; 6.906  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.995  ; 6.846  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.042  ; 6.941  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.969  ; 6.780  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.923  ; 6.720  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.520  ; 6.310  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.336  ; 6.170  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.933  ; 6.743  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.278  ; 7.110  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.919  ; 6.762  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.085  ; 6.872  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 6.841  ; 6.650  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.676  ; 7.444  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+---------------+------------+--------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 7.405  ; 7.563 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 7.405  ; 7.563 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 7.944  ; 7.856 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 6.894  ; 6.720 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 8.716  ; 8.408 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.020  ; 7.747 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 7.948  ; 7.628 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 6.894  ; 6.720 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 7.345  ; 7.188 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 7.934  ; 7.771 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.152  ; 6.938 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 10.336 ; 9.741 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 8.411  ; 8.275 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 9.768  ; 9.458 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 6.200  ; 6.110 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 6.755  ; 6.613 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.397  ; 6.260 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 6.920  ; 6.743 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.200  ; 6.110 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 6.885  ; 6.664 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.121  ; 6.892 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 6.948  ; 6.751 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 6.751  ; 6.518 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 6.109  ; 5.945 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 6.627  ; 6.463 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 6.689  ; 6.531 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 6.503  ; 6.377 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.272  ; 6.183 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.623  ; 6.454 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 6.792  ; 6.650 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.739  ; 6.593 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 6.784  ; 6.684 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.717  ; 6.531 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.673  ; 6.473 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.286  ; 6.080 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.109  ; 5.945 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.681  ; 6.495 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.012  ; 6.846 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.666  ; 6.512 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 6.826  ; 6.618 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 6.591  ; 6.404 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.393  ; 7.166 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.142 ; 6.997 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.802 ; 7.657 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.619 ; 7.474 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.142 ; 6.997 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.142 ; 6.997 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.370 ; 7.225 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.682 ; 7.537 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.682 ; 7.537 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.030 ; 7.885 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.166 ; 8.001 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.450 ; 8.285 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.959 ; 7.794 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.081 ; 7.916 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.963 ; 7.798 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.804 ; 7.659 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.370 ; 7.225 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.804 ; 7.659 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.864 ; 6.719 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.498 ; 7.353 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.322 ; 7.177 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.864 ; 6.719 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.864 ; 6.719 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.083 ; 6.938 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.382 ; 7.237 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.382 ; 7.237 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.716 ; 7.571 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.885 ; 7.720 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.158 ; 7.993 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.686 ; 7.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.803 ; 7.638 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.690 ; 7.525 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.499 ; 7.354 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.083 ; 6.938 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.499 ; 7.354 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.956     ; 7.101     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.530     ; 7.675     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.367     ; 7.512     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.956     ; 7.101     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.956     ; 7.101     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.158     ; 7.303     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.459     ; 7.604     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.459     ; 7.604     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.819     ; 7.964     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.948     ; 8.113     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.223     ; 8.388     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.714     ; 7.879     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.861     ; 8.026     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.705     ; 7.870     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.529     ; 7.674     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.158     ; 7.303     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.529     ; 7.674     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.680     ; 6.825     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.231     ; 7.376     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.074     ; 7.219     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.680     ; 6.825     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.680     ; 6.825     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.874     ; 7.019     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.163     ; 7.308     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.163     ; 7.308     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.509     ; 7.654     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.669     ; 7.834     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.933     ; 8.098     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.444     ; 7.609     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.585     ; 7.750     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.436     ; 7.601     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.230     ; 7.375     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.874     ; 7.019     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.230     ; 7.375     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -2.493 ; -329.276      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.170 ; -0.170        ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                 ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -0.074 ; -0.518        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.053 ; -0.053        ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.497 ; -8.474            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.535 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                 ; -3.000 ; -491.407      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.305  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                               ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.493 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.858     ; 2.112      ;
; -2.491 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.858     ; 2.110      ;
; -2.483 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.858     ; 2.102      ;
; -2.480 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.858     ; 2.099      ;
; -2.477 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.987     ; 1.967      ;
; -2.477 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.987     ; 1.967      ;
; -2.477 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.987     ; 1.967      ;
; -2.477 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.987     ; 1.967      ;
; -2.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.921     ; 2.029      ;
; -2.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.921     ; 2.029      ;
; -2.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.921     ; 2.029      ;
; -2.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.921     ; 2.029      ;
; -2.471 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.985     ; 1.963      ;
; -2.471 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.985     ; 1.963      ;
; -2.468 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.090      ;
; -2.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.919     ; 2.025      ;
; -2.467 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.919     ; 2.025      ;
; -2.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.856     ; 2.079      ;
; -2.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.856     ; 2.079      ;
; -2.428 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.050      ;
; -2.427 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.984     ; 1.920      ;
; -2.423 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.943     ; 1.957      ;
; -2.423 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.943     ; 1.957      ;
; -2.423 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.943     ; 1.957      ;
; -2.423 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.943     ; 1.957      ;
; -2.417 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.941     ; 1.953      ;
; -2.417 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.941     ; 1.953      ;
; -2.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.036      ;
; -2.411 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.033      ;
; -2.411 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.033      ;
; -2.409 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.918     ; 1.968      ;
; -2.408 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.912     ; 1.973      ;
; -2.408 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.912     ; 1.973      ;
; -2.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.978     ; 1.902      ;
; -2.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.978     ; 1.902      ;
; -2.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.971     ; 1.900      ;
; -2.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.905     ; 1.966      ;
; -2.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.971     ; 1.900      ;
; -2.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.905     ; 1.966      ;
; -2.392 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.979     ; 1.890      ;
; -2.392 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.979     ; 1.890      ;
; -2.392 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.979     ; 1.890      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.391 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.970     ; 1.898      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.904     ; 1.963      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.849     ; 2.018      ;
; -2.390 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.849     ; 2.018      ;
; -2.388 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.913     ; 1.952      ;
; -2.388 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.913     ; 1.952      ;
; -2.388 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.913     ; 1.952      ;
; -2.387 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.984     ; 1.880      ;
; -2.381 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.842     ; 2.016      ;
; -2.381 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.842     ; 2.016      ;
; -2.379 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 2.001      ;
; -2.379 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.850     ; 2.006      ;
; -2.379 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.850     ; 2.006      ;
; -2.379 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.850     ; 2.006      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.378 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.841     ; 2.014      ;
; -2.377 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.855     ; 1.999      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
; -2.374 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -0.977     ; 1.874      ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.170 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.831      ; 0.534      ;
; 0.148  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.756      ; 0.584      ;
; 0.162  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.708      ; 0.588      ;
; 0.191  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.795      ; 0.587      ;
; 0.204  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.709      ; 0.539      ;
; 0.294  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.706      ; 0.552      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; -0.074 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.640      ;
; 0.053  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.494      ; 1.766      ;
; 0.059  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.494      ; 1.772      ;
; 0.081  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 1.793      ;
; 0.091  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 1.803      ;
; 0.092  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 1.804      ;
; 0.093  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 1.805      ;
; 0.104  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 1.818      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.135  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.857      ;
; 0.155  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 1.874      ;
; 0.155  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 1.874      ;
; 0.155  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 1.874      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.160  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.510      ; 1.889      ;
; 0.164  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.509      ; 1.892      ;
; 0.164  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                        ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.509      ; 1.892      ;
; 0.174  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.178  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.501      ; 1.898      ;
; 0.178  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.501      ; 1.898      ;
; 0.183  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.190  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[4]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[4]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[7]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[7]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.191  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_out[4]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[4]                                 ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.314      ;
; 0.192  ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|refresh_LCD                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.038      ; 0.314      ;
; 0.194  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.318      ;
; 0.195  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.318      ;
; 0.196  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.038      ; 0.318      ;
; 0.197  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.320      ;
; 0.197  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.320      ;
; 0.198  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.321      ;
; 0.198  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write2                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.322      ;
; 0.200  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.323      ;
; 0.201  ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.325      ;
; 0.203  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.326      ;
; 0.207  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_start[4]                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.330      ;
; 0.209  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read2                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.333      ;
; 0.210  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 1.933      ;
; 0.214  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                        ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.338      ;
; 0.217  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_oe_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.219  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.501      ; 1.939      ;
; 0.221  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.344      ;
; 0.222  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.345      ;
; 0.228  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.351      ;
; 0.230  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_we_n                                     ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.354      ;
; 0.233  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.write1                             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.357      ;
; 0.234  ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1]                               ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.357      ;
; 0.239  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.ready                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.read1                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.363      ;
; 0.242  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.503      ; 1.964      ;
; 0.248  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.049      ; 0.381      ;
; 0.250  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.373      ;
; 0.259  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.049      ; 0.392      ;
; 0.259  ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[14]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[14]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.382      ;
; 0.261  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.384      ;
; 0.263  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_pulse_r                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.387      ;
; 0.269  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.392      ;
; 0.270  ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[1]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[1]                                ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.271  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_sync[1]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.038      ; 0.393      ;
; 0.271  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.498      ; 1.988      ;
; 0.271  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.498      ; 1.988      ;
; 0.271  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.498      ; 1.988      ;
; 0.271  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.498      ; 1.988      ;
; 0.272  ; top_level:Inst_top_level|system_controller:Inst_system_controller|address_cnt[3]                            ; top_level:Inst_top_level|system_controller:Inst_system_controller|address_out[3]                            ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.396      ;
; 0.279  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.002      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.053 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.988      ; 0.465      ;
; 0.024  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.948      ; 0.502      ;
; 0.064  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.859      ; 0.453      ;
; 0.074  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.909      ; 0.513      ;
; 0.079  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.856      ; 0.465      ;
; 0.126  ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.859      ; 0.515      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.433      ; 2.512      ;
; -0.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.433      ; 2.512      ;
; -0.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.433      ; 2.512      ;
; -0.497 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.433      ; 2.512      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.496 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.436      ; 2.514      ;
; -0.495 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.435      ; 2.512      ;
; -0.495 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.435      ; 2.512      ;
; -0.160 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.107      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.152 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.095 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.042      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; -0.092 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.040     ; 1.039      ;
; 0.034  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 1.096      ;
; 0.053  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.099      ;
; 0.053  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.099      ;
; 0.053  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.099      ;
; 0.053  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.099      ;
; 0.101  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.143      ; 1.029      ;
; 0.113  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.039      ;
; 0.113  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.039      ;
; 0.113  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.039      ;
; 0.113  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.165      ; 1.039      ;
; 0.174  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.433      ; 2.341      ;
; 0.174  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.433      ; 2.341      ;
; 0.174  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.433      ; 2.341      ;
; 0.174  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.433      ; 2.341      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.435      ; 2.342      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.435      ; 2.342      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
; 0.175  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.436      ; 2.343      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 2.247      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 2.247      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.494      ; 2.248      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 2.247      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.493      ; 2.247      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.494      ; 2.248      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.535 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.575 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 0.913      ;
; 0.575 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 0.913      ;
; 0.575 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 0.913      ;
; 0.575 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 0.913      ;
; 0.595 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 0.910      ;
; 0.678 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 1.016      ;
; 0.678 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 1.016      ;
; 0.678 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 1.016      ;
; 0.678 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.254      ; 1.016      ;
; 0.692 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.231      ; 1.007      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.789 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.913      ;
; 0.796 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 0.920      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.892 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.016      ;
; 0.895 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.040      ; 1.019      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.493      ; 2.406      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.493      ; 2.406      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.494      ; 2.407      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.493      ; 2.406      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.493      ; 2.406      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.494      ; 2.407      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
; 1.194 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.495      ; 2.408      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|pwm                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.675 ; 0.675        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.675 ; 0.675        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.675 ; 0.675        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~19 ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datad                     ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datad                     ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datad                    ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~15|datac                    ;
; 0.687 ; 0.687        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~15 ;
; 0.688 ; 0.688        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[5]~19|datab                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 1.796 ; 2.759 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 1.796 ; 2.759 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 2.342 ; 3.147 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 2.332 ; 3.135 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 2.342 ; 3.147 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 2.254 ; 3.046 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 1.978 ; 2.720 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.005 ; 1.850 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 0.797 ; 1.593 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 0.989 ; 1.833 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 0.725 ; 1.525 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 0.777 ; 1.581 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 0.719 ; 1.521 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 0.745 ; 1.562 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 0.871 ; 1.691 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.005 ; 1.850 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 0.662 ; 1.418 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 0.817 ; 1.604 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 0.561 ; 1.294 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 0.616 ; 1.358 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 0.782 ; 1.560 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 0.830 ; 1.635 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 0.849 ; 1.667 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 0.844 ; 1.667 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.501 ; -2.448 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.501 ; -2.448 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.695 ; -2.430 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.026 ; -2.812 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.054 ; -2.825 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.962 ; -2.721 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -1.695 ; -2.430 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.345 ; -1.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.574 ; -1.353 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.749 ; -1.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.505 ; -1.287 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.553 ; -1.340 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.498 ; -1.283 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.524 ; -1.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.644 ; -1.446 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.766 ; -1.585 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.442 ; -1.185 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.591 ; -1.363 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.345 ; -1.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.398 ; -1.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.555 ; -1.319 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.605 ; -1.392 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.617 ; -1.407 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.619 ; -1.424 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 4.751 ; 4.941 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 4.651 ; 4.516 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 4.751 ; 4.941 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 6.523 ; 6.499 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.202 ; 5.374 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.809 ; 4.935 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.725 ; 4.822 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.134 ; 4.202 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.430 ; 4.537 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.731 ; 4.891 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.281 ; 4.352 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 6.523 ; 6.499 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 4.990 ; 5.166 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 6.903 ; 7.056 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 4.240 ; 4.319 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 4.079 ; 4.144 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.852 ; 3.896 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.173 ; 4.236 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 3.768 ; 3.806 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 4.115 ; 4.171 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.240 ; 4.319 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.180 ; 4.244 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.039 ; 4.079 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 4.234 ; 4.308 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.994 ; 4.046 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.029 ; 4.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.957 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.833 ; 3.872 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.988 ; 4.034 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 4.120 ; 4.181 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 4.086 ; 4.144 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 4.100 ; 4.181 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 4.071 ; 4.116 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 4.031 ; 4.067 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.802 ; 3.802 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.725 ; 3.719 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 4.035 ; 4.069 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 4.234 ; 4.308 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 4.016 ; 4.071 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 4.088 ; 4.142 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 3.955 ; 3.988 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.418 ; 4.500 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 4.488 ; 4.361 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 4.488 ; 4.361 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 4.585 ; 4.765 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 3.997 ; 4.060 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.025 ; 5.186 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.648 ; 4.766 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.566 ; 4.657 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 3.997 ; 4.060 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.284 ; 4.383 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.572 ; 4.723 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.140 ; 4.206 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 6.348 ; 6.315 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 4.820 ; 4.986 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 5.518 ; 5.644 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.642 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 3.941 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.723 ; 3.763 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.033 ; 4.091 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 3.642 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 3.980 ; 4.031 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.097 ; 4.170 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.042 ; 4.100 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 3.907 ; 3.943 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.607 ; 3.599 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.861 ; 3.910 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 3.895 ; 3.950 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.826 ; 3.867 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.707 ; 3.742 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.855 ; 3.897 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 3.982 ; 4.038 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.950 ; 4.003 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 3.963 ; 4.038 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 3.940 ; 3.980 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 3.900 ; 3.933 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.681 ; 3.678 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.607 ; 3.599 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.903 ; 3.934 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 4.091 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.882 ; 3.932 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 3.952 ; 4.001 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 3.822 ; 3.852 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.268 ; 4.344 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.175 ; 4.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.493 ; 4.419 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.402 ; 4.328 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.175 ; 4.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.175 ; 4.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.280 ; 4.206 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.452 ; 4.378 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.452 ; 4.378 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.639 ; 4.565 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.752 ; 4.659 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.904 ; 4.811 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.620 ; 4.527 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.702 ; 4.609 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.605 ; 4.512 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.490 ; 4.416 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.280 ; 4.206 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.490 ; 4.416 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.034 ; 3.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.339 ; 4.265 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.251 ; 4.177 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.034 ; 3.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.034 ; 3.960 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.134 ; 4.060 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.299 ; 4.225 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.299 ; 4.225 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.479 ; 4.405 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.597 ; 4.504 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.743 ; 4.650 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.471 ; 4.378 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.549 ; 4.456 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.457 ; 4.364 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.336 ; 4.262 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.134 ; 4.060 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.336 ; 4.262 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.226     ; 4.300     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.576     ; 4.650     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.477     ; 4.551     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.226     ; 4.300     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.226     ; 4.300     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.346     ; 4.420     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.541     ; 4.615     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.541     ; 4.615     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.767     ; 4.841     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.881     ; 4.974     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.052     ; 5.145     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.719     ; 4.812     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.815     ; 4.908     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.704     ; 4.797     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.574     ; 4.648     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.346     ; 4.420     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.574     ; 4.648     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.079     ; 4.153     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.416     ; 4.490     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.320     ; 4.394     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.079     ; 4.153     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.079     ; 4.153     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.195     ; 4.269     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.381     ; 4.455     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.381     ; 4.455     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.598     ; 4.672     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.718     ; 4.811     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.882     ; 4.975     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.562     ; 4.655     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.654     ; 4.747     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.548     ; 4.641     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.413     ; 4.487     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.195     ; 4.269     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.413     ; 4.487     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                       ;
+---------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                          ; -5.241    ; -0.116 ; -1.386   ; 0.535   ; -3.000              ;
;  CLOCK_50                                                                 ; -5.241    ; -0.074 ; -1.386   ; 0.535   ; -3.000              ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -1.132    ; -0.116 ; N/A      ; N/A     ; 0.305               ;
; Design-wide TNS                                                           ; -1031.482 ; -0.571 ; -33.916  ; 0.0     ; -513.951            ;
;  CLOCK_50                                                                 ; -1028.089 ; -0.518 ; -33.916  ; 0.000   ; -513.951            ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -3.393    ; -0.116 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 3.610 ; 4.225 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 3.610 ; 4.225 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.604 ; 5.178 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.579 ; 5.178 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.604 ; 5.146 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.485 ; 4.993 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 3.922 ; 4.430 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.037 ; 2.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.644 ; 2.086 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.031 ; 2.566 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.444 ; 1.920 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.609 ; 2.073 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.435 ; 1.919 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.529 ; 2.035 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.778 ; 2.262 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.037 ; 2.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.362 ; 1.766 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.715 ; 2.107 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.189 ; 1.569 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.315 ; 1.717 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.650 ; 2.048 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.709 ; 2.173 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.720 ; 2.221 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.734 ; 2.184 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.501 ; -2.448 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.501 ; -2.448 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.695 ; -2.430 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.026 ; -2.812 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.054 ; -2.825 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.962 ; -2.721 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -1.695 ; -2.430 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.345 ; -0.898 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.574 ; -1.335 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.749 ; -1.567 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.505 ; -1.205 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.553 ; -1.322 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.498 ; -1.200 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.524 ; -1.300 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.644 ; -1.446 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.766 ; -1.585 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.442 ; -1.069 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.591 ; -1.362 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.345 ; -0.898 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.398 ; -1.026 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.555 ; -1.305 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.605 ; -1.392 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.617 ; -1.407 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.619 ; -1.424 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.036  ; 9.084  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.553  ; 8.610  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.036  ; 9.084  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 11.744 ; 11.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.917  ; 9.760  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.139  ; 9.000  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 9.066  ; 8.886  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 7.889  ; 7.844  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 8.400  ; 8.378  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 9.045  ; 9.069  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.166  ; 8.099  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 11.744 ; 11.313 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 9.587  ; 9.643  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 13.384 ; 13.229 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.102  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.725  ; 7.629  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.302  ; 7.233  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.899  ; 7.785  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.102  ; 7.053  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.873  ; 7.780  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.102  ; 7.963  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.965  ; 7.868  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.712  ; 7.610  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.995  ; 7.893  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.559  ; 7.462  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.628  ; 7.541  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.431  ; 7.352  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.173  ; 7.131  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.558  ; 7.452  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.757  ; 7.661  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.696  ; 7.597  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.746  ; 7.727  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.695  ; 7.604  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.642  ; 7.542  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.201  ; 7.084  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.021  ; 6.931  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.659  ; 7.578  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.995  ; 7.893  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.608  ; 7.519  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.766  ; 7.646  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.516  ; 7.402  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 8.433  ; 8.273  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 4.488 ; 4.361 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 4.488 ; 4.361 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 4.585 ; 4.765 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 3.997 ; 4.060 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.025 ; 5.186 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.648 ; 4.766 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 4.566 ; 4.657 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 3.997 ; 4.060 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 4.284 ; 4.383 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.572 ; 4.723 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.140 ; 4.206 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 6.348 ; 6.315 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 4.820 ; 4.986 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 5.518 ; 5.644 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.642 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 3.941 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.723 ; 3.763 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 4.033 ; 4.091 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 3.642 ; 3.677 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 3.980 ; 4.031 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.097 ; 4.170 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.042 ; 4.100 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 3.907 ; 3.943 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.607 ; 3.599 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.861 ; 3.910 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 3.895 ; 3.950 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.826 ; 3.867 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.707 ; 3.742 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.855 ; 3.897 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 3.982 ; 4.038 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.950 ; 4.003 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 3.963 ; 4.038 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 3.940 ; 3.980 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 3.900 ; 3.933 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.681 ; 3.678 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.607 ; 3.599 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.903 ; 3.934 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 4.091 ; 4.161 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.882 ; 3.932 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 3.952 ; 4.001 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 3.822 ; 3.852 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 4.268 ; 4.344 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; GPIO[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[8]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[9]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[10]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[11]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[12]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[13]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[14]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[15]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[16]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[17]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[18]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[19]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[20]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[21]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[22]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[23]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[24]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[25]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[26]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[27]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[28]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[29]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[30]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[31]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[32]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[33]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[34]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[35]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                 ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50                                                                 ; 9926     ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50                                                                 ; 434      ; 833      ; 0        ; 0        ;
; CLOCK_50                                                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0        ; 0        ; 6        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                  ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50                                                                 ; 9926     ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50                                                                 ; 434      ; 833      ; 0        ; 0        ;
; CLOCK_50                                                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0        ; 0        ; 6        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Feb 09 12:47:01 2022
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.241
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.241     -1028.089 CLOCK_50 
    Info (332119):    -1.132        -3.393 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case hold slack is -0.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.116        -0.116 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.149         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.386       -33.916 CLOCK_50 
Info (332146): Worst-case removal slack is 0.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.979         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -513.951 CLOCK_50 
    Info (332119):     0.393         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.633
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.633      -907.265 CLOCK_50 
    Info (332119):    -1.132        -3.351 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case hold slack is 0.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.013         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.153         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.165       -27.721 CLOCK_50 
Info (332146): Worst-case removal slack is 0.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.881         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -513.203 CLOCK_50 
    Info (332119):     0.460         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.493      -329.276 CLOCK_50 
    Info (332119):    -0.170        -0.170 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case hold slack is -0.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.074        -0.518 CLOCK_50 
    Info (332119):    -0.053        -0.053 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332146): Worst-case recovery slack is -0.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.497        -8.474 CLOCK_50 
Info (332146): Worst-case removal slack is 0.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.535         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -491.407 CLOCK_50 
    Info (332119):     0.305         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4723 megabytes
    Info: Processing ended: Wed Feb 09 12:47:11 2022
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


