circuit Datamem :
  module Datamem :
    input clock : Clock
    input reset : UInt<1>
    input io_Wen : UInt<1>
    input io_addr : UInt<32>
    input io_datain : SInt<32>
    output io_dataout : SInt<32>
    input io_fun3 : UInt<3>

    mem memory_0 : @[Datamem.scala 14:19]
      data-type => SInt<8>
      depth => 1024
      read-latency => 0
      write-latency => 1
      reader => MPORT_1
      reader => MPORT_2
      writer => MPORT
      read-under-write => undefined
    mem memory_1 : @[Datamem.scala 14:19]
      data-type => SInt<8>
      depth => 1024
      read-latency => 0
      write-latency => 1
      reader => MPORT_1
      reader => MPORT_2
      writer => MPORT
      read-under-write => undefined
    mem memory_2 : @[Datamem.scala 14:19]
      data-type => SInt<8>
      depth => 1024
      read-latency => 0
      write-latency => 1
      reader => MPORT_1
      reader => MPORT_2
      writer => MPORT
      read-under-write => undefined
    mem memory_3 : @[Datamem.scala 14:19]
      data-type => SInt<8>
      depth => 1024
      read-latency => 0
      write-latency => 1
      reader => MPORT_1
      reader => MPORT_2
      writer => MPORT
      read-under-write => undefined
    reg mask_0 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mask_0) @[Datamem.scala 15:17]
    reg mask_1 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mask_1) @[Datamem.scala 15:17]
    reg mask_2 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mask_2) @[Datamem.scala 15:17]
    reg mask_3 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mask_3) @[Datamem.scala 15:17]
    node _tempstore_0_T = bits(io_datain, 7, 0) @[Datamem.scala 19:28]
    node _tempstore_0_T_1 = asSInt(_tempstore_0_T) @[Datamem.scala 19:40]
    node _tempstore_1_T = bits(io_datain, 15, 8) @[Datamem.scala 20:28]
    node _tempstore_1_T_1 = asSInt(_tempstore_1_T) @[Datamem.scala 20:41]
    node _tempstore_2_T = bits(io_datain, 23, 16) @[Datamem.scala 21:28]
    node _tempstore_2_T_1 = asSInt(_tempstore_2_T) @[Datamem.scala 21:42]
    node _tempstore_3_T = bits(io_datain, 31, 24) @[Datamem.scala 22:28]
    node _tempstore_3_T_1 = asSInt(_tempstore_3_T) @[Datamem.scala 22:42]
    node _T = eq(io_fun3, UInt<1>("h0")) @[Datamem.scala 26:18]
    node _T_1 = bits(io_addr, 1, 0) @[Datamem.scala 27:19]
    node _T_2 = eq(_T_1, UInt<1>("h0")) @[Datamem.scala 27:26]
    node _T_3 = bits(io_addr, 1, 0) @[Datamem.scala 32:25]
    node _T_4 = eq(_T_3, UInt<1>("h1")) @[Datamem.scala 32:32]
    node _tempstore_1_T_2 = bits(io_datain, 7, 0) @[Datamem.scala 38:34]
    node _tempstore_1_T_3 = asSInt(_tempstore_1_T_2) @[Datamem.scala 38:46]
    node _T_5 = bits(io_addr, 1, 0) @[Datamem.scala 41:25]
    node _T_6 = eq(_T_5, UInt<2>("h2")) @[Datamem.scala 41:32]
    node _tempstore_2_T_2 = bits(io_datain, 7, 0) @[Datamem.scala 47:34]
    node _tempstore_2_T_3 = asSInt(_tempstore_2_T_2) @[Datamem.scala 47:46]
    node _T_7 = bits(io_addr, 1, 0) @[Datamem.scala 50:25]
    node _T_8 = eq(_T_7, UInt<2>("h3")) @[Datamem.scala 50:32]
    node _tempstore_3_T_2 = bits(io_datain, 7, 0) @[Datamem.scala 56:34]
    node _tempstore_3_T_3 = asSInt(_tempstore_3_T_2) @[Datamem.scala 56:46]
    node _GEN_0 = mux(_T_8, UInt<1>("h0"), mask_0) @[Datamem.scala 50:41 Datamem.scala 51:17 Datamem.scala 15:17]
    node _GEN_1 = mux(_T_8, UInt<1>("h0"), mask_1) @[Datamem.scala 50:41 Datamem.scala 52:17 Datamem.scala 15:17]
    node _GEN_2 = mux(_T_8, UInt<1>("h0"), mask_2) @[Datamem.scala 50:41 Datamem.scala 53:17 Datamem.scala 15:17]
    node _GEN_3 = mux(_T_8, UInt<1>("h1"), mask_3) @[Datamem.scala 50:41 Datamem.scala 54:17 Datamem.scala 15:17]
    node _GEN_4 = mux(_T_8, _tempstore_3_T_3, _tempstore_3_T_1) @[Datamem.scala 50:41 Datamem.scala 56:22 Datamem.scala 22:16]
    node _GEN_5 = mux(_T_6, UInt<1>("h0"), _GEN_0) @[Datamem.scala 41:41 Datamem.scala 42:17]
    node _GEN_6 = mux(_T_6, UInt<1>("h0"), _GEN_1) @[Datamem.scala 41:41 Datamem.scala 43:17]
    node _GEN_7 = mux(_T_6, UInt<1>("h1"), _GEN_2) @[Datamem.scala 41:41 Datamem.scala 44:17]
    node _GEN_8 = mux(_T_6, UInt<1>("h0"), _GEN_3) @[Datamem.scala 41:41 Datamem.scala 45:17]
    node _GEN_9 = mux(_T_6, _tempstore_2_T_3, _tempstore_2_T_1) @[Datamem.scala 41:41 Datamem.scala 47:22 Datamem.scala 21:16]
    node _GEN_10 = mux(_T_6, _tempstore_3_T_1, _GEN_4) @[Datamem.scala 41:41 Datamem.scala 22:16]
    node _GEN_11 = mux(_T_4, UInt<1>("h0"), _GEN_5) @[Datamem.scala 32:41 Datamem.scala 33:17]
    node _GEN_12 = mux(_T_4, UInt<1>("h1"), _GEN_6) @[Datamem.scala 32:41 Datamem.scala 34:17]
    node _GEN_13 = mux(_T_4, UInt<1>("h0"), _GEN_7) @[Datamem.scala 32:41 Datamem.scala 35:17]
    node _GEN_14 = mux(_T_4, UInt<1>("h0"), _GEN_8) @[Datamem.scala 32:41 Datamem.scala 36:17]
    node _GEN_15 = mux(_T_4, _tempstore_1_T_3, _tempstore_1_T_1) @[Datamem.scala 32:41 Datamem.scala 38:22 Datamem.scala 20:16]
    node _GEN_16 = mux(_T_4, _tempstore_2_T_1, _GEN_9) @[Datamem.scala 32:41 Datamem.scala 21:16]
    node _GEN_17 = mux(_T_4, _tempstore_3_T_1, _GEN_10) @[Datamem.scala 32:41 Datamem.scala 22:16]
    node _GEN_18 = mux(_T_2, UInt<1>("h1"), _GEN_11) @[Datamem.scala 27:35 Datamem.scala 28:17]
    node _GEN_19 = mux(_T_2, UInt<1>("h0"), _GEN_12) @[Datamem.scala 27:35 Datamem.scala 29:17]
    node _GEN_20 = mux(_T_2, UInt<1>("h0"), _GEN_13) @[Datamem.scala 27:35 Datamem.scala 30:17]
    node _GEN_21 = mux(_T_2, UInt<1>("h0"), _GEN_14) @[Datamem.scala 27:35 Datamem.scala 31:17]
    node _GEN_22 = mux(_T_2, _tempstore_1_T_1, _GEN_15) @[Datamem.scala 27:35 Datamem.scala 20:16]
    node _GEN_23 = mux(_T_2, _tempstore_2_T_1, _GEN_16) @[Datamem.scala 27:35 Datamem.scala 21:16]
    node _GEN_24 = mux(_T_2, _tempstore_3_T_1, _GEN_17) @[Datamem.scala 27:35 Datamem.scala 22:16]
    node _GEN_25 = mux(_T, _GEN_18, mask_0) @[Datamem.scala 26:27 Datamem.scala 15:17]
    node _GEN_26 = mux(_T, _GEN_19, mask_1) @[Datamem.scala 26:27 Datamem.scala 15:17]
    node _GEN_27 = mux(_T, _GEN_20, mask_2) @[Datamem.scala 26:27 Datamem.scala 15:17]
    node _GEN_28 = mux(_T, _GEN_21, mask_3) @[Datamem.scala 26:27 Datamem.scala 15:17]
    node _GEN_29 = mux(_T, _GEN_22, _tempstore_1_T_1) @[Datamem.scala 26:27 Datamem.scala 20:16]
    node _GEN_30 = mux(_T, _GEN_23, _tempstore_2_T_1) @[Datamem.scala 26:27 Datamem.scala 21:16]
    node _GEN_31 = mux(_T, _GEN_24, _tempstore_3_T_1) @[Datamem.scala 26:27 Datamem.scala 22:16]
    node _T_9 = bits(io_addr, 31, 2) @[Datamem.scala 62:27]
    node _T_10 = bits(_T_9, 9, 0)
    node tempstore_0 = _tempstore_0_T_1 @[Datamem.scala 16:23 Datamem.scala 19:16]
    node _GEN_32 = validif(mask_0, tempstore_0)
    node _GEN_33 = mux(mask_0, UInt<1>("h1"), UInt<1>("h0"))
    node _GEN_44 = mux(io_Wen, _GEN_29, _tempstore_1_T_1) @[Datamem.scala 25:16 Datamem.scala 20:16]
    node tempstore_1 = _GEN_44 @[Datamem.scala 16:23]
    node _GEN_34 = validif(mask_1, tempstore_1)
    node _GEN_35 = mux(mask_1, UInt<1>("h1"), UInt<1>("h0"))
    node _GEN_45 = mux(io_Wen, _GEN_30, _tempstore_2_T_1) @[Datamem.scala 25:16 Datamem.scala 21:16]
    node tempstore_2 = _GEN_45 @[Datamem.scala 16:23]
    node _GEN_36 = validif(mask_2, tempstore_2)
    node _GEN_37 = mux(mask_2, UInt<1>("h1"), UInt<1>("h0"))
    node _GEN_46 = mux(io_Wen, _GEN_31, _tempstore_3_T_1) @[Datamem.scala 25:16 Datamem.scala 22:16]
    node tempstore_3 = _GEN_46 @[Datamem.scala 16:23]
    node _GEN_38 = validif(mask_3, tempstore_3)
    node _GEN_39 = mux(mask_3, UInt<1>("h1"), UInt<1>("h0"))
    node _T_11 = bits(io_addr, 31, 2) @[Datamem.scala 63:38]
    node _T_12 = bits(_T_11, 9, 0) @[Datamem.scala 63:30]
    node tempread_0 = memory_0.MPORT_2.data @[Datamem.scala 17:22 Datamem.scala 67:12]
    node io_dataout_lo_lo = asUInt(tempread_0) @[Cat.scala 30:58]
    node tempread_1 = memory_1.MPORT_2.data @[Datamem.scala 17:22 Datamem.scala 67:12]
    node io_dataout_lo_hi = asUInt(tempread_1) @[Cat.scala 30:58]
    node io_dataout_lo = cat(io_dataout_lo_hi, io_dataout_lo_lo) @[Cat.scala 30:58]
    node tempread_2 = memory_2.MPORT_2.data @[Datamem.scala 17:22 Datamem.scala 67:12]
    node io_dataout_hi_lo = asUInt(tempread_2) @[Cat.scala 30:58]
    node tempread_3 = memory_3.MPORT_2.data @[Datamem.scala 17:22 Datamem.scala 67:12]
    node io_dataout_hi_hi = asUInt(tempread_3) @[Cat.scala 30:58]
    node io_dataout_hi = cat(io_dataout_hi_hi, io_dataout_hi_lo) @[Cat.scala 30:58]
    node _io_dataout_T = cat(io_dataout_hi, io_dataout_lo) @[Cat.scala 30:58]
    node _io_dataout_T_1 = asSInt(_io_dataout_T) @[Datamem.scala 64:80]
    node _GEN_40 = mux(io_Wen, _GEN_25, mask_0) @[Datamem.scala 25:16 Datamem.scala 15:17]
    node _GEN_41 = mux(io_Wen, _GEN_26, mask_1) @[Datamem.scala 25:16 Datamem.scala 15:17]
    node _GEN_42 = mux(io_Wen, _GEN_27, mask_2) @[Datamem.scala 25:16 Datamem.scala 15:17]
    node _GEN_43 = mux(io_Wen, _GEN_28, mask_3) @[Datamem.scala 25:16 Datamem.scala 15:17]
    node _GEN_47 = validif(io_Wen, _T_10) @[Datamem.scala 25:16]
    node _GEN_48 = validif(io_Wen, clock) @[Datamem.scala 25:16]
    node _GEN_49 = mux(io_Wen, UInt<1>("h1"), UInt<1>("h0")) @[Datamem.scala 25:16 Datamem.scala 14:19]
    node _GEN_50 = validif(io_Wen, _GEN_33) @[Datamem.scala 25:16]
    node _GEN_51 = validif(io_Wen, _GEN_35) @[Datamem.scala 25:16]
    node _GEN_52 = validif(io_Wen, _GEN_37) @[Datamem.scala 25:16]
    node _GEN_53 = validif(io_Wen, _GEN_39) @[Datamem.scala 25:16]
    node _GEN_54 = validif(io_Wen, _GEN_32) @[Datamem.scala 25:16]
    node _GEN_55 = validif(io_Wen, _GEN_34) @[Datamem.scala 25:16]
    node _GEN_56 = validif(io_Wen, _GEN_36) @[Datamem.scala 25:16]
    node _GEN_57 = validif(io_Wen, _GEN_38) @[Datamem.scala 25:16]
    node _GEN_58 = validif(io_Wen, _T_12) @[Datamem.scala 25:16 Datamem.scala 63:30]
    node _GEN_59 = mux(io_Wen, _io_dataout_T_1, asSInt(UInt<1>("h0"))) @[Datamem.scala 25:16 Datamem.scala 64:18 Datamem.scala 23:14]
    node _T_13 = bits(io_addr, 31, 2) @[Datamem.scala 67:34]
    node _T_14 = bits(_T_13, 9, 0) @[Datamem.scala 67:26]
    node io_dataout_lo_lo_1 = asUInt(tempread_0) @[Cat.scala 30:58]
    node io_dataout_lo_hi_1 = asUInt(tempread_1) @[Cat.scala 30:58]
    node io_dataout_lo_1 = cat(io_dataout_lo_hi_1, io_dataout_lo_lo_1) @[Cat.scala 30:58]
    node io_dataout_hi_lo_1 = asUInt(tempread_2) @[Cat.scala 30:58]
    node io_dataout_hi_hi_1 = asUInt(tempread_3) @[Cat.scala 30:58]
    node io_dataout_hi_1 = cat(io_dataout_hi_hi_1, io_dataout_hi_lo_1) @[Cat.scala 30:58]
    node _io_dataout_T_2 = cat(io_dataout_hi_1, io_dataout_lo_1) @[Cat.scala 30:58]
    node _io_dataout_T_3 = asSInt(_io_dataout_T_2) @[Datamem.scala 68:79]
    io_dataout <= _io_dataout_T_3 @[Datamem.scala 68:14]
    memory_0.MPORT_1.addr <= _GEN_58
    memory_1.MPORT_1.addr <= _GEN_58
    memory_2.MPORT_1.addr <= _GEN_58
    memory_3.MPORT_1.addr <= _GEN_58
    memory_0.MPORT_1.en <= _GEN_49
    memory_1.MPORT_1.en <= _GEN_49
    memory_2.MPORT_1.en <= _GEN_49
    memory_3.MPORT_1.en <= _GEN_49
    memory_0.MPORT_1.clk <= _GEN_48
    memory_1.MPORT_1.clk <= _GEN_48
    memory_2.MPORT_1.clk <= _GEN_48
    memory_3.MPORT_1.clk <= _GEN_48
    memory_0.MPORT_2.addr <= _T_14 @[Datamem.scala 67:26]
    memory_1.MPORT_2.addr <= _T_14 @[Datamem.scala 67:26]
    memory_2.MPORT_2.addr <= _T_14 @[Datamem.scala 67:26]
    memory_3.MPORT_2.addr <= _T_14 @[Datamem.scala 67:26]
    memory_0.MPORT_2.en <= UInt<1>("h1") @[Datamem.scala 67:26]
    memory_1.MPORT_2.en <= UInt<1>("h1") @[Datamem.scala 67:26]
    memory_2.MPORT_2.en <= UInt<1>("h1") @[Datamem.scala 67:26]
    memory_3.MPORT_2.en <= UInt<1>("h1") @[Datamem.scala 67:26]
    memory_0.MPORT_2.clk <= clock @[Datamem.scala 67:26]
    memory_1.MPORT_2.clk <= clock @[Datamem.scala 67:26]
    memory_2.MPORT_2.clk <= clock @[Datamem.scala 67:26]
    memory_3.MPORT_2.clk <= clock @[Datamem.scala 67:26]
    memory_0.MPORT.addr <= _GEN_47
    memory_1.MPORT.addr <= _GEN_47
    memory_2.MPORT.addr <= _GEN_47
    memory_3.MPORT.addr <= _GEN_47
    memory_0.MPORT.en <= _GEN_49
    memory_1.MPORT.en <= _GEN_49
    memory_2.MPORT.en <= _GEN_49
    memory_3.MPORT.en <= _GEN_49
    memory_0.MPORT.clk <= _GEN_48
    memory_1.MPORT.clk <= _GEN_48
    memory_2.MPORT.clk <= _GEN_48
    memory_3.MPORT.clk <= _GEN_48
    memory_0.MPORT.data <= _GEN_54
    memory_1.MPORT.data <= _GEN_55
    memory_2.MPORT.data <= _GEN_56
    memory_3.MPORT.data <= _GEN_57
    memory_0.MPORT.mask <= _GEN_50
    memory_1.MPORT.mask <= _GEN_51
    memory_2.MPORT.mask <= _GEN_52
    memory_3.MPORT.mask <= _GEN_53
    mask_0 <= _GEN_40
    mask_1 <= _GEN_41
    mask_2 <= _GEN_42
    mask_3 <= _GEN_43
