# Лабораторная работа №2 &laquo;Функциональная схемотехника&raquo;

Выполнили: Артур Куприянов, Екатерина Машина

Преподаватель: Тищук Б.Ю.

Санкт-Петербург, 2021

Задание
=======

* Разработайте и опишите на Verilog HDL схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания.
* Определите область допустимых значений функции.
* Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
* Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.


Вариант
=======

* `y = a^3 + sqrt(b)`
* 2 сумматора и 1 умножитель

Область допустимых значений и область представления данных
===================

**Область представления**

* `a`,`b` - положительные 8 битные чила в двоичной системе счисления
* `y` - положительное 24 битное число в двоичной системе счисления 

**Область допустимых значений**

* 0 <= `a`,`b` <= FF
* 0 <= `y` <= FD030F


Описание работы алгоритма
===================

1. Вычисление куба числа `a`
2. Квадратного корня из числа `b`
3. Вычисление суммы результатов пунктов 1 и 2

Описание модуля на языке Verilog HDL
====================================
* <a href="./src/function.v">`function.v`</a>
* <a href="./src/cube.v">`cube.v`</a>
* <a href="./src/mult.v">`mult.v`</a>
* <a href="./src/root.v">`root.v`</a>

Тестовое окружение
==================
* <a href="./test/main_function.v">`main_function.v`</a>
* <a href="./test/cube_tb.v">`cube_tb.v`</a>
* <a href="./test/root_tb.v">`root_tb.v`</a>

Временная диаграмма
===================
Ниже представлены временные диаграммы для первого и второго тестов. Из первой диагрммы видно, что на вычисление одного значения (при тактовой частоте 100 МГц) уходит 1240 нс.

![](./images/main_test.jpg)
![](./images/cube_test.jpg)
![](./images/sqrt_test.jpg)

Потребление ресурсов на FPGA
============================

Замеры потребления ресурсов FPGA были сделаны в симуляторе Vivaldo HDL.

![](./images/power.jpg)
![](./images/resource_u.jpg)

Схема устройства
========================

![](./images/scheme.jpg)

Вывод
=====

В ходе выполнения работы была создана последовательностная схема ускорителя математических вычислений.