TimeQuest Timing Analyzer report for pcf8563
Tue Jul 24 16:22:46 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clock'
 12. Setup: 'sysclk'
 13. Setup: 'shift_clk'
 14. Hold: 'sysclk'
 15. Hold: 'clock'
 16. Hold: 'shift_clk'
 17. Minimum Pulse Width: 'sysclk'
 18. Minimum Pulse Width: 'clock'
 19. Minimum Pulse Width: 'shift_clk'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Setup Transfers
 29. Hold Transfers
 30. Report TCCS
 31. Report RSKM
 32. Unconstrained Paths
 33. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; pcf8563                                           ;
; Device Family      ; MAX II                                            ;
; Device Name        ; EPM570T100C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Slow Model                                        ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }     ;
; shift_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { shift_clk } ;
; sysclk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sysclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 69.01 MHz  ; 69.01 MHz       ; clock      ;      ;
; 105.5 MHz  ; 105.5 MHz       ; sysclk     ;      ;
; 266.67 MHz ; 266.67 MHz      ; shift_clk  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Setup Summary                       ;
+-----------+---------+---------------+
; Clock     ; Slack   ; End Point TNS ;
+-----------+---------+---------------+
; clock     ; -13.490 ; -451.618      ;
; sysclk    ; -8.479  ; -176.846      ;
; shift_clk ; -2.974  ; -22.596       ;
+-----------+---------+---------------+


+------------------------------------+
; Hold Summary                       ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; sysclk    ; -1.940 ; -1.940        ;
; clock     ; 1.078  ; 0.000         ;
; shift_clk ; 1.698  ; 0.000         ;
+-----------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------+
; Minimum Pulse Width Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; sysclk    ; -2.289 ; -2.289        ;
; clock     ; 0.234  ; 0.000         ;
; shift_clk ; 0.234  ; 0.000         ;
+-----------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock'                                                                                                                      ;
+---------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -13.490 ; count1[3]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.490 ; count1[3]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.490 ; count1[3]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.490 ; count1[3]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.490 ; count1[3]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.490 ; count1[3]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.157     ;
; -13.463 ; count1[2]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.463 ; count1[2]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.463 ; count1[2]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.463 ; count1[2]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.463 ; count1[2]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.463 ; count1[2]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.130     ;
; -13.424 ; count1[2]                ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 14.091     ;
; -13.411 ; count1[5]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.411 ; count1[5]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.411 ; count1[5]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.411 ; count1[5]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.411 ; count1[5]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.411 ; count1[5]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 14.078     ;
; -13.406 ; current_state.start1     ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 14.073     ;
; -13.324 ; count1[4]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.324 ; count1[4]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.324 ; count1[4]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.324 ; count1[4]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.324 ; count1[4]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.324 ; count1[4]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.991     ;
; -13.298 ; count1[3]                ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 13.965     ;
; -13.222 ; count1[5]                ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 13.889     ;
; -13.152 ; count1[4]                ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 13.819     ;
; -13.061 ; current_state.start2     ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 13.728     ;
; -13.030 ; count1[3]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 13.697     ;
; -13.003 ; count1[2]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 13.670     ;
; -12.951 ; count1[5]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 13.618     ;
; -12.940 ; count1[2]                ; reg_led_second[1]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.607     ;
; -12.864 ; count1[4]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 13.531     ;
; -12.694 ; count1[3]                ; reg_led_second[1]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.361     ;
; -12.659 ; count1[4]                ; reg_led_second[1]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.326     ;
; -12.609 ; count1[5]                ; reg_led_second[1]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.276     ;
; -12.564 ; count1[2]                ; reg_led_second[5]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.231     ;
; -12.560 ; count1[0]                ; sda~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 13.227     ;
; -12.527 ; count1[2]                ; reg_led_second[7]        ; clock        ; clock       ; 1.000        ; 0.000      ; 13.194     ;
; -12.408 ; count1[2]                ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 13.075     ;
; -12.390 ; current_state.start1     ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 13.057     ;
; -12.348 ; count1[0]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.348 ; count1[0]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.348 ; count1[0]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.348 ; count1[0]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.348 ; count1[0]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.348 ; count1[0]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 13.015     ;
; -12.332 ; count1[2]                ; reg_led_second[3]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.999     ;
; -12.318 ; count1[3]                ; reg_led_second[5]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.985     ;
; -12.312 ; count1[1]                ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.312 ; count1[1]                ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.312 ; count1[1]                ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.312 ; count1[1]                ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.312 ; count1[1]                ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.312 ; count1[1]                ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.979     ;
; -12.283 ; count1[4]                ; reg_led_second[5]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.950     ;
; -12.282 ; count1[3]                ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 12.949     ;
; -12.281 ; count1[3]                ; reg_led_second[7]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.948     ;
; -12.246 ; count1[4]                ; reg_led_second[7]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.913     ;
; -12.233 ; count1[5]                ; reg_led_second[5]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.900     ;
; -12.206 ; count1[5]                ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 12.873     ;
; -12.196 ; count1[5]                ; reg_led_second[7]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.863     ;
; -12.194 ; current_state.check_ack7 ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.861     ;
; -12.189 ; current_state.check_ack7 ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.189 ; current_state.check_ack7 ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.189 ; current_state.check_ack7 ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.189 ; current_state.check_ack7 ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.189 ; current_state.check_ack7 ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.189 ; current_state.check_ack7 ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.856     ;
; -12.136 ; count1[4]                ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 12.803     ;
; -12.086 ; count1[3]                ; reg_led_second[3]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.753     ;
; -12.051 ; count1[4]                ; reg_led_second[3]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.718     ;
; -12.045 ; current_state.start2     ; sda~en                   ; clock        ; clock       ; 1.000        ; 0.000      ; 12.712     ;
; -12.014 ; count1[3]                ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.681     ;
; -12.008 ; count1[2]                ; cnt1[3]                  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.675     ;
; -12.001 ; count1[5]                ; reg_led_second[3]        ; clock        ; clock       ; 1.000        ; 0.000      ; 12.668     ;
; -11.938 ; count1[5]                ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.605     ;
; -11.912 ; count1[1]                ; scl~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.579     ;
; -11.910 ; count1[2]                ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.577     ;
; -11.888 ; count1[0]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 12.555     ;
; -11.857 ; current_state.check_ack6 ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.524     ;
; -11.852 ; count1[1]                ; current_state.start      ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.852 ; current_state.check_ack6 ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.519     ;
; -11.849 ; count1[4]                ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.516     ;
; -11.791 ; count1[3]                ; scl~reg0                 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.458     ;
; -11.788 ; current_state.start1     ; current_state.check_ack1 ; clock        ; clock       ; 1.000        ; 0.000      ; 12.455     ;
; -11.783 ; current_state.start1     ; count1[1]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.783 ; current_state.start1     ; count1[0]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.783 ; current_state.start1     ; count1[2]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.783 ; current_state.start1     ; count1[3]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.783 ; current_state.start1     ; count1[4]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.783 ; current_state.start1     ; count1[5]                ; clock        ; clock       ; 1.000        ; 0.000      ; 12.450     ;
; -11.761 ; count1[3]                ; cnt1[3]                  ; clock        ; clock       ; 1.000        ; 0.000      ; 12.428     ;
+---------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Setup: 'sysclk'                                                                                      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -8.479 ; count[10] ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.479 ; count[10] ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.146      ;
; -8.371 ; count[4]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.371 ; count[4]  ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.038      ;
; -8.347 ; count[9]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.347 ; count[9]  ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 9.014      ;
; -8.260 ; count[3]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.260 ; count[3]  ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.927      ;
; -8.191 ; count[2]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.191 ; count[2]  ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.858      ;
; -8.141 ; count[11] ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -8.141 ; count[11] ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.808      ;
; -7.812 ; count[8]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[2]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[3]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[4]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[5]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[6]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[7]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[9]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[10] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[8]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[11] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[1]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.812 ; count[8]  ; count[0]  ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.479      ;
; -7.637 ; count[7]  ; count[12] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.304      ;
; -7.637 ; count[7]  ; count[13] ; sysclk       ; sysclk      ; 1.000        ; 0.000      ; 8.304      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup: 'shift_clk'                                                                                                  ;
+--------+-------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.974 ; reg_led_second[7] ; code_led[2]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 3.014      ;
; -2.943 ; reg_led_second[5] ; code_led[0]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.983      ;
; -2.802 ; reg_led_second[6] ; code_led[1]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.842      ;
; -2.750 ; cnt3[1]           ; code_led[2]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 3.417      ;
; -2.746 ; cnt3[1]           ; code_led[0]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 3.413      ;
; -2.577 ; cnt3[1]           ; code_led[3]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 3.244      ;
; -2.520 ; cnt3[1]           ; dig_data[3]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 3.187      ;
; -2.519 ; cnt3[1]           ; dig_data[0]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 3.186      ;
; -2.442 ; reg_led_second[3] ; code_led[2]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.482      ;
; -2.440 ; reg_led_second[1] ; code_led[0]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.480      ;
; -2.312 ; reg_led_second[2] ; code_led[1]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.352      ;
; -2.293 ; reg_led_second[4] ; code_led[3]      ; clock        ; shift_clk   ; 1.000        ; -0.627     ; 2.333      ;
; -2.267 ; cnt3[0]           ; dig_data[0]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.934      ;
; -2.266 ; cnt3[0]           ; dig_data[3]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.933      ;
; -2.243 ; cnt3[0]           ; code_led[3]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.910      ;
; -1.829 ; cnt3[1]           ; code_led[1]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.496      ;
; -1.576 ; cnt3[0]           ; dig_data[2]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.243      ;
; -1.575 ; cnt3[0]           ; code_led[1]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.242      ;
; -1.574 ; cnt3[0]           ; code_led[0]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.241      ;
; -1.573 ; cnt3[0]           ; cnt3[1]          ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.240      ;
; -1.571 ; cnt3[0]           ; code_led[2]      ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.238      ;
; -1.558 ; cnt3[0]           ; dig_data[1]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.225      ;
; -1.554 ; cnt3[0]           ; cnt3[0]          ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 2.221      ;
; -1.257 ; cnt3[1]           ; dig_data[1]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 1.924      ;
; -1.255 ; cnt3[1]           ; dig_data[2]~reg0 ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 1.922      ;
; -1.252 ; cnt3[1]           ; cnt3[1]          ; shift_clk    ; shift_clk   ; 1.000        ; 0.000      ; 1.919      ;
+--------+-------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Hold: 'sysclk'                                                                                       ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.940 ; clock     ; clock     ; clock        ; sysclk      ; 0.000        ; 3.681      ; 2.338      ;
; -1.440 ; clock     ; clock     ; clock        ; sysclk      ; -0.500       ; 3.681      ; 2.338      ;
; 2.062  ; cnt2[13]  ; cnt2[13]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.283      ;
; 2.107  ; cnt2[7]   ; cnt2[7]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.328      ;
; 2.125  ; count[7]  ; count[7]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; cnt2[4]   ; cnt2[4]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; cnt2[8]   ; cnt2[8]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; cnt2[9]   ; cnt2[9]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.347      ;
; 2.128  ; cnt2[6]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.349      ;
; 2.135  ; count[6]  ; count[6]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.356      ;
; 2.166  ; count[9]  ; count[9]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.387      ;
; 2.168  ; count[8]  ; count[8]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.389      ;
; 2.221  ; cnt2[12]  ; cnt2[12]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; cnt2[11]  ; cnt2[11]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.443      ;
; 2.230  ; cnt2[2]   ; cnt2[2]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; cnt2[3]   ; cnt2[3]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; cnt2[1]   ; cnt2[1]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; cnt2[0]   ; cnt2[0]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.452      ;
; 2.232  ; count[1]  ; count[1]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.453      ;
; 2.239  ; cnt2[10]  ; cnt2[10]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.460      ;
; 2.239  ; count[12] ; count[12] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.460      ;
; 2.239  ; count[13] ; count[13] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.460      ;
; 2.240  ; count[0]  ; count[0]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.461      ;
; 2.241  ; cnt2[5]   ; cnt2[5]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.462      ;
; 2.250  ; count[11] ; count[11] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.471      ;
; 2.251  ; count[10] ; count[10] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.472      ;
; 2.262  ; count[5]  ; count[5]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.483      ;
; 2.328  ; cnt2[13]  ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.549      ;
; 2.515  ; cnt2[12]  ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.736      ;
; 2.554  ; count[3]  ; count[3]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.775      ;
; 2.662  ; count[4]  ; count[4]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.883      ;
; 2.670  ; count[2]  ; count[2]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.891      ;
; 2.674  ; cnt2[6]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 2.895      ;
; 2.939  ; cnt2[7]   ; cnt2[8]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.160      ;
; 2.945  ; cnt2[10]  ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.166      ;
; 2.957  ; count[7]  ; count[8]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.178      ;
; 2.958  ; cnt2[4]   ; cnt2[5]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; cnt2[8]   ; cnt2[9]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; cnt2[9]   ; cnt2[10]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.179      ;
; 2.998  ; count[9]  ; count[10] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.219      ;
; 3.000  ; count[8]  ; count[9]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.221      ;
; 3.050  ; cnt2[7]   ; cnt2[9]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.271      ;
; 3.068  ; count[7]  ; count[9]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.289      ;
; 3.069  ; cnt2[4]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; cnt2[9]   ; cnt2[11]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; cnt2[8]   ; cnt2[10]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.290      ;
; 3.076  ; cnt2[9]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.297      ;
; 3.109  ; count[9]  ; count[11] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.330      ;
; 3.111  ; count[8]  ; count[10] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.332      ;
; 3.161  ; cnt2[12]  ; cnt2[13]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.382      ;
; 3.161  ; cnt2[7]   ; cnt2[10]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.382      ;
; 3.170  ; cnt2[2]   ; cnt2[3]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.391      ;
; 3.171  ; cnt2[3]   ; cnt2[4]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.392      ;
; 3.171  ; cnt2[0]   ; cnt2[1]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.392      ;
; 3.177  ; count[13] ; clock     ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.398      ;
; 3.179  ; count[12] ; count[13] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.400      ;
; 3.179  ; cnt2[10]  ; cnt2[11]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.400      ;
; 3.179  ; count[7]  ; count[10] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.400      ;
; 3.180  ; count[0]  ; count[1]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.401      ;
; 3.180  ; cnt2[8]   ; cnt2[11]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.401      ;
; 3.181  ; cnt2[5]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.402      ;
; 3.191  ; count[10] ; count[11] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.412      ;
; 3.202  ; count[5]  ; count[6]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.423      ;
; 3.214  ; cnt2[4]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.435      ;
; 3.222  ; count[8]  ; count[11] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.443      ;
; 3.230  ; cnt2[8]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.451      ;
; 3.255  ; cnt2[11]  ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.476      ;
; 3.272  ; cnt2[7]   ; cnt2[11]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.493      ;
; 3.281  ; cnt2[2]   ; cnt2[4]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.502      ;
; 3.282  ; cnt2[3]   ; cnt2[5]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.503      ;
; 3.289  ; count[12] ; clock     ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.510      ;
; 3.290  ; count[7]  ; count[11] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.511      ;
; 3.381  ; cnt2[5]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.602      ;
; 3.386  ; count[3]  ; count[4]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.607      ;
; 3.392  ; cnt2[2]   ; cnt2[5]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.613      ;
; 3.393  ; cnt2[3]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.614      ;
; 3.456  ; cnt2[7]   ; shift_clk ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.677      ;
; 3.483  ; cnt2[11]  ; cnt2[12]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.704      ;
; 3.483  ; cnt2[11]  ; cnt2[13]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.704      ;
; 3.492  ; cnt2[1]   ; cnt2[4]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492  ; cnt2[1]   ; cnt2[5]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492  ; cnt2[1]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492  ; cnt2[1]   ; cnt2[3]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.713      ;
; 3.492  ; cnt2[1]   ; cnt2[2]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.713      ;
; 3.493  ; count[1]  ; count[2]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.714      ;
; 3.493  ; count[1]  ; count[3]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.714      ;
; 3.493  ; count[1]  ; count[4]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.714      ;
; 3.493  ; count[1]  ; count[5]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.714      ;
; 3.493  ; count[1]  ; count[6]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.714      ;
; 3.497  ; count[3]  ; count[5]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.718      ;
; 3.503  ; cnt2[2]   ; cnt2[6]   ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.724      ;
; 3.511  ; count[11] ; count[12] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.732      ;
; 3.511  ; count[11] ; count[13] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.732      ;
; 3.538  ; cnt2[9]   ; cnt2[12]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.759      ;
; 3.538  ; cnt2[9]   ; cnt2[13]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.759      ;
; 3.578  ; count[9]  ; count[12] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.799      ;
; 3.578  ; count[9]  ; count[13] ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.799      ;
; 3.602  ; count[4]  ; count[5]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.823      ;
; 3.608  ; count[3]  ; count[6]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.829      ;
; 3.610  ; count[2]  ; count[3]  ; sysclk       ; sysclk      ; 0.000        ; 0.000      ; 3.831      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock'                                                                                                                                               ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.078 ; scl~reg0                              ; scl~reg0                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.299      ;
; 1.669 ; current_state.check_ack3              ; current_state.check_ack3              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.890      ;
; 1.684 ; current_state.transmit_slave_address  ; current_state.transmit_slave_address  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.691 ; current_state.transmit_data2          ; current_state.transmit_data2          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.912      ;
; 1.698 ; current_state.prepare                 ; current_state.prepare                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.919      ;
; 1.701 ; current_state.check_ack1              ; current_state.transmit_sub_address    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.922      ;
; 1.704 ; cnt[0]                                ; cnt[0]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.925      ;
; 1.708 ; cnt[0]                                ; cnt[1]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.899 ; reg_led_second[7]                     ; reg_led_second[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.120      ;
; 1.917 ; current_state.transmit_sub_address    ; current_state.transmit_sub_address    ; clock        ; clock       ; 0.000        ; 0.000      ; 2.138      ;
; 1.935 ; current_state.read_data1              ; current_state.read_data1              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.156      ;
; 1.936 ; current_state.start2                  ; current_state.start2                  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.157      ;
; 1.947 ; current_state.read_data1              ; current_state.stop                    ; clock        ; clock       ; 0.000        ; 0.000      ; 2.168      ;
; 1.947 ; cnt1[0]                               ; cnt1[0]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.168      ;
; 1.948 ; cnt1[0]                               ; cnt1[2]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.169      ;
; 1.948 ; cnt1[0]                               ; cnt1[1]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.169      ;
; 1.958 ; current_state.transmit_data           ; current_state.transmit_data           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.179      ;
; 1.966 ; cnt[1]                                ; cnt[1]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 2.187      ;
; 1.971 ; current_state.transmit_data           ; current_state.check_ack3              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.192      ;
; 1.978 ; cnt[1]                                ; cnt[0]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 2.199      ;
; 2.116 ; current_state.check_ack4              ; current_state.check_ack4              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; reg_led_second[6]                     ; reg_led_second[6]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; sda~en                                ; sda~en                                ; clock        ; clock       ; 0.000        ; 0.000      ; 2.339      ;
; 2.121 ; current_state.check_ack44             ; current_state.check_ack44             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.342      ;
; 2.126 ; count1[0]                             ; count1[0]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; reg_led_second[2]                     ; reg_led_second[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; count1[1]                             ; count1[1]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.348      ;
; 2.133 ; current_state.transmit_sub_address    ; current_state.check_ack2              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.354      ;
; 2.135 ; current_state.start                   ; current_state.start                   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.356      ;
; 2.154 ; current_state.check_ack6              ; current_state.start2                  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.375      ;
; 2.172 ; current_state.transmit_data2          ; current_state.check_ack44             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.393      ;
; 2.177 ; current_state.transmit_slave_address1 ; current_state.transmit_slave_address1 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.398      ;
; 2.179 ; cnt[0]                                ; current_state.prepare                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.400      ;
; 2.212 ; count1[2]                             ; count1[2]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.433      ;
; 2.230 ; count1[4]                             ; count1[4]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; count1[3]                             ; count1[3]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; count1[5]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 2.452      ;
; 2.233 ; cnt1[1]                               ; cnt1[1]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.454      ;
; 2.235 ; cnt1[1]                               ; cnt1[2]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.456      ;
; 2.240 ; reg_led_second[5]                     ; reg_led_second[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.461      ;
; 2.250 ; current_state.start1                  ; current_state.start1                  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.471      ;
; 2.251 ; reg_led_second[1]                     ; reg_led_second[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; current_state.check_ack7              ; current_state.read_data1              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.473      ;
; 2.252 ; reg_led_second[3]                     ; reg_led_second[3]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.473      ;
; 2.278 ; current_state.prepare                 ; current_state.start                   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.499      ;
; 2.286 ; current_state.transmit_slave_address2 ; current_state.transmit_slave_address2 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.507      ;
; 2.293 ; current_state.check_ack2              ; current_state.check_ack2              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.514      ;
; 2.298 ; current_state.check_ack2              ; current_state.transmit_data           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.519      ;
; 2.306 ; cnt[1]                                ; current_state.prepare                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.527      ;
; 2.733 ; current_state.transmit_slave_address  ; current_state.check_ack1              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.954      ;
; 2.737 ; current_state.check_ack1              ; current_state.check_ack1              ; clock        ; clock       ; 0.000        ; 0.000      ; 2.958      ;
; 2.766 ; cnt1[2]                               ; cnt1[2]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 2.987      ;
; 2.866 ; current_state.check_ack3              ; current_state.transmit_data1          ; clock        ; clock       ; 0.000        ; 0.000      ; 3.087      ;
; 2.924 ; cnt[0]                                ; current_state.start                   ; clock        ; clock       ; 0.000        ; 0.000      ; 3.145      ;
; 2.958 ; count1[0]                             ; count1[1]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; count1[1]                             ; count1[2]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.180      ;
; 3.069 ; count1[0]                             ; count1[2]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.290      ;
; 3.070 ; count1[1]                             ; count1[3]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.291      ;
; 3.152 ; count1[2]                             ; count1[3]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.373      ;
; 3.170 ; count1[4]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.391      ;
; 3.180 ; count1[0]                             ; count1[3]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.401      ;
; 3.274 ; current_state.transmit_sub_address1   ; current_state.transmit_sub_address1   ; clock        ; clock       ; 0.000        ; 0.000      ; 3.495      ;
; 3.297 ; cnt[1]                                ; current_state.start                   ; clock        ; clock       ; 0.000        ; 0.000      ; 3.518      ;
; 3.430 ; reg_led_second[4]                     ; reg_led_second[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 3.651      ;
; 3.492 ; count1[3]                             ; count1[4]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.713      ;
; 3.492 ; count1[3]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.713      ;
; 3.507 ; cnt1[3]                               ; cnt1[3]                               ; clock        ; clock       ; 0.000        ; 0.000      ; 3.728      ;
; 3.539 ; count1[1]                             ; count1[4]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; count1[1]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.760      ;
; 3.582 ; count1[0]                             ; current_state.start1                  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.803      ;
; 3.621 ; count1[2]                             ; count1[4]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; count1[2]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.842      ;
; 3.649 ; count1[0]                             ; count1[4]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; count1[0]                             ; count1[5]                             ; clock        ; clock       ; 0.000        ; 0.000      ; 3.870      ;
; 3.671 ; count1[1]                             ; current_state.start1                  ; clock        ; clock       ; 0.000        ; 0.000      ; 3.892      ;
; 3.793 ; current_state.read_data1              ; sda~en                                ; clock        ; clock       ; 0.000        ; 0.000      ; 4.014      ;
; 3.810 ; current_state.transmit_slave_address1 ; current_state.check_ack5              ; clock        ; clock       ; 0.000        ; 0.000      ; 4.031      ;
; 3.855 ; current_state.transmit_slave_address2 ; current_state.check_ack7              ; clock        ; clock       ; 0.000        ; 0.000      ; 4.076      ;
; 3.869 ; current_state.check_ack4              ; current_state.transmit_data2          ; clock        ; clock       ; 0.000        ; 0.000      ; 4.090      ;
; 3.880 ; count1[0]                             ; current_state.transmit_sub_address1   ; clock        ; clock       ; 0.000        ; 0.000      ; 4.101      ;
; 3.967 ; current_state.prepare                 ; cnt[1]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 4.188      ;
; 3.967 ; current_state.prepare                 ; cnt[0]                                ; clock        ; clock       ; 0.000        ; 0.000      ; 4.188      ;
; 3.970 ; count1[1]                             ; current_state.transmit_sub_address1   ; clock        ; clock       ; 0.000        ; 0.000      ; 4.191      ;
; 4.218 ; cnt1[2]                               ; reg_led_second[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 4.439      ;
; 4.469 ; current_state.transmit_sub_address1   ; current_state.check_ack6              ; clock        ; clock       ; 0.000        ; 0.000      ; 4.690      ;
; 4.616 ; current_state.transmit_data1          ; current_state.check_ack4              ; clock        ; clock       ; 0.000        ; 0.000      ; 4.837      ;
; 4.782 ; cnt1[0]                               ; reg_led_second[4]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 5.003      ;
; 4.792 ; cnt1[1]                               ; reg_led_second[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 5.013      ;
; 4.959 ; current_state.prepare                 ; current_state.check_ack1              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.180      ;
; 5.146 ; cnt1[2]                               ; current_state.stop                    ; clock        ; clock       ; 0.000        ; 0.000      ; 5.367      ;
; 5.152 ; cnt1[2]                               ; current_state.check_ack7              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.373      ;
; 5.152 ; cnt1[1]                               ; reg_led_second[7]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 5.373      ;
; 5.153 ; cnt1[2]                               ; current_state.check_ack5              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.374      ;
; 5.155 ; cnt1[2]                               ; current_state.check_ack6              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.376      ;
; 5.170 ; count1[1]                             ; current_state.check_ack6              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.391      ;
; 5.211 ; count1[0]                             ; current_state.transmit_slave_address  ; clock        ; clock       ; 0.000        ; 0.000      ; 5.432      ;
; 5.234 ; cnt1[2]                               ; current_state.transmit_slave_address1 ; clock        ; clock       ; 0.000        ; 0.000      ; 5.455      ;
; 5.236 ; cnt1[2]                               ; reg_led_second[5]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 5.457      ;
; 5.237 ; cnt1[2]                               ; current_state.transmit_slave_address2 ; clock        ; clock       ; 0.000        ; 0.000      ; 5.458      ;
; 5.374 ; count1[0]                             ; current_state.check_ack6              ; clock        ; clock       ; 0.000        ; 0.000      ; 5.595      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold: 'shift_clk'                                                                                                  ;
+-------+-------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------+--------------+-------------+--------------+------------+------------+
; 1.698 ; cnt3[1]           ; cnt3[1]          ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 1.919      ;
; 1.701 ; cnt3[1]           ; dig_data[2]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 1.922      ;
; 1.703 ; cnt3[1]           ; dig_data[1]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 1.924      ;
; 2.000 ; cnt3[0]           ; cnt3[0]          ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.221      ;
; 2.004 ; cnt3[0]           ; dig_data[1]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.225      ;
; 2.017 ; cnt3[0]           ; code_led[2]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.238      ;
; 2.019 ; cnt3[0]           ; cnt3[1]          ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.240      ;
; 2.020 ; cnt3[0]           ; code_led[0]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.241      ;
; 2.021 ; cnt3[0]           ; code_led[1]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.242      ;
; 2.022 ; cnt3[0]           ; dig_data[2]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.243      ;
; 2.275 ; cnt3[1]           ; code_led[1]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.496      ;
; 2.689 ; cnt3[0]           ; code_led[3]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.910      ;
; 2.712 ; cnt3[0]           ; dig_data[3]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.933      ;
; 2.713 ; cnt3[0]           ; dig_data[0]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 2.934      ;
; 2.739 ; reg_led_second[4] ; code_led[3]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.333      ;
; 2.758 ; reg_led_second[2] ; code_led[1]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.352      ;
; 2.886 ; reg_led_second[1] ; code_led[0]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.480      ;
; 2.888 ; reg_led_second[3] ; code_led[2]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.482      ;
; 2.965 ; cnt3[1]           ; dig_data[0]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 3.186      ;
; 2.966 ; cnt3[1]           ; dig_data[3]~reg0 ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 3.187      ;
; 3.023 ; cnt3[1]           ; code_led[3]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 3.244      ;
; 3.192 ; cnt3[1]           ; code_led[0]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 3.413      ;
; 3.196 ; cnt3[1]           ; code_led[2]      ; shift_clk    ; shift_clk   ; 0.000        ; 0.000      ; 3.417      ;
; 3.248 ; reg_led_second[6] ; code_led[1]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.842      ;
; 3.389 ; reg_led_second[5] ; code_led[0]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 2.983      ;
; 3.420 ; reg_led_second[7] ; code_led[2]      ; clock        ; shift_clk   ; 0.000        ; -0.627     ; 3.014      ;
+-------+-------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'sysclk'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; sysclk ; Rise       ; sysclk        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; clock         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; clock         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; cnt2[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[10]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[10]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[11]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[11]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[12]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[12]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[13]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[13]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[6]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[6]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[7]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[7]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[8]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[8]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; count[9]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; count[9]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; sysclk ; Rise       ; shift_clk     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; sysclk ; Rise       ; shift_clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; clock|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; clock|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[10]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[11]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[12]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[13]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[8]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; cnt2[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; cnt2[9]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; count[13]|clk ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock'                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt1[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt1[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt1[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt1[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt1[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt1[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt1[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt1[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt[0]                                ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt[0]                                ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; cnt[1]                                ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; cnt[1]                                ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[0]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[0]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[1]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[1]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[2]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[2]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[3]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[3]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[4]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[4]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; count1[5]                             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; count1[5]                             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack1              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack1              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack2              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack2              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack3              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack3              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack4              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack4              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack44             ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack44             ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack5              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack5              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack6              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack6              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.check_ack7              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.check_ack7              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.prepare                 ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.prepare                 ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.read_data1              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.read_data1              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.start                   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.start                   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.start1                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.start1                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.start2                  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.start2                  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.stop                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.stop                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_data           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_data           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_data1          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_data1          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_data2          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_data2          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_slave_address  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_slave_address  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_slave_address1 ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_slave_address1 ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_slave_address2 ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_slave_address2 ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_sub_address    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_sub_address    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; current_state.transmit_sub_address1   ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; current_state.transmit_sub_address1   ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[1]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[1]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[2]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[2]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[3]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[3]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[4]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[4]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[5]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[5]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[6]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[6]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; reg_led_second[7]                     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; reg_led_second[7]                     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; scl~reg0                              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; scl~reg0                              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; sda~en                                ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; sda~en                                ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; clock ; Rise       ; sda~reg0                              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; clock ; Rise       ; sda~reg0                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; cnt1[0]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; cnt1[0]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; cnt1[1]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; cnt1[1]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; cnt1[2]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; cnt1[2]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; cnt1[3]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; cnt1[3]|clk                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; cnt[0]|clk                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; cnt[0]|clk                            ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'shift_clk'                                                                         ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target               ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; cnt3[0]              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; cnt3[0]              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; cnt3[1]              ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; cnt3[1]              ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; code_led[0]          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[0]          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; code_led[1]          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[1]          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; code_led[2]          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[2]          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; code_led[3]          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[3]          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[0]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[0]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[1]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[1]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[2]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[2]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[3]~reg0     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[3]~reg0     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; cnt3[0]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; cnt3[0]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; cnt3[1]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; cnt3[1]|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; code_led[0]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[0]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; code_led[1]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[1]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; code_led[2]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[2]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; code_led[3]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; code_led[3]|clk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[0]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[0]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[1]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[1]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[2]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[2]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; dig_data[3]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; dig_data[3]~reg0|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; shift_clk ; Rise       ; shift_clk|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_clk ; Rise       ; shift_clk|regout     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 8.499 ; 8.499 ; Rise       ; clock           ;
; sda       ; clock      ; 3.842 ; 3.842 ; Rise       ; clock           ;
; reset     ; sysclk     ; 8.892 ; 8.892 ; Rise       ; sysclk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.951 ; -0.951 ; Rise       ; clock           ;
; sda       ; clock      ; -2.139 ; -2.139 ; Rise       ; clock           ;
; reset     ; sysclk     ; -3.055 ; -3.055 ; Rise       ; sysclk          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; scl          ; clock      ; 11.755 ; 11.755 ; Rise       ; clock           ;
; sda          ; clock      ; 11.502 ; 11.502 ; Rise       ; clock           ;
; dig_data[*]  ; shift_clk  ; 9.969  ; 9.969  ; Rise       ; shift_clk       ;
;  dig_data[0] ; shift_clk  ; 9.263  ; 9.263  ; Rise       ; shift_clk       ;
;  dig_data[1] ; shift_clk  ; 9.964  ; 9.964  ; Rise       ; shift_clk       ;
;  dig_data[2] ; shift_clk  ; 9.969  ; 9.969  ; Rise       ; shift_clk       ;
;  dig_data[3] ; shift_clk  ; 9.251  ; 9.251  ; Rise       ; shift_clk       ;
; seg_data[*]  ; shift_clk  ; 15.193 ; 15.193 ; Rise       ; shift_clk       ;
;  seg_data[0] ; shift_clk  ; 15.193 ; 15.193 ; Rise       ; shift_clk       ;
;  seg_data[1] ; shift_clk  ; 14.569 ; 14.569 ; Rise       ; shift_clk       ;
;  seg_data[2] ; shift_clk  ; 14.590 ; 14.590 ; Rise       ; shift_clk       ;
;  seg_data[3] ; shift_clk  ; 14.697 ; 14.697 ; Rise       ; shift_clk       ;
;  seg_data[4] ; shift_clk  ; 15.070 ; 15.070 ; Rise       ; shift_clk       ;
;  seg_data[5] ; shift_clk  ; 15.006 ; 15.006 ; Rise       ; shift_clk       ;
;  seg_data[6] ; shift_clk  ; 14.805 ; 14.805 ; Rise       ; shift_clk       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; scl          ; clock      ; 11.755 ; 11.755 ; Rise       ; clock           ;
; sda          ; clock      ; 11.502 ; 11.502 ; Rise       ; clock           ;
; dig_data[*]  ; shift_clk  ; 9.251  ; 9.251  ; Rise       ; shift_clk       ;
;  dig_data[0] ; shift_clk  ; 9.263  ; 9.263  ; Rise       ; shift_clk       ;
;  dig_data[1] ; shift_clk  ; 9.964  ; 9.964  ; Rise       ; shift_clk       ;
;  dig_data[2] ; shift_clk  ; 9.969  ; 9.969  ; Rise       ; shift_clk       ;
;  dig_data[3] ; shift_clk  ; 9.251  ; 9.251  ; Rise       ; shift_clk       ;
; seg_data[*]  ; shift_clk  ; 13.655 ; 13.655 ; Rise       ; shift_clk       ;
;  seg_data[0] ; shift_clk  ; 14.280 ; 14.280 ; Rise       ; shift_clk       ;
;  seg_data[1] ; shift_clk  ; 13.655 ; 13.655 ; Rise       ; shift_clk       ;
;  seg_data[2] ; shift_clk  ; 13.677 ; 13.677 ; Rise       ; shift_clk       ;
;  seg_data[3] ; shift_clk  ; 13.784 ; 13.784 ; Rise       ; shift_clk       ;
;  seg_data[4] ; shift_clk  ; 14.157 ; 14.157 ; Rise       ; shift_clk       ;
;  seg_data[5] ; shift_clk  ; 14.094 ; 14.094 ; Rise       ; shift_clk       ;
;  seg_data[6] ; shift_clk  ; 13.892 ; 13.892 ; Rise       ; shift_clk       ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; sda       ; clock      ; 10.721 ;      ; Rise       ; clock           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; sda       ; clock      ; 10.721 ;      ; Rise       ; clock           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clock      ; 10.721    ;           ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clock      ; 10.721    ;           ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; clock     ; 1854     ; 0        ; 0        ; 0        ;
; clock      ; shift_clk ; 7        ; 0        ; 0        ; 0        ;
; shift_clk  ; shift_clk ; 19       ; 0        ; 0        ; 0        ;
; clock      ; sysclk    ; 1        ; 1        ; 0        ; 0        ;
; sysclk     ; sysclk    ; 552      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; clock     ; 1854     ; 0        ; 0        ; 0        ;
; clock      ; shift_clk ; 7        ; 0        ; 0        ; 0        ;
; shift_clk  ; shift_clk ; 19       ; 0        ; 0        ; 0        ;
; clock      ; sysclk    ; 1        ; 1        ; 0        ; 0        ;
; sysclk     ; sysclk    ; 552      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Jul 24 16:22:36 2012
Info: Command: quartus_sta pcf8563 -c pcf8563
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: Synopsys Design Constraints File file not found: 'pcf8563.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name shift_clk shift_clk
    Info: create_clock -period 1.000 -name sysclk sysclk
    Info: create_clock -period 1.000 -name clock clock
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.490
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.490      -451.618 clock 
    Info:    -8.479      -176.846 sysclk 
    Info:    -2.974       -22.596 shift_clk 
Info: Worst-case hold slack is -1.940
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.940        -1.940 sysclk 
    Info:     1.078         0.000 clock 
    Info:     1.698         0.000 shift_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -2.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.289        -2.289 sysclk 
    Info:     0.234         0.000 clock 
    Info:     0.234         0.000 shift_clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 188 megabytes
    Info: Processing ended: Tue Jul 24 16:22:46 2012
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


