
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

- [1. 可屏蔽的中断](#1-可屏蔽的中断)
  - [1.1. 自动屏蔽中断](#11-自动屏蔽中断)
  - [1.2. 当外部中断使用保留的 vector 时](#12-当外部中断使用保留的-vector-时)
- [2. 不可屏蔽的中断](#2-不可屏蔽的中断)
  - [2.1. NMI_EN 寄存器](#21-nmi_en-寄存器)
  - [2.2. LVT LINT1 寄存器](#22-lvt-lint1-寄存器)

<!-- /code_chunk_output -->

两种情形: maskable(可屏蔽的), 以及 `non-maskable`(不可屏蔽的)

# 1. 可屏蔽的中断

由`Interrupt Controller`(**中断控制器**)管理的**硬件中断**属于**可屏蔽的中断**, 包括:

1) 由**8259A PIC 控制的外部中断**. 对于 Intel 处理器, 8259A 的 INTR 引脚接到 LINT0 接口上

2) 在**Local APIC 里**产生的中断

3) 在**I/O APIC**里产生的中断

对于**这些中断源**, 可使用下面方法屏蔽

1) **清 eflags.IF 标志位**: 当 `eflags.IF=0` 时, **处理器**将**不响应**这些可屏蔽的中断.

2) 在**8259 中断控制器**的**IMR(interrupt mask register)寄存器**里对 IRQ 相应的位**置 1**, 将屏蔽对应的中断请求

3) **Local APIC LVT 寄存器**和**I/O APIC redirection table 寄存器**的 mask 位进行屏蔽

在 Intel 中还可对**LVT LINT0 屏蔽**达到对**所有 8259 中断控制器发出的中断**请求屏蔽的需求.

在**8259A 中断控制器**中, 对 Master 和 Slave 的 8259A 写入 OCW1(operation control word, 即 Interrupt mask 字)**屏蔽相应的 IRQ**.

对于清 `eflags.IF` 标志位, 可使用下面的方法:

1) 使用**CLI 指令**清 IF 标志位

2) 使用**POPF 指令**修改`eflags.IF`标志位

3) 使用**IRET 指令**修改`eflags.IF`标志位

当使用 CLI 指令和 POPF 指令清 IF 标志位, 必须有足够权限. 当 `CPL<=eflags.IOPL` 时, IF 标志位允许被修改. 当 `CPL>eflags.IOPL` 时, 使用 POPF 指令修改 IF 会被忽略, 而使用 CLI 清 IF 标志会产生 `#GP` 异常. 关于 IF 标志修改, 更详细参考 5.2 节.

## 1.1. 自动屏蔽中断

当中断或异常使用**Interrupt\-gate 描述符**来获得**中断服务例程时**, 处理器响应中断和异常, 进入 ISR(**中断服务例程**). 处理器会**自动清 IF 标志位**, 在**中断/异常处理程序中屏蔽中断**的请求.

当处理器**从中断/异常处理程序中退出**时, 处理器将**从 stack 中 eflags 映射**来恢复原来的 IF 标志位.

而对**Trap\-gate 类型**的中断服务例程, 处理器**不会清 IF 标志位**.

## 1.2. 当外部中断使用保留的 vector 时

0 到 31 号 vector 是为 exception 预定义或被保留的. 下面的中断触发情形:

1) 通过 INTR pin 接到处理器的外部中断(8259 中断控制器)

2) 通过外部 I/O APIC 发送的中断消息

3) 在处理器内部的本地中断源(local APIC)

这些中断 vector 号使用**0 \~ 15**值将产生错误, 处理器会**拒绝执行并记录错误**. 若使用**16 \~ 31**值**不会产生错误**, 但这样做会**执行错误的异常处理程序**(见 16.4 节的中断 vector 表)

......................

# 2. 不可屏蔽的中断

一般 `non-maskable` (不可屏蔽)中断是不可屏蔽的, 但有时**必须对 NMI 进行屏蔽**, 典型的是在**系统初始化阶段**.

两种方式屏蔽 NMI: 通过`NMI_EN`寄存器与`LVT LINT1`寄存器.

## 2.1. NMI_EN 寄存器

芯片组 LPC bridge 的 processor interface register(**处理器接口寄存器**)有个 **NMI\_EN 寄存器**, I/O 端口地址是 70h(实际上也是 RTC 的 index 寄存器), 对 bit 7 置位将屏蔽所有 NMI 源.

```x86asm
;; inc/CPU.inc

;------------------------------------------------
; macro: NMI_DISABLE
; description:
;                设置 NMI_EN 寄存器的 bit 7 为 1
;------------------------------------------------
%macro NMI_DISABLE 0
        in al, NMI_EN_PORT          ; port 0x70
        or al, 0x80                 ; disable all NMI source
        out NMI_EN_PORT, al
%endmacro
```

上面这个宏 NMI\_DISABLE(实现在 inc/CPU.inc)将对 70h 端的 bit 7 置位, 实现屏蔽 NMI. 当清位可重新开启 NMI 的许可.

## 2.2. LVT LINT1 寄存器

Intel 处理器上也可通过**LVT LINT1 寄存器**的屏蔽达到目的, 这是因为**NMI 连接到 LVT LINT1**上. AMD 上不行.

```x86asm
bts DWORD [APIC_BASE + LVT_LINT1], 16      ; mask 位置位
```

上代码对 LVT LINT 寄存器的 16 位(mask 位)置位实现屏蔽 NMI. 关于 LINT1 的屏蔽详情, 参考 18.14.3