// File auto-generated by Padrick 0.1.0.post0.dev49+g9979c54.dirty
package pkg_internal_alsaqr_periph_fpga_padframe_periphs;
  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_00_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_00_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_01_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_01_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_02_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_02_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_03_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_03_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_04_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_04_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_05_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_05_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_06_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_06_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_07_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_07_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_08_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_08_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_09_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_09_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_10_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_10_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_11_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_11_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_12_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_12_t;

  typedef struct packed{
    logic  chip2pad;
    logic [1:0] drv;
    logic  oen;
    logic  puen;
    logic  slw;
    logic  smt;
  } mux_to_pad_pad_gpio_b_13_t;

  typedef struct packed{
    logic  pad2chip;
  } pad_to_mux_pad_gpio_b_13_t;

  typedef struct packed{
    mux_to_pad_pad_gpio_b_00_t pad_gpio_b_00;
    mux_to_pad_pad_gpio_b_01_t pad_gpio_b_01;
    mux_to_pad_pad_gpio_b_02_t pad_gpio_b_02;
    mux_to_pad_pad_gpio_b_03_t pad_gpio_b_03;
    mux_to_pad_pad_gpio_b_04_t pad_gpio_b_04;
    mux_to_pad_pad_gpio_b_05_t pad_gpio_b_05;
    mux_to_pad_pad_gpio_b_06_t pad_gpio_b_06;
    mux_to_pad_pad_gpio_b_07_t pad_gpio_b_07;
    mux_to_pad_pad_gpio_b_08_t pad_gpio_b_08;
    mux_to_pad_pad_gpio_b_09_t pad_gpio_b_09;
    mux_to_pad_pad_gpio_b_10_t pad_gpio_b_10;
    mux_to_pad_pad_gpio_b_11_t pad_gpio_b_11;
    mux_to_pad_pad_gpio_b_12_t pad_gpio_b_12;
    mux_to_pad_pad_gpio_b_13_t pad_gpio_b_13;
  } mux_to_pads_t;

  typedef struct packed{
    pad_to_mux_pad_gpio_b_00_t pad_gpio_b_00;
    pad_to_mux_pad_gpio_b_01_t pad_gpio_b_01;
    pad_to_mux_pad_gpio_b_02_t pad_gpio_b_02;
    pad_to_mux_pad_gpio_b_03_t pad_gpio_b_03;
    pad_to_mux_pad_gpio_b_04_t pad_gpio_b_04;
    pad_to_mux_pad_gpio_b_05_t pad_gpio_b_05;
    pad_to_mux_pad_gpio_b_06_t pad_gpio_b_06;
    pad_to_mux_pad_gpio_b_07_t pad_gpio_b_07;
    pad_to_mux_pad_gpio_b_08_t pad_gpio_b_08;
    pad_to_mux_pad_gpio_b_09_t pad_gpio_b_09;
    pad_to_mux_pad_gpio_b_10_t pad_gpio_b_10;
    pad_to_mux_pad_gpio_b_11_t pad_gpio_b_11;
    pad_to_mux_pad_gpio_b_12_t pad_gpio_b_12;
    pad_to_mux_pad_gpio_b_13_t pad_gpio_b_13;
  } pads_to_mux_t;



  // Indices definitions

  parameter PAD_MUX_GROUP_PAD_GPIO_B_00_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_00_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_00_SEL_GPIO_B_GPIO0 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_00_SEL_SPI0_SPI_CS0 = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_01_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_01_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_01_SEL_GPIO_B_GPIO1 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_01_SEL_SPI0_SPI_SCK = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_02_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_02_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_02_SEL_GPIO_B_GPIO2 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_02_SEL_SPI0_SPI_MISO = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_03_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_03_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_03_SEL_GPIO_B_GPIO3 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_03_SEL_SPI0_SPI_MOSI = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_04_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_04_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_04_SEL_GPIO_B_GPIO4 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_04_SEL_I2C0_I2C_SCL = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_05_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_05_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_05_SEL_GPIO_B_GPIO5 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_05_SEL_I2C0_I2C_SDA = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_06_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_06_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_06_SEL_GPIO_B_GPIO6 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_06_SEL_UART0_UART_TX = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_07_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_07_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_07_SEL_GPIO_B_GPIO7 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_07_SEL_UART0_UART_RX = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_08_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_08_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_08_SEL_GPIO_B_GPIO8 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_08_SEL_SDIO0_SDIO_DATA0 = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_09_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_09_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_09_SEL_GPIO_B_GPIO9 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_09_SEL_SDIO0_SDIO_DATA1 = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_10_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_10_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_10_SEL_GPIO_B_GPIO10 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_10_SEL_SDIO0_SDIO_DATA2 = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_11_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_11_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_11_SEL_GPIO_B_GPIO11 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_11_SEL_SDIO0_SDIO_DATA3 = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_12_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_12_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_12_SEL_GPIO_B_GPIO12 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_12_SEL_SDIO0_SDIO_CLK = 2'd2;

  parameter PAD_MUX_GROUP_PAD_GPIO_B_13_SEL_WIDTH = 2;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_13_SEL_DEFAULT = 2'd0;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_13_SEL_GPIO_B_GPIO13 = 2'd1;
  parameter logic[1:0] PAD_MUX_GROUP_PAD_GPIO_B_13_SEL_SDIO0_SDIO_CMD = 2'd2;

  // Dynamic Pad  instance index

  parameter PORT_MUX_GROUP_PAD_GPIO_B_00_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_00_SEL_PAD_GPIO_B_00 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_01_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_01_SEL_PAD_GPIO_B_01 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_02_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_02_SEL_PAD_GPIO_B_02 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_03_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_03_SEL_PAD_GPIO_B_03 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_04_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_04_SEL_PAD_GPIO_B_04 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_05_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_05_SEL_PAD_GPIO_B_05 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_06_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_06_SEL_PAD_GPIO_B_06 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_07_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_07_SEL_PAD_GPIO_B_07 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_08_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_08_SEL_PAD_GPIO_B_08 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_09_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_09_SEL_PAD_GPIO_B_09 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_10_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_10_SEL_PAD_GPIO_B_10 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_11_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_11_SEL_PAD_GPIO_B_11 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_12_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_12_SEL_PAD_GPIO_B_12 = 1'd0;

  parameter PORT_MUX_GROUP_PAD_GPIO_B_13_SEL_WIDTH = 1;
  parameter logic[0:0] PORT_MUX_GROUP_PAD_GPIO_B_13_SEL_PAD_GPIO_B_13 = 1'd0;
endpackage : pkg_internal_alsaqr_periph_fpga_padframe_periphs
