![[support/img/Pasted image 20240524104440.png]]
改变波长, 物镜大小(NA), 利用RET技术更新迭代
>集成电路行业是被技术创新推动的行业。ASML在每个技术节点，1000nm -3nm， 及时推出量产的产品

量产: 7×24, 一直在曝光
## immersion
![[support/img/Pasted image 20240524104626.png]]
$NA=n \timesα$
$α=0.93$
$n=1.44$
工程最大1.35
![[support/img/Pasted image 20240524104929.png]]
全反射现象导致的角度大的没发成像
![[support/img/Pasted image 20240524104956.png]]
用水的话就没有了这个现象
![[support/img/Pasted image 20240524105125.png]]
- dry的机器
下边的是$NA=1.35$, $half pitch$
> [!question] 套刻? 
> 成像部分不变, 变得就是overlay

WPH :300片wafer一小时

Logic 28 单次曝光→EUV没有→reselution没法提升, 只能提升overlay→==**spec越来越紧**==

![[support/img/Pasted image 20240524105603.png]]
2007的65是dry的单次成像的最后一个节点
2010的45是单次曝光的最后一个, 2019是EUV量产, 所以用的是double patterning, 之后有triple patterning.
**1z** : 1层或两层EUV
Logic N20 Litho Etch×2→LELE→和via layer
2010之前是FLASH和DRAM推动, 2010之后推动scanner等技术
![[support/img/Pasted image 20240524110200.png]]
对于line
- self aline double patterning
- self aline qutar patterning
	更细了不更完蛋了
对于via
- 横纵线条中间剩下的就是via, 这叫做mesh, 再加上SADP就变成了混合技术
越先进, 先进的技术用的层数就越来越多了
 ![[support/img/Pasted image 20240524110538.png]]
 掩膜版, 光刻胶都要用彻头彻尾的改变
 - 光源: lowrence, 加州大学研究euv
![[support/img/Pasted image 20240524110704.png]]
![[support/img/Pasted image 20240524110822.png]]
最大的好处:
- EUV一次曝光刻蚀就完成了
- immersion需要图形拆分, 还有截断, 工艺流程和步骤太复杂, 缺陷几率大, time to market长
- 保真度更好
![[support/img/Pasted image 20240524111138.png]]
*==process window 对于k=0.25是没有的, 越小imaging太难了==*
## RET
![[support/img/Pasted image 20240524111320.png]]
180nm之后, $k_1<0.5$, 其中一个就是SMO＋OPC, low contrast
22之后, SADP, LELE, SAQP, 单词曝光不可能了
EUV: k大, 有回到low contrast
![[support/img/Pasted image 20240524111608.png]]
Thin resist: 先进
$NTD>-PTD$
![[support/img/Pasted image 20240524111916.png]]
dense的区域大一点
pillar就是右下角那俩
在很多公司都是单独的一个大部门
![[support/img/Pasted image 20240524112035.png]]
**==assist feature==**
![[support/img/Pasted image 20240524112124.png]]
ILT: PW和EPE提升, yield提升
问题
1. runtime
2. mask mrc
![[support/img/Pasted image 20240524112345.png]]
![[support/img/Pasted image 20240524112514.png]]
## 光刻工艺参数
![[support/img/Pasted image 20240524112651.png]]
layer和layer之间的套刻, 之后在可行的程度下提升产能
绿色的gate非常多, 给出一个spec
![[support/img/Pasted image 20240524112955.png]]
正好对准放在下面那一层上面, 中心位置是不是重合了
CD说的是单层, 套刻说的是层和层之间
![[support/img/Pasted image 20240524113129.png]]
source, 有了CD spec(误差)就有了两条线, 就有了window, 很多种光源的共同窗口就是common dof
![[support/img/Pasted image 20240524113359.png]]
曝光是一个short一个short来的
![[support/img/Pasted image 20240524113546.png]]
![[support/img/Pasted image 20240524113705.png]]
Lot是盒子, 里边25个wafer
lotset-lot-wafer-short-die
![[support/img/Pasted image 20240524113847.png]]
PW打了, 随机扰动影响才小: OPC和SMO实现
![[support/img/Pasted image 20240524113943.png]]
下边这个图有点意思
![[support/img/Pasted image 20240524114043.png]]
wafer level是光刻机, inter field量级的对准, 
测量的时候对每一个field测量overlay
计算给出纠正参数, 之后就有了反馈, 控制光刻机参数
![[support/img/Pasted image 20240524114306.png]]
![[support/img/Pasted image 20240524114333.png]]
![[support/img/Pasted image 20240524114424.png]]

---
13992805793 师江柳

1. 国内的光刻机现状
	1. 对国内不太熟悉没法评论
2. EUV光刻机overlay补偿, 和DUV是类似的, 具体的谁也不知道
3. 为什么三大家intel sumsung tsmc为什么会有3和5的区别: 各有特长???
4. ![[support/img/Pasted image 20240524115508.png|362]]
	能不能满足设计: unidirection 浸没式, 但是EUV可以很多direction, 2016认为EUV的产能不够, 曝光强度不行, 但是正面的消息说EPE很好, 工艺流程简单, 2017氛围更好, 2019 TSMC说EUV开始用了
5. 纳米压印和X-ray: 纳米压印曾出现在litho的route map上, 但是有EUV, 170多片throughput, 因此生态不太行
6. 光刻的演进路线: reilay公式是不是只能靠wavelength, ASML啥意思. 0.3的NA接受了, 0.55的机器field减弱 平台巨大, 问题巨大, 26x33/2, 面积变小, 一个field的变小, 太贵了2024 SPIE二月讨论了, 变小了, MASK对于OPC的要求变高. 有很多技术实现高通量, 为什么要通过光刻机实现??????????所以中立, 欢迎先进技术, 但是cost太大
	1. EBEAM是产能和匹配生态问题
7. 台积电比较抗拒使用high NA, 变形浸透? 两次曝光, 现在低NA, 两次曝光也能8nm以下.但是intel是相反的.台积电可以把很多平常的技术, 组合起来形成很好地结果