CSR [11:10],CSR [9:8],CSR [7:0],Address (Hex),Privilege,Name,L71,A71/H71,Width,Fields,Field Type,Reset value,Instruction Access,"Updated by
(direct write, not via instructions)","Output to 
(direct read)",Description,Risc-V Description,Note,Group,Shadow of,Access Enable,Disable Action,Reset Impl A,Reset Impl H,Field Access,bit63,bit62,bit61,bit60,bit59,bit58,bit57,bit56,bit55,bit54,bit53,bit52,bit51,bit50,bit49,bit48,bit47,bit46,bit45,bit44,bit43,bit42,bit41,bit40,bit39,bit38,bit37,bit36,bit35,bit34,bit33,bit32,bit31,bit30,bit29,bit28,bit27,bit26,bit25,bit24,bit23,bit22,bit21,bit20,bit19,bit18,bit17,bit16,bit15,bit14,bit13,bit12,bit11,bit10,bit09,bit08,bit07,bit06,bit05,bit04,bit03,bit02,bit01,bit00,Reset Impl L,L31,L30,L29,L28,L27,L26,L25,L24,L23,L22,L21,L20,L19,L18,L17,L16,L15,L14,L13,L12,L11,L10,L09,L08,L07,L06,L05,L04,L03,L02,L01,L00
00,00,00000000,0x000,URW,-,-,-,-,-,-,-,-,-,-,-,-,-,None,,-,,-,-,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-
,,00000001,0x001,URW,fflags,fflags,fflags,5,fflags[4:0],RW,0,xstatus.FS==1 ? URW: Reserved,-,PLC,"An alias of fcsr[4:0]. Can be accessed by FRFLAGS or FSFLAGS pseudoinstructions.
",Floating-Point Accrued Exceptions.,,Floating-Point,fcsr.fflags,xstatus.fs,-,0,0,No,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,fflags,fflags,fflags,fflags,fflags,0,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,fflags,fflags,fflags,fflags,fflags
,,00000002,0x002,URW,frm,frm,frm,3,frm[2:0],RW,0,xstatus.FS==1 ? URW: Reserved,-,FPU,An alias of fcsr[7:5]. Can be accessed by FRRM or FSRM pseudoinstructions.,Floating-Point Dynamic Rounding Mode.,,Floating-Point,fcsr.frm,xstatus.fs,-,0,0,No,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,frm,frm,frm,0,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,frm,frm,frm
,,00000003,0x003,URW,fcsr,fcsr,fcsr,32,"bit[31:8]: reserved, 
bit[7:5]: frm, 
bit[4:0]: fflags",RW,0,xstatus.FS==1 ? URW: Reserved,FPU (write fflags),FPU (read frm) & PLC,Can be accessed by FRCSR or FSCSR pseudoinstructions.,Floating-Point Control and Status Register (frm + fflags).,,Floating-Point,,xstatus.fs,-,"{0,0}","{0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,frm,frm,frm,fflags,fflags,fflags,fflags,fflags,"{0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,frm,frm,frm,fflags,fflags,fflags,fflags,fflags
,,...,...,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,00001000,0x008,URW,vstart,-,vstart (misa.V==1),clog2(VLEN),vstart[clog2(VLEN)-1:0],RW,0,misa.V==1 & xstatus.VS==1 ? URW: Reserved,-,VPU,"Not available for L71.
Written by hardware on a trap on a vector instruction - vset(i)vl(i)",Vector start position (index). https://github.com/riscv/riscv-v-spec/blob/master/v-spec.adoc#vector-control-and-status-register-vcsr,"Spec: RISC-V ""V"" Vector Extension",Vector,,mstatus.vs & misa.v,-,0,0,No,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vstart,vstart,vstart,vstart,vstart,vstart,vstart,0,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vstart,vstart,vstart,vstart,vstart,vstart,vstart
,,00001001,0x009,URW,vxsat,-,vxsat (misa.V==1),1,bit[0]: vxsat,RW,0,misa.V==1 & mstatus.VS==1 ? URW: Reserved,-,-,"Not available for L71.
Should be reset by SW before use.",Fixed-Point Saturate Flag,"Spec: RISC-V ""V"" Vector Extension",Vector,vcsr.vxsat,mstatus.vs & misa.v,-,0,0,No,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxsat,0,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxsat
,,00001010,0x00a,URW,vxrm,-,vxrm (misa.V==1),2,"bit[xLEN-1:2]: 0, 
bit[1:0]: vxrm",RW,0,misa.V==1 & mstatus.VS==1 ? URW: Reserved,-,VPU,"Not available for L71.
Should be reset by SW before use.",Fixed-Point Rounding Mode,"Spec: RISC-V ""V"" Vector Extension",Vector,vcsr.vxrm,mstatus.vs & misa.v,-,0,0,No,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxrm,vxrm,0,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxrm,vxrm
,,...,...,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,00001111,0x00f,URW,vcsr,-,vcsr (misa.V==1),3,"bit[2:1]: vxrm[1:0], 
bit[0]: vxsat",RW,0,misa.V==1 & mstatus.VS==1 ? URW: Reserved,VPU (write vxsat),VPU (read vxrm),"Not available for L71.
Should be reset by SW before use.",Vector control and status register,"Spec: RISC-V ""V"" Vector Extension",Vector,,mstatus.vs & misa.v,-,"{0,0}","{0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxrm,vxrm,vxsat,"{0,0}",-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,vxrm,vxrm,vxsat
,,...,...,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,11111111,0x0ff,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
00,01,00000000,0x100,SRW,sstatus,sstatus,sstatus,SXLEN,SD UXL MXR SUM XS FS VS SPP UBE SPIE SIE,WARL,"UXL=2
Others=0",SRW,VPU (write VS),"DCI
PLC 
VPU (read VS)","The sstatus register is a subset of the mstatus register, but not a seperate register.
Reset value displayed is for A71/L71. It is 0 for L71. ",Supervisor status register.,A subset of mstatus. Reading or writing any field in sstatus is equivalent to reading or writing the homonymous field in mstatus.,S Trap Setup,mstatus,,,"{0,0,0,0,0,0,0,0,0,2,2,0}","{0,0,0,0,0,0,0,0,0,2,2,0}",Yes,SD,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,UXL,UXL,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MXR,SUM,wpri,XS,XS,FS,FS,wpri,wpri,VS,VS,SPP,wpri,UBE,SPIE,wpri,wpri,wpri,SIE,wpri,"{0,0,0,0,0,0,0,0,0,0}",SD,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MXR,SUM,wpri,XS,XS,FS,FS,wpri,wpri,VS,VS,SPP,wpri,UBE,SPIE,wpri,wpri,wpri,SIE,wpri
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x103,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x104,SRW,sie,sie,sie,SXLEN,SEIE STIE SSIE,WARL,0,SRW,-,PLC,The sie registers are subsets of the mie registers.,Supervisor interrupt-enable register.,Enables or disables all interrupts in supervisor mode,S Trap Setup,mie,,,"{0,0,0}","{0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,SEIE,wpri,wpri,wpri,STIE,wpri,wpri,wpri,SSIE,wpri,"{0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,SEIE,wpri,wpri,wpri,STIE,wpri,wpri,wpri,SSIE,wpri
,,,0x105,SRW,stvec,stvec,stvec,SXLEN,base mode,WARL,-,SRW,-,PLC,,Supervisor trap handler base address.,"bit[1:0] = 0/1, bit[XLEN-1:2]: 4-byte aligned (define bit[4:2] reserved)",S Trap Setup,,,,-,-,Yes,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,wpri,wpri,wpri,mode,-,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,base,wpri,wpri,wpri,mode
,,,0x106,SRW,scounteren,scounteren,scounteren,32,HPM<31-3> IR TM CY,WARL,0,SRW,-,CSR (counters),,Supervisor counter enable.,,S Trap Setup,-,,,"{0,0,0,0}","{0,0,0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,TM,CY,"{0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,TM,CY
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x10a,SRW,senvcfg,senvcfg,senvcfg,SXLEN,CBZE CBCFE CBIE FIOM,RW,0,SRW,-,TBD (MMU?),FIOM is checked for FENCE instructions.,Supervisor environment configuration register.,,S Configuration,,,,0,0,,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cbze,cbcfe,cbie,cbie,wpri,wpri,wpri,fiom,0,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cbze,cbcfe,cbie,cbie,wpri,wpri,wpri,fiom
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x13f,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x140,SRW,sscratch,sscratch,sscratch,SXLEN,sscratch,RW,0,SRW,-,-,,Scratch register for supervisor trap handlers.,,S Trap Handling,,,,0,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x141,SRW,sepc,sepc,sepc,SXLEN,sepc,WARL,0,SRW,PLC,PLC (for sret),bit[0] is always 0.,Supervisor exception program counter.,,S Trap Handling,,,,{0},{0},Yes,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,wpri,{0},epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,wpri
,,,0x142,SRW,scause,scause,scause,SXLEN,Interrupt(0/1) & Exception(0-63),WLRL,-,SRW,PLC,-,WLRL field requires to check the write value against the supported value. Convert unsupported value to 0x2 for write.,Supervisor trap cause.,,S Trap Handling,,,,-,-,Yes,Intr,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,-,Intr,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt
,,,0x143,SRW,stval,stval,stval,SXLEN,stval,WARL,-,SRW,PLC,-,,Supervisor bad address or instruction.,,S Trap Handling,,,,-,-,No,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,-,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val
,,,0x144,SRW,sip,sip,sip,SXLEN,SEIP STIP SSIP,WARL,0,"SEIP: SRO
STIP: SRO
SSIP: SRW","SEIP: External pin (set/clr) 
STIP: External pin (set/clr)
SSIP: External pin (set to 1)",PLC,The sip registers are subsets of the mip registers.,Supervisor interrupt pending.,,S Trap Handling,mip,,,"{0,0,0}","{0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,SEIP,wpri,wpri,wpri,STIP,wpri,wpri,wpri,SSIP,wpri,"{0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,SEIP,wpri,wpri,wpri,STIP,wpri,wpri,wpri,SSIP,wpri
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x17f,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x180,SRW,satp,satp,satp,SXLEN,MODE ASID PPN,WARL,0,SRW,-,MMU,Selecting satp.MODE=Bare causes the other fields to read as zero,Supervisor address translation and protection.,"Active in S-mode or U-mode. When SXLEN=32, MODE=Bare,SV32; when SXLEN=64, MODE=Bare,Sv39,Sv48,Sv57",Protect/Trans,,,,"{0,0,0}","{0,0,0}",Yes,MODE,MODE,MODE,MODE,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,"{0,0,0}",MODE,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,ASID,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN,PPN
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x1ff,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
00,10,00000000,0x200,HRW,vsstatus,,,,,,,,,,,Virtual supervisor status register.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x204,HRW,vsie,,,,,,,,,,,Virtual supervisor interrupt-enable register.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x205,HRW,vstvec,,,,,,,,,,,Virtual supervisor trap handler base address.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x240,HRW,vsscratch,,,,,,,,,,,Virtual supervisor scratch register.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x241,HRW,vsepc,,,,,,,,,,,Virtual supervisor exception program counter.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x242,HRW,vscause,,,,,,,,,,,Virtual supervisor trap cause.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x243,HRW,vstval,,,,,,,,,,,Virtual supervisor bad address or instruction.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x244,HRW,vsip,,,,,,,,,,,Virtual supervisor interrupt pending.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x280,HRW,vsatp,,,,,,,,,,,Virtual supervisor address translation and protection.,,Virtual,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x2ff,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
00,11,00000000,0x300,MRW,mstatus,mstatus,mstatus,MXLEN,SD MBE SBE SXL UXL TSR TW TVM MXR SUM MPRV XS FS MPP VS SPP MPIE UBE SPIE MIE SIE,WARL,"A71/H71: SXL=2, MXL=2, others=0
L71: 0",MRW,TBD,"DCI
PLC
VPU (read VS)","Preset SXL[1:0] = UXL[1:0] = XLEN at build time.
Only little-endian are supported, so MBE is reset to 0.
mstatus.VS is implemented, regardless of whether Vector is implemented.","Machine status register, which keeps track of and controls the hart's current operating state.",,M Trap Setup,,,,"{0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2,2,0,0,0}","{0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2,2,0,0,0}",Yes,SD,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MBE,SBE,SXL,SXL,UXL,UXL,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,TSR,TW,TVM,MXR,SUM,MPRV,XS,XS,FS,FS,MPP,MPP,VS,VS,SPP,MPIE,UBE,SPIE,wpri,MIE,wpri,SIE,wpri,"{0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0}",SD,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,TSR,TW,TVM,MXR,SUM,MPRV,XS,XS,FS,FS,MPP,MPP,VS,VS,SPP,MPIE,UBE,SPIE,wpri,MIE,wpri,SIE,wpri
,,,0x301,MRW,misa,RO,RO,MXLEN,MXL Extensions,WARL,"A71/H71: 0x8000_0000_0094_112d
L71: 0x4094_1125",MRO,-,-,Preset at configuration/build time.,ISA and extensions,"* Fields:
** MXL[1:0] field:  encodes XLEN, i.e. 1: 32-bit, 2: 64-bit, 3: 128-bit
** Extensions[25:0] field (Refer to Table 3.2 in Risc-V Spec Vol2) 

* Reset: at reset, the Extensions field shall contain the maximal set of supported extensions, and I shall be selected over E if both are available.",M Trap Setup,,-,,"{1,0,1,1,0,1,0,0,1,0,0,0,1,0,0,0,0,0,1,0,1,0,0,1,0,0,2}","{1,0,1,1,0,1,0,0,1,0,0,0,1,0,0,0,0,0,1,0,1,0,0,1,0,0,2}",Yes,MXL,MXL,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,Z,Y,X,W,V,U,T,S,R,Q,P,O,N,M,L,K,J,I,H,G,F,E,D,C,B,A,"{1,0,1,1,0,1,0,0,1,0,0,0,1,0,0,0,0,0,1,0,1,0,0,1,0,0,2}",MXL,MXL,wpri,wpri,wpri,wpri,Z,Y,X,W,V,U,T,S,R,Q,P,O,N,M,L,K,J,I,H,G,F,E,D,C,B,A
,,,0x302,MRW,medeleg,medeleg,medeleg,MXLEN,Exceptions,WARL,0,MRW,-,PLC,,Machine exception delegation register.,"medeleg has a bit position allocated for every synchronous exception shown in Table 3.6 (Risc-V Spec Vol2), with the index of the bit position equal to the value returned in the mcause register.",M Trap Setup,,,,{0},{0},Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,{0},Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt
,,,0x303,MRW,mideleg,mideleg,mideleg,MXLEN,Interrupts,WARL,0,MRW,-,PLC,,Machine interrupt delegation register.,"mideleg holds trap delegation bits for individual interrupts, with the layout of bits matching those in the mip register.",M Trap Setup,,,,"{0,0,0,0,0,0}","{0,0,0,0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEID,wpri,SEID,wpri,MTID,wpri,STID,wpri,MSID,wpri,SSID,wpri,"{0,0,0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEID,wpri,SEID,wpri,MTID,wpri,STID,wpri,MSID,wpri,SSID,wpri
,,,0x304,MRW,mie,mie,mie,MXLEN,MEIE SEIE MTIE STIE MSIE SSIE,WARL,0,MRW,-,PLC,,Machine interrupt-enable register.,,M Trap Setup,,,,"{0,0,0,0,0,0}","{0,0,0,0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEIE,wpri,SEIE,wpri,MTIE,wpri,STIE,wpri,MSIE,wpri,SSIE,wpri,"{0,0,0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEIE,wpri,SEIE,wpri,MTIE,wpri,STIE,wpri,MSIE,wpri,SSIE,wpri
,,,0x305,MRW,mtvec,mtvec,mtvec,MXLEN,BASE MODE,WARL,-,MRW,-,PLC,,Machine trap-handler base address.,"0-direct mode: all exceptions set pc to BASE.
1-vectored mode: asynchronous interrupts set pc to BASE+4xcause
bit[1:0] = 0/1, bit[XLEN-1:2]: 4-byte aligned (define bit[4:2] reserved)",M Trap Setup,,,,-,-,Yes,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,wpri,wpri,wpri,MODE,-,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,BASE,wpri,wpri,wpri,MODE
,,,0x306,MRW,mcounteren,mcounteren,mcounteren,32,HPM<31-3> IR TM CY,WARL,0,MRW,-,CSR,,Machine counter enable.,"When the CY, TM, IR, or HPMn bit in the mcounteren register is clear, attempts to read the cycle, time, instret, or hpmcountern register while executing in S-mode or U-mode will cause an illegal instruction exception.",M Trap Setup,,,,"{0,0,0,0}","{0,0,0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,TM,CY,"{0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,TM,CY
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x30a,MRW,menvcfg,menvcfg,menvcfg,MXLEN,STCE PBMTE CBZE CBCFE CBIE FIOM,RW,0,MRW,-,TBD (MMU?),,Machine environment configuration register.,,M Configuration,,,,0,0,,STCE,PBMTE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,CBZE,CBCFE,CBIE,CBIE,wpri,wpri,wpri,FIOM,0,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,CBZE,CBCFE,CBIE,CBIE,wpri,wpri,wpri,FIOM
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x310,MRW,mstatush,mstatush,-,32,MBE=SBE=0 (only supports little-endian),WPRI RW,0,MRW,TBD,TBD,Not available for A71/H71.,"Additional machine status register, RV32 only.",,M Trap Setup,,,,"{0,0}","{0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MBE,SBE,wpri,wpri,wpri,wpri,"{0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MBE,SBE,wpri,wpri,wpri,wpri
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x31a,MRW,menvcfgh,menvcfgh,-,32,STCE PBMTE,WPRI RW,0,MRW,-,TBD (MMU?),Not available for A71/H71.,"Additional machine env. conf. register, RV32 only. Same as menvcfg[63:32]",,M Configuration,,,,"{0,0}","{0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,STCE,PBMTE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,"{0,0}",STCE,PBMTE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri
,,,0x320,MRW,mcountinhibit,mcountinhibit,mcountinhibit,32,HPM<31-3> IR CY,WARL,0,MRW,-,CSR,,Machine counter-inhibit register.,It can be used to stop performance counters from incrementing to reduce energy consumption.,M Counter Setup,,,,"{0,0,0}","{0,0,0}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,wpri,CY,"{0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,HPM6_3,HPM6_3,HPM6_3,HPM6_3,IR,wpri,CY
,,,0x321,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x322,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x323-0x326,MRW,mhpmevent<3-6>,mhpmevent<3-6>,mhpmevent<3-6>,MXLEN,Events select,WARL,-,MRW,-,CSR,,Machine performance-monitoring event selector.,,M Counter Setup,,,,-,-,Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt,evt
,,,0x327-0x33f,MRW,mhpmevent<7-31>,ROZ,ROZ,MXLEN,Events select,WARL,0,MROZ,-,CSR,,Machine performance-monitoring event selector.,Tie off,M Counter Setup,,,,-,-,,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri
,,,0x340,MRW,mscratch,mscratch,mscratch,MXLEN,mscratch,RW,0,MRW,-,-,,Scratch register for machine trap handlers.,Used to hold a pointer to a machine-mode hart-local context space and swapped with a user register upon entry to an M-mode trap handler,M Trap Handling,,,,0,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x341,MRW,mepc,mepc,mepc,MXLEN,"mepc[0] = 0, 
mepc[1]=0 if IALIGN=32",WARL,0,MRW,PLC,PLC (for mret),bit[0] is always 0.,Machine exception program counter.,,M Trap Handling,,,,{0},{0},Yes,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,wpri,{0},epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,epc,wpri
,,,0x342,MRW,mcause,mcause,mcause,MXLEN,Interrupt(0/1) & Exception(0-63),WLRL,-,MRW,PLC,-,WLRL field requires to check the write value against the supported value. Convert unsupported value to 0x2 for write.,Machine trap cause.,,M Trap Handling,,,,-,-,Yes,Intr,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,-,Intr,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt,Expt
,,,0x343,MRW,mtval,mtval,mtval,MXLEN,mtval,WARL,-,MRW,PLC,-,,Machine bad address or instruction.,"* set to zero or other exception-specific value when a trap is taken
* Exceptions to write 'faulting virtual address' non-zero value to mtval
Breakpoint, address-misaligned, access-fault, page-fault",M Trap Handling,,,,-,-,No,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,-,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val,val
,,,0x344,MRW,mip,mip,mip,MXLEN,MEIP SEIP MTIP STIP MSIP SSIP,WARL,0,"MEIP/MTIP/MSIP: MRO
SEIP/STIP/SSIP: MRW","MEIP/SEIP: External pin (set/clr) 
MTIP/STIP: External pin (set/clr)
MSIP/SSIP: External pin (set)",PLC,"MEIP/SEIP: External pin (set/clr),  
MTIP/STIP: External pin (set/clr), 
MSIP/SSIP: External pin (set).",Machine interrupt pending.,,M Trap Handling,,,,"{0,0,0,0,0,0}","{0,0,0,0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEIP,wpri,SEIP,wpri,MTIP,wpri,STIP,wpri,MSIP,wpri,SSIP,wpri,"{0,0,0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MEIP,wpri,SEIP,wpri,MTIP,wpri,STIP,wpri,MSIP,wpri,SSIP,wpri
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x34a,MRW,mtinst,,,,,,,,,,,Machine trap instruction (transformed).,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x34b,MRW,mtval2,,,,,,,,,,,Machine bad guest physical address.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x3a0,MRW,pmpcfg0,pmpcfg0 (PMP_ENABLE==1),pmpcfg0 (PMP_ENABLE==1),MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,PMP_ENABLE,ROZ,0,0,,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,0,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp3cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp2cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp1cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg,pmp0cfg
,,,0x3a1,MRW,pmpcfg1,pmpcfg1 (PMP_ENABLE==1),-,32,pmp*cfg,WARL,0 (A=L=0),"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,PMP_ENABLE,ROZ,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,0,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp7cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp6cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp5cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg,pmp4cfg
,,,0x3a2,MRW,pmpcfg2,pmpcfg2 (PMP_ENABLE==1),pmpcfg2 (PMP_ENABLE==1),MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,PMP_ENABLE,ROZ,0,0,,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,0,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp11cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp10cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp9cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg,pmp8cfg
,,,0x3a3,MRW,pmpcfg3,pmpcfg3 (PMP_ENABLE==1),-,32,pmp*cfg,WARL,0 (A=L=0),"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,PMP_ENABLE,ROZ,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,0,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp15cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp14cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp13cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg,pmp12cfg
,,,0x3a4,MRW,pmpcfg4,pmpcfg4 (PMP_ENABLE==1),pmpcfg4 (PMP_ENABLE==1),MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,PMP_ENABLE,ROZ,0,0,,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,0,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp19cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp18cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp17cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg,pmp16cfg
,,,0x3a5,MRW,pmpcfg5,pmpcfg5 (PMP_ENABLE==1),-,32,pmp*cfg,WARL,0 (A=L=0),"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,PMP_ENABLE,ROZ,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,0,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp23cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp22cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp21cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg,pmp20cfg
,,,0x3a6,MRW,pmpcfg6,pmpcfg6 (PMP_ENABLE==1),pmpcfg6 (PMP_ENABLE==1),MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,PMP_ENABLE,ROZ,0,0,,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,0,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp27cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp26cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp25cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg,pmp24cfg
,,,0x3a7,MRW,pmpcfg7,pmpcfg7 (PMP_ENABLE==1),-,32,pmp*cfg,WARL,0 (A=L=0),"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,PMP_ENABLE,ROZ,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,0,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp31cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp30cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp29cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg,pmp28cfg
,,,0x3a8,MRW,pmpcfg8,ROZ,ROZ,MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,,,0,0,,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,0,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp35cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp34cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp33cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg,pmp32cfg
,,,0x3a9,MRW,pmpcfg9,ROZ,-,32,pmp*cfg,WARL,0,"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,,,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,0,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp39cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp38cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp37cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg,pmp36cfg
,,,0x3aa,MRW,pmpcfg10,ROZ,ROZ,MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,,,0,0,,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,0,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp43cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp42cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp41cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg,pmp40cfg
,,,0x3ab,MRW,pmpcfg11,ROZ,-,32,pmp*cfg,WARL,0,"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,,,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,0,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp47cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp46cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp45cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg,pmp44cfg
,,,0x3ac,MRW,pmpcfg12,ROZ,ROZ,MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,,,0,0,,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,0,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp51cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp50cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp49cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg,pmp48cfg
,,,0x3ad,MRW,pmpcfg13,ROZ,-,32,pmp*cfg,WARL,0,"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,,,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,0,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp55cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp54cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp53cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg,pmp52cfg
,,,0x3ae,MRW,pmpcfg14,ROZ,ROZ,MXLEN,pmp*cfg,WARL,0,PMP_ENABLE? MRW: MROZ,-,MMU,,Physical memory protection configuration.,,Memory Protect,,,,0,0,,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,0,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp59cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp58cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp57cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg,pmp56cfg
,,,0x3af,MRW,pmpcfg15,ROZ,-,32,pmp*cfg,WARL,0,"L71: PMP_ENABLE, 
A71: MROZ",-,MMU,Not available for A71/H71.,"Physical memory protection configuration, RV32 only.",,Memory Protect,,,,0,0,,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,0,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp63cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp62cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp61cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg,pmp60cfg
,,,0x3b0-0x3bf,MRW,pmpaddr<0-15>,pmpaddr<0-15> (PMP_ENABLE==1),pmpaddr<0-15> (PMP_ENABLE==1),MXLEN,"RV64: addr[55:2], 
RV32: addr[33:2]",WARL,-,PMP_ENABLE? MRW: MROZ,-,MMU,"If pmpcfgx.A = NAPOT, PMPADDRx[8:0] == 9'b1.   
If pmpcfgx.A = TOR,  PMPADDRx[9:0] == 10'b0.
Reset not needed in address registers.",Physical memory protection address register. Note: MMU only reads pmpaddr[36:10] = addr[38:12] to support maximum 39-bit physical address and 4KB alignment.,,Memory Protect,,PMP_ENABLE,ROZ,-,-,,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,addr55,addr54,addr53,addr52,addr51,addr50,addr49,addr48,addr47,addr46,addr45,addr44,addr43,addr42,addr41,addr40,addr39,addr38,addr37,addr36,addr35,addr34,addr33,addr32,addr31,addr30,addr29,addr28,addr27,addr26,addr25,addr24,addr23,addr22,addr21,addr20,addr19,addr18,addr17,addr16,addr15,addr14,addr13,addr12,addr11,addr10,addr09,addr08,addr07,addr06,addr05,addr04,addr03,addr02,-,addr33,addr32,addr31,addr30,addr29,addr28,addr27,addr26,addr25,addr24,addr23,addr22,addr21,addr20,addr19,addr18,addr17,addr16,addr15,addr14,addr13,addr12,addr11,addr10,addr09,addr08,addr07,addr06,addr05,addr04,addr03,addr02
,,,0x3c0-0x3ef,MRW,pmpaddr<16-63>,ROZ,ROZ,MXLEN,"RV64: addr[55:2], 
RV32: addr[33:2]",WARL,0,MROZ,-,MMU,Reset not needed in address registers.,Physical memory protection address register.,,Memory Protect,,,,-,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x3ff,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
01,00,00000000,0x400,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x4ff,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
01,01,00000000,0x500,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x57f,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x580,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5a7,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5a8,SRW,scontext,,,XLEN,data,RW,0,SRW,-,-,,Supervisor-mode context register.,,,,,,0,0,,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,0,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5bf,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5c0,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5e8,SRW Custom,sbpredctrl,sbpredctrl,sbpredctrl,XLEN,"bit[XLEN-1:1]: rsv,
bit[0]: FLUSH_BPRED",RW,0,SRW,-,-,Custom branch prediction control register,,,S Custom,,,,{0},{0},Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,FLUSH_BPRED,{0},wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,FLUSH_BPRED
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x5ff,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
01,10,00000000,0x600,HRW,hstatus,,,,,,,,,,,Hypervisor status register.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x601,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x602,HRW,hedeleg,,,,,,,,,,,Hypervisor exception delegation register.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x603,HRW,hideleg,,,,,,,,,,,Hypervisor interrupt delegation register.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x604,HRW,hie,,,,,,,,,,,Hypervisor interrupt-enable register.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x605,HRW,htimedelta,,,,,,,,,,,Delta for VS/VU-mode timer.,,H Counter/Timer,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x606,HRW,hcounteren,,,,,,,,,,,Hypervisor counter enable.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x607,HRW,hgeie,,,,,,,,,,,Hypervisor guest external interrupt-enable register.,,Trap Setup,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x608,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x609,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x60a,HRW,henvcfg,,,,,,,,,,,Hypervisor environment configuration register.,,Configuration,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x615,HRW,htimedeltah,,,,,,,,,,,"Upper 32 bits of htimedelta, HSXLEN=32 only.",,H Counter/Timer,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x618,HRW,hcontext,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x61a,HRW,henvcfgh,,,,,,,,,,,"Additional hypervisor env. conf. register, RV32 only.",,Configuration,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x643,HRW,htval,,,,,,,,,,,Hypervisor bad guest physical address.,,Trap Handling,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x644,HRW,hip,,,,,,,,,,,Hypervisor interrupt pending.,,Trap Handling,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x645,HRW,hvip,,,,,,,,,,,Hypervisor virtual interrupt pending.,,Trap Handling,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x64a,HRW,htinst,,,,,,,,,,,Hypervisor trap instruction (transformed).,,Trap Handling,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x67f,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x680,HRW,hgatp,,,,,,,,,,,Hypervisor guest address translation and protection.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x6a8,HRW,hcontext,,,,,,,,,,,Hypervisor-mode context register.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x6bf,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x6c0,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x6ff,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
01,11,00000000,0x700,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x747,MRW,mseccfg,,,,,,,,,,,Machine security configuration register.,,Configuration,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x757,MRW,mseccfgh,,,,,,,,,,,"Additional machine security conf. register, RV32 only.",,Configuration,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x77f,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x780,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x79f,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7a0,MRW,tselect,tselect,tselect,XLEN,index,WARL,-,MRW,-,-,,Debug/Trace trigger register select.,,Debug/Trace,,,,-,-,Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,idx,idx,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,idx,idx
,,,0x7a1,MRW,tdata1,tdata1,tdata1,XLEN*TRIGGERS,type dmode data,WARL,0,MRW,PLC,-,,First Debug/Trace trigger data register.,See Risc-V debug spec (External Debug extension v1.0.0-STABLE),Debug/Trace,,,,0,0,,type,type,type,type,dmode,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,0,type,type,type,type,dmode,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data
,,,0x7a2,MRW,tdata2,tdata2,tdata2,XLEN*TRIGGERS,data,RW,-,MRW,-,-,,Second Debug/Trace trigger data register.,,Debug/Trace,,,,-,-,,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,-,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data
,,,0x7a3,MRW,tdata3,-,-,-,data,RW,N/A,MRW,-,-,,Third Debug/Trace trigger data register.,,,,,,N/A,N/A,,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,N/A,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data,data
,,,0x7a4,MRW,tinfo,tinfo,tinfo,XLEN,info,RW,0x40,MRW,-,-,Set bit[6] to indicate MCONTROL6 type (in tdata1) is supported.,Trigger Info.,,Debug/Trace,,,,0x40,0x40,,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,info,info,info,info,info,info,info,info,info,info,info,info,info,info,info,info,0x40,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,info,info,info,info,info,info,info,info,info,info,info,info,info,info,info,info
,,,0x7a8,MRW,mcontext,,,XLEN,hcontext,,0,,,,,Machine-mode context register. Alias for hcontext,,,,,,0,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7af,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7b0,MRW,dcsr,dcsr,dcsr,32,debugver ebreak* stepie stopcount stoptime cause v mprven nmip step prv,RW,"debugver=4
prv=3
others=0",MRW,PLC,-,Not available for L71.,Debug control and status register.,,Debug Mode,,,,"{3,0,0,0,0,0,0,0,0,0,0,0,0,0,4}","{3,0,0,0,0,0,0,0,0,0,0,0,0,0,4}",Yes,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,debugver,debugver,debugver,debugver,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,ebreakvs,ebreakvu,ebreakm,wpri,ebreaks,ebreaku,stepie,stopcount,stoptime,cause,cause,cause,v,mprven,nmip,step,prv,prv,"{3,0,0,0,0,0,0,0,0,0,0,0,0,0,4}",debugver,debugver,debugver,debugver,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,ebreakvs,ebreakvu,ebreakm,wpri,ebreaks,ebreaku,stepie,stopcount,stoptime,cause,cause,cause,v,mprven,nmip,step,prv,prv
,,,0x7b1,MRW,dpc,dpc,dpc,DXLEN,dpc[DXLEN-1:0],RW,0,MRW,PLC,-,bit[0] is always 0. Not available for L71.,Debug PC.,,Debug Mode,,,,{0},{0},Yes,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,wpri,{0},dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,dpc,wpri
,,,0x7b2,MRW,dscratch0,dscratch0,dscratch0,DXLEN,dscratch0[DXLEN-1:0],RW,-,MRW,-,-,Not available for L71.,Debug scratch register 0.,,Debug Mode,,,,-,-,,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,-,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?
,,,0x7b3,MRW,dscratch1,dscratch1,dscratch1,DXLEN,dscratch1[DXLEN-1:0],RW,-,MRW,-,-,Not available for L71.,Debug scratch register 1.,,Debug Mode,,,,-,-,,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,-,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7bf,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7c0,MRW Custom,ddata0,ddata0,ddata0,DXLEN,"A71/H71: {data1, data0}
L71: data0",RW,-,MRW,,,"A71/H71: {data1, data0}
L71: data0",,,Debug Mode,dm.darg,,,-,-,,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,-,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?
,,,0x7c1,MRW Custom,ddata1,-,-,DXLEN,"A71/H71: {data3, data2}
L71: data1",RW,-,MRW,,,"A71/H71: {data3, data2}
L71: data1",,,,,,,-,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7c3,MRW Custom,ddata2,-,-,DXLEN,"A71/H71: {data5, data4}
L71: data2",RW,-,MRW,,,"A71/H71: {data5, data4}
L71: data2",,,,,,,-,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7e0,MRW Custom,mcfgctrl,mcfgctrl,mcfgctrl,XLEN,"bit[XLEN-1:26]: reserved,
bit[25:24]: DIS_DC* 
bit[23:18]: reserved ROZ,
bit[17:16]: DIS*, 
bit[15:7]: reserved ROZ, 
bit[6:0]: DIS*",RW,0x8000,MRW,,,"Custom configuration control.

Reset value: 
DIS_LARGE_TLB_PAGE=1,
Others=0.",Custom configuration control,,M Custom,,,,"{0,1,0,0,0,0,0,0,0}","{0,1,0,0,0,0,0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,DIS_LARGE_TLB_PAGE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,DIS_BR_PRED,DIS_SPEC_STATE_ISSUE,DIS_SLOT1,DIS_ALU_LOGIC_DUAL_ISSUE,DIS_MV_DUAL_ISSUE,DIS_ALU_AGU_DUAL_ISSUE,DIS_ALL_DUAL_ISSUE,DIS_LATE_ALU,"{0,1,0,0,0,0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,DIS_LARGE_TLB_PAGE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,DIS_BR_PRED,DIS_SPEC_STATE_ISSUE,DIS_SLOT1,DIS_ALU_LOGIC_DUAL_ISSUE,DIS_MV_DUAL_ISSUE,DIS_ALU_AGU_DUAL_ISSUE,DIS_ALL_DUAL_ISSUE,DIS_LATE_ALU
,,,0x7e1,MRW Custom,mpwrctrl,,,XLEN,"bit[XLEN-1:9]: ROZ,
bit[8]: FLUSH_DCACHE
bit[7:5]: ROZ
bit[4]: FLUSH_ICACHE
bit[3:1]: ROZ
bit[0]: STOPPED",RW,0,MRW,,,Custom power control,Custom power control,,,,,,0,0,,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,0,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?
,,,0x7e2,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7e3,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7e4,MRW Custom,mcachestatus,mcachestatus,mcachestatus,XLEN,"bit[XLEN-1:25]: reserved, 
bit[24:16]: in use, 
bit[15:10]: reserved, 
bit[9:0]: in use",RO,0,MRO,IFU/DCU,,Custom cache status,Custom cache status register.,,M Custom,,,,"{0,0,0,0,0,0}","{0,0,0,0,0,0}",Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,WFI_STOP_MODE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,L2CACHE_DISABLED,wpri,wpri,wpri,wpri,wpri,wpri,DCACHE_PREF_DISABLED,DCACHE_DISABLED,wpri,wpri,wpri,wpri,wpri,wpri,ICACHE_PREF_DISABLED,ICACHE_DISABLED,"{0,0,0,0,0,0}",wpri,wpri,wpri,wpri,wpri,wpri,wpri,WFI_STOP_MODE,wpri,wpri,wpri,wpri,wpri,wpri,wpri,L2CACHE_DISABLED,wpri,wpri,wpri,wpri,wpri,wpri,DCACHE_PREF_DISABLED,DCACHE_DISABLED,wpri,wpri,wpri,wpri,wpri,wpri,ICACHE_PREF_DISABLED,ICACHE_DISABLED
,,,0x7e5,MRW Custom,mdcachectrl,mdcachectrl,mdcachectrl,XLEN,"bit[XLEN-1:4]: rsv, 
bit[3:0]: manage_dcache",RW,0,MRW,,LSU,Custom data cache control,Custom data cache control register.,,M Custom,,,,{0},{0},Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_DCACHE,MANAGE_DCACHE,MANAGE_DCACHE,MANAGE_DCACHE,{0},wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_DCACHE,MANAGE_DCACHE,MANAGE_DCACHE,MANAGE_DCACHE
,,,0x7e6,MRW Custom,micachectrl,micachectrl,micachectrl,XLEN,"bit[XLEN-1:3]: rsv, 
bit[2:0]: manage_icache",RW,0,MRW,,LSU,Custom instruction cache control,Custom instruction cache control register.,,M Custom,,,,{0},{0},Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_ICACHE,MANAGE_ICACHE,MANAGE_ICACHE,{0},wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_ICACHE,MANAGE_ICACHE,MANAGE_ICACHE
,,,0x7e7,MRW Custom,ml2cachectrl,-,ml2cachectrl,XLEN,"bit[XLEN-1:4]: rsv, 
bit[3:0]: manage_l2cache",RW,0,MRW,,LSU,"Custom L2 cache control
Not available for L71",Custom L2 cache control register.,,M Custom,,,,{0},{0},Yes,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_L2CACHE,MANAGE_L2CACHE,MANAGE_L2CACHE,MANAGE_L2CACHE,{0},wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,MANAGE_L2CACHE,MANAGE_L2CACHE,MANAGE_L2CACHE,MANAGE_L2CACHE
,,,0x7e8,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x7ff,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
10,00,00000000,0x800,URW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,URW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x8ff,URW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
10,01,,0x900,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x97f,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x980,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x9bf,SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x9c0,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0x9ff,SRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
10,10,00000000,0xa00,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xa7f,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xa80,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xabf,HRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xac0,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xaff,HRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
10,11,00000000,0xb00,MRW,mcycle,mcycle,mcycle,MXLEN,cnt[MXLEN-1:0],RW,-,MRW,Clock input,-,RW not controlled by mcounteren.,Machine cycle counter.,,M Counter/Timer,,,,0,0,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb01,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xb02,MRW,minstret,minstret,minstret,MXLEN,cnt[MXLEN-1:0],RW,-,MRW,2-bit instruction retired indication,-,RW not controlled by mcounteren.,Machine instructions-retired counter.,,M Counter/Timer,,,,0,0,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb03-0xb06,MRW,mhpmcounter<3-6>,mhpmcounter<3-6>,mhpmcounter<3-6>,MXLEN,cnt[MXLEN-1:0],WARL,-,MRW,counter event<3-6> inputs,-,RW not controlled by mcounteren.,Machine performance-monitoring counter.,,M Counter/Timer,,,,0,0,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb07-0xb1f,MRW,mhpmcounter<7-31>,ROZ,ROZ,MXLEN,cnt[MXLEN-1:0],RO,0,MROZ,,-,RW not controlled by mcounteren.,Machine performance-monitoring counter.,,M Counter/Timer,,,,0,0,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,0,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xb7f,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xb80,MRW,mcycleh,mcycleh,-,32,cnt[MXLEN-1:0],RW,-,MRW,Clock input,-,"Not available for A71/H71.
RW not controlled by mcounteren.","Upper 32 bits of mcycle, RV32 only.",,M Counter/Timer,,,,0,0,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb81,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xb82,MRW,minstreth,minstreth,-,32,cnt[MXLEN-1:0],RW,-,MRW,2-bit instruction retired indication,-,"Not available for A71/H71.
RW not controlled by mcounteren.","Upper 32 bits of minstret, RV32 only.",,M Counter/Timer,,,,0,0,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb83-0xb86,MRW,mhpmcounter<3-6>h,mhpmcounter<3-6>h,-,32,cnt[MXLEN-1:0],WARL,-,MRW,counter event<3-6> inputs,-,"Not available for A71/H71.
RW not controlled by mcounteren.","Upper 32 bits of mhpmcounter, RV32 only.",,M Counter/Timer,,,,0,0,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,0,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xb87-0xb9f,MRW,mhpmcounter<7-31>h,mhpmcounter<7-31>h,-,32,cnt[MXLEN-1:0],RO,0,MROZ,,-,"Not available for A71/H71.
RW not controlled by mcounteren.","Upper 32 bits of mhpmcounter, RV32 only.",,M Counter/Timer,,,,0,0,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,0,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri
,,,...,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xbbf,MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xbc0,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xbff,MRW Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
11,00,0000,0xc00,URO,cycle,cycle,cycle,XLEN,cnt[XLEN-1:0],RO,-,MODE==U? (scounteren.CY==1? URO: Reserved): MODE==S? (mcounteren.CY==1? SRO: Reserved): MRO,CSR mcycle,-,"Shadow of CSR mcycle. 
Not a physical register.",Cycle counter for RDCYCLE instruction. ,,Counter/Timer,mcycle,xcounteren.cy,-,-,-,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc01,URO,time,time,time,XLEN,time[XLEN-1:0],RO,-,Instruction Access,Core time inputs,-,"Shadow of mtime, storing mtime value in the time register.",Timer for RDTIME instruction.,mtime: 64-bit memory-maped machine time register ,Counter/Timer,mtime,xcounteren.tm,-,-,-,No,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,-,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time,time
,,,0xc02,URO,instret,instret,instret,XLEN,cnt[XLEN-1:0],RO,-,MODE==U? (scounteren.IR==1? URO: Reserved): MODE==S? (mcounteren.IR==1? SRO: Reserved): MRO,CSR minstret,-,"Shadow of CSR minstret.
Not a physical register.",Instructions-retired counter for RDINSTRET instruction. ,,Counter/Timer,minstret,xcounteren.ir,-,-,-,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc03-0xc06,URO,hpmcounter<3-6>,hpmcounter<3-6>,hpmcounter<3-6>,XLEN,cnt[XLEN-1:0],RO,-,MODE==U? (scounteren.HPM<3-6>==1? URO: Reserved): MODE==S? (mcounteren.HPM<3-6>==1? SRO: Reserved): MRO,CSR mhpmcounter<3-6>,-,"Shadow of CSR mhpmcounter<3-6>.
Not a physical register.",Performance-monitoring counter. ,,Counter/Timer,mhpmcounter<3-6>,xcounteren.hpm,-,-,-,No,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc07-0xc1f,URO,hpmcounter<7-31>,ROZ,ROZ,XLEN,cnt[XLEN-1:0],RO,-,UROZ,CSR mhpmcounter<7-31>,-,,Performance-monitoring counter. ,,Counter/Timer,UROZ,~PCC.perms.ASR,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri
,,,0xc20,URO,vl,-,vl (misa.V==1),XLEN,vl[XLEN-1:0],RO,128,misa.V==1 & mstatus.VS==1 ? URW: Reserved,,VPU,"Only updated by vset(i)vl(i), and the fault-only-first vector load instructions",Vector length,"Spec: RISC-V ""V"" Vector Extension",Vector,,mstatus.vs & misa.v,-,128,128,,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,-,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl,vl
,,,0xc21,URO,vtype,-,vtype (misa.V==1),XLEN,"vill, vma, vta, vsew[2:0], and vlmul[2:0]",RO,0x80000000,misa.V==1 & mstatus.VS==1 ? URW: Reserved,,VPU,,Vector data type,"Spec: RISC-V ""V"" Vector Extension. When the vill bit is set, the other XLEN-1 bits shall be zero.",Vector,,mstatus.vs & misa.v,-,"{0,0,0,0,1}","{0,0,0,0,1}",Yes,vill,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,vma,vta,vsew,vsew,vsew,vlmul,vlmul,vlmul,-,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,vma,vta,vsew,vsew,vsew,vlmul,vlmul,vlmul
,,,0xc22,URO,vlenb,-,vlenb (misa.V==1),XLEN,lenb[XLEN-1:0],RO,16,misa.V==1 & mstatus.VS==1 ? URW: Reserved,,VPU,,VLEN/8 (vector register length in bytes),"Spec: RISC-V ""V"" Vector Extension",Vector,,mstatus.vs & misa.v,-,16,16,,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,-,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb,lenb
,,,...,URO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xc7f,URO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xc80,URO,cycleh,cycleh,-,32,cnt[31:0],RO,-,MODE==U? (scounteren.CY==1? URO: Reserved): MODE==S? (mcounteren.CY==1? SRO: Reserved): MRO,CSR mcycleh,-,"Not available for A71/H71.
Shadow of mcycleh.","Upper 32 bits of cycle, RV32 only.",,Counter/Timer,mcycleh,xcounteren.cy,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc81,URO,timeh,timeh,-,32,cnt[31:0],RO,-,MODE==U? (scounteren.TM==1? URO: Reserved): MODE==S? (mcounteren.TM==1? SRO: Reserved): MRO,mtime[63:32],-,"Not available for A71/H71.
Shadow of mtime[63:32].","Upper 32 bits of time, RV32 only.",,Counter/Timer,mtime[63..32],xcounteren.tm,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc82,URO,instreth,instreth,-,32,cnt[31:0],RO,-,MODE==U? (scounteren.IR==1? URO: Reserved): MODE==S? (mcounteren.IR==1? SRO: Reserved): MRO,CSR minstreth,-,"Not available for A71/H71.
Shadow of minstreth.","Upper 32 bits of instret, RV32 only.",,Counter/Timer,minstreth,xcounteren.ir,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc83-0xc86,URO,hpmcounter<3-6>h,hpmcounter<3-6>h,-,32,cnt[31:0],RO,-,MODE==U? (scounteren.HPM<3-6>==1? URO: Reserved): MODE==S? (mcounteren.HPM<3-6>==1? SRO: Reserved): MRO,CSR mhpmcounter<3-6>h,-,"Not available for A71/H71.
Shadow of mhpmcounter<3-6>h.","Upper 32 bits of hpmcounter3, RV32 only.",,Counter/Timer,mhpmcounter<3-6>h,xcounteren.hpm,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,0xc87-0xc9f,URO,hpmcounter<7-31>h,ROZ,-,32,cnt[31:0],RO,-,UROZ,CSR mhpmcounter<7-31>h,-,"Not available for A71/H71.
Shadow of mhpmcounter<7-31>h.","Upper 32 bits of hpmcounter3, RV32 only.",,Counter/Timer,UROZ,~PCC.perms.ASR,-,-,-,No,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,-,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt,cnt
,,,...,URO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xcbf,URO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xcc0,URO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,URO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xcff,URO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
11,01,00000000,0xd00,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xd7f,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xd80,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xdbf,SRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xdc0,SRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,SRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xdff,SRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
11,10,00000000,0xe00,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xe12,HRO,hgeip,,,,,,,,,,,Hypervisor guest external interrupt pending.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xe7f,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xe80,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xebf,HRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xec0,HRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,HRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xeff,HRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
11,11,00000000,0xf00,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xf11,MRO,mvendorid,mvendorid,mvendorid,32,Bank Offset,RO,0x503,MRO,-,-,Preset value for build time.,Vendor ID providing the JEDEC manufacturer ID of the core.,,Machine Info,,,,0x503,0x503,,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,ofst,ofst,ofst,ofst,ofst,ofst,ofst,0x503,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,bank,ofst,ofst,ofst,ofst,ofst,ofst,ofst
,,,0xf12,MRO,marchid,marchid,marchid,MXLEN,Arch ID,RO,"A71: 0x8000_0000_0001_0505
H71: 0x8000_0000_0001_0405
L71: 0x8001_0005",MRO,-,-,"Preset value for build time.
L71 (no CHERI): 0x80000005
H71 (no CHERI): 0x800000000000405
A71 (no CHERI): 0x800000000000505
L71 (CHERI): 0x80010005
H71 (CHERI): 0x800000000010405
A71 (CHERI): 0x800000000010505",Architecture ID.,,Machine Info,,,,0x800000000010505l,0x800000000010405l,Yes,preset,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,wpri,vector,vector,vector,vector,wpri,wpri,wpri,wpri,cheri,cheri,cheri,cheri,fusa,fusa,fusa,fusa,archt,archt,archt,archt,wpri,wpri,wpri,wpri,obilix,obilix,obilix,obilix,0x80010005u,preset,wpri,wpri,wpri,vector,vector,vector,vector,wpri,wpri,wpri,wpri,cheri,cheri,cheri,cheri,fusa,fusa,fusa,fusa,archt,archt,archt,archt,wpri,wpri,wpri,wpri,obilix,obilix,obilix,obilix
,,,0xf13,MRO,mimpid,mimpid,mimpid,MXLEN,Implementation,RO,0x000,MRO,-,-,Preset value for build time.,Implementation ID providing a unique encoding of the version of the processor implementation,,Machine Info,,,,0x000,0x000,,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,0x000,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl,Impl
,,,0xf14,MRO,mhartid,mhartid,mhartid,MXLEN,Hart ID,RO,-,MRO,Input pin value,-,"Preset value for build time, driven from input pins.
H/L71: XLEN-bit input
A71: (XLEN-2)-bit input, bit[1:0] are core number.",Hardware thread ID.,,Machine Info,,,,-,-,,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,-,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart,hart
,,,0xf15,MRO,mconfigptr,mconfigptr,mconfigptr,MXLEN,mconfigptr,RO,-,MRO,Input pin value,,Reset not needed.,Pointer to configuration data structure.,,Machine Info,,,,-,-,No,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,-,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xf7f,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xf80,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xfbf,MRO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xfc0,MRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,...,MRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,0xfff,MRO Custom,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x0,,PCC,,,,,URO,,URO,,,Extend PC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1,,DDC,,,,,URW,,URW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0xc,,STCC,,,,,SRW,,PCC.perms.ASR==0?Reserved: SRW,,,Extend STVEC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0xd,,STDC,,,,,SRW,,PCC.perms.ASR==0?Reserved: SRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0xe,,SScratchC,,,,,SRW,,PCC.perms.ASR==0?Reserved: SRW,,,Extend SCRATCH,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0xf,,SEPCC,,,,,SRW,,PCC.perms.ASR==0?Reserved: SRW,,,Extend SEPC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x10,,DScratch0C,,,,,DRW,,PCC.perms.ASR==0?Reserved: DRW,,,Extend DSCRATCH0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x11,,DScratch1C,,,,,DRW,,PCC.perms.ASR==0?Reserved: DRW,,,Extend DSCRATCH1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1b,,DPCC,,,,,DRW,,PCC.perms.ASR==0?Reserved: DRW,,,Extend DPC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1c,,MTCC,,,,,MRW,,PCC.perms.ASR==0?Reserved: MRW,,,Extend MTVEC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1d,,MTDC,,,,,MRW,,PCC.perms.ASR==0?Reserved: MRW,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1e,,MScratchC,,,,,MRW,,PCC.perms.ASR==0?Reserved: MRW,,,Extend MSCRATCH,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,CHERI_0x1f,,MEPCC,,,,,MRW,,PCC.perms.ASR==0?Reserved: MRW,,,Extend MEPC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,