
module tb_reg;
reg si,clk,rst;
wire [3:0]q;
sipo dut (.clk(clk),.rst(rst),.si(si),.q(q));
always #5 clk=~clk;
initial begin
clk=0;
rst=1;si=0;
#10 rst=0;si=1;
#10 rst=0;si=0;
#10 rst=0;si=0;
#10 rst=0;si=1;
#25 $finish();
end
endmodule
