# 5.1：ウェハテストの基本

SoCやLSIが完成しても、すぐに製品として出荷されるわけではありません。まず、ウェハ上で各チップの動作を確認する**ウェハテスト（プロービングテスト）**を行い、良品と不良品を選別します。

この工程は、歩留まり（yield）や品質、コストに大きく影響を与える重要なステップです。

---

## ✅ ウェハテストの目的

- 製造直後のウェハ状態でチップごとの電気的性能を確認
- 動作不良や不具合のあるチップを除外
- テスト結果をもとに歩留まりや製造プロセスの改善点を特定

---

## ✅ テスト構成と装置

### 🔹 プローバ（Prober）

- ウェハのチップ上に設けた**テストパッド**に微細な針（プローブ）を当て、信号を出し入れする装置
- 針が数十〜数百本あるプローブカードを用いる

### 🔹 テスタ（Tester）

- 各種信号を入力し、応答を評価
- 代表的なテスト項目：
  - 電源電流（IDD）
  - 入出力タイミング
  - 論理動作／メモリチェック

---

## ✅ テストパターンとデータ解析

- テスト用のベクタパターン（信号の組み合わせ）を生成し、チップ動作を検証
- 不良ビット、反応遅延、電流異常などを検出
- 結果はマッピング（Pass/Fail map）で可視化され、歩留まり評価に使われる

---

## ✅ 教育視点でのテスト設計

| テーマ | 演習例 |
|--------|--------|
| テストパッド設計 | IOピンとテストピンの分離設計 |
| テスト容易性（DFT） | スキャンパス、BIST（内蔵自己テスト） |
| 良否判定 | 電流モニタと論理チェックの組み合わせ |

---

## ✅ プロービング結果と良否マーク

- ウェハ上の各ダイ（チップ）は、テスト後に良品と不良品が識別される
- 通常、**マークペンやダイマッピング情報**で識別
- その情報を元に、パッケージ工程では良品のみが使用される

---

## ✅ 不良の分類と歩留まり評価

| 不良分類 | 例 |
|----------|----|
| 回路不良 | 動作しない、出力異常、短絡など |
| 製造欠陥 | パーティクル、配線切れ、コンタクト不良 |
| プロセスばらつき | 電圧・遅延の上限超過、しきい値ズレ |

テスト結果の統計処理から、**ファウンドリへのフィードバック**や**テスト条件の最適化**が行われます。

---

## ✅ まとめ

- ウェハテストは製品化前の「最初の品質ゲート」
- 歩留まりやコスト改善に直結する重要な工程
- 教育では、プロービングの構造やテストパターン設計、マッピング理解を通じて、実務的な視点が身につく

次節では、チップの実装形態として重要な**パッケージング技術**について学びます。
