TimeQuest Timing Analyzer report for wrapper
Fri Apr 11 00:52:14 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_27'
 12. Slow Model Hold: 'CLOCK_27'
 13. Slow Model Minimum Pulse Width: 'CLOCK_27'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK_27'
 28. Fast Model Hold: 'CLOCK_27'
 29. Fast Model Minimum Pulse Width: 'CLOCK_27'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; wrapper                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_27   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 11.29 MHz ; 11.29 MHz       ; CLOCK_27   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -87.566 ; -697632.265   ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.499 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -2.567 ; -20924.281         ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -87.566 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 88.582     ;
; -87.566 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 88.582     ;
; -86.353 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 87.353     ;
; -86.025 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.003      ; 87.068     ;
; -86.025 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.003      ; 87.068     ;
; -85.648 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 86.688     ;
; -85.648 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 86.688     ;
; -85.648 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 86.688     ;
; -85.648 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 86.688     ;
; -84.812 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 85.839     ;
; -84.697 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.713     ;
; -84.697 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.713     ;
; -84.641 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 85.681     ;
; -84.641 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 85.681     ;
; -84.499 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.515     ;
; -84.499 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.515     ;
; -84.408 ; riscv_cache:CPU|EX:EX|alu_r[23]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 85.427     ;
; -84.408 ; riscv_cache:CPU|EX:EX|alu_r[23]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 85.427     ;
; -84.375 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.391     ;
; -84.375 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.391     ;
; -84.368 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.384     ;
; -84.368 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.384     ;
; -84.358 ; riscv_cache:CPU|EX:EX|alu_r[6]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 85.384     ;
; -84.358 ; riscv_cache:CPU|EX:EX|alu_r[6]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 85.384     ;
; -84.302 ; riscv_cache:CPU|EX:EX|alu_r[20]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 85.334     ;
; -84.302 ; riscv_cache:CPU|EX:EX|alu_r[20]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 85.334     ;
; -84.289 ; riscv_cache:CPU|EX:EX|alu_r[14]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.015     ; 85.314     ;
; -84.289 ; riscv_cache:CPU|EX:EX|alu_r[14]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.015     ; 85.314     ;
; -84.281 ; riscv_cache:CPU|EX:EX|alu_r[11]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.297     ;
; -84.281 ; riscv_cache:CPU|EX:EX|alu_r[11]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.297     ;
; -84.163 ; riscv_cache:CPU|EX:EX|alu_r[31]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.179     ;
; -84.163 ; riscv_cache:CPU|EX:EX|alu_r[31]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 85.179     ;
; -84.107 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.027      ; 85.174     ;
; -84.107 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.027      ; 85.174     ;
; -84.107 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.027      ; 85.174     ;
; -84.107 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.027      ; 85.174     ;
; -83.994 ; riscv_cache:CPU|EX:EX|alu_r[7]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 85.020     ;
; -83.994 ; riscv_cache:CPU|EX:EX|alu_r[7]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 85.020     ;
; -83.979 ; riscv_cache:CPU|EX:EX|alu_r[26]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.998     ;
; -83.979 ; riscv_cache:CPU|EX:EX|alu_r[26]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.998     ;
; -83.965 ; riscv_cache:CPU|EX:EX|alu_r[18]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.984     ;
; -83.965 ; riscv_cache:CPU|EX:EX|alu_r[18]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.984     ;
; -83.927 ; riscv_cache:CPU|EX:EX|alu_r[17]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.946     ;
; -83.927 ; riscv_cache:CPU|EX:EX|alu_r[17]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.946     ;
; -83.850 ; riscv_cache:CPU|EX:EX|alu_r[28]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.869     ;
; -83.850 ; riscv_cache:CPU|EX:EX|alu_r[28]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.869     ;
; -83.809 ; riscv_cache:CPU|EX:EX|alu_r[29]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 84.835     ;
; -83.809 ; riscv_cache:CPU|EX:EX|alu_r[29]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 84.835     ;
; -83.775 ; riscv_cache:CPU|EX:EX|alu_r[24]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.003      ; 84.818     ;
; -83.775 ; riscv_cache:CPU|EX:EX|alu_r[24]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.003      ; 84.818     ;
; -83.760 ; riscv_cache:CPU|EX:EX|alu_r[16]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.779     ;
; -83.760 ; riscv_cache:CPU|EX:EX|alu_r[16]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.779     ;
; -83.716 ; riscv_cache:CPU|EX:EX|alu_r[21]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.735     ;
; -83.716 ; riscv_cache:CPU|EX:EX|alu_r[21]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.735     ;
; -83.617 ; riscv_cache:CPU|EX:EX|alu_r[22]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.636     ;
; -83.617 ; riscv_cache:CPU|EX:EX|alu_r[22]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.636     ;
; -83.608 ; riscv_cache:CPU|EX:EX|alu_r[13]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.627     ;
; -83.608 ; riscv_cache:CPU|EX:EX|alu_r[13]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.627     ;
; -83.546 ; riscv_cache:CPU|EX:EX|alu_r[27]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.565     ;
; -83.546 ; riscv_cache:CPU|EX:EX|alu_r[27]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.565     ;
; -83.520 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 84.537     ;
; -83.520 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 84.537     ;
; -83.520 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[26] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 84.554     ;
; -83.520 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[26] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 84.554     ;
; -83.484 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 84.484     ;
; -83.471 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 84.489     ;
; -83.471 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 84.489     ;
; -83.428 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.016     ; 84.452     ;
; -83.405 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[18] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 84.438     ;
; -83.405 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[18] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 84.438     ;
; -83.402 ; riscv_cache:CPU|EX:EX|alu_r[15]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.421     ;
; -83.402 ; riscv_cache:CPU|EX:EX|alu_r[15]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.421     ;
; -83.402 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.019     ; 84.423     ;
; -83.402 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.019     ; 84.423     ;
; -83.355 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 84.373     ;
; -83.355 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 84.373     ;
; -83.312 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_LRU:LRU|age_bits_b4_r[1][0]     ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.030     ; 84.322     ;
; -83.310 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_LRU:LRU|age_bits_b4_r[11][0]    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.030     ; 84.320     ;
; -83.286 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 84.286     ;
; -83.262 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 84.296     ;
; -83.262 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 84.296     ;
; -83.261 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[31] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 84.294     ;
; -83.261 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[31] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 84.294     ;
; -83.255 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][3].tag[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 84.286     ;
; -83.255 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][3].dirty   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 84.286     ;
; -83.239 ; riscv_cache:CPU|EX:EX|alu_r[30]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.258     ;
; -83.239 ; riscv_cache:CPU|EX:EX|alu_r[30]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.258     ;
; -83.209 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 84.225     ;
; -83.209 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 84.225     ;
; -83.207 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 84.242     ;
; -83.207 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 84.242     ;
; -83.195 ; riscv_cache:CPU|EX:EX|alu_r[23]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.037     ; 84.198     ;
; -83.188 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[1]    ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.012     ; 84.216     ;
; -83.188 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[1]    ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.012     ; 84.216     ;
; -83.167 ; riscv_cache:CPU|EX:EX|alu_r[25]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.186     ;
; -83.167 ; riscv_cache:CPU|EX:EX|alu_r[25]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 84.186     ;
; -83.162 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 84.162     ;
; -83.158 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[23] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.029     ; 84.169     ;
; -83.158 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[23] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.029     ; 84.169     ;
; -83.155 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 84.155     ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[1]                ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[1]                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[0]                ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[0]                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[1]                      ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[1]                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|cache_arbiter:Arbiter|state[0]                                                    ; riscv_cache:CPU|cache_arbiter:Arbiter|state[0]                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b0_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b0_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b2_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b2_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b5_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b5_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|Memory:MEMORY|cnt[0]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[0]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot1                                                        ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot1                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b7_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b7_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b4_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b4_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b2_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b2_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b1_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b1_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b6_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b6_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b5_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b5_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[0]                      ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[0]                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|cache_arbiter:Arbiter|state[1]                                                    ; riscv_cache:CPU|cache_arbiter:Arbiter|state[1]                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; riscv_cache:CPU|IF:IF|PC_r[30]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[30]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; riscv_cache:CPU|EX:EX|pc4_r[27]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[27]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; riscv_cache:CPU|EX:EX|pc4_r[22]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[22]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.042      ;
; 0.797 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[29]                                                         ; riscv_cache:CPU|IF:IF|PC_r[29]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.103      ;
; 0.893 ; riscv_cache:CPU|EX:EX|pc4_r[25]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[25]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.199      ;
; 0.896 ; riscv_cache:CPU|EX:EX|pc4_r[0]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[0]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.202      ;
; 0.901 ; riscv_cache:CPU|EX:EX|pc4_r[19]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[19]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; riscv_cache:CPU|EX:EX|pc4_r[3]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[3]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; riscv_cache:CPU|EX:EX|pc4_r[26]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[26]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; riscv_cache:CPU|EX:EX|pc4_r[1]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[1]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; riscv_cache:CPU|EX:EX|pc4_r[5]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[5]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.210      ;
; 0.910 ; riscv_cache:CPU|EX:EX|RegWEn_r                                                                    ; riscv_cache:CPU|MEM:MEM|RegWEn_r                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.216      ;
; 0.918 ; riscv_cache:CPU|ID:ID|pc4_r[9]                                                                    ; riscv_cache:CPU|EX:EX|pc4_r[9]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.224      ;
; 0.927 ; riscv_cache:CPU|ID:ID|pc4_r[6]                                                                    ; riscv_cache:CPU|EX:EX|pc4_r[6]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.233      ;
; 0.935 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead2               ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead3               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.241      ;
; 0.941 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite5              ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite6              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.247      ;
; 0.945 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[26]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[26]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[19]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[19]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.273      ;
; 0.967 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[19]                                                         ; riscv_cache:CPU|IF:IF|PC_r[19]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.273      ;
; 1.047 ; riscv_cache:CPU|IF:IF|PC_r[4]                                                                     ; riscv_cache:CPU|ID:ID|pc_r[4]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.354      ;
; 1.054 ; riscv_cache:CPU|IF:IF|PC_r[18]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[18]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.361      ;
; 1.078 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.384      ;
; 1.121 ; riscv_cache:CPU|IF:IF|PC_r[7]                                                                     ; riscv_cache:CPU|ID:ID|pc_r[7]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.428      ;
; 1.142 ; riscv_cache:CPU|IF:IF|inst_r[8]                                                                   ; riscv_cache:CPU|ID:ID|imm_r[1]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.448      ;
; 1.148 ; riscv_cache:CPU|IF:IF|PC_r[13]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[13]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.454      ;
; 1.159 ; riscv_cache:CPU|IF:IF|PC_add4_r[3]                                                                ; riscv_cache:CPU|ID:ID|pc4_r[3]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.465      ;
; 1.171 ; riscv_cache:CPU|IF:IF|inst_r[2]                                                                   ; riscv_cache:CPU|ID:ID|inst_r[2]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.477      ;
; 1.175 ; riscv_cache:CPU|ID:ID|inst_r[6]                                                                   ; riscv_cache:CPU|EX:EX|inst_r[6]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.479      ;
; 1.178 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.187 ; riscv_cache:CPU|Memory:MEMORY|cnt[2]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[2]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.493      ;
; 1.190 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[17]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[17]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.192 ; riscv_cache:CPU|Memory:MEMORY|cnt[1]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[1]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.193 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[28]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[28]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.499      ;
; 1.199 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[11]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[11]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.505      ;
; 1.201 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[7]                                                          ; riscv_cache:CPU|IF:IF|PC_add4_r[7]                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.507      ;
; 1.201 ; riscv_cache:CPU|Memory:MEMORY|cnt[8]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[8]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.507      ;
; 1.206 ; riscv_cache:CPU|ID:ID|WBSel_r[1]                                                                  ; riscv_cache:CPU|EX:EX|WBSel_r[1]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.512      ;
; 1.206 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[28]                                                         ; riscv_cache:CPU|IF:IF|PC_r[28]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.512      ;
; 1.207 ; riscv_cache:CPU|Memory:MEMORY|cnt[3]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[3]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[11]                                                         ; riscv_cache:CPU|IF:IF|PC_r[11]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.514      ;
; 1.211 ; riscv_cache:CPU|Memory:MEMORY|cnt[5]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[5]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.517      ;
; 1.215 ; riscv_cache:CPU|IF:IF|inst_r[9]                                                                   ; riscv_cache:CPU|ID:ID|rsW_r[2]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.521      ;
; 1.224 ; riscv_cache:CPU|ID:ID|pc4_r[14]                                                                   ; riscv_cache:CPU|EX:EX|pc4_r[14]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.531      ;
; 1.224 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.530      ;
; 1.226 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[6]                                                          ; riscv_cache:CPU|IF:IF|PC_r[6]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; riscv_cache:CPU|EX:EX|inst_r[7]                                                                   ; riscv_cache:CPU|MEM:MEM|inst_r[7]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; riscv_cache:CPU|EX:EX|pc4_r[18]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[18]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 1.524      ;
; 1.229 ; riscv_cache:CPU|EX:EX|alu_r[0]                                                                    ; riscv_cache:CPU|MEM:MEM|alu_r[0]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; riscv_cache:CPU|EX:EX|inst_r[10]                                                                  ; riscv_cache:CPU|MEM:MEM|inst_r[10]                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[1]                                                          ; riscv_cache:CPU|IF:IF|PC_add4_r[1]                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; riscv_cache:CPU|IF:IF|PC_r[17]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[17]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.541      ;
; 1.234 ; riscv_cache:CPU|EX:EX|pc4_r[30]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[30]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 1.529      ;
; 1.235 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[20]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[20]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.541      ;
; 1.239 ; riscv_cache:CPU|Memory:MEMORY|cnt[7]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[7]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.545      ;
; 1.244 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[9]                                                          ; riscv_cache:CPU|IF:IF|PC_r[9]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.550      ;
; 1.245 ; riscv_cache:CPU|Memory:MEMORY|cnt[6]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[6]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.551      ;
; 1.250 ; riscv_cache:CPU|Memory:MEMORY|cnt[4]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[4]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead3               ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead4               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.556      ;
; 1.251 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[20]                                                         ; riscv_cache:CPU|IF:IF|PC_r[20]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.557      ;
; 1.256 ; riscv_cache:CPU|ID:ID|inst_r[5]                                                                   ; riscv_cache:CPU|EX:EX|inst_r[5]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.560      ;
; 1.258 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead6               ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StReadAck             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.565      ;
; 1.259 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[6]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.565      ;
; 1.261 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[10]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[10]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.263 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite2              ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite3              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg18  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg18  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg19  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg19  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg20  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg20  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg21  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg21  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg22  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg22  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg23  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg23  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg24  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg24  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg25  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg25  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg26  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg26  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg27  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg27  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg28  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg28  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg29  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg29  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg30  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg30  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg31  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg31  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg32  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg32  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg33  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg33  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg34  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg34  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg35  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg35  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a100~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a100~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a101~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a101~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a102~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a102~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a103~porta_memory_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a103~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 13.034 ; 13.034 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 4.964  ; 4.964  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.290  ; 5.290  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.747  ; 5.747  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.554  ; 5.554  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.266  ; 5.266  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.344  ; 6.344  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.024  ; 6.024  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.813  ; 5.813  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.439  ; 5.439  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.751  ; 5.751  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 9.404  ; 9.404  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 12.819 ; 12.819 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 9.552  ; 9.552  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.363  ; 6.363  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 10.719 ; 10.719 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 13.034 ; 13.034 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 64.033 ; 64.033 ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; 7.497  ; 7.497  ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; 6.785  ; 6.785  ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; 6.515  ; 6.515  ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; 6.285  ; 6.285  ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; 6.354  ; 6.354  ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; 6.710  ; 6.710  ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; 6.888  ; 6.888  ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; 6.115  ; 6.115  ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; 7.941  ; 7.941  ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; 7.720  ; 7.720  ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; 6.666  ; 6.666  ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; 8.057  ; 8.057  ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; 12.981 ; 12.981 ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; 11.464 ; 11.464 ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; 13.291 ; 13.291 ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; 17.638 ; 17.638 ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 64.033 ; 64.033 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 19.319 ; 19.319 ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 19.319 ; 19.319 ; Fall       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; -4.122  ; -4.122  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -4.179  ; -4.179  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -4.232  ; -4.232  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -4.244  ; -4.244  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -4.239  ; -4.239  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -4.122  ; -4.122  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -4.186  ; -4.186  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -4.335  ; -4.335  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -4.233  ; -4.233  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -4.628  ; -4.628  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -4.430  ; -4.430  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; -5.316  ; -5.316  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; -6.017  ; -6.017  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; -7.756  ; -7.756  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; -5.645  ; -5.645  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; -8.728  ; -8.728  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; -11.198 ; -11.198 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -5.103  ; -5.103  ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; -6.840  ; -6.840  ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; -6.054  ; -6.054  ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; -6.014  ; -6.014  ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; -5.608  ; -5.608  ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; -5.624  ; -5.624  ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; -5.433  ; -5.433  ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; -5.527  ; -5.527  ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; -5.103  ; -5.103  ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; -7.106  ; -7.106  ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; -5.782  ; -5.782  ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; -6.067  ; -6.067  ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; -7.689  ; -7.689  ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; -12.394 ; -12.394 ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; -10.895 ; -10.895 ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; -11.774 ; -11.774 ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; -16.915 ; -16.915 ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -5.147  ; -5.147  ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -11.398 ; -11.398 ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -11.398 ; -11.398 ; Fall       ; CLOCK_27        ;
+--------------+------------+---------+---------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 27.202 ; 27.202 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 24.301 ; 24.301 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 27.202 ; 27.202 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 19.139 ; 19.139 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 20.388 ; 20.388 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 19.198 ; 19.198 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 18.201 ; 18.201 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 19.841 ; 19.841 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 19.811 ; 19.811 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 19.528 ; 19.528 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 22.308 ; 22.308 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 23.882 ; 23.882 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 23.112 ; 23.112 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 23.609 ; 23.609 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 24.260 ; 24.260 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 24.762 ; 24.762 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 24.941 ; 24.941 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 24.820 ; 24.820 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 24.130 ; 24.130 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 19.869 ; 19.869 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 19.231 ; 19.231 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 17.754 ; 17.754 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 16.592 ; 16.592 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 16.778 ; 16.778 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 17.634 ; 17.634 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 17.418 ; 17.418 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 17.501 ; 17.501 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 16.409 ; 16.409 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 18.548 ; 18.548 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 17.095 ; 17.095 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 18.708 ; 18.708 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 17.156 ; 17.156 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 18.922 ; 18.922 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 19.203 ; 19.203 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 18.210 ; 18.210 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 18.612 ; 18.612 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 19.231 ; 19.231 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 19.416 ; 19.416 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 10.984 ; 10.984 ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 8.822  ; 8.822  ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 9.211  ; 9.211  ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 10.660 ; 10.660 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 9.608  ; 9.608  ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 10.984 ; 10.984 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 9.466  ; 9.466  ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 8.682  ; 8.682  ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 9.501  ; 9.501  ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 8.517  ; 8.517  ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 9.501  ; 9.501  ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 8.912  ; 8.912  ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 9.370  ; 9.370  ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 8.892  ; 8.892  ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 8.597  ; 8.597  ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 8.353  ; 8.353  ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 9.346  ; 9.346  ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 9.345  ; 9.345  ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 8.600  ; 8.600  ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 9.133  ; 9.133  ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 8.557  ; 8.557  ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 8.506  ; 8.506  ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 9.346  ; 9.346  ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 8.638  ; 8.638  ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 9.693  ; 9.693  ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 8.678  ; 8.678  ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 8.664  ; 8.664  ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 9.624  ; 9.624  ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 9.156  ; 9.156  ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 9.031  ; 9.031  ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 8.694  ; 8.694  ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 9.693  ; 9.693  ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 15.861 ; 15.861 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 13.114 ; 13.114 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 12.073 ; 12.073 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 14.926 ; 14.926 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 14.206 ; 14.206 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 14.768 ; 14.768 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 13.662 ; 13.662 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 15.861 ; 15.861 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 14.804 ; 14.804 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 12.816 ; 12.816 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 10.702 ; 10.702 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 14.701 ; 14.701 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 14.481 ; 14.481 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 14.804 ; 14.804 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 11.268 ; 11.268 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 13.109 ; 13.109 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 17.713 ; 17.713 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 14.434 ; 14.434 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 11.993 ; 11.993 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 17.713 ; 17.713 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 17.515 ; 17.515 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 16.034 ; 16.034 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 13.832 ; 13.832 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 17.294 ; 17.294 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 18.219 ; 18.219 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 16.610 ; 16.610 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 14.742 ; 14.742 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 14.593 ; 14.593 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 16.339 ; 16.339 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 15.655 ; 15.655 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 18.219 ; 18.219 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 15.011 ; 15.011 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 17.318 ; 17.318 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 14.947 ; 14.947 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 16.590 ; 16.590 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 16.654 ; 16.654 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 14.933 ; 14.933 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 16.151 ; 16.151 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 16.775 ; 16.775 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 17.318 ; 17.318 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 15.343 ; 15.343 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 18.914 ; 18.914 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 11.649 ; 11.649 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 18.357 ; 18.357 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 14.288 ; 14.288 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 8.770  ; 8.770  ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 8.727  ; 8.727  ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 8.770  ; 8.770  ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 8.367  ; 8.367  ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 8.323  ; 8.323  ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 8.440  ; 8.440  ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 8.539  ; 8.539  ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 8.371  ; 8.371  ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 8.329  ; 8.329  ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 9.538  ; 9.538  ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 9.154  ; 9.154  ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 8.669  ; 8.669  ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 8.611  ; 8.611  ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 8.985  ; 8.985  ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 8.984  ; 8.984  ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 9.110  ; 9.110  ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 9.049  ; 9.049  ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 8.747  ; 8.747  ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 8.709  ; 8.709  ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 8.675  ; 8.675  ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 8.721  ; 8.721  ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 8.734  ; 8.734  ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 8.689  ; 8.689  ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 9.124  ; 9.124  ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 9.068  ; 9.068  ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 8.878  ; 8.878  ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 9.538  ; 9.538  ; Fall       ; CLOCK_27        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 9.363  ; 9.363  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 9.761  ; 9.761  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 9.747  ; 9.747  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 9.506  ; 9.506  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 9.708  ; 9.708  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 9.377  ; 9.377  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 9.508  ; 9.508  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 9.401  ; 9.401  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 9.396  ; 9.396  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 9.363  ; 9.363  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 9.565  ; 9.565  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 9.576  ; 9.576  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 9.912  ; 9.912  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 9.924  ; 9.924  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 9.629  ; 9.629  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 9.881  ; 9.881  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 9.894  ; 9.894  ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 10.255 ; 10.255 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 10.262 ; 10.262 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 11.190 ; 11.190 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 9.102  ; 9.102  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 9.102  ; 9.102  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 9.181  ; 9.181  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 9.402  ; 9.402  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 10.117 ; 10.117 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 9.129  ; 9.129  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 9.370  ; 9.370  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 9.668  ; 9.668  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 11.283 ; 11.283 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 10.844 ; 10.844 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 11.708 ; 11.708 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 10.934 ; 10.934 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 12.313 ; 12.313 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 13.009 ; 13.009 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 12.497 ; 12.497 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 12.084 ; 12.084 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 12.810 ; 12.810 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 12.081 ; 12.081 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 8.682  ; 8.682  ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 8.822  ; 8.822  ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 9.211  ; 9.211  ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 10.660 ; 10.660 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 9.608  ; 9.608  ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 10.984 ; 10.984 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 9.466  ; 9.466  ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 8.682  ; 8.682  ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 8.353  ; 8.353  ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 8.517  ; 8.517  ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 9.501  ; 9.501  ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 8.912  ; 8.912  ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 9.370  ; 9.370  ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 8.892  ; 8.892  ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 8.597  ; 8.597  ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 8.353  ; 8.353  ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 8.506  ; 8.506  ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 9.345  ; 9.345  ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 8.600  ; 8.600  ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 9.133  ; 9.133  ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 8.557  ; 8.557  ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 8.506  ; 8.506  ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 9.346  ; 9.346  ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 8.638  ; 8.638  ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 8.664  ; 8.664  ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 8.678  ; 8.678  ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 8.664  ; 8.664  ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 9.624  ; 9.624  ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 9.156  ; 9.156  ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 9.031  ; 9.031  ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 8.694  ; 8.694  ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 9.693  ; 9.693  ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 12.073 ; 12.073 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 13.114 ; 13.114 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 12.073 ; 12.073 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 14.926 ; 14.926 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 14.206 ; 14.206 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 14.768 ; 14.768 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 13.662 ; 13.662 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 15.861 ; 15.861 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 10.702 ; 10.702 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 12.816 ; 12.816 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 10.702 ; 10.702 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 14.701 ; 14.701 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 14.481 ; 14.481 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 14.804 ; 14.804 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 11.268 ; 11.268 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 13.109 ; 13.109 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 11.993 ; 11.993 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 14.434 ; 14.434 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 11.993 ; 11.993 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 17.713 ; 17.713 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 17.515 ; 17.515 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 16.034 ; 16.034 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 13.832 ; 13.832 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 17.294 ; 17.294 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 14.593 ; 14.593 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 16.610 ; 16.610 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 14.742 ; 14.742 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 14.593 ; 14.593 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 16.339 ; 16.339 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 15.655 ; 15.655 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 18.219 ; 18.219 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 15.011 ; 15.011 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 14.933 ; 14.933 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 14.947 ; 14.947 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 16.590 ; 16.590 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 16.654 ; 16.654 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 14.933 ; 14.933 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 16.151 ; 16.151 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 16.775 ; 16.775 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 17.318 ; 17.318 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 15.343 ; 15.343 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 18.914 ; 18.914 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 11.649 ; 11.649 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 18.357 ; 18.357 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 14.288 ; 14.288 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 8.323  ; 8.323  ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 8.727  ; 8.727  ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 8.770  ; 8.770  ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 8.367  ; 8.367  ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 8.323  ; 8.323  ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 8.440  ; 8.440  ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 8.539  ; 8.539  ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 8.371  ; 8.371  ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 8.329  ; 8.329  ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 8.611  ; 8.611  ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 9.154  ; 9.154  ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 8.669  ; 8.669  ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 8.611  ; 8.611  ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 8.985  ; 8.985  ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 8.984  ; 8.984  ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 9.110  ; 9.110  ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 9.049  ; 9.049  ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 8.747  ; 8.747  ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 8.709  ; 8.709  ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 8.675  ; 8.675  ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 8.721  ; 8.721  ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 8.734  ; 8.734  ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 8.689  ; 8.689  ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 9.124  ; 9.124  ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 9.068  ; 9.068  ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 8.878  ; 8.878  ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 9.538  ; 9.538  ; Fall       ; CLOCK_27        ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 16.828 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 16.828 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 16.840 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 16.854 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 16.834 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 17.541 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 17.547 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 17.547 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 17.171 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 17.221 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 17.221 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 17.939 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 17.939 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 18.297 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 18.297 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 18.307 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 18.307 ;      ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 9.493  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 9.493  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 9.505  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 9.519  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 9.499  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.206 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.212 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.212 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 9.836  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 9.886  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 9.886  ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 10.604 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 10.604 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 10.962 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 10.962 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 10.972 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 10.972 ;      ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 16.828    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 16.828    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 16.840    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 16.854    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 16.834    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 17.541    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 17.547    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 17.547    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 17.171    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 17.221    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 17.221    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 17.939    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 17.939    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 18.297    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 18.297    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 18.307    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 18.307    ;           ; Rise       ; CLOCK_27        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 9.493     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 9.493     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 9.505     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 9.519     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 9.499     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 10.206    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 10.212    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 10.212    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 9.836     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 9.886     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 9.886     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 10.604    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 10.604    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 10.962    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 10.962    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 10.972    ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 10.972    ;           ; Rise       ; CLOCK_27        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -27.258 ; -212614.345   ;
+----------+---------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.627 ; -13914.980         ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                                                                                                                                      ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.258 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 28.267     ;
; -27.258 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 28.267     ;
; -26.962 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 27.995     ;
; -26.962 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 27.995     ;
; -26.927 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 27.921     ;
; -26.725 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 27.757     ;
; -26.725 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 27.757     ;
; -26.725 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 27.757     ;
; -26.725 ; riscv_cache:CPU|EX:EX|alu_r[19]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 27.757     ;
; -26.631 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.649     ;
; -26.429 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.024      ; 27.485     ;
; -26.429 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.024      ; 27.485     ;
; -26.429 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.024      ; 27.485     ;
; -26.429 ; riscv_cache:CPU|EX:EX|alu_r[5]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.024      ; 27.485     ;
; -26.425 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.434     ;
; -26.425 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.434     ;
; -26.419 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 27.449     ;
; -26.419 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 27.449     ;
; -26.323 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.332     ;
; -26.323 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.332     ;
; -26.319 ; riscv_cache:CPU|EX:EX|alu_r[28]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.331     ;
; -26.319 ; riscv_cache:CPU|EX:EX|alu_r[28]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.331     ;
; -26.317 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.326     ;
; -26.317 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.326     ;
; -26.299 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.308     ;
; -26.299 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.308     ;
; -26.278 ; riscv_cache:CPU|EX:EX|alu_r[20]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 27.301     ;
; -26.278 ; riscv_cache:CPU|EX:EX|alu_r[20]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 27.301     ;
; -26.271 ; riscv_cache:CPU|EX:EX|alu_r[14]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.015     ; 27.288     ;
; -26.271 ; riscv_cache:CPU|EX:EX|alu_r[14]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.015     ; 27.288     ;
; -26.258 ; riscv_cache:CPU|EX:EX|alu_r[16]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.270     ;
; -26.258 ; riscv_cache:CPU|EX:EX|alu_r[16]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.270     ;
; -26.224 ; riscv_cache:CPU|EX:EX|alu_r[11]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.233     ;
; -26.224 ; riscv_cache:CPU|EX:EX|alu_r[11]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.233     ;
; -26.189 ; riscv_cache:CPU|EX:EX|alu_r[6]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.207     ;
; -26.189 ; riscv_cache:CPU|EX:EX|alu_r[6]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.207     ;
; -26.188 ; riscv_cache:CPU|EX:EX|alu_r[31]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.197     ;
; -26.188 ; riscv_cache:CPU|EX:EX|alu_r[31]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 27.197     ;
; -26.182 ; riscv_cache:CPU|EX:EX|alu_r[21]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.194     ;
; -26.182 ; riscv_cache:CPU|EX:EX|alu_r[21]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.194     ;
; -26.171 ; riscv_cache:CPU|EX:EX|alu_r[7]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.189     ;
; -26.171 ; riscv_cache:CPU|EX:EX|alu_r[7]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.189     ;
; -26.170 ; riscv_cache:CPU|EX:EX|alu_r[23]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.182     ;
; -26.170 ; riscv_cache:CPU|EX:EX|alu_r[23]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.182     ;
; -26.163 ; riscv_cache:CPU|EX:EX|alu_r[13]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.175     ;
; -26.163 ; riscv_cache:CPU|EX:EX|alu_r[13]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.175     ;
; -26.158 ; riscv_cache:CPU|EX:EX|alu_r[18]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.170     ;
; -26.158 ; riscv_cache:CPU|EX:EX|alu_r[18]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.170     ;
; -26.156 ; riscv_cache:CPU|EX:EX|alu_r[17]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.168     ;
; -26.156 ; riscv_cache:CPU|EX:EX|alu_r[17]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.168     ;
; -26.152 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 27.163     ;
; -26.152 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 27.163     ;
; -26.117 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.019     ; 27.130     ;
; -26.117 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.019     ; 27.130     ;
; -26.094 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 27.088     ;
; -26.094 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 27.105     ;
; -26.094 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[0].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 27.105     ;
; -26.090 ; riscv_cache:CPU|EX:EX|alu_r[29]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.108     ;
; -26.090 ; riscv_cache:CPU|EX:EX|alu_r[29]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 27.108     ;
; -26.088 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.017     ; 27.103     ;
; -26.067 ; riscv_cache:CPU|EX:EX|alu_r[24]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 27.100     ;
; -26.067 ; riscv_cache:CPU|EX:EX|alu_r[24]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 27.100     ;
; -26.048 ; riscv_cache:CPU|EX:EX|alu_r[26]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.060     ;
; -26.048 ; riscv_cache:CPU|EX:EX|alu_r[26]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.060     ;
; -26.045 ; riscv_cache:CPU|EX:EX|alu_r[22]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.057     ;
; -26.045 ; riscv_cache:CPU|EX:EX|alu_r[22]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 27.057     ;
; -25.992 ; riscv_cache:CPU|EX:EX|alu_r[8]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 26.986     ;
; -25.988 ; riscv_cache:CPU|EX:EX|alu_r[28]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.035     ; 26.985     ;
; -25.986 ; riscv_cache:CPU|EX:EX|alu_r[12]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 26.980     ;
; -25.975 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 26.985     ;
; -25.975 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[22] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 26.985     ;
; -25.973 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.982     ;
; -25.973 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[10] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.982     ;
; -25.968 ; riscv_cache:CPU|EX:EX|alu_r[10]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 26.962     ;
; -25.947 ; riscv_cache:CPU|EX:EX|alu_r[20]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.024     ; 26.955     ;
; -25.940 ; riscv_cache:CPU|EX:EX|alu_r[14]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.030     ; 26.942     ;
; -25.928 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[7]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.937     ;
; -25.928 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[7]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.937     ;
; -25.927 ; riscv_cache:CPU|EX:EX|alu_r[16]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.035     ; 26.924     ;
; -25.926 ; riscv_cache:CPU|EX:EX|alu_r[27]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 26.938     ;
; -25.926 ; riscv_cache:CPU|EX:EX|alu_r[27]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 26.938     ;
; -25.913 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.922     ;
; -25.913 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[6]  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.922     ;
; -25.893 ; riscv_cache:CPU|EX:EX|alu_r[11]                                                                      ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[13][7].tag[30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 26.887     ;
; -25.892 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 26.924     ;
; -25.892 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 26.924     ;
; -25.892 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 26.924     ;
; -25.892 ; riscv_cache:CPU|EX:EX|alu_r[9]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 26.924     ;
; -25.888 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[11] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.897     ;
; -25.888 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[4].tag[11] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.023     ; 26.897     ;
; -25.886 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[9]   ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.021      ; 26.939     ;
; -25.886 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.021      ; 26.939     ;
; -25.886 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].tag[21]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.021      ; 26.939     ;
; -25.886 ; riscv_cache:CPU|EX:EX|alu_r[4]                                                                       ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[6][2].valid    ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.021      ; 26.939     ;
; -25.872 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[23] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 26.877     ;
; -25.872 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[23] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 26.877     ;
; -25.865 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 26.870     ;
; -25.865 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[1].tag[21] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 26.870     ;
; -25.860 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[18] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[28]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 26.884     ;
; -25.860 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_tag:DVC_CTAG|tag_mem[5].tag[18] ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_tag:ctag|tag_mem[2][3].tag[14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 26.884     ;
+---------+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[1]                ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[1]                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[0]                ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[0]                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[1]                      ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[1]                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|cache_arbiter:Arbiter|state[0]                                                    ; riscv_cache:CPU|cache_arbiter:Arbiter|state[0]                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b3_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b0_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b0_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b2_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b2_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b5_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b5_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|Memory:MEMORY|cnt[0]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[0]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot1                                                        ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot1                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b7_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b7_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b4_r[0] ; riscv_cache:CPU|MEM:MEM|d_victim_cache:D_VICTIM_CACHE|d_victim_cache_LRU:DVC_LRU|age_bits_b4_r[0] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b2_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b2_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b1_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b1_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b6_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b6_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b3_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b5_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b5_r[0]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[0]                      ; riscv_cache:CPU|MEM:MEM|d_cache:D_CACHE|cache_fsm:cache_controller|rstate[0]                      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|cache_arbiter:Arbiter|state[1]                                                    ; riscv_cache:CPU|cache_arbiter:Arbiter|state[1]                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; riscv_cache:CPU|IF:IF|PC_r[30]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[30]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; riscv_cache:CPU|EX:EX|pc4_r[27]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[27]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; riscv_cache:CPU|EX:EX|pc4_r[22]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[22]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.390      ;
; 0.265 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[29]                                                         ; riscv_cache:CPU|IF:IF|PC_r[29]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.417      ;
; 0.306 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[26]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[26]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.458      ;
; 0.315 ; riscv_cache:CPU|ID:ID|pc4_r[9]                                                                    ; riscv_cache:CPU|EX:EX|pc4_r[9]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.467      ;
; 0.319 ; riscv_cache:CPU|ID:ID|pc4_r[6]                                                                    ; riscv_cache:CPU|EX:EX|pc4_r[6]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[19]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[19]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; riscv_cache:CPU|IF:IF|PC_r[4]                                                                     ; riscv_cache:CPU|ID:ID|pc_r[4]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.475      ;
; 0.324 ; riscv_cache:CPU|EX:EX|pc4_r[25]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[25]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; riscv_cache:CPU|IF:IF|PC_r[18]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[18]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.478      ;
; 0.325 ; riscv_cache:CPU|EX:EX|pc4_r[0]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[0]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; riscv_cache:CPU|EX:EX|pc4_r[3]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[3]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; riscv_cache:CPU|EX:EX|pc4_r[26]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[26]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; riscv_cache:CPU|EX:EX|pc4_r[1]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[1]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; riscv_cache:CPU|EX:EX|RegWEn_r                                                                    ; riscv_cache:CPU|MEM:MEM|RegWEn_r                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; riscv_cache:CPU|EX:EX|pc4_r[5]                                                                    ; riscv_cache:CPU|MEM:MEM|pc4_r[5]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; riscv_cache:CPU|EX:EX|pc4_r[19]                                                                   ; riscv_cache:CPU|MEM:MEM|pc4_r[19]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.481      ;
; 0.345 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[19]                                                         ; riscv_cache:CPU|IF:IF|PC_r[19]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.497      ;
; 0.345 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead2               ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StRead3               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.497      ;
; 0.346 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite5              ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StWrite6              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.498      ;
; 0.359 ; riscv_cache:CPU|IF:IF|PC_r[13]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[13]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; riscv_cache:CPU|IF:IF|PC_r[7]                                                                     ; riscv_cache:CPU|ID:ID|pc_r[7]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.513      ;
; 0.361 ; riscv_cache:CPU|IF:IF|inst_r[8]                                                                   ; riscv_cache:CPU|ID:ID|imm_r[1]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b4_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[1]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b0_r[2]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; riscv_cache:CPU|IF:IF|PC_add4_r[3]                                                                ; riscv_cache:CPU|ID:ID|pc4_r[3]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; riscv_cache:CPU|Memory:MEMORY|cnt[2]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[2]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; riscv_cache:CPU|IF:IF|inst_r[2]                                                                   ; riscv_cache:CPU|ID:ID|inst_r[2]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; riscv_cache:CPU|Memory:MEMORY|cnt[1]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[1]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; riscv_cache:CPU|ID:ID|WBSel_r[1]                                                                  ; riscv_cache:CPU|EX:EX|WBSel_r[1]                                                                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[0]   ; riscv_cache:CPU|IF:IF|i_victim_cache:I_VICTIM_CACHE|i_victim_cache_LRU:IVC_LRU|age_bits_b7_r[1]   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; riscv_cache:CPU|Memory:MEMORY|cnt[8]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[8]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[1]                  ; riscv_cache:CPU|l2_cache:L2_CACHE|l2_cache_controller:cache_controller|rstate[0]                  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; riscv_cache:CPU|IF:IF|inst_r[9]                                                                   ; riscv_cache:CPU|ID:ID|rsW_r[2]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; riscv_cache:CPU|Memory:MEMORY|cnt[3]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[3]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[17]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[17]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; riscv_cache:CPU|Memory:MEMORY|cnt[5]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[5]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[6]                                                          ; riscv_cache:CPU|IF:IF|PC_r[6]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[28]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[28]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; riscv_cache:CPU|Memory:MEMORY|cnt[7]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[7]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; riscv_cache:CPU|Memory:MEMORY|cnt[4]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[4]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; riscv_cache:CPU|Memory:MEMORY|cnt[6]                                                              ; riscv_cache:CPU|Memory:MEMORY|cnt[6]                                                              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[28]                                                         ; riscv_cache:CPU|IF:IF|PC_r[28]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[11]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[11]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[11]                                                         ; riscv_cache:CPU|IF:IF|PC_r[11]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[7]                                                          ; riscv_cache:CPU|IF:IF|PC_add4_r[7]                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[1]                                                          ; riscv_cache:CPU|IF:IF|PC_add4_r[1]                                                                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|sram_state_q.StIdle                ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[7]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[20]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[20]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[9]                                                          ; riscv_cache:CPU|IF:IF|PC_r[9]                                                                     ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.540      ;
; 0.395 ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[0]                ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|icache_controller:cache_controller|rstate[1]                ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[10]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[10]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[10]                                                         ; riscv_cache:CPU|IF:IF|PC_r[10]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; riscv_cache:CPU|Memory:MEMORY|boot_q.Boot2                                                        ; riscv_cache:CPU|Memory:MEMORY|sram_controller_128b:u_SRAM_CTRL|addr_q[6]                          ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; riscv_cache:CPU|ID:ID|pc4_r[14]                                                                   ; riscv_cache:CPU|EX:EX|pc4_r[14]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.551      ;
; 0.401 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[29]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[29]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[25]                                                         ; riscv_cache:CPU|IF:IF|PC_r[25]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[16]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[16]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[25]                                                         ; riscv_cache:CPU|IF:IF|PC_add4_r[25]                                                               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; riscv_cache:CPU|IF:IF|PC_r[17]                                                                    ; riscv_cache:CPU|ID:ID|pc_r[17]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.560      ;
; 0.413 ; riscv_cache:CPU|ID:ID|inst_r[6]                                                                   ; riscv_cache:CPU|EX:EX|inst_r[6]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.564      ;
; 0.415 ; riscv_cache:CPU|IF:IF|pc:PC_IF|data_o[20]                                                         ; riscv_cache:CPU|IF:IF|PC_r[20]                                                                    ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.567      ;
; 0.415 ; riscv_cache:CPU|IF:IF|PC_add4_r[14]                                                               ; riscv_cache:CPU|ID:ID|pc4_r[14]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 0.568      ;
; 0.418 ; riscv_cache:CPU|ID:ID|inst_r[5]                                                                   ; riscv_cache:CPU|EX:EX|inst_r[5]                                                                   ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.569      ;
; 0.419 ; riscv_cache:CPU|EX:EX|inst_r[7]                                                                   ; riscv_cache:CPU|MEM:MEM|inst_r[7]                                                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.571      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg18  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg18  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg19  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg19  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg20  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg20  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg21  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg21  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg22  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg22  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg23  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg23  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg24  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg24  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg25  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg25  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg26  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg26  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg27  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg27  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg28  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg28  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg29  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg29  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg30  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg30  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg31  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg31  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg32  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg32  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg33  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg33  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg34  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg34  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg35  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg35  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a100~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a100~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a101~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a101~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a102~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a102~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a103~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; riscv_cache:CPU|IF:IF|i_cache:I_CACHE|cache_data:cdata|altsyncram:data_mem_rtl_0|altsyncram_bpl1:auto_generated|ram_block1a103~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 4.735  ; 4.735  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 2.220  ; 2.220  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 2.361  ; 2.361  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 2.474  ; 2.474  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 2.445  ; 2.445  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 2.280  ; 2.280  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 2.609  ; 2.609  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 2.520  ; 2.520  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.523  ; 2.523  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.376  ; 2.376  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.494  ; 2.494  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 3.667  ; 3.667  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 4.689  ; 4.689  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 3.655  ; 3.655  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.637  ; 2.637  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 4.034  ; 4.034  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 4.735  ; 4.735  ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 20.519 ; 20.519 ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; 2.083  ; 2.083  ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; 1.769  ; 1.769  ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; 1.742  ; 1.742  ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; 1.556  ; 1.556  ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; 1.575  ; 1.575  ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; 1.667  ; 1.667  ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; 1.675  ; 1.675  ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; 1.671  ; 1.671  ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; 2.243  ; 2.243  ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; 2.107  ; 2.107  ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; 1.783  ; 1.783  ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; 2.215  ; 2.215  ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; 3.631  ; 3.631  ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; 4.220  ; 4.220  ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; 4.785  ; 4.785  ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; 6.015  ; 6.015  ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 20.519 ; 20.519 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 7.125  ; 7.125  ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 7.125  ; 7.125  ; Fall       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; -1.886 ; -1.886 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -1.932 ; -1.932 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -1.962 ; -1.962 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -1.943 ; -1.943 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -1.933 ; -1.933 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -1.886 ; -1.886 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -1.939 ; -1.939 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -1.991 ; -1.991 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -1.954 ; -1.954 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -2.063 ; -2.063 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -2.065 ; -2.065 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; -2.278 ; -2.278 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; -2.487 ; -2.487 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.086 ; -3.086 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; -2.379 ; -2.379 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.325 ; -3.325 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; -4.123 ; -4.123 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -1.201 ; -1.201 ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; -1.790 ; -1.790 ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; -1.483 ; -1.483 ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; -1.505 ; -1.505 ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; -1.363 ; -1.363 ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; -1.276 ; -1.276 ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; -1.279 ; -1.279 ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; -1.201 ; -1.201 ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; -1.333 ; -1.333 ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; -1.930 ; -1.930 ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; -1.485 ; -1.485 ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; -1.529 ; -1.529 ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; -2.054 ; -2.054 ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; -3.377 ; -3.377 ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; -4.027 ; -4.027 ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; -4.263 ; -4.263 ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; -5.786 ; -5.786 ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -2.422 ; -2.422 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -4.203 ; -4.203 ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -4.203 ; -4.203 ; Fall       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 9.444 ; 9.444 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 8.671 ; 8.671 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 9.444 ; 9.444 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 7.072 ; 7.072 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 7.406 ; 7.406 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 7.115 ; 7.115 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 6.795 ; 6.795 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 7.288 ; 7.288 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 7.276 ; 7.276 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 7.240 ; 7.240 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 8.025 ; 8.025 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 8.453 ; 8.453 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 8.275 ; 8.275 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 8.405 ; 8.405 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 8.613 ; 8.613 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 8.758 ; 8.758 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 8.785 ; 8.785 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 8.827 ; 8.827 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 8.630 ; 8.630 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 7.335 ; 7.335 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 7.137 ; 7.137 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 6.757 ; 6.757 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 6.376 ; 6.376 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 6.442 ; 6.442 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 6.632 ; 6.632 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 6.581 ; 6.581 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 6.586 ; 6.586 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 6.305 ; 6.305 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 6.883 ; 6.883 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 6.527 ; 6.527 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 7.043 ; 7.043 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 6.519 ; 6.519 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 7.083 ; 7.083 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 7.137 ; 7.137 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 6.869 ; 6.869 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 6.986 ; 6.986 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 7.124 ; 7.124 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 7.229 ; 7.229 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 4.640 ; 4.640 ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 4.088 ; 4.088 ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 4.165 ; 4.165 ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 4.530 ; 4.530 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 4.321 ; 4.321 ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 4.640 ; 4.640 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 4.173 ; 4.173 ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 3.997 ; 3.997 ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 4.234 ; 4.234 ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 3.902 ; 3.902 ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 4.234 ; 4.234 ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 3.978 ; 3.978 ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 4.132 ; 4.132 ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 3.975 ; 3.975 ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 3.825 ; 3.825 ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 4.143 ; 4.143 ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 4.136 ; 4.136 ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 3.884 ; 3.884 ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 4.125 ; 4.125 ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 3.898 ; 3.898 ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 4.143 ; 4.143 ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 3.932 ; 3.932 ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 4.292 ; 4.292 ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 3.941 ; 3.941 ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 4.213 ; 4.213 ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 3.948 ; 3.948 ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 4.292 ; 4.292 ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 6.312 ; 6.312 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 5.322 ; 5.322 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 5.004 ; 5.004 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 5.951 ; 5.951 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 5.630 ; 5.630 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 5.799 ; 5.799 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 5.461 ; 5.461 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 6.312 ; 6.312 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 5.844 ; 5.844 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 5.164 ; 5.164 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 4.657 ; 4.657 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 5.823 ; 5.823 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 5.769 ; 5.769 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 5.844 ; 5.844 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 4.740 ; 4.740 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 5.470 ; 5.470 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 6.844 ; 6.844 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 5.772 ; 5.772 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 4.955 ; 4.955 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 6.753 ; 6.753 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 6.844 ; 6.844 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 6.296 ; 6.296 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 5.663 ; 5.663 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 6.688 ; 6.688 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 6.971 ; 6.971 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 6.524 ; 6.524 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 5.947 ; 5.947 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 5.907 ; 5.907 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 6.434 ; 6.434 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 6.180 ; 6.180 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 6.971 ; 6.971 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 5.923 ; 5.923 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 6.828 ; 6.828 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 5.935 ; 5.935 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 6.484 ; 6.484 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 6.449 ; 6.449 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 6.149 ; 6.149 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 6.392 ; 6.392 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 6.603 ; 6.603 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 6.828 ; 6.828 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 6.078 ; 6.078 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 7.304 ; 7.304 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 5.095 ; 5.095 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 7.010 ; 7.010 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 5.755 ; 5.755 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 3.979 ; 3.979 ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 3.979 ; 3.979 ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 3.832 ; 3.832 ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 3.815 ; 3.815 ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 3.894 ; 3.894 ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 3.922 ; 3.922 ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 3.846 ; 3.846 ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 3.800 ; 3.800 ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 4.298 ; 4.298 ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 4.105 ; 4.105 ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 4.002 ; 4.002 ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 3.952 ; 3.952 ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 4.071 ; 4.071 ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 4.081 ; 4.081 ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 4.077 ; 4.077 ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 4.111 ; 4.111 ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 4.019 ; 4.019 ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 3.928 ; 3.928 ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 3.983 ; 3.983 ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 3.938 ; 3.938 ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 3.947 ; 3.947 ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 3.927 ; 3.927 ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 4.073 ; 4.073 ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 4.123 ; 4.123 ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 4.121 ; 4.121 ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 4.298 ; 4.298 ; Fall       ; CLOCK_27        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 4.145 ; 4.145 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 4.252 ; 4.252 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 4.247 ; 4.247 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 4.187 ; 4.187 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 4.250 ; 4.250 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 4.159 ; 4.159 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 4.186 ; 4.186 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 4.180 ; 4.180 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 4.177 ; 4.177 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 4.145 ; 4.145 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 4.226 ; 4.226 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 4.209 ; 4.209 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 4.324 ; 4.324 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 4.323 ; 4.323 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 4.256 ; 4.256 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 4.296 ; 4.296 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 4.301 ; 4.301 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 4.422 ; 4.422 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 4.421 ; 4.421 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 4.658 ; 4.658 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 4.073 ; 4.073 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 4.073 ; 4.073 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 4.114 ; 4.114 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 4.172 ; 4.172 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 4.371 ; 4.371 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 4.079 ; 4.079 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 4.143 ; 4.143 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 4.244 ; 4.244 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 4.703 ; 4.703 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 4.606 ; 4.606 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 4.865 ; 4.865 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 4.623 ; 4.623 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.038 ; 5.038 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.249 ; 5.249 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 5.066 ; 5.066 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.018 ; 5.018 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 5.164 ; 5.164 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 3.997 ; 3.997 ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 4.088 ; 4.088 ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 4.165 ; 4.165 ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 4.530 ; 4.530 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 4.321 ; 4.321 ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 4.640 ; 4.640 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 4.173 ; 4.173 ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 3.997 ; 3.997 ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 3.825 ; 3.825 ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 3.902 ; 3.902 ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 4.234 ; 4.234 ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 3.978 ; 3.978 ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 4.132 ; 4.132 ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 3.975 ; 3.975 ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 3.825 ; 3.825 ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 4.136 ; 4.136 ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 3.884 ; 3.884 ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 4.125 ; 4.125 ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 3.898 ; 3.898 ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 4.143 ; 4.143 ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 3.932 ; 3.932 ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 3.941 ; 3.941 ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 3.941 ; 3.941 ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 4.213 ; 4.213 ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 3.948 ; 3.948 ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 4.292 ; 4.292 ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 5.004 ; 5.004 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 5.322 ; 5.322 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 5.004 ; 5.004 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 5.951 ; 5.951 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 5.630 ; 5.630 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 5.799 ; 5.799 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 5.461 ; 5.461 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 6.312 ; 6.312 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 4.657 ; 4.657 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 5.164 ; 5.164 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 4.657 ; 4.657 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 5.823 ; 5.823 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 5.769 ; 5.769 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 5.844 ; 5.844 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 4.740 ; 4.740 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 5.470 ; 5.470 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 4.955 ; 4.955 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 5.772 ; 5.772 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 4.955 ; 4.955 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 6.753 ; 6.753 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 6.844 ; 6.844 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 6.296 ; 6.296 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 5.663 ; 5.663 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 6.688 ; 6.688 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 5.907 ; 5.907 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 6.524 ; 6.524 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 5.947 ; 5.947 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 5.907 ; 5.907 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 6.434 ; 6.434 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 6.180 ; 6.180 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 6.971 ; 6.971 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 5.923 ; 5.923 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 5.935 ; 5.935 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 5.935 ; 5.935 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 6.484 ; 6.484 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 6.449 ; 6.449 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 6.149 ; 6.149 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 6.392 ; 6.392 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 6.603 ; 6.603 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 6.828 ; 6.828 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 6.078 ; 6.078 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 7.304 ; 7.304 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 5.095 ; 5.095 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 7.010 ; 7.010 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 5.755 ; 5.755 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 3.800 ; 3.800 ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 3.979 ; 3.979 ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 3.832 ; 3.832 ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 3.815 ; 3.815 ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 3.894 ; 3.894 ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 3.922 ; 3.922 ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 3.846 ; 3.846 ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 3.800 ; 3.800 ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 3.927 ; 3.927 ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 4.105 ; 4.105 ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 4.002 ; 4.002 ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 3.952 ; 3.952 ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 4.071 ; 4.071 ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 4.081 ; 4.081 ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 4.077 ; 4.077 ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 4.111 ; 4.111 ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 4.019 ; 4.019 ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 3.928 ; 3.928 ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 3.983 ; 3.983 ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 3.938 ; 3.938 ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 3.947 ; 3.947 ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 3.927 ; 3.927 ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 4.073 ; 4.073 ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 4.123 ; 4.123 ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 4.121 ; 4.121 ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 4.298 ; 4.298 ; Fall       ; CLOCK_27        ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 6.462 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.462 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.478 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.485 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.465 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.661 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.666 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.666 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.553 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.603 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.603 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.809 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.809 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.899 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.899 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.898 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 6.898 ;      ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 4.232 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 4.232 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 4.248 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 4.255 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 4.235 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 4.431 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 4.436 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 4.436 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 4.323 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 4.373 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 4.373 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 4.579 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 4.579 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 4.669 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 4.669 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 4.668 ;      ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 4.668 ;      ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 6.462     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.462     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.478     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.485     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.465     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.661     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.666     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.666     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.553     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.603     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.603     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.809     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.809     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.899     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.899     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.898     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 6.898     ;           ; Rise       ; CLOCK_27        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 4.232     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 4.232     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 4.248     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 4.255     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 4.235     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 4.431     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 4.436     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 4.436     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 4.323     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 4.373     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 4.373     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 4.579     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 4.579     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 4.669     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 4.669     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 4.668     ;           ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 4.668     ;           ; Rise       ; CLOCK_27        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -87.566     ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLOCK_27        ; -87.566     ; 0.215 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -697632.265 ; 0.0   ; 0.0      ; 0.0     ; -20924.281          ;
;  CLOCK_27        ; -697632.265 ; 0.000 ; N/A      ; N/A     ; -20924.281          ;
+------------------+-------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 13.034 ; 13.034 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 4.964  ; 4.964  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 5.290  ; 5.290  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 5.747  ; 5.747  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 5.554  ; 5.554  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 5.266  ; 5.266  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.344  ; 6.344  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.024  ; 6.024  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.813  ; 5.813  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.439  ; 5.439  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.751  ; 5.751  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; 9.404  ; 9.404  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; 12.819 ; 12.819 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; 9.552  ; 9.552  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.363  ; 6.363  ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; 10.719 ; 10.719 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; 13.034 ; 13.034 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 64.033 ; 64.033 ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; 7.497  ; 7.497  ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; 6.785  ; 6.785  ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; 6.515  ; 6.515  ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; 6.285  ; 6.285  ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; 6.354  ; 6.354  ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; 6.710  ; 6.710  ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; 6.888  ; 6.888  ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; 6.115  ; 6.115  ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; 7.941  ; 7.941  ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; 7.720  ; 7.720  ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; 6.666  ; 6.666  ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; 8.057  ; 8.057  ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; 12.981 ; 12.981 ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; 11.464 ; 11.464 ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; 13.291 ; 13.291 ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; 17.638 ; 17.638 ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 64.033 ; 64.033 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; 19.319 ; 19.319 ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; 19.319 ; 19.319 ; Fall       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_27   ; -1.886 ; -1.886 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]  ; CLOCK_27   ; -1.932 ; -1.932 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]  ; CLOCK_27   ; -1.962 ; -1.962 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]  ; CLOCK_27   ; -1.943 ; -1.943 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]  ; CLOCK_27   ; -1.933 ; -1.933 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -1.886 ; -1.886 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -1.939 ; -1.939 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -1.991 ; -1.991 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -1.954 ; -1.954 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -2.063 ; -2.063 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -2.065 ; -2.065 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10] ; CLOCK_27   ; -2.278 ; -2.278 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11] ; CLOCK_27   ; -2.487 ; -2.487 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.086 ; -3.086 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13] ; CLOCK_27   ; -2.379 ; -2.379 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.325 ; -3.325 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15] ; CLOCK_27   ; -4.123 ; -4.123 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -1.201 ; -1.201 ; Rise       ; CLOCK_27        ;
;  SW[0]       ; CLOCK_27   ; -1.790 ; -1.790 ; Rise       ; CLOCK_27        ;
;  SW[1]       ; CLOCK_27   ; -1.483 ; -1.483 ; Rise       ; CLOCK_27        ;
;  SW[2]       ; CLOCK_27   ; -1.505 ; -1.505 ; Rise       ; CLOCK_27        ;
;  SW[3]       ; CLOCK_27   ; -1.363 ; -1.363 ; Rise       ; CLOCK_27        ;
;  SW[4]       ; CLOCK_27   ; -1.276 ; -1.276 ; Rise       ; CLOCK_27        ;
;  SW[5]       ; CLOCK_27   ; -1.279 ; -1.279 ; Rise       ; CLOCK_27        ;
;  SW[6]       ; CLOCK_27   ; -1.201 ; -1.201 ; Rise       ; CLOCK_27        ;
;  SW[7]       ; CLOCK_27   ; -1.333 ; -1.333 ; Rise       ; CLOCK_27        ;
;  SW[8]       ; CLOCK_27   ; -1.930 ; -1.930 ; Rise       ; CLOCK_27        ;
;  SW[9]       ; CLOCK_27   ; -1.485 ; -1.485 ; Rise       ; CLOCK_27        ;
;  SW[10]      ; CLOCK_27   ; -1.529 ; -1.529 ; Rise       ; CLOCK_27        ;
;  SW[11]      ; CLOCK_27   ; -2.054 ; -2.054 ; Rise       ; CLOCK_27        ;
;  SW[12]      ; CLOCK_27   ; -3.377 ; -3.377 ; Rise       ; CLOCK_27        ;
;  SW[13]      ; CLOCK_27   ; -4.027 ; -4.027 ; Rise       ; CLOCK_27        ;
;  SW[14]      ; CLOCK_27   ; -4.263 ; -4.263 ; Rise       ; CLOCK_27        ;
;  SW[15]      ; CLOCK_27   ; -5.786 ; -5.786 ; Rise       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -2.422 ; -2.422 ; Rise       ; CLOCK_27        ;
; SW[*]        ; CLOCK_27   ; -4.203 ; -4.203 ; Fall       ; CLOCK_27        ;
;  SW[17]      ; CLOCK_27   ; -4.203 ; -4.203 ; Fall       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 27.202 ; 27.202 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 24.301 ; 24.301 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 27.202 ; 27.202 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 19.139 ; 19.139 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 20.388 ; 20.388 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 19.198 ; 19.198 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 18.201 ; 18.201 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 19.841 ; 19.841 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 19.811 ; 19.811 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 19.528 ; 19.528 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 22.308 ; 22.308 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 23.882 ; 23.882 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 23.112 ; 23.112 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 23.609 ; 23.609 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 24.260 ; 24.260 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 24.762 ; 24.762 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 24.941 ; 24.941 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 24.820 ; 24.820 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 24.130 ; 24.130 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 19.869 ; 19.869 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 19.231 ; 19.231 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 17.754 ; 17.754 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 16.592 ; 16.592 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 16.778 ; 16.778 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 17.634 ; 17.634 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 17.418 ; 17.418 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 17.501 ; 17.501 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 16.409 ; 16.409 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 18.548 ; 18.548 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 17.095 ; 17.095 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 18.708 ; 18.708 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 17.156 ; 17.156 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 18.922 ; 18.922 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 19.203 ; 19.203 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 18.210 ; 18.210 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 18.612 ; 18.612 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 19.231 ; 19.231 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 19.416 ; 19.416 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 10.984 ; 10.984 ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 8.822  ; 8.822  ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 9.211  ; 9.211  ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 10.660 ; 10.660 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 9.608  ; 9.608  ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 10.984 ; 10.984 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 9.466  ; 9.466  ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 8.682  ; 8.682  ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 9.501  ; 9.501  ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 8.517  ; 8.517  ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 9.501  ; 9.501  ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 8.912  ; 8.912  ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 9.370  ; 9.370  ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 8.892  ; 8.892  ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 8.597  ; 8.597  ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 8.353  ; 8.353  ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 9.346  ; 9.346  ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 9.345  ; 9.345  ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 8.600  ; 8.600  ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 9.133  ; 9.133  ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 8.557  ; 8.557  ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 8.506  ; 8.506  ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 9.346  ; 9.346  ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 8.638  ; 8.638  ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 9.693  ; 9.693  ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 8.678  ; 8.678  ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 8.664  ; 8.664  ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 9.624  ; 9.624  ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 9.156  ; 9.156  ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 9.031  ; 9.031  ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 8.694  ; 8.694  ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 9.693  ; 9.693  ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 15.861 ; 15.861 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 13.114 ; 13.114 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 12.073 ; 12.073 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 14.926 ; 14.926 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 14.206 ; 14.206 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 14.768 ; 14.768 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 13.662 ; 13.662 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 15.861 ; 15.861 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 14.804 ; 14.804 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 12.816 ; 12.816 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 10.702 ; 10.702 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 14.701 ; 14.701 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 14.481 ; 14.481 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 14.804 ; 14.804 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 11.268 ; 11.268 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 13.109 ; 13.109 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 17.713 ; 17.713 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 14.434 ; 14.434 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 11.993 ; 11.993 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 17.713 ; 17.713 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 17.515 ; 17.515 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 16.034 ; 16.034 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 13.832 ; 13.832 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 17.294 ; 17.294 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 18.219 ; 18.219 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 16.610 ; 16.610 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 14.742 ; 14.742 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 14.593 ; 14.593 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 16.339 ; 16.339 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 15.655 ; 15.655 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 18.219 ; 18.219 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 15.011 ; 15.011 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 17.318 ; 17.318 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 14.947 ; 14.947 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 16.590 ; 16.590 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 16.654 ; 16.654 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 14.933 ; 14.933 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 16.151 ; 16.151 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 16.775 ; 16.775 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 17.318 ; 17.318 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 15.343 ; 15.343 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 18.914 ; 18.914 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 11.649 ; 11.649 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 18.357 ; 18.357 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 14.288 ; 14.288 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 8.770  ; 8.770  ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 8.727  ; 8.727  ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 8.770  ; 8.770  ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 8.367  ; 8.367  ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 8.323  ; 8.323  ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 8.440  ; 8.440  ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 8.539  ; 8.539  ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 8.371  ; 8.371  ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 8.329  ; 8.329  ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 9.538  ; 9.538  ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 9.154  ; 9.154  ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 8.669  ; 8.669  ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 8.611  ; 8.611  ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 8.985  ; 8.985  ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 8.984  ; 8.984  ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 9.110  ; 9.110  ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 9.049  ; 9.049  ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 8.747  ; 8.747  ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 8.709  ; 8.709  ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 8.675  ; 8.675  ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 8.721  ; 8.721  ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 8.734  ; 8.734  ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 8.689  ; 8.689  ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 9.124  ; 9.124  ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 9.068  ; 9.068  ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 8.878  ; 8.878  ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 9.538  ; 9.538  ; Fall       ; CLOCK_27        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; CLOCK_27   ; 4.145 ; 4.145 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 4.252 ; 4.252 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 4.247 ; 4.247 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 4.187 ; 4.187 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 4.250 ; 4.250 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 4.159 ; 4.159 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 4.186 ; 4.186 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 4.180 ; 4.180 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 4.177 ; 4.177 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 4.145 ; 4.145 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 4.226 ; 4.226 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 4.209 ; 4.209 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 4.324 ; 4.324 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 4.323 ; 4.323 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 4.256 ; 4.256 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 4.296 ; 4.296 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 4.301 ; 4.301 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 4.422 ; 4.422 ; Rise       ; CLOCK_27        ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 4.421 ; 4.421 ; Rise       ; CLOCK_27        ;
; SRAM_CE_N      ; CLOCK_27   ; 4.658 ; 4.658 ; Rise       ; CLOCK_27        ;
; SRAM_DQ[*]     ; CLOCK_27   ; 4.073 ; 4.073 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 4.073 ; 4.073 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 4.114 ; 4.114 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 4.172 ; 4.172 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 4.371 ; 4.371 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 4.079 ; 4.079 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 4.143 ; 4.143 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 4.244 ; 4.244 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 4.703 ; 4.703 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 4.606 ; 4.606 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 4.865 ; 4.865 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 4.623 ; 4.623 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.038 ; 5.038 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.249 ; 5.249 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 5.066 ; 5.066 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.018 ; 5.018 ; Rise       ; CLOCK_27        ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 5.164 ; 5.164 ; Rise       ; CLOCK_27        ;
; SRAM_WE_N      ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX0[*]        ; CLOCK_27   ; 3.997 ; 3.997 ; Fall       ; CLOCK_27        ;
;  HEX0[0]       ; CLOCK_27   ; 4.088 ; 4.088 ; Fall       ; CLOCK_27        ;
;  HEX0[1]       ; CLOCK_27   ; 4.165 ; 4.165 ; Fall       ; CLOCK_27        ;
;  HEX0[2]       ; CLOCK_27   ; 4.530 ; 4.530 ; Fall       ; CLOCK_27        ;
;  HEX0[3]       ; CLOCK_27   ; 4.321 ; 4.321 ; Fall       ; CLOCK_27        ;
;  HEX0[4]       ; CLOCK_27   ; 4.640 ; 4.640 ; Fall       ; CLOCK_27        ;
;  HEX0[5]       ; CLOCK_27   ; 4.173 ; 4.173 ; Fall       ; CLOCK_27        ;
;  HEX0[6]       ; CLOCK_27   ; 3.997 ; 3.997 ; Fall       ; CLOCK_27        ;
; HEX1[*]        ; CLOCK_27   ; 3.825 ; 3.825 ; Fall       ; CLOCK_27        ;
;  HEX1[0]       ; CLOCK_27   ; 3.902 ; 3.902 ; Fall       ; CLOCK_27        ;
;  HEX1[1]       ; CLOCK_27   ; 4.234 ; 4.234 ; Fall       ; CLOCK_27        ;
;  HEX1[2]       ; CLOCK_27   ; 3.978 ; 3.978 ; Fall       ; CLOCK_27        ;
;  HEX1[3]       ; CLOCK_27   ; 4.132 ; 4.132 ; Fall       ; CLOCK_27        ;
;  HEX1[4]       ; CLOCK_27   ; 3.975 ; 3.975 ; Fall       ; CLOCK_27        ;
;  HEX1[5]       ; CLOCK_27   ; 3.825 ; 3.825 ; Fall       ; CLOCK_27        ;
;  HEX1[6]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
; HEX2[*]        ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
;  HEX2[0]       ; CLOCK_27   ; 4.136 ; 4.136 ; Fall       ; CLOCK_27        ;
;  HEX2[1]       ; CLOCK_27   ; 3.884 ; 3.884 ; Fall       ; CLOCK_27        ;
;  HEX2[2]       ; CLOCK_27   ; 4.125 ; 4.125 ; Fall       ; CLOCK_27        ;
;  HEX2[3]       ; CLOCK_27   ; 3.898 ; 3.898 ; Fall       ; CLOCK_27        ;
;  HEX2[4]       ; CLOCK_27   ; 3.863 ; 3.863 ; Fall       ; CLOCK_27        ;
;  HEX2[5]       ; CLOCK_27   ; 4.143 ; 4.143 ; Fall       ; CLOCK_27        ;
;  HEX2[6]       ; CLOCK_27   ; 3.932 ; 3.932 ; Fall       ; CLOCK_27        ;
; HEX3[*]        ; CLOCK_27   ; 3.941 ; 3.941 ; Fall       ; CLOCK_27        ;
;  HEX3[0]       ; CLOCK_27   ; 3.941 ; 3.941 ; Fall       ; CLOCK_27        ;
;  HEX3[1]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  HEX3[2]       ; CLOCK_27   ; 4.213 ; 4.213 ; Fall       ; CLOCK_27        ;
;  HEX3[3]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[4]       ; CLOCK_27   ; 4.065 ; 4.065 ; Fall       ; CLOCK_27        ;
;  HEX3[5]       ; CLOCK_27   ; 3.948 ; 3.948 ; Fall       ; CLOCK_27        ;
;  HEX3[6]       ; CLOCK_27   ; 4.292 ; 4.292 ; Fall       ; CLOCK_27        ;
; HEX4[*]        ; CLOCK_27   ; 5.004 ; 5.004 ; Fall       ; CLOCK_27        ;
;  HEX4[0]       ; CLOCK_27   ; 5.322 ; 5.322 ; Fall       ; CLOCK_27        ;
;  HEX4[1]       ; CLOCK_27   ; 5.004 ; 5.004 ; Fall       ; CLOCK_27        ;
;  HEX4[2]       ; CLOCK_27   ; 5.951 ; 5.951 ; Fall       ; CLOCK_27        ;
;  HEX4[3]       ; CLOCK_27   ; 5.630 ; 5.630 ; Fall       ; CLOCK_27        ;
;  HEX4[4]       ; CLOCK_27   ; 5.799 ; 5.799 ; Fall       ; CLOCK_27        ;
;  HEX4[5]       ; CLOCK_27   ; 5.461 ; 5.461 ; Fall       ; CLOCK_27        ;
;  HEX4[6]       ; CLOCK_27   ; 6.312 ; 6.312 ; Fall       ; CLOCK_27        ;
; HEX5[*]        ; CLOCK_27   ; 4.657 ; 4.657 ; Fall       ; CLOCK_27        ;
;  HEX5[0]       ; CLOCK_27   ; 5.164 ; 5.164 ; Fall       ; CLOCK_27        ;
;  HEX5[1]       ; CLOCK_27   ; 4.657 ; 4.657 ; Fall       ; CLOCK_27        ;
;  HEX5[2]       ; CLOCK_27   ; 5.823 ; 5.823 ; Fall       ; CLOCK_27        ;
;  HEX5[3]       ; CLOCK_27   ; 5.769 ; 5.769 ; Fall       ; CLOCK_27        ;
;  HEX5[4]       ; CLOCK_27   ; 5.844 ; 5.844 ; Fall       ; CLOCK_27        ;
;  HEX5[5]       ; CLOCK_27   ; 4.740 ; 4.740 ; Fall       ; CLOCK_27        ;
;  HEX5[6]       ; CLOCK_27   ; 5.470 ; 5.470 ; Fall       ; CLOCK_27        ;
; HEX6[*]        ; CLOCK_27   ; 4.955 ; 4.955 ; Fall       ; CLOCK_27        ;
;  HEX6[0]       ; CLOCK_27   ; 5.772 ; 5.772 ; Fall       ; CLOCK_27        ;
;  HEX6[1]       ; CLOCK_27   ; 4.955 ; 4.955 ; Fall       ; CLOCK_27        ;
;  HEX6[2]       ; CLOCK_27   ; 6.753 ; 6.753 ; Fall       ; CLOCK_27        ;
;  HEX6[3]       ; CLOCK_27   ; 6.844 ; 6.844 ; Fall       ; CLOCK_27        ;
;  HEX6[4]       ; CLOCK_27   ; 6.296 ; 6.296 ; Fall       ; CLOCK_27        ;
;  HEX6[5]       ; CLOCK_27   ; 5.663 ; 5.663 ; Fall       ; CLOCK_27        ;
;  HEX6[6]       ; CLOCK_27   ; 6.688 ; 6.688 ; Fall       ; CLOCK_27        ;
; HEX7[*]        ; CLOCK_27   ; 5.907 ; 5.907 ; Fall       ; CLOCK_27        ;
;  HEX7[0]       ; CLOCK_27   ; 6.524 ; 6.524 ; Fall       ; CLOCK_27        ;
;  HEX7[1]       ; CLOCK_27   ; 5.947 ; 5.947 ; Fall       ; CLOCK_27        ;
;  HEX7[2]       ; CLOCK_27   ; 5.907 ; 5.907 ; Fall       ; CLOCK_27        ;
;  HEX7[3]       ; CLOCK_27   ; 6.434 ; 6.434 ; Fall       ; CLOCK_27        ;
;  HEX7[4]       ; CLOCK_27   ; 6.180 ; 6.180 ; Fall       ; CLOCK_27        ;
;  HEX7[5]       ; CLOCK_27   ; 6.971 ; 6.971 ; Fall       ; CLOCK_27        ;
;  HEX7[6]       ; CLOCK_27   ; 5.923 ; 5.923 ; Fall       ; CLOCK_27        ;
; LCD_DATA[*]    ; CLOCK_27   ; 5.935 ; 5.935 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[0]   ; CLOCK_27   ; 5.935 ; 5.935 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[1]   ; CLOCK_27   ; 6.484 ; 6.484 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[2]   ; CLOCK_27   ; 6.449 ; 6.449 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[3]   ; CLOCK_27   ; 6.149 ; 6.149 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[4]   ; CLOCK_27   ; 6.392 ; 6.392 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[5]   ; CLOCK_27   ; 6.603 ; 6.603 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[6]   ; CLOCK_27   ; 6.828 ; 6.828 ; Fall       ; CLOCK_27        ;
;  LCD_DATA[7]   ; CLOCK_27   ; 6.078 ; 6.078 ; Fall       ; CLOCK_27        ;
; LCD_EN         ; CLOCK_27   ; 7.304 ; 7.304 ; Fall       ; CLOCK_27        ;
; LCD_ON         ; CLOCK_27   ; 5.095 ; 5.095 ; Fall       ; CLOCK_27        ;
; LCD_RS         ; CLOCK_27   ; 7.010 ; 7.010 ; Fall       ; CLOCK_27        ;
; LCD_RW         ; CLOCK_27   ; 5.755 ; 5.755 ; Fall       ; CLOCK_27        ;
; LEDG[*]        ; CLOCK_27   ; 3.800 ; 3.800 ; Fall       ; CLOCK_27        ;
;  LEDG[0]       ; CLOCK_27   ; 3.949 ; 3.949 ; Fall       ; CLOCK_27        ;
;  LEDG[1]       ; CLOCK_27   ; 3.979 ; 3.979 ; Fall       ; CLOCK_27        ;
;  LEDG[2]       ; CLOCK_27   ; 3.832 ; 3.832 ; Fall       ; CLOCK_27        ;
;  LEDG[3]       ; CLOCK_27   ; 3.815 ; 3.815 ; Fall       ; CLOCK_27        ;
;  LEDG[4]       ; CLOCK_27   ; 3.894 ; 3.894 ; Fall       ; CLOCK_27        ;
;  LEDG[5]       ; CLOCK_27   ; 3.922 ; 3.922 ; Fall       ; CLOCK_27        ;
;  LEDG[6]       ; CLOCK_27   ; 3.846 ; 3.846 ; Fall       ; CLOCK_27        ;
;  LEDG[7]       ; CLOCK_27   ; 3.800 ; 3.800 ; Fall       ; CLOCK_27        ;
; LEDR[*]        ; CLOCK_27   ; 3.927 ; 3.927 ; Fall       ; CLOCK_27        ;
;  LEDR[0]       ; CLOCK_27   ; 4.105 ; 4.105 ; Fall       ; CLOCK_27        ;
;  LEDR[1]       ; CLOCK_27   ; 4.002 ; 4.002 ; Fall       ; CLOCK_27        ;
;  LEDR[2]       ; CLOCK_27   ; 3.952 ; 3.952 ; Fall       ; CLOCK_27        ;
;  LEDR[3]       ; CLOCK_27   ; 4.071 ; 4.071 ; Fall       ; CLOCK_27        ;
;  LEDR[4]       ; CLOCK_27   ; 4.081 ; 4.081 ; Fall       ; CLOCK_27        ;
;  LEDR[5]       ; CLOCK_27   ; 4.077 ; 4.077 ; Fall       ; CLOCK_27        ;
;  LEDR[6]       ; CLOCK_27   ; 4.111 ; 4.111 ; Fall       ; CLOCK_27        ;
;  LEDR[7]       ; CLOCK_27   ; 4.019 ; 4.019 ; Fall       ; CLOCK_27        ;
;  LEDR[8]       ; CLOCK_27   ; 3.928 ; 3.928 ; Fall       ; CLOCK_27        ;
;  LEDR[9]       ; CLOCK_27   ; 3.983 ; 3.983 ; Fall       ; CLOCK_27        ;
;  LEDR[10]      ; CLOCK_27   ; 3.938 ; 3.938 ; Fall       ; CLOCK_27        ;
;  LEDR[11]      ; CLOCK_27   ; 3.947 ; 3.947 ; Fall       ; CLOCK_27        ;
;  LEDR[12]      ; CLOCK_27   ; 3.927 ; 3.927 ; Fall       ; CLOCK_27        ;
;  LEDR[13]      ; CLOCK_27   ; 4.073 ; 4.073 ; Fall       ; CLOCK_27        ;
;  LEDR[14]      ; CLOCK_27   ; 4.123 ; 4.123 ; Fall       ; CLOCK_27        ;
;  LEDR[15]      ; CLOCK_27   ; 4.121 ; 4.121 ; Fall       ; CLOCK_27        ;
;  LEDR[16]      ; CLOCK_27   ; 4.298 ; 4.298 ; Fall       ; CLOCK_27        ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 1920     ; 12480    ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 1920     ; 12480    ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 4417  ; 4417 ;
; Unconstrained Output Ports      ; 129   ; 129  ;
; Unconstrained Output Port Paths ; 832   ; 832  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 11 00:52:04 2025
Info: Command: quartus_sta wrapper -c wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -87.566
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -87.566   -697632.265 CLOCK_27 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567    -20924.281 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.258   -212614.345 CLOCK_27 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627    -13914.980 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4908 megabytes
    Info: Processing ended: Fri Apr 11 00:52:14 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


