# 可编程RDMA芯片架构实习生-芯片研发-筋斗云人才计划

**ID**: 7478003721008515335
**Code**: A234661
**Location**: 上海
**Category**: 硬件
**Type**: 实习

## 职位描述

### 团队介绍
字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。
课题背景：
近两年RDMA领域的协议和方案演进很快，业界提出很多新的协议，这些协议有很多类似的特性，但是报文格式和语义都有差异，并且每种协议也在持续演进。自研RDMA是硬件卸载方案，随着link speed向800Gbps和

### 实习要求


### 核心工作
1.6Tbps高带宽演进，不得不采用ASIC方式实现，不像FPGA具有灵活的可编程性。在ASIC芯片中实现部分可编程的RDMA，对协议的演进和功能扩展以及各种协议的探索，会带来很多灵活性。业界在这个领域已经有方案实现，比如Nvidia的DOCA DPA。RISC-V和ARM core具备可编程性，目前在可编程拥塞控制PCC应用方面有一些探索，本课题对RISC-V和ARM core应用在可编程RDMA领域进行预研。预期效果如下：
1、用户可定义的高度灵活的RDMA功能，潜在的场景包括新的RDMA opcode，wqe fencing，qp or link sharing，multipath，wire format，telemetry等；
2、得到不同业务和定制化场景对RISC-V和ARM core的规格需求；
3、以SDK形式提供给用户；
4、不影响现有的RDMA软件栈；
5、在RDMA网卡芯片中实现，不会额外消耗主机的CPU。
课题挑战：
1、RDMA的实现架构抽象出protocol engine、dma engine、scheduler等层次结构，方便结合RISC-V/ARM core实现可编程架构；
2、控制路径拦截WQEs进行定制化修改，数据路径性能不受影响；
3、构建丰富和准确的仿真模型，为各类新协议和新功能提供快速的性能评估；
4、与现有的hstim仿真平台结合验证整体架构的合理性和性能;
5、考虑各种业务场景的qos需求。

## 职位要求
1、2026届及之后毕业，博士在读，计算机、电子工程、网络相关专业优先；
2、熟悉RISC-V/ARM Core架构和编程技术，熟悉数字逻辑电路；
3、优秀的代码能力、数据结构和基础算法功底，有软件和硬件编程经验；
4、出色的问题分析能力，有自主探索解决方案的能力；
5、有RDMA项目经验者优先。
