 
 2
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
■出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            □涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
 
中   華   民   國  100 年 11 月 23 日 
 4
一、前言 
本報告為執行兩年期的國家型接取技術計畫的第二年期末報告。部份成果係延續第一年計畫的研
究成果，部份成果是第二年計畫的執行成果展現。 
本計畫的主要目標是研究開發適用於 60-GHz 無線個人區域網路(WPAN)系統下使用的高效能互補
式金氧半(CMOS)壓控振盪器與頻率合成器，並與鎖相迴路技術進行整合，以達成高性能高整合度之毫
米波訊號源電路設計，並同時降頻至 5-GHz 頻段以期與傳統 5-GHz WLAN 通訊系統共存。主要的實現
方法係規劃分別使用射頻互補式金氧半(RF CMOS) 90-nm 製程技術來設計製作 60-GHz 寬頻壓控振盪
器與 WPAN/WLAN 共存系統收發機應用下的頻率合成器。本研究計畫擬以 90-nm  RF CMOS 製程為主要
的電路實現技術(因計畫執行所需部份電路設計後改以 tsmc 0.18um or 0.13um CMOS 製程研製係考慮
計畫成果展示與可獲得的下線資源考量)。在 60-GHz 寬頻壓控振盪器設計中，我們將開發 30-GHz 和
60-GHz 兩種頻帶的振盪器電路與穩定 60-GHz 訊號源(52 – 59 GHz)的可能架構。同時，我們也將整
合倍頻與除頻技術來達到最佳性能與最低系統功率消耗，並提出一個訊號源的完整解決方案。考量
60-GHz 應用頻帶寬達 7-GHz 的事實，初期我們將鎖定的研發技術是以駐波振盪器為主，結合切換傳輸
線長度之技術(類似我們過去研究主題 – 切換電感的概念)來實現較寬調變頻率設計; 此技術將不同
於傳統利用 LC 共振槽壓控振盪器的電路設計。 
我們將同時開發設計 30-GHz 和 60-GHz 三頻段的壓控振盪器電路與 WPAN 系統收發機應用下的頻
率合成器。計畫規劃包括：主要以 30-GHz 和 60-GHz (以 0.9-nm 製程技術為主)寬頻振盪器電路為重
心，同時規畫設計鎖相迴路之電路設計; 開發 push-push 壓控振盪器之技巧將 30-GHz 壓控振盪器倍
頻至 60 GHz，與 60-GHz 高速除頻器之設計，並完成 30-GHz 與 60-GHz 寬頻壓控振盪器與相關倍頻/
除頻電路的研製與整合。期能開發 60-GHz 毫米波鎖相迴路技術與壓控振盪器、除頻/倍頻電路與 60-GHz
系統收發機應用下的頻率合成器，以完成 60-GHz WPAN 與 5-GHz WLAN 通訊系統共存的互補式金氧半毫
米波訊號源之整合。 
本計畫並在總計畫之規劃下與其它子計畫作整合。 
 6
 
圖二、Half data rate 傳輸模式之頻帶規範 [4][5]。 
然而，由於近年來 WLAN 技術的進步，使得傳統無線區域網路的傳輸頻寬逐漸向上提升；但隨著
科技的日新月異，消費者對於資料傳輸量的需求不停的攀升，導致原本的 802.11a/b/g 所能提供的傳
輸率已不敷使用，因此 802.11n 的規格需求因應而生。以傳輸速率方面來看，802.11n 可將目前 802.11a/g
的 54Mbps 傳輸速率提升到 108Mbps，甚至可以提升至 500Mbps。這最主要是要歸功於將 MIMO 與
OFDM 技術相結合而產生的 MIMO OFDM 技術；這個技術不僅提高了傳輸的品質也同時使得資料傳輸
量得到了明顯的提升。這種高過目前 WLAN 速度達 10 倍的的技術，可以支援高品質的音頻信號以及
高畫質的影像傳輸並有效縮短傳輸這些資料所需的時間。此外，由於採用多組獨立天線所組成的天線
陣列，所以可以保證 WLAN 用戶可以接收到較穩定的信號並且可以減少其他信號的干擾。換句話說可
以使其覆蓋範圍擴大而使 WLAN 的移動性大幅提高。 
綜合以上兩點論述，我們可以猜測在未來短距離(<10m)的無線通信很有可能將由 60GHz 技術所主
導；但基於技術發展之時間上的先後順序，以及電磁傳遞先天上的特性，中距離的無線傳輸應以 WLAN
的技術為主角。此外，我們也可以觀察到目前無線規格包括了 WiMAX、Wi-Fi、3G、3.5G 等等外，在
未來甚至會有 UWB 及 60GHz 等規格問世；無線規格繁多亦是目前行動裝置體積無法進一步縮小的主
要原因之一，這也相對的提高了產品的研發與製造成本。所以我們認為共存系統的發展將可以提高產
品的競爭力。因此我們在本計劃中提出了 60-GHz 毫米波 WPAN 系統與 5-GHz WLAN 通訊系統共存的概
念（如圖三），藉由觀察此架構圖，我們可以發現到由於整體系統中降頻至 5-GHz 頻帶後部份子電路將
可以共用，因此或可利用已經成熟的 5-GHz 頻帶收發機之電路並可以縮小晶片所需的面積，進而降低
製造成本。 
 
 8
[9]，STMicroelectronics [10]，Ericsson[11]，及 IBM [12]等。但考慮系統單晶片(System On Chip，SOC)
整合的趨勢，再加上製程技術之進步、低成本的考量之下，選用 CMOS 製程儼然成為一種自然演變的
法則 [13]。 
    放眼 60-GHz 收發機系統的電路設計於 CMOS 製程技術上實現的挑戰有下列幾點[14]-[17]： 
(A) 系統架構的選擇： 
就成本低複雜度和低功率的損耗的觀點而言，選擇直接轉頻架構，搭配分時多工(Time Division 
Multiplexing，TDM)方法是較為理想的解決方案。然而考慮系統晶片整合的設計觀點，直接轉頻架構
在 60-GHz 壓控振盪器的設計上受到 Pulling effect，與產生 DC-offset 的問題干擾[14]。這些負面影響在
實際電路佈局的非對稱狀況下及在 60-GHz 操作頻率下將顯得特別地明顯。採用較低振盪頻率及倍頻的
概念來產生 60-GHz 振盪訊號，可以降低系統對振盪器的 Pulling effect。如何規劃收發機系統架構，實
為整合收發機電路的一個重要課題。 
(B) 收發機天線設計之考量： 
隨著應用的區別，在天線的考慮上是略有差別的。由於 60-GHz 毫米波在空氣中的衰減是較為嚴重
的，根據 Friis 公式得知在相同的環境條件下，使用 60-GHz 頻率的錯誤率約較 5-GHz 高出 21dB 左右。
所以在一般系統的應用考量下，我們考慮使用高增益之方向性天線來作無線連結傳輸。這樣的高增益
之方向性天線設計考量是適用在固定點對點傳輸(屬 Line-of-sight, LOS 傳輸)。然而在 WPAN 的應用規
劃中，因為有室內無線傳輸應用的緣故。此時均勻性的等向天線也顯得重要。現有提出解決方案的是
採用天線陣列之概念[17]-[18]，以增加收訊的角度。然而整合天線陣列將使得晶片面積或模組體積變大
增加成本。同時，我們考量 60-GHz 波長已經可能進入毫米波的範圍內，所以有機會直接整合在 Si 晶
片上[19]；如此更具低成本的觀念。但無論如何，現有的晶片嵌入式天線(On Chip Antenna)的設計尚未
成熟。而矽基底損耗問題也影響到天線的輻射效率，所以開發晶片偏嵌入式天線遂形成為一個重要研
究課題。隨應用領域不同等向性或具方向性的天線設計也將有所考量上之差異。 
(C) 低雜訊放大器(LNA)電路設計之考量： 
    由於操作在 60-GHz 的頻帶下工作，一般單級 LNA 的增益因電晶體本身的增益不多而無法滿足系
統需求。現多使用多級的架構。又由於此 WPAN 應用頻帶之頻寬要到達 7-GHz，所以在 LNA 輸出入
的阻抗匹配設計，需要適度地結合回授與傳輸線設計的概念。由於 LNA 在收發機系統的雜訊特性指數
(Noise Figure)主宰整個收發機的雜訊特性，所以增加 LNA 的增益與降低雜訊(亦即，提高 S/N 雜訊比)
將是提高系統靈敏度(Sensitivity)的設計要點。考量雜訊與干擾訊號之抑止，則系統中需要結合晶片嵌
 10
 
圖四、本計畫共存系統中本地震盪信號源可能架構示意圖 
(F) 輸出功率放大器之設計考量： 
嚴格說來，在 60-GHz 頻帶要整合最後一級之功率放大器非常困難[17]。其原因是一般的 CMOS
元件無法提供足夠大的功率輸出。但除非增大操作電壓與操作電流，否則往往無法滿足較大功率輸出
的要求。今考量以 CMOS 來製作整合 WPAN 收發機系統的輸出功率放大器，我們可以考慮採用電路技
巧如 power combing 技巧[28]來克服輸出功率不足的問題 。當然，最後一級的功率放大器輸出規格取
決於實際應用方向；但探討如何整合輸出功率放大器於 CMOS 製程是一個重要課題。承如先前段落中
所述，直接轉頻架構在發射機中更容易有 LO Pulling effect 的產生；所以在升頻混頻器與前置放大級中
良好的晶片嵌入式(On-chip)帶通濾波器設計有助於發射機電路之穩定性與輸出效能。但高頻寬、高平
坦度且高品質因子(Quality-factor)的帶通濾波器設計是整合嵌入式濾波器的技術挑戰點。此外，由於正
交分頻多工（Orthogonal Frequency Division Multiplexing, OFDM）調變技術的成熟與其相對高頻譜效能
(High Spectrum Efficiency)隨之而來的是對功率放大器線性度之要求。所以結合功率放大器線性化技巧
於 60-GHz 操作頻段亦是整合 60-GHz WPAN 收發機系統之重要考量。 
    綜合上述研究背景與挑戰，我們知道 60-GHz WPAN 的市場應用正要起步。在 60-GHz CMOS 射頻
收發機系統上，有三個主要關鍵區塊：即天線、收發機前端電路，和 60-GHz 局部振盪訊號源。此外還
有增強電路特性的一個重要關鍵技術是晶片嵌入式 (On-chip)毫米波濾波器的設計。在毫米波
(millimeter-wave)射頻前端電路的設計上還有許多設計瓶頸需要克服。 
本計畫主要考量應用於毫米波 WPAN 的 60-GHz CMOS 射頻收發機關鍵技術整合規劃之收發機系
統中關鍵區塊中之 60-GHz 局部振盪訊號源的電路作開發設計。考量收發機架構系統採用第一次降頻至
 12
訊號產生源[29]-[31]。而我們應用已有的研究成果[32]重新作一個頻譜規劃，可以產生 14 個通道載波
頻率的訊號源電路。本計畫並規畫與其它子計畫研發成果中的收發機前端電路與或被動元件作整合工
作。並若有機會獲得 65-nm RF CMOS 製程資源時，預計將此線路設計轉移至 65-nm 製程。 
 14
振槽調變之振盪器，利用二次諧波輸出，往往可以得到更高的頻率，但觀察現有的文獻報告中，使用
90-nm CMOS 製程，大約可以得到 131-GHz 的頻率輸出[21]；然而我們要指出來的是採用 push-push 概
念設計之高頻壓控振盪器在 2 倍頻的輸出功率上約為其單倍頻核心電路輸出的 10dB~15dB 之衰減；就
整合應用上要去推動 Mixer 級有實質上的困難度。 
使用 1/4 波長駐波共振的壓控振盪器，可見參考文獻 [33]-[37]。嚴格說來這類振盪器有可分為行
進波振盪器[37]和駐波振盪器[33]。利用如圖 B.2 是一的兩傳輸線一端短路，另一端點接上一對交互連
結放大器對，我們可以得到 1/4 波長約略為傳輸線長的振盪頻率。其他奇次項諧振頻率因較高的導線
材質損耗而可忽略。經實驗證明[33]， Standing Wave Oscillator 有較高的 Q 值與較低的向位雜訊特性；
適當地短路傳輸線長，我們預想這技巧將可適用到 60-GHz WPAN 的 CMOS 收發機的整合設計中。文
獻[33]指設計到 15-GHz 的頻率應用。本計畫中我們將利用相同的設計概念設計 30-/60-GHz 的寬頻壓控
振盪器。 
 
 
圖 B.2  1/4 波長駐波共振的壓控振盪器示意圖 
 
 16
提供完整的載波頻率需求。然其架構的驗證係採理想化的行為模型來模擬。這對於實際電路的設計與
實現，難以提供真實的設計經驗。例如，在除 3 電路及整體電路上 I，Q 訊號的產生及平衡都將影響實
際 IC 電路製作後的真實特性。就我們目前的文獻搜尋結果，在文獻[30]中亦提及相關之完整解決方案。
在其中，可切換通道載波頻率的電路仍有很多的設計關鍵技術值得深入探討，例如，除 2 / 除 3 電路、
IQ 產生電路、低功率 SSB-混頻電路，高隔離之(路徑)多工器(path multiplexer)，與四相位振盪器本身，
都是重要關鍵電路。而此研究課題，事實上我們可以借鏡 UWB 在相關的參考文獻[29]-[30] 。我們研
究室亦針對完整產生 14 個通道載波頻率提出ㄧ篇專利[32]，我們已有足夠解決通道載波訊號產生源的
想法與計劃。 
 18
 
從簡單的微帶線(Micro-strip Lline)的公式出發，寬度為 W，厚度為 T 的金屬導體架構在高度為 H
的介電質 ( )1, =rr με 的材料上，其特性阻抗 0Z 可近似為： 
1836.0
0724.0
0
0
0 735.11)(
−−
−
⎥⎥⎦
⎤
⎢⎢⎣
⎡ ⎟⎠
⎞⎜⎝
⎛⋅+⋅=
H
W
W
HHZ r
r
r εε
μ
ε
μ  
假設在最理想化的近似下，波長
)(
111
00 HZf r
⋅⋅∝ εελ 。所以改變高度參數 H，即可改變特性阻抗
0Z ，進而改變波長。雖然在文獻[37]中，亦是利用電晶體開關切換來改變傳輸線之長度，但我們的設
計概念是與文獻[37]是不同的。而此創意架構將在本研究計畫中實際實現於壓控振盪器電路中。我們希
望將我們的技術背景建立在 90-nm RF CMOS 製程中;但我們也希望利用現有的 90-nm 製程來研製及驗
證部分的創意電路，以加速研發速度。 
 
B. 60-GHz 鎖相迴路之電路設計 
    從已有的文獻資料[12]，[38]-[39]知，基本上，鎖相迴路(PLL)中，最大的挑戰在預除器中除頻電
路的可操作頻率與可除頻率範圍大小。由於考量總計畫下的系統架構選擇，則我們預計在第一次轉頻
的中頻輸出可能落於 1-GHz 到 7-GHz 範圍內。我們預定沿襲文獻[12]與[38]的兩種架構方式，如圖 B.4 
(a)和(b) 所示，經過設計評估後(例如，得到可操作頻率或得到可除頻率範圍大小)再決定最後的選擇架
構。另外，當系統規範制定下後，我們也會再審視規範的規格。可能需要的跳頻及鎖定時間，也將同
時一併加量。也許我們需要規劃同時改變 LO1 和 LO2 乃同步跳頻鎖定的架構。 
 
 
圖 B.4 (a) 30-GHz VCO 鎖相迴路與倍頻器之組合以產生 60-GHz 振盪訊號源之架構示意圖。 
 
 20
 
表 B.1 應用於 WPAN 第二局部振盪訊號(LO2)之頻率規畫表 
Sub-bands fundamental Step-1  
Mixing 
Step-2  
Mixing 
SUB1 － fLo2-3G － 
SUB2 － － fLo2 -3G+0.5G 
SUB3 － － fLo2 -1.5G-0.5G 
SUB4 － fLo2-1.5G － 
SUB5 － － fLo2+1.5G-0.5G 
SUB6 － － fLo2 -0.5G 
SUB7 fLo2 － － 
SUB8 － － fLo2 +0.5G 
SUB9 － － fLo2+1.5G-0.5G 
SUB10 － fLo2+1.5G － 
SUB11 － － fLo2+1.5G+0.5G 
SUB12 － － fLo2+3G-0.5G 
SUB13 － fLo2+3G － 
SUB14 － － fLo2+3G+0.5G 
 
 22
B. V-band LNA 電路設計[51] 
(成果發表於 [51] C.-C. Huang, H.-C. Kuo, T.-H. Huang, and H.-R. Chuang, “Low-power, High-gain V-band 
CMOS Low Noise Amplifier for Microwave Radiometer Applications,” IEEE Microw. Wireless Compon. Lett., 
vol. 21, no. 2, pp.104-106, Feb. 2011; 以下摘要摘自[51]。) 
 A low power and high gain V-band CMOS low-noise amplifier (LNA) is proposed in this paper with a 
3-stage cascode topology. Using the gate-inductive gain-peaking technique to boost the gain, the proposed 
LNA achieves a good figure of merit (FOM) with less power consumption. This proposed LNA is fabricated 
in a 0.13-µm RF CMOS process, which achieves a peak gain of 21 dB at 53 GHz, a noise figure (NF) of 7.6 
dB at 53 GHz, a 3-dB frequency bandwidth ranging from 51.3 to 55.8 GHz, an input 1-dB compression point 
(P1dB) of -25 dBm at 53 GHz, and an input third-order intercept point (IIP3) of -16 dBm. Also, the LNA 
consumes only 15.1 mW at a supply voltage of 1.5 V. The calculated FOM is 0.81 in average. Such a V-band 
LNA design is applicable to the cost-efficiency integration of a microwave radiometer front-end circuit over 
the operation frequency band of 52 to 56 GHz. 
 The following figure is the illustration of the chip.  
 
The chip photo of our proposed V-band LNA. 
 
 24
D. 5-GHz 頻段四相位壓控振盪器電路設計[53] 
(成果發表於 [53] T.-H. Huang, Y.-R. Tseng, and S.-H. Wu, “A 1-V, 6.72-mW, 5.8-GHz CMOS 
Injection-locked Quadrature Local Oscillator with Stacked Transformer Feedback VCO,” IEICE Trans. on 
Electronics, vol. E93-C, no. 4, pp. 505-513, Apr. 2010. This work was published during the execution period, 
but we missed it in our last year presentation. 以下摘要摘自[53]。) 
This paper presents a real integration of a 5.8-GHz injection-locked quadrature local oscillator that 
includes two LC-tuned injection-locked frequency dividers (ILFDs) and a wide-tuning stacked-transformer 
feedback voltage-controlled oscillator (VCO) operated in double frequency. A symmetric differential 
stacked-transformer with a high coupling factor and a high quality factor is used as a feedback component for 
the wide-tuning VCO design. The wide tuning range, which is greater than three times the desired bandwidth, 
is achieved by selecting a greater tuning capacitance ratio available from high-voltage N-type 
accumulation-mode MOS varactors and a smaller self-inductance stacked-transformer. Since the quality 
factors of the LC-resonator components can sustain at a high enough level, the wide-tuning VCO does not 
suffer from the phase noise degradation too much. In addition, the tuning range of the local oscillator is 
extended simultaneously by utilizing switched capacitor arrays (SCAs) in the ILFDs. The circuit is 
implemented by TSMC’s 0.18-μm RF CMOS technology. At a 1-V power supply, the whole integrated circuit 
dissipates 6.72 mW (4.05 mW for the VCO and 2.67 mW for the two ILFDs). The total tuning range 
frequency is about 500 MHz (from 5.54 GHz to 6.04 GHz) when the tuning voltage Vtune ranges from 0 V to 
1.8 V. At around the output frequency of 5.77 GHz (at Vtune = 0.5 V), the measured phase noise of this local 
oscillator is –119.4 dBc/Hz at a 1-MHz offset frequency. This work satisfies the specification requirement for 
IEEE 802.11a UNII-3 band application. The corresponding figure-of-merit (FOM) calculated is 186.3 dB. 
The following figure is the chip photo.  
 
The chip photo of our proposed 5-GHz band QVCO.  
 
 26
F. 除 3除頻器電路設計[55] 
(成果發表於 [55] P.-K. Tsai, C.-Y. Liu, T.-H. Huang, and J.-W. Wu, “K-Band, low-power CMOS 
Injection-locked Divide-by-three Circuit Using Shunt-peaking and Current-bleeding Techniques,” Microw. 
and Optical Tech. Lett., 2011. (Accepted for publication) 以下摘要摘自[55]。) 
A CMOS divide-by-three injection-locked frequency divider (ILFD) having a wide input locking range 
of 23-to-27 GHz is proposed. The wide locking range is achieved by combining the shunt-peaking and 
current-bleeding techniques. The proposed circuit is fabricated using a 0.18-μm RF CMOS process, and the 
measured operation range (i.e., total locking range) is 4.32 GHz (from 23.17 to 27.49 GHz) for an input 
injection power of +4 dBm. The power consumption is 4.28 mW at a supply voltage of 1.2 V. The second- and 
third-order harmonic suppressions are 38.05 dBc and 37.89 dBc, respectively, for a divided output frequency 
of 8.4 GHz. The output phase noise under lock at an offset of 1 MHz with an input injection power of +4 dBm 
is -139 dBc/Hz. 
The following figure is the measure spectrum and the chip photo.  
 
The measured spectrum and the chip photo of our proposed divide-by-three frequency divider.
 28
[20] N. Garg, L. B. Lok, I. D. Robertson, M. Chongcheawchamnoan, and A. Worapishet, “1 to 20 -GHz 
CMOS Districuted Mixer using Asymmetric Coplanar Strip Transmission Lines,” in IEEE RFIC Symp. 
Dig. Papers, Jun. 2006. 
[21] P. -C. Huang et al, “A 131 -GHz Push-push VCO in 90-nm CMOS Technology,” in IEEE RFIC Symp. 
Dig. Papers, Jun. 2005, pp.613-616. 
[22] C. Cao, E. Seok, and K. K. O, “192 -GHz push-push VCO in 0.13 um CMOS,” IEE Electronics Letters, 
vol.42, no.4, Feb. 2006. 
[23] F. Ellinger et al, “60 -GHz VCO with Wideband Tuning Range Fabricated on VLSI SOI CMOS 
Technology,” in Microwave Symp. Dig. Paper, Jun. 2004, pp.1329-1332. 
[24] J. Borremans, M. Dehan , K. Scheir, et al. “VCO design for 60 GHz applications using differential 
shielded inductors in 0.13 μm CMOS”, IEEE RFIC Symposium,. Pp. 413-416. June 2008 
[25] D. Kim, et al., “A manufacturable complementary LCVCO operating at 70GHz with 6.14GHz tuning 
range in 65nm SOI CMOS”, ISSCC, pp. 540-541, 2007. 
[26] D. Kim, et al,. “The Process Variability of a V-band LC-VCO in 65nm SOI CMOS”, IEEE RFIC 
Symposium,. June 2008. 
[27] C. Cao, and Kenneth K. O. M, “Millimeter-Wave Voltage-Controlled Oscillators in 0.13-um CMOS 
Technology,“ IEEE J. Solid-State Circutis, vol.41, no.6, June 2006. 
[28] I. Aoki, S. D. Kee, D. B. Rutledge, and Ali Hajimiri, “Fully Integrated CMOS Power Amplifier Design 
Using the Distributed Active-Transformer Architecture,” IEEE J. Solid-State Circuits, vol.37, no.3, 
pp.371-383, Mar. 2002. 
[29] C. Mishra, A. Valdes-Garcia, E. Sanchez-Sinencio, and J. Silva-Martinez, “A Carrier Frequency 
Generator for Multi-Band UWB Radios,” in IEEE RFIC Symp. Dig. Papers, Jun. 2006. 
[30] C.-F. Liang, S.-I. Liu, Y.-H. Chen, T.-Y. Yang, and G.K. Ma, „“A 14-band Frequency Synthesizer for 
MB-OFDM UWB Application,“ in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2006, 
pp.428-437. 
[31] Jri Lee, and Da-Wei Chiu, “A 7-band 3-8-GHz Frequency Synthesizer with 1ns Band-Switching Time in 
0.18um CMOS Technology,” in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, Feb. 2006, 
pp.204-593. 
[32] 黃尊禧 王志偉 楊子毅，”頻率合成器與頻率合成方法，” 中華民國專利(申請中)。 
[33] William F. Andress, and Donhee Ham, “Standing Wave Oscillators Utilizing Wave-Adaptive Tapered 
Transmission Lines,” IEEE J. Solid-State Circuits, vol.40, no. 3, pp.638-651, March 2005. 
[34] William F. Andress and Donhee Ham, “Recent Developments in Standing-Wave Oscillator Design: 
Review,” in IEEE RFIC Symp. Dig. Papers, Jun. 2004, pp.119- 122. 
[35] D. Ham and W. Andress, “A Circular Standing Wave Oscillator,” in IEEE Int. Solid-State Circuits Conf. 
Dig. Tech. Papers, Feb. 2004, pp.380-533. 
[36] J. Wood, Terence C. Edwards, and Steve Lipa, “Rotary Traveling-Wave Oscillator Arrays: A New Clock 
Technology,” IEEE J. Solid-State Circuits, vol. 36, no.11, pp.1654-1665, Nov. 2001. 
[37] J.-C. Chien, and Liang-Hung Lu, “A 40-GHz Wide-Tuning-Range VCO in 0.18-um CMOS,” in Symp. 
VLSI Circuits, Dig. Papers, Jun. 2006, pp.178 – 179. 
[38] S. Glisic and W.Winkler, “A Broadband Low Spur Fully Integrated BiCMOS PLL for 60 -GHz Wireless 
Applications,” IEEE Radio and Wireless Symposium, Jan. 2006, pp. 451-454. 
 30
[54] M.-W. Tsai, P.-L. You, T.-L. Tsai, K.-L. Huang, and T.-H. Huang, “Design of Wide-IF-bandwidth 
Down-conversion Mixer for 60-GHz WPAN / 3-10 GHz UWB Group-1 Coexistence System 
Application,” in IEEE Int. Symp. on Next-Generation Electronics, Kaohsiung, Taiwan, Nov 18-19, 2010, 
pp.116-119. 
[55] P.-K. Tsai, C.-Y. Liu, T.-H. Huang, and J.-W. Wu, “K-Band, low-power CMOS Injection-locked 
Divide-by-three Circuit Using Shunt-peaking and Current-bleeding Techniques,” Microw. and Optical 
Tech. Lett., 2011. (accepted for publication) 
 
 
 32
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
       
子計畫二 原計畫規畫內容 執行成果內容 相符程度 
第二年 以 90-nm 製程，開發除
頻器，倍頻器及壓控振
盪器電路等關鍵功能
方塊電路。 
(1) 完成切換電感設計，並整合至一顆 60 
GHz 壓控振盪器電路設計中。執行成果
並發表於 ISSCC 2010 Student Research 
Preview. 
(2) 以 0.18 um CMOS 製程，完成一個在
24 – 27 GHz 頻段的 VCO 電路與倍頻器
電路整合。執行成果並發表於一 IEEE 短
篇論文期刊。 
(3) 以 0.18 um CMOS 製程，完成一個在
K 頻段的除三電路整合，執行成果並發表
於一 MOTL 短篇論文。 
(4) 以 0.13um CMOS 製程，完成一個在 60 
GHz 頻段的 LNA 電路。並發表於一篇
IEEE 短篇論文。 
(5) 分別完成一個在 0.18-um 及 90-nm 
CMOS 製程 6-7 GHz 整數鎖相迴路設
計，並開發四相位 TSPC 除三電路關鍵功
能方塊電路。 
(1)原規畫以 tsmc 90-nm 製程下
線，因考量可下線時程，部份電
路以 0.18 um CMOS 製程實現，
以累積設計經驗。 
(2) 原訂在 5 GHz 頻段，但為了
同時考量 60 GHz PLL 之開發，遂
將此 PLL 頻段設在 6-7 GHz。預
計 60 GHz PLL 將 VCO 核心電路
利用一個除 5 及除 2 電路後，即
可完成原計畫的目標。同時，略
修改 6-7 GHz 的 PLL 電路就可完
成 5 GHz 的鎖相迴路設計。 
(3) 與計畫規畫大致相符。  
第三年 
(計畫補助兩年) 
以 90-nm 製程，研發
60-GHz 的鎖相迴路設
計及與子計畫一的前
端電路整合。 
(1) 目前利用 tsmc 90-nm 製程將一個 60 
GHz 開迴路鎖相迴路(不含除頻迴路) 與
子計畫一所開發的 60-GHz 前端電路一
起整合，並於 12 月初下線。 
(1) 以開迴路鎖相迴路先與子計
畫一的前端電路整合，與原規畫
內容與計畫規畫大致相符。。 
 
 34
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
1000 字為限） 
 
學術成就:  
開發可切換傳輸線電感並整合於 60GHz 壓控振盪器電路中,已完成電路設計下線製
作並完成量測.同時，本計畫亦在 60GHz/5GHz 超寬頻共存系統的鎖相迴路關鍵功能方塊
電路之設計開發。研究成果已發表兩篇國際會議論文(EuMC2009)及 IEEE ISSCC 2011 
Student Research Preview。此外，在 60 GHz 前端電路 (如 LNA 及 Mixer)亦有兩篇
IEEE 論文(短篇及會議)之發表。同時，對於鎖相迴路之關鍵功能方塊電路之研製，亦有
一篇 IEEE 短篇論文及 MOTL 短篇論文發表。5GHz 頻段的壓控振盪器電路亦有一篇長篇
論文之發表。 
 
技術創新:  
本計畫主要的創新技術包括: 
(1)新型可切換傳輸線電感之設計。此技術可應用於 60 GHz 寬調頻之壓控振盪器設計。
利用切換傳輸線電感而達到 7 GHz FTR 的技術。本研究團相對其它研究團隊屬領先
地位。 
(2)開發高頻高除數除頻器電路設計技術。傳統應用在毫米波頻段的除頻器多為除 2 或
是除 3功能，這對於 60 GHz 鎖相迴路而言，需要的高頻除頻器方塊電路較多，所以
有功耗上的缺點。本計畫開發一個除 5 除頻器的電路設計技術，並成功的達成量測
結果。特別是在矽晶片 V-band 頻段，本研究團相對對應本技術應屬領先地位。 
 
應用價值:  
本計畫所開發出來的功能方塊電路(包括可切換傳輸線電感，壓控振盪器及除頻器)
皆可應用在 60GHz 毫米波鎖相迴路之設計上。並可應用於 60GHz/5GHz 超寬頻共存系統
頻率產生器之應用。 
 
 
計畫編號 NSC 99-2219-E-006-006-
計畫名稱
毫米波 CMOS內嵌式被動元件/天線關鍵技術之研發與其應用於高效能
Gigabit Wireless射頻系統晶片設計之研究-子計劃二:60-GHz WPAN/5-GHz
WLAN 共存系統之毫米波壓空振盪器與頻率合成器的設計(2/2)
出國人員姓名
服務機關及職稱
游本立/成大電機系 電機所博士班研究生
會議時間地點 20 February through 24 February. , 2011 / San Francisco, USA
會議名稱 International Solid-State Circuit Conference
發表論文題目 A 55-GHz, 17% FTR, Low Phase Noise VCO Using an Artificial GroundedMetal Guard Ring
一、摘要
學生游本立 2011/02/11 –2011/02/26 至美國舊金山參加 2011 國際固態電子電路會議
(ISSCC 2011)，並於 Student Research Preview 的時段中發表自己的研究成果介紹。報告的題目
標題是：A 55-GHz, 17% FTR, low phase noise VCO using an artificial grounded metal guard ring。主
要介紹目前自己的研究成果，展示切換電感技術在毫米波壓控振盪器電路上的設計。
國際固態電子電路會議至今已屆 58 周年，此研討會也是固態電子電路協會中最頂尖的
國際研討會，會中發表的都是最完整最前瞻的系統晶片之整合。學生藉由參與此次國際研討
會，學習到很多的知識與發表的經驗，特別是會前多次與 Student Research Preview 的會議主
持人往返修改的經驗，是我覺得最難得的經驗。
二、目的
(1) 口頭發表學生自己的研究成果介紹，並與全球頂尖之研究所學生作學術交流。
(2) 增加學生自己的視野及吸收他人的學習經驗。
三、參加會議經過
本次會期由 2011/02/20 ~ 2011/02/24 五天。研討會可區分為三大主軸：教育性主題(tutorials,
forums, and short courses)，論文發表，及廠商展出等。 19 號中午學生抵達下榻旅館，並完成
註冊程序。20 號早上用過早餐後即回房間準備該晚的口頭報告。下午 5 點半，出席大會安排
的 Session Dinner ，與 Chairman 及 Co-chairman 一起用餐並互相認識。7 點半隨即開始正式的
Student Research Preview Session 活動，先是頒獎及 Prof. Pual Gray 的演說，隨後每位學生便上
臺報告自己的研究內容。我也隨序上臺完成報告 (見圖 1-3)。結束後，我並找了 Chairman (Mrs.
Verhelst)及同 session 中來自新加坡大學的 Izan 和喬治亞大學的韓裔學生 Hamhee Jeon 一起留
念。另外，我也同 Prof. Paul Gray 一起合影留念(見圖 4-5)。
21 號早上，我參加了 Plenary Session，主題在討論能源資源不足下可能遇到的挑戰與解
決的方法。最近，國內的研究重心亦多在綠能電子設計主題上。包括 tsmc RD 副總 孫元成先
生與加州大學 Prof. A. Abidi 以製程及電路設計的觀點提出他們的看法。更有歐洲的教授透過
視訊會議連線方式現場提問並討論。會後的 Q&A 也是熱烈異常，讓我見識到大家求知若渴的
態度。
接下來的論文發表，學生分別選擇了生醫電子健康照護相關的發表會場與射頻相關的發
表場次參加。包括有 Session 2, 3, 7, 9, and 16 等多場。在 Session 2: Technologies for health 的場
次中，有幾篇論文是我比較有心得的。如 2.4 A 90nm CMOS SOC UWB Pulse Radar for Respiration
Rate Monitoring 是由愛爾蘭與義大利的學術單位共同開發的研究主題，這是探討應用於醫院
中即時監控加護病房病人的生命訊號並適時發出通知。2.6 A Programmable Implantable
Micro-Stimulator SOC with Wireless Telemetry: Application in Closed-Loop Endocardial Stimulation for
Cardiac Pacemaker。這是中正大學和台大醫院，交通大學等單位合作的研究成果。其技術關鍵
包括透過射頻耦合的原理完成無線充電的方法，這是我所感到興趣的地方。 另外，Session 3:
RF Techniques 也是學生感到有趣的議程，跟自己的研究非常的相關。其中，我較有印像的有
一篇由 Intel 華裔工程師發表，(3.3 A 2.5GHz 32nm 0.35 mm^2 3.5 dB NF -5dBm P1dB Fully
Differential CMOS Push-pull LNA with integrated 34 dB T/R switch and ESD protection)，利用互
補式轉導補償技術提升低雜訊放大器電路的線性度，並利用電感共用的方式將低雜訊放大器
電路與 T/R switch 共用，大幅縮小電路所需的面積。這篇對於射頻前端收發機電路的設計者
而言極具參考價值。
除了努力學習他人的經驗與知識外，我也見識到不同學生展現不同的台風。自是我自我
勉勵，來年有機會，我也鞭策自己再接再勵，看看可否正式發表論文。
四、與會心得與建議事項:
ISSCC 國際會議的確是 IC 設計領域中最頂尖的研討會，我在會場中見到了許多最先進的技
術的展現，也看到來自世界各地優秀人士的創意。參加這樣的研討會的確大幅增加自己的視
野，也看到了自己的不足之處。此外，我也極力自勉，期待早日在自己的研究題目上更上一
層樓。
ISSCC 2011 Student Research Preview
Conclusion
5
Proposed Conventional
FOM -183.4 -184.3
FOMT -188 -186.3
f0 55.7 GHz 55.5 GHz
FOM=PN-20log(fOSC/foffset)+
10log(Pd/1mW)
FOMT=PN-20log((fOSC/foffset) ×
(FTR/10%))+10log(Pd/1mW)
Conclusion
Proposed work FTR≈17%
Conventional varactor-tuned VCOFTR≈12.5%
Around 36% FTR improvement
A competitive performance in phase noise
99 年度專題研究計畫研究成果彙整表 
計畫主持人：黃尊禧 計畫編號：99-2219-E-006-006- 
計畫名稱：毫米波 CMOS 內嵌式被動元件/天線關鍵技術之研發與其應用於高效能 Gigabit Wireless
射頻系統晶片設計之研究--子計畫二：60-GHz WPAN / 5-GHz WLAN 共存系統之毫米波壓控振盪器與頻
率合成器的設計(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 4 4 100% 
其 中 兩 篇 IEEE 
MWCL 短篇論文. 
MWCL 期刊為射頻
微波領域重要的
短篇論文期刊. 
並另有一篇 IET 
Electronic 
Letters 論文,發
表除 5除頻器的創
意設計. 
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100% 另有兩名碩士班研究生部份參與.
國外 
參與計畫人力 
（外國籍） 
博士生 2 2 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
本計畫兩年共計發表論文約八篇(不計國內研討會論文)，今年度共五篇(主要包含有兩篇
IEEE MWCL 短篇論文之發)。詳見參考文獻。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
學術成就:  
    開發可切換傳輸線電感並整合於 60GHz 壓控振盪器電路中,已完成電路設計下線製作
並完成量測.同時，本計畫亦在 60GHz/5GHz 超寬頻共存系統的鎖相迴路關鍵功能方塊電路
之設計開發。研究成果已發表兩篇國際會議論文(EuMC2009)及 IEEE ISSCC 2011 Student 
Research Preview。此外，在 60 GHz 前端電路 (如 LNA 及 Mixer)亦有兩篇 IEEE 論文(短
篇及會議)之發表。同時，對於鎖相迴路之關鍵功能方塊電路之研製，亦有一篇 IEEE 短篇
論文及 MOTL 短篇論文發表。5GHz 頻段的壓控振盪器電路亦有一篇長篇論文之發表。 
 
技術創新:  
    本計畫主要的創新技術包括: 
(1) 新型可切換傳輸線電感之設計。此技術可應用於 60 GHz 寬調頻之壓控振盪器設計。
利用切換傳輸線電感而達到 7 GHz FTR 的技術。本研究團相對其它研究團隊屬領先地位。
(2) 開發高頻高除數除頻器電路設計技術。傳統應用在毫米波頻段的除頻器多為除 2或是
除 3 功能，這對於 60 GHz 鎖相迴路而言，需要的高頻除頻器方塊電路較多，所以有功耗
上的缺點。本計畫開發一個除 5除頻器的電路設計技術，並成功的達成量測結果。特別是
在矽晶片 K-/V-band 頻段，本研究團相對對應本技術應屬領先地位。 
 
