<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:45.1445</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7031070</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.10.29</openDate><openNumber>10-2024-0155889</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 97/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 제 1 트랜지스터는 아래로부터 순차적으로 적층되는 제 1 도전체, 제 1 절연체, 제 1 금속 산화물, 제 2 절연체, 및 제 2 도전체와, 제 1 금속 산화물의 상면 및 측면의 일부를 덮는 제 3 도전체와 제 4 도전체를 갖고, 제 2 트랜지스터는 아래로부터 순차적으로 적층되는 제 5 도전체, 제 1 절연체, 제 2 금속 산화물, 제 3 절연체, 및 제 6 도전체와, 제 2 금속 산화물의 상면 및 측면의 일부를 덮는 제 7 도전체와 제 8 도전체를 갖고, 제 3 트랜지스터는 아래로부터 순차적으로 적층되는 제 9 도전체, 제 1 절연체, 제 2 금속 산화물, 제 4 절연체, 및 제 10 도전체와, 제 8 도전체와, 제 2 금속 산화물의 상면 및 측면의 일부를 덮는 제 11 도전체를 갖고, 강유전성을 가질 수 있는 재료를 포함하는 용량 소자의 한쪽 전극이 제 3 도전체 및 제 6 도전체와 전기적으로 접속되는 반도체 장치. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.31</internationOpenDate><internationOpenNumber>WO2023161757</internationOpenNumber><internationalApplicationDate>2023.02.13</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/051253</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 용량 소자를 갖고,상기 제 1 트랜지스터는 제 1 절연체와, 상기 제 1 절연체 위의 제 1 금속 산화물과, 상기 제 1 금속 산화물 위의 제 2 절연체와, 상기 제 2 절연체 위의 제 1 도전체와, 상기 제 1 금속 산화물의 상면의 일부 및 측면의 일부를 덮는 제 2 도전체와, 상기 제 1 금속 산화물의 상면의 일부 및 측면의 일부를 덮는 제 3 도전체를 갖고,상기 제 2 트랜지스터는 상기 제 1 절연체와, 상기 제 1 절연체 위의 상기 제 1 금속 산화물과, 상기 제 1 금속 산화물 위의 제 3 절연체와, 상기 제 3 절연체 위의 제 4 도전체와, 상기 제 3 도전체와, 상기 제 1 금속 산화물의 상면의 일부 및 측면의 일부를 덮는 제 5 도전체를 갖고,상기 제 3 도전체는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터에서 공유되고,상기 제 1 금속 산화물은 상기 제 1 트랜지스터와 상기 제 2 트랜지스터에서 공유되고,상기 제 1 금속 산화물은 상기 제 1 트랜지스터의 채널 형성 영역과, 상기 제 2 트랜지스터의 채널 형성 영역을 갖고,상기 제 1 절연체는 상기 제 1 금속 산화물과 중첩되는 영역을 갖고,상기 용량 소자는 제 6 도전체와, 제 7 도전체와, 상기 제 6 도전체와 상기 제 7 도전체 사이에 위치하는 강유전성을 가질 수 있는 재료를 갖고,상기 제 1 도전체와 상기 제 6 도전체는 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,강유전성을 가질 수 있는 상기 재료는 산화 하프늄, 산화 지르코늄, 및 HfZrOX(X는 0보다 큰 실수임) 중에서 선택되는 하나 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,강유전성을 가질 수 있는 상기 재료는 산소, 하프늄, 및 지르코늄을 갖는 재료인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,강유전성을 가질 수 있는 상기 재료는 산화 하프늄에 지르코늄, 실리콘, 알루미늄, 가돌리늄, 이트륨, 란타넘, 스트론튬 중에서 선택된 하나 이상을 첨가한 재료인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,강유전성을 가질 수 있는 상기 재료는 산화 지르코늄에 하프늄, 실리콘, 알루미늄, 가돌리늄, 이트륨, 란타넘, 스트론튬 중에서 선택된 하나 이상을 첨가한 재료인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 6 도전체 및 상기 제 7 도전체 중 적어도 하나는 질화 타이타늄을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 3 도전체는 평면에서 보았을 때 상기 제 1 도전체와 상기 제 4 도전체 사이에 끼워지는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,제 3 트랜지스터를 갖고,상기 제 1 절연체는 강유전성을 가질 수 있는 재료를 갖고,상기 제 3 트랜지스터는 제 8 도전체와, 상기 제 8 도전체 위의 상기 제 1 절연체와, 상기 제 1 절연체 위의 제 2 금속 산화물과, 상기 제 2 금속 산화물 위의 제 5 절연체와, 상기 제 5 절연체 위의 제 9 도전체와, 상기 제 2 금속 산화물의 상면의 일부 및 측면의 일부를 덮는 상기 제 6 도전체를 갖고,상기 제 6 도전체는 상기 제 1 절연체의 상면과 접하는 영역을 갖고,상기 제 7 도전체는 상기 제 1 절연체의 하면과 접하는 영역을 갖고,상기 제 8 도전체는 상기 제 1 절연체의 하면과 접하는 영역을 갖고,상기 제 1 절연체는 상기 제 2 금속 산화물과 중첩되는 영역과 상기 제 7 도전체와 중첩되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제 7 도전체와 상기 제 8 도전체는 질화 타이타늄을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,순차적으로 적층된 복수의 기억층을 갖고,상기 복수의 기억층의 각각은 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 용량 소자를 갖고,상기 복수의 기억층의 각각이 갖는 상기 제 2 트랜지스터의 상기 제 5 도전체는 서로 전기적으로 접속되는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>구니타케 히토시</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ISAKA, Fumito</engName><name>이사카 후미토</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 다쓰야</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-028041</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.13</receiptDate><receiptNumber>1-1-2024-1014665-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-5-2024-0156688-64</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247031070.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c935ebedc9bd714f0586ea1433d57ed5186c40509f445e043ea1079cc768e630bc3e85e4a413076e063bbb5f5749516446abe0a34a306ac3474</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff483aee9dfebe085a759eb29e410458d88d91f564df3fd2e71835b2ee42b82bd774a06d59eb641aebcd608fcde612d804e20f00b8ff8f797</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>