CLK_SET_DRYRUN,VAR_0
CLK_SET_ROUND_DOWN,VAR_1
CLK_SET_ROUND_UP,VAR_2
ERANGE,VAR_3
MD4,FUNC_0
PLL_BASE_DIVM_SHIFT,VAR_4
PLL_BASE_DIVN_SHIFT,VAR_5
PLL_BASE_ENABLE,VAR_6
RD4,FUNC_1
WR4,FUNC_2
pdiv_to_reg,FUNC_3
pll_disable,FUNC_4
pll_enable,FUNC_5
set_masked,FUNC_6
wait_for_lock,FUNC_7
pll_set_std,FUNC_8
sc,VAR_7
fin,VAR_8
fout,VAR_9
flags,VAR_10
m,VAR_11
n,VAR_12
p,VAR_13
reg,VAR_14
mnp_bits,VAR_15
rv,VAR_16
