<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1509645897">
  <File Type="VDS-TIMING-PB" Name="top_circuit_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_circuit_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top_circuit.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_circuit_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_circuit_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_circuit_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top_circuit.vds"/>
  <File Type="PA-TCL" Name="top_circuit.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/datapath.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_1_end/project_1_end.srcs/sources_1/new/datapath.vhd"/>
        <Attr Name="ImportTime" Val="1507825727"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/lab2/control.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_1_end/project_1_end.srcs/sources_1/imports/lab2/control.vhd"/>
        <Attr Name="ImportTime" Val="1507825377"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl_P2/circuit.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../vhdl_P2/circuit.vhdl"/>
        <Attr Name="ImportTime" Val="1508765687"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl_P2/top_circuit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../vhdl_P2/top_circuit.vhd"/>
        <Attr Name="ImportTime" Val="1508775003"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../ipmems/Xi.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../ipmems/A.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/C.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/B.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/Step.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/Xi.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/A.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_circuit"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/vhdl_P2/Constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../vhdl_P2/Constraints.xdc"/>
        <Attr Name="ImportTime" Val="1508767449"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="memStep"/>
  <BlockFileSet Type="BlockSrcs" Name="memA"/>
  <BlockFileSet Type="BlockSrcs" Name="memXi"/>
  <BlockFileSet Type="BlockSrcs" Name="memB"/>
  <BlockFileSet Type="BlockSrcs" Name="memRes"/>
  <BlockFileSet Type="BlockSrcs" Name="memC"/>
</GenRun>
