sch2hdl,-intstyle,ise,-family,spartan6,-verilog,C:/usr/FPGA3/Fsub/Fsub.vf,-w,C:/usr/FPGA3/Fsub/Fsub.sch
