# Multiplexador 4√ó1 Parametriz√°vel (N bits) ‚Äî Behavioral, Dataflow e Structural
**Autor:** Manoel Furtado  
**Data:** 31/10/2025  
**Compatibilidade:** Verilog-2001 ¬∑ Quartus ¬∑ Questa (Intel/ModelSim)

---

## üéØ Objetivo
Implementar um **mux 4√ó1** de **N bits** em **tr√™s estilos** (Comportamental, Dataflow e Estrutural), com **testbench auto-verificado**, gera√ß√£o de **VCD**, e **scripts** para simula√ß√£o no Questa.

---

## üìÅ Estrutura do Projeto

```
Quartus/
  rtl/
    behavioral/   multiplex_4_1_N.v
    dataflow/     multiplex_4_1_N.v
    structural/   multiplex_4_1_N.v

Questa/
  rtl/
    behavioral/   multiplex_4_1_N.v
    dataflow/     multiplex_4_1_N.v
    structural/   multiplex_4_1_N.v
  tb/
    tb_multiplex_4_1_N.v
  scripts/
    clean.do
    compile.do
    run_cli.do
    run_gui.do
```

> Observa√ß√£o: todos os estilos usam **o mesmo nome de m√≥dulo** (`multiplex_4_1_N`).  
> Para evitar colis√£o, o `compile.do` compila **apenas um estilo por vez** (vari√°vel `IMPLEMENTATION`).

---

## ‚ñ∂Ô∏è Como Simular no Questa

No terminal do Questa, entre em `Questa/scripts`:

**GUI (recomendado):**
```tcl
do run_gui.do
```

**CLI (modo texto):**
```tcl
do clean.do
do compile.do
do run_cli.do
```

No `compile.do`, escolha o estilo:
```tcl
quietly set IMPLEMENTATION behavioral   ;# ou dataflow | structural
```

O `run_gui.do` j√°:
- limpa e compila (`do clean.do` + `do compile.do`);
- executa com visibilidade de sinais:  
  `vsim -voptargs=+acc work.tb_multiplex_4_1_N`
- adiciona tudo no Wave: `add wave -r /*`
- roda at√© o fim: `run -all`

---

## üß† Relat√≥rio T√©cnico e Descritivo

### 1) Descri√ß√£o **Comportamental**
A vers√£o comportamental utiliza um bloco **`always @(*)`** e um **`case(sel)`** para rotear uma das quatro entradas (`d0`, `d1`, `d2`, `d3`) at√© a sa√≠da `y`.  
A largura dos barramentos √© definida pelo **par√¢metro `N`**, permitindo reutiliza√ß√£o do mesmo c√≥digo para 1, 3, 8, 16, 32 bits etc.  
Vantagens: **legibilidade**, **portabilidade** e **rapidez na modelagem** do comportamento l√≥gico desejado, sem se comprometer com a topologia f√≠sica.

### 2) Descri√ß√£o **Dataflow**
A abordagem *dataflow* usa um **`assign`** com o operador condicional **tern√°rio `?:`** encadeado, expressando diretamente o **caminho de dados**: conforme `sel`, um dos vetores √© direcionado √† sa√≠da.  
O sintetizador infere automaticamente a rede de multiplexadores **N-bit** equivalente.  
Vantagens: **compacidade**, **clareza declarativa** e **s√≠ntese previs√≠vel** para circuitos combinacionais.

### 3) Descri√ß√£o **Estrutural**
A vers√£o estrutural explicita a hierarquia de hardware por meio de uma **√°rvore de muxes 2√ó1** parametrizados (`mux2_N`).  
- **N√≠vel 1** (`sel[0]`): `d0√ód1` e `d2√ód3` ‚Üí `y_lo`, `y_hi`  
- **N√≠vel 2** (`sel[1]`): `y_lo√óy_hi` ‚Üí `y`  
Essa organiza√ß√£o espelha uma implementa√ß√£o **f√≠sica t√≠pica**, facilita **reuso** de blocos e √© √∫til para estudar **profundidade l√≥gica** e **temporiza√ß√£o**.

---

## üß™ Testbench, Sa√≠da e Formas de Onda
O `tb_multiplex_4_1_N.v` usa **`N=3`** (parametriz√°vel) e executa duas varreduras completas de `sel` com diferentes padr√µes de (`d0..d3`).  
H√° um modelo de **refer√™ncia interna** `y_ref` (express√£o combinacional) que compara a sa√≠da do DUT e imprime **`OK/ERRO`** formatado no console:

- **`$display`** com tempo, `sel`, entradas, `y` e `y_ref`
- **Gera√ß√£o de VCD**:
  ```verilog
  initial begin
      $dumpfile("wave.vcd");
      $dumpvars(0, tb_multiplex_4_1_N);
  end
  ```
- **Encerramento limpo**:
  ```verilog
  $display("Fim da simulacao.");
  $finish;
  ```

No **Questa GUI**, o `run_gui.do` j√° adiciona **todos** os sinais ao Wave (√∫til para prints de tela).  
**Resultado esperado:** 100% das linhas com **OK**, validando equival√™ncia funcional entre o DUT e `y_ref`.

---

## üß© Aplica√ß√µes Pr√°ticas (com exemplos a mais)
Muxes 4√ó1 de N bits s√£o onipresentes em sistemas digitais. Exemplos t√≠picos:
- **CPU/ALU**: sele√ß√£o entre operandos (registrador A/B, imediato, *forwarding* de pipeline).  
- **Roteamento de barramento**: escolher uma entre quatro fontes (DMA, CPU, perif√©rico, porta de debug) para um canal.  
- **Sistemas embarcados**: concentra√ß√£o de **4 sensores** (N bits) em um √∫nico caminho de leitura.  
- **FPGA datapaths**: sele√ß√£o de sub-m√≥dulos (p.ex., deslocador, somador, comparador, LUT).  
- **Comunica√ß√µes**: sele√ß√£o de **4 canais** de dados paralelos (N) para transmiss√£o/observabilidade.  
- **Controle de modo**: escolher entre **4 perfis**/tabelas de par√¢metros (ganhos, *setpoints*).  
- **Teste/Debug**: comutar **4 sinais internos** para um pino de *probe* √∫nico.  
- **Composi√ß√£o hier√°rquica**: construir muxes **8√ó1 / 16√ó1** a partir de 4√ó1 (e 2√ó1), seguindo a mesma √°rvore estrutural.

---

## üß± Observa√ß√µes de S√≠ntese/FPGA
- Todos os estilos s√£o **combinacionais puros** (sem latches).  
- A parametriza√ß√£o `N` propaga para toda a l√≥gica, mantendo **coer√™ncia de largura**.  
- Em FPGAs, o mapeamento normalmente usa LUTs; a vers√£o **estrutural** deixa mais expl√≠citos os n√≠veis de multiplexa√ß√£o (pode ajudar ao analisar **timing**).

---

## ‚úÖ Checklist de Entrega
- [x] RTL **Comportamental** (`always/case`)  
- [x] RTL **Dataflow** (`assign ?:`)  
- [x] RTL **Estrutural** (√°rvore de `mux2_N`)  
- [x] **Testbench** com `N=3`, `timescale`, delays, `$display`, **VCD**, **finish**  
- [x] **Scripts** (`clean.do`, `compile.do`, `run_cli.do`, `run_gui.do`)  
- [x] Compat√≠vel com **Quartus** e **Questa**

---

## üîß Dicas R√°pidas
- Se quiser trocar `N`, basta alterar no TB: `localparam N = <novo_valor>;`  
- Para comparar **estilos diferentes** em uma mesma simula√ß√£o, renomeie os m√≥dulos (ex.: `multiplex_4_1_N_beh`, `..._df`, `..._str`) ou use libs/bibliotecas distintas.

---

**Comandos √∫teis (GUI):**
```tcl
do run_gui.do
# Internamente:
# vsim -voptargs=+acc work.tb_multiplex_4_1_N
# add wave -r /*
# run -all
```

**Logs esperados (exemplo):**
```
 tempo   sel   d0 d1 d2 d3  |  y  y_ref  OK
   5    00    001 010 101 111 | 001  001   OK
  10    01    001 010 101 111 | 010  010   OK
  ...
Fim da simulacao.
```
