<DOC>
<DOCNO>
EP-0015821
</DOCNO>
<TEXT>
<DATE>
19800917
</DATE>
<IPC-CLASSIFICATIONS>
H01L-21/02 H01L-29/06 H01L-29/02 H01L-21/225 
</IPC-CLASSIFICATIONS>
<TITLE>
semiconductor device having a guard ring and process for its manufacture.
</TITLE>
<APPLICANT>
thomson csffr<sep>thomson-csf <sep>thomson-csf173, boulevard haussmann75008 parisfr   <sep>
</APPLICANT>
<INVENTOR>
collumeau anniefr<sep>peyre lavigne andrefr<sep>collumeau, annie<sep>peyre lavigne, andre<sep>collumeau, annie"thomson-csf" - scpi 173, bld haussmannf-75360 paris cedex 08fr<sep>peyre lavigne, andré"thomson-csf" - scpi 173, bld haussmannf-75360 paris cedex 08fr<sep>
</INVENTOR>
<ABSTRACT>
the invention relates to semiconductor devices comprising a guard ring.  the conventional processes for the manufacture of guard rings, by localised diffusion through windows in a thick mask, give rise to a superficial contamination of the crystal and to crystal perturbations.  the process according to the invention consists in depositing first of all on the crystal a diffusion source (44), limited to the location of the future guard ring (43), and then in carrying out the diffusion.  the junctions formed in this manner are reliable and free from noise.  application to diodes and transistors.  <image>
</ABSTRACT>
<DESCRIPTION>
dispositif semiconducteur, muni d'un anneau de carde et son procede de fabrication la présente invention concerne les dispositifs semiconducteurs et se rapporte en particulier à la réalisation des anneaux de garde des jonctions d'un tel dispositif. elle s'applique par exemple mais de façon non limitative aux diodes fonctionnant en régime d'avalanche, la description donnée ciaprès se situant notamment dans le cas d'une jonction d'une telle diode; toutefois, l'invention est aussi bien applicable dans le cas des dispositifs comportant plusieurs jonctions, tels que les transistors. le fonctionnement normal d'une diode à avalanche exige que celle-ci ait lieu en volume lorsque la tension d'avalanche est atteinte. en fait, dans les diodes telles qu'elles sont réalisées selon l'art connu, le claquage se produit préférentiellement en surface plutôt qu'en volume, en raison d'une part du champ électrique plus élevé en surface qu'en profondeur, et d'autre part de la présence d'impuretés en surface du cristal semiconducteur, impuretés provenant des étapes de fabrication. la présente invention, en proposant une structure originale pour les jonctions des dispositifs semiconducteurs améliore leur tenue en tension grâce notamment à la présence, au cours d'une étape de diffusion, d'une couche de silice qui s'oppose à la pollution de la surface du cristal semiconducteur. de façon plus précise, l'invention concerne un dispositif semiconducteur comportant une première région d'un premier type de conductivité formant avec le substrat d'un second type de conductivité une jonction dont la charge d'espace est limitée par un anneau de garde diffusé qui entoure la jonction, caractérisé en ce que l'anneau de garde comporte en premier lieu une région diffusée, en second lieu une source de diffusion déposée sur la surface de la région diffusée extérieure au substrat et en troisième lieu une couche isolante qui remplit la double fonction de masque pour la source de diffusion et de barrage contre l'exodiffusion des impuretés dopantes. l'invention sera mieux comprise à l'aide de la description qui suit, laquelle s'appuie sur les figures qui représentent: - figure 1 : une jonction selon l'art connu, sans anneau de garde; - figure 2 : une jonction selon l'art connu, avec anneau de garde; - figure 3 : les courbes de caractéristiques électriques des deux jonctions précédentes, rapprochées de la courbe de caractéristiques selon l'invention; - figure 4: une jonction selon l'invention; - figures sa à sf: le procédé de fabrication des diodes selon l'invention. la figure 1 représente une jonction classique, sans anneau de garde, selon l'art connu. pour l'homme de l'art, une telle jonction est dite planaire, parce qu'elle est composée d'une jonction plane 1 et d'une jonction cylindrique 2 qui séparent deux zones dans un cristal semiconducteur, une première zone 3 d'un type de conductivité (p par exemple) et une deuxième zone 4 d'un type de conductivité opposée (n par exemple). pour une jonction planaire, la tension de claquage est inférieure à celle d'une jonction plane, pour des taux de dopage identiques des matériaux semiconducteurs, parce que le champ électrique est plus élevé en 2 qu'en 1. de plus, la surface
</DESCRIPTION>
<CLAIMS>
 revendications    1.dispositif semiconducteur, muni d'un anneau de garde, comportant une première   région (59)    d'un premier type de conductivité, formant avec le substrat (51) d'un second type de conductivité une jonction, cet anneau de garde étant caractérisé, en premier lieu, en ce qu'il constitue avec le substrat une jonction dont la tension d'avalanche est supérieure à celle de la jonction qu'il entoure et, en second lieu, en ce qu'il comporte une région diffusée (57) sur laquelle sont déposées une première couche (54), source de diffusion des impuretés dopantes vers l'anneau de garde, et une seconde couche (55) qui remplit la double fonction de masque pour la source de diffusion (54) et de barrage contre l'exodiffusion des impuretés dopantes, les première et seconde couches constituant de plus par rapport à la surface du semiconducteur,  un relief qui a la même géométrie que l'anneau de garde.    2. dispositif semiconducteur selon la revendication 1, caractérisé en  ce que la source de diffusion (54) est en silicium polycristallin dopé par des  impuretés correspondant au type de conductivité de la région diffusée (57).    3. dispositif semiconducteur selon la revendication 1, caractérisé en  ce que la source de diffusion (54) est en silice dopée par des impuretés  correspondant au type de conductivité de la région diffusée (57).    4. dispositif semiconducteur selon la revendication 1, caractérisé en  ce que la couche isolante (55) est en silice.     5. procédé de fabrication d'un dispositif semiconducteur, selon la  revendication 1, caractérisé en ce qu'il comporte les étapes de réalisation  suivantes:  - à partir   d'un    substrat (51) dépôt d'une première couche isolante (52)  et photogravure de la fenêtre (53) de diffusion de l'anneau de garde;  - dépôt d'une couche de diffusion (54) et d'une seconde couche isolante    (su) ;     - masquage et attaque par les procédés connus des couches isolantes  (52 et 55) et de la couche de diffusion (54) afin d'isoler   l'flot    de source de  diffusion (56);  - diffusion de la région (57) d'anneau de garde, accompagnée de la  formation d'une nouvelle couche isolante (58) en surface du cristal;    - photogravure et attaque de la couche isolante (58) à l'intérieur de l'anneau de garde, et diffusion de la région de jonction (59).  
</CLAIMS>
</TEXT>
</DOC>
