---
title: "[λ² λ¦΄λ΅κ·Έ HDL] 09. λ‹¤λ¥Έ λ¨λΈλ§ κΈ°λ²•λ“¤"
date: 2025-03-20 01:23:00 +09:00
categories: [Verilog, λ² λ¦΄λ΅κ·Έκ³µλ¶€]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---


# 9μ¥. λ‹¤λ¥Έ λ¨λΈλ§ κΈ°λ²•λ“¤
## 9.1. μ μ°¨μ  μ—°μ† ν• λ‹Ή
β…Verilogμ—μ„ μ μ°¨μ  μ—°μ† ν• λ‹Ή (Procedural Continuous Assignment)

Verilogμ μ μ°¨μ  μ—°μ† ν• λ‹Ήμ€ νΉμ • λ³€μ(`reg` λλ” `net`)μ— λ€ν•΄ κΈ°μ΅΄μ μ μ°¨μ  ν• λ‹Ήμ„ λ¬΄μ‹ν•κ³ , κ°’μ΄ μ§€μ†μ μΌλ΅ μ μ§€λλ„λ΅ ν•λ” νΉλ³„ν• ν•νƒμ 
ν• λ‹Ή λ°©μ‹μ…λ‹λ‹¤. 

μ΄λ” μ£Όλ΅ μ‹λ®¬λ μ΄μ… μ¤‘ νΉμ • μ΅°κ±΄μ—μ„ λ³€μ κ°’μ„ **κ°•μ λ΅ μ„¤μ •**ν•κ±°λ‚ **μ μ–΄ν•΄μ•Ό ν•  λ•** μ‚¬μ©λ©λ‹λ‹¤.


π¨ ν•μ§€λ§ Verilog-2001 μ΄ν›„μ—λ” κ±°μ μ‚¬μ©λμ§€ μ•μΌλ©°, λ€μ‹  always λΈ”λ΅μ„ ν™μ©ν•λ” κ²ƒμ΄ κ¶μ¥λ©λ‹λ‹¤.

#### π“μ μ°¨μ  μ—°μ† ν• λ‹Ήμ λ°©μ‹

1. `assign ... deassign`

    - reg νƒ€μ… λ³€μμ—λ§ μ‚¬μ© κ°€λ¥ν•λ©°, κ°’μ΄ μ§€μ†μ μΌλ΅ μ μ§€λλ„λ΅ μ„¤μ •ν•©λ‹λ‹¤.

    - deassignμ„ ν†µν•΄ κΈ°μ΅΄μ μ—°μ† ν• λ‹Ήμ„ ν•΄μ ν•  μ μμµλ‹λ‹¤.

2. `force ... release`

    - reg, net, λΉ„νΈ μ„ νƒ, λ¶€λ¶„ μ„ νƒ λ¨λ‘ μ‚¬μ© κ°€λ¥ν•λ©°, κ°•μ λ΅ κ°’μ„ μ„¤μ •ν•©λ‹λ‹¤.

    - releaseλ¥Ό ν†µν•΄ κ°•μ λ κ°’μ„ ν•΄μ ν•  μ μμµλ‹λ‹¤.



#### π“ **μ μ°¨μ  μ—°μ† ν• λ‹Ήμ νΉμ§•**

| **νΉμ§•**               | **μ„¤λ…**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **μ‚¬μ© μ„μΉ**           | `initial`, `always` λ“± μ μ°¨μ  λΈ”λ΅ μ•μ—μ„λ§ μ‚¬μ© κ°€λ¥                   |
| **μ°μ„ μμ„**            | κΈ°μ΅΄μ μ μ°¨μ  ν• λ‹Ήλ³΄λ‹¤ λ†’μ€ μ°μ„ μμ„λ¥Ό κ°€μ§                              |
| **μ μ–΄ ν‚¤μ›λ“**         | `assign`, `deassign`, `force`, `release` μ‚¬μ©                            |
| **λ€μƒ λ°μ΄ν„° νƒ€μ…**    | - `assign ... deassign`: `reg` νƒ€μ…λ§ κ°€λ¥                              |
|                         | - `force ... release`: `reg`, `net`, λΉ„νΈ μ„ νƒ, λ¶€λ¶„ μ„ νƒ κ°€λ¥            |
| **κ°’ μ μ§€ κΈ°κ°„**        | - `assign`/`force`: μƒλ΅μ΄ κ°’μ΄ μ„¤μ •λ  λ•κΉμ§€ μ μ§€                       |
|                         | - `deassign`/`release`: κΈ°μ΅΄ κ°’μ΄ μ μ§€λλ©° μƒλ΅μ΄ κ°’ ν• λ‹Ή κ°€λ¥            |
| **ν•©μ„± κ°€λ¥ μ—¬λ¶€**      | β λ¶κ°€λ¥ (μ‹λ®¬λ μ΄μ… μ „μ©)                                               |



### 9.1.1. assign κ³Ό deassign
β…Verilogμ—μ„ assignκ³Ό deassign
π¨ `assign ... deassign`μ€ Verilog-2001 μ΄ν›„λ΅ κ±°μ μ‚¬μ©λμ§€ μ•μµλ‹λ‹¤.  λ€μ‹  `always` λΈ”λ΅μ„ μ‚¬μ©ν•λ” κ²ƒμ΄ μΌλ°μ μ…λ‹λ‹¤.
#### π“ νΉμ§•
1. μ§€μ†μ  ν• λ‹Ή (`assign`)

    - `reg` νƒ€μ… λ³€μμ— κ°’μ„ μ§€μ†μ μΌλ΅ μ μ§€ν•λ„λ΅ μ„¤μ •ν•©λ‹λ‹¤.

    - κΈ°μ΅΄μ μ μ°¨μ  ν• λ‹Ήμ„ λ¬΄μ‹ν•κ³ , μ§€μ •λ κ°’μ΄ μ μ§€λ©λ‹λ‹¤.

2. μ§€μ†μ  ν• λ‹Ή ν•΄μ  (`deassign`)
    
    - `assign`μΌλ΅ μ„¤μ •λ κ°’μ„ ν•΄μ ν•μ—¬, λ‹¤μ‹ μ μ°¨μ  ν• λ‹Ήμ΄ μ μ©λ  μ μλ„λ΅ ν•©λ‹λ‹¤.
 
3. μ ν•μ‚¬ν•­
 
    - `assign`κ³Ό `deassign`μ€ λ©”λ¨λ¦¬, λΉ„νΈ μ„ νƒ, λ¶€λ¶„ μ„ νƒμ—λ” μ‚¬μ©ν•  μ μ—†μµλ‹λ‹¤.
    
    - μ¤μ§ `reg` νƒ€μ… λ³€μμ—λ§ μ μ© κ°€λ¥ν•©λ‹λ‹¤.


#### π“ μμ 

```verilog
module assign_deassign_example;
    reg [3:0] d1;

    initial begin
        $monitor("At time T = %0t: d1 = %0d", $time, d1);

        d1 = 5;          // μ΄κΈ° κ°’ μ„¤μ •
        #10 assign d1 = 3;  // d1μ— μ§€μ†μ μΌλ΅ 3 ν• λ‹Ή
        #20 deassign d1;   // μ§€μ† ν• λ‹Ή ν•΄μ 
        #30 d1 = 7;       // μƒλ΅μ΄ κ°’ ν• λ‹Ή
    end
endmodule
```

β” μ¶λ ¥:

```text
At time T = 0: d1 = 5  
At time T = 10: d1 = 3  
At time T = 30: d1 = 7
```

π“ λ™μ‘ μ„¤λ…
1. μ΄κΈ°κ°’ μ„¤μ •
 
    - μ‹λ®¬λ μ΄μ… μ‹κ°„ T=0μ—μ„ d1μ€ μ΄κΈ°κ°’ 5λ΅ μ„¤μ •λ©λ‹λ‹¤.

2. μ§€μ†μ  ν• λ‹Ή (`assign`)
    
    - μ‹λ®¬λ μ΄μ… μ‹κ°„ T=10μ—μ„ d1μ€ μ§€μ†μ μΌλ΅ κ°’ 3μ„ μ μ§€ν•©λ‹λ‹¤.
     
    - μ΄ν›„ μ μ°¨μ  ν• λ‹Ήμ€ λ¬΄μ‹λ©λ‹λ‹¤.
     
3. μ§€μ†μ  ν• λ‹Ή ν•΄μ  (`deassign`)
     
    - μ‹λ®¬λ μ΄μ… μ‹κ°„ T=20μ—μ„ μ§€μ†μ  ν• λ‹Ήμ΄ ν•΄μ λ©λ‹λ‹¤.
     
    - μ΄ν›„ μ μ°¨μ  ν• λ‹Ήμ΄ λ‹¤μ‹ μ μ©λ  μ μμµλ‹λ‹¤.
     
4. μƒλ΅μ΄ κ°’ ν• λ‹Ή
     
    - μ‹λ®¬λ μ΄μ… μ‹κ°„ T=30μ—μ„ μ μ°¨μ  ν• λ‹Ήμ„ ν†µν•΄ μƒλ΅μ΄ κ°’ 7μ΄ μ„¤μ •λ©λ‹λ‹¤.





### 9.1.2. force μ™€ release
β…Verilogμ—μ„ forceμ™€ release
Verilogμ **force**μ™€ **release**λ” **μ μ°¨μ  μ—°μ† ν• λ‹Ή(Procedural Continuous Assignment)**μ ν• ν•νƒλ΅, νΉμ • λ³€μλ‚ μ‹ νΈμ— λ€ν•΄ κΈ°μ΅΄ ν• λ‹Ήμ„ λ¬΄μ‹ν•κ³  κ°•μ λ΅ κ°’μ„ μ„¤μ •ν•κ±°λ‚ μ„¤μ •μ„ ν•΄μ ν•λ” λ° μ‚¬μ©λ©λ‹λ‹¤. 

μ΄ κΈ°λ¥μ€ μ£Όλ΅ μ‹λ®¬λ μ΄μ…, λ””λ²„κΉ…, λλ” νΉμ • μ΅°κ±΄μ—μ„ μ‹ νΈλ¥Ό κ°•μ λ΅ μ μ–΄ν•  λ• ν™μ©λ©λ‹λ‹¤.


π“ **forceμ™€ releaseμ νΉμ§•**

| **νΉμ§•**               | **μ„¤λ…**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **μ‚¬μ© λ©μ **           | νΉμ • μ‹ νΈλ‚ λ³€μμ— κ°•μ λ΅ κ°’μ„ μ„¤μ •(`force`)ν•κ±°λ‚ μ„¤μ •μ„ ν•΄μ (`release`) |
| **λ€μƒ λ°μ΄ν„° νƒ€μ…**    | - `force`: `reg`, `net`, λΉ„νΈ μ„ νƒ, λ¶€λ¶„ μ„ νƒ κ°€λ¥                      |
|                         | - `release`: κ°•μ λ΅ μ„¤μ •λ λ¨λ“  λ°μ΄ν„° νƒ€μ… ν•΄μ  κ°€λ¥                   |
| **μ°μ„ μμ„**            | κΈ°μ΅΄μ λ¨λ“  ν• λ‹Ήμ„ λ¬΄μ‹ν•κ³  κ°•μ μ μΌλ΅ κ°’μ„ μ„¤μ •                        |
| **κ°’ μ μ§€ κΈ°κ°„**        | - `force`: μƒλ΅μ΄ κ°’μ΄ μ„¤μ •λ  λ•κΉμ§€ μ μ§€                               |
|                         | - `release`: κΈ°μ΅΄ κ°’μ΄ μ μ§€λλ©° μƒλ΅μ΄ κ°’ ν• λ‹Ή κ°€λ¥                    |
| **ν•©μ„± κ°€λ¥ μ—¬λ¶€**      | β λ¶κ°€λ¥ (μ‹λ®¬λ μ΄μ… μ „μ©)                                               |

#### π“ μμ 

**μμ  1: κΈ°λ³Έ**

```verilog
module ForceReleaseExample;
    reg [3:0] d1;
    wire [3:0] d2;

    assign d2 = 2;  // κΈ°λ³Έμ μΌλ΅ d2λ” ν•­μƒ 2λ΅ μ„¤μ •

    initial begin
        $monitor("At time T = %0t: d1 = %0d, d2 = %0d", $time, d1, d2);

        d1 = 5;          // μ΄κΈ° κ°’ μ„¤μ •
        #5 force d1 = 3; // κ°•μ λ΅ d1μ— κ°’ μ„¤μ •
        force d2 = 4;    // κ°•μ λ΅ d2μ— κ°’ μ„¤μ •
        #10 release d1;   // κ°•μ  μ„¤μ • ν•΄μ 
        release d2;      // κ°•μ  μ„¤μ • ν•΄μ 
    end
endmodule
```

β” μ¶λ ¥:

```text
At time T = 0: d1 = 5, d2 = 2  
At time T = 5: force d1 and d2  
At time T = 5: d1 = 3, d2 = 4  
At time T = 10: release d1 and d2  
At time T = 10: d1 = 3, d2 = 2  
```

**μμ  2: ν•μ„ λ¨λ“ μ—°κ²° λ³€κ²½**

```verilog
module Top(input [3:0] din, din1, output [3:0] dout, dout1);
    DFF i0(.din(din), .dout(dout));
    DFF i1(.din(din1), .dout(dout1));
endmodule

module ModifiedTop(input [3:0] din, din1, output [3:0] dout, dout1);
    Top i_top(.din(din), .din1(din1), .dout(dout), .dout1(dout1));

    initial begin
        force i_top.i1.din = i_top.din; // ν•μ„ λ¨λ“ μ—°κ²° λ³€κ²½
    end
endmodule
```

β” μ„¤λ…:

- `force`λ¥Ό μ‚¬μ©ν•μ—¬ ν•μ„ λ¨λ“μ μ‹ νΈ μ—°κ²°μ„ λ™μ μΌλ΅ λ³€κ²½ν•©λ‹λ‹¤.

#### π“ λ™μ‘ μ„¤λ…

1. κ°•μ  ν• λ‹Ή (force)
    - νΉμ • μ‹ νΈλ‚ λ³€μμ κ°’μ„ κ°•μ λ΅ μ„¤μ •ν•λ©°, λ‹¤λ¥Έ λ“λΌμ΄λ²„μ μν–¥μ„ λ°›μ§€ μ•κ³  μ§€μ •λ κ°’μ„ μ μ§€ν•©λ‹λ‹¤.

    ```verilog
    force module_name.signal_name = forcing_value;
    ```

2. κ°•μ  ν•΄μ  (release)
    - μ΄μ „μ— forceλ΅ μ„¤μ •λ κ°’μ„ ν•΄μ ν•μ—¬ μ›λ λ“λΌμ΄λ²„λ΅ λμ•„κ°‘λ‹λ‹¤.

    ```verilog
    release module_name.signal_name;
    ```

3. μ‹λ®¬λ μ΄μ…μ—μ„ ν™μ©
    - νΉμ • μ΅°κ±΄ ν…μ¤νΈ λλ” X-propagation λ°©μ§€ λ“±μ— μ‚¬μ©λ©λ‹λ‹¤.

    ```verilog
    initial begin
        force u_my_flip_flop.d = 1'b1; // κ°•μ λ΅ 'd'λ¥Ό 1λ΅ μ„¤μ •
        #1000;
        release u_my_flip_flop.d; // κ°•μ  μ„¤μ • ν•΄μ 
    end
    ```



## 9.2. νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”©
β… Verilog νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”©(Parameter Overriding)λ€?

Verilogμ νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”©μ€ λ¨λ“ μ„¤κ³„ μ‹ μ •μλ νλΌλ―Έν„° κ°’μ„ μƒμ„ λ¨λ“μ—μ„ μ¬μ •μ(Override)ν•μ—¬ μ„¤κ³„μ μ μ—°μ„±μ„ λ†’μ΄κ³ , λ™μΌν• λ¨λ“μ„ λ‹¤μ–‘ν• ν™κ²½μ—μ„ μ¬μ‚¬μ©ν•  μ μλ„λ΅ μ§€μ›ν•λ” κΈ°λ¥μ…λ‹λ‹¤. 

μ΄λ¥Ό ν†µν•΄ μ„¤κ³„μ κ°€λ…μ„±κ³Ό μ μ§€λ³΄μμ„±μ„ κ°μ„ ν•  μ μμµλ‹λ‹¤.

π“ **νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”© νΉμ§•**

| **νΉμ§•**               | **μ„¤λ…**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **μ μ—°μ„± μ κ³µ**         | λ™μΌν• μ„¤κ³„λ¥Ό λ‹¤μ–‘ν• μ΅°κ±΄μ—μ„ μ¬μ‚¬μ© κ°€λ¥                                |
| **μ μ© λ²”μ„**           | νΉμ • μΈμ¤ν„΄μ¤μ—λ§ μ μ© κ°€λ¥                                              |
| **μ¤λ²„λΌμ΄λ”© λ°©λ²•**      | λ…μ‹μ  λ°©μ‹(`#()`) λλ” λ¬µμ‹μ  λ°©μ‹(`defparam`)                          |
| **κ¶μ¥ λ°©μ‹**           | λ…μ‹μ  λ°©μ‹(`#()`) κ¶μ¥                                                  |
| **ν•©μ„± κ°€λ¥ μ—¬λ¶€**      | β… κ°€λ¥ (λ€λ¶€λ¶„ ν•©μ„± λ„κµ¬ μ§€μ›)     


#### π“ νλΌλ―Έν„°(Parameter)μ κΈ°λ³Έ κ°λ…
- νλΌλ―Έν„°λ” Verilog λ¨λ“μ—μ„ μƒμ κ°’μ„ μ •μν•λ” λ° μ‚¬μ©λ©λ‹λ‹¤.

- λ°μ΄ν„° ν­, λ°λ³µ νμ, μ§€μ—° μ‹κ°„ λ“± μ„¤κ³„μ μ μ—°μ„±μ„ μ κ³µν•κΈ° μ„ν•΄ ν™μ©λ©λ‹λ‹¤.

- νλΌλ―Έν„°λ” κΈ°λ³Έκ°’μ„ κ°€μ§€λ©°, ν•„μ”μ— λ”°λΌ μƒμ„ λ¨λ“μ—μ„ κ°’μ„ μ¬μ •μν•  μ μμµλ‹λ‹¤.

- μμ : νλΌλ―Έν„° μ„ μ–Έ
    ```verilog
    module Example #(parameter WIDTH = 8)(input [WIDTH-1:0] data_in, output [WIDTH-1:0] data_out);
        assign data_out = data_in;
    endmodule
    ```

    β” μ„¤λ…:

    - WIDTHλ” κΈ°λ³Έκ°’μ΄ 8λ΅ μ„¤μ •λ νλΌλ―Έν„°μ…λ‹λ‹¤.

    - μƒμ„ λ¨λ“μ—μ„ μ΄ κ°’μ„ μ¬μ •μν•μ—¬ λ°μ΄ν„° ν­μ„ λ³€κ²½ν•  μ μμµλ‹λ‹¤.

#### π“ νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”© λ°©λ²•

##### 1οΈβƒ£ λ…μ‹μ  νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”© (`#()` λ°©μ‹)

- μƒμ„ λ¨λ“μ—μ„ μΈμ¤ν„΄μ¤ν™” μ‹ #()λ¥Ό μ‚¬μ©ν•μ—¬ νλΌλ―Έν„° κ°’μ„ μ¬μ •μν•©λ‹λ‹¤.

```verilog
module Top;
    wire [15:0] data_in, data_out;

    // WIDTHλ¥Ό 16μΌλ΅ μ¤λ²„λΌμ΄λ”©
    Example #(16) example_inst (.data_in(data_in), .data_out(data_out));
endmodule
```

β” μ„¤λ…:

- Example λ¨λ“μ WIDTH νλΌλ―Έν„° κ°’μ„ κΈ°λ³Έκ°’ 8 λ€μ‹  16μΌλ΅ μ¬μ •μν–μµλ‹λ‹¤.

- μ΄ λ°©μ‹μ€ **λ…μ‹μ ** μ΄κ³  **κ°€λ…μ„±μ΄ λ†’μ•„** κ¶μ¥λ©λ‹λ‹¤.

##### 2οΈβƒ£ λ¬µμ‹μ  νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”© (defparam λ°©μ‹)

- defparam ν‚¤μ›λ“λ¥Ό μ‚¬μ©ν•μ—¬ μΈμ¤ν„΄μ¤ν™”λ λ¨λ“μ νλΌλ―Έν„°λ¥Ό μ¬μ •μν•©λ‹λ‹¤.

```verilog
module Top;
    wire [15:0] data_in, data_out;

    Example example_inst (.data_in(data_in), .data_out(data_out));

    // defparamμ„ μ‚¬μ©ν•΄ WIDTHλ¥Ό 16μΌλ΅ μ¤λ²„λΌμ΄λ”©
    defparam example_inst.WIDTH = 16;
endmodule
```

β” μ„¤λ…:

- `defparam`μ„ ν†µν•΄ `example_inst` μΈμ¤ν„΄μ¤μ `WIDTH` κ°’μ„ λ³€κ²½ν–μµλ‹λ‹¤.

- ν•μ§€λ§ μ΄ λ°©μ‹μ€ **Verilog-2001 μ΄ν›„ κ¶μ¥λμ§€ μ•μΌλ©°, λ…μ‹μ  μ¤λ²„λΌμ΄λ”©**μ΄ μ„ νΈλ©λ‹λ‹¤.

#### π“ μ‘μ„± μ‹ μ£Όμμ‚¬ν•­

| **ν•­λ©**           | **μ„¤λ…** |
|-------------------|-----------------------------------------------------------|
| **λ…μ‹μ  λ°©μ‹ κ¶μ¥** | `#()`λ¥Ό μ‚¬μ©ν• λ…μ‹μ  μ¤λ²„λΌμ΄λ”©μ΄ κ°€λ…μ„±κ³Ό μ μ§€λ³΄μμ„± μΈ΅λ©΄μ—μ„ λ” μ°μν•©λ‹λ‹¤. |
| **λ¬µμ‹μ  λ°©μ‹ μ ν•** | `defparam`μ€ Verilog-2001 μ΄ν›„ κ¶μ¥λμ§€ μ•μΌλ©°, μ‚¬μ©μ„ ν”Όν•λ” κ²ƒμ΄ μΆ‹μµλ‹λ‹¤. |
| **ν•©μ„± κ°€λ¥ μ—¬λ¶€** | λ€λ¶€λ¶„ ν•©μ„± λ„κµ¬κ°€ νλΌλ―Έν„° μ¤λ²„λΌμ΄λ”©μ„ μ§€μ›ν•©λ‹λ‹¤. |
| **μ μ© λ²”μ„ μ ν•** | νΉμ • μΈμ¤ν„΄μ¤μ—λ§ μ μ©λλ©°, λ‹¤λ¥Έ μΈμ¤ν„΄μ¤μ—λ” μν–¥μ„ λ―ΈμΉμ§€ μ•μµλ‹λ‹¤. |



### 9.2.1. defparam λ¬Έ
β…Verilogμ—μ„ defparam λ¬Έμ΄λ€?

**defparam**μ€ Verilogμ—μ„ λ¨λ“μ νλΌλ―Έν„° κ°’μ„ **κ³„μΈµμ  μ΄λ¦„(hierarchical name)**μ„ μ‚¬μ©ν•μ—¬ μƒμ„ λ¨λ“μ—μ„ μ¬μ •μ(Override)ν•λ” λ° μ‚¬μ©λ©λ‹λ‹¤. 

μ΄λ” νΉμ • μΈμ¤ν„΄μ¤μ νλΌλ―Έν„° κ°’μ„ μμ •ν•  μ μλ” λ°©λ²• μ¤‘ ν•λ‚λ΅, μ»΄νμΌ μ‹κ°„μ— μ μ©λ©λ‹λ‹¤.

#### π“ defparam λ¬Έλ²•

```verilog
defparam <hierarchical_path>.<parameter_name> = <constant_expression>;
```

- `hierarchical_path`: λ¨λ“ μΈμ¤ν„΄μ¤μ— λ€ν• κ³„μΈµμ  κ²½λ΅λ¥Ό μ§€μ •ν•©λ‹λ‹¤.

- `parameter_name`: μ¬μ •μν•  νλΌλ―Έν„° μ΄λ¦„μ„ μ§€μ •ν•©λ‹λ‹¤.

- `constant_expression`: μƒλ΅μ΄ κ°’μΌλ΅ μ„¤μ •ν•  μƒμ ν‘ν„μ‹μ…λ‹λ‹¤.


#### π“ defparam μμ 

μμ : νλΌλ―Έν„° μ¬μ •μ

```verilog
module vdff #(parameter SIZE = 8, DELAY = 1)(
    input clk;
    input [SIZE-1:0] data_in,
    output reg [SIZE-1:0] data_out
);
    always @(posedge clk) begin
        #DELAY data_out = data_in; // DELAYλ§νΌ μ§€μ—° ν›„ λ°μ΄ν„° μ „λ‹¬
    end
endmodule

module top;
    reg clk;
    reg [7:0] in1, in2;
    wire [15:0] out1; // SIZEκ°€ 16μΌλ΅ μ¬μ •μλ¨
    wire [7:0] out2;

    vdff dff1 (.data_in(in1), .data_out(out1)); // κΈ°λ³Έ SIZE=8, DELAY=1
    vdff dff2 (.data_in(in2), .data_out(out2));

    // defparamμ„ μ‚¬μ©ν•΄ νλΌλ―Έν„° κ°’ λ³€κ²½
    defparam dff1.SIZE = 16;   // dff1μ SIZEλ¥Ό 16μΌλ΅ λ³€κ²½
    defparam dff2.DELAY = 5;   // dff2μ DELAYλ¥Ό 5λ΅ λ³€κ²½
endmodule
```

β” μ„¤λ…:

- `dff1.SIZE`λ” κΈ°λ³Έκ°’ 8μ—μ„ 16μΌλ΅ λ³€κ²½λμ–΄ μ¶λ ¥ ν­μ΄ 16λΉ„νΈκ°€ λ©λ‹λ‹¤.

- `dff2.DELAY`λ” κΈ°λ³Έκ°’ 1μ—μ„ 5λ΅ λ³€κ²½λμ–΄ λ°μ΄ν„° μ „λ‹¬μ— 5 μ‹κ°„ λ‹¨μ„ μ§€μ—°μ΄ λ°μƒν•©λ‹λ‹¤.

#### π“ λ…μ‹μ  λ°©μ‹κ³Ό λΉ„κµ

| **κµ¬λ¶„**               | **λ…μ‹μ  λ°©μ‹ (`#()`)**             | **λ¬µμ‹μ  λ°©μ‹ (`defparam`)**         |
|-------------------------|-------------------------------------|-------------------------------------|
| **κ°€λ…μ„± λ° μ μ§€λ³΄μμ„±** | β… λ†’μ                              | β λ‚®μ (μ½”λ“ λ‚΄μ—μ„ λ³€κ²½ μ‚¬ν•­ μ¶”μ  μ–΄λ ¤μ›€)|
| **κ¶μ¥ μ—¬λ¶€**           | β… κ¶μ¥                              | β κ¶μ¥λμ§€ μ•μ (Verilog-2001 μ΄ν›„ λΉ„κ¶μ¥)                 |
| **μ μ© λ²”μ„**           | νΉμ • μΈμ¤ν„΄μ¤μ—λ§ μ μ© κ°€λ¥          | νΉμ • μΈμ¤ν„΄μ¤μ—λ§ μ μ© κ°€λ¥          |
| **μ‚¬μ© μ„μΉ**           | λ¨λ“ μΈμ¤ν„΄μ¤ν™” μ‹ (μƒμ„ λ¨λ“)                | μƒμ„ λ¨λ“μ—μ„ λ³„λ„λ΅ μ„ μ–Έ (μΈμ¤ν„΄μ¤ μ΄ν›„)                |


### 9.2.2. λ¨λ“ μΈμ¤ν„΄μ¤ νλΌλ―Έν„° κ°’


## 9.3. μ΅°κ±΄ μ»΄νμΌκ³Ό μ‹¤ν–‰
β…Verilogμ—μ„ **μ΅°κ±΄ μ»΄νμΌ(Conditional Compilation)**κ³Ό **μ΅°κ±΄ μ‹¤ν–‰(Conditional Execution)**μ΄λ€?

Verilogμ μ΅°κ±΄ μ»΄νμΌκ³Ό μ΅°κ±΄ μ‹¤ν–‰μ€ νΉμ • μ΅°κ±΄μ— λ”°λΌ μ½”λ“μ μ»΄νμΌ μ—¬λ¶€ λλ” μ‹¤ν–‰ μ—¬λ¶€λ¥Ό μ μ–΄ν•λ” κΈ°λ¥μ…λ‹λ‹¤. 

μ΄λ¥Ό ν†µν•΄ μ„¤κ³„μ μ μ—°μ„±μ„ λ†’μ΄κ³ , λ””λ²„κΉ… λ° ν…μ¤νΈ ν™κ²½μ—μ„ νΉμ • μ½”λ“ λΈ”λ΅μ„ ν™μ„±ν™”ν•κ±°λ‚ λΉ„ν™μ„±ν™”ν•  μ μμµλ‹λ‹¤.

#### π“ μ΅°κ±΄ μ»΄νμΌ vs μ΅°κ±΄ μ‹¤ν–‰

| **κµ¬λ¶„**               | **μ΅°κ±΄ μ»΄νμΌ**                                         | **μ΅°κ±΄ μ‹¤ν–‰**                                         |
|-------------------------|--------------------------------------------------------|------------------------------------------------------|
| **μ‘λ™ μ‹μ **          | μ»΄νμΌ λ‹¨κ³„                                            | μ‹λ®¬λ μ΄μ… λ‹¨κ³„                                      |
| **μ‚¬μ© λ©μ **          | νΉμ • μ½”λ“ λΈ”λ΅μ ν¬ν•¨ μ—¬λ¶€ κ²°μ •                         | νΉμ • μ΅°κ±΄μ— λ”°λΌ μ½”λ“ λΈ”λ΅ μ‹¤ν–‰                      |
| **μ£Όμ” ν‚¤μ›λ“/λ¬Έλ²•**   | `ifdef`, `ifndef`, `else`, `endif`, `define`            | if-else, case, μ‚Όν•­ μ—°μ‚°μ                           |
| **μ μ—°μ„±**             | μ„¤κ³„ μ •κµν™” λ‹¨κ³„μ—μ„ μ½”λ“ μµμ ν™” κ°€λ¥                   | λ°νƒ€μ„ λ™μ‘ μ μ–΄ κ°€λ¥                                |
| **ν•©μ„± κ°€λ¥ μ—¬λ¶€**      | β λ¶κ°€λ¥ (ν•©μ„± μ‹ λ¬΄μ‹ λ¨)                              | β… κ°€λ¥ (ν•©μ„± κ°€λ¥)   


### 9.3.1. μ΅°κ±΄ μ»΄νμΌ
β… Verilogμ—μ„ μ΅°κ±΄ μ»΄νμΌμ΄λ€?

μ΅°κ±΄ μ»΄νμΌ(Conditional Compilation)μ€ Verilogμ—μ„ **μ»΄νμΌλ¬ μ§€μ‹λ¬Έ(Compiler Directives)**μ„ μ‚¬μ©ν•μ—¬ νΉμ • μ΅°κ±΄μ— λ”°λΌ μ½”λ“μ ν¬ν•¨ μ—¬λ¶€λ¥Ό κ²°μ •ν•λ” κΈ°λ¥μ…λ‹λ‹¤.

μ΄λ” **μ»΄νμΌ νƒ€μ„(Compilation Time)**μ— μ‘λ™ν•λ©°, μ»΄νμΌλ¬κ°€ νΉμ • μ½”λ“ λΈ”λ΅μ„ ν¬ν•¨ν•κ±°λ‚ μ μ™Έν•λ„λ΅ μ μ–΄ν•  μ μμµλ‹λ‹¤.


                                |

π“ μ΅°κ±΄ μ»΄νμΌ μ£Όμ” μ§€μ‹λ¬Έ
1. `ifdef` / `ifndef`

    - νΉμ • λ§¤ν¬λ΅κ°€ μ •μλμ–΄ μλ”μ§€ ν™•μΈν•μ—¬ μ½”λ“ λΈ”λ΅μ„ ν¬ν•¨ν•κ±°λ‚ μ μ™Έν•©λ‹λ‹¤.

2. `else` / `elsif`

    - μ΅°κ±΄μ΄ λ§μ΅±ν•μ§€ μ•μ„ κ²½μ° λ€μ²΄ μ½”λ“ λΈ”λ΅μ„ ν¬ν•¨ν•©λ‹λ‹¤.

3. `define`

    - λ§¤ν¬λ΅λ¥Ό μ •μν•μ—¬ μ΅°κ±΄μ‹μ„ μ μ–΄ν•©λ‹λ‹¤.

4. `endif`

    - μ΅°κ±΄ λΈ”λ΅μ μΆ…λ£λ¥Ό λ‚νƒ€λƒ…λ‹λ‹¤.

##### π“ μ΅°κ±΄ μ»΄νμΌ μμ 

**μμ  1**: `ifdef`μ™€ `ifndef`

```verilog
`define DEBUG_MODE  // DEBUG_MODE λ§¤ν¬λ΅ μ •μ

module ConditionalCompileExample;
    reg [7:0] data;

    initial begin
        `ifdef DEBUG_MODE
            $display("Debug Mode Enabled");
        `else
            $display("Debug Mode Disabled");
        `endif
    end
endmodule

```
β” μ„¤λ…:

- `DEBUG_MODE` λ§¤ν¬λ΅κ°€ μ •μλμ–΄ μμΌλ©΄ `"Debug Mode Enabled"` λ©”μ‹μ§€κ°€ μ¶λ ¥λ©λ‹λ‹¤.

- λ§¤ν¬λ΅κ°€ μ •μλμ§€ μ•μ€ κ²½μ° `"Debug Mode Disabled"` λ©”μ‹μ§€κ°€ μ¶λ ¥λ©λ‹λ‹¤.



**μμ  2**: λ§¤ν¬λ΅ μ •μ λ° ν™μ©

```verilog
`define CONFIG_A

module ConfigExample;
    initial begin
        `ifdef CONFIG_A
            $display("Configuration A is active");
        `else
            $display("Default configuration is active");
        `endif
    end
endmodule

```

β” μ„¤λ…:

- `CONFIG_A`λ§¤ν¬λ΅ κ°€ μ •μλμ–΄ μμΌλ©΄ `"Configuration A is active"` λ©”μ‹μ§€κ°€ μ¶λ ¥λ©λ‹λ‹¤.

- λ§¤ν¬λ΅κ°€ μ •μλμ§€ μ•μΌλ©΄ `"Default configuration is active"` λ©”μ‹μ§€κ°€ μ¶λ ¥λ©λ‹λ‹¤.

**μμ  3**: νμΌ ν¬ν•¨κ³Ό μ΅°κ±΄ μ»΄νμΌ

```verilog
`ifdef USE_CONFIG_A
    `include "config_a.v"
`else
    `include "config_b.v"
`endif
```

β” μ„¤λ…:

- `USE_CONFIG_A` λ§¤ν¬λ΅ κ°€ μ •μλμ–΄ μμΌλ©΄ `"config_a.v"` νμΌμ„ ν¬ν•¨ν•©λ‹λ‹¤.

- κ·Έλ ‡μ§€ μ•μΌλ©΄ `"config_b.v"` νμΌμ„ ν¬ν•¨ν•©λ‹λ‹¤.


### 9.3.2. μ΅°κ±΄ μ‹¤ν–‰
β… Verilogμ—μ„ μ΅°κ±΄ μ‹¤ν–‰μ΄λ€?
μ΅°κ±΄ μ‹¤ν–‰(Conditional Execution)μ€ νΉμ • μ΅°κ±΄μ— λ”°λΌ μ‹¤ν–‰ν•  μ½”λ“ λΈ”λ΅μ„ λ™μ μΌλ΅ μ„ νƒν•λ” κΈ°λ²•μ…λ‹λ‹¤.

μ΄λ” **μ‹λ®¬λ μ΄μ… λλ” ν•©μ„±λ ν•λ“μ›¨μ–΄κ°€ λ™μ‘ν•λ” λ™μ•(Run-Time)**μ— μ μ©λλ©°, μ½”λ“κ°€ ν•­μƒ μ‹¤ν–‰λλ” κ²ƒμ΄ μ•„λ‹λΌ μ£Όμ–΄μ§„ μ΅°κ±΄μ΄ μ¶©μ΅±λ  λ•λ§ μ‹¤ν–‰λ©λ‹λ‹¤.

#### π“ μ΅°κ±΄ μ‹¤ν–‰ μ£Όμ” λ¬Έλ²•

1. `if-else ` λ¬Έ

    - νΉμ • μ΅°κ±΄μ΄ μ°Έ(true)μΌ λ• μ½”λ“ λΈ”λ΅μ„ μ‹¤ν–‰ν•κ³ , κ·Έλ ‡μ§€ μ•μ„ κ²½μ° λ‹¤λ¥Έ λΈ”λ΅μ„ μ‹¤ν–‰ν•©λ‹λ‹¤.

2. `case` λ¬Έ

    - μ—¬λ¬ κ°μ μ΅°κ±΄μ„ λΉ„κµν•μ—¬ ν•΄λ‹Ήν•λ” λΈ”λ΅μ„ μ‹¤ν–‰ν•λ” λ‹¤μ¤‘ μ„ νƒ κµ¬μ΅°μ…λ‹λ‹¤.

3. μ‚Όν•­ μ—°μ‚°μ (? :)

    - κ°„κ²°ν• μ΅°κ±΄λ¬ΈμΌλ΅, νΉμ • μ΅°κ±΄μ— λ”°λΌ κ°’μ„ μ„ νƒν•  μ μμµλ‹λ‹¤.


#### π“ μ΅°κ±΄ μ‹¤ν–‰ μμ 

**μμ  1**: if-else λ¬Έμ„ ν™μ©ν• μ΅°κ±΄ μ‹¤ν–‰
```verilog

module IfElseExample;
    reg [3:0] a;
    initial begin
        a = 4'b1010;
        
        if (a == 4'b1010)
            $display("aλ” 10 (0xA) μ…λ‹λ‹¤.");
        else
            $display("aλ” 10μ΄ μ•„λ‹™λ‹λ‹¤.");
    end
endmodule

```

β” μ„¤λ…

- `a`κ°€ `4'b1010`μ΄λ©΄ `"aλ” 10 (0xA) μ…λ‹λ‹¤."`κ°€ μ¶λ ¥λ©λ‹λ‹¤.

- κ·Έλ ‡μ§€ μ•μΌλ©΄ `"aλ” 10μ΄ μ•„λ‹™λ‹λ‹¤."`κ°€ μ¶λ ¥λ©λ‹λ‹¤.

μμ  2: case λ¬Έμ„ ν™μ©ν• λ‹¤μ¤‘ μ΅°κ±΄ μ‹¤ν–‰

```verilog

module CaseExample;
    reg [1:0] sel;
    
    initial begin
        sel = 2'b10;
        
        case (sel)
            2'b00: $display("μ„ νƒ: 00");
            2'b01: $display("μ„ νƒ: 01");
            2'b10: $display("μ„ νƒ: 10");
            2'b11: $display("μ„ νƒ: 11");
            default: $display("μλ»λ μ„ νƒ");
        endcase
    end
endmodule
```

β” μ„¤λ…

- `sel`μ΄ `2'b10`μ΄λ©΄ `"μ„ νƒ: 10"`μ΄ μ¶λ ¥λ©λ‹λ‹¤.
- `case` λ¬Έμ„ μ‚¬μ©ν•μ—¬ μ—¬λ¬ μ΅°κ±΄μ„ μ²λ¦¬ν•  μ μμµλ‹λ‹¤.

**μμ  3**: μ‚Όν•­ μ—°μ‚°μλ¥Ό ν™μ©ν• μ΅°κ±΄ μ‹¤ν–‰
```verilog
module TernaryExample;
    reg [3:0] a;
    reg [3:0] b;
    reg [3:0] max_value;
    
    initial begin
        a = 4'b0110; // 6
        b = 4'b1001; // 9
        
        max_value = (a > b) ? a : b;
        
        $display("λ” ν° κ°’: %d", max_value);
    end
endmodule
```

β” μ„¤λ…

- `a`μ™€ `b` μ¤‘ λ” ν° κ°’μ„ `max_value`μ— μ €μ¥ν•©λ‹λ‹¤.

- `μ‚Όν•­ μ—°μ‚°μ (? :)`λ¥Ό μ‚¬μ©ν•μ—¬ μ΅°κ±΄μ— λ”°λΌ κ°’μ„ λ™μ μΌλ΅ μ„ νƒν•  μ μμµλ‹λ‹¤.




## 9.4. μ‹κ°„ κ·λ¨
β… Verilogμ—μ„ μ‹κ°„ κ·λ¨(Timescale)λ€?

Verilogμ **μ‹κ°„ κ·λ¨(Timescale)**λ” μ‹λ®¬λ μ΄μ… ν™κ²½μ—μ„ μ‹κ°„κ³Ό μ§€μ—°(delay) λ‹¨μ„λ¥Ό μ„¤μ •ν•λ” μ§€μ‹λ¬Έμ…λ‹λ‹¤.

μ΄λ” **μ§€μ—°κ°’(#)μ λ‹¨μ„λ¥Ό κ²°μ •ν•κ³ , μ—°μ‚°μ μ •ν™•λ„λ¥Ό μ •μ**ν•μ—¬ μ‹λ®¬λ μ΄μ…μ μ •λ°€λ„λ¥Ό μ΅°μ ν•λ” μ—­ν• μ„ ν•©λ‹λ‹¤.

μ‹κ°„ κ·λ¨λ” **μ»΄νμΌλ¬ μ§€μ‹λ¬Έ(Compiler Directive)**μΌλ΅, `timescale`μ„ μ‚¬μ©ν•μ—¬ μ„¤μ •ν•©λ‹λ‹¤.
**μ„¤μ •λ κ°’μ€ ν•΄λ‹Ή λ¨λ“ λ‚΄μ—μ„λ§ μ μ©**λλ©°, λ‹¤λ¥Έ λ¨λ“μ— μν–¥μ„ λ―ΈμΉμ§€ μ•μµλ‹λ‹¤.

#### π“ 1. μ‹κ°„ κ·λ¨μ κΈ°λ³Έ κ°λ…

1. μ‹κ°„ λ‹¨μ„ (Time Unit)
    
    - `#` μ—°μ‚°μλ΅ ν‘ν„λλ” **μ§€μ—°κ°’μ κΈ°λ³Έ λ‹¨μ„**μ…λ‹λ‹¤.

    - μλ¥Ό λ“¤μ–΄, `#5`λ” **5 μ‹κ°„ λ‹¨μ„**μ μ§€μ—°μ„ μλ―Έν•©λ‹λ‹¤.

    - `timescale 1ns/1ps`λ΅ μ„¤μ •ν•λ©΄, `#5`λ” **5nsμ μ§€μ—°**μ„ μλ―Έν•©λ‹λ‹¤.

2. μ‹κ°„ μ •λ°€λ„ (Time Precision)

    - μ‹κ°„ λ‹¨μ„ λ‚΄μ—μ„ **μµμ† ν•΄μ„ κ°€λ¥ν• μ‹κ°„ λ‹¨μ„**μ…λ‹λ‹¤.

    - μ •λ°€λ„κ°€ λ‚®μ„μλ΅(κ°’μ΄ ν΄μλ΅) μ‹λ®¬λ μ΄μ… μ†λ„κ°€ λΉ¨λΌμ§€μ§€λ§, μ •ν™•λ„λ” λ–¨μ–΄μ§‘λ‹λ‹¤.

    - μλ¥Ό λ“¤μ–΄, `timescale 1ns/1ps`λ΅ μ„¤μ •ν•λ©΄ **1ps(1μ΅°λ¶„μ 1μ΄) λ‹¨μ„κΉμ§€ ν‘ν„ κ°€λ¥**ν•©λ‹λ‹¤.


#### π“ 2. timescale μ§€μ‹λ¬Έμ κΈ°λ³Έ ν•μ‹

```verilog
`timescale <time_unit> / <time_precision>
```

- `<time_unit>` : μ‹κ°„ λ‹¨μ„ (μ: `1ns`, `10ps` λ“±)
- `<time_precision>` : μ‹κ°„ μ •λ°€λ„ (μ: 1ps, 100ps λ“±)


β” **μ‹κ°„ μ •λ°€λ„λ” μ‹κ°„ λ‹¨μ„λ³΄λ‹¤ λ” μ‘κ±°λ‚ κ°™μ•„μ•Ό ν•©λ‹λ‹¤!**
β” μλ¥Ό λ“¤μ–΄ `timescale 10ns / 1ps`λ” κ°€λ¥ν•μ§€λ§, `timescale 1ps / 1ns`λ” λ¶κ°€λ¥ν•©λ‹λ‹¤.

#### π“ 3. timescale μμ  λ° λ™μ‘ λ°©μ‹
**μμ  1**: κΈ°λ³Έμ μΈ timescale μ„¤μ •

```verilog
`timescale 1ns / 1ps

module TimescaleExample;
    initial begin
        #5 $display("5 ns ν›„ μ‹¤ν–‰");
        #0.5 $display("0.5 ns ν›„ μ‹¤ν–‰");
    end
endmodule
```

β” μ„¤λ…

- `timescale 1ns / 1ps`μ΄λ―€λ΅ `#5`λ” **5ns**μ μ§€μ—°μ„ μλ―Έν•©λ‹λ‹¤.

- `#0.5`λ” 0.5nsμ΄λ―€λ΅ 500ps(=0.5 * 1000ps) ν›„μ— μ‹¤ν–‰λ©λ‹λ‹¤.

- μ‹κ°„ μ •λ°€λ„κ°€ 1psμ΄λ―€λ΅, 1ps λ‹¨μ„λ΅ κ°’μ„ ν•΄μ„ν•  μ μμµλ‹λ‹¤.


**μμ  2**: λ‹¤λ¥Έ timescaleμ„ μ‚¬μ©ν•λ” λ‘ λ¨λ“
```verilog
`timescale 1ns / 1ps
module ModuleA;
    initial begin
        #1 $display("Module A: 1ns ν›„ μ‹¤ν–‰");
    end
endmodule

`timescale 1ps / 1ps
module ModuleB;
    initial begin
        #1 $display("Module B: 1ps ν›„ μ‹¤ν–‰");
    end
endmodule
```

β” μ„¤λ…

- `ModuleA`μ μ‹κ°„ λ‹¨μ„λ” `1ns`, `#1`μ€ **1ns μ§€μ—°**μ„ μλ―Έν•©λ‹λ‹¤.
- `ModuleB`μ μ‹κ°„ λ‹¨μ„λ” `1ps`, `#1`μ€ **1ps μ§€μ—°**μ„ μλ―Έν•©λ‹λ‹¤.
- μ„λ΅ λ‹¤λ¥Έ `timescale`μ„ μ‚¬μ©ν•΄λ„ κ°κ° λ…λ¦½μ μΌλ΅ μ μ©λ©λ‹λ‹¤.

#### π“ 4. timescale μ„¤μ • μ‹ μ£Όμν•  μ 
1. κ° λ¨λ“λ³„λ΅ κ°λ³„ μ μ©λ¨

    - `timescale`μ€ **λ¨λ“λ§λ‹¤ λ”°λ΅ μ„¤μ •**λ©λ‹λ‹¤.

    - ν• νμΌ λ‚΄ μ—¬λ¬ λ¨λ“μ΄ μ΅΄μ¬ν•  κ²½μ°, **κ° λ¨λ“μ `timescale`μ„ λ…μ‹μ μΌλ΅ μ„¤μ •ν•΄μ•Ό ν•©λ‹λ‹¤.**

2. μ‹κ°„ μ •λ°€λ„λ” μ‹κ°„ λ‹¨μ„λ³΄λ‹¤ ν¬κ±°λ‚ κ°™μ„ μ μ—†μ

    - μ: `timescale 1ps / 1ns` β (μ •λ°€λ„κ°€ λ‹¨μ„λ³΄λ‹¤ νΌ)

    - μ: `timescale 1ns / 1ps` β… (μ¬λ°”λ¥Έ μ„¤μ •)

3. **λ‹¤λ¥Έ λ¨λ“κ³Όμ `timescale` μ°¨μ΄λ΅ μΈν• λ¬Έμ  λ°μƒ κ°€λ¥**

- μ—¬λ¬ κ°μ λ¨λ“μ΄ `timescale`μ΄ λ‹¤λ¥΄λ©΄ **μ‹λ®¬λ μ΄μ… νƒ€μ΄λ°μ΄ μμƒκ³Ό λ‹¤λ¥΄κ² λ™μ‘**ν•  μ μμµλ‹λ‹¤.

- κ°€λ¥ν• ν• **ν”„λ΅μ νΈ μ „μ²΄μ—μ„ ν†µμΌλ `timescale`μ„ μ‚¬μ©**ν•λ” κ²ƒμ΄ μΆ‹μµλ‹λ‹¤.

#### π“ 5. timescaleμ΄ μ‹λ®¬λ μ΄μ…μ— λ―ΈμΉλ” μν–¥
1. μ‹λ®¬λ μ΄μ… ν•΄μ„ λ°©μ‹μ΄ λ‹¬λΌμ§

    - `timescale` μ„¤μ •μ— λ”°λΌ λ™μΌν• `#` μ§€μ—°κ°’μ΄ μ„λ΅ λ‹¤λ¥΄κ² ν•΄μ„λ  μ μμµλ‹λ‹¤.

2. μ‹κ°„ μ •λ°€λ„κ°€ λ‚®μΌλ©΄ μ¤μ°¨ λ°μƒ κ°€λ¥

    - `1ns/1ps` β†’ μ •ν™•ν• μ‹λ®¬λ μ΄μ…μ΄ κ°€λ¥ν•μ§€λ§ μ†λ„κ°€ λλ¦Ό

    - `1ns/100ps` β†’ λΉ λ¥Έ μ‹λ®¬λ μ΄μ…μ΄ κ°€λ¥ν•μ§€λ§ μ •ν™•λ„κ°€ λ–¨μ–΄μ§

3. μ‹λ®¬λ μ΄μ… μ„±λ¥ μµμ ν™”

    - λ¶ν•„μ”ν•κ² λ†’μ€ μ •λ°€λ„λ¥Ό μ‚¬μ©ν•λ©΄ **μ‹λ®¬λ μ΄μ… μ†λ„κ°€ λλ ¤μ§ μ μμ**

    - λ°λ€λ΅ λ„λ¬΄ λ‚®μ€ μ •λ°€λ„λ¥Ό μ‚¬μ©ν•λ©΄ **μ •ν™•ν• νƒ€μ΄λ° λ¶„μ„μ΄ μ–΄λ ¤μΈ μ μμ**
