---
title: 광운대학교/IDEC Verilog Source code Reviews
categories:
  - Verilog HDL 기초
use_math: true
tags:
  - Veriog HDL
---


| 목차 | 교육내용                     |
| :--- | ---------------------------- |
| 1    | 간단한 조합회로 설계 및 검증 |
| 2    | Ripple carry adder 설계 실습 |
| 3    | CLA adder 설계 실습          |
| 4    | Substractor 설계 실습        |
| 5    | Flip flop w/ reset구현 실습  |
| 6    | Register file                |
| 7    | FSM 구현 및 실습             |


계획을 새워 봅시다..


```verilog

module and()
```