event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD A,n;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD A,n;1;OD;5;7;0;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;2;2;LD B,n;0;OCF;7;11;0;11111111;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;2;
ME;2;2;LD B,n;1;OD;5;14;0;11111111;3;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;2;
ME;3;4;INC A;0;OCF;7;18;1;00000001;3;0;0;0;0;0;5;FFFF;0;0;0;0;0;0;3;
ME;4;5;DJNZ e;0;OCF;9;23;1;00000001;2;0;0;0;0;0;6;FFFF;0;0;0;0;0;0;4;
ME;4;5;DJNZ e;1;OD;5;26;1;00000001;2;0;0;0;0;0;7;FFFF;0;0;0;0;0;0;4;
ME;4;5;DJNZ e;2;CPU;9;31;1;00000001;2;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;4;
ME;5;4;INC A;0;OCF;7;35;2;00000001;2;0;0;0;0;0;5;FFFF;0;0;0;0;0;0;5;
ME;6;5;DJNZ e;0;OCF;9;40;2;00000001;1;0;0;0;0;0;6;FFFF;0;0;0;0;0;0;6;
ME;6;5;DJNZ e;1;OD;5;43;2;00000001;1;0;0;0;0;0;7;FFFF;0;0;0;0;0;0;6;
ME;6;5;DJNZ e;2;CPU;9;48;2;00000001;1;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;6;
ME;7;4;INC A;0;OCF;7;52;3;00000001;1;0;0;0;0;0;5;FFFF;0;0;0;0;0;0;7;
ME;8;5;DJNZ e;0;OCF;9;57;3;00000001;0;0;0;0;0;0;6;FFFF;0;0;0;0;0;0;8;
ME;8;5;DJNZ e;1;OD;5;60;3;00000001;0;0;0;0;0;0;7;FFFF;0;0;0;0;0;0;8;
ME;9;7;LD A,n;0;OCF;7;64;3;00000001;0;0;0;0;0;0;8;FFFF;0;0;0;0;0;0;9;
ME;9;7;LD A,n;1;OD;5;67;FF;00000001;0;0;0;0;0;0;9;FFFF;0;0;0;0;0;0;9;
