# Intel80386

## 简述

- 32位的总线宽度。支持4G的存储空间；
- 一定程度上的指令流水线；
- 双重的虚地址保护功能（分段和分页保护）；
- 减少了每个总线周期的Ｔ时钟数；
- 支持数据总线的8位、16位、32位数据传输；
- 支持片外高速缓存；

## 内部结构

- 功能部件
  - BIU（总线接口部件）：完成指令预取请求和执行单元的数据存取请求，数据存取请求优先于指令预取请求。
  - IPU（指令预取部件）：16字节指令预取队列，提出预取请求。
  - IDU（指令译码部件）：完成指令译码。
  - SU（分段部件）：完成执行单元的地址请求，将虚地址转换为线性地址。
  - PU（分页部件）：将线性地址转换成物理地址。
  - EU（执行部件）：完成指令所需要的功能。（流水线表现为：一条指令的执行和下一条指令的取指操作并行）
- 寄存器
  - 8个通用寄存器；
  - 6个段寄存器；
  - 4个控制寄存器；

## 部分引脚

- 数据引脚：D31～D0

- 地址总线

  A31～A2，$B\overline E_3​$，$B\overline E_2​$，$B\overline E_1​$，$B\overline E_0​$

  当$B\overline E_3$有效时，选择D31～D24（等效于A1A0=11）

  当$B\overline E_2$有效时，选择D23～D16（等效于A1A0=10）

  当$B\overline E_1$有效时，选择D15～D8（等效于A1A0=01）

  当$B\overline E_0$有效时，选择D7～D0（等效于A1A0=00）

  CPU与SRAM的连接框图（控制写片选信号，不控制读片选信号）：

  **图3.0** **图3.1**

- 总线控制信号
  - $A\overline DS$：地址状态信号；
  - $\overline NA$：下一个地址请求。作用是请求CPU进入地址流水线方式；
  - $B\overline S16$：强制CPU只使用数据总线的低16位。读周期：只采样数据总线的低16位D15～D0，如果CPU执行的是32位读操作，则CPU自动执行两个16位的读操作周期，因此被读取的设备只将数据发送到D15～D0.写周期：CPU只将数据写到D15～D0上，如果CPU执行的是32位的写操作，则CPU自动执行两个16位的写操作周期，CPU将本应在D31～D16上传送的数据复制到D15～D0上传送。

## 实地址模式

通电或RESET时，PE置0,进入实地址模式。

## 保护模式

- “分段”管理

  Intel 80386 的数据代码段描述子的格式：

  **图3.2**

  G：粒度位。0 表示段长以字节为单位；1 表示段长以页面为单位。

  D/B：0 表示按 16 位操作，兼容 80286；1表示按 32 位操作。

  访问权字节，P、DPL、S、E、ED/C、W/R、A 均与 80286 相同。

- “分页”管理

  - 分页的寻址过程：从虚地址到实地址的转换过程（根据线性地址，得到物理页面基地址以及该页面内的偏移量）。

  - 基于简单表的转换机制——用虚拟页号查表，表中内容为实际页面的基地址。根据每4K为一个页面，4000M 分为 1M 个页面。将一个 32 位的线性地址分为两个部分，即高 20 位 (2^20 =1M) 和低 12 位 (作偏移量)。高 20 位作为虚拟页号, 为此, 建立一张与虚拟页号对应的实际页面的基地址表, 20位可查询1M个表项, 表中内容为实际页面的基地址,该基地址与线性地址12位(偏移量)得到访问单元的实地址。【不可行！因为地址转换表有1M个表项，每个表项为4B，则地址转换表本身就占用了4M的空间】

    **图3.3**

  - 二级查表机制——第一级表：称为页目录, 共1024项(称为页目录项)。每一项用来指示一个二级表(的基地址);第二级表：称为页表, 共1024项(称为页表项)。每一项用来指示一个页面的基地址。页目录只有一个, 大小为4K, 常驻内存; 页表1024个, 不常驻内存。

    **图3.4**

  - 页目录项与页表项的组成：

    **图3.5图3.6**

    D（修改位）——页目录项中无意义；页表项中1表示对应的页面在内存中已被修改，换页时，需要内存中的这个页面先写回磁盘，0表示未被修改，换页时不必回写。
    A（访问位）——页目录项中1表示页表已被访问过，0表示页表未被访问过（结合时钟对页表实施LRU算法）；页表项中1表示页面已被访问过，0表示页面未被访问过（结合时钟对页面实施LRU算法）。

    P（存在位）——1表示对应的页表或页面在内存中；0表示对应的页表或页面不再内存中。

  - 对页表基地址和页面基地址为20位的解释：页大小为4K，页表大小也为4K，故基地址的增/减都会跨越4k的空间。

  - TLB表

    用于加快页地址转换的Cache（将最近访问的页的物理地址存放于TLB）。

    **图3.7**

    TLB 每一项的组成：

    **图3.8**

    若用线性地址对 TLB 表的 32 个表项进行线性查找，则平均查找次数为16次，会导致页面的访问速度降低。

    将 TLB 表的 32 个表项构成 4 路 8 组的矩阵：

    **图3.9**

    转换过程描述——用线性地址高20位的低3位(D14D13D12)经译码选中某一组(比如5组)；用高17位与4路的5组(有4个5组)中所含的线性地址的高17位同时匹配(用比较电路可以实现),哪一路匹配,就选中那一路的5组;被选中的组送出物理基地址并与线性地址的低12位(即页内偏移)形成物理地址。

- “分段”与“分页”两种模式对比

  | 对比 | 分段                                                         | 分页                                                         |
  | ---- | ------------------------------------------------------------ | ------------------------------------------------------------ |
  | 特点 | 对存储空间的逻辑划分                                         | 对存储空间的物理划分                                         |
  | 优点 | 对模块化（结构化）的程序设计方法提供了很好的支持。           | 页面长度固定，管理机制简单；访问字节数与传输字节数的比例通常更大。 |
  | 缺点 | 段长可变不固定，管理复杂；空间碎片较多；访问字节数与传输字节数的比例可能很小。 | 一个页面内的程序或数据可能不具有完整意义，不利于结构化程序设计；存在“内零头”。 |

  Intel 80386 提供两种存储管理方式，可以为不同的操作系统提供硬件支持。

  Intel 80386 的分页机制采用每 4K 为一个页面。对页面的寻址需要提供基地址和页内偏移量。