 2
行政院國家科學委員會專題研究計畫年度報告 
撓性轉子磁浮軸承之系統動態分析 
控制研究及 DSP 控制板之實現(2/2) 
計畫編號：95-2221-E-009-181- 
執行期限： 95 年 8 月 1 日至 96 年 7 月 31 日 
主持人： 李安謙教授 
Email: aclee@mail.nctu.edu.tw 
研究人員：黃淵勇、黎仁滄、郭子瑋 
 
一、中文摘要 
   本計畫為二年期計劃，整體計劃之目標
在完成一撓性轉子磁浮軸承系統之系統動態
分析、控制法則研究及DSP搭配FPGA控制板
之實現。 
第一年計劃中，重點放在磁浮轉子之自
然共振頻率分析與撓性轉子模型的研究及
DSP與FPGA控制板的設計與研發。本計劃的
轉子轉速設定在第一共振頻率與第二共振頻
率之間，在轉速穩態時，撓性轉子模態約為
第一與第二模態之線性疊加。且在加速過程
中，撓性轉子經過第一共振頻率，此時轉子
因共振產生撓性變形。第二年度則採用自動
迴路整型 QFT 控制法則 (Automatic Loop 
Shaping Quantitative Feedback Theory)設計穩
健控制器。 
在 DSP 硬體研製方面即以德州儀器
TMS320VC33為中央處理器，搭配周邊FPGA
與CPLD；軟體方面即以μC/OSII來設計一個即
時多工核心，兩者搭配來設計、研製高性能
的五軸磁浮軸承控制器。 
 
關鍵詞：磁浮軸承、共振頻率分析、撓性模
態、DSP、FPGA、μC/OSII 
 
Abstract 
This project is a two-year project. The aims 
of the entire project are to complete dynamic 
analysis and control of a magnetic bearing 
system with flexible rotor, including (a) modal 
analysis and system identification, (b) flexible 
rotor model analysis and design a controller of 
magnetic bearing system, and (c) development 
of a suitable DSP and FPGA controller, and (d) 
the integration of the whole system.  
In the first year, we involve in finishing the 
natural frequency analysis and flexible model of 
magnetic rotor and develop a DSP board. The 
velocity of rotation is designed in between the 
first and the second natural frequency. In the 
steady rotating speed, the shaft mode is a 
flexible one which is approximately a 
combination of the first and the second modes. 
In the process of acceleration, the rotor passes 
through the first natural frequency and is bended. 
How to suppress the vibration and controller 
design is the aim of the second year.    
In hardware and software design topic, we 
use DSP（TMS320VC33）、FPGA and CPLD 
and μC/OSII to design a high performance 
5-axes AMB controller board. 
 
Keywords: AMB, natural frequency analysis, 
flexible mode, DSP, FPGA, μC/OSII. 
 
二、計畫緣由及目的 
磁浮軸承的應用非常廣泛且種類繁多，
從低層次的加工業到高層次的高科技產業及
學術應用研究都有，如食品、醫療到半導體
制程、真空蒸鍍、金屬熱處理、電子陰極射
線管乃至於學術研究用的電子顯微鏡、同步
輻射、材料分析等等。此外，磁浮軸承在離
 4
素即可得到完整轉移函數矩陣。 
 
1.控制器設計  
Quant i ta t ive  Feedback Theory 
磁浮軸承的實際運用上，將因為遭遇外
界干擾，或是系統因為時間老化所產生的系
統參數漂移，使得設計者難以得知其準確的
參數，而導致控制器無法使系統達成期望響
應；有鑑於此，本計畫採用 Quantitative 
Feedback Theory（以下簡稱 QFT）以對抗系
統的不確定性以及外界干擾，增加系統的強
健性，使磁浮軸承系統可以抵抗上述之影響
而穩定，並且達到期望之響應，其基礎架構
包含一控制器 )(sC 以及一前置濾波器 )(sF ，
見圖。由於本計劃之磁浮軸承系統為多輸入
多輸出系統（Multi-Input Multi-Output 以下簡
稱為 MIMO），除了原有的外界干擾與系統不
確定性之影響外，還帶來了不希望出現的交
叉影響，此時如直接設計 MIMO 控制器將使
系統將趨於複雜；因此將設計一對角化控制
)(sC 以 簡 化 問 題 的 複 雜 程 度 ， 透 過
Non-Sequential QFT 將 MIMO 系統規格簡化
為多個單輸入單輸出系統（ Single-Input 
Single-Output 以下簡稱為 SISO）規格並加以
設計出一對角化之強健性控制器，期望能夠
讓磁浮軸承系統在面對外界干擾與系統不確
定性，依然能夠穩健地受控，並使 MIMO 系
統的交互影響減低，進而輸出精確控制的磁
浮力，使磁浮軸承系統達到所預期的響應範
圍之內。由文獻可知推導 MIMO 之 QFT 控制
器條件的過程，則可知邊界條件為： 
(1) 考慮在非對角線上之 ijX  (即 ji ≠ ) 
 
( )max maxpdij d ij cij
X X X= +  
 
            ( ) maxmaxpdd ij cij ij
X X b≤ + ≤  
 
1
1 ( )
ij
i ii pd ij ii ij
b
L q d q c
⇒ ≤+ ⋅ + ⋅                 
   
1 1
( )
ij
x x
ii
ii pd kj kj
k k ik
b
qq d b
q= =
=
⋅ + ⋅∑ ∑  (1) 
(2) 考慮在對角線上之 ijX  (即 ji = ) 
 
( )max maxpdii d ij cii
X X X= +  
 
         ( ) maxmaxpdd ij cii ii
X X d≤ + ≤ ℑ  
 
_ _
1
1
1 ( )
ext ii ext ii
x
i ii pd ij
ii kj
k
d d
L q d q Pd
=
ℑ ℑ⇒ ≤ =+ ⋅ ⋅∑ (2) 
_ _
1
1
1
c ii c ii
x
i ii ij ii
ki
k ik
d d
L q c q b
q=
ℑ ℑ⇒ ≤ =+ ⋅ ⋅∑  (3) 
 
其中 =x 干擾項輸入數目， MIMO=m 系
統方陣的維數， MIMO=kjt 系統閉迴路轉移
函數矩陣之元素。 
 
自動迴路調整 (ALS-QFT) 
傳統的 QFT 在尼可士圖下以圖形化介面
調整開迴路響應之方法雖然方便，但有下列
幾個缺點：(1)控制器階數過高、(2)高頻增益
太大、(3)需要反覆性設計並重新調整規格、
(4)初學者難以在短時間內熟悉其設計方法…
等缺點，因此參考文獻，設計一 ALS-QFT 控
制器，其方法如下： 
 
由參考文獻【25】可知，系統中任意輸
入到任意輸出皆可表示成式(4)： 
 
( )
1
ci os
oi
cs
kt tT s t
t
θ
φ = = + −   (4) 
 
如式(4)之形式可經整理與變數變換而成
為式(5)： 
 
 6
計的初衷，即抑制系統不確定性、排除干擾
等特性，此外，設計出來的控制器形式為 PD
控制器，大大增加了控制器之實現性，有別
於以往複雜而難以實現的高階控制器，此為
ALS-QFT 控制器之一大優勢。 
 
上述之對角化 ALS-QFT PD 控制器結果
如下式 9，前置濾波器則如式 10 所示： 
 
1
2
1
2
(s) 0 0 0
0 (s) 0 0
C(s)
0 0 (s) 0
0 0 0 (s)
c
c
c
c
⎡ ⎤⎢ ⎥⎢ ⎥= ⎢ ⎥⎢ ⎥⎢ ⎥⎣ ⎦  
 
，
1
2
(s) 0.001478   1.812
(s) 0.001429   1.821
c s
c s
= +⎧⎨ = +⎩    (9) 
 
1
2
1
2
(s) 0 0 0
0 (s) 0 0
F(s)=
0 0 (s) 0
0 0 0 (s)
f
f
f
f
⎡ ⎤⎢ ⎥⎢ ⎥⎢ ⎥⎢ ⎥⎢ ⎥⎣ ⎦  
 
，
1
2
  737.5(s)
s + 804.9
680.3(s)
s + 749.6
f
f
⎧ =⎪⎪⎨⎪ =⎪⎩   (10) 
 
其中因應磁浮軸承系統硬體之對稱設
計，所以可得設計 QFT 控制器 3311 gg = 、
4422 gg = 和 3311 ff = 、 4422 ff = 之設計結果。
接著在模擬時考慮 PD控制器中之 D 控制器
實現，所以加上兩個因應硬體實現所產生之
極點，因此以下模擬磁浮軸承系統輸出響應
時，使用PD控制器為(11)式所示。 
 
下一節，將驗證 QFT 設計結果帶入磁浮
軸承系統中，是否可以滿足預定之規格，並
在其後之章節使用 MATLAB 之函式庫
Simulink，模擬磁浮軸承系統的輸出響應。 
 
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎢⎢
⎢
⎣
⎡
+
⋅+
+
⋅+
+
⋅+
+
⋅+
=>
2
44
44
2
33
33
2
22
22
2
11
11
)15000(
000
0
)15000(
00
00
)15000(
0
000
)15000(
s
skdkp
s
skdkp
s
skdkp
s
skdkp
   
(11) 
 
在使用 MATLAB 之函式庫進行 Simulink
模擬之前，我們必須先了解控制器 C(s)與前置
濾波 F(s)對磁浮軸承系統將帶來什麼影響，並
且此一結果是否合乎規格尚待驗證之，因此
將操作頻率範圍上的特定頻率點帶入所有條
件，使用 MATLAB 之 QFT 函式庫將以上之
邊界條件式畫出，並將前述所得之 ALS-QFT 
PD 控制器 C(s)與前置濾波器 F(s)代入調整開
路系統響應 )4~1(, =⋅= iqcL iiii 在先前選定
之考慮的頻率ω 上檢查是否符合其邊界條
件，如圖 10 及圖 11 之尼可士圖〈Nichols 
Chart〉，由圖 10 及圖 11 可知，設計出來的控
制器符合邊界條件，如此則完成 ALS-QFT 控
制器之設計步驟。 
 
設計 ALS-QFT 控制器完成後，還需要將
此一結果代回所要求的原始規格，即頻域中
所希望的系統特性規格，如不確定性規格、
非對角線規格〈圖 12〉 〈詳見圖 15 至圖 22〉、
排除干擾規格〈圖 13〉〈詳見附錄 C，圖 8.23
至圖 30〉等規格，確認控制後磁浮系統是否
符合規格，並檢查系統靈敏度〈圖 14〉〈詳見
附錄 C，圖 31 至圖 38〉，若符合則完成設計，
反之則需重新確認規格是否有誤，重覆上述
所有步驟，至此才真正完成磁浮軸承控制器
之設計。從圖 12 命令輸入至位移輸出( YR → )
之頻率響應圖的結果看出，對角線上的系統
響應皆在上下邊界中，而非對角線之系統響
應小於 dB2− ，由圖 13 干擾輸入至位移輸出
( YR → )之頻率響應圖，可看出磁浮軸承系統
經過控制器 C(s)控制後，干擾對於位移輸出的
影 響 下 降 超 過 dB10 ， 而 從 圖 14 Input 
Sensitivity ( deD → )之頻率響應圖，則可看出
磁浮軸承系統之靈敏度在低頻處遠小於 1，因
此綜合上述結果，控制器 C(s)與前置濾波器
F(s)應可採用。 
 
 8
制系統硬體的研製以及相關軟體的發展。 
 
硬體部分：採用具浮點運算功能的 DSP、
外加雙埠記憶體、16 位元數位/類比轉換器、
12 位元類比/數位轉換器等周邊元件，並輔以
FPGA、CPLD 來負責 DSP 與周邊介面的溝通
橋樑，藉以架構出所需的五軸磁浮控制卡；
PC 端的使用者可以藉由 PCI Bus 或 RS-232
與控制卡溝通。其中記憶體系統由靜態存取
記憶體(SRAM)所組成，共 512k words，提供
程式的存取，以及記錄實驗所需的資料。而
FPGA 及 CPLD 則用來負責 DSP 與外部周邊
元件的位址解譯及控制訊號處理，這也使得
該運動控制卡的整合性與可靠性大幅提高，
也大大的節省電路面積，對於應用上將更加
便利。輸入輸出模組包含六組 16bit 數位/類比
轉換、一組 12bit 類比/數位轉換、數位輸入/
數位輸出等，為了能和 Host PC 端完成資料溝
通的目的，在 DSP 運動控制卡上還設計了 4K 
的雙埠記憶體，可以讓 Host PC 端和 DSP 運
動控制卡端能不受彼此影響而讀取到各自所
需的資料，見圖 45。 
軟體部分：需發展一高性能控制迴路、
命令產生程式與一套完整的即時控制命令供
Host PC 端使用者使用，並將這些程式架構在
一個即時多工核心上。在 TMS320VC33 上的
設計程式可以用組合語言和 C 語言，使用組
合語言的好處在於可以充分利用晶片的硬體
特色，但開發速度較慢，程式的可讀性差
【15】；相對的 C 語言則有編程容易、除錯快
速、可讀性好、大幅縮短開發時間的優勢。
本文採用符合上述需求的 µC/OS II 為主要開
發環境，其特色有： 
(a)核心程式小 
(b)其派工器屬強佔性 
(c)支援多種平台：x86、MIPS、DSP 等
處理器 
(d)能夠以 C 語言來開發等 
 
實驗結果 
經由數位化 QFT 控制器之磁浮軸承系統，比
較其頻譜響應與轉子衝擊測試之頻譜分析，
可看出，受控後之磁浮軸承系統在第二模態
前皆小於 0dB，如圖 47、48，且第一模態抑
制良好，其模態峰值趨於平緩，其穩態運轉
軌跡響應良好，其軌跡偏移量大約抑制在
40 mμ− 至40 mμ 。響應圖如圖 49 至圖 52 所
示。 
 
四、結論與成果 
本兩年期計畫分為兩大重點：（1）撓性
磁浮轉子模態測試以及撓行轉子分析與（2）
穩健控制器設計。（3）高性能 DSP 即時控制
卡研製與穩健控制器實現。 
（1）轉子分析方面：採用了衝擊測試法，而
衝擊測試法時對於衝擊錘的選擇與激起共振
頻率範圍有很大的關聯，為了求得高頻的撓
性模態則使用了硬度高的鋼材槌頭。再經由
Curve fitting 求得各轉移函數。 
（2）穩健控制器設計與實現：本計畫採用自
動迴路整型 ALS-QFT 設計穩健控制器，對於
設計之初給定之規格皆能符合，且設計之控
制器為 PD 型控制器，其好處為階數低、數位
化容易實現，從穩態運轉響應來看，其效果
良好。 
（3）DSP 控制卡研製：本計畫另一重點即是
實現並架構出 DSP-Based 之即時多工控制
卡。硬體方面，以 DSP 為主要核心，利用其
高速的運算能力和即時訊號處理能力，來達
到運動控制上所需的快速計算性能；並結合
FPGA、CPLD 作為介面及負責位址解譯及資
料傳輸（圖 45、46），不僅降低成本也使得該
控制卡的整合性、可靠性大幅提高。PC 上的
溝通介面則採用 PCI 匯流排。軟體方面，提
供一套即時控制命令讓PC上的使用者能容易
的控制該運動控制卡；控制器部份，以
ALS-QFT 所設計出的控制架構為主。而最重
要的是，所有的軟體程式是整合並架構即時
多工作業系統 μC/OSII 上，透過此核心的運作
管理及適當的時程安排與規劃，能夠有效利
用系統資源。同時也使得程式不再是以功能
函式設計，使得系統更具彈性，應用程式的
設計和擴充變得容易。 
 
 
五、參考文獻 
【1】 施政宇，「主動式磁浮軸承與內藏式馬
達結合之控制理論模型建立與系統鑑
 10
六、圖表 
 
圖 1 模態分析及衝擊測試用磁浮轉子 
 
 
 
圖 2 頻譜分析儀（HP35665A） 
 
 
 
圖 3 衝擊槌與加速規 
 
圖 4  Collocated and Co-Plane Frequency 
Response 
 
 
圖 5  Non-Collocated and Co-Plane Frequency 
Response 
 
 
 
圖 6  Collocated and Non-Co-Plane 
Frequency Response 
 
圖 7  Non-Collocated and Non-Co-Plane 
Frequency Response 
 12
 
圖 15  命令輸入至位移輸出( YR → )之頻率
響應圖 (1,1) 
 
 
 
圖 16  命令輸入至位移輸出( YR → )之頻率
響應圖 (1,2) 
 
 
 
圖 17  命令輸入至位移輸出( YR → )之頻率
響應圖 (1,3) 
 
圖 18  命令輸入至位移輸出( YR → )之頻率
響應圖 (1,4) 
 
 
 
圖 19  命令輸入至位移輸出( YR → )之頻率
響應圖 (2,1) 
 
 
 
圖 20  命令輸入至位移輸出( YR → )之頻率
響應圖 (2,2) 
 14
 
圖 27 干擾輸入至位移輸出( YR → )之頻率響
應圖 (2,1) 
 
 
 
圖 28  干擾輸入至位移輸出( YR → )之頻率
響應圖 (2,2) 
 
 
 
圖 29  干擾輸入至位移輸出( YR → )之頻率
響應圖 (2,3) 
 
圖 30  干擾輸入至位移輸出( YR → )之頻率
響應圖 (2,4) 
 
 
 
圖 31  Input Sensitivity ( deD → )之頻率響應
圖 (1,1) 
 
 
 
圖 32  Input Sensitivity ( deD → )之頻率響應
圖 (1,2) 
 16
 
圖 39  硬體限制及影響因素設定值 
 
 
圖 40  MATLAB 之函式庫─Simulink 模擬 
 
 
圖 41  磁浮軸承位移輸出 
 
 
圖 42  磁浮軸承控制器電壓輸出 
 
 
圖 43  磁浮軸承驅動器電流輸出 
 
 
圖 44. 系統硬體方塊圖 
 
 
 
圖 45. 主板元件配置圖 
 
 
 
 
圖 46. 主板實體圖 
 
