// Generated by CIRCT firtool-1.128.0
module Queue1_DecodePacket(
  input         clock,
                reset,
  output        io_enq_ready,
  input         io_enq_valid,
  input  [31:0] io_enq_bits_pc,
                io_enq_bits_rs1Data,
                io_enq_bits_rs2Data,
                io_enq_bits_imm,
  input  [4:0]  io_enq_bits_rdAddr,
                io_enq_bits_rs1Addr,
  input  [3:0]  io_enq_bits_ctrl_aluOp,
  input  [1:0]  io_enq_bits_ctrl_csrOp,
  input         io_enq_bits_ctrl_regWen,
                io_enq_bits_ctrl_memEn,
                io_enq_bits_ctrl_memWen,
  input  [2:0]  io_enq_bits_ctrl_memFunct3,
  input         io_enq_bits_ctrl_op1Sel,
                io_enq_bits_ctrl_op2Sel,
                io_enq_bits_ctrl_isJump,
                io_enq_bits_ctrl_isBranch,
                io_enq_bits_ctrl_isEcall,
                io_enq_bits_ctrl_isMret,
                io_enq_bits_ctrl_isEbreak,
  input  [11:0] io_enq_bits_csrAddr,
  input         io_deq_ready,
  output        io_deq_valid,
  output [31:0] io_deq_bits_pc,
                io_deq_bits_rs1Data,
                io_deq_bits_rs2Data,
                io_deq_bits_imm,
  output [4:0]  io_deq_bits_rdAddr,
                io_deq_bits_rs1Addr,
  output [3:0]  io_deq_bits_ctrl_aluOp,
  output [1:0]  io_deq_bits_ctrl_csrOp,
  output        io_deq_bits_ctrl_regWen,
                io_deq_bits_ctrl_memEn,
                io_deq_bits_ctrl_memWen,
  output [2:0]  io_deq_bits_ctrl_memFunct3,
  output        io_deq_bits_ctrl_op1Sel,
                io_deq_bits_ctrl_op2Sel,
                io_deq_bits_ctrl_isJump,
                io_deq_bits_ctrl_isBranch,
                io_deq_bits_ctrl_isEcall,
                io_deq_bits_ctrl_isMret,
                io_deq_bits_ctrl_isEbreak,
  output [11:0] io_deq_bits_csrAddr
);

  reg [168:0] ram;
  reg         maybe_full;
  always @(posedge clock) begin
    automatic logic do_enq;
    do_enq = ~maybe_full & io_enq_valid;
    if (reset)
      maybe_full <= 1'h0;
    else if (do_enq != (io_deq_ready & maybe_full))
      maybe_full <= do_enq;
    if (do_enq)
      ram <=
        {io_enq_bits_pc,
         io_enq_bits_rs1Data,
         io_enq_bits_rs2Data,
         io_enq_bits_imm,
         io_enq_bits_rdAddr,
         io_enq_bits_rs1Addr,
         io_enq_bits_ctrl_aluOp,
         io_enq_bits_ctrl_csrOp,
         io_enq_bits_ctrl_regWen,
         io_enq_bits_ctrl_memEn,
         io_enq_bits_ctrl_memWen,
         io_enq_bits_ctrl_memFunct3,
         io_enq_bits_ctrl_op1Sel,
         io_enq_bits_ctrl_op2Sel,
         io_enq_bits_ctrl_isJump,
         io_enq_bits_ctrl_isBranch,
         io_enq_bits_ctrl_isEcall,
         io_enq_bits_ctrl_isMret,
         io_enq_bits_ctrl_isEbreak,
         io_enq_bits_csrAddr};
  end // always @(posedge)
  assign io_enq_ready = ~maybe_full;
  assign io_deq_valid = maybe_full;
  assign io_deq_bits_pc = ram[168:137];
  assign io_deq_bits_rs1Data = ram[136:105];
  assign io_deq_bits_rs2Data = ram[104:73];
  assign io_deq_bits_imm = ram[72:41];
  assign io_deq_bits_rdAddr = ram[40:36];
  assign io_deq_bits_rs1Addr = ram[35:31];
  assign io_deq_bits_ctrl_aluOp = ram[30:27];
  assign io_deq_bits_ctrl_csrOp = ram[26:25];
  assign io_deq_bits_ctrl_regWen = ram[24];
  assign io_deq_bits_ctrl_memEn = ram[23];
  assign io_deq_bits_ctrl_memWen = ram[22];
  assign io_deq_bits_ctrl_memFunct3 = ram[21:19];
  assign io_deq_bits_ctrl_op1Sel = ram[18];
  assign io_deq_bits_ctrl_op2Sel = ram[17];
  assign io_deq_bits_ctrl_isJump = ram[16];
  assign io_deq_bits_ctrl_isBranch = ram[15];
  assign io_deq_bits_ctrl_isEcall = ram[14];
  assign io_deq_bits_ctrl_isMret = ram[13];
  assign io_deq_bits_ctrl_isEbreak = ram[12];
  assign io_deq_bits_csrAddr = ram[11:0];
endmodule

