# üç∑ Controlador de Linha de Produ√ß√£o de Vinhos - FPGA DE10-Lite

## üìã Vis√£o Geral

Este projeto implementa um controlador digital completo para simular uma linha de produ√ß√£o de vinhos na placa **FPGA DE10-Lite (MAX 10)** usando **Verilog HDL**.

O sistema utiliza uma **arquitetura Mestre-Escravo** com m√∫ltiplas FSMs (Finite State Machines) coordenadas, implementando os conceitos de **M√°quinas de Mealy** e **Moore** de forma estrat√©gica para garantir precis√£o e robustez.

---

## üèóÔ∏è Arquitetura do Sistema

### Hierarquia de M√≥dulos

```
projeto_vinho_top.v (ESTRUTURAL)
‚îú‚îÄ‚îÄ debounce.v (START)
‚îú‚îÄ‚îÄ fsm_mestre.v (MOORE - Sequenciador)
‚îú‚îÄ‚îÄ fsm_esteira.v (MEALY - Motor) x3 inst√¢ncias
‚îú‚îÄ‚îÄ fsm_enchimento.v (MOORE - V√°lvula)
‚îú‚îÄ‚îÄ fsm_vedacao.v (MOORE - Veda√ß√£o)
‚îú‚îÄ‚îÄ fsm_cq_descarte.v (MOORE - Controle de Qualidade)
‚îú‚îÄ‚îÄ contador_rolhas.v (Contador de Rolhas)
‚îú‚îÄ‚îÄ contador_duzias.v (Contador de D√∫zias)
‚îú‚îÄ‚îÄ decodificador_display.v (Rolhas) 
‚îî‚îÄ‚îÄ decodificador_display.v (D√∫zias)
```

### Decis√µes Arquiteturais Cr√≠ticas

#### ‚úÖ FSM MEALY - Motor da Esteira (`fsm_esteira.v`)

**Por que MEALY?**
- A sa√≠da (`LEDR[9]` - Motor) precisa reagir **instantaneamente** √† entrada (`SW[0]` - Sensor).
- Se us√°ssemos Moore, o motor continuaria ligado por 1 ciclo de clock adicional, fazendo a "garrafa" passar do ponto.
- A l√≥gica Mealy `motor_ativo = (estado == MOVENDO) && (!sensor_destino)` garante parada precisa.

#### ‚úÖ FSM MOORE - Enchimento, Veda√ß√£o, CQ

**Por que MOORE?**
- As sa√≠das (`LEDR[8]` - V√°lvula, `LEDR[7]` - Veda√ß√£o) devem ser **est√°veis**.
- Imunes a ru√≠do ou flutua√ß√µes nas entradas (sensores).
- A sa√≠da depende **apenas do estado**, garantindo robustez.

#### ‚úÖ FSM MOORE - Mestre (Sequenciador)

**Por que MOORE?**
- As sa√≠das s√£o **comandos** para as FSMs escravas.
- Comandos devem ser s√≠ncronos e est√°veis (n√£o reativos).
- Garante coordena√ß√£o precisa do fluxo de processo.

---

## üéÆ Mapeamento de Hardware

### Entradas (Sensores Simulados)

| Componente L√≥gico | Hardware | Porta Verilog | Descri√ß√£o |
|-------------------|----------|---------------|-----------|
| Bot√£o START | `KEY0` | `KEY[0]` | Inicia o processo (ativo baixo) |
| Bot√£o RESET | `KEY1` | `KEY[1]` | Reset global (ativo baixo) |
| Sensor Posi√ß√£o (Enchimento) | `SW0` | `SW[0]` | Detecta garrafa no enchimento |
| Sensor N√≠vel | `SW1` | `SW[1]` | Detecta garrafa cheia |
| Sensor Posi√ß√£o (CQ) | `SW2` | `SW[2]` | Detecta garrafa no CQ |
| Resultado CQ | `SW3` | `SW[3]` | 0=Reprovado, 1=Aprovado |
| Sensor Final | `SW4` | `SW[4]` | Detecta garrafa no final |
| Adicionar Rolha | `SW7` | `SW[7]` | Adiciona 1 rolha manualmente |

### Sa√≠das (Atuadores e Displays)

| Componente L√≥gico | Hardware | Porta Verilog | Descri√ß√£o |
|-------------------|----------|---------------|-----------|
| Alarme Rolha Vazia | `LEDR0` | `LEDR[0]` | Acende quando rolhas = 0 |
| Dispensador | `LEDR5` | `LEDR[5]` | Reposi√ß√£o autom√°tica de rolhas |
| Descarte | `LEDR6` | `LEDR[6]` | Descarte de garrafa reprovada |
| Atuador Veda√ß√£o | `LEDR7` | `LEDR[7]` | Veda√ß√£o da garrafa |
| V√°lvula Enchimento | `LEDR8` | `LEDR[8]` | Enchimento da garrafa |
| Motor Esteira | `LEDR9` | `LEDR[9]` | Motor da esteira |
| Contador Rolhas | `HEX1-HEX0` | `HEX1`, `HEX0` | Exibe 00-99 rolhas |
| Contador D√∫zias | `HEX3-HEX2` | `HEX3`, `HEX2` | Exibe 00-99 d√∫zias |

---

## üîÑ Fluxo de Processo

### Sequ√™ncia Normal de Opera√ß√£o

1. **IDLE**: Operador pressiona `START (KEY0)`
   - Sistema verifica se h√° rolhas dispon√≠veis
   - Se `alarme_rolha == 1`, vai para `PARADO_SEM_ROLHA`

2. **MOVIMENTO ‚Üí ENCHIMENTO**
   - Motor liga (`LEDR[9]`)
   - Espera `SW[0]` detectar garrafa
   - Motor para **instantaneamente** (MEALY)

3. **ENCHIMENTO**
   - V√°lvula liga (`LEDR[8]`)
   - Espera `SW[1]` detectar garrafa cheia
   - V√°lvula desliga

4. **VEDA√á√ÉO**
   - Atuador liga (`LEDR[7]`)
   - Decrementa contador de rolhas
   - Aguarda 0.5s (simula√ß√£o)
   - Atuador desliga

5. **MOVIMENTO ‚Üí CONTROLE DE QUALIDADE**
   - Motor liga
   - Espera `SW[2]` detectar garrafa
   - Motor para

6. **CONTROLE DE QUALIDADE**
   - Verifica `SW[3]`:
     - **SW[3] = 0 (Reprovado)**: Descarte ativa (`LEDR[6]`), volta ao IDLE
     - **SW[3] = 1 (Aprovado)**: Segue para final

7. **MOVIMENTO ‚Üí FINAL**
   - Motor liga
   - Espera `SW[4]` detectar garrafa
   - Motor para

8. **CONTAGEM FINAL**
   - Incrementa contador de d√∫zias
   - Volta ao IDLE (pronto para pr√≥xima garrafa)

---

## üìä L√≥gica dos Contadores

### Contador de Rolhas (HEX1-HEX0)

- **Valor Inicial**: 20 rolhas
- **Decremento**: A cada veda√ß√£o conclu√≠da
- **Alarme**: Quando `contador == 0`, `LEDR[0]` acende e motor para
- **Reposi√ß√£o Autom√°tica**: 
  - Quando `contador == 5`, dispensador (`LEDR[5]`) √© acionado
  - Adiciona 15 rolhas (leva 1 segundo)
- **Reposi√ß√£o Manual**: 
  - `SW[7]` adiciona 1 rolha por vez
- **Limite M√°ximo**: 99 rolhas

### Contador de D√∫zias (HEX3-HEX2)

- **Incremento**: Quando sensor final (`SW[4]`) detecta garrafa **aprovada**
- **Reset Manual**: Ao pressionar `START (KEY0)`
- **Reset Autom√°tico**: Quando atingir 10 d√∫zias

---

## üß™ Como Testar o Sistema

### Prepara√ß√£o

1. Carregue o projeto na placa DE10-Lite
2. Certifique-se de que todas as chaves est√£o em `0` (baixo)
3. Pressione `KEY[1]` (RESET) para inicializar

### Teste B√°sico - Ciclo Completo

```
1. Pressione KEY[0] (START)
   ‚Üí LEDR[9] (Motor) acende

2. Ligue SW[0] (Sensor Enchimento)
   ‚Üí LEDR[9] apaga imediatamente (MEALY!)
   ‚Üí LEDR[8] (V√°lvula) acende

3. Ligue SW[1] (Sensor N√≠vel)
   ‚Üí LEDR[8] apaga
   ‚Üí LEDR[7] (Veda√ß√£o) acende por 0.5s
   ‚Üí HEX1-HEX0 decrementa (19 rolhas)

4. Ap√≥s veda√ß√£o:
   ‚Üí LEDR[9] (Motor) acende novamente
   ‚Üí Ligue SW[2] (Sensor CQ)

5. Ligue SW[3] (Aprovado)
   ‚Üí LEDR[9] acende
   ‚Üí Ligue SW[4] (Sensor Final)

6. HEX3-HEX2 incrementa (1 d√∫zia)
   ‚Üí Sistema volta ao IDLE
```

### Teste de Reposi√ß√£o Autom√°tica

```
1. Use SW[7] para reduzir rolhas manualmente at√© 5
   ‚Üí LEDR[5] (Dispensador) acende por 1s
   ‚Üí HEX1-HEX0 mostra 20 (5 + 15)
```

### Teste de Alarme de Rolha

```
1. Use SW[7] para reduzir rolhas at√© 0
   ‚Üí LEDR[0] (Alarme) acende
   ‚Üí Motor n√£o liga ao pressionar START
   
2. Adicione rolhas com SW[7]
   ‚Üí LEDR[0] apaga
   ‚Üí Sistema volta a funcionar
```

### Teste de Descarte (CQ Reprovado)

```
1. Siga o fluxo at√© o CQ
2. Mantenha SW[3] em 0 (Reprovado)
   ‚Üí LEDR[6] (Descarte) acende por 0.5s
   ‚Üí Sistema volta ao IDLE
   ‚Üí HEX3-HEX2 N√ÉO incrementa
```

---

## üìÅ Estrutura de Arquivos

```
projeto_vinho/
‚îú‚îÄ‚îÄ README.md                      # Este arquivo
‚îú‚îÄ‚îÄ projeto_vinho_top.v            # M√≥dulo top-level ESTRUTURAL
‚îú‚îÄ‚îÄ fsm_mestre.v                   # FSM Mestre (MOORE)
‚îú‚îÄ‚îÄ fsm_esteira.v                  # FSM Esteira (MEALY)
‚îú‚îÄ‚îÄ fsm_enchimento.v               # FSM Enchimento (MOORE)
‚îú‚îÄ‚îÄ fsm_vedacao.v                  # FSM Veda√ß√£o (MOORE)
‚îú‚îÄ‚îÄ fsm_cq_descarte.v              # FSM CQ/Descarte (MOORE)
‚îú‚îÄ‚îÄ contador_rolhas.v              # Contador de rolhas
‚îú‚îÄ‚îÄ contador_duzias.v              # Contador de d√∫zias
‚îú‚îÄ‚îÄ debounce.v                     # Debouncer de bot√µes
‚îú‚îÄ‚îÄ decodificador_display.v        # Decodificador 7-seg
‚îî‚îÄ‚îÄ DE10_LITE.qsf                  # Arquivo de constraints (a criar)
```

---

## ‚öôÔ∏è Compila√ß√£o e S√≠ntese

### Quartus Prime

1. **Criar Projeto**:
   - File ‚Üí New Project Wizard
   - Selecione o dispositivo: `10M50DAF484C7G`

2. **Adicionar Arquivos**:
   - Adicione todos os arquivos `.v`
   - Defina `projeto_vinho_top.v` como top-level

3. **Pin Assignment**:
   - Use o arquivo de constraints fornecido
   - Ou configure manualmente via Pin Planner

4. **Compila√ß√£o**:
   - Processing ‚Üí Start Compilation
   - Aguarde a s√≠ntese completa

5. **Programa√ß√£o**:
   - Tools ‚Üí Programmer
   - Selecione o arquivo `.sof` gerado
   - Clique em "Start" para programar a FPGA

---

## üéØ Caracter√≠sticas Implementadas

### ‚úÖ Requisitos Obrigat√≥rios

- [x] Arquitetura Mestre-Escravo com m√∫ltiplas FSMs
- [x] M√≥dulo top-level **ESTRUTURAL** (sem `always`)
- [x] M√≥dulos filhos **COMPORTAMENTAIS**
- [x] FSM Mealy para motor (parada instant√¢nea)
- [x] FSMs Moore para enchimento, veda√ß√£o, CQ
- [x] Contador de rolhas com reposi√ß√£o autom√°tica
- [x] Contador de d√∫zias com reset autom√°tico
- [x] Debouncer para bot√µes
- [x] Decodificador BCD para displays 7-segmentos
- [x] Alarme de falta de rolha
- [x] Controle de qualidade com descarte

### ‚úÖ Caracter√≠sticas Adicionais

- [x] Documenta√ß√£o completa com diagramas
- [x] C√≥digo comentado e organizado
- [x] Sincroniza√ß√£o de sinais (anti-metaestabilidade)
- [x] Detec√ß√£o de borda para sensores
- [x] Timers para simula√ß√£o de processos f√≠sicos
- [x] Prote√ß√£o contra m√∫ltiplas inst√¢ncias de eventos

---

## üîß Par√¢metros Configur√°veis

### Tempos de Processo (em `fsm_vedacao.v` e `fsm_cq_descarte.v`)

```verilog
parameter TEMPO_VEDACAO = 26'd25000000;   // 0.5s a 50MHz
parameter TEMPO_DESCARTE = 26'd25000000;  // 0.5s a 50MHz
```

### Contador de Rolhas (em `contador_rolhas.v`)

```verilog
parameter MAX_ROLHAS = 7'd99;             // M√°ximo de rolhas
parameter LIMITE_REPOSICAO = 7'd5;        // Rep√µe quando atingir 5
parameter QTD_REPOSICAO = 7'd15;          // Adiciona 15 rolhas
parameter TEMPO_DISPENSADOR = 26'd50000000; // 1s a 50MHz
```

### Contador de D√∫zias (em `contador_duzias.v`)

```verilog
parameter MAX_DUZIAS = 7'd10;             // Reset autom√°tico em 10
```

### Debouncer (em `debounce.v`)

```verilog
parameter COUNTER_MAX = 20'd1000000;      // 20ms a 50MHz
```

---

## üêõ Solu√ß√£o de Problemas

### Motor n√£o para ao ligar SW[0]

**Causa**: A l√≥gica MEALY n√£o est√° funcionando corretamente.
**Solu√ß√£o**: Verifique se o sensor est√° conectado ao m√≥dulo correto da esteira.

### Displays mostram valores errados

**Causa**: Problema no decodificador BCD.
**Solu√ß√£o**: Verifique se os valores est√£o dentro do range 0-99.

### Alarme n√£o acende quando rolhas = 0

**Causa**: L√≥gica do contador de rolhas.
**Solu√ß√£o**: Verifique o m√≥dulo `contador_rolhas.v`, linha de atualiza√ß√£o do alarme.

### Bot√µes n√£o respondem

**Causa**: Debouncer configurado incorretamente.
**Solu√ß√£o**: Aumente o tempo de debounce se necess√°rio.

---

## üìö Refer√™ncias

- **Intel Quartus Prime**: Software de s√≠ntese para FPGA
- **DE10-Lite User Manual**: Documenta√ß√£o da placa
- **Verilog HDL**: IEEE Standard 1364-2005

---

## üë• Autores

Projeto desenvolvido para a disciplina **TEC498 - Circuitos Digitais (MI)**  
**Universidade Estadual de Feira de Santana (UEFS)**  
**Problema 3 - Controlador de Linha de Vinhos**

---

## üìÑ Licen√ßa

Este projeto √© fornecido para fins educacionais.

---

**√öltima Atualiza√ß√£o**: Novembro 2025

