<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:02:46.246</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.11.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7012778</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이온 주입 방법들로 제조되는 양면 마조라나 페르미온 양자 컴퓨팅 디바이스들</inventionTitle><inventionTitleEng>TWO-SIDED MAJORANA FERMION QUANTUM COMPUTING DEVICES FABRICATED WITH ION IMPLANT METHODS</inventionTitleEng><openDate>2022.05.30</openDate><openNumber>10-2022-0070240</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.04.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.04.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 60/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 60/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>B82Y 10/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 양자 컴퓨팅 디바이스는 디바이스 영역 및 상기 디바이스 영역 내의 감지 영역을 정의하는 제1 레지스트 패턴을, 초전도체 층 상에, 형성함으로써 제조된다. 상기 감지 영역 내의 초전도체 층이 제거되어, 상기 디바이스 영역 바깥의 하부 반도체 층의 제1 표면의 영역이 노출된다. 상기 반도체 층의 노출된 영역이 주입되어, 상기 디바이스 영역을 둘러싸는 격리 영역이 형성된다. 상기 감지 영역 및 상기 초전도체 층의 디바이스 영역의 일부분이 노출된다. 상기 반도체 층의 제1 표면을 제1 금속층으로 결합함으로써 감지 영역 접점이 형성된다. 상기 감지 영역 바깥의 디바이스 영역의 일부분 내에서 제1 금속을 사용하여 나노로드 접점이 형성된다. 상기 감지 영역 내의 반도체 층의 제2 표면 상에 제2 금속 층을 증착 함으로써, 터널 접합 게이트가 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.05.20</internationOpenDate><internationOpenNumber>WO2021094315</internationOpenNumber><internationalApplicationDate>2020.11.10</internationalApplicationDate><internationalApplicationNumber>PCT/EP2020/081649</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 양자 컴퓨팅 디바이스에 있어서, 상기 디바이스는:반도체 층의 제1 표면 위의 초전도체 층 상에 위치하는 디바이스 영역(a device region);상기 디바이스 영역 내에 위치하는 감지 영역(a sensing region)- 상기 감지 영역은 초전도체 층을 포함하지 않는 디바이스 영역의 일부분을 포함함-;상기 감지 영역 내의 반도체 층의 제1 표면에 결합된 제1 금속을 포함하는 감지 영역 접점(a sensing region contact);상기 감지 영역 바깥의 디바이스 영역의 일부분 내의 초전도체 층에 결합된 제1 금속을 포함하는 나노로드 접점(a nanorod contact);상기 감지 영역 내에 제2 금속을 포함하는 터널 접합 게이트(a tunnel junction gate) - 상기 터널 접합 게이트는 상기 반도체 층의 제2 표면 상에 배치됨(disposed)-; 및 상기 감지 영역 바깥의 디바이스 영역의 일부분 내에 제2 금속을 포함하는 화학 전위 게이트(a chemical potential gate) - 상기 화학 전위 게이트는 상기 반도체 층의 제2 표면 상에 배치됨(disposed)-를 포함하는;양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 디바이스 영역은 제1 나노로드 영역, 상기 제1 나노로드 영역과 실질적으로 평행한 제2 나노로드 영역, 및 상기 제1 나노로드 영역과 상기 제2 나노로드를 연결하는 감지 영역을 포함하는 양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>3. 이전의 항들 중 어느 한 항에 있어서, 상기 디바이스는:기판의 제1 표면 상에 형성된 버퍼 층;상기 반도체 층의 제2 표면 아래에 형성된 제1 보호 층; 그리고상기 제1 보호 층 상에 형성된 반도체층을 더 포함하는양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 버퍼 층은 인듐 알루미늄 비소(indium aluminum arsenide)를 포함하는 양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>5. 제3항 내지 제4항의 항들 중 어느 한 항에 있어서, 상기 제1 보호 층은 인듐 갈륨 비소(indium gallium arsenide)를 포함하는 양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>6. 이전의 항들 중 어느 한 항에 있어서, 상기 초전도체 층은 알루미늄을 포함하는 양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>7. 이전의 항들 중 어느 한 항에 있어서, 상기 디바이스는:상기 반도체 층의 제1 표면과 상기 초전도체 층 사이에 형성되는 제2 보호 층을 더 포함하는양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>8. 이전의 항들 중 어느 한 항에 있어서, 상기 디바이스는:상기 디바이스 영역을 둘러싸는 격리 영역(an isolation region)을 더 포함하고, 상기 격리 영역은 상기 초전도체 층이 제거된 후 반도체 층이 주입된 영역을 포함하는 양자 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>9. 양자 컴퓨팅 디바이스를 제조하기 위한 컴퓨터 구현 방법에 있어서, 상기 방법은:디바이스 영역 및 상기 디바이스 영역 내의 감지 영역을 정의하는 제1 레지스트 패턴을, 초전도체 층 상에, 형성하는 단계;상기 감지 영역 내의 초전도체 층을, 에칭 프로세스를 사용하여, 제거하는 단계 - 상기 에칭 프로세스는 상기 제1 레지스트 패턴에 의해 보호되지 않은 디바이스 영역 바깥의 하부 반도체 층의 제1 표면의 영역(a region of a first surface of an underlying semiconductor layer)을 노출시킴-;상기 반도체 층의 제1 표면의 노출된 영역을 주입하는 단계(implanting) - 상기 주입하는 단계는 상기 디바이스 영역을 둘러싸는 격리 영역을 형성함-;상기 감지 영역 및 상기 격리 영역에 인접한 초전도체 층의 디바이스 영역의 일부분을, 상기 주입하는 단계에 후속하는 에칭 프로세스를 사용하여, 노출시키는 단계;상기 반도체 층의 제1 표면을 제1 금속 층으로 결합함으로써 감지 영역 접점(a sensing region contact)을 형성하는 단계;상기 감지 영역 바깥의 디바이스 영역의 일부분 내의 상기 초전도체 층에 결합된 제1 금속을 사용하여 나노로드 접점(a nanorod contact)을 형성하는 단계; 및터널 접합 게이트를, 상기 감지 영역 내의 반도체 층의 제2 표면 상에 제2 금속층을 증착함으로써, 형성하는 단계를 포함하는컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 디바이스 영역은 제1 나노로드 영역, 상기 제1 나노로드 영역과 실질적으로 평행한 제2 나노로드 영역, 및 상기 제1 나노로드 영역과 상기 제2 나노로드 영역을 연결하는 감지 영역을 포함하는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>11. 제9항 내지 제10항의 항들 중 어느 한 항에 있어서, 상기 방법은:버퍼 층을, 기판의 제1 표면 상에, 형성하는 단계;제1 보호 층을, 상기 버퍼 층 상에, 형성하는 단계;반도체 층을, 상기 제1 보호 층 상에, 형성하는 단계; 그리고초전도체 층을, 상기 반도체 층의 제1 표면 상에, 형성하는 단계를 포함하는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 버퍼 층은 인듐 알루미늄 비소를 포함하는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>13. 제11항 내지 제12항의 항들 중 어느 한 항에 있어서, 상기 제1 보호 층은 인듐 갈륨 비소를 포함하는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>14. 제9항 내지 제13항의 항들 중 어느 한 항에 있어서, 상기 초전도체 층은 알루미늄을 포함하는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>15. 제9항 내지 제14항의 항들 중 어느 한 항에 있어서, 상기 방법은:제2 보호 층을, 상기 반도체 층의 제1 표면과 상기 초전도체 층 사이에, 형성하는 단계를 더 포함하는컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>16. 제9항 내지 제15항의 항들 중 어느 한 항에 있어서, 상기 방법은:상기 제1 레지스트 패턴을, 상기 제1 금속 층을 증착하기 전에, 제거하는 단계를 더 포함하는컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>17. 제9항 내지 제16항의 항들 중 어느 한 항에 있어서, 상기 방법은:상기 제1 금속 층을 증착하는 단계는 제2레지스트 패턴에 의해서 정의된 영역들에서 수행되는 컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>18. 제9항 내지 제17항의 항들 중 어느 한 항에 있어서, 상기 방법은, 상기 제2 금속 층을 증착 하기 전에,  캡슐화 필름(an encapsulation film)을 사용하여 상기 감지 영역 접점, 상기 나노로드 접점, 및 상기 초전도체 층을 보호하는 단계; 및캐리어 웨이퍼(a carrier wafer)를, 상기 캡슐화 필름 위에, 증착 하는 단계를 더 포함하는컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>19. 제9항 내지 제18항의 항들 중 어느 한 항에 있어서, 상기 방법은 상기 반도체 층의 제2 표면 상에 제2 금속 층을 증착함으로써, 터널 접합 게이트를 형성하는 단계를 더 포함하는컴퓨터 구현 방법.</claim></claimInfo><claimInfo><claim>20. 리소그래피 컴포넌트를 포함하는 초전도체 제조 시스템에 있어서, 상기 초전도체 제조 시스템은, 양자 컴퓨팅 디바이스를 제조하기 위해 적어도 하나의 다이 상에서 작동될 때, 동작들(operations)을 수행하고, 상기 동작들은:디바이스 영역 및 상기 디바이스 영역 내의 감지 영역을 정의하는 제1 레지스트 패턴을, 초전도체 층 상에, 형성하는 단계;상기 감지 영역 내의 초전도체 층을, 에칭 프로세스를 사용하여, 제거하는 단계 - 상기 에칭 프로세스는 상기 제1 레지스트 패턴에 의해 보호되지 않은 디바이스 영역 바깥의 하부 반도체 층의 제1 표면의 영역(a region of a first surface of an underlying semiconductor layer)을 노출시킴-;상기 반도체 층의 제1 표면의 노출된 영역을 주입하는 단계(implanting) - 상기 주입하는 단계는 상기 디바이스 영역을 둘러싸는 격리 영역을 형성함-;상기 감지 영역 및 상기 격리 영역에 인접한 초전도체 층의 디바이스 영역의 일부분을, 상기 주입하는 단계에 후속하는 에칭 프로세스를 사용하여, 노출시키는 단계;상기 반도체 층의 제1 표면을 제1 금속 층으로 결합함으로써 감지 영역 접점(a sensing region contact)을 형성하는 단계;상기 감지 영역 바깥의 디바이스 영역의 일부분 내의 상기 초전도체 층에 결합된 제1 금속을 사용하여 나노로드 접점(a nanorod contact)을 형성하는 단계; 및터널 접합 게이트를, 상기 감지 영역 내의 반도체 층의 제2 표면 상에 제2 금속층을 증착함으로써, 형성하는 단계를포함하는초전도체 제조 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 뉴욕주 아몬크 뉴오차드 로드</address><code>519980586528</code><country>미국</country><engName>INTERNATIONAL BUSINESS MACHINES CORPORATION.</engName><name>인터내셔널 비지네스 머신즈 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>HOLMES, Steven</engName><name>홈즈, 스티븐</name></inventorInfo><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>BEDELL, Stephen</engName><name>베델, 스티븐</name></inventorInfo><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>HART, Sean</engName><name>하트, 션</name></inventorInfo><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>SADANA, Devendra</engName><name>사다나, 데벤드라</name></inventorInfo><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>LI, Ning</engName><name>리, 닝</name></inventorInfo><inventorInfo><address>미국 뉴욕 *****, 요크타운 하이츠, 피.오. 박스 ...</address><code> </code><country> </country><engName>GUMANN, Patryk</engName><name>구만, 패트릭</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.11.11</priorityApplicationDate><priorityApplicationNumber>16/680,117</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.04.15</receiptDate><receiptNumber>1-1-2022-0407718-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.04.29</receiptDate><receiptNumber>1-1-2022-0465041-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.05.02</receiptDate><receiptNumber>1-5-2022-0066301-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2025.01.02</receiptDate><receiptNumber>1-1-2025-0005282-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.02.05</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>9-6-2025-0064589-28</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.02</receiptDate><receiptNumber>9-5-2025-0325134-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.06.02</receiptDate><receiptNumber>1-1-2025-0616327-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0743763-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.01</receiptDate><receiptNumber>1-1-2025-0879073-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.01</receiptDate><receiptNumber>1-1-2025-0879072-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227012778.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93dc8918862aa8554cff41443d1c7917d71d06d1f43c7901a69950304ab8977693753eb2cd800f2304d40a575ca3e404fff1d62952bec67e82</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7b95b1c54285e44b45de31996f6e40db3d03561589f4ba3c7f002286f1d6613584cc14afa016894a8d741db5cd38d0ef2768ab30940f2747</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>