基础课程 - [《数字逻辑设计》](https://www.icourse163.org/learn/HIT-1002331006?tid=1460897443#/learn/content?type=detail&id=1237201006&sm=1)、《数字电子技术》、高级语言程序设计、汇编语言程序设计、数字电路、模拟电路、计算机体系结构、[数值计算方法](https://www.zhihu.com/question/38510907/answer/738672661)、数据结构和算法、编译原理、[《数字逻辑电路》](https://www.icourse163.org/learn/NJUST-1001753091?tid=1450218446#/learn/announce)

数字电路小结 - https://zhuanlan.zhihu.com/p/145193579

知乎上的学习笔记： https://zhuanlan.zhihu.com/p/143631842

<img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201023102702907.png" alt="image-20201023102702907" style="zoom:30%;" />

开始学习时间： 2020.10.22

学习教材：唐朔飞-

<img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201023102140413.png" alt="image-20201023102140413" style="zoom:20%;" />

学习视频课程：[本科知识补习系列——哈工大计算机组成原理](https://www.bilibili.com/video/BV1mk4y1q749?from=search&seid=13416202483546989108)

讲授内容

- 基本部件的结构和组织方式
- 基本运算的操作原理
- 基本部件和单元的设计思想

### 第一章 计算机系统概论

#### 计算机组成与计算机结构的区别

课程主要是讲计算机的硬件组织原理，程序=>指令=>二进制

软件的组成，系统软件：用来管理整个计算机系统，包括语言处理程序、操作系统、服务性程序、数据库管理系统、网络软件，对计算机硬件的进一步抽象，为了更加方便的操作计算机硬件，介于硬件与应用软件之间不需要使用者干预的软件；还有应用软件：按照任务编写的各种程序软件

#### 计算机系统的层次结构

微指令系统 - 机器语言 - 操作系统 - 汇编语言 - 高级语言

汇编语言：

#### 计算机的基本组成

冯诺依曼计算机的特点 [TODO:待整理]

1. 计算机由5大部件组成

2. 指令和数据以同等地位存在于存储器中，可按地址寻访

   现代计算机硬件框图

   <img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201023181008411.png" alt="image-20201023181008411" style="zoom:20%;" />

指令格式： 操作码+地址码 

指令的执行过程

#### 计算机硬件的主要技术指标

机器字长： CPU一次能处理数据的位数，与CPU中寄存器位数有关

存储字长：为n，那么存储单元的个数为2^n

运算速度：主频

### 第三章 计算机总线

公共的运输线，是连接各个部件的信息传输线，是各个部件共享的传输介质

总线上信息的传送：串行和并行，[TODO:待查资料，在现在技术条件下到底是串行传输快，还是并行传输快]

#### 总线的分类

片内总线：芯片内部的总线

系统总线：计算机各部件之间的信息传输线。数据总线（双向，与机器字长、存储字长有关）、地址总线（单向，与存储地址、I/O地址有关）、控制总线（有出、有入）

通信总线： 计算机系统与系统之间

#### 总线特性及性能指标 

1. 机械特性 尺寸、形状、管脚数及排列顺序
2. 电气特性 传输方向和有效的电平范围
3. 功能特性 每根传输线的功能
4. 时间特性

##### 性能指标

1. 总线宽度：数据线的根数
2. 标准传输率：每秒传输的最大字节数（MBps）
3. 时钟同步、异步
4. 总线复用：地址线和数据线复用
5. 信号线树：地址线、数据线和控制线的总和
6. 总线控制方式：突发、自发、仲裁、逻辑、计数
7. 其他指标： 负载能力

##### 总线标准

<img src="http://qapw1lk5y.bkt.clouddn.com/imgimage-20201024104017857.png" alt="image-20201024104017857" style="zoom:33%;" />



##### 总线结构

单总线、双总线、三总线、四总线

##### 总线控制

###### 总线判优控制：主设备( 模块)：总线的主设备是指获得总线控制权的设备； 从设备( 模块)：总线的从设备是指被主设备访问的设备，只能响应从主设备发来的各种总线命令

###### 总线判优控制：集中式（链式查询方式、计数器定时查询方式、独立请求方式）、分布式

##### 链式查询方式

<img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201024110238321.png" alt="image-20201024110238321" style="zoom:50%;" />

- 需要3根线

- 优点：简单

- 缺点：1.有一个接口有问题，BG就传不下去了；2.位置固定，优先级低的很难获得请求

##### 计数器定时查询方式

<img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201024113815915.png" alt="image-20201024113815915" style="zoom:50%;" />

- 需要logN条线 [TODO:为什么？？]

##### 独立请求方式

<img src="/Users/mpy/Library/Application Support/typora-user-images/image-20201024113912123.png" alt="image-20201024113912123" style="zoom:50%;" />

- 需要2n条线

[TODO]有没有更好的方式，又不是很复杂，又很高效，启发，并串行二维仲裁

分布式控制

#### 总线通信控制

目的：解决通信双方协调配合问题

总线传输周期

申请分配阶段：主模块申请，总线仲裁决定、寻址阶段：主模块向从模块给出地址和命令、传数阶段：主模块和从模块交换数据、结束阶段：主模块撤销有关信息

##### 总线通信的四种方式

1. 同步通信

2. 异步通信

   ![image-20201024145056459](/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024145056459.png)

3. 半同步通信

   以上三种通信的共同点，一个总线传输周期（以输入数据为例），主模块发地址（占用地址总线）和命令（占用控制总线），从模块准备数据，从模块向主模块发数据（占用数据总线）

4. 分离式通信

   充分挖掘系统总线每个瞬间的潜力

   ![image-20201024152436237](/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024152436237.png)

各模块有权申请占用总线

采用同步方式通信，不等待对方回答

各模块准备数据时，不占用总线

总线被占用时，无空闲

## 第四章 存储器

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024155141765.png" alt="image-20201024155141765" style="zoom:30%;" /> <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024155349535.png" alt="image-20201024155349535" style="zoom:30%;" />

存储器的容量=存储单元的个数（机器指令地址码的位数、地址线的条数）*存储字长（也就是每个存储单元中能存储多少个字节或存储元）

为了解决CPU运算速度与主存存储速度的不匹配，中间增加了缓存（传输速度快、高能耗、价格高、但容量小），来解决这个问题

缓存-主存层次 ：

解决不匹配问题，通过硬件的方式连接为一个整体。主存储器，实地址，物理地址

主存-副存层次：

解决容量问题，通过软硬件结合的方式连接为一个整体。又称虚拟存储器，虚地址，逻辑地址

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024173300098.png" alt="image-20201024173300098" style="zoom:33%;" />



<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201028214800090.png" alt="image-20201028214800090" style="zoom:23%;" />



##### <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201028215516174.png" alt="image-20201028215516174" style="zoom:55%;" />s

### 主存储器

这里可以结合 [《数字逻辑电路-南理》](https://www.icourse163.org/course/NJUST-1001753091?tid=1450218446)，中的逻辑电路和存储器章节进行补充学习，对于不了解电路知识的同学还是有帮助的。

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024174825674.png" alt="image-20201024174825674" style="zoom:50%;" /><img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201024174805370.png" alt="image-20201024174805370" style="zoom:50%;" />

3. 主存中存储单元地址的分配 【TODO：不太懂】

高位字节地址为字地址：大端存储

低位字节地址为字地址：小端存储

4. 主存的技术指标
   1. 存储容量
   2. 存储速度
   3. 存储器的带宽 位/秒
   4. <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201025210759518.png" alt="image-20201025210759518" style="zoom:33%;" />

二、半导体存储芯片简介

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026101258482.png" alt="image-20201026101258482" style="zoom:33%;" /><img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026101932053.png" alt="image-20201026101932053" style="zoom:33%;" />

片选线： 内存条中有好几个芯片，片选线用来确定是用到哪个存储体

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026102602686.png" alt="image-20201026102602686" style="zoom:33%;" />

地址线标识了有多少个存储单元，如果地址线有10条，表示从 `0000000000`到`1111111111`，都可以进行编码，也就表示有2^10个存储单元，也就是1K

数据线标识了每个存储单元包含了多少位二进制信息，如果是4，那么就是4个bit

地址线、字线（通过译码器与地址线相连，位于芯片内部）、数据线、位线

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029092429450.png" alt="image-20201029092429450" style="zoom:33%;" />

地址译码器为二进制译码器，即全译码结构。（地址线为n根，译码器输出为2^ n根字线，说明存储阵列中有2^n个存储单元）

存储阵列中输出有m根位线，即每个存储单元有m位。每一位称为一个基本存储单元。

存储器容量为 ： 字数 X 位数

2. 半导体存储芯片的译码驱动方式【TODO： 不太懂，线选法用多少根线？？】

   1. 线选法

      特点： 用一根字选择线直接选中一个存储单元的各位（如一个字节                                   ）

      缺点： 简单，但是采用的门较多，如果地址线为n根，那么需要的字线为2^ n 根，需要输入为n内部有2^ n 个与门的译码器

   2. 重合法

      采用矩阵的方式： 字线根数减少为 2^ (n/2+1)。存储阵列的每一个字都有一条行线和一条列线来共同选择，采用二维译码

      <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029112238288.png" alt="image-20201029112238288" style="zoom:50%;" />

      <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026104930923.png" alt="image-20201026104930923" style="zoom:30%;" />



#### 三、随机存取存储器（RAM Random Access Memory）- 对应课程 主存储器3-4

【注意：】如果从这里开始，对于电路的不熟悉，导致这块内容学不下去，建议先去粗略的学习下 《数字逻辑》这门课，这里用到的所有电路知识或者原件在那门课都有讲到，一个是南京理工的 [《数字逻辑电路》](https://www.icourse163.org/learn/NJUST-1001753091?tid=1450218446#/learn/content?type=detail&id=1214361350&sm=1)比较入门一点，讲的通俗易懂，但是不够深入，还有一个是哈工大的[《数字逻辑设计》](https://www.icourse163.org/course/HIT-1002331006)，这个讲的比较深入和全面

RAM的特点

1、随机存取：指的是当存储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。而与所在位置有关的存储器可以回想小时候用的磁带

2、易失性（volatile memory）: 当电源关闭时RAM不能保留数据

RAM的分类

1. 静态RAM（SRAM Static Random Access Memory）

   所谓的”静态“，是指这种存储器只要保持通电，里面存储的数据就可以一直保持。

   SRAM基本存储单元是由两个CMOS反相器组成。两个反相器的输入、输出交叉连接。这样就能实现两个反相器的输出状态的锁定、保存，即储存了1个位元的状态。

   <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201028220702029.png" alt="image-20201028220702029" style="zoom:33%;" />

     利用触发器的原理来寄存信息，（对于触发器的理解：核心就是latch，两个反相器首尾相连行成正反馈）。速度快，价格贵，一般追求速度时会采用静态RAM，虽然静态RAM中也可以采用行列地址分开传送，降低成本，但是一般采用静态RAM就是为了提高速度，而不在乎成本。6个晶体MOS管才能组成一个存储单元

   <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201028221214805.png" alt="image-20201028221214805" style="zoom:33%;" /> 

基本单元电路

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026105516056.png" alt="image-20201026105516056" style="zoom:50%;" /> 

T1 - T4 触发器   T5-T6 行开关   T7-T8列开关

举例

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026144835619.png" alt="image-20201026144835619" style="zoom:33%;" />

静态RAM读 时序

时序图： 时间顺序图，很重要，给出了各种信号出现的先后顺序。读写的时序图要能看懂！！

2. 动态RAM（DRAM）

   <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029101332277.png" alt="image-20201029101332277" style="zoom:33%;" />

   利用电容存储电荷的多寡来代表二进制0或1原理来寄存信息

   为什么称为动态，

   由于电容会有漏电的现象，导致电位差不足而使记忆消失，因此除非电容经常周期性地充电，否则无法确保记忆长存，所谓的”动态“，是指这种需要定时刷新的特性。

   现在基本电脑上的内存条，采用的就是这种结构

   为什么不用静态的RAM。1. 每个存储单元需要6根管子，导致集成度低；2. 每次读写操作都需要两边通电，即使用不到， 功耗大。动态RAM只需要一个晶体管和一个电容就可以构成一个存储单元。

   速度没静态RAM快，但是比静态便宜，行、列地址分开传送，降低成本，但是损失的是传输速度

   <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026152612531.png" alt="image-20201026152612531" style="zoom:33%;" />

   关于DRAM的读写举例，[《数字逻辑电路》课程中的第37讲随机存储器的第2节](https://www.icourse163.org/learn/NJUST-1001753091?tid=1450218446#/learn/content?type=detail&id=1214361350&cid=1217975832)，我感觉讲的更通俗易懂，我看完这个章节之后，再回来看哈工大的，完全能看懂了，可能是我对电路不熟悉的缘故

   <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029104243086.png" alt="image-20201029104243086" style="zoom:33%;" />

读出与原存信息相反

写入与输入信息相同

读写举例

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026160243173.png" alt="image-20201026160243173" style="zoom:33%;" />

为什么行、列地址分开传送，要传输两次。可以减少管脚，减少芯片的体积，降低价格

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026160653167.png" alt="image-20201026160653167" style="zoom:33%;" />



低电平是写，高电平是读

4. 动态RAM的刷新

   刷新与行地址有关

   集中刷新 与 分散刷新 与 异步刷新（分散刷新与集中刷新相结合）

   每一次读，都伴随这一次写的刷新操作。 

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201026210008952.png" alt="image-20201026210008952" style="zoom:33%;" /><img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029105202538.png" alt="image-20201029105202538" style="zoom:33%;" />



#### 四、只读存储器ROM （Read-Only Memory）

##### 特点

1、ROM存储的内容任何情况下不会改变（Nonvolatile）

2、 电脑与用户只能读取保存在ROM的指令，使用存储在ROM的数据，但不能变更或存入数据

3、 ROM被存储在一个非易失性芯片上，也就是说，即使关机之后记忆的内容仍可以被保存

##### 分类

   1. 掩模ROM （Mask ROM）

      行列选择线交叉处有MOS管为1，行列选择线交叉处无MOS管为0

          2. PROM 一次性编程（Programmable）

          3. EPROM 多次性编程 紫外线照射 (Erasable)

          4. EEPROM 多次性编程 电可擦写的 (Electrically Erasable)

                       1. <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029105515634.png" alt="image-20201029105515634" style="zoom:33%;" />

          5. Flash Memory 闪速型存储器

             U盘就是这种结构，技术上属于 EEPROM，已经类似于RAM了，但是比RAM慢，比机械硬盘要快

             固态硬盘也是属于这种结构，所以速度比机械硬盘速度快

五、存储器与CPU的连接

1. 存储容量的扩展

2. 存储器与CPU的连接 对应课程 主存储器5-6

   （1）地址线的连接：系统的地址线一般都会比芯片的地址线多，低位的与芯片连接，高位的作为片选或者留着以后做扩展

   （2）数据线的连接：如果芯片位数小于CPU的位数一定要进行扩展，否则无法工作

   （3）读写命令线的连接：有的芯片只有一个线为WE， 高为读，低为写；还有两根的为WE和OE

   （4）片选线的连接：与访存控制信号和地址有关。

   （5）合理选择存储芯片，主要指芯片类型和数量的选择

   例题：

   ROM中存系统程序和常用的函数，不会更改

   RAM中存 我们自己编写的程序可以读可以改，程序过程中产生的数据

   数据线、地址线、片选逻辑（CS）、读写信号（WE、CE）、使能信号（RAS、）、访存控制信号（MREQ IO/M非：高电平访问IO，低电平访问存储器）

   [对于译码器的理解](https://zhuanlan.zhihu.com/p/158780865) 

【TODO：待查阅的名词】格雷码、BCD码

#### 六、存储器的校验 - 不太好理解

不仅是存储器需要校验，在远距离传输中，IO端口的输出端需要加上校验码，在接受方也需要进行校验，判断传输的数据有没有错，因为在远距离传输中，线跟线之间会有干扰导致数据传输错误。

所以无论是存储器、光盘、数据传输过程中的校验，方法都是类似的

1、 汉明码

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029155334508.png" alt="image-20201029155334508" style="zoom:33%;" />

#### 七、提高访存速度的措施

存储器特别的忙

精简指令集计算机

摩尔定律： 每过18月会翻一番，存储器的容量满足这个定律，但是其速度发展并不快

，十年才能翻一番

让存储器的速度能跟上CPU的处理速度

1、采用高速器件

2、 采用层次结构 cache-主存

3、调整主存结构

基本思想都是 一个主存周期中能拿出尽量多个存储字，速度就提升了

相邻的指令存放在存储器相邻的位置

1、 单体多字系统

并不是位越多越好，受到指令跳转的影响，可能取出来4条，只有一条会 用到

无法解决 CPU和IO设备同时访问带来的问题

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029164614503.png" alt="image-20201029164614503" style="zoom:50%;" />

2、多体并行系统

虽然分了几个并行存储体，但是程序运行的大部分指令肯定是集中在一个里面。

此系统只是对于CPU与IO设备访问不同存储体时有加速效果，对于程序执行来说加速效果不明显

高位交叉



<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029165336482.png" alt="image-20201029165336482" style="zoom:33%;" />

低位交叉

连续的程序，存放在不同的存储体中

采用了流水线的方式

需要多少存储体为最优，存取周期为T，总线传输周期为t，那么存储体n为 nt = T ，即可

因为第一个存储体经过nt后，又空闲了，可以继续工作 

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029170153827.png" alt="image-20201029170153827" style="zoom:33%;" /><img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029171749598.png" alt="image-20201029171749598" style="zoom:33%;" />



多体模块存储器不仅要与CPU交换信息，还要与辅存、I/O设备，乃至IO处理机交换信息。因此在某一个时刻，决定主存究竟与哪个部件交换信息必须由存储器控制部件来承担。

(3) 存储器控制部件（存控）

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029172711126.png" alt="image-20201029172711126" style="zoom:33%;" />



3、高性能的存储芯片

### 4.2 高速缓冲存储器

避免CPU”空等“现象

类比的例子： 书房放着大书柜，书很全，但是每次取不方便，还会在卧室整一个小书柜，放着最近常用的书，这样每次看的时候就会方便很多，相当于Cache

程序的局部性原理是指： 对一条指令来说我现在用到了这条指令，将来还会用到这个指令（时间的局部性）；还有一方面含义是如果现在我用到了一条指令，在不久的将来会用到相邻的指令（空间的局部性）

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029174852786.png" alt="image-20201029174852786" style="zoom:33%;" />

主存与缓存是按块为单位传递，存储块的大小相同

#### cache的工作原理

（1）主存和缓存的编址

cache先根据主存中的标记，确定字块是否被存到了cache中，如果标记中有，那么直接去cache中对应的块去找就行了

块长取一个存取周期内从主存调出的信息长度

（2）Cache的基本结构

标识：指出了Cache快跟主存块的对应关系

映射规则：各个块在Cache中的分布规则，一种是固定位置类似小学的教室座位，还有一个随机的位置类似大学的教室座位

先找块，然后再根据偏移地址，在块中找到指定的字

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201029184259201.png" alt="image-20201029184259201" style="zoom:33%;" />

读Cache和主存可以同时进行

写的操作

- 写直达法（Write-through）即写操作时数据既写入Cache又写入主存。
- 写回法（write-back），只有这个块要被替换的时候，才把最新的写入到主存中

（5）Cache的改进

提高Cache的速度和Cache的利用率

-  增加Cache的级数，Cache放在CPU里面，不占用数据总线
-  统一缓存：指令和数据都存在统一缓存内；分立缓存：指令和数据分别存在两个缓存中

##### 二、Cache-主存的地址映射

1、直接映射（用在一级缓存中）

速度快，但是利用率不高

类比： 一个教室40个座位（Cache），编号为0-39，供4个班级（主存）学生自习，每个学生的学号由班号+序号组成，规定学号编号为0只能坐在座位编号为0的位置，依次类推。如此排列，如果我想找02班的23号，我直接去教室的23号座位，如果23号有人，会用纸条标识自己是哪个班的（标识），如果正好是02班的，那么我很快就可以找到这个人。缺点就是会造成同一个编号的位置，4个班的4位学生抢，可能其他编号的座位是空的。

2、全相联映射（用在三级缓存中）

速度比较慢，可以同时进行比较，每个标识位是不是自己要找的那个

类比：跟上一个学号序号为0的只能坐在编号为0的座位上不同，而是随便坐，只要有空位。但是座位上的纸条上不仅写着你的班号还要写上你的序号（标识位变长）

3、组相联映射（用在三级缓存中）

全相联与直接映射的一个折中

类比： 将教室座位分组，前两排只能坐学号序号为0-10的学生（直接映射），无论是哪个班级的，只要在这个组里，前两排的座位随便坐（全相联映射）

##### 三、替换算法

1、先进先出（FIFO）算法

2、 近期最少使用（LRU Latest Recently Used）算法

### 4.4 辅助存储器

特点： 不直接与CPU交换信息

## 第五章 输入输出系统

##### 5.1 概述

通道可以理解为小型的I/O控制器。可以通过通道指令编写通道程序

##### 5.2 外部设备

##### 5.3 I/O接口

### 5.4 程序查询方式

一、程序查询方式

<img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201030114401046.png" alt="image-20201030114401046" style="zoom:33%;" />

### 5.5 程序中断方式

三、程序中断方式的接口电路

 <img src="/Users/mpy/Train-myself/docs/docs/blog/本科知识补习/计算机组成原理/image-20201030180439960.png" alt="image-20201030180439960" style="zoom:50%;" />

### 5.6 DMA方式



## 第六章 CPU

无符号数 和 有符号数

小数定点机：小数点约定就是在符号位后面；整数定点机：小数点就固定在整数位的末位

有符号数

真值 +0.0101  机器数 0，0101 。符号位与数值位用逗号分隔，0为正，1为负











































