<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body leftmargin="0" topmargin="0" marginwidth="0" marginheight="0" class="bg">
<table width="100%" border="0" cellspacing="2" cellpadding="2">
  <tr> 
    <td class="pt9"><br>
      　　　　表 2-10：IA处理器的指令队列<br>
      　　<img src="../../../images/chap2/p2_2_1_1.gif" width="203" height="188"><br>
      　　与CPU的速度提高相比，存储器的速度提高相对缓慢，在价格合适的DRAM组成的存储器系统和CPU配合时，CPU访问存储器往往需要插入一个或多个等待周期TW。随着微处理器主频以及指令执行速度的不断改善，需要更加快速的源源不断的向执行单元输送指令。加长预取指令队列长度，是解决影响执行单元速度的方法之一。这样可以更加充分的利用总线的空闲周期，在空闲周期中读取更多的指令，准备供给流水线。但是这还不能从根本上缓和CPU和存储器速度之间的矛盾。当80386的主频提高到20~25MHz时，速度较慢的存储器成为制约系统性能的主要因素。以上谈到的存储器全部指DRAM或ROM，一般SRAM要比DRAM快许多，但是，SRAM功耗大、价格高，微型计算机的内存储器通常采用DRAM。此时，高速缓存技术开始引入微型计算机系统。 
    </td>
  </tr>
</table>
</body>
</html>
