AArch64 DIC1.MP.RF+dc-dsb-ic-dsb+ctrlisb.br
CacheType=DIC
{
  [z]=P1:Lend;
  0:X0=NOP; 0:X1=P1:Lself; 0:X3=z;
  1:X2=P1:Lself; 1:X3=z; 1:X9=0;
}
P0           | P1           ;
STR W0,[X1]  |  LDR X1,[X3] ;
DC CVAU,X1   |  CBNZ X1, L0 ;
DSB ISH      | L0:          ;
IC IVAU,X1   |  ISB         ;
DSB ISH      |  BR X1       ;
STR X1,[X3]  | Lself:       ;
             |  B Lend      ;
             |  MOV W9,#1   ;
             | Lend:        ;
             |  CMP X1,X2   ;
             |  CSET W8,EQ  ;
exists 1:X8=1 /\ 1:X9=0