Fitter report for small8lab
Wed Dec 10 23:12:45 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |top_level|small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 10 23:12:45 2014      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; small8lab                                  ;
; Top-level Entity Name              ; top_level                                  ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 707 / 15,408 ( 5 % )                       ;
;     Total combinational functions  ; 680 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 172 / 15,408 ( 1 % )                       ;
; Total registers                    ; 172                                        ;
; Total pins                         ; 46 / 347 ( 13 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 8,192 / 516,096 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; led_hi[0]  ; Missing drive strength and slew rate ;
; led_hi[1]  ; Missing drive strength and slew rate ;
; led_hi[2]  ; Missing drive strength and slew rate ;
; led_hi[3]  ; Missing drive strength and slew rate ;
; led_hi[4]  ; Missing drive strength and slew rate ;
; led_hi[5]  ; Missing drive strength and slew rate ;
; led_hi[6]  ; Missing drive strength and slew rate ;
; led_lo[0]  ; Missing drive strength and slew rate ;
; led_lo[1]  ; Missing drive strength and slew rate ;
; led_lo[2]  ; Missing drive strength and slew rate ;
; led_lo[3]  ; Missing drive strength and slew rate ;
; led_lo[4]  ; Missing drive strength and slew rate ;
; led_lo[5]  ; Missing drive strength and slew rate ;
; led_lo[6]  ; Missing drive strength and slew rate ;
; led_hi2[0] ; Missing drive strength and slew rate ;
; led_hi2[1] ; Missing drive strength and slew rate ;
; led_hi2[2] ; Missing drive strength and slew rate ;
; led_hi2[3] ; Missing drive strength and slew rate ;
; led_hi2[4] ; Missing drive strength and slew rate ;
; led_hi2[5] ; Missing drive strength and slew rate ;
; led_hi2[6] ; Missing drive strength and slew rate ;
; led_lo2[0] ; Missing drive strength and slew rate ;
; led_lo2[1] ; Missing drive strength and slew rate ;
; led_lo2[2] ; Missing drive strength and slew rate ;
; led_lo2[3] ; Missing drive strength and slew rate ;
; led_lo2[4] ; Missing drive strength and slew rate ;
; led_lo2[5] ; Missing drive strength and slew rate ;
; led_lo2[6] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 964 ) ; 0.00 % ( 0 / 964 )         ; 0.00 % ( 0 / 964 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 964 ) ; 0.00 % ( 0 / 964 )         ; 0.00 % ( 0 / 964 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 954 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dropbox/EEL4712/small8/output_files/small8lab.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 707 / 15,408 ( 5 % )    ;
;     -- Combinational with no register       ; 535                     ;
;     -- Register only                        ; 27                      ;
;     -- Combinational with a register        ; 145                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 464                     ;
;     -- 3 input functions                    ; 121                     ;
;     -- <=2 input functions                  ; 95                      ;
;     -- Register only                        ; 27                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 629                     ;
;     -- arithmetic mode                      ; 51                      ;
;                                             ;                         ;
; Total registers*                            ; 172 / 17,068 ( 1 % )    ;
;     -- Dedicated logic registers            ; 172 / 15,408 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 54 / 963 ( 6 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 46 / 347 ( 13 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 8,192 / 516,096 ( 2 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%            ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 7%            ;
; Maximum fan-out                             ; 173                     ;
; Highest non-global fan-out                  ; 171                     ;
; Total fan-out                               ; 3146                    ;
; Average fan-out                             ; 3.22                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 707 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 535                 ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;     -- Combinational with a register        ; 145                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 464                 ; 0                              ;
;     -- 3 input functions                    ; 121                 ; 0                              ;
;     -- <=2 input functions                  ; 95                  ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 629                 ; 0                              ;
;     -- arithmetic mode                      ; 51                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 172                 ; 0                              ;
;     -- Dedicated logic registers            ; 172 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 54 / 963 ( 6 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 46                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 8192                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3141                ; 5                              ;
;     -- Registered Connections               ; 959                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 18                  ; 0                              ;
;     -- Output Ports                         ; 28                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; G21   ; 6        ; 41           ; 15           ; 0            ; 173                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip2[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[0]  ; AB17  ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[1]  ; AA17  ; 4        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[2]  ; AA18  ; 4        ; 35           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[3]  ; AB18  ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[4]  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[5]  ; AA19  ; 4        ; 35           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[6]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dip[7]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst     ; F1    ; 1        ; 0            ; 23           ; 0            ; 171                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led_hi2[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi2[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[0]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[1]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[2]  ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[3]  ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[4]  ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[5]  ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_hi[6]  ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo2[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_lo[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; led_hi2[0]              ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; led_lo2[4]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; led_lo2[5]              ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; led_hi[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; led_lo[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; led_hi[6]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; led_hi[2]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; led_hi[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; led_hi[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; led_hi[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; led_hi[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; led_lo[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; led_lo[1]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 33 ( 39 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 8 / 41 ( 20 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; led_hi[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; led_hi[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; led_hi[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; led_lo2[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; led_lo2[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 290        ; 7        ; led_hi2[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 151        ; 4        ; dip[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; dip[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; dip[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; dip[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; dip[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; dip[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; dip[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; dip[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; led_hi[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; led_hi[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 299        ; 7        ; led_lo2[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; led_lo2[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; led_hi2[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; led_hi2[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; led_hi[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; led_hi2[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; led_lo2[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; led_hi2[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 5          ; 1        ; dip2[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; led_lo[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 301        ; 7        ; led_hi[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; led_lo2[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 16         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; led_lo[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; led_lo[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; led_lo[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; led_lo2[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; led_hi2[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 17         ; 1        ; dip2[3]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; dip2[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 341        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 305        ; 7        ; led_lo[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 278        ; 7        ; led_hi2[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; dip2[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; dip2[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; dip2[6]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 304        ; 7        ; led_lo[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; led_lo[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 246        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 245        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; dip2[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; dip2[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 248        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 234        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 207        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_level                                      ; 707 (0)     ; 172 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 46   ; 0            ; 535 (0)      ; 27 (0)            ; 145 (0)          ; |top_level                                                                                                                 ; work         ;
;    |decoder7seg:LED1_HI2|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_level|decoder7seg:LED1_HI2                                                                                            ; work         ;
;    |decoder7seg:LED1_HI|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_level|decoder7seg:LED1_HI                                                                                             ; work         ;
;    |decoder7seg:LED1_LO2|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_level|decoder7seg:LED1_LO2                                                                                            ; work         ;
;    |decoder7seg:LED1_LO|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_level|decoder7seg:LED1_LO                                                                                             ; work         ;
;    |small:small|                                ; 679 (0)     ; 172 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 507 (0)      ; 27 (0)            ; 145 (0)          ; |top_level|small:small                                                                                                     ; work         ;
;       |cpu:CPU|                                 ; 652 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 16 (0)            ; 145 (0)          ; |top_level|small:small|cpu:CPU                                                                                             ; work         ;
;          |buss:data_bus|                        ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 22 (22)          ; |top_level|small:small|cpu:CPU|buss:data_bus                                                                               ; work         ;
;          |controller:controller|                ; 362 (362)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (285)    ; 11 (11)           ; 66 (66)          ; |top_level|small:small|cpu:CPU|controller:controller                                                                       ; work         ;
;          |internal_architecture:data_path|      ; 265 (0)     ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 5 (0)             ; 57 (0)           ; |top_level|small:small|cpu:CPU|internal_architecture:data_path                                                             ; work         ;
;             |adder:ARAdder|                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder                                               ; work         ;
;             |adder:PCAdder|                     ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 7 (7)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder                                               ; work         ;
;             |alu:ALU|                           ; 127 (127)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 21 (21)          ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|alu:ALU                                                     ; work         ;
;             |buss:INTERNAL_BUS|                 ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 14 (14)          ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS                                           ; work         ;
;             |reg:ACCU|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU                                                    ; work         ;
;             |reg:ARl|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:ARl                                                     ; work         ;
;             |reg:DATA|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:DATA                                                    ; work         ;
;             |reg:IR|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:IR                                                      ; work         ;
;             |reg:PCl|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:PCl                                                     ; work         ;
;             |reg:Xh|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:Xh                                                      ; work         ;
;             |reg:Xl|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|reg:Xl                                                      ; work         ;
;             |status_reg:CVZS|                   ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS                                             ; work         ;
;                |reg:Carry|                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry                                   ; work         ;
;                |reg:Oflow|                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow                                   ; work         ;
;                |reg:Sign|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Sign                                    ; work         ;
;                |reg:Zero|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Zero                                    ; work         ;
;          |reg:reg|                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|cpu:CPU|reg:reg                                                                                     ; work         ;
;       |external_architecture:EXTERN|            ; 54 (0)      ; 32 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 11 (0)            ; 27 (0)           ; |top_level|small:small|external_architecture:EXTERN                                                                        ; work         ;
;          |IO_port:IOPORT|                       ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 21 (0)           ; |top_level|small:small|external_architecture:EXTERN|IO_port:IOPORT                                                         ; work         ;
;             |reg:INPUT2|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |top_level|small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2                                              ; work         ;
;             |reg:INPUT|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |top_level|small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT                                               ; work         ;
;             |reg:OUTPUT2|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |top_level|small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2                                             ; work         ;
;             |reg:OUTPUT|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top_level|small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT                                              ; work         ;
;          |RAM:RAM|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|small:small|external_architecture:EXTERN|RAM:RAM                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_93s3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated ; work         ;
;          |addr_sel:SEL|                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |top_level|small:small|external_architecture:EXTERN|addr_sel:SEL                                                           ; work         ;
;          |decoder:Decoder|                      ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; |top_level|small:small|external_architecture:EXTERN|decoder:Decoder                                                        ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; led_hi[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_hi2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_lo2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip2[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip[5]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip2[5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip2[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip2[7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip2[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip2[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dip2[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dip2[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                              ;                   ;         ;
; rst                                                                                              ;                   ;         ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[1]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[3]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[5]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[0]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[4]                                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|load                                            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|ram_wren                                        ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[4]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[0]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[7]            ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[0]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[1]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[2]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[3]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[4]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[5]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[6]           ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[7]           ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0] ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[5]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[5]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[5]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[6]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[7]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[7]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[0]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[0]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[0]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[1]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[2]                                                   ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]             ; 1                 ; 6       ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; 1                 ; 6       ;
;      - small:small|cpu:CPU|reg:reg|data_out[3]                                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|al_sel[0]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[0]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|addrsel                                         ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[1]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[3]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[4]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.FETCH                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_PC                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.stall_882                                 ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                 ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                             ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                             ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                             ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[0]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|pc_sel[1]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|pc_sel[2]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|pc_sel[0]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|internal_bus_sel[3]                             ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[0]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[0]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|alu_en                                          ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[1]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[6]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[7]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[6]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[5]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[4]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[3]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[1]                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[4]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[3]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[4]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[3]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[2]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[7]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.DECODE                                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.load_ai                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_ARl                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_88                                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_882                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.load_output                               ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.stall_88                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.BRANCH                                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[2]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.xh_88                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                 ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.STALL                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_DATA                                 ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.SET_C                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.BRANCH2                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                               ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.SUB_B                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.AND_D                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.OR_R                                      ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.XOR_R                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.SLL_L                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.SRL_L                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.RL_C                                      ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_ACCU                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.RR_C                                      ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.DEC_ACCU                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_X                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.DEC_X                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Sign|data_out[0]  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Zero|data_out[0]  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0] ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_ARl2                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.INC_ARl3                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.PCINC                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.xl_88                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                               ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.CLEAR_C                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.OUTPUT                                    ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                  ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.LOAD_IR                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.ADD_C                                     ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|state.COMPARE                                   ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[4]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[9]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[8]                                       ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|reg_en[10]                                      ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|status_reg_en[3]                                ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                               ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|status_reg_en[0]                                ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|status_reg_en[2]                                ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|nextstate.BRANCH2~0                             ; 1                 ; 6       ;
;      - small:small|cpu:CPU|controller:controller|nextstate.STALL~0                               ; 1                 ; 6       ;
; dip[4]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]~feeder      ; 0                 ; 6       ;
; dip2[4]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[4]            ; 1                 ; 6       ;
; dip[5]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[5]             ; 1                 ; 6       ;
; dip2[5]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[5]            ; 0                 ; 6       ;
; dip[6]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]~feeder      ; 1                 ; 6       ;
; dip2[6]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]            ; 0                 ; 6       ;
; dip[7]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]             ; 0                 ; 6       ;
; dip2[7]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[7]            ; 1                 ; 6       ;
; dip[0]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[0]             ; 0                 ; 6       ;
; dip2[0]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[0]            ; 0                 ; 6       ;
; dip[1]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]~feeder      ; 0                 ; 6       ;
; dip2[1]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]            ; 0                 ; 6       ;
; dip[2]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]~feeder      ; 0                 ; 6       ;
; dip2[2]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]            ; 1                 ; 6       ;
; dip[3]                                                                                           ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]             ; 1                 ; 6       ;
; dip2[3]                                                                                          ;                   ;         ;
;      - small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]            ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                   ; PIN_G21            ; 173     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rst                                                                   ; PIN_F1             ; 171     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|Selector19~2                ; LCCOMB_X22_Y18_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|alu_en                      ; FF_X23_Y19_N5      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2~0         ; LCCOMB_X24_Y22_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[10]                  ; FF_X21_Y18_N9      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[2]                   ; FF_X23_Y21_N25     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[4]                   ; FF_X23_Y22_N31     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[6]                   ; FF_X23_Y19_N9      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[7]                   ; FF_X23_Y19_N11     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[8]                   ; FF_X20_Y22_N9      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|reg_en[9]                   ; FF_X22_Y22_N11     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|status_reg_en[0]            ; FF_X23_Y21_N21     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|cpu:CPU|controller:controller|status_reg_en[3]            ; FF_X19_Y23_N21     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|external_architecture:EXTERN|decoder:Decoder|IO_en~0      ; LCCOMB_X22_Y21_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|external_architecture:EXTERN|decoder:Decoder|bus_sel[1]~2 ; LCCOMB_X22_Y21_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|external_architecture:EXTERN|decoder:Decoder|out_en2~0    ; LCCOMB_X22_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|external_architecture:EXTERN|decoder:Decoder|out_en~0     ; LCCOMB_X22_Y21_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; small:small|external_architecture:EXTERN|decoder:Decoder|ram_en~0     ; LCCOMB_X22_Y21_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_G21  ; 173     ; 41                                   ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                              ; 171     ;
; small:small|cpu:CPU|buss:data_bus|Mux1~2                                                                               ; 90      ;
; small:small|cpu:CPU|buss:data_bus|Mux4~2                                                                               ; 78      ;
; small:small|cpu:CPU|buss:data_bus|Mux6~2                                                                               ; 76      ;
; small:small|cpu:CPU|buss:data_bus|Mux7~2                                                                               ; 76      ;
; small:small|cpu:CPU|buss:data_bus|Mux0~2                                                                               ; 72      ;
; small:small|cpu:CPU|buss:data_bus|Mux3~2                                                                               ; 66      ;
; small:small|cpu:CPU|buss:data_bus|Mux5~2                                                                               ; 62      ;
; small:small|cpu:CPU|buss:data_bus|Mux2~2                                                                               ; 58      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[4]                                                 ; 38      ;
; small:small|cpu:CPU|controller:controller|internal_bus_sel[1]                                                          ; 33      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[6]                                                 ; 32      ;
; small:small|cpu:CPU|controller:controller|state.DECODE                                                                 ; 31      ;
; small:small|cpu:CPU|controller:controller|internal_bus_sel[0]                                                          ; 22      ;
; small:small|cpu:CPU|controller:controller|Selector19~2                                                                 ; 20      ;
; small:small|cpu:CPU|controller:controller|internal_bus_sel[3]                                                          ; 20      ;
; small:small|cpu:CPU|controller:controller|pc_sel[0]                                                                    ; 20      ;
; small:small|external_architecture:EXTERN|decoder:Decoder|bus_sel[1]~0                                                  ; 18      ;
; small:small|cpu:CPU|controller:controller|pc_sel[1]                                                                    ; 16      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[0]                                                 ; 15      ;
; small:small|cpu:CPU|controller:controller|internal_bus_sel[2]                                                          ; 15      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[1]                                                 ; 14      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[5]                                                 ; 14      ;
; small:small|cpu:CPU|controller:controller|reg_en[10]                                                                   ; 13      ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~23                                               ; 13      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[7]                                               ; 13      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[3]                                                 ; 13      ;
; small:small|cpu:CPU|controller:controller|Mux5~24                                                                      ; 12      ;
; small:small|cpu:CPU|controller:controller|Selector19~0                                                                 ; 12      ;
; small:small|cpu:CPU|controller:controller|reg_en[9]                                                                    ; 12      ;
; small:small|cpu:CPU|controller:controller|reg_en[4]                                                                    ; 12      ;
; small:small|cpu:CPU|controller:controller|reg_en[2]                                                                    ; 12      ;
; small:small|cpu:CPU|controller:controller|reg_en[7]                                                                    ; 12      ;
; small:small|cpu:CPU|controller:controller|reg_en[6]                                                                    ; 12      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[7]                                                 ; 12      ;
; small:small|cpu:CPU|controller:controller|ram_wren                                                                     ; 12      ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Carry|data_out[0]                              ; 12      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[0]                                               ; 11      ;
; small:small|cpu:CPU|controller:controller|addrsel                                                                      ; 11      ;
; small:small|cpu:CPU|controller:controller|state.INC_ARl                                                                ; 10      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[6]                                               ; 10      ;
; small:small|external_architecture:EXTERN|decoder:Decoder|Equal0~4                                                      ; 10      ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[0]                                                 ; 10      ;
; small:small|cpu:CPU|controller:controller|status_reg_en[0]                                                             ; 9       ;
; small:small|cpu:CPU|controller:controller|reg_en[8]                                                                    ; 9       ;
; small:small|cpu:CPU|controller:controller|state.INC_ARl2                                                               ; 9       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~16                                               ; 9       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~15                                               ; 9       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~2                                           ; 9       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[1]                                               ; 9       ;
; small:small|cpu:CPU|controller:controller|Mux4~22                                                                      ; 8       ;
; small:small|cpu:CPU|controller:controller|WideOr2~1                                                                    ; 8       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_ARl                                                               ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]                              ; 8       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|bus_sel[1]~2                                                  ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~8                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~17                                          ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~8                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~8                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~8                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~8                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~11                                          ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[2]                                               ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[3]                                               ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[4]                                               ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ACCU|data_out[5]                                               ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~4                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~3                                           ; 8       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~10                                          ; 8       ;
; small:small|cpu:CPU|controller:controller|pc_sel[2]                                                                    ; 8       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|IO_en~0                                                       ; 8       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|out_en~0                                                      ; 8       ;
; small:small|cpu:CPU|buss:data_bus|Mux3~3                                                                               ; 8       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|out_en2~0                                                     ; 8       ;
; small:small|cpu:CPU|controller:controller|Mux125~0                                                                     ; 7       ;
; small:small|cpu:CPU|controller:controller|Mux3~4                                                                       ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Zero|data_out[0]                               ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~20                                               ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~8                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~7                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~6                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~5                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~1                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~0                                           ; 7       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:IR|data_out[2]                                                 ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[3]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[2]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[1]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[0]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[7]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[6]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[5]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT|data_out[4]                                         ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[3]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[2]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[1]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[0]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[7]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[6]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[5]                                        ; 7       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:OUTPUT2|data_out[4]                                        ; 7       ;
; small:small|cpu:CPU|controller:controller|Mux15~1                                                                      ; 6       ;
; small:small|cpu:CPU|controller:controller|Mux4~2                                                                       ; 6       ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Sign|data_out[0]                               ; 6       ;
; small:small|cpu:CPU|controller:controller|Mux2~1                                                                       ; 6       ;
; small:small|cpu:CPU|controller:controller|Mux2~0                                                                       ; 6       ;
; small:small|cpu:CPU|controller:controller|state.load_output                                                            ; 6       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[7]                                               ; 6       ;
; small:small|cpu:CPU|buss:data_bus|Mux2~1                                                                               ; 6       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|bus_sel[0]~1                                                  ; 6       ;
; small:small|cpu:CPU|buss:data_bus|Mux2~0                                                                               ; 6       ;
; small:small|cpu:CPU|controller:controller|load                                                                         ; 6       ;
; small:small|cpu:CPU|controller:controller|Selector55~4                                                                 ; 5       ;
; small:small|cpu:CPU|controller:controller|Selector64~5                                                                 ; 5       ;
; small:small|cpu:CPU|controller:controller|Mux10~1                                                                      ; 5       ;
; small:small|cpu:CPU|controller:controller|state.PCINC                                                                  ; 5       ;
; small:small|cpu:CPU|controller:controller|state.INC_ARl3                                                               ; 5       ;
; small:small|cpu:CPU|controller:controller|Mux3~2                                                                       ; 5       ;
; small:small|cpu:CPU|controller:controller|state.BRANCH2                                                                ; 5       ;
; small:small|cpu:CPU|controller:controller|state.BRANCH                                                                 ; 5       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_Xl                                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[1]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[2]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[3]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[4]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[5]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[6]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[7]                                                ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~2                                                     ; 5       ;
; small:small|cpu:CPU|controller:controller|alu_en                                                                       ; 5       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[0]                                               ; 5       ;
; small:small|cpu:CPU|controller:controller|Mux5~25                                                                      ; 4       ;
; small:small|cpu:CPU|controller:controller|Selector29~13                                                                ; 4       ;
; small:small|cpu:CPU|controller:controller|Mux11~1                                                                      ; 4       ;
; small:small|cpu:CPU|controller:controller|Mux18~2                                                                      ; 4       ;
; small:small|cpu:CPU|controller:controller|Mux4~5                                                                       ; 4       ;
; small:small|cpu:CPU|controller:controller|WideOr15                                                                     ; 4       ;
; small:small|cpu:CPU|controller:controller|Mux3~1                                                                       ; 4       ;
; small:small|cpu:CPU|controller:controller|state.INC_882                                                                ; 4       ;
; small:small|cpu:CPU|controller:controller|state.INC_88                                                                 ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~13                                               ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~9                                                     ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~3                                                     ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~1                                                     ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~2                                                ; 4       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:PCl|data_out[0]                                                ; 4       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_ACCU                                                              ; 4       ;
; small:small|cpu:CPU|controller:controller|state.stall_882                                                              ; 4       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_PC                                                                ; 4       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_Xh2                                                               ; 4       ;
; small:small|cpu:CPU|controller:controller|Mux117~4                                                                     ; 3       ;
; small:small|cpu:CPU|controller:controller|WideOr51~0                                                                   ; 3       ;
; small:small|cpu:CPU|controller:controller|status_reg_en[2]                                                             ; 3       ;
; small:small|cpu:CPU|controller:controller|Selector29~12                                                                ; 3       ;
; small:small|cpu:CPU|controller:controller|Mux11~2                                                                      ; 3       ;
; small:small|cpu:CPU|controller:controller|Mux10~2                                                                      ; 3       ;
; small:small|cpu:CPU|controller:controller|WideOr48~0                                                                   ; 3       ;
; small:small|cpu:CPU|controller:controller|state.COMPARE                                                                ; 3       ;
; small:small|cpu:CPU|controller:controller|state.ADD_C                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN                                                            ; 3       ;
; small:small|cpu:CPU|controller:controller|state.STALL_ACCU                                                             ; 3       ;
; small:small|cpu:CPU|controller:controller|Mux3~0                                                                       ; 3       ;
; small:small|cpu:CPU|controller:controller|state.DEC_X                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|state.INC_X                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|Selector64~2                                                                 ; 3       ;
; small:small|cpu:CPU|controller:controller|WideOr10~1                                                                   ; 3       ;
; small:small|cpu:CPU|controller:controller|state.SET_C                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_Xh                                                                ; 3       ;
; small:small|cpu:CPU|controller:controller|state.xh_88                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|Selector8~2                                                                  ; 3       ;
; small:small|cpu:CPU|controller:controller|state.stall_88                                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[1]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[2]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[3]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[4]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[5]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:DATA|data_out[6]                                               ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~0                                                     ; 3       ;
; small:small|cpu:CPU|controller:controller|state.FETCH                                                                  ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[1]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[2]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[3]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[4]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[5]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[6]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xl|data_out[7]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[0]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[1]                                                 ; 3       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~14                                              ; 3       ;
; small:small|cpu:CPU|controller:controller|Mux124~14                                                                    ; 2       ;
; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2~0                                                          ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector122~2                                                                ; 2       ;
; small:small|cpu:CPU|controller:controller|WideOr56~3                                                                   ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector123~1                                                                ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux122~8                                                                     ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector123~0                                                                ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux9~8                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|nextstate.STALL                                                              ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux15~3                                                                      ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector43~0                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xl                                                            ; 2       ;
; small:small|cpu:CPU|controller:controller|status_reg_en[3]                                                             ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux3~5                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux2~5                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux2~4                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux2~3                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux2~2                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux18~1                                                                      ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector55~2                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux4~6                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux4~4                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux6~4                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux4~3                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_IR                                                                ; 2       ;
; small:small|cpu:CPU|controller:controller|state.OUTPUT                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|state.CLEAR_C                                                                ; 2       ;
; small:small|cpu:CPU|controller:controller|state.xl_88                                                                  ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector14~1                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|Mux3~3                                                                       ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector15~1                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|Selector15~0                                                                 ; 2       ;
; small:small|cpu:CPU|controller:controller|WideOr56~1                                                                   ; 2       ;
; small:small|cpu:CPU|controller:controller|WideOr56~0                                                                   ; 2       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_AFROMX                                                            ; 2       ;
; small:small|cpu:CPU|controller:controller|WideOr10~0                                                                   ; 2       ;
; small:small|cpu:CPU|controller:controller|state.STALL                                                                  ; 2       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_ADDR                                                              ; 2       ;
; small:small|cpu:CPU|controller:controller|state.load_ai                                                                ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~45                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~41                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~36                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~37                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~35                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~33                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~34                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~29                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~33                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~24                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~0                                                     ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~32                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~14                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[0]~8                                                ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~3                                                ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~4                                                     ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~2                                                     ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~0                                                     ; 2       ;
; small:small|cpu:CPU|controller:controller|al_sel[0]                                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[2]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[3]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[4]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[5]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[6]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:Xh|data_out[7]                                                 ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~38                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~29                                                    ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~7                                                     ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~12                                              ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~10                                              ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~8                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~6                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~4                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~2                                               ; 2       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~0                                               ; 2       ;
; dip2[3]~input                                                                                                          ; 1       ;
; dip[3]~input                                                                                                           ; 1       ;
; dip2[2]~input                                                                                                          ; 1       ;
; dip[2]~input                                                                                                           ; 1       ;
; dip2[1]~input                                                                                                          ; 1       ;
; dip[1]~input                                                                                                           ; 1       ;
; dip2[0]~input                                                                                                          ; 1       ;
; dip[0]~input                                                                                                           ; 1       ;
; dip2[7]~input                                                                                                          ; 1       ;
; dip[7]~input                                                                                                           ; 1       ;
; dip2[6]~input                                                                                                          ; 1       ;
; dip[6]~input                                                                                                           ; 1       ;
; dip2[5]~input                                                                                                          ; 1       ;
; dip[5]~input                                                                                                           ; 1       ;
; dip2[4]~input                                                                                                          ; 1       ;
; dip[4]~input                                                                                                           ; 1       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_INTERN~0                                                          ; 1       ;
; small:small|cpu:CPU|controller:controller|state.FETCH~0                                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~58                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~57                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~56                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~55                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~54                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~53                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~52                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~51                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~50                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~49                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~48                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~47                                               ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~19                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~18                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~24                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~23                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~28                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~27                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector4~2                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector4~1                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector50~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~15                                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Equal0~6                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector59~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector54~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector52~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector30~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector8~4                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~14                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~13                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector3~3                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector126~5                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector68~3                                                                 ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~46                                               ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector123~2                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector125~1                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~13                                                                    ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~12                                                                    ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~11                                                                    ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~10                                                                    ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~9                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~8                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~7                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~6                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~5                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~4                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~3                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux124~2                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector125~0                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|nextstate.STALL~1                                                            ; 1       ;
; small:small|cpu:CPU|controller:controller|nextstate.STALL~0                                                            ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector90~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux117~3                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux117~2                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector122~3                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|WideOr56~2                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~7                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~6                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~5                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~4                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~3                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~2                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~1                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux122~0                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector122~1                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector122~0                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector0~2                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector0~1                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~4                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux7~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector0~0                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector2~2                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector2~1                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector2~0                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~4                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux9~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector1~1                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux8~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux8~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux8~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux8~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector1~0                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector6~1                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux13~4                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux13~3                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux13~2                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux13~1                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux13~0                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector6~0                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector53~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector63~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector28~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector28~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector28~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector28~0                                                                 ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]~1                            ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|status_reg:CVZS|reg:Oflow|data_out[0]~0                            ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Equal0~5                                                   ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Equal0~4                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector32~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector31~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector61~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector61~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector60~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector62~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector59~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector58~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector57~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector56~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector55~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector52~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector41~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|nextstate.BRANCH2                                                            ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector49~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector42~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector16~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector16~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector16~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector38~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|nextstate.LOAD_Xh                                                            ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector8~3                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~8                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~7                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~6                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~5                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~4                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~2                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector43~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux45~1                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux45~0                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector37~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector19~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~11                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~10                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~9                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~8                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~7                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~6                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~5                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector29~4                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector48~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~12                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~11                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~10                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~9                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~8                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~7                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~6                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~5                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~4                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~3                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux50~2                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector3~2                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux10~6                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux10~5                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux10~4                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux10~3                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector4~0                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux11~5                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux11~4                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux11~3                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux11~0                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux10~0                                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~5                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~40                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~4                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~3                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~37                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~2                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux0~1                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector126~4                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector126~3                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector126~2                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector12~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~26                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~25                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~24                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~23                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~22                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~21                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~20                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~19                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~18                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~17                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~16                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~15                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~14                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~13                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~12                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~11                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux3~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector12~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector68~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~12                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~11                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux2~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector66~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|WideOr48~1                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~4                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux0~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector67~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~4                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux1~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux18~0                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector67~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector13~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector13~1                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~21                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~20                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~19                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~18                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~17                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~16                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~15                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~14                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~13                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~12                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~11                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux4~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector13~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector15~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector15~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector16~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~17                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~16                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~15                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~14                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~13                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~12                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~11                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux15~0                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~3                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~2                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~1                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux6~0                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector14~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|WideOr2~0                                                                    ; 1       ;
; small:small|cpu:CPU|controller:controller|WideOr15~1                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|WideOr15~0                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector14~2                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector14~0                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~23                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~22                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~21                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~20                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~19                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~18                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~17                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~16                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~15                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~14                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~13                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~12                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~11                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~10                                                                      ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~9                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~8                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~7                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~6                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~5                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux5~4                                                                       ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector64~4                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|state.DEC_ACCU                                                               ; 1       ;
; small:small|cpu:CPU|controller:controller|state.RR_C                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|state.INC_ACCU                                                               ; 1       ;
; small:small|cpu:CPU|controller:controller|state.RL_C                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|state.SRL_L                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|state.SLL_L                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|state.XOR_R                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|state.OR_R                                                                   ; 1       ;
; small:small|cpu:CPU|controller:controller|state.AND_D                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|state.SUB_B                                                                  ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector64~3                                                                 ; 1       ;
; small:small|cpu:CPU|controller:controller|state.LOAD_DATA                                                              ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector127~1                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector127~0                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~5                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~4                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Mux119~0                                                                     ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~3                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~2                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~1                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector121~0                                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux6~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~44                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~43                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[1]~42                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~16                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~15                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~14                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~13                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~12                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~11                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~10                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux5~9                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~40                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~39                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[2]~38                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux4~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~36                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~35                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[3]~34                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux3~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~32                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~31                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[4]~30                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux2~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~28                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~27                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[5]~26                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux1~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~25                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~22                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~21                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~19                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~18                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[6]~17                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~31                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~10                                          ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~9                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~8                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~12                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~11                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~10                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[7]~9                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~12                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~11                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~10                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~16                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~15                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~14                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~13                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~12                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~11                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~10                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~9                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~8                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~7                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~6                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~5                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux1~4                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux0~0                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~9                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~8                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~7                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[0]~7                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[0]~6                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[0]~5                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|output[0]~4                                                ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~7                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~6                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~5                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~3                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~1                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~4                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~3                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~2                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~1                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Mux8~0                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~6                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~5                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~4                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~3                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~2                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~1                                           ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|buss:INTERNAL_BUS|Mux7~0                                           ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector128~0                                                                ; 1       ;
; small:small|cpu:CPU|controller:controller|Selector11~0                                                                 ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[9]~9                                                      ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[8]~8                                                      ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[7]~7                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[7]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[6]~6                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[6]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[5]~5                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[5]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[4]~4                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[4]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[3]~3                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[3]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[2]~2                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[2]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[1]~1                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[1]                                                ; 1       ;
; small:small|external_architecture:EXTERN|addr_sel:SEL|output[0]~0                                                      ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|reg:ARl|data_out[0]                                                ; 1       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|ram_en~0                                                      ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux4~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux4~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[3]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[3]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[3]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux5~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux5~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[2]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[2]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[2]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux6~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux6~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[1]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[1]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[1]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux7~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux7~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[0]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[0]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[0]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux0~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux0~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[7]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[7]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[7]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux1~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux1~0                                                                               ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[6]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[6]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[6]                                          ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[5]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[5]                                         ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[5]                                          ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux3~1                                                                               ; 1       ;
; small:small|cpu:CPU|buss:data_bus|Mux3~0                                                                               ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT2|data_out[4]                                         ; 1       ;
; small:small|cpu:CPU|reg:reg|data_out[4]                                                                                ; 1       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|Equal0~3                                                      ; 1       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|Equal0~2                                                      ; 1       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|Equal0~1                                                      ; 1       ;
; small:small|external_architecture:EXTERN|decoder:Decoder|Equal0~0                                                      ; 1       ;
; small:small|external_architecture:EXTERN|IO_port:IOPORT|reg:INPUT|data_out[4]                                          ; 1       ;
; decoder7seg:LED1_LO2|Mux0~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux1~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux2~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux3~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux4~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux5~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO2|Mux6~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux0~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux1~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux2~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux3~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux4~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux5~0                                                                                            ; 1       ;
; decoder7seg:LED1_HI2|Mux6~0                                                                                            ; 1       ;
; decoder7seg:LED1_LO|Mux0~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux1~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux2~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux3~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux4~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux5~0                                                                                             ; 1       ;
; decoder7seg:LED1_LO|Mux6~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux0~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux1~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux2~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux3~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux4~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux5~0                                                                                             ; 1       ;
; decoder7seg:LED1_HI|Mux6~0                                                                                             ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~16                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~30                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~28                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~27                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~26                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~25                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~24                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~23                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~22                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~21                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~20                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~19                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~18                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~17                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~15                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~14                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~13                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~12                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~11                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~10                                                    ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~9                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~8                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~7                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~6                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~5                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~4                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~3                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~2                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~14                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~13                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~12                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~11                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~10                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~9                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~8                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~7                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~6                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~5                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~4                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~3                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~2                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~12                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~11                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~10                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~9                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~8                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~7                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~6                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~5                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~4                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~3                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~2                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~1                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add1~0                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~14                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~13                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~12                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~11                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~10                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~9                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~8                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~7                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~6                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~5                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~4                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~3                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~2                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~14                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~13                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~12                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~11                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~10                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~9                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~8                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~7                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~6                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~5                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~4                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~3                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~2                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~8                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add0~6                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~1                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|alu:ALU|Add4~0                                                     ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~1                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add3~0                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~1                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add0~0                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~1                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:PCAdder|Add2~0                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~13                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~11                                              ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~9                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~7                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~5                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~3                                               ; 1       ;
; small:small|cpu:CPU|internal_architecture:data_path|adder:ARAdder|Add0~1                                               ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[1] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[2] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[3] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[4] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[5] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[6] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[7] ; 1       ;
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|q_a[0] ; 1       ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                       ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+---------------+
; small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1    ; mult.mif ; M9K_X25_Y19_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|small:small|external_architecture:EXTERN|RAM:RAM|altsyncram:altsyncram_component|altsyncram_93s3:auto_generated|ALTSYNCRAM                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001000) (210) (136) (88)    ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(10001000) (210) (136) (88)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(10000100) (204) (132) (84)   ;(00000111) (7) (7) (07)   ;
;8;(11110110) (366) (246) (F6)    ;(01011000) (130) (88) (58)   ;(00000000) (0) (0) (00)   ;(10000100) (204) (132) (84)   ;(00000000) (0) (0) (00)   ;(11110110) (366) (246) (F6)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;
;16;(10001000) (210) (136) (88)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11110110) (366) (246) (F6)   ;(01010111) (127) (87) (57)   ;(00000000) (0) (0) (00)   ;(10000100) (204) (132) (84)   ;(00000001) (1) (1) (01)   ;
;24;(11110001) (361) (241) (F1)    ;(10001000) (210) (136) (88)   ;(01010111) (127) (87) (57)   ;(00000000) (0) (0) (00)   ;(00100001) (41) (33) (21)   ;(10110010) (262) (178) (B2)   ;(00101011) (53) (43) (2B)   ;(00000000) (0) (0) (00)   ;
;32;(10001000) (210) (136) (88)    ;(11111110) (376) (254) (FE)   ;(11111111) (377) (255) (FF)   ;(11110001) (361) (241) (F1)   ;(10001000) (210) (136) (88)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;40;(11110110) (366) (246) (F6)    ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;(10001000) (210) (136) (88)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;(01100010) (142) (98) (62)   ;(11110110) (366) (246) (F6)   ;
;48;(01010110) (126) (86) (56)    ;(00000000) (0) (0) (00)   ;(10001000) (210) (136) (88)   ;(01010111) (127) (87) (57)   ;(00000000) (0) (0) (00)   ;(01100010) (142) (98) (62)   ;(11110110) (366) (246) (F6)   ;(01010111) (127) (87) (57)   ;
;56;(00000000) (0) (0) (00)    ;(11111001) (371) (249) (F9)   ;(10001000) (210) (136) (88)   ;(01011000) (130) (88) (58)   ;(00000000) (0) (0) (00)   ;(11111011) (373) (251) (FB)   ;(11110110) (366) (246) (F6)   ;(01011000) (130) (88) (58)   ;
;64;(00000000) (0) (0) (00)    ;(10110101) (265) (181) (B5)   ;(00010110) (26) (22) (16)   ;(00000000) (0) (0) (00)   ;(10001000) (210) (136) (88)   ;(01010110) (126) (86) (56)   ;(00000000) (0) (0) (00)   ;(11110110) (366) (246) (F6)   ;
;72;(11111110) (376) (254) (FE)    ;(11111111) (377) (255) (FF)   ;(10001000) (210) (136) (88)   ;(01010111) (127) (87) (57)   ;(00000000) (0) (0) (00)   ;(11110110) (366) (246) (F6)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;80;(11111001) (371) (249) (F9)    ;(10110000) (260) (176) (B0)   ;(01010000) (120) (80) (50)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00011111) (37) (31) (1F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,185 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 16 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 625 / 31,272 ( 2 % )   ;
; Direct links          ; 109 / 47,787 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 441 / 15,408 ( 3 % )   ;
; R24 interconnects     ; 20 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 689 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.09) ; Number of LABs  (Total = 54) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 54) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 31                           ;
; 1 Clock                            ; 38                           ;
; 1 Clock enable                     ; 22                           ;
; 2 Clock enables                    ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.13) ; Number of LABs  (Total = 54) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 9                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.24) ; Number of LABs  (Total = 54) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 7                            ;
; 5                                               ; 5                            ;
; 6                                               ; 4                            ;
; 7                                               ; 6                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 2                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.72) ; Number of LABs  (Total = 54) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 6                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
; 31                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46        ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 46        ; 46        ; 0            ; 28           ; 0            ; 0            ; 18           ; 0            ; 28           ; 18           ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 0         ; 0         ; 46           ; 18           ; 46           ; 46           ; 28           ; 46           ; 18           ; 28           ; 46           ; 46           ; 46           ; 18           ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led_hi[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_hi2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_lo2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dip2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "small8lab"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'small8lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.37 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file D:/Dropbox/EEL4712/small8/output_files/small8lab.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 756 megabytes
    Info: Processing ended: Wed Dec 10 23:12:48 2014
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dropbox/EEL4712/small8/output_files/small8lab.fit.smsg.


