TimeQuest Timing Analyzer report for vga_with_hw_test_image
Tue Oct 26 16:08:29 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Tue Oct 26 16:08:28 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 135.7 MHz ; 135.7 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.631 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.702 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 12.631 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 7.274      ;
; 13.007 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.093     ; 6.898      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.104 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.801      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.272 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.087     ; 6.639      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.347 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.558      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.429 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.476      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.434 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.485      ;
; 13.464 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.093     ; 6.441      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.478 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.093     ; 6.427      ;
; 13.523 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.098     ; 6.377      ;
; 13.539 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.386      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 1.040 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.310      ;
; 1.154 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.419      ;
; 1.172 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.437      ;
; 1.226 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.084      ; 1.496      ;
; 1.261 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.526      ;
; 1.264 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.529      ;
; 1.267 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.532      ;
; 1.269 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.534      ;
; 1.272 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.537      ;
; 1.275 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.540      ;
; 1.277 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.542      ;
; 1.280 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.545      ;
; 1.283 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.548      ;
; 1.285 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.285 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.287 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.552      ;
; 1.288 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.553      ;
; 1.288 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.553      ;
; 1.291 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.556      ;
; 1.291 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.556      ;
; 1.293 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.558      ;
; 1.295 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.560      ;
; 1.296 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.561      ;
; 1.299 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.564      ;
; 1.359 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.624      ;
; 1.371 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.636      ;
; 1.376 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.640      ;
; 1.382 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.647      ;
; 1.389 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.654      ;
; 1.392 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.657      ;
; 1.397 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.667      ;
; 1.398 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.663      ;
; 1.402 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.672      ;
; 1.405 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.670      ;
; 1.406 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.671      ;
; 1.408 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.673      ;
; 1.408 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.673      ;
; 1.413 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.678      ;
; 1.416 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.681      ;
; 1.416 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.681      ;
; 1.425 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.690      ;
; 1.433 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.698      ;
; 1.439 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.703      ;
; 1.487 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.752      ;
; 1.499 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.764      ;
; 1.507 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.771      ;
; 1.515 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.780      ;
; 1.529 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.794      ;
; 1.549 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.819      ;
; 1.554 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.819      ;
; 1.562 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.832      ;
; 1.573 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.838      ;
; 1.584 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.854      ;
; 1.587 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.839      ;
; 1.603 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.615 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.619 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.877      ;
; 1.619 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.877      ;
; 1.631 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.889      ;
; 1.635 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.893      ;
; 1.635 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.893      ;
; 1.635 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.893      ;
; 1.639 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.897      ;
; 1.643 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.901      ;
; 1.643 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.901      ;
; 1.645 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.910      ;
; 1.665 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.917      ;
; 1.665 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.917      ;
; 1.667 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.919      ;
; 1.667 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.919      ;
; 1.668 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.920      ;
; 1.668 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.920      ;
; 1.674 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.933      ;
; 1.682 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.065      ; 1.933      ;
; 1.690 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.949      ;
; 1.693 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.958      ;
; 1.698 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.963      ;
; 1.698 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.957      ;
; 1.700 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.965      ;
; 1.702 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.954      ;
; 1.706 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.976      ;
; 1.707 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.965      ;
; 1.720 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.984      ;
; 1.721 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.986      ;
; 1.722 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.084      ; 1.992      ;
; 1.740 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.998      ;
; 1.745 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 2.022      ;
; 1.747 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.012      ;
; 1.752 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 2.029      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 147.6 MHz ; 147.6 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.225 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.680 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.225 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.688      ;
; 13.573 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.086     ; 6.340      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.666 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.247      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.824 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.081     ; 6.094      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.896 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 6.017      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.979 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.934      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 13.986 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.943      ;
; 14.014 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.086     ; 5.899      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.882      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.033 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.880      ;
; 14.065 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.848      ;
; 14.065 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.086     ; 5.848      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.928 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.174      ;
; 1.045 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.287      ;
; 1.069 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.311      ;
; 1.089 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.335      ;
; 1.148 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.390      ;
; 1.152 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.394      ;
; 1.157 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.399      ;
; 1.157 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.399      ;
; 1.161 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.403      ;
; 1.162 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.404      ;
; 1.163 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.405      ;
; 1.166 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.408      ;
; 1.171 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.171 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.174 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.416      ;
; 1.175 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.417      ;
; 1.177 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.419      ;
; 1.185 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.427      ;
; 1.189 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.431      ;
; 1.194 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.436      ;
; 1.194 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.436      ;
; 1.197 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.439      ;
; 1.198 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.440      ;
; 1.200 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.442      ;
; 1.227 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.469      ;
; 1.233 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.474      ;
; 1.252 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.494      ;
; 1.256 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.502      ;
; 1.261 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.507      ;
; 1.264 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.506      ;
; 1.272 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.514      ;
; 1.274 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.516      ;
; 1.278 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.520      ;
; 1.286 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.528      ;
; 1.288 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.530      ;
; 1.291 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.533      ;
; 1.291 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.533      ;
; 1.298 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.539      ;
; 1.300 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.542      ;
; 1.301 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.543      ;
; 1.309 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.551      ;
; 1.311 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.553      ;
; 1.314 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.556      ;
; 1.353 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.594      ;
; 1.379 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.621      ;
; 1.381 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.623      ;
; 1.381 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.623      ;
; 1.392 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.638      ;
; 1.402 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.648      ;
; 1.403 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.645      ;
; 1.409 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.651      ;
; 1.417 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.659      ;
; 1.421 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.667      ;
; 1.429 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.657      ;
; 1.458 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.699      ;
; 1.462 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.695      ;
; 1.487 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.722      ;
; 1.488 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.730      ;
; 1.491 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.726      ;
; 1.491 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.726      ;
; 1.501 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.736      ;
; 1.502 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.730      ;
; 1.503 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.731      ;
; 1.504 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.732      ;
; 1.505 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.733      ;
; 1.505 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.740      ;
; 1.505 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.740      ;
; 1.506 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.734      ;
; 1.506 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.734      ;
; 1.508 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.743      ;
; 1.512 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.747      ;
; 1.513 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.748      ;
; 1.527 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.753      ;
; 1.530 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.772      ;
; 1.536 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.769      ;
; 1.536 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.782      ;
; 1.537 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.774      ;
; 1.537 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.765      ;
; 1.538 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.780      ;
; 1.540 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.782      ;
; 1.541 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.782      ;
; 1.548 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.794      ;
; 1.551 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.788      ;
; 1.557 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.794      ;
; 1.562 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.795      ;
; 1.562 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.804      ;
; 1.572 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.827      ;
; 1.579 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.834      ;
; 1.579 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.834      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.370 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.215 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.370 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.563      ;
; 16.532 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.054     ; 3.401      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.602 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.331      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.652 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.050     ; 3.285      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.719 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.214      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.727 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.220      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.184      ;
; 16.764 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.764 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.169      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.766 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.167      ;
; 16.778 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.155      ;
; 16.778 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.054     ; 3.155      ;
+--------+----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.471 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.599      ;
; 0.519 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.643      ;
; 0.526 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.567 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.695      ;
; 0.589 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.713      ;
; 0.590 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.714      ;
; 0.594 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.718      ;
; 0.595 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.597 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.721      ;
; 0.600 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.724      ;
; 0.600 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.724      ;
; 0.601 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.725      ;
; 0.601 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.725      ;
; 0.601 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.725      ;
; 0.602 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.726      ;
; 0.602 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.726      ;
; 0.603 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.727      ;
; 0.603 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.727      ;
; 0.604 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.728      ;
; 0.605 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.729      ;
; 0.608 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.732      ;
; 0.608 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.732      ;
; 0.609 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.733      ;
; 0.610 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.734      ;
; 0.611 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.735      ;
; 0.631 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.759      ;
; 0.631 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.755      ;
; 0.632 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.755      ;
; 0.634 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.762      ;
; 0.651 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.775      ;
; 0.652 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.776      ;
; 0.656 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.780      ;
; 0.657 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.781      ;
; 0.658 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.782      ;
; 0.658 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.782      ;
; 0.659 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.783      ;
; 0.659 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.783      ;
; 0.662 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.786      ;
; 0.664 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.788      ;
; 0.665 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.789      ;
; 0.666 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.790      ;
; 0.670 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.794      ;
; 0.672 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.796      ;
; 0.680 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.804      ;
; 0.686 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.810      ;
; 0.697 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.821      ;
; 0.697 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.821      ;
; 0.702 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.825      ;
; 0.710 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.838      ;
; 0.713 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.841      ;
; 0.724 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.847      ;
; 0.725 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.853      ;
; 0.735 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.859      ;
; 0.744 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.863      ;
; 0.745 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.864      ;
; 0.748 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.867      ;
; 0.748 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.867      ;
; 0.749 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.868      ;
; 0.749 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.868      ;
; 0.751 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.861      ;
; 0.752 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.871      ;
; 0.754 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.878      ;
; 0.756 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.875      ;
; 0.768 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.892      ;
; 0.770 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.885      ;
; 0.776 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.896      ;
; 0.777 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.897      ;
; 0.783 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.026      ; 0.893      ;
; 0.783 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.907      ;
; 0.784 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.904      ;
; 0.784 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.908      ;
; 0.794 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.909      ;
; 0.794 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.922      ;
; 0.799 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.922      ;
; 0.803 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.927      ;
; 0.805 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.031      ; 0.920      ;
; 0.808 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.918      ;
; 0.811 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.935      ;
; 0.811 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.939      ;
; 0.831 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.955      ;
; 0.833 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.943      ;
; 0.833 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.943      ;
; 0.835 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.945      ;
; 0.835 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.945      ;
; 0.836 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.946      ;
; 0.836 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.946      ;
; 0.837 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.961      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.631 ; 0.183 ; N/A      ; N/A     ; 9.215               ;
;  clk             ; 12.631 ; 0.183 ; N/A      ; N/A     ; 9.215               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 419   ; 419  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Oct 26 16:08:27 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.631               0.000 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.702               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 13.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.225               0.000 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.680               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.370               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.215               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4837 megabytes
    Info: Processing ended: Tue Oct 26 16:08:29 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


