Fitter report for cgol_xlr_tor
Fri Jul 18 22:09:46 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 18 22:09:46 2025           ;
; Quartus Prime Version              ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                      ; cgol_xlr_tor                                    ;
; Top-level Entity Name              ; qsyn_dummy_xlr_wrap                             ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C7G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,323 / 49,760 ( 5 % )                          ;
;     Total combinational functions  ; 2,224 / 49,760 ( 4 % )                          ;
;     Dedicated logic registers      ; 707 / 49,760 ( 1 % )                            ;
; Total registers                    ; 707                                             ;
; Total pins                         ; 111 / 360 ( 31 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; 1                                     ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3174 ) ; 0.00 % ( 0 / 3174 )        ; 0.00 % ( 0 / 3174 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3174 ) ; 0.00 % ( 0 / 3174 )        ; 0.00 % ( 0 / 3174 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3158 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /project/tsmc65/users/bernatd/ws/DDP25/DDP-Projects/CGOL/hw/xlrs/cgol_xlr_tor/qsyn_output_files/cgol_xlr_tor.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,323 / 49,760 ( 5 % ) ;
;     -- Combinational with no register       ; 1616                   ;
;     -- Register only                        ; 99                     ;
;     -- Combinational with a register        ; 608                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 978                    ;
;     -- 3 input functions                    ; 741                    ;
;     -- <=2 input functions                  ; 505                    ;
;     -- Register only                        ; 99                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1755                   ;
;     -- arithmetic mode                      ; 469                    ;
;                                             ;                        ;
; Total registers*                            ; 707 / 51,509 ( 1 % )   ;
;     -- Dedicated logic registers            ; 707 / 49,760 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 164 / 3,110 ( 5 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 111 / 360 ( 31 % )     ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1.6% / 1.6% / 1.7%     ;
; Peak interconnect usage (total/H/V)         ; 19.8% / 20.2% / 19.4%  ;
; Maximum fan-out                             ; 707                    ;
; Highest non-global fan-out                  ; 275                    ;
; Total fan-out                               ; 10088                  ;
; Average fan-out                             ; 3.08                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2323 / 49760 ( 5 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1616                 ; 0                              ;
;     -- Register only                        ; 99                   ; 0                              ;
;     -- Combinational with a register        ; 608                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 978                  ; 0                              ;
;     -- 3 input functions                    ; 741                  ; 0                              ;
;     -- <=2 input functions                  ; 505                  ; 0                              ;
;     -- Register only                        ; 99                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1755                 ; 0                              ;
;     -- arithmetic mode                      ; 469                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 707                  ; 0                              ;
;     -- Dedicated logic registers            ; 707 / 49760 ( 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 164 / 3110 ( 5 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 111                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10094                ; 8                              ;
;     -- Registered Connections               ; 2191                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 54                   ; 0                              ;
;     -- Output Ports                         ; 57                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk                     ; M8    ; 2        ; 0            ; 18           ; 14           ; 707                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[0]            ; L20   ; 6        ; 78           ; 37           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[10]           ; L19   ; 6        ; 78           ; 37           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[11]           ; M15   ; 6        ; 78           ; 33           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[12]           ; D21   ; 6        ; 78           ; 36           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[13]           ; E22   ; 6        ; 78           ; 33           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[14]           ; A15   ; 7        ; 58           ; 54           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[15]           ; B15   ; 7        ; 58           ; 54           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[16]           ; M18   ; 6        ; 78           ; 37           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[17]           ; L18   ; 6        ; 78           ; 37           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[18]           ; D7    ; 8        ; 29           ; 39           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[19]           ; A9    ; 7        ; 46           ; 54           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[1]            ; E20   ; 6        ; 78           ; 40           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[20]           ; E8    ; 8        ; 24           ; 39           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[21]           ; F7    ; 8        ; 24           ; 39           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[22]           ; E10   ; 8        ; 36           ; 39           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[23]           ; C9    ; 7        ; 46           ; 54           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[24]           ; B10   ; 7        ; 46           ; 54           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[25]           ; C8    ; 8        ; 36           ; 39           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[26]           ; D12   ; 7        ; 51           ; 54           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[27]           ; B7    ; 8        ; 34           ; 39           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[28]           ; B5    ; 8        ; 26           ; 39           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[29]           ; B11   ; 7        ; 49           ; 54           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[2]            ; C21   ; 6        ; 78           ; 36           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[30]           ; A7    ; 7        ; 49           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[31]           ; E9    ; 8        ; 29           ; 39           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[3]            ; N14   ; 6        ; 78           ; 29           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[4]            ; A6    ; 8        ; 34           ; 39           ; 28           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[5]            ; Y18   ; 4        ; 58           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[6]            ; M21   ; 5        ; 78           ; 25           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[7]            ; C14   ; 7        ; 58           ; 54           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[8]            ; M20   ; 6        ; 78           ; 34           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; dummy_din[9]            ; L14   ; 6        ; 78           ; 36           ; 22           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[0] ; Y5    ; 3        ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[1] ; B8    ; 7        ; 46           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[2] ; V13   ; 4        ; 49           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[3] ; AB11  ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[4] ; A10   ; 7        ; 51           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[6] ; AB3   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_read_pulse[7] ; L1    ; 1B       ; 0            ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; host_regs_valid_pulse   ; K22   ; 6        ; 78           ; 30           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_ack                 ; A2    ; 8        ; 26           ; 39           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mem_valid               ; L15   ; 6        ; 78           ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_idx[0]              ; C11   ; 7        ; 51           ; 54           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_idx[1]              ; M14   ; 6        ; 78           ; 33           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_idx[2]              ; C12   ; 7        ; 54           ; 54           ; 28           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rst_n                   ; M9    ; 2        ; 0            ; 18           ; 21           ; 707                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_word_idx[0]         ; T18   ; 5        ; 78           ; 20           ; 14           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_word_idx[1]         ; C6    ; 8        ; 29           ; 39           ; 7            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_word_idx[2]         ; P18   ; 5        ; 78           ; 24           ; 14           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_word_idx[3]         ; C22   ; 6        ; 78           ; 35           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_wr                  ; P20   ; 5        ; 78           ; 24           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; sel_xmem                ; U22   ; 5        ; 78           ; 21           ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dummy_dout[0]       ; A13   ; 7        ; 54           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[10]      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[11]      ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[12]      ; T19   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[13]      ; P14   ; 5        ; 78           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[14]      ; Y13   ; 4        ; 51           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[15]      ; P12   ; 4        ; 40           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[16]      ; AA11  ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[17]      ; AB10  ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[18]      ; AA12  ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[19]      ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[1]       ; K21   ; 6        ; 78           ; 30           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[20]      ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[21]      ; R12   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[22]      ; AB12  ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[23]      ; J10   ; 8        ; 34           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[24]      ; B4    ; 8        ; 26           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[25]      ; D9    ; 8        ; 31           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[26]      ; A5    ; 8        ; 31           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[27]      ; P21   ; 5        ; 78           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[28]      ; D8    ; 8        ; 31           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[29]      ; E11   ; 8        ; 36           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[2]       ; H13   ; 7        ; 54           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[30]      ; C7    ; 8        ; 34           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[31]      ; D10   ; 8        ; 31           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[3]       ; J22   ; 6        ; 78           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[4]       ; C10   ; 7        ; 51           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[5]       ; Y14   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[6]       ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[7]       ; J12   ; 7        ; 54           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[8]       ; P13   ; 4        ; 51           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dummy_dout[9]       ; P15   ; 5        ; 78           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; host_regs_valid_out ; H12   ; 7        ; 49           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[0]   ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[1]   ; A4    ; 8        ; 31           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[2]   ; H11   ; 8        ; 34           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[3]   ; B12   ; 7        ; 49           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[4]   ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_size_bytes[5]   ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[0]   ; M22   ; 5        ; 78           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[10]  ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[11]  ; H21   ; 6        ; 78           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[12]  ; R18   ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[13]  ; N15   ; 6        ; 78           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[14]  ; G20   ; 6        ; 78           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[15]  ; G19   ; 6        ; 78           ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[1]   ; F22   ; 6        ; 78           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[2]   ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[3]   ; H22   ; 6        ; 78           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[4]   ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[5]   ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[6]   ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[7]   ; N21   ; 5        ; 78           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[8]   ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_start_addr[9]   ; G22   ; 6        ; 78           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; read_mem_req        ; B3    ; 8        ; 26           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_mem_req       ; J11   ; 7        ; 49           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D9       ; DIFFIO_RX_T42n, DIFFOUT_T42n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; dummy_dout[25]      ; Dual Purpose Pin ;
; D10      ; DIFFIO_RX_T44p, DIFFOUT_T44p, DEV_OE, Low_Speed    ; Use as regular IO              ; dummy_dout[31]      ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T48n, DIFFOUT_T48n, CRC_ERROR, Low_Speed ; Use as regular IO              ; dummy_din[21]       ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
; 2        ; 2 / 36 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 14 / 48 ( 29 % ) ; 2.5V          ; --           ;
; 5        ; 15 / 40 ( 38 % ) ; 2.5V          ; --           ;
; 6        ; 33 / 60 ( 55 % ) ; 2.5V          ; --           ;
; 7        ; 22 / 52 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 26 / 36 ( 72 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; mem_ack                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; mem_size_bytes[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 473        ; 8        ; dummy_dout[26]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 471        ; 8        ; dummy_din[4]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 445        ; 7        ; dummy_din[30]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; dummy_din[19]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 439        ; 7        ; host_regs_read_pulse[4]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 437        ; 7        ; mem_size_bytes[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; dummy_dout[0]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; dummy_din[14]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; dummy_dout[16]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; dummy_dout[18]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; host_regs_read_pulse[6]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; dummy_dout[17]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; host_regs_read_pulse[3]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; dummy_dout[22]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; dummy_dout[20]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; dummy_dout[6]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; read_mem_req                                   ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 486        ; 8        ; dummy_dout[24]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 485        ; 8        ; dummy_din[28]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; dummy_din[27]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; host_regs_read_pulse[1]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; dummy_din[24]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 443        ; 7        ; dummy_din[29]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 441        ; 7        ; mem_size_bytes[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; dummy_din[15]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; sel_word_idx[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 467        ; 8        ; dummy_dout[30]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 465        ; 8        ; dummy_din[25]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 450        ; 7        ; dummy_din[23]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 442        ; 7        ; dummy_dout[4]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 440        ; 7        ; reg_idx[0]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 436        ; 7        ; reg_idx[2]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 426        ; 7        ; host_regs_read_pulse[5]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 424        ; 7        ; dummy_din[7]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; dummy_din[2]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 343        ; 6        ; sel_word_idx[3]                                ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; dummy_din[18]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 472        ; 8        ; dummy_dout[28]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 474        ; 8        ; dummy_dout[25]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 476        ; 8        ; dummy_dout[31]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; dummy_din[26]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; dummy_din[12]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 341        ; 6        ; mem_size_bytes[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; dummy_din[20]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 478        ; 8        ; dummy_din[31]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 466        ; 8        ; dummy_din[22]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; dummy_dout[29]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; dummy_din[1]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E21      ; 335        ; 6        ; mem_start_addr[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 333        ; 6        ; dummy_din[13]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; dummy_din[21]                                  ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; mem_size_bytes[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 340        ; 6        ; mem_start_addr[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 331        ; 6        ; mem_start_addr[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; mem_start_addr[15]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G20      ; 328        ; 6        ; mem_start_addr[14]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; mem_start_addr[9]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; mem_size_bytes[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 444        ; 7        ; host_regs_valid_out                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 432        ; 7        ; dummy_dout[2]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; mem_start_addr[11]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 321        ; 6        ; mem_start_addr[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; dummy_dout[23]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; write_mem_req                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ; 434        ; 7        ; dummy_dout[7]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; mem_start_addr[8]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 325        ; 6        ; dummy_dout[3]                                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; dummy_dout[1]                                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 324        ; 6        ; host_regs_valid_pulse                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 51         ; 1B       ; host_regs_read_pulse[7]                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; dummy_din[9]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 346        ; 6        ; mem_valid                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; dummy_din[17]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 349        ; 6        ; dummy_din[10]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 351        ; 6        ; dummy_din[0]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; rst_n                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; reg_idx[1]                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 332        ; 6        ; dummy_din[11]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; dummy_din[16]                                  ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; dummy_din[8]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 312        ; 5        ; dummy_din[6]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 315        ; 5        ; mem_start_addr[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; dummy_din[3]                                   ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 322        ; 6        ; mem_start_addr[13]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; mem_start_addr[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 338        ; 6        ; mem_start_addr[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 339        ; 6        ; mem_start_addr[10]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 313        ; 5        ; mem_start_addr[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 307        ; 5        ; dummy_dout[10]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; dummy_dout[15]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 198        ; 4        ; dummy_dout[8]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 306        ; 5        ; dummy_dout[13]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 304        ; 5        ; dummy_dout[9]                                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; sel_word_idx[2]                                ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ; 309        ; 5        ; dummy_dout[11]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 311        ; 5        ; sel_wr                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 305        ; 5        ; dummy_dout[27]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; dummy_dout[21]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; mem_start_addr[12]                             ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; sel_word_idx[0]                                ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 296        ; 5        ; dummy_dout[12]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 297        ; 5        ; dummy_dout[19]                                 ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; sel_xmem                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; host_regs_read_pulse[2]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; host_regs_read_pulse[0]                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; dummy_dout[14]                                 ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; dummy_dout[5]                                  ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; dummy_din[5]                                   ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+-------------------------+-------------------------------+
; Pin Name                ; Reason                        ;
+-------------------------+-------------------------------+
; read_mem_req            ; Incomplete set of assignments ;
; write_mem_req           ; Incomplete set of assignments ;
; mem_start_addr[0]       ; Incomplete set of assignments ;
; mem_start_addr[1]       ; Incomplete set of assignments ;
; mem_start_addr[2]       ; Incomplete set of assignments ;
; mem_start_addr[3]       ; Incomplete set of assignments ;
; mem_start_addr[4]       ; Incomplete set of assignments ;
; mem_start_addr[5]       ; Incomplete set of assignments ;
; mem_start_addr[6]       ; Incomplete set of assignments ;
; mem_start_addr[7]       ; Incomplete set of assignments ;
; mem_start_addr[8]       ; Incomplete set of assignments ;
; mem_start_addr[9]       ; Incomplete set of assignments ;
; mem_start_addr[10]      ; Incomplete set of assignments ;
; mem_start_addr[11]      ; Incomplete set of assignments ;
; mem_start_addr[12]      ; Incomplete set of assignments ;
; mem_start_addr[13]      ; Incomplete set of assignments ;
; mem_start_addr[14]      ; Incomplete set of assignments ;
; mem_start_addr[15]      ; Incomplete set of assignments ;
; mem_size_bytes[0]       ; Incomplete set of assignments ;
; mem_size_bytes[1]       ; Incomplete set of assignments ;
; mem_size_bytes[2]       ; Incomplete set of assignments ;
; mem_size_bytes[3]       ; Incomplete set of assignments ;
; mem_size_bytes[4]       ; Incomplete set of assignments ;
; mem_size_bytes[5]       ; Incomplete set of assignments ;
; host_regs_valid_out     ; Incomplete set of assignments ;
; host_regs_read_pulse[0] ; Incomplete set of assignments ;
; host_regs_read_pulse[1] ; Incomplete set of assignments ;
; host_regs_read_pulse[2] ; Incomplete set of assignments ;
; host_regs_read_pulse[3] ; Incomplete set of assignments ;
; host_regs_read_pulse[5] ; Incomplete set of assignments ;
; host_regs_read_pulse[6] ; Incomplete set of assignments ;
; host_regs_read_pulse[7] ; Incomplete set of assignments ;
; dummy_dout[0]           ; Incomplete set of assignments ;
; dummy_dout[1]           ; Incomplete set of assignments ;
; dummy_dout[2]           ; Incomplete set of assignments ;
; dummy_dout[3]           ; Incomplete set of assignments ;
; dummy_dout[4]           ; Incomplete set of assignments ;
; dummy_dout[5]           ; Incomplete set of assignments ;
; dummy_dout[6]           ; Incomplete set of assignments ;
; dummy_dout[7]           ; Incomplete set of assignments ;
; dummy_dout[8]           ; Incomplete set of assignments ;
; dummy_dout[9]           ; Incomplete set of assignments ;
; dummy_dout[10]          ; Incomplete set of assignments ;
; dummy_dout[11]          ; Incomplete set of assignments ;
; dummy_dout[12]          ; Incomplete set of assignments ;
; dummy_dout[13]          ; Incomplete set of assignments ;
; dummy_dout[14]          ; Incomplete set of assignments ;
; dummy_dout[15]          ; Incomplete set of assignments ;
; dummy_dout[16]          ; Incomplete set of assignments ;
; dummy_dout[17]          ; Incomplete set of assignments ;
; dummy_dout[18]          ; Incomplete set of assignments ;
; dummy_dout[19]          ; Incomplete set of assignments ;
; dummy_dout[20]          ; Incomplete set of assignments ;
; dummy_dout[21]          ; Incomplete set of assignments ;
; dummy_dout[22]          ; Incomplete set of assignments ;
; dummy_dout[23]          ; Incomplete set of assignments ;
; dummy_dout[24]          ; Incomplete set of assignments ;
; dummy_dout[25]          ; Incomplete set of assignments ;
; dummy_dout[26]          ; Incomplete set of assignments ;
; dummy_dout[27]          ; Incomplete set of assignments ;
; dummy_dout[28]          ; Incomplete set of assignments ;
; dummy_dout[29]          ; Incomplete set of assignments ;
; dummy_dout[30]          ; Incomplete set of assignments ;
; dummy_dout[31]          ; Incomplete set of assignments ;
; clk                     ; Incomplete set of assignments ;
; rst_n                   ; Incomplete set of assignments ;
; sel_wr                  ; Incomplete set of assignments ;
; reg_idx[2]              ; Incomplete set of assignments ;
; reg_idx[0]              ; Incomplete set of assignments ;
; reg_idx[1]              ; Incomplete set of assignments ;
; sel_word_idx[0]         ; Incomplete set of assignments ;
; sel_word_idx[1]         ; Incomplete set of assignments ;
; sel_xmem                ; Incomplete set of assignments ;
; sel_word_idx[2]         ; Incomplete set of assignments ;
; mem_valid               ; Incomplete set of assignments ;
; dummy_din[4]            ; Incomplete set of assignments ;
; dummy_din[5]            ; Incomplete set of assignments ;
; dummy_din[6]            ; Incomplete set of assignments ;
; mem_ack                 ; Incomplete set of assignments ;
; dummy_din[1]            ; Incomplete set of assignments ;
; dummy_din[0]            ; Incomplete set of assignments ;
; dummy_din[3]            ; Incomplete set of assignments ;
; dummy_din[2]            ; Incomplete set of assignments ;
; dummy_din[7]            ; Incomplete set of assignments ;
; dummy_din[9]            ; Incomplete set of assignments ;
; dummy_din[8]            ; Incomplete set of assignments ;
; dummy_din[11]           ; Incomplete set of assignments ;
; dummy_din[10]           ; Incomplete set of assignments ;
; dummy_din[13]           ; Incomplete set of assignments ;
; dummy_din[12]           ; Incomplete set of assignments ;
; dummy_din[15]           ; Incomplete set of assignments ;
; dummy_din[14]           ; Incomplete set of assignments ;
; dummy_din[31]           ; Incomplete set of assignments ;
; dummy_din[30]           ; Incomplete set of assignments ;
; dummy_din[29]           ; Incomplete set of assignments ;
; dummy_din[28]           ; Incomplete set of assignments ;
; dummy_din[27]           ; Incomplete set of assignments ;
; dummy_din[26]           ; Incomplete set of assignments ;
; dummy_din[25]           ; Incomplete set of assignments ;
; dummy_din[24]           ; Incomplete set of assignments ;
; dummy_din[23]           ; Incomplete set of assignments ;
; dummy_din[22]           ; Incomplete set of assignments ;
; dummy_din[21]           ; Incomplete set of assignments ;
; dummy_din[20]           ; Incomplete set of assignments ;
; dummy_din[19]           ; Incomplete set of assignments ;
; dummy_din[18]           ; Incomplete set of assignments ;
; dummy_din[17]           ; Incomplete set of assignments ;
; dummy_din[16]           ; Incomplete set of assignments ;
; host_regs_valid_pulse   ; Incomplete set of assignments ;
; host_regs_read_pulse[4] ; Incomplete set of assignments ;
; sel_word_idx[3]         ; Incomplete set of assignments ;
; read_mem_req            ; Missing location assignment   ;
; write_mem_req           ; Missing location assignment   ;
; mem_start_addr[0]       ; Missing location assignment   ;
; mem_start_addr[1]       ; Missing location assignment   ;
; mem_start_addr[2]       ; Missing location assignment   ;
; mem_start_addr[3]       ; Missing location assignment   ;
; mem_start_addr[4]       ; Missing location assignment   ;
; mem_start_addr[5]       ; Missing location assignment   ;
; mem_start_addr[6]       ; Missing location assignment   ;
; mem_start_addr[7]       ; Missing location assignment   ;
; mem_start_addr[8]       ; Missing location assignment   ;
; mem_start_addr[9]       ; Missing location assignment   ;
; mem_start_addr[10]      ; Missing location assignment   ;
; mem_start_addr[11]      ; Missing location assignment   ;
; mem_start_addr[12]      ; Missing location assignment   ;
; mem_start_addr[13]      ; Missing location assignment   ;
; mem_start_addr[14]      ; Missing location assignment   ;
; mem_start_addr[15]      ; Missing location assignment   ;
; mem_size_bytes[0]       ; Missing location assignment   ;
; mem_size_bytes[1]       ; Missing location assignment   ;
; mem_size_bytes[2]       ; Missing location assignment   ;
; mem_size_bytes[3]       ; Missing location assignment   ;
; mem_size_bytes[4]       ; Missing location assignment   ;
; mem_size_bytes[5]       ; Missing location assignment   ;
; host_regs_valid_out     ; Missing location assignment   ;
; host_regs_read_pulse[0] ; Missing location assignment   ;
; host_regs_read_pulse[1] ; Missing location assignment   ;
; host_regs_read_pulse[2] ; Missing location assignment   ;
; host_regs_read_pulse[3] ; Missing location assignment   ;
; host_regs_read_pulse[5] ; Missing location assignment   ;
; host_regs_read_pulse[6] ; Missing location assignment   ;
; host_regs_read_pulse[7] ; Missing location assignment   ;
; dummy_dout[0]           ; Missing location assignment   ;
; dummy_dout[1]           ; Missing location assignment   ;
; dummy_dout[2]           ; Missing location assignment   ;
; dummy_dout[3]           ; Missing location assignment   ;
; dummy_dout[4]           ; Missing location assignment   ;
; dummy_dout[5]           ; Missing location assignment   ;
; dummy_dout[6]           ; Missing location assignment   ;
; dummy_dout[7]           ; Missing location assignment   ;
; dummy_dout[8]           ; Missing location assignment   ;
; dummy_dout[9]           ; Missing location assignment   ;
; dummy_dout[10]          ; Missing location assignment   ;
; dummy_dout[11]          ; Missing location assignment   ;
; dummy_dout[12]          ; Missing location assignment   ;
; dummy_dout[13]          ; Missing location assignment   ;
; dummy_dout[14]          ; Missing location assignment   ;
; dummy_dout[15]          ; Missing location assignment   ;
; dummy_dout[16]          ; Missing location assignment   ;
; dummy_dout[17]          ; Missing location assignment   ;
; dummy_dout[18]          ; Missing location assignment   ;
; dummy_dout[19]          ; Missing location assignment   ;
; dummy_dout[20]          ; Missing location assignment   ;
; dummy_dout[21]          ; Missing location assignment   ;
; dummy_dout[22]          ; Missing location assignment   ;
; dummy_dout[23]          ; Missing location assignment   ;
; dummy_dout[24]          ; Missing location assignment   ;
; dummy_dout[25]          ; Missing location assignment   ;
; dummy_dout[26]          ; Missing location assignment   ;
; dummy_dout[27]          ; Missing location assignment   ;
; dummy_dout[28]          ; Missing location assignment   ;
; dummy_dout[29]          ; Missing location assignment   ;
; dummy_dout[30]          ; Missing location assignment   ;
; dummy_dout[31]          ; Missing location assignment   ;
; clk                     ; Missing location assignment   ;
; rst_n                   ; Missing location assignment   ;
; sel_wr                  ; Missing location assignment   ;
; reg_idx[2]              ; Missing location assignment   ;
; reg_idx[0]              ; Missing location assignment   ;
; reg_idx[1]              ; Missing location assignment   ;
; sel_word_idx[0]         ; Missing location assignment   ;
; sel_word_idx[1]         ; Missing location assignment   ;
; sel_xmem                ; Missing location assignment   ;
; sel_word_idx[2]         ; Missing location assignment   ;
; mem_valid               ; Missing location assignment   ;
; dummy_din[4]            ; Missing location assignment   ;
; dummy_din[5]            ; Missing location assignment   ;
; dummy_din[6]            ; Missing location assignment   ;
; mem_ack                 ; Missing location assignment   ;
; dummy_din[1]            ; Missing location assignment   ;
; dummy_din[0]            ; Missing location assignment   ;
; dummy_din[3]            ; Missing location assignment   ;
; dummy_din[2]            ; Missing location assignment   ;
; dummy_din[7]            ; Missing location assignment   ;
; dummy_din[9]            ; Missing location assignment   ;
; dummy_din[8]            ; Missing location assignment   ;
; dummy_din[11]           ; Missing location assignment   ;
; dummy_din[10]           ; Missing location assignment   ;
; dummy_din[13]           ; Missing location assignment   ;
; dummy_din[12]           ; Missing location assignment   ;
; dummy_din[15]           ; Missing location assignment   ;
; dummy_din[14]           ; Missing location assignment   ;
; dummy_din[31]           ; Missing location assignment   ;
; dummy_din[30]           ; Missing location assignment   ;
; dummy_din[29]           ; Missing location assignment   ;
; dummy_din[28]           ; Missing location assignment   ;
; dummy_din[27]           ; Missing location assignment   ;
; dummy_din[26]           ; Missing location assignment   ;
; dummy_din[25]           ; Missing location assignment   ;
; dummy_din[24]           ; Missing location assignment   ;
; dummy_din[23]           ; Missing location assignment   ;
; dummy_din[22]           ; Missing location assignment   ;
; dummy_din[21]           ; Missing location assignment   ;
; dummy_din[20]           ; Missing location assignment   ;
; dummy_din[19]           ; Missing location assignment   ;
; dummy_din[18]           ; Missing location assignment   ;
; dummy_din[17]           ; Missing location assignment   ;
; dummy_din[16]           ; Missing location assignment   ;
; host_regs_valid_pulse   ; Missing location assignment   ;
; host_regs_read_pulse[4] ; Missing location assignment   ;
; sel_word_idx[3]         ; Missing location assignment   ;
+-------------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                            ; Entity Name         ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------+---------------------+--------------+
; |qsyn_dummy_xlr_wrap           ; 2323 (267)  ; 707 (231)                 ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 111  ; 0            ; 1616 (39)    ; 99 (64)           ; 608 (114)        ; 0          ; |qsyn_dummy_xlr_wrap                           ; qsyn_dummy_xlr_wrap ; work         ;
;    |cgol_xlr_tor:cgol_xlr_tor| ; 2106 (2106) ; 476 (476)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1577 (1577)  ; 35 (35)           ; 494 (494)        ; 0          ; |qsyn_dummy_xlr_wrap|cgol_xlr_tor:cgol_xlr_tor ; cgol_xlr_tor        ; work         ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; read_mem_req            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_mem_req           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_start_addr[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_size_bytes[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_valid_out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[2] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; host_regs_read_pulse[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[8]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[9]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[10]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[11]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[12]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[13]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[14]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[15]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[16]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[17]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[18]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[19]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[20]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[21]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[22]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[23]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[24]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[25]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[26]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[27]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[28]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[29]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[30]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dummy_dout[31]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n                   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sel_wr                  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; reg_idx[2]              ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; reg_idx[0]              ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; reg_idx[1]              ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
; sel_word_idx[0]         ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
; sel_word_idx[1]         ; Input    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; sel_xmem                ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; sel_word_idx[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; mem_valid               ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[4]            ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[5]            ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[6]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; mem_ack                 ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[1]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[0]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[3]            ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[2]            ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[7]            ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[9]            ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[8]            ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[11]           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[10]           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[13]           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[12]           ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[15]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[14]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[31]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[30]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[29]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[28]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[27]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[26]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[25]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[24]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[23]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[22]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[21]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[20]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[19]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dummy_din[18]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dummy_din[17]           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dummy_din[16]           ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; host_regs_valid_pulse   ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; host_regs_read_pulse[4] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sel_word_idx[3]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; host_regs_read_pulse[0]              ;                   ;         ;
; host_regs_read_pulse[1]              ;                   ;         ;
; host_regs_read_pulse[2]              ;                   ;         ;
; host_regs_read_pulse[3]              ;                   ;         ;
; host_regs_read_pulse[5]              ;                   ;         ;
; host_regs_read_pulse[6]              ;                   ;         ;
; host_regs_read_pulse[7]              ;                   ;         ;
; clk                                  ;                   ;         ;
; rst_n                                ;                   ;         ;
; sel_wr                               ;                   ;         ;
;      - mem_start_addr~0              ; 1                 ; 6       ;
;      - mem_start_addr~1              ; 1                 ; 6       ;
;      - mem_start_addr~2              ; 1                 ; 6       ;
;      - mem_start_addr~3              ; 1                 ; 6       ;
;      - mem_start_addr~4              ; 1                 ; 6       ;
;      - mem_start_addr~5              ; 1                 ; 6       ;
;      - mem_start_addr~6              ; 1                 ; 6       ;
;      - mem_start_addr~7              ; 1                 ; 6       ;
;      - mem_start_addr~8              ; 1                 ; 6       ;
;      - mem_start_addr~9              ; 1                 ; 6       ;
;      - mem_start_addr~10             ; 1                 ; 6       ;
;      - mem_start_addr~11             ; 1                 ; 6       ;
;      - mem_start_addr~12             ; 1                 ; 6       ;
;      - mem_start_addr~13             ; 1                 ; 6       ;
;      - mem_start_addr~14             ; 1                 ; 6       ;
;      - mem_start_addr~15             ; 1                 ; 6       ;
; reg_idx[2]                           ;                   ;         ;
;      - Mux64~0                       ; 0                 ; 6       ;
;      - Decoder4~0                    ; 0                 ; 6       ;
;      - Decoder4~1                    ; 1                 ; 6       ;
;      - Decoder4~2                    ; 0                 ; 6       ;
;      - Decoder4~3                    ; 1                 ; 6       ;
;      - Decoder4~4                    ; 0                 ; 6       ;
; reg_idx[0]                           ;                   ;         ;
;      - Mux64~0                       ; 0                 ; 6       ;
;      - Decoder4~0                    ; 0                 ; 6       ;
;      - Decoder4~1                    ; 0                 ; 6       ;
;      - Decoder4~2                    ; 1                 ; 6       ;
;      - Decoder4~3                    ; 0                 ; 6       ;
;      - Decoder4~4                    ; 0                 ; 6       ;
; reg_idx[1]                           ;                   ;         ;
;      - Mux64~0                       ; 0                 ; 6       ;
;      - Decoder4~0                    ; 0                 ; 6       ;
;      - Decoder4~1                    ; 1                 ; 6       ;
;      - Decoder4~2                    ; 0                 ; 6       ;
;      - Decoder4~3                    ; 1                 ; 6       ;
;      - Decoder4~4                    ; 0                 ; 6       ;
; sel_word_idx[0]                      ;                   ;         ;
;      - Mux31~0                       ; 1                 ; 6       ;
;      - dummy_dout~1                  ; 1                 ; 6       ;
;      - dummy_dout~3                  ; 1                 ; 6       ;
;      - dummy_dout~5                  ; 1                 ; 6       ;
;      - dummy_dout~7                  ; 1                 ; 6       ;
;      - dummy_dout~9                  ; 1                 ; 6       ;
;      - dummy_dout~11                 ; 1                 ; 6       ;
;      - dummy_dout~13                 ; 1                 ; 6       ;
;      - dummy_dout~15                 ; 0                 ; 6       ;
;      - dummy_dout~17                 ; 0                 ; 6       ;
;      - dummy_dout~19                 ; 0                 ; 6       ;
;      - dummy_dout~21                 ; 0                 ; 6       ;
;      - dummy_dout~23                 ; 0                 ; 6       ;
;      - dummy_dout~25                 ; 0                 ; 6       ;
;      - dummy_dout~27                 ; 0                 ; 6       ;
;      - dummy_dout~29                 ; 0                 ; 6       ;
;      - dummy_dout~31                 ; 0                 ; 6       ;
;      - dummy_dout~33                 ; 0                 ; 6       ;
;      - dummy_dout~35                 ; 0                 ; 6       ;
;      - dummy_dout~37                 ; 0                 ; 6       ;
;      - dummy_dout~39                 ; 0                 ; 6       ;
;      - dummy_dout~41                 ; 0                 ; 6       ;
;      - dummy_dout~43                 ; 0                 ; 6       ;
;      - dummy_dout~45                 ; 0                 ; 6       ;
;      - dummy_dout~47                 ; 1                 ; 6       ;
;      - dummy_dout~49                 ; 1                 ; 6       ;
;      - dummy_dout~51                 ; 1                 ; 6       ;
;      - dummy_dout~53                 ; 0                 ; 6       ;
;      - dummy_dout~55                 ; 1                 ; 6       ;
;      - dummy_dout~57                 ; 1                 ; 6       ;
;      - dummy_dout~59                 ; 1                 ; 6       ;
;      - dummy_dout~61                 ; 1                 ; 6       ;
;      - Decoder3~0                    ; 0                 ; 6       ;
;      - Decoder3~1                    ; 0                 ; 6       ;
; sel_word_idx[1]                      ;                   ;         ;
;      - Mux31~0                       ; 0                 ; 6       ;
;      - dummy_dout~1                  ; 0                 ; 6       ;
;      - dummy_dout~3                  ; 0                 ; 6       ;
;      - dummy_dout~5                  ; 0                 ; 6       ;
;      - dummy_dout~7                  ; 0                 ; 6       ;
;      - dummy_dout~9                  ; 0                 ; 6       ;
;      - dummy_dout~11                 ; 0                 ; 6       ;
;      - dummy_dout~13                 ; 0                 ; 6       ;
;      - dummy_dout~15                 ; 0                 ; 6       ;
;      - dummy_dout~17                 ; 0                 ; 6       ;
;      - dummy_dout~19                 ; 0                 ; 6       ;
;      - dummy_dout~21                 ; 0                 ; 6       ;
;      - dummy_dout~23                 ; 0                 ; 6       ;
;      - dummy_dout~25                 ; 0                 ; 6       ;
;      - dummy_dout~27                 ; 0                 ; 6       ;
;      - dummy_dout~29                 ; 0                 ; 6       ;
;      - dummy_dout~31                 ; 0                 ; 6       ;
;      - dummy_dout~33                 ; 0                 ; 6       ;
;      - dummy_dout~35                 ; 0                 ; 6       ;
;      - dummy_dout~37                 ; 0                 ; 6       ;
;      - dummy_dout~39                 ; 0                 ; 6       ;
;      - dummy_dout~41                 ; 0                 ; 6       ;
;      - dummy_dout~43                 ; 0                 ; 6       ;
;      - dummy_dout~45                 ; 0                 ; 6       ;
;      - dummy_dout~47                 ; 0                 ; 6       ;
;      - dummy_dout~49                 ; 0                 ; 6       ;
;      - dummy_dout~51                 ; 0                 ; 6       ;
;      - dummy_dout~53                 ; 0                 ; 6       ;
;      - dummy_dout~55                 ; 0                 ; 6       ;
;      - dummy_dout~57                 ; 0                 ; 6       ;
;      - dummy_dout~59                 ; 0                 ; 6       ;
;      - dummy_dout~61                 ; 0                 ; 6       ;
;      - Decoder3~0                    ; 1                 ; 6       ;
;      - Decoder3~1                    ; 1                 ; 6       ;
; sel_xmem                             ;                   ;         ;
;      - dummy_dout[1]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[2]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[3]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[4]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[5]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[6]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[7]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[8]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[9]~reg0            ; 1                 ; 6       ;
;      - dummy_dout[10]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[11]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[12]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[13]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[14]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[15]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[16]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[17]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[18]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[19]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[20]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[21]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[22]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[23]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[24]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[25]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[26]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[27]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[28]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[29]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[30]~reg0           ; 1                 ; 6       ;
;      - dummy_dout[31]~reg0           ; 1                 ; 6       ;
;      - dummy_dout~0                  ; 1                 ; 6       ;
; sel_word_idx[2]                      ;                   ;         ;
;      - dummy_dout~0                  ; 0                 ; 6       ;
;      - dummy_dout~2                  ; 0                 ; 6       ;
;      - dummy_dout~4                  ; 0                 ; 6       ;
;      - dummy_dout~6                  ; 0                 ; 6       ;
;      - dummy_dout~8                  ; 0                 ; 6       ;
;      - dummy_dout~10                 ; 0                 ; 6       ;
;      - dummy_dout~12                 ; 0                 ; 6       ;
;      - dummy_dout~14                 ; 0                 ; 6       ;
;      - dummy_dout~16                 ; 0                 ; 6       ;
;      - dummy_dout~18                 ; 0                 ; 6       ;
;      - dummy_dout~20                 ; 0                 ; 6       ;
;      - dummy_dout~22                 ; 0                 ; 6       ;
;      - dummy_dout~24                 ; 0                 ; 6       ;
;      - dummy_dout~26                 ; 0                 ; 6       ;
;      - dummy_dout~28                 ; 0                 ; 6       ;
;      - dummy_dout~30                 ; 0                 ; 6       ;
;      - dummy_dout~32                 ; 0                 ; 6       ;
;      - dummy_dout~34                 ; 0                 ; 6       ;
;      - dummy_dout~36                 ; 0                 ; 6       ;
;      - dummy_dout~38                 ; 0                 ; 6       ;
;      - dummy_dout~40                 ; 0                 ; 6       ;
;      - dummy_dout~42                 ; 0                 ; 6       ;
;      - dummy_dout~44                 ; 0                 ; 6       ;
;      - dummy_dout~46                 ; 0                 ; 6       ;
;      - dummy_dout~48                 ; 0                 ; 6       ;
;      - dummy_dout~50                 ; 0                 ; 6       ;
;      - dummy_dout~52                 ; 0                 ; 6       ;
;      - dummy_dout~54                 ; 0                 ; 6       ;
;      - dummy_dout~56                 ; 0                 ; 6       ;
;      - dummy_dout~58                 ; 0                 ; 6       ;
;      - dummy_dout~60                 ; 0                 ; 6       ;
;      - dummy_dout~62                 ; 0                 ; 6       ;
;      - Decoder3~0                    ; 0                 ; 6       ;
;      - Decoder3~1                    ; 0                 ; 6       ;
; mem_valid                            ;                   ;         ;
;      - mem_intf_read.mem_valid       ; 1                 ; 6       ;
; dummy_din[4]                         ;                   ;         ;
;      - host_regs_s[5][4]             ; 1                 ; 6       ;
;      - host_regs_s[2][4]             ; 1                 ; 6       ;
;      - host_regs_s[1][4]             ; 1                 ; 6       ;
;      - concat~35                     ; 1                 ; 6       ;
;      - concat~36                     ; 1                 ; 6       ;
;      - host_regs_s[3][4]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[0][4]~feeder      ; 1                 ; 6       ;
; dummy_din[5]                         ;                   ;         ;
;      - host_regs_s[5][5]             ; 0                 ; 6       ;
;      - host_regs_s[3][5]             ; 0                 ; 6       ;
;      - host_regs_s[2][5]             ; 0                 ; 6       ;
;      - host_regs_s[1][5]             ; 0                 ; 6       ;
;      - concat~24                     ; 0                 ; 6       ;
;      - concat~25                     ; 0                 ; 6       ;
;      - host_regs_s[0][5]~feeder      ; 0                 ; 6       ;
; dummy_din[6]                         ;                   ;         ;
;      - host_regs_s[5][6]             ; 0                 ; 6       ;
;      - host_regs_s[1][6]             ; 0                 ; 6       ;
;      - concat~4                      ; 0                 ; 6       ;
;      - concat~5                      ; 0                 ; 6       ;
;      - host_regs_s[0][6]~feeder      ; 0                 ; 6       ;
;      - host_regs_s[3][6]~feeder      ; 0                 ; 6       ;
;      - host_regs_s[2][6]~feeder      ; 0                 ; 6       ;
; mem_ack                              ;                   ;         ;
;      - mem_intf_write.mem_ack~feeder ; 1                 ; 6       ;
; dummy_din[1]                         ;                   ;         ;
;      - host_regs_s[5][1]             ; 0                 ; 6       ;
;      - host_regs_s[2][1]             ; 0                 ; 6       ;
;      - host_regs_s[1][1]             ; 0                 ; 6       ;
;      - concat~1                      ; 0                 ; 6       ;
;      - concat~27                     ; 0                 ; 6       ;
;      - host_regs_s[3][1]~feeder      ; 0                 ; 6       ;
;      - host_regs_s[0][1]~feeder      ; 0                 ; 6       ;
; dummy_din[0]                         ;                   ;         ;
;      - host_regs_s[5][0]             ; 0                 ; 6       ;
;      - host_regs_s[3][0]             ; 0                 ; 6       ;
;      - host_regs_s[2][0]             ; 0                 ; 6       ;
;      - host_regs_s[1][0]             ; 0                 ; 6       ;
;      - concat~0                      ; 0                 ; 6       ;
;      - concat~42                     ; 0                 ; 6       ;
;      - host_regs_s[0][0]~feeder      ; 0                 ; 6       ;
; dummy_din[3]                         ;                   ;         ;
;      - host_regs_s[5][3]             ; 1                 ; 6       ;
;      - host_regs_s[2][3]             ; 1                 ; 6       ;
;      - host_regs_s[1][3]             ; 1                 ; 6       ;
;      - concat~57                     ; 1                 ; 6       ;
;      - concat~58                     ; 1                 ; 6       ;
;      - host_regs_s[3][3]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[0][3]~feeder      ; 1                 ; 6       ;
; dummy_din[2]                         ;                   ;         ;
;      - host_regs_s[5][2]             ; 0                 ; 6       ;
;      - host_regs_s[2][2]             ; 0                 ; 6       ;
;      - host_regs_s[0][2]             ; 0                 ; 6       ;
;      - host_regs_s[1][2]             ; 0                 ; 6       ;
;      - concat~11                     ; 0                 ; 6       ;
;      - concat~12                     ; 0                 ; 6       ;
;      - host_regs_s[3][2]~feeder      ; 0                 ; 6       ;
; dummy_din[7]                         ;                   ;         ;
;      - concat~54                     ; 1                 ; 6       ;
;      - concat~55                     ; 1                 ; 6       ;
;      - host_regs_s[0][7]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[5][7]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[1][7]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[3][7]~feeder      ; 1                 ; 6       ;
; dummy_din[9]                         ;                   ;         ;
;      - host_regs_s[5][9]             ; 1                 ; 6       ;
;      - concat~19                     ; 1                 ; 6       ;
;      - concat~20                     ; 1                 ; 6       ;
;      - host_regs_s[0][9]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[3][9]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[1][9]~feeder      ; 1                 ; 6       ;
; dummy_din[8]                         ;                   ;         ;
;      - host_regs_s[5][8]             ; 1                 ; 6       ;
;      - host_regs_s[3][8]             ; 1                 ; 6       ;
;      - concat~38                     ; 1                 ; 6       ;
;      - concat~39                     ; 1                 ; 6       ;
;      - host_regs_s[0][8]~feeder      ; 1                 ; 6       ;
;      - host_regs_s[1][8]~feeder      ; 1                 ; 6       ;
; dummy_din[11]                        ;                   ;         ;
;      - concat~49                     ; 1                 ; 6       ;
;      - concat~50                     ; 1                 ; 6       ;
;      - host_regs_s[0][11]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[5][11]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[3][11]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[1][11]~feeder     ; 1                 ; 6       ;
; dummy_din[10]                        ;                   ;         ;
;      - host_regs_s[5][10]            ; 1                 ; 6       ;
;      - concat~7                      ; 1                 ; 6       ;
;      - concat~8                      ; 1                 ; 6       ;
;      - host_regs_s[0][10]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[3][10]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[1][10]~feeder     ; 1                 ; 6       ;
; dummy_din[13]                        ;                   ;         ;
;      - host_regs_s[5][13]            ; 1                 ; 6       ;
;      - concat~31                     ; 1                 ; 6       ;
;      - concat~32                     ; 1                 ; 6       ;
;      - host_regs_s[0][13]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[1][13]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[3][13]~feeder     ; 1                 ; 6       ;
; dummy_din[12]                        ;                   ;         ;
;      - host_regs_s[5][12]            ; 0                 ; 6       ;
;      - host_regs_s[3][12]            ; 0                 ; 6       ;
;      - concat~46                     ; 0                 ; 6       ;
;      - concat~47                     ; 0                 ; 6       ;
;      - host_regs_s[1][12]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[0][12]~feeder     ; 0                 ; 6       ;
; dummy_din[15]                        ;                   ;         ;
;      - host_regs_s[1][15]            ; 1                 ; 6       ;
;      - concat~62                     ; 1                 ; 6       ;
;      - concat~63                     ; 1                 ; 6       ;
;      - host_regs_s[3][15]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[5][15]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[0][15]~feeder     ; 1                 ; 6       ;
; dummy_din[14]                        ;                   ;         ;
;      - host_regs_s[5][14]            ; 0                 ; 6       ;
;      - concat~16                     ; 0                 ; 6       ;
;      - concat~17                     ; 0                 ; 6       ;
;      - host_regs_s[0][14]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[1][14]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[3][14]~feeder     ; 0                 ; 6       ;
; dummy_din[31]                        ;                   ;         ;
;      - host_regs_s[5][31]            ; 0                 ; 6       ;
;      - concat~60                     ; 0                 ; 6       ;
;      - concat~61                     ; 0                 ; 6       ;
;      - host_regs_s[3][31]~feeder     ; 0                 ; 6       ;
; dummy_din[30]                        ;                   ;         ;
;      - host_regs_s[5][30]            ; 0                 ; 6       ;
;      - concat~14                     ; 0                 ; 6       ;
;      - concat~15                     ; 0                 ; 6       ;
;      - host_regs_s[3][30]~feeder     ; 0                 ; 6       ;
; dummy_din[29]                        ;                   ;         ;
;      - host_regs_s[5][29]            ; 0                 ; 6       ;
;      - host_regs_s[3][29]            ; 0                 ; 6       ;
;      - concat~29                     ; 0                 ; 6       ;
;      - concat~30                     ; 0                 ; 6       ;
; dummy_din[28]                        ;                   ;         ;
;      - concat~44                     ; 0                 ; 6       ;
;      - concat~45                     ; 0                 ; 6       ;
;      - host_regs_s[3][28]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[5][28]~feeder     ; 0                 ; 6       ;
; dummy_din[27]                        ;                   ;         ;
;      - host_regs_s[5][27]            ; 0                 ; 6       ;
;      - concat~48                     ; 0                 ; 6       ;
;      - concat~51                     ; 0                 ; 6       ;
;      - host_regs_s[3][27]~feeder     ; 0                 ; 6       ;
; dummy_din[26]                        ;                   ;         ;
;      - host_regs_s[5][26]            ; 0                 ; 6       ;
;      - concat~6                      ; 0                 ; 6       ;
;      - concat~9                      ; 0                 ; 6       ;
;      - host_regs_s[3][26]~feeder     ; 0                 ; 6       ;
; dummy_din[25]                        ;                   ;         ;
;      - host_regs_s[5][25]            ; 1                 ; 6       ;
;      - host_regs_s[3][25]            ; 1                 ; 6       ;
;      - concat~18                     ; 1                 ; 6       ;
;      - concat~21                     ; 1                 ; 6       ;
; dummy_din[24]                        ;                   ;         ;
;      - concat~37                     ; 0                 ; 6       ;
;      - concat~40                     ; 0                 ; 6       ;
;      - host_regs_s[5][24]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[3][24]~feeder     ; 0                 ; 6       ;
; dummy_din[23]                        ;                   ;         ;
;      - host_regs_s[5][23]            ; 1                 ; 6       ;
;      - concat~52                     ; 1                 ; 6       ;
;      - concat~53                     ; 1                 ; 6       ;
;      - host_regs_s[3][23]~feeder     ; 1                 ; 6       ;
; dummy_din[22]                        ;                   ;         ;
;      - host_regs_s[5][22]            ; 0                 ; 6       ;
;      - concat~2                      ; 0                 ; 6       ;
;      - concat~3                      ; 0                 ; 6       ;
;      - host_regs_s[3][22]~feeder     ; 0                 ; 6       ;
; dummy_din[21]                        ;                   ;         ;
;      - host_regs_s[5][21]            ; 0                 ; 6       ;
;      - host_regs_s[3][21]            ; 0                 ; 6       ;
;      - concat~22                     ; 0                 ; 6       ;
;      - concat~23                     ; 0                 ; 6       ;
; dummy_din[20]                        ;                   ;         ;
;      - concat~33                     ; 0                 ; 6       ;
;      - concat~34                     ; 0                 ; 6       ;
;      - host_regs_s[3][20]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[5][20]~feeder     ; 0                 ; 6       ;
; dummy_din[19]                        ;                   ;         ;
;      - concat~56                     ; 0                 ; 6       ;
;      - concat~59                     ; 0                 ; 6       ;
;      - host_regs_s[5][19]~feeder     ; 0                 ; 6       ;
;      - host_regs_s[3][19]~feeder     ; 0                 ; 6       ;
; dummy_din[18]                        ;                   ;         ;
;      - host_regs_s[5][18]            ; 1                 ; 6       ;
;      - concat~10                     ; 1                 ; 6       ;
;      - concat~13                     ; 1                 ; 6       ;
;      - host_regs_s[3][18]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[1][18]~feeder     ; 1                 ; 6       ;
; dummy_din[17]                        ;                   ;         ;
;      - host_regs_s[5][17]            ; 1                 ; 6       ;
;      - host_regs_s[3][17]            ; 1                 ; 6       ;
;      - concat~26                     ; 1                 ; 6       ;
;      - concat~28                     ; 1                 ; 6       ;
;      - host_regs_s[1][17]~feeder     ; 1                 ; 6       ;
; dummy_din[16]                        ;                   ;         ;
;      - host_regs_s[5][16]            ; 1                 ; 6       ;
;      - concat~41                     ; 1                 ; 6       ;
;      - concat~43                     ; 1                 ; 6       ;
;      - host_regs_s[1][16]~feeder     ; 1                 ; 6       ;
;      - host_regs_s[3][16]~feeder     ; 1                 ; 6       ;
; host_regs_valid_pulse                ;                   ;         ;
;      - host_regs_valid_pulse_s[3]    ; 1                 ; 6       ;
; host_regs_read_pulse[4]              ;                   ;         ;
;      - host_regs_read_pulse_s[4]     ; 0                 ; 6       ;
; sel_word_idx[3]                      ;                   ;         ;
;      - Decoder3~0                    ; 0                 ; 6       ;
;      - Decoder3~1                    ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Decoder4~0                                             ; LCCOMB_X51_Y34_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder4~1                                             ; LCCOMB_X51_Y34_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder4~2                                             ; LCCOMB_X51_Y34_N4  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder4~3                                             ; LCCOMB_X54_Y31_N20 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder4~4                                             ; LCCOMB_X51_Y34_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|Equal4~4                     ; LCCOMB_X52_Y32_N30 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|Selector0~3                  ; LCCOMB_X51_Y32_N30 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|always4~0                    ; LCCOMB_X50_Y32_N8  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|always8~0                    ; LCCOMB_X50_Y30_N22 ; 275     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|comb~0                       ; LCCOMB_X50_Y32_N20 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|crnt_wr_addr[6]~18           ; LCCOMB_X50_Y33_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|double_row_hold_buf[0][40]~1 ; LCCOMB_X40_Y28_N26 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|grid_rd_row_idx[5]~1         ; LCCOMB_X50_Y32_N2  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|is_fake_n~0                  ; LCCOMB_X50_Y33_N16 ; 74      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|state[5]~7                   ; LCCOMB_X49_Y32_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|triple_row_buf[0][11]~136    ; LCCOMB_X40_Y30_N2  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|triple_row_buf[1][15]~133    ; LCCOMB_X40_Y30_N28 ; 65      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|triple_row_buf[1][15]~134    ; LCCOMB_X40_Y30_N30 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cgol_xlr_tor:cgol_xlr_tor|triple_row_buf[2][56]~138    ; LCCOMB_X40_Y30_N14 ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                    ; PIN_M8             ; 707     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; host_regs_s[1][6]                                      ; FF_X51_Y25_N3      ; 49      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rst_n                                                  ; PIN_M9             ; 707     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sel_xmem                                               ; PIN_U22            ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_M8   ; 707     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n ; PIN_M9   ; 707     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,237 / 148,641 ( 2 % ) ;
; C16 interconnects     ; 68 / 5,382 ( 1 % )      ;
; C4 interconnects      ; 1,724 / 106,704 ( 2 % ) ;
; Direct links          ; 473 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,318 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 77 / 5,406 ( 1 % )      ;
; R4 interconnects      ; 2,202 / 147,764 ( 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.16) ; Number of LABs  (Total = 164) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
; 13                                          ; 1                             ;
; 14                                          ; 10                            ;
; 15                                          ; 24                            ;
; 16                                          ; 109                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 3.01) ; Number of LABs  (Total = 164) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 146                           ;
; 1 Clock                            ; 146                           ;
; 1 Clock enable                     ; 82                            ;
; 1 Sync. clear                      ; 69                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 48                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.46) ; Number of LABs  (Total = 164) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 18                            ;
; 17                                           ; 46                            ;
; 18                                           ; 10                            ;
; 19                                           ; 2                             ;
; 20                                           ; 11                            ;
; 21                                           ; 3                             ;
; 22                                           ; 10                            ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 7                             ;
; 31                                           ; 5                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.45) ; Number of LABs  (Total = 164) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 45                            ;
; 2                                               ; 22                            ;
; 3                                               ; 7                             ;
; 4                                               ; 6                             ;
; 5                                               ; 6                             ;
; 6                                               ; 0                             ;
; 7                                               ; 1                             ;
; 8                                               ; 5                             ;
; 9                                               ; 3                             ;
; 10                                              ; 9                             ;
; 11                                              ; 7                             ;
; 12                                              ; 13                            ;
; 13                                              ; 6                             ;
; 14                                              ; 5                             ;
; 15                                              ; 8                             ;
; 16                                              ; 11                            ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 2                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.02) ; Number of LABs  (Total = 164) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 11                            ;
; 18                                           ; 18                            ;
; 19                                           ; 9                             ;
; 20                                           ; 20                            ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 2                             ;
; 35                                           ; 2                             ;
; 36                                           ; 3                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules               ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass              ; 0            ; 0            ; 0            ; 0            ; 0            ; 111       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 57           ; 0            ; 0            ; 0            ; 54           ; 57           ; 0            ; 54           ; 0            ; 0            ; 57           ; 0            ; 111       ; 111       ; 111       ; 0            ; 0            ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable      ; 111          ; 111          ; 111          ; 111          ; 111          ; 0         ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 111          ; 54           ; 111          ; 111          ; 111          ; 57           ; 54           ; 111          ; 57           ; 111          ; 111          ; 54           ; 111          ; 0         ; 0         ; 0         ; 111          ; 111          ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; read_mem_req            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; write_mem_req           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_start_addr[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_size_bytes[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_valid_out     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_dout[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_wr                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reg_idx[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reg_idx[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reg_idx[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_word_idx[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_word_idx[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_xmem                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_word_idx[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_valid               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mem_ack                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dummy_din[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_valid_pulse   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; host_regs_read_pulse[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel_word_idx[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 159.1             ;
; clk,I/O         ; clk                  ; 33.7              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+-------------------------------------------+------------------------------+-------------------+
; Source Register                           ; Destination Register         ; Delay Added in ns ;
+-------------------------------------------+------------------------------+-------------------+
; dummy_din[22]                             ; host_regs_s[3][22]           ; 2.710             ;
; reg_idx[2]                                ; dummy_dout[0]~reg0           ; 1.441             ;
; sel_word_idx[1]                           ; mem_intf_read.mem_data[3][2] ; 1.293             ;
; dummy_din[11]                             ; host_regs_s[0][11]           ; 1.291             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[32] ; dummy_dout[0]~reg0           ; 1.196             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[0]  ; dummy_dout[0]~reg0           ; 1.196             ;
; sel_word_idx[0]                           ; dummy_dout[0]~reg0           ; 1.196             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[2]  ; dummy_dout[2]~reg0           ; 1.183             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[34] ; dummy_dout[2]~reg0           ; 1.183             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[7]  ; dummy_dout[7]~reg0           ; 1.181             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[39] ; dummy_dout[7]~reg0           ; 1.181             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[3]  ; dummy_dout[3]~reg0           ; 1.180             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[35] ; dummy_dout[3]~reg0           ; 1.180             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[4]  ; dummy_dout[4]~reg0           ; 1.179             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[36] ; dummy_dout[4]~reg0           ; 1.179             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[6]  ; dummy_dout[6]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[38] ; dummy_dout[6]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[5]  ; dummy_dout[5]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[37] ; dummy_dout[5]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[1]  ; dummy_dout[1]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[33] ; dummy_dout[1]~reg0           ; 1.178             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[10] ; dummy_dout[10]~reg0          ; 1.174             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[42] ; dummy_dout[10]~reg0          ; 1.174             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[27] ; dummy_dout[27]~reg0          ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[59] ; dummy_dout[27]~reg0          ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[14] ; dummy_dout[14]~reg0          ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[46] ; dummy_dout[14]~reg0          ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[9]  ; dummy_dout[9]~reg0           ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[41] ; dummy_dout[9]~reg0           ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[8]  ; dummy_dout[8]~reg0           ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[40] ; dummy_dout[8]~reg0           ; 1.173             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[13] ; dummy_dout[13]~reg0          ; 1.172             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[45] ; dummy_dout[13]~reg0          ; 1.172             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[11] ; dummy_dout[11]~reg0          ; 1.172             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[43] ; dummy_dout[11]~reg0          ; 1.172             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[12] ; dummy_dout[12]~reg0          ; 1.171             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[44] ; dummy_dout[12]~reg0          ; 1.171             ;
; reg_idx[0]                                ; dummy_dout[0]~reg0           ; 1.169             ;
; reg_idx[1]                                ; dummy_dout[0]~reg0           ; 1.165             ;
; dummy_din[8]                              ; host_regs_s[0][8]            ; 1.137             ;
; dummy_din[3]                              ; host_regs_s[0][3]            ; 1.108             ;
; dummy_din[13]                             ; host_regs_s[0][13]           ; 1.052             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[22] ; dummy_dout[22]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[54] ; dummy_dout[22]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[21] ; dummy_dout[21]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[53] ; dummy_dout[21]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[19] ; dummy_dout[19]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[51] ; dummy_dout[19]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[18] ; dummy_dout[18]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[50] ; dummy_dout[18]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[16] ; dummy_dout[16]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[48] ; dummy_dout[16]~reg0          ; 1.046             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[20] ; dummy_dout[20]~reg0          ; 1.045             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[52] ; dummy_dout[20]~reg0          ; 1.045             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[17] ; dummy_dout[17]~reg0          ; 1.045             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[49] ; dummy_dout[17]~reg0          ; 1.045             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[15] ; dummy_dout[15]~reg0          ; 1.045             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[47] ; dummy_dout[15]~reg0          ; 1.045             ;
; dummy_din[26]                             ; mem_intf_read.mem_data[3][2] ; 0.965             ;
; sel_wr                                    ; mem_start_addr[15]~reg0      ; 0.963             ;
; dummy_din[29]                             ; mem_intf_read.mem_data[3][5] ; 0.958             ;
; dummy_din[9]                              ; host_regs_s[0][9]            ; 0.957             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[24] ; dummy_dout[24]~reg0          ; 0.938             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[56] ; dummy_dout[24]~reg0          ; 0.938             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[28] ; dummy_dout[28]~reg0          ; 0.937             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[60] ; dummy_dout[28]~reg0          ; 0.937             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[26] ; dummy_dout[26]~reg0          ; 0.934             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[58] ; dummy_dout[26]~reg0          ; 0.934             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[29] ; dummy_dout[29]~reg0          ; 0.932             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[61] ; dummy_dout[29]~reg0          ; 0.932             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[31] ; dummy_dout[31]~reg0          ; 0.931             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[63] ; dummy_dout[31]~reg0          ; 0.931             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[25] ; dummy_dout[25]~reg0          ; 0.931             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[57] ; dummy_dout[25]~reg0          ; 0.931             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[30] ; dummy_dout[30]~reg0          ; 0.926             ;
; cgol_xlr_tor:cgol_xlr_tor|updated_row[62] ; dummy_dout[30]~reg0          ; 0.926             ;
; sel_word_idx[2]                           ; dummy_dout[27]~reg0          ; 0.881             ;
; dummy_din[17]                             ; mem_intf_read.mem_data[6][1] ; 0.857             ;
; dummy_din[16]                             ; mem_intf_read.mem_data[2][0] ; 0.857             ;
; dummy_din[10]                             ; host_regs_s[0][10]           ; 0.854             ;
; dummy_din[25]                             ; mem_intf_read.mem_data[3][1] ; 0.853             ;
; dummy_din[24]                             ; host_regs_s[5][24]           ; 0.840             ;
; dummy_din[30]                             ; mem_intf_read.mem_data[3][6] ; 0.827             ;
; dummy_din[0]                              ; host_regs_s[0][0]            ; 0.801             ;
; dummy_din[4]                              ; mem_intf_read.mem_data[0][4] ; 0.771             ;
; dummy_din[7]                              ; host_regs_s[0][7]            ; 0.768             ;
; dummy_din[27]                             ; mem_intf_read.mem_data[3][3] ; 0.762             ;
; dummy_din[23]                             ; host_regs_s[3][23]           ; 0.747             ;
; dummy_din[6]                              ; host_regs_s[1][6]            ; 0.733             ;
; dummy_din[15]                             ; host_regs_s[0][15]           ; 0.726             ;
; dummy_din[2]                              ; host_regs_s[3][2]            ; 0.718             ;
; dummy_din[12]                             ; host_regs_s[0][12]           ; 0.703             ;
; dummy_din[21]                             ; mem_intf_read.mem_data[2][5] ; 0.674             ;
; dummy_din[20]                             ; mem_intf_read.mem_data[2][4] ; 0.674             ;
; dummy_din[14]                             ; host_regs_s[0][14]           ; 0.667             ;
; dummy_din[31]                             ; mem_intf_read.mem_data[3][7] ; 0.666             ;
; mem_valid                                 ; mem_intf_read.mem_valid      ; 0.662             ;
; host_regs_valid_pulse                     ; host_regs_valid_pulse_s[3]   ; 0.620             ;
; dummy_din[18]                             ; mem_intf_read.mem_data[2][2] ; 0.596             ;
; host_regs_read_pulse[4]                   ; host_regs_read_pulse_s[4]    ; 0.575             ;
+-------------------------------------------+------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device 10M50DAF484C7G for design "cgol_xlr_tor"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 111 pins of 111 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: '/data/project/tsmc65/shared/qsyn/util/basic.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: /data/project/tsmc65/shared/qsyn/qsyn_dummy_xlr_wrap/qsyn_dummy_xlr_wrap.sv Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst_n~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: /data/project/tsmc65/shared/qsyn/qsyn_dummy_xlr_wrap/qsyn_dummy_xlr_wrap.sv Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 109 (unused VREF, 2.5V VCCIO, 52 input, 57 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file /project/tsmc65/users/bernatd/ws/DDP25/DDP-Projects/CGOL/hw/xlrs/cgol_xlr_tor/qsyn_output_files/cgol_xlr_tor.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1373 megabytes
    Info: Processing ended: Fri Jul 18 22:09:47 2025
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /project/tsmc65/users/bernatd/ws/DDP25/DDP-Projects/CGOL/hw/xlrs/cgol_xlr_tor/qsyn_output_files/cgol_xlr_tor.fit.smsg.


