TimeQuest Timing Analyzer report for CPU
Wed Jun 20 20:50:17 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F256C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 210.7 MHz ; 210.7 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.746 ; -198.040      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.248 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -705.503              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                  ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.746 ; registerBank[2][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.017      ; 4.801      ;
; -3.734 ; registerBank[8][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.772      ;
; -3.634 ; registerBank[6][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 4.665      ;
; -3.577 ; registerBank[14][31] ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 4.608      ;
; -3.560 ; registerBank[10][26] ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.598      ;
; -3.540 ; registerBank[0][13]  ; registerA[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.586      ;
; -3.532 ; registerBank[1][8]   ; registerB[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.015     ; 4.555      ;
; -3.504 ; registerBank[8][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.534      ;
; -3.504 ; registerBank[5][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.550      ;
; -3.477 ; registerBank[10][31] ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 4.506      ;
; -3.465 ; registerBank[5][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.509      ;
; -3.456 ; registerBank[9][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.506      ;
; -3.428 ; registerBank[10][26] ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.449      ;
; -3.419 ; registerBank[8][6]   ; registerB[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.427      ;
; -3.417 ; registerBank[0][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.450      ;
; -3.387 ; registerBank[1][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.005      ; 4.430      ;
; -3.377 ; registerBank[0][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 4.411      ;
; -3.374 ; registerBank[11][30] ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.005      ; 4.417      ;
; -3.361 ; registerBank[8][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 4.390      ;
; -3.353 ; registerBank[0][8]   ; registerB[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.014     ; 4.377      ;
; -3.328 ; registerBank[5][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.374      ;
; -3.324 ; registerBank[5][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.368      ;
; -3.317 ; registerBank[4][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.021      ; 4.376      ;
; -3.299 ; registerBank[6][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.336      ;
; -3.299 ; registerBank[8][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.008     ; 4.329      ;
; -3.297 ; registerBank[0][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.346      ;
; -3.288 ; registerBank[0][26]  ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 4.317      ;
; -3.283 ; registerBank[7][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.005     ; 4.316      ;
; -3.276 ; registerBank[10][30] ; registerB[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.297      ;
; -3.272 ; registerBank[1][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.018     ; 4.292      ;
; -3.266 ; registerBank[0][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 4.317      ;
; -3.250 ; registerBank[8][26]  ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.271      ;
; -3.239 ; registerBank[15][31] ; registerB[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 4.289      ;
; -3.238 ; registerBank[9][27]  ; registerA[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.015      ; 4.291      ;
; -3.232 ; registerBank[0][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.281      ;
; -3.231 ; registerBank[8][14]  ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 4.261      ;
; -3.227 ; registerBank[2][23]  ; registerB[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.028     ; 4.237      ;
; -3.227 ; registerBank[2][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 4.258      ;
; -3.220 ; registerBank[2][30]  ; registerB[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 4.267      ;
; -3.200 ; registerBank[0][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.003      ; 4.241      ;
; -3.199 ; registerBank[9][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.245      ;
; -3.188 ; registerBank[6][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.021      ; 4.247      ;
; -3.186 ; registerBank[4][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 4.233      ;
; -3.174 ; registerBank[1][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.218      ;
; -3.171 ; registerBank[8][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.209      ;
; -3.161 ; registerBank[12][28] ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.199      ;
; -3.157 ; registerBank[4][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.005     ; 4.190      ;
; -3.157 ; registerBank[10][14] ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 4.187      ;
; -3.152 ; registerBank[2][20]  ; registerB[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 4.183      ;
; -3.151 ; registerBank[6][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 1.000        ; 0.016      ; 4.205      ;
; -3.147 ; registerBank[1][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 4.187      ;
; -3.147 ; registerBank[1][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.193      ;
; -3.146 ; registerBank[8][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.188      ;
; -3.145 ; registerBank[2][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.005      ; 4.188      ;
; -3.140 ; registerBank[12][29] ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.189      ;
; -3.136 ; registerBank[3][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.018      ; 4.192      ;
; -3.131 ; registerBank[3][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.177      ;
; -3.127 ; registerBank[10][30] ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 4.144      ;
; -3.122 ; registerBank[4][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.159      ;
; -3.118 ; registerBank[3][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.005     ; 4.151      ;
; -3.111 ; registerBank[12][13] ; registerA[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.157      ;
; -3.104 ; registerBank[9][2]   ; registerB[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.138      ;
; -3.102 ; registerBank[10][8]  ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.007      ; 4.147      ;
; -3.101 ; registerBank[8][3]   ; registerB[3]~reg0  ; clk          ; clk         ; 1.000        ; 0.017      ; 4.156      ;
; -3.086 ; registerBank[4][4]   ; registerA[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.001     ; 4.123      ;
; -3.082 ; registerBank[2][17]  ; registerB[17]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 4.131      ;
; -3.074 ; registerBank[6][12]  ; registerB[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.021      ; 4.133      ;
; -3.072 ; registerBank[8][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.118      ;
; -3.069 ; registerBank[7][1]   ; registerA[1]~reg0  ; clk          ; clk         ; 1.000        ; 0.009      ; 4.116      ;
; -3.068 ; registerBank[1][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 4.097      ;
; -3.067 ; registerBank[0][7]   ; registerB[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 4.102      ;
; -3.056 ; registerBank[3][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.015      ; 4.109      ;
; -3.052 ; registerBank[2][10]  ; registerB[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.015     ; 4.075      ;
; -3.052 ; registerBank[2][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 4.096      ;
; -3.047 ; registerBank[6][20]  ; registerA[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.093      ;
; -3.045 ; registerBank[5][1]   ; registerB[1]~reg0  ; clk          ; clk         ; 1.000        ; 0.011      ; 4.094      ;
; -3.043 ; registerBank[0][30]  ; registerB[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.081      ;
; -3.040 ; registerBank[11][2]  ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.004     ; 4.074      ;
; -3.039 ; registerBank[3][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.005     ; 4.072      ;
; -3.036 ; registerBank[10][6]  ; registerB[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.044      ;
; -3.036 ; registerBank[6][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.017      ; 4.091      ;
; -3.035 ; registerBank[8][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.023     ; 4.050      ;
; -3.029 ; registerBank[4][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.021      ; 4.088      ;
; -3.026 ; registerBank[4][0]   ; registerB[0]~reg0  ; clk          ; clk         ; 1.000        ; 0.013      ; 4.077      ;
; -3.025 ; registerBank[10][18] ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.063      ;
; -3.008 ; registerBank[11][14] ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 4.055      ;
; -3.006 ; registerBank[10][10] ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 4.048      ;
; -3.004 ; registerBank[0][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.050      ;
; -3.001 ; registerBank[0][19]  ; registerB[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 4.053      ;
; -3.001 ; registerBank[1][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.038      ;
; -3.000 ; registerBank[4][22]  ; registerB[22]~reg0 ; clk          ; clk         ; 1.000        ; -0.014     ; 4.024      ;
; -2.997 ; registerBank[8][28]  ; registerB[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.018      ;
; -2.994 ; registerBank[11][10] ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.023      ; 4.055      ;
; -2.991 ; registerBank[0][11]  ; registerB[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 4.025      ;
; -2.988 ; registerBank[10][14] ; registerB[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 4.009      ;
; -2.987 ; registerBank[1][13]  ; registerA[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 4.028      ;
; -2.979 ; registerBank[6][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 4.025      ;
; -2.978 ; registerBank[6][0]   ; registerA[0]~reg0  ; clk          ; clk         ; 1.000        ; 0.003      ; 4.019      ;
; -2.977 ; registerBank[4][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 1.000        ; 0.016      ; 4.031      ;
; -2.976 ; registerBank[4][19]  ; registerB[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 4.028      ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                  ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.248 ; registerBank[13][11] ; registerB[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.395 ; registerBank[14][13] ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.681      ;
; 1.498 ; registerBank[14][30] ; registerA[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.784      ;
; 1.586 ; registerBank[15][10] ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.615 ; registerBank[10][19] ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.900      ;
; 1.631 ; registerBank[15][24] ; registerB[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.765 ; registerBank[11][9]  ; registerA[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.013      ; 2.064      ;
; 1.769 ; registerBank[13][7]  ; registerB[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.056      ;
; 1.779 ; registerBank[2][24]  ; registerA[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 2.069      ;
; 1.790 ; registerBank[11][21] ; registerA[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.076      ;
; 1.792 ; registerBank[14][10] ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; registerBank[15][21] ; registerB[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.801 ; registerBank[7][14]  ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; -0.009     ; 2.078      ;
; 1.805 ; registerBank[1][22]  ; registerA[22]~reg0 ; clk          ; clk         ; 0.000        ; -0.004     ; 2.087      ;
; 1.827 ; registerBank[15][26] ; registerB[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.113      ;
; 1.832 ; registerBank[11][20] ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.118      ;
; 1.835 ; registerBank[11][1]  ; registerB[1]~reg0  ; clk          ; clk         ; 0.000        ; -0.001     ; 2.120      ;
; 1.847 ; registerBank[13][3]  ; registerB[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.004      ; 2.137      ;
; 1.857 ; registerBank[13][16] ; registerB[16]~reg0 ; clk          ; clk         ; 0.000        ; -0.023     ; 2.120      ;
; 1.860 ; registerBank[14][21] ; registerB[21]~reg0 ; clk          ; clk         ; 0.000        ; -0.018     ; 2.128      ;
; 1.868 ; registerBank[7][10]  ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.869 ; registerBank[7][7]   ; registerA[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.873 ; registerBank[14][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.891 ; registerBank[11][28] ; registerA[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 2.186      ;
; 1.910 ; registerBank[9][17]  ; registerA[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 2.199      ;
; 1.911 ; registerBank[10][11] ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; -0.002     ; 2.195      ;
; 1.918 ; registerBank[6][22]  ; registerA[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.010      ; 2.214      ;
; 1.938 ; registerBank[3][18]  ; registerB[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 2.233      ;
; 1.946 ; registerBank[12][11] ; registerB[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.232      ;
; 1.951 ; registerBank[6][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.022      ; 2.259      ;
; 1.960 ; registerBank[13][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.009      ; 2.255      ;
; 1.962 ; registerBank[13][29] ; registerB[29]~reg0 ; clk          ; clk         ; 0.000        ; -0.005     ; 2.243      ;
; 1.962 ; registerBank[8][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.247      ;
; 1.963 ; registerBank[15][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.006      ; 2.255      ;
; 1.964 ; registerBank[13][1]  ; registerA[1]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.245      ;
; 1.964 ; registerBank[3][14]  ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.250      ;
; 1.964 ; registerBank[11][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.010      ; 2.260      ;
; 1.966 ; registerBank[12][17] ; registerB[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.967 ; registerBank[5][0]   ; registerA[0]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 2.251      ;
; 1.971 ; registerBank[13][10] ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.257      ;
; 1.982 ; registerBank[10][12] ; registerB[12]~reg0 ; clk          ; clk         ; 0.000        ; -0.004     ; 2.264      ;
; 1.983 ; registerBank[9][5]   ; registerA[5]~reg0  ; clk          ; clk         ; 0.000        ; -0.006     ; 2.263      ;
; 1.989 ; registerBank[13][23] ; registerB[23]~reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.250      ;
; 1.991 ; registerBank[11][22] ; registerB[22]~reg0 ; clk          ; clk         ; 0.000        ; -0.018     ; 2.259      ;
; 1.994 ; registerBank[7][4]   ; registerB[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.013      ; 2.293      ;
; 2.006 ; registerBank[15][17] ; registerB[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.025      ; 2.317      ;
; 2.017 ; registerBank[9][13]  ; registerA[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 2.306      ;
; 2.021 ; registerBank[15][17] ; registerA[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.017      ; 2.324      ;
; 2.029 ; registerBank[1][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.314      ;
; 2.035 ; registerBank[12][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.047 ; registerBank[4][1]   ; registerA[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.333      ;
; 2.050 ; registerBank[14][5]  ; registerB[5]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 2.334      ;
; 2.051 ; registerBank[14][7]  ; registerB[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.055 ; registerBank[3][6]   ; registerB[6]~reg0  ; clk          ; clk         ; 0.000        ; -0.004     ; 2.337      ;
; 2.055 ; registerBank[15][27] ; registerB[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.341      ;
; 2.059 ; registerBank[7][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 2.349      ;
; 2.069 ; registerBank[11][4]  ; registerB[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.070 ; registerBank[1][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.355      ;
; 2.070 ; registerBank[15][14] ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.001      ; 2.357      ;
; 2.080 ; registerBank[7][31]  ; registerB[31]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.365      ;
; 2.082 ; registerBank[5][7]   ; registerA[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.012      ; 2.380      ;
; 2.095 ; registerBank[11][20] ; registerB[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.380      ;
; 2.095 ; registerBank[2][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 2.390      ;
; 2.095 ; registerBank[10][0]  ; registerA[0]~reg0  ; clk          ; clk         ; 0.000        ; -0.007     ; 2.374      ;
; 2.097 ; registerBank[12][25] ; registerB[25]~reg0 ; clk          ; clk         ; 0.000        ; -0.009     ; 2.374      ;
; 2.105 ; registerBank[8][11]  ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.391      ;
; 2.108 ; registerBank[10][3]  ; registerB[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.395      ;
; 2.109 ; registerBank[1][11]  ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 2.404      ;
; 2.112 ; registerBank[12][23] ; registerB[23]~reg0 ; clk          ; clk         ; 0.000        ; -0.013     ; 2.385      ;
; 2.117 ; registerBank[12][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 2.401      ;
; 2.120 ; registerBank[12][27] ; registerB[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.406      ;
; 2.121 ; registerBank[14][6]  ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 2.418      ;
; 2.122 ; registerBank[5][2]   ; registerB[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.008      ; 2.416      ;
; 2.122 ; registerBank[10][13] ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 2.411      ;
; 2.123 ; registerBank[13][0]  ; registerB[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.411      ;
; 2.123 ; registerBank[11][13] ; registerA[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.017      ; 2.426      ;
; 2.127 ; registerBank[2][20]  ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.006     ; 2.407      ;
; 2.138 ; registerBank[15][5]  ; registerA[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.012      ; 2.436      ;
; 2.139 ; registerBank[10][31] ; registerB[31]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.424      ;
; 2.152 ; registerBank[4][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.021      ; 2.459      ;
; 2.155 ; registerBank[1][14]  ; registerA[14]~reg0 ; clk          ; clk         ; 0.000        ; -0.009     ; 2.432      ;
; 2.158 ; registerBank[7][22]  ; registerB[22]~reg0 ; clk          ; clk         ; 0.000        ; -0.013     ; 2.431      ;
; 2.158 ; registerBank[1][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.444      ;
; 2.161 ; registerBank[6][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.009      ; 2.456      ;
; 2.164 ; registerBank[3][12]  ; registerB[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.450      ;
; 2.168 ; registerBank[13][24] ; registerB[24]~reg0 ; clk          ; clk         ; 0.000        ; -0.023     ; 2.431      ;
; 2.169 ; registerBank[6][14]  ; registerA[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.008      ; 2.463      ;
; 2.171 ; registerBank[11][16] ; registerA[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 2.461      ;
; 2.185 ; registerBank[6][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.021      ; 2.492      ;
; 2.189 ; registerBank[15][30] ; registerB[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.009      ; 2.484      ;
; 2.189 ; registerBank[14][2]  ; registerA[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 2.486      ;
; 2.192 ; registerBank[12][1]  ; registerB[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.478      ;
; 2.199 ; registerBank[4][9]   ; registerA[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.486      ;
; 2.207 ; registerBank[14][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.493      ;
; 2.211 ; registerBank[6][30]  ; registerB[30]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.496      ;
; 2.213 ; registerBank[8][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.499      ;
; 2.213 ; registerBank[7][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.013      ; 2.512      ;
; 2.229 ; registerBank[8][23]  ; registerA[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.001      ; 2.516      ;
; 2.230 ; registerBank[10][20] ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.006     ; 2.510      ;
; 2.234 ; registerBank[6][25]  ; registerB[25]~reg0 ; clk          ; clk         ; 0.000        ; -0.009     ; 2.511      ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[0]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[0]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[10]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[10]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[11]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[11]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[12]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[12]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[13]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[13]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[14]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[14]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[15]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[15]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[16]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[16]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[17]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[17]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[18]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[18]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[19]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[19]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[1]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[1]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[20]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[20]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[21]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[21]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[22]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[22]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[23]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[23]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[24]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[24]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[25]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[25]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[26]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[26]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[27]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[27]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[28]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[28]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[29]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[29]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[2]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[2]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[30]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[30]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[31]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[31]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[3]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[3]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[4]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[4]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[5]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[5]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[6]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[6]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[7]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[7]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[8]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[8]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerA[9]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerA[9]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[0]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[0]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[10]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[10]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[11]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[11]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[12]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[12]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[13]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[13]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[14]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[14]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[15]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[15]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[16]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[16]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[17]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[17]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[18]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[18]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[19]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[19]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[1]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[1]~reg0  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[20]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[20]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[21]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[21]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[22]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[22]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[23]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[23]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[24]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; registerB[24]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; registerB[25]~reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]            ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; 6.990  ; 6.990  ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 3.205  ; 3.205  ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; 3.650  ; 3.650  ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; 7.245  ; 7.245  ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; 7.594  ; 7.594  ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; 7.434  ; 7.434  ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; 8.028  ; 8.028  ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; 7.162  ; 7.162  ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; 6.533  ; 6.533  ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; 7.592  ; 7.592  ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; 7.940  ; 7.940  ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; 7.257  ; 7.257  ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; 7.666  ; 7.666  ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; 7.051  ; 7.051  ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; 3.425  ; 3.425  ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; 7.067  ; 7.067  ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; 2.742  ; 2.742  ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 2.747  ; 2.747  ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; 7.142  ; 7.142  ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; 7.267  ; 7.267  ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; 6.789  ; 6.789  ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; 7.511  ; 7.511  ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; 8.295  ; 8.295  ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; 7.027  ; 7.027  ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; 10.432 ; 10.432 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; 10.582 ; 10.582 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; 10.204 ; 10.204 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; 9.223  ; 9.223  ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; 8.526  ; 8.526  ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; 8.584  ; 8.584  ; Rise       ; clk             ;
; rst                  ; clk        ; 9.496  ; 9.496  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]            ; clk        ; 0.050  ; 0.050  ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; -4.206 ; -4.206 ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; -3.881 ; -3.881 ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; -0.071 ; -0.071 ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; -4.502 ; -4.502 ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; -3.932 ; -3.932 ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; -4.537 ; -4.537 ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; -4.082 ; -4.082 ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; -4.265 ; -4.265 ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; -4.366 ; -4.366 ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; -4.043 ; -4.043 ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; -3.764 ; -3.764 ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; -4.504 ; -4.504 ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; -5.014 ; -5.014 ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; -4.221 ; -4.221 ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; -4.903 ; -4.903 ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; -4.220 ; -4.220 ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; -4.387 ; -4.387 ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; -3.986 ; -3.986 ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; -0.256 ; -0.256 ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; -0.333 ; -0.333 ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; -3.984 ; -3.984 ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; -4.490 ; -4.490 ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; -0.735 ; -0.735 ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 0.050  ; 0.050  ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; -4.283 ; -4.283 ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; -4.202 ; -4.202 ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; -3.823 ; -3.823 ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; -3.795 ; -3.795 ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; -4.185 ; -4.185 ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; -3.779 ; -3.779 ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; -6.004 ; -6.004 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; -6.033 ; -6.033 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; -6.418 ; -6.418 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; -6.756 ; -6.756 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; -6.004 ; -6.004 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; -4.062 ; -4.062 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; -4.684 ; -4.684 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; -4.062 ; -4.062 ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; -4.236 ; -4.236 ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; -4.164 ; -4.164 ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; -4.146 ; -4.146 ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; -4.521 ; -4.521 ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; -4.654 ; -4.654 ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; -4.146 ; -4.146 ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; -4.293 ; -4.293 ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; -4.811 ; -4.811 ; Rise       ; clk             ;
; rst                  ; clk        ; -4.490 ; -4.490 ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 9.453 ; 9.453 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 7.883 ; 7.883 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 8.383 ; 8.383 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 7.610 ; 7.610 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 7.853 ; 7.853 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 8.654 ; 8.654 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 8.366 ; 8.366 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 9.105 ; 9.105 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 9.125 ; 9.125 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 8.814 ; 8.814 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 8.285 ; 8.285 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 8.271 ; 8.271 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 8.970 ; 8.970 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 8.197 ; 8.197 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 8.971 ; 8.971 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 8.939 ; 8.939 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 8.580 ; 8.580 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 8.851 ; 8.851 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 8.781 ; 8.781 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 8.885 ; 8.885 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 9.453 ; 9.453 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 9.271 ; 9.271 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 8.467 ; 8.467 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 8.403 ; 8.403 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 8.717 ; 8.717 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 8.472 ; 8.472 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 9.455 ; 9.455 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 8.464 ; 8.464 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 8.900 ; 8.900 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 8.759 ; 8.759 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 8.612 ; 8.612 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 8.690 ; 8.690 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 8.625 ; 8.625 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 8.921 ; 8.921 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 8.429 ; 8.429 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 8.164 ; 8.164 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 8.319 ; 8.319 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 8.578 ; 8.578 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 8.930 ; 8.930 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 8.120 ; 8.120 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 7.921 ; 7.921 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 8.437 ; 8.437 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 7.957 ; 7.957 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 8.730 ; 8.730 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 9.455 ; 9.455 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 8.033 ; 8.033 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 9.155 ; 9.155 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 9.198 ; 9.198 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 8.436 ; 8.436 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 8.640 ; 8.640 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 9.199 ; 9.199 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 8.557 ; 8.557 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 8.537 ; 8.537 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 7.883 ; 7.883 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 8.383 ; 8.383 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 7.610 ; 7.610 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 7.853 ; 7.853 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 8.654 ; 8.654 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 8.366 ; 8.366 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 9.105 ; 9.105 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 9.125 ; 9.125 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 8.814 ; 8.814 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 8.285 ; 8.285 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 8.271 ; 8.271 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 8.970 ; 8.970 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 8.197 ; 8.197 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 8.971 ; 8.971 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 8.939 ; 8.939 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 8.580 ; 8.580 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 8.851 ; 8.851 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 8.781 ; 8.781 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 8.885 ; 8.885 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 9.453 ; 9.453 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 9.271 ; 9.271 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 8.467 ; 8.467 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 8.403 ; 8.403 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 8.717 ; 8.717 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 8.472 ; 8.472 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 8.464 ; 8.464 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 8.900 ; 8.900 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 8.759 ; 8.759 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 8.612 ; 8.612 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 8.690 ; 8.690 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 8.625 ; 8.625 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 8.921 ; 8.921 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 8.429 ; 8.429 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 8.164 ; 8.164 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 8.319 ; 8.319 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 8.578 ; 8.578 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 8.930 ; 8.930 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 8.120 ; 8.120 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 7.921 ; 7.921 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 8.437 ; 8.437 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 7.957 ; 7.957 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 8.730 ; 8.730 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 9.455 ; 9.455 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 8.033 ; 8.033 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 9.155 ; 9.155 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 9.198 ; 9.198 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 8.436 ; 8.436 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 8.640 ; 8.640 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 9.199 ; 9.199 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 8.557 ; 8.557 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 8.537 ; 8.537 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.775 ; -35.120       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.458 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -577.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                  ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.775 ; registerBank[8][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.808      ;
; -0.759 ; registerBank[2][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.804      ;
; -0.751 ; registerBank[14][31] ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.777      ;
; -0.750 ; registerBank[10][26] ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.783      ;
; -0.745 ; registerBank[11][30] ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.777      ;
; -0.742 ; registerBank[8][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.006     ; 1.768      ;
; -0.729 ; registerBank[8][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.011     ; 1.750      ;
; -0.727 ; registerBank[0][13]  ; registerA[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.766      ;
; -0.718 ; registerBank[1][8]   ; registerB[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.013     ; 1.737      ;
; -0.716 ; registerBank[6][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.742      ;
; -0.710 ; registerBank[5][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.750      ;
; -0.706 ; registerBank[10][26] ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.013     ; 1.725      ;
; -0.681 ; registerBank[9][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.726      ;
; -0.678 ; registerBank[8][26]  ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.013     ; 1.697      ;
; -0.677 ; registerBank[0][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.717      ;
; -0.676 ; registerBank[8][6]   ; registerB[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.027     ; 1.681      ;
; -0.668 ; registerBank[10][31] ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.008     ; 1.692      ;
; -0.657 ; registerBank[5][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.692      ;
; -0.656 ; registerBank[2][23]  ; registerB[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.663      ;
; -0.652 ; registerBank[0][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.692      ;
; -0.651 ; registerBank[4][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.018      ; 1.701      ;
; -0.649 ; registerBank[7][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 1.677      ;
; -0.643 ; registerBank[1][29]  ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.678      ;
; -0.640 ; registerBank[0][8]   ; registerB[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.012     ; 1.660      ;
; -0.633 ; registerBank[10][30] ; registerB[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.015     ; 1.650      ;
; -0.633 ; registerBank[0][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.659      ;
; -0.629 ; registerBank[0][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.658      ;
; -0.627 ; registerBank[1][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 1.642      ;
; -0.625 ; registerBank[10][30] ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 1.636      ;
; -0.624 ; registerBank[6][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.655      ;
; -0.622 ; registerBank[0][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.012      ; 1.666      ;
; -0.621 ; registerBank[8][14]  ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 1.646      ;
; -0.617 ; registerBank[3][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.016      ; 1.665      ;
; -0.615 ; registerBank[1][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.649      ;
; -0.611 ; registerBank[9][27]  ; registerA[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.656      ;
; -0.610 ; registerBank[2][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.636      ;
; -0.609 ; registerBank[1][21]  ; registerA[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.648      ;
; -0.605 ; registerBank[8][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.006     ; 1.631      ;
; -0.603 ; registerBank[2][20]  ; registerB[20]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.629      ;
; -0.603 ; registerBank[5][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.638      ;
; -0.598 ; registerBank[15][31] ; registerB[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.011      ; 1.641      ;
; -0.598 ; registerBank[4][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.629      ;
; -0.597 ; registerBank[10][8]  ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.635      ;
; -0.595 ; registerBank[12][28] ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.627      ;
; -0.592 ; registerBank[12][29] ; registerA[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.632      ;
; -0.590 ; registerBank[5][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.630      ;
; -0.587 ; registerBank[3][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 1.000        ; -0.004     ; 1.615      ;
; -0.584 ; registerBank[8][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.617      ;
; -0.582 ; registerBank[8][3]   ; registerB[3]~reg0  ; clk          ; clk         ; 1.000        ; 0.015      ; 1.629      ;
; -0.574 ; registerBank[0][26]  ; registerB[26]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 1.599      ;
; -0.572 ; registerBank[6][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.017      ; 1.621      ;
; -0.571 ; registerBank[2][30]  ; registerB[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.006      ; 1.609      ;
; -0.565 ; registerBank[2][10]  ; registerB[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.013     ; 1.584      ;
; -0.565 ; registerBank[10][14] ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.007     ; 1.590      ;
; -0.564 ; registerBank[3][31]  ; registerA[31]~reg0 ; clk          ; clk         ; 1.000        ; -0.003     ; 1.593      ;
; -0.563 ; registerBank[1][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.598      ;
; -0.561 ; registerBank[4][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.587      ;
; -0.561 ; registerBank[0][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.003      ; 1.596      ;
; -0.558 ; registerBank[11][6]  ; registerA[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.587      ;
; -0.558 ; registerBank[12][13] ; registerA[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.597      ;
; -0.557 ; registerBank[9][2]   ; registerB[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.586      ;
; -0.554 ; registerBank[12][25] ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.594      ;
; -0.553 ; registerBank[9][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.593      ;
; -0.552 ; registerBank[8][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.588      ;
; -0.549 ; registerBank[1][28]  ; registerA[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.572      ;
; -0.546 ; registerBank[10][6]  ; registerA[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.006     ; 1.572      ;
; -0.545 ; registerBank[10][14] ; registerB[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.013     ; 1.564      ;
; -0.544 ; registerBank[12][16] ; registerB[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.024     ; 1.552      ;
; -0.544 ; registerBank[8][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.583      ;
; -0.541 ; registerBank[10][6]  ; registerB[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.027     ; 1.546      ;
; -0.537 ; registerBank[3][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.576      ;
; -0.537 ; registerBank[2][30]  ; registerA[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.569      ;
; -0.537 ; registerBank[10][18] ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.570      ;
; -0.536 ; registerBank[4][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 1.577      ;
; -0.536 ; registerBank[11][2]  ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.565      ;
; -0.533 ; registerBank[2][17]  ; registerB[17]~reg0 ; clk          ; clk         ; 1.000        ; 0.009      ; 1.574      ;
; -0.533 ; registerBank[8][18]  ; registerB[18]~reg0 ; clk          ; clk         ; 1.000        ; -0.006     ; 1.559      ;
; -0.532 ; registerBank[8][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 1.543      ;
; -0.530 ; registerBank[6][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.575      ;
; -0.529 ; registerBank[11][10] ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.019      ; 1.580      ;
; -0.528 ; registerBank[11][14] ; registerA[14]~reg0 ; clk          ; clk         ; 1.000        ; 0.005      ; 1.565      ;
; -0.526 ; registerBank[0][26]  ; registerA[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.007      ; 1.565      ;
; -0.526 ; registerBank[6][8]   ; registerA[8]~reg0  ; clk          ; clk         ; 1.000        ; 0.016      ; 1.574      ;
; -0.523 ; registerBank[5][21]  ; registerB[21]~reg0 ; clk          ; clk         ; 1.000        ; -0.016     ; 1.539      ;
; -0.521 ; registerBank[4][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.017      ; 1.570      ;
; -0.520 ; registerBank[7][1]   ; registerA[1]~reg0  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.558      ;
; -0.520 ; registerBank[1][23]  ; registerB[23]~reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.527      ;
; -0.518 ; registerBank[6][12]  ; registerB[12]~reg0 ; clk          ; clk         ; 1.000        ; 0.018      ; 1.568      ;
; -0.517 ; registerBank[4][0]   ; registerB[0]~reg0  ; clk          ; clk         ; 1.000        ; 0.012      ; 1.561      ;
; -0.516 ; registerBank[3][10]  ; registerB[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.549      ;
; -0.514 ; registerBank[2][25]  ; registerA[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 1.549      ;
; -0.514 ; registerBank[6][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 1.000        ; 0.008      ; 1.554      ;
; -0.513 ; registerBank[3][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.014      ; 1.559      ;
; -0.510 ; registerBank[4][4]   ; registerA[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.541      ;
; -0.509 ; registerBank[10][10] ; registerA[10]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.545      ;
; -0.509 ; registerBank[14][16] ; registerB[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 1.516      ;
; -0.507 ; registerBank[8][28]  ; registerB[28]~reg0 ; clk          ; clk         ; 1.000        ; -0.013     ; 1.526      ;
; -0.506 ; registerBank[2][8]   ; registerB[8]~reg0  ; clk          ; clk         ; 1.000        ; -0.013     ; 1.525      ;
; -0.505 ; registerBank[4][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 1.000        ; 0.013      ; 1.550      ;
; -0.502 ; registerBank[3][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.003     ; 1.531      ;
+--------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                  ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.458 ; registerBank[13][11] ; registerB[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.506 ; registerBank[14][13] ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.551 ; registerBank[14][30] ; registerA[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.569 ; registerBank[15][10] ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.583 ; registerBank[15][24] ; registerB[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.626 ; registerBank[10][19] ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.642 ; registerBank[11][21] ; registerA[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.644 ; registerBank[14][10] ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; registerBank[15][21] ; registerB[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.650 ; registerBank[15][26] ; registerB[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.657 ; registerBank[11][20] ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.663 ; registerBank[14][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; registerBank[7][7]   ; registerA[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.681 ; registerBank[11][1]  ; registerB[1]~reg0  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.832      ;
; 0.683 ; registerBank[2][24]  ; registerA[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 0.839      ;
; 0.690 ; registerBank[13][7]  ; registerB[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.843      ;
; 0.696 ; registerBank[11][9]  ; registerA[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.860      ;
; 0.700 ; registerBank[1][22]  ; registerA[22]~reg0 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.847      ;
; 0.703 ; registerBank[7][14]  ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; -0.007     ; 0.848      ;
; 0.706 ; registerBank[14][21] ; registerB[21]~reg0 ; clk          ; clk         ; 0.000        ; -0.016     ; 0.842      ;
; 0.719 ; registerBank[13][10] ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.871      ;
; 0.720 ; registerBank[13][3]  ; registerB[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.875      ;
; 0.722 ; registerBank[15][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.879      ;
; 0.724 ; registerBank[11][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.885      ;
; 0.730 ; registerBank[4][1]   ; registerA[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.882      ;
; 0.731 ; registerBank[11][28] ; registerA[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.888      ;
; 0.733 ; registerBank[10][12] ; registerB[12]~reg0 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.882      ;
; 0.733 ; registerBank[14][7]  ; registerB[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.734 ; registerBank[7][10]  ; registerB[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.739 ; registerBank[12][11] ; registerB[11]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.890      ;
; 0.740 ; registerBank[10][11] ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.890      ;
; 0.741 ; registerBank[11][4]  ; registerB[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; registerBank[3][18]  ; registerB[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.899      ;
; 0.741 ; registerBank[15][27] ; registerB[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.743 ; registerBank[8][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.895      ;
; 0.745 ; registerBank[15][17] ; registerA[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.911      ;
; 0.747 ; registerBank[12][17] ; registerB[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; registerBank[7][31]  ; registerB[31]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.898      ;
; 0.748 ; registerBank[3][14]  ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.899      ;
; 0.749 ; registerBank[8][11]  ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; registerBank[9][17]  ; registerA[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.904      ;
; 0.758 ; registerBank[9][5]   ; registerA[5]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.905      ;
; 0.760 ; registerBank[6][22]  ; registerA[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.920      ;
; 0.762 ; registerBank[13][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.922      ;
; 0.763 ; registerBank[11][20] ; registerB[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.913      ;
; 0.766 ; registerBank[13][29] ; registerB[29]~reg0 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.914      ;
; 0.766 ; registerBank[15][14] ; registerB[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.919      ;
; 0.768 ; registerBank[9][13]  ; registerA[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.923      ;
; 0.768 ; registerBank[6][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.019      ; 0.939      ;
; 0.769 ; registerBank[5][0]   ; registerA[0]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.919      ;
; 0.769 ; registerBank[7][19]  ; registerA[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.926      ;
; 0.769 ; registerBank[13][1]  ; registerA[1]~reg0  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.916      ;
; 0.769 ; registerBank[10][31] ; registerB[31]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.920      ;
; 0.771 ; registerBank[1][18]  ; registerA[18]~reg0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.922      ;
; 0.773 ; registerBank[12][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; registerBank[5][7]   ; registerA[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.937      ;
; 0.776 ; registerBank[13][0]  ; registerB[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.930      ;
; 0.780 ; registerBank[7][4]   ; registerB[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.944      ;
; 0.785 ; registerBank[3][12]  ; registerB[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.786 ; registerBank[6][2]   ; registerA[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.948      ;
; 0.787 ; registerBank[3][6]   ; registerB[6]~reg0  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.933      ;
; 0.788 ; registerBank[15][30] ; registerB[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.007      ; 0.947      ;
; 0.789 ; registerBank[8][12]  ; registerA[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.791 ; registerBank[15][5]  ; registerA[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.954      ;
; 0.791 ; registerBank[14][19] ; registerB[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.792 ; registerBank[11][16] ; registerA[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 0.948      ;
; 0.792 ; registerBank[13][16] ; registerB[16]~reg0 ; clk          ; clk         ; 0.000        ; -0.021     ; 0.923      ;
; 0.792 ; registerBank[1][10]  ; registerA[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.797 ; registerBank[15][17] ; registerB[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.021      ; 0.970      ;
; 0.799 ; registerBank[2][29]  ; registerB[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.957      ;
; 0.803 ; registerBank[6][13]  ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.973      ;
; 0.803 ; registerBank[10][3]  ; registerB[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.956      ;
; 0.804 ; registerBank[8][23]  ; registerA[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; registerBank[13][23] ; registerB[23]~reg0 ; clk          ; clk         ; 0.000        ; -0.023     ; 0.933      ;
; 0.805 ; registerBank[1][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.958      ;
; 0.805 ; registerBank[10][0]  ; registerA[0]~reg0  ; clk          ; clk         ; 0.000        ; -0.007     ; 0.950      ;
; 0.809 ; registerBank[10][13] ; registerB[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.964      ;
; 0.810 ; registerBank[11][22] ; registerB[22]~reg0 ; clk          ; clk         ; 0.000        ; -0.016     ; 0.946      ;
; 0.811 ; registerBank[1][11]  ; registerA[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.008      ; 0.971      ;
; 0.811 ; registerBank[12][9]  ; registerB[9]~reg0  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.961      ;
; 0.814 ; registerBank[3][3]   ; registerA[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; registerBank[8][15]  ; registerA[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; registerBank[6][25]  ; registerB[25]~reg0 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.960      ;
; 0.816 ; registerBank[5][2]   ; registerB[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.975      ;
; 0.816 ; registerBank[8][16]  ; registerA[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; registerBank[14][6]  ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.979      ;
; 0.817 ; registerBank[2][0]   ; registerA[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.819 ; registerBank[12][27] ; registerB[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; registerBank[12][31] ; registerB[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.971      ;
; 0.821 ; registerBank[12][29] ; registerB[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; registerBank[7][6]   ; registerA[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.988      ;
; 0.823 ; registerBank[14][5]  ; registerB[5]~reg0  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; registerBank[2][20]  ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.971      ;
; 0.823 ; registerBank[10][20] ; registerA[20]~reg0 ; clk          ; clk         ; 0.000        ; -0.004     ; 0.971      ;
; 0.823 ; registerBank[11][13] ; registerA[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.013      ; 0.988      ;
; 0.824 ; registerBank[5][11]  ; registerB[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.006      ; 0.982      ;
; 0.824 ; registerBank[12][1]  ; registerB[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; registerBank[12][25] ; registerB[25]~reg0 ; clk          ; clk         ; 0.000        ; -0.007     ; 0.969      ;
; 0.825 ; registerBank[12][23] ; registerB[23]~reg0 ; clk          ; clk         ; 0.000        ; -0.012     ; 0.965      ;
; 0.825 ; registerBank[8][3]   ; registerA[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.977      ;
+-------+----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerA[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerA[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; registerB[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; registerB[25]~reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]            ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; 3.025 ; 3.025 ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; 3.420 ; 3.420 ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 0.764 ; 0.764 ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; 0.981 ; 0.981 ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; 3.102 ; 3.102 ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; 3.246 ; 3.246 ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; 3.296 ; 3.296 ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; 3.244 ; 3.244 ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; 3.498 ; 3.498 ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; 3.144 ; 3.144 ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; 2.879 ; 2.879 ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; 3.310 ; 3.310 ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; 3.127 ; 3.127 ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; 3.331 ; 3.331 ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; 3.042 ; 3.042 ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; 3.142 ; 3.142 ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; 0.886 ; 0.886 ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; 0.830 ; 0.830 ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; 3.093 ; 3.093 ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; 0.660 ; 0.660 ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 0.614 ; 0.614 ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; 3.187 ; 3.187 ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; 3.155 ; 3.155 ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; 3.219 ; 3.219 ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; 2.983 ; 2.983 ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; 3.242 ; 3.242 ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; 3.107 ; 3.107 ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; 3.575 ; 3.575 ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
; rst                  ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]            ; clk        ; 0.512  ; 0.512  ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; -1.823 ; -1.823 ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 0.505  ; 0.505  ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; 0.490  ; 0.490  ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; -2.062 ; -2.062 ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; -1.952 ; -1.952 ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; -2.099 ; -2.099 ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; -2.266 ; -2.266 ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; 0.404  ; 0.404  ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; 0.355  ; 0.355  ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; -2.082 ; -2.082 ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; 0.179  ; 0.179  ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 0.512  ; 0.512  ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; -2.719 ; -2.719 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; -2.885 ; -2.885 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; -3.009 ; -3.009 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; -2.114 ; -2.114 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; -1.848 ; -1.848 ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; -2.082 ; -2.082 ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; -1.848 ; -1.848 ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; -1.967 ; -1.967 ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
; rst                  ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 4.449 ; 4.449 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 4.151 ; 4.151 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 4.472 ; 4.472 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 4.449 ; 4.449 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 4.151 ; 4.151 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 4.472 ; 4.472 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.746   ; 0.458 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -3.746   ; 0.458 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -198.04  ; 0.0   ; 0.0      ; 0.0     ; -705.503            ;
;  clk             ; -198.040 ; 0.000 ; N/A      ; N/A     ; -705.503            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]            ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; 6.990  ; 6.990  ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 3.205  ; 3.205  ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; 3.650  ; 3.650  ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; 7.245  ; 7.245  ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; 7.594  ; 7.594  ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; 7.434  ; 7.434  ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; 8.028  ; 8.028  ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; 7.162  ; 7.162  ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; 6.533  ; 6.533  ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; 7.592  ; 7.592  ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; 7.940  ; 7.940  ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; 7.257  ; 7.257  ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; 7.666  ; 7.666  ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; 7.051  ; 7.051  ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; 3.425  ; 3.425  ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; 7.067  ; 7.067  ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; 2.742  ; 2.742  ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 2.747  ; 2.747  ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; 7.142  ; 7.142  ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; 7.267  ; 7.267  ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; 6.789  ; 6.789  ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; 7.511  ; 7.511  ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; 8.295  ; 8.295  ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; 7.027  ; 7.027  ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; 10.432 ; 10.432 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; 10.582 ; 10.582 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; 10.981 ; 10.981 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; 10.204 ; 10.204 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; 10.070 ; 10.070 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; 9.223  ; 9.223  ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; 8.526  ; 8.526  ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; 8.584  ; 8.584  ; Rise       ; clk             ;
; rst                  ; clk        ; 9.496  ; 9.496  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]            ; clk        ; 0.512  ; 0.512  ; Rise       ; clk             ;
;  dataIn[0]           ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
;  dataIn[1]           ; clk        ; -1.823 ; -1.823 ; Rise       ; clk             ;
;  dataIn[2]           ; clk        ; 0.505  ; 0.505  ; Rise       ; clk             ;
;  dataIn[3]           ; clk        ; 0.490  ; 0.490  ; Rise       ; clk             ;
;  dataIn[4]           ; clk        ; -2.062 ; -2.062 ; Rise       ; clk             ;
;  dataIn[5]           ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  dataIn[6]           ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  dataIn[7]           ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  dataIn[8]           ; clk        ; -1.952 ; -1.952 ; Rise       ; clk             ;
;  dataIn[9]           ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  dataIn[10]          ; clk        ; -1.862 ; -1.862 ; Rise       ; clk             ;
;  dataIn[11]          ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
;  dataIn[12]          ; clk        ; -2.099 ; -2.099 ; Rise       ; clk             ;
;  dataIn[13]          ; clk        ; -2.266 ; -2.266 ; Rise       ; clk             ;
;  dataIn[14]          ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  dataIn[15]          ; clk        ; -2.216 ; -2.216 ; Rise       ; clk             ;
;  dataIn[16]          ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  dataIn[17]          ; clk        ; -1.996 ; -1.996 ; Rise       ; clk             ;
;  dataIn[18]          ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
;  dataIn[19]          ; clk        ; 0.404  ; 0.404  ; Rise       ; clk             ;
;  dataIn[20]          ; clk        ; 0.355  ; 0.355  ; Rise       ; clk             ;
;  dataIn[21]          ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  dataIn[22]          ; clk        ; -2.082 ; -2.082 ; Rise       ; clk             ;
;  dataIn[23]          ; clk        ; 0.179  ; 0.179  ; Rise       ; clk             ;
;  dataIn[24]          ; clk        ; 0.512  ; 0.512  ; Rise       ; clk             ;
;  dataIn[25]          ; clk        ; -1.950 ; -1.950 ; Rise       ; clk             ;
;  dataIn[26]          ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  dataIn[27]          ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
;  dataIn[28]          ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  dataIn[29]          ; clk        ; -1.898 ; -1.898 ; Rise       ; clk             ;
;  dataIn[30]          ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  dataIn[31]          ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
; dataInRegister[*]    ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
;  dataInRegister[0]   ; clk        ; -2.719 ; -2.719 ; Rise       ; clk             ;
;  dataInRegister[1]   ; clk        ; -2.885 ; -2.885 ; Rise       ; clk             ;
;  dataInRegister[2]   ; clk        ; -3.009 ; -3.009 ; Rise       ; clk             ;
;  dataInRegister[3]   ; clk        ; -2.714 ; -2.714 ; Rise       ; clk             ;
; dataOutRegisterA[*]  ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  dataOutRegisterA[0] ; clk        ; -2.114 ; -2.114 ; Rise       ; clk             ;
;  dataOutRegisterA[1] ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  dataOutRegisterA[2] ; clk        ; -1.904 ; -1.904 ; Rise       ; clk             ;
;  dataOutRegisterA[3] ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
; dataOutRegisterB[*]  ; clk        ; -1.848 ; -1.848 ; Rise       ; clk             ;
;  dataOutRegisterB[0] ; clk        ; -2.029 ; -2.029 ; Rise       ; clk             ;
;  dataOutRegisterB[1] ; clk        ; -2.082 ; -2.082 ; Rise       ; clk             ;
;  dataOutRegisterB[2] ; clk        ; -1.848 ; -1.848 ; Rise       ; clk             ;
;  dataOutRegisterB[3] ; clk        ; -1.967 ; -1.967 ; Rise       ; clk             ;
; enableSavingDataIn   ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
; rst                  ; clk        ; -2.031 ; -2.031 ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 9.453 ; 9.453 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 7.883 ; 7.883 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 8.383 ; 8.383 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 7.610 ; 7.610 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 7.853 ; 7.853 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 8.654 ; 8.654 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 8.366 ; 8.366 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 9.105 ; 9.105 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 9.125 ; 9.125 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 8.814 ; 8.814 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 8.428 ; 8.428 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 8.285 ; 8.285 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 8.271 ; 8.271 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 8.970 ; 8.970 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 8.197 ; 8.197 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 8.971 ; 8.971 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 8.939 ; 8.939 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 8.580 ; 8.580 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 8.851 ; 8.851 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 8.781 ; 8.781 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 8.885 ; 8.885 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 9.453 ; 9.453 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 8.141 ; 8.141 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 9.271 ; 9.271 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 8.467 ; 8.467 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 8.403 ; 8.403 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 8.717 ; 8.717 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 8.472 ; 8.472 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 9.455 ; 9.455 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 8.464 ; 8.464 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 8.900 ; 8.900 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 8.759 ; 8.759 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 8.612 ; 8.612 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 8.690 ; 8.690 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 8.625 ; 8.625 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 8.921 ; 8.921 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 8.429 ; 8.429 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 8.164 ; 8.164 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 8.319 ; 8.319 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 8.578 ; 8.578 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 8.930 ; 8.930 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 8.092 ; 8.092 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 8.120 ; 8.120 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 7.921 ; 7.921 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 8.437 ; 8.437 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 7.957 ; 7.957 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 8.730 ; 8.730 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 9.455 ; 9.455 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 8.033 ; 8.033 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 9.155 ; 9.155 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 9.198 ; 9.198 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 8.436 ; 8.436 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 8.375 ; 8.375 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 8.640 ; 8.640 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 9.199 ; 9.199 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 8.557 ; 8.557 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 8.537 ; 8.537 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; registerA[*]   ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  registerA[0]  ; clk        ; 4.069 ; 4.069 ; Rise       ; clk             ;
;  registerA[1]  ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  registerA[2]  ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  registerA[3]  ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerA[4]  ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  registerA[5]  ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  registerA[6]  ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  registerA[7]  ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  registerA[8]  ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  registerA[9]  ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  registerA[10] ; clk        ; 4.303 ; 4.303 ; Rise       ; clk             ;
;  registerA[11] ; clk        ; 4.275 ; 4.275 ; Rise       ; clk             ;
;  registerA[12] ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  registerA[13] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  registerA[14] ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
;  registerA[15] ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  registerA[16] ; clk        ; 4.594 ; 4.594 ; Rise       ; clk             ;
;  registerA[17] ; clk        ; 4.449 ; 4.449 ; Rise       ; clk             ;
;  registerA[18] ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  registerA[19] ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  registerA[20] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  registerA[21] ; clk        ; 4.787 ; 4.787 ; Rise       ; clk             ;
;  registerA[22] ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  registerA[23] ; clk        ; 4.151 ; 4.151 ; Rise       ; clk             ;
;  registerA[24] ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  registerA[25] ; clk        ; 4.541 ; 4.541 ; Rise       ; clk             ;
;  registerA[26] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerA[27] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  registerA[28] ; clk        ; 4.410 ; 4.410 ; Rise       ; clk             ;
;  registerA[29] ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  registerA[30] ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  registerA[31] ; clk        ; 4.031 ; 4.031 ; Rise       ; clk             ;
; registerB[*]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  registerB[0]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  registerB[1]  ; clk        ; 4.480 ; 4.480 ; Rise       ; clk             ;
;  registerB[2]  ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  registerB[3]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[4]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  registerB[5]  ; clk        ; 4.599 ; 4.599 ; Rise       ; clk             ;
;  registerB[6]  ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  registerB[7]  ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  registerB[8]  ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  registerB[9]  ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
;  registerB[10] ; clk        ; 4.171 ; 4.171 ; Rise       ; clk             ;
;  registerB[11] ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
;  registerB[12] ; clk        ; 4.140 ; 4.140 ; Rise       ; clk             ;
;  registerB[13] ; clk        ; 4.444 ; 4.444 ; Rise       ; clk             ;
;  registerB[14] ; clk        ; 4.531 ; 4.531 ; Rise       ; clk             ;
;  registerB[15] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  registerB[16] ; clk        ; 4.282 ; 4.282 ; Rise       ; clk             ;
;  registerB[17] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  registerB[18] ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  registerB[19] ; clk        ; 4.193 ; 4.193 ; Rise       ; clk             ;
;  registerB[20] ; clk        ; 4.472 ; 4.472 ; Rise       ; clk             ;
;  registerB[21] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  registerB[22] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  registerB[23] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  registerB[24] ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  registerB[25] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[26] ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  registerB[27] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  registerB[28] ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  registerB[29] ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  registerB[30] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  registerB[31] ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1024     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1024     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 3904  ; 3904 ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 20 20:50:16 2018
Info: Command: quartus_sta CPU -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.746      -198.040 clk 
Info (332146): Worst-case hold slack is 1.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.248         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -705.503 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.775       -35.120 clk 
Info (332146): Worst-case hold slack is 0.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.458         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -577.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Wed Jun 20 20:50:17 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


