Fitter report for Serial_Port
Mon Dec 19 16:57:12 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon Dec 19 16:57:12 2016         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; Serial_Port                                   ;
; Top-level Entity Name ; Top_Module                                    ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C3T144C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 533 / 2,910 ( 18 % )                          ;
; Total pins            ; 9 / 104 ( 9 % )                               ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 59,904 ( 0 % )                            ;
; Total PLLs            ; 0 / 1 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C3T144C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 545 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 545 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 543     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jason/OneDrive/Study/EXPERIENT/VHDL/ZD_Serial_Port/Serial_Port.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 533 / 2,910 ( 18 % )   ;
;     -- Combinational with no register       ; 271                    ;
;     -- Register only                        ; 126                    ;
;     -- Combinational with a register        ; 136                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 146                    ;
;     -- 3 input functions                    ; 25                     ;
;     -- 2 input functions                    ; 230                    ;
;     -- 1 input functions                    ; 6                      ;
;     -- 0 input functions                    ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 316                    ;
;     -- arithmetic mode                      ; 217                    ;
;     -- qfbk mode                            ; 15                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 143                    ;
;     -- asynchronous clear/load mode         ; 209                    ;
;                                             ;                        ;
; Total registers                             ; 262 / 3,210 ( 8 % )    ;
; Total LABs                                  ; 64 / 291 ( 22 % )      ;
; Logic elements in carry chains              ; 224                    ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 9 / 104 ( 9 % )        ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )         ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 13 ( 0 % )         ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )     ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )     ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global clocks                               ; 3 / 8 ( 38 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 4%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%           ;
; Maximum fan-out node                        ; Divider:b2v_inst2|bclk ;
; Maximum fan-out                             ; 227                    ;
; Highest non-global fan-out signal           ; Data_in                ;
; Highest non-global fan-out                  ; 44                     ;
; Total fan-out                               ; 2171                   ;
; Average fan-out                             ; 3.99                   ;
+---------------------------------------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 533                 ; 0                              ;
;     -- Combinational with no register       ; 271                 ; 0                              ;
;     -- Register only                        ; 126                 ; 0                              ;
;     -- Combinational with a register        ; 136                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 0                   ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 262 / 1455 ( 18 % ) ; 0 / 1455 ( 0 % )               ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 9                   ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                              ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2339                ; 0                              ;
;     -- Registered Connections               ; 785                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 0                              ;
;     -- Output Ports                         ; 4                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Buttom1 ; 2     ; 1        ; 0            ; 13           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Buttom2 ; 3     ; 1        ; 0            ; 12           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK     ; 93    ; 3        ; 27           ; 8            ; 3           ; 35                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Data_in ; 139   ; 2        ; 6            ; 14           ; 0           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RST     ; 1     ; 1        ; 0            ; 13           ; 0           ; 216                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Buttom1_Out  ; 11    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Buttom2_Out  ; 39    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Data_out     ; 140   ; 2        ; 6            ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; Data_out_MCU ; 114   ; 2        ; 22           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 22 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 28 ( 11 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 26 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 28 ( 4 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RST                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; Buttom1                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; Buttom2                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; Buttom1_Out                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 12         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 17       ; 13         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 20         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 21         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 22         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 23         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 29         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 30         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 31         ; 4        ; Buttom2_Out                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 32         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 33         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 34         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 35         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 36         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 37         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 38         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 39         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 40         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 41         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 42         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 57         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 59         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 60         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 61         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 62         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 63         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 64         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 83       ; 65         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 66         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 67         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ; 73         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 92       ; 74         ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 75         ; 3        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 76         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 78         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 79         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 80         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 81         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 82         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 87         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 90         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 91         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 92         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 93         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 94         ; 2        ; Data_out_MCU                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 96         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 97         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 98         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 99         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 100        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 101        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 102        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 103        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 104        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 105        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 106        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 107        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 108        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; Data_in                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 112        ; 2        ; Data_out                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                      ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name               ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
; |Top_Module                ; 533 (0)     ; 262          ; 0           ; 0    ; 9    ; 0            ; 271 (0)      ; 126 (0)           ; 136 (0)          ; 224 (0)         ; 15 (0)     ; |Top_Module                       ;              ;
;    |Divider:b2v_inst2|     ; 65 (65)     ; 35           ; 0           ; 0    ; 0    ; 0            ; 30 (30)      ; 2 (2)             ; 33 (33)          ; 32 (32)         ; 0 (0)      ; |Top_Module|Divider:b2v_inst2     ;              ;
;    |Receiver:b2v_inst|     ; 306 (306)   ; 150          ; 0           ; 0    ; 0    ; 0            ; 156 (156)    ; 66 (66)           ; 84 (84)          ; 128 (128)       ; 3 (3)      ; |Top_Module|Receiver:b2v_inst     ;              ;
;    |Transmitter:b2v_inst1| ; 162 (162)   ; 77           ; 0           ; 0    ; 0    ; 0            ; 85 (85)      ; 58 (58)           ; 19 (19)          ; 64 (64)         ; 12 (12)    ; |Top_Module|Transmitter:b2v_inst1 ;              ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Buttom1_Out  ; Output   ; --            ; --            ; --                    ; --  ;
; Buttom2_Out  ; Output   ; --            ; --            ; --                    ; --  ;
; Data_out     ; Output   ; --            ; --            ; --                    ; --  ;
; Data_out_MCU ; Output   ; --            ; --            ; --                    ; --  ;
; Buttom1      ; Input    ; ON            ; ON            ; --                    ; --  ;
; CLK          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; RST          ; Input    ; OFF           ; ON            ; --                    ; --  ;
; Buttom2      ; Input    ; ON            ; ON            ; --                    ; --  ;
; Data_in      ; Input    ; ON            ; ON            ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; Buttom1                                                 ;                   ;         ;
;      - Divider:b2v_inst2|but1_out                       ; 1                 ; ON      ;
;      - Divider:b2v_inst2|bclk~1                         ; 1                 ; ON      ;
;      - Divider:b2v_inst2|bclk~2                         ; 1                 ; ON      ;
;      - Divider:b2v_inst2|cnt[17]~64                     ; 1                 ; ON      ;
;      - Divider:b2v_inst2|cnt[17]~65                     ; 1                 ; ON      ;
; CLK                                                     ;                   ;         ;
; RST                                                     ;                   ;         ;
;      - Divider:b2v_inst2|but2_out                       ; 1                 ; ON      ;
;      - Divider:b2v_inst2|but1_out                       ; 1                 ; ON      ;
;      - Transmitter:b2v_inst1|xout                       ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[0]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[1]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[2]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[3]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[4]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[5]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[6]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[7]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[8]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[9]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[10]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[11]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[12]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[13]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[14]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[15]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[16]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[17]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[18]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[19]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[20]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[21]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[22]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[23]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[24]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[25]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[26]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[27]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[28]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[29]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[30]         ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt16[31]         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[0]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[1]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[2]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[3]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[4]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[5]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[6]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[7]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[8]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[9]                         ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[10]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[11]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[12]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[13]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[14]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[15]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[16]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[17]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[18]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[19]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[20]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[21]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[22]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[23]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[24]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[25]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[26]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[27]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[28]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[29]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[30]                        ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|cnt[31]                        ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|state.x_stop               ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|state.x_shift              ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[0]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[1]  ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|rfinish                        ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|state.x_idle               ; 0                 ; OFF     ;
;      - Divider:b2v_inst2|bclk                           ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[30] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[29] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[28] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[26] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[25] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[24] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[22] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[21] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[20] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[18] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[17] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[16] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[14] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[13] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[12] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[10] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[9]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[8]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[6]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[5]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[4]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[3]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|state.x_start              ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]~0  ; 1                 ; ON      ;
;      - Receiver:b2v_inst|state.r_start                  ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|state.r_sample                 ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[3]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[4]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[5]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[6]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[7]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[8]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[9]    ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[10]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[11]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[12]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[13]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[14]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[15]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[16]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[17]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[18]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[19]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[20]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[21]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[22]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[23]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[24]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[25]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[26]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[27]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[28]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[29]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[30]   ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:cnt16[31]   ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[5]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|state.r_stop                   ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|rbuf[7]~0                      ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[6]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[4]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[7]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[0]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[3]          ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt5[31]~0        ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[3]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[0]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[1]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[2]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[4]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[5]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[6]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[7]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[8]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[9]            ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[10]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[11]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[12]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[13]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[14]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[15]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[16]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[17]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[18]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[19]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[20]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[21]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[22]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[23]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[24]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[25]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[26]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[27]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[28]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[29]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[30]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[31]           ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:cnt5[31]~1        ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[3]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[4]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[5]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[6]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[7]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[8]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[9]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[10]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[11]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[12]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[13]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[14]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[15]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[16]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[17]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[18]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[19]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[20]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[21]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[22]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[23]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[24]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[25]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[26]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[27]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[28]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[29]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[30]       ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[31]       ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[31] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[27] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[15] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[23] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[11] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[19] ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[7]  ; 0                 ; OFF     ;
;      - Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[2]  ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[0]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[1]        ; 0                 ; OFF     ;
;      - Receiver:b2v_inst|\ReceiveData:rbitcnt[2]        ; 0                 ; OFF     ;
; Buttom2                                                 ;                   ;         ;
;      - Divider:b2v_inst2|but2_out                       ; 1                 ; ON      ;
;      - Divider:b2v_inst2|bclk                           ; 1                 ; ON      ;
;      - Divider:b2v_inst2|bclk~2                         ; 1                 ; ON      ;
;      - Divider:b2v_inst2|cnt[17]~66                     ; 1                 ; ON      ;
; Data_in                                                 ;                   ;         ;
;      - Receiver:b2v_inst|suspicious_start               ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[5]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[6]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[4]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[7]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[2]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[1]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[0]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:rbufs[3]          ; 1                 ; ON      ;
;      - Receiver:b2v_inst|Selector3~0                    ; 1                 ; ON      ;
;      - Receiver:b2v_inst|Selector1~1                    ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[3]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[0]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[1]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[2]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[4]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[5]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[6]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[7]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[8]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[9]            ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[10]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[11]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[12]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[13]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[14]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[15]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[16]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[17]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[18]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[19]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[20]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[21]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[22]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[23]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[24]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[25]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[26]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[27]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[28]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[29]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[30]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[31]           ; 1                 ; ON      ;
;      - Receiver:b2v_inst|\ReceiveData:cnt[30]~0         ; 1                 ; ON      ;
+---------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+-------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                            ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; CLK                                             ; PIN_93        ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ;
; Divider:b2v_inst2|bclk                          ; LC_X8_Y6_N6   ; 227     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; Divider:b2v_inst2|cnt[17]~67                    ; LC_X8_Y6_N3   ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; RST                                             ; PIN_1         ; 216     ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; Receiver:b2v_inst|Selector1~1                   ; LC_X11_Y9_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; Receiver:b2v_inst|\ReceiveData:cnt16[31]~2      ; LC_X11_Y12_N3 ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; Receiver:b2v_inst|\ReceiveData:cnt5[31]~0       ; LC_X11_Y7_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; Receiver:b2v_inst|\ReceiveData:cnt5[31]~1       ; LC_X11_Y7_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; Receiver:b2v_inst|\ReceiveData:cnt[30]~0        ; LC_X11_Y7_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; Receiver:b2v_inst|rbuf[7]~0                     ; LC_X12_Y12_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; Receiver:b2v_inst|state.r_sample                ; LC_X12_Y12_N8 ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; Transmitter:b2v_inst1|Selector2~1               ; LC_X23_Y5_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]~0 ; LC_X22_Y7_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; Transmitter:b2v_inst1|state.x_idle              ; LC_X22_Y8_N8  ; 37      ; Clock enable               ; no     ; --                   ; --               ;
+-------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                              ;
+------------------------+-------------+---------+----------------------+------------------+
; Name                   ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------+-------------+---------+----------------------+------------------+
; CLK                    ; PIN_93      ; 35      ; Global Clock         ; GCLK6            ;
; Divider:b2v_inst2|bclk ; LC_X8_Y6_N6 ; 227     ; Global Clock         ; GCLK2            ;
; RST                    ; PIN_1       ; 216     ; Global Clock         ; GCLK3            ;
+------------------------+-------------+---------+----------------------+------------------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; Data_in                                           ; 44      ;
; Transmitter:b2v_inst1|state.x_idle                ; 37      ;
; Receiver:b2v_inst|suspicious_start                ; 36      ;
; Receiver:b2v_inst|state.r_sample                  ; 36      ;
; Receiver:b2v_inst|Equal1~10                       ; 35      ;
; Receiver:b2v_inst|\ReceiveData:cnt[30]~0          ; 32      ;
; Receiver:b2v_inst|\ReceiveData:cnt5[31]~1         ; 32      ;
; Divider:b2v_inst2|cnt[17]~67                      ; 32      ;
; Receiver:b2v_inst|Selector1~1                     ; 32      ;
; Receiver:b2v_inst|\ReceiveData:cnt16[31]~2        ; 32      ;
; Transmitter:b2v_inst1|Selector2~1                 ; 32      ;
; Receiver:b2v_inst|state.r_start                   ; 9       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[2]         ; 8       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[1]         ; 8       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[0]         ; 8       ;
; Receiver:b2v_inst|Decoder0~0                      ; 8       ;
; Receiver:b2v_inst|rbuf[7]~0                       ; 8       ;
; Receiver:b2v_inst|Equal3~10                       ; 8       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]~0   ; 8       ;
; Divider:b2v_inst2|cnt[8]                          ; 7       ;
; Receiver:b2v_inst|rfinish                         ; 6       ;
; Divider:b2v_inst2|cnt[11]                         ; 6       ;
; Buttom1                                           ; 5       ;
; Transmitter:b2v_inst1|Equal0~10                   ; 5       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[1]   ; 5       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[0]   ; 5       ;
; Receiver:b2v_inst|Add2~127                        ; 5       ;
; Receiver:b2v_inst|Add2~102                        ; 5       ;
; Receiver:b2v_inst|Add2~77                         ; 5       ;
; Receiver:b2v_inst|Add2~52                         ; 5       ;
; Receiver:b2v_inst|Add2~27                         ; 5       ;
; Receiver:b2v_inst|Add2~7                          ; 5       ;
; Receiver:b2v_inst|Add1~127                        ; 5       ;
; Receiver:b2v_inst|Add1~102                        ; 5       ;
; Receiver:b2v_inst|Add1~77                         ; 5       ;
; Receiver:b2v_inst|Add1~52                         ; 5       ;
; Receiver:b2v_inst|Add1~27                         ; 5       ;
; Receiver:b2v_inst|Add1~7                          ; 5       ;
; Transmitter:b2v_inst1|Add1~147                    ; 5       ;
; Transmitter:b2v_inst1|Add1~122                    ; 5       ;
; Transmitter:b2v_inst1|Add1~97                     ; 5       ;
; Transmitter:b2v_inst1|Add1~72                     ; 5       ;
; Transmitter:b2v_inst1|Add1~47                     ; 5       ;
; Divider:b2v_inst2|cnt[0]~63                       ; 5       ;
; Divider:b2v_inst2|cnt[31]                         ; 5       ;
; Divider:b2v_inst2|cnt[2]                          ; 5       ;
; Divider:b2v_inst2|cnt[3]                          ; 5       ;
; Divider:b2v_inst2|cnt[4]                          ; 5       ;
; Divider:b2v_inst2|cnt[9]                          ; 5       ;
; Divider:b2v_inst2|cnt[5]~39                       ; 5       ;
; Divider:b2v_inst2|cnt[5]                          ; 5       ;
; Divider:b2v_inst2|cnt[6]                          ; 5       ;
; Divider:b2v_inst2|cnt[10]~33                      ; 5       ;
; Divider:b2v_inst2|cnt[10]                         ; 5       ;
; Divider:b2v_inst2|cnt[25]~27                      ; 5       ;
; Divider:b2v_inst2|cnt[20]~17                      ; 5       ;
; Divider:b2v_inst2|cnt[15]~7                       ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[25]~1        ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[20]~1        ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[15]~1        ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[10]~1        ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[5]~1         ; 5       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[0]~1         ; 5       ;
; Receiver:b2v_inst|Add0~127                        ; 5       ;
; Receiver:b2v_inst|Add0~102                        ; 5       ;
; Receiver:b2v_inst|Add0~77                         ; 5       ;
; Receiver:b2v_inst|Add0~52                         ; 5       ;
; Receiver:b2v_inst|Add0~27                         ; 5       ;
; Receiver:b2v_inst|Add0~2                          ; 5       ;
; Transmitter:b2v_inst1|Add1~2                      ; 5       ;
; Transmitter:b2v_inst1|Add0~127                    ; 5       ;
; Transmitter:b2v_inst1|Add0~102                    ; 5       ;
; Transmitter:b2v_inst1|Add0~77                     ; 5       ;
; Transmitter:b2v_inst1|Add0~52                     ; 5       ;
; Transmitter:b2v_inst1|Add0~27                     ; 5       ;
; Transmitter:b2v_inst1|Add0~2                      ; 5       ;
; Buttom2                                           ; 4       ;
; Receiver:b2v_inst|Selector3~1                     ; 4       ;
; Receiver:b2v_inst|state.r_stop                    ; 4       ;
; Receiver:b2v_inst|Equal0~10                       ; 4       ;
; Transmitter:b2v_inst1|state.x_shift               ; 4       ;
; Transmitter:b2v_inst1|state.x_stop                ; 4       ;
; Divider:b2v_inst2|cnt[30]                         ; 4       ;
; Divider:b2v_inst2|cnt[29]                         ; 4       ;
; Divider:b2v_inst2|cnt[28]                         ; 4       ;
; Divider:b2v_inst2|cnt[1]                          ; 4       ;
; Divider:b2v_inst2|cnt[7]                          ; 4       ;
; Receiver:b2v_inst|Selector3~0                     ; 3       ;
; Divider:b2v_inst2|LessThan0~4                     ; 3       ;
; Receiver:b2v_inst|\ReceiveData:have_Told          ; 3       ;
; Transmitter:b2v_inst1|Selector2~0                 ; 3       ;
; Transmitter:b2v_inst1|Equal0~7                    ; 3       ;
; Transmitter:b2v_inst1|Equal0~4                    ; 3       ;
; Transmitter:b2v_inst1|xout                        ; 3       ;
; Divider:b2v_inst2|cnt[0]                          ; 3       ;
; Receiver:b2v_inst|Selector3~2                     ; 2       ;
; Receiver:b2v_inst|Equal2~9                        ; 2       ;
; Receiver:b2v_inst|Equal2~4                        ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[31]~0         ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[3]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[0]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[1]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[2]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[7]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[4]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[6]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbufs[5]           ; 2       ;
; Divider:b2v_inst2|LessThan0~10                    ; 2       ;
; Divider:b2v_inst2|LessThan3~2                     ; 2       ;
; Divider:b2v_inst2|LessThan0~8                     ; 2       ;
; Divider:b2v_inst2|LessThan1~2                     ; 2       ;
; Divider:b2v_inst2|LessThan2~2                     ; 2       ;
; Divider:b2v_inst2|LessThan0~5                     ; 2       ;
; Transmitter:b2v_inst1|Equal0~11                   ; 2       ;
; Transmitter:b2v_inst1|state.x_start               ; 2       ;
; Transmitter:b2v_inst1|Equal1~9                    ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[2]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[3]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[4]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[5]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[6]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[8]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[9]   ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[10]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[12]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[13]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[14]  ; 2       ;
; Transmitter:b2v_inst1|Equal1~4                    ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[16]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[17]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[18]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[20]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[21]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[22]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[24]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[25]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[26]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[28]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[29]  ; 2       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[30]  ; 2       ;
; Transmitter:b2v_inst1|Equal0~9                    ; 2       ;
; Transmitter:b2v_inst1|Equal0~8                    ; 2       ;
; Receiver:b2v_inst|Add2~155                        ; 2       ;
; Receiver:b2v_inst|Add2~150                        ; 2       ;
; Receiver:b2v_inst|Add2~145                        ; 2       ;
; Receiver:b2v_inst|Add2~140                        ; 2       ;
; Receiver:b2v_inst|Add2~135                        ; 2       ;
; Receiver:b2v_inst|Add2~130                        ; 2       ;
; Receiver:b2v_inst|Add2~125                        ; 2       ;
; Receiver:b2v_inst|Add2~120                        ; 2       ;
; Receiver:b2v_inst|Add2~115                        ; 2       ;
; Receiver:b2v_inst|Add2~110                        ; 2       ;
; Receiver:b2v_inst|Add2~105                        ; 2       ;
; Receiver:b2v_inst|Add2~100                        ; 2       ;
; Receiver:b2v_inst|Add2~95                         ; 2       ;
; Receiver:b2v_inst|Add2~90                         ; 2       ;
; Receiver:b2v_inst|Add2~85                         ; 2       ;
; Receiver:b2v_inst|Add2~80                         ; 2       ;
; Receiver:b2v_inst|Add2~75                         ; 2       ;
; Receiver:b2v_inst|Add2~70                         ; 2       ;
; Receiver:b2v_inst|Add2~65                         ; 2       ;
; Receiver:b2v_inst|Add2~60                         ; 2       ;
; Receiver:b2v_inst|Add2~55                         ; 2       ;
; Receiver:b2v_inst|Add2~50                         ; 2       ;
; Receiver:b2v_inst|Add2~45                         ; 2       ;
; Receiver:b2v_inst|Add2~40                         ; 2       ;
; Receiver:b2v_inst|Add2~35                         ; 2       ;
; Receiver:b2v_inst|Add2~30                         ; 2       ;
; Receiver:b2v_inst|Add2~25                         ; 2       ;
; Receiver:b2v_inst|Add2~20                         ; 2       ;
; Receiver:b2v_inst|Add2~15                         ; 2       ;
; Receiver:b2v_inst|Add2~10                         ; 2       ;
; Receiver:b2v_inst|Add2~5                          ; 2       ;
; Receiver:b2v_inst|Add2~0                          ; 2       ;
; Receiver:b2v_inst|Add1~155                        ; 2       ;
; Receiver:b2v_inst|Add1~150                        ; 2       ;
; Receiver:b2v_inst|Add1~145                        ; 2       ;
; Receiver:b2v_inst|Add1~140                        ; 2       ;
; Receiver:b2v_inst|Add1~135                        ; 2       ;
; Receiver:b2v_inst|Add1~130                        ; 2       ;
; Receiver:b2v_inst|Add1~125                        ; 2       ;
; Receiver:b2v_inst|Add1~120                        ; 2       ;
; Receiver:b2v_inst|Add1~115                        ; 2       ;
; Receiver:b2v_inst|Add1~110                        ; 2       ;
; Receiver:b2v_inst|Add1~105                        ; 2       ;
; Receiver:b2v_inst|Add1~100                        ; 2       ;
; Receiver:b2v_inst|Add1~95                         ; 2       ;
; Receiver:b2v_inst|Add1~90                         ; 2       ;
; Receiver:b2v_inst|Add1~85                         ; 2       ;
; Receiver:b2v_inst|Add1~80                         ; 2       ;
; Receiver:b2v_inst|Add1~75                         ; 2       ;
; Receiver:b2v_inst|Add1~70                         ; 2       ;
; Receiver:b2v_inst|Add1~65                         ; 2       ;
; Receiver:b2v_inst|Add1~60                         ; 2       ;
; Receiver:b2v_inst|Add1~55                         ; 2       ;
; Receiver:b2v_inst|Add1~50                         ; 2       ;
; Receiver:b2v_inst|Add1~45                         ; 2       ;
; Receiver:b2v_inst|Add1~40                         ; 2       ;
; Receiver:b2v_inst|Add1~35                         ; 2       ;
; Receiver:b2v_inst|Add1~30                         ; 2       ;
; Receiver:b2v_inst|Add1~25                         ; 2       ;
; Receiver:b2v_inst|Add1~20                         ; 2       ;
; Receiver:b2v_inst|Add1~15                         ; 2       ;
; Receiver:b2v_inst|Add1~10                         ; 2       ;
; Receiver:b2v_inst|Add1~5                          ; 2       ;
; Receiver:b2v_inst|Add1~0                          ; 2       ;
; Divider:b2v_inst2|cnt[27]                         ; 2       ;
; Divider:b2v_inst2|cnt[26]                         ; 2       ;
; Divider:b2v_inst2|cnt[25]                         ; 2       ;
; Divider:b2v_inst2|cnt[24]                         ; 2       ;
; Divider:b2v_inst2|cnt[23]                         ; 2       ;
; Divider:b2v_inst2|cnt[22]                         ; 2       ;
; Divider:b2v_inst2|cnt[21]                         ; 2       ;
; Divider:b2v_inst2|cnt[20]                         ; 2       ;
; Divider:b2v_inst2|cnt[19]                         ; 2       ;
; Divider:b2v_inst2|cnt[18]                         ; 2       ;
; Divider:b2v_inst2|cnt[17]                         ; 2       ;
; Divider:b2v_inst2|cnt[16]                         ; 2       ;
; Divider:b2v_inst2|cnt[15]                         ; 2       ;
; Divider:b2v_inst2|cnt[14]                         ; 2       ;
; Divider:b2v_inst2|cnt[13]                         ; 2       ;
; Divider:b2v_inst2|cnt[12]                         ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[31]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[30]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[29]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[28]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[27]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[26]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[25]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[24]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[23]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[22]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[21]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[20]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[19]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[18]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[17]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[16]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[15]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[14]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[13]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[12]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[11]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[10]          ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[9]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[8]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[4]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[7]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[6]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[5]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[3]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[2]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[1]           ; 2       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[0]           ; 2       ;
; Receiver:b2v_inst|Add0~155                        ; 2       ;
; Receiver:b2v_inst|Add0~150                        ; 2       ;
; Receiver:b2v_inst|Add0~145                        ; 2       ;
; Receiver:b2v_inst|Add0~140                        ; 2       ;
; Receiver:b2v_inst|Add0~135                        ; 2       ;
; Receiver:b2v_inst|Add0~130                        ; 2       ;
; Receiver:b2v_inst|Add0~125                        ; 2       ;
; Receiver:b2v_inst|Add0~120                        ; 2       ;
; Receiver:b2v_inst|Add0~115                        ; 2       ;
; Receiver:b2v_inst|Add0~110                        ; 2       ;
; Receiver:b2v_inst|Add0~105                        ; 2       ;
; Receiver:b2v_inst|Add0~100                        ; 2       ;
; Receiver:b2v_inst|Add0~95                         ; 2       ;
; Receiver:b2v_inst|Add0~90                         ; 2       ;
; Receiver:b2v_inst|Add0~85                         ; 2       ;
; Receiver:b2v_inst|Add0~80                         ; 2       ;
; Receiver:b2v_inst|Add0~75                         ; 2       ;
; Receiver:b2v_inst|Add0~70                         ; 2       ;
; Receiver:b2v_inst|Add0~65                         ; 2       ;
; Receiver:b2v_inst|Add0~60                         ; 2       ;
; Receiver:b2v_inst|Add0~55                         ; 2       ;
; Receiver:b2v_inst|Add0~50                         ; 2       ;
; Receiver:b2v_inst|Add0~45                         ; 2       ;
; Receiver:b2v_inst|Add0~40                         ; 2       ;
; Receiver:b2v_inst|Add0~35                         ; 2       ;
; Receiver:b2v_inst|Add0~30                         ; 2       ;
; Receiver:b2v_inst|Add0~25                         ; 2       ;
; Receiver:b2v_inst|Add0~20                         ; 2       ;
; Receiver:b2v_inst|Add0~15                         ; 2       ;
; Receiver:b2v_inst|Add0~10                         ; 2       ;
; Receiver:b2v_inst|Add0~5                          ; 2       ;
; Receiver:b2v_inst|Add0~0                          ; 2       ;
; Transmitter:b2v_inst1|Add0~155                    ; 2       ;
; Transmitter:b2v_inst1|Add0~150                    ; 2       ;
; Transmitter:b2v_inst1|Add0~145                    ; 2       ;
; Transmitter:b2v_inst1|Add0~140                    ; 2       ;
; Transmitter:b2v_inst1|Add0~135                    ; 2       ;
; Transmitter:b2v_inst1|Add0~130                    ; 2       ;
; Transmitter:b2v_inst1|Add0~125                    ; 2       ;
; Transmitter:b2v_inst1|Add0~120                    ; 2       ;
; Transmitter:b2v_inst1|Add0~115                    ; 2       ;
; Transmitter:b2v_inst1|Add0~110                    ; 2       ;
; Transmitter:b2v_inst1|Add0~105                    ; 2       ;
; Transmitter:b2v_inst1|Add0~100                    ; 2       ;
; Transmitter:b2v_inst1|Add0~95                     ; 2       ;
; Transmitter:b2v_inst1|Add0~90                     ; 2       ;
; Transmitter:b2v_inst1|Add0~85                     ; 2       ;
; Transmitter:b2v_inst1|Add0~80                     ; 2       ;
; Transmitter:b2v_inst1|Add0~75                     ; 2       ;
; Transmitter:b2v_inst1|Add0~70                     ; 2       ;
; Transmitter:b2v_inst1|Add0~65                     ; 2       ;
; Transmitter:b2v_inst1|Add0~60                     ; 2       ;
; Transmitter:b2v_inst1|Add0~55                     ; 2       ;
; Transmitter:b2v_inst1|Add0~50                     ; 2       ;
; Transmitter:b2v_inst1|Add0~45                     ; 2       ;
; Transmitter:b2v_inst1|Add0~40                     ; 2       ;
; Transmitter:b2v_inst1|Add0~35                     ; 2       ;
; Transmitter:b2v_inst1|Add0~30                     ; 2       ;
; Transmitter:b2v_inst1|Add0~25                     ; 2       ;
; Transmitter:b2v_inst1|Add0~20                     ; 2       ;
; Transmitter:b2v_inst1|Add0~15                     ; 2       ;
; Transmitter:b2v_inst1|Add0~10                     ; 2       ;
; Transmitter:b2v_inst1|Add0~5                      ; 2       ;
; Transmitter:b2v_inst1|Add0~0                      ; 2       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[31]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[30]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[29]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[28]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[27]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[26]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[25]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[24]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[23]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[22]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[21]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[20]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[19]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[18]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[17]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[16]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[15]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[14]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[13]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[12]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[11]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[10]        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[9]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[8]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[7]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[6]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[5]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[4]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:rbitcnt[3]         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[31]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[30]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[29]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[28]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[27]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[26]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[25]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[24]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[23]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[22]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[21]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[20]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[19]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[18]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[17]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[16]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[15]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[14]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[13]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[12]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[11]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[10]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[9]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[8]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[7]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[6]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[5]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[4]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[2]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[1]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[0]             ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt[3]             ; 1       ;
; Receiver:b2v_inst|Decoder0~8                      ; 1       ;
; Receiver:b2v_inst|Decoder0~7                      ; 1       ;
; Receiver:b2v_inst|Decoder0~6                      ; 1       ;
; Receiver:b2v_inst|Decoder0~5                      ; 1       ;
; Receiver:b2v_inst|Decoder0~4                      ; 1       ;
; Receiver:b2v_inst|Decoder0~3                      ; 1       ;
; Receiver:b2v_inst|Decoder0~2                      ; 1       ;
; Receiver:b2v_inst|Decoder0~1                      ; 1       ;
; Divider:b2v_inst2|cnt[17]~66                      ; 1       ;
; Divider:b2v_inst2|cnt[17]~65                      ; 1       ;
; Divider:b2v_inst2|cnt[17]~64                      ; 1       ;
; Receiver:b2v_inst|rbuf[7]~1                       ; 1       ;
; Receiver:b2v_inst|Equal2~8                        ; 1       ;
; Receiver:b2v_inst|Equal2~7                        ; 1       ;
; Receiver:b2v_inst|Equal2~6                        ; 1       ;
; Receiver:b2v_inst|Equal2~5                        ; 1       ;
; Receiver:b2v_inst|Equal2~3                        ; 1       ;
; Receiver:b2v_inst|Equal2~2                        ; 1       ;
; Receiver:b2v_inst|Equal2~1                        ; 1       ;
; Receiver:b2v_inst|Equal2~0                        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[31]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[30]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[29]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[28]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[27]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[26]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[25]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[24]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[23]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[22]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[21]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[20]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[19]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[18]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[17]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[16]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[15]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[14]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[13]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[12]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[11]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[10]           ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[9]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[8]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[7]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[6]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[5]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[4]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[3]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[1]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[2]            ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt5[0]            ; 1       ;
; Receiver:b2v_inst|Equal1~9                        ; 1       ;
; Receiver:b2v_inst|Equal1~8                        ; 1       ;
; Receiver:b2v_inst|Equal1~7                        ; 1       ;
; Receiver:b2v_inst|Equal1~6                        ; 1       ;
; Receiver:b2v_inst|Equal1~5                        ; 1       ;
; Receiver:b2v_inst|Equal1~4                        ; 1       ;
; Receiver:b2v_inst|Equal1~3                        ; 1       ;
; Receiver:b2v_inst|Equal1~2                        ; 1       ;
; Receiver:b2v_inst|Equal1~1                        ; 1       ;
; Receiver:b2v_inst|Equal1~0                        ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]~1   ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[31]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[30]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[29]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[28]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[27]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[26]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[25]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[24]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[23]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[22]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[21]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[20]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[19]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[18]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[17]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[16]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[15]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[14]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[13]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[12]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[11]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[10]    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[9]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[8]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[7]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[6]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[5]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[4]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[3]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[2]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[1]     ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:cnt16[0]     ; 1       ;
; Divider:b2v_inst2|LessThan3~3                     ; 1       ;
; Divider:b2v_inst2|LessThan3~1                     ; 1       ;
; Divider:b2v_inst2|LessThan3~0                     ; 1       ;
; Divider:b2v_inst2|bclk~2                          ; 1       ;
; Divider:b2v_inst2|bclk~1                          ; 1       ;
; Divider:b2v_inst2|bclk~0                          ; 1       ;
; Divider:b2v_inst2|LessThan0~9                     ; 1       ;
; Divider:b2v_inst2|LessThan0~7                     ; 1       ;
; Divider:b2v_inst2|LessThan0~6                     ; 1       ;
; Divider:b2v_inst2|LessThan1~1                     ; 1       ;
; Divider:b2v_inst2|LessThan1~0                     ; 1       ;
; Divider:b2v_inst2|LessThan2~4                     ; 1       ;
; Divider:b2v_inst2|LessThan2~3                     ; 1       ;
; Divider:b2v_inst2|LessThan2~1                     ; 1       ;
; Divider:b2v_inst2|LessThan2~0                     ; 1       ;
; Divider:b2v_inst2|LessThan0~3                     ; 1       ;
; Divider:b2v_inst2|LessThan0~2                     ; 1       ;
; Divider:b2v_inst2|LessThan0~1                     ; 1       ;
; Divider:b2v_inst2|LessThan0~0                     ; 1       ;
; Receiver:b2v_inst|Equal3~9                        ; 1       ;
; Receiver:b2v_inst|Equal3~8                        ; 1       ;
; Receiver:b2v_inst|Equal3~7                        ; 1       ;
; Receiver:b2v_inst|Equal3~6                        ; 1       ;
; Receiver:b2v_inst|Equal3~5                        ; 1       ;
; Receiver:b2v_inst|Equal3~4                        ; 1       ;
; Receiver:b2v_inst|Equal3~3                        ; 1       ;
; Receiver:b2v_inst|Equal3~2                        ; 1       ;
; Receiver:b2v_inst|Equal3~1                        ; 1       ;
; Receiver:b2v_inst|Equal3~0                        ; 1       ;
; Receiver:b2v_inst|rfinish~0                       ; 1       ;
; Receiver:b2v_inst|Equal0~9                        ; 1       ;
; Receiver:b2v_inst|Equal0~8                        ; 1       ;
; Receiver:b2v_inst|Equal0~7                        ; 1       ;
; Receiver:b2v_inst|Equal0~6                        ; 1       ;
; Receiver:b2v_inst|Equal0~5                        ; 1       ;
; Receiver:b2v_inst|Equal0~4                        ; 1       ;
; Receiver:b2v_inst|Equal0~3                        ; 1       ;
; Receiver:b2v_inst|Equal0~2                        ; 1       ;
; Receiver:b2v_inst|Equal0~1                        ; 1       ;
; Receiver:b2v_inst|Equal0~0                        ; 1       ;
; Receiver:b2v_inst|rbuf[3]                         ; 1       ;
; Receiver:b2v_inst|rbuf[0]                         ; 1       ;
; Receiver:b2v_inst|rbuf[1]                         ; 1       ;
; Receiver:b2v_inst|rbuf[2]                         ; 1       ;
; Receiver:b2v_inst|rbuf[7]                         ; 1       ;
; Receiver:b2v_inst|rbuf[4]                         ; 1       ;
; Receiver:b2v_inst|rbuf[6]                         ; 1       ;
; Receiver:b2v_inst|rbuf[5]                         ; 1       ;
; Transmitter:b2v_inst1|Selector4~0                 ; 1       ;
; Transmitter:b2v_inst1|Equal1~8                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[7]   ; 1       ;
; Transmitter:b2v_inst1|Equal1~7                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[11]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~6                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[15]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~5                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[19]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~3                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[23]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~2                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[27]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~1                    ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:tbitcnt[31]  ; 1       ;
; Transmitter:b2v_inst1|Equal1~0                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~6                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~5                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~3                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~2                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~1                    ; 1       ;
; Transmitter:b2v_inst1|Equal0~0                    ; 1       ;
; Transmitter:b2v_inst1|Selector0~1                 ; 1       ;
; Transmitter:b2v_inst1|Selector0~0                 ; 1       ;
; Transmitter:b2v_inst1|Mux0~3                      ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[3]     ; 1       ;
; Transmitter:b2v_inst1|Mux0~2                      ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[0]     ; 1       ;
; Transmitter:b2v_inst1|Mux0~1                      ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]     ; 1       ;
; Transmitter:b2v_inst1|Mux0~0                      ; 1       ;
; Transmitter:b2v_inst1|\Transmit_Data:xbufs[4]     ; 1       ;
; Divider:b2v_inst2|but2_out                        ; 1       ;
; Divider:b2v_inst2|but1_out                        ; 1       ;
; Receiver:b2v_inst|Add2~152                        ; 1       ;
; Receiver:b2v_inst|Add2~147COUT1_232               ; 1       ;
; Receiver:b2v_inst|Add2~147                        ; 1       ;
; Receiver:b2v_inst|Add2~142COUT1_230               ; 1       ;
; Receiver:b2v_inst|Add2~142                        ; 1       ;
; Receiver:b2v_inst|Add2~137COUT1_228               ; 1       ;
; Receiver:b2v_inst|Add2~137                        ; 1       ;
; Receiver:b2v_inst|Add2~132COUT1_226               ; 1       ;
; Receiver:b2v_inst|Add2~132                        ; 1       ;
; Receiver:b2v_inst|Add2~122COUT1_224               ; 1       ;
; Receiver:b2v_inst|Add2~122                        ; 1       ;
; Receiver:b2v_inst|Add2~117COUT1_222               ; 1       ;
; Receiver:b2v_inst|Add2~117                        ; 1       ;
; Receiver:b2v_inst|Add2~112COUT1_220               ; 1       ;
; Receiver:b2v_inst|Add2~112                        ; 1       ;
; Receiver:b2v_inst|Add2~107COUT1_218               ; 1       ;
; Receiver:b2v_inst|Add2~107                        ; 1       ;
; Receiver:b2v_inst|Add2~97COUT1_216                ; 1       ;
; Receiver:b2v_inst|Add2~97                         ; 1       ;
; Receiver:b2v_inst|Add2~92COUT1_214                ; 1       ;
; Receiver:b2v_inst|Add2~92                         ; 1       ;
; Receiver:b2v_inst|Add2~87COUT1_212                ; 1       ;
; Receiver:b2v_inst|Add2~87                         ; 1       ;
; Receiver:b2v_inst|Add2~82COUT1_210                ; 1       ;
; Receiver:b2v_inst|Add2~82                         ; 1       ;
; Receiver:b2v_inst|Add2~72COUT1_208                ; 1       ;
; Receiver:b2v_inst|Add2~72                         ; 1       ;
; Receiver:b2v_inst|Add2~67COUT1_206                ; 1       ;
; Receiver:b2v_inst|Add2~67                         ; 1       ;
; Receiver:b2v_inst|Add2~62COUT1_204                ; 1       ;
; Receiver:b2v_inst|Add2~62                         ; 1       ;
; Receiver:b2v_inst|Add2~57COUT1_202                ; 1       ;
; Receiver:b2v_inst|Add2~57                         ; 1       ;
; Receiver:b2v_inst|Add2~47COUT1_200                ; 1       ;
; Receiver:b2v_inst|Add2~47                         ; 1       ;
; Receiver:b2v_inst|Add2~42COUT1_198                ; 1       ;
; Receiver:b2v_inst|Add2~42                         ; 1       ;
; Receiver:b2v_inst|Add2~37COUT1_196                ; 1       ;
; Receiver:b2v_inst|Add2~37                         ; 1       ;
; Receiver:b2v_inst|Add2~32COUT1_194                ; 1       ;
; Receiver:b2v_inst|Add2~32                         ; 1       ;
; Receiver:b2v_inst|Add2~22COUT1_192                ; 1       ;
; Receiver:b2v_inst|Add2~22                         ; 1       ;
; Receiver:b2v_inst|Add2~17COUT1_188                ; 1       ;
; Receiver:b2v_inst|Add2~17                         ; 1       ;
; Receiver:b2v_inst|Add2~12COUT1_186                ; 1       ;
; Receiver:b2v_inst|Add2~12                         ; 1       ;
; Receiver:b2v_inst|Add2~2COUT1_190                 ; 1       ;
; Receiver:b2v_inst|Add2~2                          ; 1       ;
; Receiver:b2v_inst|Add1~152                        ; 1       ;
; Receiver:b2v_inst|Add1~147COUT1_232               ; 1       ;
; Receiver:b2v_inst|Add1~147                        ; 1       ;
; Receiver:b2v_inst|Add1~142COUT1_230               ; 1       ;
; Receiver:b2v_inst|Add1~142                        ; 1       ;
; Receiver:b2v_inst|Add1~137COUT1_228               ; 1       ;
; Receiver:b2v_inst|Add1~137                        ; 1       ;
; Receiver:b2v_inst|Add1~132COUT1_226               ; 1       ;
; Receiver:b2v_inst|Add1~132                        ; 1       ;
; Receiver:b2v_inst|Add1~122COUT1_224               ; 1       ;
; Receiver:b2v_inst|Add1~122                        ; 1       ;
; Receiver:b2v_inst|Add1~117COUT1_222               ; 1       ;
; Receiver:b2v_inst|Add1~117                        ; 1       ;
; Receiver:b2v_inst|Add1~112COUT1_220               ; 1       ;
; Receiver:b2v_inst|Add1~112                        ; 1       ;
; Receiver:b2v_inst|Add1~107COUT1_218               ; 1       ;
; Receiver:b2v_inst|Add1~107                        ; 1       ;
; Receiver:b2v_inst|Add1~97COUT1_216                ; 1       ;
; Receiver:b2v_inst|Add1~97                         ; 1       ;
; Receiver:b2v_inst|Add1~92COUT1_214                ; 1       ;
; Receiver:b2v_inst|Add1~92                         ; 1       ;
; Receiver:b2v_inst|Add1~87COUT1_212                ; 1       ;
; Receiver:b2v_inst|Add1~87                         ; 1       ;
; Receiver:b2v_inst|Add1~82COUT1_210                ; 1       ;
; Receiver:b2v_inst|Add1~82                         ; 1       ;
; Receiver:b2v_inst|Add1~72COUT1_208                ; 1       ;
; Receiver:b2v_inst|Add1~72                         ; 1       ;
; Receiver:b2v_inst|Add1~67COUT1_206                ; 1       ;
; Receiver:b2v_inst|Add1~67                         ; 1       ;
; Receiver:b2v_inst|Add1~62COUT1_204                ; 1       ;
; Receiver:b2v_inst|Add1~62                         ; 1       ;
; Receiver:b2v_inst|Add1~57COUT1_202                ; 1       ;
; Receiver:b2v_inst|Add1~57                         ; 1       ;
; Receiver:b2v_inst|Add1~47COUT1_200                ; 1       ;
; Receiver:b2v_inst|Add1~47                         ; 1       ;
; Receiver:b2v_inst|Add1~42COUT1_198                ; 1       ;
; Receiver:b2v_inst|Add1~42                         ; 1       ;
; Receiver:b2v_inst|Add1~37COUT1_196                ; 1       ;
; Receiver:b2v_inst|Add1~37                         ; 1       ;
; Receiver:b2v_inst|Add1~32COUT1_194                ; 1       ;
; Receiver:b2v_inst|Add1~32                         ; 1       ;
; Receiver:b2v_inst|Add1~22COUT1_192                ; 1       ;
; Receiver:b2v_inst|Add1~22                         ; 1       ;
; Receiver:b2v_inst|Add1~17COUT1_188                ; 1       ;
; Receiver:b2v_inst|Add1~17                         ; 1       ;
; Receiver:b2v_inst|Add1~12COUT1_186                ; 1       ;
; Receiver:b2v_inst|Add1~12                         ; 1       ;
; Receiver:b2v_inst|Add1~2COUT1_190                 ; 1       ;
; Receiver:b2v_inst|Add1~2                          ; 1       ;
; Transmitter:b2v_inst1|Add1~157COUT1_190           ; 1       ;
; Transmitter:b2v_inst1|Add1~157                    ; 1       ;
; Transmitter:b2v_inst1|Add1~155                    ; 1       ;
; Transmitter:b2v_inst1|Add1~152COUT1_192           ; 1       ;
; Transmitter:b2v_inst1|Add1~152                    ; 1       ;
; Transmitter:b2v_inst1|Add1~150                    ; 1       ;
; Transmitter:b2v_inst1|Add1~145                    ; 1       ;
; Transmitter:b2v_inst1|Add1~142COUT1_194           ; 1       ;
; Transmitter:b2v_inst1|Add1~142                    ; 1       ;
; Transmitter:b2v_inst1|Add1~140                    ; 1       ;
; Transmitter:b2v_inst1|Add1~137COUT1_196           ; 1       ;
; Transmitter:b2v_inst1|Add1~137                    ; 1       ;
; Transmitter:b2v_inst1|Add1~135                    ; 1       ;
; Transmitter:b2v_inst1|Add1~132COUT1_198           ; 1       ;
; Transmitter:b2v_inst1|Add1~132                    ; 1       ;
; Transmitter:b2v_inst1|Add1~130                    ; 1       ;
; Transmitter:b2v_inst1|Add1~127COUT1_200           ; 1       ;
; Transmitter:b2v_inst1|Add1~127                    ; 1       ;
; Transmitter:b2v_inst1|Add1~125                    ; 1       ;
; Transmitter:b2v_inst1|Add1~120                    ; 1       ;
; Transmitter:b2v_inst1|Add1~117COUT1_202           ; 1       ;
; Transmitter:b2v_inst1|Add1~117                    ; 1       ;
; Transmitter:b2v_inst1|Add1~115                    ; 1       ;
; Transmitter:b2v_inst1|Add1~112COUT1_204           ; 1       ;
; Transmitter:b2v_inst1|Add1~112                    ; 1       ;
; Transmitter:b2v_inst1|Add1~110                    ; 1       ;
; Transmitter:b2v_inst1|Add1~107COUT1_206           ; 1       ;
; Transmitter:b2v_inst1|Add1~107                    ; 1       ;
; Transmitter:b2v_inst1|Add1~105                    ; 1       ;
; Transmitter:b2v_inst1|Add1~102COUT1_208           ; 1       ;
; Transmitter:b2v_inst1|Add1~102                    ; 1       ;
; Transmitter:b2v_inst1|Add1~100                    ; 1       ;
; Transmitter:b2v_inst1|Add1~95                     ; 1       ;
; Transmitter:b2v_inst1|Add1~92COUT1_210            ; 1       ;
; Transmitter:b2v_inst1|Add1~92                     ; 1       ;
; Transmitter:b2v_inst1|Add1~90                     ; 1       ;
; Transmitter:b2v_inst1|Add1~87COUT1_212            ; 1       ;
; Transmitter:b2v_inst1|Add1~87                     ; 1       ;
; Transmitter:b2v_inst1|Add1~85                     ; 1       ;
; Transmitter:b2v_inst1|Add1~82COUT1_214            ; 1       ;
; Transmitter:b2v_inst1|Add1~82                     ; 1       ;
; Transmitter:b2v_inst1|Add1~80                     ; 1       ;
; Transmitter:b2v_inst1|Add1~77COUT1_216            ; 1       ;
; Transmitter:b2v_inst1|Add1~77                     ; 1       ;
; Transmitter:b2v_inst1|Add1~75                     ; 1       ;
; Transmitter:b2v_inst1|Add1~70                     ; 1       ;
; Transmitter:b2v_inst1|Add1~67COUT1_218            ; 1       ;
; Transmitter:b2v_inst1|Add1~67                     ; 1       ;
; Transmitter:b2v_inst1|Add1~65                     ; 1       ;
; Transmitter:b2v_inst1|Add1~62COUT1_220            ; 1       ;
; Transmitter:b2v_inst1|Add1~62                     ; 1       ;
; Transmitter:b2v_inst1|Add1~60                     ; 1       ;
; Transmitter:b2v_inst1|Add1~57COUT1_222            ; 1       ;
; Transmitter:b2v_inst1|Add1~57                     ; 1       ;
; Transmitter:b2v_inst1|Add1~55                     ; 1       ;
; Transmitter:b2v_inst1|Add1~52COUT1_224            ; 1       ;
; Transmitter:b2v_inst1|Add1~52                     ; 1       ;
; Transmitter:b2v_inst1|Add1~50                     ; 1       ;
; Transmitter:b2v_inst1|Add1~45                     ; 1       ;
; Transmitter:b2v_inst1|Add1~42COUT1_226            ; 1       ;
; Transmitter:b2v_inst1|Add1~42                     ; 1       ;
; Transmitter:b2v_inst1|Add1~40                     ; 1       ;
; Transmitter:b2v_inst1|Add1~37COUT1_228            ; 1       ;
; Transmitter:b2v_inst1|Add1~37                     ; 1       ;
; Transmitter:b2v_inst1|Add1~35                     ; 1       ;
; Transmitter:b2v_inst1|Add1~32COUT1_230            ; 1       ;
; Transmitter:b2v_inst1|Add1~32                     ; 1       ;
; Transmitter:b2v_inst1|Add1~30                     ; 1       ;
; Transmitter:b2v_inst1|Add1~27COUT1_232            ; 1       ;
; Transmitter:b2v_inst1|Add1~27                     ; 1       ;
; Transmitter:b2v_inst1|Add1~25                     ; 1       ;
; Transmitter:b2v_inst1|Add1~22                     ; 1       ;
; Transmitter:b2v_inst1|Add1~20                     ; 1       ;
; Transmitter:b2v_inst1|Add1~15                     ; 1       ;
; Divider:b2v_inst2|cnt[11]~61COUT1_110             ; 1       ;
; Divider:b2v_inst2|cnt[11]~61                      ; 1       ;
; Divider:b2v_inst2|cnt[30]~59                      ; 1       ;
; Divider:b2v_inst2|cnt[29]~57COUT1_140             ; 1       ;
; Divider:b2v_inst2|cnt[29]~57                      ; 1       ;
; Divider:b2v_inst2|cnt[28]~55COUT1_138             ; 1       ;
; Divider:b2v_inst2|cnt[28]~55                      ; 1       ;
; Divider:b2v_inst2|cnt[2]~51COUT1_96               ; 1       ;
; Divider:b2v_inst2|cnt[2]~51                       ; 1       ;
; Divider:b2v_inst2|cnt[1]~49COUT1_94               ; 1       ;
; Divider:b2v_inst2|cnt[1]~49                       ; 1       ;
; Divider:b2v_inst2|cnt[3]~47COUT1_98               ; 1       ;
; Divider:b2v_inst2|cnt[3]~47                       ; 1       ;
; Divider:b2v_inst2|cnt[4]~45COUT1_100              ; 1       ;
; Divider:b2v_inst2|cnt[4]~45                       ; 1       ;
; Divider:b2v_inst2|cnt[9]~43COUT1_108              ; 1       ;
; Divider:b2v_inst2|cnt[9]~43                       ; 1       ;
; Divider:b2v_inst2|cnt[7]~41COUT1_104              ; 1       ;
; Divider:b2v_inst2|cnt[7]~41                       ; 1       ;
; Divider:b2v_inst2|cnt[6]~37COUT1_102              ; 1       ;
; Divider:b2v_inst2|cnt[6]~37                       ; 1       ;
; Divider:b2v_inst2|cnt[8]~35COUT1_106              ; 1       ;
; Divider:b2v_inst2|cnt[8]~35                       ; 1       ;
; Divider:b2v_inst2|cnt[27]~31COUT1_136             ; 1       ;
; Divider:b2v_inst2|cnt[27]~31                      ; 1       ;
; Divider:b2v_inst2|cnt[26]~29COUT1_134             ; 1       ;
; Divider:b2v_inst2|cnt[26]~29                      ; 1       ;
; Divider:b2v_inst2|cnt[24]~25COUT1_132             ; 1       ;
; Divider:b2v_inst2|cnt[24]~25                      ; 1       ;
; Divider:b2v_inst2|cnt[23]~23COUT1_130             ; 1       ;
; Divider:b2v_inst2|cnt[23]~23                      ; 1       ;
; Divider:b2v_inst2|cnt[22]~21COUT1_128             ; 1       ;
; Divider:b2v_inst2|cnt[22]~21                      ; 1       ;
; Divider:b2v_inst2|cnt[21]~19COUT1_126             ; 1       ;
; Divider:b2v_inst2|cnt[21]~19                      ; 1       ;
; Divider:b2v_inst2|cnt[19]~15COUT1_124             ; 1       ;
; Divider:b2v_inst2|cnt[19]~15                      ; 1       ;
; Divider:b2v_inst2|cnt[18]~13COUT1_122             ; 1       ;
; Divider:b2v_inst2|cnt[18]~13                      ; 1       ;
; Divider:b2v_inst2|cnt[17]~11COUT1_120             ; 1       ;
; Divider:b2v_inst2|cnt[17]~11                      ; 1       ;
; Divider:b2v_inst2|cnt[16]~9COUT1_118              ; 1       ;
; Divider:b2v_inst2|cnt[16]~9                       ; 1       ;
; Divider:b2v_inst2|cnt[14]~5COUT1_116              ; 1       ;
; Divider:b2v_inst2|cnt[14]~5                       ; 1       ;
; Divider:b2v_inst2|cnt[13]~3COUT1_114              ; 1       ;
; Divider:b2v_inst2|cnt[13]~3                       ; 1       ;
; Divider:b2v_inst2|cnt[12]~1COUT1_112              ; 1       ;
; Divider:b2v_inst2|cnt[12]~1                       ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[30]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[29]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[29]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[28]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[28]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[27]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[27]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[26]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[26]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[24]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[24]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[23]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[23]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[22]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[22]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[21]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[21]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[19]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[19]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[18]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[18]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[17]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[17]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[16]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[16]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[14]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[14]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[13]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[13]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[12]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[12]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[11]~1COUT1_5 ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[11]~1        ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[9]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[9]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[8]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[8]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[4]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[4]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[7]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[7]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[6]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[6]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[3]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[3]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[2]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[2]~1         ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[1]~1COUT1_5  ; 1       ;
; Receiver:b2v_inst|\ReceiveData:cnt16[1]~1         ; 1       ;
; Receiver:b2v_inst|Add0~152                        ; 1       ;
; Receiver:b2v_inst|Add0~147COUT1_232               ; 1       ;
; Receiver:b2v_inst|Add0~147                        ; 1       ;
; Receiver:b2v_inst|Add0~142COUT1_230               ; 1       ;
; Receiver:b2v_inst|Add0~142                        ; 1       ;
; Receiver:b2v_inst|Add0~137COUT1_228               ; 1       ;
; Receiver:b2v_inst|Add0~137                        ; 1       ;
; Receiver:b2v_inst|Add0~132COUT1_226               ; 1       ;
; Receiver:b2v_inst|Add0~132                        ; 1       ;
; Receiver:b2v_inst|Add0~122COUT1_224               ; 1       ;
; Receiver:b2v_inst|Add0~122                        ; 1       ;
; Receiver:b2v_inst|Add0~117COUT1_222               ; 1       ;
; Receiver:b2v_inst|Add0~117                        ; 1       ;
; Receiver:b2v_inst|Add0~112COUT1_220               ; 1       ;
; Receiver:b2v_inst|Add0~112                        ; 1       ;
; Receiver:b2v_inst|Add0~107COUT1_218               ; 1       ;
; Receiver:b2v_inst|Add0~107                        ; 1       ;
; Receiver:b2v_inst|Add0~97COUT1_216                ; 1       ;
; Receiver:b2v_inst|Add0~97                         ; 1       ;
; Receiver:b2v_inst|Add0~92COUT1_214                ; 1       ;
; Receiver:b2v_inst|Add0~92                         ; 1       ;
; Receiver:b2v_inst|Add0~87COUT1_212                ; 1       ;
; Receiver:b2v_inst|Add0~87                         ; 1       ;
; Receiver:b2v_inst|Add0~82COUT1_210                ; 1       ;
; Receiver:b2v_inst|Add0~82                         ; 1       ;
; Receiver:b2v_inst|Add0~72COUT1_208                ; 1       ;
; Receiver:b2v_inst|Add0~72                         ; 1       ;
; Receiver:b2v_inst|Add0~67COUT1_206                ; 1       ;
; Receiver:b2v_inst|Add0~67                         ; 1       ;
; Receiver:b2v_inst|Add0~62COUT1_204                ; 1       ;
; Receiver:b2v_inst|Add0~62                         ; 1       ;
; Receiver:b2v_inst|Add0~57COUT1_202                ; 1       ;
; Receiver:b2v_inst|Add0~57                         ; 1       ;
; Receiver:b2v_inst|Add0~47COUT1_200                ; 1       ;
; Receiver:b2v_inst|Add0~47                         ; 1       ;
; Receiver:b2v_inst|Add0~42COUT1_198                ; 1       ;
; Receiver:b2v_inst|Add0~42                         ; 1       ;
; Receiver:b2v_inst|Add0~37COUT1_196                ; 1       ;
; Receiver:b2v_inst|Add0~37                         ; 1       ;
; Receiver:b2v_inst|Add0~32COUT1_194                ; 1       ;
; Receiver:b2v_inst|Add0~32                         ; 1       ;
; Receiver:b2v_inst|Add0~22COUT1_192                ; 1       ;
; Receiver:b2v_inst|Add0~22                         ; 1       ;
; Receiver:b2v_inst|Add0~17COUT1_190                ; 1       ;
; Receiver:b2v_inst|Add0~17                         ; 1       ;
; Receiver:b2v_inst|Add0~12COUT1_186                ; 1       ;
; Receiver:b2v_inst|Add0~12                         ; 1       ;
; Receiver:b2v_inst|Add0~7COUT1_188                 ; 1       ;
; Receiver:b2v_inst|Add0~7                          ; 1       ;
; Transmitter:b2v_inst1|Add1~12COUT1_188            ; 1       ;
; Transmitter:b2v_inst1|Add1~12                     ; 1       ;
; Transmitter:b2v_inst1|Add1~10                     ; 1       ;
; Transmitter:b2v_inst1|Add1~7COUT1_186             ; 1       ;
; Transmitter:b2v_inst1|Add1~7                      ; 1       ;
; Transmitter:b2v_inst1|Add1~5                      ; 1       ;
; Transmitter:b2v_inst1|Add1~0                      ; 1       ;
; Transmitter:b2v_inst1|Add0~152                    ; 1       ;
; Transmitter:b2v_inst1|Add0~147COUT1_232           ; 1       ;
; Transmitter:b2v_inst1|Add0~147                    ; 1       ;
; Transmitter:b2v_inst1|Add0~142COUT1_230           ; 1       ;
; Transmitter:b2v_inst1|Add0~142                    ; 1       ;
; Transmitter:b2v_inst1|Add0~137COUT1_228           ; 1       ;
; Transmitter:b2v_inst1|Add0~137                    ; 1       ;
; Transmitter:b2v_inst1|Add0~132COUT1_226           ; 1       ;
; Transmitter:b2v_inst1|Add0~132                    ; 1       ;
; Transmitter:b2v_inst1|Add0~122COUT1_224           ; 1       ;
; Transmitter:b2v_inst1|Add0~122                    ; 1       ;
; Transmitter:b2v_inst1|Add0~117COUT1_222           ; 1       ;
; Transmitter:b2v_inst1|Add0~117                    ; 1       ;
; Transmitter:b2v_inst1|Add0~112COUT1_220           ; 1       ;
; Transmitter:b2v_inst1|Add0~112                    ; 1       ;
; Transmitter:b2v_inst1|Add0~107COUT1_218           ; 1       ;
; Transmitter:b2v_inst1|Add0~107                    ; 1       ;
; Transmitter:b2v_inst1|Add0~97COUT1_216            ; 1       ;
; Transmitter:b2v_inst1|Add0~97                     ; 1       ;
; Transmitter:b2v_inst1|Add0~92COUT1_214            ; 1       ;
; Transmitter:b2v_inst1|Add0~92                     ; 1       ;
; Transmitter:b2v_inst1|Add0~87COUT1_212            ; 1       ;
; Transmitter:b2v_inst1|Add0~87                     ; 1       ;
; Transmitter:b2v_inst1|Add0~82COUT1_210            ; 1       ;
; Transmitter:b2v_inst1|Add0~82                     ; 1       ;
; Transmitter:b2v_inst1|Add0~72COUT1_208            ; 1       ;
; Transmitter:b2v_inst1|Add0~72                     ; 1       ;
; Transmitter:b2v_inst1|Add0~67COUT1_206            ; 1       ;
; Transmitter:b2v_inst1|Add0~67                     ; 1       ;
; Transmitter:b2v_inst1|Add0~62COUT1_204            ; 1       ;
; Transmitter:b2v_inst1|Add0~62                     ; 1       ;
; Transmitter:b2v_inst1|Add0~57COUT1_202            ; 1       ;
; Transmitter:b2v_inst1|Add0~57                     ; 1       ;
; Transmitter:b2v_inst1|Add0~47COUT1_200            ; 1       ;
; Transmitter:b2v_inst1|Add0~47                     ; 1       ;
; Transmitter:b2v_inst1|Add0~42COUT1_198            ; 1       ;
; Transmitter:b2v_inst1|Add0~42                     ; 1       ;
; Transmitter:b2v_inst1|Add0~37COUT1_196            ; 1       ;
; Transmitter:b2v_inst1|Add0~37                     ; 1       ;
; Transmitter:b2v_inst1|Add0~32COUT1_194            ; 1       ;
; Transmitter:b2v_inst1|Add0~32                     ; 1       ;
; Transmitter:b2v_inst1|Add0~22COUT1_192            ; 1       ;
; Transmitter:b2v_inst1|Add0~22                     ; 1       ;
; Transmitter:b2v_inst1|Add0~17COUT1_190            ; 1       ;
; Transmitter:b2v_inst1|Add0~17                     ; 1       ;
; Transmitter:b2v_inst1|Add0~12COUT1_188            ; 1       ;
; Transmitter:b2v_inst1|Add0~12                     ; 1       ;
; Transmitter:b2v_inst1|Add0~7COUT1_186             ; 1       ;
; Transmitter:b2v_inst1|Add0~7                      ; 1       ;
+---------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 300 / 8,840 ( 3 % )  ;
; Direct links               ; 209 / 11,506 ( 2 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )       ;
; LAB clocks                 ; 40 / 156 ( 26 % )    ;
; LUT chains                 ; 22 / 2,619 ( < 1 % ) ;
; Local interconnects        ; 599 / 11,506 ( 5 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )      ;
; R4s                        ; 187 / 7,520 ( 2 % )  ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.33) ; Number of LABs  (Total = 64) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 2                            ;
; 10                                         ; 48                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 64) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 34                           ;
; 1 Clock                            ; 45                           ;
; 1 Clock enable                     ; 36                           ;
; 1 Sync. clear                      ; 7                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.50) ; Number of LABs  (Total = 64) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 8                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 43                           ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.63) ; Number of LABs  (Total = 64) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 9                            ;
; 5                                               ; 5                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 23                           ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.09) ; Number of LABs  (Total = 64) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 8                            ;
; 5                                            ; 3                            ;
; 6                                            ; 4                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 6                            ;
; 10                                           ; 2                            ;
; 11                                           ; 11                           ;
; 12                                           ; 6                            ;
; 13                                           ; 5                            ;
; 14                                           ; 3                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 19 16:57:09 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Serial_Port -c Serial_Port
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C3T144C8 for design "Serial_Port"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T144A8 is compatible
    Info: Device EP1C6T144C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 12
    Info: Pin ~ASDO~ is reserved at location 25
Critical Warning: No exact pin location assignment(s) for 3 pins of 9 total pins
    Info: Pin Buttom1_Out not assigned to an exact location on the device
    Info: Pin Buttom2_Out not assigned to an exact location on the device
    Info: Pin Data_out_MCU not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'Serial_Port.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "CLK" to use Global clock in PIN 93
Info: Automatically promoted signal "Divider:b2v_inst2|bclk" to use Global clock
Info: Automatically promoted some destinations of signal "RST" to use Global clock
    Info: Destination "Divider:b2v_inst2|but2_out" may be non-global or may not use global clock
    Info: Destination "Divider:b2v_inst2|but1_out" may be non-global or may not use global clock
    Info: Destination "Transmitter:b2v_inst1|xout" may be non-global or may not use global clock
    Info: Destination "Transmitter:b2v_inst1|\Transmit_Data:xbufs[7]~0" may be non-global or may not use global clock
    Info: Destination "Receiver:b2v_inst|rbuf[7]~0" may be non-global or may not use global clock
    Info: Destination "Receiver:b2v_inst|\ReceiveData:cnt5[31]~0" may be non-global or may not use global clock
    Info: Destination "Receiver:b2v_inst|\ReceiveData:cnt5[31]~1" may be non-global or may not use global clock
Info: Pin "RST" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 3 (unused VREF, 3.3V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  17 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  26 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 351 megabytes
    Info: Processing ended: Mon Dec 19 16:57:12 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


