
core:  ysyx_210438

#####################
#vcs compile log
#####################



all clear!!



#####################
#vcs system test
#####################
!!!!Hello test fail!!!!
!!!!Mem test fail!!!!
!!!!rtthread test fail!!!!


程序未跑通，可能是由于某些寄存器控制信号未初始化，或是某些逻辑错误,请自行检查修正后再次提交测试

以下为未复位的寄存器:

  27) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210438.U_RISCV.U_RISCV_RF.rf[31:0] 
   1) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210438.U_RISCV.U_RISCV_RF.rd2_data[63:0] 
   2) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210438.U_RISCV.U_RISCV_RF.rd3_data[63:0] 
   3) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210438.U_RISCV.U_RISCV_RF.rd1_data[63:0] 
