Fitter report for DE2_115_USB_DEVICE_LED
Sun Feb 20 18:10:49 2022
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 20 18:10:48 2022       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; DE2_115_USB_DEVICE_LED                      ;
; Top-level Entity Name              ; DE2_115_USB_DEVICE_LED                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,244 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 3,697 / 114,480 ( 3 % )                     ;
;     Dedicated logic registers      ; 2,688 / 114,480 ( 2 % )                     ;
; Total registers                    ; 2807                                        ;
; Total pins                         ; 518 / 529 ( 98 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 47,888 / 3,981,312 ( 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                   ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_bank[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_bank[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_cmd[3]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[17]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[18]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[18]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[19]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[19]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[20]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[20]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[21]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[21]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[22]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[22]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[23]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[23]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[24]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[24]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[25]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[25]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[26]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[26]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[27]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[27]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[28]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[28]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[29]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[29]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[30]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[30]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[31]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_data[31]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_dqm[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_dqm[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_dqm[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_dqm[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[0]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[1]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[2]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[3]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[4]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[5]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[6]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[7]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[8]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[9]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[10]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[11]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[12]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[13]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[14]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[15]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[16]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[17]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[18]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[19]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[20]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[21]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[22]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[23]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[24]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[25]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[26]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[27]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[28]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[29]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[30]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|za_data[31]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a0                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a1                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a2                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a3                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a4                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a5                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a6                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a7                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a8                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a9                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a10                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a11                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a12                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a13                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a14                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a15                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[21]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a16                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[22]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a17                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[23]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a18                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[24]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a19                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[25]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a20                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[26]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a21                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[27]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a22                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[28]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a23                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[29]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a24                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[30]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a25                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[31]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a26                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[32]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a27                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[33]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a28                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[34]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a29                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[35]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a30                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[36]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a31                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a32                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a33                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a34                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a35                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a36                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a37                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a38                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ram_block1a39                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a0                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a1                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a2                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a3                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a4                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a5                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a6                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a7                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a8                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a9                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a10                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a11                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a12                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a13                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a14                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a15                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a16                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a17                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[18]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a18                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[19]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a19                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a20                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a21                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a22                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a23                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[27]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a24                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a25                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a26                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[31]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ram_block1a27                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                 ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity         ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                        ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                        ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                        ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE2_115_Qsys_sdram_0   ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE2_115_Qsys_sdram_0   ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment             ;
; I/O Standard                ; DE2_115_USB_DEVICE_LED ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment             ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7985 ) ; 0.00 % ( 0 / 7985 )        ; 0.00 % ( 0 / 7985 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7985 ) ; 0.00 % ( 0 / 7985 )        ; 0.00 % ( 0 / 7985 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7520 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_USB_DEVICE_LED.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,244 / 114,480 ( 4 % )     ;
;     -- Combinational with no register       ; 1556                        ;
;     -- Register only                        ; 547                         ;
;     -- Combinational with a register        ; 2141                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2062                        ;
;     -- 3 input functions                    ; 1018                        ;
;     -- <=2 input functions                  ; 617                         ;
;     -- Register only                        ; 547                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3415                        ;
;     -- arithmetic mode                      ; 282                         ;
;                                             ;                             ;
; Total registers*                            ; 2,807 / 117,053 ( 2 % )     ;
;     -- Dedicated logic registers            ; 2,688 / 114,480 ( 2 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 333 / 7,155 ( 5 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 518 / 529 ( 98 % )          ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 14 / 432 ( 3 % )            ;
; Total block memory bits                     ; 47,888 / 3,981,312 ( 1 % )  ;
; Total block memory implementation bits      ; 129,024 / 3,981,312 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 9                           ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.3% / 2.4% / 2.0%          ;
; Peak interconnect usage (total/H/V)         ; 29.9% / 31.1% / 28.2%       ;
; Maximum fan-out                             ; 2023                        ;
; Highest non-global fan-out                  ; 766                         ;
; Total fan-out                               ; 24330                       ;
; Average fan-out                             ; 2.99                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                             ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                        ;                                ;
; Total logic elements                         ; 3933 / 114480 ( 3 % ) ; 130 / 114480 ( < 1 % ) ; 181 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1408                  ; 58                     ; 90                     ; 0                              ;
;     -- Register only                         ; 524                   ; 8                      ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 2001                  ; 64                     ; 76                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 1932                  ; 54                     ; 76                     ; 0                              ;
;     -- 3 input functions                     ; 950                   ; 22                     ; 46                     ; 0                              ;
;     -- <=2 input functions                   ; 527                   ; 46                     ; 44                     ; 0                              ;
;     -- Register only                         ; 524                   ; 8                      ; 15                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                        ;                                ;
;     -- normal mode                           ; 3140                  ; 118                    ; 157                    ; 0                              ;
;     -- arithmetic mode                       ; 269                   ; 4                      ; 9                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total registers                              ; 2644                  ; 72                     ; 91                     ; 0                              ;
;     -- Dedicated logic registers             ; 2525 / 114480 ( 2 % ) ; 72 / 114480 ( < 1 % )  ; 91 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 304 / 7155 ( 4 % )    ; 17 / 7155 ( < 1 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 518                   ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 47888                 ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 129024                ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 14 / 432 ( 3 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                        ;                                ;
; Connections                                  ;                       ;                        ;                        ;                                ;
;     -- Input Connections                     ; 2997                  ; 73                     ; 140                    ; 1                              ;
;     -- Registered Input Connections          ; 2701                  ; 30                     ; 100                    ; 0                              ;
;     -- Output Connections                    ; 405                   ; 5                      ; 212                    ; 2589                           ;
;     -- Registered Output Connections         ; 6                     ; 3                      ; 212                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                        ;                                ;
;     -- Total Connections                     ; 23451                 ; 571                    ; 1056                   ; 2598                           ;
;     -- Registered Connections                ; 11410                 ; 294                    ; 740                    ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; External Connections                         ;                       ;                        ;                        ;                                ;
;     -- Top                                   ; 478                   ; 31                     ; 303                    ; 2590                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                      ; 47                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 303                   ; 47                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2590                  ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                        ;                                ;
;     -- Input Ports                           ; 141                   ; 11                     ; 87                     ; 1                              ;
;     -- Output Ports                          ; 255                   ; 4                      ; 104                    ; 3                              ;
;     -- Bidir Ports                           ; 143                   ; 0                      ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                      ; 60                     ; 0                              ;
;                                              ;                       ;                        ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                      ; 3                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                      ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                      ; 68                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 73                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                      ; 73                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT         ; D2    ; 1        ; 0            ; 68           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK2_50          ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK3_50          ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLOCK_50           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET0_INT_N        ; A21   ; 7        ; 89           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_LINK100      ; C14   ; 8        ; 52           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET0_RX_CLK       ; A15   ; 7        ; 56           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_COL       ; E15   ; 7        ; 58           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_CRS       ; D15   ; 7        ; 58           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[0]   ; C16   ; 7        ; 62           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[1]   ; D16   ; 7        ; 62           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[2]   ; D17   ; 7        ; 81           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DATA[3]   ; C15   ; 7        ; 58           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_DV        ; C17   ; 7        ; 81           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_RX_ER        ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET0_TX_CLK       ; B17   ; 7        ; 60           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_INT_N        ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_LINK100      ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ENET1_RX_CLK       ; B15   ; 7        ; 56           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_COL       ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_CRS       ; D20   ; 7        ; 85           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[0]   ; B23   ; 7        ; 102          ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[1]   ; C21   ; 7        ; 91           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[2]   ; A23   ; 7        ; 102          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DATA[3]   ; D21   ; 7        ; 96           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_DV        ; A22   ; 7        ; 89           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_RX_ER        ; C24   ; 7        ; 98           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENET1_TX_CLK       ; C22   ; 7        ; 96           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ENETCLK_25         ; A14   ; 8        ; 56           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FL_RY              ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN0        ; AH15  ; 4        ; 58           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.0-V LVTTL  ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1      ; J27   ; 6        ; 115          ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P1(n)   ; J28   ; 6        ; 115          ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_CLKIN_P2      ; Y27   ; 5        ; 115          ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_CLKIN_P2(n)   ; Y28   ; 5        ; 115          ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[0]     ; F24   ; 6        ; 115          ; 68           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[0](n)  ; F25   ; 6        ; 115          ; 68           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[10]    ; U25   ; 5        ; 115          ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[10](n) ; U26   ; 5        ; 115          ; 27           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[11]    ; L21   ; 6        ; 115          ; 62           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[11](n) ; L22   ; 6        ; 115          ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[12]    ; N25   ; 6        ; 115          ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[12](n) ; N26   ; 6        ; 115          ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[13]    ; P25   ; 6        ; 115          ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[13](n) ; P26   ; 6        ; 115          ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[14]    ; P21   ; 5        ; 115          ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[14](n) ; R21   ; 5        ; 115          ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[15]    ; R22   ; 5        ; 115          ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[15](n) ; R23   ; 5        ; 115          ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[16]    ; T21   ; 5        ; 115          ; 32           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[16](n) ; T22   ; 5        ; 115          ; 32           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[1]     ; D26   ; 6        ; 115          ; 62           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[1](n)  ; C27   ; 6        ; 115          ; 61           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[2]     ; F26   ; 6        ; 115          ; 59           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[2](n)  ; E26   ; 6        ; 115          ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[3]     ; G25   ; 6        ; 115          ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[3](n)  ; G26   ; 6        ; 115          ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[4]     ; H25   ; 6        ; 115          ; 58           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[4](n)  ; H26   ; 6        ; 115          ; 58           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[5]     ; K25   ; 6        ; 115          ; 55           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[5](n)  ; K26   ; 6        ; 115          ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[6]     ; L23   ; 6        ; 115          ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[6](n)  ; L24   ; 6        ; 115          ; 48           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[7]     ; M25   ; 6        ; 115          ; 47           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[7](n)  ; M26   ; 6        ; 115          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[8]     ; R25   ; 5        ; 115          ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[8](n)  ; R26   ; 5        ; 115          ; 33           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; HSMC_RX_D_P[9]     ; T25   ; 5        ; 115          ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; HSMC_RX_D_P[9](n)  ; T26   ; 5        ; 115          ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ; no        ;
; IRDA_RXD           ; Y15   ; 3        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]             ; M23   ; 6        ; 115          ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]             ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]             ; N21   ; 6        ; 115          ; 42           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]             ; R24   ; 5        ; 115          ; 35           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; OTG_INT            ; D5    ; 8        ; 3            ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SD_WP_N            ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SMA_CLKIN          ; AH14  ; 3        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]              ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]             ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]             ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]             ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]             ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]             ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]             ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]             ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]             ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]              ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]              ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]              ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]              ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]              ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]              ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]              ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]              ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]              ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; TD_CLK27           ; B14   ; 8        ; 56           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[0]         ; E8    ; 8        ; 11           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[1]         ; A7    ; 8        ; 29           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[2]         ; D8    ; 8        ; 16           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[3]         ; C7    ; 8        ; 16           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[4]         ; D7    ; 8        ; 13           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[5]         ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[6]         ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_DATA[7]         ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_HS              ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TD_VS              ; E4    ; 8        ; 1            ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RTS           ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; UART_RXD           ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT         ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUD_XCK            ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]       ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]      ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]      ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]      ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]       ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]       ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]       ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]       ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]       ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]       ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]       ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]       ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]       ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]         ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]         ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N         ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE           ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK           ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N          ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]        ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]        ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]        ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]        ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N         ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N          ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EEP_I2C_SCLK       ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_GTX_CLK      ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_MDC          ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N        ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0]   ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1]   ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2]   ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3]   ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN        ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_ER        ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_GTX_CLK      ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_MDC          ; D23   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_RST_N        ; D22   ; 7        ; 111          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[0]   ; C25   ; 7        ; 105          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[1]   ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[2]   ; B26   ; 7        ; 113          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_DATA[3]   ; C26   ; 7        ; 113          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_EN        ; B25   ; 7        ; 107          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET1_TX_ER        ; A25   ; 7        ; 109          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[0]         ; AG12  ; 3        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[10]        ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[11]        ; AF9   ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[12]        ; AA10  ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[13]        ; AD8   ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[14]        ; AC8   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[15]        ; Y10   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[16]        ; AA8   ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[17]        ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[18]        ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[19]        ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[1]         ; AH7   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[20]        ; AE10  ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[21]        ; AD10  ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[22]        ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[2]         ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[3]         ; Y14   ; 3        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[4]         ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[5]         ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[6]         ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[7]         ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[8]         ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_ADDR[9]         ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_CE_N            ; AG7   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_OE_N            ; AG8   ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_RST_N           ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WE_N            ; AC10  ; 3        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FL_WP_N            ; AE12  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]            ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]            ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]            ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]            ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]            ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]            ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]            ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]            ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]            ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]            ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]            ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]            ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]            ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]            ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]            ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]            ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]            ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]            ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]            ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]            ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]            ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]            ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]            ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]            ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]            ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]            ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]            ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]            ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]            ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]            ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]            ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]            ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]            ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]            ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]            ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]            ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]            ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]            ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]            ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]            ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]            ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]            ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]            ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]            ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]            ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]            ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]            ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]            ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]            ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]            ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]            ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]            ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]            ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]            ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]            ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]            ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT0       ; AD28  ; 5        ; 115          ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1     ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P1(n)  ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_CLKOUT_P2     ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_CLKOUT_P2(n)  ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[0]     ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[0](n)  ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[10]    ; J25   ; 6        ; 115          ; 51           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[10](n) ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[11]    ; L27   ; 6        ; 115          ; 48           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[11](n) ; L28   ; 6        ; 115          ; 47           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[12]    ; V25   ; 5        ; 115          ; 23           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[12](n) ; V26   ; 5        ; 115          ; 23           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[13]    ; R27   ; 5        ; 115          ; 34           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[13](n) ; R28   ; 5        ; 115          ; 34           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[14]    ; U27   ; 5        ; 115          ; 29           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[14](n) ; U28   ; 5        ; 115          ; 28           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[15]    ; V27   ; 5        ; 115          ; 22           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[15](n) ; V28   ; 5        ; 115          ; 22           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[16]    ; U22   ; 5        ; 115          ; 26           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[16](n) ; V22   ; 5        ; 115          ; 26           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[1]     ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[1](n)  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[2]     ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[2](n)  ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[3]     ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[3](n)  ; G28   ; 6        ; 115          ; 52           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[4]     ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[4](n)  ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[5]     ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[5](n)  ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[6]     ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[6](n)  ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[7]     ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[7](n)  ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[8]     ; J23   ; 6        ; 115          ; 63           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[8](n)  ; J24   ; 6        ; 115          ; 63           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; HSMC_TX_D_P[9]     ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; HSMC_TX_D_P[9](n)  ; P28   ; 6        ; 115          ; 43           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; I2C_SCLK           ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON           ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN             ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON             ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS             ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW             ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]            ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]            ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]            ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]            ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]            ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]            ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]            ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]            ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]            ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]            ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]           ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]           ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]           ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]           ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]           ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]           ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]           ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]           ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]            ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]            ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]            ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]            ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]            ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]            ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]            ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]            ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]            ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]        ; H7    ; 1        ; 0            ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]        ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N           ; A3    ; 8        ; 5            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N           ; B3    ; 8        ; 5            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N          ; C5    ; 8        ; 3            ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N           ; A4    ; 8        ; 7            ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD_CLK             ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SMA_CLKOUT         ; AE23  ; 4        ; 105          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]       ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]      ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]      ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]      ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]      ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]      ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]      ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]      ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]      ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]      ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]      ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]       ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]       ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]       ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]       ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]       ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]       ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]       ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]       ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]       ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N          ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N          ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N          ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N          ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N          ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TD_RESET_N         ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS           ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD           ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N        ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]           ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]           ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]           ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]           ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]           ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]           ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]           ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]           ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK            ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]           ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]           ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]           ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]           ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]           ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]           ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]           ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]           ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS             ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]           ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]           ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]           ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]           ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]           ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]           ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]           ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]           ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N         ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS             ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; AUD_ADCLRCK  ; C2    ; 1        ; 0            ; 69           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; AUD_BCLK     ; F2    ; 1        ; 0            ; 60           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; AUD_DACLRCK  ; E3    ; 1        ; 0            ; 66           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; DRAM_DQ[0]   ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe                                                                                  ;
; DRAM_DQ[10]  ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                    ;
; DRAM_DQ[11]  ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                    ;
; DRAM_DQ[12]  ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                    ;
; DRAM_DQ[13]  ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                    ;
; DRAM_DQ[14]  ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                    ;
; DRAM_DQ[15]  ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                    ;
; DRAM_DQ[16]  ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                    ;
; DRAM_DQ[17]  ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                    ;
; DRAM_DQ[18]  ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                    ;
; DRAM_DQ[19]  ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                    ;
; DRAM_DQ[1]   ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                     ;
; DRAM_DQ[20]  ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                    ;
; DRAM_DQ[21]  ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                    ;
; DRAM_DQ[22]  ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                    ;
; DRAM_DQ[23]  ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                    ;
; DRAM_DQ[24]  ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                    ;
; DRAM_DQ[25]  ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                    ;
; DRAM_DQ[26]  ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                    ;
; DRAM_DQ[27]  ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                    ;
; DRAM_DQ[28]  ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                    ;
; DRAM_DQ[29]  ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                    ;
; DRAM_DQ[2]   ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                     ;
; DRAM_DQ[30]  ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                    ;
; DRAM_DQ[31]  ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_31                                                                    ;
; DRAM_DQ[3]   ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                     ;
; DRAM_DQ[4]   ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                     ;
; DRAM_DQ[5]   ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                     ;
; DRAM_DQ[6]   ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                     ;
; DRAM_DQ[7]   ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                     ;
; DRAM_DQ[8]   ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                     ;
; DRAM_DQ[9]   ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                     ;
; EEP_I2C_SDAT ; E14   ; 8        ; 45           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; ENET0_MDIO   ; B21   ; 7        ; 87           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; ENET1_MDIO   ; D25   ; 7        ; 105          ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[0]     ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[1]     ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[2]     ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[3]     ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[4]     ; F14   ; 8        ; 45           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[5]     ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; EX_IO[6]     ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[0]     ; AH8   ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[1]     ; AF10  ; 3        ; 29           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[2]     ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[3]     ; AH10  ; 3        ; 31           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[4]     ; AF11  ; 3        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[5]     ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[6]     ; AH11  ; 3        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; FL_DQ[7]     ; AF12  ; 3        ; 33           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[0]      ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[10]     ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[11]     ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[12]     ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[13]     ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[14]     ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[15]     ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[16]     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[17]     ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[18]     ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[19]     ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[1]      ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[20]     ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[21]     ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[22]     ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[23]     ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[24]     ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[25]     ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[26]     ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[27]     ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[28]     ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[29]     ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[2]      ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[30]     ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[31]     ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[32]     ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[33]     ; AH26  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[34]     ; AH23  ; 4        ; 81           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[35]     ; AG26  ; 4        ; 113          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[3]      ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[4]      ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[5]      ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[6]      ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[7]      ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[8]      ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO[9]      ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; HSMC_D[0]    ; AE26  ; 5        ; 115          ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; HSMC_D[1]    ; AE28  ; 5        ; 115          ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; HSMC_D[2]    ; AE27  ; 5        ; 115          ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; HSMC_D[3]    ; AF27  ; 5        ; 115          ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; I2C_SDAT     ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; LCD_DATA[0]  ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[1]  ; L1    ; 1        ; 0            ; 44           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[2]  ; L2    ; 1        ; 0            ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[3]  ; K7    ; 1        ; 0            ; 49           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[4]  ; K1    ; 1        ; 0            ; 54           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[5]  ; K2    ; 1        ; 0            ; 55           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[6]  ; M3    ; 1        ; 0            ; 51           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; LCD_DATA[7]  ; M5    ; 1        ; 0            ; 47           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ;
; OTG_DATA[0]  ; J6    ; 1        ; 0            ; 50           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[10] ; G1    ; 1        ; 0            ; 55           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[11] ; G2    ; 1        ; 0            ; 55           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[12] ; G3    ; 1        ; 0            ; 63           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[13] ; F1    ; 1        ; 0            ; 59           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[14] ; F3    ; 1        ; 0            ; 66           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[15] ; G4    ; 1        ; 0            ; 63           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[1]  ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[2]  ; J5    ; 1        ; 0            ; 50           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[3]  ; K3    ; 1        ; 0            ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[4]  ; J4    ; 1        ; 0            ; 57           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[5]  ; J3    ; 1        ; 0            ; 57           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[6]  ; J7    ; 1        ; 0            ; 49           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[7]  ; H6    ; 1        ; 0            ; 64           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[8]  ; H3    ; 1        ; 0            ; 62           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; OTG_DATA[9]  ; H4    ; 1        ; 0            ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 (inverted)                                                               ;
; PS2_CLK      ; G6    ; 1        ; 0            ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; PS2_CLK2     ; G5    ; 1        ; 0            ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; PS2_DAT      ; H5    ; 1        ; 0            ; 59           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; PS2_DAT2     ; F5    ; 1        ; 0            ; 65           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SD_CMD       ; AD14  ; 3        ; 56           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SD_DAT[0]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SD_DAT[1]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SD_DAT[2]    ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SD_DAT[3]    ; AC14  ; 3        ; 56           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[0]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[10]  ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[11]  ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[12]  ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[13]  ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[14]  ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[15]  ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[1]   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[2]   ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[3]   ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[4]   ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[5]   ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[6]   ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[7]   ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[8]   ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; SRAM_DQ[9]   ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; G6       ; DIFFIO_L3p, nRESET                       ; Use as regular IO        ; PS2_CLK                 ; Dual Purpose Pin          ;
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; HSMC_RX_D_P[16](n)      ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; HSMC_RX_D_P[16]         ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; HSMC_RX_D_P[13](n)      ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; HSMC_RX_D_P[13]         ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; HSMC_TX_D_P[9](n)       ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; HSMC_TX_D_P[9]          ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; HSMC_TX_D_P[3](n)       ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; HSMC_TX_D_P[3]          ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                        ; Use as regular IO        ; HSMC_TX_D_P[2](n)       ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; HSMC_TX_D_P[2]          ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; HSMC_TX_D_P[1](n)       ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                       ; Use as regular IO        ; HSMC_TX_D_P[0](n)       ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; HSMC_TX_D_P[0]          ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; HSMC_RX_D_P[1](n)       ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; ENET1_RX_COL            ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; ENET0_RX_ER             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; ENET0_TX_ER             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ENET0_TX_CLK            ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; ENET0_RX_CRS            ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; EEP_I2C_SCLK            ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; EX_IO[2]                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; EX_IO[6]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; TD_DATA[3]              ; Dual Purpose Pin          ;
; D7       ; DIFFIO_T9p, DATA11                       ; Use as regular IO        ; TD_DATA[4]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 55 / 56 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 63 / 63 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 73 / 73 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 71 / 71 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 65 / 65 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 58 / 58 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 72 / 72 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 65 / 71 ( 92 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; OTG_CS_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 532        ; 8        ; OTG_WR_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; TD_DATA[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; ENETCLK_25                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; ENET0_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 423        ; 7        ; ENET1_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 412        ; 7        ; ENET1_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; ENET1_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 404        ; 7        ; ENET1_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; FL_ADDR[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; FL_ADDR[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; FL_ADDR[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; FL_ADDR[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; FL_ADDR[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; FL_ADDR[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; FL_ADDR[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; SD_DAT[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; FL_ADDR[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; FL_WE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; FL_ADDR[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; SD_DAT[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; FL_ADDR[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; FL_ADDR[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 186        ; 3        ; FL_ADDR[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; FL_ADDR[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; SD_CMD                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; HSMC_CLKOUT0                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; FL_ADDR[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; FL_ADDR[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 171        ; 3        ; FL_RST_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; FL_WP_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 177        ; 3        ; SD_CLK                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; SD_DAT[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; SMA_CLKOUT                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; HSMC_D[0]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE27     ; 284        ; 5        ; HSMC_D[2]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 283        ; 5        ; HSMC_D[1]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; FL_ADDR[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; FL_DQ[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; FL_DQ[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 170        ; 3        ; FL_DQ[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 178        ; 3        ; SD_DAT[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; SD_WP_N                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; HSMC_D[3]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; FL_CE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 156        ; 3        ; FL_OE_N                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; FL_DQ[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; FL_DQ[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; FL_ADDR[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; FL_ADDR[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; FL_DQ[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; FL_DQ[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; FL_DQ[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH12     ; 194        ; 3        ; FL_ADDR[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; SMA_CLKIN                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; HSMC_CLKIN0                                               ; input  ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; OTG_RD_N                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; TD_CLK27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; ENET1_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ENET0_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 443        ; 7        ; ENET0_TX_ER                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; ENET1_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; ENET1_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; ENET1_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 401        ; 7        ; ENET1_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; OTG_ADDR[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; OTG_RST_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; TD_DATA[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ENET0_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; ENET1_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 418        ; 7        ; ENET1_TX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 415        ; 7        ; ENET1_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 416        ; 7        ; ENET1_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 411        ; 7        ; ENET1_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 400        ; 7        ; ENET1_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 382        ; 6        ; HSMC_RX_D_P[1](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; AUD_DACDAT                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; OTG_INT                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 524        ; 8        ; TD_DATA[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; TD_DATA[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 520        ; 8        ; TD_DATA[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 511        ; 8        ; EX_IO[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; ENET1_LINK100                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 477        ; 8        ; EEP_I2C_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 469        ; 7        ; ENET0_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; ENET0_RX_ER                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; ENET1_RX_CRS                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 419        ; 7        ; ENET1_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7        ; ENET1_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 414        ; 7        ; ENET1_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 417        ; 7        ; ENET1_INT_N                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 410        ; 7        ; ENET1_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 383        ; 6        ; HSMC_RX_D_P[1]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; HSMC_TX_D_P[0]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; HSMC_TX_D_P[0](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; AUD_DACLRCK                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; TD_VS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E5       ; 542        ; 8        ; TD_HS                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; TD_DATA[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; TD_DATA[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; EX_IO[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; EEP_I2C_SDAT                                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 467        ; 7        ; ENET0_RX_COL                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; HSMC_RX_D_P[2](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; E27      ; 375        ; 6        ; HSMC_TX_D_P[1]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; HSMC_TX_D_P[1](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; OTG_DATA[13]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; OTG_DATA[14]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; PS2_DAT2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; TD_DATA[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; EX_IO[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; HSMC_RX_D_P[0]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; HSMC_RX_D_P[0](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 379        ; 6        ; HSMC_RX_D_P[2]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; HSMC_TX_D_P[2]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; HSMC_TX_D_P[2](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 26         ; 1        ; OTG_DATA[10]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 25         ; 1        ; OTG_DATA[11]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 13         ; 1        ; OTG_DATA[12]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 12         ; 1        ; OTG_DATA[15]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 6          ; 1        ; PS2_CLK2                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 1        ; PS2_CLK                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 530        ; 8        ; TD_RESET_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_CTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; HSMC_CLKOUT_P1                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; HSMC_CLKOUT_P1(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 393        ; 6        ; HSMC_RX_D_P[3]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; HSMC_RX_D_P[3](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; G27      ; 367        ; 6        ; HSMC_TX_D_P[3]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; HSMC_TX_D_P[3](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; OTG_DATA[8]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; OTG_DATA[9]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 20         ; 1        ; PS2_DAT                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; OTG_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 4          ; 1        ; OTG_ADDR[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; EX_IO[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 480        ; 8        ; EX_IO[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; HSMC_TX_D_P[7]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; HSMC_TX_D_P[7](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 377        ; 6        ; HSMC_RX_D_P[4]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; HSMC_RX_D_P[4](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; OTG_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 22         ; 1        ; OTG_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 36         ; 1        ; OTG_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; OTG_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 37         ; 1        ; OTG_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; EX_IO[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_RTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; EX_IO[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; HSMC_TX_D_P[8]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 386        ; 6        ; HSMC_TX_D_P[8](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 365        ; 6        ; HSMC_TX_D_P[10]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; HSMC_TX_D_P[10](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 338        ; 6        ; HSMC_CLKIN_P1                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ; 337        ; 6        ; HSMC_CLKIN_P1(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; OTG_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 29         ; 1        ; OTG_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; HSMC_TX_D_P[6]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; HSMC_TX_D_P[6](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; HSMC_RX_D_P[5]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; HSMC_RX_D_P[5](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 362        ; 6        ; HSMC_TX_D_P[4]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; HSMC_TX_D_P[4](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; HSMC_RX_D_P[11]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; HSMC_RX_D_P[11](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; HSMC_RX_D_P[6]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; HSMC_RX_D_P[6](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; HSMC_TX_D_P[11]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; HSMC_TX_D_P[11](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; HSMC_RX_D_P[7]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; HSMC_RX_D_P[7](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; HSMC_TX_D_P[5]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; HSMC_TX_D_P[5](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; HSMC_RX_D_P[12]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; HSMC_RX_D_P[12](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; HSMC_RX_D_P[14]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; HSMC_RX_D_P[13]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; HSMC_RX_D_P[13](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; HSMC_TX_D_P[9]                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; HSMC_TX_D_P[9](n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; HSMC_RX_D_P[14](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 332        ; 5        ; HSMC_RX_D_P[15]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; HSMC_RX_D_P[15](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; HSMC_RX_D_P[8]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 326        ; 5        ; HSMC_RX_D_P[8](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 329        ; 5        ; HSMC_TX_D_P[13]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; HSMC_TX_D_P[13](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; HSMC_RX_D_P[16]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; HSMC_RX_D_P[16](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; HSMC_RX_D_P[9]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; HSMC_RX_D_P[9](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; HSMC_TX_D_P[16]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; HSMC_RX_D_P[10]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; HSMC_RX_D_P[10](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; HSMC_TX_D_P[14]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; HSMC_TX_D_P[14](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; HSMC_TX_D_P[16](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V23      ; 309        ; 5        ; HSMC_CLKOUT_P2                                            ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; HSMC_CLKOUT_P2(n)                                         ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 307        ; 5        ; HSMC_TX_D_P[12]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; HSMC_TX_D_P[12](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; HSMC_TX_D_P[15]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; HSMC_TX_D_P[15](n)                                        ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; FL_RY                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; FL_ADDR[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; FL_ADDR[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; FL_ADDR[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; FL_ADDR[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; IRDA_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; HSMC_CLKIN_P2                                             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 335        ; 5        ; HSMC_CLKIN_P2(n)                                          ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; PLL1|altpll_component|auto_generated|pll1                              ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 6                                                                      ;
; M Initial                     ; 2                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; CLOCK_50                                                               ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+--------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -105 (-2917 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL1|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 2       ; 6       ; PLL1|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[2] ; clock2       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)        ; 0.90 (208 ps)    ; 50/50      ; C2      ; 50            ; 25/25 Even ; --            ; 2       ; 6       ; PLL1|altpll_component|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; SMA_CLKOUT       ; Missing drive strength               ;
; LEDG[0]          ; Missing drive strength and slew rate ;
; LEDG[1]          ; Missing drive strength and slew rate ;
; LEDG[2]          ; Missing drive strength and slew rate ;
; LEDG[3]          ; Missing drive strength and slew rate ;
; LEDG[4]          ; Missing drive strength and slew rate ;
; LEDG[5]          ; Missing drive strength and slew rate ;
; LEDG[6]          ; Missing drive strength and slew rate ;
; LEDG[7]          ; Missing drive strength and slew rate ;
; LEDG[8]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[10]         ; Missing drive strength and slew rate ;
; LEDR[11]         ; Missing drive strength and slew rate ;
; LEDR[12]         ; Missing drive strength and slew rate ;
; LEDR[13]         ; Missing drive strength and slew rate ;
; LEDR[14]         ; Missing drive strength and slew rate ;
; LEDR[15]         ; Missing drive strength and slew rate ;
; LEDR[16]         ; Missing drive strength and slew rate ;
; LEDR[17]         ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength               ;
; HEX3[3]          ; Missing drive strength               ;
; HEX3[4]          ; Missing drive strength               ;
; HEX3[5]          ; Missing drive strength               ;
; HEX3[6]          ; Missing drive strength               ;
; HEX4[0]          ; Missing drive strength               ;
; HEX4[1]          ; Missing drive strength               ;
; HEX4[2]          ; Missing drive strength               ;
; HEX4[3]          ; Missing drive strength               ;
; HEX4[4]          ; Missing drive strength               ;
; HEX4[5]          ; Missing drive strength               ;
; HEX4[6]          ; Missing drive strength               ;
; HEX5[0]          ; Missing drive strength               ;
; HEX5[1]          ; Missing drive strength               ;
; HEX5[2]          ; Missing drive strength               ;
; HEX5[3]          ; Missing drive strength               ;
; HEX5[4]          ; Missing drive strength               ;
; HEX5[5]          ; Missing drive strength               ;
; HEX5[6]          ; Missing drive strength               ;
; HEX6[0]          ; Missing drive strength               ;
; HEX6[1]          ; Missing drive strength               ;
; HEX6[2]          ; Missing drive strength               ;
; HEX6[3]          ; Missing drive strength               ;
; HEX6[4]          ; Missing drive strength               ;
; HEX6[5]          ; Missing drive strength               ;
; HEX6[6]          ; Missing drive strength               ;
; HEX7[0]          ; Missing drive strength               ;
; HEX7[1]          ; Missing drive strength               ;
; HEX7[2]          ; Missing drive strength               ;
; HEX7[3]          ; Missing drive strength               ;
; HEX7[4]          ; Missing drive strength               ;
; HEX7[5]          ; Missing drive strength               ;
; HEX7[6]          ; Missing drive strength               ;
; LCD_BLON         ; Missing drive strength               ;
; LCD_EN           ; Missing drive strength               ;
; LCD_ON           ; Missing drive strength               ;
; LCD_RS           ; Missing drive strength               ;
; LCD_RW           ; Missing drive strength               ;
; UART_CTS         ; Missing drive strength               ;
; UART_TXD         ; Missing drive strength               ;
; SD_CLK           ; Missing drive strength               ;
; VGA_B[0]         ; Missing drive strength               ;
; VGA_B[1]         ; Missing drive strength               ;
; VGA_B[2]         ; Missing drive strength               ;
; VGA_B[3]         ; Missing drive strength               ;
; VGA_B[4]         ; Missing drive strength               ;
; VGA_B[5]         ; Missing drive strength               ;
; VGA_B[6]         ; Missing drive strength               ;
; VGA_B[7]         ; Missing drive strength               ;
; VGA_BLANK_N      ; Missing drive strength               ;
; VGA_CLK          ; Missing drive strength               ;
; VGA_G[0]         ; Missing drive strength               ;
; VGA_G[1]         ; Missing drive strength               ;
; VGA_G[2]         ; Missing drive strength               ;
; VGA_G[3]         ; Missing drive strength               ;
; VGA_G[4]         ; Missing drive strength               ;
; VGA_G[5]         ; Missing drive strength               ;
; VGA_G[6]         ; Missing drive strength               ;
; VGA_G[7]         ; Missing drive strength               ;
; VGA_HS           ; Missing drive strength               ;
; VGA_R[0]         ; Missing drive strength               ;
; VGA_R[1]         ; Missing drive strength               ;
; VGA_R[2]         ; Missing drive strength               ;
; VGA_R[3]         ; Missing drive strength               ;
; VGA_R[4]         ; Missing drive strength               ;
; VGA_R[5]         ; Missing drive strength               ;
; VGA_R[6]         ; Missing drive strength               ;
; VGA_R[7]         ; Missing drive strength               ;
; VGA_SYNC_N       ; Missing drive strength               ;
; VGA_VS           ; Missing drive strength               ;
; AUD_DACDAT       ; Missing drive strength               ;
; AUD_XCK          ; Missing drive strength               ;
; EEP_I2C_SCLK     ; Missing drive strength               ;
; I2C_SCLK         ; Missing drive strength               ;
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_TX_ER      ; Missing drive strength and slew rate ;
; ENET1_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET1_MDC        ; Missing drive strength and slew rate ;
; ENET1_RST_N      ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET1_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET1_TX_EN      ; Missing drive strength and slew rate ;
; ENET1_TX_ER      ; Missing drive strength and slew rate ;
; TD_RESET_N       ; Missing drive strength               ;
; OTG_ADDR[0]      ; Missing drive strength               ;
; OTG_ADDR[1]      ; Missing drive strength               ;
; OTG_CS_N         ; Missing drive strength               ;
; OTG_WR_N         ; Missing drive strength               ;
; OTG_RD_N         ; Missing drive strength               ;
; OTG_RST_N        ; Missing drive strength               ;
; DRAM_ADDR[0]     ; Missing drive strength               ;
; DRAM_ADDR[1]     ; Missing drive strength               ;
; DRAM_ADDR[2]     ; Missing drive strength               ;
; DRAM_ADDR[3]     ; Missing drive strength               ;
; DRAM_ADDR[4]     ; Missing drive strength               ;
; DRAM_ADDR[5]     ; Missing drive strength               ;
; DRAM_ADDR[6]     ; Missing drive strength               ;
; DRAM_ADDR[7]     ; Missing drive strength               ;
; DRAM_ADDR[8]     ; Missing drive strength               ;
; DRAM_ADDR[9]     ; Missing drive strength               ;
; DRAM_ADDR[10]    ; Missing drive strength               ;
; DRAM_ADDR[11]    ; Missing drive strength               ;
; DRAM_ADDR[12]    ; Missing drive strength               ;
; DRAM_BA[0]       ; Missing drive strength               ;
; DRAM_BA[1]       ; Missing drive strength               ;
; DRAM_CAS_N       ; Missing drive strength               ;
; DRAM_CKE         ; Missing drive strength               ;
; DRAM_CLK         ; Missing drive strength               ;
; DRAM_CS_N        ; Missing drive strength               ;
; DRAM_DQM[0]      ; Missing drive strength               ;
; DRAM_DQM[1]      ; Missing drive strength               ;
; DRAM_DQM[2]      ; Missing drive strength               ;
; DRAM_DQM[3]      ; Missing drive strength               ;
; DRAM_RAS_N       ; Missing drive strength               ;
; DRAM_WE_N        ; Missing drive strength               ;
; SRAM_ADDR[0]     ; Missing drive strength               ;
; SRAM_ADDR[1]     ; Missing drive strength               ;
; SRAM_ADDR[2]     ; Missing drive strength               ;
; SRAM_ADDR[3]     ; Missing drive strength               ;
; SRAM_ADDR[4]     ; Missing drive strength               ;
; SRAM_ADDR[5]     ; Missing drive strength               ;
; SRAM_ADDR[6]     ; Missing drive strength               ;
; SRAM_ADDR[7]     ; Missing drive strength               ;
; SRAM_ADDR[8]     ; Missing drive strength               ;
; SRAM_ADDR[9]     ; Missing drive strength               ;
; SRAM_ADDR[10]    ; Missing drive strength               ;
; SRAM_ADDR[11]    ; Missing drive strength               ;
; SRAM_ADDR[12]    ; Missing drive strength               ;
; SRAM_ADDR[13]    ; Missing drive strength               ;
; SRAM_ADDR[14]    ; Missing drive strength               ;
; SRAM_ADDR[15]    ; Missing drive strength               ;
; SRAM_ADDR[16]    ; Missing drive strength               ;
; SRAM_ADDR[17]    ; Missing drive strength               ;
; SRAM_ADDR[18]    ; Missing drive strength               ;
; SRAM_ADDR[19]    ; Missing drive strength               ;
; SRAM_CE_N        ; Missing drive strength               ;
; SRAM_LB_N        ; Missing drive strength               ;
; SRAM_OE_N        ; Missing drive strength               ;
; SRAM_UB_N        ; Missing drive strength               ;
; SRAM_WE_N        ; Missing drive strength               ;
; FL_ADDR[0]       ; Missing drive strength               ;
; FL_ADDR[1]       ; Missing drive strength               ;
; FL_ADDR[2]       ; Missing drive strength               ;
; FL_ADDR[3]       ; Missing drive strength               ;
; FL_ADDR[4]       ; Missing drive strength               ;
; FL_ADDR[5]       ; Missing drive strength               ;
; FL_ADDR[6]       ; Missing drive strength               ;
; FL_ADDR[7]       ; Missing drive strength               ;
; FL_ADDR[8]       ; Missing drive strength               ;
; FL_ADDR[9]       ; Missing drive strength               ;
; FL_ADDR[10]      ; Missing drive strength               ;
; FL_ADDR[11]      ; Missing drive strength               ;
; FL_ADDR[12]      ; Missing drive strength               ;
; FL_ADDR[13]      ; Missing drive strength               ;
; FL_ADDR[14]      ; Missing drive strength               ;
; FL_ADDR[15]      ; Missing drive strength               ;
; FL_ADDR[16]      ; Missing drive strength               ;
; FL_ADDR[17]      ; Missing drive strength               ;
; FL_ADDR[18]      ; Missing drive strength               ;
; FL_ADDR[19]      ; Missing drive strength               ;
; FL_ADDR[20]      ; Missing drive strength               ;
; FL_ADDR[21]      ; Missing drive strength               ;
; FL_ADDR[22]      ; Missing drive strength               ;
; FL_CE_N          ; Missing drive strength               ;
; FL_OE_N          ; Missing drive strength               ;
; FL_RST_N         ; Missing drive strength               ;
; FL_WE_N          ; Missing drive strength               ;
; FL_WP_N          ; Missing drive strength               ;
; HSMC_CLKOUT0     ; Missing drive strength and slew rate ;
; PS2_CLK          ; Missing drive strength               ;
; PS2_DAT          ; Missing drive strength               ;
; PS2_CLK2         ; Missing drive strength               ;
; PS2_DAT2         ; Missing drive strength               ;
; SD_CMD           ; Missing drive strength               ;
; SD_DAT[0]        ; Missing drive strength               ;
; SD_DAT[1]        ; Missing drive strength               ;
; SD_DAT[2]        ; Missing drive strength               ;
; SD_DAT[3]        ; Missing drive strength               ;
; AUD_ADCLRCK      ; Missing drive strength               ;
; AUD_BCLK         ; Missing drive strength               ;
; AUD_DACLRCK      ; Missing drive strength               ;
; EEP_I2C_SDAT     ; Missing drive strength               ;
; I2C_SDAT         ; Missing drive strength               ;
; ENET0_MDIO       ; Missing drive strength and slew rate ;
; ENET1_MDIO       ; Missing drive strength and slew rate ;
; SRAM_DQ[0]       ; Missing drive strength               ;
; SRAM_DQ[1]       ; Missing drive strength               ;
; SRAM_DQ[2]       ; Missing drive strength               ;
; SRAM_DQ[3]       ; Missing drive strength               ;
; SRAM_DQ[4]       ; Missing drive strength               ;
; SRAM_DQ[5]       ; Missing drive strength               ;
; SRAM_DQ[6]       ; Missing drive strength               ;
; SRAM_DQ[7]       ; Missing drive strength               ;
; SRAM_DQ[8]       ; Missing drive strength               ;
; SRAM_DQ[9]       ; Missing drive strength               ;
; SRAM_DQ[10]      ; Missing drive strength               ;
; SRAM_DQ[11]      ; Missing drive strength               ;
; SRAM_DQ[12]      ; Missing drive strength               ;
; SRAM_DQ[13]      ; Missing drive strength               ;
; SRAM_DQ[14]      ; Missing drive strength               ;
; SRAM_DQ[15]      ; Missing drive strength               ;
; FL_DQ[0]         ; Missing drive strength               ;
; FL_DQ[1]         ; Missing drive strength               ;
; FL_DQ[2]         ; Missing drive strength               ;
; FL_DQ[3]         ; Missing drive strength               ;
; FL_DQ[4]         ; Missing drive strength               ;
; FL_DQ[5]         ; Missing drive strength               ;
; FL_DQ[6]         ; Missing drive strength               ;
; FL_DQ[7]         ; Missing drive strength               ;
; GPIO[0]          ; Missing drive strength               ;
; GPIO[1]          ; Missing drive strength               ;
; GPIO[2]          ; Missing drive strength               ;
; GPIO[3]          ; Missing drive strength               ;
; GPIO[4]          ; Missing drive strength               ;
; GPIO[5]          ; Missing drive strength               ;
; GPIO[6]          ; Missing drive strength               ;
; GPIO[7]          ; Missing drive strength               ;
; GPIO[8]          ; Missing drive strength               ;
; GPIO[9]          ; Missing drive strength               ;
; GPIO[10]         ; Missing drive strength               ;
; GPIO[11]         ; Missing drive strength               ;
; GPIO[12]         ; Missing drive strength               ;
; GPIO[13]         ; Missing drive strength               ;
; GPIO[14]         ; Missing drive strength               ;
; GPIO[15]         ; Missing drive strength               ;
; GPIO[16]         ; Missing drive strength               ;
; GPIO[17]         ; Missing drive strength               ;
; GPIO[18]         ; Missing drive strength               ;
; GPIO[19]         ; Missing drive strength               ;
; GPIO[20]         ; Missing drive strength               ;
; GPIO[21]         ; Missing drive strength               ;
; GPIO[22]         ; Missing drive strength               ;
; GPIO[23]         ; Missing drive strength               ;
; GPIO[24]         ; Missing drive strength               ;
; GPIO[25]         ; Missing drive strength               ;
; GPIO[26]         ; Missing drive strength               ;
; GPIO[27]         ; Missing drive strength               ;
; GPIO[28]         ; Missing drive strength               ;
; GPIO[29]         ; Missing drive strength               ;
; GPIO[30]         ; Missing drive strength               ;
; GPIO[31]         ; Missing drive strength               ;
; GPIO[32]         ; Missing drive strength               ;
; GPIO[33]         ; Missing drive strength               ;
; GPIO[34]         ; Missing drive strength               ;
; GPIO[35]         ; Missing drive strength               ;
; HSMC_D[0]        ; Missing drive strength and slew rate ;
; HSMC_D[1]        ; Missing drive strength and slew rate ;
; HSMC_D[2]        ; Missing drive strength and slew rate ;
; HSMC_D[3]        ; Missing drive strength and slew rate ;
; EX_IO[0]         ; Missing drive strength               ;
; EX_IO[1]         ; Missing drive strength               ;
; EX_IO[2]         ; Missing drive strength               ;
; EX_IO[3]         ; Missing drive strength               ;
; EX_IO[4]         ; Missing drive strength               ;
; EX_IO[5]         ; Missing drive strength               ;
; EX_IO[6]         ; Missing drive strength               ;
; LCD_DATA[0]      ; Missing drive strength               ;
; LCD_DATA[1]      ; Missing drive strength               ;
; LCD_DATA[2]      ; Missing drive strength               ;
; LCD_DATA[3]      ; Missing drive strength               ;
; LCD_DATA[4]      ; Missing drive strength               ;
; LCD_DATA[5]      ; Missing drive strength               ;
; LCD_DATA[6]      ; Missing drive strength               ;
; LCD_DATA[7]      ; Missing drive strength               ;
; OTG_DATA[0]      ; Missing drive strength               ;
; OTG_DATA[1]      ; Missing drive strength               ;
; OTG_DATA[2]      ; Missing drive strength               ;
; OTG_DATA[3]      ; Missing drive strength               ;
; OTG_DATA[4]      ; Missing drive strength               ;
; OTG_DATA[5]      ; Missing drive strength               ;
; OTG_DATA[6]      ; Missing drive strength               ;
; OTG_DATA[7]      ; Missing drive strength               ;
; OTG_DATA[8]      ; Missing drive strength               ;
; OTG_DATA[9]      ; Missing drive strength               ;
; OTG_DATA[10]     ; Missing drive strength               ;
; OTG_DATA[11]     ; Missing drive strength               ;
; OTG_DATA[12]     ; Missing drive strength               ;
; OTG_DATA[13]     ; Missing drive strength               ;
; OTG_DATA[14]     ; Missing drive strength               ;
; OTG_DATA[15]     ; Missing drive strength               ;
; DRAM_DQ[0]       ; Missing drive strength               ;
; DRAM_DQ[1]       ; Missing drive strength               ;
; DRAM_DQ[2]       ; Missing drive strength               ;
; DRAM_DQ[3]       ; Missing drive strength               ;
; DRAM_DQ[4]       ; Missing drive strength               ;
; DRAM_DQ[5]       ; Missing drive strength               ;
; DRAM_DQ[6]       ; Missing drive strength               ;
; DRAM_DQ[7]       ; Missing drive strength               ;
; DRAM_DQ[8]       ; Missing drive strength               ;
; DRAM_DQ[9]       ; Missing drive strength               ;
; DRAM_DQ[10]      ; Missing drive strength               ;
; DRAM_DQ[11]      ; Missing drive strength               ;
; DRAM_DQ[12]      ; Missing drive strength               ;
; DRAM_DQ[13]      ; Missing drive strength               ;
; DRAM_DQ[14]      ; Missing drive strength               ;
; DRAM_DQ[15]      ; Missing drive strength               ;
; DRAM_DQ[16]      ; Missing drive strength               ;
; DRAM_DQ[17]      ; Missing drive strength               ;
; DRAM_DQ[18]      ; Missing drive strength               ;
; DRAM_DQ[19]      ; Missing drive strength               ;
; DRAM_DQ[20]      ; Missing drive strength               ;
; DRAM_DQ[21]      ; Missing drive strength               ;
; DRAM_DQ[22]      ; Missing drive strength               ;
; DRAM_DQ[23]      ; Missing drive strength               ;
; DRAM_DQ[24]      ; Missing drive strength               ;
; DRAM_DQ[25]      ; Missing drive strength               ;
; DRAM_DQ[26]      ; Missing drive strength               ;
; DRAM_DQ[27]      ; Missing drive strength               ;
; DRAM_DQ[28]      ; Missing drive strength               ;
; DRAM_DQ[29]      ; Missing drive strength               ;
; DRAM_DQ[30]      ; Missing drive strength               ;
; DRAM_DQ[31]      ; Missing drive strength               ;
+------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |DE2_115_USB_DEVICE_LED                                                                                                                 ; 4244 (1)    ; 2688 (0)                  ; 119 (119)     ; 47888       ; 14   ; 6            ; 0       ; 3         ; 518  ; 0            ; 1556 (1)     ; 547 (0)           ; 2141 (0)         ; |DE2_115_USB_DEVICE_LED                                                                                                                                                                                                                                                                                                                                                                                  ; DE2_115_USB_DEVICE_LED                        ; work         ;
;    |DE2_115_Qsys:u0|                                                                                                                    ; 3932 (0)    ; 2525 (0)                  ; 0 (0)         ; 47888       ; 14   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1407 (0)     ; 524 (0)           ; 2001 (0)         ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0                                                                                                                                                                                                                                                                                                                                                                  ; DE2_115_Qsys                                  ; DE2_115_Qsys ;
;       |CY7C67200_IF:cy7c67200_if_0|                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0                                                                                                                                                                                                                                                                                                                                      ; CY7C67200_IF                                  ; DE2_115_Qsys ;
;       |DE2_115_Qsys_button_pio:button_pio|                                                                                              ; 29 (29)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 10 (10)           ; 11 (11)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio                                                                                                                                                                                                                                                                                                                               ; DE2_115_Qsys_button_pio                       ; DE2_115_Qsys ;
;       |DE2_115_Qsys_cpu_0:cpu_0|                                                                                                        ; 2241 (3)    ; 1400 (3)                  ; 0 (0)         ; 46592       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 838 (0)      ; 280 (0)           ; 1123 (0)         ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0                                                                                                                                                                                                                                                                                                                                         ; DE2_115_Qsys_cpu_0                            ; DE2_115_Qsys ;
;          |DE2_115_Qsys_cpu_0_cpu:cpu|                                                                                                   ; 2241 (1861) ; 1397 (1123)               ; 0 (0)         ; 46592       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 838 (733)    ; 280 (247)         ; 1123 (880)       ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu                                                                                                                                                                                                                                                                                                              ; DE2_115_Qsys_cpu_0_cpu                        ; DE2_115_Qsys ;
;             |DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht                                                                                                                                                                                                                                                 ; DE2_115_Qsys_cpu_0_cpu_bht_module             ; DE2_115_Qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                    ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                        ; altsyncram_97d1                               ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data|                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data                                                                                                                                                                                                                                         ; DE2_115_Qsys_cpu_0_cpu_ic_data_module         ; DE2_115_Qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                ; altsyncram_cjd1                               ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_ic_tag_module:DE2_115_Qsys_cpu_0_cpu_ic_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_tag_module:DE2_115_Qsys_cpu_0_cpu_ic_tag                                                                                                                                                                                                                                           ; DE2_115_Qsys_cpu_0_cpu_ic_tag_module          ; DE2_115_Qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_tag_module:DE2_115_Qsys_cpu_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                    ; work         ;
;                   |altsyncram_bad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_tag_module:DE2_115_Qsys_cpu_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated                                                                                                                                                                                  ; altsyncram_bad1                               ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell                                                                                                                                                                                                                                        ; DE2_115_Qsys_cpu_0_cpu_mult_cell              ; DE2_115_Qsys ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_jp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                       ; mult_jp01                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|                                                     ; 380 (89)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (9)      ; 33 (1)            ; 242 (78)         ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci                                                                                                                                                                                                                                        ; DE2_115_Qsys_cpu_0_cpu_nios2_oci              ; DE2_115_Qsys ;
;                |DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|                              ; 128 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 30 (0)            ; 67 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper                                                                                                                                              ; DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper    ; DE2_115_Qsys ;
;                   |DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|                             ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 23 (20)           ; 26 (25)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk                                                      ; DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk     ; DE2_115_Qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                       ; work         ;
;                   |DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|                                   ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 7 (3)             ; 57 (57)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck                                                            ; DE2_115_Qsys_cpu_0_cpu_debug_slave_tck        ; DE2_115_Qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                       ; work         ;
;                   |sld_virtual_jtag_basic:DE2_115_Qsys_cpu_0_cpu_debug_slave_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE2_115_Qsys_cpu_0_cpu_debug_slave_phy                                                                                ; sld_virtual_jtag_basic                        ; work         ;
;                |DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg:the_DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg|                                    ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg:the_DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg                                                                                                                                                    ; DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg       ; DE2_115_Qsys ;
;                |DE2_115_Qsys_cpu_0_cpu_nios2_oci_break:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_break|                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_break:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_break                                                                                                                                                      ; DE2_115_Qsys_cpu_0_cpu_nios2_oci_break        ; DE2_115_Qsys ;
;                |DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|                                      ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (1)             ; 8 (7)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug                                                                                                                                                      ; DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug        ; DE2_115_Qsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                  ; altera_std_synchronizer                       ; work         ;
;                |DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|                                            ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 56 (56)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem                                                                                                                                                            ; DE2_115_Qsys_cpu_0_cpu_nios2_ocimem           ; DE2_115_Qsys ;
;                   |DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module:DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module:DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram                                                                           ; DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module   ; DE2_115_Qsys ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module:DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                    ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module:DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                               ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_register_bank_a_module:DE2_115_Qsys_cpu_0_cpu_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_a_module:DE2_115_Qsys_cpu_0_cpu_register_bank_a                                                                                                                                                                                                                         ; DE2_115_Qsys_cpu_0_cpu_register_bank_a_module ; DE2_115_Qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_a_module:DE2_115_Qsys_cpu_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_a_module:DE2_115_Qsys_cpu_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                ; altsyncram_fic1                               ; work         ;
;             |DE2_115_Qsys_cpu_0_cpu_register_bank_b_module:DE2_115_Qsys_cpu_0_cpu_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_b_module:DE2_115_Qsys_cpu_0_cpu_register_bank_b                                                                                                                                                                                                                         ; DE2_115_Qsys_cpu_0_cpu_register_bank_b_module ; DE2_115_Qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_b_module:DE2_115_Qsys_cpu_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_b_module:DE2_115_Qsys_cpu_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                ; altsyncram_fic1                               ; work         ;
;       |DE2_115_Qsys_jtag_uart_0:jtag_uart_0|                                                                                            ; 165 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (19)      ; 24 (5)            ; 91 (18)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                             ; DE2_115_Qsys_jtag_uart_0                      ; DE2_115_Qsys ;
;          |DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                     ; DE2_115_Qsys_jtag_uart_0_scfifo_r             ; DE2_115_Qsys ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                        ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                             ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                        ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                           ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                  ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                        ; cntr_1ob                                      ; work         ;
;          |DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                     ; DE2_115_Qsys_jtag_uart_0_scfifo_w             ; DE2_115_Qsys ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                        ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                             ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                        ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                           ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                  ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                        ; cntr_1ob                                      ; work         ;
;          |alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|                                                                 ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 33 (33)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                ; alt_jtag_atlantic                             ; work         ;
;       |DE2_115_Qsys_lcd_16207_0:lcd_16207_0|                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_lcd_16207_0:lcd_16207_0                                                                                                                                                                                                                                                                                                                             ; DE2_115_Qsys_lcd_16207_0                      ; DE2_115_Qsys ;
;       |DE2_115_Qsys_led_green:led_green|                                                                                                ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 9 (9)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_led_green:led_green                                                                                                                                                                                                                                                                                                                                 ; DE2_115_Qsys_led_green                        ; DE2_115_Qsys ;
;       |DE2_115_Qsys_led_red:led_red|                                                                                                    ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 19 (19)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_led_red:led_red                                                                                                                                                                                                                                                                                                                                     ; DE2_115_Qsys_led_red                          ; DE2_115_Qsys ;
;       |DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|                                                                                ; 400 (0)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 12 (0)            ; 286 (0)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                 ; DE2_115_Qsys_mm_interconnect_0                ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                              ; DE2_115_Qsys_mm_interconnect_0_cmd_demux      ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                      ; DE2_115_Qsys_mm_interconnect_0_cmd_demux_001  ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                       ; 56 (48)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 0 (0)             ; 47 (45)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                          ; DE2_115_Qsys_mm_interconnect_0_cmd_mux_001    ; DE2_115_Qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 8 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                      ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                       ; 72 (63)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 56 (54)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                          ; DE2_115_Qsys_mm_interconnect_0_cmd_mux_001    ; DE2_115_Qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 9 (9)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_merlin_arbitrator                      ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_router:router|                                                                                 ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                    ; DE2_115_Qsys_mm_interconnect_0_router         ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_router_001:router_001|                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                            ; DE2_115_Qsys_mm_interconnect_0_router_001     ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                      ; DE2_115_Qsys_mm_interconnect_0_rsp_demux_001  ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                      ; DE2_115_Qsys_mm_interconnect_0_rsp_demux_001  ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 57 (57)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                  ; DE2_115_Qsys_mm_interconnect_0_rsp_mux        ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|DE2_115_Qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                          ; DE2_115_Qsys_mm_interconnect_0_rsp_mux_001    ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:cpu_0_debug_mem_slave_agent_rsp_fifo|                                                                   ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|                                                           ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|                                                                              ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 29 (29)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_merlin_master_translator:cpu_0_data_master_translator|                                                                 ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_0_data_master_translator                                                                                                                                                                                                                                                    ; altera_merlin_master_translator               ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:cpu_0_debug_mem_slave_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_0_debug_mem_slave_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:sdram_0_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_0_s1_agent                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:cpu_0_debug_mem_slave_translator|                                                              ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 24 (24)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_0_debug_mem_slave_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_traffic_limiter:cpu_0_instruction_master_limiter|                                                               ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_0_instruction_master_limiter                                                                                                                                                                                                                                                  ; altera_merlin_traffic_limiter                 ; DE2_115_Qsys ;
;       |DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|                                                                                ; 309 (0)     ; 187 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 22 (0)            ; 167 (0)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                 ; DE2_115_Qsys_mm_interconnect_1                ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_1_cmd_demux:cmd_demux|                                                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|DE2_115_Qsys_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                                                              ; DE2_115_Qsys_mm_interconnect_1_cmd_demux      ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_1_router:router|                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|DE2_115_Qsys_mm_interconnect_1_router:router                                                                                                                                                                                                                                                                    ; DE2_115_Qsys_mm_interconnect_1_router         ; DE2_115_Qsys ;
;          |DE2_115_Qsys_mm_interconnect_1_rsp_mux:rsp_mux|                                                                               ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 59 (59)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|DE2_115_Qsys_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                  ; DE2_115_Qsys_mm_interconnect_1_rsp_mux        ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:button_pio_s1_agent_rsp_fifo|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:button_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:cy7c67200_if_0_hpi_agent_rsp_fifo|                                                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:cy7c67200_if_0_hpi_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:lcd_16207_0_control_slave_agent_rsp_fifo|                                                               ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:lcd_16207_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:led_green_s1_agent_rsp_fifo|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_green_s1_agent_rsp_fifo                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:led_red_s1_agent_rsp_fifo|                                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_red_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:seg7_display_avalon_slave_agent_rsp_fifo|                                                               ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:seg7_display_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:switch_pio_s1_agent_rsp_fifo|                                                                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:switch_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                         ; DE2_115_Qsys ;
;          |altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_agent|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_agent                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                    ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:cy7c67200_if_0_hpi_agent|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:cy7c67200_if_0_hpi_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:lcd_16207_0_control_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:lcd_16207_0_control_slave_agent                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_agent:switch_pio_s1_agent|                                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:switch_pio_s1_agent                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                     ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:button_pio_s1_translator|                                                                      ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:button_pio_s1_translator                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|                                                                 ; 30 (30)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 19 (19)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|                                                          ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:led_green_s1_translator|                                                                       ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_green_s1_translator                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:led_red_s1_translator|                                                                         ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 22 (22)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_red_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:seg7_display_avalon_slave_translator|                                                          ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:seg7_display_avalon_slave_translator                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:switch_pio_s1_translator|                                                                      ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 12 (12)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:switch_pio_s1_translator                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 12 (12)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_slave_translator:timer_1_s1_translator|                                                                         ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                ; DE2_115_Qsys ;
;          |altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|                                                          ; 30 (30)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 13 (13)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter                                                                                                                                                                                                                                             ; altera_merlin_traffic_limiter                 ; DE2_115_Qsys ;
;       |DE2_115_Qsys_sdram_0:sdram_0|                                                                                                    ; 436 (267)   ; 285 (157)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (146)    ; 52 (5)            ; 233 (110)        ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0                                                                                                                                                                                                                                                                                                                                     ; DE2_115_Qsys_sdram_0                          ; DE2_115_Qsys ;
;          |DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module|                                          ; 179 (179)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 47 (47)           ; 127 (127)        ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module                                                                                                                                                                                                                                                 ; DE2_115_Qsys_sdram_0_input_efifo_module       ; DE2_115_Qsys ;
;       |DE2_115_Qsys_switch_pio:switch_pio|                                                                                              ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio                                                                                                                                                                                                                                                                                                                               ; DE2_115_Qsys_switch_pio                       ; DE2_115_Qsys ;
;       |DE2_115_Qsys_timer_0:timer_0|                                                                                                    ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 18 (18)           ; 103 (103)        ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                     ; DE2_115_Qsys_timer_0                          ; DE2_115_Qsys ;
;       |DE2_115_Qsys_timer_0:timer_1|                                                                                                    ; 157 (157)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 20 (20)           ; 101 (101)        ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1                                                                                                                                                                                                                                                                                                                                     ; DE2_115_Qsys_timer_0                          ; DE2_115_Qsys ;
;       |SEG7_LUT_8:seg7_display|                                                                                                         ; 68 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 12 (12)           ; 20 (0)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display                                                                                                                                                                                                                                                                                                                                          ; SEG7_LUT_8                                    ; DE2_115_Qsys ;
;          |SEG7_LUT:u0|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u1|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u2|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u3|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u4|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u5|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u5                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u6|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u6                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;          |SEG7_LUT:u7|                                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|SEG7_LUT_8:seg7_display|SEG7_LUT:u7                                                                                                                                                                                                                                                                                                                              ; SEG7_LUT                                      ; DE2_115_Qsys ;
;       |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|                                                               ; 85 (13)     ; 62 (5)                    ; 0 (0)         ; 272         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (7)       ; 28 (0)            ; 34 (6)           ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                                                                ; altera_avalon_mm_clock_crossing_bridge        ; DE2_115_Qsys ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                               ; 36 (24)     ; 27 (15)                   ; 0 (0)         ; 160         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 14 (6)            ; 13 (13)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_dc_fifo                         ; DE2_115_Qsys ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle             ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 3 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle             ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                            ; altsyncram                                    ; work         ;
;                |altsyncram_asc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated                                                                                                                                                                                                             ; altsyncram_asc1                               ; work         ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                               ; 39 (27)     ; 30 (18)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 14 (6)            ; 18 (15)          ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                 ; altera_avalon_dc_fifo                         ; DE2_115_Qsys ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 3 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                  ; altera_dcfifo_synchronizer_bundle             ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                          ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                 ; altera_dcfifo_synchronizer_bundle             ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                         ; altera_std_synchronizer_nocut                 ; DE2_115_Qsys ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                            ; altsyncram                                    ; work         ;
;                |altsyncram_msc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated                                                                                                                                                                                                             ; altsyncram_msc1                               ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                    ; altera_irq_clock_crosser                      ; DE2_115_Qsys ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                ; altera_std_synchronizer_bundle                ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                              ; altera_std_synchronizer                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                    ; altera_irq_clock_crosser                      ; DE2_115_Qsys ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                ; altera_std_synchronizer_bundle                ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                              ; altera_std_synchronizer                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                                                    ; altera_irq_clock_crosser                      ; DE2_115_Qsys ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                ; altera_std_synchronizer_bundle                ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                              ; altera_std_synchronizer                       ; work         ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                        ; altera_irq_clock_crosser                      ; DE2_115_Qsys ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_bundle                ; work         ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                  ; altera_std_synchronizer                       ; work         ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                       ; DE2_115_Qsys ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                     ; DE2_115_Qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                     ; DE2_115_Qsys ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                       ; DE2_115_Qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE2_115_USB_DEVICE_LED|DE2_115_Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                     ; DE2_115_Qsys ;
;    |SDRAM_PLL:PLL1|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|SDRAM_PLL:PLL1                                                                                                                                                                                                                                                                                                                                                                   ; SDRAM_PLL                                     ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|SDRAM_PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                           ; altpll                                        ; work         ;
;          |altpll_d3l2:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_115_USB_DEVICE_LED|SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated                                                                                                                                                                                                                                                                                                                ; altpll_d3l2                                   ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                    ; pzdyqx                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                       ; pzdyqx_impl                                   ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                         ; GHVD5181                                      ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                       ; LQYT7093                                      ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                     ; KIFI3548                                      ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                     ; LQYT7093                                      ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |DE2_115_USB_DEVICE_LED|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                     ; PUDL0439                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 181 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 15 (0)            ; 76 (0)           ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 15 (0)            ; 76 (0)           ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                 ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 15 (0)            ; 76 (0)           ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                              ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 180 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 15 (4)            ; 76 (0)           ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                          ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 175 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 11 (0)            ; 76 (0)           ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                              ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 175 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (69)      ; 11 (11)           ; 76 (49)          ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                 ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                         ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE2_115_USB_DEVICE_LED|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                       ; sld_shadow_jsm                                ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK3_50          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENETCLK_25         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SMA_CLKIN          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SMA_CLKOUT         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_BLON           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_EN             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_ON             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RW             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_CTS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_RXD           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_CLK             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SD_WP_N            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_BLANK_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_CLK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_SYNC_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUD_ADCDAT         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_DACDAT         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUD_XCK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EEP_I2C_SCLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SCLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_GTX_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_INT_N        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_MDC          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RST_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_CLK       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_COL       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_CRS       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DATA[0]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DATA[1]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DATA[2]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DATA[3]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_DV        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_RX_ER        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_CLK       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[0]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[1]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[2]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_DATA[3]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_EN        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_TX_ER        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_LINK100      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_GTX_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_INT_N        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_MDC          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RST_N        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_CLK       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_COL       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_CRS       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_DATA[0]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_DATA[1]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_DATA[2]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_DATA[3]   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_DV        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_RX_ER        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_CLK       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_DATA[0]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_DATA[1]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_DATA[2]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_DATA[3]   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_EN        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_TX_ER        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_LINK100      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_CLK27           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[0]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[1]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[2]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[3]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[4]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[5]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[6]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_DATA[7]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_HS              ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; TD_RESET_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TD_VS              ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; OTG_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OTG_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OTG_CS_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OTG_WR_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OTG_RD_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OTG_RST_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; IRDA_RXD           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SRAM_ADDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[19]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_UB_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[10]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[11]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[12]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[13]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[14]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[15]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[16]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[17]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[18]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[19]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[20]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[21]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_ADDR[22]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_CE_N            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_OE_N            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RST_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_RY              ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FL_WE_N            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FL_WP_N            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P1      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P2      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN0        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P1     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P2     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT0       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[0]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[1]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[2]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[3]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[4]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[5]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[6]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[7]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[8]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[9]     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[10]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[11]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[12]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[13]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[14]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[15]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[16]    ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[10]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[11]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[12]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[13]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[14]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[15]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[16]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PS2_CLK            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_DAT            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_CLK2           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; PS2_DAT2           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_CMD             ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SD_DAT[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_ADCLRCK        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_BCLK           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; AUD_DACLRCK        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EEP_I2C_SDAT       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; I2C_SDAT           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ENET0_MDIO         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ENET1_MDIO         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[0]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[1]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[2]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[4]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[6]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[7]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[8]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[9]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[10]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[12]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[13]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[14]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[15]        ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[4]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[5]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[6]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FL_DQ[7]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[0]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[1]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[2]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[3]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[4]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[5]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[6]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[7]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[8]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[9]            ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[10]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[11]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[12]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[13]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[14]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[15]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[16]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[17]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[18]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[19]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[20]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[21]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[22]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[23]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[24]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[25]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[26]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[27]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[28]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[29]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[30]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[31]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[32]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[33]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[34]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[35]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_D[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[4]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[5]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; EX_IO[6]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[2]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[4]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[5]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[6]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[0]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[1]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[2]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; OTG_DATA[3]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; OTG_DATA[4]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[5]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; OTG_DATA[6]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[7]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[8]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; OTG_DATA[9]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[10]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[11]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[12]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[13]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; OTG_DATA[14]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; OTG_DATA[15]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; OTG_INT            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[17]             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[16]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[15]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[14]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[13]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[12]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[11]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[10]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[9]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[8]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[7]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[4]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[3]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[2]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[0]             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[0]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P1(n)   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKIN_P2(n)   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P1(n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_CLKOUT_P2(n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[0](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[1](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[2](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[3](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[4](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[5](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[6](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[7](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[8](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[9](n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[10](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[11](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[12](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[13](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[14](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[15](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_RX_D_P[16](n) ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[0](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[1](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[2](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[3](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[4](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[5](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[6](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[7](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[8](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[9](n)  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[10](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[11](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[12](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[13](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[14](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[15](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HSMC_TX_D_P[16](n) ; Output   ; --            ; --            ; --                    ; --       ; --       ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                                      ;                   ;         ;
; CLOCK3_50                                                                                                                                                      ;                   ;         ;
; ENETCLK_25                                                                                                                                                     ;                   ;         ;
; SMA_CLKIN                                                                                                                                                      ;                   ;         ;
; UART_RTS                                                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                                                       ;                   ;         ;
; SD_WP_N                                                                                                                                                        ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                     ;                   ;         ;
; ENET0_INT_N                                                                                                                                                    ;                   ;         ;
; ENET0_RX_CLK                                                                                                                                                   ;                   ;         ;
; ENET0_RX_COL                                                                                                                                                   ;                   ;         ;
; ENET0_RX_CRS                                                                                                                                                   ;                   ;         ;
; ENET0_RX_DATA[0]                                                                                                                                               ;                   ;         ;
; ENET0_RX_DATA[1]                                                                                                                                               ;                   ;         ;
; ENET0_RX_DATA[2]                                                                                                                                               ;                   ;         ;
; ENET0_RX_DATA[3]                                                                                                                                               ;                   ;         ;
; ENET0_RX_DV                                                                                                                                                    ;                   ;         ;
; ENET0_RX_ER                                                                                                                                                    ;                   ;         ;
; ENET0_TX_CLK                                                                                                                                                   ;                   ;         ;
; ENET0_LINK100                                                                                                                                                  ;                   ;         ;
; ENET1_INT_N                                                                                                                                                    ;                   ;         ;
; ENET1_RX_CLK                                                                                                                                                   ;                   ;         ;
; ENET1_RX_COL                                                                                                                                                   ;                   ;         ;
; ENET1_RX_CRS                                                                                                                                                   ;                   ;         ;
; ENET1_RX_DATA[0]                                                                                                                                               ;                   ;         ;
; ENET1_RX_DATA[1]                                                                                                                                               ;                   ;         ;
; ENET1_RX_DATA[2]                                                                                                                                               ;                   ;         ;
; ENET1_RX_DATA[3]                                                                                                                                               ;                   ;         ;
; ENET1_RX_DV                                                                                                                                                    ;                   ;         ;
; ENET1_RX_ER                                                                                                                                                    ;                   ;         ;
; ENET1_TX_CLK                                                                                                                                                   ;                   ;         ;
; ENET1_LINK100                                                                                                                                                  ;                   ;         ;
; TD_CLK27                                                                                                                                                       ;                   ;         ;
; TD_DATA[0]                                                                                                                                                     ;                   ;         ;
; TD_DATA[1]                                                                                                                                                     ;                   ;         ;
; TD_DATA[2]                                                                                                                                                     ;                   ;         ;
; TD_DATA[3]                                                                                                                                                     ;                   ;         ;
; TD_DATA[4]                                                                                                                                                     ;                   ;         ;
; TD_DATA[5]                                                                                                                                                     ;                   ;         ;
; TD_DATA[6]                                                                                                                                                     ;                   ;         ;
; TD_DATA[7]                                                                                                                                                     ;                   ;         ;
; TD_HS                                                                                                                                                          ;                   ;         ;
; TD_VS                                                                                                                                                          ;                   ;         ;
; IRDA_RXD                                                                                                                                                       ;                   ;         ;
; FL_RY                                                                                                                                                          ;                   ;         ;
; HSMC_CLKIN_P1                                                                                                                                                  ;                   ;         ;
; HSMC_CLKIN_P2                                                                                                                                                  ;                   ;         ;
; HSMC_CLKIN0                                                                                                                                                    ;                   ;         ;
; HSMC_RX_D_P[0]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[1]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[2]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[3]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[4]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[5]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[6]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[7]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[8]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[9]                                                                                                                                                 ;                   ;         ;
; HSMC_RX_D_P[10]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[11]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[12]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[13]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[14]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[15]                                                                                                                                                ;                   ;         ;
; HSMC_RX_D_P[16]                                                                                                                                                ;                   ;         ;
; PS2_CLK                                                                                                                                                        ;                   ;         ;
; PS2_DAT                                                                                                                                                        ;                   ;         ;
; PS2_CLK2                                                                                                                                                       ;                   ;         ;
; PS2_DAT2                                                                                                                                                       ;                   ;         ;
; SD_CMD                                                                                                                                                         ;                   ;         ;
; SD_DAT[0]                                                                                                                                                      ;                   ;         ;
; SD_DAT[1]                                                                                                                                                      ;                   ;         ;
; SD_DAT[2]                                                                                                                                                      ;                   ;         ;
; SD_DAT[3]                                                                                                                                                      ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                                                       ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                    ;                   ;         ;
; EEP_I2C_SDAT                                                                                                                                                   ;                   ;         ;
; I2C_SDAT                                                                                                                                                       ;                   ;         ;
; ENET0_MDIO                                                                                                                                                     ;                   ;         ;
; ENET1_MDIO                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                    ;                   ;         ;
; FL_DQ[0]                                                                                                                                                       ;                   ;         ;
; FL_DQ[1]                                                                                                                                                       ;                   ;         ;
; FL_DQ[2]                                                                                                                                                       ;                   ;         ;
; FL_DQ[3]                                                                                                                                                       ;                   ;         ;
; FL_DQ[4]                                                                                                                                                       ;                   ;         ;
; FL_DQ[5]                                                                                                                                                       ;                   ;         ;
; FL_DQ[6]                                                                                                                                                       ;                   ;         ;
; FL_DQ[7]                                                                                                                                                       ;                   ;         ;
; GPIO[0]                                                                                                                                                        ;                   ;         ;
; GPIO[1]                                                                                                                                                        ;                   ;         ;
; GPIO[2]                                                                                                                                                        ;                   ;         ;
; GPIO[3]                                                                                                                                                        ;                   ;         ;
; GPIO[4]                                                                                                                                                        ;                   ;         ;
; GPIO[5]                                                                                                                                                        ;                   ;         ;
; GPIO[6]                                                                                                                                                        ;                   ;         ;
; GPIO[7]                                                                                                                                                        ;                   ;         ;
; GPIO[8]                                                                                                                                                        ;                   ;         ;
; GPIO[9]                                                                                                                                                        ;                   ;         ;
; GPIO[10]                                                                                                                                                       ;                   ;         ;
; GPIO[11]                                                                                                                                                       ;                   ;         ;
; GPIO[12]                                                                                                                                                       ;                   ;         ;
; GPIO[13]                                                                                                                                                       ;                   ;         ;
; GPIO[14]                                                                                                                                                       ;                   ;         ;
; GPIO[15]                                                                                                                                                       ;                   ;         ;
; GPIO[16]                                                                                                                                                       ;                   ;         ;
; GPIO[17]                                                                                                                                                       ;                   ;         ;
; GPIO[18]                                                                                                                                                       ;                   ;         ;
; GPIO[19]                                                                                                                                                       ;                   ;         ;
; GPIO[20]                                                                                                                                                       ;                   ;         ;
; GPIO[21]                                                                                                                                                       ;                   ;         ;
; GPIO[22]                                                                                                                                                       ;                   ;         ;
; GPIO[23]                                                                                                                                                       ;                   ;         ;
; GPIO[24]                                                                                                                                                       ;                   ;         ;
; GPIO[25]                                                                                                                                                       ;                   ;         ;
; GPIO[26]                                                                                                                                                       ;                   ;         ;
; GPIO[27]                                                                                                                                                       ;                   ;         ;
; GPIO[28]                                                                                                                                                       ;                   ;         ;
; GPIO[29]                                                                                                                                                       ;                   ;         ;
; GPIO[30]                                                                                                                                                       ;                   ;         ;
; GPIO[31]                                                                                                                                                       ;                   ;         ;
; GPIO[32]                                                                                                                                                       ;                   ;         ;
; GPIO[33]                                                                                                                                                       ;                   ;         ;
; GPIO[34]                                                                                                                                                       ;                   ;         ;
; GPIO[35]                                                                                                                                                       ;                   ;         ;
; HSMC_D[0]                                                                                                                                                      ;                   ;         ;
; HSMC_D[1]                                                                                                                                                      ;                   ;         ;
; HSMC_D[2]                                                                                                                                                      ;                   ;         ;
; HSMC_D[3]                                                                                                                                                      ;                   ;         ;
; EX_IO[0]                                                                                                                                                       ;                   ;         ;
; EX_IO[1]                                                                                                                                                       ;                   ;         ;
; EX_IO[2]                                                                                                                                                       ;                   ;         ;
; EX_IO[3]                                                                                                                                                       ;                   ;         ;
; EX_IO[4]                                                                                                                                                       ;                   ;         ;
; EX_IO[5]                                                                                                                                                       ;                   ;         ;
; EX_IO[6]                                                                                                                                                       ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[0] ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[1] ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[2] ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[3] ; 1                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[4] ; 1                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[5] ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[6] ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:lcd_16207_0_control_slave_translator|av_readdata_pre[7] ; 0                 ; 6       ;
; OTG_DATA[0]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[0]        ; 0                 ; 6       ;
; OTG_DATA[1]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[1]~feeder ; 0                 ; 6       ;
; OTG_DATA[2]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[2]        ; 1                 ; 6       ;
; OTG_DATA[3]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[3]        ; 1                 ; 6       ;
; OTG_DATA[4]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[4]~feeder ; 0                 ; 6       ;
; OTG_DATA[5]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[5]        ; 1                 ; 6       ;
; OTG_DATA[6]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[6]~feeder ; 0                 ; 6       ;
; OTG_DATA[7]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[7]        ; 0                 ; 6       ;
; OTG_DATA[8]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[8]        ; 1                 ; 6       ;
; OTG_DATA[9]                                                                                                                                                    ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[9]        ; 0                 ; 6       ;
; OTG_DATA[10]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[10]       ; 0                 ; 6       ;
; OTG_DATA[11]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[11]       ; 0                 ; 6       ;
; OTG_DATA[12]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[12]       ; 0                 ; 6       ;
; OTG_DATA[13]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[13]       ; 0                 ; 6       ;
; OTG_DATA[14]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[14]       ; 1                 ; 6       ;
; OTG_DATA[15]                                                                                                                                                   ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:cy7c67200_if_0_hpi_translator|av_readdata_pre[15]       ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                    ;                   ;         ;
; CLOCK_50                                                                                                                                                       ;                   ;         ;
; OTG_INT                                                                                                                                                        ;                   ;         ;
;      - DE2_115_Qsys:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u|din_s1~feeder           ; 0                 ; 6       ;
; SW[17]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[17]                                                                                     ; 1                 ; 6       ;
; SW[16]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[16]                                                                                     ; 0                 ; 6       ;
; SW[15]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[15]                                                                                     ; 0                 ; 6       ;
; SW[14]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[14]                                                                                     ; 0                 ; 6       ;
; SW[13]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[13]                                                                                     ; 0                 ; 6       ;
; SW[12]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[12]                                                                                     ; 0                 ; 6       ;
; SW[11]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[11]                                                                                     ; 0                 ; 6       ;
; SW[10]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[10]                                                                                     ; 0                 ; 6       ;
; SW[9]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[9]                                                                                      ; 1                 ; 6       ;
; SW[8]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[8]                                                                                      ; 0                 ; 6       ;
; SW[7]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[7]                                                                                      ; 0                 ; 6       ;
; SW[6]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[6]                                                                                      ; 0                 ; 6       ;
; SW[5]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[5]                                                                                      ; 0                 ; 6       ;
; SW[4]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[4]                                                                                      ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|read_mux_out[3]~0                                                                                    ; 0                 ; 6       ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|d1_data_in[3]~feeder                                                                                 ; 0                 ; 6       ;
; SW[3]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[3]                                                                                      ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|read_mux_out[2]~1                                                                                    ; 0                 ; 6       ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|d1_data_in[2]~feeder                                                                                 ; 0                 ; 6       ;
; SW[2]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[2]                                                                                      ; 0                 ; 6       ;
; SW[1]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[1]                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|read_mux_out[1]~2                                                                                    ; 0                 ; 6       ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|d1_data_in[1]~feeder                                                                                 ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                         ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|read_mux_out[0]~3                                                                                    ; 1                 ; 6       ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|d1_data_in[0]~feeder                                                                                 ; 1                 ; 6       ;
; SW[0]                                                                                                                                                          ;                   ;         ;
;      - DE2_115_Qsys:u0|DE2_115_Qsys_switch_pio:switch_pio|read_mux_out[0]                                                                                      ; 0                 ; 6       ;
; HSMC_CLKIN_P1(n)                                                                                                                                               ;                   ;         ;
; HSMC_CLKIN_P2(n)                                                                                                                                               ;                   ;         ;
; HSMC_RX_D_P[0](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[1](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[2](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[3](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[4](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[5](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[6](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[7](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[8](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[9](n)                                                                                                                                              ;                   ;         ;
; HSMC_RX_D_P[10](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[11](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[12](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[13](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[14](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[15](n)                                                                                                                                             ;                   ;         ;
; HSMC_RX_D_P[16](n)                                                                                                                                             ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y45_N26    ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_button_pio:button_pio|always1~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y37_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                                               ; FF_X28_Y30_N5         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                                                             ; FF_X33_Y30_N7         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y30_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                             ; FF_X28_Y30_N31        ; 766     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                          ; LCCOMB_X46_Y26_N28    ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y29_N6     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                            ; LCCOMB_X38_Y28_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|jxuir                           ; FF_X19_Y35_N27        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|take_action_ocimem_a            ; LCCOMB_X20_Y33_N0     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0          ; LCCOMB_X20_Y32_N26    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|take_action_ocimem_b            ; LCCOMB_X21_Y33_N30    ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_sysclk|update_jdo_strobe               ; FF_X19_Y35_N21        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|sr[17]~19                             ; LCCOMB_X21_Y35_N20    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|sr[36]~28                             ; LCCOMB_X19_Y35_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|DE2_115_Qsys_cpu_0_cpu_debug_slave_tck:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_tck|sr[9]~13                              ; LCCOMB_X19_Y35_N8     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE2_115_Qsys_cpu_0_cpu_debug_slave_phy|virtual_state_sdr~0                                       ; LCCOMB_X19_Y35_N22    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper:the_DE2_115_Qsys_cpu_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE2_115_Qsys_cpu_0_cpu_debug_slave_phy|virtual_state_uir~0                                       ; LCCOMB_X19_Y35_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg:the_DE2_115_Qsys_cpu_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                               ; LCCOMB_X24_Y33_N14    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_break:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_break|break_readreg[4]~1                                                                                                              ; LCCOMB_X20_Y32_N16    ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|resetrequest                                                                                                                    ; FF_X24_Y33_N27        ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                         ; LCCOMB_X20_Y33_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                      ; LCCOMB_X25_Y32_N12    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                        ; LCCOMB_X21_Y28_N22    ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                        ; FF_X21_Y28_N7         ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                  ; FF_X36_Y29_N11        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y27_N4     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                 ; FF_X39_Y31_N5         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_src2[0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y30_N22    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_src2[16]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y30_N2     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y30_N16    ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                             ; FF_X40_Y31_N1         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                 ; FF_X34_Y31_N31        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y27_N24    ; 177     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y27_N2     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y27_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y30_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                          ; FF_X34_Y26_N15        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y33_N10    ; 1140    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                      ; FF_X31_Y29_N9         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y29_N8     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y25_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y25_N30    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y29_N22    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                             ; LCCOMB_X34_Y26_N22    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                       ; LCCOMB_X29_Y33_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                       ; LCCOMB_X27_Y33_N16    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                   ; LCCOMB_X23_Y36_N24    ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                             ; LCCOMB_X24_Y36_N16    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                           ; LCCOMB_X23_Y36_N4     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE2_115_Qsys_jtag_uart_0_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                   ; LCCOMB_X26_Y36_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                ; FF_X27_Y30_N17        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y30_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y36_N30    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                 ; FF_X28_Y33_N13        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y33_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y33_N2     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_led_green:led_green|always0~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y39_N10    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_led_red:led_red|always0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y40_N24    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                   ; LCCOMB_X21_Y30_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[7]~2                                                                                                                                                                                                           ; LCCOMB_X25_Y30_N16    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                  ; LCCOMB_X10_Y30_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                  ; LCCOMB_X10_Y30_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                  ; LCCOMB_X11_Y30_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X11_Y30_N20    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                  ; LCCOMB_X13_Y30_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                  ; LCCOMB_X13_Y30_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                  ; LCCOMB_X13_Y31_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                              ; LCCOMB_X13_Y31_N0     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_0_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                 ; LCCOMB_X24_Y30_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                              ; LCCOMB_X21_Y29_N8     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:seg7_display_avalon_slave_translator|av_write                                                                                                                                                                                                               ; LCCOMB_X36_Y38_N22    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|save_dest_id~2                                                                                                                                                                                                         ; LCCOMB_X36_Y39_N18    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                              ; LCCOMB_X20_Y29_N20    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                              ; LCCOMB_X20_Y29_N14    ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|Selector27~6                                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|Selector34~2                                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y29_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X3_Y29_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|active_rnw~2                                                                                                                                                                                                                                                                                                   ; LCCOMB_X6_Y29_N8      ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_addr[1]~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X6_Y28_N20     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                                                                                                                              ; FF_X5_Y28_N7          ; 72      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                                                                                                                              ; FF_X6_Y25_N25         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_31                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y40_N20    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y40_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|control_wr_strobe~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y40_N8     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|period_h_wr_strobe~2                                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y40_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|period_l_wr_strobe~4                                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y40_N6     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_0|snap_strobe~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y42_N30    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y39_N26    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y39_N4     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|control_wr_strobe~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y39_N20    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y39_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|period_l_wr_strobe~2                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y39_N0     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y41_N26    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                       ; LCCOMB_X27_Y31_N2     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~6                                                                                                                                                                                                                           ; LCCOMB_X26_Y30_N22    ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                            ; M9K_X37_Y38_N0        ; 100     ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                            ; M9K_X37_Y38_N0        ; 92      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                           ; LCCOMB_X36_Y36_N8     ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[2]~0                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y36_N14    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                       ; FF_X24_Y33_N21        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                       ; FF_X24_Y33_N21        ; 439     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; FF_X30_Y45_N5         ; 561     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[1]                                                                                                                                                                                                                                                                                    ; PLL_1                 ; 2017    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[2]                                                                                                                                                                                                                                                                                    ; PLL_1                 ; 565     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X107_Y41_N0    ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X80_Y43_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X80_Y43_N5         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X83_Y43_N17        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X84_Y43_N19        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X84_Y43_N29        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X92_Y40_N21        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X94_Y40_N13        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X114_Y37_N5        ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X107_Y41_N15       ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X79_Y42_N0     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y36_N12    ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y36_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X16_Y37_N9         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X14_Y37_N9         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y36_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y36_N20    ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y37_N8     ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y37_N4     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X17_Y37_N3         ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X18_Y35_N10    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X18_Y35_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X18_Y35_N2     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X16_Y35_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X19_Y36_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X19_Y36_N6     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                             ; LCCOMB_X18_Y36_N28    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15              ; LCCOMB_X17_Y35_N2     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16              ; LCCOMB_X16_Y35_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X18_Y37_N30    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X17_Y37_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                    ; LCCOMB_X19_Y36_N10    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X19_Y37_N26    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21      ; LCCOMB_X20_Y38_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17 ; LCCOMB_X20_Y38_N16    ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24 ; LCCOMB_X20_Y38_N6     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X17_Y37_N9         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X17_Y37_N11        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X17_Y37_N13        ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X17_Y37_N19        ; 68      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X17_Y37_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X20_Y37_N17        ; 37      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X16_Y35_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|resetrequest ; FF_X24_Y33_N27     ; 6       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                    ; LCCOMB_X24_Y33_N10 ; 1140    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                    ; FF_X24_Y33_N21     ; 439     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                ; FF_X30_Y45_N5      ; 561     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[1]                                                                                                                                                                 ; PLL_1              ; 2017    ; 34                                   ; Global Clock         ; GCLK4            ; --                        ;
; SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[2]                                                                                                                                                                 ; PLL_1              ; 565     ; 3                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                             ; JTAG_X1_Y37_N0     ; 204     ; 9                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                      ; LCCOMB_X107_Y41_N0 ; 17      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                      ; FF_X114_Y37_N5     ; 20      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_mem_stall ; 766     ;
+---------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_bht_module:DE2_115_Qsys_cpu_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X37_Y24_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_data_module:DE2_115_Qsys_cpu_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X37_Y25_N0, M9K_X37_Y27_N0, M9K_X37_Y29_N0, M9K_X37_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_ic_tag_module:DE2_115_Qsys_cpu_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None ; M9K_X37_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_ocimem:the_DE2_115_Qsys_cpu_0_cpu_nios2_ocimem|DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram_module:DE2_115_Qsys_cpu_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X15_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_a_module:DE2_115_Qsys_cpu_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_register_bank_b_module:DE2_115_Qsys_cpu_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X51_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_r:the_DE2_115_Qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X37_Y33_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y36_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_asc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 40           ; 4            ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 160   ; 4                           ; 40                          ; 4                           ; 40                          ; 160                 ; 2    ; None ; M9K_X37_Y38_N0, M9K_X37_Y31_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_msc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 28           ; 4            ; 28           ; yes                    ; no                      ; yes                    ; yes                     ; 112   ; 4                           ; 28                          ; 4                           ; 28                          ; 112                 ; 1    ; None ; M9K_X37_Y36_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y29_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_mult_cell:the_DE2_115_Qsys_cpu_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,642 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 259 / 10,120 ( 3 % )    ;
; C4 interconnects      ; 3,686 / 209,544 ( 2 % ) ;
; Direct links          ; 947 / 342,891 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )         ;
; Local interconnects   ; 2,437 / 119,088 ( 2 % ) ;
; R24 interconnects     ; 498 / 9,963 ( 5 % )     ;
; R4 interconnects      ; 5,435 / 289,782 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.74) ; Number of LABs  (Total = 333) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 17                            ;
; 3                                           ; 9                             ;
; 4                                           ; 8                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 7                             ;
; 11                                          ; 6                             ;
; 12                                          ; 11                            ;
; 13                                          ; 11                            ;
; 14                                          ; 17                            ;
; 15                                          ; 27                            ;
; 16                                          ; 184                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.61) ; Number of LABs  (Total = 333) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 251                           ;
; 1 Clock                            ; 304                           ;
; 1 Clock enable                     ; 164                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 39                            ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 55                            ;
; 2 Clocks                           ; 18                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.53) ; Number of LABs  (Total = 333) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 10                            ;
; 4                                            ; 9                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 7                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 6                             ;
; 17                                           ; 5                             ;
; 18                                           ; 10                            ;
; 19                                           ; 13                            ;
; 20                                           ; 20                            ;
; 21                                           ; 13                            ;
; 22                                           ; 15                            ;
; 23                                           ; 24                            ;
; 24                                           ; 20                            ;
; 25                                           ; 24                            ;
; 26                                           ; 18                            ;
; 27                                           ; 19                            ;
; 28                                           ; 15                            ;
; 29                                           ; 10                            ;
; 30                                           ; 17                            ;
; 31                                           ; 11                            ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.00) ; Number of LABs  (Total = 333) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 28                            ;
; 2                                               ; 19                            ;
; 3                                               ; 17                            ;
; 4                                               ; 13                            ;
; 5                                               ; 19                            ;
; 6                                               ; 27                            ;
; 7                                               ; 23                            ;
; 8                                               ; 12                            ;
; 9                                               ; 25                            ;
; 10                                              ; 25                            ;
; 11                                              ; 15                            ;
; 12                                              ; 21                            ;
; 13                                              ; 20                            ;
; 14                                              ; 16                            ;
; 15                                              ; 6                             ;
; 16                                              ; 23                            ;
; 17                                              ; 5                             ;
; 18                                              ; 7                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.44) ; Number of LABs  (Total = 333) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 1                             ;
; 3                                            ; 8                             ;
; 4                                            ; 16                            ;
; 5                                            ; 7                             ;
; 6                                            ; 9                             ;
; 7                                            ; 11                            ;
; 8                                            ; 5                             ;
; 9                                            ; 13                            ;
; 10                                           ; 12                            ;
; 11                                           ; 13                            ;
; 12                                           ; 12                            ;
; 13                                           ; 15                            ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 9                             ;
; 17                                           ; 22                            ;
; 18                                           ; 11                            ;
; 19                                           ; 7                             ;
; 20                                           ; 12                            ;
; 21                                           ; 10                            ;
; 22                                           ; 4                             ;
; 23                                           ; 17                            ;
; 24                                           ; 9                             ;
; 25                                           ; 18                            ;
; 26                                           ; 12                            ;
; 27                                           ; 6                             ;
; 28                                           ; 5                             ;
; 29                                           ; 6                             ;
; 30                                           ; 0                             ;
; 31                                           ; 7                             ;
; 32                                           ; 10                            ;
; 33                                           ; 7                             ;
; 34                                           ; 3                             ;
; 35                                           ; 6                             ;
; 36                                           ; 4                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ; 45 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ; 45 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                                       ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 480          ; 55           ; 480          ; 0            ; 0            ; 522       ; 480          ; 0            ; 522       ; 522       ; 0            ; 75           ; 0            ; 0            ; 213          ; 0            ; 75           ; 213          ; 0            ; 0            ; 87           ; 75           ; 0            ; 0            ; 0            ; 0            ; 0            ; 522       ; 449          ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 42           ; 467          ; 42           ; 522          ; 522          ; 0         ; 42           ; 522          ; 0         ; 0         ; 522          ; 447          ; 522          ; 522          ; 309          ; 522          ; 447          ; 309          ; 522          ; 522          ; 435          ; 447          ; 522          ; 522          ; 522          ; 522          ; 522          ; 0         ; 73           ; 522          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENETCLK_25          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKIN           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SMA_CLKOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_BLON            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_GTX_CLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_COL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CRS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_EN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_TX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_LINK100       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_GTX_CLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_INT_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_COL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_CRS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_RX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET1_TX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_EN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_TX_ER         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_LINK100       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_HS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; TD_VS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_ADDR[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_ADDR[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_WR_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_RD_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_RST_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_ADDR[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_CE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_OE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_RY               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_WP_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN0         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HSMC_CLKOUT_P1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT0        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EEP_I2C_SDAT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET0_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ENET1_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FL_DQ[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EX_IO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OTG_DATA[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OTG_INT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P1(n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKIN_P2(n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P1(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_CLKOUT_P2(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[0](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[1](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[2](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[3](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[4](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[5](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[6](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[7](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[8](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[9](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[10](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[11](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[12](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[13](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[14](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[15](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_RX_D_P[16](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[0](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[1](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[2](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[3](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[4](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[5](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[6](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[7](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[8](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[9](n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[10](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[11](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[12](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[13](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[14](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[15](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSMC_TX_D_P[16](n)  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; Source Clock(s)                                  ; Destination Clock(s)                             ; Delay Added in ns ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
; PLL1|altpll_component|auto_generated|pll1|clk[1] ; PLL1|altpll_component|auto_generated|pll1|clk[1] ; 2.3               ;
+--------------------------------------------------+--------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                              ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5] ; DE2_115_Qsys:u0|DE2_115_Qsys_jtag_uart_0:jtag_uart_0|DE2_115_Qsys_jtag_uart_0_scfifo_w:the_DE2_115_Qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ram_block1a6~portb_address_reg0 ; 0.164             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[5][67]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[4][67]                                                                                                                       ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[3][67]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[2][67]                                                                                                                       ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[5][85]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[4][85]                                                                                                                       ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[3][85]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[2][85]                                                                                                                       ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[5][103]                                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[4][103]                                                                                                                      ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[3][103]                                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[2][103]                                                                                                                      ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                      ; 0.068             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|M_rot_fill_bit                                                                                                                                                 ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|A_shift_rot_result[24]                                                                                                                                                        ; 0.067             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_iw[0]                                                                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_ctrl_late_result                                                                                                                                                            ; 0.067             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|M_pipe_flush_waddr[14]                                                                                                                                         ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|F_pc[14]                                                                                                                                                                      ; 0.065             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|M_pipe_flush_waddr[16]                                                                                                                                         ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|F_pc[16]                                                                                                                                                                      ; 0.065             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[7]                                                                                    ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[8]                                                                                                   ; 0.065             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_iw[5]                                                                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_ctrl_late_result                                                                                                                                                            ; 0.054             ;
; DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[3]                                                                                                                                  ; DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[4]                                                                                                                                                 ; 0.046             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_count[1]                                                                                                                                                                            ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                    ; 0.043             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_count[2]                                                                                                                                                                            ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                    ; 0.041             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_pc_plus_one[0]                                                                                                                                               ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_extra_pc[0]                                                                                                                                                                 ; 0.036             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module|entry_1[40]                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|active_addr[4]                                                                                                                                                                                       ; 0.034             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[1][67]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[0][67]                                                                                                                       ; 0.034             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[1][85]                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[0][85]                                                                                                                       ; 0.034             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[1][103]                                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_0_s1_agent_rsp_fifo|mem[0][103]                                                                                                                      ; 0.034             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|DE2_115_Qsys_sdram_0_input_efifo_module:the_DE2_115_Qsys_sdram_0_input_efifo_module|entry_1[41]                                                                                       ; DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|active_addr[5]                                                                                                                                                                                       ; 0.033             ;
; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[2]                                                                                                                            ; DE2_115_Qsys:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|stop_cmd_r                                                                                                                                                      ; 0.024             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|D_iw[3]                                                                                                                                                        ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|E_ctrl_mem16                                                                                                                                                                  ; 0.022             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|W_ienable_reg_irq1                                                                                                                                             ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|W_ipending_reg_irq1                                                                                                                                                           ; 0.017             ;
; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|W_ienable_reg_irq4                                                                                                                                             ; DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|W_ipending_reg_irq4                                                                                                                                                           ; 0.017             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 32 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE115F29C7 for design "DE2_115_USB_DEVICE_LED"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
    Warning (15559): Can't achieve requested value -108.0 degrees for clock output SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[0] of parameter phase shift -- achieved value of -105.0 degrees File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -105 degrees (-2917 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[0] port File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[1] port File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[2] port File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 38 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "HSMC_CLKIN_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P1(n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 421
    Warning (176118): Pin "HSMC_CLKIN_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKIN_P2(n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 422
    Warning (176118): Pin "HSMC_CLKOUT_P1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P1(n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 426
    Warning (176118): Pin "HSMC_CLKOUT_P2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_CLKOUT_P2(n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 427
    Warning (176118): Pin "HSMC_RX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[0](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[1](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[2](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[3](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[4](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[5](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[6](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[7](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[8](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[9](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[10](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[11](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[12](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[13](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[14](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[15](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_RX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_RX_D_P[16](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 431
    Warning (176118): Pin "HSMC_TX_D_P[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[0](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[1](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[2](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[3](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[4]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[4](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[5]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[5](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[6]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[6](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[7]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[7](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[8]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[8](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[9]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[9](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[10]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[10](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[11]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[11](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[12]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[12](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[13]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[13](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[14]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[14](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[15]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[15](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
    Warning (176118): Pin "HSMC_TX_D_P[16]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "HSMC_TX_D_P[16](n)" File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 433
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE2_115_Qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_115_Qsys/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_cpu_0_cpu.sdc'
Info (332104): Reading SDC File: 'DE2_115_USB_DEVICE_LED.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -105.00 -duty_cycle 50.00 -name {PLL1|altpll_component|auto_generated|pll1|clk[0]} {PLL1|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {PLL1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL1|altpll_component|auto_generated|pll1|clk[1]} {PLL1|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {PLL1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 6 -duty_cycle 50.00 -name {PLL1|altpll_component|auto_generated|pll1|clk[2]} {PLL1|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   10.000 PLL1|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 PLL1|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   83.333 PLL1|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[0] (placed in counter C0 of PLL_1) File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[1] (placed in counter C1 of PLL_1) File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|clk[2] (placed in counter C2 of PLL_1) File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node DE2_115_Qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_Qsys:u0|CY7C67200_IF:cy7c67200_if_0|HPI_DATA~18 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/CY7C67200_IF.v Line: 39
        Info (176357): Destination node OTG_RST_N~output File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 377
Info (176353): Automatically promoted node DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst  File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|active_rnw~2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_sdram_0.v Line: 215
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|active_cs_n~1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_sdram_0.v Line: 212
        Info (176357): Destination node DE2_115_Qsys:u0|altera_reset_controller:rst_controller_001|WideOr0~0 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|i_refs[0] File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_sdram_0.v Line: 356
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|i_refs[2] File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_sdram_0.v Line: 356
        Info (176357): Destination node DE2_115_Qsys:u0|DE2_115_Qsys_sdram_0:sdram_0|i_refs[1] File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_sdram_0.v Line: 356
Info (176353): Automatically promoted node DE2_115_Qsys:u0|DE2_115_Qsys_cpu_0:cpu_0|DE2_115_Qsys_cpu_0_cpu:cpu|DE2_115_Qsys_cpu_0_cpu_nios2_oci:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci|DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug:the_DE2_115_Qsys_cpu_0_cpu_nios2_oci_debug|resetrequest  File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_Qsys/synthesis/submodules/DE2_115_Qsys_cpu_0_cpu.v Line: 394
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 78 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Warning (15058): PLL "SDRAM_PLL:PLL1|altpll:altpll_component|altpll_d3l2:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/db/altpll_d3l2.tdf Line: 28
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 4.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 163 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 246
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 247
    Info (169178): Pin ENETCLK_25 uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 248
    Info (169178): Pin SMA_CLKIN uses I/O standard 3.3-V LVTTL at AH14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 251
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J13 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 284
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 285
    Info (169178): Pin SD_WP_N uses I/O standard 3.3-V LVTTL at AF14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 298
    Info (169178): Pin AUD_ADCDAT uses I/O standard 3.3-V LVTTL at D2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 311
    Info (169178): Pin ENET0_LINK100 uses I/O standard 3.3-V LVTTL at C14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 342
    Info (169178): Pin ENET1_LINK100 uses I/O standard 3.3-V LVTTL at D13 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 360
    Info (169178): Pin TD_CLK27 uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 363
    Info (169178): Pin TD_DATA[0] uses I/O standard 3.3-V LVTTL at E8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[1] uses I/O standard 3.3-V LVTTL at A7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[2] uses I/O standard 3.3-V LVTTL at D8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[3] uses I/O standard 3.3-V LVTTL at C7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[4] uses I/O standard 3.3-V LVTTL at D7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[5] uses I/O standard 3.3-V LVTTL at D6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[6] uses I/O standard 3.3-V LVTTL at E7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_DATA[7] uses I/O standard 3.3-V LVTTL at F7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 364
    Info (169178): Pin TD_HS uses I/O standard 3.3-V LVTTL at E5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 365
    Info (169178): Pin TD_VS uses I/O standard 3.3-V LVTTL at E4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 367
    Info (169178): Pin IRDA_RXD uses I/O standard 3.3-V LVTTL at Y15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 381
    Info (169178): Pin FL_RY uses I/O standard 3.3-V LVTTL at Y1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 410
    Info (169178): Pin HSMC_CLKIN0 uses I/O standard 3.0-V LVTTL at AH15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 423
    Info (169178): Pin PS2_CLK uses I/O standard 3.3-V LVTTL at G6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 289
    Info (169178): Pin PS2_DAT uses I/O standard 3.3-V LVTTL at H5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 290
    Info (169178): Pin PS2_CLK2 uses I/O standard 3.3-V LVTTL at G5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 291
    Info (169178): Pin PS2_DAT2 uses I/O standard 3.3-V LVTTL at F5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 292
    Info (169178): Pin SD_CMD uses I/O standard 3.3-V LVTTL at AD14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 296
    Info (169178): Pin SD_DAT[0] uses I/O standard 3.3-V LVTTL at AE14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169178): Pin SD_DAT[1] uses I/O standard 3.3-V LVTTL at AF13 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169178): Pin SD_DAT[2] uses I/O standard 3.3-V LVTTL at AB14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169178): Pin SD_DAT[3] uses I/O standard 3.3-V LVTTL at AC14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169178): Pin AUD_ADCLRCK uses I/O standard 3.3-V LVTTL at C2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 312
    Info (169178): Pin AUD_BCLK uses I/O standard 3.3-V LVTTL at F2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 313
    Info (169178): Pin AUD_DACLRCK uses I/O standard 3.3-V LVTTL at E3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 315
    Info (169178): Pin EEP_I2C_SDAT uses I/O standard 3.3-V LVTTL at E14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 320
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at A8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 324
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169178): Pin FL_DQ[0] uses I/O standard 3.3-V LVTTL at AH8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[1] uses I/O standard 3.3-V LVTTL at AF10 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[2] uses I/O standard 3.3-V LVTTL at AG10 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[3] uses I/O standard 3.3-V LVTTL at AH10 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[4] uses I/O standard 3.3-V LVTTL at AF11 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[5] uses I/O standard 3.3-V LVTTL at AG11 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[6] uses I/O standard 3.3-V LVTTL at AH11 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin FL_DQ[7] uses I/O standard 3.3-V LVTTL at AF12 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AH23 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at AG26 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169178): Pin EX_IO[0] uses I/O standard 3.3-V LVTTL at J10 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[1] uses I/O standard 3.3-V LVTTL at J14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[2] uses I/O standard 3.3-V LVTTL at H13 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[3] uses I/O standard 3.3-V LVTTL at H14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[4] uses I/O standard 3.3-V LVTTL at F14 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[5] uses I/O standard 3.3-V LVTTL at E10 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin EX_IO[6] uses I/O standard 3.3-V LVTTL at D9 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 276
    Info (169178): Pin OTG_DATA[0] uses I/O standard 3.3-V LVTTL at J6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[1] uses I/O standard 3.3-V LVTTL at K4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[2] uses I/O standard 3.3-V LVTTL at J5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[3] uses I/O standard 3.3-V LVTTL at K3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[4] uses I/O standard 3.3-V LVTTL at J4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[5] uses I/O standard 3.3-V LVTTL at J3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[6] uses I/O standard 3.3-V LVTTL at J7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[7] uses I/O standard 3.3-V LVTTL at H6 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[8] uses I/O standard 3.3-V LVTTL at H3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[9] uses I/O standard 3.3-V LVTTL at H4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[10] uses I/O standard 3.3-V LVTTL at G1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[11] uses I/O standard 3.3-V LVTTL at G2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[12] uses I/O standard 3.3-V LVTTL at G3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[13] uses I/O standard 3.3-V LVTTL at F1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[14] uses I/O standard 3.3-V LVTTL at F3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin OTG_DATA[15] uses I/O standard 3.3-V LVTTL at G4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 371
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 390
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 245
    Info (169178): Pin OTG_INT uses I/O standard 3.3-V LVTTL at D5 File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 376
Warning (169064): Following 87 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 289
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 290
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 291
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 292
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 296
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 297
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 312
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 313
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 315
    Info (169065): Pin EEP_I2C_SDAT has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 320
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 324
    Info (169065): Pin ENET0_MDIO has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 330
    Info (169065): Pin ENET1_MDIO has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 348
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 398
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 407
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 415
    Info (169065): Pin HSMC_D[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 429
    Info (169065): Pin HSMC_D[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 429
    Info (169065): Pin HSMC_D[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 429
    Info (169065): Pin HSMC_D[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 429
    Info (169065): Pin EX_IO[0] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[1] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[2] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[3] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[4] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[5] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
    Info (169065): Pin EX_IO[6] has a permanently disabled output enable File: C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/de2_115_usb_device_led.v Line: 436
Info (144001): Generated suppressed messages file C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_USB_DEVICE_LED.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 89 warnings
    Info: Peak virtual memory: 5576 megabytes
    Info: Processing ended: Sun Feb 20 18:10:50 2022
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/micae/Documents/Senior-Design-B/WABSCBR/nano-system/HW/DE2_115_USB_DEVICE_LED.fit.smsg.


