((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr . NOT) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 2) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 7) (Expr Num . -24))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 8) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 14) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 1) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -75) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 56) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 13) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 4) END ELSE (Stat . OUTPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 2) (Expr Num . -67) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 2) (Stat . IF) (Expr Num . -79) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Expr Num . -21) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 1) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -20) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . AND) (Reg . 7) (Reg . 10) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . OUTPUT) (Expr Num . -19) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . OR) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -69) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) END ELSE (Stat . OUTPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 3) END (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) END ELSE (Stat . LOAD) (Reg . 5) (Expr Num . 36) END END END END END END (Stat . INPUT) (Reg . 7) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 14) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr . AND) (Expr Num . 85) (Reg . 11) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr . LT) (Expr Num . -57) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 1) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr . EQ) (Expr Num . -70) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr Num . 29) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -89) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . OUTPUT) (Expr Num . 32) END ELSE (Stat . INPUT) (Reg . 8) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . OUTPUT) (Expr Num . 15) END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 6) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr Num . 24) (Stat . LOAD) (Reg . 4) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr Num . -40) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . IF) (Expr Num . -71) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 82) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 14) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END END END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 56) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Reg . 11) END END END END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . 85) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -57) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 14) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . -70) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . LT) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . OUTPUT) (Expr Num . -19) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -74) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 1) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . 89) (Stat . LOAD) (Reg . 12) (Reg . 13) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Expr . AND) (Reg . 5) (Expr Num . -15) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -54) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . LOAD) (Reg . 3) (Reg . 7) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 8) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 85) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 31) (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . -36) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Reg . 10) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . OR) (Reg . 6) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 6) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Reg . 11))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END END END (Stat . INPUT) (Reg . 11))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . AND) (Expr . GT) (Expr Num . -12) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -77) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 11) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . LOAD) (Reg . 5) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) END END END END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . LT) (Expr . OR) (Reg . 3) (Reg . 5) (Expr . OR) (Reg . 14) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -89) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . 56) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr . LT) (Expr Num . -57) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 1) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 14) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . GT) (Reg . 8) (Expr . EQ) (Reg . 7) (Reg . 12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 42) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 75) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . OUTPUT) (Reg . 8) END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 8) END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 6) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Expr Num . 29) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr . LT) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 8) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 9) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Expr Num . 25) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 0) (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 11) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . LOAD) (Reg . 6) (Expr Num . 45) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 12) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 3) END (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 8) END ELSE (Stat . LOAD) (Reg . 5) (Expr Num . 36) END END END END END END (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 14) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -84) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . -28) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr . AND) (Reg . 9) (Reg . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . AND) (Expr Num . -12) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 6) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 10) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 12) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -74) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 1) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . 89) (Stat . LOAD) (Reg . 9) (Reg . 13) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -45) END END END (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -27) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 0) END END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -56) END (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . OUTPUT) (Expr Num . -19) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . 85) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -57) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 14) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 0) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 14) (Expr Num . 10) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -79) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -10) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . EQ) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . OUTPUT) (Expr Num . -19) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . 85) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . LOAD) (Reg . 3) (Expr Num . -73) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 85) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . LOAD) (Reg . 7) (Expr Num . -67) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) END ELSE (Stat . LOAD) (Reg . 9) (Reg . 0) END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 31) (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 3) (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 11) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr Num . 24) (Stat . LOAD) (Reg . 4) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr . GT) (Reg . 0) (Reg . 9) END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 12) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Expr Num . 4) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 3) END END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr . AND) (Reg . 9) (Reg . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 9) END END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -15) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . -40) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . -39) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . LOAD) (Reg . 10) (Expr . OR) (Reg . 7) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr . GT) (Reg . 9) (Reg . 14) (Stat . INPUT) (Reg . 4) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . IF) (Expr Num . -11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 8) (Reg . 8) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Reg . 11))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr Num . 24) (Stat . LOAD) (Reg . 4) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END END END)
((Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 12) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Expr Num . 4) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 85) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 13) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr . GT) (Reg . 8) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Reg . 12) (Reg . 13) END END END END END END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END END END END END END (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 3) (Reg . 1) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 12) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -82) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . AND) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 75) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) END ELSE (Stat . LOAD) (Reg . 14) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -21) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Reg . 2) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 0) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . OUTPUT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 5) END END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 0) END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr Num . -40) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 12) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 24) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Reg . 9) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr Num . 24) (Stat . LOAD) (Reg . 4) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 4) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . LOAD) (Reg . 10) (Expr . OR) (Reg . 7) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . GT) (Reg . 9) (Reg . 14) (Stat . INPUT) (Reg . 4) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . IF) (Expr Num . -11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . LOAD) (Reg . 5) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . LOAD) (Reg . 10) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 11) (Expr Num . -36))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . AND) (Expr Num . 94) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 6) (Stat . IF) (Expr . OR) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Reg . 0) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . 10) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 9) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 4) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . LOAD) (Reg . 3) (Expr Num . -73) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . OR) (Reg . 6) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . EQ) (Expr Num . 75) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 0) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . LT) (Reg . 3) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . 85) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 8) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . OR) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 3) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . OR) (Reg . 3) (Reg . 5) (Expr . OR) (Reg . 14) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 1) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -28) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 14) END)
((Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr Num . 24) (Stat . LOAD) (Reg . 4) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END END END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . OUTPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Expr Num . 88) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 11) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 29) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . OUTPUT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Reg . 11))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 3) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -96) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -30) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . -85) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . -20) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Reg . 14) END END END ELSE (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Expr . AND) (Reg . 8) (Expr Num . 50) (Stat . IF) (Reg . 4) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 11) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 13) ELSE (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END END (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . GT) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr Num . -40) ELSE (Stat . OUTPUT) (Expr Num . 31) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -94) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 6) (Expr Num . 45) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 2) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END ELSE (Stat . OUTPUT) (Expr Num . -27) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr . AND) (Reg . 9) (Reg . 13) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr . NOT) (Reg . 3) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr . GT) (Reg . 0) (Reg . 9) END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 11) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 13) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 8) (Expr Num . 85) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Expr Num . 29) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 5) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 14) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . GT) (Reg . 8) (Expr . EQ) (Reg . 7) (Reg . 12) (Stat . OUTPUT) (Expr . GT) (Reg . 10) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr Num . 29) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 8) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 13) (Reg . 2) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . GT) (Expr Num . -21) (Expr Num . 37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -57) ELSE (Stat . LOAD) (Reg . 6) (Expr . OR) (Reg . 12) (Reg . 5) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . LOAD) (Reg . 10) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . LOAD) (Reg . 10) (Expr . OR) (Expr . LT) (Reg . 6) (Reg . 7) (Reg . 4) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 4) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . IF) (Expr Num . -11) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 8) (Expr Num . 85) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 75) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . 51) END (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 85) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . LOAD) (Reg . 7) (Expr Num . -67) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) END ELSE (Stat . LOAD) (Reg . 9) (Reg . 0) END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 31) (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Expr Num . 16) END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 14) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -17) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . NOT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Reg . 11))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 14) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . -28) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 37) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 0) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . OUTPUT) (Expr Num . 8) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 30) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Reg . 0) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Expr Num . 16) END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr Num . 25) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -17) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . NOT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . -57) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 8) (Expr Num . 85) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 8) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -6) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . EQ) (Reg . 14) (Reg . 10) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . -28) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . -70) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . LT) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . -28) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 9) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 12) (Reg . 13) END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr Num . -40) ELSE (Stat . OUTPUT) (Expr . GT) (Reg . 0) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . 10) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . LOAD) (Reg . 14) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 5) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr Num . 32) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 12) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -36) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 4) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . -76) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 12) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 94) (Reg . 13) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 5) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -21) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr . AND) (Reg . 9) (Reg . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 8) (Expr Num . 85) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 8) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -89) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 30) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -36) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 9) END END END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 8) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 9) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . -85) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 4) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 3) END END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Expr Num . 16) END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr Num . 25) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -17) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . NOT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 8) END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 8) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 6) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Expr Num . -21) (Expr Num . -18) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 9) END END END END END END (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 7) END END END END END (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 11) (Reg . 8) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -27) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 0) END END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -56) END (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 3) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 7) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 47) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END END END END END END)
((Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 11) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 5) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -13) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . GT) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr . OR) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . AND) (Expr Num . -12) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 6) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 10) END END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr . NOT) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -70) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 13) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 13) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 11) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 2) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr . AND) (Reg . 9) (Reg . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . LOAD) (Reg . 14) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 0) END END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -56) END (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . AND) (Expr . GT) (Expr Num . -12) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -77) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 3) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 6) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Expr Num . 16) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . OUTPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Reg . 1) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 0) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr Num . 56) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr Num . -82) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 94) (Reg . 13) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 5) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 6) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 5) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . AND) (Reg . 7) (Reg . 10) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr . NOT) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END END ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 24) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 12))
((Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . LOAD) (Reg . 14) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . LT) (Expr Num . -100) (Expr Num . -68) (Stat . OUTPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . OUTPUT) (Expr Num . 77) ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 5) END END END END END END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr Num . 25) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -21) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . OR) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . 56) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 31) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 47) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . GT) (Expr Num . 47) (Reg . 2) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 12) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Expr Num . 4) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -45) END END END (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 12) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Expr Num . 4) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END ELSE (Stat . OUTPUT) (Expr Num . -27) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . OR) (Reg . 3) (Reg . 5) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . -28) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . LT) (Expr Num . 15) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . LOAD) (Reg . 14) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 2) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END END END (Stat . INPUT) (Reg . 11))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 13) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 12) END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 0) END END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . -56) END (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 92) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr . AND) (Expr Num . 94) (Reg . 13) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . 51) END (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 10) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . 36) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Reg . 9) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 4) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) END (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . OUTPUT) (Expr Num . -19) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 4) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . OUTPUT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -85) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END (Stat . LOAD) (Reg . 2) (Expr Num . -76) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Reg . 1) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 10) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . EQ) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 6) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . OUTPUT) (Reg . 0) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 8) (Expr Num . 85) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . AND) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 1) (Reg . 8) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . -39) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -75) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr . EQ) (Reg . 7) (Reg . 12) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END)
((Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END (Stat . LOAD) (Reg . 2) (Expr Num . -76) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -67) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 5) END END END)
((Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 82) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 8) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 11) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . GT) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 85) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 3) (Stat . IF) (Expr Num . 65) (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Reg . 11) END END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 7) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -54) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -12) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 94) (Reg . 13) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 5) (Stat . IF) (Expr . GT) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . OUTPUT) (Expr Num . -62) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 10) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END END END ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 9) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 8) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 13) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -69) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) END ELSE (Stat . OUTPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 5) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 7) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 11) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . LOAD) (Reg . 6) (Expr Num . 45) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 0) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Reg . 9) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Expr . AND) (Reg . 8) (Expr Num . 50) (Stat . IF) (Reg . 4) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 2) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 29) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 7) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . LOAD) (Reg . 5) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 0) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . AND) (Reg . 8) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . OR) (Reg . 3) (Reg . 1) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Expr . EQ) (Expr . EQ) (Reg . 12) (Expr Num . -5) (Reg . 10) (Stat . OUTPUT) (Expr . NOT) (Expr Num . -1) END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 3) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . OR) (Reg . 3) (Reg . 5) (Expr . OR) (Reg . 14) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Expr Num . -74) (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -6) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 0) (Expr Num . -20) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 42) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -89) (Stat . INPUT) (Reg . 7) ELSE (Stat . OUTPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 5) (Expr Num . -39) (Expr Num . -51) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr . GT) (Reg . 0) (Reg . 9) END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . OR) (Expr Num . -86) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . LT) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 1) END)
((Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 10) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) END ELSE (Stat . OUTPUT) (Reg . 10) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -55) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 9) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 13) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 12))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 6) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Expr . LT) (Reg . 0) (Reg . 3) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr Num . -56) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 8) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . OUTPUT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 5) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . OUTPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 11) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 7) ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 3) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr Num . 56) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 8) END END END END END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . -25) END)
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -54) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . AND) (Expr . GT) (Expr Num . -12) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -77) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 5) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 7) (Stat . IF) (Expr Num . -85) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -76) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . LOAD) (Reg . 0) (Expr Num . -20) END END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -67) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . -63) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . LOAD) (Reg . 0) (Reg . 11) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 6) END END END END END END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 13) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 7) (Expr Num . 64) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . OR) (Reg . 2) (Reg . 3) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 10) ELSE (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Expr Num . -27) (Stat . OUTPUT) (Expr Num . 23) END END END (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 13) END END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . OR) (Reg . 12) (Reg . 5) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -59) (Stat . IF) (Expr . EQ) (Expr . OR) (Expr . NOT) (Reg . 12) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . 65) (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . GT) (Expr Num . 37) (Reg . 3) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 10) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) END END END (Stat . IF) (Expr Num . 22) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . LOAD) (Reg . 1) (Expr Num . 71) END END ELSE (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . OR) (Reg . 6) (Expr Num . 42) (Stat . IF) (Expr Num . -90) (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -73) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 3) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 3) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . OR) (Reg . 3) (Reg . 5) (Expr . OR) (Reg . 14) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 2) END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . OUTPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 5) ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . EQ) (Expr Num . -70) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 11) (Stat . IF) (Expr Num . 94) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr Num . -20) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 7) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . GT) (Reg . 13) (Reg . 1) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -92) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr Num . 56) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 64) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 6) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . 63) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 14) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 51) END END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 13) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr Num . -39) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . -85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -76) (Stat . LOAD) (Reg . 3) (Reg . 2) END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 7) END (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 13) (Expr Num . 85) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END ELSE (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -59) (Stat . INPUT) (Reg . 5) END END END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . OUTPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . -70) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . LT) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -39) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END (Stat . OUTPUT) (Expr Num . -86) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 3) (Expr Num . -45) END END END (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 8) ELSE (Stat . LOAD) (Reg . 12) (Expr . AND) (Expr Num . 77) (Reg . 12) END (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 14) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 85) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 45) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . AND) (Reg . 7) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 11) (Expr Num . -36))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END END END END END END (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . LT) (Reg . 6) (Reg . 3) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . OR) (Reg . 3) (Reg . 5) (Expr . OR) (Reg . 14) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Expr Num . 85) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 42) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . -56) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 67) END END END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 14) (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . INPUT) (Reg . 6) END END END ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 24) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Expr Num . -20) (Reg . 12) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr . NOT) (Reg . 8) END END (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . LT) (Expr . AND) (Reg . 14) (Reg . 10) (Expr . OR) (Reg . 9) (Reg . 1) ELSE (Stat . INPUT) (Reg . 7) END END ELSE (Stat . INPUT) (Reg . 0) END (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 71) (Stat . IF) (Expr . OR) (Reg . 1) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 1) END END ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 1) END END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 8) END END ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 9) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 8) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 4) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 1) (Expr . AND) (Reg . 8) (Reg . 2) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 6) END END END END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 8) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -47) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 4) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr . GT) (Reg . 8) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 1) END END END END (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END ELSE (Stat . INPUT) (Reg . 12) END END (Stat . IF) (Expr . EQ) (Expr . GT) (Reg . 9) (Reg . 0) (Reg . 5) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) END ELSE (Stat . OUTPUT) (Reg . 3) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr Num . 43) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 13) (Reg . 0) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 3) END END)
((Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 13) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -10) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 6) END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr Num . 75) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) END)
((Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END (Stat . IF) (Expr . GT) (Reg . 0) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 6) END ELSE (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . AND) (Reg . 0) (Expr Num . 66) END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -69) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr Num . -21) (Expr . NOT) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END END END ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) ELSE (Stat . OUTPUT) (Expr Num . 42) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr . LT) (Reg . 0) (Reg . 3) END END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Reg . 9) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . OR) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . OUTPUT) (Expr Num . 81) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . INPUT) (Reg . 0) END END END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 8) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) END END ELSE (Stat . IF) (Expr . AND) (Expr Num . 44) (Expr . AND) (Expr Num . 44) (Expr . NOT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 9) (Expr Num . 85) ELSE (Stat . IF) (Expr Num . -75) (Stat . LOAD) (Reg . 14) (Expr Num . -97) END END END END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr Num . 75) END (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -79) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 2) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 7) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 14) (Expr . OR) (Reg . 13) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) END END END END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 9) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . LOAD) (Reg . 2) (Expr Num . 18) (Stat . INPUT) (Reg . 10) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 9) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -39) (Stat . OUTPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 0) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 1) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 2) (Expr Num . 85) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END END ELSE (Stat . INPUT) (Reg . 1) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . OUTPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . -85) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 0) END ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr . EQ) (Expr . AND) (Reg . 0) (Reg . 12) (Expr Num . -79) (Stat . INPUT) (Reg . 8) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 4) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END END END ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Expr Num . -71))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 66) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 2) END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Expr Num . -37) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 9) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Reg . 11))
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 9) END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . OUTPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr Num . -36) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 3) END END END END END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -37) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . OUTPUT) (Expr . AND) (Expr Num . 92) (Reg . 5) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . IF) (Expr Num . 71) (Stat . INPUT) (Reg . 9) END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 3))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . -85) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 13) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 38) (Expr . OR) (Reg . 13) (Reg . 5) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 45) END ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -57) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . AND) (Expr Num . -100) (Expr Num . -68) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 2) (Stat . IF) (Expr . GT) (Expr . OR) (Expr . EQ) (Reg . 8) (Expr Num . 64) (Reg . 2) (Reg . 0) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Expr . OR) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 3) END END END END END END ELSE (Stat . IF) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 5) END ELSE (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END ELSE (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 75) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr Num . 44) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 6) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -74) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 1) END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . 89) (Stat . LOAD) (Reg . 12) (Reg . 13) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 7) END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 12) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 5) (Expr Num . 36) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 13) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -39) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -27) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . 85) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END)
((Stat . OUTPUT) (Reg . 12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . GT) (Expr Num . -12) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 3) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 13) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . -69) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Expr . OR) (Reg . 14) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -12) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) END ELSE (Stat . LOAD) (Reg . 12) (Reg . 3) END END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 1) (Stat . OUTPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr Num . -82) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END END (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . OR) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 2) END ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END END END END END END (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -74) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Expr . AND) (Expr Num . 75) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . 22) (Stat . OUTPUT) (Expr . NOT) (Expr Num . 64) ELSE (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 7) (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 4) END ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . 4) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 5) END ELSE (Stat . IF) (Expr Num . -71) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END)
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 4) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 13) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Expr Num . -20) (Stat . OUTPUT) (Expr . OR) (Reg . 8) (Expr Num . -36) END END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . 84) ELSE (Stat . OUTPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 7) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END END END END (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -45) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . LOAD) (Reg . 14) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . GT) (Expr . OR) (Reg . 9) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END)
((Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . IF) (Reg . 0) (Stat . OUTPUT) (Reg . 6) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr Num . -36) (Stat . INPUT) (Reg . 3) END ELSE (Stat . INPUT) (Reg . 1) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 10) ELSE (Stat . LOAD) (Reg . 6) (Expr . GT) (Expr Num . 47) (Reg . 13) END END END END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr Num . -28) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . OUTPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . LOAD) (Reg . 13) (Expr Num . 95) END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 6) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . 16) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 8) END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -21) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Expr Num . 16) END ELSE (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 13) (Expr Num . -79) (Stat . INPUT) (Reg . 14) END END END END (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 8) END END END END ELSE (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . -17) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . AND) (Reg . 3) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . NOT) (Reg . 13) END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr Num . 85) ELSE (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 13) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . 16) (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END END END END ELSE (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 14) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) END ELSE (Stat . LOAD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 12) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 10) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 8) END END ELSE (Stat . OUTPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 3) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 82) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . -84) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . 16) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 9) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -28) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) END END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 31) (Stat . LOAD) (Reg . 7) (Reg . 10) ELSE (Stat . INPUT) (Reg . 14) END ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 14) END (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -30) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . -85) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 1) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 11) END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . LOAD) (Reg . 13) (Expr Num . 95) END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 88) (Stat . LOAD) (Reg . 13) (Reg . 12) ELSE (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 8) END ELSE (Stat . IF) (Reg . 4) (Stat . IF) (Expr . OR) (Reg . 7) (Expr Num . 85) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 1) (Stat . IF) (Expr . OR) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 12) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Expr . NOT) (Reg . 3) (Expr Num . 85) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 5) ELSE (Stat . LOAD) (Reg . 2) (Reg . 8) END END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . OR) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 5) ELSE (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 1) END END END END END (Stat . IF) (Reg . 1) (Stat . IF) (Reg . 2) (Stat . OUTPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . LT) (Reg . 14) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . OR) (Reg . 2) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 7) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 7) ELSE (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END (Stat . LOAD) (Reg . 13) (Reg . 2) END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr Num . -39) (Stat . INPUT) (Reg . 14))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr . AND) (Reg . 8) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 11) END END ELSE (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 10) (Stat . IF) (Reg . 3) (Stat . IF) (Expr Num . -84) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 2) (Stat . IF) (Expr Num . -30) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 0) END ELSE (Stat . OUTPUT) (Reg . 3) END END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 14) (Stat . IF) (Expr . AND) (Expr Num . -85) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Expr Num . -57) (Stat . IF) (Expr . EQ) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 10) ELSE (Stat . OUTPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . -45) (Stat . INPUT) (Reg . 2) END END END END END END ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . -39) (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . IF) (Expr . AND) (Expr Num . 25) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) END END END END END END (Stat . IF) (Reg . 8) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 9) (Stat . IF) (Expr Num . -39) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 12) ELSE (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 14) END END ELSE (Stat . INPUT) (Reg . 10) END END END END (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 13) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END ELSE (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . AND) (Expr Num . -21) (Expr Num . -18) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 9) END END END END END END (Stat . IF) (Expr . LT) (Expr . GT) (Reg . 12) (Reg . 0) (Expr Num . 10) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . LOAD) (Reg . 6) (Expr Num . 45) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -27) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 2) END END END END ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 0) ELSE (Stat . INPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END END END ELSE (Stat . IF) (Expr . OR) (Expr Num . 39) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr Num . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 3) END END END END END (Stat . IF) (Expr Num . -21) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 11) ELSE (Stat . LOAD) (Reg . 2) (Expr Num . -77) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . IF) (Expr Num . -37) (Stat . LOAD) (Reg . 12) (Reg . 10) ELSE (Stat . IF) (Expr . AND) (Expr Num . -39) (Expr Num . -68) (Stat . INPUT) (Reg . 9) ELSE (Stat . INPUT) (Reg . 11) END END END ELSE (Stat . IF) (Expr Num . -83) (Stat . INPUT) (Reg . 1) (Stat . IF) (Expr . AND) (Reg . 8) (Reg . 14) (Stat . IF) (Expr . AND) (Expr . NOT) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END END END (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . IF) (Expr Num . 85) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 13) ELSE (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . 10) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 7) END END END END END END END END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr . AND) (Reg . 14) (Expr Num . -39) (Expr . NOT) (Reg . 13) (Reg . 9) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Reg . 1) (Stat . IF) (Expr Num . -84) (Stat . LOAD) (Reg . 1) (Expr . GT) (Expr . LT) (Expr Num . -48) (Expr Num . 40) (Reg . 2) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 12) (Stat . IF) (Expr . GT) (Expr Num . -45) (Reg . 5) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) END ELSE (Stat . INPUT) (Reg . 12) END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END END ELSE (Stat . IF) (Reg . 7) (Stat . OUTPUT) (Reg . 13) END END END END ELSE (Stat . INPUT) (Reg . 2) END ELSE (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . NOT) (Reg . 2) END ELSE (Stat . IF) (Expr . LT) (Reg . 4) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Expr Num . -89) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10))
((Stat . OUTPUT) (Reg . 3) (Stat . IF) (Reg . 5) (Stat . IF) (Expr . OR) (Expr . EQ) (Expr Num . -37) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END ELSE (Stat . IF) (Expr Num . 75) (Stat . OUTPUT) (Expr . AND) (Expr Num . -96) (Reg . 11) ELSE (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 8))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . INPUT) (Reg . 12) END ELSE (Stat . IF) (Expr . AND) (Expr Num . 85) (Expr Num . -68) (Stat . INPUT) (Reg . 7) ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr Num . -85) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 2) ELSE (Stat . INPUT) (Reg . 13) END ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 12) (Stat . IF) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 10) (Expr Num . 71) END END END END END END (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 6) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 12) END (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 12) (Stat . INPUT) (Reg . 9) END END ELSE (Stat . INPUT) (Reg . 12) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 2) ELSE (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 12) END ELSE (Stat . LOAD) (Reg . 14) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 10) (Reg . 2) END END ELSE (Stat . IF) (Expr Num . -20) (Stat . IF) (Reg . 4) (Stat . IF) (Expr Num . -41) (Stat . LOAD) (Reg . 7) (Reg . 4) END ELSE (Stat . OUTPUT) (Expr Num . 32) END END END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . IF) (Expr . AND) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 1) END END END)
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr . AND) (Reg . 9) (Reg . 5) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr Num . -69) ELSE (Stat . IF) (Reg . 5) (Stat . INPUT) (Reg . 2) ELSE (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 3) END END ELSE (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 6) ELSE (Stat . LOAD) (Reg . 9) (Expr Num . -37) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 0) ELSE (Stat . IF) (Expr Num . -12) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 14) END ELSE (Stat . OUTPUT) (Reg . 3) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 5) END ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1))
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . -20) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 4) ELSE (Stat . IF) (Reg . 6) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 7) END (Stat . OUTPUT) (Expr . OR) (Reg . 0) (Reg . 1) END END END ELSE (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . -85) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 13) END END END END (Stat . INPUT) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) END END (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 5))
((Stat . OUTPUT) (Reg . 11) (Stat . IF) (Reg . 11) (Stat . IF) (Expr Num . 75) (Stat . IF) (Expr Num . -45) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 3) (Stat . INPUT) (Reg . 7) END ELSE (Stat . IF) (Reg . 13) (Stat . IF) (Expr Num . 85) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END ELSE (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 9) END ELSE (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . IF) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Reg . 8) (Stat . IF) (Expr Num . 31) (Stat . INPUT) (Reg . 2) END END ELSE (Stat . IF) (Reg . 3) (Stat . OUTPUT) (Reg . 0) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Reg . 8) (Stat . INPUT) (Reg . 13) ELSE (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6))
((Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . IF) (Reg . 0) (Stat . LOAD) (Reg . 2) (Expr Num . 85) (Stat . IF) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr . AND) (Expr Num . 42) (Reg . 3) ELSE (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . INPUT) (Reg . 11) END (Stat . IF) (Expr . AND) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 3) END (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . INPUT) (Reg . 2) ELSE (Stat . LOAD) (Reg . 4) (Expr Num . -37) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . -21) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 5) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 5) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 9) (Stat . IF) (Reg . 11) (Stat . IF) (Expr . OR) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 5) ELSE (Stat . IF) (Reg . 0) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 10) END ELSE (Stat . IF) (Reg . 8) (Stat . OUTPUT) (Expr . OR) (Reg . 10) (Expr . AND) (Reg . 7) (Reg . 12) END END END END END END END END END ELSE (Stat . INPUT) (Reg . 11) END END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . OR) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 14) END END END (Stat . IF) (Reg . 1) (Stat . INPUT) (Reg . 5) END)
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 12) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . IF) (Reg . 5) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr Num . -74) (Stat . LOAD) (Reg . 3) (Reg . 10) END END END (Stat . IF) (Expr . OR) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) END)
((Stat . OUTPUT) (Reg . 13) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 14) (Stat . IF) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 85) END ELSE (Stat . INPUT) (Reg . 4) END END ELSE (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . IF) (Reg . 13) (Stat . IF) (Expr . EQ) (Expr . NOT) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . IF) (Expr Num . -57) (Stat . INPUT) (Reg . 12) ELSE (Stat . IF) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 10) END END ELSE (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . NOT) (Reg . 8) END (Stat . IF) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 9))
((Stat . OUTPUT) (Reg . 8) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 9) ELSE (Stat . IF) (Expr Num . 25) (Stat . IF) (Reg . 11) (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 3) END END END (Stat . IF) (Expr Num . -29) (Stat . INPUT) (Reg . 7) END (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . IF) (Expr . LT) (Expr Num . 56) (Expr . NOT) (Reg . 5) (Stat . IF) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . GT) (Reg . 4) (Expr Num . -94) ELSE (Stat . IF) (Expr Num . -6) (Stat . IF) (Reg . 14) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 10) END END END END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12))
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 10) ELSE (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) END ELSE (Stat . INPUT) (Reg . 4) (Stat . IF) (Expr Num . -28) (Stat . IF) (Expr . OR) (Reg . 8) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 10) END END END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . EQ) (Reg . 14) (Reg . 10) (Stat . IF) (Reg . 2) (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Reg . 8) END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 10) ELSE (Stat . IF) (Expr Num . -12) (Stat . OUTPUT) (Expr . GT) (Reg . 8) (Expr Num . 85) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) END END END)
((Stat . OUTPUT) (Reg . 9) (Stat . IF) (Reg . 6) (Stat . IF) (Expr . OR) (Expr . NOT) (Reg . 8) (Reg . 11) (Stat . IF) (Reg . 10) (Stat . IF) (Reg . 8) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 4) END ELSE (Stat . OUTPUT) (Reg . 12) END ELSE (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . OR) (Reg . 14) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 2) (Expr Num . -67) END ELSE (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 2) (Stat . IF) (Expr Num . -79) (Stat . IF) (Reg . 10) (Stat . INPUT) (Reg . 14) END END (Stat . OUTPUT) (Expr Num . -21) END)
((Stat . OUTPUT) (Reg . 2) (Stat . IF) (Reg . 6) (Stat . IF) (Expr Num . 75) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 7) ELSE (Stat . IF) (Expr . LT) (Reg . 13) (Reg . 0) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 11) (Stat . INPUT) (Reg . 3) ELSE (Stat . INPUT) (Reg . 13) END END ELSE (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 82) END END END END ELSE (Stat . IF) (Reg . 9) (Stat . INPUT) (Reg . 5) END END (Stat . IF) (Reg . 0) (Stat . IF) (Expr . AND) (Reg . 7) (Reg . 13) (Stat . IF) (Reg . 2) (Stat . IF) (Reg . 3) (Stat . IF) (Reg . 12) (Stat . INPUT) (Reg . 1) ELSE (Stat . IF) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 85) ELSE (Stat . IF) (Reg . 10) (Stat . IF) (Expr Num . -84) (Stat . INPUT) (Reg . 1) ELSE (Stat . INPUT) (Reg . 2) END END END END END END ELSE (Stat . IF) (Expr Num . -20) (Stat . INPUT) (Reg . 1) END END END (Stat . IF) (Expr Num . -69) (Stat . INPUT) (Reg . 11) END)
((Stat . OUTPUT) (Reg . 0) (Stat . IF) (Reg . 6) (Stat . INPUT) (Reg . 14) ELSE (Stat . INPUT) (Reg . 8) END (Stat . IF) (Expr Num . -82) (Stat . IF) (Expr Num . -39) (Stat . INPUT) (Reg . 2) (Stat . IF) (Reg . 13) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12))
