TimeQuest Timing Analyzer report for lab4
Fri Nov 27 15:53:18 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab4                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 111.12 MHz ; 111.12 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -7.999 ; -31.648       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 3.196 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.631 ; -21.183               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -7.999 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 9.033      ;
; -7.997 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 9.031      ;
; -7.987 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 9.021      ;
; -7.985 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 9.019      ;
; -7.915 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.949      ;
; -7.905 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.939      ;
; -7.903 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.937      ;
; -7.903 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.937      ;
; -7.821 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.855      ;
; -7.757 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.791      ;
; -7.755 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.789      ;
; -7.734 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.768      ;
; -7.722 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.756      ;
; -7.684 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.718      ;
; -7.680 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.715      ;
; -7.673 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.707      ;
; -7.672 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.706      ;
; -7.668 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.703      ;
; -7.640 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.674      ;
; -7.624 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.658      ;
; -7.612 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.646      ;
; -7.595 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.630      ;
; -7.590 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.624      ;
; -7.586 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.621      ;
; -7.583 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.618      ;
; -7.568 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.602      ;
; -7.556 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.590      ;
; -7.547 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.581      ;
; -7.535 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.569      ;
; -7.530 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.564      ;
; -7.501 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.536      ;
; -7.493 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.528      ;
; -7.492 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.526      ;
; -7.481 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.516      ;
; -7.474 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.508      ;
; -7.453 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.487      ;
; -7.442 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.476      ;
; -7.438 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.473      ;
; -7.399 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.434      ;
; -7.382 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.416      ;
; -7.369 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.403      ;
; -7.357 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.391      ;
; -7.353 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.388      ;
; -7.326 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.360      ;
; -7.305 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.339      ;
; -7.275 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.309      ;
; -7.251 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.286      ;
; -7.127 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.161      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 3.196 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.478      ;
; 3.324 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.607      ;
; 3.400 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.683      ;
; 3.433 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.715      ;
; 3.437 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.719      ;
; 3.504 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.786      ;
; 3.527 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.809      ;
; 3.539 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.821      ;
; 3.552 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.835      ;
; 3.561 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.844      ;
; 3.565 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.848      ;
; 3.637 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.920      ;
; 3.641 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 3.924      ;
; 3.697 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 3.979      ;
; 3.741 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.023      ;
; 3.745 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.027      ;
; 3.764 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.046      ;
; 3.768 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.050      ;
; 3.776 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.058      ;
; 3.780 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.062      ;
; 3.789 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.072      ;
; 3.793 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.076      ;
; 3.825 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.108      ;
; 3.887 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.169      ;
; 3.901 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.184      ;
; 3.963 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.245      ;
; 4.005 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.287      ;
; 4.028 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.310      ;
; 4.040 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.322      ;
; 4.053 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 4.336      ;
; 4.075 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.357      ;
; 4.124 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.406      ;
; 4.128 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.410      ;
; 4.132 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.414      ;
; 4.200 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.482      ;
; 4.204 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.486      ;
; 4.312 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.594      ;
; 4.316 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.598      ;
; 4.369 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.651      ;
; 4.373 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.655      ;
; 4.388 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.670      ;
; 4.464 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.746      ;
; 4.576 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.858      ;
; 4.633 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.915      ;
; 4.715 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 4.997      ;
; 4.952 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 5.234      ;
; 4.956 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 5.238      ;
; 5.216 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 5.498      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[2]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; 14.947 ; 14.947 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; 14.198 ; 14.198 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; 13.994 ; 13.994 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; 13.975 ; 13.975 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; 13.751 ; 13.751 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; 14.947 ; 14.947 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; 14.035 ; 14.035 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; 14.150 ; 14.150 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; 14.435 ; 14.435 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; 14.483 ; 14.483 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; 13.998 ; 13.998 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; 14.224 ; 14.224 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; 14.115 ; 14.115 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; 4.257  ; 4.257  ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; 5.664  ; 5.664  ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; 15.030 ; 15.030 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; 4.563  ; 4.563  ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; 15.046 ; 15.046 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; 13.858 ; 13.858 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; 14.382 ; 14.382 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; 14.296 ; 14.296 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; 13.949 ; 13.949 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; 15.046 ; 15.046 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; 14.261 ; 14.261 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; 14.385 ; 14.385 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; 14.574 ; 14.574 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; 14.783 ; 14.783 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; 14.319 ; 14.319 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; 14.446 ; 14.446 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; 13.901 ; 13.901 ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; -6.413 ; -6.413 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; -7.852 ; -7.852 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; -8.465 ; -8.465 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; -8.715 ; -8.715 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; -6.413 ; -6.413 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; -7.586 ; -7.586 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; -7.656 ; -7.656 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; -7.020 ; -7.020 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; -7.927 ; -7.927 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; -7.660 ; -7.660 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; -7.010 ; -7.010 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; -7.440 ; -7.440 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; -7.232 ; -7.232 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; -3.992 ; -3.992 ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; -3.894 ; -3.894 ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; -6.668 ; -6.668 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; -4.310 ; -4.310 ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; -3.370 ; -3.370 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; -4.720 ; -4.720 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; -5.270 ; -5.270 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; -4.949 ; -4.949 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; -4.613 ; -4.613 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; -5.104 ; -5.104 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; -4.545 ; -4.545 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; -4.823 ; -4.823 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; -5.122 ; -5.122 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; -5.329 ; -5.329 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; -3.906 ; -3.906 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; -3.848 ; -3.848 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; -3.370 ; -3.370 ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SC_CMP    ; CLK        ; 19.176 ; 19.176 ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 18.016 ; 18.016 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 16.903 ; 16.903 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 17.450 ; 17.450 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 16.656 ; 16.656 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 18.016 ; 18.016 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 7.881  ; 7.881  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 7.881  ; 7.881  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 7.611  ; 7.611  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 7.481  ; 7.481  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SC_CMP    ; CLK        ; 8.892  ; 8.892  ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 10.663 ; 10.663 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 11.679 ; 11.679 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 10.663 ; 10.663 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 11.844 ; 11.844 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 11.176 ; 11.176 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 7.481  ; 7.481  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 7.881  ; 7.881  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 7.611  ; 7.611  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 7.481  ; 7.481  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; EXT_PATTERN[0]  ; SC_CMP      ; 24.375 ; 24.375 ; 24.375 ; 24.375 ;
; EXT_PATTERN[0]  ; U[0]        ; 22.102 ; 22.102 ; 22.102 ; 22.102 ;
; EXT_PATTERN[0]  ; U[1]        ; 22.649 ; 22.649 ; 22.649 ; 22.649 ;
; EXT_PATTERN[0]  ; U[2]        ; 21.855 ; 21.855 ; 21.855 ; 21.855 ;
; EXT_PATTERN[0]  ; U[3]        ; 23.215 ; 23.215 ; 23.215 ; 23.215 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 24.171 ; 24.171 ; 24.171 ; 24.171 ;
; EXT_PATTERN[1]  ; U[0]        ; 21.898 ; 21.898 ; 21.898 ; 21.898 ;
; EXT_PATTERN[1]  ; U[1]        ; 22.445 ; 22.445 ; 22.445 ; 22.445 ;
; EXT_PATTERN[1]  ; U[2]        ; 21.651 ; 21.651 ; 21.651 ; 21.651 ;
; EXT_PATTERN[1]  ; U[3]        ; 23.011 ; 23.011 ; 23.011 ; 23.011 ;
; EXT_PATTERN[2]  ; SC_CMP      ; 24.152 ; 24.152 ; 24.152 ; 24.152 ;
; EXT_PATTERN[2]  ; U[0]        ; 21.879 ; 21.879 ; 21.879 ; 21.879 ;
; EXT_PATTERN[2]  ; U[1]        ; 22.426 ; 22.426 ; 22.426 ; 22.426 ;
; EXT_PATTERN[2]  ; U[2]        ; 21.632 ; 21.632 ; 21.632 ; 21.632 ;
; EXT_PATTERN[2]  ; U[3]        ; 22.992 ; 22.992 ; 22.992 ; 22.992 ;
; EXT_PATTERN[3]  ; SC_CMP      ; 23.928 ; 23.928 ; 23.928 ; 23.928 ;
; EXT_PATTERN[3]  ; U[0]        ; 21.655 ; 21.655 ; 21.655 ; 21.655 ;
; EXT_PATTERN[3]  ; U[1]        ; 22.202 ; 22.202 ; 22.202 ; 22.202 ;
; EXT_PATTERN[3]  ; U[2]        ; 21.408 ; 21.408 ; 21.408 ; 21.408 ;
; EXT_PATTERN[3]  ; U[3]        ; 22.768 ; 22.768 ; 22.768 ; 22.768 ;
; EXT_PATTERN[4]  ; SC_CMP      ; 25.124 ; 25.124 ; 25.124 ; 25.124 ;
; EXT_PATTERN[4]  ; U[0]        ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; EXT_PATTERN[4]  ; U[1]        ; 23.398 ; 23.398 ; 23.398 ; 23.398 ;
; EXT_PATTERN[4]  ; U[2]        ; 22.604 ; 22.604 ; 22.604 ; 22.604 ;
; EXT_PATTERN[4]  ; U[3]        ; 23.964 ; 23.964 ; 23.964 ; 23.964 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 24.212 ; 24.212 ; 24.212 ; 24.212 ;
; EXT_PATTERN[5]  ; U[0]        ; 21.939 ; 21.939 ; 21.939 ; 21.939 ;
; EXT_PATTERN[5]  ; U[1]        ; 22.486 ; 22.486 ; 22.486 ; 22.486 ;
; EXT_PATTERN[5]  ; U[2]        ; 21.692 ; 21.692 ; 21.692 ; 21.692 ;
; EXT_PATTERN[5]  ; U[3]        ; 23.052 ; 23.052 ; 23.052 ; 23.052 ;
; EXT_PATTERN[6]  ; SC_CMP      ; 24.327 ; 24.327 ; 24.327 ; 24.327 ;
; EXT_PATTERN[6]  ; U[0]        ; 22.054 ; 22.054 ; 22.054 ; 22.054 ;
; EXT_PATTERN[6]  ; U[1]        ; 22.601 ; 22.601 ; 22.601 ; 22.601 ;
; EXT_PATTERN[6]  ; U[2]        ; 21.807 ; 21.807 ; 21.807 ; 21.807 ;
; EXT_PATTERN[6]  ; U[3]        ; 23.167 ; 23.167 ; 23.167 ; 23.167 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 24.612 ; 24.612 ; 24.612 ; 24.612 ;
; EXT_PATTERN[7]  ; U[0]        ; 22.339 ; 22.339 ; 22.339 ; 22.339 ;
; EXT_PATTERN[7]  ; U[1]        ; 22.886 ; 22.886 ; 22.886 ; 22.886 ;
; EXT_PATTERN[7]  ; U[2]        ; 22.092 ; 22.092 ; 22.092 ; 22.092 ;
; EXT_PATTERN[7]  ; U[3]        ; 23.452 ; 23.452 ; 23.452 ; 23.452 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 24.660 ; 24.660 ; 24.660 ; 24.660 ;
; EXT_PATTERN[8]  ; U[0]        ; 22.387 ; 22.387 ; 22.387 ; 22.387 ;
; EXT_PATTERN[8]  ; U[1]        ; 22.934 ; 22.934 ; 22.934 ; 22.934 ;
; EXT_PATTERN[8]  ; U[2]        ; 22.140 ; 22.140 ; 22.140 ; 22.140 ;
; EXT_PATTERN[8]  ; U[3]        ; 23.500 ; 23.500 ; 23.500 ; 23.500 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 24.175 ; 24.175 ; 24.175 ; 24.175 ;
; EXT_PATTERN[9]  ; U[0]        ; 21.902 ; 21.902 ; 21.902 ; 21.902 ;
; EXT_PATTERN[9]  ; U[1]        ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; EXT_PATTERN[9]  ; U[2]        ; 21.655 ; 21.655 ; 21.655 ; 21.655 ;
; EXT_PATTERN[9]  ; U[3]        ; 23.015 ; 23.015 ; 23.015 ; 23.015 ;
; EXT_PATTERN[10] ; SC_CMP      ; 24.401 ; 24.401 ; 24.401 ; 24.401 ;
; EXT_PATTERN[10] ; U[0]        ; 22.128 ; 22.128 ; 22.128 ; 22.128 ;
; EXT_PATTERN[10] ; U[1]        ; 22.675 ; 22.675 ; 22.675 ; 22.675 ;
; EXT_PATTERN[10] ; U[2]        ; 21.881 ; 21.881 ; 21.881 ; 21.881 ;
; EXT_PATTERN[10] ; U[3]        ; 23.241 ; 23.241 ; 23.241 ; 23.241 ;
; EXT_PATTERN[11] ; SC_CMP      ; 24.292 ; 24.292 ; 24.292 ; 24.292 ;
; EXT_PATTERN[11] ; U[0]        ; 22.019 ; 22.019 ; 22.019 ; 22.019 ;
; EXT_PATTERN[11] ; U[1]        ; 22.566 ; 22.566 ; 22.566 ; 22.566 ;
; EXT_PATTERN[11] ; U[2]        ; 21.772 ; 21.772 ; 21.772 ; 21.772 ;
; EXT_PATTERN[11] ; U[3]        ; 23.132 ; 23.132 ; 23.132 ; 23.132 ;
; P_SEL           ; SC_CMP      ; 25.207 ; 25.207 ; 25.207 ; 25.207 ;
; P_SEL           ; U[0]        ; 22.934 ; 22.934 ; 22.934 ; 22.934 ;
; P_SEL           ; U[1]        ; 23.481 ; 23.481 ; 23.481 ; 23.481 ;
; P_SEL           ; U[2]        ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; P_SEL           ; U[3]        ; 24.047 ; 24.047 ; 24.047 ; 24.047 ;
; SR_SEL          ; SC_CMP      ; 12.806 ; 12.806 ; 12.806 ; 12.806 ;
; SR_SEL          ; U[0]        ; 11.331 ;        ;        ; 11.331 ;
; SR_SEL          ; U[1]        ;        ; 11.133 ; 11.133 ;        ;
; SR_SEL          ; U[2]        ;        ; 11.432 ; 11.432 ;        ;
; SR_SEL          ; U[3]        ;        ; 11.646 ; 11.646 ;        ;
; TM_ADDR[0]      ; SC_CMP      ; 24.035 ; 24.035 ; 24.035 ; 24.035 ;
; TM_ADDR[0]      ; U[0]        ; 21.762 ; 21.762 ; 21.762 ; 21.762 ;
; TM_ADDR[0]      ; U[1]        ; 22.309 ; 22.309 ; 22.309 ; 22.309 ;
; TM_ADDR[0]      ; U[2]        ; 21.515 ; 21.515 ; 21.515 ; 21.515 ;
; TM_ADDR[0]      ; U[3]        ; 22.875 ; 22.875 ; 22.875 ; 22.875 ;
; TM_ADDR[1]      ; SC_CMP      ; 24.559 ; 24.559 ; 24.559 ; 24.559 ;
; TM_ADDR[1]      ; U[0]        ; 22.286 ; 22.286 ; 22.286 ; 22.286 ;
; TM_ADDR[1]      ; U[1]        ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; TM_ADDR[1]      ; U[2]        ; 22.039 ; 22.039 ; 22.039 ; 22.039 ;
; TM_ADDR[1]      ; U[3]        ; 23.399 ; 23.399 ; 23.399 ; 23.399 ;
; TM_ADDR[2]      ; SC_CMP      ; 24.473 ; 24.473 ; 24.473 ; 24.473 ;
; TM_ADDR[2]      ; U[0]        ; 22.200 ; 22.200 ; 22.200 ; 22.200 ;
; TM_ADDR[2]      ; U[1]        ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; TM_ADDR[2]      ; U[2]        ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; TM_ADDR[2]      ; U[3]        ; 23.313 ; 23.313 ; 23.313 ; 23.313 ;
; TM_ADDR[3]      ; SC_CMP      ; 24.126 ; 24.126 ; 24.126 ; 24.126 ;
; TM_ADDR[3]      ; U[0]        ; 21.853 ; 21.853 ; 21.853 ; 21.853 ;
; TM_ADDR[3]      ; U[1]        ; 22.400 ; 22.400 ; 22.400 ; 22.400 ;
; TM_ADDR[3]      ; U[2]        ; 21.606 ; 21.606 ; 21.606 ; 21.606 ;
; TM_ADDR[3]      ; U[3]        ; 22.966 ; 22.966 ; 22.966 ; 22.966 ;
; TM_ADDR[4]      ; SC_CMP      ; 25.223 ; 25.223 ; 25.223 ; 25.223 ;
; TM_ADDR[4]      ; U[0]        ; 22.950 ; 22.950 ; 22.950 ; 22.950 ;
; TM_ADDR[4]      ; U[1]        ; 23.497 ; 23.497 ; 23.497 ; 23.497 ;
; TM_ADDR[4]      ; U[2]        ; 22.703 ; 22.703 ; 22.703 ; 22.703 ;
; TM_ADDR[4]      ; U[3]        ; 24.063 ; 24.063 ; 24.063 ; 24.063 ;
; TM_ADDR[5]      ; SC_CMP      ; 24.438 ; 24.438 ; 24.438 ; 24.438 ;
; TM_ADDR[5]      ; U[0]        ; 22.165 ; 22.165 ; 22.165 ; 22.165 ;
; TM_ADDR[5]      ; U[1]        ; 22.712 ; 22.712 ; 22.712 ; 22.712 ;
; TM_ADDR[5]      ; U[2]        ; 21.918 ; 21.918 ; 21.918 ; 21.918 ;
; TM_ADDR[5]      ; U[3]        ; 23.278 ; 23.278 ; 23.278 ; 23.278 ;
; TM_ADDR[6]      ; SC_CMP      ; 24.562 ; 24.562 ; 24.562 ; 24.562 ;
; TM_ADDR[6]      ; U[0]        ; 22.289 ; 22.289 ; 22.289 ; 22.289 ;
; TM_ADDR[6]      ; U[1]        ; 22.836 ; 22.836 ; 22.836 ; 22.836 ;
; TM_ADDR[6]      ; U[2]        ; 22.042 ; 22.042 ; 22.042 ; 22.042 ;
; TM_ADDR[6]      ; U[3]        ; 23.402 ; 23.402 ; 23.402 ; 23.402 ;
; TM_ADDR[7]      ; SC_CMP      ; 24.751 ; 24.751 ; 24.751 ; 24.751 ;
; TM_ADDR[7]      ; U[0]        ; 22.478 ; 22.478 ; 22.478 ; 22.478 ;
; TM_ADDR[7]      ; U[1]        ; 23.025 ; 23.025 ; 23.025 ; 23.025 ;
; TM_ADDR[7]      ; U[2]        ; 22.231 ; 22.231 ; 22.231 ; 22.231 ;
; TM_ADDR[7]      ; U[3]        ; 23.591 ; 23.591 ; 23.591 ; 23.591 ;
; TM_ADDR[8]      ; SC_CMP      ; 24.960 ; 24.960 ; 24.960 ; 24.960 ;
; TM_ADDR[8]      ; U[0]        ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; TM_ADDR[8]      ; U[1]        ; 23.234 ; 23.234 ; 23.234 ; 23.234 ;
; TM_ADDR[8]      ; U[2]        ; 22.440 ; 22.440 ; 22.440 ; 22.440 ;
; TM_ADDR[8]      ; U[3]        ; 23.800 ; 23.800 ; 23.800 ; 23.800 ;
; TM_ADDR[9]      ; SC_CMP      ; 24.496 ; 24.496 ; 24.496 ; 24.496 ;
; TM_ADDR[9]      ; U[0]        ; 22.223 ; 22.223 ; 22.223 ; 22.223 ;
; TM_ADDR[9]      ; U[1]        ; 22.770 ; 22.770 ; 22.770 ; 22.770 ;
; TM_ADDR[9]      ; U[2]        ; 21.976 ; 21.976 ; 21.976 ; 21.976 ;
; TM_ADDR[9]      ; U[3]        ; 23.336 ; 23.336 ; 23.336 ; 23.336 ;
; TM_ADDR[10]     ; SC_CMP      ; 24.623 ; 24.623 ; 24.623 ; 24.623 ;
; TM_ADDR[10]     ; U[0]        ; 22.350 ; 22.350 ; 22.350 ; 22.350 ;
; TM_ADDR[10]     ; U[1]        ; 22.897 ; 22.897 ; 22.897 ; 22.897 ;
; TM_ADDR[10]     ; U[2]        ; 22.103 ; 22.103 ; 22.103 ; 22.103 ;
; TM_ADDR[10]     ; U[3]        ; 23.463 ; 23.463 ; 23.463 ; 23.463 ;
; TM_ADDR[11]     ; SC_CMP      ; 24.078 ; 24.078 ; 24.078 ; 24.078 ;
; TM_ADDR[11]     ; U[0]        ; 21.805 ; 21.805 ; 21.805 ; 21.805 ;
; TM_ADDR[11]     ; U[1]        ; 22.352 ; 22.352 ; 22.352 ; 22.352 ;
; TM_ADDR[11]     ; U[2]        ; 21.558 ; 21.558 ; 21.558 ; 21.558 ;
; TM_ADDR[11]     ; U[3]        ; 22.918 ; 22.918 ; 22.918 ; 22.918 ;
+-----------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; EXT_PATTERN[0]  ; SC_CMP      ; 16.657 ; 16.657 ; 16.657 ; 16.657 ;
; EXT_PATTERN[0]  ; U[0]        ; 16.335 ; 16.335 ; 16.335 ; 16.335 ;
; EXT_PATTERN[0]  ; U[1]        ; 15.319 ; 15.319 ; 15.319 ; 15.319 ;
; EXT_PATTERN[0]  ; U[2]        ; 16.500 ; 16.500 ; 16.500 ; 16.500 ;
; EXT_PATTERN[0]  ; U[3]        ; 15.832 ; 15.832 ; 15.832 ; 15.832 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 16.937 ; 16.937 ; 16.937 ; 16.937 ;
; EXT_PATTERN[1]  ; U[0]        ; 16.948 ; 16.948 ; 16.948 ; 16.948 ;
; EXT_PATTERN[1]  ; U[1]        ; 15.932 ; 15.932 ; 15.932 ; 15.932 ;
; EXT_PATTERN[1]  ; U[2]        ; 16.780 ; 16.780 ; 16.780 ; 16.780 ;
; EXT_PATTERN[1]  ; U[3]        ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; EXT_PATTERN[2]  ; SC_CMP      ; 17.019 ; 17.019 ; 17.019 ; 17.019 ;
; EXT_PATTERN[2]  ; U[0]        ; 17.057 ; 17.057 ; 17.057 ; 17.057 ;
; EXT_PATTERN[2]  ; U[1]        ; 16.371 ; 16.371 ; 16.371 ; 16.371 ;
; EXT_PATTERN[2]  ; U[2]        ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; EXT_PATTERN[2]  ; U[3]        ; 16.884 ; 16.884 ; 16.884 ; 16.884 ;
; EXT_PATTERN[3]  ; SC_CMP      ; 15.218 ; 15.218 ; 15.218 ; 15.218 ;
; EXT_PATTERN[3]  ; U[0]        ; 14.896 ; 14.896 ; 14.896 ; 14.896 ;
; EXT_PATTERN[3]  ; U[1]        ; 13.880 ; 13.880 ; 13.880 ; 13.880 ;
; EXT_PATTERN[3]  ; U[2]        ; 15.061 ; 15.061 ; 15.061 ; 15.061 ;
; EXT_PATTERN[3]  ; U[3]        ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; EXT_PATTERN[4]  ; SC_CMP      ; 16.391 ; 16.391 ; 16.391 ; 16.391 ;
; EXT_PATTERN[4]  ; U[0]        ; 16.069 ; 16.069 ; 16.069 ; 16.069 ;
; EXT_PATTERN[4]  ; U[1]        ; 15.053 ; 15.053 ; 15.053 ; 15.053 ;
; EXT_PATTERN[4]  ; U[2]        ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; EXT_PATTERN[4]  ; U[3]        ; 15.566 ; 15.566 ; 15.566 ; 15.566 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 16.461 ; 16.461 ; 16.461 ; 16.461 ;
; EXT_PATTERN[5]  ; U[0]        ; 16.139 ; 16.139 ; 16.139 ; 16.139 ;
; EXT_PATTERN[5]  ; U[1]        ; 15.123 ; 15.123 ; 15.123 ; 15.123 ;
; EXT_PATTERN[5]  ; U[2]        ; 16.304 ; 16.304 ; 16.304 ; 16.304 ;
; EXT_PATTERN[5]  ; U[3]        ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; EXT_PATTERN[6]  ; SC_CMP      ; 15.825 ; 15.825 ; 15.825 ; 15.825 ;
; EXT_PATTERN[6]  ; U[0]        ; 15.503 ; 15.503 ; 15.503 ; 15.503 ;
; EXT_PATTERN[6]  ; U[1]        ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; EXT_PATTERN[6]  ; U[2]        ; 15.668 ; 15.668 ; 15.668 ; 15.668 ;
; EXT_PATTERN[6]  ; U[3]        ; 15.000 ; 15.000 ; 15.000 ; 15.000 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 16.732 ; 16.732 ; 16.732 ; 16.732 ;
; EXT_PATTERN[7]  ; U[0]        ; 16.410 ; 16.410 ; 16.410 ; 16.410 ;
; EXT_PATTERN[7]  ; U[1]        ; 15.394 ; 15.394 ; 15.394 ; 15.394 ;
; EXT_PATTERN[7]  ; U[2]        ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; EXT_PATTERN[7]  ; U[3]        ; 15.907 ; 15.907 ; 15.907 ; 15.907 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 16.465 ; 16.465 ; 16.465 ; 16.465 ;
; EXT_PATTERN[8]  ; U[0]        ; 16.143 ; 16.143 ; 16.143 ; 16.143 ;
; EXT_PATTERN[8]  ; U[1]        ; 15.127 ; 15.127 ; 15.127 ; 15.127 ;
; EXT_PATTERN[8]  ; U[2]        ; 16.308 ; 16.308 ; 16.308 ; 16.308 ;
; EXT_PATTERN[8]  ; U[3]        ; 15.640 ; 15.640 ; 15.640 ; 15.640 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; EXT_PATTERN[9]  ; U[0]        ; 15.493 ; 15.493 ; 15.493 ; 15.493 ;
; EXT_PATTERN[9]  ; U[1]        ; 14.477 ; 14.477 ; 14.477 ; 14.477 ;
; EXT_PATTERN[9]  ; U[2]        ; 15.658 ; 15.658 ; 15.658 ; 15.658 ;
; EXT_PATTERN[9]  ; U[3]        ; 14.990 ; 14.990 ; 14.990 ; 14.990 ;
; EXT_PATTERN[10] ; SC_CMP      ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; EXT_PATTERN[10] ; U[0]        ; 15.923 ; 15.923 ; 15.923 ; 15.923 ;
; EXT_PATTERN[10] ; U[1]        ; 14.907 ; 14.907 ; 14.907 ; 14.907 ;
; EXT_PATTERN[10] ; U[2]        ; 16.088 ; 16.088 ; 16.088 ; 16.088 ;
; EXT_PATTERN[10] ; U[3]        ; 15.420 ; 15.420 ; 15.420 ; 15.420 ;
; EXT_PATTERN[11] ; SC_CMP      ; 16.037 ; 16.037 ; 16.037 ; 16.037 ;
; EXT_PATTERN[11] ; U[0]        ; 15.715 ; 15.715 ; 15.715 ; 15.715 ;
; EXT_PATTERN[11] ; U[1]        ; 14.699 ; 14.699 ; 14.699 ; 14.699 ;
; EXT_PATTERN[11] ; U[2]        ; 15.880 ; 15.880 ; 15.880 ; 15.880 ;
; EXT_PATTERN[11] ; U[3]        ; 15.212 ; 15.212 ; 15.212 ; 15.212 ;
; P_SEL           ; SC_CMP      ; 15.473 ; 15.473 ; 15.473 ; 15.473 ;
; P_SEL           ; U[0]        ; 15.151 ; 15.151 ; 15.151 ; 15.151 ;
; P_SEL           ; U[1]        ; 14.135 ; 14.135 ; 14.135 ; 14.135 ;
; P_SEL           ; U[2]        ; 15.316 ; 15.316 ; 15.316 ; 15.316 ;
; P_SEL           ; U[3]        ; 14.648 ; 14.648 ; 14.648 ; 14.648 ;
; SR_SEL          ; SC_CMP      ; 11.592 ; 11.592 ; 11.592 ; 11.592 ;
; SR_SEL          ; U[0]        ; 11.331 ;        ;        ; 11.331 ;
; SR_SEL          ; U[1]        ;        ; 11.133 ; 11.133 ;        ;
; SR_SEL          ; U[2]        ;        ; 11.432 ; 11.432 ;        ;
; SR_SEL          ; U[3]        ;        ; 11.646 ; 11.646 ;        ;
; TM_ADDR[0]      ; SC_CMP      ; 16.317 ; 16.317 ; 16.317 ; 16.317 ;
; TM_ADDR[0]      ; U[0]        ; 15.995 ; 15.995 ; 15.995 ; 15.995 ;
; TM_ADDR[0]      ; U[1]        ; 14.979 ; 14.979 ; 14.979 ; 14.979 ;
; TM_ADDR[0]      ; U[2]        ; 16.160 ; 16.160 ; 16.160 ; 16.160 ;
; TM_ADDR[0]      ; U[3]        ; 15.492 ; 15.492 ; 15.492 ; 15.492 ;
; TM_ADDR[1]      ; SC_CMP      ; 17.325 ; 17.325 ; 17.325 ; 17.325 ;
; TM_ADDR[1]      ; U[0]        ; 17.336 ; 17.336 ; 17.336 ; 17.336 ;
; TM_ADDR[1]      ; U[1]        ; 16.320 ; 16.320 ; 16.320 ; 16.320 ;
; TM_ADDR[1]      ; U[2]        ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; TM_ADDR[1]      ; U[3]        ; 16.833 ; 16.833 ; 16.833 ; 16.833 ;
; TM_ADDR[2]      ; SC_CMP      ; 17.340 ; 17.340 ; 17.340 ; 17.340 ;
; TM_ADDR[2]      ; U[0]        ; 17.378 ; 17.378 ; 17.378 ; 17.378 ;
; TM_ADDR[2]      ; U[1]        ; 16.692 ; 16.692 ; 16.692 ; 16.692 ;
; TM_ADDR[2]      ; U[2]        ; 17.183 ; 17.183 ; 17.183 ; 17.183 ;
; TM_ADDR[2]      ; U[3]        ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; TM_ADDR[3]      ; SC_CMP      ; 15.416 ; 15.416 ; 15.416 ; 15.416 ;
; TM_ADDR[3]      ; U[0]        ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; TM_ADDR[3]      ; U[1]        ; 14.078 ; 14.078 ; 14.078 ; 14.078 ;
; TM_ADDR[3]      ; U[2]        ; 15.259 ; 15.259 ; 15.259 ; 15.259 ;
; TM_ADDR[3]      ; U[3]        ; 14.591 ; 14.591 ; 14.591 ; 14.591 ;
; TM_ADDR[4]      ; SC_CMP      ; 16.490 ; 16.490 ; 16.490 ; 16.490 ;
; TM_ADDR[4]      ; U[0]        ; 16.168 ; 16.168 ; 16.168 ; 16.168 ;
; TM_ADDR[4]      ; U[1]        ; 15.152 ; 15.152 ; 15.152 ; 15.152 ;
; TM_ADDR[4]      ; U[2]        ; 16.333 ; 16.333 ; 16.333 ; 16.333 ;
; TM_ADDR[4]      ; U[3]        ; 15.665 ; 15.665 ; 15.665 ; 15.665 ;
; TM_ADDR[5]      ; SC_CMP      ; 16.687 ; 16.687 ; 16.687 ; 16.687 ;
; TM_ADDR[5]      ; U[0]        ; 16.365 ; 16.365 ; 16.365 ; 16.365 ;
; TM_ADDR[5]      ; U[1]        ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; TM_ADDR[5]      ; U[2]        ; 16.530 ; 16.530 ; 16.530 ; 16.530 ;
; TM_ADDR[5]      ; U[3]        ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; TM_ADDR[6]      ; SC_CMP      ; 16.060 ; 16.060 ; 16.060 ; 16.060 ;
; TM_ADDR[6]      ; U[0]        ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; TM_ADDR[6]      ; U[1]        ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; TM_ADDR[6]      ; U[2]        ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; TM_ADDR[6]      ; U[3]        ; 15.235 ; 15.235 ; 15.235 ; 15.235 ;
; TM_ADDR[7]      ; SC_CMP      ; 16.871 ; 16.871 ; 16.871 ; 16.871 ;
; TM_ADDR[7]      ; U[0]        ; 16.549 ; 16.549 ; 16.549 ; 16.549 ;
; TM_ADDR[7]      ; U[1]        ; 15.533 ; 15.533 ; 15.533 ; 15.533 ;
; TM_ADDR[7]      ; U[2]        ; 16.714 ; 16.714 ; 16.714 ; 16.714 ;
; TM_ADDR[7]      ; U[3]        ; 16.046 ; 16.046 ; 16.046 ; 16.046 ;
; TM_ADDR[8]      ; SC_CMP      ; 16.765 ; 16.765 ; 16.765 ; 16.765 ;
; TM_ADDR[8]      ; U[0]        ; 16.443 ; 16.443 ; 16.443 ; 16.443 ;
; TM_ADDR[8]      ; U[1]        ; 15.427 ; 15.427 ; 15.427 ; 15.427 ;
; TM_ADDR[8]      ; U[2]        ; 16.608 ; 16.608 ; 16.608 ; 16.608 ;
; TM_ADDR[8]      ; U[3]        ; 15.940 ; 15.940 ; 15.940 ; 15.940 ;
; TM_ADDR[9]      ; SC_CMP      ; 16.136 ; 16.136 ; 16.136 ; 16.136 ;
; TM_ADDR[9]      ; U[0]        ; 15.814 ; 15.814 ; 15.814 ; 15.814 ;
; TM_ADDR[9]      ; U[1]        ; 14.798 ; 14.798 ; 14.798 ; 14.798 ;
; TM_ADDR[9]      ; U[2]        ; 15.979 ; 15.979 ; 15.979 ; 15.979 ;
; TM_ADDR[9]      ; U[3]        ; 15.311 ; 15.311 ; 15.311 ; 15.311 ;
; TM_ADDR[10]     ; SC_CMP      ; 16.467 ; 16.467 ; 16.467 ; 16.467 ;
; TM_ADDR[10]     ; U[0]        ; 16.145 ; 16.145 ; 16.145 ; 16.145 ;
; TM_ADDR[10]     ; U[1]        ; 15.129 ; 15.129 ; 15.129 ; 15.129 ;
; TM_ADDR[10]     ; U[2]        ; 16.310 ; 16.310 ; 16.310 ; 16.310 ;
; TM_ADDR[10]     ; U[3]        ; 15.642 ; 15.642 ; 15.642 ; 15.642 ;
; TM_ADDR[11]     ; SC_CMP      ; 15.823 ; 15.823 ; 15.823 ; 15.823 ;
; TM_ADDR[11]     ; U[0]        ; 15.501 ; 15.501 ; 15.501 ; 15.501 ;
; TM_ADDR[11]     ; U[1]        ; 14.485 ; 14.485 ; 14.485 ; 14.485 ;
; TM_ADDR[11]     ; U[2]        ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; TM_ADDR[11]     ; U[3]        ; 14.998 ; 14.998 ; 14.998 ; 14.998 ;
+-----------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.247 ; -8.859        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -17.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.247 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.276      ;
; -2.244 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.272      ;
; -2.239 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.268      ;
; -2.236 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.264      ;
; -2.211 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.240      ;
; -2.208 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.236      ;
; -2.206 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.234      ;
; -2.198 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.226      ;
; -2.171 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.200      ;
; -2.170 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.198      ;
; -2.163 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.192      ;
; -2.162 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.191      ;
; -2.159 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.187      ;
; -2.150 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.178      ;
; -2.142 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.170      ;
; -2.139 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.167      ;
; -2.135 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.164      ;
; -2.133 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.161      ;
; -2.131 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.160      ;
; -2.131 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.159      ;
; -2.130 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.159      ;
; -2.125 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.153      ;
; -2.123 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.152      ;
; -2.122 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.151      ;
; -2.121 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.149      ;
; -2.114 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.142      ;
; -2.103 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.131      ;
; -2.100 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.129      ;
; -2.097 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.125      ;
; -2.095 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.124      ;
; -2.094 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.123      ;
; -2.092 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.121      ;
; -2.086 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.115      ;
; -2.084 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.112      ;
; -2.076 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.104      ;
; -2.065 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.093      ;
; -2.064 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.093      ;
; -2.054 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.082      ;
; -2.048 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.076      ;
; -2.048 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.076      ;
; -2.046 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.075      ;
; -2.045 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.074      ;
; -2.019 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.048      ;
; -2.015 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.044      ;
; -2.011 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.040      ;
; -1.999 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.027      ;
; -1.983 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.012      ;
; -1.934 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.963      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.203 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.352      ;
; 1.258 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.407      ;
; 1.265 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.414      ;
; 1.271 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.420      ;
; 1.300 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.449      ;
; 1.306 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.455      ;
; 1.307 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.455      ;
; 1.310 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.458      ;
; 1.326 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.475      ;
; 1.333 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.482      ;
; 1.350 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.499      ;
; 1.355 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.504      ;
; 1.361 ; register_3bit:Gate5|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.510      ;
; 1.361 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.510      ;
; 1.362 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.510      ;
; 1.362 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.511      ;
; 1.365 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.513      ;
; 1.368 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.517      ;
; 1.369 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.517      ;
; 1.372 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.520      ;
; 1.405 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.554      ;
; 1.412 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.561      ;
; 1.429 ; register_3bit:Gate7|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.578      ;
; 1.437 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.585      ;
; 1.458 ; register_3bit:Gate7|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.607      ;
; 1.461 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.610      ;
; 1.464 ; register_3bit:Gate5|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.613      ;
; 1.465 ; register_3bit:Gate6|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.613      ;
; 1.468 ; register_3bit:Gate4|q[0] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.616      ;
; 1.492 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.640      ;
; 1.499 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.647      ;
; 1.508 ; register_3bit:Gate7|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.657      ;
; 1.511 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.659      ;
; 1.516 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.665      ;
; 1.523 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.672      ;
; 1.553 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.701      ;
; 1.566 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.714      ;
; 1.573 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.721      ;
; 1.595 ; register_3bit:Gate6|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.743      ;
; 1.608 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.756      ;
; 1.615 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.763      ;
; 1.619 ; register_3bit:Gate5|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.768      ;
; 1.669 ; register_3bit:Gate6|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.817      ;
; 1.711 ; register_3bit:Gate4|q[1] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.859      ;
; 1.728 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.876      ;
; 1.783 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[0] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.931      ;
; 1.790 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.938      ;
; 1.886 ; register_3bit:Gate4|q[2] ; register_4bit:Gate2|q[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.034      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate4|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate4|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate5|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate5|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate6|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate6|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_3bit:Gate7|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_3bit:Gate7|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_4bit:Gate2|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_4bit:Gate2|q[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate2|q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate2|q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate4|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate4|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate5|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate5|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate6|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate6|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Gate7|q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Gate7|q[2]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; 5.733 ; 5.733 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; 5.498 ; 5.498 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; 5.404 ; 5.404 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; 5.396 ; 5.396 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; 5.271 ; 5.271 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; 5.733 ; 5.733 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; 5.389 ; 5.389 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; 5.440 ; 5.440 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; 5.526 ; 5.526 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; 5.545 ; 5.545 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; 5.390 ; 5.390 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; 5.475 ; 5.475 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; 5.431 ; 5.431 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; 1.974 ; 1.974 ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; 2.449 ; 2.449 ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; 5.798 ; 5.798 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; 2.087 ; 2.087 ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; 5.791 ; 5.791 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; 5.405 ; 5.405 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; 5.527 ; 5.527 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; 5.490 ; 5.490 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; 5.340 ; 5.340 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; 5.791 ; 5.791 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; 5.486 ; 5.486 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; 5.571 ; 5.571 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; 5.579 ; 5.579 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; 5.676 ; 5.676 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; 5.510 ; 5.510 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; 5.556 ; 5.556 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; 5.343 ; 5.343 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; -2.619 ; -2.619 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; -3.158 ; -3.158 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; -3.383 ; -3.383 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; -3.429 ; -3.429 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; -2.619 ; -2.619 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; -3.021 ; -3.021 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; -3.061 ; -3.061 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; -2.842 ; -2.842 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; -3.177 ; -3.177 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; -3.059 ; -3.059 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; -2.884 ; -2.884 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; -3.008 ; -3.008 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; -2.943 ; -2.943 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; -1.726 ; -1.726 ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; -2.749 ; -2.749 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; -1.966 ; -1.966 ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; -1.524 ; -1.524 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; -2.077 ; -2.077 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; -2.255 ; -2.255 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; -2.012 ; -2.012 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; -2.198 ; -2.198 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; -1.993 ; -1.993 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; -2.117 ; -2.117 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; -2.211 ; -2.211 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; -2.276 ; -2.276 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; -1.729 ; -1.729 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; -1.672 ; -1.672 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; -1.524 ; -1.524 ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SC_CMP    ; CLK        ; 8.131 ; 8.131 ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 7.839 ; 7.839 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 7.366 ; 7.366 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 7.621 ; 7.621 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 7.316 ; 7.316 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 7.839 ; 7.839 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 4.158 ; 4.158 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 4.158 ; 4.158 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SC_CMP    ; CLK        ; 4.424 ; 4.424 ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 5.208 ; 5.208 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 5.533 ; 5.533 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 5.208 ; 5.208 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 5.635 ; 5.635 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 5.393 ; 5.393 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 4.158 ; 4.158 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; EXT_PATTERN[0]  ; SC_CMP      ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; EXT_PATTERN[0]  ; U[0]        ; 9.617  ; 9.617  ; 9.617  ; 9.617  ;
; EXT_PATTERN[0]  ; U[1]        ; 9.872  ; 9.872  ; 9.872  ; 9.872  ;
; EXT_PATTERN[0]  ; U[2]        ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; EXT_PATTERN[0]  ; U[3]        ; 10.090 ; 10.090 ; 10.090 ; 10.090 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; EXT_PATTERN[1]  ; U[0]        ; 9.523  ; 9.523  ; 9.523  ; 9.523  ;
; EXT_PATTERN[1]  ; U[1]        ; 9.778  ; 9.778  ; 9.778  ; 9.778  ;
; EXT_PATTERN[1]  ; U[2]        ; 9.473  ; 9.473  ; 9.473  ; 9.473  ;
; EXT_PATTERN[1]  ; U[3]        ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; EXT_PATTERN[2]  ; SC_CMP      ; 10.280 ; 10.280 ; 10.280 ; 10.280 ;
; EXT_PATTERN[2]  ; U[0]        ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; EXT_PATTERN[2]  ; U[1]        ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; EXT_PATTERN[2]  ; U[2]        ; 9.465  ; 9.465  ; 9.465  ; 9.465  ;
; EXT_PATTERN[2]  ; U[3]        ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; EXT_PATTERN[3]  ; SC_CMP      ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; EXT_PATTERN[3]  ; U[0]        ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; EXT_PATTERN[3]  ; U[1]        ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; EXT_PATTERN[3]  ; U[2]        ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; EXT_PATTERN[3]  ; U[3]        ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; EXT_PATTERN[4]  ; SC_CMP      ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; EXT_PATTERN[4]  ; U[0]        ; 9.852  ; 9.852  ; 9.852  ; 9.852  ;
; EXT_PATTERN[4]  ; U[1]        ; 10.107 ; 10.107 ; 10.107 ; 10.107 ;
; EXT_PATTERN[4]  ; U[2]        ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; EXT_PATTERN[4]  ; U[3]        ; 10.325 ; 10.325 ; 10.325 ; 10.325 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; EXT_PATTERN[5]  ; U[0]        ; 9.508  ; 9.508  ; 9.508  ; 9.508  ;
; EXT_PATTERN[5]  ; U[1]        ; 9.763  ; 9.763  ; 9.763  ; 9.763  ;
; EXT_PATTERN[5]  ; U[2]        ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; EXT_PATTERN[5]  ; U[3]        ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; EXT_PATTERN[6]  ; SC_CMP      ; 10.324 ; 10.324 ; 10.324 ; 10.324 ;
; EXT_PATTERN[6]  ; U[0]        ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; EXT_PATTERN[6]  ; U[1]        ; 9.814  ; 9.814  ; 9.814  ; 9.814  ;
; EXT_PATTERN[6]  ; U[2]        ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; EXT_PATTERN[6]  ; U[3]        ; 10.032 ; 10.032 ; 10.032 ; 10.032 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; EXT_PATTERN[7]  ; U[0]        ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; EXT_PATTERN[7]  ; U[1]        ; 9.900  ; 9.900  ; 9.900  ; 9.900  ;
; EXT_PATTERN[7]  ; U[2]        ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; EXT_PATTERN[7]  ; U[3]        ; 10.118 ; 10.118 ; 10.118 ; 10.118 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 10.429 ; 10.429 ; 10.429 ; 10.429 ;
; EXT_PATTERN[8]  ; U[0]        ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; EXT_PATTERN[8]  ; U[1]        ; 9.919  ; 9.919  ; 9.919  ; 9.919  ;
; EXT_PATTERN[8]  ; U[2]        ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; EXT_PATTERN[8]  ; U[3]        ; 10.137 ; 10.137 ; 10.137 ; 10.137 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 10.274 ; 10.274 ; 10.274 ; 10.274 ;
; EXT_PATTERN[9]  ; U[0]        ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; EXT_PATTERN[9]  ; U[1]        ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; EXT_PATTERN[9]  ; U[2]        ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; EXT_PATTERN[9]  ; U[3]        ; 9.982  ; 9.982  ; 9.982  ; 9.982  ;
; EXT_PATTERN[10] ; SC_CMP      ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; EXT_PATTERN[10] ; U[0]        ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; EXT_PATTERN[10] ; U[1]        ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; EXT_PATTERN[10] ; U[2]        ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; EXT_PATTERN[10] ; U[3]        ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; EXT_PATTERN[11] ; SC_CMP      ; 10.315 ; 10.315 ; 10.315 ; 10.315 ;
; EXT_PATTERN[11] ; U[0]        ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; EXT_PATTERN[11] ; U[1]        ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; EXT_PATTERN[11] ; U[2]        ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; EXT_PATTERN[11] ; U[3]        ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; P_SEL           ; SC_CMP      ; 10.682 ; 10.682 ; 10.682 ; 10.682 ;
; P_SEL           ; U[0]        ; 9.917  ; 9.917  ; 9.917  ; 9.917  ;
; P_SEL           ; U[1]        ; 10.172 ; 10.172 ; 10.172 ; 10.172 ;
; P_SEL           ; U[2]        ; 9.867  ; 9.867  ; 9.867  ; 9.867  ;
; P_SEL           ; U[3]        ; 10.390 ; 10.390 ; 10.390 ; 10.390 ;
; SR_SEL          ; SC_CMP      ; 6.123  ; 6.123  ; 6.123  ; 6.123  ;
; SR_SEL          ; U[0]        ; 5.694  ;        ;        ; 5.694  ;
; SR_SEL          ; U[1]        ;        ; 5.644  ; 5.644  ;        ;
; SR_SEL          ; U[2]        ;        ; 5.753  ; 5.753  ;        ;
; SR_SEL          ; U[3]        ;        ; 5.831  ; 5.831  ;        ;
; TM_ADDR[0]      ; SC_CMP      ; 10.289 ; 10.289 ; 10.289 ; 10.289 ;
; TM_ADDR[0]      ; U[0]        ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; TM_ADDR[0]      ; U[1]        ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; TM_ADDR[0]      ; U[2]        ; 9.474  ; 9.474  ; 9.474  ; 9.474  ;
; TM_ADDR[0]      ; U[3]        ; 9.997  ; 9.997  ; 9.997  ; 9.997  ;
; TM_ADDR[1]      ; SC_CMP      ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; TM_ADDR[1]      ; U[0]        ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; TM_ADDR[1]      ; U[1]        ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; TM_ADDR[1]      ; U[2]        ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; TM_ADDR[1]      ; U[3]        ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; TM_ADDR[2]      ; SC_CMP      ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; TM_ADDR[2]      ; U[0]        ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; TM_ADDR[2]      ; U[1]        ; 9.864  ; 9.864  ; 9.864  ; 9.864  ;
; TM_ADDR[2]      ; U[2]        ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; TM_ADDR[2]      ; U[3]        ; 10.082 ; 10.082 ; 10.082 ; 10.082 ;
; TM_ADDR[3]      ; SC_CMP      ; 10.224 ; 10.224 ; 10.224 ; 10.224 ;
; TM_ADDR[3]      ; U[0]        ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; TM_ADDR[3]      ; U[1]        ; 9.714  ; 9.714  ; 9.714  ; 9.714  ;
; TM_ADDR[3]      ; U[2]        ; 9.409  ; 9.409  ; 9.409  ; 9.409  ;
; TM_ADDR[3]      ; U[3]        ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; TM_ADDR[4]      ; SC_CMP      ; 10.675 ; 10.675 ; 10.675 ; 10.675 ;
; TM_ADDR[4]      ; U[0]        ; 9.910  ; 9.910  ; 9.910  ; 9.910  ;
; TM_ADDR[4]      ; U[1]        ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; TM_ADDR[4]      ; U[2]        ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; TM_ADDR[4]      ; U[3]        ; 10.383 ; 10.383 ; 10.383 ; 10.383 ;
; TM_ADDR[5]      ; SC_CMP      ; 10.370 ; 10.370 ; 10.370 ; 10.370 ;
; TM_ADDR[5]      ; U[0]        ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; TM_ADDR[5]      ; U[1]        ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; TM_ADDR[5]      ; U[2]        ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; TM_ADDR[5]      ; U[3]        ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; TM_ADDR[6]      ; SC_CMP      ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; TM_ADDR[6]      ; U[0]        ; 9.690  ; 9.690  ; 9.690  ; 9.690  ;
; TM_ADDR[6]      ; U[1]        ; 9.945  ; 9.945  ; 9.945  ; 9.945  ;
; TM_ADDR[6]      ; U[2]        ; 9.640  ; 9.640  ; 9.640  ; 9.640  ;
; TM_ADDR[6]      ; U[3]        ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; TM_ADDR[7]      ; SC_CMP      ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; TM_ADDR[7]      ; U[0]        ; 9.698  ; 9.698  ; 9.698  ; 9.698  ;
; TM_ADDR[7]      ; U[1]        ; 9.953  ; 9.953  ; 9.953  ; 9.953  ;
; TM_ADDR[7]      ; U[2]        ; 9.648  ; 9.648  ; 9.648  ; 9.648  ;
; TM_ADDR[7]      ; U[3]        ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; TM_ADDR[8]      ; SC_CMP      ; 10.560 ; 10.560 ; 10.560 ; 10.560 ;
; TM_ADDR[8]      ; U[0]        ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; TM_ADDR[8]      ; U[1]        ; 10.050 ; 10.050 ; 10.050 ; 10.050 ;
; TM_ADDR[8]      ; U[2]        ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; TM_ADDR[8]      ; U[3]        ; 10.268 ; 10.268 ; 10.268 ; 10.268 ;
; TM_ADDR[9]      ; SC_CMP      ; 10.394 ; 10.394 ; 10.394 ; 10.394 ;
; TM_ADDR[9]      ; U[0]        ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; TM_ADDR[9]      ; U[1]        ; 9.884  ; 9.884  ; 9.884  ; 9.884  ;
; TM_ADDR[9]      ; U[2]        ; 9.579  ; 9.579  ; 9.579  ; 9.579  ;
; TM_ADDR[9]      ; U[3]        ; 10.102 ; 10.102 ; 10.102 ; 10.102 ;
; TM_ADDR[10]     ; SC_CMP      ; 10.440 ; 10.440 ; 10.440 ; 10.440 ;
; TM_ADDR[10]     ; U[0]        ; 9.675  ; 9.675  ; 9.675  ; 9.675  ;
; TM_ADDR[10]     ; U[1]        ; 9.930  ; 9.930  ; 9.930  ; 9.930  ;
; TM_ADDR[10]     ; U[2]        ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; TM_ADDR[10]     ; U[3]        ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; TM_ADDR[11]     ; SC_CMP      ; 10.227 ; 10.227 ; 10.227 ; 10.227 ;
; TM_ADDR[11]     ; U[0]        ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; TM_ADDR[11]     ; U[1]        ; 9.717  ; 9.717  ; 9.717  ; 9.717  ;
; TM_ADDR[11]     ; U[2]        ; 9.412  ; 9.412  ; 9.412  ; 9.412  ;
; TM_ADDR[11]     ; U[3]        ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
+-----------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; EXT_PATTERN[0]  ; SC_CMP      ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; EXT_PATTERN[0]  ; U[0]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; EXT_PATTERN[0]  ; U[1]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; EXT_PATTERN[0]  ; U[2]        ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; EXT_PATTERN[0]  ; U[3]        ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; EXT_PATTERN[1]  ; U[0]        ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; EXT_PATTERN[1]  ; U[1]        ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; EXT_PATTERN[1]  ; U[2]        ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; EXT_PATTERN[1]  ; U[3]        ; 7.573 ; 7.573 ; 7.573 ; 7.573 ;
; EXT_PATTERN[2]  ; SC_CMP      ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; EXT_PATTERN[2]  ; U[0]        ; 7.741 ; 7.741 ; 7.741 ; 7.741 ;
; EXT_PATTERN[2]  ; U[1]        ; 7.532 ; 7.532 ; 7.532 ; 7.532 ;
; EXT_PATTERN[2]  ; U[2]        ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; EXT_PATTERN[2]  ; U[3]        ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; EXT_PATTERN[3]  ; SC_CMP      ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; EXT_PATTERN[3]  ; U[0]        ; 6.949 ; 6.949 ; 6.949 ; 6.949 ;
; EXT_PATTERN[3]  ; U[1]        ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; EXT_PATTERN[3]  ; U[2]        ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; EXT_PATTERN[3]  ; U[3]        ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
; EXT_PATTERN[4]  ; SC_CMP      ; 7.373 ; 7.373 ; 7.373 ; 7.373 ;
; EXT_PATTERN[4]  ; U[0]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; EXT_PATTERN[4]  ; U[1]        ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; EXT_PATTERN[4]  ; U[2]        ; 7.453 ; 7.453 ; 7.453 ; 7.453 ;
; EXT_PATTERN[4]  ; U[3]        ; 7.211 ; 7.211 ; 7.211 ; 7.211 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 7.413 ; 7.413 ; 7.413 ; 7.413 ;
; EXT_PATTERN[5]  ; U[0]        ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; EXT_PATTERN[5]  ; U[1]        ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; EXT_PATTERN[5]  ; U[2]        ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; EXT_PATTERN[5]  ; U[3]        ; 7.251 ; 7.251 ; 7.251 ; 7.251 ;
; EXT_PATTERN[6]  ; SC_CMP      ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; EXT_PATTERN[6]  ; U[0]        ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; EXT_PATTERN[6]  ; U[1]        ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; EXT_PATTERN[6]  ; U[2]        ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; EXT_PATTERN[6]  ; U[3]        ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 7.529 ; 7.529 ; 7.529 ; 7.529 ;
; EXT_PATTERN[7]  ; U[0]        ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; EXT_PATTERN[7]  ; U[1]        ; 7.182 ; 7.182 ; 7.182 ; 7.182 ;
; EXT_PATTERN[7]  ; U[2]        ; 7.609 ; 7.609 ; 7.609 ; 7.609 ;
; EXT_PATTERN[7]  ; U[3]        ; 7.367 ; 7.367 ; 7.367 ; 7.367 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 7.411 ; 7.411 ; 7.411 ; 7.411 ;
; EXT_PATTERN[8]  ; U[0]        ; 7.389 ; 7.389 ; 7.389 ; 7.389 ;
; EXT_PATTERN[8]  ; U[1]        ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; EXT_PATTERN[8]  ; U[2]        ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; EXT_PATTERN[8]  ; U[3]        ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; EXT_PATTERN[9]  ; U[0]        ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; EXT_PATTERN[9]  ; U[1]        ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; EXT_PATTERN[9]  ; U[2]        ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; EXT_PATTERN[9]  ; U[3]        ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; EXT_PATTERN[10] ; SC_CMP      ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; EXT_PATTERN[10] ; U[0]        ; 7.338 ; 7.338 ; 7.338 ; 7.338 ;
; EXT_PATTERN[10] ; U[1]        ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; EXT_PATTERN[10] ; U[2]        ; 7.440 ; 7.440 ; 7.440 ; 7.440 ;
; EXT_PATTERN[10] ; U[3]        ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; EXT_PATTERN[11] ; SC_CMP      ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; EXT_PATTERN[11] ; U[0]        ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; EXT_PATTERN[11] ; U[1]        ; 6.948 ; 6.948 ; 6.948 ; 6.948 ;
; EXT_PATTERN[11] ; U[2]        ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; EXT_PATTERN[11] ; U[3]        ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; P_SEL           ; SC_CMP      ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; P_SEL           ; U[0]        ; 7.079 ; 7.079 ; 7.079 ; 7.079 ;
; P_SEL           ; U[1]        ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; P_SEL           ; U[2]        ; 7.181 ; 7.181 ; 7.181 ; 7.181 ;
; P_SEL           ; U[3]        ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; SR_SEL          ; SC_CMP      ; 5.705 ; 5.705 ; 5.705 ; 5.705 ;
; SR_SEL          ; U[0]        ; 5.694 ;       ;       ; 5.694 ;
; SR_SEL          ; U[1]        ;       ; 5.644 ; 5.644 ;       ;
; SR_SEL          ; U[2]        ;       ; 5.753 ; 5.753 ;       ;
; SR_SEL          ; U[3]        ;       ; 5.831 ; 5.831 ;       ;
; TM_ADDR[0]      ; SC_CMP      ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; TM_ADDR[0]      ; U[0]        ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; TM_ADDR[0]      ; U[1]        ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; TM_ADDR[0]      ; U[2]        ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; TM_ADDR[0]      ; U[3]        ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; TM_ADDR[1]      ; SC_CMP      ; 7.746 ; 7.746 ; 7.746 ; 7.746 ;
; TM_ADDR[1]      ; U[0]        ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; TM_ADDR[1]      ; U[1]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; TM_ADDR[1]      ; U[2]        ; 7.826 ; 7.826 ; 7.826 ; 7.826 ;
; TM_ADDR[1]      ; U[3]        ; 7.696 ; 7.696 ; 7.696 ; 7.696 ;
; TM_ADDR[2]      ; SC_CMP      ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; TM_ADDR[2]      ; U[0]        ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; TM_ADDR[2]      ; U[1]        ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; TM_ADDR[2]      ; U[2]        ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; TM_ADDR[2]      ; U[3]        ; 7.811 ; 7.811 ; 7.811 ; 7.811 ;
; TM_ADDR[3]      ; SC_CMP      ; 7.040 ; 7.040 ; 7.040 ; 7.040 ;
; TM_ADDR[3]      ; U[0]        ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; TM_ADDR[3]      ; U[1]        ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; TM_ADDR[3]      ; U[2]        ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; TM_ADDR[3]      ; U[3]        ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; TM_ADDR[4]      ; SC_CMP      ; 7.431 ; 7.431 ; 7.431 ; 7.431 ;
; TM_ADDR[4]      ; U[0]        ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; TM_ADDR[4]      ; U[1]        ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; TM_ADDR[4]      ; U[2]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; TM_ADDR[4]      ; U[3]        ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; TM_ADDR[5]      ; SC_CMP      ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; TM_ADDR[5]      ; U[0]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; TM_ADDR[5]      ; U[1]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; TM_ADDR[5]      ; U[2]        ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; TM_ADDR[5]      ; U[3]        ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; TM_ADDR[6]      ; SC_CMP      ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; TM_ADDR[6]      ; U[0]        ; 7.303 ; 7.303 ; 7.303 ; 7.303 ;
; TM_ADDR[6]      ; U[1]        ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; TM_ADDR[6]      ; U[2]        ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; TM_ADDR[6]      ; U[3]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; TM_ADDR[7]      ; SC_CMP      ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; TM_ADDR[7]      ; U[0]        ; 7.560 ; 7.560 ; 7.560 ; 7.560 ;
; TM_ADDR[7]      ; U[1]        ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; TM_ADDR[7]      ; U[2]        ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; TM_ADDR[7]      ; U[3]        ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; TM_ADDR[8]      ; SC_CMP      ; 7.542 ; 7.542 ; 7.542 ; 7.542 ;
; TM_ADDR[8]      ; U[0]        ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; TM_ADDR[8]      ; U[1]        ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; TM_ADDR[8]      ; U[2]        ; 7.622 ; 7.622 ; 7.622 ; 7.622 ;
; TM_ADDR[8]      ; U[3]        ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; TM_ADDR[9]      ; SC_CMP      ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; TM_ADDR[9]      ; U[0]        ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; TM_ADDR[9]      ; U[1]        ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; TM_ADDR[9]      ; U[2]        ; 7.436 ; 7.436 ; 7.436 ; 7.436 ;
; TM_ADDR[9]      ; U[3]        ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; TM_ADDR[10]     ; SC_CMP      ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; TM_ADDR[10]     ; U[0]        ; 7.419 ; 7.419 ; 7.419 ; 7.419 ;
; TM_ADDR[10]     ; U[1]        ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; TM_ADDR[10]     ; U[2]        ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; TM_ADDR[10]     ; U[3]        ; 7.279 ; 7.279 ; 7.279 ; 7.279 ;
; TM_ADDR[11]     ; SC_CMP      ; 7.207 ; 7.207 ; 7.207 ; 7.207 ;
; TM_ADDR[11]     ; U[0]        ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; TM_ADDR[11]     ; U[1]        ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; TM_ADDR[11]     ; U[2]        ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; TM_ADDR[11]     ; U[3]        ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
+-----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.999  ; 1.203 ; N/A      ; N/A     ; -1.631              ;
;  CLK             ; -7.999  ; 1.203 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -31.648 ; 0.0   ; 0.0      ; 0.0     ; -21.183             ;
;  CLK             ; -31.648 ; 0.000 ; N/A      ; N/A     ; -21.183             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; 14.947 ; 14.947 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; 14.198 ; 14.198 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; 13.994 ; 13.994 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; 13.975 ; 13.975 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; 13.751 ; 13.751 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; 14.947 ; 14.947 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; 14.035 ; 14.035 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; 14.150 ; 14.150 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; 14.435 ; 14.435 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; 14.483 ; 14.483 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; 13.998 ; 13.998 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; 14.224 ; 14.224 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; 14.115 ; 14.115 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; 4.257  ; 4.257  ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; 5.664  ; 5.664  ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; 15.030 ; 15.030 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; 4.563  ; 4.563  ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; 15.046 ; 15.046 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; 13.858 ; 13.858 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; 14.382 ; 14.382 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; 14.296 ; 14.296 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; 13.949 ; 13.949 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; 15.046 ; 15.046 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; 14.261 ; 14.261 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; 14.385 ; 14.385 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; 14.574 ; 14.574 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; 14.783 ; 14.783 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; 14.319 ; 14.319 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; 14.446 ; 14.446 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; 13.901 ; 13.901 ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; EXT_PATTERN[*]   ; CLK        ; -2.619 ; -2.619 ; Rise       ; CLK             ;
;  EXT_PATTERN[0]  ; CLK        ; -3.158 ; -3.158 ; Rise       ; CLK             ;
;  EXT_PATTERN[1]  ; CLK        ; -3.383 ; -3.383 ; Rise       ; CLK             ;
;  EXT_PATTERN[2]  ; CLK        ; -3.429 ; -3.429 ; Rise       ; CLK             ;
;  EXT_PATTERN[3]  ; CLK        ; -2.619 ; -2.619 ; Rise       ; CLK             ;
;  EXT_PATTERN[4]  ; CLK        ; -3.021 ; -3.021 ; Rise       ; CLK             ;
;  EXT_PATTERN[5]  ; CLK        ; -3.061 ; -3.061 ; Rise       ; CLK             ;
;  EXT_PATTERN[6]  ; CLK        ; -2.842 ; -2.842 ; Rise       ; CLK             ;
;  EXT_PATTERN[7]  ; CLK        ; -3.177 ; -3.177 ; Rise       ; CLK             ;
;  EXT_PATTERN[8]  ; CLK        ; -3.059 ; -3.059 ; Rise       ; CLK             ;
;  EXT_PATTERN[9]  ; CLK        ; -2.884 ; -2.884 ; Rise       ; CLK             ;
;  EXT_PATTERN[10] ; CLK        ; -3.008 ; -3.008 ; Rise       ; CLK             ;
;  EXT_PATTERN[11] ; CLK        ; -2.943 ; -2.943 ; Rise       ; CLK             ;
; GR_LD            ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
; GR_SEL           ; CLK        ; -1.726 ; -1.726 ; Rise       ; CLK             ;
; P_SEL            ; CLK        ; -2.749 ; -2.749 ; Rise       ; CLK             ;
; SR_LD            ; CLK        ; -1.966 ; -1.966 ; Rise       ; CLK             ;
; TM_ADDR[*]       ; CLK        ; -1.524 ; -1.524 ; Rise       ; CLK             ;
;  TM_ADDR[0]      ; CLK        ; -2.077 ; -2.077 ; Rise       ; CLK             ;
;  TM_ADDR[1]      ; CLK        ; -2.255 ; -2.255 ; Rise       ; CLK             ;
;  TM_ADDR[2]      ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  TM_ADDR[3]      ; CLK        ; -2.012 ; -2.012 ; Rise       ; CLK             ;
;  TM_ADDR[4]      ; CLK        ; -2.198 ; -2.198 ; Rise       ; CLK             ;
;  TM_ADDR[5]      ; CLK        ; -1.993 ; -1.993 ; Rise       ; CLK             ;
;  TM_ADDR[6]      ; CLK        ; -2.117 ; -2.117 ; Rise       ; CLK             ;
;  TM_ADDR[7]      ; CLK        ; -2.211 ; -2.211 ; Rise       ; CLK             ;
;  TM_ADDR[8]      ; CLK        ; -2.276 ; -2.276 ; Rise       ; CLK             ;
;  TM_ADDR[9]      ; CLK        ; -1.729 ; -1.729 ; Rise       ; CLK             ;
;  TM_ADDR[10]     ; CLK        ; -1.672 ; -1.672 ; Rise       ; CLK             ;
;  TM_ADDR[11]     ; CLK        ; -1.524 ; -1.524 ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SC_CMP    ; CLK        ; 19.176 ; 19.176 ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 18.016 ; 18.016 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 16.903 ; 16.903 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 17.450 ; 17.450 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 16.656 ; 16.656 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 18.016 ; 18.016 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 7.881  ; 7.881  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 7.881  ; 7.881  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 7.611  ; 7.611  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 7.848  ; 7.848  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 7.481  ; 7.481  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SC_CMP    ; CLK        ; 4.424 ; 4.424 ; Rise       ; CLK             ;
; U[*]      ; CLK        ; 5.208 ; 5.208 ; Rise       ; CLK             ;
;  U[0]     ; CLK        ; 5.533 ; 5.533 ; Rise       ; CLK             ;
;  U[1]     ; CLK        ; 5.208 ; 5.208 ; Rise       ; CLK             ;
;  U[2]     ; CLK        ; 5.635 ; 5.635 ; Rise       ; CLK             ;
;  U[3]     ; CLK        ; 5.393 ; 5.393 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 4.071 ; 4.071 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 4.158 ; 4.158 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.981 ; 3.981 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Progagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; EXT_PATTERN[0]  ; SC_CMP      ; 24.375 ; 24.375 ; 24.375 ; 24.375 ;
; EXT_PATTERN[0]  ; U[0]        ; 22.102 ; 22.102 ; 22.102 ; 22.102 ;
; EXT_PATTERN[0]  ; U[1]        ; 22.649 ; 22.649 ; 22.649 ; 22.649 ;
; EXT_PATTERN[0]  ; U[2]        ; 21.855 ; 21.855 ; 21.855 ; 21.855 ;
; EXT_PATTERN[0]  ; U[3]        ; 23.215 ; 23.215 ; 23.215 ; 23.215 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 24.171 ; 24.171 ; 24.171 ; 24.171 ;
; EXT_PATTERN[1]  ; U[0]        ; 21.898 ; 21.898 ; 21.898 ; 21.898 ;
; EXT_PATTERN[1]  ; U[1]        ; 22.445 ; 22.445 ; 22.445 ; 22.445 ;
; EXT_PATTERN[1]  ; U[2]        ; 21.651 ; 21.651 ; 21.651 ; 21.651 ;
; EXT_PATTERN[1]  ; U[3]        ; 23.011 ; 23.011 ; 23.011 ; 23.011 ;
; EXT_PATTERN[2]  ; SC_CMP      ; 24.152 ; 24.152 ; 24.152 ; 24.152 ;
; EXT_PATTERN[2]  ; U[0]        ; 21.879 ; 21.879 ; 21.879 ; 21.879 ;
; EXT_PATTERN[2]  ; U[1]        ; 22.426 ; 22.426 ; 22.426 ; 22.426 ;
; EXT_PATTERN[2]  ; U[2]        ; 21.632 ; 21.632 ; 21.632 ; 21.632 ;
; EXT_PATTERN[2]  ; U[3]        ; 22.992 ; 22.992 ; 22.992 ; 22.992 ;
; EXT_PATTERN[3]  ; SC_CMP      ; 23.928 ; 23.928 ; 23.928 ; 23.928 ;
; EXT_PATTERN[3]  ; U[0]        ; 21.655 ; 21.655 ; 21.655 ; 21.655 ;
; EXT_PATTERN[3]  ; U[1]        ; 22.202 ; 22.202 ; 22.202 ; 22.202 ;
; EXT_PATTERN[3]  ; U[2]        ; 21.408 ; 21.408 ; 21.408 ; 21.408 ;
; EXT_PATTERN[3]  ; U[3]        ; 22.768 ; 22.768 ; 22.768 ; 22.768 ;
; EXT_PATTERN[4]  ; SC_CMP      ; 25.124 ; 25.124 ; 25.124 ; 25.124 ;
; EXT_PATTERN[4]  ; U[0]        ; 22.851 ; 22.851 ; 22.851 ; 22.851 ;
; EXT_PATTERN[4]  ; U[1]        ; 23.398 ; 23.398 ; 23.398 ; 23.398 ;
; EXT_PATTERN[4]  ; U[2]        ; 22.604 ; 22.604 ; 22.604 ; 22.604 ;
; EXT_PATTERN[4]  ; U[3]        ; 23.964 ; 23.964 ; 23.964 ; 23.964 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 24.212 ; 24.212 ; 24.212 ; 24.212 ;
; EXT_PATTERN[5]  ; U[0]        ; 21.939 ; 21.939 ; 21.939 ; 21.939 ;
; EXT_PATTERN[5]  ; U[1]        ; 22.486 ; 22.486 ; 22.486 ; 22.486 ;
; EXT_PATTERN[5]  ; U[2]        ; 21.692 ; 21.692 ; 21.692 ; 21.692 ;
; EXT_PATTERN[5]  ; U[3]        ; 23.052 ; 23.052 ; 23.052 ; 23.052 ;
; EXT_PATTERN[6]  ; SC_CMP      ; 24.327 ; 24.327 ; 24.327 ; 24.327 ;
; EXT_PATTERN[6]  ; U[0]        ; 22.054 ; 22.054 ; 22.054 ; 22.054 ;
; EXT_PATTERN[6]  ; U[1]        ; 22.601 ; 22.601 ; 22.601 ; 22.601 ;
; EXT_PATTERN[6]  ; U[2]        ; 21.807 ; 21.807 ; 21.807 ; 21.807 ;
; EXT_PATTERN[6]  ; U[3]        ; 23.167 ; 23.167 ; 23.167 ; 23.167 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 24.612 ; 24.612 ; 24.612 ; 24.612 ;
; EXT_PATTERN[7]  ; U[0]        ; 22.339 ; 22.339 ; 22.339 ; 22.339 ;
; EXT_PATTERN[7]  ; U[1]        ; 22.886 ; 22.886 ; 22.886 ; 22.886 ;
; EXT_PATTERN[7]  ; U[2]        ; 22.092 ; 22.092 ; 22.092 ; 22.092 ;
; EXT_PATTERN[7]  ; U[3]        ; 23.452 ; 23.452 ; 23.452 ; 23.452 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 24.660 ; 24.660 ; 24.660 ; 24.660 ;
; EXT_PATTERN[8]  ; U[0]        ; 22.387 ; 22.387 ; 22.387 ; 22.387 ;
; EXT_PATTERN[8]  ; U[1]        ; 22.934 ; 22.934 ; 22.934 ; 22.934 ;
; EXT_PATTERN[8]  ; U[2]        ; 22.140 ; 22.140 ; 22.140 ; 22.140 ;
; EXT_PATTERN[8]  ; U[3]        ; 23.500 ; 23.500 ; 23.500 ; 23.500 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 24.175 ; 24.175 ; 24.175 ; 24.175 ;
; EXT_PATTERN[9]  ; U[0]        ; 21.902 ; 21.902 ; 21.902 ; 21.902 ;
; EXT_PATTERN[9]  ; U[1]        ; 22.449 ; 22.449 ; 22.449 ; 22.449 ;
; EXT_PATTERN[9]  ; U[2]        ; 21.655 ; 21.655 ; 21.655 ; 21.655 ;
; EXT_PATTERN[9]  ; U[3]        ; 23.015 ; 23.015 ; 23.015 ; 23.015 ;
; EXT_PATTERN[10] ; SC_CMP      ; 24.401 ; 24.401 ; 24.401 ; 24.401 ;
; EXT_PATTERN[10] ; U[0]        ; 22.128 ; 22.128 ; 22.128 ; 22.128 ;
; EXT_PATTERN[10] ; U[1]        ; 22.675 ; 22.675 ; 22.675 ; 22.675 ;
; EXT_PATTERN[10] ; U[2]        ; 21.881 ; 21.881 ; 21.881 ; 21.881 ;
; EXT_PATTERN[10] ; U[3]        ; 23.241 ; 23.241 ; 23.241 ; 23.241 ;
; EXT_PATTERN[11] ; SC_CMP      ; 24.292 ; 24.292 ; 24.292 ; 24.292 ;
; EXT_PATTERN[11] ; U[0]        ; 22.019 ; 22.019 ; 22.019 ; 22.019 ;
; EXT_PATTERN[11] ; U[1]        ; 22.566 ; 22.566 ; 22.566 ; 22.566 ;
; EXT_PATTERN[11] ; U[2]        ; 21.772 ; 21.772 ; 21.772 ; 21.772 ;
; EXT_PATTERN[11] ; U[3]        ; 23.132 ; 23.132 ; 23.132 ; 23.132 ;
; P_SEL           ; SC_CMP      ; 25.207 ; 25.207 ; 25.207 ; 25.207 ;
; P_SEL           ; U[0]        ; 22.934 ; 22.934 ; 22.934 ; 22.934 ;
; P_SEL           ; U[1]        ; 23.481 ; 23.481 ; 23.481 ; 23.481 ;
; P_SEL           ; U[2]        ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; P_SEL           ; U[3]        ; 24.047 ; 24.047 ; 24.047 ; 24.047 ;
; SR_SEL          ; SC_CMP      ; 12.806 ; 12.806 ; 12.806 ; 12.806 ;
; SR_SEL          ; U[0]        ; 11.331 ;        ;        ; 11.331 ;
; SR_SEL          ; U[1]        ;        ; 11.133 ; 11.133 ;        ;
; SR_SEL          ; U[2]        ;        ; 11.432 ; 11.432 ;        ;
; SR_SEL          ; U[3]        ;        ; 11.646 ; 11.646 ;        ;
; TM_ADDR[0]      ; SC_CMP      ; 24.035 ; 24.035 ; 24.035 ; 24.035 ;
; TM_ADDR[0]      ; U[0]        ; 21.762 ; 21.762 ; 21.762 ; 21.762 ;
; TM_ADDR[0]      ; U[1]        ; 22.309 ; 22.309 ; 22.309 ; 22.309 ;
; TM_ADDR[0]      ; U[2]        ; 21.515 ; 21.515 ; 21.515 ; 21.515 ;
; TM_ADDR[0]      ; U[3]        ; 22.875 ; 22.875 ; 22.875 ; 22.875 ;
; TM_ADDR[1]      ; SC_CMP      ; 24.559 ; 24.559 ; 24.559 ; 24.559 ;
; TM_ADDR[1]      ; U[0]        ; 22.286 ; 22.286 ; 22.286 ; 22.286 ;
; TM_ADDR[1]      ; U[1]        ; 22.833 ; 22.833 ; 22.833 ; 22.833 ;
; TM_ADDR[1]      ; U[2]        ; 22.039 ; 22.039 ; 22.039 ; 22.039 ;
; TM_ADDR[1]      ; U[3]        ; 23.399 ; 23.399 ; 23.399 ; 23.399 ;
; TM_ADDR[2]      ; SC_CMP      ; 24.473 ; 24.473 ; 24.473 ; 24.473 ;
; TM_ADDR[2]      ; U[0]        ; 22.200 ; 22.200 ; 22.200 ; 22.200 ;
; TM_ADDR[2]      ; U[1]        ; 22.747 ; 22.747 ; 22.747 ; 22.747 ;
; TM_ADDR[2]      ; U[2]        ; 21.953 ; 21.953 ; 21.953 ; 21.953 ;
; TM_ADDR[2]      ; U[3]        ; 23.313 ; 23.313 ; 23.313 ; 23.313 ;
; TM_ADDR[3]      ; SC_CMP      ; 24.126 ; 24.126 ; 24.126 ; 24.126 ;
; TM_ADDR[3]      ; U[0]        ; 21.853 ; 21.853 ; 21.853 ; 21.853 ;
; TM_ADDR[3]      ; U[1]        ; 22.400 ; 22.400 ; 22.400 ; 22.400 ;
; TM_ADDR[3]      ; U[2]        ; 21.606 ; 21.606 ; 21.606 ; 21.606 ;
; TM_ADDR[3]      ; U[3]        ; 22.966 ; 22.966 ; 22.966 ; 22.966 ;
; TM_ADDR[4]      ; SC_CMP      ; 25.223 ; 25.223 ; 25.223 ; 25.223 ;
; TM_ADDR[4]      ; U[0]        ; 22.950 ; 22.950 ; 22.950 ; 22.950 ;
; TM_ADDR[4]      ; U[1]        ; 23.497 ; 23.497 ; 23.497 ; 23.497 ;
; TM_ADDR[4]      ; U[2]        ; 22.703 ; 22.703 ; 22.703 ; 22.703 ;
; TM_ADDR[4]      ; U[3]        ; 24.063 ; 24.063 ; 24.063 ; 24.063 ;
; TM_ADDR[5]      ; SC_CMP      ; 24.438 ; 24.438 ; 24.438 ; 24.438 ;
; TM_ADDR[5]      ; U[0]        ; 22.165 ; 22.165 ; 22.165 ; 22.165 ;
; TM_ADDR[5]      ; U[1]        ; 22.712 ; 22.712 ; 22.712 ; 22.712 ;
; TM_ADDR[5]      ; U[2]        ; 21.918 ; 21.918 ; 21.918 ; 21.918 ;
; TM_ADDR[5]      ; U[3]        ; 23.278 ; 23.278 ; 23.278 ; 23.278 ;
; TM_ADDR[6]      ; SC_CMP      ; 24.562 ; 24.562 ; 24.562 ; 24.562 ;
; TM_ADDR[6]      ; U[0]        ; 22.289 ; 22.289 ; 22.289 ; 22.289 ;
; TM_ADDR[6]      ; U[1]        ; 22.836 ; 22.836 ; 22.836 ; 22.836 ;
; TM_ADDR[6]      ; U[2]        ; 22.042 ; 22.042 ; 22.042 ; 22.042 ;
; TM_ADDR[6]      ; U[3]        ; 23.402 ; 23.402 ; 23.402 ; 23.402 ;
; TM_ADDR[7]      ; SC_CMP      ; 24.751 ; 24.751 ; 24.751 ; 24.751 ;
; TM_ADDR[7]      ; U[0]        ; 22.478 ; 22.478 ; 22.478 ; 22.478 ;
; TM_ADDR[7]      ; U[1]        ; 23.025 ; 23.025 ; 23.025 ; 23.025 ;
; TM_ADDR[7]      ; U[2]        ; 22.231 ; 22.231 ; 22.231 ; 22.231 ;
; TM_ADDR[7]      ; U[3]        ; 23.591 ; 23.591 ; 23.591 ; 23.591 ;
; TM_ADDR[8]      ; SC_CMP      ; 24.960 ; 24.960 ; 24.960 ; 24.960 ;
; TM_ADDR[8]      ; U[0]        ; 22.687 ; 22.687 ; 22.687 ; 22.687 ;
; TM_ADDR[8]      ; U[1]        ; 23.234 ; 23.234 ; 23.234 ; 23.234 ;
; TM_ADDR[8]      ; U[2]        ; 22.440 ; 22.440 ; 22.440 ; 22.440 ;
; TM_ADDR[8]      ; U[3]        ; 23.800 ; 23.800 ; 23.800 ; 23.800 ;
; TM_ADDR[9]      ; SC_CMP      ; 24.496 ; 24.496 ; 24.496 ; 24.496 ;
; TM_ADDR[9]      ; U[0]        ; 22.223 ; 22.223 ; 22.223 ; 22.223 ;
; TM_ADDR[9]      ; U[1]        ; 22.770 ; 22.770 ; 22.770 ; 22.770 ;
; TM_ADDR[9]      ; U[2]        ; 21.976 ; 21.976 ; 21.976 ; 21.976 ;
; TM_ADDR[9]      ; U[3]        ; 23.336 ; 23.336 ; 23.336 ; 23.336 ;
; TM_ADDR[10]     ; SC_CMP      ; 24.623 ; 24.623 ; 24.623 ; 24.623 ;
; TM_ADDR[10]     ; U[0]        ; 22.350 ; 22.350 ; 22.350 ; 22.350 ;
; TM_ADDR[10]     ; U[1]        ; 22.897 ; 22.897 ; 22.897 ; 22.897 ;
; TM_ADDR[10]     ; U[2]        ; 22.103 ; 22.103 ; 22.103 ; 22.103 ;
; TM_ADDR[10]     ; U[3]        ; 23.463 ; 23.463 ; 23.463 ; 23.463 ;
; TM_ADDR[11]     ; SC_CMP      ; 24.078 ; 24.078 ; 24.078 ; 24.078 ;
; TM_ADDR[11]     ; U[0]        ; 21.805 ; 21.805 ; 21.805 ; 21.805 ;
; TM_ADDR[11]     ; U[1]        ; 22.352 ; 22.352 ; 22.352 ; 22.352 ;
; TM_ADDR[11]     ; U[2]        ; 21.558 ; 21.558 ; 21.558 ; 21.558 ;
; TM_ADDR[11]     ; U[3]        ; 22.918 ; 22.918 ; 22.918 ; 22.918 ;
+-----------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Progagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; EXT_PATTERN[0]  ; SC_CMP      ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; EXT_PATTERN[0]  ; U[0]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; EXT_PATTERN[0]  ; U[1]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; EXT_PATTERN[0]  ; U[2]        ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; EXT_PATTERN[0]  ; U[3]        ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; EXT_PATTERN[1]  ; SC_CMP      ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; EXT_PATTERN[1]  ; U[0]        ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; EXT_PATTERN[1]  ; U[1]        ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; EXT_PATTERN[1]  ; U[2]        ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; EXT_PATTERN[1]  ; U[3]        ; 7.573 ; 7.573 ; 7.573 ; 7.573 ;
; EXT_PATTERN[2]  ; SC_CMP      ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; EXT_PATTERN[2]  ; U[0]        ; 7.741 ; 7.741 ; 7.741 ; 7.741 ;
; EXT_PATTERN[2]  ; U[1]        ; 7.532 ; 7.532 ; 7.532 ; 7.532 ;
; EXT_PATTERN[2]  ; U[2]        ; 7.703 ; 7.703 ; 7.703 ; 7.703 ;
; EXT_PATTERN[2]  ; U[3]        ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; EXT_PATTERN[3]  ; SC_CMP      ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; EXT_PATTERN[3]  ; U[0]        ; 6.949 ; 6.949 ; 6.949 ; 6.949 ;
; EXT_PATTERN[3]  ; U[1]        ; 6.624 ; 6.624 ; 6.624 ; 6.624 ;
; EXT_PATTERN[3]  ; U[2]        ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; EXT_PATTERN[3]  ; U[3]        ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
; EXT_PATTERN[4]  ; SC_CMP      ; 7.373 ; 7.373 ; 7.373 ; 7.373 ;
; EXT_PATTERN[4]  ; U[0]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; EXT_PATTERN[4]  ; U[1]        ; 7.026 ; 7.026 ; 7.026 ; 7.026 ;
; EXT_PATTERN[4]  ; U[2]        ; 7.453 ; 7.453 ; 7.453 ; 7.453 ;
; EXT_PATTERN[4]  ; U[3]        ; 7.211 ; 7.211 ; 7.211 ; 7.211 ;
; EXT_PATTERN[5]  ; SC_CMP      ; 7.413 ; 7.413 ; 7.413 ; 7.413 ;
; EXT_PATTERN[5]  ; U[0]        ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; EXT_PATTERN[5]  ; U[1]        ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; EXT_PATTERN[5]  ; U[2]        ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; EXT_PATTERN[5]  ; U[3]        ; 7.251 ; 7.251 ; 7.251 ; 7.251 ;
; EXT_PATTERN[6]  ; SC_CMP      ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; EXT_PATTERN[6]  ; U[0]        ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; EXT_PATTERN[6]  ; U[1]        ; 6.847 ; 6.847 ; 6.847 ; 6.847 ;
; EXT_PATTERN[6]  ; U[2]        ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; EXT_PATTERN[6]  ; U[3]        ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; EXT_PATTERN[7]  ; SC_CMP      ; 7.529 ; 7.529 ; 7.529 ; 7.529 ;
; EXT_PATTERN[7]  ; U[0]        ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; EXT_PATTERN[7]  ; U[1]        ; 7.182 ; 7.182 ; 7.182 ; 7.182 ;
; EXT_PATTERN[7]  ; U[2]        ; 7.609 ; 7.609 ; 7.609 ; 7.609 ;
; EXT_PATTERN[7]  ; U[3]        ; 7.367 ; 7.367 ; 7.367 ; 7.367 ;
; EXT_PATTERN[8]  ; SC_CMP      ; 7.411 ; 7.411 ; 7.411 ; 7.411 ;
; EXT_PATTERN[8]  ; U[0]        ; 7.389 ; 7.389 ; 7.389 ; 7.389 ;
; EXT_PATTERN[8]  ; U[1]        ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; EXT_PATTERN[8]  ; U[2]        ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; EXT_PATTERN[8]  ; U[3]        ; 7.249 ; 7.249 ; 7.249 ; 7.249 ;
; EXT_PATTERN[9]  ; SC_CMP      ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; EXT_PATTERN[9]  ; U[0]        ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; EXT_PATTERN[9]  ; U[1]        ; 6.889 ; 6.889 ; 6.889 ; 6.889 ;
; EXT_PATTERN[9]  ; U[2]        ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; EXT_PATTERN[9]  ; U[3]        ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; EXT_PATTERN[10] ; SC_CMP      ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; EXT_PATTERN[10] ; U[0]        ; 7.338 ; 7.338 ; 7.338 ; 7.338 ;
; EXT_PATTERN[10] ; U[1]        ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; EXT_PATTERN[10] ; U[2]        ; 7.440 ; 7.440 ; 7.440 ; 7.440 ;
; EXT_PATTERN[10] ; U[3]        ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; EXT_PATTERN[11] ; SC_CMP      ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; EXT_PATTERN[11] ; U[0]        ; 7.273 ; 7.273 ; 7.273 ; 7.273 ;
; EXT_PATTERN[11] ; U[1]        ; 6.948 ; 6.948 ; 6.948 ; 6.948 ;
; EXT_PATTERN[11] ; U[2]        ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; EXT_PATTERN[11] ; U[3]        ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; P_SEL           ; SC_CMP      ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; P_SEL           ; U[0]        ; 7.079 ; 7.079 ; 7.079 ; 7.079 ;
; P_SEL           ; U[1]        ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; P_SEL           ; U[2]        ; 7.181 ; 7.181 ; 7.181 ; 7.181 ;
; P_SEL           ; U[3]        ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; SR_SEL          ; SC_CMP      ; 5.705 ; 5.705 ; 5.705 ; 5.705 ;
; SR_SEL          ; U[0]        ; 5.694 ;       ;       ; 5.694 ;
; SR_SEL          ; U[1]        ;       ; 5.644 ; 5.644 ;       ;
; SR_SEL          ; U[2]        ;       ; 5.753 ; 5.753 ;       ;
; SR_SEL          ; U[3]        ;       ; 5.831 ; 5.831 ;       ;
; TM_ADDR[0]      ; SC_CMP      ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; TM_ADDR[0]      ; U[0]        ; 7.395 ; 7.395 ; 7.395 ; 7.395 ;
; TM_ADDR[0]      ; U[1]        ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; TM_ADDR[0]      ; U[2]        ; 7.497 ; 7.497 ; 7.497 ; 7.497 ;
; TM_ADDR[0]      ; U[3]        ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; TM_ADDR[1]      ; SC_CMP      ; 7.746 ; 7.746 ; 7.746 ; 7.746 ;
; TM_ADDR[1]      ; U[0]        ; 7.836 ; 7.836 ; 7.836 ; 7.836 ;
; TM_ADDR[1]      ; U[1]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; TM_ADDR[1]      ; U[2]        ; 7.826 ; 7.826 ; 7.826 ; 7.826 ;
; TM_ADDR[1]      ; U[3]        ; 7.696 ; 7.696 ; 7.696 ; 7.696 ;
; TM_ADDR[2]      ; SC_CMP      ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; TM_ADDR[2]      ; U[0]        ; 7.835 ; 7.835 ; 7.835 ; 7.835 ;
; TM_ADDR[2]      ; U[1]        ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; TM_ADDR[2]      ; U[2]        ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; TM_ADDR[2]      ; U[3]        ; 7.811 ; 7.811 ; 7.811 ; 7.811 ;
; TM_ADDR[3]      ; SC_CMP      ; 7.040 ; 7.040 ; 7.040 ; 7.040 ;
; TM_ADDR[3]      ; U[0]        ; 7.018 ; 7.018 ; 7.018 ; 7.018 ;
; TM_ADDR[3]      ; U[1]        ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; TM_ADDR[3]      ; U[2]        ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; TM_ADDR[3]      ; U[3]        ; 6.878 ; 6.878 ; 6.878 ; 6.878 ;
; TM_ADDR[4]      ; SC_CMP      ; 7.431 ; 7.431 ; 7.431 ; 7.431 ;
; TM_ADDR[4]      ; U[0]        ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; TM_ADDR[4]      ; U[1]        ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; TM_ADDR[4]      ; U[2]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; TM_ADDR[4]      ; U[3]        ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; TM_ADDR[5]      ; SC_CMP      ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; TM_ADDR[5]      ; U[0]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; TM_ADDR[5]      ; U[1]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; TM_ADDR[5]      ; U[2]        ; 7.590 ; 7.590 ; 7.590 ; 7.590 ;
; TM_ADDR[5]      ; U[3]        ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; TM_ADDR[6]      ; SC_CMP      ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; TM_ADDR[6]      ; U[0]        ; 7.303 ; 7.303 ; 7.303 ; 7.303 ;
; TM_ADDR[6]      ; U[1]        ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; TM_ADDR[6]      ; U[2]        ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; TM_ADDR[6]      ; U[3]        ; 7.163 ; 7.163 ; 7.163 ; 7.163 ;
; TM_ADDR[7]      ; SC_CMP      ; 7.582 ; 7.582 ; 7.582 ; 7.582 ;
; TM_ADDR[7]      ; U[0]        ; 7.560 ; 7.560 ; 7.560 ; 7.560 ;
; TM_ADDR[7]      ; U[1]        ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; TM_ADDR[7]      ; U[2]        ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; TM_ADDR[7]      ; U[3]        ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; TM_ADDR[8]      ; SC_CMP      ; 7.542 ; 7.542 ; 7.542 ; 7.542 ;
; TM_ADDR[8]      ; U[0]        ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; TM_ADDR[8]      ; U[1]        ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; TM_ADDR[8]      ; U[2]        ; 7.622 ; 7.622 ; 7.622 ; 7.622 ;
; TM_ADDR[8]      ; U[3]        ; 7.380 ; 7.380 ; 7.380 ; 7.380 ;
; TM_ADDR[9]      ; SC_CMP      ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; TM_ADDR[9]      ; U[0]        ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; TM_ADDR[9]      ; U[1]        ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; TM_ADDR[9]      ; U[2]        ; 7.436 ; 7.436 ; 7.436 ; 7.436 ;
; TM_ADDR[9]      ; U[3]        ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; TM_ADDR[10]     ; SC_CMP      ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; TM_ADDR[10]     ; U[0]        ; 7.419 ; 7.419 ; 7.419 ; 7.419 ;
; TM_ADDR[10]     ; U[1]        ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; TM_ADDR[10]     ; U[2]        ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; TM_ADDR[10]     ; U[3]        ; 7.279 ; 7.279 ; 7.279 ; 7.279 ;
; TM_ADDR[11]     ; SC_CMP      ; 7.207 ; 7.207 ; 7.207 ; 7.207 ;
; TM_ADDR[11]     ; U[0]        ; 7.185 ; 7.185 ; 7.185 ; 7.185 ;
; TM_ADDR[11]     ; U[1]        ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; TM_ADDR[11]     ; U[2]        ; 7.287 ; 7.287 ; 7.287 ; 7.287 ;
; TM_ADDR[11]     ; U[3]        ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
+-----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 26604    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 26604    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 286   ; 286  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 198   ; 198  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 27 15:53:17 2015
Info: Command: quartus_sta lab4 -c lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.999       -31.648 CLK 
Info (332146): Worst-case hold slack is 3.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.196         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -21.183 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.247        -8.859 CLK 
Info (332146): Worst-case hold slack is 1.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.203         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Fri Nov 27 15:53:18 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


