L0时双手用力按压面板一侧，出现大块白团，且无法自行恢复；用小眼睛观察白团处像素，gate附近有漏光现象；轻拍白团位置后，后现象可消失； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
L0时双手使劲按压面板一侧，有大块白团，没办法自行恢复；用小眼睛观察白团处像素，gate附近有漏光现象；轻拍白团位置后，后现象可消失； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
L0时双手用力按压面板一侧，就会出现大块白团，而且无法自行恢复；用小眼睛查看白团处像素，gate附近有漏光现象；轻拍白团位置后，后现象可消失； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
L0时双手用力按压面板的一侧，会出现大块白团，这种现象无法自行恢复；用小眼睛观察白团处的像素点，gate附近有漏光现象；轻拍白团位置后，后现象可消失； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
L0时双手用力按压面板一侧，出现大块白团，且无法自行恢复；用小眼睛观察白团处像素，gate附近有明显的漏光现象；轻轻地拍一下白团位置后，后大块的白团就消失了； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
L0时使用双手用力按压面板一侧，出现大量的白团块，双手松开后无法自行恢复；用小眼睛观察白团处像素，门附近有漏光现象；轻拍打白团后，白团会逐渐现象可消失； #### 因gate电场影响，gate附近的液晶发生偏转，当面板受到按压上下基板发生位移且无法恢复时，像素发生漏光 #### Gate方向BM加宽
55B03 H333 DVT-5 TST 6pcs L0 侧视色偏恶化严重 #### 量测RA片 BLU与标准BLU差异，发现两者x无差异，y相差8.1%，因此引起色偏 #### 无
55B03 H333 DVT-5 TST 6pcs L0 出现侧视色偏恶化严重的现象 #### 量测RA片 BLU与标准BLU差异，发现两者x无差异，y相差8.1%，因此引起色偏 #### 无
55B03 H333 DVT-5 TST 6pcs L0 侧视色偏恶化严重应该怎么办 #### 量测RA片 BLU与标准BLU差异，发现两者x无差异，y相差8.1%，因此引起色偏 #### 无
55B03 H333 DVT-5 TST 6pcs L0 侧视色偏恶化严重这是为什么 #### 量测RA片 BLU与标准BLU差异，发现两者x无差异，y相差8.1%，因此引起色偏 #### 无
暗态周边漏光及耳朵漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
暗态周边漏光和耳朵漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
暗态周边以及耳朵漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
暗态周边漏光还有耳朵也漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
现象是暗态周边漏光及耳朵漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
暗态周围漏光还有耳朵漏光 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy
暗态周边漏光和耳朵漏光的现象 #### AA区外围有部分dummy PS与R/B色阻有堆叠; Dummy PS尺寸较大，PSH超过了AA区的Main PSH，当堆叠到R/B色阻时会导致外围Cell gap过大并影响到AA区 #### 修改PS光罩，去除外围R/G色阻附近的dummy 
灰阶&黑画面下，可见四周漏光现象，Source侧最明显，宽度约2~3mm， 发生ratio 100% #### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy
灰阶和黑画面下，可见周围的漏光现象，源一侧最明显，宽度大约是2~3mm， 发生的比率是 100% #### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy 
在灰阶和黑画面下，可明显看见四周漏光现象，Source侧的表现最明显，宽度约2~3mm， 发生比例是100% #### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy
灰阶和黑画面下，可以明显看见周围的漏光现象，源头的现象最明显，宽度大约是2到3毫米， 发生这种现象的比率是100% #### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy
灰阶和黑画面下，可见四周漏光现象，Source侧最明显，宽度大约是2至3毫米，发生比率是百分之百#### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy
灰阶和黑画面下，可见四周漏光现象，源头一侧最明显，宽度大约是2毫米到3毫米，发生比率是百分百#### 周边PI膜厚不均或Cell Gap偏高导致亮边现象明显 #### 修改PS光罩，去除外围R/G色阻附近的dummy
Gate左侧漏光，漏光宽度约为5mm；右侧不漏光;  #### 异常片量测漏光区域Cell Gap 偏大（厂内同批次异常片）；; 漏光侧Seal胶与PS挡墙Overlap；正常侧seal胶与PS挡墙无Overlap；; 异常点框胶精度无异常, 主要为宽度偏上限导致;  #### 每次开线确认框胶宽度ok再run货；0.35mm胶头导入, 提升框胶涂布稳定性
栅栏左侧出现漏光，漏光宽度约为5毫米；右侧不漏光;  #### 异常片量测漏光区域Cell Gap 偏大（厂内同批次异常片）；; 漏光侧Seal胶与PS挡墙Overlap；正常侧seal胶与PS挡墙无Overlap；; 异常点框胶精度无异常, 主要为宽度偏上限导致;  #### 每次开线确认框胶宽度ok再run货；0.35mm胶头导入, 提升框胶涂布稳定性
gate左侧漏光，大约有5mm的漏光宽度；右侧不漏光;  #### 异常片量测漏光区域Cell Gap 偏大（厂内同批次异常片）；; 漏光侧Seal胶与PS挡墙Overlap；正常侧seal胶与PS挡墙无Overlap；; 异常点框胶精度无异常, 主要为宽度偏上限导致;  #### 每次开线确认框胶宽度ok再run货；0.35mm胶头导入, 提升框胶涂布稳定性
栅栏门左侧漏光，有大约5毫米的漏光宽度；右侧没有漏光;  #### 异常片量测漏光区域Cell Gap 偏大（厂内同批次异常片）；; 漏光侧Seal胶与PS挡墙Overlap；正常侧seal胶与PS挡墙无Overlap；; 异常点框胶精度无异常, 主要为宽度偏上限导致;  #### 每次开线确认框胶宽度ok再run货；0.35mm胶头导入, 提升框胶涂布稳定性
四周T0低灰阶周边泛白 ，L5~L70较明显;无集中性W≈~5mm，JND2.6~2.9 @L48 。; T-sheet&客诉发现黑阶大视角(~45°/60°)AA区周边偏红，灰阶L5~7灰阶偏红消失;无集中性W≈~2mm，正视JND2.1~2.2 大视角JND2.6~2.7 ####  gap异常跷跷板效应产生mura  #### AA & Dummy 段差 : 0.1~0.3um; ② Dummy PS Ratio : >@AA : 8×M_PS Ratio; ③ Dummy  PS站位:  对顶PS站在中心线附近及中心线至AA区的位置 ; ④Border： Seal内缘→AA> 800um，建议设计Dummy PS支撑
四周T0低灰阶周边泛白 ，L5~L70较明显;无集中性W≈~5毫米，JND2.6~2.9 @L48 。; T-sheet&客诉发现黑阶大视角(~45度/60度)AA区周边偏红，灰阶L5~7灰阶偏红消失;无集中性W≈~2mm，正视JND2.1~2.2 大视角JND2.6~2.7 ####  gap异常跷跷板效应产生mura  #### AA & Dummy 段差 : 0.1~0.3um; ② Dummy PS Ratio : >@AA : 8×M_PS Ratio; ③ Dummy  PS站位:  对顶PS站在中心线附近及中心线至AA区的位置 ; ④Border： Seal内缘→AA> 800um，建议设计Dummy PS支撑
四周T0低灰阶周边泛白 ，L5~L70较明显;无集中性W≈~5mm，JND2.6~2.9 @L48 。; T-sheet&客诉发现黑阶大视角(~45°/60°)AA区周边偏红，灰阶L5~7灰阶偏红现象消失;无集中性W≈~2毫米，正视JND2.1~2.2 大视角JND2.6~2.7 ####  gap异常跷跷板效应产生mura  #### AA & Dummy 段差 : 0.1~0.3um; ② Dummy PS Ratio : >@AA : 8×M_PS Ratio; ③ Dummy  PS站位:  对顶PS站在中心线附近及中心线至AA区的位置 ; ④Border： Seal内缘→AA> 800um，建议设计Dummy PS支撑
搭配客户BLU，发现底边发白 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
搭配客户BLU，底边发白 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
搭配客户BLU，出现底边发白 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
搭配客户BLU，有底边发白现象 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
与客户BLU搭配，发现底边发白 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
搭配客户的BLU，出现底边发白 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
搭配客户BLU，发现底边发白的现象 #### 初步分析为客户BLU底边侧入式温度升高，客户对比竞手，认为华星产品gamma变异更大；相同POL&厂别，不同LC&gap，表现差异大,确定LC影响 #### 液晶变温特性优化
画面中心靠左侧,垂直Reddish(L25 可见发红轻微) #### 客返品，确认现象存在，属规格内良品；针对 影响 Mura 相关因子，层别未出现明显差异因子 #### 针对此现象，华星内部宣导，加严管控，同步制程针对GI PI RGB 膜厚监控持续优化，Keep 当前水准不再恶化
画面中心偏向左侧,垂直Reddish(L25 可见发红轻微) #### 客返品，确认现象存在，属规格内良品；针对 影响 Mura 相关因子，层别未出现明显差异因子 #### 针对此现象，华星内部宣导，加严管控，同步制程针对GI PI RGB 膜厚监控持续优化，Keep 当前水准不再恶化
gate右侧偏紫 #### G色阻厚度差异 #### G色阻涂布管控，收严G色阻厚度规格
gate右边较紫 #### G色阻厚度差异 #### G色阻涂布管控，收严G色阻厚度规格
gate右侧紫色有点重 #### G色阻厚度差异 #### G色阻涂布管控，收严G色阻厚度规格
gate右边紫色太重 #### G色阻厚度差异 #### G色阻涂布管控，收严G色阻厚度规格
灰阶边缘偏浅绿 #### PI精度变更为Panel长边变更，TFT 7000→3200，与异常位置match，; pixel边缘存在PI堆积，PI偏厚约591nm #### PI精度变更
偏黄或偏蓝现象，相应单一画素低灰阶异常区偏暗;  #### 单一颜色画素预傾角偏小导致偏色现象，重复曝光区HVA curing走线跨线处ESD;  #### 无
偏黄或者偏蓝现象，对应的单一画素低灰阶异常区偏暗;  #### 单一颜色画素预傾角偏小导致偏色现象，重复曝光区HVA curing走线跨线处ESD;  #### 无
L0 黑阶拼接mura #### 1、RGB拼接两侧CD&OL差异，色阻超过或接近M2，Taper升高恶化; 2、B直拼CF Open偏移及牛角差异影响PSH高度;  #### 设计：M2加大，65E01 Data 4.5um 65D01 为9.5um ;; 制程：65D01 ΔOL±2um ΔCD±1.5um；色阻牛角/Taper降低。; 
L48灰阶拼接mura #### OLX：Data line上RGB牛角地形差，无PFA平坦化，影响Pixel内液晶排列，G直拼易出现; OLY:Gate line上CF open拼接Y方向OL 两侧位置差异影响Pixel边缘液晶排列差异，G直拼易出现，为Main tft Cfopen影响 #### OLX：RGB:ΔOL±2um；         RGB:ΔCD±1.5um；; 2200 TTP长寸±1.5um；Golden line生产；; Scaling R 2.5um G 1.5um，(720mm基准); OLY：; -1300 For RGB OLY补值; G Hole由20降低为19um; G ΔOL±1.5um
MOD 1500 灰阶可见清晰水痕状Mura，发生14.95% #### M1 & M2 OVL差异，Cst处M2 AS外露;  #### M2光罩修改
MOD 1500 灰阶可见清晰水痕状Mura，发生比率是百分之14.95 #### M1 & M2 OVL差异，Cst处M2 AS外露;  #### M2光罩修改
55D07-1 TMT T-con less搭配CSOT A-屏水平横带Mura不良，不良率约1% #### 低灰阶下，30us CKH CB整面屏出现严重水平黑带；24us CKH CB中间偏上位置出现轻微水平黑带。推测面内膜厚或过孔等异常导致gate侧GOA功能异常——gate关闭电压异常，影响像素holding电位从而出现黑带mura。 #### 无
55D07-1 TMT T-con less搭配CSOT A-屏水平横带Mura不良，不良率大约是1% #### 低灰阶下，30us CKH CB整面屏出现严重水平黑带；24us CKH CB中间偏上位置出现轻微水平黑带。推测面内膜厚或过孔等异常导致gate侧GOA功能异常——gate关闭电压异常，影响像素holding电位从而出现黑带mura。 #### 无
低灰阶可见3条水平白带白带2带宽15cm，白带1与白带3宽10mm，间距29.5cm #### 白带位置与HVA制程UVO Stage匹配, 解析成因：白带区预傾角相对正常区稍偏大 #### 由于UVO机台硬体结构限制，难以缩小不同区域温度差异; 可以通过调整UVM制程Recipe来改善该水平白带Mura; 
低灰阶可见3条水平白带，白带2带宽15厘米，白带1与白带3宽10毫米，间距29.5厘米 #### 白带位置与HVA制程UVO Stage匹配, 解析成因：白带区预傾角相对正常区稍偏大 #### 由于UVO机台硬体结构限制，难以缩小不同区域温度差异; 可以通过调整UVM制程Recipe来改善该水平白带Mura; 
一片样品在曲面状态观察到黑阶四角漏光 #### 1、玻璃弯曲时受应力影响导致漏光，玻璃基板在弯曲过程中会。产生应力双折射现象(stress- birefringence)，会对透过的光线产生阻滞作用(retardation)，从而在暗态下形成具有特定分布的漏光区域。 2、偏光片在偏贴、弯曲后也会有应力产生 #### 1、降低玻璃厚度；; 2、偏光片PSA硬胶软胶；; 3、降低对比度；; 
一片样品在曲面状态下，可以观察到黑阶四角漏光 #### 1、玻璃弯曲时受应力影响导致漏光，玻璃基板在弯曲过程中会。产生应力双折射现象(stress- birefringence)，会对透过的光线产生阻滞作用(retardation)，从而在暗态下形成具有特定分布的漏光区域。 2、偏光片在偏贴、弯曲后也会有应力产生 #### 1、降低玻璃厚度；; 2、偏光片PSA硬胶软胶；; 3、降低对比度；; 
HTHHO后四角漏光，且面板四角翘曲 #### 偏光片吸湿 #### 更换防水性POL
完成HTHHO后，发现四角漏光，并且面板四角翘曲 #### 偏光片吸湿 #### 更换防水性POL
55D04 DVT2-1 TMT 客诉 T48h 45℃ Aging后产生蓝色画面斜纹 #### Main PS的压应力作用导致部分B pixel对应的TFT器件电性发生明显变异 #### PS设计变更
黑階斜纹 #### NG区PI已进入slit, 但未进入孔内, 导致堆积引起斜纹 #### G/B光罩修改，改善过孔
出现黑階斜纹 #### NG区PI已进入slit, 但未进入孔内, 导致堆积引起斜纹 #### G/B光罩修改，改善过孔
黑階斜纹现象 #### NG区PI已进入slit, 但未进入孔内, 导致堆积引起斜纹 #### G/B光罩修改，改善过孔
Spacer异常，即在Panel保护膜表面会出现圆圈状Mura #### 水汽导致，非OC受压导致 #### 在包装箱内加干燥剂
Spacer异常，即在面板保护膜表面会显现出圆圈状Mura #### 水汽导致，非OC受压导致 #### 在包装箱内加干燥剂
HTHHO 后出现周边mura #### 1、四角RM残留量高，推测为Seal固化不全释放离子，抑制RM反应; 2、gate侧seal进入低开口区 #### 更换框胶及PI
HTO后周边mura #### HTO周边Mura区域PI膜厚差异明显~100A #### 无
D04-3机种在使用摆钟视动态频测试拖尾状况时，发现较D04-2恶化 #### 检测视频自身有噪点，而D04-3比D04-2的低灰阶亮度高，导致D04-3噪点看起来更加严重，进而产生拖尾更严重的错觉,D04-3拖尾更严重的问题不存在 #### 1、光学更改WT code ,降低低灰阶的亮度。; 2、请客户使用SOC降低低灰阶的亮度。
D04-3机种在使用摆钟视动态频测试拖尾状况时候，对比D04-2发现情况更加恶化 #### 检测视频自身有噪点，而D04-3比D04-2的低灰阶亮度高，导致D04-3噪点看起来更加严重，进而产生拖尾更严重的错觉,D04-3拖尾更严重的问题不存在 #### 1、光学更改WT code ,降低低灰阶的亮度。; 2、请客户使用SOC降低低灰阶的亮度。
49B02 pattern边缘噪点、偏黑、偏红、头发变红、动态模糊 #### 无 #### OD调整
75D01 60Hz&120Hz Vstrip 不同区域pixel 亮暗程度不一致。（V方向显示pattern均有异常，且可见色偏 #### 无 #### 75D01 变更TCON 设置(勾选红色框)问题决解（by Rohan专家）
75D01 60Hz&120Hz Vstrip 不同区域像素的亮暗程度不一致。（V方向显示pattern均有异常，且可见色偏 #### 无 #### 75D01 变更TCON 设置(勾选红色框)问题决解（by Rohan专家）
75D01 60Hz&120Hz Vstrip 不同区域像素亮暗程度不太一致。（V方向显示pattern均有异常，且可见色偏 #### 无 #### 75D01 变更TCON 设置(勾选红色框)问题决解（by Rohan专家）
搭配客户自制无边框背光后，正视高亮度漏光，侧视有blinking漏光 #### TFT断面漏光，blinking对应切割的chipping处 #### CF玻璃外凸，客户涂黑笔，下POL规格4.2-->3.7mm
搭配客户自己生产的无边框背光后，正视高亮度漏光，侧视有blinking漏光 #### TFT断面漏光，blinking对应切割的chipping处 #### CF玻璃外凸，客户涂黑笔，下POL规格4.2-->3.7mm
搭配客户自制无边框背光后，正面看高亮度漏光，侧面看有blinking漏光 #### TFT断面漏光，blinking对应切割的chipping处 #### CF玻璃外凸，客户涂黑笔，下POL规格4.2-->3.7mm
43D01 LOC大板长边 1ST Cut裂片无法自动剥离 #### 整片金属线覆盖裂片困难（Dummy metal是由于glass利用率高，mask shot重复曝光保护层残留） #### 洗边范围加大，修改M1、M2 洗边mark位置
light on画面整面泛白 #### bonding偏移较大时Test pin（与CFVCOM复用）对地short，CFVCOM电压0V #### COF图面改版，断开T形Pin中横向及纵向连接
搭配SOC整机搜台发生整面泛白 #### SOC的tuner与二合一PMIC公共I2C bus互相干扰，导致PMIC code被改写，输出异常 #### 在CB上将I2C与外界断开或者加I2C隔离电路
搭配创维新SOC(Realtek)在低灰阶切换测试画面时,出现闪烁 #### SOC 进来的 Dither 资料, 先经data process，再经过OD压缩/解压缩， 查OD LUT 后输出的数据跳动幅度变大, 造成闪烁 #### 1：修改OD table，将低灰阶切换时的OD强度减弱; 2：修改TCON设定，开启OD Filter<6gray不做OD
使用创维新SOC(Realtek)在低灰阶切换测试画面时,出现闪烁的现象 #### SOC 进来的 Dither 资料, 先经data process，再经过OD压缩/解压缩， 查OD LUT 后输出的数据跳动幅度变大, 造成闪烁 #### 1：修改OD table，将低灰阶切换时的OD强度减弱; 2：修改TCON设定，开启OD Filter<6gray不做OD
打件厂C/B FCT测试概率性,动态画面颜色异常 #### PLL差动电路power on时为floating状态，极低比例内部正负极作动电压相近，PLL失效，导致OD table读取异常 #### 调整 TCON code PLL reset 流程，将读取OD table步骤置于PLL reset后，并加入Checksum机制
客户SCBC/海信在验证机芯搭配32A07-2时发现在播放特定视频时会出现噪点现象 #### 问题视频源经过SOC画质算法处理，导致某些区域frame to frame 差异>OD TH，触发了OD功能，引起画面噪点 #### OD TH设置值由2调整为8，改善画面噪点抖动问题
客户SCBC/海信验证机芯搭配32A07-2时发现播放特定视频时，画面会出现噪点现象 #### 问题视频源经过SOC画质算法处理，导致某些区域frame to frame 差异>OD TH，触发了OD功能，引起画面噪点 #### OD TH设置值由2调整为8，改善画面噪点抖动问题
D04-3在钟摆运动画面（底色0灰）拖尾带噪点 #### WT table低灰阶插值比较大，会抬高低灰阶整体亮度。比较容易在暗阶看到garbage。; 如噪点，水印，其它noise #### 修整1～4灰阶的WT table。以较低幅度递增。; 可改善钟摆画面噪点issue
厂内RA多次出现水平密集线 #### TCON未正常reset，CK异常，长时间stress，Cell横纹现象固化 #### Tcon改版，优化reset模块
厂内RA频繁出现水平密集线 #### TCON未正常reset，CK异常，长时间stress，Cell横纹现象固化 #### Tcon改版，优化reset模块
厂内RA出现水平密集线的次数增多 #### TCON未正常reset，CK异常，长时间stress，Cell横纹现象固化 #### Tcon改版，优化reset模块
HTHHO T240 1/6出现垂直暗线 #### COF断线初步推测是面内data line 存在short，瞬间大电流导致 #### Single case
HTHHO T240 1/6显示垂直暗线 #### COF断线初步推测是面内data line 存在short，瞬间大电流导致 #### Single case
43FHD在广东长虹 PR投产时，发现1pcs（1/22pcs）垂直多条亮线不良 #### 人员作业导致COF损伤 #### Single case
43FHD广东长虹PR投产，发现1pcs（1/22pcs）垂直数条亮线不良 #### 人员作业导致COF损伤 #### Single case
白色画面下可见紫色闪烁竖线 #### COF die STI制程刮伤，line buffer模块Fail #### 缩短fab厂CMP研磨平台周期性维护时间间隔
在白色画面下，明显看见紫色闪烁竖线 #### COF die STI制程刮伤，line buffer模块Fail #### 缩短fab厂CMP研磨平台周期性维护时间间隔
白色画面下明显可见紫色闪烁的竖线 #### COF die STI制程刮伤，line buffer模块Fail #### 缩短fab厂CMP研磨平台周期性维护时间间隔
右侧最后一条line可见弱红色亮线（地侧摆放） #### Flip-pixel下，dummy code Tcon未指定，当最右侧D1 Dummy data与有效R data差异较大时，影响偶数行R充电效果引起亮线 #### 指定dummy 数剧code 设定，使之copy 同一条line前一笔data
右侧最后一条线可见弱红色亮线（地侧摆放） #### Flip-pixel下，dummy code Tcon未指定，当最右侧D1 Dummy data与有效R data差异较大时，影响偶数行R充电效果引起亮线 #### 指定dummy 数剧code 设定，使之copy 同一条line前一笔data
RA垂直暗线 #### COF bonding异常 #### Single case
搭配整机跌落实验出现水平线 #### COF线路断裂，推测为整机模组结构干涉 #### 请客户改善整机结构
搭配客户整机RA实验出现横纹 #### 工厂组装前框时折伤COF #### 机构设计做防呆处理 
RA T120 H_strip pattern出现垂直闪烁暗带 #### PCB线路腐蚀，导致COF VDDA单边供电异常，引起COF相对应的OP推力变弱，H_strip pattern充电不足 #### Single case
RA T120 H_strip pattern有垂直闪烁暗带 #### PCB线路腐蚀，导致COF VDDA单边供电异常，引起COF相对应的OP推力变弱，H_strip pattern充电不足 #### Single case
中间COF对应区域Black Block #### GOA_ST couple到Driver TEST信号，造成Flock失锁，造成黑屏 #### XB Layout: GOA signal走bottom layer ；相邻层GOA signal走线区域铺地
中间COF对应区域出现阻挡 #### GOA_ST couple到Driver TEST信号，造成Flock失锁，造成黑屏 #### XB Layout: GOA signal走bottom layer ；相邻层GOA signal走线区域铺地
中间COF对应区域黑屏 #### GOA_ST couple到Driver TEST信号，造成Flock失锁，造成黑屏 #### XB Layout: GOA signal走bottom layer ；相邻层GOA signal走线区域铺地
低灰阶时SD3 与 SD4 交界的位置会出现分屏现象，SD9 与 SD10 交界的位置会出现分屏现象 #### FPC上 Gamma 走线的阻抗偏大，导致FPC两端的Gamma电压差异变大，在低灰阶造成分屏现象 #### 增加FPC GAMMA的走线宽度，降低FPC阻抗; 
低灰阶时SD3与SD4的交界位置会出现分屏，同时SD9与SD10交界的位置会出现分屏现象 #### FPC上 Gamma 走线的阻抗偏大，导致FPC两端的Gamma电压差异变大，在低灰阶造成分屏现象 #### 增加FPC GAMMA的走线宽度，降低FPC阻抗;
低灰阶时SD3与SD4交界的位置还有SD9与SD10交界的位置都会出现分屏现象 #### FPC上 Gamma 走线的阻抗偏大，导致FPC两端的Gamma电压差异变大，在低灰阶造成分屏现象 #### 增加FPC GAMMA的走线宽度，降低FPC阻抗; 
搭配TMT P2 SOC开机时概率性先显示bist画面，再显示logo画面 #### OSC输出频率范围过宽，对vbo时钟计数不准确，误进入bist模式 #### 优化OSC输出频率，由52MHz-59MHz修改为54MHz±500KHz
搭配TMT P2 SOC开机时概率性先出现bist画面，然后再显示logo画面 #### OSC输出频率范围过宽，对vbo时钟计数不准确，误进入bist模式 #### 优化OSC输出频率，由52MHz-59MHz修改为54MHz±500KHz
49B02-3 SONY送样，被反馈残影的消散时间要长于竞手产品 #### 像素电极放电速度快于CF_VCOM，存在大于液晶阈值的电场，造成画面Flashing #### 1. 移除VSS电容加速像素电极discharge;; 2. 减少CF_VCOM and  DBS_VOM电容，并增加对GND放电电阻改善断电Flashing
49B02-3 SONY送样，客户反馈残影消散时间要长于竞品 #### 像素电极放电速度快于CF_VCOM，存在大于液晶阈值的电场，造成画面Flashing #### 1. 移除VSS电容加速像素电极discharge;; 2. 减少CF_VCOM and  DBS_VOM电容，并增加对GND放电电阻改善断电Flashing
49B02-3 SONY送样，客户反馈残影消散时间要长于友商产品 #### 像素电极放电速度快于CF_VCOM，存在大于液晶阈值的电场，造成画面Flashing #### 1. 移除VSS电容加速像素电极discharge;; 2. 减少CF_VCOM and  DBS_VOM电容，并增加对GND放电电阻改善断电Flashing
RA测试T120新增L48轻微水波纹 #### 与充电时间及展频设定相关 #### Charging Time由3.7us调整至3.3us，SSCG MF同步进行优化设定
G48&R64画面水波纹滚动 #### 推测D10水波纹原因是line与line之间充电差异导致 #### SSCG MF从31.5KHz改为33KHz ,减弱line与line之间充电差异
TMT客诉-15℃ 整机使用外接ATV信号operating会闪现竖纹画异，fail概率3/5 #### VAA couple VDD18；且受空间限制，COF挂电容较远，稳压差；出现lock失锁 #### 调整TP宽度，使其下降沿落在H-blanking区，避免DVDD的noise干扰到Source Driver的Data处理
TMT客诉-15℃ 整机使用外接ATV信号操作时会闪现竖纹画异，出现概率为3/5 #### VAA couple VDD18；且受空间限制，COF挂电容较远，稳压差；出现lock失锁 #### 调整TP宽度，使其下降沿落在H-blanking区，避免DVDD的noise干扰到Source Driver的Data处理
TCL开机logo画面概率性出现闪黑色竖线，可自行恢复 #### Logo画面时出现短暂非标准4K时序，H_Display不符合规格 #### 前端SOC依标准设置
TCL开机logo画面会不定期出现闪黑色竖线，可自行恢复 #### Logo画面时出现短暂非标准4K时序，H_Display不符合规格 #### 前端SOC依标准设置
4~9灰阶轻微闪烁，概率100% #### KIWI Dither table设置不是最优，一个循环内有重复table #### 优化dither table
4到9灰阶轻微闪烁，概率百分之百 #### KIWI Dither table设置不是最优，一个循环内有重复table #### 优化dither table
255B（蓝色）噪点闪烁 #### ACC Table发现254B到255B差值较大，推测PC output或经过SOC处理后到TCON端已不是纯正的255B。此信号对应较大差值的ACC Table导致255B亮度有差异，形成噪点 #### 调小ACC Table 254B到255B差值，实验可以解决噪点闪烁
RA重载画面黑屏 #### 12V输出电源线、PG电源输入端子、PG到CB之间导线存在环路阻抗，重载画面下抽电流大导致PWM IC 触发UVP #### 1.12V电源线采用更高规格线材; 2. PG电源输入端子由点接触形式改为面接触; 3.降低RA PG与CB之间的导线阻抗
RA重载画面出现黑屏 #### 12V输出电源线、PG电源输入端子、PG到CB之间导线存在环路阻抗，重载画面下抽电流大导致PWM IC 触发UVP #### 1.12V电源线采用更高规格线材; 2. PG电源输入端子由点接触形式改为面接触; 3.降低RA PG与CB之间的导线阻抗
RA重载画面显示黑屏 #### 12V输出电源线、PG电源输入端子、PG到CB之间导线存在环路阻抗，重载画面下抽电流大导致PWM IC 触发UVP #### 1.12V电源线采用更高规格线材; 2. PG电源输入端子由点接触形式改为面接触; 3.降低RA PG与CB之间的导线阻抗
RA重载画面发生黑屏 #### 12V输出电源线、PG电源输入端子、PG到CB之间导线存在环路阻抗，重载画面下抽电流大导致PWM IC 触发UVP #### 1.12V电源线采用更高规格线材; 2. PG电源输入端子由点接触形式改为面接触; 3.降低RA PG与CB之间的导线阻抗
终端客户黑屏，CB上fuse开路，螺丝孔旁边1颗电容短路。 #### 工厂锁螺丝造成PCB翘曲，旁边电容受到应力，经过一段时间内部发生bending crack。电容短路导致Fuse熔断 #### 制订了design rule：电容距离螺丝孔至少7mm
终端客户黑屏，CB上fuse开路，螺丝孔旁边的1个电容出现短路。 #### 工厂锁螺丝造成PCB翘曲，旁边电容受到应力，经过一段时间内部发生bending crack。电容短路导致Fuse熔断 #### 制订了design rule：电容距离螺丝孔至少7mm
边缘COF对应区域在重载画面下偶发黑屏 #### 测试Driver 1.8V Power 供电仅为1.51V（spec:1.62~1.98V），确认Driver未工作。推测是FPC地线阻抗较大，1.8V电流回流到源端地导致远端XB地电动势被抬高 #### 1. 提升源端设定至1.9V; 2. FPC NC走线改为GND，理论计算改到0.2Ω，降低两段XB地电动势差异至0.03V
边缘COF对应区域在重载画面下偶尔会发生黑屏 #### 测试Driver 1.8V Power 供电仅为1.51V（spec:1.62~1.98V），确认Driver未工作。推测是FPC地线阻抗较大，1.8V电流回流到源端地导致远端XB地电动势被抬高 #### 1. 提升源端设定至1.9V; 2. FPC NC走线改为GND，理论计算改到0.2Ω，降低两段XB地电动势差异至0.03V
49B02-3 SONY送样,被反馈概率性开机黑屏(概率:1/300),需要改善 #### TCON IC内部的Power on RST 模块工作异常,在异常时TCON无法load code完成初始化,显示黑屏 #### Tcon改版，优化reset模块
49B02-3 SONY送来样本,客户反馈概率性开机黑屏(概率:1/300),需要改善 #### TCON IC内部的Power on RST 模块工作异常,在异常时TCON无法load code完成初始化,显示黑屏 #### Tcon改版，优化reset模块
55D07搭配海信SOC恢复出厂设置2.5秒无法启动 #### VSS和VGL压差不满足规格，有概率触发保护，导致Fault 翻转PMIC保护 #### 调整VSS放电电阻为4.7K
开关机实验时出现概率性黑屏不良(重新开机可恢复正常) #### 开关机间隔时间内，电路内电荷无法完全release; 开机后容易大电流，概率性触发OCP #### 去掉VSS稳压电容， 快速拉高VSS 电压，加快放电速度
cell制程进行面内短路实验后，出现黑屏，去掉L/S OCP电阻仍会黑屏 #### 1.VGH滤波电容短路；; 2.面内多处短路造成L/S启动OCP，虽已去掉L/S OCP电阻，但由于电流过大，使VGH电压下拉严重，使DCDC进入SCP保护模式，出现黑屏； #### 1、换滤波电容; 2、SCP无法关闭，只能给出黑屏原因
cell制程进行面内短路实验后，会出现黑屏，去除L/S OCP电阻黑屏依然存在 #### 1.VGH滤波电容短路；; 2.面内多处短路造成L/S启动OCP，虽已去掉L/S OCP电阻，但由于电流过大，使VGH电压下拉严重，使DCDC进入SCP保护模式，出现黑屏； #### 1、换滤波电容; 2、SCP无法关闭，只能给出黑屏原因
65D01 crosstalk超出规格 #### / #### 导入De-crosstalk function改善crosstalk
SDC 32FHD croosstalk超出规格 #### / #### 导入VCOM feedback  电路改善crosstalk
当观测者在比较大的角度侧视液晶面板时，人眼观测到的颜色会泛白，该现象即color washout #### 侧视gamma曲线偏离正视gamma曲线导致了color washout现象的出现 #### 在正视gamma曲线上寻找一对HL灰阶,满足HL灰阶的亮度平均值与128灰阶的亮度值相等。常用于4dom机种
在侧视液晶面板时，观测者的观测角度比较大时，人眼观测到的颜色会泛白，这个现象称为color washout #### 侧视gamma曲线偏离正视gamma曲线导致了color washout现象的出现 #### 在正视gamma曲线上寻找一对HL灰阶,满足HL灰阶的亮度平均值与128灰阶的亮度值相等。常用于4dom机种
55D07客户反馈颗粒感 #### 特殊的像素设计在低灰阶画面下，像素呈亮暗交替排布，所以在对照组的比较下，会感受到颗粒感。 #### 当前VAC版本无法解决，说服客户接受
55D09评估使用DLS & trigate 架构有色偏风险;  #### DLS & trigate 架构因充电时间缩减，且RC loading加重，容易造成充电率不足，导致像素电压存在差异，而有色偏风险 #### 通过Line OD功能，可改善重载画面下的充电均匀性
65D01-1 PR样品搭配客户P2整机测试EMI fail #### 1. 整机按键接收线与FFC有信号/结构干涉; 2. XB 接地导电布因重工导致粘性不强，接地不佳 #### 1.固定好按键接收线，避免干涉; 2. 更换新导电布改善接地
65D01-1 PR样品搭配P2整机测试EMI fail #### 整机组装接地非最佳 #### 在XRR尾端增加导电布接地
55D13-2 Design产出EMI测试fail #### power 1.8V snuber电路出于costdown考虑，design阶段未上件 #### 1.8V snuber电路RC上件，滤波
55D13-2 Design产出EMI测试fail #### PMIC 1.8V开关频率非最佳 #### 调整PMIC 1.8V开关频率
TMT  客诉EMI  226MHz测试Fail #### mini-LVDS眼图设定非最佳 #### 在保证眼图的情况下，减小Mini-LVDS输出信号强度，改善能量辐射
65D01-1搭配TMT整机P2测试EMI fail #### mini-LVDS展频设定非最佳 #### Mini-LVDS开展频(2%)，调整展频调制频率(90K)。
TMT客诉整机垂直EMI测试40MHz频点fail #### 洗板厂为管控板子翘曲率，将实铜设计改为网格铜设计，对 EMI影响1-2DB #### 将网格铜改为实铜设计
65D01 在TMT传导测试9M fail #### 9M频点由CFVCOM feedback引起 #### 在XB上增加12颗CFVCOM 10uF对地电容
65D01-1搭配TMT整机测试传导7M fail #### CK peak电流过大 #### 1.CK展频打开 ; 2.CK串入47Ω电阻
EMS测试不达SONY Y20规格，以COF为单位垂直闪烁 #### ; 确认EMS测试时，VDD18 & P2P信号被干扰;  #### 1.P2P信号：眼图优化(VOD：200mV→400mV); 2.VDD18：增加滤波电容
RA MOD ESD 15KV出现垂直竖线&垂直区块 ####   ESD从COF input VSS2 net 进入Driver IC，-15KV导致IC内部N_MOS Damage #### 1.模组前框边缘使用绝缘胶带贴附; 2.模组中框去除涂层，确保外部导电或中框改为胶条，完全不导电
32A07 DVT阶段验证ESD出现可恢复性竖线 #### ESD灌入driver，导致driver latch up #### 供Driver的DVDD串入45.3欧姆电阻
ESD测试时灰阶过渡画面低灰阶位置闪点 #### 信号传输至远端能量衰减，在受到ESD噪点干扰时导致超规产生闪点 #### 开启远端p2p EQ功能
横向区块，横线 #### GOA Signal ESD fail  #### GOA信号线路加压敏电阻对地，作为防护
2485客户ESD手法下，COF出现burn out #### ESD导致IC latch up 出现抽大电流，高温引起COF film burn out #### 1.COF增加散热胶与散热贴，散热+隔绝氧气; 2.修改PMIC UVP保护机制，取消散热贴+散热胶
搭配创维整机COF温升超规 #### 客户整机测试与厂内OC测试规格及条件不同 #### 1.调整VAA电压; 2.加散热贴; 3.EE测试报告中增加：以客户规格摸底测试
天侧8pixel宽度亮度偏白 #### Demura 补偿Table 配置错误 #### 修改VD MB设定
串扰 #### Com ripple #### GM调整
出现了串扰 #### Com ripple #### GM调整
出现串扰 #### Com ripple #### GM调整
发生串扰应该怎么办 #### Com ripple #### GM调整
串扰出现要怎么办 #### Com ripple #### GM调整
串扰出现要怎么调整 #### Com ripple #### GM调整
串扰的解决方案 #### Com ripple #### GM调整
串扰的解决办法 #### Com ripple #### GM调整
串扰的调整方法 #### Com ripple #### GM调整
水波纹 #### LC非对称 #### 光罩修改
水波纹的解决方法 #### LC非对称 #### 光罩修改
暗线 #### fanout short #### 光罩修改
暗线的调整方法 #### fanout short #### 光罩修改
周边Mura #### gap不均 #### fiber调整
出现周边Mura #### gap不均 #### fiber调整
1.厚铜4Mask制程实验在执行2W2D后，AOI下确认M2边缘有锯齿状现象， 逐站排查，Dry1后Mac下有不规则Mura，20倍镜头下M2边缘为锯齿状 。 #### 1.2W2D制程中DRY1后确认边缘形成副产物；; 2.DRY1蚀刻中的Cl2与Cu界面接触会生成铜副产物CuCl2 层; 3.CuCl2 膜层稀疏多孔，无法阻挡 Cl2/Cl* 的继续腐蚀; 不同位置 Cl2/Cl* 腐蚀深度不同，形成锯齿形貌;  #### 1.新增O2 Ash， O2吸附在Cu表面形成致密CuO保护层 ; 2.CuO 层比较致密，能够阻止后续 1st Dry Cl2  plasma 对 Cu 的腐蚀; 
1.厚铜4Mask制程实验在执行2W2D后，AOI下确认M2边缘出现锯齿状现象， 逐站排查，Dry1后Mac下有不规则Mura，20倍镜头下M2边缘呈锯齿状 。 #### 1.2W2D制程中DRY1后确认边缘形成副产物；; 2.DRY1蚀刻中的Cl2与Cu界面接触会生成铜副产物CuCl2 层; 3.CuCl2 膜层稀疏多孔，无法阻挡 Cl2/Cl* 的继续腐蚀; 不同位置 Cl2/Cl* 腐蚀深度不同，形成锯齿形貌;  #### 1.新增O2 Ash， O2吸附在Cu表面形成致密CuO保护层 ; 2.CuO 层比较致密，能够阻止后续 1st Dry Cl2  plasma 对 Cu 的腐蚀; 
1.4Mask IGZO Cell点灯时R画面、白阶、灰阶可见满屏R暗点2.一种为不断闪烁暗点，另一种为满Dot实暗点，OM下确认色阻开孔位置靠近Metal边缘，FIB下确认ITO有断裂现象。;  #### 色阻搭接在M2边缘，在色阻爬坡与M2爬坡之间ITO容易断裂 #### Y方向上Shift 2um，将色阻搭接到M2上方水平区域，避免ITO搭接时形成断线
PVD M1刻蚀后，Mac抽检到Pin Mura，mura为泛白色圆点，左右chip Mura位置对称，Mura直径为1.5cm，间距为18cm。 #### LL lower pin为塑胶材质，导热性能差，基板和pin接触区域散热较慢，导致基板散热不均，Cu膜晶粒发生变化，会出现mura。 #### PVD成膜后将基板传送至常温的S4 chamber冷却，基板温度由150℃→约30℃时，再传送至LL，pin mura不可见。
1.TFT 涂布PI后观测到明显满屏斜纹Mura，发生概率100% #### 过孔阻扩散及液滴难以入孔; 0.2um的色阻段差，使液滴在相邻pixel之间扩散困难 #### 1.经过IJP小滴化+2Scan方式可降低斜纹Mura严重程度; 2.搭配色阻CD减小可消除斜纹Mura
第一次投入时对比度较低3500左右，小于规格需求4000以上 #### 1.CELL 液晶预倾角偏小; 2.RGB色阻Taper异常，色阻Taper S型，Overlap区域为凹槽，液晶受色阻地形影响，液晶倒向不规则，引起漏光。;  #### 1.Curing Time 90s->85s; 预倾角优化：Pre-tilt 88.17->88.515; 2.色阻曝光Focus=40->70,Overlap区域平坦，牛角225~937，spec 1200以下，色阻交叠区形成平坦地形，液晶倒向规则，无漏光
第一次投入时对比度偏低，大概3500，这个指标小于规格需求的4000以上 #### 1.CELL 液晶预倾角偏小; 2.RGB色阻Taper异常，色阻Taper S型，Overlap区域为凹槽，液晶受色阻地形影响，液晶倒向不规则，引起漏光。;  #### 1.Curing Time 90s->85s; 预倾角优化：Pre-tilt 88.17->88.515; 2.色阻曝光Focus=40->70,Overlap区域平坦，牛角225~937，spec 1200以下，色阻交叠区形成平坦地形，液晶倒向规则，无漏光
32B01 Baseline开发第一次投入时点灯聚集暗点&水平暗线&水平密集线爆量 #### 1.暗点：Dry PC2更换为清洗品; PC2电极表面副产物; 2.水平暗线：PV Taper异常导致ITO搭建不上; 3.水平密集线：PV Taper异常导致ITO搭建不上 #### 1.暗点：改用PC3 CHB; 2.水平暗线：PV Dry 两步刻蚀->单步刻蚀; 3.水平密集线：PV Dry 两步刻蚀->单步刻蚀
PNLC 透明显示4组 LC Margin（ -15% ~ 15% ）框胶穿刺，发生率 71.4% #### PNLC 液晶粘度较小，框胶固化前液晶将框胶冲破，同时框胶边缘无挡墙设计 #### 1.框胶3次涂布，加大框胶宽度; 2.加大UV固化Dose量，提升固化能力
PNLC 透明显示4组 LC Margin（ -15% ~ 15% ）框胶穿刺，发生率为百分之71.4 #### PNLC 液晶粘度较小，框胶固化前液晶将框胶冲破，同时框胶边缘无挡墙设计 #### 1.框胶3次涂布，加大框胶宽度; 2.加大UV固化Dose量，提升固化能力
1. Bubble按压可移动，确认为角落空气泡；; 2. Main seal穿刺或断胶。 #### 1. 500um Dummy较细，密封保护性差，VAS设备破真空压合时，气体泄露到Main框胶位置，造成局部位置框胶穿刺 #### Dummy胶变化500um->1000um,防止穿刺和防止搬送Peeling的效果不足
Demux Cell实验CF侧 PI涂布时Mac下可见满屏斜纹Mura #### CF基板BM表面有一定粗糙度500A左右，且Demux产品为FHD高分辨率，PI液在BM表面扩散难度更大，最终导致白点Mura形成 #### 1.通过小滴化+two scan方式可以改善扩散均匀性，减轻斜纹Mura异常; 2.two scan滴入方式通过再次PI滴入对扩散异常位置进行液滴的补充
1.进行M0 Wet后Macro首检发现贯穿长边的区块状Mura; 2.异常位置的外围区域有一宽约20cm的无线路区，Mura位置恰好与之匹配 #### Fanout区的密集金属线有阻挡药液快速流平的作用。在刻蚀槽传片过程中，无金属线阻挡处的刻蚀药液较非Mura区稀薄，刻蚀量小，CD偏大 #### 尝试减小刻蚀槽传片速度及刻蚀模式进行cover
1.PV1后VSS1和 Gate ESD 之间 发生ESD; 2.ESD导致部分Gate line断线或有断线的风险 #### 在GI CVD成膜后金属线之间有残留电荷积累，在IGZO 成膜前清洗开EUV的情况下造成ESD #### GI成膜前清洗和IGZO前清洗关闭EUV可改善ESD
1.28A02 Baseline 点灯亮暗点异常爆量 #### 在COM位置处，NG点色阻搭接在M2边缘，PV膜层断裂导致ITO断裂，Drain信号无法传送到Pixel ITO，形成暗点   #### R色阻孔大小减小2um，使色阻孔在M2线上，减小边缘ITO断线风险
1.8K4K GI 孔边缘出现鼓包 #### 1.GI DET，在刻蚀SiO2的过程中在过孔底部有含F的生成物; 2.Cu PVD，PVD的Cu膜沿着异物生长，在后续水制程及ANN后氧化 #### 1.PHT：改善 Taper角; 2.刻蚀：分步刻蚀，第一步增加刻蚀压力及在刻蚀过程中增加Ashing; 3.PVD：Power down,可有效改善鼓包及undercut异常
1.8K4K GI 孔的边缘有鼓包的现象 #### 1.GI DET，在刻蚀SiO2的过程中在过孔底部有含F的生成物; 2.Cu PVD，PVD的Cu膜沿着异物生长，在后续水制程及ANN后氧化 #### 1.PHT：改善 Taper角; 2.刻蚀：分步刻蚀，第一步增加刻蚀压力及在刻蚀过程中增加Ashing; 3.PVD：Power down,可有效改善鼓包及undercut异常