[{"caption":"图(a)所示CMOS电路，其逻辑功能可用以下中的逻辑符号表示？","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/98A6369E0E419AFBD3679D47F6712714.png?imageView&amp;thumbnail=520x520&amp;quality=100\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  B、图(a)所示CMOS电路是一个低电平使能的三态非门。"},{"caption":"基本的BiCMOS反相器电路的输出采用了两个双极型BJT管构成。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">推拉式输出级<\/span>","analysis":"<b>解析：<\/b>  A、这种双极型三极管输出级能提供大电流，速度快，驱动力强。"},{"caption":"已知74LS04的参数为：74ALS04的参数为：则用一个74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器吗？","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">能<\/span>","analysis":"<b>解析：<\/b>  D、4个74LS04的输入电流为：4 IIL(max) = 4×0.4 = 1.6 mA，4 IIH (max) = 4×0.02 = 0.08 mA。2个74ALS04的输入电流为：2 IIL(max) = 2×0.1 = 0.2 mA，2 IIH(max) = 2×0.02 = 0.04 mA。拉电流负载情况下，74LS04的IOH(max) = 0.4 mA > 0.08 mA + 0.04 mA = 0.12 mA；灌电流负载情况下，74LS04的IOL(max) = 8 mA > 1.6 mA + 0.2 mA = 1.8 mA，故能够驱动，驱动门没有超载。"},{"caption":"电路如下图所示，输出L与输入A、B和C的逻辑表达式为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/6C60D95968AB2B491F91BAB7D9A0EE5E.gif\"style=\"white-space:normal;\"\/>","analysis":""},{"caption":"由OD异或门和OD与非门构成的电路如图所示，已知输出低电平时的最大输出电流，输出高电平时的漏电流,则上拉电阻的最小值为。","answer":"<spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">1.2k<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">Ω<\/span>","analysis":"<b>解析：<\/b>  B、Rp(min)=(5-0.33) V \/ 4 mA =1.2 kΩ"},{"caption":"由OD异或门和OD与非门构成的电路如图所示，则输出与输入的逻辑关系式为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/CB095DB4DA93F605FC2F91C7DB567FEF.gif\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  A、两个OD门输出端直接相连实现线与功能，所以输出等于A、B的异或再与B、C的与非，化简可得此关系式"},{"caption":"相比TTL器件，以下是一些关于CMOS逻辑门的说法，不正确的是。","answer":"<spanstyle=\"font-size:14px;font-family:'Calibri','sans-serif';\">CMOS<\/span><spanstyle=\"font-size:14px;font-family:宋体;\">器件的噪声容限较小<\/span>","analysis":""},{"caption":"某逻辑门输入端A、B和输出端L的波形如图所示，则L与A、B之间的逻辑关系是。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">同或<\/span>","analysis":"<b>解析：<\/b>  D、根据波形图，A、B的值不同时，输出为0，A、B的值相同时，输出为1。故逻辑关系为同或。"},{"caption":"CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">极低；增加；很大；高<\/span>","analysis":"<b>解析：<\/b>  A、CMOS门电路的静态功耗几乎为0，动态功耗与频率成正比；输入电阻是栅极对地的电阻，非常大；抗干扰能力很强，高于TTL。"},{"caption":"74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为）？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">输入端到地之间接<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">10k<\/span><spanstyle='font-size:16px;font-family:\"TimesNewRoman\",serif;'>Ω<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电阻<\/span>,<spanstyle=\"font-family:宋体;font-size:16px;\">输入端接地<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接同类与非门的输出低电平<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.2V<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接低于<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.8V<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电源<\/span>,","analysis":"<b>解析：<\/b>  A、由于CMOS栅极电流非常小，通常小于1 μA，在10 kΩ电阻上产生的压降小于10 mV，即vi<0.01 V < VIL=0.8V，故属于逻辑0。  B、vi=0 < VIL=0.8V，属于逻辑0。  C、vi=0.2V < VIL=0.8V，属于逻辑0。  D、vi < VIL=0.8V，属于逻辑0。"},{"caption":"下列哪些CMOS门可以将输出端并接使用？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">三态（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">TS<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">漏极开路（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">OD<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,","analysis":"<b>解析：<\/b>  A、多个三态门输出端可以并接，通过控制系统控制各三态门的使能信号而达到同一时间只有一个TS门进行数据的传输，而其他TS门均进入高阻状态。"},{"caption":"下图各个CMOS电路中，VIL、VIH分别为输入低、高电平。指出输出高电平的电路有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/147A86B2BFBC3F10BF3817D1E5F16E93.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/C38D18672CB3D0B8CADF271D7BEEDDED.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、或非门有一个输入端接高电平，则输出为低电平。  B、异或门一个输入为高电平，另一个输入为低电平，输出则为高电平。  C、两个OD门线与在一起，上面的门输出高电平，下面的门输出低电平，相与后为低电平。  D、CMOS输入端电流非常小，输入端接电阻接地，相当于接低电平。图中两个输入端均为低电平，输出为高电平。"},{"caption":"指出下图所示电路中，能正常工作的有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/CF0A7E207BC893AEEC4938479E5AC34C.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/01DFDA7E53F5C795700A380FAB8D48B0.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/11DCB747C3262566CE0997AF40E6A74A.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、C为传输门的控制信号。C为0时，TG1工作，TG2截止，输出等于A；C为1时，TG1截止，TG2工作，输出等于B。  B、C为传输门的控制信号。C为1时，两个传输门均不工作；C为0时，两个传输门均工作，输出不能确定。  C、是三态门，使能端为0时，上面的门工作；使能端为1时，下面的门工作。  D、漏极开路与非门，可以线与。注意，在电源与输出间接一个电阻。"},{"caption":"门的输入端个数称为门的扇入数。门电路正常工作情况下，带同类门电路的最大数量称为门的扇出数。对吗？","answer":"correct","analysis":""},{"caption":"噪声容限表示门电路的抗干扰能力。电路的噪声容限愈大，其抗干扰能力愈强。对吗？","answer":"correct","analysis":""},{"caption":"传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。","answer":"correct","analysis":""},{"caption":"功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗。对吗？","answer":"correct","analysis":""},{"caption":"MOS数字集成电路的发展经历了由PMOS、NMOS到CMOS的过程，其中PMOS电路问世最早。PMOS管是以空穴为导电载流子，而NMOS管以电子为导电载流子，由于空穴的迁移率比电子低，因此，NMOS电路的工作速比PMOS电路快，而且PMOS使用负电源，与TTL电路不匹配，所以PMOS集成电路被NMOS电路取代。后来发展的CMOS电路有静态功耗低、抗干扰能力强等诸多优点而成为主流器件。对吗？","answer":"correct","analysis":""},{"caption":"集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防引入干扰信号。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。对吗？","answer":"correct","analysis":""},{"caption":"CMOS门电路如图所示，则输出端F对A、B的正逻辑表达式为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/2C60D8DAACB696D900841A3FDBEEEE97.gif\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  B、这是一个两级电路，第一级是CMOS或非门电路，第二级是CMOS非门电路，所以输出与两个输入的逻辑关系为F=A+B"},{"caption":"CMOS反相器的负载电容，功耗电容，电源电压，输入矩形波的频率为1MHz，则反相器的动态功耗为。","answer":"<spanstyle=\"font-family:Calibri,sans-serif;font-size:16px;\">1.3mW<\/span>","analysis":"<b>解析：<\/b>  A、动态功耗PD = (CL+CPD)乘以（VDD的平方）乘以 f = 1.3 mW。"},{"caption":"基本的BiCMOS反相器电路的输出采用了两个双极型BJT管构成。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">推拉式输出级<\/span>","analysis":"<b>解析：<\/b>  C、这种双极型三极管输出级能提供大电流，速度快，驱动力强。"},{"caption":"已知74LS04的参数为：74ALS04的参数为：则用一个74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器吗？","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">能<\/span>","analysis":"<b>解析：<\/b>  C、4个74LS04的输入电流为：4 IIL(max) = 4×0.4 = 1.6 mA，4 IIH (max) = 4×0.02 = 0.08 mA。2个74ALS04的输入电流为：2 IIL(max) = 2×0.1 = 0.2 mA，2 IIH(max) = 2×0.02 = 0.04 mA。拉电流负载情况下，74LS04的IOH(max) = 0.4 mA > 0.08 mA + 0.04 mA = 0.12 mA；灌电流负载情况下，74LS04的IOL(max) = 8 mA > 1.6 mA + 0.2 mA = 1.8 mA，故能够驱动，驱动门没有超载。"},{"caption":"下图所示电路实现的逻辑功能为。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">或非门<\/span>","analysis":"<b>解析：<\/b>  B、该电路中，当输入端A、B只要有一个为高电平时，就会使与它相连的NMOS管导通，而PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。因此，这种电路具有或非运算功能。"},{"caption":"某逻辑门输入端A、B和输出端L的波形如图所示，则L与A、B之间的逻辑关系是。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">同或<\/span>","analysis":"<b>解析：<\/b>  B、根据波形图，A、B的值不同时，输出为0，A、B的值相同时，输出为1。故逻辑关系为同或。"},{"caption":"CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">极低；增加；很大；高<\/span>","analysis":"<b>解析：<\/b>  B、CMOS门电路的静态功耗几乎为0，动态功耗与频率成正比；输入电阻是栅极对地的电阻，非常大；抗干扰能力很强，高于TTL。"},{"caption":"74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为）？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">输入端到地之间接<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">10k<\/span><spanstyle='font-size:16px;font-family:\"TimesNewRoman\",serif;'>Ω<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电阻<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接低于<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.8V<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电源<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接同类与非门的输出低电平<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.2V<\/span>,<spanstyle=\"font-family:宋体;font-size:16px;\">输入端接地<\/span>,","analysis":"<b>解析：<\/b>  A、由于CMOS栅极电流非常小，通常小于1 μA，在10 kΩ电阻上产生的压降小于10 mV，即vi<0.01 V < VIL=0.8V，故属于逻辑0。  B、vi < VIL=0.8V，属于逻辑0。  C、vi=0.2V < VIL=0.8V，属于逻辑0。  D、vi=0 < VIL=0.8V，属于逻辑0。"},{"caption":"下列哪些CMOS门可以将输出端并接使用？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">漏极开路（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">OD<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">三态（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">TS<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,","analysis":"<b>解析：<\/b>  B、多个三态门输出端可以并接，通过控制系统控制各三态门的使能信号而达到同一时间只有一个TS门进行数据的传输，而其他TS门均进入高阻状态。"},{"caption":"下图各个CMOS电路中，VIL、VIH分别为输入低、高电平。指出输出高电平的电路有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/147A86B2BFBC3F10BF3817D1E5F16E93.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/C38D18672CB3D0B8CADF271D7BEEDDED.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、两个OD门线与在一起，上面的门输出高电平，下面的门输出低电平，相与后为低电平。  B、或非门有一个输入端接高电平，则输出为低电平。  C、异或门一个输入为高电平，另一个输入为低电平，输出则为高电平。  D、CMOS输入端电流非常小，输入端接电阻接地，相当于接低电平。图中两个输入端均为低电平，输出为高电平。"},{"caption":"指出下图所示电路中，能正常工作的有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/11DCB747C3262566CE0997AF40E6A74A.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/01DFDA7E53F5C795700A380FAB8D48B0.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/CF0A7E207BC893AEEC4938479E5AC34C.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、C为传输门的控制信号。C为1时，两个传输门均不工作；C为0时，两个传输门均工作，输出不能确定。  B、漏极开路与非门，可以线与。注意，在电源与输出间接一个电阻。  C、是三态门，使能端为0时，上面的门工作；使能端为1时，下面的门工作。  D、C为传输门的控制信号。C为0时，TG1工作，TG2截止，输出等于A；C为1时，TG1截止，TG2工作，输出等于B。"},{"caption":"CMOS电路的动态功耗主要由两部分组成。一部分是电路输出状态转换瞬间MOS管的导通功耗。另一部分是因为CMOS管的负载通常是电容性的，当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。对吗？","answer":"correct","analysis":""},{"caption":"计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。","answer":"wrong","analysis":"<b>解析：<\/b>CMOS逻辑门的输入电流非常小，输出电流相对较大，只用静态电流计算出的扇出数非常大。在动态时，负载门输入电容的充放电作用不容忽视，它将影响电路的工作。"},{"caption":"MOS型集成逻辑门有CMOS、NMOS、PMOS，双极型集成逻辑门主要有TTL和ECL，混合型集成逻辑门有BiCMOS。对吗？","answer":"correct","analysis":""},{"caption":"图(a)所示CMOS电路，其逻辑功能可用以下中的逻辑符号表示？","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/98A6369E0E419AFBD3679D47F6712714.png?imageView&amp;thumbnail=520x520&amp;quality=100\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  A、图(a)所示CMOS电路是一个低电平使能的三态非门。"},{"caption":"基本的BiCMOS反相器电路的输出采用了两个双极型BJT管构成。","answer":"<spanstyle=\"font-family:宋体;font-size:16px;\">推拉式输出级<\/span>","analysis":"<b>解析：<\/b>  B、这种双极型三极管输出级能提供大电流，速度快，驱动力强。"},{"caption":"由OD异或门和OD与非门构成的电路如图所示，已知输出低电平时的最大输出电流，输出高电平时的漏电流,则上拉电阻的最小值为。","answer":"<spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">1.2k<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">Ω<\/span>","analysis":"<b>解析：<\/b>  D、Rp(min)=(5-0.33) V \/ 4 mA =1.2 kΩ"},{"caption":"由OD异或门和OD与非门构成的电路如图所示，则输出与输入的逻辑关系式为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/CB095DB4DA93F605FC2F91C7DB567FEF.gif\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  D、两个OD门输出端直接相连实现线与功能，所以输出等于A、B的异或再与B、C的与非，化简可得此关系式"},{"caption":"下图所示电路实现的逻辑功能为。","answer":"<spanstyle=\"font-size:14px;font-family:宋体;\">或非门<\/span>","analysis":"<b>解析：<\/b>  A、该电路中，当输入端A、B只要有一个为高电平时，就会使与它相连的NMOS管导通，而PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。因此，这种电路具有或非运算功能。"},{"caption":"74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为）？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接低于<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.8V<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电源<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端接同类与非门的输出低电平<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">0.2V<\/span>,<spanstyle=\"font-family:宋体;font-size:16px;\">输入端接地<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">输入端到地之间接<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">10k<\/span><spanstyle='font-size:16px;font-family:\"TimesNewRoman\",serif;'>Ω<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">的电阻<\/span>,","analysis":"<b>解析：<\/b>  A、vi < VIL=0.8V，属于逻辑0。  B、vi=0.2V < VIL=0.8V，属于逻辑0。  C、vi=0 < VIL=0.8V，属于逻辑0。  D、由于CMOS栅极电流非常小，通常小于1 μA，在10 kΩ电阻上产生的压降小于10 mV，即vi<0.01 V < VIL=0.8V，故属于逻辑0。"},{"caption":"下列哪些CMOS门可以将输出端并接使用？","answer":"<spanstyle=\"font-size:16px;font-family:宋体;\">漏极开路（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">OD<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,<spanstyle=\"font-size:16px;font-family:宋体;\">三态（<\/span><spanstyle=\"font-size:16px;font-family:Calibri,sans-serif;\">TS<\/span><spanstyle=\"font-size:16px;font-family:宋体;\">）输出<\/span>,","analysis":"<b>解析：<\/b>  D、多个三态门输出端可以并接，通过控制系统控制各三态门的使能信号而达到同一时间只有一个TS门进行数据的传输，而其他TS门均进入高阻状态。"},{"caption":"下图各个CMOS电路中，VIL、VIH分别为输入低、高电平。指出输出高电平的电路有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/C38D18672CB3D0B8CADF271D7BEEDDED.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/147A86B2BFBC3F10BF3817D1E5F16E93.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、CMOS输入端电流非常小，输入端接电阻接地，相当于接低电平。图中两个输入端均为低电平，输出为高电平。  B、两个OD门线与在一起，上面的门输出高电平，下面的门输出低电平，相与后为低电平。  C、异或门一个输入为高电平，另一个输入为低电平，输出则为高电平。  D、或非门有一个输入端接高电平，则输出为低电平。"},{"caption":"指出下图所示电路中，能正常工作的有。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/01DFDA7E53F5C795700A380FAB8D48B0.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/CF0A7E207BC893AEEC4938479E5AC34C.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/11DCB747C3262566CE0997AF40E6A74A.png?imageView&amp;thumbnail=890x0&amp;quality=100\"\/>,","analysis":"<b>解析：<\/b>  A、是三态门，使能端为0时，上面的门工作；使能端为1时，下面的门工作。  B、C为传输门的控制信号。C为1时，两个传输门均不工作；C为0时，两个传输门均工作，输出不能确定。  C、C为传输门的控制信号。C为0时，TG1工作，TG2截止，输出等于A；C为1时，TG1截止，TG2工作，输出等于B。  D、漏极开路与非门，可以线与。注意，在电源与输出间接一个电阻。"},{"caption":"类NMOS或非门的工作管是串联的，当输入全为高电平时，各管的导通电阻串联，使低电平输出电压升高，以致破坏正常逻辑功能；而类NMOS与非门的工作管是并联的，增加NMOS管的数目不会影响低电平输出电压的稳定，因而类NMOS电路多以与非门作为基本门电路。对吗？","answer":"wrong","analysis":"<b>解析：<\/b>类NMOS与非门的工作管是串联的，或非门工作管是并联的，因此或非门是基本门电路。"},{"caption":"CMOS电路的动态功耗正比于转换频率和电源电压的平方。当工作频率增加时，CMOS门的动态功耗会线性增加。当电源电压增加时，电路的功耗也会增加。","answer":"correct","analysis":""},{"caption":"按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。对吗？","answer":"correct","analysis":""},{"caption":"CMOS门电路如图所示，则输出端F对A、B的正逻辑表达式为。","answer":"<imgsrc=\"https:\/\/edu-image.nosdn.127.net\/2C60D8DAACB696D900841A3FDBEEEE97.gif\"style=\"white-space:normal;\"\/>","analysis":"<b>解析：<\/b>  D、这是一个两级电路，第一级是CMOS或非门电路，第二级是CMOS非门电路，所以输出与两个输入的逻辑关系为F=A+B"}]