# 처리장치
## 개요
처리장치 + 제어장치 = 중앙처리장치

- 처리장치의 구성
  - 산술논리연산장치(ALU: Arithetic and Logic Unit): 산술, 논리, 비트연산 등 연산을 수행
  - 레지스터: 연산에 사용되는 데이터, 연산의 결과 저장
    - 산술논리연산장치(ALU)는 독립적으로 데이터 처리 못함. 반드시 레지스터와 조합하여 처리

## 마이크로 연산
레지스터에 저장된 데이터에 대해 이루어지는 기본 연산
    - 한 레지스터 내용을 다른 레지스터로 옮김
    - 두 레지스터의 내용을 합함
    - 레지스터의 내용을 1만큼 증가 등  
  ===> 처리장치의 동작원리 : 마이크로 연산
  
## 마이크로 연산종류
  - 레지스터 정송 마이크로 연산
      - 한 레지스터에서 다른 레지스터로. 2진 데이터 전송하는 연산
      - 연산자 `←` 로 표시
        - 하드웨어적 측면
        - T1 : R2 ← R1
    - 산술 마이크로연산
    - 논리 마이크로연산
    - 시프트 마이크로연산
      - sr/sl 입력비트 0으로 가정, 출력비트는 버려짐

#### 레지스터 표현
  - 레지스터 R
    - 8비트 레지스터 개별 비트
    - 16비트 레지스터 순서 표기
    - 16비트 레지스터 분할

## 처리장치의 구성요소
- 여러가지 레지스터(레지스터 세트)
- 산술논리연산장치(ALU)
- 내부버스 (internal bus)

## 처리장치에서 마이크로 연산의 수행과정
처리장치의 구성요소들의 선택신호에 의해 제어됨

- 내부버스
  - 레지스터 간 데이터 전송을 위한 공통선로 집합
  - 내부버스 개념 : 입력버스, 출력버스, 레지스터 세트, ALU
  - 멀티플렉서(출발, 선택신호 0), 디코더(도착, 선택신호 1) 사용
