Fitter report for dip_leds_test compilation.
Tue Apr 13 12:44:53 2004
Version 3.0 Build 199 06/26/2003 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off dip_leds_test -c dip_leds_test



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Pin-Out File
  11. Resource Usage Summary
  12. Input Pins
  13. Output Pins
  14. I/O Bank Usage
  15. All Package Pins
  16. Output Pin Load For Reported TCO
  17. Fitter Resource Utilization by Entity
  18. Delay Chain Summary
  19. Non-Global High Fan-Out Signals
  20. Interconnect Usage Summary
  21. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



--------------------------------------------------------------------
; Flow Summary                                                     ;
--------------------------------------------------------------------
; Flow Status              ; Successful - Tue Apr 13 12:44:53 2004 ;
; Compiler Setting Name    ; dip_leds_test                         ;
; Top-level Entity Name    ; dip_leds_test                         ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C5                          ;
; Total logic elements     ; 0 / 10,570 ( 0 % )                    ;
; Total pins               ; 11 / 426 ( 2 % )                      ;
; Total memory bits        ; 0 / 920,448 ( 0 % )                   ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 0 / 6 ( 0 % )                         ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 04/13/2004 12:44:13 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; dip_leds_test       ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:00:02     ;
; Fitter               ; 00:00:36     ;
; Total                ; 00:00:38     ;
---------------------------------------


--------------------------------------------------------------------
; Fitter Summary                                                   ;
--------------------------------------------------------------------
; Fitter Status            ; Successful - Tue Apr 13 12:44:53 2004 ;
; Compiler Setting Name    ; dip_leds_test                         ;
; Top-level Entity Name    ; dip_leds_test                         ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S10F780C5                          ;
; Total logic elements     ; 0 / 10,570 ( 0 % )                    ;
; Total pins               ; 11 / 426 ( 2 % )                      ;
; Total memory bits        ; 0 / 920,448 ( 0 % )                   ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                        ;
; Total PLLs               ; 0 / 6 ( 0 % )                         ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-------------------------------------------------------------------
; Fitter Settings                                                 ;
-------------------------------------------------------------------
; Option                                     ; Setting            ;
-------------------------------------------------------------------
; Device                                     ; EP1S10F780C5       ;
; Fast Fit compilation                       ; Off                ;
; Optimize IOC register placement for timing ; On                 ;
; Optimize timing                            ; Normal Compilation ;
-------------------------------------------------------------------


----------------------------------------------------------------------
; Fitter Device Options                                              ;
----------------------------------------------------------------------
; Option                                       ; Setting             ;
----------------------------------------------------------------------
; Auto-restart configuration after error       ; Off                 ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
----------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\scuba2_repository\cards\addr_card\dip_leds_test\synth\dip_leds_test.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\scuba2_repository\cards\addr_card\dip_leds_test\synth\dip_leds_test.pin.


----------------------------------------------------
; Resource Usage Summary                           ;
----------------------------------------------------
; Resource                   ; Usage               ;
----------------------------------------------------
; Logic cells                ; 0 / 10,570 ( 0 % )  ;
; Registers                  ; 0 / 13,046 ( 0 % )  ;
; User inserted logic cells  ; 0                   ;
; I/O pins                   ; 11 / 426 ( 2 % )    ;
;     -- Clock pins          ; 0 / 16 ( 0 % )      ;
; Global signals             ; 0                   ;
; M512s                      ; 0 / 94 ( 0 % )      ;
; M4Ks                       ; 0 / 60 ( 0 % )      ;
; M-RAMs                     ; 0 / 1 ( 0 % )       ;
; Total memory bits          ; 0 / 920,448 ( 0 % ) ;
; Total RAM block bits       ; 0 / 920,448 ( 0 % ) ;
; DSP block 9-bit elements   ; 0 / 48 ( 0 % )      ;
; Global clocks              ; 0 / 16 ( 0 % )      ;
; Regional clocks            ; 0 / 16 ( 0 % )      ;
; Fast regional clocks       ; 0 / 8 ( 0 % )       ;
; DIFFIOCLKs                 ; 0 / 16 ( 0 % )      ;
; SERDES transmitters        ; 0 / 44 ( 0 % )      ;
; SERDES receivers           ; 0 / 44 ( 0 % )      ;
; Maximum fan-out node       ; lvds_clk            ;
; Maximum fan-out            ; 2                   ;
; Total fan-out              ; 4                   ;
; Average fan-out            ; 0.33                ;
----------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                                                                                                                                                      ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; dip3      ; M2    ; 5        ; 53           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip4      ; N1    ; 5        ; 53           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_clk  ; AA27  ; 1        ; 0            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_cmd  ; V23   ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_spr  ; V24   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_sync ; AA28  ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                                                                                                                                                                                       ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; lvds_txa   ; V19   ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_txb   ; V20   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; nfault_led ; V27   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; pow_ok_led ; T23   ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
; status_led ; T24   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; User                 ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------
; I/O Bank Usage             ;
------------------------------
; I/O Bank ; Usage           ;
------------------------------
; 1        ; 9 / 48 ( 18 % ) ;
; 2        ; 0 / 48 ( 0 % )  ;
; 3        ; 0 / 52 ( 0 % )  ;
; 4        ; 1 / 55 ( 1 % )  ;
; 5        ; 2 / 48 ( 4 % )  ;
; 6        ; 0 / 48 ( 0 % )  ;
; 7        ; 0 / 55 ( 0 % )  ;
; 8        ; 0 / 52 ( 0 % )  ;
; 9        ; 0 / 6 ( 0 % )   ;
; 10       ; 0 / 4 ( 0 % )   ;
; 11       ; 0 / 6 ( 0 % )   ;
; 12       ; 0 / 4 ( 0 % )   ;
------------------------------


--------------------------------------------------------------------------------------------
; All Package Pins                                                                         ;
--------------------------------------------------------------------------------------------
; Location ; I/O Bank ; Pin Name/Usage ; I/O Standard ; Voltage ; I/O Type   ; Termination ;
--------------------------------------------------------------------------------------------
; A2       ; 4        ; VCCIO4         ;              ; 3.3V    ; --         ; --          ;
; A3       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A4       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A5       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A6       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A7       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A9       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A12      ; 4        ; VCCIO4         ;              ; 3.3V    ; --         ; --          ;
; A13      ; 1        ; NC             ;              ;         ; --         ; --          ;
; A14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; A15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; A16      ; 1        ; NC             ;              ;         ; --         ; --          ;
; A17      ; 3        ; VCCIO3         ;              ; 3.3V    ; --         ; --          ;
; A18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A20      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A21      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A22      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A23      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A24      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A25      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A26      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; A27      ; 3        ; VCCIO3         ;              ; 3.3V    ; --         ; --          ;
; AA1      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA2      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA3      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA4      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA5      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA6      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA7      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA8      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA9      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA10     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA12     ; 7        ; ^VCCSEL        ;              ;         ; --         ; --          ;
; AA13     ; 1        ; VCCG_PLL6      ;              ; 1.5V    ; --         ; --          ;
; AA14     ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA15     ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA16     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AA17     ; 8        ; GND+           ;              ;         ; Column I/O ; --          ;
; AA18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA20     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AA21     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA22     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA23     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA24     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AA25     ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA26     ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AA27     ; 1        ; lvds_clk       ; LVTTL        ;         ; Row I/O    ; Off         ;
; AA28     ; 1        ; lvds_sync      ; LVTTL        ;         ; Row I/O    ; Off         ;
; AB1      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AB2      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AB3      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB4      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB5      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB6      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB7      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB8      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB9      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB12     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB13     ; 7        ; ^nCE           ;              ;         ; --         ; --          ;
; AB14     ; 1        ; GNDG_PLL6      ;              ;         ; --         ; --          ;
; AB15     ; 8        ; ^MSEL2         ;              ;         ; --         ; --          ;
; AB16     ; 12       ; VCC_PLL6_OUTB  ;              ; 3.3V    ; --         ; --          ;
; AB17     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AB20     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB21     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB22     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB23     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB24     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB25     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB26     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AB27     ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AB28     ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; AC1      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC2      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC3      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC4      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC5      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC6      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC7      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC9      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC12     ; 7        ; ^PORSEL        ;              ;         ; --         ; --          ;
; AC13     ; 7        ; ^nCEO          ;              ;         ; --         ; --          ;
; AC14     ; 11       ; VCC_PLL6_OUTA  ;              ; 3.3V    ; --         ; --          ;
; AC15     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AC16     ; 8        ; ^MSEL0         ;              ;         ; --         ; --          ;
; AC17     ; 8        ; GND+           ;              ;         ; Column I/O ; --          ;
; AC18     ; 8        ; PLL_ENA        ;              ;         ; --         ; --          ;
; AC19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC20     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AC22     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC23     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC24     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC25     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC26     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC27     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AC28     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD1      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD2      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD3      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD4      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD5      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD6      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD7      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD9      ; 7        ; GND            ;              ;         ; --         ; --          ;
; AD10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD11     ; 7        ; GND            ;              ;         ; --         ; --          ;
; AD12     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD13     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD14     ; 7        ; GND+           ;              ;         ; Column I/O ; --          ;
; AD15     ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD16     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD17     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD20     ; 8        ; GND            ;              ;         ; --         ; --          ;
; AD21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD22     ; 8        ; GND            ;              ;         ; --         ; --          ;
; AD23     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AD24     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD25     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD26     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD27     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AD28     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE1      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE2      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE3      ; 6        ; GND            ;              ;         ; --         ; --          ;
; AE4      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE5      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE6      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE7      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE9      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE12     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE13     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE14     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE15     ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE16     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE17     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE20     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE22     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE23     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE24     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AE25     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE26     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE27     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AE28     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF1      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF2      ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF3      ; 1        ; GND            ;              ;         ; --         ; --          ;
; AF4      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF5      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF6      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF7      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF9      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF12     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF13     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF14     ; 1        ; GNDA_PLL6      ;              ;         ; --         ; --          ;
; AF15     ; 12       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF16     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF17     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF20     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF22     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF23     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF24     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF25     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AF26     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AF27     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AF28     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AG1      ; 6        ; VCCIO6         ;              ; 3.3V    ; --         ; --          ;
; AG2      ; 1        ; GND            ;              ;         ; --         ; --          ;
; AG3      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG4      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG5      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG6      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG7      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG9      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG12     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AG13     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AG14     ; 1        ; VCCA_PLL6      ;              ; 1.5V    ; --         ; --          ;
; AG15     ; 12       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG16     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AG17     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AG18     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG20     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG22     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG23     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG24     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG25     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG26     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AG27     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AG28     ; 1        ; VCCIO1         ;              ; 3.3V    ; --         ; --          ;
; AH2      ; 7        ; VCCIO7         ;              ; 3.3V    ; --         ; --          ;
; AH3      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH4      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH5      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH6      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH7      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH8      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH9      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH10     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH11     ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH12     ; 7        ; VCCIO7         ;              ; 3.3V    ; --         ; --          ;
; AH13     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AH14     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AH15     ; 1        ; GND            ;              ;         ; --         ; --          ;
; AH16     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AH17     ; 8        ; VCCIO8         ;              ; 3.3V    ; --         ; --          ;
; AH18     ; 1        ; NC             ;              ;         ; --         ; --          ;
; AH19     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH20     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH21     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH22     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH23     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH24     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH25     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH26     ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; AH27     ; 8        ; VCCIO8         ;              ; 3.3V    ; --         ; --          ;
; B1       ; 5        ; VCCIO5         ;              ; 3.3V    ; --         ; --          ;
; B2       ; 1        ; GND            ;              ;         ; --         ; --          ;
; B3       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B4       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B5       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B6       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B7       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B9       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B12      ; 1        ; NC             ;              ;         ; --         ; --          ;
; B13      ; 1        ; NC             ;              ;         ; --         ; --          ;
; B14      ; 1        ; DIODEH         ;              ;         ; --         ; --          ;
; B15      ; 10       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B16      ; 1        ; NC             ;              ;         ; --         ; --          ;
; B17      ; 1        ; NC             ;              ;         ; --         ; --          ;
; B18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B20      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B21      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B22      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B23      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B24      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B25      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B26      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; B27      ; 1        ; GND            ;              ;         ; --         ; --          ;
; B28      ; 2        ; VCCIO2         ;              ; 3.3V    ; --         ; --          ;
; C1       ; 1        ; NC             ;              ;         ; --         ; --          ;
; C2       ; 1        ; NC             ;              ;         ; --         ; --          ;
; C3       ; 1        ; GND            ;              ;         ; --         ; --          ;
; C4       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C5       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C6       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C7       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C9       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C12      ; 1        ; NC             ;              ;         ; --         ; --          ;
; C13      ; 1        ; NC             ;              ;         ; --         ; --          ;
; C14      ; 1        ; DIODEL         ;              ;         ; --         ; --          ;
; C15      ; 10       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C16      ; 1        ; NC             ;              ;         ; --         ; --          ;
; C17      ; 1        ; NC             ;              ;         ; --         ; --          ;
; C18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C20      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C21      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C22      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C23      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C24      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C25      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; C26      ; 1        ; GND            ;              ;         ; --         ; --          ;
; C27      ; 1        ; NC             ;              ;         ; --         ; --          ;
; C28      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D1       ; 1        ; NC             ;              ;         ; --         ; --          ;
; D2       ; 1        ; NC             ;              ;         ; --         ; --          ;
; D3       ; 1        ; NC             ;              ;         ; --         ; --          ;
; D4       ; 1        ; NC             ;              ;         ; --         ; --          ;
; D5       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D6       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D7       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D9       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D12      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D13      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D14      ; 1        ; VCCG_PLL5      ;              ; 1.5V    ; --         ; --          ;
; D15      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D16      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D17      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D20      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D21      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D22      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D23      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D24      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; D25      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D26      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D27      ; 1        ; NC             ;              ;         ; --         ; --          ;
; D28      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E1       ; 1        ; NC             ;              ;         ; --         ; --          ;
; E2       ; 1        ; NC             ;              ;         ; --         ; --          ;
; E3       ; 1        ; NC             ;              ;         ; --         ; --          ;
; E4       ; 1        ; NC             ;              ;         ; --         ; --          ;
; E5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; E6       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E7       ; 4        ; GND            ;              ;         ; --         ; --          ;
; E8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E9       ; 4        ; GND            ;              ;         ; --         ; --          ;
; E10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E11      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E12      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E13      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E14      ; 1        ; GNDG_PLL5      ;              ;         ; --         ; --          ;
; E15      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E16      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E17      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E18      ; 3        ; GND            ;              ;         ; --         ; --          ;
; E19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E20      ; 3        ; GND            ;              ;         ; --         ; --          ;
; E21      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E23      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; E24      ; 2        ; GND            ;              ;         ; --         ; --          ;
; E25      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E26      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E27      ; 1        ; NC             ;              ;         ; --         ; --          ;
; E28      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F1       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F2       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F3       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F4       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F7       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F8       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; F9       ; 1        ; NC             ;              ;         ; --         ; --          ;
; F10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; F11      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F12      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; F13      ; 4        ; #TMS           ;              ;         ; --         ; --          ;
; F14      ; 1        ; VCCA_PLL5      ;              ; 1.5V    ; --         ; --          ;
; F15      ; 9        ; VCC_PLL5_OUTA  ;              ; 3.3V    ; --         ; --          ;
; F16      ; 3        ; ^DCLK          ;              ;         ; --         ; --          ;
; F17      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; F18      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; F20      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F25      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F26      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F27      ; 1        ; NC             ;              ;         ; --         ; --          ;
; F28      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G1       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; G2       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; G3       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G4       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G7       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; G8       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G9       ; 1        ; NC             ;              ;         ; --         ; --          ;
; G10      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; G11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; G12      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G13      ; 4        ; #TDI           ;              ;         ; --         ; --          ;
; G14      ; 1        ; GNDA_PLL5      ;              ;         ; --         ; --          ;
; G15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; G16      ; 10       ; VCC_PLL5_OUTB  ;              ; 3.3V    ; --         ; --          ;
; G17      ; 3        ; ^CONF_DONE     ;              ;         ; --         ; --          ;
; G18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; G19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; G20      ; 1        ; GND            ;              ;         ; --         ; --          ;
; G21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G25      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G26      ; 1        ; NC             ;              ;         ; --         ; --          ;
; G27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; G28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H1       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H2       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; H6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; H7       ; 1        ; NC             ;              ;         ; --         ; --          ;
; H8       ; 1        ; NC             ;              ;         ; --         ; --          ;
; H9       ; 1        ; NC             ;              ;         ; --         ; --          ;
; H10      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; H12      ; 4        ; +~DATA0~       ; LVTTL        ;         ; Column I/O ; Off         ;
; H13      ; 4        ; #TDO           ;              ;         ; --         ; --          ;
; H14      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; H15      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; H16      ; 1        ; GND            ;              ;         ; --         ; --          ;
; H17      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; H18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; H19      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H20      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; H25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; H28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J1       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J2       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; J6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; J7       ; 1        ; NC             ;              ;         ; --         ; --          ;
; J8       ; 1        ; NC             ;              ;         ; --         ; --          ;
; J9       ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J10      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J12      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J13      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J14      ; 4        ; VCCIO4         ;              ; 3.3V    ; --         ; --          ;
; J15      ; 3        ; VCCIO3         ;              ; 3.3V    ; --         ; --          ;
; J16      ; 10       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J17      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; J20      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; J25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; J28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K1       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K2       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; K6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; K7       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K8       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K9       ; 5        ; GND            ;              ;         ; --         ; --          ;
; K10      ; 1        ; NC             ;              ;         ; --         ; --          ;
; K11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K12      ; 4        ; #TCK           ;              ;         ; --         ; --          ;
; K13      ; 4        ; GND+           ;              ;         ; Column I/O ; --          ;
; K14      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K15      ; 9        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K16      ; 10       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K17      ; 3        ; GND+           ;              ;         ; Column I/O ; --          ;
; K18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K19      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; K20      ; 2        ; GND            ;              ;         ; --         ; --          ;
; K21      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K22      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; K24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; K25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; K28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L1       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L2       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L5       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L6       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L7       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L8       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L9       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L10      ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; L12      ; 4        ; #TRST          ;              ;         ; --         ; --          ;
; L13      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; L14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; L15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; L16      ; 3        ; ^nCONFIG       ;              ;         ; --         ; --          ;
; L17      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; L18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; L19      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L20      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L21      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L22      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L23      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L24      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; L28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M1       ; 5        ; VCCIO5         ;              ; 3.3V    ; --         ; --          ;
; M2       ; 5        ; dip3           ; LVTTL        ;         ; Row I/O    ; Off         ;
; M3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M5       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M6       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M7       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M8       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M9       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M10      ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M11      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; M12      ; 4        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; M13      ; 4        ; GND+           ;              ;         ; Column I/O ; --          ;
; M14      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; M15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; M16      ; 3        ; ^nSTATUS       ;              ;         ; --         ; --          ;
; M17      ; 3        ; GND+           ;              ;         ; Column I/O ; --          ;
; M18      ; 3        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; M19      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M20      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M21      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M22      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M23      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M24      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M27      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; M28      ; 2        ; VCCIO2         ;              ; 3.3V    ; --         ; --          ;
; N1       ; 5        ; dip4           ; LVTTL        ;         ; Row I/O    ; Off         ;
; N2       ; 5        ; GND+           ;              ;         ; Row I/O    ; --          ;
; N3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N4       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N5       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N6       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N7       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N8       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N9       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N10      ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N11      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; N12      ; 1        ; GND            ;              ;         ; --         ; --          ;
; N13      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; N14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; N15      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; N16      ; 1        ; GND            ;              ;         ; --         ; --          ;
; N17      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; N18      ; 1        ; GND            ;              ;         ; --         ; --          ;
; N19      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N20      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N21      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N22      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N23      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N24      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N25      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; N27      ; 2        ; GND+           ;              ;         ; Row I/O    ; --          ;
; N28      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; P1       ; 1        ; GND            ;              ;         ; --         ; --          ;
; P2       ; 5        ; GND+           ;              ;         ; Row I/O    ; --          ;
; P3       ; 5        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; P4       ; 5        ; GND+           ;              ;         ; Row I/O    ; --          ;
; P5       ; 1        ; GNDA_PLL4      ;              ;         ; --         ; --          ;
; P6       ; 1        ; VCCA_PLL4      ;              ; 1.5V    ; --         ; --          ;
; P7       ; 1        ; GNDG_PLL4      ;              ;         ; --         ; --          ;
; P8       ; 1        ; VCCG_PLL4      ;              ; 1.5V    ; --         ; --          ;
; P9       ; 5        ; VCCIO5         ;              ; 3.3V    ; --         ; --          ;
; P10      ; 5        ; GND            ;              ;         ; --         ; --          ;
; P11      ; 1        ; GND            ;              ;         ; --         ; --          ;
; P12      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; P13      ; 1        ; GND            ;              ;         ; --         ; --          ;
; P14      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; P15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; P16      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; P17      ; 1        ; GND            ;              ;         ; --         ; --          ;
; P18      ; 1        ; GND            ;              ;         ; --         ; --          ;
; P19      ; 1        ; NC             ;              ;         ; --         ; --          ;
; P20      ; 2        ; VCCIO2         ;              ; 3.3V    ; --         ; --          ;
; P21      ; 1        ; VCCG_PLL1      ;              ; 1.5V    ; --         ; --          ;
; P22      ; 1        ; GNDG_PLL1      ;              ;         ; --         ; --          ;
; P23      ; 1        ; VCCA_PLL1      ;              ; 1.5V    ; --         ; --          ;
; P24      ; 1        ; GNDA_PLL1      ;              ;         ; --         ; --          ;
; P25      ; 2        ; GND+           ;              ;         ; Row I/O    ; --          ;
; P26      ; 2        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; P27      ; 2        ; GND+           ;              ;         ; Row I/O    ; --          ;
; P28      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R1       ; 1        ; GND            ;              ;         ; --         ; --          ;
; R2       ; 6        ; GND+           ;              ;         ; Row I/O    ; --          ;
; R3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; R4       ; 6        ; GND+           ;              ;         ; Row I/O    ; --          ;
; R5       ; 1        ; GNDA_PLL3      ;              ;         ; --         ; --          ;
; R6       ; 1        ; VCCA_PLL3      ;              ; 1.5V    ; --         ; --          ;
; R7       ; 1        ; GNDG_PLL3      ;              ;         ; --         ; --          ;
; R8       ; 1        ; VCCG_PLL3      ;              ; 1.5V    ; --         ; --          ;
; R9       ; 6        ; VCCIO6         ;              ; 3.3V    ; --         ; --          ;
; R10      ; 1        ; NC             ;              ;         ; --         ; --          ;
; R11      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R12      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R13      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; R14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R15      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; R16      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R17      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; R18      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R19      ; 1        ; GND            ;              ;         ; --         ; --          ;
; R20      ; 1        ; VCCIO1         ;              ; 3.3V    ; --         ; --          ;
; R21      ; 1        ; VCCG_PLL2      ;              ; 1.5V    ; --         ; --          ;
; R22      ; 1        ; GNDG_PLL2      ;              ;         ; --         ; --          ;
; R23      ; 1        ; VCCA_PLL2      ;              ; 1.5V    ; --         ; --          ;
; R24      ; 1        ; GNDA_PLL2      ;              ;         ; --         ; --          ;
; R25      ; 1        ; GND+           ;              ;         ; Row I/O    ; --          ;
; R26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; R27      ; 1        ; GND+           ;              ;         ; Row I/O    ; --          ;
; R28      ; 1        ; GND            ;              ;         ; --         ; --          ;
; T1       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T2       ; 6        ; GND+           ;              ;         ; Row I/O    ; --          ;
; T3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T4       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T5       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T6       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T7       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T8       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T9       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T10      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T11      ; 1        ; GND            ;              ;         ; --         ; --          ;
; T12      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; T13      ; 1        ; GND            ;              ;         ; --         ; --          ;
; T14      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; T15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; T16      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; T17      ; 1        ; GND            ;              ;         ; --         ; --          ;
; T18      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; T19      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T20      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T21      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T22      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T23      ; 1        ; pow_ok_led     ; LVTTL        ;         ; Row I/O    ; Off         ;
; T24      ; 1        ; status_led     ; LVTTL        ;         ; Row I/O    ; Off         ;
; T25      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; T27      ; 1        ; GND+           ;              ;         ; Row I/O    ; --          ;
; T28      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U1       ; 6        ; VCCIO6         ;              ; 3.3V    ; --         ; --          ;
; U2       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U4       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U5       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U6       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U7       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U8       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U9       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U10      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U11      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; U12      ; 1        ; GND            ;              ;         ; --         ; --          ;
; U13      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; U14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; U15      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; U16      ; 1        ; GND            ;              ;         ; --         ; --          ;
; U17      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; U18      ; 1        ; GND            ;              ;         ; --         ; --          ;
; U19      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U20      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U21      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U22      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U23      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U24      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U25      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U27      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; U28      ; 1        ; VCCIO1         ;              ; 3.3V    ; --         ; --          ;
; V1       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V2       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V4       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V5       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V6       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V7       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V8       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V9       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V10      ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V11      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; V12      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; V13      ; 1        ; GND            ;              ;         ; --         ; --          ;
; V14      ; 1        ; GND            ;              ;         ; --         ; --          ;
; V15      ; 1        ; GND            ;              ;         ; --         ; --          ;
; V16      ;          ; VCCINT         ;              ; 1.5V    ; --         ; --          ;
; V17      ; 1        ; GND            ;              ;         ; --         ; --          ;
; V18      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; V19      ; 1        ; lvds_txa       ; LVTTL        ;         ; Row I/O    ; Off         ;
; V20      ; 1        ; lvds_txb       ; LVTTL        ;         ; Row I/O    ; Off         ;
; V21      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V22      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V23      ; 1        ; lvds_cmd       ; LVTTL        ;         ; Row I/O    ; Off         ;
; V24      ; 1        ; lvds_spr       ; LVTTL        ;         ; Row I/O    ; Off         ;
; V25      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; V27      ; 1        ; nfault_led     ; LVTTL        ;         ; Row I/O    ; Off         ;
; V28      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W1       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W2       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W4       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W5       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W6       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W7       ; 1        ; NC             ;              ;         ; --         ; --          ;
; W8       ; 1        ; NC             ;              ;         ; --         ; --          ;
; W9       ; 6        ; GND            ;              ;         ; --         ; --          ;
; W10      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W11      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W12      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W13      ; 7        ; GND+           ;              ;         ; Column I/O ; --          ;
; W14      ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W15      ; 11       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W16      ; 12       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W17      ; 8        ; ^MSEL1         ;              ;         ; --         ; --          ;
; W18      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W19      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; W20      ; 1        ; GND            ;              ;         ; --         ; --          ;
; W21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; W22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; W23      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W24      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W25      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W27      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; W28      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y1       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y2       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y3       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y4       ; 6        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y5       ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y6       ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y7       ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y8       ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y9       ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y10      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y11      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y12      ; 7        ; ^nIO_PULLUP    ;              ;         ; --         ; --          ;
; Y13      ; 7        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y14      ; 7        ; VCCIO7         ;              ; 3.3V    ; --         ; --          ;
; Y15      ; 8        ; VCCIO8         ;              ; 3.3V    ; --         ; --          ;
; Y16      ; 12       ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y17      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y18      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y19      ; 8        ; RESERVED_INPUT ;              ;         ; Column I/O ; --          ;
; Y20      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y21      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y22      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y23      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y24      ; 1        ; NC             ;              ;         ; --         ; --          ;
; Y25      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y26      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y27      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
; Y28      ; 1        ; RESERVED_INPUT ;              ;         ; Row I/O    ; --          ;
--------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------
; Output Pin Load For Reported TCO                                                         ;
--------------------------------------------------------------------------------------------
; I/O Standard                                ; Load  ; Termination Resistance             ;
--------------------------------------------------------------------------------------------
; LVTTL                                       ; 10 pF ; Not Available                      ;
; LVCMOS                                      ; 10 pF ; Not Available                      ;
; 2.5 V                                       ; 10 pF ; Not Available                      ;
; 1.8 V                                       ; 10 pF ; Not Available                      ;
; 1.5 V                                       ; 10 pF ; Not Available                      ;
; GTL                                         ; 30 pF ; 25 Ohm                             ;
; GTL+                                        ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI                                   ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X                                 ; 8 pF  ; 25 Ohm                             ;
; Compact PCI                                 ; 10 pF ; 25 Ohm                             ;
; AGP 1X                                      ; 10 pF ; Not Available                      ;
; AGP 2X                                      ; 10 pF ; Not Available                      ;
; CTT                                         ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                             ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                            ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; LVDS                                        ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL                         ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML                                  ; 4 pF  ; 50 Ohm                             ;
; HyperTransport                              ; 4 pF  ; 100 Ohm                            ;
; Differential SSTL-2 (PLL CLK_OUT pins only) ; 30 pF ; (See SSTL-2)                       ;
--------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                                                                                                                                 ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; |dip_leds_test             ; 0 (0)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 11   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dip_leds_test      ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Delay Chain Summary                                                                                                                                                                                                                                           ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; dip3       ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; dip4       ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_clk   ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_cmd   ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_spr   ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_sync  ; Input    ; ON            ; ON            ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_txa   ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_txb   ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; nfault_led ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; pow_ok_led ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; status_led ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


----------------------
; Non-Global High Fan-Out Signals ;
----------------------
; Name     ; Fan-Out ;
----------------------
; lvds_clk ; 2       ;
; dip4     ; 1       ;
; dip3     ; 1       ;
----------------------


------------------------------------------------------
; Interconnect Usage Summary                         ;
------------------------------------------------------
; Interconnect Resource Type  ; Usage                ;
------------------------------------------------------
; C16 interconnects           ; 0 / 2,286 ( 0 % )    ;
; C4 interconnects            ; 1 / 31,320 ( < 1 % ) ;
; C8 interconnects            ; 0 / 7,272 ( 0 % )    ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )       ;
; DQS bus muxes               ; 0 / 56 ( 0 % )       ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )        ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )       ;
; Direct links                ; 0 / 44,740 ( 0 % )   ;
; Fast regional clocks        ; 0 / 8 ( 0 % )        ;
; Global clocks               ; 0 / 16 ( 0 % )       ;
; I/O buses                   ; 2 / 208 ( < 1 % )    ;
; LUT chains                  ; 0 / 9,513 ( 0 % )    ;
; Local routing interconnects ; 0 / 10,570 ( 0 % )   ;
; R24 interconnects           ; 6 / 2,280 ( < 1 % )  ;
; R4 interconnects            ; 0 / 62,520 ( 0 % )   ;
; R8 interconnects            ; 0 / 10,410 ( 0 % )   ;
; Regional clocks             ; 0 / 16 ( 0 % )       ;
------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 199 06/26/2003 SJ Full Version
  Info: Processing started: Tue Apr 13 12:44:17 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off dip_leds_test -c dip_leds_test
Info: Selected device EP1S10F780C5 for design dip_leds_test
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may compatible with other devices. 
  Info: Device EP1S10F780C5ES is compatible
  Info: Device EP1S20F780C5 is compatible
  Info: Device EP1S25F780C5 is compatible
  Info: Device EP1S30F780C5 is compatible
  Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
  Info: Device EP1S40F780C5 is compatible
  Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Auto Global Promotion Operation
Info: No timing requirements specified -- optimizing all clocks equally to maximize operation frequency
Info: Packing registers due to location constraints
Info: Finished packing registers due to location constraints
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP Scan-chain Inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Completed I/O Pin Placement Operation
Warning: Following nodes are assigned to locations or regions, but do not exist in design
  Warning: Node dip[0] is assigned to location or region, but does not exist in design
  Warning: Node dip[1] is assigned to location or region, but does not exist in design
  Warning: Node led[0] is assigned to location or region, but does not exist in design
  Warning: Node led[1] is assigned to location or region, but does not exist in design
  Warning: Node n7v_ok is assigned to location or region, but does not exist in design
  Warning: Node nalert is assigned to location or region, but does not exist in design
  Warning: Node nextnd is assigned to location or region, but does not exist in design
  Warning: Node nrx1 is assigned to location or region, but does not exist in design
  Warning: Node nrx2 is assigned to location or region, but does not exist in design
  Warning: Node nrx3 is assigned to location or region, but does not exist in design
  Warning: Node nsid00 is assigned to location or region, but does not exist in design
  Warning: Node nsid01 is assigned to location or region, but does not exist in design
  Warning: Node nsid02 is assigned to location or region, but does not exist in design
  Warning: Node nsid03 is assigned to location or region, but does not exist in design
  Warning: Node sil_id is assigned to location or region, but does not exist in design
  Warning: Node smb_clk is assigned to location or region, but does not exist in design
  Warning: Node smb_data is assigned to location or region, but does not exist in design
  Warning: Node tx1 is assigned to location or region, but does not exist in design
  Warning: Node tx2 is assigned to location or region, but does not exist in design
  Warning: Node tx3 is assigned to location or region, but does not exist in design
  Warning: Node tx_en1 is assigned to location or region, but does not exist in design
  Warning: Node tx_en2 is assigned to location or region, but does not exist in design
  Warning: Node tx_en3 is assigned to location or region, but does not exist in design
  Warning: Node wdi is assigned to location or region, but does not exist in design
Info: Fitter placement was successful
Info: Completed Fixed Delay Chain Operation
Info: Completed Auto Delay Chain Operation
Info: Quartus II Fitter was successful. 0 errors, 25 warnings
  Info: Processing ended: Tue Apr 13 12:44:53 2004
  Info: Elapsed time: 00:00:35
Info: Writing report file dip_leds_test.fit.rpt


