# Arquitetura de Computadores II — Designs VHDL 🖥️🔧

Repositório contendo **designs desenvolvidos em VHDL** durante a disciplina de **Arquitetura de Computadores II** — PUC Minas.

O objetivo deste repositório é organizar os principais componentes implementados em aula, com foco em circuitos combinacionais e sequenciais usados na construção de unidades funcionais, como **ULAs**, **somadores**, **multiplexadores** e **decodificadores**.

---

## 📂 Estrutura

- **`designs/`**  
  Módulos VHDL criados em sala de aula: ULA de 32 bits, somadores, decodificadores, etc.
  
- **`trabalho_ULA32/`** 
  Projeto mais completo baseado na construção e simulação de uma ULA de 32 bits com decodificação e testes.

---

## 🧠 Componentes Relevantes

Alguns dos principais tópicos abordados por meio dos designs incluem:

- Projeto de **somadores completos e meio somadores**
- Implementação de **multiplexadores** (comportamental e estrutural)
- Construção de **decodificadores**
- Montagem de uma **ULA de 32 bits**
- Testes com **overflow**, simulação e **testbenches**
- Entendimento da **hierarquia de hardware** e **níveis de abstração em VHDL**

---

## ▶️ Simulação e Teste

Você pode simular os arquivos de duas formas:

1. **Offline**: utilizando ferramentas como **ModelSim**, **GHDL** ou **Vivado**.
2. **Online**: pelo site [EDA Playground](https://www.edaplayground.com), que permite testar rapidamente código VHDL sem precisar instalar nada.

O arquivo `testbench.vhd` pode ser usado como base para validar os módulos.

---

## 👨‍🏫 Sobre a disciplina

**Arquitetura de Computadores II** é uma continuação da base de hardware digital, com foco em componentes internos da CPU, caminhos de dados e lógica de controle.

---

## 📜 Licença

Uso educacional. Todos os arquivos foram desenvolvidos para fins de aprendizado e não possuem restrições comerciais.

---

## ✍️ Autor

**Luan Carrieiros**  
Graduando em Ciência da Computação — PUC Minas  
[GitHub](https://github.com/LuanCarrieiros)

