<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë®üèΩ‚Äçüöí ‚õπüèº üë®üèº‚Äç‚úàÔ∏è DDR SDRAM - Designmerkmale und Signalintegrit√§t üíÉüèæ üßïüèº üßëüèæ‚Äçü§ù‚Äçüßëüèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Das Entwerfen elektronischer Ger√§te unter Verwendung schneller DDR-SDRAM-Speichermodule erfordert besondere Aufmerksamkeit f√ºr die Signalintegrit√§t. D...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>DDR SDRAM - Designmerkmale und Signalintegrit√§t</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/425435/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/df/8g/9l/df8g9l1jwkb9pgjrxxqm7buza3m.jpeg"></div><br><br>  <i>Das Entwerfen elektronischer Ger√§te unter Verwendung schneller DDR-SDRAM-Speichermodule erfordert besondere Aufmerksamkeit f√ºr die Signalintegrit√§t.</i>  <i>Der Artikel spricht √ºber ein modernes Modellierungswerkzeug zur L√∂sung solcher Probleme.</i> <br><a name="habracut"></a><br>  Heute ist fast die gesamte moderne Elektronik mit Speichermodulen ausgestattet.  Server, Computer, Smartphones, Spielekonsolen, GPS-Navigatoren und die meisten anderen Ger√§te basieren auf Prozessoren und FPGAs.  Solche Ger√§te erfordern einen Hochgeschwindigkeitsspeicher mit gro√üer Kanalbandbreite oder einen DDR-Speicher (Dual Frequency Memory).  Mit jeder neuen Generation von DDR-SDRAM (synchroner dynamischer Speicher mit wahlfreiem Zugriff und doppelter Daten√ºbertragungsgeschwindigkeit) werden Datenaustauschgeschwindigkeit, Kapazit√§t und Speicherverbrauch reduziert. <br><br>  Beim Entwurf der Leiterplatten von Ger√§ten mit DDR-Speicher k√∂nnen eine Reihe von Schwierigkeiten auftreten, von denen eine das Problem der Signalintegrit√§t ist.  In diesem Artikel werden die Probleme bei der Gew√§hrleistung der Integrit√§t von Signalen in Ger√§ten mit DDR-Speicher erl√§utert. <br><br><h2>  Rauschen und Jitter des digitalen Datensignals </h2><br>  Beim Empfangen / Senden des Taktsignals des Speicherbusses von der Steuerung zur Mikroschaltung k√∂nnen verschiedene St√∂rungen aufgrund des eigenen Jitters der Sender und Empf√§nger, Verluste in den √úbertragungsleitungen, Rauschen und St√∂rungen auftreten.  All dies f√ºhrt zum Auftreten von Jitter und zu einer Verzerrung der Form des digitalen Schnittstellensignals. <br><br>  Jede unerw√ºnschte Energie, die einem idealen Signal hinzugef√ºgt wird, kann als Rauschen betrachtet werden.  Dies kann durch St√∂rungen durch benachbarte Leitungen, einen schlecht ausgelegten √úbertragungskanal, eine inkonsistente Impedanz und andere Faktoren verursacht werden, die zu einer Unsch√§rfe der Impulsfront f√ºhren.  In Abwesenheit von Rauschen ist das tats√§chliche Signal mit dem Ideal identisch. <br><br>  Jede Abweichung von der idealen Wellenform wirkt sich auf deren Integrit√§t aus.  Zeitabweichungen (Jitter) und Amplituden- / Spannungsabweichungen (Rauschen) wirken sich ebenfalls auf die Systemleistung aus.  Wenn Sie die Integrit√§t der Signale nicht sicherstellen, verwendet das DDR-System die falschen Informationen, wodurch die Intensit√§t der Bitfehler BER (Bit Error Rate) erheblich erh√∂ht wird.  Letztendlich wird das System falsch und ineffizient arbeiten. <br><br>  Betrachten Sie ein bestimmtes Beispiel.  Wenn der Techniker den Sender an einen inkonsistenten Empf√§nger anschlie√üt, der sich in einiger Entfernung von ihm befindet, √§hnelt die Wellenform der in Abbildung 1a gezeigten: Hier sehen Sie deutlich das ‚ÄûKlingeln‚Äú bei 0,86 V und st√∂rend steigende Emissionen bei 1,75 V bei einem Signal von 1,2 V. All dies kann zu einer Fehlfunktion der DDR4-Logik f√ºhren. Wenn die Leiterplatte mit einer solchen Topologie ausgelegt ist, treten mit einer Wahrscheinlichkeit von 100% Fehler im Datenstrom auf, die wiederum zu einem fehlerhaften Betrieb des Systems f√ºhren k√∂nnen . <br><br>  Theoretisch ist es m√∂glich, Probleme mit ‚ÄûKlingeln‚Äú und Emissionen zu l√∂sen, indem die L√§nge der √úbertragungsleitung verringert wird. In der Praxis funktioniert dies jedoch leider nur selten.  Am effektivsten ist es, den Empf√§nger / Sender anhand der Impedanz anzupassen, wodurch der Rauschpegel abnimmt und die Signalform viel besser wird (siehe Abb. 1b). <br><br><img src="https://habrastorage.org/webt/5y/sm/nu/5ysmnuplzo9aoo7jmzuvqe1m9l4.jpeg"><br>  <i>Abb.</i>  <i>1. Eine Topologie mit Problemen mit der Signalqualit√§t: a) vor der Koordination b) nach der Koordination</i> <br><br>  In diesem Zusammenhang stellt sich die Frage, welche Zulassungsbewertung verwendet werden soll und wie sie berechnet werden soll, da bereits eine geringf√ºgige √Ñnderung der Bewertung die Systemleistung erheblich beeintr√§chtigen kann.  Die einzige M√∂glichkeit, dieses Problem zu l√∂sen, besteht darin, insbesondere die in HyperLynx verwendeten interaktiven Abstimmungsassistenten zu simulieren. <br><br><h2>  Timing-Probleme in DDRx </h2><br>  Da parallele Busse, die bei Gigahertz-Frequenzen wie DDR3 / 4 arbeiten, zunehmend beim Entwurf von Leiterplatten verwendet werden, sind Signalintegrit√§tsprobleme besonders akut.  DDR3 SDRAM unterscheidet sich beispielsweise in Bezug auf Geschwindigkeit und Frequenz erheblich von DDR2: Die maximale Taktfrequenz von DDR2 betr√§gt 800 MHz und die maximale Frequenz von DDR3 betr√§gt 1600 MHz.  Aufgrund der Reduzierung der Versorgungsspannung der Zellen gelang es den Entwicklern des neuen RAM-Typs, den Energieverbrauch um bis zu 15% zu senken, was angesichts der beeindruckenden Leistung von DDR2 als echter Durchbruch bezeichnet werden kann.  DDR3 verwendet eine Netzwerk-Fly-by-Befehls- / Adress- / Steuerbustopologie mit ODT-√úbereinstimmung (Intra-Module).  Gleichzeitig erzeugt DDR3 neue Probleme der Signalintegrit√§t, insbesondere im Zusammenhang mit ODT-Schaltungen, h√∂heren Datenraten und Zeitverzerrungen. <br><br>  Trotz der Tatsache, dass es Controller gibt, die eine automatische Lese- / Schreibkalibrierung durchf√ºhren und Zeitintervalle optimieren, muss der Entwickler das richtige Timing sicherstellen.  Die Zeitgrenzen in den DDR3-Schnittstellen sind so klein, dass der empirische Ansatz zur Optimierung nicht mehr ausreicht. Um den Betrieb der Schnittstelle bei hohen Geschwindigkeiten zu gew√§hrleisten, ist eine detaillierte Analyse der Schaltung erforderlich. <br><br>  Solche komplexen zeitlichen Beziehungen sind ohne die Hilfe zus√§tzlicher Werkzeuge schwer zu analysieren.  Um m√∂gliche Probleme im Allgemeinen zu identifizieren und zu beseitigen oder komplexe Zeitbeziehungen zu berechnen, m√ºssen Ingenieure eine Kausalzusammenhangsanalyse durchf√ºhren, was eine komplexe und zeitaufw√§ndige Aufgabe ist. <br><br>  Solche Designprobleme f√ºhren h√§ufig zu Verz√∂gerungen bei der Projektplanung und verl√§ngern infolgedessen die Zeit, die das fertige Produkt ben√∂tigt, um auf den Markt zu kommen.  Fortschrittliche, leistungsstarke Simulationswerkzeuge k√∂nnen Ingenieuren helfen, Fehler schnell zu finden und zu korrigieren, indem sie Signale auf ein akzeptables BER-Niveau optimieren. <br><br><h2>  Signalintegrit√§tsanalyse von DDR-SDRAM-Systemen </h2><br>  Das JEDEC Semiconductor Engineering Standardization Committee hat eine Liste von Anforderungen genehmigt, die bei der Entwicklung von Qualit√§tsprodukten zu beachten sind.  Es ist wichtig, dass DDR-SDRAMs diese Anforderungen erf√ºllen, um einen ordnungsgem√§√üen Betrieb sicherzustellen und Probleme mit der Signalintegrit√§t zu vermeiden.  Die Durchf√ºhrung aller erforderlichen Messungen und Berechnungen ist jedoch h√§ufig mit vielen Schwierigkeiten verbunden. <br><br>  Manchmal k√∂nnen diese Berechnungen ganz vermieden werden, indem die vom Controller-Hersteller bereitgestellten Layout-Anweisungen genau befolgt werden.  Was aber, wenn solche Empfehlungen aufgrund verschiedener Einschr√§nkungen in bestimmten Projekten nicht umgesetzt werden k√∂nnen?  Was tun, wenn viel Zeit ben√∂tigt wird, um sicherzustellen, dass das Projekt alle Empfehlungen und Anforderungen erf√ºllt?  In solchen Situationen m√ºssen Sie Tools verwenden, um das Projekt schnell zu √ºberpr√ºfen, bevor Sie es in Produktion nehmen. <br><br>  Mit HyperLynx DDR (siehe Abbildung 2) k√∂nnen Sie den gesamten DDR-Kanal in einer Iteration simulieren.  Dazu m√ºssen Sie nur die entsprechenden Ger√§temodelle binden, die auf den Websites der Hersteller verf√ºgbar sind.  Danach dauert die R√ºstzeit f√ºr die Simulation nur noch zehn Minuten, wodurch eine weitere Modellierung ohne Verz√∂gerung m√∂glich ist. <br><br><img src="https://habrastorage.org/webt/h3/2y/mh/h32ymhqncxhxswsiqokazjs7jhc.jpeg"><br>  <i>Abb.</i>  <i>2. Modellierung mit dem HyperLynx DDR Interactive Helper</i> <br><br>  Der Einrichtungsprozess ist intuitiv einfach, da alle zum Einrichten der Simulation erforderlichen Parameter vom Assistenten interaktiv angefordert werden.  Der Benutzer gibt einfach relevante Informationen ein, z. B. die Auswahl von IBIS-Modellen f√ºr Steuerungen und Speicherger√§te, Baudraten f√ºr Lese- / Schreibzyklen, ODT usw. Alle erstellten Konfigurationen k√∂nnen f√ºr die zuk√ºnftige Verwendung gespeichert werden, wodurch die Einrichtungszeit in zuk√ºnftigen Projekten verk√ºrzt wird.  Vor oder nach der Ablaufverfolgung k√∂nnen Simulationen durchgef√ºhrt werden, um die Anforderungen f√ºr den PCB-Stapel zu ermitteln. <br><br><h2>  Analyse der Simulationsergebnisse </h2><br>  Die Simulation umfasst die Analyse der Signalintegrit√§t und die Synchronisation des gesamten DDR-Busses.  Nach Abschluss des Simulationsprozesses wird ein Bericht erstellt, der Daten zum Durchgang (nicht zum Bestehen) von Pr√ºfungen gem√§√ü den Konfigurationsinformationen und den Daten enth√§lt, die im interaktiven Assistenten eingegeben wurden.  Die Ergebnisse k√∂nnen gefiltert und ordnungsgem√§√ü organisiert werden, um Zeit- und Signalintegrit√§tsprobleme in Datenlese- / Schreibzyklen, in Adress- und Befehlsbussen oder in Differenzschaltungen sorgf√§ltig zu untersuchen.  Alle Berichtsergebnisse sind an die entsprechenden Simulationsdaten gebunden, um schnell auf das Tool zum Anzeigen grafischer Signalverl√§ufe von Signalen zugreifen zu k√∂nnen. <br><br>  Die vom DDRx-Assistenten erstellten Simulationsdaten im Batch-Modus k√∂nnen auf der Festplatte gespeichert werden. Auf diese Weise k√∂nnen Sie mit dem HyperLynx-Oszilloskop mehrere Schaltkreise gleichzeitig simulieren und die Probleme der Signalintegrit√§t im Offline-Modus detailliert untersuchen. <br><br><h2>  Fazit </h2><br>  DDR SDRAM er√∂ffnet neue M√∂glichkeiten bei der Entwicklung elektronischer Ger√§te.  Wie bei anderen Hochgeschwindigkeitsschnittstellen weist die Verwendung von DDR-Speicher mehrere Funktionen auf.  Das Problem der Signalintegrit√§t muss sorgf√§ltig untersucht werden, um unn√∂tige und kostspielige Iterationen bei der Herstellung von Produkten zu vermeiden.  Die Modellierung ist eine hervorragende M√∂glichkeit, dieses Problem zu l√∂sen. Sie erm√∂glicht es, Effekte auf Platinenebene zu ber√ºcksichtigen, z. B. √Ñnderungen der Impedanz und Zeitverz√∂gerungen, und bietet eine umfassende Kontrolle √ºber die Speicherschnittstelle.  Leistungsstarke Analysetools tragen dazu bei, dass Projekte den JEDEC-Empfehlungen entsprechen und dass das Endprodukt mit hoher Leistung und Zuverl√§ssigkeit funktioniert. <br><br>  HyperLynx DDR kann von vielen CAD-Leiterplattenkonstruktionsunternehmen, einschlie√ülich PADS und Xpedition, gemeinsam genutzt werden. <br><br>  <i>Dieser Artikel wurde in der Zeitschrift MODERN ELECTRONICS Nr. 7, 2018 (www.soel.ru) ver√∂ffentlicht.</i> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de425435/">https://habr.com/ru/post/de425435/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de425421/index.html">Freitag. Die Begeisterung eines Programmierers</a></li>
<li><a href="../de425423/index.html">Auf die Frage der Pandas oder den n√§chsten Schrei Jaroslawnas</a></li>
<li><a href="../de425425/index.html">√úberpr√ºfung der R-Pakete f√ºr Internet-Marketing, Teil 1</a></li>
<li><a href="../de425431/index.html">Videoberichte von Deerploy DevOps MeetUp</a></li>
<li><a href="../de425433/index.html">Wettbewerb, neue Kurse und Features (Hakeslets Herbstnachrichten)</a></li>
<li><a href="../de425437/index.html">Wie kann man einer Klinge mit einem Plasmabogen Sch√§rfe verleihen?</a></li>
<li><a href="../de425443/index.html">"Photon in der Mikrowelle": die Schaffung eines kontrollierten zweistufigen Photonensystems</a></li>
<li><a href="../de425445/index.html">Die Geldgeber aller L√§nder haben sich zusammengeschlossen. Apropos Backend United # 2</a></li>
<li><a href="../de425447/index.html">Entwicklung zug√§nglicher Schnittstellen</a></li>
<li><a href="../de425449/index.html">Aktualisierung des Ansatzes f√ºr kontextbezogene Werbung: Yandex.Direct Turbo Pages</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>