-- VHDL test case input
signal a_bit, other_bit : bit := '0';

