	component nios_system is
		port (
			clk_50_2_in_clk         : in  std_logic := 'X'; -- clk
			clk_50_3_in_clk         : in  std_logic := 'X'; -- clk
			clk_50_in_clk           : in  std_logic := 'X'; -- clk
			reset_bridge_in_reset_n : in  std_logic := 'X'; -- reset_n
			sys_clk_out_clk         : out std_logic;        -- clk
			sdram_clk_out_clk       : out std_logic;        -- clk
			vga_clk_out_clk         : out std_logic;        -- clk
			mtl_clk_out_clk         : out std_logic;        -- clk
			audio_clk_out_clk       : out std_logic         -- clk
		);
	end component nios_system;

