/***************************************
* Auto generated by BFGen, do not edit *
***************************************/

/*
   bfgen -o cdefs cdefs_use_reg_mask=1 cdefs_use_field_shift=1                 \
     cdefs_sfx_field_shift=_IDX
*/

#ifndef _EFR32_RFSENSE_BFGEN_DEFS_
#define _EFR32_RFSENSE_BFGEN_DEFS_

#define EFR32_RFSENSE_CTRL_ADDR                      0x00000000
#define EFR32_RFSENSE_CTRL_MASK                      0x0000006f
  #define EFR32_RFSENSE_CTRL_RF2G4EN               0x00000001
  #define EFR32_RFSENSE_CTRL_RF2G4EN_IDX           0
  #define EFR32_RFSENSE_CTRL_RFSUBGEN              0x00000002
  #define EFR32_RFSENSE_CTRL_RFSUBGEN_IDX          1
  #define EFR32_RFSENSE_CTRL_OSCSEL_IDX            2
  #define EFR32_RFSENSE_CTRL_OSCSEL(v)             ((EFR32_RFSENSE_CTRL_OSCSEL_##v) << 2)
  #define EFR32_RFSENSE_CTRL_OSCSEL_SET(x, v)      do { (x) = (((x) & ~0xc) | ((EFR32_RFSENSE_CTRL_OSCSEL_##v) << 2)); } while(0)
  #define EFR32_RFSENSE_CTRL_OSCSEL_GET(x)         (((x) >> 2) & 0x3)
/**  */
    #define EFR32_RFSENSE_CTRL_OSCSEL_RF             0x00000000
/**  */
    #define EFR32_RFSENSE_CTRL_OSCSEL_LFRCO          0x00000001
/**  */
    #define EFR32_RFSENSE_CTRL_OSCSEL_LFXO           0x00000002
/**  */
    #define EFR32_RFSENSE_CTRL_OSCSEL_ULFRCO         0x00000003
  #define EFR32_RFSENSE_CTRL_REDSEN                0x00000020
  #define EFR32_RFSENSE_CTRL_REDSEN_IDX            5
  #define EFR32_RFSENSE_CTRL_RFOPA                 0x00000040
  #define EFR32_RFSENSE_CTRL_RFOPA_IDX             6

#define EFR32_RFSENSE_PERIODSEL_ADDR                 0x00000004
#define EFR32_RFSENSE_PERIODSEL_MASK                 0x0000000f
  #define EFR32_RFSENSE_PERIODSEL_PERIODSEL_IDX    0
  #define EFR32_RFSENSE_PERIODSEL_PERIODSEL(v)     ((v) << 0)
  #define EFR32_RFSENSE_PERIODSEL_PERIODSEL_SET(x, v) do { (x) = (((x) & ~0xf) | ((v) << 0)); } while(0)
  #define EFR32_RFSENSE_PERIODSEL_PERIODSEL_GET(x) (((x) >> 0) & 0xf)

#define EFR32_RFSENSE_CNT_ADDR                       0x00000008
#define EFR32_RFSENSE_CNT_MASK                       0x00007fff
  #define EFR32_RFSENSE_CNT_CNT_IDX                0
  #define EFR32_RFSENSE_CNT_CNT(v)                 ((v) << 0)
  #define EFR32_RFSENSE_CNT_CNT_SET(x, v)          do { (x) = (((x) & ~0x7fff) | ((v) << 0)); } while(0)
  #define EFR32_RFSENSE_CNT_CNT_GET(x)             (((x) >> 0) & 0x7fff)

#define EFR32_RFSENSE_EM4WUEN_ADDR                   0x00000010
#define EFR32_RFSENSE_EM4WUEN_MASK                   0x00000001
  #define EFR32_RFSENSE_EM4WUEN_EM4WU              0x00000001
  #define EFR32_RFSENSE_EM4WUEN_EM4WU_IDX          0

#define EFR32_RFSENSE_CALIB_ADDR                     0x00000014
#define EFR32_RFSENSE_CALIB_MASK                     0x000001f7
  #define EFR32_RFSENSE_CALIB_OFFSETCOARSE_IDX     0
  #define EFR32_RFSENSE_CALIB_OFFSETCOARSE(v)      ((v) << 0)
  #define EFR32_RFSENSE_CALIB_OFFSETCOARSE_SET(x, v) do { (x) = (((x) & ~0x7) | ((v) << 0)); } while(0)
  #define EFR32_RFSENSE_CALIB_OFFSETCOARSE_GET(x)  (((x) >> 0) & 0x7)
  #define EFR32_RFSENSE_CALIB_OFFSETFINE_IDX       4
  #define EFR32_RFSENSE_CALIB_OFFSETFINE(v)        ((v) << 4)
  #define EFR32_RFSENSE_CALIB_OFFSETFINE_SET(x, v) do { (x) = (((x) & ~0x1f0) | ((v) << 4)); } while(0)
  #define EFR32_RFSENSE_CALIB_OFFSETFINE_GET(x)    (((x) >> 4) & 0x1f)

#define EFR32_RFSENSE_IF_ADDR                        0x00000018
#define EFR32_RFSENSE_IF_MASK                        0x00000001
  #define EFR32_RFSENSE_IF_RF                      0x00000001
  #define EFR32_RFSENSE_IF_RF_IDX                  0

/** See IF register fields @multiple */
#define EFR32_RFSENSE_IFS_ADDR                       0x0000001c
#define EFR32_RFSENSE_IFS_MASK                       0x00000000

/** See IF register fields @multiple */
#define EFR32_RFSENSE_IFC_ADDR                       0x00000020
#define EFR32_RFSENSE_IFC_MASK                       0x00000000

/** See IF register fields @multiple */
#define EFR32_RFSENSE_IEN_ADDR                       0x00000024
#define EFR32_RFSENSE_IEN_MASK                       0x00000000

#endif

