<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1522543377">
  <File Type="REPORTS-TCL" Name="interface_reports.tcl"/>
  <File Type="PA-TCL" Name="interface.tcl"/>
  <File Type="RDS-DCP" Name="interface.dcp"/>
  <File Type="RDS-RDS" Name="interface.vds"/>
  <File Type="RDS-UTIL-PB" Name="interface_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="interface_utilization_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/PLL_phase/PLL_phase.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/10bitBuffer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/10bitBuffer.vhd"/>
        <Attr Name="ImportTime" Val="1520189617"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/DDRblock.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/DDRblock.vhd"/>
        <Attr Name="ImportTime" Val="1520189617"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/DDRlatch.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/DDRshift.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/DDRshift.vhd"/>
        <Attr Name="ImportTime" Val="1520189617"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/DFF.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/DFF.vhd"/>
        <Attr Name="ImportTime" Val="1520189525"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/PLL_phase/hdl/PLL_phase_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/interface.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/byteBuffer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/byteBuffer.vhd"/>
        <Attr Name="ImportTime" Val="1520102131"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/bit40shift.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vhdl/bit40shift.vhd"/>
        <Attr Name="ImportTime" Val="1520102131"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/add.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/gap_counter.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/match.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="interface"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/vivado-essentials/xillydemo.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../xillinux/xillinux-eval-zedboard-2.0c/vivado-essentials/xillydemo.xdc"/>
        <Attr Name="ImportTime" Val="1512834202"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="PLL_phase_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="PLL_phase_xlconcat_0_0"/>
</GenRun>
