$date
	Thu Mar 09 21:40:33 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var wire 32 ! out [31:0] $end
$var reg 32 " a [31:0] $end
$var reg 32 # b [31:0] $end
$var reg 1 $ clk $end
$var reg 4 % sel [3:0] $end
$scope module uut $end
$var wire 32 & a [31:0] $end
$var wire 32 ' b [31:0] $end
$var wire 1 $ clk $end
$var wire 4 ( sel [3:0] $end
$var reg 32 ) out [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx )
b0 (
b11111111111111111111111111111111 '
b0 &
b0 %
0$
b11111111111111111111111111111111 #
b0 "
bx !
$end
#1
b0 !
b0 )
1$
#2
0$
#3
1$
#4
0$
#5
1$
#6
0$
#7
1$
#8
0$
#9
1$
#10
0$
b1 #
b1 '
b1 "
b1 &
#11
b1 !
b1 )
1$
#12
0$
#13
1$
#14
0$
#15
1$
#16
0$
#17
1$
#18
0$
#19
1$
#20
0$
b1 %
b1 (
b11111111111111111111111111111111 #
b11111111111111111111111111111111 '
b0 "
b0 &
#21
b11111111111111111111111111111111 !
b11111111111111111111111111111111 )
1$
#22
0$
#23
1$
#24
0$
#25
1$
#26
0$
#27
1$
#28
0$
#29
1$
#30
0$
b1010101010101010101010101010101 #
b1010101010101010101010101010101 '
b1010101010101010101010101010101 "
b1010101010101010101010101010101 &
#31
b1010101010101010101010101010101 !
b1010101010101010101010101010101 )
1$
#32
0$
#33
1$
#34
0$
#35
1$
#36
0$
#37
1$
#38
0$
#39
1$
#40
0$
b10101010101010101010101010101010 #
b10101010101010101010101010101010 '
#41
b11111111111111111111111111111111 !
b11111111111111111111111111111111 )
1$
#42
0$
#43
1$
#44
0$
#45
1$
#46
0$
#47
1$
#48
0$
#49
1$
#50
0$
b10 %
b10 (
#51
1$
#52
0$
#53
1$
#54
0$
#55
1$
#56
0$
#57
1$
#58
0$
#59
1$
#60
0$
b11111111111111111111111111111111 #
b11111111111111111111111111111111 '
b0 "
b0 &
#61
1$
#62
0$
#63
1$
#64
0$
#65
1$
#66
0$
#67
1$
#68
0$
#69
1$
#70
0$
