mov     r1 1.5
mov     r2 -0.5

; eq
eq      r0 2 3
assert  r0 0
eq      r0 2 2
assert  r0 1
eq      r0 -2 -3
assert  r0 0
eq      r0 -2 -2
assert  r0 1 
eq      r0 1.5 -0.5
assert  r0 0
eq      r0 -0.5 -0.5
assert  r0 1
eq      r0 0x2 0x3
assert  r0 0
eq      r0 0x2 0x2
assert  r0 1
eq      r0 r1 r2
assert  r0 0
eq      r0 r2 r2
assert  r0 1

; ne
ne      r0 2 3
assert  r0 1
ne      r0 2 2
assert  r0 0
ne      r0 -2 -3
assert  r0 1
ne      r0 -2 -2
assert  r0 0 
ne      r0 1.5 -0.5
assert  r0 1
ne      r0 -0.5 -0.5
assert  r0 0
ne      r0 0x2 0x3
assert  r0 1
ne      r0 0x2 0x2
assert  r0 0
ne      r0 r1 r2
assert  r0 1
ne      r0 r2 r2
assert  r0 0

; gt
gt      r0 2 3
assert  r0 0
gt      r0 2 2
assert  r0 0
gt      r0 3 2
assert  r0 1
gt      r0 -2 -3
assert  r0 1
gt      r0 -2 -2
assert  r0 0
gt      r0 -3 -2
assert  r0 0
gt      r0 1.5 -0.5
assert  r0 1
gt      r0 -0.5 -0.5
assert  r0 0
gt      r0 -1.5 0.5
assert  r0 0
gt      r0 r1 r2
assert  r0 1
gt      r0 0x2 0x3
assert  r0 0
gt      r0 0x2 0x2
assert  r0 0
gt      r0 0x3 0x2
assert  r0 1
gt      r0 r2 r2
assert  r0 0
gt      r0 r2 r1
assert  r0 0

; gte
gte     r0 2 3
assert  r0 0
gte     r0 2 2
assert  r0 1
gte     r0 3 2
assert  r0 1
gte     r0 -2 -3
assert  r0 1
gte     r0 -2 -2
assert  r0 1
gte     r0 -3 -2
assert  r0 0
gte     r0 1.5 -0.5
assert  r0 1
gte     r0 -0.5 -0.5
assert  r0 1
gte     r0 -1.5 0.5
assert  r0 0
gte     r0 0x2 0x3
assert  r0 0
gte     r0 0x2 0x2
assert  r0 1
gte     r0 0x3 0x2
assert  r0 1
gte     r0 r1 r2
assert  r0 1
gte     r0 r2 r2
assert  r0 1
gte     r0 r2 r1
assert  r0 0

; lt
lt      r0 2 3
assert  r0 1
lt      r0 2 2
assert  r0 0
lt      r0 3 2
assert  r0 0
lt      r0 -2 -3
assert  r0 0
lt      r0 -2 -2
assert  r0 0
lt      r0 -3 -2
assert  r0 1
lt      r0 1.5 -0.5
assert  r0 0
lt      r0 -0.5 -0.5
assert  r0 0
lt      r0 -1.5 0.5
assert  r0 1
lt      r0 0x2 0x3
assert  r0 1
lt      r0 0x2 0x2
assert  r0 0
lt      r0 0x3 0x2
assert  r0 0
lt      r0 r1 r2
assert  r0 0
lt      r0 r2 r2
assert  r0 0
lt      r0 r2 r1
assert  r0 1

; lte
lte     r0 2 3
assert  r0 1
lte     r0 2 2
assert  r0 1
lte     r0 3 2
assert  r0 0
lte     r0 -2 -3
assert  r0 0
lte     r0 -2 -2
assert  r0 1
lte     r0 -3 -2
assert  r0 1
lte     r0 1.5 -0.5
assert  r0 0
lte     r0 -0.5 -0.5
assert  r0 1
lte     r0 -1.5 0.5
assert  r0 1
lte     r0 0x2 0x3
assert  r0 1
lte     r0 0x2 0x2
assert  r0 1
lte     r0 0x3 0x2
assert  r0 0
lte     r0 r1 r2
assert  r0 0
lte     r0 r2 r2
assert  r0 1
lte     r0 r2 r1
assert  r0 1
