ИМС организованы в виде матрицы ячеек, каждая из которых состоит из одного или более запоминающих элементов. Для запоминающего элемента любой полупроводниковой памяти характерны следующие свойства:
1. 2 стабильных состояния, представляющие двоичные 0 и 1
2. В запоминающий элемент хотя бы однажды может быть произведена запись информации путем его перевода в одно из возможных состояний
3. Для определения текущего состояния запоминающего элемента его содержимое может быть считано
4. При матричной организации МС памяти реализуется координатный принцип адресации ячеек
  
Адрес ячейки, поступающий по шине адреса, пропускается через логику выбора и разделяется на 2 составляющие: адрес строки и адрес столбца, которые запоминаются в соответствующих регистрах. Регистры соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, на пересечении которых расположены запоминающие элементы. Совокупность запоминающих элементов и логических схем, связанных с выбором строки или столбца, называется ядром микросхемы памяти. 