<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
<channel>
  <title>Gen11 | Coelacanth&#39;s Dream</title>
  <link>https://www.coelacanth-dream.com/tags/gen11/</link>
  <description>Gen11 | Coelacanth&#39;s Dream</description>
  <generator>Hugo -- gohugo.io</generator>

  <language>ja</language>

  <managingEditor>Umio Yasuno</managingEditor>
  <webMaster>Umio Yasuno</webMaster>
  <copyright>&amp;copy; 2019 - 2021&amp;ensp;Umio-Yasuno</copyright>
    <lastBuildDate>Sat, 24 Oct 2020 22:47:40 +0900</lastBuildDate><atom:link href="https://www.coelacanth-dream.com/tags/gen11/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>気になる Jasper Lake のキャッシュ構成　―― 【追記】 Snow Ridge と Elkhart Lake について訂正</title>
      <link>https://www.coelacanth-dream.com/posts/2020/10/24/intel-jsl-cache/</link>
      <pubDate>Sat, 24 Oct 2020 22:47:40 +0900</pubDate>
      <author>Umio Yasuno</author>
      <guid>https://www.coelacanth-dream.com/posts/2020/10/24/intel-jsl-cache/</guid>
      <description>以前 Elkhart Lake が発表された際、Tremontアーキテクチャ を採用するプロセッサの中では、まだ唯一キャッシュ構成が不明だった Jasper Lake だが、 Intel Elkhart Lake 発表、その詳</description>
    </item>
  
    <item>
      <title>Intel Jasper Lake データベース</title>
      <link>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</link>
      <pubDate>Sun, 16 Aug 2020 07:18:46 +0900</pubDate>
      <author>Umio Yasuno</author>
      <guid>https://www.coelacanth-dream.com/posts/2020/08/16/intel-jasper_lake-database/</guid>
      <description>Intel Tremontアーキテクチャを採用するモバイル向けプロセッサ。1 Jasper Lake Spec Intel JSL Memory Interface LP/DDR4 128-bit? CPU Tremont (Family: 0x6, Model 0x9C) 2 &amp;emsp;CPU Core/Thread (4/4?) &amp;emsp;L2cache (shared 4-Core) 1.5MB &amp;emsp;L3cache/LLC 4MB GPU Gen11 Total EU (Sub-Slice x EU) 16EU(2x8) /20EU(4x5) 24EU(4x6) /32EU(4x8) &amp;emsp;GPU L3cache 1280KB</description>
    </item>
  
    <item>
      <title>Intel、Lakefiled を正式発表 &amp; AVX命令には非対応？</title>
      <link>https://www.coelacanth-dream.com/posts/2020/06/13/intel-lakefiled-without-avx/</link>
      <pubDate>Sat, 13 Jun 2020 09:46:31 +0900</pubDate>
      <author>Umio Yasuno</author>
      <guid>https://www.coelacanth-dream.com/posts/2020/06/13/intel-lakefiled-without-avx/</guid>
      <description>Intel は 2020/06/10付で、3Dパッケージング技術 Foveros を用いたハイブリッドプロセッサ、Lakefield を正式発表した。 Intel Hybrid Processors: Uncompromised PC Experiences for Innovative Form Factors Like Foldables,</description>
    </item>
  
    <item>
      <title>Intel Atom Tremont関連のコードネームを整理する</title>
      <link>https://www.coelacanth-dream.com/posts/2020/04/20/intel-atom-tremont-codename-arr/</link>
      <pubDate>Mon, 20 Apr 2020 14:17:24 +0900</pubDate>
      <author>Umio Yasuno</author>
      <guid>https://www.coelacanth-dream.com/posts/2020/04/20/intel-atom-tremont-codename-arr/</guid>
      <description>Intelの次世代低消費電力 x86アーキテクチャ、Tremont ベースのコアを搭載するプロセッサは複数存在し、それぞれにコードネームが与えられて</description>
    </item>
  
    <item>
      <title>Intel GPU Matome (Gen10/11/12)</title>
      <link>https://www.coelacanth-dream.com/posts/2019/12/01/intel-gpu-matome/</link>
      <pubDate>Sun, 01 Dec 2019 07:56:37 +0900</pubDate>
      <author>Umio Yasuno</author>
      <guid>https://www.coelacanth-dream.com/posts/2019/12/01/intel-gpu-matome/</guid>
      <description>Tiger LakeだのDG1だのGen12だので、最近Intel GPUが盛り上がっているため、 公開されているコードをハードウェアや製品に結び付けられる程</description>
    </item>
  
</channel>
</rss>
