# 📘 4.1 教材としてのMOS寸法と対象プロセス  
# 📘 4.1 MOS Dimensions and Target Processes for Education

---

## 🎯 対象プロセスとその特性  
## 🎯 Target Processes and Their Features

| プロセス | 実効ノード | 特徴 | 教材としての利点 |
|----------|------------|------|------------------|
| **sky130** | 約130nm相当 | オープンPDK、PDモデル完備、MPW可能 | 無償で設計・評価が可能、実装可能性が高い |
| **0.18µm** | 180nm | 商用PDK（TSMC, X-Fab等）、教育IPが豊富 | モデルが安定、設計自由度が高い |

| Process | Effective Node | Features | Educational Advantage |
|---------|----------------|----------|------------------------|
| **sky130** | ~130nm | Open PDK, PD models, MPW available | Free access, high implementation potential |
| **0.18µm** | 180nm | Commercial PDKs (e.g. TSMC, X-Fab), rich in educational IP | Stable models, flexible design freedom |

> 📌 **両者とも FinFET 以前のプレーナ型構造**であり、構造の可視性と学習効果に優れています。  
> 📌 Both use **planar MOSFETs (pre-FinFET)**, enabling intuitive learning and structural observation.

---

## 📐 寸法規模の例（W/L, Lmin）  
## 📐 Examples of Dimensions (W/L, Lmin)

| 項目 | sky130 | 0.18µm |
|------|--------|--------|
| **最小ゲート長 $L_{\\text{min}}$** | 約150nm | 約180nm |
| **推奨ゲート幅 $W$** | 数µm〜数10µm | 同左 |
| **LDD構造** | 対応（構造非公開） | 一般的に採用 |

| Item | sky130 | 0.18µm |
|------|--------|--------|
| **Minimum Gate Length $L_{min}$** | ~150nm | ~180nm |
| **Recommended Gate Width $W$** | Several µm to tens of µm | Same |
| **LDD Structure** | Supported (undocumented) | Typically used |

> ✅ 教材では、**W/L 比の操作による Id 特性の変化**や **遅延・リークのトレードオフ**を体験的に学べます。  
> ✅ Educational use enables hands-on learning of **Id changes by W/L** and **delay-leakage trade-offs**.

---

## 📘 MOS寸法と教材テーマの関係  
## 📘 MOS Dimensions and Educational Topics

| 教材テーマ | 寸法との関係 |
|------------|--------------|
| **Id-Vg, Id-Vd カーブ測定** | W/L比がgmやVthに与える影響を確認 |
| **デジタル論理回路の遅延** | Lmin短縮による速度向上 vs. リーク増大 |
| **アナログ回路のgm制御** | 幅Wを調整しトランスコンダクタンス制御 |
| **ばらつきと信頼性評価** | 小W・小Lによりばらつき顕著（→Monte Carlo解析） |

| Topic | Dimensional Relevance |
|-------|------------------------|
| **Id-Vg, Id-Vd Curve** | Observe impact of W/L on gm and Vth |
| **Logic Delay** | Speed vs. leakage through gate length tuning |
| **Analog gm Control** | Width tuning for gm control |
| **Variation & Reliability** | W/L scaling increases variability (→ Monte Carlo) |

---

## 🧠 教育上の利点と注意点  
## 🧠 Educational Benefits and Considerations

- ⚠️ **現代プロセス（5nm, FinFET）では寸法のブラックボックス化が進行**
- ✅ sky130や0.18µmでは、**設計ルール・物理寸法・動作原理が結びついて学べる**
- 🔁 MOSの**サイズ指定 → 動作確認 → 回路評価**という一連の学習プロセスが直感的

> ⚠️ Advanced nodes (e.g. 5nm FinFET) obscure dimensions and internal structures.  
> ✅ In contrast, **sky130 and 0.18µm clearly link design rules, physical sizes, and behaviors**, ideal for education.

---

## 🔄 次節への接続｜Next Section

次節では、これらの寸法的理解を基に、MOSトランジスタの  
**電気的特性（Vth, gm, Idカーブ, サブスレッショルド領域）**を深く掘り下げます。

> The next section builds on these dimension concepts to explore **electrical properties**  
> such as **threshold voltage, transconductance, Id curves, and subthreshold behavior**.

➡️ [**4.2 MOSトランジスタの動作原理と特性**](4.2_mos_characteristics.md)

---
