TimeQuest Timing Analyzer report for seven_segment
Tue Apr 25 02:03:12 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'frequency_divider:u2|trigger'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'frequency_divider:u2|trigger'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'frequency_divider:u2|trigger'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'frequency_divider:u2|trigger'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'frequency_divider:u2|trigger'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'frequency_divider:u2|trigger'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; seven_segment                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; frequency_divider:u2|trigger ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { frequency_divider:u2|trigger } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 283.05 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 942.51 MHz ; 500.0 MHz       ; frequency_divider:u2|trigger ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.533 ; -73.503       ;
; frequency_divider:u2|trigger ; -0.061 ; -0.061        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.096 ; -0.096        ;
; frequency_divider:u2|trigger ; 0.359  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -36.000       ;
; frequency_divider:u2|trigger ; -1.000 ; -3.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.533 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.468      ;
; -2.395 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.330      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.335 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.266      ;
; -2.332 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.267      ;
; -2.322 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.260      ;
; -2.274 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.212      ;
; -2.259 ; frequency_divider:u2|temp[18] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.194      ;
; -2.254 ; frequency_divider:u2|temp[24] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.189      ;
; -2.237 ; frequency_divider:u2|temp[13] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.175      ;
; -2.234 ; frequency_divider:u2|temp[15] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.172      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.197 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.128      ;
; -2.196 ; frequency_divider:u2|temp[21] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.131      ;
; -2.183 ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.120      ;
; -2.173 ; frequency_divider:u2|temp[10] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.111      ;
; -2.171 ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.057     ; 3.109      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[26] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[24] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[27] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[28] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.138 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.072      ;
; -2.134 ; frequency_divider:u2|temp[31] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.702      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.134 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.065      ;
; -2.128 ; frequency_divider:u2|temp[23] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.063      ;
; -2.123 ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.424     ; 2.694      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.054      ;
; -2.113 ; frequency_divider:u2|temp[28] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.048      ;
; -2.101 ; frequency_divider:u2|temp[16] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.036      ;
; -2.099 ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.036      ;
; -2.094 ; frequency_divider:u2|temp[26] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.029      ;
; -2.087 ; frequency_divider:u2|temp[22] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.022      ;
; -2.082 ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.424     ; 2.653      ;
; -2.072 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.006      ;
; -2.072 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.006      ;
; -2.072 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.006      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'frequency_divider:u2|trigger'                                                                                               ;
+--------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.061 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.995      ;
; 0.211  ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.723      ;
; 0.211  ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.723      ;
; 0.275  ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.061     ; 0.659      ;
+--------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                            ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.096 ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; 0.000        ; 2.413      ; 2.703      ;
; 0.427  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; -0.500       ; 2.413      ; 2.726      ;
; 0.459  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.043      ;
; 0.477  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.061      ;
; 0.494  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.079      ;
; 0.536  ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.769      ;
; 0.549  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.767      ;
; 0.550  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.768      ;
; 0.550  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.768      ;
; 0.553  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.771      ;
; 0.554  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.772      ;
; 0.556  ; frequency_divider:u2|temp[31] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.569  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.154      ;
; 0.571  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[0]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.588  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.173      ;
; 0.588  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.172      ;
; 0.607  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.192      ;
; 0.682  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.266      ;
; 0.699  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.427      ; 1.283      ;
; 0.701  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.286      ;
; 0.719  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.304      ;
; 0.814  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.399      ;
; 0.824  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.042      ;
; 0.824  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.042      ;
; 0.831  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.416      ;
; 0.839  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.057      ;
; 0.840  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.058      ;
; 0.841  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.841  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.064      ; 1.062      ;
; 0.841  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.059      ;
; 0.842  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.844  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.859  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.860  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.926  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.511      ;
; 0.934  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.152      ;
; 0.934  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.152      ;
; 0.935  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.153      ;
; 0.936  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.937  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.155      ;
; 0.941  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.428      ; 1.526      ;
; 0.951  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.064      ; 1.172      ;
; 0.951  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.169      ;
; 0.952  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.061      ; 1.170      ;
; 0.953  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.064      ; 1.174      ;
; 0.953  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.064      ; 1.174      ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'frequency_divider:u2|trigger'                                                                                               ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.359 ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.580      ;
; 0.400 ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.618      ;
; 0.400 ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.618      ;
; 0.591 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.061      ; 0.809      ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[6]|clk                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[31]|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[0]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[10]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[11]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[12]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[13]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[14]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[15]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[1]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[2]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[3]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[4]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[5]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[7]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[8]|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[9]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[16]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[17]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[18]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[19]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[20]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[21]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[22]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[23]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[24]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[25]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[26]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[27]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[28]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[29]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[30]|clk               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'                                                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; 2.182 ; 2.646 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; -1.649 ; -2.126 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 6.621 ; 6.628 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 5.982 ; 5.935 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 6.007 ; 5.965 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 6.599 ; 6.537 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 6.613 ; 6.493 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 6.588 ; 6.532 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 6.499 ; 6.628 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 6.621 ; 6.496 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 5.456 ; 5.379 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 5.456 ; 5.379 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 5.474 ; 5.460 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 6.137 ; 6.014 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 6.103 ; 6.027 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 6.100 ; 6.067 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 6.064 ; 6.098 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 6.092 ; 6.020 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; 309.98 MHz  ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1055.97 MHz ; 500.0 MHz       ; frequency_divider:u2|trigger ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.226 ; -64.114       ;
; frequency_divider:u2|trigger ; 0.053  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.112 ; -0.112        ;
; frequency_divider:u2|trigger ; 0.313  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -36.000       ;
; frequency_divider:u2|trigger ; -1.000 ; -3.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.226 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.167      ;
; -2.094 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.035      ;
; -2.055 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.999      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.984      ;
; -2.047 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.988      ;
; -2.011 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.955      ;
; -1.976 ; frequency_divider:u2|temp[18] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.917      ;
; -1.969 ; frequency_divider:u2|temp[24] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.910      ;
; -1.967 ; frequency_divider:u2|temp[15] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.911      ;
; -1.965 ; frequency_divider:u2|temp[13] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.909      ;
; -1.919 ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.863      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.915 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.852      ;
; -1.899 ; frequency_divider:u2|temp[21] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.840      ;
; -1.897 ; frequency_divider:u2|temp[10] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.051     ; 2.841      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.868 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.805      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[26] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[24] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[21] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[27] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[28] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.801      ;
; -1.853 ; frequency_divider:u2|temp[23] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.794      ;
; -1.848 ; frequency_divider:u2|temp[31] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.387     ; 2.456      ;
; -1.837 ; frequency_divider:u2|temp[16] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.778      ;
; -1.829 ; frequency_divider:u2|temp[28] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.770      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.817 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'frequency_divider:u2|trigger'                                                                                               ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.053 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.888      ;
; 0.291 ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.650      ;
; 0.292 ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.649      ;
; 0.358 ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.054     ; 0.583      ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.112 ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; 0.000        ; 2.223      ; 2.465      ;
; 0.364  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; -0.500       ; 2.223      ; 2.441      ;
; 0.404  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.936      ;
; 0.421  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.953      ;
; 0.432  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 0.964      ;
; 0.481  ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.693      ;
; 0.493  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.493  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.494  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.497  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499  ; frequency_divider:u2|temp[31] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.032      ;
; 0.510  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.043      ;
; 0.512  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[0]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.048      ;
; 0.517  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.528  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.060      ;
; 0.598  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.130      ;
; 0.608  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.140      ;
; 0.611  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.143      ;
; 0.625  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.157      ;
; 0.708  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.240      ;
; 0.721  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.253      ;
; 0.737  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.936      ;
; 0.739  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.938      ;
; 0.745  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.751  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.058      ; 0.953      ;
; 0.752  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.759  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.762  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.764  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.058      ; 0.969      ;
; 0.769  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.771  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.771  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.804  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.336      ;
; 0.813  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.388      ; 1.345      ;
; 0.826  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.025      ;
; 0.826  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.025      ;
; 0.828  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.027      ;
; 0.833  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.835  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.840  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.058      ; 1.042      ;
; 0.841  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.842  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.843  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.843  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'frequency_divider:u2|trigger'                                                                                                ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.313 ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.519      ;
; 0.357 ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.555      ;
; 0.529 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.054      ; 0.727      ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[31]|clk               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[6]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[16]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[17]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[18]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[19]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[20]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[21]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[22]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[23]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[24]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[25]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[26]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[27]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[28]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[29]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[30]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|trigger|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[0]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[10]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[11]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[12]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[13]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[14]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[15]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[1]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[2]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[3]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[4]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[5]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[7]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[8]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; 1.966 ; 2.367 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; -1.503 ; -1.904 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 6.119 ; 6.130 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 5.560 ; 5.492 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 5.581 ; 5.519 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 6.104 ; 6.023 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 6.118 ; 6.019 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 6.089 ; 6.018 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 6.020 ; 6.130 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 6.119 ; 6.015 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 5.097 ; 5.002 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 5.097 ; 5.002 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 5.113 ; 5.071 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 5.692 ; 5.596 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 5.702 ; 5.606 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 5.697 ; 5.609 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 5.603 ; 5.696 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 5.687 ; 5.598 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.964 ; -25.393       ;
; frequency_divider:u2|trigger ; 0.408  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.179 ; -0.179        ;
; frequency_divider:u2|trigger ; 0.185  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -37.889       ;
; frequency_divider:u2|trigger ; -1.000 ; -3.000        ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.964 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.917      ;
; -0.894 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.847      ;
; -0.875 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.830      ;
; -0.856 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.809      ;
; -0.829 ; frequency_divider:u2|temp[24] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.782      ;
; -0.829 ; frequency_divider:u2|temp[13] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.784      ;
; -0.826 ; frequency_divider:u2|temp[14] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.781      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.771      ;
; -0.820 ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.774      ;
; -0.814 ; frequency_divider:u2|temp[15] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.769      ;
; -0.813 ; frequency_divider:u2|temp[18] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.766      ;
; -0.796 ; frequency_divider:u2|temp[21] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.749      ;
; -0.789 ; frequency_divider:u2|temp[10] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.744      ;
; -0.783 ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.738      ;
; -0.771 ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.766 ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.230     ; 1.523      ;
; -0.760 ; frequency_divider:u2|temp[31] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.515      ;
; -0.756 ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.710      ;
; -0.752 ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[28] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.706      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.749 ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.703      ;
; -0.746 ; frequency_divider:u2|temp[23] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.699      ;
; -0.742 ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.696      ;
; -0.741 ; frequency_divider:u2|temp[28] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.694      ;
; -0.736 ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.230     ; 1.493      ;
; -0.732 ; frequency_divider:u2|temp[26] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.685      ;
; -0.728 ; frequency_divider:u2|temp[16] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.681      ;
; -0.728 ; frequency_divider:u2|temp[22] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.681      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.719 ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.671      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[26] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[24] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.662      ;
; -0.710 ; frequency_divider:u2|temp[11] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.665      ;
; -0.708 ; frequency_divider:u2|temp[29] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.661      ;
; -0.704 ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[30] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.658      ;
; -0.703 ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[28] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.657      ;
; -0.701 ; frequency_divider:u2|temp[12] ; frequency_divider:u2|trigger  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.656      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
; -0.698 ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.648      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'frequency_divider:u2|trigger'                                                                                               ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.408 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.541      ;
; 0.556 ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.393      ;
; 0.556 ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.393      ;
; 0.590 ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 1.000        ; -0.038     ; 0.359      ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.179 ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; 0.000        ; 1.403      ; 1.443      ;
; 0.246  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.562      ;
; 0.260  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.576      ;
; 0.268  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.585      ;
; 0.287  ; frequency_divider:u2|temp[6]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.294  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.295  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.415      ;
; 0.297  ; frequency_divider:u2|temp[31] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.305  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[0]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; frequency_divider:u2|temp[30] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.312  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.628      ;
; 0.319  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.636      ;
; 0.325  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.641      ;
; 0.334  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.651      ;
; 0.378  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.694      ;
; 0.386  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.703      ;
; 0.391  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[6]  ; clk                          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.401  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.718      ;
; 0.425  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger  ; frequency_divider:u2|trigger ; clk         ; -0.500       ; 1.403      ; 1.547      ;
; 0.443  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.443  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.562      ;
; 0.452  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[1]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.572      ;
; 0.453  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.572      ;
; 0.453  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.770      ;
; 0.454  ; frequency_divider:u2|temp[4]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; frequency_divider:u2|temp[29] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; frequency_divider:u2|temp[19] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; frequency_divider:u2|temp[9]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; frequency_divider:u2|temp[23] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; frequency_divider:u2|temp[25] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; frequency_divider:u2|temp[0]  ; frequency_divider:u2|temp[2]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; frequency_divider:u2|temp[2]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.465  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[11] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[21] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[25] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; frequency_divider:u2|temp[14] ; frequency_divider:u2|temp[16] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[31] ; clk                          ; clk         ; 0.000        ; 0.233      ; 0.783      ;
; 0.467  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[27] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; frequency_divider:u2|temp[16] ; frequency_divider:u2|temp[18] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; frequency_divider:u2|temp[18] ; frequency_divider:u2|temp[20] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; frequency_divider:u2|temp[8]  ; frequency_divider:u2|temp[10] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; frequency_divider:u2|temp[22] ; frequency_divider:u2|temp[24] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; frequency_divider:u2|temp[12] ; frequency_divider:u2|temp[14] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; frequency_divider:u2|temp[28] ; frequency_divider:u2|temp[30] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; frequency_divider:u2|temp[20] ; frequency_divider:u2|temp[22] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; frequency_divider:u2|temp[10] ; frequency_divider:u2|temp[12] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; frequency_divider:u2|temp[24] ; frequency_divider:u2|temp[26] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.470  ; frequency_divider:u2|temp[26] ; frequency_divider:u2|temp[28] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.506  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[7]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.506  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[3]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.506  ; frequency_divider:u2|temp[3]  ; frequency_divider:u2|temp[5]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.509  ; frequency_divider:u2|temp[5]  ; frequency_divider:u2|temp[8]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.509  ; frequency_divider:u2|temp[1]  ; frequency_divider:u2|temp[4]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.515  ; frequency_divider:u2|temp[15] ; frequency_divider:u2|temp[17] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.517  ; frequency_divider:u2|temp[13] ; frequency_divider:u2|temp[15] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; frequency_divider:u2|temp[17] ; frequency_divider:u2|temp[19] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; frequency_divider:u2|temp[7]  ; frequency_divider:u2|temp[9]  ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; frequency_divider:u2|temp[21] ; frequency_divider:u2|temp[23] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; frequency_divider:u2|temp[11] ; frequency_divider:u2|temp[13] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; frequency_divider:u2|temp[27] ; frequency_divider:u2|temp[29] ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
+--------+-------------------------------+-------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'frequency_divider:u2|trigger'                                                                                                ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.185 ; counter:u1|count[2] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; counter:u1|count[1] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; counter:u1|count[0] ; counter:u1|count[0] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.314      ;
; 0.209 ; counter:u1|count[0] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.331      ;
; 0.209 ; counter:u1|count[0] ; counter:u1|count[1] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.331      ;
; 0.314 ; counter:u1|count[1] ; counter:u1|count[2] ; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0.000        ; 0.038      ; 0.436      ;
+-------+---------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[6]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[31] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[30] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|temp[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; frequency_divider:u2|trigger  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[6]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[31]|clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[0]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[10]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[11]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[12]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[13]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[14]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[15]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[16]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[17]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[18]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[19]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[1]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[20]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[21]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[22]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[23]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[24]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[25]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[26]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[27]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[28]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[29]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[2]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[30]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[3]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[4]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[5]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[7]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[8]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; u2|temp[9]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'frequency_divider:u2|trigger'                                                            ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[0]         ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[1]         ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Fall       ; counter:u1|count[2]         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; frequency_divider:u2|trigger ; Rise       ; u2|trigger|q                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|inclk[0] ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u2|trigger~clkctrl|outclk   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[0]|clk             ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[1]|clk             ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; frequency_divider:u2|trigger ; Rise       ; u1|count[2]|clk             ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; 1.235 ; 1.857 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; -0.927 ; -1.554 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 3.945 ; 3.948 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 3.563 ; 3.587 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 3.579 ; 3.607 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 3.938 ; 3.945 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 3.945 ; 3.920 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 3.929 ; 3.944 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 3.871 ; 3.948 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 3.943 ; 3.912 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 3.252 ; 3.261 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 3.252 ; 3.261 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 3.261 ; 3.307 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 3.666 ; 3.604 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 3.601 ; 3.611 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 3.598 ; 3.673 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 3.670 ; 3.594 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 3.587 ; 3.600 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.533  ; -0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -2.533  ; -0.179 ; N/A      ; N/A     ; -3.000              ;
;  frequency_divider:u2|trigger ; -0.061  ; 0.185  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -73.564 ; -0.179 ; 0.0      ; 0.0     ; -40.889             ;
;  clk                          ; -73.503 ; -0.179 ; N/A      ; N/A     ; -37.889             ;
;  frequency_divider:u2|trigger ; -0.061  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; 2.182 ; 2.646 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; up_down   ; frequency_divider:u2|trigger ; -0.927 ; -1.554 ; Fall       ; frequency_divider:u2|trigger ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 6.621 ; 6.628 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 5.982 ; 5.935 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 6.007 ; 5.965 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 6.599 ; 6.537 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 6.613 ; 6.493 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 6.588 ; 6.532 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 6.499 ; 6.628 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 6.621 ; 6.496 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; encoded_value[*]  ; frequency_divider:u2|trigger ; 3.252 ; 3.261 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[0] ; frequency_divider:u2|trigger ; 3.252 ; 3.261 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[1] ; frequency_divider:u2|trigger ; 3.261 ; 3.307 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[2] ; frequency_divider:u2|trigger ; 3.666 ; 3.604 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[3] ; frequency_divider:u2|trigger ; 3.601 ; 3.611 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[4] ; frequency_divider:u2|trigger ; 3.598 ; 3.673 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[5] ; frequency_divider:u2|trigger ; 3.670 ; 3.594 ; Fall       ; frequency_divider:u2|trigger ;
;  encoded_value[6] ; frequency_divider:u2|trigger ; 3.587 ; 3.600 ; Fall       ; frequency_divider:u2|trigger ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; encoded_value[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; encoded_value[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; up_down                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; encoded_value[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; encoded_value[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; encoded_value[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 1419     ; 0        ; 0        ; 0        ;
; frequency_divider:u2|trigger ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0        ; 0        ; 0        ; 6        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 1419     ; 0        ; 0        ; 0        ;
; frequency_divider:u2|trigger ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; frequency_divider:u2|trigger ; frequency_divider:u2|trigger ; 0        ; 0        ; 0        ; 6        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 25 02:03:11 2023
Info: Command: quartus_sta seven_segment -c seven_segment
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'seven_segment.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name frequency_divider:u2|trigger frequency_divider:u2|trigger
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.533             -73.503 clk 
    Info (332119):    -0.061              -0.061 frequency_divider:u2|trigger 
Info (332146): Worst-case hold slack is -0.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.096              -0.096 clk 
    Info (332119):     0.359               0.000 frequency_divider:u2|trigger 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -1.000              -3.000 frequency_divider:u2|trigger 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.226             -64.114 clk 
    Info (332119):     0.053               0.000 frequency_divider:u2|trigger 
Info (332146): Worst-case hold slack is -0.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.112              -0.112 clk 
    Info (332119):     0.313               0.000 frequency_divider:u2|trigger 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -1.000              -3.000 frequency_divider:u2|trigger 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.964
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.964             -25.393 clk 
    Info (332119):     0.408               0.000 frequency_divider:u2|trigger 
Info (332146): Worst-case hold slack is -0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.179              -0.179 clk 
    Info (332119):     0.185               0.000 frequency_divider:u2|trigger 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.889 clk 
    Info (332119):    -1.000              -3.000 frequency_divider:u2|trigger 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4746 megabytes
    Info: Processing ended: Tue Apr 25 02:03:12 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


