module half_adder_tb();
reg a,b;
wire s,co;
half_adder uut(.a(a),.b(b),.s(s),.co(co));
initial
    begin
    a=1'b0;b=1'b0;
    #100
    a=1'b0;b=1'b1;
    #100
    a=1'b1;b=1'b0;
    #100
    a=1'b1;b=1'b1;
    end 
endmodule

