n work COREAXI4INTERCONNECT_Z17 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 61.0781;
av .compile_point_starttime_stamp "Mon Mar 27 20:41:59 2023";
av .compile_point_endtime_stamp "Mon Mar 27 20:43:02 2023";
av .compile_point_realtime_used 63.71;
