Classic Timing Analyzer report for mux_2to1_32bit
Tue Nov 07 11:03:19 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                  ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 17.665 ns   ; S    ; Y[14] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C70F896I8       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+--------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To    ;
+-------+-------------------+-----------------+--------+-------+
; N/A   ; None              ; 17.665 ns       ; S      ; Y[14] ;
; N/A   ; None              ; 17.272 ns       ; D2[14] ; Y[14] ;
; N/A   ; None              ; 17.244 ns       ; D2[6]  ; Y[6]  ;
; N/A   ; None              ; 17.197 ns       ; S      ; Y[7]  ;
; N/A   ; None              ; 17.128 ns       ; D1[14] ; Y[14] ;
; N/A   ; None              ; 17.077 ns       ; S      ; Y[6]  ;
; N/A   ; None              ; 16.987 ns       ; D1[7]  ; Y[7]  ;
; N/A   ; None              ; 16.832 ns       ; D1[6]  ; Y[6]  ;
; N/A   ; None              ; 16.639 ns       ; D2[7]  ; Y[7]  ;
; N/A   ; None              ; 14.606 ns       ; D1[24] ; Y[24] ;
; N/A   ; None              ; 14.170 ns       ; D2[29] ; Y[29] ;
; N/A   ; None              ; 14.132 ns       ; D1[19] ; Y[19] ;
; N/A   ; None              ; 14.117 ns       ; D1[30] ; Y[30] ;
; N/A   ; None              ; 14.021 ns       ; S      ; Y[16] ;
; N/A   ; None              ; 13.977 ns       ; S      ; Y[20] ;
; N/A   ; None              ; 13.853 ns       ; S      ; Y[29] ;
; N/A   ; None              ; 13.775 ns       ; D2[15] ; Y[15] ;
; N/A   ; None              ; 13.714 ns       ; S      ; Y[30] ;
; N/A   ; None              ; 13.601 ns       ; D1[29] ; Y[29] ;
; N/A   ; None              ; 13.593 ns       ; S      ; Y[27] ;
; N/A   ; None              ; 13.572 ns       ; S      ; Y[24] ;
; N/A   ; None              ; 13.555 ns       ; S      ; Y[19] ;
; N/A   ; None              ; 13.481 ns       ; D2[30] ; Y[30] ;
; N/A   ; None              ; 13.411 ns       ; S      ; Y[1]  ;
; N/A   ; None              ; 13.407 ns       ; S      ; Y[10] ;
; N/A   ; None              ; 13.265 ns       ; S      ; Y[26] ;
; N/A   ; None              ; 13.262 ns       ; S      ; Y[18] ;
; N/A   ; None              ; 13.216 ns       ; D1[21] ; Y[21] ;
; N/A   ; None              ; 13.184 ns       ; D2[27] ; Y[27] ;
; N/A   ; None              ; 13.179 ns       ; D1[16] ; Y[16] ;
; N/A   ; None              ; 13.118 ns       ; S      ; Y[12] ;
; N/A   ; None              ; 13.076 ns       ; D1[20] ; Y[20] ;
; N/A   ; None              ; 13.064 ns       ; S      ; Y[0]  ;
; N/A   ; None              ; 13.059 ns       ; S      ; Y[11] ;
; N/A   ; None              ; 13.045 ns       ; S      ; Y[22] ;
; N/A   ; None              ; 13.033 ns       ; D1[27] ; Y[27] ;
; N/A   ; None              ; 13.012 ns       ; S      ; Y[21] ;
; N/A   ; None              ; 12.962 ns       ; S      ; Y[9]  ;
; N/A   ; None              ; 12.941 ns       ; D1[1]  ; Y[1]  ;
; N/A   ; None              ; 12.933 ns       ; S      ; Y[23] ;
; N/A   ; None              ; 12.914 ns       ; D2[10] ; Y[10] ;
; N/A   ; None              ; 12.905 ns       ; D2[11] ; Y[11] ;
; N/A   ; None              ; 12.893 ns       ; D1[18] ; Y[18] ;
; N/A   ; None              ; 12.892 ns       ; D1[4]  ; Y[4]  ;
; N/A   ; None              ; 12.891 ns       ; D2[3]  ; Y[3]  ;
; N/A   ; None              ; 12.856 ns       ; D2[26] ; Y[26] ;
; N/A   ; None              ; 12.840 ns       ; S      ; Y[15] ;
; N/A   ; None              ; 12.796 ns       ; D1[11] ; Y[11] ;
; N/A   ; None              ; 12.794 ns       ; D2[20] ; Y[20] ;
; N/A   ; None              ; 12.769 ns       ; S      ; Y[8]  ;
; N/A   ; None              ; 12.756 ns       ; S      ; Y[4]  ;
; N/A   ; None              ; 12.729 ns       ; S      ; Y[2]  ;
; N/A   ; None              ; 12.721 ns       ; S      ; Y[3]  ;
; N/A   ; None              ; 12.700 ns       ; D2[18] ; Y[18] ;
; N/A   ; None              ; 12.679 ns       ; D2[0]  ; Y[0]  ;
; N/A   ; None              ; 12.675 ns       ; D1[26] ; Y[26] ;
; N/A   ; None              ; 12.663 ns       ; D2[19] ; Y[19] ;
; N/A   ; None              ; 12.661 ns       ; D1[12] ; Y[12] ;
; N/A   ; None              ; 12.570 ns       ; D2[8]  ; Y[8]  ;
; N/A   ; None              ; 12.549 ns       ; D1[0]  ; Y[0]  ;
; N/A   ; None              ; 12.541 ns       ; D2[16] ; Y[16] ;
; N/A   ; None              ; 12.531 ns       ; D1[23] ; Y[23] ;
; N/A   ; None              ; 12.524 ns       ; S      ; Y[17] ;
; N/A   ; None              ; 12.518 ns       ; S      ; Y[25] ;
; N/A   ; None              ; 12.381 ns       ; D2[24] ; Y[24] ;
; N/A   ; None              ; 12.372 ns       ; S      ; Y[13] ;
; N/A   ; None              ; 12.360 ns       ; S      ; Y[5]  ;
; N/A   ; None              ; 12.358 ns       ; D2[1]  ; Y[1]  ;
; N/A   ; None              ; 12.354 ns       ; D1[22] ; Y[22] ;
; N/A   ; None              ; 12.349 ns       ; D2[9]  ; Y[9]  ;
; N/A   ; None              ; 12.335 ns       ; D1[10] ; Y[10] ;
; N/A   ; None              ; 12.316 ns       ; D2[22] ; Y[22] ;
; N/A   ; None              ; 12.311 ns       ; D1[8]  ; Y[8]  ;
; N/A   ; None              ; 12.216 ns       ; D2[21] ; Y[21] ;
; N/A   ; None              ; 12.197 ns       ; D1[28] ; Y[28] ;
; N/A   ; None              ; 12.172 ns       ; D2[23] ; Y[23] ;
; N/A   ; None              ; 12.137 ns       ; D2[12] ; Y[12] ;
; N/A   ; None              ; 12.135 ns       ; D2[4]  ; Y[4]  ;
; N/A   ; None              ; 12.135 ns       ; D2[2]  ; Y[2]  ;
; N/A   ; None              ; 12.093 ns       ; D1[17] ; Y[17] ;
; N/A   ; None              ; 12.034 ns       ; D1[9]  ; Y[9]  ;
; N/A   ; None              ; 12.020 ns       ; D2[17] ; Y[17] ;
; N/A   ; None              ; 11.918 ns       ; D2[31] ; Y[31] ;
; N/A   ; None              ; 11.897 ns       ; D1[5]  ; Y[5]  ;
; N/A   ; None              ; 11.859 ns       ; D1[31] ; Y[31] ;
; N/A   ; None              ; 11.843 ns       ; D1[2]  ; Y[2]  ;
; N/A   ; None              ; 11.827 ns       ; S      ; Y[31] ;
; N/A   ; None              ; 11.802 ns       ; D2[28] ; Y[28] ;
; N/A   ; None              ; 11.783 ns       ; D1[3]  ; Y[3]  ;
; N/A   ; None              ; 11.779 ns       ; D1[15] ; Y[15] ;
; N/A   ; None              ; 11.773 ns       ; D2[25] ; Y[25] ;
; N/A   ; None              ; 11.769 ns       ; D2[5]  ; Y[5]  ;
; N/A   ; None              ; 11.732 ns       ; D1[13] ; Y[13] ;
; N/A   ; None              ; 11.490 ns       ; D2[13] ; Y[13] ;
; N/A   ; None              ; 11.485 ns       ; S      ; Y[28] ;
; N/A   ; None              ; 11.087 ns       ; D1[25] ; Y[25] ;
+-------+-------------------+-----------------+--------+-------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 07 11:03:19 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mux_2to1_32bit -c mux_2to1_32bit --timing_analysis_only
Info: Longest tpd from source pin "S" to destination pin "Y[14]" is 17.665 ns
    Info: 1: + IC(0.000 ns) + CELL(0.914 ns) = 0.914 ns; Loc. = PIN_AD13; Fanout = 32; PIN Node = 'S'
    Info: 2: + IC(6.960 ns) + CELL(0.624 ns) = 8.498 ns; Loc. = LCCOMB_X52_Y1_N8; Fanout = 1; COMB Node = 'Y~14'
    Info: 3: + IC(5.941 ns) + CELL(3.226 ns) = 17.665 ns; Loc. = PIN_C17; Fanout = 0; PIN Node = 'Y[14]'
    Info: Total cell delay = 4.764 ns ( 26.97 % )
    Info: Total interconnect delay = 12.901 ns ( 73.03 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 180 megabytes
    Info: Processing ended: Tue Nov 07 11:03:19 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


