PWR,VAR_0
PWR_MISC_CNTL_STATUS__PWR_GFXOFF_STATUS_MASK,VAR_1
PWR_MISC_CNTL_STATUS__PWR_GFXOFF_STATUS__SHIFT,VAR_2
PWR_MISC_CNTL_STATUS__PWR_GFX_RLC_CGPG_EN_MASK,VAR_3
RREG32,FUNC_0
SOC15_REG_OFFSET,FUNC_1
WREG32,FUNC_2
mmPWR_MISC_CNTL_STATUS,VAR_4
pwr_10_0_gfxip_control_over_cgpg,FUNC_3
adev,VAR_5
enable,VAR_6
data,VAR_7
default_data,VAR_8
