---
{"dg-publish":true,"permalink":"/1-6-gb/1-6-g-pcs/"}
---


![PCS_interface.png](/img/user/1.6GB/PCS_interface.png)

- Señales de control RXC y TXC.
- Cuando se comunica con la capa PMA utiliza 16 carriles PCS.
- Los carriles se originan a partir de un carril común pero pueden variar en fase y segregarse.
- Puede funcionar en modo normal o modo test-pattern.
- En modo normal transmite continuamente bloques de 66 bits, que se transcodifican a bloques de 257 bits.
- Los bloques de 257 se distribuyen en dos flujos paralelos, denominados flujo 0 y 1.
- Se insertan marcadores de alineación periódicamente. 
- Los flujos de datos se distribuyen en dos bloques de 5140 bits y se codifican en FEC.
- Después de la codificación FEC, cuatro palabras de código, una de cada uno de los codificadores FEC en cada flujo, se intercalan y distribuyen a carriles PCS individuales.
- Las unidades de datos de transmisión se envían a la interfaz de servicio a través de la primitiva inst:IS_UNITDATA_0:15.request.
- Cuando este en modo test-pattern, se envían paquetes de pruebas en esta primitiva.
### 64B/66B encoder
- El contenido de cada bloque está contenido en un vector tx_coded <65:0> con tx_coded <1:0> que contiene el encabezado de sincronización y la carga útil.
![transmited_diagram.png](/img/user/1.6GB/transmited_diagram.png)
### Rate maching
- Se pueden eliminar los caracteres IDLE para compensar la inserción de caracteres de alineación.
- Puede insertar caracteres de control inactivos para compensar los diferentes dominios de reloj.
### 64B/66B to 256B/257B transcoder
- Se utilizan 4 bloques tx_coded consecutivos para construir un bloque de 257 bits, tx_xcoded <256:0>.
### Block distribution
- Los bloques de 257 bits se distribuyen en 2 flujos alternativos.
- Se crean 2 flujos transcodificados tx_xcoded_f0 <256:0> y tx_xcoded_f1 <256:0>.
### Scrambler
- Los dos flujos pasan por el proceso de scrambler y resultan en tx_scrambled_f0 <256:0> y tx_srambled_f1 <256:0>.
### Alignment marker mapping and insertion
- Los marcadores de alineación se insertan en base a la función de mapeo de marcadores.
- Un grupo de marcadores de alineación está compuesto por los marcadores de alineación para los 16 carriles más un pad adicional de 133 bits y un campo de estado de estado de 3 bits para producir el equivalente a 8 bloques de 257 bits.
- El final del grupo de marcadores de alineación se establece mediante el PRBS9.
$$
	x^9+x^5+1
$$
- El campo de estado de 3 bits lleva el estado de degradación FEC local y remoto. 
- Los marcadores de alineación no se codifican.
- Hay una parte común a todos los marcadores de alineación (CM0 a CM5).
- Hay una parte única por carril PCS (UM0 a UM5).
- Hay una plataforma única por carril (UP0 a UP2). 
- Estructura del campo final de 3 bits: ![tx_am_sf field assignaments.png](/img/user/1.6GB/tx_am_sf%20field%20assignaments.png)
### AM Creation
- La función de mapeo de marcadores de alineación crea un conjunto de 16 marcadores de alineación y en combinación de un pad de PRBS9 adicional de 133 bits y un campo de estado de 3 bits, se genera el grupo de marcadores de alineación.
- Estructura:![am_format.png](/img/user/1.6GB/am_format.png)
 ![marker_encoding.png](/img/user/1.6GB/marker_encoding.png)
- El grupo de marcadores de alineación se divide en dos carriles am_mapped_f0 y am_mapped_f1.
- am_mapped_f0 produce las palabras de código FEC A y B, mientras que am_mapped_f1 produce las palabras C y D.
```
For all k=0 to 2 For all j=0 to 15 am_mapped_f0<(320k+20j+9) : (320k+20j)> = am_{j}<(40k+9) : (40k)> ; CW A am_mapped_f0<(320k+20j+19) : (320k+20j+10)> = am_{j}<(40k+19) : (40k+10)> ; CW B am_mapped_f1<(320k+20j+9) : (320k+20j)> = am_{j}<(40k+29) : (40k+20)> ; CW C am_mapped_f1<(320k+20j+19) : (320k+20j+10)> = am_{j}<(40k+39) : (40k+30)> ; CW D
```
- El pad adicional de 133 bits se anexa a las variables am_mapped_f0 y am_mapped_f1. 
```
am_mapped_f0<1027:960> = PRBS9_f0<67:0> am_mapped_f1<1024:960> = PRBS9_f1<64:0>
```
- Los 3 bits de estado de transmisión se anexan a la variable am_mapped_f1
```
am_mapped_f1<1027:1025> = tx_am_sf<2:0>
```
- am_mapped_f0 contiene símbolos de 10 bits de las palabras de código FEC A y B, y am_mapped_f1 contiene símbolos de 10 bits de las palabras de código FEC C y D
![am_mapped.png](/img/user/1.6GB/am_mapped.png)
### AM insertion
- El grupo de marcadores de alineación se inserta cada 655360 × bloques de 257 bits (equivalentes a 32 768 palabras de código). El grupo de marcadores de alineación se divide uniformemente entre los dos flujos, de modo que am_mapped_f0<1027:0> y am_mapped_f1<1027:0>.
- En cada flujo, se forma un bloque de datos de 10280 bits (equivalente a dos palabras de código) y se representa mediante la variable tx_scrambled_am_f0<10279:0> en el flujo 0 y tx_scrambled_am_f1<10279:0> en el flujo 1. Estas variables se construyen de dos maneras, con o sin marcadores de alineación. Con los AM, el bloque de cada flujo contiene la mitad del grupo de marcadores de alineación, seguido de 36 × bloques de 257 bits de datos aleatorizados. Sin AM, cada bloque contiene 40 bloques de × 257 bits de datos codificados.
- La inserción del marcador de alineación dentro de cada flujo se producirá en el mismo punto en relación con el tren original de bloques de 257 bits antes de la distribución de bloques. 
![am_insertion.png](/img/user/1.6GB/am_insertion.png)
### Pre-FEC Distribution
- Se intercalan cuatro palabras de código FEC de Reed-Solomon al formar los carriles PCS.
- Para habilitar este entrelazado, la función de distribución Pre-FEC recibe un bloque de 10280 bits y realiza una distribución round robin de símbolo de 10 bits para formar dos mensajes FEC de símbolo 514 de 10 bits.
### Symbol distribution
- Después de la codificación RS-FEC, las cuatro palabras de código a través de ambos flujos se intercalan en una base de símbolos de 10 bits para formar 16 carriles PCS.
### Transmit data
- Los 16 carriles PCS formados a partir de la distribución de símbolos se transmiten en la interfaz de servicio debajo del PCS. 
![transmit-process.png](/img/user/1.6GB/transmit-process.png)

### Generalidades
- Los bloques de 66 bits, se transcodifican en bloques de 257 bits. El hdr se reduce a un bit:
	- Si al menos hay un bloque de control, este es 1.
	- Si todos los bloques son de datos, este es 0.
- Los bloques pasan por el proceso de scrambler usando 
$$ G(X) = 1 + x^{39}+x^{58} $$
- Cuando los 4 bloques de 64 bits son de datos, se eliminan todos los encabezados de sincronización y se agrega un solo bit como encabezado del bloque de 257 bits.
- Si al menos 1 de los 4 bloques de 64 bits es de control, entonces
	- El segundo nibble del primer bloque se utiliza para indicar el tipo de cada uno de los 4 bloques (un 0 indica un CB mientras que un 1, un DB)
	- Se eliminan todos los encabezados de sincronización y se agrega un solo bit 0 como encabezado
	 ![hdr_control_case.png](/img/user/1.6GB/hdr_control_case.png)
- Los grupos de 16 AM se asignan a 8 bloques de 257 bits y se insertan periódicamente (cada 163840 bloques) 
![pcs-struct.png](/img/user/1.6GB/pcs-struct.png)