# Pr谩ctica 4: Password


##  Descripci贸n

Este proyecto implementa un sistema para introducir una contrase帽a de 4 d铆gitos en FPGA utilizando Quartus y Verilog. El m贸dulo principal (`password.v`) utiliza un clock divider y one shot para procesar las entradas, y una FSM para validar la secuencia (9876), mostrando el estado en los LEDs y el resultado ("done" o "error") en displays de 7 segmentos.


## 锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (en este caso, se utiliz贸 la tarjeta Intel MAX10 DE10 - Lite)

Cable de programaci贸n JTAG

Archivo `pin_assignment.tcl` para la asignaci贸n de pines en el wrapper


##  Estructura del Proyecto

/04_Password

 `password.v`     # M贸dulo principal. Contiene instancias a los dem谩s m贸dulos.

 `password_wr.v`     # Wrapper del m贸dulo principal para asignaci贸n de pines.

 `password_tb.sv`     # Testbench para la simulaci贸n.

 `clkdiv.v`     # Clock divider.

 `one_shot.v`     # One shot.

 `pwFSM.v`     # M谩quina de estados para evaluar la entrada.

 `04_Password.qpf`   # Archivo del proyecto en Quartus.

 `04_Password.qsf`   # Archivo de configuraci贸n de la FPGA.

 `README.md`       # Este archivo.


##  Im谩genes

![Diagrama RTL de la Pr谩ctica 4 parte 1](imagenes/P04RTL1.png)

![Diagrama RTL de la Pr谩ctica 4 parte 2](imagenes/P04RTL2.png)

Diagrama RTL.


![Diagrama de estados de la Pr谩ctica 4](imagenes/P04DiagramaEstados.png)

Diagrama de estados.


![Simulaci贸n de la Pr谩ctica 4](imagenes/P04Ondas.png)

Simulaci贸n en Questa.


![Funcionamiento de la Pr谩ctica 3](imagenes/P04Tarjeta.mp4)

Funcionamiento en la tarjeta especificada en Requisitos.