<?xml version="1.0" encoding="utf-8"?>
<feed xmlns="http://www.w3.org/2005/Atom"><title>Hi,Rg</title><link href="/" rel="alternate"></link><link href="/feeds/all.atom.xml" rel="self"></link><id>/</id><updated>2023-06-03T19:00:00+08:00</updated><entry><title>室内定位算法——KNN</title><link href="/indoor_positioning_algorithm.html" rel="alternate"></link><published>2023-05-06T19:00:00+08:00</published><updated>2023-06-03T19:00:00+08:00</updated><author><name>RongChuan</name></author><id>tag:None,2023-05-06:/indoor_positioning_algorithm.html</id><summary type="html">&lt;p&gt;indoor positioning algorithm &lt;span class="caps"&gt;KNN&lt;/span&gt;&lt;/p&gt;</summary><content type="html">&lt;h1&gt;室内定位算法——&lt;span class="caps"&gt;KNN&lt;/span&gt;&lt;/h1&gt;
&lt;blockquote&gt;
&lt;p&gt;本文为室内定位算法学习中关于KNN算法的笔记&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2&gt;1.&amp;nbsp;目标定位算法之非测距的定位算法&lt;/h2&gt;
&lt;h3&gt;1.1&amp;nbsp;质心定位算法&lt;/h3&gt;
&lt;p&gt;举例：&lt;/p&gt;
&lt;p&gt;多质点系统，每个质点的位置为$p(x_i,y_i,z_i)$考虑到每个质点的质量一样，那么质心的计算方法为：&lt;/p&gt;</content><category term="notes"></category><category term="indoor positioning"></category><category term="KNN"></category><category term="algorithm"></category></entry><entry><title>电子藏书目录</title><link href="/ebook_store.html" rel="alternate"></link><published>2023-03-02T19:00:00+08:00</published><updated>2023-03-02T19:00:00+08:00</updated><author><name>RongChuan</name></author><id>tag:None,2023-03-02:/ebook_store.html</id><summary type="html">&lt;p&gt;Personal ebook&amp;nbsp;store.&lt;/p&gt;</summary><content type="html">&lt;h1&gt;随手收集的电子书籍目录&lt;/h1&gt;
&lt;blockquote&gt;
&lt;p&gt;由于以前收集的大量的书籍经常分散存储容易丢失，因此将以后收集的书籍随手进行整理归纳，以备查阅。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2&gt;1.嵌入式相关书籍&lt;/h2&gt;
&lt;h2&gt;2.linux相关书籍&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;Linux Tools Quick Tutorial   在线阅读地址：&lt;a href="http://linuxtools-rst.readthedocs.org/zh_CN/latest/"&gt;http://linuxtools-rst.readthedocs.org/zh_CN/latest/&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h2&gt;3.模拟电路书籍&lt;/h2&gt;
&lt;h2&gt;4.FPGA相关书籍&lt;/h2&gt;</content><category term="library"></category><category term="ebook"></category><category term="library"></category></entry><entry><title>小工具操作备忘</title><link href="/commonly_used_tools_memo.html" rel="alternate"></link><published>2023-02-08T19:00:00+08:00</published><updated>2023-02-08T19:00:00+08:00</updated><author><name>RongChuan</name></author><id>tag:None,2023-02-08:/commonly_used_tools_memo.html</id><summary type="html">&lt;p&gt;some tips for commonly used&amp;nbsp;tools&lt;/p&gt;</summary><content type="html">&lt;ul&gt;
&lt;li&gt;&lt;a href="#常用工具指南"&gt;常用工具指南&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#1-pelican-blog"&gt;1 pelican&amp;nbsp;blog&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#2-python"&gt;2 python&lt;/a&gt;&lt;ul&gt;
&lt;li&gt;&lt;a href="#21-virtualenvwrapper"&gt;2.1&amp;nbsp;virtualenvwrapper&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;&lt;a href="#toolbox"&gt;Toolbox&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h1&gt;常用工具指南&lt;/h1&gt;
&lt;blockquote&gt;
&lt;p&gt;用于记录一些常用工具的操作记录&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2&gt;1 pelican&amp;nbsp;blog&lt;/h2&gt;
&lt;blockquote&gt;
&lt;p&gt;github&amp;nbsp;博客框架&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;&lt;a href="https://docs.getpelican.com/en/stable/content.html#file-metadata"&gt;pelican文档&lt;/a&gt;&lt;/p&gt;
&lt;p&gt;&lt;a href="https://markdown.com.cn/"&gt;markdown语法速查&lt;/a&gt;&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;进入pelican环境: &lt;strong&gt;workon&amp;nbsp;pelican&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;本地预览网站: &lt;strong&gt;make&amp;nbsp;devserve&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;发布网站:在项目根目录下执行 &lt;strong&gt;make&amp;nbsp;github&lt;/strong&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h2&gt;2&amp;nbsp;python&lt;/h2&gt;
&lt;h3&gt;2.1&amp;nbsp;virtualenvwrapper&lt;/h3&gt;
&lt;blockquote&gt;
&lt;p&gt;virtualenvwrapper 基于 virtualenv ,可以更方便的管理python虚拟环境，windows环境下安装&amp;nbsp;virtualenv-win&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;&lt;a href="https://virtualenvwrapper.readthedocs.io/en/latest/command_ref.html"&gt;virtualenvwrapper命令的完全列表&lt;/a&gt;&lt;/p&gt;
&lt;p&gt;常用命令:&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;创建虚拟环境 &lt;strong&gt;mkvirtualenv&amp;nbsp;env&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;选择python解释器 &lt;strong&gt;mkvirtualenv env&amp;nbsp;&amp;#8212;python=python3.10&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;查看虚拟环境 &lt;strong&gt;lsvirtualenv&lt;/strong&gt;/&lt;strong&gt;workon&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;进入虚拟环境 &lt;strong&gt;workon&amp;nbsp;env&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;退出虚拟环境 &lt;strong&gt;deactivate&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;删除虚拟环境 &lt;strong&gt;rmvirtualenv&amp;nbsp;env&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;查看虚拟环境下的安装包 &lt;strong&gt;pip&amp;nbsp;list&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;cdvirtualenv&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;cdsitepackages&lt;/strong&gt;&lt;/li&gt;
&lt;li&gt;&lt;strong&gt;lssitepackages&lt;/strong&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h2&gt;Toolbox&lt;/h2&gt;
&lt;p&gt;&amp;#8212;&amp;nbsp;reStructuredText标记语言&lt;/p&gt;</content><category term="memo"></category><category term="tools"></category><category term="tips"></category></entry><entry><title>基于 CycloneV 的 SoC 数字系统设计（毕设备忘）</title><link href="/graduation_project_memo.html" rel="alternate"></link><published>2023-01-06T19:00:00+08:00</published><updated>2023-01-06T19:00:00+08:00</updated><author><name>RongChuan</name></author><id>tag:None,2023-01-06:/graduation_project_memo.html</id><summary type="html">&lt;p&gt;graduation_project&amp;nbsp;memo&lt;/p&gt;</summary><content type="html">&lt;ul&gt;
&lt;li&gt;&lt;a href="#毕业设计记录"&gt;毕业设计记录&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#1-关于cyclonev-中的问题"&gt;1. 关于cycloneV&amp;nbsp;中的问题&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#2-关于de10standard开发板上的问题"&gt;2.&amp;nbsp;关于DE10—standard开发板上的问题&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#3关于各个ip核的配置问题"&gt;3.关于各个IP核的配置问题&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#4关于各类接口协议的问题"&gt;4.关于各类接口协议的问题&lt;/a&gt;&lt;ul&gt;
&lt;li&gt;&lt;a href="#41-avalon-接口"&gt;4.1 Avalon&amp;nbsp;接口&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;&lt;a href="#5关于硬件设计中的注意事项"&gt;5.关于硬件设计中的注意事项&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#6关于软件开发中的问题"&gt;6.关于软件开发中的问题&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#7关于外围部分模块的使用记录"&gt;7.关于外围部分模块的使用记录&lt;/a&gt;&lt;ul&gt;
&lt;li&gt;&lt;a href="#71-esp8266-esp-01"&gt;7.1 esp8266 &lt;span class="caps"&gt;ESP&lt;/span&gt;-01&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;&lt;a href="#7关于rf部分的问题"&gt;7.关于RF部分的问题&lt;/a&gt;&lt;/li&gt;
&lt;li&gt;&lt;a href="#附1-学习资源链接"&gt;附1&amp;nbsp;学习资源链接&lt;/a&gt;&lt;/li&gt;
&lt;/ul&gt;
&lt;h1&gt;毕业设计记录&lt;/h1&gt;
&lt;blockquote&gt;
&lt;p&gt;本文档用于记录soc fpga&amp;nbsp;设计中遇到的常见问题&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2&gt;1. 关于cycloneV&amp;nbsp;中的问题&lt;/h2&gt;
&lt;p&gt;&lt;span class="caps"&gt;DE10&lt;/span&gt;-standard 所用芯片型号为： &lt;code&gt;Intel Cyclone® V SX 5CSXFC6D6F31C6N&lt;/code&gt;&lt;/p&gt;
&lt;p&gt;&lt;img alt="cycloneV SX 编码含义" src="/images/memo/sample_ordering_code.png"&gt;
&lt;center&gt;cycloneV编码含义&lt;/center&gt;&lt;/p&gt;
&lt;p&gt;嵌入式存储器资源：&lt;span class="caps"&gt;M10K&lt;/span&gt;，&lt;span class="caps"&gt;MLAB&lt;/span&gt;&lt;/p&gt;
&lt;p&gt;时钟网络：全局时钟(&lt;span class="caps"&gt;GCLK&lt;/span&gt;)网络、局域时钟(&lt;span class="caps"&gt;RCLK&lt;/span&gt;)网络、外设时钟(&lt;span class="caps"&gt;PCLK&lt;/span&gt;)网络&lt;/p&gt;
&lt;p&gt;&lt;span class="caps"&gt;MSEL&lt;/span&gt;[0:4]: &lt;code&gt;Tie the MSEL pins to GND if your device is using the JTAG configuration scheme.&lt;/code&gt;&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;&lt;span class="caps"&gt;MSEL&lt;/span&gt;[4:0]&lt;/th&gt;
&lt;th&gt;配置模式&lt;/th&gt;
&lt;th&gt;描述&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;10010&lt;/td&gt;
&lt;td&gt;&lt;span class="caps"&gt;AS&lt;/span&gt;&lt;/td&gt;
&lt;td&gt;从 &lt;span class="caps"&gt;EPCS&lt;/span&gt; 配置 &lt;span class="caps"&gt;FPGA&lt;/span&gt; (默认)&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;01010&lt;/td&gt;
&lt;td&gt;FPPx32&lt;/td&gt;
&lt;td&gt;从 &lt;span class="caps"&gt;HPS&lt;/span&gt; 配置 &lt;span class="caps"&gt;FPGA&lt;/span&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;供电模式：HPS可独立上电启动，FPGA必须在HPS启动的前提下启动&lt;/p&gt;
&lt;p&gt;引导和配置：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;FPGA和HPS单独引导&lt;/li&gt;
&lt;li&gt;FPGA首先引导，再由FPGA内部资源引导HPS&lt;/li&gt;
&lt;li&gt;HPS首先引导，再由非FPGA内部资源引导FPGA（闪存或通信接口） &lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;&lt;img alt="HPS引导典型引导流程" src="/images/memo/典型引导流程.png"&gt;&lt;/p&gt;
&lt;p&gt;CycloneV_HPS_Block_Diagram&lt;/p&gt;
&lt;p&gt;&lt;img alt="CycloneV_HPS_Block_Diagram" src="/images/memo/cycloneV_HPS_Block_Diagram.png"&gt;&lt;/p&gt;
&lt;p&gt;&lt;code&gt;BSEL&lt;/code&gt;引导选择，&lt;code&gt;CSEL&lt;/code&gt;时钟选择&lt;/p&gt;
&lt;p&gt;HPS中处理器应当配置为little-endian&lt;/p&gt;
&lt;p&gt;&lt;span class="caps"&gt;HPS&lt;/span&gt;-FPGA接口均为AXI总线&lt;/p&gt;
&lt;p&gt;&lt;span class="caps"&gt;FPGA&lt;/span&gt;-to-&lt;span class="caps"&gt;HPS&lt;/span&gt; &lt;span class="caps"&gt;SDRAM&lt;/span&gt; &lt;span class="caps"&gt;AXI&lt;/span&gt;-3/Avalon-&lt;span class="caps"&gt;MM&lt;/span&gt;（存储器映射）&lt;/p&gt;
&lt;p&gt;通用地址空间区域&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;标识符&lt;/th&gt;
&lt;th&gt;区域名称&lt;/th&gt;
&lt;th&gt;基地址&lt;/th&gt;
&lt;th&gt;容量&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;&lt;span class="caps"&gt;FPGASLAVES&lt;/span&gt;&lt;/td&gt;
&lt;td&gt;&lt;span class="caps"&gt;FPGA&lt;/span&gt; 从器件&lt;/td&gt;
&lt;td&gt;0xC0000000&lt;/td&gt;
&lt;td&gt;960 &lt;span class="caps"&gt;MB&lt;/span&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;&lt;span class="caps"&gt;LWFPGASLAVES&lt;/span&gt;&lt;/td&gt;
&lt;td&gt;轻型 &lt;span class="caps"&gt;FPGA&lt;/span&gt; 从器件&lt;/td&gt;
&lt;td&gt;0xFF200000&lt;/td&gt;
&lt;td&gt;2 &lt;span class="caps"&gt;MB&lt;/span&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;&lt;span class="caps"&gt;PERIPH&lt;/span&gt;&lt;/td&gt;
&lt;td&gt;外设&lt;/td&gt;
&lt;td&gt;0xFC000000&lt;/td&gt;
&lt;td&gt;64 &lt;span class="caps"&gt;MB&lt;/span&gt;&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;外设区域地址映射&lt;/p&gt;
&lt;p&gt;&lt;img alt="外设区域地址映射表1" src="/images/memo/外设区域地址映射表1.png"&gt;
&lt;img alt="外设区域地址映射表2" src="/images/memo/外设区域地址映射表2.png"&gt;&lt;/p&gt;
&lt;h2&gt;2.&amp;nbsp;关于DE10—standard开发板上的问题&lt;/h2&gt;
&lt;p&gt;时钟资源&lt;/p&gt;
&lt;p&gt;&lt;img alt="DE10-Standard 时钟分配方框图" src="/images/memo/DE10-Standard 时钟分配方框图.png"&gt;&lt;/p&gt;
&lt;p&gt;时钟输入引脚分配&lt;/p&gt;
&lt;table&gt;
&lt;thead&gt;
&lt;tr&gt;
&lt;th&gt;信号名&lt;/th&gt;
&lt;th&gt;&lt;span class="caps"&gt;FPGA&lt;/span&gt; 引脚号&lt;/th&gt;
&lt;th&gt;描述&lt;/th&gt;
&lt;th&gt;I/O 标准&lt;/th&gt;
&lt;/tr&gt;
&lt;/thead&gt;
&lt;tbody&gt;
&lt;tr&gt;
&lt;td&gt;CLOCK_50&lt;/td&gt;
&lt;td&gt;PIN_AF14&lt;/td&gt;
&lt;td&gt;50 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;CLOCK2_50&lt;/td&gt;
&lt;td&gt;PIN_AA16&lt;/td&gt;
&lt;td&gt;50 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;CLOCK3_50&lt;/td&gt;
&lt;td&gt;PIN_Y26&lt;/td&gt;
&lt;td&gt;50 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;CLOCK4_50&lt;/td&gt;
&lt;td&gt;PIN_K14&lt;/td&gt;
&lt;td&gt;50 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;HPS_CLOCK1_25&lt;/td&gt;
&lt;td&gt;PIN_D25&lt;/td&gt;
&lt;td&gt;25 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;tr&gt;
&lt;td&gt;HPS_CLOCK2_25&lt;/td&gt;
&lt;td&gt;PIN_F25&lt;/td&gt;
&lt;td&gt;25 MHz&lt;/td&gt;
&lt;td&gt;时钟输入 3.3V&lt;/td&gt;
&lt;/tr&gt;
&lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;时钟管理器结构图和系统集成&lt;/p&gt;
&lt;p&gt;&lt;img alt="时钟管理器结构图和系统集成" src="/images/memo/时钟管理器结构图和系统集成.png"&gt;&lt;/p&gt;
&lt;h2&gt;3.关于各个IP核的配置问题&lt;/h2&gt;
&lt;h2&gt;4.关于各类接口协议的问题&lt;/h2&gt;
&lt;h3&gt;4.1 Avalon&amp;nbsp;接口&lt;/h3&gt;
&lt;p&gt;七个接口：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;Avalon Streaming Interface ( Avalon -&lt;span class="caps"&gt;ST&lt;/span&gt;)—支持单向数据流的接口，包括多路复用流，数
据包和 &lt;span class="caps"&gt;DSP&lt;/span&gt;&amp;nbsp;数据。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Memory Mapped Interface ( Avalon -&lt;span class="caps"&gt;MM&lt;/span&gt;)—基于地址的读/写接口&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Conduit Interface—适用于不适配任何其他 Avalon 类型的单个信号或信号组的接口
类型。您可以在 Platform Designer 系统内部连接管道接口(conduit interface)。或者，可以
将它们导出以连接到设计中的其他模块或者连接到 &lt;span class="caps"&gt;FPGA&lt;/span&gt;&amp;nbsp;管脚。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Tri-State Conduit Interface ( Avalon -&lt;span class="caps"&gt;TC&lt;/span&gt;) —支持与片外（off-chip）外设连接的
接口。多个外设可以通过信号多路复用(signal multiplexing)来共享管脚，从而减少 &lt;span class="caps"&gt;FPGA&lt;/span&gt; 的
管脚数和 &lt;span class="caps"&gt;PCB&lt;/span&gt;&amp;nbsp;上的走线数量。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Interrupt&amp;nbsp;Interface—允许组件向其他组件发送事件信号的接口。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Clock&amp;nbsp;Interface—驱动或接收时钟的接口。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;Avalon Reset&amp;nbsp;Interface—提供复位连接的接口。&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;h2&gt;5.关于硬件设计中的注意事项&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;注意&lt;strong&gt;复位信号&lt;/strong&gt;的连接，不可空置，
  edge：如果器件处于复位状态并且&lt;code&gt;nCONFIG&lt;/code&gt;或&lt;code&gt;nSTATUS&lt;/code&gt;信号为低电平，那么器件的&lt;code&gt;IDCODE&lt;/code&gt;可能不会被正确的读取。为了正确地读取器件&lt;code&gt;IDCODE&lt;/code&gt;，必须只有在&lt;code&gt;nCONFIG&lt;/code&gt;和&lt;code&gt;nSTSTUS&lt;/code&gt;信号处于高电平时，发出&lt;code&gt;IDCODE&lt;/code&gt;JTAG指令&lt;/li&gt;
&lt;/ul&gt;
&lt;h2&gt;6.关于软件开发中的问题&lt;/h2&gt;
&lt;ul&gt;
&lt;li&gt;用sopc-creat-header-files生成硬件地址信息&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;关于&lt;code&gt;generate_hps_qsys_header.sh&lt;/code&gt;脚本&lt;/p&gt;
&lt;div class="highlight"&gt;&lt;pre&gt;&lt;span&gt;&lt;/span&gt;&lt;code&gt;  #!/bin/sh                           // 
  sopc-create-header-files \          // 调用sopc-creat-header-files工具
  &amp;quot;./soc_system.sopcinfo&amp;quot; \           // 当前文件夹下的.sopcinfo文件
  --single hps_0.h \                  // 要生成的文件名字
  --module hps_0                      // 在qsys中添加hps模块时的名字，不是指工程中模块的名字
&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;

&lt;h2&gt;7.关于外围部分模块的使用记录&lt;/h2&gt;
&lt;h3&gt;7.1 esp8266 &lt;span class="caps"&gt;ESP&lt;/span&gt;-01&lt;/h3&gt;
&lt;p&gt;引脚定义
&lt;img alt="ESP01引脚定义" src="/images/memo/esp01_pindefine.png"&gt;&lt;/p&gt;
&lt;p&gt;工作状态
| CH_PD | 状态   |
| &amp;#8212;&amp;#8212;- | &amp;#8212;&amp;#8212;&amp;#8212; |
| &lt;span class="caps"&gt;HIGH&lt;/span&gt;  | 工作   |
| &lt;span class="caps"&gt;LOW&lt;/span&gt;   | 不工作&amp;nbsp;|&lt;/p&gt;
&lt;p&gt;程序烧写
| &lt;span class="caps"&gt;GPIO0&lt;/span&gt; | &lt;span class="caps"&gt;GPIO2&lt;/span&gt;  | 状态           |
| &amp;#8212;&amp;#8212;- | &amp;#8212;&amp;#8212;&amp;#8212; | &amp;#8212;&amp;#8212;&amp;#8212;&amp;#8212;&amp;#8212;&amp;#8212;&amp;#8212; |
| &lt;span class="caps"&gt;HIGH&lt;/span&gt;  | 工作   | &lt;span class="caps"&gt;SPI&lt;/span&gt; &lt;span class="caps"&gt;FLASH&lt;/span&gt; 启动 |
| &lt;span class="caps"&gt;LOW&lt;/span&gt;   | 不工作 | UART烧写模式&amp;nbsp;|&lt;/p&gt;
&lt;h2&gt;7.关于RF部分的问题&lt;/h2&gt;
&lt;h2&gt;附1&amp;nbsp;学习资源链接&lt;/h2&gt;
&lt;ol&gt;
&lt;li&gt;&lt;a href="https://blog.csdn.net/recclay/category_9848917.html"&gt;csdn网站上关于小梅哥SOC&amp;nbsp;FPGA的文档&lt;/a&gt;&lt;/li&gt;
&lt;/ol&gt;</content><category term="memo"></category><category term="FPGA"></category><category term="SoC"></category></entry></feed>