0.7
2020.2
May  7 2023
15:24:31
D:/Verilog Projects/Checking_2/Checking_2.sim/sim_1/synth/timing/xsim/Test_time_synth.v,1702299728,verilog,,D:/Verilog Projects/Checking_2/Checking_2.srcs/sim_1/new/Test.v,,ACC;B;Control;DFF;DFF_0;DFF_1;DFF_10;DFF_11;DFF_12;DFF_13;DFF_14;DFF_15;DFF_16;DFF_17;DFF_18;DFF_19;DFF_2;DFF_20;DFF_21;DFF_22;DFF_23;DFF_24;DFF_25;DFF_26;DFF_27;DFF_28;DFF_29;DFF_3;DFF_30;DFF_31;DFF_32;DFF_33;DFF_34;DFF_35;DFF_36;DFF_37;DFF_38;DFF_39;DFF_4;DFF_40;DFF_41;DFF_42;DFF_5;DFF_6;DFF_7;DFF_8;DFF_9;DR;IR;JKFF;JKFF_43;JKFF_44;JKFF_45;JKFF_46;MAR;MDR;PC;Processor;Stat_Reg;glbl,,,,,,,,
D:/Verilog Projects/Checking_2/Checking_2.srcs/sim_1/new/Test.v,1702157271,verilog,,,,Test,,,,,,,,
