<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1665410087">
  <File Type="VDS-TIMING-PB" Name="top_gen_wrapper_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_gen_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top_gen_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_gen_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_gen_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_gen_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top_gen_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="top_gen_wrapper_reports.tcl"/>
  <File Type="PA-TCL" Name="top_gen_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/top_gen/top_gen.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MyS_tf/MyS_tf.srcs/sources_1/bd/top_gen/top_gen.bd"/>
        <Attr Name="ImportTime" Val="1664845803"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/clk_div.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documentos/CESE/09_CLP_fpga/PWM/src/clk_div.vhd"/>
        <Attr Name="ImportTime" Val="1650141053"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/pwm.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documentos/CESE/09_CLP_fpga/PWM/src/pwm.vhd"/>
        <Attr Name="ImportTime" Val="1650141640"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/sine.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documentos/CESE/09_CLP_fpga/PWM/src/sine.vhd"/>
        <Attr Name="ImportTime" Val="1650130558"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/src/generator.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documentos/CESE/09_CLP_fpga/PWM/src/generator.vhd"/>
        <Attr Name="ImportTime" Val="1650132011"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ila_generador.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../MyS_tf/MyS_tf.srcs/sources_1/new/ila_generador.vhd"/>
        <Attr Name="ImportTime" Val="1664843021"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../MyS_tf/MyS_tf.srcs/component.xml">
      <FileInfo SFType="IPXACT"/>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/top_gen/hdl/top_gen_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_gen_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Trabajo final/lab1_ArtyZ7_10.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Documentos/CESE/11_MyS/Trabajo final/lab1_ArtyZ7_10.xdc"/>
        <Attr Name="ImportTime" Val="1542127674"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_var_clk_div_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_generator_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_ila_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_control_reg_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_rst_ps7_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="top_gen_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
</GenRun>
