`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08.01.2024 13:50:57
// Design Name: 
// Module Name: Decoder2to4
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Decoder2to4(d0,d1,d2,d3, a0, a1);
    input a0, a1;
    output d0,d1,d2,d3;    
    wire an0,an1;
                 //Write the logic for 2 to 4 decoder in Gatelevel modeling
               
endmodule

