verilog verilog hdl salah bahasa hdl mendeskripsikan tiaptiap entitas arsitektur rangkaian logika bahasa verilog distandarisasi ieee 1364 bahasa hdl vhdl mendeskripsikan entitas kedalam kode pemrograman stub 