{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 26,
    "month": 12,
    "day": 18
  },
  "case_number": "平成26(行ケ)10034",
  "case_name": "審決取消請求事件",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "84701",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=84701",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/701/084701_hanrei.pdf",
  "contents": "平成２６年１２月１８日判決言渡\n平成２６年（行ケ）第１００３４号  審決取消請求事件\n口頭弁論終結日  平成２６年１２月２日\n判 決\n原 告    ノース－ウエスト  ユニヴァーシティ\n訴 訟 代 理 人 弁 理 士  岡部   讓\n同  吉 澤 弘 司\n同  新井   剛\n被 告  特許庁長 官\n指定代理 人  酒 井 伸 芳\n同  関谷 隆 一\n同  稲 葉 和 生\n同  内山   進\n主 文\n１  原告の請求を棄却する。\n２  訴訟費用は原告の負担とする。\n３  この判決に対する上告及び上告受理申立てのための付加期間を３０日と定め\nる。\n事実及び理 由\n第１  請求\n特許庁が不服２０１２－２１７５４号事件について平成２５年９月１７日に\nした審決を取り消す。\n第２  事案の概要\n１  特許庁における手続の経緯等（当事者間に争いがない。）\n原告は，発明の名称を「ＭＯＳＦＥＴ用の駆動回路および方法」とする発明\nについて，平成１３年２月２３日に国際出願（特願２００１－５６２８３９号\n（パリ条約による優先権主張  平成１２年２月２３日）。以下「本願」という。\n平成２４年２月１７日付け手続補正後の請求項の数は１８である。）をしたが，\n平成２４年６月２９日付け（同年７月４日送達）で拒絶査定を受けたので，同\n年１１月２日，これに対する不服の審判を請求した。\n特許庁は，この審判請求を，不服２０１２－２１７５４号事件として審理し\nた結果，平成２５年９月１７日，「本件審判の請求は，成り立たない。」との\n審決をし，同審決の謄本を，同年１０月１日，原告に送達した。\n原告は，平成２６年１月２９日，上記審決の取消しを求めて本件訴えを提起\nした。\n２  特許請求の範囲\n前記手続補正後の本願の特許請求の範囲における請求項１７の記載は次のと\nおりである（甲３。この請求項に係る発明を，以下「本願発明」という。また，\n同手続補正後の本願の明細書を，以下「本願明細書」という。）。\n【請求項１７】\nゲートを含む絶縁ゲート半導体デバイスを駆動する方法であって，電荷蓄積\n手段とスイッチング手段とが回路内で前記デバイスのゲートへ接続され，前記\nデバイスの最大定格の３乃至４倍を超えるゲート電圧を生じるチャージパルス\nを前記電荷蓄積手段から前記ゲートへ印加することを特徴とする方法。\n３  審決の理由\n別紙審決書写しのとおりである。要するに，本願発明は，特開平１１－９\n７９９５号公報（甲２。以下「引用例」という。）に記載の発明に基づいて\n当業者が容易に発明をすることができたものであるから，特許法２９条２項\nの規定により特許を受けることができないというものである。\n審決が，上記結論を導くに当たり認定した，引用例に記載の発明（以下\n「引用発明」という。）の内容，本願発明と引用発明との一致点及び相違点\nは，次のとおりである。\nア  引用発明の内容\n「ゲートを含む電界制御型半導体素子１を駆動する方法であって，\nゲート電荷供給用コンデンサＣ１とＦＥＴスイッチ２を含む駆動回路が\n前記素子のゲート端子Ｇ１へ接続されており，\nゲート電荷供給用コンデンサＣ１に充電された電荷によりゲート静電容\n量Ｃｇを充電することにより，\nゲート端子電圧Ｖｇ１は，電界制御型半導体素子のゲート最大定格２０\nＶを超えるスパイク電圧，例えばその急峻な電圧のピーク電圧値が３６Ｖ\nとなった後，最終目標ゲート電圧であるゲート動作電圧１８Ｖに向かって，\n非振動的に減衰する方法。」\nイ  一致点\n「ゲートを含む絶縁ゲート半導体デバイスを駆動する方法であって，電荷\n蓄積手段とスイッチング手段とが回路内で前記デバイスのゲートへ接続さ\nれ，前記デバイスの最大定格を超えるゲート電圧を生じるチャージパルス\nを前記電荷蓄積手段から前記ゲートへ印加することを特徴とする方法。」\nである点。\nウ  相違点\n「デバイスの最大定格を超えるゲート電圧」に関し，\n本願発明は「デバイスの最大定格の３乃至４倍を超えるゲート電圧」で\nあるのに対して，\n引用発明は「ゲート最大定格２０Ｖを超えるスパイク電圧，例えばその\n急峻な電圧のピーク電圧値が３６Ｖ」となる「ゲート端子電圧Ｖｇ１」で\nある点。\n第３  原告の主張\n審決には，本願発明と引用発明との一致点及び相違点の認定の誤り（取消事\n由１），相違点の容易想到性に関する判断の誤り（取消事由２），並びに判断\n遺脱及び理由不備の違法（取消事由３）があり，これらはいずれも審決の結論\nに影響するものであるから，審決は取り消されるべきである。\n１  取消事由１（本願発明と引用発明との一致点及び相違点の認定の誤り）\n本願発明は，「トランジスタ接合に固有のキャパシタンス」による信号遅延，\nすなわち，内部ゲート電極とソースとの間のキャパシタンスによるＭＯＳＦＥ\nＴの立上り時間及び立下り時間の遅延を補償するため，デバイスの最大定格の\n３ないし４倍を超えるゲート電圧を「ゲート」へ印加するというものである。\nそして，ここにいう「ゲート」については，通常の電界制御型トランジスタ\nにおいては，ゲート配線におけるインダクタンスや抵抗は無視できる程度に小\nさいため，外部ゲート端子と内部ゲートのそれぞれの電位は等しく，外部ゲー\nト端子と内部ゲートは電気的に一体として把握し得る。よって，本願発明にお\nいては，外部ゲート端子と内部ゲートとを区別する必要はない。\n仮に，「電荷蓄積手段」と「ゲート」との間に，無視し得ない程度の大きな\nインダクタンス，抵抗が存在する場合には，ゲート電極には最大定格を超える\n電圧が印加されなくなり，本願発明は機能し得なくなる。したがって，上記の\nとおりの本願発明の目的や作用効果を参酌すると，本願発明においては，ゲー\nト配線の「寄生インダクタンス分」，「寄生抵抗分」は含まれないと解するべ\nきである。\nこれに対し，引用発明は，大型のＩＧＢＴなどのケース内部のゲート配線の\nインダクタンス，すなわち，外部ゲート端子と内部ゲート電極との間の配線の\n寄生抵抗，寄生インダクタンスによる遅延を補償するため，外部ゲート端子に\n最大定格の約１．８倍の電圧を印加するものであり，内部ゲート電極には最大\n定格以下の電圧が印加されるにすぎない。\nこのように，両発明はその目的及び課題解決手段が大きく異なっていること\nに照らせば，審決が，「前記デバイスの最大定格を超えるゲート電圧を生じる\nチャージパルスを前記電荷蓄積手段から前記ゲートへ印加する」ことを両発明\nの一致点として認定したのは誤りである。引用発明において，本願発明の「ゲ\nート」と対比すべきは，「内部ゲート」であって，「外部ゲート端子」ではな\nいし，引用発明においては，内部ゲート電圧は常に最大定格電圧以下である。\nそうすると，両発明の間には，審決の認定した相違点（以下，これを「相違\n点１」という。）に加えて，以下の相違点（以下「相違点２」という。）が認\n定されるべきであるから，審決による相違点の認定にも誤りがある。\n（相違点２）\n「前記ゲートへ印加する」に関し，\n本願発明はデバイスの最大定格を超えるゲート電圧を「ゲート」へ印加する\nのに対して，\n引用発明はデバイスの最大定格を超える電圧を「外部ゲート端子」へ印加す\nるが，「ゲート」へ印加していない点。\n２  取消事由２（相違点の容易想到性に関する判断の誤り）\n前記１のとおり，引用発明は，外部ゲート端子に最大定格のわずか１．８倍\nの電圧を印加するに止まり，ゲート（内部ゲート）の電圧Ｖｇ２を最大定格以\n下に抑えている。すなわち，引用発明は，ゲート内部電圧をゲート最大定格以\n下に維持することが当然の前提となっており，本願発明が内部ゲートに最大定\n格を超える電圧を積極的に印加することと相反するものである。\nしたがって，引用発明は，本願発明を示唆するどころかその阻害事由となる\nものであり，本願発明は，引用発明に基づいては進歩性を否定され得ないから，\n相違点１に係る本願発明の構成の容易想到性についての審決の判断には，誤り\nがある。\nまた，審決は，相違点２について判断しておらず，この点でも誤りがある。\n３  取消事由３（判断遺脱及び理由不備の違法）\n審決は，請求項１７に係る本願発明についてのみ判断し，本願における他の\n請求項に係る発明については全く判断していない。特に，請求項１及び１６に\n係る発明は，引用例には開示や示唆がない際立った技術的特徴を備えており，\n引用発明に基づき進歩性を否定されるものではない。\nそれにもかかわらず，本願発明についてのみ判断をした審決には，判断遺脱\n及び理由不備の違法がある。\n第４  被告の主張\n１  取消事由１について\n引用発明は，あくまでも電界制御型半導体素子のゲート静電容量，すなわち\nゲートにおけるキャパシタンスを高速充電してデバイスを高速駆動することを\n主たる目的とするものであり，「特に大容量で大型のＩＧＢＴ，ＦＥＴなどの\n電界制御型半導体素子」について「素子ケース内部のゲートインダクタンスを\nも補償」することができるというのは，副次的な効果にすぎない。よって，引\n用発明が，ゲート配線のインダクタンスによる遅れを補償するものであるとの\n原告の主張は誤りであり，引用発明と本願発明のいずれも，ゲートにおけるキ\nャパシタンスに起因する立上り時間の遅延を小さくするために，絶縁ゲート半\n導体デバイスのゲートに，最大定格を超えるゲート電圧を印加するという技術\n思想において共通する。\nそして，寄生インダクタンス分，寄生抵抗，ゲート静電容量等の等価回路成\n分は，一般の回路図においては通常省略されるものであり，本願明細書の図１\nに示されたＭＯＳＦＥＴにおいても，このような等価回路成分は省略して記載\nされたものと考えられること，本願発明のゲートが絶縁ゲート半導体デバイス\nの内部のゲート電極であるとの特定はなく，一般に，回路内で接続されるもの\nは電子部品同士であり，本願発明でも電子部品である絶縁ゲート半導体デバイ\nスの外部ゲート端子へ接続するものと解されることからすれば，本願発明のゲ\nートは，内部ゲートではなく外部ゲート端子であると解される。本願の請求項\n１の「第１の端子としてゲート（２０）を含み…」との記載も，かかる解釈に\n整合する。\nそうすると，本願発明は，デバイスの外部ゲート端子に最大定格を超えるゲ\nート電圧を印加することを規定するのみであるから，これを前提とする審決に\nよる引用発明との一致点の認定に誤りはなく，原告が主張する相違点２を相違\n点１に追加して認定すべきであるということもできない。\n２  取消事由２について\n定格とは，製品が破壊されないことを保証したり，長期的な信頼性を保証し\nたりするためにメーカーがユーザーに提示する一応の目安であって，ユーザー\nがこれを絶対に超えられないとするほど絶対的に制約のある数値ではないこと\nは，当業者が普通に理解することができる。\nしたがって，引用例に，ゲート内部電圧をゲート最大定格以下に維持する事\n例が記載されていることをもって，当業者が，これを絶対に超えてはならない\nとする阻害事由があるということはできない。デバイスのゲートに印加する電\n圧を高くするに従い，ターンオン時間が短くなることは，当業者において明ら\nかであるから，半導体デバイスのターンオン時間を短くするために，メーカー\nによる半導体デバイスが破壊されないことの保証や長期的な信頼性の保証との\n得失も考慮して，デバイスの最大定格の３ないし４倍を超えるゲート電圧（外\n部ゲート電圧）を印加することは，引用例に接した当業者が容易に想到し得る\n事項である。また，本願明細書の記載を参酌しても，デバイスのゲートにデバ\nイスの最大定格の３ないし４倍を超える電圧を印加することにより，予測を超\nえる格別顕著な効果を生じると認める根拠もない。\nよって，本願発明が引用発明から容易に想到し得る旨の審決の判断に，誤り\nはない。\n３  取消事由３について\n一つの特許出願において，一部の請求項に係る発明について特許をすること\nができない事由がある場合には，他の請求項についての判断いかんに関わらず，\n特許出願全体について，一つの行政処分としての拒絶査定をすべきことになる。\nしたがって，本願発明が特許を受けることができないものである以上，その\n余の請求項に係る発明について判断するまでもなく，本願は出願全体として拒\n絶されるべきであり，審決に原告の主張する違法はない。\n第５  当裁判所の判断\n当裁判所は，原告の主張は理由がないと判断する。その理由は次のとおりで\nある。\n１  取消事由１（本願発明と引用発明との一致点及び相違点の認定の誤り）につ\nいて\n原告は，本願発明と引用発明とは，デバイスの最大定格を超える電圧を，\n本願発明では「ゲート」（ここにいう「ゲート」については，外部ゲート端\n子と内部ゲートとを区別する必要はないとする。）へ印加するのに対して，\n引用発明では外部ゲート端子に印加する点において，相違する旨主張する\n（前記第３の１）。\nこれに対し，被告は，本願発明のゲートは外部ゲート端子を指し，これに\n最大定格を超える電圧を印加する点において，引用発明との間に相違点はな\nいと主張する（前記第４の１）。\nそこで，本願発明における「ゲート」の意義を検討することとする。\nこの点，本願明細書の特許請求の範囲の請求項１には，次の発明が記載さ\nれており，請求項１６には，請求項１中の「駆動する方法」をいずれも「駆\n動する回路」と改めるほかは請求項１と同内容の発明が記載されている（甲\n３）。\n「【請求項１】\n第１の端子としてゲート（２０）を含み，少なくとも第２および第３の端\n子（２２，２４）をさらに含む絶縁ゲート半導体デバイス（１２）を駆動す\nる方法であって，\n電荷蓄積デバイス（１４）とスイッチング手段とが回路内で前記半導体デ\nバイスのゲートへ接続され，オン状態とオフ状態のいずれか一方の状態とオ\nン状態とオフ状態の他方の状態との間で前記半導体デバイスを切り換えるよ\nうに，前記電荷蓄積デバイスからチャージパルスを前記半導体デバイスの前\n記ゲートへ印加する絶縁ゲート半導体デバイスを駆動する方法において，\n前記チャージパルスの持続期間は，前記半導体デバイスの前記第２及び第\n３の端子に接続された回路内の電流が変化する前に，前記チャージパルスが\n完了し，その間に十分なチャージを前記電荷蓄積デバイスから前記半導体デ\nバイスのゲートへ転送して前記半導体デバイスをオン状態とオフ状態との間\nで改善された立ち上がり及び立下り時間で切り替えることを特徴とする絶縁\nゲート半導体デバイスを駆動する方法。」\n上記請求項における「第１の端子としてゲート（２０）を含み，少なくと\nも第２および第３の端子（２２，２４）をさらに含む絶縁ゲート半導体デバ\nイス（１２）」との記載からすると，電子部品としての「絶縁ゲート半導体\nデバイス」は三つの端子を含んでおり，「第１の端子として」の「ゲート\n（２０）」は外部ゲート端子であると解するのが自然であると考えられる。\n一方，本願発明に係る請求項１７には「ゲートを含む絶縁ゲート半導体デバ\nイス」との記載があるが，これと請求項１や同１６における「第１の端子と\nしてゲート…を含み，…第２および第３の端子…をさらに含む絶縁ゲート半\n導体デバイス」とが，「絶縁ゲート半導体デバイス」や「ゲート」の意義に\n関して異なるものであるとの記載はなく，このことをうかがわせる記載もな\nい。\nまた，本願発明に係る請求項１７の「電荷蓄積手段とスイッチング手段と\nが回路内で前記デバイスのゲートへ接続され，」との記載は，回路内での接\n続の対象となっている「ゲート」が，内部ゲート電極ではなくむしろ外部ゲ\nート端子を指すことを示唆するものであるということができる。\nとはいえ，本願発明における「ゲート」については，請求項１７の記載そ\nれ自体では，必ずしもその技術的意義を一義的に明確に理解することができ\nないとも考えられることから，本願明細書における発明の詳細な説明の記載\nを参酌することとする。\nア  この点，本願明細書（甲１）には，次の記載がある（誤記は，適宜訂正\nした。）。\n「【発明の詳細な説明】\n【０００１】\n技術分野\n本発明は，酸化金属電界効果トランジスタ（ＭＯＳＦＥＴ），より具体\n的にはパワーＭＯＳＦＥＴなどの絶縁ゲート半導体デバイスのスイッチン\nグ速度を改善するための回路および方法に関する。\n【０００２】\n背景技術\nトランジスタ接合に固有のキャパシタンスにより，回路内の電圧が切り\n替わることができる速度が制限される。また，ミラー効果が前述の類のデ\nバイスのゲートにおけるキャパシタンスに影響することも周知のことであ\nる。」\n「【０００５】\n発明の目的\nしたがって，本発明の一目的は，それにより前述の欠点が少なくとも緩\n和されるだろうと本出願人が確信する，絶縁ゲート半導体デバイスの立上\nり時間および／または立下り時間を改善するためのトリガ回路および方法\nを提供することにある。\n【０００６】\n発明の概要\n本発明によれば，第１の端子としてゲートを含み，少なくとも第２およ\nび第３の端子をさらに含む絶縁ゲート半導体デバイス用のトリガ回路が提\n供され，その回路は，\n－  電荷蓄積デバイスと，回路内でそのデバイスのゲートに接続された高\n速スイッチング手段とを含み，\n－  高速スイッチング手段が，絶縁ゲート・デバイスの指定のターンオン\n遅延時間より短い第１の期間にオフ状態とオン状態との間で切り替わるこ\nとができ，\n－  絶縁ゲート・デバイスが絶縁ゲート・デバイス用の指定の立上り時間\nまたは立下り時間より短い第２の期間にオフ状態とオン状態との間で切り\n替わるように，高速スイッチング手段が，蓄積デバイスと絶縁ゲート・デ\nバイスのゲートとの間で電荷を移動させるように制御可能である。\n【０００７】\n絶縁ゲート半導体デバイスは，パワーＭＯＳＦＥＴなどの酸化金属半導\n体電界効果トランジスタ（ＭＯＳＦＥＴ）にすることができる。\n【０００８】\n別法として，絶縁ゲート半導体デバイスは，絶縁ゲート・バイポーラ・\nトランジスタにすることができる。」\n「【００１５】\n高速スイッチング手段とゲートとの間の回路内にインダクタを設けるこ\nとができる。」\n「【００１９】\n発明の好ましい実施形態の説明\n図１（判決注・右のとおり）には，\n酸化金属半導体電界効果トランジスタ\n（ＭＯＳＦＥＴ）などの絶縁ゲート半\n導体デバイス１２用の本発明によるト\nリガ回路１０の基本図が示されている。\n【００２０】\n同図には，パワーＭＯＳＦＥＴが示されているが，これはＨＥＸＦＥＴ\nという商標とＩＲＦ７４０という番号の下にＩｎｔｅｒｎａｔｉｏｎａｌ\nＲｅｃｔｉｆｉｅｒ社から入手可能なものである。…」\n「【００２３】\nＭＯＳＦＥＴをオンに切り替えるために，高速スイッチング・デバイス\nは電子的にオンに切り替えられ，それにより，キャパシタ１４からＭＯＳ\nＦＥＴのゲート２０に十分な電荷が高速転送され，ＭＯＳＦＥＴをオンに\n切り替える。\n【００２４】\n図１の回路用の時図表は図３（判決\n注・右のとおり）および図４（判決注\n・略）に示されている。破線で示すグ\nラフはＭＯＳＦＥＴ１２の通常の指定\n動作を示している。このため，図３の\nグラフ３０は従来のスイッチ・オン時\nのＭＯＳＦＥＴのゲート電圧を示している。ＭＯＳＦＥＴは３２でオンに\n切り替わり，グラフは約３４ｎｓのターンオン遅延時間を示している。関\n連のゲート電流は図４の３４に示されている。\n【００２５】\n本発明による方法のグラフは図３および図４の３６および３８にそれぞ\nれ示されている。図３の４０には，キャパシタ１４からスイッチ１６を通\nる電荷の前述の高速転送と，その結果のＭＯＳＦＥＴのゲート上での電圧\nの上昇が示されている。４２に示すその後のゲート電圧の降下は，前述の\nミラー効果に帰するものである。しかし，明らかなことは，わずか４ｎｓ\n後に４４でデバイスがオンに切り替わることである。ゲート２０における\n関連電流は図４の３８に示されている。初めに，電荷転送段階中のゲート\n電流は高く，その後，無視できるレベルまで低下する。また，ＭＯＳＦＥ\nＴのデータ指定の範囲内のドレイン電流の場合，本発明によるスイッチン\nグ方法および回路によるスイッチング損失も低減されるものと思われ\nる。」\n「【００２７】\n図２（判決注・右のとおり）には，トリ\nガ回路１０の回路図が示されているが，そ\nの場合，第１のスイッチング・デバイス１\n６はＳＩＤＡＣである。\n【００２８】\nＳＩＤＡＣ１６およびＭＯＳＦＥＴ１２\nと並列なキャパシタ１４の両端に周期電圧\nが印加される。初めに，第１の半サイクル中に入力１９で供給される電圧\nはＳＩＤＡＣ１６をオンに切り替えるには不十分なものであり，それによ\nりキャパシタ１４は充電される。供給電圧がＳＩＤＡＣ１６のしきい値に\n達すると，それがオンに切り替わり，その結果，キャパシタ１４からＭＯ\nＳＦＥＴ１２のゲート２０までの閉回路ができ，キャパシタ１４を部分的\nに放電し，それによりゲート２０を充電する。その結果，キャパシタ１４\nとゲート２０との間で電荷が共用されることになり，何らかの電圧，好ま\nしくはアースに関連してゲートしきい値電圧より上の電圧がゲートに印加\nされる。\n【００２９】\nこの方法を使用すると，短い間隔の場合，デバイスを破壊せずに一部の\nＭＯＳＦＥＴ１２の最大しきい値定格の約３～４倍までゲート電圧を駆り\n立てることができる。」\nイ  以上のとおりの本願明細書の記載に照らすと，本願に係る発明における\n「絶縁ゲート半導体デバイス」は，「第１の端子としてゲートを含み，少\nなくとも第２および第３の端子をさらに含む」（【０００６】）とされて\nいるから，本願に係る発明の全体を通じて，「絶縁ゲート半導体デバイ\nス」が三つの端子を含む電子部品としてのそれであり，「第１の端子とし\nて」の「ゲート」は，外部ゲート端子を指すものということができる。ま\nた，「高速スイッチング手段とゲートとの間の回路内にインダクタを設け\nることができる。」（【００１５】）との記載からも，ここにいう「ゲー\nト」は，回路内での接続の対象となる外部ゲート端子を指すものというこ\nとができる。\nこれに対し，本願明細書の回路図（図１及び図２）においては，絶縁ゲ\nート半導体デバイスの素子ケースの範囲は示されておらず，「ゲート２\n０」は回路図記号中の電極部分を指しているかのようである。しかるに，\n電気回路及び回路素子において，回路配線があれば，素子の内外を問わず，\n等価回路成分として「Ｌ（インダクタンス）」，「Ｒ（抵抗）」，「Ｃ\n（キャパシタンス）」が存在し，このような等価回路成分は，一般の回路\n図においては省略されることが通常であることや，回路内で接続されるの\nは一般に電子部品同士であり，絶縁ゲート半導体における接続対象として\nのゲートとは，同半導体を収容したケースから延出された外部ゲート端子\nであること，図１には，絶縁ゲート半導体デバイスの回路図記号の脇に\n「ＭＯＳＦＥＴ  ＩＰＦ７４０」との記載があり，これは，本願明細書の\n【００２０】によれば，特定の電子部品としてのパワーＭＯＳＦＥＴ（Ｈ\nＥＸＦＥＴ  ＩＲＦ７４０。同図中の「ＩＰＦ７４０」は「ＩＲＦ７４\n０」の誤記であると考えられる。）を指すことから，同図における「ゲー\nト２０」は，上記電子部品の外部ゲート端子と解するのが自然と考えられ\nること，本願明細書には，他に，「ゲート」が絶縁ゲート半導体デバイス\nの内部のゲート電極であることをうかがわせる記載はないことからすれば，\n上記回路図中の「ゲート２０」が，素子ケースの内部のゲート電極を指す\nと解することはできないというべきである。\n以上のとおりであって，本願明細書の記載を参酌すると，本願発明にお\nいて，「絶縁ゲート半導体デバイス…の最大定格を超えるゲート電圧を生\nじるチャージパルス」を印加される対象としての「前記デバイスのゲー\nト」とは，絶縁ゲート半導体デバイスの外部ゲート端子を指すと認めるの\nが相当である。\n一方，引用例（甲２）の「前記ゲート最大定格電圧Ｖｍよりも高い電圧\nＶ１を前記電界制御型半導体素子のゲート端子に印加し，」（【請求項\n１】，【００１０】）との記載によれば，引用発明は，ゲート最大定格電\n圧よりも高い電圧を半導体素子の外部ゲート端子に印加するものと認めら\nれる。\nそうすると，本願発明は，「絶縁ゲート半導体デバイス…の最大定格を\n超えるゲート電圧を生じるチャージパルス」を，外部ゲート端子としての\n「前記デバイスのゲート」に印加する点で，引用発明と一致するから，審\n決には，両発明の一致点の認定に関して誤りはなく，また，原告の主張す\nる相違点２を看過した誤りがあったということもできない。\n原告は，①通常の電界制御型トランジスタにおいては，ゲート配線のイン\nダクタンスや抵抗の等価回路成分は無視し得る程度に小さいから，外部ゲー\nト端子と内部ゲートとは電気的に一体として把握し得，そのため，本願発明\nにおいては外部ゲート端子と内部ゲートとを区別する必要はない，②本願発\n明と引用発明とは，発明の目的及び課題解決手段が異なっており，本願発明\nの「ゲート」と対比すべきは引用発明における「内部ゲート」であって「外\n部ゲート端子」ではない，と主張する。\nア  しかしながら，①については，仮に，本願明細書の「発明の好ましい実\n施形態の説明」において用いられたパワーＭＯＳＦＥＴ（ＨＥＸＦＥＴ\nＩＲＦ７４０。そのデータシートは甲６のとおり。）については，ゲート\n配線のインダクタンスを無視することができるものであったとしても，本\n願発明は，請求項１７の記載に照らして，「絶縁ゲート半導体デバイス」\nをそのような「ゲート配線のインダクタンスを無視することができる」も\nのに限定するものと認めることはできない。むしろ，電気回路及び回路素\n子において，回路配線がある以上，素子の内外を問わず等価回路成分が存\n在するのは前\n極とを，常に電気的に一体のものとして把握することはできないというべ\nきである。\nイ  次に，②については，本願発明と引用発明との間に，発明の目的や課題\n解決手段に相違があるかどうかはさておき，本願発明における「ゲート」\nが，請求項の記載や本願明細書の発明の詳細な説明の記載に照らして，外\nが，「トランジスタ接合に固有のキャパシタンスにより，回路内の電圧が\n切り替わることができる速度が制限される」との欠点を克服し，「絶縁ゲ\nート半導体デバイスの立上り時間および／または立下り時間を改善する」\nことを目的とすること，かかる課題の解決のため，デバイスの最大定格を\n超えるゲート電圧を生じるチャージパルスをデバイスの「ゲート」に印加\nすることを手段とするものであることを前提としても，そのことと，本願\n発明の「ゲート」が外部ゲート端子を指すこととが直ちに矛盾するもので\nはない。そして，本願発明の「ゲート」が外部ゲート端子を指す以上，こ\nれと引用発明における「外部ゲート端子」とを対比することに誤りはない。\nウ  なお，原告の主張には，本願発明の目的や作用効果を参酌すると，本願\n発明においては，「電荷蓄積手段」と「ゲート」との間に，ゲート配線の\n寄生インダクタンス分や寄生抵抗分は含まれないと解すべきであるとの部\n分がある。\nしかしながら，請求項１７は，本願発明をそのようなものに限定するも\nのではないし，前記イと同様に，本願発明の目的や作用効果と，デバイス\nにゲート配線の寄生インダクタンス分や寄生抵抗分が存在することとは，\n直ちに矛盾するものではないから，本願発明の目的や作用効果を踏まえて\nも，本願発明を原告が主張するようなものに限定することは困難である。\nエ  以上によれば，原告の上記主張はいずれも採用することができない。\n２  取消事由２（相違点の容易想到性に関する判断の誤り）について\n原告は，引用発明は，ゲート内部電圧をゲート最大定格以下に維持するこ\nとが前提となっている点で，内部ゲート電極に最大定格を超える電圧を積極\n的に印加する本願発明と相反し，本願発明に対する阻害事由になると主張す\nる（前記第３の２）。\nそこで，引用発明の内容について検討する。\nこの点，引用例（甲２）には，引用発明に関して，発明の詳細な説明とし\nて次の記載がある（誤記は，適宜訂正した。）。\n「【０００１】\n【産業上の利用分野】  本発明は，ＩＧＢＴ，ＦＥＴ などのゲート静電容\n量を高速で正または負に充電することによって電界制御半導体スイッチ素子\nを高速で駆動する回路に関する。」\n【０００２】\n【従来技術】  …」\n「【０００４】  高速高電圧半導体スイッチとしてはＩＧＢＴ，ＭＯＳＦＥＴ\nなどのような電圧駆動型の電界制御型半導体素子がスピードの点で有利であ\nるが，高速ターンオンさせるには，ゲート静電容量を高速充電することが必\n要である。この高速ゲート駆動の方法としては電圧源駆動が一般的である。\n【０００５】  その電圧源駆動は，電界制御型半導体素子のゲート最大定格電\n圧，例えば２０Ｖより低い１８Ｖのゲート動作電圧を電界制御型半導体素子\nのゲート端子に印加する駆動電源と電界制御型半導体素子のゲートとをスイ\nッチで出来る限り低いインピーダンス路で選択的に接続し，スイッチをオン\nさせることによりゲート静電容量を１８Ｖのゲート動作電圧に向かって充電\nする。\n【発明が解決しようとする課題】\n【０００６】  しかし，その充電には電源電圧を電界制御型半導体素子のゲー\nトに印加するゲート最大定格電圧よりも高くすることができないので，回路\nインピーダンスを下げるしかないが，これも限度があり，ある程度以上の高\n速ターンオン駆動はできない。\n【０００７】  また，電流源駆動も可能であるが，電界制御型半導体素子のゲ\nートに印加する電圧がゲート最大定格電圧よりも低くなければならないため\nに，ゲート端子にゼナーダイオードなどの過電圧保護素子を接続しなければ\nならないというのが，一般的な考えであり，ゲート端子電圧を制限するため\nに，大型のＩＧＢＴなどのケース内部のゲート配線のインダクタンスによる\n遅れを保障できず，この駆動方法も十分に高速で駆動することはできない。\n【０００８】  さらにまた，他の用途ではＩＧＢＴ，ＭＯＳＦＥＴを高速でタ\nーンオフさせるために，ゲート電圧を正バイアス電圧から負バイアス電圧に\n高速で反転充電する駆動方法もあるが，この場合にも大型のＩＧＢＴなどの\nケース内部のゲート配線のインダクタンスによる遅れで，ある程度以上には\n高速化ができない。\n【０００９】  本発明は，このような問題点を解決してＩＧＢＴ，ＭＯＳＦＥ\nＴのような電界制御型半導体素子を従来よりも高速でターンオン，あるいは\nターンオフさせることのできる駆動方法及び駆動回路を提供することを課題\nとする。\n【００１０】\n【課題を解決するための手段】  この課題を解決するため，請求項１に記載の\n発明は，ゲート静電容量Ｃｇ，ゲート最大定格電圧Ｖｍ，その電圧よりも低\nいゲート動作電圧Ｖ２及び内部ゲートインダクタンスを有する電界制御型半\n導体素子を高速でターンオンさせる駆動方法において，前記ゲート静電容量\nＣｇよりも容量の小さい別の静電容量Ｃａ（Ｃｇ＞Ｃａ）を前記ゲート最大\n定格電圧Ｖｍよりも高い電圧まで充電し，前記電界制御型半導体素子のター\nンオン駆動時に前記静電容量Ｃａの充電電荷を放電させて，前記ゲート最大\n定格電圧Ｖｍよりも高い電圧Ｖ１を前記電界制御型半導体素子のゲート端子\nに印加し，前記ゲート静電容量Ｃｇをゲート動作電圧Ｖ２まで高速で充電す\nることにより，高速でターンオンさせることを特徴とする電界制御型半導体\n素子の駆動方法を提供するものである。」\n「【００１９】\n【実施例】  以下，図面により本発明にかかる実施例を説明する。この発明\nは，特に大容量で大型のＩＧＢＴ，ＦＥＴなどの電力用電界制御型半導体素\n子のゲート静電容量を，その素子ケース内部のゲートインダクタンスをも保\n障して高速充電又は高速放電することのできる電界制御素子の高速駆動回路\nである。\n【００２０】  本発明は，ＩＧＢＴなどの半導体チップのゲート電極の直流\n的最大定格であるゲート最大定格電圧を超えなければ，ＩＧＢＴなどの外部\nゲート端子に印加される駆動電圧がゲート電圧最大定格を超えても問題が生\nじないという新しい知見に基づく。\n【００２１】  図１（判決注・右\nのとおり）は本発明の一実施例を\n示す。１はＩＧＢＴ，ＭＯＳＦＥ\nＴのような駆動される高速高電圧\nの電界制御型半導体素子であり，\n以下の説明ではモジュール型ＩＧＢＴの例とする。その一例として，耐圧１\n２００Ｖ，スイッチング電流７００Ａ，パルス幅７００ｎｓで動作すること\nを目標とする。ＩＧＢＴ１はコレクタ端子Ｋ１，エミッタ端子Ｅ１，ゲート\n端子Ｇ１，ゲート信号のリターン路としての信号用エミッタ端子Ｅ２を有す\nる。ゲート端子Ｇ１と信号用エミッタ端子Ｅ２間には，モジュール内部配線\nとしての寄生インダクタンス分Ｌ１と，寄生抵抗もしくは別途接続された発\n振防止用の抵抗Ｒ１が存在する。\n【００２２】  Ｃｇは，ＩＧＢＴ１のゲート静電容量を示す。Ｃ１はゲート\n電荷供給用コンデンサであり，ＩＧＢＴ１のコレクタ電圧側より抵抗Ｒ２を\n通して充電される。コンデンサＣ１はゲート静電容量Ｃｇよりも小さな容量\nＣａ（Ｃｇ＞Ｃａ) を有し，その充電電圧はゼナーダイオードＺＤ１により\n制限される。例えば，ＩＧＢＴ１のコレクタ電圧を１０００Ｖとした場合，\nコンデンサＣ１の充電電圧は２００Ｖに制限されるものとする。\n【００２３】  ２ はコンデンサＣ１とＩＧＢＴ１のゲート端子Ｇ１との間\nを駆動信号Ｓ１で選択的に開閉するスイッチであり，ＦＥＴなどが適当であ\nる。以下，ＦＥＴとして説明する。ＦＥＴ２のオンにより，コンデンサＣ１\nの電荷がＩＧＢＴ１のゲートに供給される。Ｌ２はＦＥＴ２，ＩＧＢＴ１，\nコンデンサＣ１を含むゲート電流回路の配線インダクタンスである。」\n「【００２６】  図２は図１の動作を説明するために，ゲート電流Ｉｇとゲー\nト端子Ｇ１－Ｅ２間の電圧Ｖｇ１，内部ゲート電圧Ｖｇ２の関係を示す。駆\n動信号Ｓ１によりＦＥＴ２がターンオンすると，コンデンサＣ１に充電され\nた電荷は抵抗Ｒ３，ＦＥＴ２，配線インダクタンスＬ２，ゲート端子Ｇ１，\nゲート内部インダクタンスＬ１，内部抵抗Ｒ１を通してゲート静電容量Ｃｇ\nを充電する。コンデンサＣ１，抵抗Ｒ３の値をＩＧＢＴのゲート静電容量Ｃ\nｇに対して後述するように\n選定すると，ゲート端子電\n圧Ｖｇ１は図２（Ａ）（判\n決注・右のとおり）のよう\nにＩＧＢＴのゲート最大定\n格２０Ｖを超えるスパイク\n電圧，例えばその急峻な電\n圧のピーク電圧値が３６Ｖとなった後，最終目標ゲート電圧であるゲート動\n作電圧１８Ｖに向かって，非振動的に減衰する。なお一般に，ＩＧＢＴ，Ｍ\nＯＳＦＥＴのゲート最大定格電圧は正，負とも普通２０Ｖ程度である。ここ\nでゲート動作電圧とは，電界制御型半導体素子をターンオンさせることので\nきるゲート電圧をいう。\n【００２７】  一方，内部ゲート電圧Ｖｇ２は，０ＶからＩＧＢＴ１がオン\nするのに必要なゲート動作電圧１８Ｖに向かって，非振動的に増加する。す\nなわち，ゲート端子電圧Ｖｇ１はゲート最大定格電圧Ｖｍを超えるが，コン\nデンサＣ１の容量はゲート静電容量Ｃｇよりも設定容量だけ小さく，その充\n電電荷も設定電荷量だけ少ないから，内部ゲート電圧Ｖｇ２はゲート最大定\n格電圧Ｖｍを越えることはなく，したがってＩＧＢＴ１のゲートは破壊され\nない。\n【００２８】  すなわち本発明では，ＩＧＢＴの内部配線インダクタンスＬ\n１，又は内部直列抵抗Ｒ１に打ち勝つ大きさの急峻な電圧でゲート端子Ｇ１\nを駆動することにより，ゲート静電容量Ｃｇを高速充電し，かつ抵抗Ｒ３と\nＲ１によって非振動的とするために，ＩＧＢＴ１の内部ゲート電圧をゲート\n最大定格電圧Ｖｍよりも低い電圧値に抑制することができる。」\n「【００４０】\n【発明の効果】  以上説明したように，ＩＧＢＴ，ＦＥＴのような電界制御\n型半導体素子のゲート最大定格電圧は半導体チップのゲート電極の直流的最\n大定格であり，本発明は，このゲート最大定格を超えなければ，電界制御型\n半導体素子の外部ゲート端子の電圧がゲート最大定格を越えても問題ないと\nいう新しい考え方にもとづき，ゲート内部電圧をゲート最大定格以下に維持\nしながら，高速充放電し，高速駆動させるもので，従来のようにゲート端子\n電圧を電界制御型半導体素子のゲート最大定格以下に維持して駆動する方法\nよりもターンオン，ターンオフ速度を向上させることができる。\n【００４１】  特に大容量で大型のＩＧＢＴ，ＦＥＴなどの電界制御型半導\n体素子を，素子ケース内部のゲートインダクタンスをも保障して高速充電し\nて，高速駆動することのできる高速駆動回路を提供することができる。」\n以上のとおりの引用例の記載に照らすと，引用発明は，ＩＧＢＴ，ＭＯＳ\nＦＥＴなどの電界制御型半導体素子を高速ターンオンさせるには，ゲート静\n電容量を高速充電することが必要である（【０００４】）ものの，その充電\nには電源電圧を電界制御型半導体素子のゲートに印加するゲート最大定格電\n圧よりも高くすることはできないため，ある程度以上の高速ターンオン駆動\nはできないとの課題があり（【０００６】，【０００７】），この課題を解\n決するために，「ＩＧＢＴなどの半導体チップのゲート電極の直流的最大定\n格であるゲート最大定格電圧を超えなければ，ＩＧＢＴなどの外部ゲート端\n子に印加される駆動電圧がゲート電圧最大定格を超えても問題が生じないと\nいう新しい知見」（【００２０】）に基づき，例えば，「ゲート端子電圧Ｖ\nｇ１は…ＩＧＢＴのゲート最大定格２０Ｖを超えるスパイク電圧，例えばそ\nの急峻な電圧のピーク電圧値が３６Ｖとなった後，最終目標ゲート電圧であ\nるゲート動作電圧１８Ｖに向かって，非振動的に減衰する。」（【００２\n６】）としつつ，「内部ゲート電圧Ｖｇ２は，０ＶからＩＧＢＴ１がオンす\nるのに必要なゲート動作電圧１８Ｖに向かって，非振動的に増加する。」\n（【００２７】）ようにすることが開示され，その機序に関しては，「ゲー\nト端子電圧Ｖｇ１はゲート最大定格電圧Ｖｍを超えるが，コンデンサＣ１の\n容量はゲート静電容量Ｃｇよりも設定容量だけ小さく，その充電電荷も設定\n電荷量だけ少ないから，内部ゲート電圧Ｖｇ２はゲート最大定格電圧Ｖｍを\n越えることはなく，したがってＩＧＢＴ１のゲートは破壊されない。」\n（【００２７】），「すなわち本発明では，ＩＧＢＴの内部配線インダクタ\nンスＬ１，又は内部直列抵抗Ｒ１に打ち勝つ大きさの急峻な電圧でゲート端\n子Ｇ１を駆動することにより，ゲート静電容量Ｃｇを高速充電し，かつ抵抗\nＲ３とＲ１によって非振動的とするために，ＩＧＢＴ１の内部ゲート電圧を\nゲート最大定格電圧Ｖｍよりも低い電圧値に抑制することができる。」\n（【００２８】）などと記載されている。\nそうすると，引用発明は，外部ゲート端子においてはゲート最大定格電圧\nを超える電圧を印加するものの，内部ゲート電極においてゲート最大定格電\n圧を超えることはないことを前提とするものと認めることができる。\nこのような引用発明の内容を踏まえ，引用発明において，「デバイスの最\n大定格の３乃至４倍を超えるゲート電圧を生じるチャージパルス」を外部ゲ\nート端子に印加することに想到することが容易であるかどうかを検討する。\nこの点，デバイスの最大定格とは，メーカーがユーザーに対してクレーム\nが発生しないように安全を見込んで保証する数値であることは技術常識であ\nり，ユーザーは，最大定格を超えると直ちにデバイスが破壊するわけではな\nいことを認識しているのが一般であると考えられる。\nそして，引用発明は，半導体デバイスのスイッチング速度を改善するため\nに，デバイスの外部ゲート端子に印加する電圧を高くしてゲート静電容量を\n高速充電するものであり，引用例における「ＩＧＢＴの内部配線インダクタ\nンスＬ１，又は内部直列抵抗Ｒ１に打ち勝つ大きさの急峻な電圧でゲート端\n子Ｇ１を駆動することにより，ゲート静電容量Ｃｇを高速充電し，」などの\n記載に照らせば，印加する電圧を高くするに従い，ゲート静電容量の充電が\nより高速に行われ，スイッチング速度がより上がることは，引用例に接した\n当業者において容易に理解することができるというべきである。\nそうすると，半導体デバイスのスイッチング速度をさらに上げるために，\nメーカーによる半導体デバイスが破壊されないことの保証や長期的なデバイ\nスの信頼性への保証等を考慮しつつ，デバイスの最大定格の３ないし４倍を\n超えるゲート電圧を外部ゲート端子に印加することとすることは，当業者が\n容易に想到し得る事柄であるということができる。また，ゲート電圧を「デ\nバイスの最大定格の３乃至４倍を超える」とすることにより，特段の作用効\n果が奏せられるとは認められない。\n以上によれば，相違点１に係る本願発明の構成は，引用発明を前提としつ\nつも当業者において容易に想到し得ると認められ，これと同旨の審決の判断\nに，誤りがあるということはできない。\n原告は，ゲート内部電圧をゲート最大定格以下に維持することが前提とな\nっている引用発明は，本願発明に対する阻害事由になると主張する。\nしかしながら，引用例の開示内容を踏まえても，技術常識等を併せて考慮\nすれば，相違点１に係る本願発明の構成に想到することは当業者にとって容\nとおりであり，引用発明がゲー\nト内部電圧をゲート最大定格以下に維持することを前提としている点は，相\n違点１に係る本願発明の構成を導くに当たっての阻害事由となるものではな\nいというべきである。\nよって，原告の上記主張は，採用することができない。\n３  取消事由３（判断遺脱及び理由不備の違法）について\n原告は，審決は本願発明に係る本願の請求項１７を除くその余の請求項に係\nる発明の特許要件に関する判断をしておらず，審決には判断遺脱や理由不備の\n違法があると主張する（前記第３の３）。\nしかしながら，特許法４９条及び５１条の各規定の文言や特許出願分割制度\nの存在に照らせば，特許法は，一つの「特許出願について」，その全体につき\n拒絶査定か特許査定かのいずれかの行政処分を行うべきことを規定しているも\nのと解すべきであるから，審決が本願発明について特許法２９条２項の規定に\nより特許を受けることができないと判断した以上，これによって本願の出願全\n体が特許法４９条２号に該当し，拒絶すべきものとなることは明らかである。\nかかる結論は，本願のその余の請求項に係る発明の特許要件の有無により左右\nされないから，審決に判断遺脱や理由不備の違法はない。\nよって，原告の上記主張は，採用することができない。\n４  結論\n以上のとおりであり，原告の主張は理由がない。よって，原告の請求を棄却\nすることとし，主文のとおり判決する。\n知的財産高等裁判所第３部\n裁判長裁判官      石    井    忠    雄\n裁判官      田    中    正    哉\n裁判官      神    谷    厚    毅\n"
}