Arquivo Verilog gerado, mas simulacao nao funcionou!
Execucao do codigo em C: Segmentation fault (core dumped)
O que foi gerado na simulacao: ERROR: Right hand side is 'X'. Assigned to main_0_1_reg
