<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:37.3837</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0076305</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>DSP 및 이를 이용한 전자 장치</inventionTitle><inventionTitleEng>DIGITAL SIGNAL PROCESSOR AND ELECTRONIC APPARATUS  USING THE SAME</inventionTitleEng><openDate>2024.12.23</openDate><openNumber>10-2024-0175962</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> DSP 및 이를 이용한 전자 장치가 제공된다. DSP는 연산 유닛을 이용한 레거시 연산 아키텍처를 갖는 제1 기능 유닛, 메모리 셀 어레이를 이용한 인-메모리 연산 아키텍처를 갖는 제2 기능 유닛, 및 제1 기능 유닛 및 제2 기능 유닛에 의해 이용되는 레지스터 파일을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 디지털 신호 처리 장치에 있어서,연산 유닛을 이용한 레거시 연산 아키텍처를 갖는 제1 기능 유닛;메모리 셀 어레이를 이용한 인-메모리 연산 아키텍처를 갖는 제2 기능 유닛; 및상기 제1 기능 유닛 및 상기 제2 기능 유닛에 의해 이용되는 레지스터 파일을 포함하는 디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 기능 유닛은상기 연산 유닛의 논리 게이트를 이용하여 레거시 연산을 수행하고,상기 제2 기능 유닛은상기 메모리 셀 어레이의 비트 셀을 이용하여 인-메모리 연산을 수행하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 기능 유닛은스칼라 연산을 수행하는 스칼라 기능 유닛 및 벡터 연산을 수행하는 벡터 기능 유닛 중 적어도 일부를 포함하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 기능 유닛 및 상기 제2 기능 유닛은서로 독립적으로 명령어들을 처리하는 복수의 레인들 중 서로 다른 레인들에 속하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 디지털 신호 처리 장치는복수의 독립적인 명령어들을 패킷화하여 VLIW 패킷을 생성하는 VLIW 패킷화기를 더 포함하고,상기 제1 기능 유닛은 상기 VLIW 패킷의 일부를 처리하고,상기 제2 기능 유닛은 상기 VLIW 패킷의 다른 일부를 처리하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 디지털 신호 처리 장치는상기 제2 기능 유닛과 상기 레지스터 파일 사이에 배치되고, 상기 제2 기능 유닛과 상기 레지스터 파일 사이의 데이터 전달을 수행하는 버퍼 블록을 더 포함하는, 디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 버퍼 블록은상기 레지스터 파일에 저장된 메모리 입력 데이터를 상기 제2 기능 유닛의 상기 메모리 셀 어레이로 전달하는 입력 FIFO(first in first out) 버퍼; 및상기 제2 기능 유닛의 상기 메모리 셀 어레이를 통해 생성된 메모리 출력 데이터를 상기 레지스터 파일로 전달하는 출력 FIFO 버퍼를 포함하는, 디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 레지스터 파일은상기 제1 기능 유닛에 의해 사용되는 제1 레지스터 파일; 및상기 제2 기능 유닛에 의해 사용되는 제2 레지스터 파일을 포함하고,상기 제2 레지스터 파일에 메모리 입력 데이터가 로드되면 상기 메모리 입력 데이터는 상기 버퍼 블록을 통해 상기 제2 기능 유닛에 저장되는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,상기 제1 기능 유닛은 로드 명령어에 따라 상기 레지스터 파일에 메모리 입력 데이터를 로드하고,상기 레지스터 파일에 상기 메모리 입력 데이터가 로드되면 상기 메모리 입력 데이터는 상기 버퍼 블록으로 전달되고,상기 제2 기능 유닛은 팝 명령어에 따라 상기 버퍼 블록의 상기 메모리 입력 데이터를 상기 메모리 셀 어레이에 저장하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서,상기 제1 기능 유닛은 로드 명령어에 따라 상기 레지스터 파일에 메모리 입력 데이터를 로드하고,상기 레지스터 파일에 상기 메모리 입력 데이터가 로드되면 상기 메모리 입력 데이터는 상기 버퍼 블록으로 전달되고,상기 제2 기능 유닛은 버퍼 모드에서 명시적인 명령어 없이 상기 버퍼 블록의 상기 메모리 입력 데이터를 상기 메모리 셀 어레이에 저장하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서,상기 제2 기능 유닛의 상기 메모리 셀 어레이에 네트워크 웨이트 데이터가 저장된 상태에서 상기 제2 기능 유닛의 상기 메모리 셀 어레이에 네트워크 입력 데이터가 입력되면, 상기 제2 기능 유닛은 상기 네트워크 웨이트 데이터와 상기 네트워크 입력 데이터 간의 MAC(multiply-accumulate) 연산을 수행하여 네트워크 출력 데이터를 생성하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 기능 유닛은 푸쉬 명령어에 따라 상기 메모리 셀 어레이의 네트워크 출력 데이터를 상기 버퍼 블록을 통해 상기 레지스터 파일에 저장하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 기능 유닛 및 상기 제2 기능 유닛 중 어느 하나는 제1 연산을 수행하여 제1 연산 결과를 상기 레지스터 파일에 저장하고, 상기 제1 기능 유닛 및 제2 기능 유닛 중 나머지 하나는 상기 제1 연산 결과에 기초하여 제2 연산을 수행하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>14. 디지털 신호 처리 장치에 있어서,복수의 독립적인 명령어들을 패킷화하여 VLIW 패킷을 생성하는 VLIW 패킷화기; 및상기 VLIW 패킷을 처리하는 복수의 레인들을 포함하고,상기 복수의 레인들은연산 유닛을 이용한 레거시 연산 아키텍처에 기초하여 상기 VLIW 패킷의 일부를 처리하는 제1 레인; 및메모리 셀 어레이를 이용한 인-메모리 연산 아키텍처에 기초하여 상기 VLIW 패킷의 다른 일부를 처리하는 제2 레인을 포함하는, 디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 레인의 제1 기능 유닛은상기 연산 유닛의 논리 게이트를 이용하여 레거시 연산을 수행하고,상기 제2 레인의 제2 기능 유닛은상기 메모리 셀 어레이의 비트 셀을 이용하여 인-메모리 연산을 수행하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 제1 레인은 상기 레거시 연산 아키텍처를 갖는 제1 기능 유닛, 및 상기 제1 기능 유닛에 의해 사용되는 제1 레지스터 파일을 포함하고,상기 제2 레인은 상기 메모리 셀 어레이를 갖는 제2 기능 유닛, 및 상기 제2 기능 유닛에 의해 사용되는 제2 레지스터 파일을 포함하고,상기 디지털 신호 처리 장치는상기 제2 기능 유닛과 상기 제2 레지스터 파일 사이에 배치되고, 상기 제2 기능 유닛과 상기 제2 레지스터 파일 사이의 데이터 전달을 수행하는 버퍼 블록을 포함하는, 디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제2 레지스터 파일에 메모리 입력 데이터가 로드되면 상기 메모리 입력 데이터는 상기 버퍼 블록을 통해 상기 제2 기능 유닛에 저장되는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 기능 유닛 및 상기 제2 기능 유닛 중 어느 하나는 제1 연산을 수행하여 제1 연산 결과를 상기 제1 레지스터 파일 및 상기 제2 레지스터 파일 중 어느 하나에 저장하고, 상기 제1 기능 유닛 및 제2 기능 유닛 중 나머지 하나는 상기 제1 연산 결과에 기초하여 제2 연산을 수행하는,디지털 신호 처리 장치.</claim></claimInfo><claimInfo><claim>19. 데이터를 저장하는 메인 메모리; 및상기 데이터를 처리하는 디지털 신호 처리 장치를 포함하고,상기 디지털 신호 처리 장치는연산 유닛을 이용한 레거시 연산 아키텍처를 갖는 제1 기능 유닛;메모리 셀 어레이를 이용한 인-메모리 연산 아키텍처를 갖는 제2 기능 유닛; 및상기 제1 기능 유닛 및 상기 제2 기능 유닛에 의해 이용되는 레지스터 파일을 포함하는, 전자 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제2 기능 유닛과 상기 레지스터 파일 사이에 배치되고, 상기 제2 기능 유닛과 상기 레지스터 파일 사이의 데이터 전달을 수행하는 버퍼 블록을 포함하는, 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420180768832</code><country>대한민국</country><engName>LEE HYUNGWOO</engName><name>이형우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420200130601</code><country>대한민국</country><engName>KWON,SOONWAN</engName><name>권순완</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170497837</code><country>대한민국</country><engName>YUN, Seok Ju</engName><name>윤석주</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.14</receiptDate><receiptNumber>1-1-2023-0654740-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230076305.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933e40d007b351e5d5f5c64219f0521cbf4fbdce5b7851e89de523fb03d35894178c5ca21183850796d6386b21504a149e64e0031ca3a8b0f0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf974f7dd528276935e198a7d88c1fb66b4a97e92f03b21458bd2524a3800deadb99eabbc43380e9828a8cd3e335f438f01b0ff4ec4fb6f2f4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>