TimeQuest Timing Analyzer report for pratica2
Wed Jul 31 18:34:25 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'controle:ctrl|comparacao'
 12. Slow Model Setup: 'controle:ctrl|dinout'
 13. Slow Model Setup: 'clock'
 14. Slow Model Hold: 'controle:ctrl|dinout'
 15. Slow Model Hold: 'controle:ctrl|comparacao'
 16. Slow Model Hold: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'controle:ctrl|comparacao'
 19. Slow Model Minimum Pulse Width: 'controle:ctrl|dinout'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'controle:ctrl|dinout'
 30. Fast Model Setup: 'controle:ctrl|comparacao'
 31. Fast Model Setup: 'clock'
 32. Fast Model Hold: 'controle:ctrl|dinout'
 33. Fast Model Hold: 'controle:ctrl|comparacao'
 34. Fast Model Hold: 'clock'
 35. Fast Model Minimum Pulse Width: 'clock'
 36. Fast Model Minimum Pulse Width: 'controle:ctrl|comparacao'
 37. Fast Model Minimum Pulse Width: 'controle:ctrl|dinout'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clock                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                    ;
; controle:ctrl|comparacao ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|comparacao } ;
; controle:ctrl|dinout     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|dinout }     ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+--------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                    ;
+------------+-----------------+--------------------------+-------------------------+
; 138.81 MHz ; 138.81 MHz      ; clock                    ;                         ;
; 905.8 MHz  ; 175.5 MHz       ; controle:ctrl|dinout     ; limit due to hold check ;
; 967.12 MHz ; 259.07 MHz      ; controle:ctrl|comparacao ; limit due to hold check ;
+------------+-----------------+--------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; controle:ctrl|comparacao ; -6.491 ; -86.513       ;
; controle:ctrl|dinout     ; -4.586 ; -60.224       ;
; clock                    ; -3.102 ; -362.731      ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; controle:ctrl|dinout     ; -2.849 ; -35.339       ;
; controle:ctrl|comparacao ; -1.930 ; -23.966       ;
; clock                    ; 0.391  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -2.000 ; -320.380      ;
; controle:ctrl|comparacao ; 0.500  ; 0.000         ;
; controle:ctrl|dinout     ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|comparacao'                                                                                                               ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock         ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+
; -6.491 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.626     ; 4.019      ;
; -6.419 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.470     ; 4.103      ;
; -6.403 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.598     ; 3.959      ;
; -6.299 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.471     ; 3.982      ;
; -6.294 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.493     ; 3.955      ;
; -6.293 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.578     ; 3.869      ;
; -6.261 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.524     ; 4.762      ;
; -6.215 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.361     ; 4.879      ;
; -6.201 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.397     ; 4.829      ;
; -6.170 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.552     ; 4.643      ;
; -6.078 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.593     ; 3.639      ;
; -6.075 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.396     ; 4.704      ;
; -6.054 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.645     ; 3.563      ;
; -5.932 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.435     ; 3.651      ;
; -5.885 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.504     ; 4.406      ;
; -5.855 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.471     ; 3.538      ;
; -5.793 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.531     ; 4.330      ;
; -5.772 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.626     ; 4.097      ;
; -5.725 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.519     ; 4.231      ;
; -5.721 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.375     ; 4.414      ;
; -5.705 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.503     ; 4.270      ;
; -5.700 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.470     ; 4.181      ;
; -5.684 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.598     ; 4.037      ;
; -5.672 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.515     ; 4.214      ;
; -5.668 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.550     ; 4.186      ;
; -5.647 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.645     ; 3.953      ;
; -5.640 ; mux:mux_inst|buswires[14] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.398     ; 4.267      ;
; -5.618 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.399     ; 4.287      ;
; -5.601 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.376     ; 4.293      ;
; -5.600 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.359     ; 4.298      ;
; -5.596 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.398     ; 4.266      ;
; -5.595 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.483     ; 4.180      ;
; -5.592 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.607     ; 4.168      ;
; -5.584 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.487     ; 4.154      ;
; -5.580 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.471     ; 4.060      ;
; -5.575 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.493     ; 4.033      ;
; -5.574 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.578     ; 3.947      ;
; -5.561 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.419     ; 4.167      ;
; -5.547 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.534     ; 4.070      ;
; -5.533 ; mux:mux_inst|buswires[11] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.533     ; 4.025      ;
; -5.520 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.451     ; 4.252      ;
; -5.512 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.627     ; 4.034      ;
; -5.504 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.579     ; 4.108      ;
; -5.497 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.383     ; 4.171      ;
; -5.491 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.571     ; 3.945      ;
; -5.480 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.360     ; 4.177      ;
; -5.475 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.382     ; 4.150      ;
; -5.475 ; mux:mux_inst|buswires[15] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.390     ; 4.110      ;
; -5.474 ; mux:mux_inst|buswires[12] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.398     ; 4.101      ;
; -5.474 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.467     ; 4.064      ;
; -5.443 ; mux:mux_inst|buswires[13] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.396     ; 4.072      ;
; -5.440 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.471     ; 4.118      ;
; -5.433 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.636     ; 3.980      ;
; -5.424 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.397     ; 4.052      ;
; -5.424 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.599     ; 3.974      ;
; -5.400 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.452     ; 4.131      ;
; -5.395 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.474     ; 4.104      ;
; -5.394 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.559     ; 4.018      ;
; -5.387 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.646     ; 3.890      ;
; -5.380 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.498     ; 3.950      ;
; -5.372 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.637     ; 4.056      ;
; -5.361 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.480     ; 4.064      ;
; -5.359 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.593     ; 3.717      ;
; -5.345 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.608     ; 3.920      ;
; -5.337 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.495     ; 3.991      ;
; -5.320 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.472     ; 3.997      ;
; -5.315 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.494     ; 3.970      ;
; -5.314 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.579     ; 3.884      ;
; -5.308 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.655     ; 3.836      ;
; -5.302 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.624     ; 3.825      ;
; -5.300 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.481     ; 4.140      ;
; -5.284 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.609     ; 3.996      ;
; -5.282 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.494     ; 3.739      ;
; -5.259 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.482     ; 3.834      ;
; -5.258 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.504     ; 3.937      ;
; -5.247 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.656     ; 3.912      ;
; -5.241 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.481     ; 3.943      ;
; -5.236 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.420     ; 3.841      ;
; -5.236 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.503     ; 3.916      ;
; -5.235 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.588     ; 3.830      ;
; -5.234 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.340     ; 3.962      ;
; -5.230 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.468     ; 3.909      ;
; -5.214 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.596     ; 3.765      ;
; -5.213 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.435     ; 3.729      ;
; -5.208 ; mux:mux_inst|buswires[11] ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.512     ; 3.764      ;
; -5.201 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[6]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.606     ; 3.916      ;
; -5.197 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.505     ; 4.013      ;
; -5.180 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.482     ; 4.019      ;
; -5.175 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.504     ; 3.992      ;
; -5.174 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.589     ; 3.906      ;
; -5.157 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.376     ; 3.849      ;
; -5.136 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.471     ; 3.616      ;
; -5.129 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[6]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.450     ; 4.000      ;
; -5.125 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[5]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.610     ; 3.661      ;
; -5.113 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.324     ; 3.846      ;
; -5.113 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[6]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.578     ; 3.856      ;
; -5.110 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.469     ; 3.788      ;
; -5.105 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.491     ; 3.761      ;
; -5.104 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.576     ; 3.675      ;
; -5.099 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -1.594     ; 3.654      ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|dinout'                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                   ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.586 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.178      ; 5.222      ;
; -4.188 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.287      ; 3.933      ;
; -4.095 ; controle:ctrl|r0_out                                                                                                 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.287      ; 3.840      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -4.028 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.158      ; 5.576      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.894 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.073      ; 5.301      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.838 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.015      ; 5.371      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.828 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.052      ; 5.390      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.820 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.405      ;
; -3.818 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.124      ; 4.460      ;
; -3.798 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.267      ; 4.455      ;
; -3.791 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.183      ; 4.517      ;
; -3.791 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.160      ; 4.485      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.790 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.074      ; 5.407      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.743 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.333      ;
; -3.725 ; controle:ctrl|r0_out                                                                                                 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.124      ; 4.367      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.708 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.051      ; 5.297      ;
; -3.705 ; controle:ctrl|r0_out                                                                                                 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.267      ; 4.362      ;
; -3.698 ; controle:ctrl|r0_out                                                                                                 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.183      ; 4.424      ;
; -3.698 ; controle:ctrl|r0_out                                                                                                 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.160      ; 4.392      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.681 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.050      ; 5.283      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.642 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 2.206      ; 5.259      ;
; -3.624 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.182      ; 4.140      ;
; -3.619 ; controle:ctrl|r1_out                                                                                                 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 1.160      ; 4.317      ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+--------+-------------------------------+---------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                         ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------+----------------------+-------------+--------------+------------+------------+
; -3.102 ; upcount:reg7|Q[2]             ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.637      ;
; -3.099 ; upcount:reg7|Q[3]             ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.634      ;
; -3.098 ; upcount:reg7|Q[2]             ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.633      ;
; -3.095 ; upcount:reg7|Q[3]             ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.630      ;
; -3.094 ; upcount:reg7|Q[2]             ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.629      ;
; -3.091 ; upcount:reg7|Q[3]             ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.626      ;
; -3.065 ; upcount:reg7|Q[0]             ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.600      ;
; -3.061 ; upcount:reg7|Q[0]             ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.596      ;
; -3.057 ; upcount:reg7|Q[0]             ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.592      ;
; -3.032 ; controle:ctrl|done            ; controle:ctrl|r1_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 4.067      ;
; -3.028 ; controle:ctrl|done            ; controle:ctrl|r2_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 4.063      ;
; -3.024 ; controle:ctrl|done            ; controle:ctrl|r3_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 4.059      ;
; -2.994 ; registrador:regG|data_out[0]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.540      ;
; -2.964 ; upcount:reg7|Q[2]             ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.499      ;
; -2.963 ; upcount:reg7|Q[3]             ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.498      ;
; -2.938 ; upcount:reg7|Q[0]             ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.473      ;
; -2.915 ; registrador:regG|data_out[11] ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.451      ;
; -2.883 ; registrador:regG|data_out[14] ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.419      ;
; -2.854 ; registrador:regG|data_out[5]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.400      ;
; -2.836 ; controle:ctrl|done            ; controle:ctrl|r0_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.871      ;
; -2.830 ; upcount:reg7|Q[1]             ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.365      ;
; -2.816 ; registrador:regG|data_out[7]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.362      ;
; -2.811 ; controle:ctrl|Tstate.000      ; controle:ctrl|r0_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.846      ;
; -2.804 ; upcount:reg7|Q[1]             ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.339      ;
; -2.796 ; upcount:reg7|Q[1]             ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.331      ;
; -2.771 ; registrador:regG|data_out[0]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.317      ;
; -2.769 ; registrador:regG|data_out[0]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.315      ;
; -2.769 ; registrador:regG|data_out[0]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.315      ;
; -2.761 ; upcount:reg7|Q[2]             ; controle:ctrl|done              ; clock                ; clock       ; 0.500        ; 0.000      ; 3.297      ;
; -2.749 ; controle:ctrl|Tstate.T2       ; controle:ctrl|r1_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.784      ;
; -2.747 ; registrador:regG|data_out[9]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.283      ;
; -2.745 ; controle:ctrl|Tstate.T2       ; controle:ctrl|r2_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.780      ;
; -2.741 ; controle:ctrl|Tstate.T2       ; controle:ctrl|r3_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.776      ;
; -2.734 ; registrador:regG|data_out[4]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.280      ;
; -2.726 ; mux:mux_inst|buswires[4]      ; registrador:regDOUT|data_out[4] ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.100     ; 1.662      ;
; -2.725 ; mux:mux_inst|buswires[4]      ; registrador:reg2|data_out[4]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.100     ; 1.661      ;
; -2.714 ; registrador:regG|data_out[13] ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.001      ; 3.251      ;
; -2.710 ; mux:mux_inst|buswires[11]     ; registrador:reg0|data_out[11]   ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.242     ; 1.504      ;
; -2.707 ; upcount:reg7|Q[1]             ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; -0.001     ; 3.242      ;
; -2.702 ; registrador:regG|data_out[3]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.248      ;
; -2.692 ; registrador:regG|data_out[11] ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.228      ;
; -2.690 ; registrador:regG|data_out[11] ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.226      ;
; -2.690 ; registrador:regG|data_out[11] ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.226      ;
; -2.665 ; registrador:regG|data_out[8]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.201      ;
; -2.663 ; controle:ctrl|Tstate.000      ; controle:ctrl|r1_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.698      ;
; -2.660 ; registrador:regG|data_out[14] ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.196      ;
; -2.659 ; controle:ctrl|Tstate.000      ; controle:ctrl|r2_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.694      ;
; -2.658 ; registrador:regG|data_out[14] ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.194      ;
; -2.658 ; registrador:regG|data_out[14] ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.194      ;
; -2.655 ; controle:ctrl|Tstate.000      ; controle:ctrl|r3_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.690      ;
; -2.655 ; mux:mux_inst|buswires[8]      ; registrador:regDOUT|data_out[8] ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.228     ; 1.463      ;
; -2.647 ; upcount:reg7|Q[3]             ; controle:ctrl|done              ; clock                ; clock       ; 0.500        ; 0.000      ; 3.183      ;
; -2.631 ; registrador:regG|data_out[5]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.177      ;
; -2.629 ; registrador:regG|data_out[5]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.175      ;
; -2.629 ; registrador:regG|data_out[5]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.175      ;
; -2.622 ; registrador:regG|data_out[10] ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.158      ;
; -2.611 ; registrador:regG|data_out[2]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.157      ;
; -2.601 ; registrador:regG|data_out[6]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.147      ;
; -2.598 ; mux:mux_inst|buswires[4]      ; registrador:reg0|data_out[4]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.101     ; 1.533      ;
; -2.593 ; registrador:regG|data_out[7]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.139      ;
; -2.591 ; registrador:regG|data_out[7]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.137      ;
; -2.591 ; registrador:regG|data_out[7]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.137      ;
; -2.585 ; mux:mux_inst|buswires[2]      ; registrador:reg2|data_out[2]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.214     ; 1.407      ;
; -2.584 ; mux:mux_inst|buswires[2]      ; registrador:reg1|data_out[2]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.214     ; 1.406      ;
; -2.581 ; registrador:regG|data_out[15] ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.001      ; 3.118      ;
; -2.575 ; mux:mux_inst|buswires[8]      ; registrador:regA|data_out[8]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.221     ; 1.390      ;
; -2.565 ; mux:mux_inst|buswires[1]      ; registrador:regA|data_out[1]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.226     ; 1.375      ;
; -2.548 ; mux:mux_inst|buswires[9]      ; registrador:reg3|data_out[9]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.274     ; 1.310      ;
; -2.524 ; registrador:regG|data_out[9]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.060      ;
; -2.522 ; registrador:regG|data_out[9]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.058      ;
; -2.522 ; registrador:regG|data_out[9]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 3.058      ;
; -2.519 ; controle:ctrl|Tstate.T2       ; controle:ctrl|r0_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.554      ;
; -2.511 ; registrador:regG|data_out[4]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.057      ;
; -2.509 ; registrador:regG|data_out[4]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.055      ;
; -2.509 ; registrador:regG|data_out[4]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.055      ;
; -2.495 ; upcount:reg7|Q[2]             ; controle:ctrl|r0_out            ; clock                ; clock       ; 0.500        ; 0.953      ; 3.984      ;
; -2.491 ; upcount:reg7|Q[2]             ; controle:ctrl|r1_out            ; clock                ; clock       ; 0.500        ; 0.953      ; 3.980      ;
; -2.491 ; registrador:regG|data_out[13] ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.001      ; 3.028      ;
; -2.489 ; registrador:regG|data_out[13] ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.001      ; 3.026      ;
; -2.489 ; registrador:regG|data_out[13] ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.001      ; 3.026      ;
; -2.486 ; registrador:regG|data_out[1]  ; controle:ctrl|r0_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.032      ;
; -2.485 ; upcount:reg7|Q[2]             ; controle:ctrl|dout_in           ; clock                ; clock       ; 0.500        ; 0.000      ; 3.021      ;
; -2.482 ; upcount:reg7|Q[2]             ; controle:ctrl|addr_in           ; clock                ; clock       ; 0.500        ; 0.000      ; 3.018      ;
; -2.479 ; registrador:regG|data_out[3]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.025      ;
; -2.477 ; registrador:regG|data_out[3]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.023      ;
; -2.477 ; registrador:regG|data_out[3]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.010      ; 3.023      ;
; -2.472 ; upcount:reg7|Q[0]             ; controle:ctrl|done              ; clock                ; clock       ; 0.500        ; 0.000      ; 3.008      ;
; -2.442 ; registrador:regG|data_out[8]  ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.978      ;
; -2.440 ; registrador:regG|data_out[8]  ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.976      ;
; -2.440 ; registrador:regG|data_out[8]  ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.976      ;
; -2.427 ; mux:mux_inst|buswires[14]     ; registrador:regA|data_out[14]   ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.100     ; 1.363      ;
; -2.418 ; mux:mux_inst|buswires[8]      ; registrador:reg3|data_out[8]    ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.245     ; 1.209      ;
; -2.413 ; mux:mux_inst|buswires[12]     ; registrador:regA|data_out[12]   ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.100     ; 1.349      ;
; -2.399 ; registrador:regG|data_out[10] ; controle:ctrl|r1_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.935      ;
; -2.398 ; mux:mux_inst|buswires[0]      ; registrador:regDOUT|data_out[0] ; controle:ctrl|dinout ; clock       ; 1.000        ; -2.079     ; 1.355      ;
; -2.397 ; registrador:regG|data_out[10] ; controle:ctrl|r2_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.933      ;
; -2.397 ; registrador:regG|data_out[10] ; controle:ctrl|r3_in             ; clock                ; clock       ; 0.500        ; 0.000      ; 2.933      ;
; -2.390 ; controle:ctrl|Tstate.T3       ; controle:ctrl|r2_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.425      ;
; -2.390 ; controle:ctrl|Tstate.T3       ; controle:ctrl|r3_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.425      ;
; -2.390 ; controle:ctrl|Tstate.T3       ; controle:ctrl|r0_in             ; clock                ; clock       ; 1.000        ; -0.001     ; 3.425      ;
+--------+-------------------------------+---------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|dinout'                                                                                                                   ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -2.849 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.954      ; 2.355      ;
; -2.807 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.907      ; 2.350      ;
; -2.799 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.902      ; 2.353      ;
; -2.391 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.781      ; 2.640      ;
; -2.374 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.779      ; 2.655      ;
; -2.367 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.781      ; 2.664      ;
; -2.349 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.954      ; 2.355      ;
; -2.307 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.907      ; 2.350      ;
; -2.299 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.902      ; 2.353      ;
; -2.272 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.802      ; 2.780      ;
; -2.265 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.773      ; 2.758      ;
; -2.207 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.916      ; 2.959      ;
; -2.128 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.935      ; 3.057      ;
; -2.011 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.779      ; 3.018      ;
; -1.891 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.781      ; 2.640      ;
; -1.884 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.887      ; 3.253      ;
; -1.877 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.803      ; 3.176      ;
; -1.874 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.779      ; 2.655      ;
; -1.867 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.781      ; 2.664      ;
; -1.793 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.780      ; 3.237      ;
; -1.772 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.802      ; 2.780      ;
; -1.769 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.744      ; 3.225      ;
; -1.765 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.773      ; 2.758      ;
; -1.707 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.916      ; 2.959      ;
; -1.628 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.935      ; 3.057      ;
; -1.546 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 4.780      ; 3.484      ;
; -1.511 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.779      ; 3.018      ;
; -1.384 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.887      ; 3.253      ;
; -1.377 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.803      ; 3.176      ;
; -1.302 ; registrador:reg2|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.280      ; 0.978      ;
; -1.293 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.780      ; 3.237      ;
; -1.269 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.744      ; 3.225      ;
; -1.263 ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.233      ; 0.970      ;
; -1.256 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.228      ; 0.972      ;
; -1.147 ; registrador:reg2|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.116      ; 0.969      ;
; -1.144 ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.114      ; 0.970      ;
; -1.142 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.116      ; 0.974      ;
; -1.128 ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.100      ; 0.972      ;
; -1.082 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.243      ; 1.161      ;
; -1.046 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 4.780      ; 3.484      ;
; -0.939 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.100      ; 1.161      ;
; -0.774 ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.214      ; 1.440      ;
; -0.675 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.107      ; 1.432      ;
; -0.656 ; registrador:reg2|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.071      ; 1.415      ;
; -0.527 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.255      ; 1.728      ;
; -0.493 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.099      ; 1.606      ;
; -0.396 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.228      ; 1.832      ;
; -0.395 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.233      ; 1.838      ;
; -0.311 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.280      ; 1.969      ;
; -0.236 ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.100      ; 1.864      ;
; -0.122 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.129      ; 2.007      ;
; -0.023 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.243      ; 2.220      ;
; -0.013 ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.116      ; 2.103      ;
; 0.011  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.280      ; 2.291      ;
; 0.041  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.116      ; 2.157      ;
; 0.095  ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.129      ; 2.224      ;
; 0.097  ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.114      ; 2.211      ;
; 0.110  ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.256      ; 2.366      ;
; 0.119  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.115      ; 2.234      ;
; 0.130  ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.099      ; 2.229      ;
; 0.134  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.113      ; 2.247      ;
; 0.150  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.228      ; 2.378      ;
; 0.162  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.115      ; 2.277      ;
; 0.167  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.242      ; 2.409      ;
; 0.199  ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.115      ; 2.314      ;
; 0.220  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.113      ; 2.333      ;
; 0.243  ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.108      ; 2.351      ;
; 0.288  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.115      ; 2.403      ;
; 0.314  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.101      ; 2.415      ;
; 0.326  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.113      ; 2.439      ;
; 0.329  ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.236      ; 2.565      ;
; 0.404  ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.146      ; 2.550      ;
; 0.417  ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.129      ; 2.546      ;
; 0.418  ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.251      ; 2.669      ;
; 0.439  ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.214      ; 2.653      ;
; 0.446  ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.128      ; 2.574      ;
; 0.489  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.129      ; 2.618      ;
; 0.517  ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.256      ; 2.773      ;
; 0.534  ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.208      ; 2.742      ;
; 0.553  ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.279      ; 2.832      ;
; 0.555  ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.250      ; 2.805      ;
; 0.587  ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.288      ; 2.875      ;
; 0.606  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.233      ; 2.839      ;
; 0.620  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.106      ; 2.726      ;
; 0.645  ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.089      ; 2.734      ;
; 0.658  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.107      ; 2.765      ;
; 0.674  ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.071      ; 2.745      ;
; 0.716  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.113      ; 2.829      ;
; 0.738  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.130      ; 2.868      ;
; 0.750  ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.124      ; 2.874      ;
; 0.758  ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.123      ; 2.881      ;
; 0.884  ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.124      ; 3.008      ;
; 0.901  ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.137      ; 3.038      ;
; 0.918  ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.088      ; 3.006      ;
; 0.937  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.101      ; 3.038      ;
; 0.948  ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 2.231      ; 3.179      ;
; 1.169  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 1.988      ; 2.657      ;
; 1.211  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 1.941      ; 2.652      ;
; 1.219  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 1.936      ; 2.655      ;
; 1.622  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 1.478      ; 2.600      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|comparacao'                                                                                                                        ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.930 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[14] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.404      ; 1.724      ;
; -1.912 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[6]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.329      ; 1.667      ;
; -1.853 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[15] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.420      ; 1.817      ;
; -1.844 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[3]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.325      ; 1.731      ;
; -1.701 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[5]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.325      ; 1.874      ;
; -1.669 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[1]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.327      ; 1.908      ;
; -1.649 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[7]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.328      ; 1.929      ;
; -1.541 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[11] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.308      ; 2.017      ;
; -1.540 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[8]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.311      ; 2.021      ;
; -1.430 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[14] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.404      ; 1.724      ;
; -1.412 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[6]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.329      ; 1.667      ;
; -1.353 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[15] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.420      ; 1.817      ;
; -1.344 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[3]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.325      ; 1.731      ;
; -1.329 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[9]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.309      ; 2.230      ;
; -1.327 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[10] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.309      ; 2.232      ;
; -1.202 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[2]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.325      ; 2.373      ;
; -1.201 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[5]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.325      ; 1.874      ;
; -1.181 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[4]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.328      ; 2.397      ;
; -1.169 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[1]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.327      ; 1.908      ;
; -1.162 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[13] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.299      ; 2.387      ;
; -1.149 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[7]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.328      ; 1.929      ;
; -1.112 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[0]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.383      ; 2.521      ;
; -1.041 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[11] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.308      ; 2.017      ;
; -1.040 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[8]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.311      ; 2.021      ;
; -1.014 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[12] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 3.298      ; 2.534      ;
; -0.829 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[9]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.309      ; 2.230      ;
; -0.827 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[10] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.309      ; 2.232      ;
; -0.702 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[2]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.325      ; 2.373      ;
; -0.681 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[4]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.328      ; 2.397      ;
; -0.662 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[13] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.299      ; 2.387      ;
; -0.612 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[0]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.383      ; 2.521      ;
; -0.514 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[12] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 3.298      ; 2.534      ;
; 1.810  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.619      ; 2.429      ;
; 1.933  ; registrador:regA|data_out[15] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.740      ; 2.673      ;
; 2.163  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.723      ; 2.886      ;
; 2.213  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 2.841      ;
; 2.221  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 2.866      ;
; 2.222  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.630      ; 2.852      ;
; 2.238  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.740      ; 2.978      ;
; 2.313  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 2.941      ;
; 2.346  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.644      ; 2.990      ;
; 2.347  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[9]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 2.975      ;
; 2.351  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.739      ; 3.090      ;
; 2.370  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.724      ; 3.094      ;
; 2.375  ; registrador:regA|data_out[15] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.703      ; 3.078      ;
; 2.399  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 3.044      ;
; 2.419  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.669      ; 3.088      ;
; 2.431  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.617      ; 3.048      ;
; 2.480  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.619      ; 3.099      ;
; 2.504  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[1]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.646      ; 3.150      ;
; 2.517  ; registrador:regA|data_out[4]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.648      ; 3.165      ;
; 2.522  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.618      ; 3.140      ;
; 2.531  ; registrador:regA|data_out[6]  ; addSub:addSub|data_out[6]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.648      ; 3.179      ;
; 2.538  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.669      ; 3.207      ;
; 2.557  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.618      ; 3.175      ;
; 2.566  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[1]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.671      ; 3.237      ;
; 2.567  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.627      ; 3.194      ;
; 2.572  ; controle:ctrl|add_sub         ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; -0.500       ; 0.669      ; 2.741      ;
; 2.593  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.740      ; 3.333      ;
; 2.595  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 3.240      ;
; 2.599  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.617      ; 3.216      ;
; 2.617  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.702      ; 3.319      ;
; 2.633  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.618      ; 3.251      ;
; 2.635  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.739      ; 3.374      ;
; 2.646  ; controle:ctrl|soma            ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; -0.500       ; -0.080     ; 2.066      ;
; 2.669  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.618      ; 3.287      ;
; 2.672  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.644      ; 3.316      ;
; 2.678  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.627      ; 3.305      ;
; 2.681  ; controle:ctrl|maior_menor     ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; -0.500       ; -0.080     ; 2.101      ;
; 2.694  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.669      ; 3.363      ;
; 2.697  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.672      ; 3.369      ;
; 2.704  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.618      ; 3.322      ;
; 2.710  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.617      ; 3.327      ;
; 2.721  ; controle:ctrl|add_sub         ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; -0.500       ; 0.764      ; 2.985      ;
; 2.725  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.724      ; 3.449      ;
; 2.733  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[9]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 3.361      ;
; 2.740  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 3.368      ;
; 2.746  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.739      ; 3.485      ;
; 2.749  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.627      ; 3.376      ;
; 2.759  ; controle:ctrl|add_sub         ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; -0.500       ; 0.669      ; 2.928      ;
; 2.767  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.723      ; 3.490      ;
; 2.779  ; registrador:regA|data_out[6]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.630      ; 3.409      ;
; 2.780  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.702      ; 3.482      ;
; 2.781  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.617      ; 3.398      ;
; 2.782  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.739      ; 3.521      ;
; 2.783  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.702      ; 3.485      ;
; 2.791  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.644      ; 3.435      ;
; 2.798  ; controle:ctrl|soma            ; addSub:addSub|data_out[1]  ; clock                    ; controle:ctrl|comparacao ; -0.500       ; -0.157     ; 2.141      ;
; 2.811  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 3.456      ;
; 2.811  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.628      ; 3.439      ;
; 2.814  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.648      ; 3.462      ;
; 2.814  ; registrador:regA|data_out[7]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.630      ; 3.444      ;
; 2.817  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.739      ; 3.556      ;
; 2.825  ; controle:ctrl|maior_menor     ; addSub:addSub|data_out[6]  ; clock                    ; controle:ctrl|comparacao ; -0.500       ; -0.155     ; 2.170      ;
; 2.826  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.702      ; 3.528      ;
; 2.828  ; registrador:regA|data_out[7]  ; addSub:addSub|data_out[7]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.647      ; 3.475      ;
; 2.829  ; registrador:regA|data_out[4]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 3.474      ;
; 2.839  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.630      ; 3.469      ;
; 2.870  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.645      ; 3.515      ;
; 2.872  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.655      ; 3.527      ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                             ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                       ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.391 ; controle:ctrl|Tstate.T1    ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.451 ; addSub:addSub|data_out[12] ; registrador:regG|data_out[12] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.633     ; 0.084      ;
; 0.452 ; addSub:addSub|data_out[13] ; registrador:regG|data_out[13] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.634     ; 0.084      ;
; 0.460 ; addSub:addSub|data_out[11] ; registrador:regG|data_out[11] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.642     ; 0.084      ;
; 0.461 ; addSub:addSub|data_out[10] ; registrador:regG|data_out[10] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.643     ; 0.084      ;
; 0.461 ; addSub:addSub|data_out[9]  ; registrador:regG|data_out[9]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.643     ; 0.084      ;
; 0.463 ; addSub:addSub|data_out[8]  ; registrador:regG|data_out[8]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.645     ; 0.084      ;
; 0.487 ; addSub:addSub|data_out[2]  ; registrador:regG|data_out[2]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.669     ; 0.084      ;
; 0.487 ; addSub:addSub|data_out[3]  ; registrador:regG|data_out[3]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.669     ; 0.084      ;
; 0.487 ; addSub:addSub|data_out[5]  ; registrador:regG|data_out[5]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.669     ; 0.084      ;
; 0.489 ; addSub:addSub|data_out[1]  ; registrador:regG|data_out[1]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.671     ; 0.084      ;
; 0.490 ; addSub:addSub|data_out[4]  ; registrador:regG|data_out[4]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.672     ; 0.084      ;
; 0.490 ; addSub:addSub|data_out[7]  ; registrador:regG|data_out[7]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.672     ; 0.084      ;
; 0.491 ; addSub:addSub|data_out[6]  ; registrador:regG|data_out[6]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.673     ; 0.084      ;
; 0.531 ; upcount:reg7|Q[15]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.545 ; addSub:addSub|data_out[0]  ; registrador:regG|data_out[0]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.727     ; 0.084      ;
; 0.556 ; addSub:addSub|data_out[14] ; registrador:regG|data_out[14] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.738     ; 0.084      ;
; 0.573 ; addSub:addSub|data_out[15] ; registrador:regG|data_out[15] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.755     ; 0.084      ;
; 0.763 ; controle:ctrl|Tstate.T1    ; controle:ctrl|r0_out          ; clock                    ; clock       ; 0.000        ; 0.953      ; 1.982      ;
; 0.791 ; controle:ctrl|Tstate.T1    ; controle:ctrl|dout_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[0]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.803 ; controle:ctrl|Tstate.000   ; controle:ctrl|addr_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; upcount:reg7|Q[14]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.813 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[1]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.824 ; controle:ctrl|Tstate.000   ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.830 ; controle:ctrl|Tstate.000   ; controle:ctrl|a_in            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.096      ;
; 0.838 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[8]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; upcount:reg7|Q[6]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.899 ; controle:ctrl|done         ; controle:ctrl|soma            ; clock                    ; clock       ; 0.000        ; 0.817      ; 1.982      ;
; 0.908 ; controle:ctrl|done         ; controle:ctrl|maior_menor     ; clock                    ; clock       ; 0.000        ; 0.817      ; 1.991      ;
; 0.954 ; controle:ctrl|Tstate.000   ; controle:ctrl|Tstate.000      ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 1.000 ; controle:ctrl|done         ; controle:ctrl|Tstate.T3       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.266      ;
; 1.053 ; upcount:reg7|Q[1]          ; controle:ctrl|maior_menor     ; clock                    ; clock       ; -0.500       ; 0.817      ; 1.636      ;
; 1.071 ; controle:ctrl|Tstate.T2    ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.337      ;
; 1.072 ; controle:ctrl|Tstate.T3    ; controle:ctrl|Tstate.000      ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.338      ;
; 1.073 ; controle:ctrl|Tstate.T1    ; controle:ctrl|r1_out          ; clock                    ; clock       ; 0.000        ; 0.953      ; 2.292      ;
; 1.081 ; controle:ctrl|done         ; controle:ctrl|g_in            ; clock                    ; clock       ; 0.000        ; -0.010     ; 1.337      ;
; 1.121 ; upcount:reg7|Q[3]          ; controle:ctrl|maior_menor     ; clock                    ; clock       ; -0.500       ; 0.817      ; 1.704      ;
; 1.153 ; controle:ctrl|done         ; controle:ctrl|r0_out          ; clock                    ; clock       ; 0.000        ; 0.953      ; 2.372      ;
; 1.155 ; controle:ctrl|Tstate.T2    ; controle:ctrl|g_out           ; clock                    ; clock       ; 0.000        ; 0.636      ; 2.057      ;
; 1.163 ; controle:ctrl|done         ; controle:ctrl|g_out           ; clock                    ; clock       ; 0.000        ; 0.636      ; 2.065      ;
; 1.167 ; controle:ctrl|done         ; controle:ctrl|addr_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.433      ;
; 1.168 ; controle:ctrl|done         ; controle:ctrl|a_in            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.434      ;
; 1.168 ; controle:ctrl|done         ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.434      ;
; 1.174 ; controle:ctrl|done         ; controle:ctrl|dout_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.440      ;
; 1.177 ; upcount:reg7|Q[0]          ; controle:ctrl|maior_menor     ; clock                    ; clock       ; -0.500       ; 0.817      ; 1.760      ;
; 1.178 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[1]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.189 ; upcount:reg7|Q[14]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.196 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.217 ; controle:ctrl|Tstate.T1    ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.224 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; upcount:reg7|Q[6]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.232 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; controle:ctrl|done         ; controle:ctrl|dout_out        ; clock                    ; clock       ; 0.000        ; 0.953      ; 2.453      ;
; 1.249 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.260 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.281 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[8]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.283 ; controle:ctrl|done         ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.549      ;
; 1.295 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.301 ; controle:ctrl|done         ; controle:ctrl|comparacao      ; clock                    ; clock       ; 0.000        ; -0.010     ; 1.557      ;
; 1.303 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.331 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.338 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.348 ; controle:ctrl|Tstate.T1    ; controle:ctrl|soma            ; clock                    ; clock       ; 0.000        ; 0.817      ; 2.431      ;
; 1.352 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.357 ; controle:ctrl|Tstate.T1    ; controle:ctrl|maior_menor     ; clock                    ; clock       ; 0.000        ; 0.817      ; 2.440      ;
; 1.366 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.632      ;
; 1.374 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 1.640      ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T3                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T3                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|addr_in                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|addr_in                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|comparacao                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|comparacao                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|dinout                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|dinout                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|comparacao'                                                                          ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; ctrl|comparacao|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; ctrl|comparacao|regout           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|dinout'                                                                            ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|dataa         ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 1.334 ; 1.334 ; Rise       ; clock                ;
; run       ; clock                ; 6.610 ; 6.610 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 5.570 ; 5.570 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.655 ; 0.655 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.649 ; 0.649 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 5.159 ; 5.159 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 4.700 ; 4.700 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 4.890 ; 4.890 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 4.642 ; 4.642 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 5.054 ; 5.054 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 5.570 ; 5.570 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 4.176 ; 4.176 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 4.542 ; 4.542 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 5.040 ; 5.040 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 5.191 ; 5.191 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 4.383 ; 4.383 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 5.065 ; 5.065 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 4.618 ; 4.618 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 4.526 ; 4.526 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; 0.152  ; 0.152  ; Rise       ; clock                ;
; run       ; clock                ; -3.492 ; -3.492 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 1.393  ; 1.393  ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.327  ; 0.327  ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 1.393  ; 1.393  ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -4.049 ; -4.049 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -3.611 ; -3.611 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -3.928 ; -3.928 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -3.694 ; -3.694 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -3.888 ; -3.888 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -4.604 ; -4.604 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -3.064 ; -3.064 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -3.439 ; -3.439 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -4.083 ; -4.083 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -4.104 ; -4.104 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -3.430 ; -3.430 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -4.105 ; -4.105 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -3.628 ; -3.628 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -3.532 ; -3.532 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 8.638 ; 8.638 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 8.638 ; 8.638 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 8.435 ; 8.435 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 8.377 ; 8.377 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 8.621 ; 8.621 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 8.180 ; 8.180 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 8.196 ; 8.196 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 8.336 ; 8.336 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 8.428 ; 8.428 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 8.440 ; 8.440 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 8.204 ; 8.204 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 8.110 ; 8.110 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 8.001 ; 8.001 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 8.256 ; 8.256 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 7.989 ; 7.989 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 8.440 ; 8.440 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 7.726 ; 7.726 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 8.010 ; 8.010 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 8.288 ; 8.288 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 8.143 ; 8.143 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 7.511 ; 7.511 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 7.201 ; 7.201 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 8.186 ; 8.186 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 8.932 ; 8.932 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 8.664 ; 8.664 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 8.932 ; 8.932 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 7.781 ; 7.781 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 7.982 ; 7.982 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 7.427 ; 7.427 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 8.894 ; 8.894 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 7.516 ; 7.516 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 7.772 ; 7.772 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 8.715 ; 8.715 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 7.698 ; 7.698 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 7.463 ; 7.463 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 7.695 ; 7.695 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 7.235 ; 7.235 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 8.400 ; 8.400 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 7.986 ; 7.986 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 8.670 ; 8.670 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 8.492 ; 8.492 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 7.758 ; 7.758 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 7.459 ; 7.459 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 8.016 ; 8.016 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 7.244 ; 7.244 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 7.980 ; 7.980 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 8.297 ; 8.297 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 7.071 ; 7.071 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 7.911 ; 7.911 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 8.670 ; 8.670 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 8.575 ; 8.575 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 7.310 ; 7.310 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 7.287 ; 7.287 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 7.716 ; 7.716 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 7.724 ; 7.724 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 8.283 ; 8.283 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 7.625 ; 7.625 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 7.425 ; 7.425 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 8.283 ; 8.283 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 7.963 ; 7.963 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 7.914 ; 7.914 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 8.152 ; 8.152 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 7.855 ; 7.855 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 7.910 ; 7.910 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 8.236 ; 8.236 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 7.225 ; 7.225 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 7.364 ; 7.364 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 8.215 ; 8.215 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 8.012 ; 8.012 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 8.194 ; 8.194 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 7.194 ; 7.194 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 6.773 ; 6.773 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 7.221 ; 7.221 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 7.239 ; 7.239 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 7.442 ; 7.442 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 7.436 ; 7.436 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 7.713 ; 7.713 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 7.867 ; 7.867 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 7.430 ; 7.430 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 8.124 ; 8.124 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 7.413 ; 7.413 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 7.924 ; 7.924 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 7.461 ; 7.461 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 7.416 ; 7.416 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 7.414 ; 7.414 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 8.194 ; 8.194 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 9.839 ; 9.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 9.002 ; 9.002 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 9.446 ; 9.446 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 9.529 ; 9.529 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 9.288 ; 9.288 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 9.744 ; 9.744 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 8.918 ; 8.918 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 9.174 ; 9.174 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 9.350 ; 9.350 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 9.437 ; 9.437 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 9.839 ; 9.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 9.280 ; 9.280 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 9.546 ; 9.546 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 9.074 ; 9.074 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 9.347 ; 9.347 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 9.520 ; 9.520 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 9.116 ; 9.116 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 7.882 ; 7.882 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 8.345 ; 8.345 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 8.141 ; 8.141 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 8.079 ; 8.079 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 8.321 ; 8.321 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 7.882 ; 7.882 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 7.913 ; 7.913 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 7.930 ; 7.930 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 8.146 ; 8.146 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 7.201 ; 7.201 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 8.204 ; 8.204 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 8.110 ; 8.110 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 8.001 ; 8.001 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 8.256 ; 8.256 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 7.989 ; 7.989 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 8.440 ; 8.440 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 7.726 ; 7.726 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 8.010 ; 8.010 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 8.288 ; 8.288 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 8.143 ; 8.143 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 7.511 ; 7.511 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 7.201 ; 7.201 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 8.186 ; 8.186 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 7.235 ; 7.235 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 8.664 ; 8.664 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 8.932 ; 8.932 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 7.781 ; 7.781 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 7.982 ; 7.982 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 7.427 ; 7.427 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 8.894 ; 8.894 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 7.516 ; 7.516 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 7.772 ; 7.772 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 8.715 ; 8.715 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 7.698 ; 7.698 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 7.463 ; 7.463 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 7.695 ; 7.695 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 7.235 ; 7.235 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 8.400 ; 8.400 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 7.986 ; 7.986 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 7.071 ; 7.071 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 8.492 ; 8.492 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 7.758 ; 7.758 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 7.459 ; 7.459 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 8.016 ; 8.016 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 7.244 ; 7.244 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 7.980 ; 7.980 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 8.297 ; 8.297 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 7.071 ; 7.071 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 7.911 ; 7.911 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 8.670 ; 8.670 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 8.575 ; 8.575 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 7.310 ; 7.310 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 7.287 ; 7.287 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 7.716 ; 7.716 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 7.724 ; 7.724 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 7.225 ; 7.225 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 7.625 ; 7.625 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 7.425 ; 7.425 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 8.283 ; 8.283 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 7.963 ; 7.963 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 7.914 ; 7.914 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 8.152 ; 8.152 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 7.855 ; 7.855 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 7.910 ; 7.910 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 8.236 ; 8.236 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 7.225 ; 7.225 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 7.364 ; 7.364 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 8.215 ; 8.215 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 8.012 ; 8.012 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 6.773 ; 6.773 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 7.194 ; 7.194 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 6.773 ; 6.773 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 7.221 ; 7.221 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 7.239 ; 7.239 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 7.442 ; 7.442 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 7.436 ; 7.436 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 7.713 ; 7.713 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 7.867 ; 7.867 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 7.430 ; 7.430 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 8.124 ; 8.124 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 7.413 ; 7.413 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 7.924 ; 7.924 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 7.461 ; 7.461 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 7.416 ; 7.416 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 7.414 ; 7.414 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 8.194 ; 8.194 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 8.918 ; 8.918 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 9.002 ; 9.002 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 9.446 ; 9.446 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 9.529 ; 9.529 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 9.288 ; 9.288 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 9.744 ; 9.744 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 8.918 ; 8.918 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 9.174 ; 9.174 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 9.350 ; 9.350 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 9.437 ; 9.437 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 9.839 ; 9.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 9.280 ; 9.280 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 9.546 ; 9.546 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 9.074 ; 9.074 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 9.347 ; 9.347 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 9.520 ; 9.520 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 9.116 ; 9.116 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; controle:ctrl|dinout     ; -2.531 ; -34.462       ;
; controle:ctrl|comparacao ; -2.234 ; -27.939       ;
; clock                    ; -1.460 ; -106.074      ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; controle:ctrl|dinout     ; -1.596 ; -20.675       ;
; controle:ctrl|comparacao ; -1.208 ; -16.155       ;
; clock                    ; 0.065  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -2.000 ; -320.380      ;
; controle:ctrl|comparacao ; 0.500  ; 0.000         ;
; controle:ctrl|dinout     ; 0.500  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|dinout'                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                   ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.531 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.789      ; 2.921      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.276 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.778      ; 3.078      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.207 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.727      ; 2.945      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.204 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.685      ; 2.987      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.713      ; 2.979      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.173 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.716      ; 2.990      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.168 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.728      ; 3.000      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.147 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.711      ; 2.960      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.137 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.717      ; 2.956      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.121 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.715      ; 2.946      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.117 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.795      ; 2.944      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.049 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.712      ; 2.869      ;
; -2.048 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.780      ; 2.860      ;
; -2.048 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.780      ; 2.860      ;
; -2.048 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.780      ; 2.860      ;
; -2.048 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|dinout ; 0.500        ; 0.780      ; 2.860      ;
+--------+----------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|comparacao'                                                                                                               ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock         ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+
; -2.234 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.684     ; 1.756      ;
; -2.224 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.678     ; 1.752      ;
; -2.192 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.663     ; 2.128      ;
; -2.191 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.604     ; 1.793      ;
; -2.158 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.667     ; 1.697      ;
; -2.156 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.606     ; 1.756      ;
; -2.150 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.559     ; 2.190      ;
; -2.146 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.591     ; 2.154      ;
; -2.122 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.669     ; 2.052      ;
; -2.116 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.616     ; 1.706      ;
; -2.078 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.589     ; 2.088      ;
; -2.047 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.695     ; 1.558      ;
; -2.011 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.652     ; 1.958      ;
; -2.010 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.673     ; 1.543      ;
; -1.959 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.574     ; 1.591      ;
; -1.935 ; controle:ctrl|add_sub     ; addSub:addSub|data_out[9]  ; clock                ; controle:ctrl|comparacao ; 0.500        ; 0.188      ; 1.829      ;
; -1.933 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.652     ; 1.896      ;
; -1.923 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.646     ; 1.892      ;
; -1.920 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.684     ; 1.796      ;
; -1.920 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.642     ; 1.888      ;
; -1.912 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[9]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.605     ; 1.513      ;
; -1.910 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.678     ; 1.792      ;
; -1.910 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.636     ; 1.884      ;
; -1.907 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.658     ; 1.848      ;
; -1.890 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.572     ; 1.933      ;
; -1.877 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.604     ; 1.833      ;
; -1.877 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.562     ; 1.925      ;
; -1.874 ; mux:mux_inst|buswires[14] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.587     ; 1.886      ;
; -1.857 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.635     ; 1.837      ;
; -1.855 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.574     ; 1.896      ;
; -1.849 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.663     ; 1.801      ;
; -1.848 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.601     ; 1.846      ;
; -1.844 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.667     ; 1.737      ;
; -1.844 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.625     ; 1.829      ;
; -1.842 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.606     ; 1.796      ;
; -1.842 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.564     ; 1.888      ;
; -1.840 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.680     ; 1.759      ;
; -1.836 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.695     ; 1.701      ;
; -1.836 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.653     ; 1.793      ;
; -1.815 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.675     ; 1.801      ;
; -1.815 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.584     ; 1.846      ;
; -1.805 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.669     ; 1.797      ;
; -1.803 ; mux:mux_inst|buswires[11] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.654     ; 1.748      ;
; -1.802 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.616     ; 1.746      ;
; -1.802 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.574     ; 1.838      ;
; -1.798 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.585     ; 1.828      ;
; -1.793 ; mux:mux_inst|buswires[15] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.583     ; 1.809      ;
; -1.788 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.685     ; 1.753      ;
; -1.785 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.575     ; 1.820      ;
; -1.778 ; mux:mux_inst|buswires[13] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.585     ; 1.792      ;
; -1.778 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.679     ; 1.749      ;
; -1.773 ; mux:mux_inst|buswires[12] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.586     ; 1.786      ;
; -1.772 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.595     ; 1.838      ;
; -1.767 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.590     ; 1.776      ;
; -1.763 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.688     ; 1.736      ;
; -1.753 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.682     ; 1.732      ;
; -1.745 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.605     ; 1.790      ;
; -1.739 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.658     ; 1.742      ;
; -1.737 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.597     ; 1.801      ;
; -1.734 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.689     ; 1.771      ;
; -1.724 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.683     ; 1.767      ;
; -1.720 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.608     ; 1.773      ;
; -1.712 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.668     ; 1.694      ;
; -1.710 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.607     ; 1.753      ;
; -1.709 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.641     ; 1.683      ;
; -1.704 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.696     ; 1.658      ;
; -1.697 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[7]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.607     ; 1.751      ;
; -1.696 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.673     ; 1.583      ;
; -1.696 ; mux:mux_inst|buswires[8]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.631     ; 1.675      ;
; -1.691 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.609     ; 1.808      ;
; -1.687 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.671     ; 1.677      ;
; -1.685 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.610     ; 1.736      ;
; -1.684 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.682     ; 1.651      ;
; -1.680 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.617     ; 1.623      ;
; -1.679 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.699     ; 1.641      ;
; -1.674 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.676     ; 1.647      ;
; -1.671 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[0]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.602     ; 1.668      ;
; -1.670 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.617     ; 1.703      ;
; -1.658 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.542     ; 1.731      ;
; -1.658 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.672     ; 1.712      ;
; -1.656 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.611     ; 1.771      ;
; -1.653 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[11] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.618     ; 1.685      ;
; -1.650 ; mux:mux_inst|buswires[9]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.700     ; 1.676      ;
; -1.645 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[10] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.574     ; 1.631      ;
; -1.645 ; mux:mux_inst|buswires[0]  ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.532     ; 1.723      ;
; -1.645 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.620     ; 1.686      ;
; -1.641 ; mux:mux_inst|buswires[5]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.602     ; 1.688      ;
; -1.634 ; controle:ctrl|add_sub     ; addSub:addSub|data_out[14] ; clock                ; controle:ctrl|comparacao ; 0.500        ; 0.220      ; 1.969      ;
; -1.634 ; mux:mux_inst|buswires[3]  ; addSub:addSub|data_out[6]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.674     ; 1.687      ;
; -1.628 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[13] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.621     ; 1.668      ;
; -1.624 ; mux:mux_inst|buswires[1]  ; addSub:addSub|data_out[6]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.668     ; 1.683      ;
; -1.621 ; controle:ctrl|add_sub     ; addSub:addSub|data_out[10] ; clock                ; controle:ctrl|comparacao ; 0.500        ; 0.188      ; 1.869      ;
; -1.621 ; controle:ctrl|add_sub     ; addSub:addSub|data_out[15] ; clock                ; controle:ctrl|comparacao ; 0.500        ; 0.230      ; 1.961      ;
; -1.616 ; mux:mux_inst|buswires[6]  ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.621     ; 1.721      ;
; -1.615 ; mux:mux_inst|buswires[11] ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.637     ; 1.593      ;
; -1.611 ; mux:mux_inst|buswires[7]  ; addSub:addSub|data_out[14] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.573     ; 1.653      ;
; -1.608 ; mux:mux_inst|buswires[2]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.665     ; 1.592      ;
; -1.606 ; mux:mux_inst|buswires[4]  ; addSub:addSub|data_out[8]  ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.604     ; 1.651      ;
; -1.602 ; mux:mux_inst|buswires[11] ; addSub:addSub|data_out[15] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.627     ; 1.585      ;
; -1.599 ; mux:mux_inst|buswires[10] ; addSub:addSub|data_out[12] ; controle:ctrl|dinout ; controle:ctrl|comparacao ; 1.000        ; -0.622     ; 1.703      ;
+--------+---------------------------+----------------------------+----------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg0  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg1  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a1~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg2  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a2~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg3  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a3~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg4  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a4~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg5  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a5~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg6  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a6~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg7  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a7~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg8  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a8~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg9  ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a9~porta_memory_reg0  ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg10 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a10~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg11 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a11~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg12 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a12~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg13 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a13~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg14 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a14~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg15 ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a15~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.120 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.652      ;
; -1.116 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.648      ;
; -1.111 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.643      ;
; -1.109 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.641      ;
; -1.105 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.637      ;
; -1.104 ; registrador:regG|data_out[0]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.645      ;
; -1.100 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.632      ;
; -1.099 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.631      ;
; -1.095 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.627      ;
; -1.090 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.622      ;
; -1.081 ; registrador:regG|data_out[11]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.613      ;
; -1.073 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.605      ;
; -1.047 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.579      ;
; -1.047 ; registrador:regG|data_out[14]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.579      ;
; -1.038 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.570      ;
; -1.034 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.566      ;
; -1.032 ; registrador:regG|data_out[5]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.573      ;
; -1.020 ; registrador:regG|data_out[7]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.561      ;
; -0.995 ; registrador:regG|data_out[9]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.527      ;
; -0.991 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.523      ;
; -0.984 ; registrador:regG|data_out[0]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.525      ;
; -0.982 ; registrador:regG|data_out[0]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.523      ;
; -0.982 ; registrador:regG|data_out[0]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.523      ;
; -0.982 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.514      ;
; -0.981 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r0_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.795      ;
; -0.979 ; registrador:regG|data_out[3]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.520      ;
; -0.976 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|r1_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.790      ;
; -0.961 ; registrador:regG|data_out[4]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.502      ;
; -0.961 ; registrador:regG|data_out[11]                                                                                        ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.493      ;
; -0.959 ; registrador:regG|data_out[11]                                                                                        ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.491      ;
; -0.959 ; registrador:regG|data_out[11]                                                                                        ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.491      ;
; -0.958 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|done                                                                                                   ; clock        ; clock       ; 0.500        ; 0.000      ; 1.490      ;
; -0.945 ; registrador:regG|data_out[8]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.477      ;
; -0.944 ; registrador:regG|data_out[13]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.477      ;
; -0.930 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.462      ;
; -0.927 ; registrador:regG|data_out[14]                                                                                        ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.459      ;
; -0.925 ; registrador:regG|data_out[14]                                                                                        ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.457      ;
; -0.925 ; registrador:regG|data_out[14]                                                                                        ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.457      ;
; -0.919 ; registrador:regG|data_out[10]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.451      ;
; -0.918 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r0_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.732      ;
; -0.913 ; registrador:regG|data_out[15]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.446      ;
; -0.913 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|r1_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.727      ;
; -0.912 ; registrador:regG|data_out[5]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.453      ;
; -0.910 ; registrador:regG|data_out[5]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.451      ;
; -0.910 ; registrador:regG|data_out[5]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.451      ;
; -0.907 ; registrador:regG|data_out[6]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.448      ;
; -0.906 ; registrador:regG|data_out[2]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.447      ;
; -0.902 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r0_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.716      ;
; -0.900 ; registrador:regG|data_out[7]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.441      ;
; -0.898 ; registrador:regG|data_out[7]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.439      ;
; -0.898 ; registrador:regG|data_out[7]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.439      ;
; -0.895 ; upcount:reg7|Q[3]                                                                                                    ; controle:ctrl|done                                                                                                   ; clock        ; clock       ; 0.500        ; 0.000      ; 1.427      ;
; -0.875 ; registrador:regG|data_out[9]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.407      ;
; -0.873 ; registrador:regG|data_out[9]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.405      ;
; -0.873 ; registrador:regG|data_out[9]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.405      ;
; -0.860 ; registrador:regG|data_out[1]                                                                                         ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.401      ;
; -0.859 ; registrador:regG|data_out[3]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.400      ;
; -0.857 ; registrador:regG|data_out[3]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.398      ;
; -0.857 ; registrador:regG|data_out[3]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.398      ;
; -0.855 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r2_out                                                                                                 ; clock        ; clock       ; 0.500        ; -0.035     ; 1.352      ;
; -0.845 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|dout_in                                                                                                ; clock        ; clock       ; 0.500        ; 0.000      ; 1.377      ;
; -0.844 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|addr_in                                                                                                ; clock        ; clock       ; 0.500        ; 0.000      ; 1.376      ;
; -0.843 ; controle:ctrl|done                                                                                                   ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.875      ;
; -0.841 ; registrador:regG|data_out[4]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.382      ;
; -0.839 ; controle:ctrl|done                                                                                                   ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.871      ;
; -0.839 ; registrador:regG|data_out[4]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.380      ;
; -0.839 ; registrador:regG|data_out[4]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.009      ; 1.380      ;
; -0.835 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|r1_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.649      ;
; -0.834 ; controle:ctrl|done                                                                                                   ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.866      ;
; -0.827 ; upcount:reg7|Q[2]                                                                                                    ; controle:ctrl|dout_out                                                                                               ; clock        ; clock       ; 0.500        ; 0.282      ; 1.641      ;
; -0.825 ; registrador:regG|data_out[8]                                                                                         ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.357      ;
; -0.824 ; registrador:regG|data_out[13]                                                                                        ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.357      ;
; -0.823 ; registrador:regG|data_out[8]                                                                                         ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.355      ;
; -0.823 ; registrador:regG|data_out[8]                                                                                         ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.355      ;
; -0.822 ; registrador:regG|data_out[13]                                                                                        ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.355      ;
; -0.822 ; registrador:regG|data_out[13]                                                                                        ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.355      ;
; -0.818 ; upcount:reg7|Q[0]                                                                                                    ; controle:ctrl|done                                                                                                   ; clock        ; clock       ; 0.500        ; 0.000      ; 1.350      ;
; -0.816 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r0_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.630      ;
; -0.800 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r2_out                                                                                                 ; clock        ; clock       ; 0.500        ; -0.035     ; 1.297      ;
; -0.799 ; registrador:regG|data_out[10]                                                                                        ; controle:ctrl|r1_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.331      ;
; -0.797 ; registrador:regG|data_out[12]                                                                                        ; controle:ctrl|r0_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.001      ; 1.330      ;
; -0.797 ; registrador:regG|data_out[10]                                                                                        ; controle:ctrl|r2_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.329      ;
; -0.797 ; registrador:regG|data_out[10]                                                                                        ; controle:ctrl|r3_in                                                                                                  ; clock        ; clock       ; 0.500        ; 0.000      ; 1.329      ;
; -0.796 ; upcount:reg7|Q[1]                                                                                                    ; controle:ctrl|r1_out                                                                                                 ; clock        ; clock       ; 0.500        ; 0.282      ; 1.610      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|dinout'                                                                                                                   ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                   ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.596 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.516      ; 1.061      ;
; -1.579 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.499      ; 1.061      ;
; -1.572 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.494      ; 1.063      ;
; -1.370 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.422      ; 1.193      ;
; -1.362 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.421      ; 1.200      ;
; -1.359 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.423      ; 1.205      ;
; -1.332 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.437      ; 1.246      ;
; -1.311 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.419      ; 1.249      ;
; -1.294 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.490      ; 1.337      ;
; -1.260 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.505      ; 1.386      ;
; -1.185 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.425      ; 1.381      ;
; -1.160 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.488      ; 1.469      ;
; -1.133 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.438      ; 1.446      ;
; -1.105 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.427      ; 1.463      ;
; -1.096 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[9]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.516      ; 1.061      ;
; -1.079 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[1]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.499      ; 1.061      ;
; -1.072 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[8]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.494      ; 1.063      ;
; -1.064 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.395      ; 1.472      ;
; -0.993 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; 0.000        ; 2.426      ; 1.574      ;
; -0.870 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[12] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.422      ; 1.193      ;
; -0.862 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[13] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.421      ; 1.200      ;
; -0.859 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[14] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.423      ; 1.205      ;
; -0.832 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[6]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.437      ; 1.246      ;
; -0.811 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[15] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.419      ; 1.249      ;
; -0.794 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[11] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.490      ; 1.337      ;
; -0.760 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[3]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.505      ; 1.386      ;
; -0.685 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[5]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.425      ; 1.381      ;
; -0.660 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[2]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.488      ; 1.469      ;
; -0.633 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[10] ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.438      ; 1.446      ;
; -0.605 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[4]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.427      ; 1.463      ;
; -0.564 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[0]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.395      ; 1.472      ;
; -0.493 ; controle:ctrl|dinout          ; mux:mux_inst|buswires[7]  ; controle:ctrl|dinout ; controle:ctrl|dinout ; -0.500       ; 2.426      ; 1.574      ;
; -0.372 ; registrador:reg2|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.867      ; 0.495      ;
; -0.359 ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.850      ; 0.491      ;
; -0.353 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.845      ; 0.492      ;
; -0.291 ; registrador:reg2|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 0.490      ;
; -0.289 ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.780      ; 0.491      ;
; -0.287 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.782      ; 0.495      ;
; -0.278 ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.770      ; 0.492      ;
; -0.266 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.841      ; 0.575      ;
; -0.196 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.772      ; 0.576      ;
; -0.142 ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.840      ; 0.698      ;
; -0.086 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.778      ; 0.692      ;
; -0.051 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.850      ; 0.799      ;
; -0.046 ; registrador:reg2|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.747      ; 0.701      ;
; -0.040 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.770      ; 0.730      ;
; 0.011  ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.850      ; 0.861      ;
; 0.014  ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.845      ; 0.859      ;
; 0.017  ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.867      ; 0.884      ;
; 0.103  ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.770      ; 0.873      ;
; 0.126  ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.788      ; 0.914      ;
; 0.160  ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.867      ; 1.027      ;
; 0.162  ; registrador:regG|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 0.943      ;
; 0.176  ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.841      ; 1.017      ;
; 0.199  ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 0.980      ;
; 0.212  ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.851      ; 1.063      ;
; 0.217  ; registrador:regG|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.780      ; 0.997      ;
; 0.222  ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.780      ; 1.002      ;
; 0.226  ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.845      ; 1.071      ;
; 0.229  ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.779      ; 1.008      ;
; 0.229  ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.770      ; 0.999      ;
; 0.235  ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.841      ; 1.076      ;
; 0.240  ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.788      ; 1.028      ;
; 0.249  ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 1.030      ;
; 0.256  ; registrador:regG|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 1.037      ;
; 0.266  ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.779      ; 1.045      ;
; 0.284  ; registrador:regG|data_out[15] ; mux:mux_inst|buswires[15] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.778      ; 1.062      ;
; 0.296  ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.781      ; 1.077      ;
; 0.305  ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.773      ; 1.078      ;
; 0.310  ; registrador:regG|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.852      ; 1.162      ;
; 0.328  ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.783      ; 1.111      ;
; 0.331  ; registrador:regG|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.866      ; 1.197      ;
; 0.337  ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.840      ; 1.177      ;
; 0.337  ; registrador:regG|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.804      ; 1.141      ;
; 0.367  ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.788      ; 1.155      ;
; 0.386  ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.834      ; 1.220      ;
; 0.393  ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.789      ; 1.182      ;
; 0.398  ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.851      ; 1.249      ;
; 0.404  ; registrador:regG|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.874      ; 1.278      ;
; 0.404  ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.789      ; 1.193      ;
; 0.407  ; registrador:regG|data_out[11] ; mux:mux_inst|buswires[11] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.848      ; 1.255      ;
; 0.407  ; registrador:regG|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.872      ; 1.279      ;
; 0.412  ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.850      ; 1.262      ;
; 0.462  ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.778      ; 1.240      ;
; 0.463  ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.778      ; 1.241      ;
; 0.477  ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.763      ; 1.240      ;
; 0.487  ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.783      ; 1.270      ;
; 0.492  ; registrador:regG|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.792      ; 1.284      ;
; 0.499  ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.790      ; 1.289      ;
; 0.500  ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.747      ; 1.247      ;
; 0.501  ; registrador:regG|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.794      ; 1.295      ;
; 0.560  ; registrador:regG|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.793      ; 1.353      ;
; 0.568  ; registrador:regG|data_out[10] ; mux:mux_inst|buswires[10] ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.796      ; 1.364      ;
; 0.576  ; registrador:regG|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.855      ; 1.431      ;
; 0.604  ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.772      ; 1.376      ;
; 0.608  ; registrador:regG|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock                ; controle:ctrl|dinout ; 0.000        ; 0.762      ; 1.370      ;
; 0.793  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[9]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.909      ; 1.202      ;
; 0.810  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[1]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.892      ; 1.202      ;
; 0.817  ; controle:ctrl|r2_out          ; mux:mux_inst|buswires[8]  ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.887      ; 1.204      ;
; 1.030  ; controle:ctrl|g_out           ; mux:mux_inst|buswires[14] ; clock                ; controle:ctrl|dinout ; -0.500       ; 0.648      ; 1.178      ;
+--------+-------------------------------+---------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|comparacao'                                                                                                                        ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.208 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[14] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.853      ; 0.786      ;
; -1.198 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[6]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.831      ; 0.774      ;
; -1.169 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[15] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.863      ; 0.835      ;
; -1.163 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[3]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.827      ; 0.805      ;
; -1.096 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[5]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.826      ; 0.871      ;
; -1.090 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[1]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.828      ; 0.879      ;
; -1.075 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[7]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.830      ; 0.896      ;
; -1.030 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[11] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.820      ; 0.931      ;
; -1.027 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[8]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.823      ; 0.937      ;
; -0.942 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[9]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.821      ; 1.020      ;
; -0.941 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[10] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.821      ; 1.021      ;
; -0.878 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[2]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.827      ; 1.090      ;
; -0.865 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[4]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.830      ; 1.106      ;
; -0.864 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[13] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.817      ; 1.094      ;
; -0.817 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[0]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.836      ; 1.160      ;
; -0.792 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[12] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0.000        ; 1.816      ; 1.165      ;
; -0.708 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[14] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.853      ; 0.786      ;
; -0.698 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[6]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.831      ; 0.774      ;
; -0.669 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[15] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.863      ; 0.835      ;
; -0.663 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[3]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.827      ; 0.805      ;
; -0.596 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[5]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.826      ; 0.871      ;
; -0.590 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[1]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.828      ; 0.879      ;
; -0.575 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[7]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.830      ; 0.896      ;
; -0.530 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[11] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.820      ; 0.931      ;
; -0.527 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[8]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.823      ; 0.937      ;
; -0.442 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[9]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.821      ; 1.020      ;
; -0.441 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[10] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.821      ; 1.021      ;
; -0.378 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[2]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.827      ; 1.090      ;
; -0.365 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[4]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.830      ; 1.106      ;
; -0.364 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[13] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.817      ; 1.094      ;
; -0.317 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[0]  ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.836      ; 1.160      ;
; -0.292 ; controle:ctrl|comparacao      ; addSub:addSub|data_out[12] ; controle:ctrl|comparacao ; controle:ctrl|comparacao ; -0.500       ; 1.816      ; 1.165      ;
; 0.926  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.088      ;
; 1.038  ; registrador:regA|data_out[15] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.246      ;
; 1.099  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.297      ;
; 1.111  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.168      ; 1.279      ;
; 1.114  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.172      ; 1.286      ;
; 1.114  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.165      ; 1.279      ;
; 1.137  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.345      ;
; 1.155  ; registrador:regA|data_out[13] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.353      ;
; 1.157  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.194      ; 1.351      ;
; 1.173  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.171      ; 1.344      ;
; 1.175  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.166      ; 1.341      ;
; 1.180  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.388      ;
; 1.183  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[9]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.166      ; 1.349      ;
; 1.200  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.172      ; 1.372      ;
; 1.203  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.365      ;
; 1.210  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.161      ; 1.371      ;
; 1.211  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.194      ; 1.405      ;
; 1.213  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[1]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.195      ; 1.408      ;
; 1.218  ; registrador:regA|data_out[15] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.181      ; 1.399      ;
; 1.222  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.384      ;
; 1.236  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.165      ; 1.401      ;
; 1.239  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.161      ; 1.400      ;
; 1.241  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[1]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.173      ; 1.414      ;
; 1.251  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.172      ; 1.423      ;
; 1.258  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.161      ; 1.419      ;
; 1.270  ; registrador:regA|data_out[4]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.175      ; 1.445      ;
; 1.272  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.434      ;
; 1.274  ; registrador:regA|data_out[6]  ; addSub:addSub|data_out[6]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.176      ; 1.450      ;
; 1.279  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.441      ;
; 1.283  ; registrador:regA|data_out[14] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.181      ; 1.464      ;
; 1.286  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.165      ; 1.451      ;
; 1.290  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[3]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.172      ; 1.462      ;
; 1.290  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.193      ; 1.483      ;
; 1.291  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.197      ; 1.488      ;
; 1.307  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[13] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.162      ; 1.469      ;
; 1.308  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.161      ; 1.469      ;
; 1.309  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.517      ;
; 1.321  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[11] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.165      ; 1.486      ;
; 1.323  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[9]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.166      ; 1.489      ;
; 1.327  ; registrador:regA|data_out[11] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.525      ;
; 1.328  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.166      ; 1.494      ;
; 1.328  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.536      ;
; 1.343  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[12] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.161      ; 1.504      ;
; 1.344  ; registrador:regA|data_out[7]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.168      ; 1.512      ;
; 1.344  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[2]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.172      ; 1.516      ;
; 1.344  ; registrador:regA|data_out[6]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.168      ; 1.512      ;
; 1.346  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.544      ;
; 1.352  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.171      ; 1.523      ;
; 1.353  ; registrador:regA|data_out[3]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.175      ; 1.528      ;
; 1.361  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.181      ; 1.542      ;
; 1.363  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[10] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.166      ; 1.529      ;
; 1.374  ; registrador:regA|data_out[4]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.171      ; 1.545      ;
; 1.378  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.586      ;
; 1.381  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.168      ; 1.549      ;
; 1.384  ; registrador:regA|data_out[7]  ; addSub:addSub|data_out[7]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.175      ; 1.559      ;
; 1.384  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.171      ; 1.555      ;
; 1.385  ; registrador:regA|data_out[2]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.175      ; 1.560      ;
; 1.385  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.593      ;
; 1.387  ; registrador:regA|data_out[10] ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.181      ; 1.568      ;
; 1.393  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[8]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.190      ; 1.583      ;
; 1.396  ; registrador:regA|data_out[9]  ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.594      ;
; 1.403  ; registrador:regA|data_out[12] ; addSub:addSub|data_out[14] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.601      ;
; 1.409  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[6]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.176      ; 1.585      ;
; 1.413  ; registrador:regA|data_out[8]  ; addSub:addSub|data_out[15] ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.208      ; 1.621      ;
; 1.414  ; registrador:regA|data_out[5]  ; addSub:addSub|data_out[0]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.181      ; 1.595      ;
; 1.421  ; registrador:regA|data_out[0]  ; addSub:addSub|data_out[6]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.198      ; 1.619      ;
; 1.423  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[5]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.171      ; 1.594      ;
; 1.424  ; registrador:regA|data_out[1]  ; addSub:addSub|data_out[4]  ; clock                    ; controle:ctrl|comparacao ; 0.000        ; 0.175      ; 1.599      ;
+--------+-------------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                             ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                       ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.065 ; addSub:addSub|data_out[12] ; registrador:regG|data_out[12] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.175     ; 0.042      ;
; 0.066 ; addSub:addSub|data_out[13] ; registrador:regG|data_out[13] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.176     ; 0.042      ;
; 0.068 ; addSub:addSub|data_out[11] ; registrador:regG|data_out[11] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.178     ; 0.042      ;
; 0.069 ; addSub:addSub|data_out[10] ; registrador:regG|data_out[10] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.179     ; 0.042      ;
; 0.069 ; addSub:addSub|data_out[9]  ; registrador:regG|data_out[9]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.179     ; 0.042      ;
; 0.071 ; addSub:addSub|data_out[8]  ; registrador:regG|data_out[8]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.181     ; 0.042      ;
; 0.083 ; addSub:addSub|data_out[5]  ; registrador:regG|data_out[5]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.193     ; 0.042      ;
; 0.084 ; addSub:addSub|data_out[2]  ; registrador:regG|data_out[2]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.194     ; 0.042      ;
; 0.084 ; addSub:addSub|data_out[3]  ; registrador:regG|data_out[3]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.194     ; 0.042      ;
; 0.085 ; addSub:addSub|data_out[1]  ; registrador:regG|data_out[1]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.195     ; 0.042      ;
; 0.087 ; addSub:addSub|data_out[4]  ; registrador:regG|data_out[4]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.197     ; 0.042      ;
; 0.087 ; addSub:addSub|data_out[7]  ; registrador:regG|data_out[7]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.197     ; 0.042      ;
; 0.088 ; addSub:addSub|data_out[6]  ; registrador:regG|data_out[6]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.198     ; 0.042      ;
; 0.093 ; addSub:addSub|data_out[0]  ; registrador:regG|data_out[0]  ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.203     ; 0.042      ;
; 0.101 ; addSub:addSub|data_out[14] ; registrador:regG|data_out[14] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.211     ; 0.042      ;
; 0.112 ; addSub:addSub|data_out[15] ; registrador:regG|data_out[15] ; controle:ctrl|comparacao ; clock       ; 0.000        ; -0.222     ; 0.042      ;
; 0.215 ; controle:ctrl|Tstate.T1    ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; upcount:reg7|Q[15]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.358 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[0]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; upcount:reg7|Q[14]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[1]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[8]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; upcount:reg7|Q[6]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; controle:ctrl|Tstate.000   ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; controle:ctrl|Tstate.000   ; controle:ctrl|addr_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; controle:ctrl|Tstate.T1    ; controle:ctrl|dout_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; controle:ctrl|Tstate.000   ; controle:ctrl|a_in            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.422 ; controle:ctrl|Tstate.000   ; controle:ctrl|Tstate.000      ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.574      ;
; 0.457 ; controle:ctrl|done         ; controle:ctrl|Tstate.T3       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; controle:ctrl|Tstate.T3    ; controle:ctrl|Tstate.000      ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; controle:ctrl|Tstate.T2    ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.493 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[1]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; upcount:reg7|Q[14]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; controle:ctrl|done         ; controle:ctrl|g_in            ; clock                    ; clock       ; 0.000        ; -0.009     ; 0.643      ;
; 0.500 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.511 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; upcount:reg7|Q[6]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; controle:ctrl|Tstate.T1    ; controle:ctrl|r0_out          ; clock                    ; clock       ; 0.000        ; 0.282      ; 0.952      ;
; 0.528 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[2]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; upcount:reg7|Q[13]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; controle:ctrl|done         ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; controle:ctrl|done         ; controle:ctrl|addr_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; controle:ctrl|Tstate.T1    ; controle:ctrl|Tstate.T2       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; controle:ctrl|done         ; controle:ctrl|a_in            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; controle:ctrl|done         ; controle:ctrl|dout_in         ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; controle:ctrl|done         ; controle:ctrl|soma            ; clock                    ; clock       ; 0.000        ; 0.239      ; 0.935      ;
; 0.546 ; controle:ctrl|done         ; controle:ctrl|maior_menor     ; clock                    ; clock       ; 0.000        ; 0.239      ; 0.937      ;
; 0.546 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; upcount:reg7|Q[5]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[8]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[3]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; upcount:reg7|Q[4]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.581 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[11]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; upcount:reg7|Q[12]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; controle:ctrl|done         ; controle:ctrl|Tstate.T1       ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[9]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; upcount:reg7|Q[0]          ; upcount:reg7|Q[4]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; upcount:reg7|Q[9]          ; upcount:reg7|Q[13]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; upcount:reg7|Q[11]         ; upcount:reg7|Q[15]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; upcount:reg7|Q[1]          ; upcount:reg7|Q[5]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; upcount:reg7|Q[6]          ; upcount:reg7|Q[8]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; upcount:reg7|Q[2]          ; upcount:reg7|Q[6]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; upcount:reg7|Q[8]          ; upcount:reg7|Q[12]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; upcount:reg7|Q[10]         ; upcount:reg7|Q[14]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; upcount:reg7|Q[3]          ; upcount:reg7|Q[7]             ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; controle:ctrl|done         ; controle:ctrl|comparacao      ; clock                    ; clock       ; 0.000        ; -0.009     ; 0.764      ;
; 0.624 ; upcount:reg7|Q[7]          ; upcount:reg7|Q[10]            ; clock                    ; clock       ; 0.000        ; 0.000      ; 0.776      ;
+-------+----------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoria:mem_principal|altsyncram:altsyncram_component|altsyncram_42d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T3                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T3                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|addr_in                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|addr_in                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|comparacao                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|comparacao                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|dinout                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|dinout                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|comparacao'                                                                          ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[12]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[12]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[13]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[13]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[14]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[14]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[15]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[15]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[5]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[5]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[7]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[7]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[9]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Fall       ; addSub:addSub|data_out[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|always0~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[10]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[11]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[6]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; addSub|data_out[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|comparacao ; Rise       ; ctrl|comparacao|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|comparacao ; Rise       ; ctrl|comparacao|regout           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|dinout'                                                                            ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; ctrl|dinout|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Fall       ; mux_inst|always0~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[11]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[13]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[2]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[6]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[8]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|dinout ; Rise       ; mux_inst|buswires[9]|dataa         ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 0.569 ; 0.569 ; Rise       ; clock                ;
; run       ; clock                ; 3.379 ; 3.379 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 3.029 ; 3.029 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.088 ; 0.088 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.114 ; 0.114 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 2.817 ; 2.817 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 2.644 ; 2.644 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 2.681 ; 2.681 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 2.560 ; 2.560 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 2.724 ; 2.724 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 3.029 ; 3.029 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 2.365 ; 2.365 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 2.497 ; 2.497 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 2.745 ; 2.745 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 2.839 ; 2.839 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 2.404 ; 2.404 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 2.789 ; 2.789 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 2.560 ; 2.560 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 2.511 ; 2.511 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; 0.059  ; 0.059  ; Rise       ; clock                ;
; run       ; clock                ; -2.110 ; -2.110 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 0.785  ; 0.785  ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.314  ; 0.314  ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.785  ; 0.785  ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -2.341 ; -2.341 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -2.176 ; -2.176 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -2.283 ; -2.283 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -2.170 ; -2.170 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -2.235 ; -2.235 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -2.630 ; -2.630 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -1.887 ; -1.887 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -2.019 ; -2.019 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -2.349 ; -2.349 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -2.371 ; -2.371 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -2.012 ; -2.012 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -2.391 ; -2.391 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -2.153 ; -2.153 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -2.103 ; -2.103 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 4.689 ; 4.689 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 4.671 ; 4.671 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 4.582 ; 4.582 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 4.549 ; 4.549 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 4.689 ; 4.689 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 4.454 ; 4.454 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 4.469 ; 4.469 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 4.568 ; 4.568 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 4.630 ; 4.630 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 4.610 ; 4.610 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 4.211 ; 4.211 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 4.526 ; 4.526 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 4.372 ; 4.372 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 4.530 ; 4.530 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 4.400 ; 4.400 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 4.610 ; 4.610 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 4.421 ; 4.421 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 4.564 ; 4.564 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 4.456 ; 4.456 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 4.188 ; 4.188 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 4.013 ; 4.013 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 4.518 ; 4.518 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 4.983 ; 4.983 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 4.802 ; 4.802 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 4.967 ; 4.967 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 4.320 ; 4.320 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 4.329 ; 4.329 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 4.107 ; 4.107 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 4.983 ; 4.983 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 4.196 ; 4.196 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 4.312 ; 4.312 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 4.818 ; 4.818 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 4.265 ; 4.265 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 4.267 ; 4.267 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 4.029 ; 4.029 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 4.596 ; 4.596 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 4.338 ; 4.338 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 4.283 ; 4.283 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 4.783 ; 4.783 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 4.655 ; 4.655 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 4.307 ; 4.307 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 4.152 ; 4.152 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 4.434 ; 4.434 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 4.042 ; 4.042 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 4.419 ; 4.419 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 4.638 ; 4.638 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 3.968 ; 3.968 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 4.783 ; 4.783 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 4.622 ; 4.622 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 4.068 ; 4.068 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 4.059 ; 4.059 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 4.291 ; 4.291 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 4.231 ; 4.231 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 4.240 ; 4.240 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 4.580 ; 4.580 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 4.218 ; 4.218 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 4.570 ; 4.570 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 4.396 ; 4.396 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 4.383 ; 4.383 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 4.323 ; 4.323 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 4.294 ; 4.294 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 4.528 ; 4.528 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 4.020 ; 4.020 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 4.119 ; 4.119 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 4.580 ; 4.580 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 4.504 ; 4.504 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 4.025 ; 4.025 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 3.833 ; 3.833 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 4.047 ; 4.047 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 4.063 ; 4.063 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 4.175 ; 4.175 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 4.146 ; 4.146 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 4.321 ; 4.321 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 4.357 ; 4.357 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 4.169 ; 4.169 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 4.447 ; 4.447 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 4.122 ; 4.122 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 4.369 ; 4.369 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 4.199 ; 4.199 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 4.125 ; 4.125 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 4.123 ; 4.123 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 4.504 ; 4.504 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 5.057 ; 5.057 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 4.622 ; 4.622 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 4.853 ; 4.853 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 4.873 ; 4.873 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 4.780 ; 4.780 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 4.975 ; 4.975 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 4.590 ; 4.590 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 4.723 ; 4.723 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 4.805 ; 4.805 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 4.839 ; 4.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 5.057 ; 5.057 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 4.743 ; 4.743 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 4.889 ; 4.889 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 4.660 ; 4.660 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 4.870 ; 4.870 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 4.688 ; 4.688 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 4.336 ; 4.336 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 4.550 ; 4.550 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 4.462 ; 4.462 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 4.424 ; 4.424 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 4.560 ; 4.560 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 4.336 ; 4.336 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 4.351 ; 4.351 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 4.388 ; 4.388 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 4.485 ; 4.485 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 4.013 ; 4.013 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 4.211 ; 4.211 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 4.526 ; 4.526 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 4.372 ; 4.372 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 4.530 ; 4.530 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 4.400 ; 4.400 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 4.610 ; 4.610 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 4.421 ; 4.421 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 4.564 ; 4.564 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 4.456 ; 4.456 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 4.188 ; 4.188 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 4.013 ; 4.013 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 4.518 ; 4.518 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 4.029 ; 4.029 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 4.802 ; 4.802 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 4.967 ; 4.967 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 4.320 ; 4.320 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 4.329 ; 4.329 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 4.107 ; 4.107 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 4.983 ; 4.983 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 4.196 ; 4.196 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 4.312 ; 4.312 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 4.818 ; 4.818 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 4.265 ; 4.265 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 4.267 ; 4.267 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 4.029 ; 4.029 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 4.596 ; 4.596 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 4.338 ; 4.338 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 4.283 ; 4.283 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 3.968 ; 3.968 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 4.655 ; 4.655 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 4.307 ; 4.307 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 4.152 ; 4.152 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 4.434 ; 4.434 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 4.042 ; 4.042 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 4.419 ; 4.419 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 4.638 ; 4.638 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 3.968 ; 3.968 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 4.783 ; 4.783 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 4.622 ; 4.622 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 4.068 ; 4.068 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 4.059 ; 4.059 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 4.291 ; 4.291 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 4.231 ; 4.231 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 4.240 ; 4.240 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 4.020 ; 4.020 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 4.218 ; 4.218 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 4.570 ; 4.570 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 4.396 ; 4.396 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 4.383 ; 4.383 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 4.323 ; 4.323 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 4.294 ; 4.294 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 4.528 ; 4.528 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 4.020 ; 4.020 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 4.119 ; 4.119 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 4.580 ; 4.580 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 3.833 ; 3.833 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 4.025 ; 4.025 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 3.833 ; 3.833 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 4.047 ; 4.047 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 4.063 ; 4.063 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 4.175 ; 4.175 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 4.146 ; 4.146 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 4.321 ; 4.321 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 4.357 ; 4.357 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 4.169 ; 4.169 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 4.447 ; 4.447 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 4.122 ; 4.122 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 4.369 ; 4.369 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 4.199 ; 4.199 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 4.125 ; 4.125 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 4.123 ; 4.123 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 4.504 ; 4.504 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 4.590 ; 4.590 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 4.622 ; 4.622 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 4.853 ; 4.853 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 4.873 ; 4.873 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 4.780 ; 4.780 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 4.975 ; 4.975 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 4.590 ; 4.590 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 4.723 ; 4.723 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 4.805 ; 4.805 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 4.839 ; 4.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 5.057 ; 5.057 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 4.743 ; 4.743 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 4.889 ; 4.889 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 4.660 ; 4.660 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 4.870 ; 4.870 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 4.688 ; 4.688 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+----------+---------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -6.491   ; -2.849  ; N/A      ; N/A     ; -2.000              ;
;  clock                    ; -3.102   ; 0.065   ; N/A      ; N/A     ; -2.000              ;
;  controle:ctrl|comparacao ; -6.491   ; -1.930  ; N/A      ; N/A     ; 0.500               ;
;  controle:ctrl|dinout     ; -4.586   ; -2.849  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS           ; -509.468 ; -59.305 ; 0.0      ; 0.0     ; -320.38             ;
;  clock                    ; -362.731 ; 0.000   ; N/A      ; N/A     ; -320.380            ;
;  controle:ctrl|comparacao ; -86.513  ; -23.966 ; N/A      ; N/A     ; 0.000               ;
;  controle:ctrl|dinout     ; -60.224  ; -35.339 ; N/A      ; N/A     ; 0.000               ;
+---------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; resetn    ; clock                ; 1.334 ; 1.334 ; Rise       ; clock                ;
; run       ; clock                ; 6.610 ; 6.610 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 5.570 ; 5.570 ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.655 ; 0.655 ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 0.649 ; 0.649 ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; 5.159 ; 5.159 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; 4.700 ; 4.700 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; 4.890 ; 4.890 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; 4.642 ; 4.642 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; 5.054 ; 5.054 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; 5.570 ; 5.570 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; 4.176 ; 4.176 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; 4.542 ; 4.542 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; 5.040 ; 5.040 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; 5.191 ; 5.191 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; 4.383 ; 4.383 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; 5.065 ; 5.065 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; 4.618 ; 4.618 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; 4.526 ; 4.526 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; resetn    ; clock                ; 0.152  ; 0.152  ; Rise       ; clock                ;
; run       ; clock                ; -2.110 ; -2.110 ; Rise       ; clock                ;
; din[*]    ; controle:ctrl|dinout ; 1.393  ; 1.393  ; Fall       ; controle:ctrl|dinout ;
;  din[0]   ; controle:ctrl|dinout ; 0.327  ; 0.327  ; Fall       ; controle:ctrl|dinout ;
;  din[1]   ; controle:ctrl|dinout ; 1.393  ; 1.393  ; Fall       ; controle:ctrl|dinout ;
;  din[2]   ; controle:ctrl|dinout ; -2.341 ; -2.341 ; Fall       ; controle:ctrl|dinout ;
;  din[3]   ; controle:ctrl|dinout ; -2.176 ; -2.176 ; Fall       ; controle:ctrl|dinout ;
;  din[4]   ; controle:ctrl|dinout ; -2.283 ; -2.283 ; Fall       ; controle:ctrl|dinout ;
;  din[5]   ; controle:ctrl|dinout ; -2.170 ; -2.170 ; Fall       ; controle:ctrl|dinout ;
;  din[6]   ; controle:ctrl|dinout ; -2.235 ; -2.235 ; Fall       ; controle:ctrl|dinout ;
;  din[7]   ; controle:ctrl|dinout ; -2.630 ; -2.630 ; Fall       ; controle:ctrl|dinout ;
;  din[8]   ; controle:ctrl|dinout ; -1.887 ; -1.887 ; Fall       ; controle:ctrl|dinout ;
;  din[9]   ; controle:ctrl|dinout ; -2.019 ; -2.019 ; Fall       ; controle:ctrl|dinout ;
;  din[10]  ; controle:ctrl|dinout ; -2.349 ; -2.349 ; Fall       ; controle:ctrl|dinout ;
;  din[11]  ; controle:ctrl|dinout ; -2.371 ; -2.371 ; Fall       ; controle:ctrl|dinout ;
;  din[12]  ; controle:ctrl|dinout ; -2.012 ; -2.012 ; Fall       ; controle:ctrl|dinout ;
;  din[13]  ; controle:ctrl|dinout ; -2.391 ; -2.391 ; Fall       ; controle:ctrl|dinout ;
;  din[14]  ; controle:ctrl|dinout ; -2.153 ; -2.153 ; Fall       ; controle:ctrl|dinout ;
;  din[15]  ; controle:ctrl|dinout ; -2.103 ; -2.103 ; Fall       ; controle:ctrl|dinout ;
+-----------+----------------------+--------+--------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 8.638 ; 8.638 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 8.638 ; 8.638 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 8.435 ; 8.435 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 8.377 ; 8.377 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 8.621 ; 8.621 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 8.180 ; 8.180 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 8.196 ; 8.196 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 8.336 ; 8.336 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 8.428 ; 8.428 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 8.440 ; 8.440 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 8.204 ; 8.204 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 8.110 ; 8.110 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 8.001 ; 8.001 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 8.256 ; 8.256 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 7.989 ; 7.989 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 8.440 ; 8.440 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 7.726 ; 7.726 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 8.010 ; 8.010 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 8.288 ; 8.288 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 8.143 ; 8.143 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 7.511 ; 7.511 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 7.201 ; 7.201 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 8.186 ; 8.186 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 8.932 ; 8.932 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 8.664 ; 8.664 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 8.932 ; 8.932 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 7.781 ; 7.781 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 7.982 ; 7.982 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 7.427 ; 7.427 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 8.894 ; 8.894 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 7.516 ; 7.516 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 7.772 ; 7.772 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 8.715 ; 8.715 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 7.698 ; 7.698 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 7.463 ; 7.463 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 7.695 ; 7.695 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 7.235 ; 7.235 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 8.400 ; 8.400 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 7.986 ; 7.986 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 7.709 ; 7.709 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 8.670 ; 8.670 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 8.492 ; 8.492 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 7.758 ; 7.758 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 7.459 ; 7.459 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 8.016 ; 8.016 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 7.244 ; 7.244 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 7.980 ; 7.980 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 8.297 ; 8.297 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 7.071 ; 7.071 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 7.911 ; 7.911 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 8.670 ; 8.670 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 8.575 ; 8.575 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 7.310 ; 7.310 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 7.287 ; 7.287 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 7.733 ; 7.733 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 7.716 ; 7.716 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 7.724 ; 7.724 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 8.283 ; 8.283 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 7.625 ; 7.625 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 7.425 ; 7.425 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 8.283 ; 8.283 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 7.963 ; 7.963 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 8.027 ; 8.027 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 7.914 ; 7.914 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 8.152 ; 8.152 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 7.855 ; 7.855 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 7.910 ; 7.910 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 8.236 ; 8.236 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 7.225 ; 7.225 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 7.364 ; 7.364 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 8.215 ; 8.215 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 7.744 ; 7.744 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 8.012 ; 8.012 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 8.194 ; 8.194 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 7.194 ; 7.194 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 6.773 ; 6.773 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 7.221 ; 7.221 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 7.239 ; 7.239 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 7.442 ; 7.442 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 7.436 ; 7.436 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 7.713 ; 7.713 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 7.867 ; 7.867 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 7.430 ; 7.430 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 8.124 ; 8.124 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 7.413 ; 7.413 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 7.924 ; 7.924 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 7.461 ; 7.461 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 7.416 ; 7.416 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 7.414 ; 7.414 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 8.194 ; 8.194 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 9.839 ; 9.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 9.002 ; 9.002 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 9.446 ; 9.446 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 9.529 ; 9.529 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 9.288 ; 9.288 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 9.744 ; 9.744 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 8.918 ; 8.918 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 9.174 ; 9.174 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 9.350 ; 9.350 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 9.437 ; 9.437 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 9.839 ; 9.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 9.280 ; 9.280 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 9.546 ; 9.546 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 9.074 ; 9.074 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 9.347 ; 9.347 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 9.520 ; 9.520 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 9.116 ; 9.116 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+------------+----------------------+-------+-------+------------+----------------------+
; Data Port  ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+------------+----------------------+-------+-------+------------+----------------------+
; irt[*]     ; clock                ; 4.336 ; 4.336 ; Fall       ; clock                ;
;  irt[0]    ; clock                ; 4.550 ; 4.550 ; Fall       ; clock                ;
;  irt[1]    ; clock                ; 4.462 ; 4.462 ; Fall       ; clock                ;
;  irt[3]    ; clock                ; 4.424 ; 4.424 ; Fall       ; clock                ;
;  irt[4]    ; clock                ; 4.560 ; 4.560 ; Fall       ; clock                ;
;  irt[6]    ; clock                ; 4.336 ; 4.336 ; Fall       ; clock                ;
;  irt[7]    ; clock                ; 4.351 ; 4.351 ; Fall       ; clock                ;
;  irt[8]    ; clock                ; 4.388 ; 4.388 ; Fall       ; clock                ;
;  irt[9]    ; clock                ; 4.485 ; 4.485 ; Fall       ; clock                ;
; r0t[*]     ; clock                ; 4.013 ; 4.013 ; Fall       ; clock                ;
;  r0t[0]    ; clock                ; 4.211 ; 4.211 ; Fall       ; clock                ;
;  r0t[1]    ; clock                ; 4.526 ; 4.526 ; Fall       ; clock                ;
;  r0t[2]    ; clock                ; 4.372 ; 4.372 ; Fall       ; clock                ;
;  r0t[3]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r0t[4]    ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
;  r0t[5]    ; clock                ; 4.530 ; 4.530 ; Fall       ; clock                ;
;  r0t[6]    ; clock                ; 4.400 ; 4.400 ; Fall       ; clock                ;
;  r0t[7]    ; clock                ; 4.610 ; 4.610 ; Fall       ; clock                ;
;  r0t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r0t[9]    ; clock                ; 4.277 ; 4.277 ; Fall       ; clock                ;
;  r0t[10]   ; clock                ; 4.421 ; 4.421 ; Fall       ; clock                ;
;  r0t[11]   ; clock                ; 4.564 ; 4.564 ; Fall       ; clock                ;
;  r0t[12]   ; clock                ; 4.456 ; 4.456 ; Fall       ; clock                ;
;  r0t[13]   ; clock                ; 4.188 ; 4.188 ; Fall       ; clock                ;
;  r0t[14]   ; clock                ; 4.013 ; 4.013 ; Fall       ; clock                ;
;  r0t[15]   ; clock                ; 4.518 ; 4.518 ; Fall       ; clock                ;
; r1t[*]     ; clock                ; 4.029 ; 4.029 ; Fall       ; clock                ;
;  r1t[0]    ; clock                ; 4.802 ; 4.802 ; Fall       ; clock                ;
;  r1t[1]    ; clock                ; 4.967 ; 4.967 ; Fall       ; clock                ;
;  r1t[2]    ; clock                ; 4.320 ; 4.320 ; Fall       ; clock                ;
;  r1t[3]    ; clock                ; 4.329 ; 4.329 ; Fall       ; clock                ;
;  r1t[4]    ; clock                ; 4.107 ; 4.107 ; Fall       ; clock                ;
;  r1t[5]    ; clock                ; 4.983 ; 4.983 ; Fall       ; clock                ;
;  r1t[6]    ; clock                ; 4.196 ; 4.196 ; Fall       ; clock                ;
;  r1t[7]    ; clock                ; 4.312 ; 4.312 ; Fall       ; clock                ;
;  r1t[8]    ; clock                ; 4.818 ; 4.818 ; Fall       ; clock                ;
;  r1t[9]    ; clock                ; 4.265 ; 4.265 ; Fall       ; clock                ;
;  r1t[10]   ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r1t[11]   ; clock                ; 4.267 ; 4.267 ; Fall       ; clock                ;
;  r1t[12]   ; clock                ; 4.029 ; 4.029 ; Fall       ; clock                ;
;  r1t[13]   ; clock                ; 4.596 ; 4.596 ; Fall       ; clock                ;
;  r1t[14]   ; clock                ; 4.338 ; 4.338 ; Fall       ; clock                ;
;  r1t[15]   ; clock                ; 4.283 ; 4.283 ; Fall       ; clock                ;
; r2t[*]     ; clock                ; 3.968 ; 3.968 ; Fall       ; clock                ;
;  r2t[0]    ; clock                ; 4.655 ; 4.655 ; Fall       ; clock                ;
;  r2t[1]    ; clock                ; 4.307 ; 4.307 ; Fall       ; clock                ;
;  r2t[2]    ; clock                ; 4.152 ; 4.152 ; Fall       ; clock                ;
;  r2t[3]    ; clock                ; 4.434 ; 4.434 ; Fall       ; clock                ;
;  r2t[4]    ; clock                ; 4.042 ; 4.042 ; Fall       ; clock                ;
;  r2t[5]    ; clock                ; 4.419 ; 4.419 ; Fall       ; clock                ;
;  r2t[6]    ; clock                ; 4.638 ; 4.638 ; Fall       ; clock                ;
;  r2t[7]    ; clock                ; 3.968 ; 3.968 ; Fall       ; clock                ;
;  r2t[8]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r2t[9]    ; clock                ; 4.783 ; 4.783 ; Fall       ; clock                ;
;  r2t[10]   ; clock                ; 4.622 ; 4.622 ; Fall       ; clock                ;
;  r2t[11]   ; clock                ; 4.068 ; 4.068 ; Fall       ; clock                ;
;  r2t[12]   ; clock                ; 4.059 ; 4.059 ; Fall       ; clock                ;
;  r2t[13]   ; clock                ; 4.291 ; 4.291 ; Fall       ; clock                ;
;  r2t[14]   ; clock                ; 4.231 ; 4.231 ; Fall       ; clock                ;
;  r2t[15]   ; clock                ; 4.240 ; 4.240 ; Fall       ; clock                ;
; r3t[*]     ; clock                ; 4.020 ; 4.020 ; Fall       ; clock                ;
;  r3t[0]    ; clock                ; 4.218 ; 4.218 ; Fall       ; clock                ;
;  r3t[1]    ; clock                ; 4.153 ; 4.153 ; Fall       ; clock                ;
;  r3t[2]    ; clock                ; 4.570 ; 4.570 ; Fall       ; clock                ;
;  r3t[3]    ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[4]    ; clock                ; 4.396 ; 4.396 ; Fall       ; clock                ;
;  r3t[5]    ; clock                ; 4.383 ; 4.383 ; Fall       ; clock                ;
;  r3t[6]    ; clock                ; 4.293 ; 4.293 ; Fall       ; clock                ;
;  r3t[7]    ; clock                ; 4.497 ; 4.497 ; Fall       ; clock                ;
;  r3t[8]    ; clock                ; 4.323 ; 4.323 ; Fall       ; clock                ;
;  r3t[9]    ; clock                ; 4.294 ; 4.294 ; Fall       ; clock                ;
;  r3t[10]   ; clock                ; 4.528 ; 4.528 ; Fall       ; clock                ;
;  r3t[11]   ; clock                ; 4.020 ; 4.020 ; Fall       ; clock                ;
;  r3t[12]   ; clock                ; 4.119 ; 4.119 ; Fall       ; clock                ;
;  r3t[13]   ; clock                ; 4.580 ; 4.580 ; Fall       ; clock                ;
;  r3t[14]   ; clock                ; 4.260 ; 4.260 ; Fall       ; clock                ;
;  r3t[15]   ; clock                ; 4.436 ; 4.436 ; Fall       ; clock                ;
; r7t[*]     ; clock                ; 3.833 ; 3.833 ; Fall       ; clock                ;
;  r7t[0]    ; clock                ; 4.025 ; 4.025 ; Fall       ; clock                ;
;  r7t[1]    ; clock                ; 3.833 ; 3.833 ; Fall       ; clock                ;
;  r7t[2]    ; clock                ; 4.047 ; 4.047 ; Fall       ; clock                ;
;  r7t[3]    ; clock                ; 4.063 ; 4.063 ; Fall       ; clock                ;
;  r7t[4]    ; clock                ; 4.175 ; 4.175 ; Fall       ; clock                ;
;  r7t[5]    ; clock                ; 4.146 ; 4.146 ; Fall       ; clock                ;
;  r7t[6]    ; clock                ; 4.321 ; 4.321 ; Fall       ; clock                ;
;  r7t[7]    ; clock                ; 4.357 ; 4.357 ; Fall       ; clock                ;
;  r7t[8]    ; clock                ; 4.169 ; 4.169 ; Fall       ; clock                ;
;  r7t[9]    ; clock                ; 4.447 ; 4.447 ; Fall       ; clock                ;
;  r7t[10]   ; clock                ; 4.122 ; 4.122 ; Fall       ; clock                ;
;  r7t[11]   ; clock                ; 4.369 ; 4.369 ; Fall       ; clock                ;
;  r7t[12]   ; clock                ; 4.199 ; 4.199 ; Fall       ; clock                ;
;  r7t[13]   ; clock                ; 4.125 ; 4.125 ; Fall       ; clock                ;
;  r7t[14]   ; clock                ; 4.123 ; 4.123 ; Fall       ; clock                ;
;  r7t[15]   ; clock                ; 4.504 ; 4.504 ; Fall       ; clock                ;
; saida[*]   ; controle:ctrl|dinout ; 4.590 ; 4.590 ; Fall       ; controle:ctrl|dinout ;
;  saida[0]  ; controle:ctrl|dinout ; 4.622 ; 4.622 ; Fall       ; controle:ctrl|dinout ;
;  saida[1]  ; controle:ctrl|dinout ; 4.853 ; 4.853 ; Fall       ; controle:ctrl|dinout ;
;  saida[2]  ; controle:ctrl|dinout ; 4.873 ; 4.873 ; Fall       ; controle:ctrl|dinout ;
;  saida[3]  ; controle:ctrl|dinout ; 4.780 ; 4.780 ; Fall       ; controle:ctrl|dinout ;
;  saida[4]  ; controle:ctrl|dinout ; 4.975 ; 4.975 ; Fall       ; controle:ctrl|dinout ;
;  saida[5]  ; controle:ctrl|dinout ; 4.590 ; 4.590 ; Fall       ; controle:ctrl|dinout ;
;  saida[6]  ; controle:ctrl|dinout ; 4.723 ; 4.723 ; Fall       ; controle:ctrl|dinout ;
;  saida[7]  ; controle:ctrl|dinout ; 4.805 ; 4.805 ; Fall       ; controle:ctrl|dinout ;
;  saida[8]  ; controle:ctrl|dinout ; 4.839 ; 4.839 ; Fall       ; controle:ctrl|dinout ;
;  saida[9]  ; controle:ctrl|dinout ; 5.057 ; 5.057 ; Fall       ; controle:ctrl|dinout ;
;  saida[10] ; controle:ctrl|dinout ; 4.743 ; 4.743 ; Fall       ; controle:ctrl|dinout ;
;  saida[11] ; controle:ctrl|dinout ; 4.889 ; 4.889 ; Fall       ; controle:ctrl|dinout ;
;  saida[12] ; controle:ctrl|dinout ; 4.660 ; 4.660 ; Fall       ; controle:ctrl|dinout ;
;  saida[13] ; controle:ctrl|dinout ; 4.777 ; 4.777 ; Fall       ; controle:ctrl|dinout ;
;  saida[14] ; controle:ctrl|dinout ; 4.870 ; 4.870 ; Fall       ; controle:ctrl|dinout ;
;  saida[15] ; controle:ctrl|dinout ; 4.688 ; 4.688 ; Fall       ; controle:ctrl|dinout ;
+------------+----------------------+-------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock                    ; clock                    ; 160      ; 638      ; 135      ; 136      ;
; controle:ctrl|comparacao ; clock                    ; 0        ; 0        ; 0        ; 16       ;
; controle:ctrl|dinout     ; clock                    ; 0        ; 0        ; 0        ; 103      ;
; clock                    ; controle:ctrl|comparacao ; 0        ; 0        ; 186      ; 168      ;
; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0        ; 0        ; 17       ; 17       ;
; controle:ctrl|dinout     ; controle:ctrl|comparacao ; 0        ; 0        ; 0        ; 168      ;
; clock                    ; controle:ctrl|dinout     ; 0        ; 0        ; 368      ; 64       ;
; controle:ctrl|dinout     ; controle:ctrl|dinout     ; 0        ; 0        ; 80       ; 80       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock                    ; clock                    ; 160      ; 638      ; 135      ; 136      ;
; controle:ctrl|comparacao ; clock                    ; 0        ; 0        ; 0        ; 16       ;
; controle:ctrl|dinout     ; clock                    ; 0        ; 0        ; 0        ; 103      ;
; clock                    ; controle:ctrl|comparacao ; 0        ; 0        ; 186      ; 168      ;
; controle:ctrl|comparacao ; controle:ctrl|comparacao ; 0        ; 0        ; 17       ; 17       ;
; controle:ctrl|dinout     ; controle:ctrl|comparacao ; 0        ; 0        ; 0        ; 168      ;
; clock                    ; controle:ctrl|dinout     ; 0        ; 0        ; 368      ; 64       ;
; controle:ctrl|dinout     ; controle:ctrl|dinout     ; 0        ; 0        ; 80       ; 80       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 104   ; 104  ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 31 18:34:22 2024
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name controle:ctrl|comparacao controle:ctrl|comparacao
    Info (332105): create_clock -period 1.000 -name controle:ctrl|dinout controle:ctrl|dinout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.491       -86.513 controle:ctrl|comparacao 
    Info (332119):    -4.586       -60.224 controle:ctrl|dinout 
    Info (332119):    -3.102      -362.731 clock 
Info (332146): Worst-case hold slack is -2.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.849       -35.339 controle:ctrl|dinout 
    Info (332119):    -1.930       -23.966 controle:ctrl|comparacao 
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -320.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|comparacao 
    Info (332119):     0.500         0.000 controle:ctrl|dinout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.531       -34.462 controle:ctrl|dinout 
    Info (332119):    -2.234       -27.939 controle:ctrl|comparacao 
    Info (332119):    -1.460      -106.074 clock 
Info (332146): Worst-case hold slack is -1.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.596       -20.675 controle:ctrl|dinout 
    Info (332119):    -1.208       -16.155 controle:ctrl|comparacao 
    Info (332119):     0.065         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -320.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|comparacao 
    Info (332119):     0.500         0.000 controle:ctrl|dinout 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Wed Jul 31 18:34:25 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


