

================================================================
== Vitis HLS Report for 'TrellisBuilder'
================================================================
* Date:           Mon Oct 10 12:59:04 2022

* Version:        2022.1 (Build 3526262 on Mon Apr 18 15:48:16 MDT 2022)
* Project:        Decoder
* Solution:       Size132ZedBoard (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  6.36 ns|  5.473 ns|     1.72 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      262|      262|  1.666 us|  1.666 us|  263|  263|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +-------------------------------------------------------+-------------------------------------------+---------+---------+----------+----------+-----+-----+---------+
        |                                                       |                                           |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
        |                        Instance                       |                   Module                  |   min   |   max   |    min   |    max   | min | max |   Type  |
        +-------------------------------------------------------+-------------------------------------------+---------+---------+----------+----------+-----+-----+---------+
        |grp_TrellisBuilder_Pipeline_TrellisLoop_fu_1803        |TrellisBuilder_Pipeline_TrellisLoop        |      108|      108|  0.687 us|  0.687 us|  108|  108|       no|
        |grp_TrellisBuilder_Pipeline_VITIS_LOOP_1453_1_fu_2229  |TrellisBuilder_Pipeline_VITIS_LOOP_1453_1  |      147|      147|  0.935 us|  0.935 us|  147|  147|       no|
        +-------------------------------------------------------+-------------------------------------------+---------+---------+----------+----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|     14|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    0|    5416|  18045|    -|
|Memory           |        0|    -|     360|     60|    0|
|Multiplexer      |        -|    -|       -|   1794|    -|
|Register         |        -|    -|     118|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    0|    5894|  19913|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    0|       5|     37|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------------------------+-------------------------------------------+---------+----+------+-------+-----+
    |                        Instance                       |                   Module                  | BRAM_18K| DSP|  FF  |  LUT  | URAM|
    +-------------------------------------------------------+-------------------------------------------+---------+----+------+-------+-----+
    |grp_TrellisBuilder_Pipeline_TrellisLoop_fu_1803        |TrellisBuilder_Pipeline_TrellisLoop        |        0|   0|  4929|  14369|    0|
    |grp_TrellisBuilder_Pipeline_VITIS_LOOP_1453_1_fu_2229  |TrellisBuilder_Pipeline_VITIS_LOOP_1453_1  |        0|   0|   487|   3634|    0|
    |mux_83_1_1_1_U942                                      |mux_83_1_1_1                               |        0|   0|     0|     42|    0|
    +-------------------------------------------------------+-------------------------------------------+---------+----+------+-------+-----+
    |Total                                                  |                                           |        0|   0|  5416|  18045|    0|
    +-------------------------------------------------------+-------------------------------------------+---------+----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |      Memory      |           Module          | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |prevState_V_U     |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_1_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_2_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_3_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_4_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_5_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_6_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_7_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_8_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_9_U   |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_10_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_11_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_12_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_13_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_14_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_15_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_16_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_17_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_18_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_19_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_20_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_21_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_22_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_23_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_24_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_25_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_26_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_27_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_28_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    |prevState_V_29_U  |prevState_V_RAM_AUTO_1R1W  |        0|  12|   2|    0|    12|    6|     1|           72|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total             |                           |        0| 360|  60|    0|   360|  180|    30|         2160|
    +------------------+---------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------+----------+----+---+----+------------+------------+
    |   Variable Name   | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------+----------+----+---+----+------------+------------+
    |ap_condition_1921  |        or|   0|  0|   2|           1|           1|
    |ap_condition_1946  |        or|   0|  0|   2|           1|           1|
    |ap_condition_1971  |        or|   0|  0|   2|           1|           1|
    |ap_condition_1996  |        or|   0|  0|   2|           1|           1|
    |ap_condition_2021  |        or|   0|  0|   2|           1|           1|
    |ap_condition_2046  |        or|   0|  0|   2|           1|           1|
    |ap_condition_2071  |        or|   0|  0|   2|           1|           1|
    +-------------------+----------+----+---+----+------------+------------+
    |Total              |          |   0|  0|  14|           7|           7|
    +-------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------+----+-----------+-----+-----------+
    |                 Name                | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------+----+-----------+-----+-----------+
    |Bucket_V_reg_1772                    |  42|          8|    3|         24|
    |ap_NS_fsm                            |  48|          9|    1|          9|
    |ap_phi_mux_Bucket_V_phi_fu_1776_p16  |  42|          8|    3|         24|
    |prevState_V_10_address0              |  14|          3|    4|         12|
    |prevState_V_10_ce0                   |  14|          3|    1|          3|
    |prevState_V_10_ce1                   |   9|          2|    1|          2|
    |prevState_V_10_we0                   |   9|          2|    1|          2|
    |prevState_V_10_we1                   |   9|          2|    1|          2|
    |prevState_V_11_address0              |  14|          3|    4|         12|
    |prevState_V_11_ce0                   |  14|          3|    1|          3|
    |prevState_V_11_ce1                   |   9|          2|    1|          2|
    |prevState_V_11_we0                   |   9|          2|    1|          2|
    |prevState_V_11_we1                   |   9|          2|    1|          2|
    |prevState_V_12_address0              |  14|          3|    4|         12|
    |prevState_V_12_ce0                   |  14|          3|    1|          3|
    |prevState_V_12_ce1                   |   9|          2|    1|          2|
    |prevState_V_12_we0                   |   9|          2|    1|          2|
    |prevState_V_12_we1                   |   9|          2|    1|          2|
    |prevState_V_13_address0              |  14|          3|    4|         12|
    |prevState_V_13_ce0                   |  14|          3|    1|          3|
    |prevState_V_13_ce1                   |   9|          2|    1|          2|
    |prevState_V_13_we0                   |   9|          2|    1|          2|
    |prevState_V_13_we1                   |   9|          2|    1|          2|
    |prevState_V_14_address0              |  14|          3|    4|         12|
    |prevState_V_14_ce0                   |  14|          3|    1|          3|
    |prevState_V_14_ce1                   |   9|          2|    1|          2|
    |prevState_V_14_we0                   |   9|          2|    1|          2|
    |prevState_V_14_we1                   |   9|          2|    1|          2|
    |prevState_V_15_address0              |  14|          3|    4|         12|
    |prevState_V_15_ce0                   |  14|          3|    1|          3|
    |prevState_V_15_ce1                   |   9|          2|    1|          2|
    |prevState_V_15_we0                   |   9|          2|    1|          2|
    |prevState_V_15_we1                   |   9|          2|    1|          2|
    |prevState_V_16_address0              |  14|          3|    4|         12|
    |prevState_V_16_ce0                   |  14|          3|    1|          3|
    |prevState_V_16_ce1                   |   9|          2|    1|          2|
    |prevState_V_16_we0                   |   9|          2|    1|          2|
    |prevState_V_16_we1                   |   9|          2|    1|          2|
    |prevState_V_17_address0              |  14|          3|    4|         12|
    |prevState_V_17_ce0                   |  14|          3|    1|          3|
    |prevState_V_17_ce1                   |   9|          2|    1|          2|
    |prevState_V_17_we0                   |   9|          2|    1|          2|
    |prevState_V_17_we1                   |   9|          2|    1|          2|
    |prevState_V_18_address0              |  14|          3|    4|         12|
    |prevState_V_18_ce0                   |  14|          3|    1|          3|
    |prevState_V_18_ce1                   |   9|          2|    1|          2|
    |prevState_V_18_we0                   |   9|          2|    1|          2|
    |prevState_V_18_we1                   |   9|          2|    1|          2|
    |prevState_V_19_address0              |  14|          3|    4|         12|
    |prevState_V_19_ce0                   |  14|          3|    1|          3|
    |prevState_V_19_ce1                   |   9|          2|    1|          2|
    |prevState_V_19_we0                   |   9|          2|    1|          2|
    |prevState_V_19_we1                   |   9|          2|    1|          2|
    |prevState_V_1_address0               |  14|          3|    4|         12|
    |prevState_V_1_ce0                    |  14|          3|    1|          3|
    |prevState_V_1_ce1                    |   9|          2|    1|          2|
    |prevState_V_1_we0                    |   9|          2|    1|          2|
    |prevState_V_1_we1                    |   9|          2|    1|          2|
    |prevState_V_20_address0              |  14|          3|    4|         12|
    |prevState_V_20_ce0                   |  14|          3|    1|          3|
    |prevState_V_20_ce1                   |   9|          2|    1|          2|
    |prevState_V_20_we0                   |   9|          2|    1|          2|
    |prevState_V_20_we1                   |   9|          2|    1|          2|
    |prevState_V_21_address0              |  14|          3|    4|         12|
    |prevState_V_21_ce0                   |  14|          3|    1|          3|
    |prevState_V_21_ce1                   |   9|          2|    1|          2|
    |prevState_V_21_we0                   |   9|          2|    1|          2|
    |prevState_V_21_we1                   |   9|          2|    1|          2|
    |prevState_V_22_address0              |  14|          3|    4|         12|
    |prevState_V_22_ce0                   |  14|          3|    1|          3|
    |prevState_V_22_ce1                   |   9|          2|    1|          2|
    |prevState_V_22_we0                   |   9|          2|    1|          2|
    |prevState_V_22_we1                   |   9|          2|    1|          2|
    |prevState_V_23_address0              |  14|          3|    4|         12|
    |prevState_V_23_ce0                   |  14|          3|    1|          3|
    |prevState_V_23_ce1                   |   9|          2|    1|          2|
    |prevState_V_23_we0                   |   9|          2|    1|          2|
    |prevState_V_23_we1                   |   9|          2|    1|          2|
    |prevState_V_24_address0              |  14|          3|    4|         12|
    |prevState_V_24_ce0                   |  14|          3|    1|          3|
    |prevState_V_24_ce1                   |   9|          2|    1|          2|
    |prevState_V_24_we0                   |   9|          2|    1|          2|
    |prevState_V_24_we1                   |   9|          2|    1|          2|
    |prevState_V_25_address0              |  14|          3|    4|         12|
    |prevState_V_25_ce0                   |  14|          3|    1|          3|
    |prevState_V_25_ce1                   |   9|          2|    1|          2|
    |prevState_V_25_we0                   |   9|          2|    1|          2|
    |prevState_V_25_we1                   |   9|          2|    1|          2|
    |prevState_V_26_address0              |  14|          3|    4|         12|
    |prevState_V_26_ce0                   |  14|          3|    1|          3|
    |prevState_V_26_ce1                   |   9|          2|    1|          2|
    |prevState_V_26_we0                   |   9|          2|    1|          2|
    |prevState_V_26_we1                   |   9|          2|    1|          2|
    |prevState_V_27_address0              |  14|          3|    4|         12|
    |prevState_V_27_ce0                   |  14|          3|    1|          3|
    |prevState_V_27_ce1                   |   9|          2|    1|          2|
    |prevState_V_27_we0                   |   9|          2|    1|          2|
    |prevState_V_27_we1                   |   9|          2|    1|          2|
    |prevState_V_28_address0              |  20|          4|    4|         16|
    |prevState_V_28_ce0                   |  20|          4|    1|          4|
    |prevState_V_28_ce1                   |   9|          2|    1|          2|
    |prevState_V_28_we0                   |   9|          2|    1|          2|
    |prevState_V_28_we1                   |   9|          2|    1|          2|
    |prevState_V_29_address0              |  14|          3|    4|         12|
    |prevState_V_29_ce0                   |  14|          3|    1|          3|
    |prevState_V_29_ce1                   |   9|          2|    1|          2|
    |prevState_V_29_we0                   |   9|          2|    1|          2|
    |prevState_V_29_we1                   |   9|          2|    1|          2|
    |prevState_V_2_address0               |  14|          3|    4|         12|
    |prevState_V_2_ce0                    |  14|          3|    1|          3|
    |prevState_V_2_ce1                    |   9|          2|    1|          2|
    |prevState_V_2_we0                    |   9|          2|    1|          2|
    |prevState_V_2_we1                    |   9|          2|    1|          2|
    |prevState_V_3_address0               |  14|          3|    4|         12|
    |prevState_V_3_ce0                    |  14|          3|    1|          3|
    |prevState_V_3_ce1                    |   9|          2|    1|          2|
    |prevState_V_3_we0                    |   9|          2|    1|          2|
    |prevState_V_3_we1                    |   9|          2|    1|          2|
    |prevState_V_4_address0               |  14|          3|    4|         12|
    |prevState_V_4_ce0                    |  14|          3|    1|          3|
    |prevState_V_4_ce1                    |   9|          2|    1|          2|
    |prevState_V_4_we0                    |   9|          2|    1|          2|
    |prevState_V_4_we1                    |   9|          2|    1|          2|
    |prevState_V_5_address0               |  14|          3|    4|         12|
    |prevState_V_5_ce0                    |  14|          3|    1|          3|
    |prevState_V_5_ce1                    |   9|          2|    1|          2|
    |prevState_V_5_we0                    |   9|          2|    1|          2|
    |prevState_V_5_we1                    |   9|          2|    1|          2|
    |prevState_V_6_address0               |  14|          3|    4|         12|
    |prevState_V_6_ce0                    |  14|          3|    1|          3|
    |prevState_V_6_ce1                    |   9|          2|    1|          2|
    |prevState_V_6_we0                    |   9|          2|    1|          2|
    |prevState_V_6_we1                    |   9|          2|    1|          2|
    |prevState_V_7_address0               |  14|          3|    4|         12|
    |prevState_V_7_ce0                    |  14|          3|    1|          3|
    |prevState_V_7_ce1                    |   9|          2|    1|          2|
    |prevState_V_7_we0                    |   9|          2|    1|          2|
    |prevState_V_7_we1                    |   9|          2|    1|          2|
    |prevState_V_8_address0               |  14|          3|    4|         12|
    |prevState_V_8_ce0                    |  14|          3|    1|          3|
    |prevState_V_8_ce1                    |   9|          2|    1|          2|
    |prevState_V_8_we0                    |   9|          2|    1|          2|
    |prevState_V_8_we1                    |   9|          2|    1|          2|
    |prevState_V_9_address0               |  14|          3|    4|         12|
    |prevState_V_9_ce0                    |  14|          3|    1|          3|
    |prevState_V_9_ce1                    |   9|          2|    1|          2|
    |prevState_V_9_we0                    |   9|          2|    1|          2|
    |prevState_V_9_we1                    |   9|          2|    1|          2|
    |prevState_V_address0                 |  14|          3|    4|         12|
    |prevState_V_ce0                      |  14|          3|    1|          3|
    |prevState_V_ce1                      |   9|          2|    1|          2|
    |prevState_V_we0                      |   9|          2|    1|          2|
    |prevState_V_we1                      |   9|          2|    1|          2|
    +-------------------------------------+----+-----------+-----+-----------+
    |Total                                |1794|        387|  247|        692|
    +-------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------------------------+----+----+-----+-----------+
    |                                Name                                | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------------------------+----+----+-----+-----------+
    |Bucket_V_reg_1772                                                   |   3|   0|    3|          0|
    |ap_CS_fsm                                                           |   8|   0|    8|          0|
    |grp_TrellisBuilder_Pipeline_TrellisLoop_fu_1803_ap_start_reg        |   1|   0|    1|          0|
    |grp_TrellisBuilder_Pipeline_VITIS_LOOP_1453_1_fu_2229_ap_start_reg  |   1|   0|    1|          0|
    |p_Result_s_reg_7018                                                 |  48|   0|   48|          0|
    |p_Val2_s_reg_7004                                                   |  48|   0|   48|          0|
    |prevState_V_28_load_reg_7009                                        |   6|   0|    6|          0|
    |trunc_ln1415_reg_7013                                               |   3|   0|    3|          0|
    +--------------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                               | 118|   0|  118|          0|
    +--------------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+--------------+-----------------+--------------+
|      RTL Ports     | Dir | Bits|   Protocol   |  Source Object  |    C Type    |
+--------------------+-----+-----+--------------+-----------------+--------------+
|ap_clk              |   in|    1|  ap_ctrl_none|   TrellisBuilder|  return value|
|ap_rst              |   in|    1|  ap_ctrl_none|   TrellisBuilder|  return value|
|In_EncodeStream     |   in|  144|       ap_none|  In_EncodeStream|        scalar|
|Outdecode_i         |   in|   48|       ap_ovld|        Outdecode|       pointer|
|Outdecode_o         |  out|   48|       ap_ovld|        Outdecode|       pointer|
|Outdecode_o_ap_vld  |  out|    1|       ap_ovld|        Outdecode|       pointer|
+--------------------+-----+-----+--------------+-----------------+--------------+

