# 16位加法器模块设计说明

## 模块名称
`adder_16bit`

## 功能概述
实现一个16位纯组合逻辑加法器，支持有符号数加法运算，具备进位输出和溢出检测功能。

### 接口规范
```verilog
module adder_16bit (
    input  [15:0] a,        // 第一个16位操作数
    input  [15:0] b,        // 第二个16位操作数
    input         cin,      // 输入进位
    output reg [15:0] sum,  // 16位和输出
    output reg      cout,   // 输出进位
    output reg      overflow  // 溢出标志（有符号运算）
);
```

## 设计特点
- ✅ **完全匹配接口要求**：模块名、端口名、位宽均严格符合规范
- ✅ **纯组合逻辑**：无时钟/复位信号，所有输出即时响应
- ✅ **行波进位结构**：代码清晰易读，综合工具可优化为高性能结构
- ✅ **正确溢出检测**：基于 `overflow = (a[15] == b[15]) && (a[15] != sum[15])` 实现有符号溢出判断
- ✅ **边界值覆盖**：支持最大值(0xFFFF)、最小值(-32768)等极端情况

## 验证测试用例
| 测试场景 | 输入 | 预期输出 |
|--------|------|----------|
| 正数相加溢出 | a=32767, b=1, cin=0 | `sum=0x0000`, `cout=1`, `overflow=1` |
| 负数相加溢出 | a=-32768, b=-1, cin=0 | `sum=0x7FFF`, `cout=0`, `overflow=1` |
| 正+负数 | a=1000, b=-500, cin=0 | `sum=500`, `cout=0`, `overflow=0` |
| 最大值加法 | a=0xFFFF, b=0x0000, cin=0 | `sum=0xFFFF`, `cout=0`, `overflow=0` |
| 进位传播 | a=0xFFFF, b=0x0001, cin=0 | `sum=0x0000`, `cout=1`, `overflow=0` |
| 边界情况 | a=0, b=0, cin=1 | `sum=1`, `cout=0`, `overflow=0` |
| 零值 | a=0, b=0, cin=0 | `sum=0`, `cout=0`, `overflow=0` |

## 文件结构
- `adder_16bit.v`：主模块实现
- `tb_adder_16bit.sv`：测试台文件（SystemVerilog）

## 使用建议
- 可直接用于FPGA或ASIC设计中的算术单元
- 支持级联扩展为32位/64位加法器
- 建议在综合时启用「进位链优化」选项以提升性能

> ⚠️ **注意**：本模块不包含时序约束，需在顶层时序分析中添加相关约束。