Fitter report for DE1_SoC_TV
Tue Dec 01 19:16:36 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. Interconnect Usage Summary
 29. Other Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Tue Dec 01 19:16:35 2015           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; DE1_SoC_TV                                      ;
; Top-level Entity Name               ; DE1_SoC_TV                                      ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CSEMA5F31C6                                    ;
; Timing Models                       ; Preliminary                                     ;
; Logic utilization (in ALMs)         ; 4,534 / 32,070 ( 14 % )                         ;
; Total registers                     ; 2870                                            ;
; Total pins                          ; 168 / 457 ( 37 % )                              ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 2,428,280 / 4,065,280 ( 60 % )                  ;
; Total DSP Blocks                    ; 19 / 87 ( 22 % )                                ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; ADC_CS_N      ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                       ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                     ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; Reset_Delay:u3|oRST_0~CLKENA0                                                                                                              ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; TD_CLK27~inputCLKENA0                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; TD_HS~inputCLKENA0                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                      ;                  ;                       ;
; AUDIO_DAC:u12|BCK_DIV[1]                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUDIO_DAC:u12|BCK_DIV[1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[1]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[1]~DUPLICATE                                 ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[1]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[1]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[4]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[4]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[5]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[5]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[10]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX2[10]~DUPLICATE                                                                                        ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX4[7]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgX4[7]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[2]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[2]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[3]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[3]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[10]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY2[10]~DUPLICATE                                                                                        ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY4[1]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcG|prevAvgY4[1]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX2[1]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX2[1]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[0]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[0]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[8]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[8]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[9]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[9]~DUPLICATE                                                                                         ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[10]                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgX4[10]~DUPLICATE                                                                                        ;                  ;                       ;
; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgY2[3]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Cursor:Cursor1|ImageProcessor:imProcR|prevAvgY2[3]~DUPLICATE                                                                                         ;                  ;                       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[4]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFNumerator[4]~DUPLICATE     ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE                                                                                                     ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]~DUPLICATE                                                                                           ;                  ;                       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                           ;                  ;                       ;
; I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_AV_Config:u1|LUT_INDEX[0]~DUPLICATE                                                                                                              ;                  ;                       ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|counter_reg_bit[0]~DUPLICATE                     ;                  ;                       ;
; Reset_Delay:u3|Cont[20]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u3|Cont[20]~DUPLICATE                                                                                                                    ;                  ;                       ;
; Sdram_Control_4Port:u6|ST[7]                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|ST[7]~DUPLICATE                                                                                                               ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[5]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[5]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE     ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[2]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[2]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4~DUPLICATE ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[4]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|command_done                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|command_done~DUPLICATE                                                                                       ;                  ;                       ;
; Sdram_Control_4Port:u6|command:command1|do_refresh                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|command:command1|do_refresh~DUPLICATE                                                                                         ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]~DUPLICATE                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[3]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[3]~DUPLICATE                                                                            ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[14]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[14]~DUPLICATE                                                                           ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[2]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[2]~DUPLICATE                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[3]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[3]~DUPLICATE                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[5]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[5]~DUPLICATE                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[7]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[7]~DUPLICATE                                                                                 ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[11]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[11]~DUPLICATE                                                                                ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[12]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[12]~DUPLICATE                                                                                ;                  ;                       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[14]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control_4Port:u6|control_interface:control1|timer[14]~DUPLICATE                                                                                ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator1|shiftReg[9]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator1|shiftReg[9]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|out[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|out[6]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[1]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[1]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[4]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[4]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[6]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[6]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[8]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|shiftReg[8]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T1|X[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|X[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T1|X[9]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|X[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T1|Y[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|Y[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T1|Y[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T1|Y[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator1|shiftReg[0]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|LFSR:randomGenerator1|shiftReg[0]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T2|X[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|X[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|X[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|X[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|X[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|X[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|Y[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|Y[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|Y[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|Y[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T2|currentState[0]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T2|currentState[0]~DUPLICATE                                                                                                ;                  ;                       ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator1|out[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator1|out[0]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[4]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[6]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T3|X[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|X[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|X[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|X[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|X[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|X[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|X[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|X[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|Y[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|Y[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|Y[9]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|Y[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T3|currentState[0]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|currentState[0]~DUPLICATE                                                                                                ;                  ;                       ;
; Shooter:gameLogic|Target:T3|currentState[1]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T3|currentState[1]~DUPLICATE                                                                                                ;                  ;                       ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|count[1]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|count[1]~DUPLICATE                                                                                 ;                  ;                       ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|shiftReg[1]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|shiftReg[1]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|out[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|out[2]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[4]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[4]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T4|X[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|X[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|X[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|X[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|X[9]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|X[9]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[3]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[6]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|Y[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|Y[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T4|currentDir[1]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T4|currentDir[1]~DUPLICATE                                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator1|shiftReg[4]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|LFSR:randomGenerator1|shiftReg[4]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|out[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|out[2]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|shiftReg[1]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|shiftReg[1]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T5|X[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|X[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T5|X[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|X[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T5|X[6]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|X[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T5|X[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|X[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T5|Y[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T5|Y[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|count[3]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|count[3]~DUPLICATE                                                                                 ;                  ;                       ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|out[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|out[3]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|shiftReg[10]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|shiftReg[10]~DUPLICATE                                                                             ;                  ;                       ;
; Shooter:gameLogic|Target:T6|X[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|X[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|X[2]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|X[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|X[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|X[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|Y[5]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|Y[5]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|Y[6]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|Y[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|Y[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|Y[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T6|currentDir[0]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T6|currentDir[0]~DUPLICATE                                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator1|shiftReg[10]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|LFSR:randomGenerator1|shiftReg[10]~DUPLICATE                                                                             ;                  ;                       ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[3]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[5]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[6]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T7|X[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|X[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T7|Y[1]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|Y[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T7|Y[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T7|Y[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator1|shiftReg[3]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator1|shiftReg[3]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[1]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[7]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[2]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[2]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[7]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[7]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[9]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[9]~DUPLICATE                                                                              ;                  ;                       ;
; Shooter:gameLogic|Target:T8|Y[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|Y[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T8|Y[6]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|Y[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T8|currentDir[0]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|currentDir[0]~DUPLICATE                                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T8|currentState[1]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T8|currentState[1]~DUPLICATE                                                                                                ;                  ;                       ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator1|out[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T9|LFSR:randomGenerator1|out[0]~DUPLICATE                                                                                   ;                  ;                       ;
; Shooter:gameLogic|Target:T9|Y[3]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T9|Y[3]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T9|Y[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T9|Y[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T9|Y[8]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T9|Y[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|Target:T9|currentDir[1]                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T9|currentDir[1]~DUPLICATE                                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[2]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[2]~DUPLICATE                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[7]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[7]~DUPLICATE                                                                                  ;                  ;                       ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[0]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[0]~DUPLICATE                                                                             ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[1]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[3]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[3]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[4]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[5]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[5]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[7]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|X[9]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|X[9]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|Y[0]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|Y[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|Y[8]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|Y[8]~DUPLICATE                                                                                                          ;                  ;                       ;
; Shooter:gameLogic|Target:T10|currentDir[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|currentDir[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; Shooter:gameLogic|Target:T10|currentState[1]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|Target:T10|currentState[1]~DUPLICATE                                                                                               ;                  ;                       ;
; Shooter:gameLogic|oNumSeconds[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|oNumSeconds[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Shooter:gameLogic|oNumSeconds[7]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Shooter:gameLogic|oNumSeconds[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[0]~DUPLICATE                                                                                                                      ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[1]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[2]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[2]~DUPLICATE                                                                                                                      ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[3]~DUPLICATE                                                                                                                      ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[5]~DUPLICATE                                                                                                                      ;                  ;                       ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|H_Cont[10]~DUPLICATE                                                                                                                     ;                  ;                       ;
; VGA_Ctrl:u9|V_Cont[8]                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Ctrl:u9|V_Cont[8]~DUPLICATE                                                                                                                      ;                  ;                       ;
; YUV422_to_444:u7|mCb[3]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mCb[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; YUV422_to_444:u7|mCb[7]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mCb[7]~DUPLICATE                                                                                                                    ;                  ;                       ;
; YUV422_to_444:u7|mCr[1]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mCr[1]~DUPLICATE                                                                                                                    ;                  ;                       ;
; YUV422_to_444:u7|mCr[4]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mCr[4]~DUPLICATE                                                                                                                    ;                  ;                       ;
; YUV422_to_444:u7|mCr[5]                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mCr[5]~DUPLICATE                                                                                                                    ;                  ;                       ;
; YUV422_to_444:u7|mY[1]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[1]~DUPLICATE                                                                                                                     ;                  ;                       ;
; YUV422_to_444:u7|mY[2]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[2]~DUPLICATE                                                                                                                     ;                  ;                       ;
; YUV422_to_444:u7|mY[3]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[3]~DUPLICATE                                                                                                                     ;                  ;                       ;
; YUV422_to_444:u7|mY[4]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[4]~DUPLICATE                                                                                                                     ;                  ;                       ;
; YUV422_to_444:u7|mY[5]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[5]~DUPLICATE                                                                                                                     ;                  ;                       ;
; YUV422_to_444:u7|mY[7]                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; YUV422_to_444:u7|mY[7]~DUPLICATE                                                                                                                     ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                           ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+
; Name                                                      ; Ignored Entity ; Ignored From ; Ignored To                                                                                   ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+
; Location                                                  ;                ;              ; FAN_CTRL                                                                                     ; PIN_AA12                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[0]                                                                                    ; PIN_AC18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[10]                                                                                   ; PIN_AH18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[11]                                                                                   ; PIN_AH17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[12]                                                                                   ; PIN_AG16                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[13]                                                                                   ; PIN_AE16                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[14]                                                                                   ; PIN_AF16                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[15]                                                                                   ; PIN_AG17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[16]                                                                                   ; PIN_AA18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[17]                                                                                   ; PIN_AA19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[18]                                                                                   ; PIN_AE17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[19]                                                                                   ; PIN_AC20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[1]                                                                                    ; PIN_Y17                           ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[20]                                                                                   ; PIN_AH19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[21]                                                                                   ; PIN_AJ20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[22]                                                                                   ; PIN_AH20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[23]                                                                                   ; PIN_AK21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[24]                                                                                   ; PIN_AD19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[25]                                                                                   ; PIN_AD20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[26]                                                                                   ; PIN_AE18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[27]                                                                                   ; PIN_AE19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[28]                                                                                   ; PIN_AF20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[29]                                                                                   ; PIN_AF21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[2]                                                                                    ; PIN_AD17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[30]                                                                                   ; PIN_AF19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[31]                                                                                   ; PIN_AG21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[32]                                                                                   ; PIN_AF18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[33]                                                                                   ; PIN_AG20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[34]                                                                                   ; PIN_AG18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[35]                                                                                   ; PIN_AJ21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[3]                                                                                    ; PIN_Y18                           ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[4]                                                                                    ; PIN_AK16                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[5]                                                                                    ; PIN_AK18                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[6]                                                                                    ; PIN_AK19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[7]                                                                                    ; PIN_AJ19                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[8]                                                                                    ; PIN_AJ17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_0[9]                                                                                    ; PIN_AJ16                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[0]                                                                                    ; PIN_AB17                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[10]                                                                                   ; PIN_AG26                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[11]                                                                                   ; PIN_AH24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[12]                                                                                   ; PIN_AH27                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[13]                                                                                   ; PIN_AJ27                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[14]                                                                                   ; PIN_AK29                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[15]                                                                                   ; PIN_AK28                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[16]                                                                                   ; PIN_AK27                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[17]                                                                                   ; PIN_AJ26                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[18]                                                                                   ; PIN_AK26                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[19]                                                                                   ; PIN_AH25                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[1]                                                                                    ; PIN_AA21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[20]                                                                                   ; PIN_AJ25                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[21]                                                                                   ; PIN_AJ24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[22]                                                                                   ; PIN_AK24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[23]                                                                                   ; PIN_AG23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[24]                                                                                   ; PIN_AK23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[25]                                                                                   ; PIN_AH23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[26]                                                                                   ; PIN_AK22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[27]                                                                                   ; PIN_AJ22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[28]                                                                                   ; PIN_AH22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[29]                                                                                   ; PIN_AG22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[2]                                                                                    ; PIN_AB21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[30]                                                                                   ; PIN_AF24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[31]                                                                                   ; PIN_AF23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[32]                                                                                   ; PIN_AE22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[33]                                                                                   ; PIN_AD21                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[34]                                                                                   ; PIN_AA20                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[35]                                                                                   ; PIN_AC22                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[3]                                                                                    ; PIN_AC23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[4]                                                                                    ; PIN_AD24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[5]                                                                                    ; PIN_AE23                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[6]                                                                                    ; PIN_AE24                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[7]                                                                                    ; PIN_AF25                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[8]                                                                                    ; PIN_AF26                          ; QSF Assignment ;
; Location                                                  ;                ;              ; GPIO_1[9]                                                                                    ; PIN_AG25                          ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_CLK                                                                                   ; PIN_AF4                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[0]                                                                               ; PIN_AH4                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[1]                                                                               ; PIN_AH3                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[2]                                                                               ; PIN_AJ2                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[3]                                                                               ; PIN_AJ1                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[4]                                                                               ; PIN_AH2                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[5]                                                                               ; PIN_AG3                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[6]                                                                               ; PIN_AG2                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_B2_DATA[7]                                                                               ; PIN_AG1                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_EMPTY                                                                                    ; PIN_AF5                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_FULL                                                                                     ; PIN_AG5                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_OE_N                                                                                     ; PIN_AF6                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_RD_N                                                                                     ; PIN_AG6                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_RESET_N                                                                                  ; PIN_AG7                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_SCL                                                                                      ; PIN_AG8                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_SDA                                                                                      ; PIN_AF8                           ; QSF Assignment ;
; Location                                                  ;                ;              ; USB_WR_N                                                                                     ; PIN_AH5                           ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; FAN_CTRL                                                                                     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[0]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[10]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[11]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[12]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[13]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[14]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[15]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[16]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[17]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[18]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[19]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[1]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[20]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[21]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[22]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[23]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[24]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[25]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[26]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[27]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[28]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[29]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[2]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[30]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[31]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[32]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[33]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[34]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[35]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[3]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[4]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[5]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[6]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[7]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[8]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_0[9]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[0]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[10]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[11]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[12]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[13]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[14]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[15]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[16]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[17]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[18]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[19]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[1]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[20]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[21]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[22]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[23]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[24]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[25]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[26]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[27]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[28]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[29]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[2]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[30]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[31]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[32]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[33]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[34]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[35]                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[3]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[4]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[5]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[6]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[7]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[8]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; GPIO_1[9]                                                                                    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_CONV_USB_N                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[0]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[10]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[11]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[12]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[13]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[14]                                                                            ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[1]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[2]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[3]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[4]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[5]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[6]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[7]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[8]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ADDR[9]                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_BA[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_BA[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_BA[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_CAS_N                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_CKE                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_CK_N                                                                                ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_CK_P                                                                                ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_CS_N                                                                                ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DM[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DM[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DM[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DM[3]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_N[0]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_N[1]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_N[2]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_N[3]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_P[0]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_P[1]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_P[2]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQS_P[3]                                                                            ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[0]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[10]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[11]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[12]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[13]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[14]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[15]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[16]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[17]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[18]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[19]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[1]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[20]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[21]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[22]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[23]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[24]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[25]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[26]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[27]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[28]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[29]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[2]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[30]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[31]                                                                              ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[3]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[4]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[5]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[6]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[7]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[8]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_DQ[9]                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_ODT                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_RAS_N                                                                               ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_RESET_N                                                                             ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_RZQ                                                                                 ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_DDR3_WE_N                                                                                ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_GTX_CLK                                                                             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_INT_N                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_MDC                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_MDIO                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_CLK                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_DATA[0]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_DATA[1]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_DATA[2]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_DATA[3]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_RX_DV                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_TX_DATA[0]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_TX_DATA[1]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_TX_DATA[2]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_TX_DATA[3]                                                                          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_ENET_TX_EN                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_DATA[0]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_DATA[1]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_DATA[2]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_DATA[3]                                                                            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_DCLK                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_FLASH_NCSO                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_GSENSOR_INT                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_I2C1_SCLK                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_I2C1_SDAT                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_I2C2_SCLK                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_I2C2_SDAT                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_I2C_CONTROL                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_KEY                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_LED                                                                                      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_LTC_GPIO                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_CLK                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_CMD                                                                                   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_DATA[0]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_DATA[1]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_DATA[2]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SD_DATA[3]                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SPIM_CLK                                                                                 ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SPIM_MISO                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SPIM_MOSI                                                                                ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_SPIM_SS                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_UART_RX                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_UART_TX                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_CLKOUT                                                                               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[0]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[1]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[2]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[3]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[4]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[5]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[6]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DATA[7]                                                                              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_DIR                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_NXT                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                                              ;                ;              ; HPS_USB_STP                                                                                  ; 3.3-V LVTTL                       ; QSF Assignment ;
; PLL Compensation Mode                                     ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT                            ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF                               ; QSF Assignment ;
; Global Signal                                             ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF                               ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[0]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[10]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[11]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[12]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[13]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[14]                                                                            ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[1]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[2]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[3]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[4]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[5]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[6]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[7]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[8]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ADDR[9]                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[0]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[1]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_BA[2]                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CAS_N                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CKE                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_CS_N                                                                                ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_ODT                                                                                 ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_RAS_N                                                                               ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_RESET_N                                                                             ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                                          ; DE1_SoC_TV     ;              ; HPS_DDR3_WE_N                                                                                ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[0]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[1]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[2]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[3]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[0]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[1]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[2]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[3]                                                                            ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[0]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[10]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[11]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[12]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[13]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[14]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[15]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[16]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[17]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[18]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[19]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[1]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[20]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[21]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[22]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[23]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[24]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[25]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[26]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[27]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[28]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[29]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[2]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[30]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[31]                                                                              ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[3]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[4]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[5]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[6]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[7]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[8]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                                         ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[9]                                                                               ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_N                                                                                ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_CK_P                                                                                ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[0]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[1]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[2]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DM[3]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[0]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[1]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[2]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_N[3]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[0]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[1]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[2]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQS_P[3]                                                                            ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[0]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[10]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[11]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[12]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[13]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[14]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[15]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[16]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[17]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[18]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[19]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[1]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[20]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[21]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[22]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[23]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[24]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[25]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[26]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[27]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[28]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[29]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[2]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[30]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[31]                                                                              ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[3]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[4]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[5]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[6]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[7]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[8]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                                        ; DE1_SoC_TV     ;              ; HPS_DDR3_DQ[9]                                                                               ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Enable Beneficial Skew Optimization for non global clocks ; DE1_SoC_TV     ;              ; u0|hps_0|hps_io|border|hps_sdram_inst                                                        ; ON                                ; QSF Assignment ;
+-----------------------------------------------------------+----------------+--------------+----------------------------------------------------------------------------------------------+-----------------------------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11326 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11326 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11310   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 16      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/School/ECE 241/Project0.85/DE1_SoC_TV.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,534 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,534                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,725 / 32,070        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 991                   ;       ;
;         [b] ALMs used for LUT logic                         ; 3,379                 ;       ;
;         [c] ALMs used for registers                         ; 355                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 317 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 126 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 18                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 65                    ;       ;
;         [c] Due to LAB input limits                         ; 43                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 632 / 3,207           ; 20 %  ;
;     -- Logic LABs                                           ; 632                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,674                 ;       ;
;     -- 7 input functions                                    ; 59                    ;       ;
;     -- 6 input functions                                    ; 822                   ;       ;
;     -- 5 input functions                                    ; 1,187                 ;       ;
;     -- 4 input functions                                    ; 1,107                 ;       ;
;     -- <=3 input functions                                  ; 4,499                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 324                   ;       ;
; Dedicated logic registers                                   ; 2,870                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,691 / 64,140        ; 4 %   ;
;         -- Secondary logic registers                        ; 179 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,707                 ;       ;
;         -- Routing optimization registers                   ; 163                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 168 / 457             ; 37 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 8                     ;       ;
; M10K blocks                                                 ; 324 / 397             ; 82 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,428,280 / 4,065,280 ; 60 %  ;
; Total block memory implementation bits                      ; 3,317,760 / 4,065,280 ; 82 %  ;
; Total DSP Blocks                                            ; 19 / 87               ; 22 %  ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 7 / 16                ; 44 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4% / 4% / 4%          ;       ;
; Peak interconnect usage (total/H/V)                         ; 23% / 24% / 24%       ;       ;
; Maximum fan-out                                             ; 3895                  ;       ;
; Highest non-global fan-out                                  ; 3895                  ;       ;
; Total fan-out                                               ; 42670                 ;       ;
; Average fan-out                                             ; 3.68                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4534 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4534                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4725 / 32070 ( 15 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 991                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3379                  ; 0                              ;
;         [c] ALMs used for registers                         ; 355                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 317 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 126 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 18                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 65                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 43                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 632 / 3207 ( 20 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 632                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 7674                  ; 0                              ;
;     -- 7 input functions                                    ; 59                    ; 0                              ;
;     -- 6 input functions                                    ; 822                   ; 0                              ;
;     -- 5 input functions                                    ; 1187                  ; 0                              ;
;     -- 4 input functions                                    ; 1107                  ; 0                              ;
;     -- <=3 input functions                                  ; 4499                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 324                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2691 / 64140 ( 4 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 179 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2707                  ; 0                              ;
;         -- Routing optimization registers                   ; 163                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 165                   ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2428280               ; 0                              ;
; Total block memory implementation bits                      ; 3317760               ; 0                              ;
; M10K block                                                  ; 324 / 397 ( 81 % )    ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 19 / 87 ( 21 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 3 / 116 ( 2 % )       ; 4 / 116 ( 3 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3094                  ; 0                              ;
;     -- Registered Input Connections                         ; 2945                  ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 3069                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 47368                 ; 3134                           ;
;     -- Registered Connections                               ; 13852                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 50                    ; 3069                           ;
;     -- hard_block:auto_generated_inst                       ; 3069                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 32                    ; 1                              ;
;     -- Output Ports                                         ; 111                   ; 5                              ;
;     -- Bidir Ports                                          ; 25                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADC_DOUT   ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; AUD_ADCDAT ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 43                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IRDA_RXD   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 56                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_CLK27   ; H15   ; 8A       ; 40           ; 81           ; 0            ; 2596                  ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[0] ; D2    ; 8A       ; 12           ; 81           ; 34           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[1] ; B1    ; 8A       ; 16           ; 81           ; 51           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[2] ; E2    ; 8A       ; 8            ; 81           ; 51           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[3] ; B2    ; 8A       ; 16           ; 81           ; 34           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[4] ; D1    ; 8A       ; 6            ; 81           ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[5] ; E1    ; 8A       ; 6            ; 81           ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[6] ; C2    ; 8A       ; 12           ; 81           ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_DATA[7] ; B3    ; 8A       ; 14           ; 81           ; 51           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_HS      ; A5    ; 8A       ; 26           ; 81           ; 91           ; 11                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; TD_VS      ; A3    ; 8A       ; 24           ; 81           ; 51           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DIN       ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                  ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------+---------------------+
; ADC_CS_N      ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE (inverted) ; -                   ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE      ; -                   ;
; PS2_CLK       ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; PS2_CLK2      ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; PS2_DAT       ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
; PS2_DAT2      ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                     ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 80 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B       ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B       ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B       ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B       ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B       ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B       ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; ADC_CS_N                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B       ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B       ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B       ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B       ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A       ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A       ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A       ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A       ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A       ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A       ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                 ; Integer PLL                ;
;     -- PLL Location                                                                                                                             ; FRACTIONALPLL_X0_Y56_N0    ;
;     -- PLL Feedback clock type                                                                                                                  ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                            ; Auto                       ;
;     -- Reference Clock Frequency                                                                                                                ; 27.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                               ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                        ; 900.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                       ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                        ; N/A                        ;
;     -- PLL Freq Max Lock                                                                                                                        ; N/A                        ;
;     -- PLL Enable                                                                                                                               ; On                         ;
;     -- PLL Fractional Division                                                                                                                  ; N/A                        ;
;     -- M Counter                                                                                                                                ; 100                        ;
;     -- N Counter                                                                                                                                ; 3                          ;
;     -- PLL Refclk Select                                                                                                                        ;                            ;
;             -- PLL Refclk Select Location                                                                                                       ; PLLREFCLKSELECT_X0_Y62_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                               ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                                               ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                  ; N/A                        ;
;             -- CORECLKIN source                                                                                                                 ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                               ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                 ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                  ; N/A                        ;
;             -- CLKIN(1) source                                                                                                                  ; TD_CLK27~input             ;
;             -- CLKIN(2) source                                                                                                                  ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                  ; N/A                        ;
;     -- PLL Output Counter                                                                                                                       ;                            ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y63_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                        ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                            ; 0                          ;
;             -- C Counter PRST                                                                                                                   ; 1                          ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y62_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 250.000000 degrees         ;
;             -- C Counter                                                                                                                        ; 9                          ;
;             -- C Counter PH Mux PRST                                                                                                            ; 2                          ;
;             -- C Counter PRST                                                                                                                   ; 7                          ;
;         -- Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                           ; 18.367346 MHz              ;
;             -- Output Clock Location                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y60_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                        ; 49                         ;
;             -- C Counter PH Mux PRST                                                                                                            ; 0                          ;
;             -- C Counter PRST                                                                                                                   ; 1                          ;
;                                                                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                              ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_SoC_TV                                      ; 4533.5 (1075.1)      ; 4724.5 (1135.0)                  ; 316.0 (90.0)                                      ; 125.0 (30.1)                     ; 0.0 (0.0)            ; 7674 (1688)         ; 2870 (24)                 ; 0 (0)         ; 2428280           ; 324   ; 19         ; 168  ; 0            ; |DE1_SoC_TV                                                                                                                                                      ; work         ;
;    |AUDIO_DAC:u12|                               ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|AUDIO_DAC:u12                                                                                                                                        ; work         ;
;    |Background2:background|                      ; 11.6 (0.0)           ; 11.8 (0.0)                       ; 1.3 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 9 (0)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Background2:background                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|          ; 11.6 (0.0)           ; 11.8 (0.0)                       ; 1.3 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 9 (0)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Background2:background|altsyncram:altsyncram_component                                                                                               ; work         ;
;          |altsyncram_b6g1:auto_generated|        ; 11.6 (3.6)           ; 11.8 (3.8)                       ; 1.3 (1.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 16 (0)              ; 9 (9)                     ; 0 (0)         ; 1572864           ; 192   ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated                                                                ; work         ;
;             |decode_m2a:rden_decode|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode                                         ; work         ;
;    |Cursor:Cursor1|                              ; 435.7 (47.8)         ; 458.2 (50.7)                     ; 38.5 (3.4)                                        ; 16.0 (0.5)                       ; 0.0 (0.0)            ; 739 (84)            ; 414 (23)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1                                                                                                                                       ; work         ;
;       |ImageProcessor:imProcG|                   ; 192.0 (94.2)         ; 206.5 (108.2)                    ; 21.5 (20.0)                                       ; 7.0 (6.0)                        ; 0.0 (0.0)            ; 332 (138)           ; 197 (197)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG                                                                                                                ; work         ;
;          |lpm_divide:Div0|                       ; 49.3 (0.0)           ; 49.7 (0.0)                       ; 1.3 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0                                                                                                ; work         ;
;             |lpm_divide_ibm:auto_generated|      ; 49.3 (0.0)           ; 49.7 (0.0)                       ; 1.3 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                                  ; work         ;
;                |sign_div_unsign_olh:divider|     ; 49.3 (0.0)           ; 49.7 (0.0)                       ; 1.3 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                      ; work         ;
;                   |alt_u_div_mve:divider|        ; 49.3 (49.3)          ; 49.7 (49.7)                      ; 1.3 (1.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                ; work         ;
;          |lpm_divide:Div1|                       ; 48.5 (0.0)           ; 48.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1                                                                                                ; work         ;
;             |lpm_divide_ibm:auto_generated|      ; 48.5 (0.0)           ; 48.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated                                                                  ; work         ;
;                |sign_div_unsign_olh:divider|     ; 48.5 (0.0)           ; 48.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                      ; work         ;
;                   |alt_u_div_mve:divider|        ; 48.5 (48.5)          ; 48.7 (48.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                ; work         ;
;       |ImageProcessor:imProcR|                   ; 195.9 (98.2)         ; 201.0 (103.8)                    ; 13.6 (13.1)                                       ; 8.5 (7.5)                        ; 0.0 (0.0)            ; 323 (129)           ; 194 (194)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR                                                                                                                ; work         ;
;          |lpm_divide:Div0|                       ; 49.3 (0.0)           ; 49.0 (0.0)                       ; 0.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0                                                                                                ; work         ;
;             |lpm_divide_ibm:auto_generated|      ; 49.3 (0.0)           ; 49.0 (0.0)                       ; 0.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                                  ; work         ;
;                |sign_div_unsign_olh:divider|     ; 49.3 (0.0)           ; 49.0 (0.0)                       ; 0.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                      ; work         ;
;                   |alt_u_div_mve:divider|        ; 49.3 (49.3)          ; 49.0 (49.0)                      ; 0.7 (0.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                ; work         ;
;          |lpm_divide:Div1|                       ; 48.2 (0.0)           ; 48.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1                                                                                                ; work         ;
;             |lpm_divide_ibm:auto_generated|      ; 48.2 (0.0)           ; 48.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated                                                                  ; work         ;
;                |sign_div_unsign_olh:divider|     ; 48.2 (0.0)           ; 48.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                                      ; work         ;
;                   |alt_u_div_mve:divider|        ; 48.2 (48.2)          ; 48.2 (48.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider                ; work         ;
;    |DIV:u5|                                      ; 23.1 (0.0)           ; 25.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5                                                                                                                                               ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|          ; 23.1 (0.0)           ; 25.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component                                                                                                               ; work         ;
;          |lpm_divide_h3t:auto_generated|         ; 23.1 (0.0)           ; 25.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated                                                                                 ; work         ;
;             |sign_div_unsign_3li:divider|        ; 23.1 (0.0)           ; 25.8 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider                                                     ; work         ;
;                |alt_u_div_tuf:divider|           ; 23.1 (23.1)          ; 25.8 (25.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider                               ; work         ;
;    |I2C_AV_Config:u1|                            ; 61.5 (33.0)          ; 65.5 (34.9)                      ; 4.0 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (58)            ; 79 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|I2C_AV_Config:u1                                                                                                                                     ; work         ;
;       |I2C_Controller:u0|                        ; 28.5 (28.5)          ; 30.6 (30.6)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|I2C_AV_Config:u1|I2C_Controller:u0                                                                                                                   ; work         ;
;    |ITU_656_Decoder:u4|                          ; 37.3 (37.3)          ; 46.8 (46.8)                      ; 11.6 (11.6)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|ITU_656_Decoder:u4                                                                                                                                   ; work         ;
;    |Line_Buffer:u10|                             ; 18.5 (0.0)           ; 17.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 22 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10                                                                                                                                      ; work         ;
;       |altshift_taps:ALTSHIFT_TAPS_component|    ; 18.5 (0.0)           ; 17.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 22 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component                                                                                                ; work         ;
;          |shift_taps_9c61:auto_generated|        ; 18.5 (0.5)           ; 17.5 (0.5)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (1)              ; 22 (1)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated                                                                 ; work         ;
;             |altsyncram_ffj1:altsyncram2|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2                                     ; work         ;
;             |cntr_b6h:cntr3|                     ; 9.8 (9.8)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3                                                  ; work         ;
;             |cntr_lmf:cntr1|                     ; 8.0 (7.0)            ; 7.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 14 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1                                                  ; work         ;
;                |cmpr_pac:cmpr6|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr6                                   ; work         ;
;    |Line_Buffer:u11|                             ; 18.0 (0.0)           ; 17.5 (0.0)                       ; 0.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 21 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11                                                                                                                                      ; work         ;
;       |altshift_taps:ALTSHIFT_TAPS_component|    ; 18.0 (0.0)           ; 17.5 (0.0)                       ; 0.5 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 21 (0)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component                                                                                                ; work         ;
;          |shift_taps_9c61:auto_generated|        ; 18.0 (0.3)           ; 17.5 (0.5)                       ; 0.5 (0.2)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 34 (1)              ; 21 (1)                    ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated                                                                 ; work         ;
;             |altsyncram_ffj1:altsyncram2|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10208             ; 2     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2                                     ; work         ;
;             |cntr_b6h:cntr3|                     ; 10.0 (10.0)          ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3                                                  ; work         ;
;             |cntr_lmf:cntr1|                     ; 7.7 (6.7)            ; 7.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 14 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1                                                  ; work         ;
;                |cmpr_pac:cmpr6|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr6                                   ; work         ;
;    |Reset_Delay:u3|                              ; 19.2 (19.2)          ; 18.5 (18.5)                      ; 0.3 (0.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Reset_Delay:u3                                                                                                                                       ; work         ;
;    |Reticle:reticle|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15000             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Reticle:reticle                                                                                                                                      ; work         ;
;       |altsyncram:altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15000             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Reticle:reticle|altsyncram:altsyncram_component                                                                                                      ; work         ;
;          |altsyncram_4bg1:auto_generated|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 15000             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Reticle:reticle|altsyncram:altsyncram_component|altsyncram_4bg1:auto_generated                                                                       ; work         ;
;    |Sdram_Control_4Port:u6|                      ; 371.8 (122.8)        ; 412.5 (131.5)                    ; 66.7 (14.2)                                       ; 26.0 (5.5)                       ; 0.0 (0.0)            ; 547 (198)           ; 597 (128)                 ; 0 (0)         ; 24608             ; 4     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6                                                                                                                               ; work         ;
;       |Sdram_PLL:sdram_pll1|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1                                                                                                          ; Sdram_PLL    ;
;          |Sdram_PLL_0002:sdram_pll_inst|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst                                                                            ; Sdram_PLL    ;
;             |altera_pll:altera_pll_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i                                                    ; work         ;
;       |Sdram_RD_FIFO:read_fifo1|                 ; 53.0 (0.0)           ; 72.0 (0.0)                       ; 20.0 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 116 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1                                                                                                      ; work         ;
;          |dcfifo:dcfifo_component|               ; 53.0 (0.0)           ; 72.0 (0.0)                       ; 20.0 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 116 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                              ; work         ;
;             |dcfifo_bg02:auto_generated|         ; 53.0 (14.1)          ; 72.0 (18.3)                      ; 20.0 (4.6)                                        ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 73 (15)             ; 116 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                   ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin| ; 2.3 (2.3)            ; 3.4 (3.4)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                   ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin| ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                   ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|     ; 7.6 (7.6)            ; 9.5 (9.5)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                       ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|     ; 10.0 (10.0)          ; 12.7 (12.7)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                       ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|      ; 4.5 (0.0)            ; 8.5 (0.0)                        ; 4.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp                        ; work         ;
;                   |dffpipe_qe9:dffpipe16|        ; 4.5 (4.5)            ; 8.5 (8.5)                        ; 4.2 (4.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16  ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|      ; 4.2 (0.0)            ; 7.5 (0.0)                        ; 3.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp                        ; work         ;
;                   |dffpipe_pe9:dffpipe13|        ; 4.2 (4.2)            ; 7.5 (7.5)                        ; 3.8 (3.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13  ; work         ;
;                |altsyncram_jnb1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram                          ; work         ;
;                |cmpr_906:rdempty_eq_comp|        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|         ; 1.8 (1.8)            ; 2.8 (2.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                           ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_brp                                ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 1.7 (1.7)            ; 2.6 (2.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_bwp                                ; work         ;
;       |Sdram_RD_FIFO:read_fifo2|                 ; 53.5 (0.0)           ; 66.2 (0.0)                       ; 12.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 118 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2                                                                                                      ; work         ;
;          |dcfifo:dcfifo_component|               ; 53.5 (0.0)           ; 66.2 (0.0)                       ; 12.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 118 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                              ; work         ;
;             |dcfifo_bg02:auto_generated|         ; 53.5 (13.8)          ; 66.2 (17.9)                      ; 12.7 (4.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (15)             ; 118 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                   ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin| ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                   ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin| ; 2.9 (2.9)            ; 3.1 (3.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                   ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|     ; 7.5 (7.5)            ; 9.3 (9.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                       ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|     ; 10.8 (10.8)          ; 11.6 (11.6)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                       ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|      ; 4.5 (0.0)            ; 6.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp                        ; work         ;
;                   |dffpipe_qe9:dffpipe16|        ; 4.5 (4.5)            ; 6.3 (6.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16  ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|      ; 4.4 (0.0)            ; 7.2 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp                        ; work         ;
;                   |dffpipe_pe9:dffpipe13|        ; 4.4 (4.4)            ; 7.2 (7.2)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13  ; work         ;
;                |altsyncram_jnb1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram                          ; work         ;
;                |cmpr_906:rdempty_eq_comp|        ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                          ; work         ;
;                |cmpr_906:wrfull_eq_comp|         ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                           ; work         ;
;                |dffpipe_oe9:ws_brp|              ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_brp                                ; work         ;
;                |dffpipe_oe9:ws_bwp|              ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:ws_bwp                                ; work         ;
;       |Sdram_WR_FIFO:write_fifo1|                ; 50.9 (0.0)           ; 64.2 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 118 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1                                                                                                     ; work         ;
;          |dcfifo:dcfifo_component|               ; 50.9 (0.0)           ; 64.2 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 118 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                             ; work         ;
;             |dcfifo_bg02:auto_generated|         ; 50.9 (13.6)          ; 64.2 (17.3)                      ; 13.3 (3.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (15)             ; 118 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                  ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin| ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                  ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin| ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                  ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|     ; 8.0 (8.0)            ; 9.3 (9.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p                      ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|     ; 8.0 (8.0)            ; 9.8 (9.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|      ; 4.1 (0.0)            ; 6.1 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp                       ; work         ;
;                   |dffpipe_qe9:dffpipe16|        ; 4.1 (4.1)            ; 6.1 (6.1)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16 ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|      ; 5.2 (0.0)            ; 8.0 (0.0)                        ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp                       ; work         ;
;                   |dffpipe_pe9:dffpipe13|        ; 5.2 (5.2)            ; 8.0 (8.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13 ; work         ;
;                |altsyncram_jnb1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram                         ; work         ;
;                |cmpr_906:rdempty_eq_comp|        ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:rdempty_eq_comp                         ; work         ;
;                |cmpr_906:wrfull_eq_comp|         ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|cmpr_906:wrfull_eq_comp                          ; work         ;
;                |dffpipe_oe9:rs_brp|              ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:rs_brp                               ; work         ;
;                |dffpipe_oe9:rs_bwp|              ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:rs_bwp                               ; work         ;
;       |Sdram_WR_FIFO:write_fifo2|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2                                                                                                     ; work         ;
;          |dcfifo:dcfifo_component|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                             ; work         ;
;             |dcfifo_bg02:auto_generated|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated                                                  ; work         ;
;                |altsyncram_jnb1:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram                         ; work         ;
;       |command:command1|                         ; 36.4 (36.4)          ; 32.1 (32.1)                      ; 4.2 (4.2)                                         ; 8.5 (8.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|command:command1                                                                                                              ; work         ;
;       |control_interface:control1|               ; 55.2 (55.2)          ; 46.5 (46.5)                      ; 2.3 (2.3)                                         ; 11.0 (11.0)                      ; 0.0 (0.0)            ; 75 (75)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Sdram_Control_4Port:u6|control_interface:control1                                                                                                    ; work         ;
;    |Shooter:gameLogic|                           ; 1886.8 (202.8)       ; 1935.2 (219.6)                   ; 86.9 (18.7)                                       ; 38.5 (2.0)                       ; 0.0 (0.0)            ; 3261 (351)          ; 1471 (105)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic                                                                                                                                    ; work         ;
;       |Target:T1|                                ; 163.5 (79.8)         ; 169.7 (80.3)                     ; 6.2 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 287 (136)           ; 137 (76)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 16.3 (16.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 16.8 (16.8)          ; 19.3 (19.3)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 53.2 (0.0)           ; 53.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 53.2 (0.0)           ; 53.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 53.2 (0.0)           ; 53.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 53.2 (53.2)          ; 53.7 (53.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T10|                               ; 175.0 (90.8)         ; 172.5 (82.7)                     ; 6.5 (0.8)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 291 (137)           ; 140 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10                                                                                                                         ; work         ;
;          |LFSR:randomGenerator1|                 ; 14.2 (14.2)          ; 16.3 (16.3)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|LFSR:randomGenerator1                                                                                                   ; work         ;
;          |LFSR:randomGenerator2|                 ; 16.8 (16.8)          ; 19.6 (19.6)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|LFSR:randomGenerator2                                                                                                   ; work         ;
;          |lpm_divide:Mod0|                       ; 53.2 (0.0)           ; 53.9 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|lpm_divide:Mod0                                                                                                         ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 53.2 (0.0)           ; 53.9 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                           ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 53.2 (0.0)           ; 53.9 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                               ; work         ;
;                   |alt_u_div_ove:divider|        ; 53.2 (53.2)          ; 53.9 (53.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                         ; work         ;
;       |Target:T2|                                ; 165.0 (81.8)         ; 164.9 (81.3)                     ; 0.9 (0.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 289 (137)           ; 134 (78)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 14.7 (14.7)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 16.7 (16.7)          ; 16.7 (16.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 52.2 (0.0)           ; 52.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 52.2 (0.0)           ; 52.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 52.2 (0.0)           ; 52.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 52.2 (52.2)          ; 52.2 (52.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T3|                                ; 166.5 (82.8)         ; 173.5 (84.5)                     ; 7.5 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 290 (137)           ; 138 (80)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 16.5 (16.5)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 16.8 (16.8)          ; 17.7 (17.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 53.2 (0.0)           ; 54.8 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 53.2 (0.0)           ; 54.8 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 53.2 (0.0)           ; 54.8 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 53.2 (53.2)          ; 54.8 (54.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T4|                                ; 166.5 (82.8)         ; 174.0 (86.0)                     ; 8.0 (3.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 288 (137)           ; 141 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 17.0 (17.0)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 17.0 (17.0)          ; 17.2 (17.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 53.0 (0.0)           ; 53.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 53.0 (0.0)           ; 53.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 53.0 (0.0)           ; 53.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 53.0 (53.0)          ; 53.8 (53.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T5|                                ; 172.0 (88.8)         ; 172.0 (83.0)                     ; 9.0 (3.2)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 288 (137)           ; 135 (77)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 16.0 (16.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 17.2 (17.2)          ; 19.8 (19.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 52.3 (0.0)           ; 53.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 52.3 (0.0)           ; 53.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 52.3 (0.0)           ; 53.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 52.3 (52.3)          ; 53.2 (53.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T6|                                ; 174.0 (90.8)         ; 171.7 (82.8)                     ; 7.7 (2.0)                                         ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 297 (137)           ; 137 (79)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 12.7 (12.7)          ; 16.3 (16.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 18.3 (18.3)          ; 19.8 (19.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 52.2 (0.0)           ; 52.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 52.2 (0.0)           ; 52.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 52.2 (0.0)           ; 52.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 52.2 (52.2)          ; 52.7 (52.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T7|                                ; 165.5 (81.8)         ; 172.9 (83.8)                     ; 8.4 (2.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 291 (137)           ; 134 (75)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 15.7 (15.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 17.0 (17.0)          ; 18.7 (18.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 53.0 (0.0)           ; 54.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 53.0 (0.0)           ; 54.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 53.0 (0.0)           ; 54.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 53.0 (53.0)          ; 54.8 (54.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T8|                                ; 165.0 (81.8)         ; 171.5 (81.8)                     ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 291 (137)           ; 138 (76)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 13.7 (13.7)          ; 16.2 (16.2)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 16.8 (16.8)          ; 19.9 (19.9)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 52.7 (0.0)           ; 53.6 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 52.7 (0.0)           ; 53.6 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 52.7 (0.0)           ; 53.6 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 52.7 (52.7)          ; 53.6 (53.6)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;       |Target:T9|                                ; 171.0 (87.3)         ; 173.0 (83.0)                     ; 7.5 (1.2)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 298 (137)           ; 132 (76)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9                                                                                                                          ; work         ;
;          |LFSR:randomGenerator1|                 ; 14.2 (14.2)          ; 16.5 (16.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|LFSR:randomGenerator1                                                                                                    ; work         ;
;          |LFSR:randomGenerator2|                 ; 17.2 (17.2)          ; 19.8 (19.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|LFSR:randomGenerator2                                                                                                    ; work         ;
;          |lpm_divide:Mod0|                       ; 52.3 (0.0)           ; 53.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|lpm_divide:Mod0                                                                                                          ; work         ;
;             |lpm_divide_m3m:auto_generated|      ; 52.3 (0.0)           ; 53.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated                                                                            ; work         ;
;                |sign_div_unsign_qlh:divider|     ; 52.3 (0.0)           ; 53.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider                                                ; work         ;
;                   |alt_u_div_ove:divider|        ; 52.3 (52.3)          ; 53.7 (53.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider                          ; work         ;
;    |TD_Detect:u2|                                ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TD_Detect:u2                                                                                                                                         ; work         ;
;    |TScreen:title|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TScreen:title                                                                                                                                        ; work         ;
;       |altsyncram:altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TScreen:title|altsyncram:altsyncram_component                                                                                                        ; work         ;
;          |altsyncram_akg1:auto_generated|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TScreen:title|altsyncram:altsyncram_component|altsyncram_akg1:auto_generated                                                                         ; work         ;
;    |TimeDisplayController:timeController|        ; 199.0 (13.8)         ; 200.1 (13.8)                     ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 396 (28)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController                                                                                                                 ; work         ;
;       |lpm_divide:Div0|                          ; 51.0 (0.0)           ; 51.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div0                                                                                                 ; work         ;
;          |lpm_divide_jbm:auto_generated|         ; 51.0 (0.0)           ; 51.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_tlh:divider|        ; 51.0 (0.0)           ; 51.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider                                       ; work         ;
;                |alt_u_div_pve:divider|           ; 51.0 (51.0)          ; 51.0 (51.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (102)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider                 ; work         ;
;       |lpm_divide:Div1|                          ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div1                                                                                                 ; work         ;
;          |lpm_divide_3am:auto_generated|         ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div1|lpm_divide_3am:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div1|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div1|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;       |lpm_divide:Div2|                          ; 13.0 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div2                                                                                                 ; work         ;
;          |lpm_divide_3am:auto_generated|         ; 13.0 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div2|lpm_divide_3am:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 13.0 (0.0)           ; 13.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div2|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Div2|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;       |lpm_divide:Mod0|                          ; 15.5 (0.0)           ; 15.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod0                                                                                                 ; work         ;
;          |lpm_divide_62m:auto_generated|         ; 15.5 (0.0)           ; 15.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 15.5 (0.0)           ; 15.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 15.5 (15.5)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;       |lpm_divide:Mod1|                          ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod1                                                                                                 ; work         ;
;          |lpm_divide_62m:auto_generated|         ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 9.0 (0.0)            ; 9.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;       |lpm_divide:Mod2|                          ; 58.5 (0.0)           ; 59.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod2                                                                                                 ; work         ;
;          |lpm_divide_p3m:auto_generated|         ; 58.5 (0.0)           ; 59.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_tlh:divider|        ; 58.5 (0.0)           ; 59.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider                                       ; work         ;
;                |alt_u_div_pve:divider|           ; 58.5 (58.5)          ; 59.0 (59.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider                 ; work         ;
;       |lpm_divide:Mod3|                          ; 15.5 (0.0)           ; 16.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod3                                                                                                 ; work         ;
;          |lpm_divide_62m:auto_generated|         ; 15.5 (0.0)           ; 16.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 15.5 (0.0)           ; 16.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 15.5 (15.5)          ; 16.5 (16.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;       |lpm_divide:Mod4|                          ; 8.8 (0.0)            ; 8.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod4                                                                                                 ; work         ;
;          |lpm_divide_62m:auto_generated|         ; 8.8 (0.0)            ; 8.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_9kh:divider|        ; 8.8 (0.0)            ; 8.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider                                       ; work         ;
;                |alt_u_div_ose:divider|           ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider                 ; work         ;
;    |VGA_Ctrl:u9|                                 ; 38.2 (38.2)          ; 40.8 (40.8)                      ; 3.3 (3.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 75 (75)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|VGA_Ctrl:u9                                                                                                                                          ; work         ;
;    |YCbCr2RGB:u8|                                ; 53.2 (53.2)          ; 52.5 (52.5)                      ; 0.3 (0.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |DE1_SoC_TV|YCbCr2RGB:u8                                                                                                                                         ; work         ;
;    |YUV422_to_444:u7|                            ; 5.3 (5.3)            ; 10.2 (10.2)                      ; 5.2 (5.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|YUV422_to_444:u7                                                                                                                                     ; work         ;
;    |lpm_divide:Div15|                            ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div15                                                                                                                                     ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div15|lpm_divide_gbm:auto_generated                                                                                                       ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                           ; work         ;
;             |alt_u_div_ive:divider|              ; 29.5 (29.5)          ; 30.0 (30.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                     ; work         ;
;    |lpm_divide:Div23|                            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div23                                                                                                                                     ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div23|lpm_divide_gbm:auto_generated                                                                                                       ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                           ; work         ;
;             |alt_u_div_ive:divider|              ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                     ; work         ;
;    |lpm_divide:Div31|                            ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div31                                                                                                                                     ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div31|lpm_divide_gbm:auto_generated                                                                                                       ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                           ; work         ;
;             |alt_u_div_ive:divider|              ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                     ; work         ;
;    |lpm_divide:Div38|                            ; 29.0 (0.0)           ; 30.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div38                                                                                                                                     ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 29.0 (0.0)           ; 30.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div38|lpm_divide_gbm:auto_generated                                                                                                       ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 29.0 (0.0)           ; 30.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                           ; work         ;
;             |alt_u_div_ive:divider|              ; 29.0 (29.0)          ; 30.5 (30.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                     ; work         ;
;    |lpm_divide:Div39|                            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div39                                                                                                                                     ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div39|lpm_divide_gbm:auto_generated                                                                                                       ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                           ; work         ;
;             |alt_u_div_ive:divider|              ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                     ; work         ;
;    |lpm_divide:Div7|                             ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div7                                                                                                                                      ; work         ;
;       |lpm_divide_gbm:auto_generated|            ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div7|lpm_divide_gbm:auto_generated                                                                                                        ; work         ;
;          |sign_div_unsign_mlh:divider|           ; 30.0 (0.0)           ; 30.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                            ; work         ;
;             |alt_u_div_ive:divider|              ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                      ; work         ;
;    |multiFrameStorage:frame1|                    ; 84.8 (84.8)          ; 80.0 (80.0)                      ; 1.5 (1.5)                                         ; 6.3 (6.3)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 787200            ; 120   ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1                                                                                                                             ; work         ;
;       |frameStorage:FS1|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS1                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_qnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS10|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS10                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component                                                                           ; work         ;
;             |altsyncram_rnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated                                            ; work         ;
;       |frameStorage:FS2|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS2                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_qnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS3|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 23    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS3                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 23    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_qnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 23    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS4|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS4                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_qnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS5|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS5                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_qnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 21    ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS6|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS6                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_rnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS7|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS7                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_rnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS8|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS8                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_rnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 1     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated                                             ; work         ;
;       |frameStorage:FS9|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS9                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component                                                                            ; work         ;
;             |altsyncram_rnp2:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 78720             ; 3     ; 0          ; 0    ; 0            ; |DE1_SoC_TV|multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated                                             ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CS_N      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                          ;                   ;         ;
; AUD_ADCDAT                                                        ;                   ;         ;
; CLOCK2_50                                                         ;                   ;         ;
; CLOCK3_50                                                         ;                   ;         ;
; CLOCK4_50                                                         ;                   ;         ;
; IRDA_RXD                                                          ;                   ;         ;
; KEY[1]                                                            ;                   ;         ;
; KEY[2]                                                            ;                   ;         ;
; KEY[3]                                                            ;                   ;         ;
; SW[2]                                                             ;                   ;         ;
; SW[3]                                                             ;                   ;         ;
; SW[4]                                                             ;                   ;         ;
; SW[5]                                                             ;                   ;         ;
; SW[6]                                                             ;                   ;         ;
; SW[7]                                                             ;                   ;         ;
; SW[8]                                                             ;                   ;         ;
; SW[9]                                                             ;                   ;         ;
; ADC_CS_N                                                          ;                   ;         ;
; PS2_CLK                                                           ;                   ;         ;
; PS2_CLK2                                                          ;                   ;         ;
; PS2_DAT                                                           ;                   ;         ;
; PS2_DAT2                                                          ;                   ;         ;
; AUD_ADCLRCK                                                       ;                   ;         ;
; AUD_BCLK                                                          ;                   ;         ;
; AUD_DACLRCK                                                       ;                   ;         ;
; DRAM_DQ[0]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[0]~feeder                  ; 0                 ; 0       ;
; DRAM_DQ[1]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[1]                         ; 1                 ; 0       ;
; DRAM_DQ[2]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[2]~feeder                  ; 0                 ; 0       ;
; DRAM_DQ[3]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[3]~feeder                  ; 1                 ; 0       ;
; DRAM_DQ[4]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[4]~feeder                  ; 0                 ; 0       ;
; DRAM_DQ[5]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[5]                         ; 0                 ; 0       ;
; DRAM_DQ[6]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]                         ; 1                 ; 0       ;
; DRAM_DQ[7]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]                         ; 1                 ; 0       ;
; DRAM_DQ[8]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]                         ; 1                 ; 0       ;
; DRAM_DQ[9]                                                        ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]                         ; 1                 ; 0       ;
; DRAM_DQ[10]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[10]~feeder                 ; 0                 ; 0       ;
; DRAM_DQ[11]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]~feeder                 ; 0                 ; 0       ;
; DRAM_DQ[12]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]                        ; 1                 ; 0       ;
; DRAM_DQ[13]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]~feeder                 ; 0                 ; 0       ;
; DRAM_DQ[14]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]~feeder                 ; 0                 ; 0       ;
; DRAM_DQ[15]                                                       ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[15]                        ; 1                 ; 0       ;
; FPGA_I2C_SDAT                                                     ;                   ;         ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3~2                  ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1~1                  ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2~0                  ; 0                 ; 0       ;
; TD_CLK27                                                          ;                   ;         ;
;      - VGA_Ctrl:u9|oVGA_HS                                        ; 1                 ; 0       ;
; KEY[0]                                                            ;                   ;         ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                             ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[0]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[10]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[11]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[12]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[13]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[14]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[15]                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[1]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[2]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[4]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[5]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[6]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[7]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[8]                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[9]                           ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[6]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[2]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SCLK                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_GO                                   ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0001                            ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0010                            ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|END                     ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[3]                              ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[2]                              ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[1]                              ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]                              ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[5]                              ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[4]                              ; 0                 ; 0       ;
;      - TD_Detect:u2|PAL                                           ; 0                 ; 0       ;
;      - TD_Detect:u2|NTSC                                          ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO                     ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mSetup_ST.0000                            ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2                    ; 0                 ; 0       ;
;      - TD_Detect:u2|Pre_VS                                        ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~0                ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|mI2C_DATA[22]~0                           ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]~DUPLICATE ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]~DUPLICATE                    ; 0                 ; 0       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO~DUPLICATE           ; 0                 ; 0       ;
; CLOCK_50                                                          ;                   ;         ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                             ; 1                 ; 0       ;
; SW[0]                                                             ;                   ;         ;
;      - outputB[2]~0                                               ; 1                 ; 0       ;
;      - outputB[2]~19                                              ; 1                 ; 0       ;
;      - outputB[4]~31                                              ; 1                 ; 0       ;
;      - outputB~84                                                 ; 1                 ; 0       ;
;      - outputB~85                                                 ; 1                 ; 0       ;
;      - outputG~75                                                 ; 1                 ; 0       ;
;      - outputG~76                                                 ; 1                 ; 0       ;
;      - outputR~10                                                 ; 1                 ; 0       ;
;      - outputR~66                                                 ; 1                 ; 0       ;
;      - outputR~67                                                 ; 1                 ; 0       ;
; SW[1]                                                             ;                   ;         ;
;      - outputB[2]~0                                               ; 1                 ; 0       ;
;      - outputB[2]~17                                              ; 1                 ; 0       ;
;      - outputB[2]~19                                              ; 1                 ; 0       ;
;      - outputB[4]~31                                              ; 1                 ; 0       ;
;      - outputB~32                                                 ; 1                 ; 0       ;
;      - outputB[4]~44                                              ; 1                 ; 0       ;
;      - outputB[4]~45                                              ; 1                 ; 0       ;
;      - outputB~50                                                 ; 1                 ; 0       ;
;      - outputB~62                                                 ; 1                 ; 0       ;
;      - outputB~74                                                 ; 1                 ; 0       ;
;      - outputR[9]~0                                               ; 1                 ; 0       ;
;      - outputR~10                                                 ; 1                 ; 0       ;
; TD_HS                                                             ;                   ;         ;
;      - TD_HS~inputCLKENA0                                         ; 1                 ; 0       ;
; TD_VS                                                             ;                   ;         ;
;      - TD_Detect:u2|Stable_Cont[6]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[2]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                ; 0                 ; 0       ;
;      - TD_Detect:u2|Pre_VS                                        ; 0                 ; 0       ;
;      - TD_Detect:u2|Equal0~0                                      ; 0                 ; 0       ;
; TD_DATA[0]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|Window[0]                               ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[8]~feeder                         ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[0]~feeder                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[0]~feeder                            ; 1                 ; 0       ;
; TD_DATA[1]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[9]                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[1]                                   ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[1]                                   ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[1]~feeder                        ; 0                 ; 0       ;
; TD_DATA[2]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[10]                               ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[2]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[2]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[2]                               ; 1                 ; 0       ;
; TD_DATA[3]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|Cr[3]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[3]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[11]~feeder                        ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[3]~feeder                        ; 1                 ; 0       ;
; TD_DATA[4]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[12]                               ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[4]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[4]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|SAV                                     ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[4]~feeder                        ; 1                 ; 0       ;
; TD_DATA[5]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|Cb[5]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[5]                               ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|FVAL~0                                  ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[5]~feeder                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[13]~feeder                        ; 1                 ; 0       ;
; TD_DATA[6]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[14]                               ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[6]                                   ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[6]                               ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Field~feeder                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[6]~feeder                            ; 0                 ; 0       ;
; TD_DATA[7]                                                        ;                   ;         ;
;      - ITU_656_Decoder:u4|Cr[7]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[7]                                   ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[15]~feeder                        ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[7]~feeder                        ; 1                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location                   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO_DAC:u12|LessThan1~0                                                                                                     ; LABCELL_X11_Y36_N27        ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode809w[3]   ; LABCELL_X42_Y30_N12        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode826w[3]~0 ; LABCELL_X42_Y30_N54        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode836w[3]~0 ; LABCELL_X42_Y30_N0         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode846w[3]~0 ; LABCELL_X42_Y30_N42        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode856w[3]~0 ; LABCELL_X42_Y30_N48        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode866w[3]~0 ; LABCELL_X42_Y30_N33        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode876w[3]~0 ; LABCELL_X42_Y30_N6         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode886w[3]~0 ; LABCELL_X42_Y27_N54        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode896w[3]~0 ; LABCELL_X42_Y30_N57        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode907w[3]~0 ; LABCELL_X42_Y30_N24        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode917w[3]~0 ; LABCELL_X42_Y30_N21        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode927w[3]~0 ; LABCELL_X42_Y30_N18        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode937w[3]~0 ; LABCELL_X42_Y30_N39        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode947w[3]~0 ; LABCELL_X42_Y30_N45        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode957w[3]~0 ; LABCELL_X42_Y27_N48        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode967w[3]~0 ; LABCELL_X42_Y30_N27        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                      ; PIN_AF14                   ; 42      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                      ; PIN_AF14                   ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcG|always0~7                                                                               ; LABCELL_X45_Y27_N48        ; 167     ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcG|bestX[10]~0                                                                             ; LABCELL_X40_Y30_N48        ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcG|currHorLength[0]~0                                                                      ; LABCELL_X45_Y27_N45        ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcG|maxHorLength[4]~0                                                                       ; LABCELL_X40_Y30_N18        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcG|numX[4]~0                                                                               ; LABCELL_X40_Y30_N57        ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcR|always0~0                                                                               ; LABCELL_X45_Y27_N54        ; 164     ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcR|bestY[10]~0                                                                             ; LABCELL_X43_Y29_N12        ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcR|currHorLength[4]~0                                                                      ; LABCELL_X45_Y27_N33        ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcR|maxHorLength[7]~0                                                                       ; LABCELL_X43_Y29_N54        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|ImageProcessor:imProcR|numX[4]~0                                                                               ; LABCELL_X45_Y27_N21        ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Cursor:Cursor1|always0~11                                                                                                     ; LABCELL_X45_Y27_N15        ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~0                                                                                   ; LABCELL_X33_Y6_N33         ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]~2                                                                            ; LABCELL_X29_Y6_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                 ; FF_X33_Y6_N50              ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]~0                                                                                               ; LABCELL_X31_Y6_N57         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                  ; LABCELL_X33_Y6_N18         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                  ; LABCELL_X30_Y6_N6          ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                ; FF_X31_Y6_N59              ; 64      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                              ; LABCELL_X31_Y6_N15         ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                    ; FF_X10_Y37_N2              ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[11]~0                                                                                                 ; LABCELL_X9_Y37_N12         ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                 ; LABCELL_X10_Y35_N45        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal0~4                                                                                                   ; LABCELL_X11_Y35_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal1~4                                                                                                   ; LABCELL_X9_Y35_N6          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|SAV                                                                                                        ; LABCELL_X11_Y35_N36        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|YCbCr[1]~0                                                                                                 ; LABCELL_X9_Y36_N18         ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                        ; PIN_AA14                   ; 56      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0        ; MLABCELL_X39_Y23_N6        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual               ; MLABCELL_X39_Y16_N54       ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|dffe4                                    ; FF_X39_Y23_N55             ; 2       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0        ; MLABCELL_X39_Y23_N24       ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual               ; LABCELL_X27_Y15_N57        ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|dffe4                                    ; FF_X39_Y23_N4              ; 2       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|Equal0~4                                                                                                       ; LABCELL_X4_Y36_N36         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                         ; FF_X1_Y36_N50              ; 33      ; Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                         ; FF_X1_Y36_N50              ; 610     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Reset_Delay:u3|oRST_1                                                                                                         ; FF_X11_Y36_N14             ; 96      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_2                                                                                                         ; FF_X4_Y36_N50              ; 32      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|CMD[1]~0                                                                                               ; LABCELL_X10_Y33_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Equal0~1                                                                                               ; LABCELL_X10_Y33_N45        ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|RD_MASK[0]~0                                                                                           ; LABCELL_X2_Y34_N12         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|ST[9]~0                                                                                                ; LABCELL_X11_Y33_N3         ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|ST[9]~2                                                                                                ; LABCELL_X10_Y33_N12        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]              ; PLLOUTPUTCOUNTER_X0_Y63_N1 ; 459     ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]              ; PLLOUTPUTCOUNTER_X0_Y60_N1 ; 16      ; Clock                                               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1              ; LABCELL_X24_Y33_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~1              ; LABCELL_X19_Y33_N18        ; 16      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1              ; LABCELL_X45_Y34_N54        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~1              ; LABCELL_X37_Y34_N12        ; 16      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1             ; LABCELL_X7_Y34_N36         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~0             ; LABCELL_X10_Y34_N39        ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                    ; FF_X18_Y1_N28              ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                               ; FF_X12_Y32_N50             ; 25      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|SA[9]~1                                                                               ; LABCELL_X4_Y35_N51         ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                          ; FF_X9_Y32_N50              ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|rp_done~1                                                                             ; LABCELL_X11_Y32_N0         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                    ; FF_X9_Y32_N47              ; 43      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~2                                                                 ; LABCELL_X9_Y32_N30         ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|mLENGTH[7]~3                                                                                           ; LABCELL_X2_Y34_N18         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~17                                                                                        ; LABCELL_X2_Y36_N3          ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~18                                                                                        ; LABCELL_X2_Y36_N36         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~27                                                                                        ; LABCELL_X2_Y36_N51         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]~6                                                                                        ; LABCELL_X2_Y34_N27         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]~7                                                                                        ; LABCELL_X2_Y34_N39         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Equal11~4                                                                                                   ; LABCELL_X55_Y12_N42        ; 53      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|LessThan1~4                                                                                                 ; LABCELL_X36_Y15_N24        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|T10Reset                                                                                                    ; FF_X50_Y18_N41             ; 512     ; Clock enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|T2Shot~0                                                                                                    ; LABCELL_X50_Y18_N24        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|Equal0~4                                                                                         ; LABCELL_X40_Y14_N27        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|Equal1~5                                                                                         ; LABCELL_X40_Y13_N54        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator1|always0~2                                                                  ; LABCELL_X31_Y13_N24        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator1|out[0]~0                                                                   ; LABCELL_X31_Y13_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|always0~2                                                                  ; LABCELL_X22_Y14_N12        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[10]~0                                                                  ; LABCELL_X22_Y14_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|X[2]~0                                                                                           ; LABCELL_X50_Y16_N39        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|Y[4]~3                                                                                           ; LABCELL_X40_Y14_N18        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|currentDir[2]~0                                                                                  ; LABCELL_X40_Y14_N15        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T10|stateFrameCount[0]~0                                                                             ; LABCELL_X40_Y14_N12        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|Equal0~4                                                                                          ; LABCELL_X56_Y27_N0         ; 27      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|Equal1~5                                                                                          ; LABCELL_X53_Y33_N54        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator1|always0~2                                                                   ; MLABCELL_X52_Y12_N18       ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator1|out[0]~0                                                                    ; MLABCELL_X52_Y12_N48       ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X45_Y11_N0         ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|out[10]~0                                                                   ; LABCELL_X45_Y11_N36        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|X[0]~0                                                                                            ; LABCELL_X56_Y27_N18        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|Y[7]~3                                                                                            ; LABCELL_X56_Y27_N21        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|Y~6                                                                                               ; LABCELL_X56_Y27_N12        ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T1|currentDir[1]~0                                                                                   ; LABCELL_X56_Y27_N15        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|Equal0~4                                                                                          ; LABCELL_X55_Y28_N24        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|Equal1~5                                                                                          ; LABCELL_X57_Y27_N54        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X35_Y32_N18        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator1|out[0]~0                                                                    ; LABCELL_X35_Y32_N42        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X36_Y11_N21        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator2|out[1]~0                                                                    ; LABCELL_X36_Y11_N18        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|X[0]~0                                                                                            ; LABCELL_X46_Y28_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|Y[5]~3                                                                                            ; LABCELL_X55_Y28_N6         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|currentDir[0]~0                                                                                   ; LABCELL_X55_Y28_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T2|stateFrameCount[0]~0                                                                              ; LABCELL_X55_Y28_N0         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|Equal0~4                                                                                          ; LABCELL_X56_Y24_N24        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|Equal1~5                                                                                          ; LABCELL_X57_Y24_N24        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X51_Y33_N45        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator1|out[1]~0                                                                    ; LABCELL_X51_Y33_N27        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X46_Y32_N54        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[10]~0                                                                   ; LABCELL_X46_Y32_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|X[2]~0                                                                                            ; LABCELL_X51_Y21_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|Y[7]~3                                                                                            ; LABCELL_X56_Y24_N6         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|currentDir[0]~0                                                                                   ; LABCELL_X56_Y24_N12        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T3|stateFrameCount[0]~0                                                                              ; LABCELL_X56_Y24_N27        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|Equal0~4                                                                                          ; LABCELL_X43_Y13_N12        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|Equal1~5                                                                                          ; LABCELL_X37_Y14_N42        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X37_Y13_N57        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|out[0]~0                                                                    ; LABCELL_X37_Y13_N15        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X46_Y13_N12        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|out[12]~0                                                                   ; LABCELL_X46_Y13_N15        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|X[2]~0                                                                                            ; LABCELL_X45_Y21_N42        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|Y[6]~3                                                                                            ; LABCELL_X43_Y13_N18        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|currentDir[0]~0                                                                                   ; LABCELL_X43_Y13_N0         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T4|stateFrameCount[0]~0                                                                              ; LABCELL_X43_Y13_N15        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|Equal0~4                                                                                          ; LABCELL_X53_Y24_N51        ; 27      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|Equal1~5                                                                                          ; LABCELL_X57_Y26_N24        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X40_Y28_N33        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator1|out[1]~0                                                                    ; LABCELL_X40_Y28_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X27_Y31_N0         ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|out[11]~0                                                                   ; LABCELL_X27_Y31_N18        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|X[0]~0                                                                                            ; LABCELL_X53_Y24_N42        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|Y[8]~4                                                                                            ; LABCELL_X53_Y24_N45        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|currentDir[2]~0                                                                                   ; LABCELL_X53_Y24_N39        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T5|stateFrameCount[0]~0                                                                              ; LABCELL_X53_Y24_N48        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|Equal0~4                                                                                          ; MLABCELL_X59_Y19_N33       ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|Equal1~5                                                                                          ; MLABCELL_X59_Y18_N54       ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator1|out[0]~0                                                                    ; LABCELL_X43_Y9_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|always0~3                                                                   ; LABCELL_X45_Y10_N18        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|out[8]~0                                                                    ; LABCELL_X46_Y10_N54        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|X[2]~0                                                                                            ; LABCELL_X53_Y19_N0         ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|Y[3]~3                                                                                            ; MLABCELL_X59_Y19_N48       ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|currentDir[0]~0                                                                                   ; MLABCELL_X59_Y19_N57       ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T6|stateFrameCount[0]~0                                                                              ; MLABCELL_X59_Y19_N54       ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|Equal0~4                                                                                          ; LABCELL_X56_Y17_N12        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|Equal1~5                                                                                          ; LABCELL_X57_Y13_N12        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X60_Y18_N36        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator1|out[1]~0                                                                    ; LABCELL_X60_Y18_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X79_Y32_N42        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[10]~0                                                                   ; LABCELL_X79_Y32_N54        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|X[0]~0                                                                                            ; LABCELL_X56_Y20_N21        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|Y[4]~3                                                                                            ; LABCELL_X56_Y17_N18        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|currentDir[0]~0                                                                                   ; LABCELL_X56_Y17_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T7|stateFrameCount[0]~0                                                                              ; LABCELL_X56_Y17_N0         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|Equal0~4                                                                                          ; LABCELL_X55_Y11_N27        ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|Equal1~5                                                                                          ; LABCELL_X55_Y10_N42        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator1|always0~2                                                                   ; LABCELL_X56_Y15_N30        ; 21      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator1|out[0]~0                                                                    ; LABCELL_X56_Y15_N42        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X45_Y14_N57        ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[12]~0                                                                   ; LABCELL_X45_Y14_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|X[2]~0                                                                                            ; LABCELL_X53_Y15_N36        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|Y[3]~3                                                                                            ; LABCELL_X55_Y11_N6         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|currentDir[0]~0                                                                                   ; LABCELL_X55_Y11_N3         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T8|stateFrameCount[0]~0                                                                              ; LABCELL_X55_Y11_N0         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|Equal0~4                                                                                          ; LABCELL_X57_Y17_N0         ; 29      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|Equal1~5                                                                                          ; LABCELL_X60_Y17_N12        ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator1|out[0]~0                                                                    ; LABCELL_X53_Y17_N21        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator2|always0~2                                                                   ; LABCELL_X57_Y14_N0         ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator2|out[0]~0                                                                    ; LABCELL_X57_Y14_N15        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|X[0]~0                                                                                            ; LABCELL_X46_Y17_N45        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|Y[8]~3                                                                                            ; LABCELL_X57_Y17_N18        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|currentDir[1]~0                                                                                   ; LABCELL_X57_Y17_N27        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|Target:T9|stateFrameCount[0]~0                                                                              ; LABCELL_X57_Y17_N24        ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|always1~0                                                                                                   ; LABCELL_X50_Y18_N3         ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|currentState.PLAY_S                                                                                         ; FF_X50_Y18_N14             ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|currentState.START_S                                                                                        ; FF_X50_Y18_N35             ; 19      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Shooter:gameLogic|oNumSeconds[8]~0                                                                                            ; LABCELL_X35_Y15_N54        ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                      ; PIN_H15                    ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; TD_CLK27                                                                                                                      ; PIN_H15                    ; 2594    ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; TD_Detect:u2|Equal0~0                                                                                                         ; LABCELL_X12_Y35_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; TD_Detect:u2|oTD_Stable                                                                                                       ; LABCELL_X12_Y35_N36        ; 26      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; TD_HS                                                                                                                         ; PIN_A5                     ; 11      ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; TD_VS                                                                                                                         ; PIN_A3                     ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan1~3                                                                                                       ; LABCELL_X50_Y19_N39        ; 62      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan2~0                                                                                                       ; LABCELL_X42_Y31_N51        ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan3~0                                                                                                       ; LABCELL_X40_Y34_N42        ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oCurrent_X[0]~7                                                                                                   ; LABCELL_X48_Y27_N27        ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oRequest                                                                                                          ; MLABCELL_X39_Y23_N45       ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                           ; FF_X40_Y34_N14             ; 15      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|Mult0~5                                                                                                          ; LABCELL_X33_Y20_N54        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|Mult2~5                                                                                                          ; LABCELL_X31_Y18_N30        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; YCbCr2RGB:u8|Mult3~5                                                                                                          ; LABCELL_X31_Y16_N24        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                           ; PIN_AF14                   ; 42      ; Global Clock         ; GCLK6            ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                              ; FF_X1_Y36_N50              ; 610     ; Global Clock         ; GCLK3            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y56_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y63_N1 ; 459     ; Global Clock         ; GCLK15           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y62_N1 ; 1       ; Global Clock         ; GCLK14           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]   ; PLLOUTPUTCOUNTER_X0_Y60_N1 ; 16      ; Global Clock         ; GCLK12           ; --                        ;
; TD_CLK27                                                                                                           ; PIN_H15                    ; 2594    ; Global Clock         ; GCLK13           ; --                        ;
; TD_HS                                                                                                              ; PIN_A5                     ; 11      ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                           ; 3895    ;
; Shooter:gameLogic|T10Reset                                                                                                                                     ; 512     ;
; VGA_Ctrl:u9|oCurrent_X[4]~6                                                                                                                                    ; 231     ;
; VGA_Ctrl:u9|oCurrent_X[2]~9                                                                                                                                    ; 211     ;
; VGA_Ctrl:u9|oCurrent_X[3]~8                                                                                                                                    ; 210     ;
; VGA_Ctrl:u9|oCurrent_X[1]~10                                                                                                                                   ; 206     ;
; VGA_Ctrl:u9|oCurrent_X[5]~5_wirecell                                                                                                                           ; 193     ;
; VGA_Ctrl:u9|oCurrent_X[6]~0_wirecell                                                                                                                           ; 192     ;
; Add39~41                                                                                                                                                       ; 192     ;
; Add39~37                                                                                                                                                       ; 192     ;
; Add39~33                                                                                                                                                       ; 192     ;
; Add39~29                                                                                                                                                       ; 192     ;
; Add39~25                                                                                                                                                       ; 192     ;
; Add39~21                                                                                                                                                       ; 192     ;
; Add39~17                                                                                                                                                       ; 192     ;
; VGA_Ctrl:u9|LessThan1~4                                                                                                                                        ; 180     ;
; Cursor:Cursor1|ImageProcessor:imProcG|always0~7                                                                                                                ; 167     ;
; Cursor:Cursor1|ImageProcessor:imProcR|always0~0                                                                                                                ; 164     ;
; VGA_Ctrl:u9|V_Cont[10]                                                                                                                                         ; 161     ;
; VGA_Ctrl:u9|V_Cont[9]                                                                                                                                          ; 161     ;
; Reset_Delay:u3|oRST_1                                                                                                                                          ; 96      ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; 80      ;
; VGA_Ctrl:u9|LessThan1~2                                                                                                                                        ; 76      ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                 ; 64      ;
; VGA_Ctrl:u9|LessThan1~3                                                                                                                                        ; 62      ;
; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                          ; 61      ;
; KEY[0]~input                                                                                                                                                   ; 56      ;
; VGA_Ctrl:u9|LessThan0~2                                                                                                                                        ; 55      ;
; VGA_Ctrl:u9|LessThan0~1                                                                                                                                        ; 55      ;
; VGA_Ctrl:u9|V_Cont[0]                                                                                                                                          ; 55      ;
; YUV422_to_444:u7|mCb[7]~DUPLICATE                                                                                                                              ; 54      ;
; YUV422_to_444:u7|mCr[7]                                                                                                                                        ; 54      ;
; VGA_Ctrl:u9|LessThan1~1                                                                                                                                        ; 54      ;
; Shooter:gameLogic|Equal11~4                                                                                                                                    ; 53      ;
; VGA_Ctrl:u9|LessThan1~0                                                                                                                                        ; 53      ;
; VGA_Ctrl:u9|Add3~25                                                                                                                                            ; 52      ;
; VGA_Ctrl:u9|LessThan0~0                                                                                                                                        ; 49      ;
; VGA_Ctrl:u9|V_Cont[1]                                                                                                                                          ; 46      ;
; TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[25]~5            ; 44      ;
; TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[26]~4            ; 44      ;
; TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[27]~3            ; 44      ;
; TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[28]~0            ; 44      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                       ; 44      ;
; VGA_Ctrl:u9|Add3~17                                                                                                                                            ; 44      ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                     ; 43      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_25~1                                                       ; 43      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                       ; 43      ;
; VGA_Ctrl:u9|oCurrent_X[6]~0                                                                                                                                    ; 41      ;
; VGA_Ctrl:u9|Add3~21                                                                                                                                            ; 41      ;
; VGA_Ctrl:u9|H_Cont[0]~DUPLICATE                                                                                                                                ; 40      ;
; VGA_Ctrl:u9|oCurrent_X[5]~5                                                                                                                                    ; 40      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_26~1                                                       ; 40      ;
; VGA_Ctrl:u9|oRequest                                                                                                                                           ; 37      ;
; VGA_Ctrl:u9|oCurrent_X[7]~2                                                                                                                                    ; 37      ;
; VGA_Ctrl:u9|oCurrent_X[8]~4                                                                                                                                    ; 36      ;
; VGA_Ctrl:u9|oCurrent_X[10]~3                                                                                                                                   ; 36      ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[25]~7            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[26]~6            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[27]~5            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[28]~3            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[25]~5            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[26]~4            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[27]~3            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[28]~0            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[25]~5            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[26]~4            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[27]~3            ; 35      ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|StageOut[28]~1            ; 35      ;
; VGA_Ctrl:u9|H_Cont[1]~DUPLICATE                                                                                                                                ; 33      ;
; VGA_Ctrl:u9|H_Cont[3]~DUPLICATE                                                                                                                                ; 32      ;
; Reset_Delay:u3|oRST_0                                                                                                                                          ; 32      ;
; Reset_Delay:u3|oRST_2                                                                                                                                          ; 32      ;
; VGA_Ctrl:u9|H_Cont[2]~DUPLICATE                                                                                                                                ; 31      ;
; Shooter:gameLogic|currentState.PLAY_S                                                                                                                          ; 31      ;
; TD_Detect:u2|NTSC                                                                                                                                              ; 30      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[3]                                                     ; 30      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[2]                                                     ; 30      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[0]                                                     ; 30      ;
; Shooter:gameLogic|Target:T2|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T6|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T10|Equal0~4                                                                                                                          ; 29      ;
; Shooter:gameLogic|Target:T8|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T9|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T7|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T4|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T3|Equal0~4                                                                                                                           ; 29      ;
; Shooter:gameLogic|Target:T9|currentState[1]                                                                                                                    ; 28      ;
; Shooter:gameLogic|Target:T4|currentState[1]                                                                                                                    ; 28      ;
; Shooter:gameLogic|Target:T1|Equal0~4                                                                                                                           ; 27      ;
; Shooter:gameLogic|Target:T5|Equal0~4                                                                                                                           ; 27      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[1]                                                                                                              ; 27      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[2]                                                                                                              ; 27      ;
; Shooter:gameLogic|Target:T5|currentState[1]                                                                                                                    ; 27      ;
; VGA_Ctrl:u9|oCurrent_X[0]~7                                                                                                                                    ; 27      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|out_address_reg_a[1]~DUPLICATE                                           ; 26      ;
; Shooter:gameLogic|LessThan1~4                                                                                                                                  ; 26      ;
; TD_Detect:u2|oTD_Stable                                                                                                                                        ; 26      ;
; Shooter:gameLogic|Target:T2|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T1|Y~6                                                                                                                                ; 26      ;
; Shooter:gameLogic|Target:T1|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T6|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T5|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T10|Equal1~5                                                                                                                          ; 26      ;
; Shooter:gameLogic|Target:T8|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T9|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T7|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T4|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|Target:T3|Equal1~5                                                                                                                           ; 26      ;
; Shooter:gameLogic|always1~0                                                                                                                                    ; 26      ;
; Cursor:Cursor1|clicked                                                                                                                                         ; 26      ;
; VGA_Ctrl:u9|oCurrent_X[9]~1                                                                                                                                    ; 26      ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[3]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[4]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[5]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[6]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[7]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[8]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[9]                                                                                                              ; 25      ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageY[0]                                                                                                              ; 25      ;
; Sdram_Control_4Port:u6|ST[1]                                                                                                                                   ; 25      ;
; Shooter:gameLogic|Target:T8|currentState[1]~DUPLICATE                                                                                                          ; 24      ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|always0~2                                                                                                    ; 24      ;
; Shooter:gameLogic|Target:T2|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T6|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T5|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T10|stateFrameCount[0]~0                                                                                                              ; 24      ;
; Shooter:gameLogic|Target:T8|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T9|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T7|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T4|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Shooter:gameLogic|Target:T3|stateFrameCount[0]~0                                                                                                               ; 24      ;
; Reset_Delay:u3|Equal0~4                                                                                                                                        ; 24      ;
; VGA_Ctrl:u9|oCurrent_Y[9]~5                                                                                                                                    ; 24      ;
; VGA_Ctrl:u9|oCurrent_Y[10]~4                                                                                                                                   ; 24      ;
; VGA_Ctrl:u9|oCurrent_Y[5]~0                                                                                                                                    ; 24      ;
; Sdram_Control_4Port:u6|Equal5~0                                                                                                                                ; 24      ;
; Add13~45                                                                                                                                                       ; 24      ;
; Add13~41                                                                                                                                                       ; 24      ;
; Add13~37                                                                                                                                                       ; 24      ;
; Add13~33                                                                                                                                                       ; 24      ;
; Add13~29                                                                                                                                                       ; 24      ;
; Add13~25                                                                                                                                                       ; 24      ;
; Add13~21                                                                                                                                                       ; 24      ;
; Add13~17                                                                                                                                                       ; 24      ;
; Add13~13                                                                                                                                                       ; 24      ;
; Add13~9                                                                                                                                                        ; 24      ;
; Add13~5                                                                                                                                                        ; 24      ;
; Add13~1                                                                                                                                                        ; 24      ;
; Add10~45                                                                                                                                                       ; 24      ;
; Add10~41                                                                                                                                                       ; 24      ;
; Add10~37                                                                                                                                                       ; 24      ;
; Add10~33                                                                                                                                                       ; 24      ;
; Add10~29                                                                                                                                                       ; 24      ;
; Add10~25                                                                                                                                                       ; 24      ;
; Add10~21                                                                                                                                                       ; 24      ;
; Add10~17                                                                                                                                                       ; 24      ;
; Add10~13                                                                                                                                                       ; 24      ;
; Add10~9                                                                                                                                                        ; 24      ;
; Add10~5                                                                                                                                                        ; 24      ;
; Add10~1                                                                                                                                                        ; 24      ;
; Add25~45                                                                                                                                                       ; 24      ;
; Add25~41                                                                                                                                                       ; 24      ;
; Add25~37                                                                                                                                                       ; 24      ;
; Add25~33                                                                                                                                                       ; 24      ;
; Add25~29                                                                                                                                                       ; 24      ;
; Add25~25                                                                                                                                                       ; 24      ;
; Add25~21                                                                                                                                                       ; 24      ;
; Add25~17                                                                                                                                                       ; 24      ;
; Add25~13                                                                                                                                                       ; 24      ;
; Add25~9                                                                                                                                                        ; 24      ;
; Add25~5                                                                                                                                                        ; 24      ;
; Add25~1                                                                                                                                                        ; 24      ;
; Add22~45                                                                                                                                                       ; 24      ;
; Add22~41                                                                                                                                                       ; 24      ;
; Add22~37                                                                                                                                                       ; 24      ;
; Add22~33                                                                                                                                                       ; 24      ;
; Add22~29                                                                                                                                                       ; 24      ;
; Add22~25                                                                                                                                                       ; 24      ;
; Add22~21                                                                                                                                                       ; 24      ;
; Add22~17                                                                                                                                                       ; 24      ;
; Add22~13                                                                                                                                                       ; 24      ;
; Add22~9                                                                                                                                                        ; 24      ;
; Add22~5                                                                                                                                                        ; 24      ;
; Add22~1                                                                                                                                                        ; 24      ;
; Add37~45                                                                                                                                                       ; 24      ;
; Add37~41                                                                                                                                                       ; 24      ;
; Add37~37                                                                                                                                                       ; 24      ;
; Add37~33                                                                                                                                                       ; 24      ;
; Add37~29                                                                                                                                                       ; 24      ;
; Add37~25                                                                                                                                                       ; 24      ;
; Add37~21                                                                                                                                                       ; 24      ;
; Add37~17                                                                                                                                                       ; 24      ;
; Add37~13                                                                                                                                                       ; 24      ;
; Add37~9                                                                                                                                                        ; 24      ;
; Add37~5                                                                                                                                                        ; 24      ;
; Add37~1                                                                                                                                                        ; 24      ;
; Add34~45                                                                                                                                                       ; 24      ;
; Add34~41                                                                                                                                                       ; 24      ;
; Add34~37                                                                                                                                                       ; 24      ;
; Add34~33                                                                                                                                                       ; 24      ;
; Add34~29                                                                                                                                                       ; 24      ;
; Add34~25                                                                                                                                                       ; 24      ;
; Add34~21                                                                                                                                                       ; 24      ;
; Add34~17                                                                                                                                                       ; 24      ;
; Add34~13                                                                                                                                                       ; 24      ;
; Add34~9                                                                                                                                                        ; 24      ;
; Add34~5                                                                                                                                                        ; 24      ;
; Add34~1                                                                                                                                                        ; 24      ;
; Add31~45                                                                                                                                                       ; 24      ;
; Add31~41                                                                                                                                                       ; 24      ;
; Add31~37                                                                                                                                                       ; 24      ;
; Add31~33                                                                                                                                                       ; 24      ;
; Add31~29                                                                                                                                                       ; 24      ;
; Add31~25                                                                                                                                                       ; 24      ;
; Add31~21                                                                                                                                                       ; 24      ;
; Add31~17                                                                                                                                                       ; 24      ;
; Add31~13                                                                                                                                                       ; 24      ;
; Add31~9                                                                                                                                                        ; 24      ;
; Add31~5                                                                                                                                                        ; 24      ;
; Add31~1                                                                                                                                                        ; 24      ;
; Add28~45                                                                                                                                                       ; 24      ;
; Add28~41                                                                                                                                                       ; 24      ;
; Add28~37                                                                                                                                                       ; 24      ;
; Add28~33                                                                                                                                                       ; 24      ;
; Add28~29                                                                                                                                                       ; 24      ;
; Add28~25                                                                                                                                                       ; 24      ;
; Add28~21                                                                                                                                                       ; 24      ;
; Add28~17                                                                                                                                                       ; 24      ;
; Add28~13                                                                                                                                                       ; 24      ;
; Add28~9                                                                                                                                                        ; 24      ;
; Add28~5                                                                                                                                                        ; 24      ;
; Add28~1                                                                                                                                                        ; 24      ;
; Add19~45                                                                                                                                                       ; 24      ;
; Add19~41                                                                                                                                                       ; 24      ;
; Add19~37                                                                                                                                                       ; 24      ;
; Add19~33                                                                                                                                                       ; 24      ;
; Add19~29                                                                                                                                                       ; 24      ;
; Add19~25                                                                                                                                                       ; 24      ;
; Add19~21                                                                                                                                                       ; 24      ;
; Add19~17                                                                                                                                                       ; 24      ;
; Add19~13                                                                                                                                                       ; 24      ;
; Add19~9                                                                                                                                                        ; 24      ;
; Add19~5                                                                                                                                                        ; 24      ;
; Add19~1                                                                                                                                                        ; 24      ;
; Add16~45                                                                                                                                                       ; 24      ;
; Add16~41                                                                                                                                                       ; 24      ;
; Add16~37                                                                                                                                                       ; 24      ;
; Add16~33                                                                                                                                                       ; 24      ;
; Add16~29                                                                                                                                                       ; 24      ;
; Add16~25                                                                                                                                                       ; 24      ;
; Add16~21                                                                                                                                                       ; 24      ;
; Add16~17                                                                                                                                                       ; 24      ;
; Add16~13                                                                                                                                                       ; 24      ;
; Add16~9                                                                                                                                                        ; 24      ;
; Add16~5                                                                                                                                                        ; 24      ;
; Add16~1                                                                                                                                                        ; 24      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                       ; 24      ;
; lpm_divide:Div38|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                       ; 24      ;
; Shooter:gameLogic|Target:T5|currentState[0]                                                                                                                    ; 24      ;
; Shooter:gameLogic|Target:T10|currentState[0]                                                                                                                   ; 24      ;
; Shooter:gameLogic|Target:T8|currentState[0]                                                                                                                    ; 24      ;
; Shooter:gameLogic|Target:T9|currentState[0]                                                                                                                    ; 24      ;
; Shooter:gameLogic|Target:T4|currentState[0]                                                                                                                    ; 24      ;
; VGA_Ctrl:u9|Add3~33                                                                                                                                            ; 24      ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|always0~2                                                                                                    ; 23      ;
; Cursor:Cursor1|always0~11                                                                                                                                      ; 23      ;
; Sdram_Control_4Port:u6|WR_MASK[0]                                                                                                                              ; 23      ;
; multiFrameStorage:frame1|Decoder1~0                                                                                                                            ; 23      ;
; VGA_Ctrl:u9|oCurrent_Y[7]~7                                                                                                                                    ; 23      ;
; VGA_Ctrl:u9|oCurrent_Y[8]~6                                                                                                                                    ; 23      ;
; VGA_Ctrl:u9|oCurrent_Y[4]~1                                                                                                                                    ; 23      ;
; Cursor:Cursor1|Add4~41                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~37                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~33                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~29                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~25                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~21                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~17                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~13                                                                                                                                         ; 23      ;
; Cursor:Cursor1|Add4~5                                                                                                                                          ; 23      ;
; Cursor:Cursor1|Add4~1                                                                                                                                          ; 23      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_4~1                    ; 23      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                                     ; 22      ;
; Cursor:Cursor1|ImageProcessor:imProcG|bestX[10]~0                                                                                                              ; 22      ;
; Cursor:Cursor1|ImageProcessor:imProcR|bestY[10]~0                                                                                                              ; 22      ;
; Cursor:Cursor1|ImageProcessor:imProcG|numX[4]~0                                                                                                                ; 22      ;
; Cursor:Cursor1|ImageProcessor:imProcR|numX[4]~0                                                                                                                ; 22      ;
; I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                  ; 22      ;
; I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                  ; 22      ;
; I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                  ; 22      ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                           ; 22      ;
; I2C_AV_Config:u1|LUT_INDEX[0]~DUPLICATE                                                                                                                        ; 21      ;
; Shooter:gameLogic|Target:T3|currentState[1]~DUPLICATE                                                                                                          ; 21      ;
; VGA_Ctrl:u9|H_Cont[10]~DUPLICATE                                                                                                                               ; 21      ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator1|always0~2                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|always0~2                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|always0~3                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|always0~2                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator1|always0~2                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|always0~2                                                                                                   ; 21      ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator1|always0~2                                                                                                    ; 21      ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator1|always0~2                                                                                                    ; 21      ;
; I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                  ; 21      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                               ; 21      ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                                                     ; 21      ;
; VGA_Ctrl:u9|Add3~13                                                                                                                                            ; 21      ;
; Shooter:gameLogic|Target:T10|currentState[1]~DUPLICATE                                                                                                         ; 20      ;
; ITU_656_Decoder:u4|SAV                                                                                                                                         ; 20      ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator2|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator1|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator1|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator1|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator1|always0~2                                                                                                   ; 20      ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|always0~2                                                                                                    ; 20      ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator2|always0~2                                                                                                    ; 20      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~0                                              ; 20      ;
; I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                  ; 20      ;
; VGA_Ctrl:u9|LessThan2~0                                                                                                                                        ; 20      ;
; multiFrameStorage:frame1|Decoder0~0                                                                                                                            ; 20      ;
; VGA_Ctrl:u9|Add3~29                                                                                                                                            ; 20      ;
; VGA_Ctrl:u9|Add3~9                                                                                                                                             ; 20      ;
; Shooter:gameLogic|Target:T3|currentState[0]~DUPLICATE                                                                                                          ; 19      ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~2                                                                                                  ; 19      ;
; multiFrameStorage:frame1|Decoder5~0                                                                                                                            ; 19      ;
; multiFrameStorage:frame1|Decoder6~0                                                                                                                            ; 19      ;
; Shooter:gameLogic|currentState.START_S                                                                                                                         ; 19      ;
; Sdram_Control_4Port:u6|Equal5~1                                                                                                                                ; 19      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_10~1                   ; 19      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_12~1                   ; 19      ;
; VGA_Ctrl:u9|Add3~1                                                                                                                                             ; 19      ;
; I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                                               ; 18      ;
; ITU_656_Decoder:u4|Cont[11]~0                                                                                                                                  ; 18      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~0                                                                                                                    ; 18      ;
; outputB[2]~13                                                                                                                                                  ; 18      ;
; outputB[2]~5                                                                                                                                                   ; 18      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_11~1                   ; 18      ;
; VGA_Ctrl:u9|Add3~5                                                                                                                                             ; 18      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~1                                               ; 17      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1                                               ; 17      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_wrreq~1                                               ; 17      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1                                              ; 17      ;
; Shooter:gameLogic|Target:T10|X[2]~0                                                                                                                            ; 17      ;
; Shooter:gameLogic|oGameState~3                                                                                                                                 ; 17      ;
; always0~9                                                                                                                                                      ; 17      ;
; Sdram_Control_4Port:u6|Equal0~1                                                                                                                                ; 17      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                               ; 17      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                               ; 17      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_9~1                    ; 17      ;
; Add39~13                                                                                                                                                       ; 17      ;
; Add39~9                                                                                                                                                        ; 17      ;
; Add39~5                                                                                                                                                        ; 17      ;
; Add39~1                                                                                                                                                        ; 17      ;
; Sdram_Control_4Port:u6|ST[0]                                                                                                                                   ; 17      ;
; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                          ; 17      ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator1|always0~3                                                                                                    ; 16      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~27                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]~7                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]~6                                                                                                                         ; 16      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|valid_rdreq~1                                               ; 16      ;
; Shooter:gameLogic|Target:T7|LFSR:randomGenerator2|out[10]~0                                                                                                    ; 16      ;
; Sdram_Control_4Port:u6|mLENGTH[7]~3                                                                                                                            ; 16      ;
; Sdram_Control_4Port:u6|LessThan5~0                                                                                                                             ; 16      ;
; Sdram_Control_4Port:u6|LessThan6~0                                                                                                                             ; 16      ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                     ; 16      ;
; Shooter:gameLogic|Target:T5|X[0]~0                                                                                                                             ; 16      ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                                                   ; 16      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                           ; 16      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_12~1                            ; 16      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                           ; 16      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_13~1                            ; 16      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|add_sub_5_result_int[6]~1 ; 16      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|add_sub_5_result_int[6]~1 ; 16      ;
; YCbCr2RGB:u8|Mult0~5                                                                                                                                           ; 16      ;
; YCbCr2RGB:u8|Mult2~5                                                                                                                                           ; 16      ;
; YCbCr2RGB:u8|Mult3~5                                                                                                                                           ; 16      ;
; Shooter:gameLogic|Target:T2|currentDir[1]                                                                                                                      ; 16      ;
; Shooter:gameLogic|Target:T1|currentDir[1]                                                                                                                      ; 16      ;
; Shooter:gameLogic|Target:T3|currentDir[1]                                                                                                                      ; 16      ;
; Shooter:gameLogic|Target:T6|currentDir[1]                                                                                                                      ; 16      ;
; Shooter:gameLogic|Target:T10|currentDir[1]                                                                                                                     ; 16      ;
; Shooter:gameLogic|Target:T7|currentDir[1]                                                                                                                      ; 16      ;
; Shooter:gameLogic|Target:T8|currentDir[1]                                                                                                                      ; 16      ;
; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~18                                                                                                                         ; 15      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]~17                                                                                                                         ; 15      ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|out[10]~0                                                                                                    ; 15      ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|out[10]~0                                                                                                   ; 15      ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|out[12]~0                                                                                                    ; 15      ;
; Shooter:gameLogic|Target:T2|X[0]~0                                                                                                                             ; 15      ;
; Shooter:gameLogic|Target:T3|X[2]~0                                                                                                                             ; 15      ;
; VGA_Ctrl:u9|LessThan3~0                                                                                                                                        ; 15      ;
; multiFrameStorage:frame1|Decoder4~0                                                                                                                            ; 15      ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; 15      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                               ; 15      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                           ; 15      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_10~1                            ; 15      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_3~1                    ; 15      ;
; Shooter:gameLogic|Target:T4|currentDir[1]~DUPLICATE                                                                                                            ; 14      ;
; Shooter:gameLogic|Target:T9|currentDir[1]~DUPLICATE                                                                                                            ; 14      ;
; Shooter:gameLogic|Target:T1|LFSR:randomGenerator2|out[10]~0                                                                                                    ; 14      ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|out[12]~0                                                                                                    ; 14      ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator2|out[8]~0                                                                                                     ; 14      ;
; Shooter:gameLogic|Target:T5|LFSR:randomGenerator2|out[11]~0                                                                                                    ; 14      ;
; Shooter:gameLogic|Target:T1|X[0]~0                                                                                                                             ; 14      ;
; Shooter:gameLogic|Target:T4|X[2]~0                                                                                                                             ; 14      ;
; Shooter:gameLogic|Target:T6|X[2]~0                                                                                                                             ; 14      ;
; Shooter:gameLogic|oNumSeconds[8]~0                                                                                                                             ; 14      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                            ; 14      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                           ; 14      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_9~1                             ; 14      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_11~5                            ; 14      ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                            ; 14      ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_3~5                             ; 14      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~1                                                                                                                          ; 13      ;
; Shooter:gameLogic|Target:T6|LFSR:randomGenerator1|always0~3                                                                                                    ; 13      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]~12                                                                                                                        ; 13      ;
; Shooter:gameLogic|Target:T2|LFSR:randomGenerator2|out[1]~0                                                                                                     ; 13      ;
; Shooter:gameLogic|Target:T9|LFSR:randomGenerator2|out[0]~0                                                                                                     ; 13      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                                           ; 13      ;
; Shooter:gameLogic|Target:T4|Y[6]~3                                                                                                                             ; 13      ;
; Shooter:gameLogic|Target:T7|X[0]~0                                                                                                                             ; 13      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_9~1                    ; 13      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_10~1                   ; 13      ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                          ; 13      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_11~1                   ; 13      ;
; TimeDisplayController:timeController|lpm_divide:Mod2|lpm_divide_p3m:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_12~1                   ; 13      ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; 13      ;
; SW[1]~input                                                                                                                                                    ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode967w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode957w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode947w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode937w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode927w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode917w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode907w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode896w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode886w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode876w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode866w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode856w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode846w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode836w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode826w[3]~0                                  ; 12      ;
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|decode_m2a:rden_decode|w_anode809w[3]                                    ; 12      ;
; outputG[6]~13                                                                                                                                                  ; 12      ;
; outputR[9]~0                                                                                                                                                   ; 12      ;
; outputB[4]~38                                                                                                                                                  ; 12      ;
; Shooter:gameLogic|Target:T5|currentDir[1]                                                                                                                      ; 12      ;
; TimeDisplayController:timeController|lpm_divide:Div1|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|add_sub_3_result_int[4]~1 ; 12      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]~3                                                                                                                         ; 11      ;
; Cursor:Cursor1|ImageProcessor:imProcG|currHorLength[0]~0                                                                                                       ; 11      ;
; Cursor:Cursor1|ImageProcessor:imProcR|currHorLength[4]~0                                                                                                       ; 11      ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual                                                ; 11      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~25                                                                                                                         ; 11      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~24                                                                                                                         ; 11      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~21                                                                                                                         ; 11      ;
; Sdram_Control_4Port:u6|command:command1|always3~0                                                                                                              ; 11      ;
; Shooter:gameLogic|Target:T9|X[0]~0                                                                                                                             ; 11      ;
; Shooter:gameLogic|Target:T8|X[2]~0                                                                                                                             ; 11      ;
; Sdram_Control_4Port:u6|ST[9]~2                                                                                                                                 ; 11      ;
; Sdram_Control_4Port:u6|ST[9]~0                                                                                                                                 ; 11      ;
; always0~60                                                                                                                                                     ; 11      ;
; outputB[2]~16                                                                                                                                                  ; 11      ;
; always0~48                                                                                                                                                     ; 11      ;
; Equal4~0                                                                                                                                                       ; 11      ;
; Shooter:gameLogic|currentState.END_S                                                                                                                           ; 11      ;
; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                           ; 11      ;
; Shooter:gameLogic|Target:T5|Y[2]                                                                                                                               ; 11      ;
; TimeDisplayController:timeController|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_pve:divider|op_3~1                    ; 11      ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                          ; 11      ;
; Shooter:gameLogic|Target:T2|Y[8]~DUPLICATE                                                                                                                     ; 10      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]~DUPLICATE                                                                                                     ; 10      ;
; TD_VS~input                                                                                                                                                    ; 10      ;
; SW[0]~input                                                                                                                                                    ; 10      ;
; Cursor:Cursor1|ImageProcessor:imProcG|maxHorLength[4]~0                                                                                                        ; 10      ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0                                         ; 10      ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_b6h:cntr3|counter_reg_bit0~0                                         ; 10      ;
; Cursor:Cursor1|ImageProcessor:imProcR|maxHorLength[7]~0                                                                                                        ; 10      ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFDenominator[1]                       ; 10      ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|cntr_lmf:cntr1|cout_actual                                                ; 10      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                     ; 10      ;
; Shooter:gameLogic|T2Shot~0                                                                                                                                     ; 10      ;
; VGA_Ctrl:u9|Add2~1                                                                                                                                             ; 10      ;
; Shooter:gameLogic|Target:T6|Y[3]~3                                                                                                                             ; 10      ;
; Shooter:gameLogic|Target:T9|Y[8]~3                                                                                                                             ; 10      ;
; Sdram_Control_4Port:u6|command:command1|SA[9]~1                                                                                                                ; 10      ;
; Shooter:gameLogic|Target:T2|Y[7]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T2|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T2|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T2|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T2|currentState[1]                                                                                                                    ; 10      ;
; always0~45                                                                                                                                                     ; 10      ;
; Shooter:gameLogic|Target:T1|Y[6]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T1|Y[7]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T1|Y[8]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T1|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T1|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T3|Y[6]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T3|Y[7]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T3|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T3|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T4|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T4|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|Y[8]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|currentState[1]                                                                                                                    ; 10      ;
; Shooter:gameLogic|Target:T5|Y[7]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T5|Y[8]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T5|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T5|Y[1]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T5|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T10|Y[6]                                                                                                                              ; 10      ;
; Shooter:gameLogic|Target:T10|Y[7]                                                                                                                              ; 10      ;
; Shooter:gameLogic|Target:T10|Y[9]                                                                                                                              ; 10      ;
; Shooter:gameLogic|Target:T10|Y[3]                                                                                                                              ; 10      ;
; Shooter:gameLogic|Target:T7|Y[6]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T7|Y[8]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T7|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T7|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T7|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T9|Y[6]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T9|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T9|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[7]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[8]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[9]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[0]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[3]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T7|currentState[1]                                                                                                                    ; 10      ;
; always0~19                                                                                                                                                     ; 10      ;
; always0~16                                                                                                                                                     ; 10      ;
; always0~5                                                                                                                                                      ; 10      ;
; VGA_Ctrl:u9|Equal0~0                                                                                                                                           ; 10      ;
; ITU_656_Decoder:u4|Cont[10]                                                                                                                                    ; 10      ;
; Add56~9                                                                                                                                                        ; 10      ;
; Add71~5                                                                                                                                                        ; 10      ;
; Add101~9                                                                                                                                                       ; 10      ;
; Add117~5                                                                                                                                                       ; 10      ;
; Add61~9                                                                                                                                                        ; 10      ;
; Add76~9                                                                                                                                                        ; 10      ;
; Add122~9                                                                                                                                                       ; 10      ;
; Add106~9                                                                                                                                                       ; 10      ;
; Add114~1                                                                                                                                                       ; 10      ;
; Shooter:gameLogic|Target:T2|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T3|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T4|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T6|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T10|Y[2]                                                                                                                              ; 10      ;
; Shooter:gameLogic|Target:T7|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T9|Y[2]                                                                                                                               ; 10      ;
; Shooter:gameLogic|Target:T8|Y[2]                                                                                                                               ; 10      ;
; Add69~1                                                                                                                                                        ; 10      ;
; Add99~1                                                                                                                                                        ; 10      ;
; Add80~5                                                                                                                                                        ; 10      ;
; Add110~9                                                                                                                                                       ; 10      ;
; Add126~9                                                                                                                                                       ; 10      ;
; Add65~9                                                                                                                                                        ; 10      ;
; Add54~9                                                                                                                                                        ; 10      ;
; Shooter:gameLogic|Target:T3|Y[9]~DUPLICATE                                                                                                                     ; 9       ;
; Shooter:gameLogic|Target:T4|Y[3]~DUPLICATE                                                                                                                     ; 9       ;
; Shooter:gameLogic|Target:T6|Y[6]~DUPLICATE                                                                                                                     ; 9       ;
; Shooter:gameLogic|Target:T9|Y[7]~DUPLICATE                                                                                                                     ; 9       ;
; Shooter:gameLogic|Target:T9|Y[8]~DUPLICATE                                                                                                                     ; 9       ;
; VGA_Ctrl:u9|H_Cont[5]~DUPLICATE                                                                                                                                ; 9       ;
; AUDIO_DAC:u12|LessThan1~0                                                                                                                                      ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                      ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                      ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                      ; 9       ;
; Shooter:gameLogic|Target:T3|Y[7]~3                                                                                                                             ; 9       ;
; Shooter:gameLogic|Target:T8|Y[3]~3                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u6|command:command1|always4~0                                                                                                              ; 9       ;
; outputB[2]~86                                                                                                                                                  ; 9       ;
; Shooter:gameLogic|Target:T2|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T2|Y[5]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T2|Y[6]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T1|Y[5]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T1|Y[0]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T1|Y[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T1|currentState[1]                                                                                                                    ; 9       ;
; Shooter:gameLogic|Target:T3|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T3|Y[5]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T6|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T5|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T5|Y[6]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T5|Y[0]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T10|Y[4]                                                                                                                              ; 9       ;
; Shooter:gameLogic|Target:T10|Y[5]                                                                                                                              ; 9       ;
; Shooter:gameLogic|Target:T7|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T7|Y[5]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T9|Y[4]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T9|Y[5]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T8|Y[5]                                                                                                                               ; 9       ;
; VGA_Ctrl:u9|oCurrent_Y[6]~3                                                                                                                                    ; 9       ;
; ITU_656_Decoder:u4|Cont[7]                                                                                                                                     ; 9       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|op_7~1                                  ; 9       ;
; Shooter:gameLogic|Target:T1|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T3|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T3|Y[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T4|Y[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T6|Y[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T5|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T10|Y[1]                                                                                                                              ; 9       ;
; Shooter:gameLogic|Target:T7|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T9|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T9|Y[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T8|X[1]                                                                                                                               ; 9       ;
; Shooter:gameLogic|Target:T8|Y[1]                                                                                                                               ; 9       ;
; TimeDisplayController:timeController|lpm_divide:Div2|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_4~1                    ; 9       ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|add_sub_3_result_int[4]~1 ; 9       ;
; Shooter:gameLogic|Target:T4|Y[6]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T4|Y[7]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T4|Y[8]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T6|Y[7]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T10|Y[8]~DUPLICATE                                                                                                                    ; 8       ;
; Shooter:gameLogic|Target:T10|Y[0]~DUPLICATE                                                                                                                    ; 8       ;
; Shooter:gameLogic|Target:T7|Y[7]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T9|Y[3]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T8|Y[6]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T2|Y[1]~DUPLICATE                                                                                                                     ; 8       ;
; Shooter:gameLogic|Target:T7|Y[1]~DUPLICATE                                                                                                                     ; 8       ;
; ITU_656_Decoder:u4|Equal1~4                                                                                                                                    ; 8       ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                                                  ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                      ; 8       ;
; ITU_656_Decoder:u4|YCbCr[1]~0                                                                                                                                  ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                      ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                     ; 8       ;
; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                ; 8       ;
; Shooter:gameLogic|Target:T2|Y[5]~3                                                                                                                             ; 8       ;
; Shooter:gameLogic|Target:T1|Y[7]~3                                                                                                                             ; 8       ;
; Shooter:gameLogic|Target:T5|Y[8]~4                                                                                                                             ; 8       ;
; Shooter:gameLogic|Target:T10|Y[4]~3                                                                                                                            ; 8       ;
; Shooter:gameLogic|Target:T7|Y[4]~3                                                                                                                             ; 8       ;
; outputR[2]~3                                                                                                                                                   ; 8       ;
; outputG~1                                                                                                                                                      ; 8       ;
; outputB[4]~29                                                                                                                                                  ; 8       ;
; outputB[4]~28                                                                                                                                                  ; 8       ;
; outputB[2]~19                                                                                                                                                  ; 8       ;
; always0~55                                                                                                                                                     ; 8       ;
; outputB[2]~8                                                                                                                                                   ; 8       ;
; Shooter:gameLogic|Target:T10|currentState[1]                                                                                                                   ; 8       ;
; TimeDisplayController:timeController|WideOr0~0                                                                                                                 ; 8       ;
; TimeDisplayController:timeController|displayMin1[8]~0                                                                                                          ; 8       ;
; TimeDisplayController:timeController|WideOr14~0                                                                                                                ; 8       ;
; TimeDisplayController:timeController|displayMin2[8]~0                                                                                                          ; 8       ;
; TimeDisplayController:timeController|WideOr28~0                                                                                                                ; 8       ;
; TimeDisplayController:timeController|displaySec1[8]~0                                                                                                          ; 8       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]~2                                                                                                             ; 8       ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                                                       ; 8       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|op_6~1                                  ; 8       ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|op_8~1                                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                   ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                  ; 8       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                  ; 8       ;
; lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                       ; 8       ;
; lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                       ; 8       ;
; lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                       ; 8       ;
; lpm_divide:Div23|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                       ; 8       ;
; lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                       ; 8       ;
; lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                       ; 8       ;
; lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                       ; 8       ;
; lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                       ; 8       ;
; lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                       ; 8       ;
; lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                       ; 8       ;
; lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                       ; 8       ;
; lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                       ; 8       ;
; lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                       ; 8       ;
; lpm_divide:Div39|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                       ; 8       ;
; lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_22~1                                                        ; 8       ;
; lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                        ; 8       ;
; lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_20~1                                                        ; 8       ;
; lpm_divide:Div7|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_21~1                                                        ; 8       ;
; Shooter:gameLogic|Target:T4|Y[4]~DUPLICATE                                                                                                                     ; 7       ;
; Shooter:gameLogic|Target:T4|Y[5]~DUPLICATE                                                                                                                     ; 7       ;
; Shooter:gameLogic|Target:T6|Y[5]~DUPLICATE                                                                                                                     ; 7       ;
; Shooter:gameLogic|Target:T5|Y[5]~DUPLICATE                                                                                                                     ; 7       ;
; Shooter:gameLogic|Target:T8|Y[4]~DUPLICATE                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[3]                                                  ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                      ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[3]                                                  ; 7       ;
; Sdram_Control_4Port:u6|command:command1|always0~7                                                                                                              ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[7]                                                                                                ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[8]                                                                                                ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]                                                                                                ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                     ; 7       ;
; I2C_AV_Config:u1|LUT_INDEX[5]~0                                                                                                                                ; 7       ;
; Shooter:gameLogic|Target:T2|Y[5]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T2|Y[5]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T1|Y[7]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T1|Y[7]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T3|Y[7]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T3|Y[7]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T4|Y[6]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T4|Y[6]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T6|Y[3]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T6|Y[3]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T5|Y[8]~2                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T5|Y[8]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T10|Y[4]~1                                                                                                                            ; 7       ;
; Shooter:gameLogic|Target:T10|Y[4]~0                                                                                                                            ; 7       ;
; Shooter:gameLogic|Target:T7|Y[4]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T7|Y[4]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T9|Y[8]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T9|Y[8]~0                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T8|Y[3]~1                                                                                                                             ; 7       ;
; Shooter:gameLogic|Target:T8|Y[3]~0                                                                                                                             ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|oThreshed                                                                                                                ; 7       ;
; Shooter:gameLogic|Target:T3|Y[8]                                                                                                                               ; 7       ;
; always0~28                                                                                                                                                     ; 7       ;
; Shooter:gameLogic|Target:T3|currentState[1]                                                                                                                    ; 7       ;
; Sdram_Control_4Port:u6|mLENGTH[7]                                                                                                                              ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~5                   ; 7       ;
; ITU_656_Decoder:u4|Cont[8]                                                                                                                                     ; 7       ;
; ITU_656_Decoder:u4|Cont[9]                                                                                                                                     ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~5                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~5                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~5                   ; 7       ;
; Shooter:gameLogic|oNumSeconds[10]                                                                                                                              ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_13~1                  ; 7       ;
; Add12~45                                                                                                                                                       ; 7       ;
; Add9~45                                                                                                                                                        ; 7       ;
; Add24~45                                                                                                                                                       ; 7       ;
; Add21~45                                                                                                                                                       ; 7       ;
; Add36~45                                                                                                                                                       ; 7       ;
; Add33~45                                                                                                                                                       ; 7       ;
; Add30~45                                                                                                                                                       ; 7       ;
; Add27~45                                                                                                                                                       ; 7       ;
; Add18~45                                                                                                                                                       ; 7       ;
; Add15~45                                                                                                                                                       ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_13~1                  ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_13~1                  ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                   ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcG|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_13~1                  ; 7       ;
; Shooter:gameLogic|Target:T2|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T1|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T3|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T4|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T6|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T5|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T10|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                            ; 7       ;
; Shooter:gameLogic|Target:T7|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T9|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|Target:T8|lpm_divide:Mod0|lpm_divide_m3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_ove:divider|op_4~1                             ; 7       ;
; Shooter:gameLogic|oNumSeconds[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|oNumSeconds[8]                                                                                                                               ; 7       ;
; Shooter:gameLogic|oNumSeconds[6]                                                                                                                               ; 7       ;
; Shooter:gameLogic|oNumSeconds[5]                                                                                                                               ; 7       ;
; Cursor:Cursor1|ImageProcessor:imProcR|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                   ; 7       ;
; Shooter:gameLogic|Target:T2|currentDir[0]                                                                                                                      ; 7       ;
; Shooter:gameLogic|Target:T1|currentDir[0]                                                                                                                      ; 7       ;
; Shooter:gameLogic|Target:T3|currentDir[0]                                                                                                                      ; 7       ;
; Shooter:gameLogic|Target:T4|currentDir[0]                                                                                                                      ; 7       ;
; Shooter:gameLogic|Target:T7|currentDir[0]                                                                                                                      ; 7       ;
; Shooter:gameLogic|Target:T9|currentDir[0]                                                                                                                      ; 7       ;
; lpm_divide:Div15|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                       ; 7       ;
; lpm_divide:Div31|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider|op_23~1                                                       ; 7       ;
; Add56~13                                                                                                                                                       ; 7       ;
; Add71~13                                                                                                                                                       ; 7       ;
; Add101~13                                                                                                                                                      ; 7       ;
; Add117~13                                                                                                                                                      ; 7       ;
; Add61~13                                                                                                                                                       ; 7       ;
; Add76~13                                                                                                                                                       ; 7       ;
; Add122~13                                                                                                                                                      ; 7       ;
; Add106~13                                                                                                                                                      ; 7       ;
; Add114~13                                                                                                                                                      ; 7       ;
; Add114~5                                                                                                                                                       ; 7       ;
; Shooter:gameLogic|Target:T2|X[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T2|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T2|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T2|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T2|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T1|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T1|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T1|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T1|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T3|X[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T3|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T3|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T3|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T4|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T4|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T4|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T4|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T6|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T6|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T6|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T6|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T5|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T5|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T5|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T5|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T10|X[2]                                                                                                                              ; 7       ;
; Shooter:gameLogic|Target:T10|X[0]                                                                                                                              ; 7       ;
; Shooter:gameLogic|Target:T7|X[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T7|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T7|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T7|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T7|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T7|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T9|X[0]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[3]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[4]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[5]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[9]                                                                                                                               ; 7       ;
; Shooter:gameLogic|Target:T8|X[0]                                                                                                                               ; 7       ;
; Add69~13                                                                                                                                                       ; 7       ;
; Add99~13                                                                                                                                                       ; 7       ;
; Add99~5                                                                                                                                                        ; 7       ;
; Add80~13                                                                                                                                                       ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Div2|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~1                    ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Mod4|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~5                    ; 7       ;
; Add110~13                                                                                                                                                      ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~1                    ; 7       ;
; Add126~13                                                                                                                                                      ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Div1|lpm_divide_3am:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~1                    ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Mod1|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~5                    ; 7       ;
; Add65~13                                                                                                                                                       ; 7       ;
; Add54~13                                                                                                                                                       ; 7       ;
; Shooter:gameLogic|oNumSeconds[2]                                                                                                                               ; 7       ;
; Shooter:gameLogic|oNumSeconds[3]                                                                                                                               ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_4~5                    ; 7       ;
; TimeDisplayController:timeController|lpm_divide:Mod3|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider|op_5~1                    ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE            ; 6       ;
; Shooter:gameLogic|Target:T1|Y[4]~DUPLICATE                                                                                                                     ; 6       ;
; Shooter:gameLogic|Target:T2|X[1]~DUPLICATE                                                                                                                     ; 6       ;
; Shooter:gameLogic|Target:T1|X[2]~DUPLICATE                                                                                                                     ; 6       ;
; Shooter:gameLogic|Target:T4|X[2]~DUPLICATE                                                                                                                     ; 6       ;
; Shooter:gameLogic|Target:T6|X[2]~DUPLICATE                                                                                                                     ; 6       ;
; Shooter:gameLogic|Target:T10|X[1]~DUPLICATE                                                                                                                    ; 6       ;
; Sdram_Control_4Port:u6|ST[7]~DUPLICATE                                                                                                                         ; 6       ;
; Mux10~0                                                                                                                                                        ; 6       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~37                                                                                                                         ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                     ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                     ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[6]                                                  ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[2]                                                  ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                      ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[6]                                                  ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[2]                                                  ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[6]                                                                                                ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                     ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                     ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[3]                                                 ; 6       ;
; Shooter:gameLogic|Target:T2|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T1|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T3|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T4|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T6|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T5|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T10|Equal2~0                                                                                                                          ; 6       ;
; Shooter:gameLogic|Target:T7|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T9|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T8|Equal2~0                                                                                                                           ; 6       ;
; Shooter:gameLogic|Equal0~0                                                                                                                                     ; 6       ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u6|command:command1|do_writea                                                                                                              ; 6       ;
; Sdram_Control_4Port:u6|command:command1|do_reada                                                                                                               ; 6       ;
; outputR~10                                                                                                                                                     ; 6       ;
; outputR[2]~7                                                                                                                                                   ; 6       ;
; outputR[2]~5                                                                                                                                                   ; 6       ;
; outputR[2]~4                                                                                                                                                   ; 6       ;
; Equal4~1                                                                                                                                                       ; 6       ;
; Mux17~13                                                                                                                                                       ; 6       ;
; YUV422_to_444:u7|mCb[5]                                                                                                                                        ; 6       ;
; YUV422_to_444:u7|mCb[6]                                                                                                                                        ; 6       ;
; YUV422_to_444:u7|mCb[4]                                                                                                                                        ; 6       ;
; YUV422_to_444:u7|mY[6]                                                                                                                                         ; 6       ;
; YUV422_to_444:u7|mCr[6]                                                                                                                                        ; 6       ;
; YUV422_to_444:u7|mCr[3]                                                                                                                                        ; 6       ;
; outputG[6]~11                                                                                                                                                  ; 6       ;
; Mux2~13                                                                                                                                                        ; 6       ;
; Mux6~13                                                                                                                                                        ; 6       ;
; outputG[6]~9                                                                                                                                                   ; 6       ;
; Mux18~13                                                                                                                                                       ; 6       ;
; outputG~5                                                                                                                                                      ; 6       ;
; outputG~3                                                                                                                                                      ; 6       ;
; outputG~2                                                                                                                                                      ; 6       ;
; Mux14~13                                                                                                                                                       ; 6       ;
; Cursor:Cursor1|ImageProcessor:imProcR|averageX[1]                                                                                                              ; 6       ;
; outputB[2]~12                                                                                                                                                  ; 6       ;
; outputB[2]~10                                                                                                                                                  ; 6       ;
; outputB[2]~9                                                                                                                                                   ; 6       ;
; always0~37                                                                                                                                                     ; 6       ;
; always0~34                                                                                                                                                     ; 6       ;
; VGA_Ctrl:u9|oCurrent_Y[0]~8                                                                                                                                    ; 6       ;
; outputB[2]~6                                                                                                                                                   ; 6       ;
; always0~12                                                                                                                                                     ; 6       ;
; VGA_Ctrl:u9|Add2~0                                                                                                                                             ; 6       ;
; Shooter:gameLogic|Target:T8|Equal2~1                                                                                                                           ; 6       ;
; Shooter:gameLogic|Target:T9|Equal2~1                                                                                                                           ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                    ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Background2:background|altsyncram:altsyncram_component|altsyncram_b6g1:auto_generated|ALTSYNCRAM                                        ; AUTO       ; ROM              ; Single Clock ; 131072       ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1572864 ; 131072                      ; 12                          ; --                          ; --                          ; 1572864             ; 192         ; 0          ; smallerCave.mif      ; M10K_X26_Y40_N0, M10K_X41_Y54_N0, M10K_X14_Y18_N0, M10K_X41_Y44_N0, M10K_X14_Y42_N0, M10K_X14_Y43_N0, M10K_X38_Y56_N0, M10K_X14_Y22_N0, M10K_X76_Y34_N0, M10K_X14_Y25_N0, M10K_X14_Y44_N0, M10K_X69_Y36_N0, M10K_X41_Y40_N0, M10K_X58_Y34_N0, M10K_X58_Y36_N0, M10K_X14_Y36_N0, M10K_X26_Y35_N0, M10K_X26_Y49_N0, M10K_X41_Y42_N0, M10K_X69_Y27_N0, M10K_X49_Y52_N0, M10K_X38_Y43_N0, M10K_X26_Y53_N0, M10K_X26_Y29_N0, M10K_X58_Y32_N0, M10K_X41_Y55_N0, M10K_X76_Y35_N0, M10K_X38_Y23_N0, M10K_X14_Y33_N0, M10K_X38_Y49_N0, M10K_X26_Y24_N0, M10K_X14_Y27_N0, M10K_X14_Y30_N0, M10K_X26_Y38_N0, M10K_X38_Y31_N0, M10K_X38_Y45_N0, M10K_X14_Y48_N0, M10K_X14_Y45_N0, M10K_X14_Y32_N0, M10K_X38_Y14_N0, M10K_X49_Y34_N0, M10K_X14_Y52_N0, M10K_X49_Y45_N0, M10K_X49_Y6_N0, M10K_X69_Y7_N0, M10K_X69_Y28_N0, M10K_X41_Y23_N0, M10K_X41_Y35_N0, M10K_X38_Y30_N0, M10K_X49_Y48_N0, M10K_X38_Y44_N0, M10K_X26_Y8_N0, M10K_X26_Y43_N0, M10K_X14_Y40_N0, M10K_X58_Y14_N0, M10K_X69_Y32_N0, M10K_X26_Y25_N0, M10K_X26_Y54_N0, M10K_X76_Y36_N0, M10K_X38_Y36_N0, M10K_X26_Y47_N0, M10K_X26_Y50_N0, M10K_X38_Y32_N0, M10K_X38_Y10_N0, M10K_X41_Y39_N0, M10K_X49_Y47_N0, M10K_X26_Y27_N0, M10K_X41_Y45_N0, M10K_X49_Y43_N0, M10K_X41_Y24_N0, M10K_X14_Y38_N0, M10K_X14_Y49_N0, M10K_X49_Y42_N0, M10K_X38_Y53_N0, M10K_X41_Y51_N0, M10K_X49_Y35_N0, M10K_X58_Y35_N0, M10K_X58_Y33_N0, M10K_X58_Y7_N0, M10K_X69_Y35_N0, M10K_X41_Y38_N0, M10K_X38_Y50_N0, M10K_X69_Y33_N0, M10K_X49_Y41_N0, M10K_X38_Y51_N0, M10K_X26_Y11_N0, M10K_X41_Y48_N0, M10K_X38_Y37_N0, M10K_X41_Y32_N0, M10K_X5_Y37_N0, M10K_X49_Y51_N0, M10K_X49_Y36_N0, M10K_X41_Y47_N0, M10K_X38_Y48_N0, M10K_X14_Y37_N0, M10K_X49_Y33_N0, M10K_X41_Y31_N0, M10K_X49_Y53_N0, M10K_X38_Y24_N0, M10K_X41_Y46_N0, M10K_X49_Y49_N0, M10K_X14_Y24_N0, M10K_X26_Y52_N0, M10K_X41_Y49_N0, M10K_X26_Y45_N0, M10K_X58_Y10_N0, M10K_X26_Y51_N0, M10K_X69_Y31_N0, M10K_X41_Y41_N0, M10K_X49_Y39_N0, M10K_X14_Y21_N0, M10K_X26_Y28_N0, M10K_X38_Y38_N0, M10K_X26_Y30_N0, M10K_X26_Y34_N0, M10K_X69_Y34_N0, M10K_X5_Y34_N0, M10K_X38_Y34_N0, M10K_X14_Y16_N0, M10K_X58_Y17_N0, M10K_X49_Y32_N0, M10K_X5_Y33_N0, M10K_X26_Y37_N0, M10K_X14_Y14_N0, M10K_X41_Y34_N0, M10K_X14_Y20_N0, M10K_X38_Y6_N0, M10K_X41_Y6_N0, M10K_X26_Y32_N0, M10K_X14_Y54_N0, M10K_X26_Y14_N0, M10K_X38_Y40_N0, M10K_X49_Y50_N0, M10K_X26_Y10_N0, M10K_X38_Y54_N0, M10K_X26_Y13_N0, M10K_X26_Y44_N0, M10K_X38_Y52_N0, M10K_X14_Y50_N0, M10K_X26_Y26_N0, M10K_X49_Y40_N0, M10K_X69_Y30_N0, M10K_X5_Y36_N0, M10K_X5_Y32_N0, M10K_X38_Y39_N0, M10K_X38_Y47_N0, M10K_X14_Y39_N0, M10K_X14_Y17_N0, M10K_X26_Y55_N0, M10K_X38_Y42_N0, M10K_X14_Y15_N0, M10K_X26_Y31_N0, M10K_X14_Y28_N0, M10K_X26_Y46_N0, M10K_X14_Y46_N0, M10K_X38_Y7_N0, M10K_X26_Y42_N0, M10K_X26_Y39_N0, M10K_X14_Y19_N0, M10K_X14_Y35_N0, M10K_X38_Y35_N0, M10K_X38_Y55_N0, M10K_X26_Y23_N0, M10K_X14_Y41_N0, M10K_X38_Y46_N0, M10K_X26_Y41_N0, M10K_X14_Y51_N0, M10K_X14_Y23_N0, M10K_X76_Y31_N0, M10K_X41_Y53_N0, M10K_X49_Y46_N0, M10K_X41_Y7_N0, M10K_X38_Y41_N0, M10K_X14_Y29_N0, M10K_X26_Y7_N0, M10K_X5_Y35_N0, M10K_X41_Y37_N0, M10K_X26_Y48_N0, M10K_X41_Y43_N0, M10K_X69_Y8_N0, M10K_X49_Y44_N0, M10K_X14_Y26_N0, M10K_X41_Y52_N0, M10K_X49_Y38_N0, M10K_X69_Y29_N0, M10K_X41_Y56_N0, M10K_X76_Y32_N0, M10K_X41_Y33_N0, M10K_X14_Y47_N0, M10K_X41_Y50_N0, M10K_X26_Y36_N0, M10K_X41_Y36_N0 ; Don't care           ; New data        ; New data        ;
; Line_Buffer:u10|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2|ALTSYNCRAM             ; M10K block ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208   ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2           ; 0          ; None                 ; M10K_X38_Y16_N0, M10K_X41_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ;
; Line_Buffer:u11|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_9c61:auto_generated|altsyncram_ffj1:altsyncram2|ALTSYNCRAM             ; M10K block ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208   ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 2           ; 0          ; None                 ; M10K_X26_Y16_N0, M10K_X26_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Old data             ; New data        ; New data        ;
; Reticle:reticle|altsyncram:altsyncram_component|altsyncram_4bg1:auto_generated|ALTSYNCRAM                                               ; AUTO       ; ROM              ; Single Clock ; 625          ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 15000   ; 625                         ; 24                          ; --                          ; --                          ; 15000               ; 3           ; 0          ; Reticle.mif          ; M10K_X49_Y24_N0, M10K_X49_Y23_N0, M10K_X58_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ALTSYNCRAM  ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                 ; M10K_X26_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ALTSYNCRAM  ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                 ; M10K_X38_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ALTSYNCRAM ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                 ; M10K_X14_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ALTSYNCRAM ; M10K block ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192    ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1           ; 0          ; None                 ; M10K_X14_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ;
; TScreen:title|altsyncram:altsyncram_component|altsyncram_akg1:auto_generated|ALTSYNCRAM                                                 ; AUTO       ; ROM              ; Single Clock ; 8192         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 98304   ; 8192                        ; 1                           ; --                          ; --                          ; 8192                ; 1           ; 0          ; FinalTitleScreen.mif ; M10K_X69_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ALTSYNCRAM                    ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF2.mif            ; M10K_X49_Y15_N0, M10K_X49_Y14_N0, M10K_X49_Y16_N0, M10K_X41_Y13_N0, M10K_X49_Y13_N0, M10K_X38_Y9_N0, M10K_X41_Y8_N0, M10K_X38_Y8_N0, M10K_X41_Y15_N0, M10K_X49_Y11_N0, M10K_X49_Y9_N0, M10K_X38_Y11_N0, M10K_X41_Y12_N0, M10K_X26_Y12_N0, M10K_X38_Y12_N0, M10K_X41_Y14_N0, M10K_X41_Y11_N0, M10K_X49_Y12_N0, M10K_X49_Y8_N0, M10K_X38_Y13_N0, M10K_X38_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF1.mif            ; M10K_X58_Y29_N0, M10K_X49_Y28_N0, M10K_X41_Y29_N0, M10K_X49_Y29_N0, M10K_X49_Y31_N0, M10K_X58_Y31_N0, M10K_X58_Y28_N0, M10K_X49_Y27_N0, M10K_X49_Y30_N0, M10K_X58_Y27_N0, M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X58_Y25_N0, M10K_X49_Y25_N0, M10K_X38_Y26_N0, M10K_X41_Y26_N0, M10K_X38_Y25_N0, M10K_X49_Y26_N0, M10K_X38_Y29_N0, M10K_X41_Y30_N0, M10K_X58_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF1.mif            ; M10K_X49_Y20_N0, M10K_X26_Y20_N0, M10K_X38_Y18_N0, M10K_X38_Y22_N0, M10K_X38_Y20_N0, M10K_X26_Y19_N0, M10K_X26_Y21_N0, M10K_X26_Y22_N0, M10K_X41_Y20_N0, M10K_X49_Y17_N0, M10K_X49_Y21_N0, M10K_X41_Y22_N0, M10K_X41_Y21_N0, M10K_X38_Y19_N0, M10K_X49_Y19_N0, M10K_X41_Y19_N0, M10K_X49_Y18_N0, M10K_X49_Y22_N0, M10K_X41_Y18_N0, M10K_X38_Y21_N0, M10K_X41_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 23          ; 0          ; batF1.mif            ; M10K_X69_Y20_N0, M10K_X58_Y21_N0, M10K_X58_Y23_N0, M10K_X69_Y21_N0, M10K_X76_Y19_N0, M10K_X76_Y25_N0, M10K_X76_Y21_N0, M10K_X69_Y24_N0, M10K_X76_Y24_N0, M10K_X76_Y20_N0, M10K_X58_Y26_N0, M10K_X58_Y19_N0, M10K_X76_Y26_N0, M10K_X58_Y18_N0, M10K_X76_Y22_N0, M10K_X69_Y22_N0, M10K_X58_Y22_N0, M10K_X76_Y18_N0, M10K_X69_Y26_N0, M10K_X69_Y19_N0, M10K_X69_Y18_N0, M10K_X69_Y23_N0, M10K_X76_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF1.mif            ; M10K_X69_Y12_N0, M10K_X76_Y16_N0, M10K_X76_Y13_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X69_Y10_N0, M10K_X76_Y11_N0, M10K_X76_Y10_N0, M10K_X58_Y13_N0, M10K_X58_Y16_N0, M10K_X76_Y14_N0, M10K_X58_Y12_N0, M10K_X69_Y13_N0, M10K_X58_Y15_N0, M10K_X69_Y15_N0, M10K_X76_Y12_N0, M10K_X76_Y15_N0, M10K_X69_Y14_N0, M10K_X76_Y17_N0, M10K_X69_Y11_N0, M10K_X58_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF1.mif            ; M10K_X49_Y15_N0, M10K_X49_Y14_N0, M10K_X49_Y16_N0, M10K_X41_Y13_N0, M10K_X49_Y13_N0, M10K_X41_Y9_N0, M10K_X49_Y10_N0, M10K_X41_Y10_N0, M10K_X41_Y15_N0, M10K_X49_Y11_N0, M10K_X49_Y9_N0, M10K_X38_Y11_N0, M10K_X41_Y12_N0, M10K_X26_Y12_N0, M10K_X38_Y12_N0, M10K_X41_Y14_N0, M10K_X41_Y11_N0, M10K_X49_Y12_N0, M10K_X49_Y8_N0, M10K_X38_Y13_N0, M10K_X38_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF2.mif            ; M10K_X58_Y29_N0, M10K_X49_Y28_N0, M10K_X41_Y29_N0, M10K_X49_Y29_N0, M10K_X49_Y31_N0, M10K_X41_Y27_N0, M10K_X38_Y28_N0, M10K_X38_Y27_N0, M10K_X49_Y30_N0, M10K_X58_Y27_N0, M10K_X41_Y25_N0, M10K_X41_Y28_N0, M10K_X58_Y25_N0, M10K_X49_Y25_N0, M10K_X38_Y26_N0, M10K_X41_Y26_N0, M10K_X38_Y25_N0, M10K_X49_Y26_N0, M10K_X38_Y29_N0, M10K_X41_Y30_N0, M10K_X58_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF2.mif            ; M10K_X49_Y20_N0, M10K_X26_Y20_N0, M10K_X38_Y18_N0, M10K_X38_Y22_N0, M10K_X38_Y20_N0, M10K_X38_Y17_N0, M10K_X26_Y17_N0, M10K_X26_Y18_N0, M10K_X41_Y20_N0, M10K_X49_Y17_N0, M10K_X49_Y21_N0, M10K_X41_Y22_N0, M10K_X41_Y21_N0, M10K_X38_Y19_N0, M10K_X49_Y19_N0, M10K_X41_Y19_N0, M10K_X49_Y18_N0, M10K_X49_Y22_N0, M10K_X41_Y18_N0, M10K_X38_Y21_N0, M10K_X41_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 23          ; 0          ; batF2.mif            ; M10K_X69_Y20_N0, M10K_X58_Y21_N0, M10K_X58_Y23_N0, M10K_X69_Y21_N0, M10K_X76_Y19_N0, M10K_X76_Y25_N0, M10K_X76_Y21_N0, M10K_X58_Y20_N0, M10K_X69_Y24_N0, M10K_X76_Y20_N0, M10K_X58_Y26_N0, M10K_X58_Y19_N0, M10K_X76_Y26_N0, M10K_X58_Y18_N0, M10K_X76_Y22_N0, M10K_X69_Y22_N0, M10K_X58_Y22_N0, M10K_X76_Y18_N0, M10K_X69_Y26_N0, M10K_X69_Y19_N0, M10K_X69_Y18_N0, M10K_X69_Y23_N0, M10K_X76_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ;
; multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ALTSYNCRAM                     ; AUTO       ; True Dual Port   ; Single Clock ; 3280         ; 24           ; 3280         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 78720   ; 3280                        ; 24                          ; 3280                        ; 24                          ; 78720               ; 21          ; 0          ; batF2.mif            ; M10K_X69_Y12_N0, M10K_X76_Y16_N0, M10K_X76_Y13_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X58_Y9_N0, M10K_X69_Y9_N0, M10K_X76_Y9_N0, M10K_X58_Y13_N0, M10K_X58_Y16_N0, M10K_X76_Y14_N0, M10K_X58_Y12_N0, M10K_X69_Y13_N0, M10K_X58_Y15_N0, M10K_X69_Y15_N0, M10K_X76_Y12_N0, M10K_X76_Y15_N0, M10K_X69_Y14_N0, M10K_X76_Y17_N0, M10K_X69_Y11_N0, M10K_X58_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 19          ; 2.00                ; 174               ;
; DSP Block           ; 19          ; --                  ; 87                ;
; DSP 18-bit Element  ; 19          ; 2.00                ; 174               ;
; Unsigned Multiplier ; 19          ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 16,974 / 289,320 ( 6 % ) ;
; C12 interconnects          ; 569 / 13,420 ( 4 % )     ;
; C2 interconnects           ; 4,259 / 119,108 ( 4 % )  ;
; C4 interconnects           ; 3,066 / 56,300 ( 5 % )   ;
; Local interconnects        ; 3,520 / 84,580 ( 4 % )   ;
; R14 interconnects          ; 525 / 12,676 ( 4 % )     ;
; R3 interconnects           ; 6,065 / 130,992 ( 5 % )  ;
; R6 interconnects           ; 9,210 / 266,960 ( 3 % )  ;
+----------------------------+--------------------------+


+-------------------------------------------------------------------------+
; Other Routing Usage Summary                                             ;
+---------------------------------------------+---------------------------+
; Other Routing Resource Type                 ; Usage                     ;
+---------------------------------------------+---------------------------+
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,650 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 7 / 16 ( 44 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14/C12 interconnect drivers                ; 854 / 20,720 ( 4 % )      ;
; Spine clocks                                ; 29 / 360 ( 8 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 168       ; 0            ; 168       ; 0            ; 0            ; 168       ; 168       ; 0            ; 168       ; 168       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 168          ; 0         ; 168          ; 168          ; 0         ; 0         ; 168          ; 0         ; 0         ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 162          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                 ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s)                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; clock_27_1                                                                          ; clock_27_1                                                                          ; 134.8             ;
; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 78.8              ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                 ; Destination Register                                                                                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; VGA_Ctrl:u9|H_Cont[9]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[7]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[6]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[2]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[1]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                          ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                           ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                             ; VGA_Ctrl:u9|oVGA_HS                                                                                                                        ; 1.140             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[10]                                                                                  ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[11]                                                                                  ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[12]                                                                                  ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|hasInitialized                                                                                ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[9]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[8]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[5]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[6]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[7]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[0]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[1]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[2]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[4]                                                                                   ; Shooter:gameLogic|Target:T8|LFSR:randomGenerator2|shiftReg[3]                                                                              ; 0.447             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[11]                                                                                  ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[10]                                                                                  ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[9]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[8]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[6]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[7]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.435             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[10]                                                                                 ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|hasInitialized                                                                               ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[8]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[6]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[7]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[1]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.434             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[3]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.403             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[10]                                                                                  ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.401             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|hasInitialized                                                                                ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[1]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[2]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[3]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[4]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[5]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.397             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[12]                                                                                  ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[11]                                                                                  ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|hasInitialized                                                                                ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[9]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[0]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[1]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[2]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[4]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[5]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[6]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[7]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|shiftReg[8]                                                                                   ; Shooter:gameLogic|Target:T3|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.390             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[12]                                                                                 ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.382             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[0]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.373             ;
; Sdram_Control_4Port:u6|ST[8]                                                                                                                    ; Sdram_Control_4Port:u6|Read                                                                                                                ; 0.367             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7      ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a8 ; 0.361             ;
; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|shiftReg[0]                                                                                   ; Shooter:gameLogic|Target:T4|LFSR:randomGenerator2|linear_feedback                                                                          ; 0.360             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3      ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0 ; 0.359             ;
; Sdram_Control_4Port:u6|ST[4]                                                                                                                    ; Sdram_Control_4Port:u6|Read                                                                                                                ; 0.359             ;
; Sdram_Control_4Port:u6|ST[5]                                                                                                                    ; Sdram_Control_4Port:u6|Read                                                                                                                ; 0.356             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4  ; 0.349             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2      ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0 ; 0.349             ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[21]                                                                                     ; Sdram_Control_4Port:u6|command:command1|BA[1]                                                                                              ; 0.346             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9  ; 0.346             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[11]                                                                                 ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.345             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4  ; 0.341             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9  ; 0.340             ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[20]                                                                                     ; Sdram_Control_4Port:u6|command:command1|BA[0]                                                                                              ; 0.338             ;
; Sdram_Control_4Port:u6|Read                                                                                                                     ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                            ; 0.338             ;
; DIV:u5|lpm_divide:LPM_DIVIDE_component|lpm_divide_h3t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_tuf:divider|DFFDenominator[1]        ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5 ; 0.337             ;
; Sdram_Control_4Port:u6|command:command1|rw_shift[0]                                                                                             ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                              ; 0.336             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4  ; 0.330             ;
; Sdram_Control_4Port:u6|ST[6]                                                                                                                    ; Sdram_Control_4Port:u6|Read                                                                                                                ; 0.330             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[9]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.329             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[2]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.329             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[3]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.329             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[4]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.329             ;
; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|shiftReg[5]                                                                                  ; Shooter:gameLogic|Target:T10|LFSR:randomGenerator2|linear_feedback                                                                         ; 0.329             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9  ; 0.328             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9          ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0  ; 0.328             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|wrptr_g[0]                              ; 0.326             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a8  ; 0.324             ;
; Sdram_Control_4Port:u6|control_interface:control1|SADDR[18]                                                                                     ; Sdram_Control_4Port:u6|command:command1|SA[10]                                                                                             ; 0.323             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0  ; 0.322             ;
; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                            ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                            ; 0.320             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9  ; 0.319             ;
; AUDIO_DAC:u12|LRCK_1X_DIV[7]                                                                                                                    ; AUDIO_DAC:u12|LRCK_1X                                                                                                                      ; 0.318             ;
; Sdram_Control_4Port:u6|Write                                                                                                                    ; Sdram_Control_4Port:u6|IN_REQ                                                                                                              ; 0.317             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|rdptr_g[4]                                  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|dffpipe_oe9:rs_brp|dffe12a[2]          ; 0.316             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0  ; 0.314             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4      ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6 ; 0.314             ;
; AUDIO_DAC:u12|LRCK_1X_DIV[6]                                                                                                                    ; AUDIO_DAC:u12|LRCK_1X                                                                                                                      ; 0.312             ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|sub_parity10a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0  ; 0.310             ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1      ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0 ; 0.310             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC_TV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[2].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS9|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS4|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS10|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS5|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS8|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS3|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS7|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS2|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS6|altsyncram:altsyncram_component|altsyncram_rnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "multiFrameStorage:frame1|frameStorage:FS1|altsyncram:altsyncram_component|altsyncram_qnp2:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (119007): Compilation Report contains advance information. Specifications for device 5CSEMA5F31C6 are subject to change. Contact Altera for information on availability. No programming file will be generated.
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_bg02:auto_generated|altsyncram_jnb1:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (179010): REFCLK input I/O of auto-promoted clock driver TD_HS~inputCLKENA0 is not placed onto a dedicated REFCLK input pin
    Info (179012): Refclk input I/O pad TD_HS is placed onto PIN_A5
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 7 clocks (7 global)
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 499 fanout uses global clock CLKCTRL_G15
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G14
    Info (11162): Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 15 fanout uses global clock CLKCTRL_G12
    Info (11162): TD_CLK27~inputCLKENA0 with 2672 fanout uses global clock CLKCTRL_G13
    Info (11162): Reset_Delay:u3|oRST_0~CLKENA0 with 620 fanout uses global clock CLKCTRL_G3
    Info (11162): CLOCK_50~inputCLKENA0 with 41 fanout uses global clock CLKCTRL_G6
    Info (11162): TD_HS~inputCLKENA0 with 11 fanout uses global clock CLKCTRL_G0
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y56_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|Sdram_PLL_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_bg02
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'DE1_SoC_TV.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 3 -multiply_by 100 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 9 -phase -109.98 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 49 -duty_cycle 50.00 -name {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Reset_Delay:u3|oRST_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6] does not match the master clock period requirement: 37.037
    Warning (332056): Clock: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7] with master clock period: 30.000 found on PLL node: u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7] does not match the master clock period requirement: 37.037
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 16 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.000   clock_27_1
    Info (332111):   20.000   clock_50_0
    Info (332111):   20.000   clock_50_1
    Info (332111):   20.000   clock_50_2
    Info (332111):   20.000   clock_50_3
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]
    Info (332111):    0.900 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]
    Info (332111):    8.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   44.100 u6|sdram_pll1|sdram_pll_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "FAN_CTRL"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_CONV_USB_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[10]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[11]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[12]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[13]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[14]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[4]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[5]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[6]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[7]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ADDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_BA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_BA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_BA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_CAS_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_CKE"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_CK_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_CK_P"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_CS_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DM[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DM[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DM[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DM[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_N[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_N[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_N[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_N[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_P[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_P[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_P[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQS_P[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[10]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[11]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[12]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[13]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[14]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[15]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[16]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[17]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[18]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[19]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[20]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[21]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[22]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[23]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[24]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[25]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[26]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[27]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[28]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[29]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[30]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[31]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[4]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[5]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[6]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[7]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[8]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_DQ[9]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_ODT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_RAS_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_RESET_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_RZQ"
    Warning (15710): Ignored I/O standard assignment to node "HPS_DDR3_WE_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_GTX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_INT_N"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_MDC"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_MDIO"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_CLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_RX_DV"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_TX_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_TX_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_TX_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_TX_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_ENET_TX_EN"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_DCLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_FLASH_NCSO"
    Warning (15710): Ignored I/O standard assignment to node "HPS_GSENSOR_INT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_I2C1_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_I2C1_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_I2C2_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_I2C2_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_I2C_CONTROL"
    Warning (15710): Ignored I/O standard assignment to node "HPS_KEY"
    Warning (15710): Ignored I/O standard assignment to node "HPS_LED"
    Warning (15710): Ignored I/O standard assignment to node "HPS_LTC_GPIO"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_CLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_CMD"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SD_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SPIM_CLK"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SPIM_MISO"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SPIM_MOSI"
    Warning (15710): Ignored I/O standard assignment to node "HPS_SPIM_SS"
    Warning (15710): Ignored I/O standard assignment to node "HPS_UART_RX"
    Warning (15710): Ignored I/O standard assignment to node "HPS_UART_TX"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_CLKOUT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[0]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[1]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[2]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[3]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[4]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[5]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[6]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DATA[7]"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_DIR"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_NXT"
    Warning (15710): Ignored I/O standard assignment to node "HPS_USB_STP"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:31
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (11888): Total time spent on timing analysis during the Fitter is 15.75 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:45
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ADC_CS_N has a permanently disabled output enable
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
Info (144001): Generated suppressed messages file D:/School/ECE 241/Project0.85/DE1_SoC_TV.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 333 warnings
    Info: Peak virtual memory: 2000 megabytes
    Info: Processing ended: Tue Dec 01 19:16:40 2015
    Info: Elapsed time: 00:03:22
    Info: Total CPU time (on all processors): 00:03:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/School/ECE 241/Project0.85/DE1_SoC_TV.fit.smsg.


