/*
 * Copyright (c) Huawei Technologies CO., Ltd. 2019-2020. All rights reserved.
 * Description: soc_npu_tscpu_cfg_reg_offset.h
 * Author: Hisilicon
 * Create: 2019-10-29
 */

#ifndef __NPU_TSCPU_CFG_REG_OFFSET_H__
#define __NPU_TSCPU_CFG_REG_OFFSET_H__

/* NPU_TSCPU_CFG Base address of Module's Register */
#define SOC_NPU_TSCPU_CFG_BASE                       (0xe4031000)

/******************************************************************************/
/*                      SOC NPU_TSCPU_CFG Registers' Definitions                            */
/******************************************************************************/

#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL0_REG (SOC_NPU_TSCPU_CFG_BASE + 0x100) /* TSCPU¿ØÖÆ¼Ä´æÆ÷0¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL1_REG (SOC_NPU_TSCPU_CFG_BASE + 0x104) /* TSCPU¿ØÖÆ¼Ä´æÆ÷1¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL2_REG (SOC_NPU_TSCPU_CFG_BASE + 0x108) /* TSCPU¿ØÖÆ¼Ä´æÆ÷2¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL3_REG (SOC_NPU_TSCPU_CFG_BASE + 0x10C) /* TSCPU¿ØÖÆ¼Ä´æÆ÷3¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL4_REG (SOC_NPU_TSCPU_CFG_BASE + 0x110) /* TSCPU¿ØÖÆ¼Ä´æÆ÷4¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL5_REG (SOC_NPU_TSCPU_CFG_BASE + 0x114) /* TSCPU¿ØÖÆ¼Ä´æÆ÷5¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL6_REG (SOC_NPU_TSCPU_CFG_BASE + 0x118) /* TSCPU¿ØÖÆ¼Ä´æÆ÷6¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL7_REG (SOC_NPU_TSCPU_CFG_BASE + 0x11C) /* TSCPU¿ØÖÆ¼Ä´æÆ÷7¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL8_REG (SOC_NPU_TSCPU_CFG_BASE + 0x120) /* TSCPU¿ØÖÆ¼Ä´æÆ÷8¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL9_REG (SOC_NPU_TSCPU_CFG_BASE + 0x124) /* TSCPU¿ØÖÆ¼Ä´æÆ÷9¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT0_REG (SOC_NPU_TSCPU_CFG_BASE + 0x200) /* TSCPU×´Ì¬¼Ä´æÆ÷0¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT1_REG (SOC_NPU_TSCPU_CFG_BASE + 0x204) /* TSCPU×´Ì¬¼Ä´æÆ÷1¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT2_REG (SOC_NPU_TSCPU_CFG_BASE + 0x208) /* TSCPU×´Ì¬¼Ä´æÆ÷2¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT3_REG (SOC_NPU_TSCPU_CFG_BASE + 0x20C) /* TSCPU×´Ì¬¼Ä´æÆ÷3¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT4_REG (SOC_NPU_TSCPU_CFG_BASE + 0x210) /* TSCPU×´Ì¬¼Ä´æÆ÷4¡£ */
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT5_REG (SOC_NPU_TSCPU_CFG_BASE + 0x214) /* TSCPU×´Ì¬¼Ä´æÆ÷5¡£ */

#endif // __NPU_TSCPU_CFG_REG_OFFSET_H__
