num,oblig1,oblig2,oblig3,cons1,cons2,cons3,cons4,cons5
1,vlsi12,archi13,,esa2,mobj2,signal1,,
2,archi11,,,esa1,,,,
3,vlsi11,archi12,,noyau3,pr1,signal2,,
4,vlsi11,archi12,,signal2,,,,
5,vlsi11,archi12,,,,,,
6,vlsi11,archi13,,ares3,esa2,pr1,,
7,vlsi12,archi11,,esa2,noyau3,pr3,,
8,vlsi12,archi13,,esa1,noyau2,signal1,,
9,archi12,,,ares1,pr4,,,
10,vlsi11,,,esa2,mobj2,noyau3,,
11,,,,esa2,noyau3,signal2,,
12,vlsi11,,,mobj1,,,,
13,vlsi12,archi11,,ares2,esa2,mobj2,,
14,vlsi11,archi14,,mobj1,noyau3,pr1,,
15,vlsi12,archi12,,esa1,noyau3,signal1,,
16,vlsi12,archi12,,esa1,noyau3,signal1,,
17,vlsi12,archi12,,esa1,pr2,signal1,,
18,vlsi11,archi12,,mobj2,noyau3,pr1,,
19,vlsi11,archi12,,ares1,pr2,signal2,,
20,vlsi11,archi12,,signal2,,,,
21,vlsi12,archi13,,ares3,noyau2,signal1,,
22,vlsi11,archi13,,ares1,esa2,mobj2,,
23,vlsi12,archi13,,esa1,mobj1,signal1,,
24,,,,esa1,mobj1,signal1,,
25,vlsi11,archi14,,mobj1,pr1,signal2,,
26,vlsi12,archi11,,esa2,noyau3,signal2,,
27,archi11,,,mobj2,pr1,,,
28,vlsi11,archi14,,,,,,
29,vlsi12,archi11,,mobj1,noyau3,signal2,,
30,vlsi12,archi14,,mobj2,noyau2,signal1,,
31,vlsi11,archi14,,mobj1,noyau3,signal2,,
32,vlsi11,,,esaX,noyau2,,,
33,vlsi12,archi13,,esa1,mobj1,signal1,,
34,vlsi12,archi14,,,,,,
35,vlsi11,archi13,,signal2,,,,
36,vlsi11,archi13,,ares3,esa2,pr4,,
37,vlsi12,archi13,,esa2,mobj2,signal1,,
38,vlsi11,archi13,,ares1,esa2,mobj2,,
39,,,,esa1,mobj1,signal1,,
40,vlsi12,archi12,,esa1,noyau3,pr4,,
41,vlsi11,archi13,,ares1,esa2,signal2,,
42,archi13,,,mobj1,,,,
43,vlsi11,archi12,,ares1,mobj2,pr4,,
44,vlsi12,archi13,,esa1,noyau2,signal1,,
45,archi13,,,esa1,mobj1,signal1,,
46,vlsi12,archi11,,ares2,esa2,mobj2,,
47,vlsi12,archi11,,ares3,esa2,noyau3,,
48,vlsi12,archi12,,esa1,pr2,signal1,,
49,vlsi12,archi11,,esa1,mobj1,pr2,,
50,vlsi11,archi14,,mobj2,noyau2,pr1,,
