# Evidencia 2 
### Evidencia para la clase de Diseño con lógica programable (TE2002B)

En la codificación de arriba de VHDL se utilizan 3 programas un Top, donde se mapean los valores de los programas que vamos a utilizar añadiendo los componentes de los mismos, el UC dónde realizamos las instrucciones que realiza una unidad de control, utilizando una máquina de estados, teniendo una entrada en la que denotamos si entran datos (1) o no (0), y 6 salidas que van a los diferentes componentes sobre los cuales impacta la unidad de control, finalmente Freq_Div que es el divisor de frecuencia que se utiliza para poder ver las instrucciones en el FPGA.
