s             clk prbs_gen_clk_en      32650 -2147483648 -2147483648      32650
s             clk prbs_gen_oclk_clk_en      32650 -2147483648 -2147483648      32650
s             clk   reset_rd_addr      20300 -2147483648 -2147483648      20300
s             clk complex_ocal_reset_rd_addr      20300 -2147483648 -2147483648      20300
s             clk     byte_cnt[0]       5940 -2147483648 -2147483648       5940
s             clk     byte_cnt[1]       7540 -2147483648 -2147483648       7540
s             clk     byte_cnt[2]       9140 -2147483648 -2147483648       9140
s             clk   victim_sel[0]       5940 -2147483648 -2147483648       5940
s             clk   victim_sel[1]       7540 -2147483648 -2147483648       7540
s             clk   victim_sel[2]       7540 -2147483648 -2147483648       7540
s             clk complex_wr_done      32650 -2147483648 -2147483648      32650
s             clk prbs_rdlvl_start      20870 -2147483648 -2147483648      20870
s             clk    phy_if_empty       4240 -2147483648 -2147483648       4240
s             clk   phy_rddata[0]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[1]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[2]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[3]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[4]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[5]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[6]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[7]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[8]       7540 -2147483648 -2147483648       7540
s             clk   phy_rddata[9]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[10]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[11]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[12]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[13]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[14]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[15]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[16]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[17]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[18]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[19]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[20]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[21]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[22]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[23]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[24]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[25]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[26]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[27]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[28]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[29]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[30]       7540 -2147483648 -2147483648       7540
s             clk  phy_rddata[31]       7540 -2147483648 -2147483648       7540
s             clk     early2_data      18380 -2147483648 -2147483648      18380
s             clk     early1_data      16780 -2147483648 -2147483648      16780
s             clk wrlvl_byte_redo      18380 -2147483648 -2147483648      18380
s             clk     wl_sm_start      17240 -2147483648 -2147483648      17240
s             clk dbg_wrlvl_start       4240 -2147483648 -2147483648       4240
s             clk   phy_ctl_ready       4240 -2147483648 -2147483648       4240
s             clk po_counter_read_val[0]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[1]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[2]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[3]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[4]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[5]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[6]       5940 -2147483648 -2147483648       5940
s             clk po_counter_read_val[7]       4390 -2147483648 -2147483648       4390
s             clk po_counter_read_val[8]       5940 -2147483648 -2147483648       5940
s             clk pi_dqs_found_lanes[0]       4240 -2147483648 -2147483648       4240
s             clk pi_dqs_found_lanes[1]       4240 -2147483648 -2147483648       4240
s             clk pi_dqs_found_lanes[2]       4240 -2147483648 -2147483648       4240
s             clk pi_dqs_found_lanes[3]       4240 -2147483648 -2147483648       4240
s             clk      prech_done      12130 -2147483648 -2147483648      12130
s             clk detect_pi_found_dqs      26290 -2147483648 -2147483648      26290
s             clk dbg_pi_dqsfound_start      10740 -2147483648 -2147483648      10740
s             clk  phy_if_reset_w       5940 -2147483648 -2147483648       5940
s             clk wrlvl_final_if_rst       5940 -2147483648 -2147483648       5940
s             clk mpr_end_if_reset       5940 -2147483648 -2147483648       5940
s             clk  device_temp[0]      13940 -2147483648 -2147483648      13940
s             clk  device_temp[1]      13940 -2147483648 -2147483648      13940
s             clk  device_temp[2]      13940 -2147483648 -2147483648      13940
s             clk  device_temp[3]      15540 -2147483648 -2147483648      15540
s             clk  device_temp[4]      15540 -2147483648 -2147483648      15540
s             clk  device_temp[5]      13940 -2147483648 -2147483648      13940
s             clk  device_temp[6]      15540 -2147483648 -2147483648      15540
s             clk  device_temp[7]      15540 -2147483648 -2147483648      15540
s             clk  device_temp[8]      17140 -2147483648 -2147483648      17140
s             clk  device_temp[9]      17140 -2147483648 -2147483648      17140
s             clk device_temp[10]      15540 -2147483648 -2147483648      15540
s             clk device_temp[11]      15540 -2147483648 -2147483648      15540
s             clk tempmon_sample_en       4240 -2147483648 -2147483648       4240
s             clk  calib_complete      15180 -2147483648 -2147483648      15180
s             clk   pi_calib_done      14600 -2147483648 -2147483648      14600
s             clk pi_fine_dly_dec_done      17730 -2147483648 -2147483648      17730
s             clk dbg_oclkdelay_calib_done      17190 -2147483648 -2147483648      17190
s             clk    wrcal_cnt[0]      16380 -2147483648 -2147483648      16380
s             clk    wrcal_cnt[1]      21680 -2147483648 -2147483648      21680
s             clk    wrcal_cnt[2]      16780 -2147483648 -2147483648      16780
s             clk  dbg_wrcal_done      17190 -2147483648 -2147483648      17190
s             clk pi_stg2_rdlvl_cnt[0]       9140 -2147483648 -2147483648       9140
s             clk pi_stg2_rdlvl_cnt[1]       9140 -2147483648 -2147483648       9140
s             clk pi_stg2_rdlvl_cnt[2]       9140 -2147483648 -2147483648       9140
s             clk pi_stg2_prbs_rdlvl_cnt[0]       9140 -2147483648 -2147483648       9140
s             clk pi_stg2_prbs_rdlvl_cnt[1]       9140 -2147483648 -2147483648       9140
s             clk pi_stg2_prbs_rdlvl_cnt[2]       9140 -2147483648 -2147483648       9140
s             clk oclkdelay_calib_cnt[0]      12390 -2147483648 -2147483648      12390
s             clk oclkdelay_calib_cnt[1]      12390 -2147483648 -2147483648      12390
s             clk dbg_rdlvl_done[0]      15590 -2147483648 -2147483648      15590
s             clk dbg_rdlvl_done[1]      17190 -2147483648 -2147483648      17190
s             clk complex_oclkdelay_calib_done_w      25800 -2147483648 -2147483648      25800
s             clk             rst      18700 -2147483648 -2147483648      18700
t             clk byte_sel_cnt[0]       2540 -2147483648 -2147483648       2540
s             clk byte_sel_cnt[0]       7590 -2147483648 -2147483648       7590
t             clk byte_sel_cnt[1]       2540 -2147483648 -2147483648       2540
s             clk byte_sel_cnt[1]       7590 -2147483648 -2147483648       7590
t             clk init_calib_complete       2540 -2147483648 -2147483648       2540
c     po_en_stg23 po_en_stg2_f[0]       7900       7900 -2147483648 -2147483648
t             clk po_en_stg2_f[0]      10440 -2147483648 -2147483648      10440
c po_stg23_incdec po_stg2_f_incdec[0]       6300       6300 -2147483648 -2147483648
t             clk po_stg2_f_incdec[0]       8840 -2147483648 -2147483648       8840
t             clk po_stg2_c_incdec[0]       7240 -2147483648 -2147483648       7240
c    po_stg23_sel po_sel_stg2stg3[0]       6300       6300 -2147483648 -2147483648
c dbg_oclkdelay_calib_done po_sel_stg2stg3[0]       6300       6300 -2147483648 -2147483648
c dbg_rdlvl_done[1] po_sel_stg2stg3[0]       6300       6300 -2147483648 -2147483648
c po_ck_addr_cmd_delay_done po_sel_stg2stg3[0]       6300       6300 -2147483648 -2147483648
c   reset_rd_addr  reset_rd_addr0       9500       9500 -2147483648 -2147483648
c complex_ocal_reset_rd_addr  reset_rd_addr0       9500       9500 -2147483648 -2147483648
t             clk       prbs_o[0]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[1]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[2]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[3]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[4]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[5]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[6]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[7]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[8]       7240 -2147483648 -2147483648       7240
t             clk       prbs_o[9]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[10]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[11]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[12]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[13]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[14]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[15]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[16]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[17]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[18]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[19]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[20]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[21]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[22]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[23]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[24]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[25]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[26]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[27]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[28]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[29]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[30]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[31]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[32]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[33]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[34]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[35]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[36]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[37]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[38]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[39]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[40]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[41]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[42]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[43]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[44]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[45]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[46]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[47]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[48]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[49]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[50]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[51]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[52]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[53]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[54]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[55]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[56]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[57]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[58]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[59]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[60]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[61]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[62]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[63]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[64]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[65]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[66]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[67]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[68]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[69]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[70]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[71]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[72]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[73]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[74]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[75]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[76]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[77]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[78]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[79]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[80]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[81]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[82]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[83]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[84]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[85]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[86]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[87]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[88]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[89]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[90]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[91]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[92]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[93]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[94]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[95]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[96]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[97]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[98]       7240 -2147483648 -2147483648       7240
t             clk      prbs_o[99]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[100]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[101]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[102]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[103]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[104]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[105]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[106]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[107]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[108]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[109]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[110]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[111]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[112]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[113]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[114]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[115]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[116]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[117]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[118]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[119]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[120]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[121]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[122]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[123]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[124]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[125]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[126]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[127]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[128]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[129]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[130]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[131]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[132]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[133]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[134]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[135]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[136]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[137]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[138]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[139]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[140]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[141]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[142]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[143]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[144]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[145]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[146]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[147]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[148]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[149]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[150]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[151]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[152]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[153]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[154]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[155]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[156]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[157]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[158]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[159]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[160]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[161]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[162]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[163]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[164]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[165]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[166]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[167]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[168]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[169]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[170]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[171]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[172]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[173]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[174]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[175]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[176]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[177]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[178]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[179]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[180]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[181]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[182]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[183]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[184]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[185]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[186]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[187]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[188]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[189]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[190]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[191]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[192]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[193]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[194]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[195]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[196]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[197]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[198]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[199]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[200]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[201]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[202]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[203]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[204]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[205]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[206]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[207]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[208]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[209]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[210]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[211]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[212]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[213]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[214]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[215]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[216]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[217]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[218]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[219]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[220]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[221]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[222]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[223]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[224]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[225]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[226]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[227]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[228]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[229]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[230]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[231]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[232]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[233]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[234]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[235]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[236]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[237]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[238]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[239]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[240]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[241]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[242]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[243]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[244]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[245]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[246]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[247]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[248]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[249]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[250]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[251]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[252]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[253]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[254]       7240 -2147483648 -2147483648       7240
t             clk     prbs_o[255]       7240 -2147483648 -2147483648       7240
t             clk wrlvl_final_mux       2540 -2147483648 -2147483648       2540
s             clk wrlvl_final_mux      17190 -2147483648 -2147483648      17190
t             clk wl_po_fine_cnt[0]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[1]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[2]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[3]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[4]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[5]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[6]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[7]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[8]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[9]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[10]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[11]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[12]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[13]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[14]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[15]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[16]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[17]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[18]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[19]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[20]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[21]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[22]       2540 -2147483648 -2147483648       2540
t             clk wl_po_fine_cnt[23]       2540 -2147483648 -2147483648       2540
t             clk done_dqs_tap_inc       2540 -2147483648 -2147483648       2540
s             clk done_dqs_tap_inc       5990 -2147483648 -2147483648       5990
t             clk wrlvl_rank_done       2540 -2147483648 -2147483648       2540
s             clk wrlvl_rank_done       4390 -2147483648 -2147483648       4390
t             clk wrlvl_byte_done       2540 -2147483648 -2147483648       2540
s             clk wrlvl_byte_done       5940 -2147483648 -2147483648       5940
t             clk calib_rd_data_offset_1[0]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_1[1]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_1[2]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_1[3]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_1[4]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_1[5]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[0]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[1]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[2]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[3]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[4]       2540 -2147483648 -2147483648       2540
t             clk calib_rd_data_offset_0[5]       2540 -2147483648 -2147483648       2540
t             clk dqs_found_prech_req       2540 -2147483648 -2147483648       2540
s             clk dqs_found_prech_req       4390 -2147483648 -2147483648       4390
t             clk rd_data_offset_ranks_1[0]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[0]      16440 -2147483648 -2147483648      16440
t             clk rd_data_offset_ranks_1[1]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[1]      13990 -2147483648 -2147483648      13990
t             clk rd_data_offset_ranks_1[2]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[2]      12390 -2147483648 -2147483648      12390
t             clk rd_data_offset_ranks_1[3]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[3]      10790 -2147483648 -2147483648      10790
t             clk rd_data_offset_ranks_1[4]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[4]       9190 -2147483648 -2147483648       9190
t             clk rd_data_offset_ranks_1[5]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_1[5]       7590 -2147483648 -2147483648       7590
t             clk rd_data_offset_ranks_0[0]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[0]      18380 -2147483648 -2147483648      18380
t             clk rd_data_offset_ranks_0[1]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[1]      18380 -2147483648 -2147483648      18380
t             clk rd_data_offset_ranks_0[2]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[2]      15180 -2147483648 -2147483648      15180
t             clk rd_data_offset_ranks_0[3]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[3]      15180 -2147483648 -2147483648      15180
t             clk rd_data_offset_ranks_0[4]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[4]      13580 -2147483648 -2147483648      13580
t             clk rd_data_offset_ranks_0[5]       2540 -2147483648 -2147483648       2540
s             clk rd_data_offset_ranks_0[5]      11980 -2147483648 -2147483648      11980
t             clk pi_dqs_found_rank_done       2540 -2147483648 -2147483648       2540
s             clk pi_dqs_found_rank_done       7180 -2147483648 -2147483648       7180
t             clk rd_data_offset_1[0]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[0] rd_data_offset_1[0]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_1[1]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[1] rd_data_offset_1[1]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_1[2]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[2] rd_data_offset_1[2]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_1[3]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[3] rd_data_offset_1[3]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_1[4]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[4] rd_data_offset_1[4]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_1[5]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_1[5] rd_data_offset_1[5]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[0]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[0] rd_data_offset_0[0]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[1]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[1] rd_data_offset_0[1]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[2]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[2] rd_data_offset_0[2]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[3]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[3] rd_data_offset_0[3]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[4]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[4] rd_data_offset_0[4]       4850       4850 -2147483648 -2147483648
t             clk rd_data_offset_0[5]       7240 -2147483648 -2147483648       7240
c rd_data_offset_ranks_0[5] rd_data_offset_0[5]       4850       4850 -2147483648 -2147483648
c prbs_pi_stg2_f_incdec pi_stg2_f_incdec       6300       6300 -2147483648 -2147483648
c rdlvl_pi_stg2_f_incdec pi_stg2_f_incdec       6300       6300 -2147483648 -2147483648
t             clk pi_stg2_f_incdec       7240 -2147483648 -2147483648       7240
c prbs_pi_stg2_f_en    pi_en_stg2_f       6300       6300 -2147483648 -2147483648
c rdlvl_pi_stg2_f_en    pi_en_stg2_f       6300       6300 -2147483648 -2147483648
t             clk    pi_en_stg2_f       7240 -2147483648 -2147483648       7240
t             clk    phy_if_reset       2540 -2147483648 -2147483648       2540
t             clk calib_zero_inputs[0]       2540 -2147483648 -2147483648       2540
t             clk calib_zero_inputs[1]       2540 -2147483648 -2147483648       2540
t             clk calib_in_common       2540 -2147483648 -2147483648       2540
s             clk calib_in_common       9140 -2147483648 -2147483648       9140
t             clk    calib_sel[0]       2540 -2147483648 -2147483648       2540
t             clk    calib_sel[1]       2540 -2147483648 -2147483648       2540
t             clk    calib_sel[3]       2540 -2147483648 -2147483648       2540
t             clk pi_rst_stg1_cal[0]       2540 -2147483648 -2147483648       2540
s             clk pi_rst_stg1_cal[0]      13990 -2147483648 -2147483648      13990
t             clk dbg_pi_dqsfound_done       2540 -2147483648 -2147483648       2540
s             clk dbg_pi_dqsfound_done      14600 -2147483648 -2147483648      14600
t             clk dqs_po_dec_done       2540 -2147483648 -2147483648       2540
s             clk dqs_po_dec_done      17730 -2147483648 -2147483648      17730
t             clk  dbg_wrlvl_done       2540 -2147483648 -2147483648       2540
s             clk  dbg_wrlvl_done      17190 -2147483648 -2147483648      17190
t             clk po_ck_addr_cmd_delay_done       2540 -2147483648 -2147483648       2540
s             clk po_ck_addr_cmd_delay_done      17730 -2147483648 -2147483648      17730
