---
title: "调试 Warp-Specialized Kernel"
createTime: 2026/08/01 00:00:00
permalink: /gpupro/debugging-warp-specialized-kernels/
pageClass: gpupro-page
---

第三部分的 GEMM Step 7-9 将 TMA load, `tcgen05` MMA
以及 TMEM/SMEM writeback 重叠执行. 调试 Flash Attention 中的数据交接也可以
使用同一套方法: 先确定各个角色, 再确定每个角色拥有的存储空间, 最后检查
生成的 CUDA 是否符合这个模型.

不要一开始就重写 kernel. 先确认运行环境和测试本身有效, 再检查生成的
CUDA. 排除环境和编译问题后, 这类 kernel 的运行时故障通常来自某次数据交接:
barrier 没有初始化, arrival count 错误, collective 被放进了角色分支,
barrier phase 过期, 或者 producer 的写入还不可见时, 存储空间就被提前复用.

## 调试前先检查环境

先排除运行环境的问题:

```bash
python -c "import tvm, tvm.tirx; print(tvm.__file__, tvm.__version__)"
python - <<'PY'
import torch

print(torch.cuda.get_device_name(), torch.cuda.get_device_capability())
PY
```

这些 kernel 面向 Blackwell (`sm_100a`). 如果 Python 导入了旧的 TVM
checkout, 或者当前 GPU 不是 Blackwell 架构, 应先修正环境, 再修改 kernel.
随后先运行最小的正确性测试, 例如 `run_correctness()`; 正确性通过后再看性能.

## 调试步骤

1. 用仍能复现问题的最小 shape 运行. 如果发生 illegal memory access, 下一次运行前先重启 Python.
2. 如果编译失败, 先检查已安装的 API, target, `dispatch=` 和 buffer scope, 再检查运行时同步代码.
3. 保存 `inspect_source("cuda")` 的输出. 先搜索 role guard, `mbarrier_init`, `tcgen05`, `cp.async.bulk.tensor` 和 `cta_sync()`, 再回头阅读 Python.
4. 针对出错的 kernel 路径, 写出 roles, storage, handoff 和 lifetime 表.
5. 根据这张表检查生成的 CUDA: barrier init 是否位于角色分支之前, TMA producer, MMA issuer 和 writeback group 是否符合预期, 以及 CTA-wide collective 是否误放进了只由一个 warpgroup 执行的分支.
6. 将问题归类为 deadlock, crash, wrong result 或 correct-but-slow, 再查看下方对应的小节.
7. 每次只修改一处交接: init count, arrive/wait phase, role guard, fence, TMA store drain, TMEM alloc/dealloc 或 tile scheduler 的推进.
8. 每次修改后先重新验证正确性, 再测量性能.

## 先写清楚数据如何交接

调试异步 kernel 前, 可以先填写一张简单的表:

| 项目 | 需要记录的内容 |
|---|---|
| Roles | 哪些 thread, warp, warpgroup 或 CTAs 发出每项异步操作. |
| Storage | 每一步中 tile 所在的位置: GMEM, SMEM, TMEM 或寄存器. |
| Handoff | producer, consumer, 同步对象, arrival count, phase, 以及使数据可见的 fence 或 drain. |
| Lifetime | 每个存储位置最早何时可以复用, 读回或释放. |

再根据这张表检查生成的 CUDA:

- Role guard 与 roles 表一致.
- barrier init 位于受 guard 保护的角色分支之前.
- Collective 没有被 lane, warp 或 warpgroup guard 意外缩小参与范围.
- Arrive/wait phase 与 handoff 表一致.
- 只有 lifetime 表允许时, 才执行 TMA store drain, TMEM dealloc 和 SMEM 复用.

这张表既适用于 GEMM 的 TMA -> MMA -> writeback pipeline, 也适用于
Flash Attention 中 score, softmax, value 和 correction 之间的交接.

## 编译失败

先解决编译问题, 再调试运行时同步:

| 现象 | 可能的位置 | 首先检查 |
|---|---|---|
| TIRx API 未知或发生 attribute error | 安装的 wheel 与教程代码不匹配 | 输出 `tvm.__file__` 和 `tvm.__version__`, 并对照 [TIRx 语言参考](/gpupro/tirx-language-reference/) 检查 API 名称. |
| 不支持指定的 `dispatch=` | 当前 target 或 primitive 不支持这条路径 | 检查 `dispatch` 参数和 target capability; 本教程中的 `tcgen05` 路径需要 Blackwell. |
| Buffer scope 不匹配 | Buffer 通过错误的硬件路径使用 | 检查表中的 storage: TMEM 必须通过 `tcgen05` 访问, TMA operand 必须使用兼容的 GMEM/SMEM layout. |
| 编译成功, 但生成的 CUDA 中没有预期路径 | dispatch 没有按预期 lowering | 修改算法前, 先在生成的 CUDA 中搜索 `tcgen05` 和 `cp.async.bulk.tensor`. |

## 检查生成的代码

对于任意已编译的 kernel, 都可以保存 CUDA 源码, 便于搜索和比较:

```python
from pathlib import Path

cuda_source = ex.mod.imports[0].inspect_source("cuda")
Path("artifacts").mkdir(exist_ok=True)
Path("artifacts/my_kernel.cu").write_text(cuda_source, encoding="utf-8")
print(cuda_source)
```

TIRx construct 与生成 CUDA 的对应关系如下:

| TIRx | 生成的 CUDA |
|------|---------------|
| `wg_id == 0` | `(warp_id_in_cta >> 2) == 0` |
| `wg_id == 1` | `(warp_id_in_cta >> 2) == 1` |
| `warp_id == 0` | `(warp_id_in_cta & 3) == 0` |
| `warp_id == 3` | `(warp_id_in_cta & 3) == 3` |
| `lane_id == 0` | `(((int)threadIdx.x) % 32) == 0` |
| `.init()` 内部的 guard | `((int)threadIdx.x) < 1` (只允许 CTA thread 0) |
| `elect_sync()` | `tvm_builtin_elect_one_sync_op()` |

阅读完整 kernel 前, 先搜索下面这些字符串:

| 生成的 CUDA | 检查内容 |
|---|---|
| `if (threadIdx.x < 1)` | 单个 CTA thread 的 guard, 通常用于初始化 barrier |
| `mbarrier_init` | barrier 是否存在, 并且位于角色分支之前 |
| `tcgen05` | 是否生成了 Tensor Core 路径 |
| `cp.async.bulk.tensor` | Copy 是否 lowering 为 TMA |
| `cta_sync();` | CTA-wide barrier; 不能位于 `wg_id` 分支内部 |

## Step 7 参考结构

正确编译的 Step 7 kernel 顶层结构如下. 为了便于阅读, 这里用角色名称写
guard; 在生成的 CUDA 中, 应搜索上表对应的表达式.

```c
// (1) Barrier inits: top level, CTA thread 0 only
if (threadIdx.x < 1) {
  mbarrier_init(tma2mma[0..1], 1);
  mbarrier_init(mma2tma[0..1], 1);
  mbarrier_init(mma2ld, 1);
  mbarrier_init(ld2mma, 128);   // arrived by all 128 WG0 threads
}

// (2) TMEM alloc: WG0 warp 0, all lanes of the issuing warp
if (wg_id == 0 && warp_id == 0) tcgen05_alloc(..., 512);

// (3) Fences + cta_sync, then phase init: producer=1, consumer=0

// (4) Warp-specialized loop
if (wg_id == 1 && warp_id == 3 && elect_sync) {
  /* TMA */
  while (valid) {
    ...
    next_tile();
  }
}
if (wg_id == 1 && warp_id == 0 && elect_sync) {
  /* MMA */
  while (valid) {
    ...
    next_tile();
  }
}
if (wg_id == 0) {
  /* WB */
  while (valid) {
    ...
    next_tile();
  }
}

// (5) Cleanup: issuing warp, no lane guard
cta_sync();
if (warp_id == 0) {
  tcgen05_relinquish_alloc_permit();
  tcgen05_dealloc(..., 512);
}
```

修改算法前, 先检查:

- barrier init 位于顶层, 而不是 `wg_id` guard 内.
- `tcgen05_alloc` 和 `tcgen05_dealloc` 有 warp guard, 但没有 lane guard; 发出指令的 warp 中所有 lane 都参与.
- TMA 和 MMA loop 都迭代 `K_TILES` 次.
- producer 的初始 phase 为 `1`, consumer 的初始 phase 为 `0`.

## 根据现象定位问题

现象只能作为线索, 不应直接当作最终诊断:

| 线索 | 可能的位置 | 首先检查 |
|---|---|---|
| kernel 卡住, 随后 runtime 报告 unspecified launch failure | Deadlock | barrier init 的位置, arrival count, `cta_sync()` 的位置和 `next_tile()` 的参与范围 |
| Illegal memory access, XID, 或之后无关的 CUDA 调用也失败 | Crash / poisoned context | 重启 Python, 再检查 pointer 范围, storage lifetime 和 collective 的参与范围 |
| 错误行以 128 行或一个 tile 为单位成条纹出现 | 同步竞争或 tile index 不匹配 | producer / consumer phase, scheduler 推进方式, 以及每段 rows 属于哪个 warpgroup |
| 出现 `NaN` 或明显无效的数值 | Descriptor, operand 设置或 accumulator 未初始化 | SMEM/TMEM descriptor, swizzle/ layout 和 accumulator 初始化 |
| 数值有限, 但错误呈固定模式 | 读取了旧数据或只完成一部分的数据 | 是否缺少 fence 或 TMA store drain, storage 是否在 lifetime 允许前被复用 |
| 结果正确, 但没有预期加速 | dispatch 或资源问题 | 生成的 CUDA 路径, pipeline depth, occupancy 和寄存器 spill |

## 何时需要重启 Python

CUDA 错误不一定会自动恢复. 发生 illegal memory access, XID 或
“CUDA context poisoned” 后, 后续无关调用 (例如 `torch.randn`) 也可能持续
失败. 测试下一项修改前先重启 Python process, 否则你看到的可能仍是上一次
crash 留下的状态.

## Deadlock

按下面的顺序检查:

- **Arrival count 与 init count 不匹配.** 常见情况是 `MBarrier.init(128)`, 但 `arrive` 位于 `if warp_id == 0: if lane_id == 0:` 中, 最终只有一个 thread arrival, wait 永远不会返回.

 | barrier | init (count) | 谁发出 arrival | Arrivals |
 |---|---|---|---|
 | `TMABar` (tma->mma) | 1 | TMA engine 通过 `arrive(stage, bytes)` | 1 |
 | `TCGen05Bar` (mma->tma, mma->ld) | 1 | MMA warp 通过 `tcgen05.commit` | 1 |
 | `MBarrier` (ld->mma) | 128 | WG0 的所有 thread 通过 `arrive` | 128 |

- **barrier init 位于 `wg_id` guard 内.** `.init()` 会 lowering 为 `if threadIdx.x < 1:`, 也就是 CTA thread 0. CTA thread 0 位于 WG0, 因此放在 `if wg_id == 1:` 内会导致所有 thread 都无法执行 init. Init 必须位于顶层; 可以在 `inspect_source()` 中搜索 `mbarrier_init` 验证.

- **`cta_sync()` 位于 warpgroup 分支中.** `cta_sync` 对应 `__syncthreads()`, 要求 CTA 的所有 thread 参与. 放在 `if wg_id == 0:` 中时, WG1 永远无法到达. 只同步一个 warpgroup 时, 应使用 `T.cuda.warpgroup_sync(10)`.

- **部分 consumer warpgroup thread 跳过了 `tile_scheduler.next_tile()`.** Scheduler 保存 per-thread 状态; 跳过调用的 thread 可能永远留在 loop 中.

- **TMA 与 MMA 的 K- tile 数量不一致.** 如果 MMA 执行 `K_TILES - 1` 次而不是 `K_TILES` 次, barrier phase 会逐渐错位, 并在第二个 outer tile 上 deadlock.

- **`PipelineState` 的初始 phase 错误.** producer 从 `phase=1` 开始, 使第一次 wait 直接通过; consumer 从 `phase=0` 开始, 使第一次 wait 阻塞. 二者若从相同 phase 开始, 第一次交接就可能立即 deadlock.

## Crash 与 Context Poisoning

常见原因包括:

- **在 `pool.commit()` 后调用 `pool.alloc`.** barrier wrapper 内部会调用 `alloc`. 正确顺序是: `tmem_addr -> barrier wrappers -> move_base_to(1024) -> Asmem / Bsmem / Dsmem -> commit()`.
- **用 lane guard 包围 `tcgen05.alloc` 或 `tcgen05.dealloc`.** 发出指令的 warp 必须由全部 lane 参与. `if lane_id == 0:` 只执行一个 thread, 属于未定义行为.
- **`tcgen05.dealloc` 前缺少 `cta_sync()`.** writeback 仍在读取时, TMEM 就被释放.
- **GMEM 或 SMEM 越界访问.** 将问题缩小到一个 tile, 检查 scheduler 的 `m_idx` / `n_idx`, 并确认当前 shape 是 kernel tile 或 cluster tile 的整数倍.

## 结果错误

先根据错误模式分类, 再推测原因. 整行错误以 row stripe 出现, 通常表示
producer / consumer phase, tile index 或角色 ownership 不匹配. `NaN` 往往来自
descriptor, operand 设置或未初始化的 accumulation. 有限但呈固定模式的错误值,
通常表示 consumer 读到了旧 tile, 只写完一部分的 tile, 或尚未 drain 的 store.

- **`tcgen05.commit` 位于 `elect_sync` 外.** 32 个 thread 都会创建 commit group; 其中 31 个空 group 会立即通知 mbarrier, 使 TMA 在 MMA 读取前覆盖 SMEM.
- **TMA store 前缺少 `fence.proxy_async("shared::cta")`.** TMA engine 可能看不到 thread 对 SMEM 的写入.
- **TMA store 后缺少 `cp_async.bulk.commit_group()` 和 `wait_group(0)`.** Store 尚未 drain, 下一 tile 就复用了 Dsmem.
- **Persistent kernel 在 1024x1024 等较小 shape 上偶发失败.** 更大的 shape 和更长的 K-loop 可能掩盖竞争. 重新检查 tile 之间的 phase reset 和 TMA store commit/wait.
- **`fence.after_thread_sync()` 通常不是解决方法.** MMA completion mbarrier 已经提供 release-acquire 语义. Step 8 和 9 只在 writeback edge 上保守地加入它: 位置在 `mma2ld.wait` 之后, 第一次 `tcgen05.ld` 之前; 不要例行加到 TMA-to- MMA edge.

## 结果正确但性能较差

如果结果正确, 但性能远低于预期, 可以继续使用同一套检查流程:

| 线索 | 可能的位置 | 首先检查 |
|---|---|---|
| 生成的 CUDA 中没有 `cp.async.bulk.tensor` | Copy 没有 lowering 为 TMA | 检查 `dispatch="tma"`, target capability 和 operand layout |
| 生成的 CUDA 中没有 `tcgen05` | MMA 没有 lowering 为 Blackwell Tensor Core 指令 | 检查 `dispatch="tcgen05"`, target capability 和 operand layout |
| TMA 与 MMA 没有重叠 | Pipeline 太浅, 或者 phase 使 producer / consumer 串行执行 | 检查生成 CUDA 中 wait, arrive 和 advance 的顺序 |
| 小 shape 正确, 但大 shape 性能差 |寄存器 spill, occupancy 或 staging buffer 压力 | 检查 compiler resource report; 减小 tile, 分块 writeback, 或降低 pipeline depth |

## 提交有效的问题报告

如果完成上述检查后问题仍然存在, 请先缩小复现范围, 再到
[Apache TVM GitHub 仓库](https://github.com/apache/tvm/issues)提交 issue.
需要包含:

- `tvm.__file__`, `tvm.__version__` 和 GPU capability;
- 能复现问题的最小 shape;
- 问题属于编译失败, deadlock, crash, wrong result 还是 correct-but-slow;
- 最小 kernel 或 notebook cell, 以及对应的正确性测试;
- 保存的 `inspect_source("cuda")` 输出, 或者能展示可疑 guard, barrier 或 dispatch 路径的最小片段.
