DDR5 SDRAM (англ. double-data-rate five synchronous dynamic random access memory) — пятое поколение оперативной памяти, являющееся эволюционным развитием предыдущих поколений DDR SDRAM. Планируется, что DDR5 предоставит меньшее энергопотребление, а также удвоенную пропускную способность и объём по сравнению с DDR4 SDRAM.Корпорация Intel в выступлении 2016 года предполагала, что JEDEC может выпустить спецификацию DDR5 SDRAM в 2016, с коммерческой доступностью памяти к 2020 году.В марте 2017 JEDEC сообщила о планах выпустить спецификацию DDR5 в 2018 году. На форуме JEDEC Server в 2017 сообщалось о дате предварительного доступа к описанию DDR5 SDRAM с 19 июня 2017 года, а 31 октября начался двухдневный «DDR5 SDRAM Workshop». Компания Rambus анонсировала прототип памяти DDR5 RAM в сентябре 2017 года, с доступностью не ранее 3 квартала 2018 года. Micron изготовила первые прототипы памяти в 2017 году, они были проверены при помощи контроллера Cadence (TSMC, 7 нм).
Начало выхода первых продуктов на рынок ожидается до конца 2019 года, с занятием четверти рынка памяти примерно в 2020 году. По сравнению с DDR4 ожидается увеличение пропускной способности (на базовых частотах) на четверть, снижение напряжения питания чипов до 1.1 Вольта (с переносом контроллера питания на модуль), появление режима 16n префетча в дополнение к 8n. Количество контактов на каждый канал памяти сохранится на уровне 380 единиц. Ожидается возможность масштабирования за уровень в 16 гигабит на кристалл (до 64 гбит) и реализация двух 40-битных подканалов (32 бита данных и 8 битов ECC) в рамках каждого модуля DIMM DDR5 SDRAM (вместо классических 72=64+8 битов). В 2020 году также прогнозируется выход родственного стандарта LPDDR5 для ноутбуков и мобильных устройств.

Примечания
Ссылки
Main Memory: DDR4 & DDR5 SDRAM / JEDEC (англ.)
Спецификации DDR5: некоторые подробности / 3dnews, 06.04.2017
https://www.digitaltrends.com/computing/everything-you-need-to-know-ddr5/
https://www.anandtech.com/tag/ddr5