TimeQuest Timing Analyzer report for vga_with_hw_test_image
Mon Nov 30 13:16:48 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'clk'
 37. Fast 1200mV 0C Model Hold: 'clk'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; vga_with_hw_test_image                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Mon Nov 30 13:16:40 2015 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.58 MHz ; 115.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 11.348 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.708 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 11.348 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.071     ; 8.579      ;
; 11.586 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.081     ; 8.331      ;
; 11.669 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.077     ; 8.252      ;
; 11.769 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.071     ; 8.158      ;
; 11.792 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.077     ; 8.129      ;
; 11.836 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.072     ; 8.090      ;
; 11.836 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.072     ; 8.090      ;
; 11.836 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.072     ; 8.090      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.843 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.073     ; 8.082      ;
; 11.904 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.087     ; 8.007      ;
; 11.955 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.071     ; 7.972      ;
; 11.989 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.928      ;
; 12.014 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.087     ; 7.897      ;
; 12.092 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.077     ; 7.829      ;
; 12.094 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.077     ; 7.827      ;
; 12.151 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.769      ;
; 12.151 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.769      ;
; 12.151 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.769      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.158 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.761      ;
; 12.160 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.759      ;
; 12.175 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.742      ;
; 12.236 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.690      ;
; 12.236 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.690      ;
; 12.236 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.690      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.243 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.073     ; 7.682      ;
; 12.251 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.071     ; 7.676      ;
; 12.261 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.659      ;
; 12.261 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.659      ;
; 12.261 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.659      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.268 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.651      ;
; 12.307 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.077     ; 7.614      ;
; 12.314 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.087     ; 7.597      ;
; 12.330 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.087     ; 7.581      ;
; 12.343 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.071     ; 7.584      ;
; 12.422 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.504      ;
; 12.422 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.504      ;
; 12.422 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.072     ; 7.504      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.429 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.073     ; 7.496      ;
; 12.471 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.446      ;
; 12.486 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.439      ;
; 12.505 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.080     ; 7.413      ;
; 12.514 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[8] ; clk          ; clk         ; 20.000       ; -0.086     ; 7.398      ;
; 12.514 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7] ; clk          ; clk         ; 20.000       ; -0.086     ; 7.398      ;
; 12.514 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[5] ; clk          ; clk         ; 20.000       ; -0.086     ; 7.398      ;
; 12.514 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.086     ; 7.398      ;
; 12.514 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6] ; clk          ; clk         ; 20.000       ; -0.086     ; 7.398      ;
; 12.527 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.087     ; 7.384      ;
; 12.561 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.359      ;
; 12.561 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.359      ;
; 12.561 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.359      ;
; 12.563 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.354      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.568 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.351      ;
; 12.576 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.343      ;
; 12.580 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.340      ;
; 12.580 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.340      ;
; 12.580 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.340      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.587 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.332      ;
; 12.611 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.080     ; 7.307      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.443 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.710      ;
; 0.449 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.592 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.859      ;
; 0.613 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.639 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.665 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.730 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.730 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.997      ;
; 0.733 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.733 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.734 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.734 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.767 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.768 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.869 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.136      ;
; 0.869 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.136      ;
; 0.871 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.882 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.149      ;
; 0.884 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.151      ;
; 0.927 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count1[11] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.183      ;
; 0.929 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.196      ;
; 0.948 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.214      ;
; 0.968 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.991 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.252      ;
; 0.991 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.252      ;
; 0.992 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.253      ;
; 0.992 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.253      ;
; 0.992 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.253      ;
; 1.056 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.322      ;
; 1.070 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.337      ;
; 1.073 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.077 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.338      ;
; 1.078 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.339      ;
; 1.089 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.355      ;
; 1.105 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.373      ;
; 1.107 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.107 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.155 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.422      ;
; 1.163 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.430      ;
; 1.166 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.433      ;
; 1.168 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.193 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.454      ;
; 1.193 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.454      ;
; 1.195 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.462      ;
; 1.200 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.468      ;
; 1.212 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.473      ;
; 1.214 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.481      ;
; 1.215 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.481      ;
; 1.221 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.488      ;
; 1.225 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.492      ;
; 1.231 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.500      ;
; 1.237 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.504      ;
; 1.238 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.505      ;
; 1.267 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.271 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.538      ;
; 1.271 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.538      ;
; 1.272 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.304 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.571      ;
; 1.304 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.571      ;
; 1.330 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.591      ;
; 1.331 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.592      ;
; 1.332 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.593      ;
; 1.340 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.607      ;
; 1.349 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.616      ;
; 1.373 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.640      ;
; 1.373 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.640      ;
; 1.389 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.656      ;
; 1.391 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count1[7]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.652      ;
; 1.395 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.396 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count1[9]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.652      ;
; 1.396 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.398 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.407 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.416 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.677      ;
; 1.421 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.689      ;
; 1.425 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.693      ;
; 1.426 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count1[10] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.682      ;
; 1.434 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.701      ;
; 1.435 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count1[8]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.696      ;
; 1.436 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.697      ;
; 1.440 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.707      ;
; 1.447 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.714      ;
; 1.448 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.715      ;
; 1.456 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.723      ;
; 1.457 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.724      ;
; 1.460 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.727      ;
; 1.481 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.747      ;
; 1.483 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.749      ;
; 1.495 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.761      ;
; 1.496 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.502 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.758      ;
; 1.503 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.770      ;
; 1.503 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.770      ;
; 1.505 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.772      ;
; 1.506 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count1[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.762      ;
; 1.528 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.789      ;
; 1.530 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.791      ;
; 1.533 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.794      ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[31]                                       ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[0]                                        ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                                          ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                                          ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                                          ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                                          ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                                          ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                            ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                                           ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                                        ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                                        ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                            ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                                        ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                             ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                                         ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[10]                                       ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[11]                                       ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[1]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[2]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[3]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[4]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[5]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[6]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[7]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[8]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[9]                                        ;
; 9.712 ; 9.900        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                             ;
; 9.818 ; 9.818        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]                       ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout             ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]                     ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.861 ; 9.861        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[31]|clk                                                  ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[0]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[3]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[4]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[5]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[8]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|disp_ena|clk                                                      ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[3]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[5]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[6]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[7]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[8]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[9]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[0]|clk                                                        ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[10]|clk                                                       ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[1]|clk                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 6.972 ; 6.856 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832 ; 2.855 ; Rise       ; clk             ;
; v_sync    ; clk        ; 7.030 ; 6.947 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832 ; 2.855 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 6.250 ; 6.134 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.288 ; 2.312 ; Rise       ; clk             ;
; v_sync    ; clk        ; 6.308 ; 6.224 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.288 ; 2.312 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.81 MHz ; 126.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.114 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.691 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 12.114 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.061     ; 7.824      ;
; 12.305 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.073     ; 7.621      ;
; 12.393 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.067     ; 7.539      ;
; 12.451 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.061     ; 7.487      ;
; 12.508 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.067     ; 7.424      ;
; 12.532 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.404      ;
; 12.532 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.404      ;
; 12.532 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.404      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.538 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.064     ; 7.397      ;
; 12.584 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.336      ;
; 12.610 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.061     ; 7.328      ;
; 12.642 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.073     ; 7.284      ;
; 12.699 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 7.221      ;
; 12.751 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.067     ; 7.181      ;
; 12.801 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.073     ; 7.125      ;
; 12.811 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.119      ;
; 12.811 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.119      ;
; 12.811 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.119      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.817 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.070     ; 7.112      ;
; 12.840 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.067     ; 7.092      ;
; 12.845 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.084      ;
; 12.869 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.067      ;
; 12.869 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.067      ;
; 12.869 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.063     ; 7.067      ;
; 12.872 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.061     ; 7.066      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.875 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.064     ; 7.060      ;
; 12.926 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.004      ;
; 12.926 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.004      ;
; 12.926 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.069     ; 7.004      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.932 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.997      ;
; 12.942 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.978      ;
; 12.960 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.061     ; 6.978      ;
; 12.963 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.067     ; 6.969      ;
; 13.028 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.063     ; 6.908      ;
; 13.028 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.063     ; 6.908      ;
; 13.028 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.063     ; 6.908      ;
; 13.031 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.889      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.034 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.064     ; 6.901      ;
; 13.063 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.863      ;
; 13.138 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.064     ; 6.797      ;
; 13.151 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.775      ;
; 13.154 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 6.766      ;
; 13.160 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.769      ;
; 13.169 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.761      ;
; 13.169 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.761      ;
; 13.169 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.761      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.175 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.070     ; 6.754      ;
; 13.176 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.070     ; 6.753      ;
; 13.181 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[8] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.740      ;
; 13.181 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.740      ;
; 13.181 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[5] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.740      ;
; 13.181 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.740      ;
; 13.181 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6] ; clk          ; clk         ; 20.000       ; -0.078     ; 6.740      ;
; 13.235 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.694      ;
; 13.242 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.064     ; 6.693      ;
; 13.258 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.672      ;
; 13.258 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.672      ;
; 13.258 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.672      ;
; 13.259 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.064     ; 6.676      ;
; 13.264 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.665      ;
; 13.264 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.665      ;
; 13.264 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.665      ;
; 13.264 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.665      ;
; 13.264 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.070     ; 6.665      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                   ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.410 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.653      ;
; 0.414 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.658      ;
; 0.538 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.782      ;
; 0.567 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.587 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.609 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.852      ;
; 0.663 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.907      ;
; 0.663 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.907      ;
; 0.665 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.909      ;
; 0.665 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.909      ;
; 0.665 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.909      ;
; 0.666 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.910      ;
; 0.708 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.709 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.811 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.055      ;
; 0.812 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.056      ;
; 0.814 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.058      ;
; 0.816 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.818 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.062      ;
; 0.841 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.085      ;
; 0.862 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count1[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.095      ;
; 0.869 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.890 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.915 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.153      ;
; 0.916 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.154      ;
; 0.917 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.155      ;
; 0.917 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.155      ;
; 0.917 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.155      ;
; 0.968 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.970 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.978 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.221      ;
; 0.996 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.234      ;
; 0.997 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.235      ;
; 1.010 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.253      ;
; 1.016 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.260      ;
; 1.018 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.019 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.263      ;
; 1.019 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.263      ;
; 1.053 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.061 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.063 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.064 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.067 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.093 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.336      ;
; 1.097 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.341      ;
; 1.100 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.346      ;
; 1.105 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.343      ;
; 1.106 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.344      ;
; 1.109 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.353      ;
; 1.116 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.354      ;
; 1.118 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.362      ;
; 1.121 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.134 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.378      ;
; 1.142 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.386      ;
; 1.158 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.160 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.161 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.162 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.184 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.203 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.447      ;
; 1.206 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.450      ;
; 1.220 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.458      ;
; 1.221 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.459      ;
; 1.222 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.460      ;
; 1.230 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.473      ;
; 1.257 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.501      ;
; 1.262 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.263 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.507      ;
; 1.265 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count1[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.498      ;
; 1.265 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.509      ;
; 1.267 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.268 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.512      ;
; 1.272 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.516      ;
; 1.274 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.275 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count1[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.508      ;
; 1.288 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count1[7]  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.526      ;
; 1.289 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.533      ;
; 1.300 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.538      ;
; 1.302 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.546      ;
; 1.308 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.552      ;
; 1.308 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.551      ;
; 1.309 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.553      ;
; 1.314 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count1[8]  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.552      ;
; 1.320 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.558      ;
; 1.322 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.566      ;
; 1.329 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.572      ;
; 1.331 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.574      ;
; 1.334 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.577      ;
; 1.337 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.581      ;
; 1.342 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.585      ;
; 1.345 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count1[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.578      ;
; 1.347 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.591      ;
; 1.350 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.583      ;
; 1.355 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.599      ;
; 1.357 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.601      ;
; 1.366 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.610      ;
; 1.410 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.648      ;
; 1.411 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.649      ;
; 1.411 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.649      ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                                        ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                                        ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                                           ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[0]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[10]                                       ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[11]                                       ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[1]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[2]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[3]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[4]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[5]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[6]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[7]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[8]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[9]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                            ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                            ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                             ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[31]                                       ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                             ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                             ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                             ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                             ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                                         ;
; 9.693 ; 9.879        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                                         ;
; 9.803 ; 9.803        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]                       ;
; 9.803 ; 9.803        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout             ;
; 9.828 ; 9.828        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
; 9.831 ; 9.831        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.831 ; 9.831        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[4]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                                   ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                                   ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[9]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[31]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[3]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[5]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[8]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|disp_ena|clk                                                      ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[0]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[10]|clk                                                  ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[11]|clk                                                  ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[1]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[2]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[3]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[4]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[5]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[6]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[7]|clk                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 6.503 ; 6.244 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.642 ; 2.678 ; Rise       ; clk             ;
; v_sync    ; clk        ; 6.544 ; 6.350 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.642 ; 2.678 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 5.838 ; 5.586 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.142 ; 2.180 ; Rise       ; clk             ;
; v_sync    ; clk        ; 5.878 ; 5.689 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.142 ; 2.180 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.712 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.226 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 15.712 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.031     ; 4.244      ;
; 15.805 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.140      ;
; 15.872 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.034     ; 4.081      ;
; 15.925 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.031     ; 4.031      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.945 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.033     ; 4.009      ;
; 15.959 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.034     ; 3.994      ;
; 15.965 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.977      ;
; 15.996 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.955      ;
; 16.014 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.031     ; 3.942      ;
; 16.018 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.927      ;
; 16.052 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.890      ;
; 16.055 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.034     ; 3.898      ;
; 16.063 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.034     ; 3.890      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.105 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.846      ;
; 16.107 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.838      ;
; 16.148 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.794      ;
; 16.148 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.031     ; 3.808      ;
; 16.156 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.786      ;
; 16.157 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.031     ; 3.799      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.158 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.796      ;
; 16.163 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.791      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.759      ;
; 16.203 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.034     ; 3.750      ;
; 16.206 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[8] ; clk          ; clk         ; 20.000       ; -0.045     ; 3.736      ;
; 16.206 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7] ; clk          ; clk         ; 20.000       ; -0.045     ; 3.736      ;
; 16.206 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[5] ; clk          ; clk         ; 20.000       ; -0.045     ; 3.736      ;
; 16.206 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.045     ; 3.736      ;
; 16.206 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[6] ; clk          ; clk         ; 20.000       ; -0.045     ; 3.736      ;
; 16.239 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.715      ;
; 16.241 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.704      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.247 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.033     ; 3.707      ;
; 16.250 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.042     ; 3.695      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.663      ;
; 16.290 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.036     ; 3.661      ;
; 16.296 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.045     ; 3.646      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.296 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.036     ; 3.655      ;
; 16.318 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.033     ; 3.636      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                   ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.197 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.323      ;
; 0.199 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.268 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.275 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.401      ;
; 0.278 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.404      ;
; 0.305 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.339 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.465      ;
; 0.340 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.343 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.469      ;
; 0.348 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.474      ;
; 0.349 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.475      ;
; 0.394 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.520      ;
; 0.394 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.520      ;
; 0.396 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.522      ;
; 0.401 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.402 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.528      ;
; 0.422 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.548      ;
; 0.429 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.555      ;
; 0.439 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count1[11] ; clk          ; clk         ; 0.000        ; 0.029      ; 0.552      ;
; 0.439 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.565      ;
; 0.462 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.585      ;
; 0.463 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.476 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.602      ;
; 0.487 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.506 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.506 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.629      ;
; 0.506 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.506 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.631      ;
; 0.536 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.662      ;
; 0.541 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.667      ;
; 0.541 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.667      ;
; 0.547 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.673      ;
; 0.549 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.675      ;
; 0.554 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.680      ;
; 0.560 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.686      ;
; 0.561 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.684      ;
; 0.561 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.684      ;
; 0.562 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.688      ;
; 0.564 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.692      ;
; 0.566 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.569 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.695      ;
; 0.570 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.696      ;
; 0.572 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.695      ;
; 0.573 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.699      ;
; 0.578 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.582 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.584 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.710      ;
; 0.588 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.605 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.731      ;
; 0.608 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.734      ;
; 0.613 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.739      ;
; 0.627 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.750      ;
; 0.628 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.751      ;
; 0.629 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.752      ;
; 0.636 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.762      ;
; 0.641 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.646 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count1[9]  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.759      ;
; 0.647 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.773      ;
; 0.648 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.774      ;
; 0.649 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.775      ;
; 0.651 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.777      ;
; 0.655 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.781      ;
; 0.656 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.782      ;
; 0.659 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count1[10] ; clk          ; clk         ; 0.000        ; 0.029      ; 0.772      ;
; 0.660 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.786      ;
; 0.667 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count1[7]  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.783      ;
; 0.668 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.671 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.797      ;
; 0.672 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.795      ;
; 0.672 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[4]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.798      ;
; 0.674 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[2]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.800      ;
; 0.678 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.804      ;
; 0.682 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.798      ;
; 0.683 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count1[8]  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.799      ;
; 0.684 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.810      ;
; 0.685 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.811      ;
; 0.686 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.812      ;
; 0.693 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.819      ;
; 0.700 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.826      ;
; 0.701 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.824      ;
; 0.701 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[9]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.827      ;
; 0.701 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|disp_ena     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.827      ;
; 0.704 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.830      ;
; 0.705 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.828      ;
; 0.706 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count1[5]  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.819      ;
; 0.710 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count1[1]  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.823      ;
+-------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; 9.226 ; 9.410        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[0]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[10]                           ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[11]                           ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[1]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[2]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[31]                           ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[3]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[4]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[5]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[6]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[7]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[8]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count1[9]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                            ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                             ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                               ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                            ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                 ;
; 9.405 ; 9.405        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.405 ; 9.405        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.406 ; 9.406        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[0]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[3]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[4]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[5]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[8]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[10]|clk                                      ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[11]|clk                                      ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[1]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[2]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[31]|clk                                      ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[3]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[4]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[5]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[6]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[7]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[8]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count1[9]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                       ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[3]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[5]|clk                                        ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[6]|clk                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 3.519 ; 3.717 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.514 ; 2.077 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.610 ; 3.818 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.514 ; 2.077 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 3.145 ; 3.334 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.235 ; 3.432 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.348 ; 0.181 ; N/A      ; N/A     ; 9.226               ;
;  clk             ; 11.348 ; 0.181 ; N/A      ; N/A     ; 9.226               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 6.972 ; 6.856 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832 ; 2.855 ; Rise       ; clk             ;
; v_sync    ; clk        ; 7.030 ; 6.947 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832 ; 2.855 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; h_sync    ; clk        ; 3.145 ; 3.334 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.235 ; 3.432 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; pin_name1               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6078     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6078     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Mon Nov 30 13:16:38 2015
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 42 combinational loops as latches.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: vga_controller:inst1|h_count1[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|x1[12] is being clocked by vga_controller:inst1|h_count1[0]
Warning (332060): Node: pin_name1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|blue[7] is being clocked by pin_name1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.348               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.708
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.708               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga_controller:inst1|h_count1[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|x1[12] is being clocked by vga_controller:inst1|h_count1[0]
Warning (332060): Node: pin_name1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|blue[7] is being clocked by pin_name1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 12.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.114               0.000 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.691               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga_controller:inst1|h_count1[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|x1[12] is being clocked by vga_controller:inst1|h_count1[0]
Warning (332060): Node: pin_name1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|blue[7] is being clocked by pin_name1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 15.712
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.712               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.226               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 628 megabytes
    Info: Processing ended: Mon Nov 30 13:16:48 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


