/*
 * Copyright (C) 2011-2012, Freescale Semiconductor, Inc. All Rights Reserved
 * THIS SOURCE CODE IS CONFIDENTIAL AND PROPRIETARY AND MAY NOT
 * BE USED OR DISTRIBUTED WITHOUT THE WRITTEN PERMISSION OF
 * Freescale Semiconductor, Inc.
 */

#ifndef _SOC_MEMORY_MAP_H
#define _SOC_MEMORY_MAP_H

// NOTE: THIS FILE IS GOING AWAY. 
//
//       DEVELOPERS - PLEASE USE register/*.h MACROS TO ACCESS REGSITERS.
//



#define BAAD_STATUS     0xbaadbaad
#define GOOD_STATUS     0x900d900d

// CPU Memory Map
#define MMDC0_ARB_BASE_ADDR			0x80000000
#define MMDC0_ARB_END_ADDR			0x8FFFFFFF

#define OCRAM_ARB_BASE_ADDR         0x00900000
#define OCRAM_ARB_END_ADDR          0x0091FFFF
#define IRAM_BASE_ADDR              OCRAM_ARB_BASE_ADDR
//#define RESERVED          0x01000000            // was PCIE_ARB_BASE_ADDR
//#define RESERVED          0x01FFFFFF

#define ROMCP_ARB_BASE_ADDR         0x00000000
#define ROMCP_ARB_END_ADDR          0x00017FFF  // was 0x000FFFFF
#define BOOT_ROM_BASE_ADDR          ROMCP_ARB_BASE_ADDR
//#define CAAM_ARB_BASE_ADDR        0x00100000           (make RESERVED)
//#define CAAM_ARB_END_ADDR         0x00103FFF
#define APBH_DMA_ARB_BASE_ADDR      0x00110000
#define APBH_DMA_ARB_END_ADDR       0x00117FFF
//#define HDMI_ARB_BASE_ADDR        0x00120000      // make reserved
//#define HDMI_ARB_END_ADDR         0x00128FFF
//#define GPU_3D_ARB_BASE_ADDR      0x00130000               make res
//#define GPU_3D_ARB_END_ADDR       0x00133FFF
#define GPU_2D_ARB_BASE_ADDR        0x00134000
#define GPU_2D_ARB_END_ADDR         0x00137FFF
//#define DTCP_ARB_BASE_ADDR        0x00138000        make res
//#define DTCP_ARB_END_ADDR         0x0013BFFF
#define GPU_MEM_BASE_ADDR           GPU_3D_ARB_BASE_ADDR

#define GPV0_BASE_ADDR              0x00B00000
#define GPV1_BASE_ADDR              0x00C00000
#define GPV2_BASE_ADDR              0x00200000  // ?? haku
#define GPV3_BASE_ADDR              0x00300000  // ??
//#define GPV4_BASE_ADDR            0x00800000  // couldn't find

#define AIPS1_ARB_BASE_ADDR         0x02000000
#define AIPS1_ARB_END_ADDR          0x020FFFFF
#define AIPS2_ARB_BASE_ADDR         0x02100000
#define AIPS2_ARB_END_ADDR          0x021FFFFF
//#define SATA_ARB_BASE_ADDR        0x02200000  // make res
//#define SATA_ARB_END_ADDR         0x02203FFF
#define OPENVG_ARB_BASE_ADDR        0x02204000  // haku
#define OPENVG_ARB_END_ADDR         0x02207FFF
#define HSI_ARB_BASE_ADDR           0x02208000    // haku
#define HSI_ARB_END_ADDR            0x0220BFFF
#define IPU1_ARB_BASE_ADDR          0x02400000
#define IPU1_ARB_END_ADDR           0x027FFFFF
//#define IPU2_ARB_BASE_ADDR        0x02800000  // make res
//#define IPU2_ARB_END_ADDR         0x02BFFFFF
#define WEIM_ARB_BASE_ADDR           0x08000000
#define WEIM_ARB_END_ADDR            0x0FFFFFFF

#define AIPS_TZ1_BASE_ADDR          AIPS1_ARB_BASE_ADDR
#define AIPS_TZ2_BASE_ADDR          AIPS2_ARB_BASE_ADDR

#define SPDIF_BASE_ADDR             AIPS_TZ1_BASE_ADDR+0x00004000    // 0x02004000
#define ECSPI1_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x00008000    // 0x02008000
#define ECSPI2_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x0000C000    // 0x0200C000
#define ECSPI3_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x00010000    // 0x02010000
#define ECSPI4_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x00014000    // 0x02014000
//#define RESERVED                  AIPS_TZ1_BASE_ADDR+0x00018000    // 0x02018000
//#define RESERVED                  AIPS_TZ1_BASE_ADDR+0x0001C000    // 0x0201C000
#define UART1_BASE_ADDR             AIPS_TZ1_BASE_ADDR+0x00020000    // 0x02020000
//#define ESAI_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x00024000    // 0x02024000 make res
#define SSI1_BASE_ADDR              AIPS_TZ1_BASE_ADDR+0x00028000    // 0x02028000
#define SSI2_BASE_ADDR              AIPS_TZ1_BASE_ADDR+0x0002C000    // 0x0202C000
#define SSI3_BASE_ADDR              AIPS_TZ1_BASE_ADDR+0x00030000    // 0x02030000
//#define ASRC_BASE_ADDR            AIPS_TZ1_BASE_ADDR+0x00034000    // 0x02034000  make res
//#define RESERVED                  AIPS_TZ1_BASE_ADDR+0x00038000    // 0x02038000
#define SPBA_BASE_ADDR              AIPS_TZ1_BASE_ADDR+0x0003C000    // 0x0203C000     haku
//#define VPU_BASE_ADDR             AIPS_TZ1_BASE_ADDR+0x00040000    // 0x02040000 make res

#define AIPS1_ON_BASE_ADDR          AIPS_TZ1_BASE_ADDR+0x0007C000    // 0x0207C000
#define AIPS1_OFF_BASE_ADDR         AIPS_TZ1_BASE_ADDR+0x00080000    // 0x02080000

#define PWM1_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00000000   // 0x02080000
#define PWM2_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00004000   // 0x02084000
#define PWM3_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00008000   // 0x02088000
#define PWM4_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x0000C000   // 0x0208C000
#define DBGMON_BASE_ADDR            AIPS1_OFF_BASE_ADDR+0x00010000   // 0x02090000
#define QOSC_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00014000   // 0x02094000
#define GPT_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00018000   // 0x02098000
#define GPIO1_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x0001C000   // 0x0209C000
#define GPIO2_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00020000   // 0x020A0000
#define GPIO3_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00024000   // 0x020A4000
#define GPIO4_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00028000   // 0x020A8000
#define GPIO5_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x0002C000   // 0x020AC000
//#define RESERVED                  AIPS1_OFF_BASE_ADDR+0x00030000   // 0x020B0000
//#define RESERVED                  AIPS1_OFF_BASE_ADDR+0x00034000   // 0x020B4000
#define KPP_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00038000   // 0x020B8000
#define WDOG1_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x0003C000   // 0x020BC000
#define WDOG2_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00040000   // 0x020C0000
#define CCM_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00044000   // 0x020C4000
#define CCM_ANALOG_BASE_ADDR        AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as PMU below
#define PMU_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as CCM_ANALOG	above
#define TEMPMON_BASE_ADDR           AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as CCM_ANALOG	above
#define USB_ANALOG_BASE_ADDR        AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as CCM_ANALOG	above
#define XTALOSC_BASE_ADDR           AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as CCM_ANALOG	above
#define ANATOP_BASE_ADDR            AIPS1_OFF_BASE_ADDR+0x00048000   // 0x020C8000		same as CCM_ANALOG	above
#define USB_PHY_BASE_ADDR           AIPS1_OFF_BASE_ADDR+0x00049000   // 0x020C9000
#define IP2APB_USBPHY1_BASE_ADDR    AIPS1_OFF_BASE_ADDR+0x00049000   // 0x020C9000
#define IP2APB_USBPHY2_BASE_ADDR    AIPS1_OFF_BASE_ADDR+0x0004A000   // 0x020CA000
#define SNVS_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x0004C000   // 0x020CC000
#define EPIT1_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00050000   // 0x020D0000
#define EPIT2_BASE_ADDR             AIPS1_OFF_BASE_ADDR+0x00054000   // 0x020D4000
#define SRC_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00058000   // 0x020D8000
#define GPC_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x0005C000   // 0x020DC000		same as DVFS below
#define DVFS_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x0005C000   // 0x020DC000		same as GPC	above
#define IOMUXC_BASE_ADDR            AIPS1_OFF_BASE_ADDR+0x00060000   // 0x020E0000
#define CSI_BASE_ADDR               AIPS1_OFF_BASE_ADDR+0x00064000   // 0x020E4000 (was DCIC1)
#define SPDC_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00068000   // 0x020E8000 (was DCIC2)
#define SDMA_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x0006C000   // 0x020EC000
#define EPXP_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00070000   // 0x020F0000
#define EPDC_BASE_ADDR              AIPS1_OFF_BASE_ADDR+0x00074000   // 0x020F4000
#define ELCDIF_BASE_ADDR            AIPS1_OFF_BASE_ADDR+0x00078000   // 0x020F8000
#define DCP_BASE_ADDRESS            AIPS1_OFF_BASE_ADDR+0x0007C000   // 0x020FC000

// #define CAAM_BASE_ADDR           AIPS_TZ2_BASE_ADDR+0x00000000    // 0x02100000 make res
#define ARM_IPS_BASE_ADDR           AIPS_TZ2_BASE_ADDR+0x00040000    // 0x02140000

#define AIPS2_ON_BASE_ADDR          AIPS_TZ2_BASE_ADDR+0x0007C000    // 0x0217C000
#define AIPS2_OFF_BASE_ADDR         AIPS_TZ2_BASE_ADDR+0x00080000    // 0x02180000

#define USBOH3_PL301_BASE_ADDR      AIPS2_OFF_BASE_ADDR+0x00000000   // 0x02180000
#define USBOH3_USB_BASE_ADDR        AIPS2_OFF_BASE_ADDR+0x00004000   // 0x02184000
#define ENET_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00008000   // 0x02188000
//#define RESERVED                  AIPS2_OFF_BASE_ADDR+0x0000C000   // 0x0218C000
#define USDHC1_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x00010000   // 0x02190000
#define USDHC2_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x00014000   // 0x02194000
#define USDHC3_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x00018000   // 0x02198000
#define USDHC4_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x0001C000   // 0x0219C000
#define I2C1_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00020000   // 0x021A0000
#define I2C2_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00024000   // 0x021A4000
#define I2C3_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00028000   // 0x021A8000
#define ROMCP_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x0002C000   // 0x021AC000
#define MMDC_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00030000   // 0x021B0000
#define RNGB_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00034000   // 0x021B4000
#define WEIM_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00038000   // 0x021B8000
#define OCOTP_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x0003C000   // 0x021BC000
#define CSU_BASE_ADDR               AIPS2_OFF_BASE_ADDR+0x00040000   // 0x021C0000
#define IP2APB_PERFMON1_BASE_ADDR   AIPS2_OFF_BASE_ADDR+0x00044000   // 0x021C4000
#define IP2APB_PERFMON2_BASE_ADDR   AIPS2_OFF_BASE_ADDR+0x00048000   // 0x021C8000
#define IP2APB_PERFMON3_BASE_ADDR   AIPS2_OFF_BASE_ADDR+0x0004C000   // 0x021CC000
#define IP2APB_TZASC1_BASE_ADDR     AIPS2_OFF_BASE_ADDR+0x00050000   // 0x021D0000
#define IP2APB_TZASC2_BASE_ADDR     AIPS2_OFF_BASE_ADDR+0x00054000   // 0x021D4000
#define AUDMUX_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x00058000   // 0x021D8000
//#define MIPI_CSI2_BASE_ADDR           AIPS2_OFF_BASE_ADDR+0x0005C000 // 0x021DC000  make res 
//#define MIPI_DSI_BASE_ADDR            AIPS2_OFF_BASE_ADDR+0x00060000 // 0x021E0000  make res 
#define VDOA_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00064000   // 0x021E4000
#define UART2_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x00068000   // 0x021E8000
#define UART3_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x0006C000   // 0x021EC000
#define UART4_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x00070000   // 0x021F0000
#define UART5_BASE_ADDR             AIPS2_OFF_BASE_ADDR+0x00074000   // 0x021F4000
#define I2C4_BASE_ADDR              AIPS2_OFF_BASE_ADDR+0x00080000   // 0x021F8000

// CoreSight (ARM Debug)
#define DEBUG_ROM_BASE_ADDR         ARM_IPS_BASE_ADDR+0x00000000     // 0x02100000
#define ETB_BASE_ADDR               ARM_IPS_BASE_ADDR+0x00041000     // 0x02141000
#define EXT_CTI_BASE_ADDR           ARM_IPS_BASE_ADDR+0x00042000     // 0x02142000
#define TPIU_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00043000     // 0x02143000
#define FUNNEL_BASE_ADDR            ARM_IPS_BASE_ADDR+0x00044000     // 0x02144000
#define CORTEX_ROM_TABLE            ARM_IPS_BASE_ADDR+0x0004F000     // 0x0214F000
#define CORTEX_DEBUG_UNIT           ARM_IPS_BASE_ADDR+0x00050000     // 0x02150000
#define CORE0_DEBUG_UNIT            ARM_IPS_BASE_ADDR+0x00050000     // 0x02150000
#define PMU0_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00051000     // 0x02151000
#define CORE1_DEBUG_UNIT            ARM_IPS_BASE_ADDR+0x00052000     // 0x02152000
#define PMU1_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00053000     // 0x02153000
#define CORE2_DEBUG_UNIT            ARM_IPS_BASE_ADDR+0x00054000     // 0x02154000
#define PMU2_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00055000     // 0x02155000
#define CORE3_DEBUG_UNIT            ARM_IPS_BASE_ADDR+0x00056000     // 0x02156000
#define PMU3_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00057000     // 0x02157000
#define CTI0_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00058000     // 0x02158000
#define CTI1_BASE_ADDR              ARM_IPS_BASE_ADDR+0x00059000     // 0x02159000
#define CTI2_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005A000     // 0x0215A000
#define CTI3_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005B000     // 0x0215B000
#define PTM0_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005C000     // 0x0215C000
#define PTM_BASE_ADDR               ARM_IPS_BASE_ADDR+0x0005C000     // 0x0215C000
#define PTM1_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005D000     // 0x0215D000
#define PTM2_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005E000     // 0x0215E000
#define PTM3_BASE_ADDR              ARM_IPS_BASE_ADDR+0x0005F000     // 0x0215F000

// Cortex-A9 MPCore private memory region
#define ARM_PERIPHBASE                  0x00A00000                   // 0x00A00000
#define SCU_BASE_ADDR                   ARM_PERIPHBASE               // 0x00A00000
#define IC_INTERFACES_BASE_ADDR         ARM_PERIPHBASE+0x00000100    // 0x00A00100
#define GLOBAL_TIMER_BASE_ADDR          ARM_PERIPHBASE+0x00000200    // 0x00A00200
#define PRIVATE_TIMERS_WD_BASE_ADDR     ARM_PERIPHBASE+0x00000600    // 0x00A00600
#define IC_DISTRIBUTOR_BASE_ADDR        ARM_PERIPHBASE+0x00001000    // 0x00A01000

#endif //_SOC_MEMORY_MAP_H
