add_file_target(FILE clkinv.sim.v SCANNER_TYPE verilog)
v2x(
    NAME clkinv
    SRCS clkinv.sim.v
    )
