Classic Timing Analyzer report for C_V_R_M
Tue Sep 08 23:29:03 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                                 ; To                                                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; -0.159 ns                        ; rq                                                   ; P_CT:pcr1|present.Attente                            ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.548 ns                        ; P_O:po1|A_7_S:A7S1|dout_5[5]                         ; seg_5[5]                                             ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 1.929 ns                         ; i_in                                                 ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 329.27 MHz ( period = 3.037 ns ) ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[5]                         ; clk        ; clk      ; 1029         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                                      ;                                                      ;            ;          ; 1029         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                 ; To                                                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 329.27 MHz ( period = 3.037 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.759 ns                ;
; N/A                                     ; 340.83 MHz ( period = 2.934 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.727 ns                ;
; N/A                                     ; 345.42 MHz ( period = 2.895 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A                                     ; 349.28 MHz ( period = 2.863 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.656 ns                ;
; N/A                                     ; 354.61 MHz ( period = 2.820 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.613 ns                ;
; N/A                                     ; 358.17 MHz ( period = 2.792 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.585 ns                ;
; N/A                                     ; 363.77 MHz ( period = 2.749 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.542 ns                ;
; N/A                                     ; 365.50 MHz ( period = 2.736 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.529 ns                ;
; N/A                                     ; 369.00 MHz ( period = 2.710 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.503 ns                ;
; N/A                                     ; 370.10 MHz ( period = 2.702 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 373.27 MHz ( period = 2.679 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.472 ns                ;
; N/A                                     ; 373.41 MHz ( period = 2.678 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 375.23 MHz ( period = 2.665 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.458 ns                ;
; N/A                                     ; 378.93 MHz ( period = 2.639 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.432 ns                ;
; N/A                                     ; 379.79 MHz ( period = 2.633 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.426 ns                ;
; N/A                                     ; 383.44 MHz ( period = 2.608 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 385.51 MHz ( period = 2.594 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.387 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.364 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A                                     ; 387.90 MHz ( period = 2.578 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A                                     ; 389.41 MHz ( period = 2.568 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.361 ns                ;
; N/A                                     ; 389.86 MHz ( period = 2.565 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.358 ns                ;
; N/A                                     ; 390.32 MHz ( period = 2.562 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.355 ns                ;
; N/A                                     ; 393.24 MHz ( period = 2.543 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 2.329 ns                ;
; N/A                                     ; 394.17 MHz ( period = 2.537 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; 394.79 MHz ( period = 2.533 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.326 ns                ;
; N/A                                     ; 395.88 MHz ( period = 2.526 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 396.35 MHz ( period = 2.523 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.316 ns                ;
; N/A                                     ; 396.98 MHz ( period = 2.519 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.297 ns                ;
; N/A                                     ; 400.96 MHz ( period = 2.494 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.287 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.277 ns                ;
; N/A                                     ; 401.45 MHz ( period = 2.491 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 404.53 MHz ( period = 2.472 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; clk        ; clk      ; None                        ; None                      ; 2.258 ns                ;
; N/A                                     ; 406.17 MHz ( period = 2.462 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.255 ns                ;
; N/A                                     ; 406.34 MHz ( period = 2.461 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 406.34 MHz ( period = 2.461 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 406.34 MHz ( period = 2.461 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 406.34 MHz ( period = 2.461 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 406.34 MHz ( period = 2.461 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.252 ns                ;
; N/A                                     ; 407.83 MHz ( period = 2.452 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.245 ns                ;
; N/A                                     ; 408.50 MHz ( period = 2.448 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.241 ns                ;
; N/A                                     ; 410.85 MHz ( period = 2.434 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.227 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 411.52 MHz ( period = 2.430 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.221 ns                ;
; N/A                                     ; 412.71 MHz ( period = 2.423 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.216 ns                ;
; N/A                                     ; 413.22 MHz ( period = 2.420 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.213 ns                ;
; N/A                                     ; 413.39 MHz ( period = 2.419 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 2.205 ns                ;
; N/A                                     ; 415.11 MHz ( period = 2.409 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.202 ns                ;
; N/A                                     ; 416.49 MHz ( period = 2.401 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; clk        ; clk      ; None                        ; None                      ; 2.187 ns                ;
; N/A                                     ; 416.84 MHz ( period = 2.399 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A                                     ; 416.84 MHz ( period = 2.399 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A                                     ; 416.84 MHz ( period = 2.399 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A                                     ; 416.84 MHz ( period = 2.399 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A                                     ; 416.84 MHz ( period = 2.399 ns )                    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A                                     ; 418.24 MHz ( period = 2.391 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.184 ns                ;
; N/A                                     ; 419.99 MHz ( period = 2.381 ns )                    ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.174 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.171 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.170 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 2.153 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.156 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[8]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.156 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.142 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; clk        ; clk      ; None                        ; None                      ; 2.134 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.131 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 2.118 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.104 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[9]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.103 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[5]  ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[6]  ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[7]  ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[8]  ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[9]  ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[10] ; clk        ; clk      ; None                        ; None                      ; 2.093 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[20] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.100 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.091 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.085 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[8]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.085 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 2.076 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.068 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.071 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; clk        ; clk      ; None                        ; None                      ; 2.063 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.060 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.057 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; clk        ; clk      ; None                        ; None                      ; 2.047 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[12] ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[14] ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[16] ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 2.032 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[9]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 2.032 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 2.029 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 2.028 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 2.025 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[8]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; clk        ; clk      ; None                        ; None                      ; 2.000 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 2.000 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[2]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 1.992 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 1.989 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 1.986 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[5]  ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[6]  ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[7]  ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[8]  ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[9]  ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[10] ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; clk        ; clk      ; None                        ; None                      ; 1.976 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[11] ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[15] ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[17] ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[18] ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff2|s[20] ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[9]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 1.961 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 1.958 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 1.957 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[8]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[9]  ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 1.954 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 1.951 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff2|s[0]    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; clk        ; clk      ; None                        ; None                      ; 1.940 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[4]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 1.932 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[0]      ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[1]      ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10] ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20] ; clk        ; clk      ; None                        ; None                      ; 1.921 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17] ; clk        ; clk      ; None                        ; None                      ; 1.926 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]    ; P_O:po1|COMP_30:c30|REG_FLIP_FLOP_GEN:rff1|s[3]      ; clk        ; clk      ; None                        ; None                      ; 1.917 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13] ; clk        ; clk      ; None                        ; None                      ; 1.918 ns                ;
; N/A                                     ; Restricted to 420.17 MHz ( period = 2.380 ns )      ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15] ; clk        ; clk      ; None                        ; None                      ; 1.915 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                      ;                                                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                           ;
+------------------------------------------+------------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                 ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 1.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 1.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 1.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 1.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 1.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 1.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 1.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 1.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 1.831 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 1.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 1.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 1.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 1.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 1.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 1.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 1.951 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 1.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 1.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 1.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 1.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 1.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 1.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 1.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 1.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 1.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 1.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 1.775 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 1.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 2.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 1.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 2.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 2.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 2.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 1.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 1.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 1.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 2.080 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 1.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 2.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 1.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 2.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 1.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 1.925 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 1.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 2.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 2.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 1.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 2.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.216 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.223 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 1.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 1.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 2.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 2.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 2.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 1.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 2.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 1.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 2.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 2.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 2.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 1.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 2.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 2.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 2.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 2.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 2.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.362 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 1.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                       ; None                       ; 2.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 2.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 2.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 2.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 2.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 1.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 2.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 2.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                       ; None                       ; 2.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 2.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 1.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[4] ; clk        ; clk      ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 2.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 2.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 1.993 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 2.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[1] ; clk        ; clk      ; None                       ; None                       ; 2.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; P_O:po1|A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 2.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 2.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 2.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[7] ; clk        ; clk      ; None                       ; None                       ; 2.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 2.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[3] ; clk        ; clk      ; None                       ; None                       ; 2.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_1[4] ; clk        ; clk      ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[7] ; clk        ; clk      ; None                       ; None                       ; 2.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 2.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_0[5] ; clk        ; clk      ; None                       ; None                       ; 2.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 2.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[2] ; clk        ; clk      ; None                       ; None                       ; 2.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 2.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[1] ; clk        ; clk      ; None                       ; None                       ; 2.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[5] ; clk        ; clk      ; None                       ; None                       ; 2.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 2.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_1[5] ; clk        ; clk      ; None                       ; None                       ; 2.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_0[3] ; clk        ; clk      ; None                       ; None                       ; 2.325 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.525 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 2.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_2[4] ; clk        ; clk      ; None                       ; None                       ; 2.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 2.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_3[6] ; clk        ; clk      ; None                       ; None                       ; 2.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 2.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_2[7] ; clk        ; clk      ; None                       ; None                       ; 2.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_3[4] ; clk        ; clk      ; None                       ; None                       ; 2.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_2[6] ; clk        ; clk      ; None                       ; None                       ; 2.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_1[2] ; clk        ; clk      ; None                       ; None                       ; 2.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 2.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[4] ; clk        ; clk      ; None                       ; None                       ; 2.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 2.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[1] ; clk        ; clk      ; None                       ; None                       ; 2.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_0[6] ; clk        ; clk      ; None                       ; None                       ; 2.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[6] ; clk        ; clk      ; None                       ; None                       ; 2.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_4[5] ; clk        ; clk      ; None                       ; None                       ; 2.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 2.514 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_3[2] ; clk        ; clk      ; None                       ; None                       ; 2.139 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_2[1] ; clk        ; clk      ; None                       ; None                       ; 2.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_2[3] ; clk        ; clk      ; None                       ; None                       ; 2.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 2.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_5[5] ; clk        ; clk      ; None                       ; None                       ; 2.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[7] ; clk        ; clk      ; None                       ; None                       ; 2.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[2] ; clk        ; clk      ; None                       ; None                       ; 2.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_4[2] ; clk        ; clk      ; None                       ; None                       ; 2.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_1[6] ; clk        ; clk      ; None                       ; None                       ; 2.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 2.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; P_O:po1|A_7_S:A7S1|dout_4[3] ; clk        ; clk      ; None                       ; None                       ; 2.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_1[7] ; clk        ; clk      ; None                       ; None                       ; 2.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_3[3] ; clk        ; clk      ; None                       ; None                       ; 2.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; P_O:po1|A_7_S:A7S1|dout_0[2] ; clk        ; clk      ; None                       ; None                       ; 2.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_4[4] ; clk        ; clk      ; None                       ; None                       ; 2.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_5[1] ; clk        ; clk      ; None                       ; None                       ; 2.489 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; P_O:po1|A_7_S:A7S1|dout_3[5] ; clk        ; clk      ; None                       ; None                       ; 2.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_5[6] ; clk        ; clk      ; None                       ; None                       ; 2.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; P_O:po1|A_7_S:A7S1|dout_0[1] ; clk        ; clk      ; None                       ; None                       ; 2.351 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; P_O:po1|A_7_S:A7S1|dout_5[3] ; clk        ; clk      ; None                       ; None                       ; 2.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; P_O:po1|A_7_S:A7S1|dout_4[7] ; clk        ; clk      ; None                       ; None                       ; 2.685 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu)  ;                              ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+------------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------+
; tsu                                                                                                     ;
+-------+--------------+------------+------+---------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                                                ; To Clock ;
+-------+--------------+------------+------+---------------------------------------------------+----------+
; N/A   ; None         ; -0.159 ns  ; rq   ; P_CT:pcr1|present.Attente                         ; clk      ;
; N/A   ; None         ; -0.160 ns  ; rq   ; P_CT:pcr1|present.Request                         ; clk      ;
; N/A   ; None         ; -0.160 ns  ; rq   ; P_CT:pcr1|present.Acknowledge                     ; clk      ;
; N/A   ; None         ; -1.699 ns  ; i_in ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0] ; clk      ;
+-------+--------------+------------+------+---------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                              ;
+-------+--------------+------------+------------------------------------------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                                                 ; To       ; From Clock ;
+-------+--------------+------------+------------------------------------------------------+----------+------------+
; N/A   ; None         ; 16.548 ns  ; P_O:po1|A_7_S:A7S1|dout_5[5]                         ; seg_5[5] ; clk        ;
; N/A   ; None         ; 16.237 ns  ; P_O:po1|A_7_S:A7S1|dout_4[4]                         ; seg_4[4] ; clk        ;
; N/A   ; None         ; 16.025 ns  ; P_O:po1|A_7_S:A7S1|dout_4[5]                         ; seg_4[5] ; clk        ;
; N/A   ; None         ; 15.764 ns  ; P_O:po1|A_7_S:A7S1|dout_5[3]                         ; seg_5[3] ; clk        ;
; N/A   ; None         ; 15.720 ns  ; P_O:po1|A_7_S:A7S1|dout_4[7]                         ; seg_4[7] ; clk        ;
; N/A   ; None         ; 15.713 ns  ; P_O:po1|A_7_S:A7S1|dout_2[2]                         ; seg_2[2] ; clk        ;
; N/A   ; None         ; 15.710 ns  ; P_O:po1|A_7_S:A7S1|dout_2[3]                         ; seg_2[3] ; clk        ;
; N/A   ; None         ; 15.680 ns  ; P_O:po1|A_7_S:A7S1|dout_5[6]                         ; seg_5[6] ; clk        ;
; N/A   ; None         ; 15.590 ns  ; P_O:po1|A_7_S:A7S1|dout_0[5]                         ; seg_6[5] ; clk        ;
; N/A   ; None         ; 15.583 ns  ; P_O:po1|A_7_S:A7S1|dout_1[2]                         ; seg_1[2] ; clk        ;
; N/A   ; None         ; 15.525 ns  ; P_O:po1|A_7_S:A7S1|dout_5[2]                         ; seg_5[2] ; clk        ;
; N/A   ; None         ; 15.484 ns  ; P_O:po1|A_7_S:A7S1|dout_5[4]                         ; seg_5[4] ; clk        ;
; N/A   ; None         ; 15.484 ns  ; P_O:po1|A_7_S:A7S1|dout_4[3]                         ; seg_4[3] ; clk        ;
; N/A   ; None         ; 15.437 ns  ; P_O:po1|A_7_S:A7S1|dout_4[2]                         ; seg_4[2] ; clk        ;
; N/A   ; None         ; 15.394 ns  ; P_O:po1|A_7_S:A7S1|dout_1[3]                         ; seg_1[3] ; clk        ;
; N/A   ; None         ; 15.316 ns  ; P_O:po1|A_7_S:A7S1|dout_1[5]                         ; seg_1[5] ; clk        ;
; N/A   ; None         ; 15.244 ns  ; P_O:po1|A_7_S:A7S1|dout_4[1]                         ; seg_4[1] ; clk        ;
; N/A   ; None         ; 15.239 ns  ; P_O:po1|A_7_S:A7S1|dout_4[6]                         ; seg_4[6] ; clk        ;
; N/A   ; None         ; 15.232 ns  ; P_O:po1|A_7_S:A7S1|dout_3[2]                         ; seg_3[2] ; clk        ;
; N/A   ; None         ; 15.183 ns  ; P_O:po1|A_7_S:A7S1|dout_2[1]                         ; seg_2[1] ; clk        ;
; N/A   ; None         ; 15.157 ns  ; P_O:po1|A_7_S:A7S1|dout_2[4]                         ; seg_2[4] ; clk        ;
; N/A   ; None         ; 15.063 ns  ; P_O:po1|A_7_S:A7S1|dout_0[6]                         ; seg_6[6] ; clk        ;
; N/A   ; None         ; 15.037 ns  ; P_O:po1|A_7_S:A7S1|dout_2[7]                         ; seg_2[7] ; clk        ;
; N/A   ; None         ; 14.978 ns  ; P_O:po1|A_7_S:A7S1|dout_3[1]                         ; seg_3[1] ; clk        ;
; N/A   ; None         ; 14.975 ns  ; P_O:po1|A_7_S:A7S1|dout_0[1]                         ; seg_6[1] ; clk        ;
; N/A   ; None         ; 14.935 ns  ; P_O:po1|A_7_S:A7S1|dout_0[7]                         ; seg_6[7] ; clk        ;
; N/A   ; None         ; 14.915 ns  ; P_O:po1|A_7_S:A7S1|dout_1[1]                         ; seg_1[1] ; clk        ;
; N/A   ; None         ; 14.840 ns  ; P_O:po1|A_7_S:A7S1|dout_3[4]                         ; seg_3[4] ; clk        ;
; N/A   ; None         ; 14.828 ns  ; P_O:po1|A_7_S:A7S1|dout_0[3]                         ; seg_6[3] ; clk        ;
; N/A   ; None         ; 14.812 ns  ; P_O:po1|A_7_S:A7S1|dout_5[1]                         ; seg_5[1] ; clk        ;
; N/A   ; None         ; 14.722 ns  ; P_O:po1|A_7_S:A7S1|dout_0[4]                         ; seg_6[4] ; clk        ;
; N/A   ; None         ; 14.704 ns  ; P_O:po1|A_7_S:A7S1|dout_2[5]                         ; seg_2[5] ; clk        ;
; N/A   ; None         ; 14.701 ns  ; P_O:po1|A_7_S:A7S1|dout_2[6]                         ; seg_2[6] ; clk        ;
; N/A   ; None         ; 14.646 ns  ; P_O:po1|A_7_S:A7S1|dout_1[6]                         ; seg_1[6] ; clk        ;
; N/A   ; None         ; 14.616 ns  ; P_O:po1|A_7_S:A7S1|dout_3[3]                         ; seg_3[3] ; clk        ;
; N/A   ; None         ; 14.576 ns  ; P_O:po1|A_7_S:A7S1|dout_3[5]                         ; seg_3[5] ; clk        ;
; N/A   ; None         ; 14.555 ns  ; P_O:po1|A_7_S:A7S1|dout_3[6]                         ; seg_3[6] ; clk        ;
; N/A   ; None         ; 14.544 ns  ; P_O:po1|A_7_S:A7S1|dout_3[7]                         ; seg_3[7] ; clk        ;
; N/A   ; None         ; 14.541 ns  ; P_O:po1|A_7_S:A7S1|dout_5[7]                         ; seg_5[7] ; clk        ;
; N/A   ; None         ; 14.229 ns  ; P_O:po1|A_7_S:A7S1|dout_1[7]                         ; seg_1[7] ; clk        ;
; N/A   ; None         ; 14.218 ns  ; P_O:po1|A_7_S:A7S1|dout_0[2]                         ; seg_6[2] ; clk        ;
; N/A   ; None         ; 14.150 ns  ; P_O:po1|A_7_S:A7S1|dout_1[4]                         ; seg_1[4] ; clk        ;
; N/A   ; None         ; 10.757 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[7]  ; v[7]     ; clk        ;
; N/A   ; None         ; 10.719 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[19] ; v[19]    ; clk        ;
; N/A   ; None         ; 10.688 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[11] ; v[11]    ; clk        ;
; N/A   ; None         ; 10.669 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[2]  ; v[2]     ; clk        ;
; N/A   ; None         ; 10.183 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[13] ; v[13]    ; clk        ;
; N/A   ; None         ; 10.104 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[20] ; v[20]    ; clk        ;
; N/A   ; None         ; 10.079 ns  ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[12] ; v[12]    ; clk        ;
; N/A   ; None         ; 9.880 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[16] ; v[16]    ; clk        ;
; N/A   ; None         ; 9.861 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[5]  ; v[5]     ; clk        ;
; N/A   ; None         ; 9.740 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[9]  ; v[9]     ; clk        ;
; N/A   ; None         ; 9.700 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[8]  ; v[8]     ; clk        ;
; N/A   ; None         ; 9.634 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[0]  ; v[0]     ; clk        ;
; N/A   ; None         ; 9.624 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[1]  ; v[1]     ; clk        ;
; N/A   ; None         ; 9.598 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18] ; v[18]    ; clk        ;
; N/A   ; None         ; 9.519 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[6]  ; v[6]     ; clk        ;
; N/A   ; None         ; 9.442 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[10] ; v[10]    ; clk        ;
; N/A   ; None         ; 9.393 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[17] ; v[17]    ; clk        ;
; N/A   ; None         ; 9.362 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[3]  ; v[3]     ; clk        ;
; N/A   ; None         ; 9.340 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[14] ; v[14]    ; clk        ;
; N/A   ; None         ; 9.312 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[15] ; v[15]    ; clk        ;
; N/A   ; None         ; 9.293 ns   ; P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[4]  ; v[4]     ; clk        ;
; N/A   ; None         ; 7.723 ns   ; P_CT:pcr1|present.Acknowledge                        ; ack      ; clk        ;
+-------+--------------+------------+------------------------------------------------------+----------+------------+


+---------------------------------------------------------------------------------------------------------------+
; th                                                                                                            ;
+---------------+-------------+-----------+------+---------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                                                ; To Clock ;
+---------------+-------------+-----------+------+---------------------------------------------------+----------+
; N/A           ; None        ; 1.929 ns  ; i_in ; P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0] ; clk      ;
; N/A           ; None        ; 0.390 ns  ; rq   ; P_CT:pcr1|present.Request                         ; clk      ;
; N/A           ; None        ; 0.390 ns  ; rq   ; P_CT:pcr1|present.Acknowledge                     ; clk      ;
; N/A           ; None        ; 0.389 ns  ; rq   ; P_CT:pcr1|present.Attente                         ; clk      ;
+---------------+-------------+-----------+------+---------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Sep 08 23:29:02 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off C_V_R_M -c C_V_R_M --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_1[1]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_2[1]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_3[1]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_4[1]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_5[1]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[7]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[6]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[5]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[4]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[3]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[2]" is a latch
    Warning: Node "P_O:po1|A_7_S:A7S1|dout_0[1]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 10 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~5" as buffer
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~4" as buffer
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~3" as buffer
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~2" as buffer
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~1" as buffer
    Info: Detected gated clock "P_O:po1|A_7_S:A7S1|Equal0~0" as buffer
    Info: Detected ripple clock "P_O:po1|M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]" as buffer
    Info: Detected ripple clock "P_O:po1|M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[1]" as buffer
    Info: Detected ripple clock "P_O:po1|M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[2]" as buffer
    Info: Detected ripple clock "P_O:po1|DIV_FRE:df1|D_BAS:div|q" as buffer
Info: Clock "clk" has Internal fmax of 329.27 MHz between source register "P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]" and destination register "P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20]" (period= 3.037 ns)
    Info: + Longest register to register delay is 2.830 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X52_Y33_N13; Fanout = 3; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: 2: + IC(0.322 ns) + CELL(0.414 ns) = 0.736 ns; Loc. = LCCOMB_X52_Y33_N12; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]~22'
        Info: 3: + IC(0.000 ns) + CELL(0.159 ns) = 0.895 ns; Loc. = LCCOMB_X52_Y33_N14; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[1]~24'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 0.966 ns; Loc. = LCCOMB_X52_Y33_N16; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[2]~26'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.037 ns; Loc. = LCCOMB_X52_Y33_N18; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[3]~28'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.108 ns; Loc. = LCCOMB_X52_Y33_N20; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[4]~30'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.179 ns; Loc. = LCCOMB_X52_Y33_N22; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[5]~32'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.250 ns; Loc. = LCCOMB_X52_Y33_N24; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[6]~34'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.321 ns; Loc. = LCCOMB_X52_Y33_N26; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[7]~36'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 1.392 ns; Loc. = LCCOMB_X52_Y33_N28; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[8]~38'
        Info: 11: + IC(0.000 ns) + CELL(0.146 ns) = 1.538 ns; Loc. = LCCOMB_X52_Y33_N30; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[9]~40'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 1.609 ns; Loc. = LCCOMB_X52_Y32_N0; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[10]~42'
        Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 1.680 ns; Loc. = LCCOMB_X52_Y32_N2; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[11]~44'
        Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 1.751 ns; Loc. = LCCOMB_X52_Y32_N4; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[12]~46'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 1.822 ns; Loc. = LCCOMB_X52_Y32_N6; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[13]~48'
        Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 1.893 ns; Loc. = LCCOMB_X52_Y32_N8; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[14]~50'
        Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 1.964 ns; Loc. = LCCOMB_X52_Y32_N10; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[15]~52'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 2.035 ns; Loc. = LCCOMB_X52_Y32_N12; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[16]~54'
        Info: 19: + IC(0.000 ns) + CELL(0.159 ns) = 2.194 ns; Loc. = LCCOMB_X52_Y32_N14; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[17]~56'
        Info: 20: + IC(0.000 ns) + CELL(0.071 ns) = 2.265 ns; Loc. = LCCOMB_X52_Y32_N16; Fanout = 2; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[18]~58'
        Info: 21: + IC(0.000 ns) + CELL(0.071 ns) = 2.336 ns; Loc. = LCCOMB_X52_Y32_N18; Fanout = 1; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[19]~60'
        Info: 22: + IC(0.000 ns) + CELL(0.410 ns) = 2.746 ns; Loc. = LCCOMB_X52_Y32_N20; Fanout = 1; COMB Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20]~61'
        Info: 23: + IC(0.000 ns) + CELL(0.084 ns) = 2.830 ns; Loc. = LCFF_X52_Y32_N21; Fanout = 2; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20]'
        Info: Total cell delay = 2.508 ns ( 88.62 % )
        Info: Total interconnect delay = 0.322 ns ( 11.38 % )
    Info: - Smallest clock skew is 0.007 ns
        Info: + Shortest clock path from clock "clk" to destination register is 4.493 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.632 ns) + CELL(0.000 ns) = 2.740 ns; Loc. = CLKCTRL_G0; Fanout = 70; COMB Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q~clkctrl'
            Info: 4: + IC(1.216 ns) + CELL(0.537 ns) = 4.493 ns; Loc. = LCFF_X52_Y32_N21; Fanout = 2; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[20]'
            Info: Total cell delay = 2.313 ns ( 51.48 % )
            Info: Total interconnect delay = 2.180 ns ( 48.52 % )
        Info: - Longest clock path from clock "clk" to source register is 4.486 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.632 ns) + CELL(0.000 ns) = 2.740 ns; Loc. = CLKCTRL_G0; Fanout = 70; COMB Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q~clkctrl'
            Info: 4: + IC(1.209 ns) + CELL(0.537 ns) = 4.486 ns; Loc. = LCFF_X52_Y33_N13; Fanout = 3; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff1|s[0]'
            Info: Total cell delay = 2.313 ns ( 51.56 % )
            Info: Total interconnect delay = 2.173 ns ( 48.44 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18]" and destination pin or register "P_O:po1|A_7_S:A7S1|dout_5[5]" for clock "clk" (Hold time is 3.697 ns)
    Info: + Largest clock skew is 5.621 ns
        Info: + Longest clock path from clock "clk" to destination register is 10.098 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(2.594 ns) + CELL(0.787 ns) = 5.489 ns; Loc. = LCFF_X51_Y34_N15; Fanout = 15; REG Node = 'P_O:po1|M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]'
            Info: 4: + IC(0.355 ns) + CELL(0.419 ns) = 6.263 ns; Loc. = LCCOMB_X51_Y34_N6; Fanout = 1; COMB Node = 'P_O:po1|A_7_S:A7S1|Equal0~4'
            Info: 5: + IC(2.053 ns) + CELL(0.000 ns) = 8.316 ns; Loc. = CLKCTRL_G12; Fanout = 7; COMB Node = 'P_O:po1|A_7_S:A7S1|Equal0~4clkctrl'
            Info: 6: + IC(1.507 ns) + CELL(0.275 ns) = 10.098 ns; Loc. = LCCOMB_X53_Y34_N22; Fanout = 1; REG Node = 'P_O:po1|A_7_S:A7S1|dout_5[5]'
            Info: Total cell delay = 3.257 ns ( 32.25 % )
            Info: Total interconnect delay = 6.841 ns ( 67.75 % )
        Info: - Shortest clock path from clock "clk" to source register is 4.477 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
            Info: 3: + IC(0.632 ns) + CELL(0.000 ns) = 2.740 ns; Loc. = CLKCTRL_G0; Fanout = 70; COMB Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q~clkctrl'
            Info: 4: + IC(1.200 ns) + CELL(0.537 ns) = 4.477 ns; Loc. = LCFF_X52_Y34_N19; Fanout = 3; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18]'
            Info: Total cell delay = 2.313 ns ( 51.66 % )
            Info: Total interconnect delay = 2.164 ns ( 48.34 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 1.674 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X52_Y34_N19; Fanout = 3; REG Node = 'P_O:po1|COMP_V_S_F:CVSF|REG_FLIP_FLOP_GEN:rff3|s[18]'
        Info: 2: + IC(0.000 ns) + CELL(0.323 ns) = 0.323 ns; Loc. = LCCOMB_X52_Y34_N18; Fanout = 7; COMB Node = 'P_O:po1|M_T:mt1|MUX_6_1:mux6_1|y[2]~32'
        Info: 3: + IC(0.480 ns) + CELL(0.150 ns) = 0.953 ns; Loc. = LCCOMB_X53_Y34_N24; Fanout = 5; COMB Node = 'P_O:po1|SEVEN_SEG:seg1|seg_out[5]~269'
        Info: 4: + IC(0.283 ns) + CELL(0.438 ns) = 1.674 ns; Loc. = LCCOMB_X53_Y34_N22; Fanout = 1; REG Node = 'P_O:po1|A_7_S:A7S1|dout_5[5]'
        Info: Total cell delay = 0.911 ns ( 54.42 % )
        Info: Total interconnect delay = 0.763 ns ( 45.58 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "P_CT:pcr1|present.Attente" (data pin = "rq", clock pin = "clk") is -0.159 ns
    Info: + Longest pin to register delay is 2.666 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_G15; Fanout = 3; PIN Node = 'rq'
        Info: 2: + IC(1.203 ns) + CELL(0.420 ns) = 2.582 ns; Loc. = LCCOMB_X51_Y38_N2; Fanout = 1; COMB Node = 'P_CT:pcr1|Selector0~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.666 ns; Loc. = LCFF_X51_Y38_N3; Fanout = 22; REG Node = 'P_CT:pcr1|present.Attente'
        Info: Total cell delay = 1.463 ns ( 54.88 % )
        Info: Total interconnect delay = 1.203 ns ( 45.12 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.789 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 4; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.149 ns) + CELL(0.537 ns) = 2.789 ns; Loc. = LCFF_X51_Y38_N3; Fanout = 22; REG Node = 'P_CT:pcr1|present.Attente'
        Info: Total cell delay = 1.526 ns ( 54.71 % )
        Info: Total interconnect delay = 1.263 ns ( 45.29 % )
Info: tco from clock "clk" to destination pin "seg_5[5]" through register "P_O:po1|A_7_S:A7S1|dout_5[5]" is 16.548 ns
    Info: + Longest clock path from clock "clk" to source register is 10.098 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
        Info: 3: + IC(2.594 ns) + CELL(0.787 ns) = 5.489 ns; Loc. = LCFF_X51_Y34_N15; Fanout = 15; REG Node = 'P_O:po1|M_T:mt1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: 4: + IC(0.355 ns) + CELL(0.419 ns) = 6.263 ns; Loc. = LCCOMB_X51_Y34_N6; Fanout = 1; COMB Node = 'P_O:po1|A_7_S:A7S1|Equal0~4'
        Info: 5: + IC(2.053 ns) + CELL(0.000 ns) = 8.316 ns; Loc. = CLKCTRL_G12; Fanout = 7; COMB Node = 'P_O:po1|A_7_S:A7S1|Equal0~4clkctrl'
        Info: 6: + IC(1.507 ns) + CELL(0.275 ns) = 10.098 ns; Loc. = LCCOMB_X53_Y34_N22; Fanout = 1; REG Node = 'P_O:po1|A_7_S:A7S1|dout_5[5]'
        Info: Total cell delay = 3.257 ns ( 32.25 % )
        Info: Total interconnect delay = 6.841 ns ( 67.75 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 6.450 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X53_Y34_N22; Fanout = 1; REG Node = 'P_O:po1|A_7_S:A7S1|dout_5[5]'
        Info: 2: + IC(3.642 ns) + CELL(2.808 ns) = 6.450 ns; Loc. = PIN_A22; Fanout = 0; PIN Node = 'seg_5[5]'
        Info: Total cell delay = 2.808 ns ( 43.53 % )
        Info: Total interconnect delay = 3.642 ns ( 56.47 % )
Info: th for register "P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]" (data pin = "i_in", clock pin = "clk") is 1.929 ns
    Info: + Longest clock path from clock "clk" to destination register is 4.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.332 ns) + CELL(0.787 ns) = 2.108 ns; Loc. = LCFF_X1_Y25_N9; Fanout = 4; REG Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q'
        Info: 3: + IC(0.632 ns) + CELL(0.000 ns) = 2.740 ns; Loc. = CLKCTRL_G0; Fanout = 70; COMB Node = 'P_O:po1|DIV_FRE:df1|D_BAS:div|q~clkctrl'
        Info: 4: + IC(1.211 ns) + CELL(0.537 ns) = 4.488 ns; Loc. = LCFF_X53_Y33_N31; Fanout = 2; REG Node = 'P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: Total cell delay = 2.313 ns ( 51.54 % )
        Info: Total interconnect delay = 2.175 ns ( 48.46 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.825 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 1; PIN Node = 'i_in'
        Info: 2: + IC(1.633 ns) + CELL(0.149 ns) = 2.741 ns; Loc. = LCCOMB_X53_Y33_N30; Fanout = 1; COMB Node = 'P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.825 ns; Loc. = LCFF_X53_Y33_N31; Fanout = 2; REG Node = 'P_O:po1|FRONT_DCT:fd1|REG_FLIP_FLOP_GEN:rff1|s[0]'
        Info: Total cell delay = 1.192 ns ( 42.19 % )
        Info: Total interconnect delay = 1.633 ns ( 57.81 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Tue Sep 08 23:29:03 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


