TimeQuest Timing Analyzer report for ddl_ctrlr
Tue Apr 22 15:34:40 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1-2 processors         ; 100.0%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Tue Apr 22 15:34:38 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                                ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; altera_reserved_tck                       ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { altera_reserved_tck }                ;
; CLK40DES1                                 ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { CLK40DES1 }                          ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { ddlctrlr:inst|CLMN_READ_STATUS_2 }   ;
; inst63                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst63 }                             ;
; inst85                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst85 }                             ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[0] } ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[1] } ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[2] } ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[4] } ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 79.64 MHz  ; 79.64 MHz       ; PLL0:inst44|altpll:altpll_component|_clk0 ;      ;
; 105.11 MHz ; 105.11 MHz      ; PLL0:inst44|altpll:altpll_component|_clk2 ;      ;
; 132.45 MHz ; 132.45 MHz      ; PLL0:inst44|altpll:altpll_component|_clk1 ;      ;
; 237.08 MHz ; 237.08 MHz      ; PLL0:inst44|altpll:altpll_component|_clk4 ;      ;
; 333.78 MHz ; 333.78 MHz      ; inst85                                    ;      ;
; 335.35 MHz ; 335.35 MHz      ; inst63                                    ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.016  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 3.802  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 3.887  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 7.952  ; 0.000         ;
; inst85                                    ; 22.004 ; 0.000         ;
; inst63                                    ; 22.018 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst63                                    ; 0.744 ; 0.000         ;
; inst85                                    ; 0.744 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.509  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.430  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 7.568  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 8.613  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 10.072 ; 0.000         ;
; inst85                                    ; 10.476 ; 0.000         ;
; inst63                                    ; 22.814 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.800  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.830  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 0.906  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 1.416  ; 0.000         ;
; inst63                                    ; 1.518  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.912  ; 0.000         ;
; inst85                                    ; 14.198 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.680 ; 0.000         ;
; inst63                                    ; 11.680 ; 0.000         ;
; inst85                                    ; 11.680 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                       ; 97.778 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.665 ; 5.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.393 ; 5.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 5.249 ; 5.249 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.186 ; 5.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.989 ; 4.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.278 ; 5.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.032 ; 5.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.147 ; 5.147 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 5.526 ; 5.526 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.014 ; 5.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.573 ; 5.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.397 ; 5.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.665 ; 5.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.947 ; 5.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.089 ; 7.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.554 ; 6.554 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.023 ; 6.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.822 ; 6.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.792 ; 5.792 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.891 ; 5.891 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.811 ; 6.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 7.089 ; 7.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.436 ; 6.436 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.711 ; 7.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.208 ; 7.208 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.113 ; 7.113 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.377 ; 7.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.711 ; 7.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.014 ; 7.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.817 ; 6.817 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.817 ; 6.817 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.023 ; 6.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.011 ; 6.011 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.224 ; 6.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.927 ; 4.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.761 ; 5.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.836 ; 5.836 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 7.018 ; 7.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.741 ; 5.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.714 ; 6.714 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.141 ; 6.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.614 ; 6.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.702 ; 6.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.009 ; 6.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.230 ; 6.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.450 ; 6.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.714 ; 6.714 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.111 ; 6.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 6.643 ; 6.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.271 ; 6.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 6.085 ; 6.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.047 ; 6.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.824 ; 5.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.615 ; 5.615 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.933 ; 4.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.674 ; 6.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.555 ; 5.555 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.331 ; 6.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.650 ; 5.650 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.154 ; 6.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.690 ; 5.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.314 ; 6.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.105 ; 6.105 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.820 ; 5.820 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.953 ; 5.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.864 ; 4.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.957 ; 4.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.536 ; 4.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.538 ; 5.538 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.610 ; 4.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.345 ; 7.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.061 ; 7.061 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.272 ; 8.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.177 ; 8.177 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.441 ; 8.441 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.078 ; 8.078 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.344 ; 6.344 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.603 ; 7.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.284 ; 6.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.010 ; 6.010 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.960 ; 6.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.603 ; 7.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.511 ; 6.511 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.952 ; 2.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.940 ; 2.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 3.406 ; 3.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.559 ; 2.559 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.975 ; 3.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.906 ; 2.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.851 ; 3.851 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.969 ; 2.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.995 ; 2.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 3.383 ; 3.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.976 ; 2.976 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.701 ; 2.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.782 ; 2.782 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.384 ; 2.384 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.939 ; 2.939 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.127 ; 3.127 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.209 ; 3.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.548 ; 2.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.520 ; 2.520 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.530 ; 2.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.501 ; 3.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.157 ; 2.157 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 3.154 ; 3.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.866 ; 2.866 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.516 ; 2.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.595 ; 2.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 3.134 ; 3.134 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.388 ; 2.388 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.461 ; 2.461 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.645 ; 2.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.965 ; 1.965 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.046 ; 7.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.542 ; 6.542 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.062 ; 7.062 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.168 ; 6.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.318 ; 5.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.733 ; 4.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.953 ; 4.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 6.168 ; 6.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.722 ; 5.722 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.004 ; 5.004 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.772 ; 5.772 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 4.677 ; 4.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.420 ; 5.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.049 ; 5.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.416 ; 5.416 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.291 ; 5.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 6.155 ; 6.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.998 ; 4.998 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.815 ; 5.815 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.435 ; 4.435 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 5.474 ; 5.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 6.051 ; 6.051 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.150 ; 6.150 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.894 ; 5.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.883 ; 5.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.452 ; 5.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.516 ; 5.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.857 ; 5.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.778 ; 5.778 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.705 ; 5.705 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.150 ; 6.150 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.429 ; 5.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.737 ; 5.737 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.366 ; 5.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.379 ; 5.379 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.129 ; 5.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.026 ; 5.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.407 ; 5.407 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.282 ; 5.282 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.958 ; 4.958 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.900 ; 5.900 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.107 ; 4.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.743 ; 2.743 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.731 ; 2.731 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.197 ; 3.197 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.350 ; 2.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.766 ; 3.766 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.697 ; 2.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.642 ; 3.642 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.760 ; 2.760 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.786 ; 2.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 3.174 ; 3.174 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 4.107 ; 4.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.767 ; 2.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 2.492 ; 2.492 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.573 ; 2.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 2.175 ; 2.175 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.730 ; 2.730 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.918 ; 2.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.000 ; 3.000 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.339 ; 2.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.311 ; 2.311 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.321 ; 2.321 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 3.292 ; 3.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.948 ; 1.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.945 ; 2.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.657 ; 2.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.307 ; 2.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 2.386 ; 2.386 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.925 ; 2.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 2.179 ; 2.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.252 ; 2.252 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 2.436 ; 2.436 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.756 ; 1.756 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.084 ; 6.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.851 ; 5.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.668 ; -4.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.072 ; -5.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.928 ; -4.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.865 ; -4.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.668 ; -4.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.957 ; -4.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.711 ; -4.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.826 ; -4.826 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -5.205 ; -5.205 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.693 ; -4.693 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -5.252 ; -5.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -5.076 ; -5.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -5.344 ; -5.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -5.605 ; -5.605 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -5.028 ; -5.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.553 ; -5.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.050 ; -5.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -6.236 ; -6.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -5.443 ; -5.443 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.028 ; -5.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.267 ; -5.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -6.015 ; -6.015 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.470 ; -5.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.782 ; -6.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.877 ; -6.877 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.782 ; -6.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.046 ; -7.046 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.380 ; -7.380 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.683 ; -6.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.595 ; -4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.959 ; -4.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.981 ; -4.981 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.955 ; -4.955 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.946 ; -4.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.785 ; -4.785 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.595 ; -4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.234 ; -5.234 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.506 ; -5.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.082 ; -4.082 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.420 ; -5.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.986 ; -3.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -4.369 ; -4.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.145 ; -5.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.522 ; -5.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -4.402 ; -4.402 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.663 ; -4.663 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.144 ; -5.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -4.363 ; -4.363 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -4.754 ; -4.754 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -4.334 ; -4.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -5.241 ; -5.241 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -4.984 ; -4.984 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -5.171 ; -5.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.999 ; -4.999 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.779 ; -4.779 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.177 ; -4.177 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.838 ; -5.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -4.258 ; -4.258 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -5.172 ; -5.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.670 ; -4.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.773 ; -4.773 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -3.986 ; -3.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.720 ; -5.720 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.352 ; -4.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.869 ; -4.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.374 ; -4.374 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.624 ; -5.624 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.495 ; -4.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.530 ; -4.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.298 ; -4.298 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.140 ; -4.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.238 ; -4.238 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -4.288 ; -4.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.934 ; -5.934 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -6.182 ; -6.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -6.740 ; -6.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.778 ; -6.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.873 ; -6.873 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.778 ; -6.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.042 ; -7.042 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.376 ; -7.376 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.679 ; -6.679 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -6.023 ; -6.023 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.597 ; -4.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.774 ; -4.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.597 ; -4.597 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.426 ; -5.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.063 ; -6.063 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -4.141 ; -4.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.664 ; -1.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.651 ; -2.651 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.639 ; -2.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -3.105 ; -3.105 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.258 ; -2.258 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -3.674 ; -3.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.605 ; -2.605 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -3.550 ; -3.550 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.668 ; -2.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.694 ; -2.694 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -3.082 ; -3.082 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -4.015 ; -4.015 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.675 ; -2.675 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.400 ; -2.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.481 ; -2.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.083 ; -2.083 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.638 ; -2.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.826 ; -2.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.908 ; -2.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.247 ; -2.247 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.219 ; -2.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.229 ; -2.229 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -3.200 ; -3.200 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.856 ; -1.856 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.853 ; -2.853 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.565 ; -2.565 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.215 ; -2.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.294 ; -2.294 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.833 ; -2.833 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.087 ; -2.087 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.160 ; -2.160 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.344 ; -2.344 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.664 ; -1.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -4.325 ; -4.325 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.077 ; -5.077 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.242 ; -5.242 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.660 ; -3.660 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -4.997 ; -4.997 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -4.412 ; -4.412 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -4.632 ; -4.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -5.847 ; -5.847 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.112 ; -5.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -4.677 ; -4.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.188 ; -5.188 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.352 ; -4.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.973 ; -4.973 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -4.030 ; -4.030 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.915 ; -4.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.040 ; -4.040 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.871 ; -4.871 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.062 ; -4.062 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -5.494 ; -5.494 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -4.114 ; -4.114 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -5.153 ; -5.153 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -3.681 ; -3.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -5.730 ; -5.730 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -3.660 ; -3.660 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.662 ; -4.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.573 ; -5.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.562 ; -5.562 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.131 ; -5.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.195 ; -5.195 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -5.536 ; -5.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.457 ; -5.457 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.384 ; -5.384 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.829 ; -5.829 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.108 ; -5.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.416 ; -5.416 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -5.045 ; -5.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.058 ; -5.058 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.808 ; -4.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -4.705 ; -4.705 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -5.086 ; -5.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.961 ; -4.961 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.862 ; -4.862 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.662 ; -4.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.637 ; -4.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.932 ; -3.932 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -1.455 ; -1.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.442 ; -2.442 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.430 ; -2.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.896 ; -2.896 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.049 ; -2.049 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -3.465 ; -3.465 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.396 ; -2.396 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -3.341 ; -3.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.459 ; -2.459 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -2.485 ; -2.485 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -2.873 ; -2.873 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -3.806 ; -3.806 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -2.466 ; -2.466 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -2.191 ; -2.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -2.272 ; -2.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.874 ; -1.874 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -2.429 ; -2.429 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.617 ; -2.617 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.699 ; -2.699 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.038 ; -2.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.010 ; -2.010 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.020 ; -2.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.991 ; -2.991 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.647 ; -1.647 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.644 ; -2.644 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.356 ; -2.356 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.006 ; -2.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -2.085 ; -2.085 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.624 ; -2.624 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.878 ; -1.878 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.951 ; -1.951 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -2.135 ; -2.135 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.455 ; -1.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -4.116 ; -4.116 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.510 ; -5.510 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.577  ; 7.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 9.865  ; 9.865  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.981  ; 7.981  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.253  ; 8.253  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.781  ; 7.781  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 9.029  ; 9.029  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 9.736  ; 9.736  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 9.566  ; 9.566  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.782  ; 7.782  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.483  ; 8.483  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.248  ; 7.248  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 11.677 ; 11.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 10.903 ; 10.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.342 ; 11.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.199 ; 11.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 11.040 ; 11.040 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 10.090 ; 10.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.646 ; 10.646 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.095 ; 11.095 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 11.020 ; 11.020 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 10.635 ; 10.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 11.081 ; 11.081 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.575 ; 10.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 11.160 ; 11.160 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 10.597 ; 10.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.677 ; 11.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 11.280 ; 11.280 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 10.697 ; 10.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 10.102 ; 10.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.230 ; 10.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 10.361 ; 10.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.111 ; 10.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.937  ; 9.937  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 10.706 ; 10.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.644 ; 10.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 9.363  ; 9.363  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.992  ; 9.992  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 10.495 ; 10.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.967  ; 8.967  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.264  ; 9.264  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.788  ; 8.788  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.873  ; 9.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.526  ; 9.526  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 9.890  ; 9.890  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.779  ; 9.779  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.017 ; 14.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 12.842 ; 12.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 12.846 ; 12.846 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 13.871 ; 13.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.732 ; 12.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.312 ; 12.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 12.800 ; 12.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 14.017 ; 14.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.331 ; 12.331 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.946 ; 11.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.621 ; 12.621 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 12.060 ; 12.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.631 ; 12.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.450 ; 12.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.918 ; 11.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.445 ; 12.445 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.596 ; 12.596 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.791 ; 12.791 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 12.124 ; 12.124 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 11.866 ; 11.866 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 12.269 ; 12.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.731 ; 12.731 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.904 ; 12.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.383 ; 12.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 11.589 ; 11.589 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 13.668 ; 13.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 12.444 ; 12.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 12.697 ; 12.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 12.696 ; 12.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.400 ; 12.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.408 ; 13.408 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 11.547 ; 11.547 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 11.697 ; 11.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 10.224 ; 10.224 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 11.876 ; 11.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.925  ; 8.925  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.845  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 9.276  ; 9.276  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.845  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.616 ; 12.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.952 ; 10.952 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 10.508 ; 10.508 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.585 ; 10.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.474 ; 11.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.525 ; 11.525 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.920 ; 11.920 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 12.616 ; 12.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 10.314 ; 10.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.875  ; 9.875  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.693  ; 8.693  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 9.038  ; 9.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 9.052  ; 9.052  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.187 ; 12.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 11.048 ; 11.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.482 ; 10.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.116 ; 11.116 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 10.594 ; 10.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 10.199 ; 10.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.530 ; 10.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.342 ; 10.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.947 ; 10.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.493 ; 10.493 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.425 ; 10.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 10.727 ; 10.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 10.666 ; 10.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.092 ; 10.092 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 10.284 ; 10.284 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.472  ; 9.472  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 10.585 ; 10.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.308 ; 10.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 9.480  ; 9.480  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 9.834  ; 9.834  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.984 ; 11.984 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.569 ; 10.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 11.013 ; 11.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 11.012 ; 11.012 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.716 ; 10.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.724 ; 11.724 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 9.863  ; 9.863  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.840  ; 9.840  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 8.888  ; 8.888  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 12.886 ; 12.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.169 ; 10.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 10.523 ; 10.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.749 ; 12.749 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.322 ; 12.322 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.879 ; 10.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.886 ; 12.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 11.589 ; 11.589 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 10.633 ; 10.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.481 ; 10.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.392 ; 10.392 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.817 ; 10.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.674 ; 10.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 11.022 ; 11.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.026 ; 11.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 11.232 ; 11.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.925 ; 10.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 11.444 ; 11.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.887  ; 9.887  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 11.401 ; 11.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.102 ; 11.102 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.667 ; 10.667 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 9.579  ; 9.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.747 ; 10.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.919 ; 10.919 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 10.790 ; 10.790 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 10.797 ; 10.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.929 ; 10.929 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 12.006 ; 12.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.209 ; 10.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.981  ; 9.981  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 12.085 ; 12.085 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.882  ; 9.882  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.688  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.203  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.585  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.600  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.816  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.688  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.688  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.203  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.585  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.600  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.816  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.688  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 12.523 ; 12.523 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.458 ; 12.458 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 11.949 ; 11.949 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 10.262 ; 10.262 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 12.523 ; 12.523 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 9.556  ; 9.556  ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.248 ; 12.248 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.587 ; 11.587 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.960 ; 11.960 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.673 ; 11.673 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 12.187 ; 12.187 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.955 ; 10.955 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.060 ; 10.060 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.952  ; 9.952  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.305 ; 10.305 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 9.158  ; 9.158  ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.292  ; 9.292  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.495  ; 9.495  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.557  ; 9.557  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 10.731 ; 10.731 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 10.249 ; 10.249 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 11.297 ; 11.297 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.110 ; 10.110 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.798 ; 11.798 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.388  ; 9.388  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 10.786 ; 10.786 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 8.474  ; 8.474  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 8.808  ; 8.808  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 8.520  ; 8.520  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 9.773  ; 9.773  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 8.902  ; 8.902  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 9.509  ; 9.509  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 12.690 ; 12.690 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.061 ; 12.061 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 12.690 ; 12.690 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 10.882 ; 10.882 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.892 ; 11.892 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 10.150 ; 10.150 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.053 ; 12.053 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.344 ; 11.344 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.605 ; 11.605 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.382 ; 11.382 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 12.550 ; 12.550 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.312 ; 11.312 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 11.379 ; 11.379 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.497 ; 10.497 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 11.145 ; 11.145 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.308 ; 12.308 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.062 ; 11.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.199 ; 11.199 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.785 ; 10.785 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 10.802 ; 10.802 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 10.511 ; 10.511 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 11.425 ; 11.425 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 10.447 ; 10.447 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 11.059 ; 11.059 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 11.294 ; 11.294 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 9.893  ; 9.893  ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 10.270 ; 10.270 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 10.196 ; 10.196 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 9.832  ; 9.832  ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.814 ; 10.814 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 10.470 ; 10.470 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.188 ; 11.188 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.577  ; 7.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 9.865  ; 9.865  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.497  ; 7.497  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.497  ; 7.497  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 7.822  ; 7.822  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.781  ; 7.781  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 8.702  ; 8.702  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.974  ; 7.974  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.136  ; 8.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.131  ; 9.131  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.782  ; 7.782  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.483  ; 8.483  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.248  ; 7.248  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 7.821  ; 7.821  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 8.378  ; 8.378  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 8.380  ; 8.380  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 7.907  ; 7.907  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 7.821  ; 7.821  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 8.200  ; 8.200  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 7.826  ; 7.826  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 7.891  ; 7.891  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 7.974  ; 7.974  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.251  ; 8.251  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 9.177  ; 9.177  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 7.968  ; 7.968  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 8.620  ; 8.620  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 8.253  ; 8.253  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 9.715  ; 9.715  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.757  ; 9.757  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 8.936  ; 8.936  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.463  ; 9.463  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 9.597  ; 9.597  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.285  ; 9.285  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 8.455  ; 8.455  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.305  ; 9.305  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 8.854  ; 8.854  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.236 ; 10.236 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 8.641  ; 8.641  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.818  ; 9.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.950  ; 8.950  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.789  ; 8.789  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 8.931  ; 8.931  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.788  ; 8.788  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.873  ; 9.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.526  ; 9.526  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 9.890  ; 9.890  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.368  ; 9.368  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 8.080  ; 8.080  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 9.940  ; 9.940  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 9.788  ; 9.788  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 8.979  ; 8.979  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 9.360  ; 9.360  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 9.275  ; 9.275  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 9.534  ; 9.534  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 8.965  ; 8.965  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 9.502  ; 9.502  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.552  ; 8.552  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 10.272 ; 10.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 8.372  ; 8.372  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 8.781  ; 8.781  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 8.873  ; 8.873  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 9.695  ; 9.695  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 8.466  ; 8.466  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 8.481  ; 8.481  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.231  ; 9.231  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 8.607  ; 8.607  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.215  ; 9.215  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 8.311  ; 8.311  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 8.575  ; 8.575  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 9.506  ; 9.506  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 8.789  ; 8.789  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 9.109  ; 9.109  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.178  ; 9.178  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 8.823  ; 8.823  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.384  ; 8.384  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 8.833  ; 8.833  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.080  ; 8.080  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 8.599  ; 8.599  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 8.381  ; 8.381  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 8.978  ; 8.978  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 8.823  ; 8.823  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 8.344  ; 8.344  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.826  ; 8.826  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.845  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 9.226  ; 9.226  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.845  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.476  ; 7.476  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 8.585  ; 8.585  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.840  ; 8.840  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 8.960  ; 8.960  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.843  ; 7.843  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.476  ; 7.476  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 7.867  ; 7.867  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.408  ; 8.408  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 8.440  ; 8.440  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 7.967  ; 7.967  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.693  ; 8.693  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 7.069  ; 7.069  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 8.557  ; 8.557  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 8.571  ; 8.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 11.706 ; 11.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 10.567 ; 10.567 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.001 ; 10.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 10.635 ; 10.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 11.852 ; 11.852 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 10.113 ; 10.113 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 9.718  ; 9.718  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.049 ; 10.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 9.861  ; 9.861  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.466 ; 10.466 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 9.804  ; 9.804  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 9.753  ; 9.753  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 9.800  ; 9.800  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 9.924  ; 9.924  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 8.740  ; 8.740  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 8.986  ; 8.986  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 8.627  ; 8.627  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 8.145  ; 8.145  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 7.427  ; 7.427  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 8.132  ; 8.132  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 8.227  ; 8.227  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 8.684  ; 8.684  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 8.415  ; 8.415  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 7.954  ; 7.954  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 8.464  ; 8.464  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 8.318  ; 8.318  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 7.069  ; 7.069  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 9.382  ; 9.382  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.359  ; 9.359  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 8.888  ; 8.888  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 9.579  ; 9.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.169 ; 10.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 10.523 ; 10.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.749 ; 12.749 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.322 ; 12.322 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.879 ; 10.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.886 ; 12.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 11.589 ; 11.589 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 10.633 ; 10.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.481 ; 10.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.392 ; 10.392 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.817 ; 10.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.674 ; 10.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 11.022 ; 11.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.026 ; 11.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 11.232 ; 11.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.925 ; 10.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 11.444 ; 11.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.887  ; 9.887  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 11.401 ; 11.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.102 ; 11.102 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.667 ; 10.667 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 9.579  ; 9.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.747 ; 10.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.919 ; 10.919 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 10.790 ; 10.790 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 10.797 ; 10.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.929 ; 10.929 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 12.006 ; 12.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.209 ; 10.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.981  ; 9.981  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 10.885 ; 10.885 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.882  ; 9.882  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.203  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.203  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.585  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.600  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.816  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.688  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.203  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.203  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.585  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.600  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.816  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.688  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 8.474  ; 8.474  ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.458 ; 12.458 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 11.949 ; 11.949 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 10.262 ; 10.262 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 12.523 ; 12.523 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 9.556  ; 9.556  ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.248 ; 12.248 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.587 ; 11.587 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.960 ; 11.960 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.673 ; 11.673 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 12.187 ; 12.187 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.955 ; 10.955 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.060 ; 10.060 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.952  ; 9.952  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.305 ; 10.305 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 9.158  ; 9.158  ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.292  ; 9.292  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.495  ; 9.495  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.557  ; 9.557  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 10.731 ; 10.731 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 10.249 ; 10.249 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 11.297 ; 11.297 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.110 ; 10.110 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.798 ; 11.798 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.388  ; 9.388  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 10.786 ; 10.786 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 8.474  ; 8.474  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 8.808  ; 8.808  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 8.520  ; 8.520  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 9.773  ; 9.773  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 8.902  ; 8.902  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 9.509  ; 9.509  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 9.832  ; 9.832  ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.061 ; 12.061 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 12.690 ; 12.690 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 10.882 ; 10.882 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.892 ; 11.892 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 10.150 ; 10.150 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.053 ; 12.053 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.344 ; 11.344 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.605 ; 11.605 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.382 ; 11.382 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 12.550 ; 12.550 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.312 ; 11.312 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 11.379 ; 11.379 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.497 ; 10.497 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 11.145 ; 11.145 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.308 ; 12.308 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.062 ; 11.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.199 ; 11.199 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.785 ; 10.785 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 10.802 ; 10.802 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 10.511 ; 10.511 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 11.425 ; 11.425 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 10.447 ; 10.447 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 11.059 ; 11.059 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 11.294 ; 11.294 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 9.893  ; 9.893  ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 10.270 ; 10.270 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 10.196 ; 10.196 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 9.832  ; 9.832  ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.814 ; 10.814 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 10.470 ; 10.470 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.188 ; 11.188 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.871 ; 12.871 ;        ;
; fiBENn     ; fbCTRLn     ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; fiBENn     ; fbTENn      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.871 ; 12.871 ;        ;
; fiBENn     ; fbCTRLn     ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; fiBENn     ; fbTENn      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                   ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.838 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.838 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.677 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 12.077 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 13.377 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 13.377 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 12.604 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 13.361 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 12.604 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 13.371 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.936 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 13.371 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.561 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 13.336 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.561 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 13.336 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.736 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 12.911 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.517 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 12.911 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.726 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 13.282 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.119 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 12.900 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.517 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 12.890 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.119 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 12.890 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.507 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 12.845 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 12.077 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 12.845 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 12.077 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 12.456 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.244 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 12.456 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.677 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.975 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 9.176  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 10.476 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 10.476 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.703  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 10.460 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.703  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 10.470 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 10.035 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 10.470 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.660  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 10.435 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.660  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 10.435 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.835  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 10.010 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.616  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 10.010 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.825  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 10.381 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 9.218  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.999  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.616  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.989  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 9.218  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.989  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.606  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.944  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 9.176  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.944  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 9.176  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.555  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 9.343  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.555  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.975 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.457  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.457  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.089 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.089 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 8.174  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 7.510  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 8.810  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 8.810  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 8.037  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 8.794  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 8.037  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 8.804  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 8.369  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 8.804  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 7.994  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 8.769  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 7.994  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 8.769  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 8.169  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 8.344  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 7.950  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 8.344  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 8.159  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 8.715  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 7.552  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 8.333  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 7.950  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 8.323  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 7.552  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 8.323  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 7.940  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 8.278  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 7.510  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 8.278  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 7.510  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 7.889  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 7.677  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 7.889  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 8.174  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.975 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 8.695  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 9.995  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 9.995  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.222  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.979  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.222  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.989  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 9.554  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.989  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.179  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 9.954  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.179  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 9.954  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.354  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 9.529  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.135  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 9.529  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.344  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.900  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 8.737  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.518  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.135  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.508  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 8.737  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.508  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.125  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.463  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 8.695  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.463  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 8.695  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.074  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 8.862  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.074  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.975 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.099  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.099  ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.838    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.838    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.677    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 12.077    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 13.377    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 13.377    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 12.604    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 13.361    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 12.604    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 13.371    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.936    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 13.371    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.561    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 13.336    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.561    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 13.336    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.736    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 12.911    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.517    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 12.911    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.726    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 13.282    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.119    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 12.900    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.517    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 12.890    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.119    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 12.890    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.507    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 12.845    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 12.077    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 12.845    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 12.077    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 12.456    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.244    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 12.456    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.677    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.975    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 9.176     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 10.476    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 10.476    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.703     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 10.460    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.703     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 10.470    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 10.035    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 10.470    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.660     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 10.435    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.660     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 10.435    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.835     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 10.010    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.616     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 10.010    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.825     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 10.381    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 9.218     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.999     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.616     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.989     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 9.218     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.989     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.606     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.944     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 9.176     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.944     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 9.176     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.555     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 9.343     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.555     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.975    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.457     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.457     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.089    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.089    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 8.174     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 7.510     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 8.810     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 8.810     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 8.037     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 8.794     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 8.037     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 8.804     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 8.369     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 8.804     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 7.994     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 8.769     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 7.994     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 8.769     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 8.169     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 8.344     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 7.950     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 8.344     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 8.159     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 8.715     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 7.552     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 8.333     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 7.950     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 8.323     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 7.552     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 8.323     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 7.940     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 8.278     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 7.510     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 8.278     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 7.510     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 7.889     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 7.677     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 7.889     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 8.174     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 10.975    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 8.695     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 9.995     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 9.995     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 9.222     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 9.979     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 9.222     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 9.989     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 9.554     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 9.989     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 9.179     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 9.954     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 9.179     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 9.954     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 9.354     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 9.529     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 9.135     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 9.529     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 9.344     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 9.900     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 8.737     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 9.518     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 9.135     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 9.508     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 8.737     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 9.508     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 9.125     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 9.463     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 8.695     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 9.463     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 8.695     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 9.074     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 8.862     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 9.074     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 10.975    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.099     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 9.099     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.210  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 5.254  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.310  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.483 ; 0.000         ;
; inst85                                    ; 23.529 ; 0.000         ;
; inst63                                    ; 23.541 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.111 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.131 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.190 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; inst63                                    ; 0.378 ; 0.000         ;
; inst85                                    ; 0.378 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.023  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 9.491  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.536 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 10.810 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 11.505 ; 0.000         ;
; inst85                                    ; 11.684 ; 0.000         ;
; inst63                                    ; 24.154 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.238  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.254  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 0.376  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.459  ; 0.000         ;
; inst63                                    ; 0.603  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.872  ; 0.000         ;
; inst85                                    ; 13.192 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.870 ; 0.000         ;
; inst63                                    ; 11.870 ; 0.000         ;
; inst85                                    ; 11.870 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                       ; 98.000 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.547 ; 2.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.464 ; 2.464 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.364 ; 2.364 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.346 ; 2.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.287 ; 2.287 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.378 ; 2.378 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.315 ; 2.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.331 ; 2.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.454 ; 2.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.307 ; 2.307 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.483 ; 2.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.459 ; 2.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.547 ; 2.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.731 ; 2.731 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.924 ; 2.924 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.767 ; 2.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.731 ; 2.731 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.855 ; 2.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.652 ; 2.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.659 ; 2.659 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.834 ; 2.834 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.924 ; 2.924 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.718 ; 2.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.187 ; 3.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.022 ; 3.022 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.995 ; 2.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.086 ; 3.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.187 ; 3.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 2.947 ; 2.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.829 ; 2.829 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.829 ; 2.829 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.563 ; 2.563 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.580 ; 2.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.642 ; 2.642 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.304 ; 2.304 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.162 ; 2.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.483 ; 2.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.477 ; 2.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.995 ; 2.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.481 ; 2.481 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.903 ; 2.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.621 ; 2.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.808 ; 2.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.837 ; 2.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.578 ; 2.578 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.663 ; 2.663 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.761 ; 2.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.903 ; 2.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.595 ; 2.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.815 ; 2.815 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.747 ; 2.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.606 ; 2.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.614 ; 2.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.489 ; 2.489 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.519 ; 2.519 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.167 ; 2.167 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.828 ; 2.828 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.462 ; 2.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.679 ; 2.679 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.413 ; 2.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.609 ; 2.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.440 ; 2.440 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.661 ; 2.661 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.616 ; 2.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.559 ; 2.559 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.491 ; 2.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.539 ; 2.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.214 ; 2.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.419 ; 2.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.256 ; 2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.100 ; 2.100 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.437 ; 2.437 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.138 ; 2.138 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.712 ; 2.712 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.093 ; 3.093 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.944 ; 2.944 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.599 ; 3.599 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.434 ; 3.434 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.407 ; 3.407 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.498 ; 3.498 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.599 ; 3.599 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.359 ; 3.359 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.767 ; 2.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.164 ; 3.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.698 ; 2.698 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.587 ; 2.587 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.946 ; 2.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.164 ; 3.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.805 ; 2.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.708 ; 1.708 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.222 ; 1.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.211 ; 1.211 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.397 ; 1.397 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.072 ; 1.072 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.569 ; 1.569 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.201 ; 1.201 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.593 ; 1.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.220 ; 1.220 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.224 ; 1.224 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.449 ; 1.449 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.708 ; 1.708 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.236 ; 1.236 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.094 ; 1.094 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.238 ; 1.238 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.223 ; 1.223 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.320 ; 1.320 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.274 ; 1.274 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 1.043 ; 1.043 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.035 ; 1.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.039 ; 1.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.392 ; 1.392 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.904 ; 0.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.275 ; 1.275 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.142 ; 1.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.056 ; 1.056 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.127 ; 1.127 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.342 ; 1.342 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.058 ; 1.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.034 ; 1.034 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.136 ; 1.136 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.886 ; 0.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.995 ; 2.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.774 ; 2.774 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.944 ; 2.944 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.637 ; 2.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.305 ; 2.305 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.154 ; 2.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.181 ; 2.181 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.637 ; 2.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.540 ; 2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.199 ; 2.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.477 ; 2.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.068 ; 2.068 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.354 ; 2.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.215 ; 2.215 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.348 ; 2.348 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.283 ; 2.283 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.633 ; 2.633 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.197 ; 2.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.547 ; 2.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.034 ; 2.034 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.434 ; 2.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 1.828 ; 1.828 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 2.626 ; 2.626 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 1.820 ; 1.820 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.624 ; 2.624 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.548 ; 2.548 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.540 ; 2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.371 ; 2.371 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.414 ; 2.414 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.530 ; 2.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.500 ; 2.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.541 ; 2.541 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.624 ; 2.624 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.438 ; 2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.464 ; 2.464 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.312 ; 2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.312 ; 2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.256 ; 2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.198 ; 2.198 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.342 ; 2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.277 ; 2.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.278 ; 2.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.186 ; 2.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.232 ; 2.232 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.448 ; 2.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.639 ; 1.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.153 ; 1.153 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.142 ; 1.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.328 ; 1.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.003 ; 1.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.500 ; 1.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.132 ; 1.132 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.524 ; 1.524 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.151 ; 1.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.155 ; 1.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.380 ; 1.380 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.639 ; 1.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.167 ; 1.167 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.025 ; 1.025 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.169 ; 1.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.909 ; 0.909 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.154 ; 1.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.251 ; 1.251 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.205 ; 1.205 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.974 ; 0.974 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.966 ; 0.966 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.970 ; 0.970 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.323 ; 1.323 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.835 ; 0.835 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.206 ; 1.206 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.073 ; 1.073 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.987 ; 0.987 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.058 ; 1.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.273 ; 1.273 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.989 ; 0.989 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.965 ; 0.965 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.067 ; 1.067 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.817 ; 0.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.508 ; 2.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.491 ; 2.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.342 ; -2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.224 ; -2.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.209 ; -2.209 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.337 ; -2.337 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.596 ; -2.596 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.365 ; -2.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.660 ; -2.660 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.347 ; -2.347 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.539 ; -2.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.365 ; -2.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.893 ; -2.893 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.957 ; -2.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.058 ; -3.058 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.818 ; -2.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.188 ; -2.188 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.291 ; -2.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.855 ; -1.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.359 ; -2.359 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.813 ; -1.813 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.964 ; -1.964 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.086 ; -2.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.268 ; -2.268 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.938 ; -1.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.268 ; -2.268 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.184 ; -2.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.173 ; -2.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.511 ; -2.511 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.094 ; -2.094 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.813 ; -1.813 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.442 ; -2.442 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.945 ; -1.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.947 ; -1.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.413 ; -2.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.065 ; -2.065 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.026 ; -2.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.924 ; -1.924 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.822 ; -2.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.864 ; -2.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.891 ; -2.891 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.864 ; -2.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.955 ; -2.955 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.056 ; -3.056 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.816 ; -2.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.645 ; -2.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.035 ; -2.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.113 ; -2.113 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.035 ; -2.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.350 ; -2.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.585 ; -2.585 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.682 ; -1.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.776 ; -0.776 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.112 ; -1.112 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.101 ; -1.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.287 ; -1.287 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.962 ; -0.962 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.459 ; -1.459 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.091 ; -1.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.483 ; -1.483 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.110 ; -1.110 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.114 ; -1.114 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.339 ; -1.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.598 ; -1.598 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.126 ; -1.126 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.984 ; -0.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.128 ; -1.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.868 ; -0.868 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.113 ; -1.113 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.210 ; -1.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.164 ; -1.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.933 ; -0.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.925 ; -0.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.929 ; -0.929 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.282 ; -1.282 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.794 ; -0.794 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.165 ; -1.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.032 ; -1.032 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.946 ; -0.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.017 ; -1.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.232 ; -1.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.924 ; -0.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.026 ; -1.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.776 ; -0.776 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.742 ; -1.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.289 ; -2.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.362 ; -2.362 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.698 ; -1.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.059 ; -2.059 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.515 ; -2.515 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.317 ; -2.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.270 ; -2.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -1.938 ; -1.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -1.838 ; -1.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.841 ; -1.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.846 ; -1.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -1.912 ; -1.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -1.706 ; -1.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -1.698 ; -1.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.426 ; -2.426 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.418 ; -2.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.249 ; -2.249 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.292 ; -2.292 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.408 ; -2.408 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.378 ; -2.378 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.419 ; -2.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.342 ; -2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.134 ; -2.134 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.220 ; -2.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.110 ; -2.110 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.613 ; -1.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.032 ; -1.032 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.218 ; -1.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.893 ; -0.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.390 ; -1.390 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.022 ; -1.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.414 ; -1.414 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.041 ; -1.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.270 ; -1.270 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.529 ; -1.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.057 ; -1.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.915 ; -0.915 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.059 ; -1.059 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.799 ; -0.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.044 ; -1.044 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.095 ; -1.095 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.864 ; -0.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.856 ; -0.856 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.860 ; -0.860 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.213 ; -1.213 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.725 ; -0.725 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.096 ; -1.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.963 ; -0.963 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.877 ; -0.877 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.163 ; -1.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.879 ; -0.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.855 ; -0.855 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.957 ; -0.957 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.673 ; -1.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.404 ; 3.404 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.172 ; 4.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 4.333 ; 4.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.464 ; 3.464 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.569 ; 3.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.876 ; 3.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 4.114 ; 4.114 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 4.064 ; 4.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 4.333 ; 4.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.786 ; 3.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.279 ; 3.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 4.915 ; 4.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.697 ; 4.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.856 ; 4.856 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.800 ; 4.800 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.736 ; 4.736 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.343 ; 4.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.584 ; 4.584 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.712 ; 4.712 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.727 ; 4.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 4.546 ; 4.546 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.717 ; 4.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.531 ; 4.531 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.741 ; 4.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.504 ; 4.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.915 ; 4.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.789 ; 4.789 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.554 ; 4.554 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.345 ; 4.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.415 ; 4.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.483 ; 4.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.344 ; 4.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.306 ; 4.306 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.585 ; 4.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.524 ; 4.524 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.049 ; 4.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.305 ; 4.305 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.517 ; 4.517 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.927 ; 3.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.037 ; 4.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.865 ; 3.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.286 ; 4.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.162 ; 4.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.278 ; 4.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.213 ; 4.213 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 5.775 ; 5.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 5.416 ; 5.416 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 5.373 ; 5.373 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 5.700 ; 5.700 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 5.307 ; 5.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 5.190 ; 5.190 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 5.315 ; 5.315 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 5.775 ; 5.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 5.219 ; 5.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 5.017 ; 5.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.286 ; 5.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 5.069 ; 5.069 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 5.264 ; 5.264 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 5.223 ; 5.223 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.051 ; 5.051 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 5.174 ; 5.174 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 5.271 ; 5.271 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 5.289 ; 5.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 5.023 ; 5.023 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.926 ; 4.926 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 5.117 ; 5.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 5.232 ; 5.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 5.393 ; 5.393 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 5.183 ; 5.183 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.906 ; 4.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 5.572 ; 5.572 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 5.221 ; 5.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 5.216 ; 5.216 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 5.229 ; 5.229 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 5.110 ; 5.110 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 5.487 ; 5.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.830 ; 4.830 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.946 ; 4.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 4.357 ; 4.357 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 5.201 ; 5.201 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.962 ; 3.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.976 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 4.091 ; 4.091 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.976 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 5.237 ; 5.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.633 ; 4.633 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 4.456 ; 4.456 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 4.459 ; 4.459 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 4.831 ; 4.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 4.838 ; 4.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 4.986 ; 4.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 5.237 ; 5.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 4.336 ; 4.336 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 4.197 ; 4.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.765 ; 3.765 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.157 ; 5.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 3.934 ; 3.934 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 3.938 ; 3.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.082 ; 5.082 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.675 ; 4.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.437 ; 4.437 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 4.697 ; 4.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.157 ; 5.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.486 ; 4.486 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.295 ; 4.295 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.457 ; 4.457 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.334 ; 4.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.566 ; 4.566 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.423 ; 4.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.461 ; 4.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.483 ; 4.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.482 ; 4.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.288 ; 4.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.373 ; 4.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.044 ; 4.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 4.499 ; 4.499 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.614 ; 4.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.393 ; 4.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.063 ; 4.063 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.184 ; 4.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 4.954 ; 4.954 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.454 ; 4.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 4.598 ; 4.598 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 4.611 ; 4.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.492 ; 4.492 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 4.869 ; 4.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.145 ; 4.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.173 ; 4.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 3.894 ; 3.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.605 ; 5.605 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.540 ; 4.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.674 ; 4.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.552 ; 5.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.360 ; 5.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.838 ; 4.838 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.221 ; 5.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.605 ; 5.605 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.075 ; 5.075 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.721 ; 4.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.668 ; 4.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.631 ; 4.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.799 ; 4.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.717 ; 4.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.857 ; 4.857 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.861 ; 4.861 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.933 ; 4.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.805 ; 4.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.999 ; 4.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.406 ; 4.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.011 ; 5.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.901 ; 4.901 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.729 ; 4.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.301 ; 4.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.761 ; 4.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.191 ; 5.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.842 ; 4.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 4.778 ; 4.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 4.792 ; 4.792 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.840 ; 4.840 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.249 ; 5.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.552 ; 4.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.460 ; 4.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.270 ; 5.270 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.184 ; 4.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.523 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.990 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.137 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.133 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.214 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.523 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.523 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.990 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.137 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.133 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.214 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.523 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 5.434 ; 5.434 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.207 ; 5.207 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.491 ; 4.491 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.434 ; 5.434 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 4.213 ; 4.213 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.282 ; 5.282 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.075 ; 5.075 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.239 ; 5.239 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.761 ; 4.761 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.256 ; 5.256 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.756 ; 4.756 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.383 ; 4.383 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.369 ; 4.369 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.538 ; 4.538 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.074 ; 4.074 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.118 ; 4.118 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.215 ; 4.215 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.248 ; 4.248 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.715 ; 4.715 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.519 ; 4.519 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.913 ; 4.913 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.425 ; 4.425 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.107 ; 5.107 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.129 ; 4.129 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.741 ; 4.741 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 3.792 ; 3.792 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 3.925 ; 3.925 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 3.807 ; 3.807 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.273 ; 4.273 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 3.952 ; 3.952 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.208 ; 4.208 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 5.476 ; 5.476 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.224 ; 5.224 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.476 ; 5.476 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 4.764 ; 4.764 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.170 ; 5.170 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 4.440 ; 4.440 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.189 ; 5.189 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 4.947 ; 4.947 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.046 ; 5.046 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.386 ; 5.386 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.902 ; 4.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.927 ; 4.927 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.565 ; 4.565 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.859 ; 4.859 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.290 ; 5.290 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.816 ; 4.816 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.812 ; 4.812 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.866 ; 4.866 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.720 ; 4.720 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 4.730 ; 4.730 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.613 ; 4.613 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.951 ; 4.951 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.531 ; 4.531 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.789 ; 4.789 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.882 ; 4.882 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.367 ; 4.367 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.495 ; 4.495 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.475 ; 4.475 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.339 ; 4.339 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.711 ; 4.711 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.590 ; 4.590 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.834 ; 4.834 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.404 ; 3.404 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.172 ; 4.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.291 ; 3.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.291 ; 3.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.386 ; 3.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.748 ; 3.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.516 ; 3.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.576 ; 3.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.936 ; 3.936 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.786 ; 3.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.279 ; 3.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 3.684 ; 3.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 3.679 ; 3.679 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.487 ; 3.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.620 ; 3.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.483 ; 3.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.530 ; 3.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.635 ; 3.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 3.988 ; 3.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.513 ; 3.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.776 ; 3.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.614 ; 3.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.192 ; 4.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.220 ; 4.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.918 ; 3.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.128 ; 4.128 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.189 ; 4.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.991 ; 3.991 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.699 ; 3.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.060 ; 4.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.397 ; 4.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.786 ; 3.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.209 ; 4.209 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.937 ; 3.937 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.850 ; 3.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.917 ; 3.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.865 ; 3.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.286 ; 4.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.162 ; 4.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.278 ; 4.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.087 ; 4.087 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.548 ; 3.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.314 ; 4.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.274 ; 4.274 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.893 ; 3.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.056 ; 4.056 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.028 ; 4.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.114 ; 4.114 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.906 ; 3.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.097 ; 4.097 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.728 ; 3.728 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.456 ; 4.456 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.630 ; 3.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.789 ; 3.789 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.847 ; 3.847 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.163 ; 4.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.681 ; 3.681 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.693 ; 3.693 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.016 ; 4.016 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.736 ; 3.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.622 ; 3.622 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.722 ; 3.722 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.106 ; 4.106 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.854 ; 3.854 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.969 ; 3.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.967 ; 3.967 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.845 ; 3.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.669 ; 3.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.833 ; 3.833 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.548 ; 3.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.704 ; 3.704 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.638 ; 3.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.921 ; 3.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.823 ; 3.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.653 ; 3.653 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.923 ; 3.923 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.976 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 4.088 ; 4.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.976 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.281 ; 3.281 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.721 ; 3.721 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.802 ; 3.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.847 ; 3.847 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.415 ; 3.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.281 ; 3.281 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.421 ; 3.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.611 ; 3.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.627 ; 3.627 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.765 ; 3.765 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.156 ; 3.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 3.763 ; 3.763 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 3.767 ; 3.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 4.911 ; 4.911 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.504 ; 4.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.266 ; 4.266 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 4.526 ; 4.526 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 4.986 ; 4.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.315 ; 4.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.124 ; 4.124 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.286 ; 4.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.163 ; 4.163 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.395 ; 4.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.202 ; 4.202 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.136 ; 4.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.204 ; 4.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.260 ; 4.260 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.784 ; 3.784 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 3.900 ; 3.900 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.770 ; 3.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.594 ; 3.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.317 ; 3.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 3.980 ; 3.980 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.600 ; 3.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 3.634 ; 3.634 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.777 ; 3.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.745 ; 3.745 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.556 ; 3.556 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.757 ; 3.757 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.674 ; 3.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.156 ; 3.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 3.974 ; 3.974 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.002 ; 4.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 3.894 ; 3.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 4.301 ; 4.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.540 ; 4.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.674 ; 4.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.552 ; 5.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.360 ; 5.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.838 ; 4.838 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.221 ; 5.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.605 ; 5.605 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.075 ; 5.075 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.721 ; 4.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.668 ; 4.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.631 ; 4.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.799 ; 4.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.717 ; 4.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.857 ; 4.857 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.861 ; 4.861 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.933 ; 4.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.805 ; 4.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.999 ; 4.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.406 ; 4.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.011 ; 5.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.901 ; 4.901 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.729 ; 4.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.301 ; 4.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.761 ; 4.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.191 ; 5.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.842 ; 4.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 4.778 ; 4.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 4.792 ; 4.792 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.840 ; 4.840 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.249 ; 5.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.552 ; 4.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.460 ; 4.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 4.823 ; 4.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.184 ; 4.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.990 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.990 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.137 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.133 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.214 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.523 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.990 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.990 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.137 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.133 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.214 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.523 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 3.792 ; 3.792 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.207 ; 5.207 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.491 ; 4.491 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.434 ; 5.434 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 4.213 ; 4.213 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.282 ; 5.282 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.075 ; 5.075 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.239 ; 5.239 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.761 ; 4.761 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.256 ; 5.256 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.756 ; 4.756 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.383 ; 4.383 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.369 ; 4.369 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.538 ; 4.538 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.074 ; 4.074 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.118 ; 4.118 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.215 ; 4.215 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.248 ; 4.248 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.715 ; 4.715 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.519 ; 4.519 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.913 ; 4.913 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.425 ; 4.425 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.107 ; 5.107 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.129 ; 4.129 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.741 ; 4.741 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 3.792 ; 3.792 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 3.925 ; 3.925 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 3.807 ; 3.807 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.273 ; 4.273 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 3.952 ; 3.952 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.208 ; 4.208 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.339 ; 4.339 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.224 ; 5.224 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.476 ; 5.476 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 4.764 ; 4.764 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.170 ; 5.170 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 4.440 ; 4.440 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.189 ; 5.189 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 4.947 ; 4.947 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.046 ; 5.046 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.386 ; 5.386 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.902 ; 4.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.927 ; 4.927 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.565 ; 4.565 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.859 ; 4.859 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.290 ; 5.290 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.816 ; 4.816 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.812 ; 4.812 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.866 ; 4.866 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.720 ; 4.720 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 4.730 ; 4.730 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.613 ; 4.613 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.951 ; 4.951 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.531 ; 4.531 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.789 ; 4.789 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.882 ; 4.882 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.367 ; 4.367 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.495 ; 4.495 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.475 ; 4.475 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.339 ; 4.339 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.711 ; 4.711 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.590 ; 4.590 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.834 ; 4.834 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.603 ; 5.603 ;       ;
; fiBENn     ; fbCTRLn     ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
; fiBENn     ; fbTENn      ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.603 ; 5.603 ;       ;
; fiBENn     ; fbCTRLn     ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
; fiBENn     ; fbTENn      ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                  ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.466 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.466 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.391 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.919 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.449 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.449 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.150 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 5.435 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.150 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 5.445 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.253 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 5.445 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.121 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 5.414 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.121 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 5.414 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.169 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 5.250 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 5.087 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 5.250 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.159 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 5.371 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.949 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 5.236 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 5.087 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 5.234 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.949 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 5.234 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 5.077 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 5.203 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.919 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 5.203 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.919 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 5.065 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.962 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 5.065 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.391 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.540 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.809 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.339 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.339 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.040 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.325 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.040 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.335 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.143 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.335 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.011 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.304 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.011 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.304 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.059 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.140 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.977 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.140 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.049 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.261 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.839 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.126 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.977 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.124 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.839 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.124 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.967 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.093 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.809 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.093 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.809 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.955 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.852 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.955 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.540 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.852 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.852 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.215 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.215 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.487 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.208 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 3.738 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 3.738 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.439 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 3.724 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.439 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 3.734 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.542 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 3.734 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.410 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 3.703 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.410 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 3.703 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.458 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.539 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.376 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.539 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.448 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 3.660 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.238 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.525 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.376 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.523 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.238 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.523 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.366 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.492 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.208 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.492 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.208 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.354 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.251 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.354 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.487 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.540 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.638 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.168 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.168 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 3.869 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.154 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 3.869 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.164 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 3.972 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.164 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 3.840 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.133 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 3.840 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.133 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 3.888 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.969 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.806 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.969 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 3.878 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.090 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.668 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 3.955 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.806 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.953 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.668 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.953 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.796 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.922 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.638 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.922 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.638 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.784 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.681 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.784 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.540 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.723 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.723 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.466     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.466     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.391     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.919     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.449     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.449     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.150     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 5.435     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.150     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 5.445     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.253     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 5.445     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.121     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 5.414     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.121     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 5.414     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.169     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 5.250     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 5.087     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 5.250     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.159     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 5.371     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 4.949     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 5.236     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 5.087     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 5.234     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 4.949     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 5.234     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 5.077     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 5.203     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.919     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 5.203     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.919     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 5.065     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.962     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 5.065     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.391     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.540     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.809     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.339     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.339     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.040     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.325     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.040     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.335     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.143     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.335     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.011     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.304     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.011     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.304     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.059     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.140     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.977     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.140     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.049     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.261     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.839     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.126     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.977     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.124     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.839     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.124     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.967     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.093     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.809     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.093     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.809     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.955     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.852     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.955     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.540     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.852     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.852     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.215     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.215     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.487     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.208     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 3.738     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 3.738     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.439     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 3.724     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.439     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 3.734     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.542     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 3.734     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.410     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 3.703     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.410     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 3.703     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.458     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.539     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.539     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.448     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 3.660     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.238     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.525     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.523     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.238     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.523     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.366     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.492     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.208     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.492     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.208     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.354     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.251     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.354     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.487     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.540     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 3.638     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.168     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.168     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 3.869     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.154     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 3.869     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.164     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 3.972     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.164     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 3.840     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.133     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 3.840     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.133     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 3.888     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 3.969     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 3.806     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 3.969     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 3.878     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.090     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 3.668     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 3.955     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 3.806     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 3.953     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 3.668     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 3.953     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 3.796     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 3.922     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 3.638     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 3.922     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 3.638     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 3.784     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 3.681     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 3.784     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.540     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.723     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.723     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                      ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; 1.016  ; 0.111 ; 0.509    ; 0.238   ; 2.305               ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 3.887  ; 0.111 ; 5.430    ; 0.238   ; 11.092              ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 3.802  ; 0.190 ; 10.072   ; 0.254   ; 24.180              ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 7.952  ; 0.131 ; 7.568    ; 0.459   ; 48.769              ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 1.016  ; 0.224 ; 0.509    ; 0.872   ; 2.305               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 8.613    ; 0.376   ; 11.680              ;
;  inst63                                    ; 22.018 ; 0.378 ; 22.814   ; 0.603   ; 11.680              ;
;  inst85                                    ; 22.004 ; 0.378 ; 10.476   ; 13.192  ; 11.680              ;
; Design-wide TNS                            ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  inst63                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.665 ; 5.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.393 ; 5.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 5.249 ; 5.249 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 5.186 ; 5.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.989 ; 4.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.278 ; 5.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 5.032 ; 5.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.147 ; 5.147 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 5.526 ; 5.526 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 5.014 ; 5.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.573 ; 5.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.397 ; 5.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.665 ; 5.665 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.947 ; 5.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.089 ; 7.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.554 ; 6.554 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.023 ; 6.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 6.822 ; 6.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.792 ; 5.792 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.891 ; 5.891 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.811 ; 6.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 7.089 ; 7.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.436 ; 6.436 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.711 ; 7.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.208 ; 7.208 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.113 ; 7.113 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.377 ; 7.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.711 ; 7.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.014 ; 7.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.817 ; 6.817 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.817 ; 6.817 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.023 ; 6.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.011 ; 6.011 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.224 ; 6.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.292 ; 5.292 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 4.927 ; 4.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.761 ; 5.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.836 ; 5.836 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 7.018 ; 7.018 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.741 ; 5.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.714 ; 6.714 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.141 ; 6.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.614 ; 6.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.702 ; 6.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.009 ; 6.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.230 ; 6.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.450 ; 6.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.714 ; 6.714 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.111 ; 6.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 6.643 ; 6.643 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 6.271 ; 6.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 6.085 ; 6.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.047 ; 6.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.824 ; 5.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.615 ; 5.615 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.933 ; 4.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.674 ; 6.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.555 ; 5.555 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.331 ; 6.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.650 ; 5.650 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.154 ; 6.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.690 ; 5.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.314 ; 6.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 6.105 ; 6.105 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.995 ; 5.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.820 ; 5.820 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.953 ; 5.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.864 ; 4.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.340 ; 5.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.957 ; 4.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.536 ; 4.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.538 ; 5.538 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 4.610 ; 4.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 6.462 ; 6.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.345 ; 7.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.061 ; 7.061 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.272 ; 8.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.177 ; 8.177 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.441 ; 8.441 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.775 ; 8.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.078 ; 8.078 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.344 ; 6.344 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.603 ; 7.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.284 ; 6.284 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.010 ; 6.010 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.960 ; 6.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.603 ; 7.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.511 ; 6.511 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.952 ; 2.952 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.940 ; 2.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 3.406 ; 3.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.559 ; 2.559 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.975 ; 3.975 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.906 ; 2.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 3.851 ; 3.851 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.969 ; 2.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.995 ; 2.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 3.383 ; 3.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.976 ; 2.976 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.701 ; 2.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.782 ; 2.782 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.384 ; 2.384 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.939 ; 2.939 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.127 ; 3.127 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 3.209 ; 3.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.548 ; 2.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.520 ; 2.520 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.530 ; 2.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.501 ; 3.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.157 ; 2.157 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 3.154 ; 3.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.866 ; 2.866 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.516 ; 2.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.595 ; 2.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 3.134 ; 3.134 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.388 ; 2.388 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.461 ; 2.461 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.645 ; 2.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.965 ; 1.965 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.046 ; 7.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.542 ; 6.542 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.062 ; 7.062 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.168 ; 6.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 5.318 ; 5.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 4.733 ; 4.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.953 ; 4.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 6.168 ; 6.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.722 ; 5.722 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.004 ; 5.004 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.772 ; 5.772 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 4.677 ; 4.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.420 ; 5.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.049 ; 5.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.416 ; 5.416 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.291 ; 5.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 6.155 ; 6.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 4.998 ; 4.998 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 5.815 ; 5.815 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 4.435 ; 4.435 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 5.474 ; 5.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 6.051 ; 6.051 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.150 ; 6.150 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.894 ; 5.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 5.883 ; 5.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.452 ; 5.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.516 ; 5.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.857 ; 5.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.778 ; 5.778 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.705 ; 5.705 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.150 ; 6.150 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.429 ; 5.429 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.737 ; 5.737 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.366 ; 5.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.379 ; 5.379 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.129 ; 5.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.026 ; 5.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.407 ; 5.407 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.282 ; 5.282 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.958 ; 4.958 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.900 ; 5.900 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.107 ; 4.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.743 ; 2.743 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.731 ; 2.731 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.197 ; 3.197 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.350 ; 2.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.766 ; 3.766 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.697 ; 2.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 3.642 ; 3.642 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.760 ; 2.760 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 2.786 ; 2.786 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 3.174 ; 3.174 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 4.107 ; 4.107 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.767 ; 2.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 2.492 ; 2.492 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.573 ; 2.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 2.175 ; 2.175 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.730 ; 2.730 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.918 ; 2.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 3.000 ; 3.000 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.339 ; 2.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.311 ; 2.311 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.321 ; 2.321 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 3.292 ; 3.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.948 ; 1.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.945 ; 2.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.657 ; 2.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.307 ; 2.307 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 2.386 ; 2.386 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.925 ; 2.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 2.179 ; 2.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.252 ; 2.252 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 2.436 ; 2.436 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.756 ; 1.756 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.084 ; 6.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.851 ; 5.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.342 ; -2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.224 ; -2.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.165 ; -2.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.209 ; -2.209 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.337 ; -2.337 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.596 ; -2.596 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.365 ; -2.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.660 ; -2.660 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.347 ; -2.347 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.277 ; -2.277 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.539 ; -2.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.365 ; -2.365 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.893 ; -2.893 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.866 ; -2.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.957 ; -2.957 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.058 ; -3.058 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.818 ; -2.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.188 ; -2.188 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.291 ; -2.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.855 ; -1.855 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.359 ; -2.359 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.813 ; -1.813 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.964 ; -1.964 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.086 ; -2.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.268 ; -2.268 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.938 ; -1.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.268 ; -2.268 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.184 ; -2.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.173 ; -2.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.870 ; -1.870 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.511 ; -2.511 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.094 ; -2.094 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.813 ; -1.813 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.442 ; -2.442 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.945 ; -1.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.189 ; -2.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.947 ; -1.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.413 ; -2.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.065 ; -2.065 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.026 ; -2.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.924 ; -1.924 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.822 ; -2.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.864 ; -2.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.891 ; -2.891 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.864 ; -2.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.955 ; -2.955 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.056 ; -3.056 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.816 ; -2.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.645 ; -2.645 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.035 ; -2.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.113 ; -2.113 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.035 ; -2.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.350 ; -2.350 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.585 ; -2.585 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.682 ; -1.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.776 ; -0.776 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.112 ; -1.112 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.101 ; -1.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.287 ; -1.287 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.962 ; -0.962 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.459 ; -1.459 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.091 ; -1.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.483 ; -1.483 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.110 ; -1.110 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.114 ; -1.114 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.339 ; -1.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -1.598 ; -1.598 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.126 ; -1.126 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.984 ; -0.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.128 ; -1.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.868 ; -0.868 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.113 ; -1.113 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.210 ; -1.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.164 ; -1.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.933 ; -0.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.925 ; -0.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.929 ; -0.929 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.282 ; -1.282 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.794 ; -0.794 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.165 ; -1.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.032 ; -1.032 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.946 ; -0.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.017 ; -1.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.232 ; -1.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.924 ; -0.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.026 ; -1.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.776 ; -0.776 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.742 ; -1.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.289 ; -2.289 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.362 ; -2.362 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.698 ; -1.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.183 ; -2.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.032 ; -2.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -2.059 ; -2.059 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.515 ; -2.515 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.317 ; -2.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.270 ; -2.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -1.938 ; -1.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -1.838 ; -1.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -1.841 ; -1.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -1.846 ; -1.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.425 ; -2.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -1.912 ; -1.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -1.706 ; -1.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -1.698 ; -1.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.426 ; -2.426 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.418 ; -2.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.249 ; -2.249 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.292 ; -2.292 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.408 ; -2.408 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.378 ; -2.378 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.419 ; -2.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.502 ; -2.502 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.342 ; -2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.134 ; -2.134 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.220 ; -2.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.064 ; -2.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.110 ; -2.110 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.613 ; -1.613 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.032 ; -1.032 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.218 ; -1.218 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.893 ; -0.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.390 ; -1.390 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.022 ; -1.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.414 ; -1.414 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.041 ; -1.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.045 ; -1.045 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.270 ; -1.270 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.529 ; -1.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.057 ; -1.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.915 ; -0.915 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.059 ; -1.059 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.799 ; -0.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.044 ; -1.044 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.095 ; -1.095 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.864 ; -0.864 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.856 ; -0.856 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.860 ; -0.860 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.213 ; -1.213 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.725 ; -0.725 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.096 ; -1.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.963 ; -0.963 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.877 ; -0.877 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.163 ; -1.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.879 ; -0.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.855 ; -0.855 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.957 ; -0.957 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.673 ; -1.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.358 ; -2.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.577  ; 7.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 9.865  ; 9.865  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 7.981  ; 7.981  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.253  ; 8.253  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.781  ; 7.781  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 9.029  ; 9.029  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 9.736  ; 9.736  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 9.566  ; 9.566  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 7.782  ; 7.782  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 8.483  ; 8.483  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.248  ; 7.248  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 11.677 ; 11.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 10.903 ; 10.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.342 ; 11.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.199 ; 11.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 11.040 ; 11.040 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 10.090 ; 10.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.646 ; 10.646 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 11.095 ; 11.095 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 11.020 ; 11.020 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 10.635 ; 10.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 11.081 ; 11.081 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.575 ; 10.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 11.160 ; 11.160 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 10.597 ; 10.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.677 ; 11.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 11.280 ; 11.280 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 10.697 ; 10.697 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 10.102 ; 10.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.230 ; 10.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 10.361 ; 10.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.111 ; 10.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.937  ; 9.937  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 10.706 ; 10.706 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 10.644 ; 10.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 9.363  ; 9.363  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.992  ; 9.992  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 10.495 ; 10.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.967  ; 8.967  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.264  ; 9.264  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.788  ; 8.788  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.873  ; 9.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.526  ; 9.526  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 9.890  ; 9.890  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.779  ; 9.779  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.017 ; 14.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 12.842 ; 12.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 12.846 ; 12.846 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 13.871 ; 13.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.732 ; 12.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 12.312 ; 12.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 12.800 ; 12.800 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 14.017 ; 14.017 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.331 ; 12.331 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.946 ; 11.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.621 ; 12.621 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 12.060 ; 12.060 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.631 ; 12.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.450 ; 12.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 11.918 ; 11.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.445 ; 12.445 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.596 ; 12.596 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 12.791 ; 12.791 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 12.124 ; 12.124 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 11.866 ; 11.866 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 12.269 ; 12.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 12.731 ; 12.731 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 12.904 ; 12.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 12.383 ; 12.383 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 11.589 ; 11.589 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 13.668 ; 13.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 12.444 ; 12.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 12.697 ; 12.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 12.696 ; 12.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.400 ; 12.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.408 ; 13.408 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 11.547 ; 11.547 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 11.697 ; 11.697 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 10.224 ; 10.224 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 11.876 ; 11.876 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.925  ; 8.925  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.845  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 9.276  ; 9.276  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.845  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.616 ; 12.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.952 ; 10.952 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 10.508 ; 10.508 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.585 ; 10.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.474 ; 11.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.525 ; 11.525 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.920 ; 11.920 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 12.616 ; 12.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 10.314 ; 10.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.875  ; 9.875  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.693  ; 8.693  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 9.038  ; 9.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 9.052  ; 9.052  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.187 ; 12.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 11.048 ; 11.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.482 ; 10.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.116 ; 11.116 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 10.594 ; 10.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 10.199 ; 10.199 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.530 ; 10.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.342 ; 10.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.947 ; 10.947 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.493 ; 10.493 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.425 ; 10.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 10.727 ; 10.727 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 10.666 ; 10.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.092 ; 10.092 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 10.284 ; 10.284 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.472  ; 9.472  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 10.585 ; 10.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.308 ; 10.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 9.480  ; 9.480  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 9.834  ; 9.834  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.984 ; 11.984 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.569 ; 10.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 11.013 ; 11.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 11.012 ; 11.012 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.716 ; 10.716 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 11.724 ; 11.724 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 9.863  ; 9.863  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.840  ; 9.840  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 8.888  ; 8.888  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 12.886 ; 12.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.169 ; 10.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 10.523 ; 10.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 12.749 ; 12.749 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.322 ; 12.322 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.879 ; 10.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.886 ; 12.886 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 11.589 ; 11.589 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 10.633 ; 10.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 10.481 ; 10.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.392 ; 10.392 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 10.817 ; 10.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.674 ; 10.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 11.022 ; 11.022 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.026 ; 11.026 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 11.232 ; 11.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.925 ; 10.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 11.444 ; 11.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.887  ; 9.887  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 11.401 ; 11.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.102 ; 11.102 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.667 ; 10.667 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 9.579  ; 9.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.747 ; 10.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.903 ; 11.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 10.919 ; 10.919 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 10.790 ; 10.790 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 10.797 ; 10.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.929 ; 10.929 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 12.006 ; 12.006 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.209 ; 10.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 9.981  ; 9.981  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 12.085 ; 12.085 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.882  ; 9.882  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.688  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.203  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.585  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.600  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.816  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 8.688  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.688  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.203  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.585  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.600  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.816  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 8.688  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 12.523 ; 12.523 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 12.458 ; 12.458 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 11.949 ; 11.949 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 10.262 ; 10.262 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 12.523 ; 12.523 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 9.556  ; 9.556  ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 12.248 ; 12.248 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.587 ; 11.587 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 11.960 ; 11.960 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 11.673 ; 11.673 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 12.187 ; 12.187 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 10.955 ; 10.955 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.060 ; 10.060 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 9.952  ; 9.952  ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.305 ; 10.305 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 9.158  ; 9.158  ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 9.292  ; 9.292  ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 9.495  ; 9.495  ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.557  ; 9.557  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 10.731 ; 10.731 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 10.249 ; 10.249 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 11.297 ; 11.297 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 10.110 ; 10.110 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.798 ; 11.798 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 9.388  ; 9.388  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 10.786 ; 10.786 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 8.474  ; 8.474  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 8.808  ; 8.808  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 8.520  ; 8.520  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 9.773  ; 9.773  ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 8.902  ; 8.902  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 9.509  ; 9.509  ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 12.690 ; 12.690 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 12.061 ; 12.061 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 12.690 ; 12.690 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 10.882 ; 10.882 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 11.892 ; 11.892 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 10.150 ; 10.150 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.053 ; 12.053 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.344 ; 11.344 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 11.605 ; 11.605 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.382 ; 11.382 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 12.550 ; 12.550 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 11.312 ; 11.312 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 11.379 ; 11.379 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.497 ; 10.497 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 11.145 ; 11.145 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 12.308 ; 12.308 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 11.073 ; 11.073 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 11.062 ; 11.062 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 11.199 ; 11.199 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.785 ; 10.785 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 10.802 ; 10.802 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 10.511 ; 10.511 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 11.425 ; 11.425 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 10.447 ; 10.447 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 11.059 ; 11.059 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 11.294 ; 11.294 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 9.893  ; 9.893  ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 10.270 ; 10.270 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 10.196 ; 10.196 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 9.832  ; 9.832  ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 10.814 ; 10.814 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 10.470 ; 10.470 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.188 ; 11.188 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.404 ; 3.404 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 4.172 ; 4.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.291 ; 3.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.291 ; 3.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.386 ; 3.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.748 ; 3.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.516 ; 3.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.576 ; 3.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.936 ; 3.936 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.786 ; 3.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.279 ; 3.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 3.684 ; 3.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 3.679 ; 3.679 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.487 ; 3.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.620 ; 3.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.483 ; 3.483 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.500 ; 3.500 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 3.530 ; 3.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.635 ; 3.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 3.988 ; 3.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.513 ; 3.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.776 ; 3.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.614 ; 3.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.192 ; 4.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.220 ; 4.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.918 ; 3.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.128 ; 4.128 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.189 ; 4.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.991 ; 3.991 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.699 ; 3.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.060 ; 4.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.397 ; 4.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.786 ; 3.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.209 ; 4.209 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.937 ; 3.937 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.850 ; 3.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.917 ; 3.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.865 ; 3.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.286 ; 4.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.162 ; 4.162 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.278 ; 4.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.087 ; 4.087 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.548 ; 3.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.314 ; 4.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.274 ; 4.274 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.893 ; 3.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.056 ; 4.056 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.028 ; 4.028 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.114 ; 4.114 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.906 ; 3.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.097 ; 4.097 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.728 ; 3.728 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.456 ; 4.456 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.630 ; 3.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 3.789 ; 3.789 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.847 ; 3.847 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.163 ; 4.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.681 ; 3.681 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.693 ; 3.693 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.016 ; 4.016 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 3.736 ; 3.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.622 ; 3.622 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 3.722 ; 3.722 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.106 ; 4.106 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.854 ; 3.854 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 3.969 ; 3.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.967 ; 3.967 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.845 ; 3.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.669 ; 3.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.833 ; 3.833 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.548 ; 3.548 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 3.704 ; 3.704 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.638 ; 3.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 3.921 ; 3.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.823 ; 3.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.653 ; 3.653 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.923 ; 3.923 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.976 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 4.088 ; 4.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.976 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.281 ; 3.281 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.721 ; 3.721 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.802 ; 3.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.847 ; 3.847 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.415 ; 3.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.281 ; 3.281 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.421 ; 3.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.611 ; 3.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.627 ; 3.627 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.765 ; 3.765 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.156 ; 3.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 3.763 ; 3.763 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 3.767 ; 3.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 4.911 ; 4.911 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 4.504 ; 4.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.266 ; 4.266 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 4.526 ; 4.526 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 4.986 ; 4.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 4.315 ; 4.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.124 ; 4.124 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.286 ; 4.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.163 ; 4.163 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.395 ; 4.395 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.202 ; 4.202 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.136 ; 4.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.204 ; 4.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.260 ; 4.260 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.784 ; 3.784 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 3.900 ; 3.900 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.770 ; 3.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.594 ; 3.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.317 ; 3.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 3.980 ; 3.980 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.600 ; 3.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 3.634 ; 3.634 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.777 ; 3.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.745 ; 3.745 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.556 ; 3.556 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.757 ; 3.757 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.674 ; 3.674 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.156 ; 3.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 3.974 ; 3.974 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.002 ; 4.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 3.894 ; 3.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 4.301 ; 4.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.540 ; 4.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.674 ; 4.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.552 ; 5.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.360 ; 5.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.838 ; 4.838 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.221 ; 5.221 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.605 ; 5.605 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.075 ; 5.075 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.721 ; 4.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.668 ; 4.668 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.631 ; 4.631 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 4.799 ; 4.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.717 ; 4.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.857 ; 4.857 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.861 ; 4.861 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.933 ; 4.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.805 ; 4.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.999 ; 4.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.406 ; 4.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.011 ; 5.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.901 ; 4.901 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.729 ; 4.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.301 ; 4.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.761 ; 4.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.191 ; 5.191 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.842 ; 4.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 4.778 ; 4.778 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 4.792 ; 4.792 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.840 ; 4.840 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.249 ; 5.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.552 ; 4.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.460 ; 4.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 4.823 ; 4.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 4.184 ; 4.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.990 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.990 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.137 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.133 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.214 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.523 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.990 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.990 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.137 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.133 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.214 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.523 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 3.792 ; 3.792 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.207 ; 5.207 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 4.491 ; 4.491 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.434 ; 5.434 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 4.213 ; 4.213 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.282 ; 5.282 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 5.075 ; 5.075 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.239 ; 5.239 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.761 ; 4.761 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.069 ; 5.069 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 5.256 ; 5.256 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 4.756 ; 4.756 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.383 ; 4.383 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.369 ; 4.369 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.538 ; 4.538 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 4.074 ; 4.074 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.118 ; 4.118 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.215 ; 4.215 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.248 ; 4.248 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 4.715 ; 4.715 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.519 ; 4.519 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 4.913 ; 4.913 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.425 ; 4.425 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.107 ; 5.107 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.129 ; 4.129 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 4.741 ; 4.741 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 3.792 ; 3.792 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 3.925 ; 3.925 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 3.807 ; 3.807 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.273 ; 4.273 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 3.952 ; 3.952 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.208 ; 4.208 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.339 ; 4.339 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.224 ; 5.224 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.476 ; 5.476 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 4.764 ; 4.764 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 5.170 ; 5.170 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 4.440 ; 4.440 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.189 ; 5.189 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 4.947 ; 4.947 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 5.046 ; 5.046 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.952 ; 4.952 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.386 ; 5.386 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 4.902 ; 4.902 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 4.927 ; 4.927 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.565 ; 4.565 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 4.859 ; 4.859 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 5.290 ; 5.290 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 4.816 ; 4.816 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 4.812 ; 4.812 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 4.866 ; 4.866 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.720 ; 4.720 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 4.730 ; 4.730 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.613 ; 4.613 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 4.951 ; 4.951 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 4.531 ; 4.531 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 4.789 ; 4.789 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 4.882 ; 4.882 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 4.367 ; 4.367 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.495 ; 4.495 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 4.475 ; 4.475 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.339 ; 4.339 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 4.711 ; 4.711 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.590 ; 4.590 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 4.834 ; 4.834 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 12.871 ; 12.871 ;        ;
; fiBENn     ; fbCTRLn     ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; fiBENn     ; fbTENn      ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.603 ; 5.603 ;       ;
; fiBENn     ; fbCTRLn     ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
; fiBENn     ; fbTENn      ; 6.003 ; 6.003 ; 6.003 ; 6.003 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 8165     ; 1162     ; 298      ; 20350    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 30       ; 156      ; 1149     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 181      ; 181      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1687     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7268     ; 22       ; 156      ; 1202     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4        ; 2        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 8165     ; 1162     ; 298      ; 20350    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 151      ; 30       ; 156      ; 1149     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 181      ; 181      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1687     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7268     ; 22       ; 156      ; 1202     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 237      ; 237      ; 146      ; 146      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 348      ; 92       ; 299      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 237      ; 0        ; 146      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 237      ; 237      ; 146      ; 146      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 348      ; 92       ; 299      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 237      ; 0        ; 146      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 838   ; 838  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1674  ; 1674 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue Apr 22 15:34:37 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.016
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.016         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     3.802         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     3.887         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     7.952         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    22.004         0.000 inst85 
    Info (332119):    22.018         0.000 inst63 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst63 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.509         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.430         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     7.568         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     8.613         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    10.072         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    10.476         0.000 inst85 
    Info (332119):    22.814         0.000 inst63 
Info (332146): Worst-case removal slack is 0.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.800         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.830         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.906         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     1.416         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     1.518         0.000 inst63 
    Info (332119):     1.912         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    14.198         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.092         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.680         0.000 inst63 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.016
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.016 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.652      2.527  F        clock network delay
    Info (332115):      5.779      0.127     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      5.779      0.000 RR  CELL  inst68|COUNTER[3]|regout
    Info (332115):      6.139      0.360 RR    IC  inst68|_~0|dataa
    Info (332115):      6.629      0.490 RF  CELL  inst68|_~0|combout
    Info (332115):      7.361      0.732 FF    IC  inst68|QB[1]~0|dataf
    Info (332115):      7.432      0.071 FR  CELL  inst68|QB[1]~0|combout
    Info (332115):      7.432      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      7.639      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.776      2.526  R        clock network delay
    Info (332115):      8.655     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.639
    Info (332115): Data Required Time :     8.655
    Info (332115): Slack              :     1.016 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.802
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.802 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.276      2.526  R        clock network delay
    Info (332115):     46.403      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.403      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     47.923      1.520 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     47.994      0.071 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     48.301      0.307 RR    IC  inst74|QB[1]~1|dataf
    Info (332115):     48.372      0.071 RR  CELL  inst74|QB[1]~1|combout
    Info (332115):     48.372      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info (332115):     48.579      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.502      2.502  R        clock network delay
    Info (332115):     52.381     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :    48.579
    Info (332115): Data Required Time :    52.381
    Info (332115): Slack              :     3.802 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.887
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.887 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.776      2.526  R        clock network delay
    Info (332115):      8.903      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.903      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     10.726      1.823 RR    IC  inst13|L0_FLAG~0|dataf
    Info (332115):     10.797      0.071 RR  CELL  inst13|L0_FLAG~0|combout
    Info (332115):     10.797      0.000 RR    IC  inst13|L0_FLAG|datain
    Info (332115):     11.004      0.207 RR  CELL  TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.012      2.512  F        clock network delay
    Info (332115):     14.891     -0.121     uTsu  TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.004
    Info (332115): Data Required Time :    14.891
    Info (332115): Slack              :     3.887 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.952
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 7.952 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     92.388      4.888  F        clock network delay
    Info (332115):     92.515      0.127     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     92.515      0.000 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     93.645      1.130 RR    IC  inst|DATA_WR1~0|dataf
    Info (332115):     93.716      0.071 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     94.024      0.308 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     94.438      0.414 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.511      2.511  R        clock network delay
    Info (332115):    102.390     -0.121     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.438
    Info (332115): Data Required Time :   102.390
    Info (332115): Slack              :     7.952 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.004
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.004 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.820      3.320  F        clock network delay
    Info (332115):     15.947      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     15.947      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     15.947      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.561      0.614 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.561      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     16.608      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     16.608      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     16.655      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     16.655      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     16.702      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     16.702      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     16.749      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     16.749      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     16.796      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     16.796      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     16.843      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     16.843      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.009      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.009      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.056      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.056      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.103      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.103      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.150      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.150      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.197      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.197      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.244      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.244      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.291      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.291      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.338      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.338      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.563      0.225 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.563      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     17.610      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     17.610      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     17.657      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     17.657      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     17.704      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     17.704      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     17.751      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     17.751      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     17.798      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     17.798      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     17.845      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     17.845      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     17.892      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     17.892      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.058      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.058      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.105      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.105      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.152      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.152      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.199      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.199      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.246      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.246      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.293      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.293      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.340      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.340      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.387      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.387      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.555      0.168 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.555      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     18.686      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     40.811      3.311  F        clock network delay
    Info (332115):     40.690     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.686
    Info (332115): Data Required Time :    40.690
    Info (332115): Slack              :    22.004 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.018
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.018 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.222      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.222      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.222      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.836      0.614 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      3.836      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      3.883      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      3.883      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      3.930      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      3.930      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      3.977      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      3.977      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      4.024      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      4.024      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      4.071      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      4.071      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      4.118      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      4.118      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      4.284      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      4.284      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      4.331      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      4.331      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      4.378      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      4.378      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      4.425      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      4.425      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      4.472      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      4.472      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      4.519      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      4.519      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      4.566      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      4.566      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      4.613      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      4.613      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      4.838      0.225 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      4.838      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      4.885      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      4.885      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      4.932      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      4.932      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      4.979      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      4.979      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      5.026      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      5.026      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      5.073      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      5.073      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      5.120      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      5.120      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      5.167      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      5.167      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      5.333      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      5.333      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      5.380      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      5.380      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      5.427      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      5.427      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      5.474      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      5.474      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      5.521      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      5.521      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      5.568      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      5.568      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      5.615      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      5.615      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      5.662      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      5.662      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      5.830      0.168 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      5.830      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      5.961      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.100      3.100  R        clock network delay
    Info (332115):     27.979     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.961
    Info (332115): Data Required Time :    27.979
    Info (332115): Slack              :    22.018 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     17.388      4.888  F        clock network delay
    Info (332115):     17.515      0.127     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115):     17.515      0.000 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     17.515      0.000 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|_~5|datae
    Info (332115):     17.838      0.323 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|_~5|combout
    Info (332115):     17.838      0.000 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     18.045      0.207 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     17.388      4.888  F        clock network delay
    Info (332115):     17.588      0.200      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.045
    Info (332115): Data Required Time :    17.588
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.640      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.640      0.000 RR    IC  inst7|QB[0]~1|datae
    Info (332115):      2.963      0.323 RR  CELL  inst7|QB[0]~1|combout
    Info (332115):      2.963      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.170      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.713      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.170
    Info (332115): Data Required Time :     2.713
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     55.097      5.097  F        clock network delay
    Info (332115):     55.224      0.127     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115):     55.224      0.000 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     55.224      0.000 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|_~5|datae
    Info (332115):     55.547      0.323 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|_~5|combout
    Info (332115):     55.547      0.000 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     55.754      0.207 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     55.097      5.097  F        clock network delay
    Info (332115):     55.297      0.200      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    55.754
    Info (332115): Data Required Time :    55.297
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.653      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.653      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.653      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      2.976      0.323 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      2.976      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.183      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.726      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.183
    Info (332115): Data Required Time :     2.726
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.222      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.222      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.222      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.908      0.686 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      3.908      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      4.039      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.295      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.039
    Info (332115): Data Required Time :     3.295
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.820      3.320  F        clock network delay
    Info (332115):     15.947      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     15.947      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     15.947      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.633      0.686 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     16.633      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     16.764      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.820      3.320  F        clock network delay
    Info (332115):     16.020      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.764
    Info (332115): Data Required Time :    16.020
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.509
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.509 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|IDLE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.526      2.526  R        clock network delay
    Info (332115):      2.653      0.127     uTco  L0_DELAY:inst68|IDLE
    Info (332115):      2.653      0.000 FF  CELL  inst68|IDLE|regout
    Info (332115):      3.508      0.855 FF    IC  inst68|COUNTER[4]~1|datab
    Info (332115):      3.972      0.464 FR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.267      0.295 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.022      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.652      2.527  F        clock network delay
    Info (332115):      5.531     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.022
    Info (332115): Data Required Time :     5.531
    Info (332115): Slack              :     0.509 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.430
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.430 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.640      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.830      1.190 RR    IC  inst64|datad
    Info (332115):      4.132      0.302 RR  CELL  inst64|combout
    Info (332115):      7.825      3.693 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      7.825      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      8.715      0.890 RR    IC  inst|ZERO_SUPP_ON_10|aclr
    Info (332115):      9.470      0.755 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.021      2.521  F        clock network delay
    Info (332115):     14.900     -0.121     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.470
    Info (332115): Data Required Time :    14.900
    Info (332115): Slack              :     5.430 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.568
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.568 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR2
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     87.500      0.000  F        clock network delay
    Info (332115):     87.500      0.000 FF  CELL  inst85|regout
    Info (332115):     89.188      1.688 FF    IC  inst64|datac
    Info (332115):     89.494      0.306 FR  CELL  inst64|combout
    Info (332115):     93.187      3.693 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):     93.187      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):     94.067      0.880 RR    IC  inst|DATA_WR2|aclr
    Info (332115):     94.822      0.755 RF  CELL  ddlctrlr:inst|DATA_WR2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.511      2.511  R        clock network delay
    Info (332115):    102.390     -0.121     uTsu  ddlctrlr:inst|DATA_WR2
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.822
    Info (332115): Data Required Time :   102.390
    Info (332115): Slack              :     7.568 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.613
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.613 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.014      2.514  F        clock network delay
    Info (332115):     15.141      0.127     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     15.141      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     16.542      1.401 RR    IC  inst|WRITE_fbTEN_pulse~0|datac
    Info (332115):     16.848      0.306 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     17.262      0.414 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     18.017      0.755 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.751      1.751  R        clock network delay
    Info (332115):     26.630     -0.121     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.017
    Info (332115): Data Required Time :    26.630
    Info (332115): Slack              :     8.613 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.072
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.072 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     39.512      2.012 FF    IC  inst21~2|dataf
    Info (332115):     39.583      0.071 FR  CELL  inst21~2|combout
    Info (332115):     41.565      1.982 RR    IC  inst7|FE_REG[26]|aclr
    Info (332115):     42.320      0.755 RF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.513      2.513  R        clock network delay
    Info (332115):     52.392     -0.121     uTsu  DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.320
    Info (332115): Data Required Time :    52.392
    Info (332115): Slack              :    10.072 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.476
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.476 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.652      0.127     uTco  inst67
    Info (332115):      2.652      0.000 RR  CELL  inst67|regout
    Info (332115):      4.468      1.816 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      5.223      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.820      3.320  F        clock network delay
    Info (332115):     15.699     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.223
    Info (332115): Data Required Time :    15.699
    Info (332115): Slack              :    10.476 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 22.814
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 22.814 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.652      0.127     uTco  inst67
    Info (332115):      2.652      0.000 RR  CELL  inst67|regout
    Info (332115):      4.410      1.758 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      5.165      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.100      3.100  R        clock network delay
    Info (332115):     27.979     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.165
    Info (332115): Data Required Time :    27.979
    Info (332115): Slack              :    22.814 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.800
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.800 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.009      2.509  F        clock network delay
    Info (332115):     15.136      0.127     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     15.136      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     17.635      2.499 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info (332115):     18.390      0.755 RF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     17.390      4.890  F        clock network delay
    Info (332115):     17.590      0.200      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.390
    Info (332115): Data Required Time :    17.590
    Info (332115): Slack              :     0.800 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.830
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.830 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.345      0.345 RR    IC  inst7|RESET_COUNTER[26]~0|datac
    Info (332115):     25.651      0.306 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     27.774      2.123 FF    IC  inst7|RESET_COUNTER[0]|aclr
    Info (332115):     28.529      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.499      2.499  F        clock network delay
    Info (332115):     27.699      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.529
    Info (332115): Data Required Time :    27.699
    Info (332115): Slack              :     0.830 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.906
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.906 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.386      1.386 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):      1.688      0.302 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      2.102      0.414 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      2.857      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.751      1.751  R        clock network delay
    Info (332115):      1.951      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.857
    Info (332115): Data Required Time :     1.951
    Info (332115): Slack              :     0.906 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.416
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.416 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      2.012      2.012 RR    IC  inst|LOCAL_BUS_REG[18]~0|dataf
    Info (332115):      2.083      0.071 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      3.397      1.314 FF    IC  inst|LOCAL_BUS_REG[4]|aclr
    Info (332115):      4.152      0.755 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.536      2.536  R        clock network delay
    Info (332115):      2.736      0.200      uTh  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.152
    Info (332115): Data Required Time :     2.736
    Info (332115): Slack              :     1.416 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.518
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.518 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.652      0.127     uTco  inst67
    Info (332115):      2.652      0.000 RR  CELL  inst67|regout
    Info (332115):      4.058      1.406 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      4.813      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.295      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.813
    Info (332115): Data Required Time :     3.295
    Info (332115): Slack              :     1.518 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.912
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.912 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.513      2.513  R        clock network delay
    Info (332115):      2.640      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.640      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.864      1.224 RR    IC  inst11|aclr
    Info (332115):      4.619      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.507      2.507  R        clock network delay
    Info (332115):      2.707      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.619
    Info (332115): Data Required Time :     2.707
    Info (332115): Slack              :     1.912 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 14.198
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 14.198 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.525      2.525  R        clock network delay
    Info (332115):     27.652      0.127     uTco  inst67
    Info (332115):     27.652      0.000 RR  CELL  inst67|regout
    Info (332115):     29.454      1.802 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     30.209      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.811      3.311  F        clock network delay
    Info (332115):     16.011      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    30.209
    Info (332115): Data Required Time :    16.011
    Info (332115): Slack              :    14.198 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.824      0.896 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.652      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.949      0.896 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.777      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.092 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.664      0.861 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.308      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.164      0.861 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.808      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.408
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.092
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.331      0.331 RR    IC  inst|WRITE_fbTEN|datad
    Info (332113):      0.633      0.302 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.923      0.290 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      1.751      0.828 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.831      0.331 FF    IC  inst|WRITE_fbTEN|datad
    Info (332113):     13.133      0.302 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     13.423      0.290 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     14.251      0.828 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      1.335      1.335 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      1.335      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      2.267      0.932 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      3.095      0.828 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.835      1.335 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.835      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     14.767      0.932 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.595      0.828 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.097      1.597 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.097      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     14.992      0.895 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.820      0.828 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     26.597      1.597 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     26.597      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.492      0.895 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.320      0.828 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.677      0.874 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.505      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.677      0.874 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.505      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.044      1.241 FF    IC  inst|FIFO_CLK|datac
    Info (332113):     52.408      0.364 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     53.364      0.956 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     53.364      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     54.264      0.900 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     54.897      0.633 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.044      1.241 RR    IC  inst|FIFO_CLK|datac
    Info (332113):    102.408      0.364 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    103.364      0.956 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    103.364      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    104.264      0.900 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    104.897      0.633 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.210         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.254         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     5.310         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.483         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    23.529         0.000 inst85 
    Info (332119):    23.541         0.000 inst63 
Info (332146): Worst-case hold slack is 0.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.111         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.131         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.190         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst63 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 2.023
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.023         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     9.491         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.536         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    10.810         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.505         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.684         0.000 inst85 
    Info (332119):    24.154         0.000 inst63 
Info (332146): Worst-case removal slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.254         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.376         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     0.459         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.603         0.000 inst63 
    Info (332119):     0.872         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    13.192         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.448         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.870         0.000 inst63 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.210
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.210 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.217      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.559      0.342 RR    IC  inst68|COUNTER[0]|ena
    Info (332115):      2.024      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.281      1.156  F        clock network delay
    Info (332115):      4.234     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.024
    Info (332115): Data Required Time :     4.234
    Info (332115): Slack              :     2.210 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.254
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.254 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.905      1.155  R        clock network delay
    Info (332115):     44.967      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.967      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.574      0.607 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     45.592      0.018 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     45.722      0.130 RR    IC  inst74|MODULE_SM~6|dataf
    Info (332115):     45.740      0.018 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     45.740      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     45.837      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.138      1.138  R        clock network delay
    Info (332115):     51.091     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.837
    Info (332115): Data Required Time :    51.091
    Info (332115): Slack              :     5.254 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.310
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.310 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      7.405      1.155  R        clock network delay
    Info (332115):      7.467      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      7.467      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      8.171      0.704 RR    IC  inst13|L0_FLAG~0|dataf
    Info (332115):      8.189      0.018 RR  CELL  inst13|L0_FLAG~0|combout
    Info (332115):      8.189      0.000 RR    IC  inst13|L0_FLAG|datain
    Info (332115):      8.286      0.097 RR  CELL  TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.643      1.143  F        clock network delay
    Info (332115):     13.596     -0.047     uTsu  TTC_COMMUNICATION:inst13|L0_FLAG
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.286
    Info (332115): Data Required Time :    13.596
    Info (332115): Slack              :     5.310 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.483
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 10.483 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     89.735      2.235  F        clock network delay
    Info (332115):     89.797      0.062     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     89.797      0.000 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.265      0.468 RR    IC  inst|DATA_WR1~0|dataf
    Info (332115):     90.283      0.018 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     90.418      0.135 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     90.612      0.194 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.142      1.142  R        clock network delay
    Info (332115):    101.095     -0.047     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.612
    Info (332115): Data Required Time :   101.095
    Info (332115): Slack              :    10.483 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.529
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.529 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.036      1.536  F        clock network delay
    Info (332115):     14.098      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.098      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.098      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.387      0.289 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.387      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.411      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.411      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.435      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.435      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.459      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.459      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.483      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.483      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.507      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.507      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.531      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.531      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.613      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.613      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.637      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.637      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.661      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.661      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.685      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.685      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.709      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.709      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.733      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.733      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.757      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.757      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.781      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.781      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     14.893      0.112 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     14.893      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     14.917      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     14.917      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     14.941      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     14.941      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     14.965      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     14.965      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     14.989      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     14.989      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.013      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.013      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.037      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.037      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.061      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.061      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.143      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.143      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.167      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.167      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.191      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.191      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.215      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.215      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.239      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.239      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.263      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.263      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.287      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.287      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.311      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.311      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.393      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.393      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.452      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.028      1.528  F        clock network delay
    Info (332115):     38.981     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.452
    Info (332115): Data Required Time :    38.981
    Info (332115): Slack              :    23.529 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.541
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.541 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.465      1.465  R        clock network delay
    Info (332115):      1.527      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.527      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.527      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.816      0.289 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      1.816      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      1.840      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      1.840      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      1.864      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      1.864      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      1.888      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      1.888      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      1.912      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      1.912      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      1.936      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      1.936      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      1.960      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      1.960      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      2.042      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      2.042      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      2.066      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      2.066      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      2.090      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      2.090      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      2.114      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      2.114      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      2.138      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      2.138      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      2.162      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      2.162      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      2.186      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      2.186      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      2.210      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      2.210      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      2.322      0.112 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      2.322      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      2.346      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      2.346      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      2.370      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      2.370      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      2.394      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      2.394      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      2.418      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      2.418      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      2.442      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      2.442      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      2.466      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      2.466      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      2.490      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      2.490      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      2.572      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      2.572      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      2.596      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      2.596      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      2.620      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      2.620      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      2.644      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      2.644      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      2.668      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      2.668      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      2.692      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      2.692      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      2.716      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      2.716      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      2.740      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      2.740      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      2.822      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      2.822      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      2.881      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.469      1.469  R        clock network delay
    Info (332115):     26.422     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.881
    Info (332115): Data Required Time :    26.422
    Info (332115): Slack              :    23.541 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.111
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.111 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_READ_STATE1
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.641      1.141  F        clock network delay
    Info (332115):     13.703      0.062     uTco  ddlctrlr:inst|BLOCK_READ_STATE1
    Info (332115):     13.703      0.000 RR  CELL  inst|BLOCK_READ_STATE1|regout
    Info (332115):     14.317      0.614 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|valid_rreq|datac
    Info (332115):     14.411      0.094 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|valid_rreq|combout
    Info (332115):     14.730      0.319 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|_~2|datac
    Info (332115):     14.824      0.094 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|_~2|combout
    Info (332115):     14.824      0.000 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|empty_dff|datain
    Info (332115):     14.921      0.097 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.735      2.235  F        clock network delay
    Info (332115):     14.810      0.075      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.921
    Info (332115): Data Required Time :    14.810
    Info (332115): Slack              :     0.111 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.131
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.131 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): To Node      : ddlctrlr:inst|OPEN_DATA_1
    Info (332115): Launch Clock : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332115):      1.169      1.169 RR    IC  inst|OPEN_DATA_1|adatasdata
    Info (332115):      1.363      0.194 RR  CELL  ddlctrlr:inst|OPEN_DATA_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.157      1.157  R        clock network delay
    Info (332115):      1.232      0.075      uTh  ddlctrlr:inst|OPEN_DATA_1
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.363
    Info (332115): Data Required Time :     1.232
    Info (332115): Slack              :     0.131 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.190
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.190 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): To Node      : ddlctrlr:inst|WRD_NMBER[0]
    Info (332115): Launch Clock : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332115):      0.954      0.954 RR    IC  inst|WRD_NMBER[0]|ena
    Info (332115):      1.419      0.465 RR  CELL  ddlctrlr:inst|WRD_NMBER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.154      1.154  R        clock network delay
    Info (332115):      1.229      0.075      uTh  ddlctrlr:inst|WRD_NMBER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.419
    Info (332115): Data Required Time :     1.229
    Info (332115): Slack              :     0.190 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.217      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.217      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      1.357      0.140 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      1.357      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      1.454      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.230      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.454
    Info (332115): Data Required Time :     1.230
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.465      1.465  R        clock network delay
    Info (332115):      1.527      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.527      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.527      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.859      0.332 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      1.859      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      1.918      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.465      1.465  R        clock network delay
    Info (332115):      1.540      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.918
    Info (332115): Data Required Time :     1.540
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.036      1.536  F        clock network delay
    Info (332115):     14.098      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.098      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.098      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.430      0.332 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.430      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.489      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.036      1.536  F        clock network delay
    Info (332115):     14.111      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.489
    Info (332115): Data Required Time :    14.111
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.023
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.023 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|IDLE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  L0_DELAY:inst68|IDLE
    Info (332115):      1.217      0.000 FF  CELL  inst68|IDLE|regout
    Info (332115):      1.570      0.353 FF    IC  inst68|COUNTER[4]~1|datab
    Info (332115):      1.728      0.158 FR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.848      0.120 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.211      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.281      1.156  F        clock network delay
    Info (332115):      4.234     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.211
    Info (332115): Data Required Time :     4.234
    Info (332115): Slack              :     2.023 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.491
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.491 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.146      1.146  R        clock network delay
    Info (332115):      1.208      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.208      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.681      0.473 RR    IC  inst64|datad
    Info (332115):      1.791      0.110 RR  CELL  inst64|combout
    Info (332115):      3.329      1.538 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      3.329      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.750      0.421 RR    IC  inst|ZERO_SUPP_ON_10|aclr
    Info (332115):      4.113      0.363 RF  CELL  ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.651      1.151  F        clock network delay
    Info (332115):     13.604     -0.047     uTsu  ddlctrlr:inst|ZERO_SUPP_ON_10
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.113
    Info (332115): Data Required Time :    13.604
    Info (332115): Slack              :     9.491 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.536
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.536 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR2
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     87.500      0.000  F        clock network delay
    Info (332115):     87.500      0.000 FF  CELL  inst85|regout
    Info (332115):     88.152      0.652 FF    IC  inst64|datac
    Info (332115):     88.246      0.094 FR  CELL  inst64|combout
    Info (332115):     89.784      1.538 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):     89.784      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):     90.196      0.412 RR    IC  inst|DATA_WR2|aclr
    Info (332115):     90.559      0.363 RF  CELL  ddlctrlr:inst|DATA_WR2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.142      1.142  R        clock network delay
    Info (332115):    101.095     -0.047     uTsu  ddlctrlr:inst|DATA_WR2
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.559
    Info (332115): Data Required Time :   101.095
    Info (332115): Slack              :    10.536 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.810
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.810 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.645      1.145  F        clock network delay
    Info (332115):     13.707      0.062     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     13.707      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     14.254      0.547 RR    IC  inst|WRITE_fbTEN_pulse~0|datac
    Info (332115):     14.348      0.094 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     14.518      0.170 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     14.881      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     25.738      0.738  R        clock network delay
    Info (332115):     25.691     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.881
    Info (332115): Data Required Time :    25.691
    Info (332115): Slack              :    10.810 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.505
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.505 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     37.886      0.386 FF    IC  inst20|datad
    Info (332115):     37.996      0.110 FR  CELL  inst20|combout
    Info (332115):     38.821      0.825 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     38.821      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     39.223      0.402 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     39.586      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.138      1.138  R        clock network delay
    Info (332115):     51.091     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    39.586
    Info (332115): Data Required Time :    51.091
    Info (332115): Slack              :    11.505 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.684
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.684 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.942      0.725 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.305      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.036      1.536  F        clock network delay
    Info (332115):     13.989     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.305
    Info (332115): Data Required Time :    13.989
    Info (332115): Slack              :    11.684 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 24.154
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 24.154 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.905      0.688 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.268      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.469      1.469  R        clock network delay
    Info (332115):     26.422     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.268
    Info (332115): Data Required Time :    26.422
    Info (332115): Slack              :    24.154 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.238
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.238 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.641      1.141  F        clock network delay
    Info (332115):     13.703      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     13.703      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     14.686      0.983 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info (332115):     15.049      0.363 RF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.736      2.236  F        clock network delay
    Info (332115):     14.811      0.075      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.049
    Info (332115): Data Required Time :    14.811
    Info (332115): Slack              :     0.238 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.254
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.254 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.142      0.142 RR    IC  inst7|RESET_COUNTER[26]~0|datac
    Info (332115):     25.236      0.094 RF  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     26.101      0.865 FF    IC  inst7|RESET_COUNTER[0]|aclr
    Info (332115):     26.464      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.135      1.135  F        clock network delay
    Info (332115):     26.210      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.464
    Info (332115): Data Required Time :    26.210
    Info (332115): Slack              :     0.254 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.376
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.376 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.546      0.546 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):      0.656      0.110 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      0.826      0.170 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      1.189      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.738      0.738  R        clock network delay
    Info (332115):      0.813      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.189
    Info (332115): Data Required Time :     0.813
    Info (332115): Slack              :     0.376 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.459
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.459 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.785      0.785 RR    IC  inst|LOCAL_BUS_REG[18]~0|dataf
    Info (332115):      0.803      0.018 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      1.333      0.530 FF    IC  inst|LOCAL_BUS_REG[4]|aclr
    Info (332115):      1.696      0.363 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.162      1.162  R        clock network delay
    Info (332115):      1.237      0.075      uTh  ddlctrlr:inst|LOCAL_BUS_REG[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.696
    Info (332115): Data Required Time :     1.237
    Info (332115): Slack              :     0.459 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.603
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.603 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.780      0.563 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.143      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.465      1.465  R        clock network delay
    Info (332115):      1.540      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.143
    Info (332115): Data Required Time :     1.540
    Info (332115): Slack              :     0.603 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.872
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.872 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.386      0.386 RR    IC  inst20|datad
    Info (332115):      0.496      0.110 RF  CELL  inst20|combout
    Info (332115):      1.321      0.825 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      1.321      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      1.739      0.418 FF    IC  inst68|IDLE|aclr
    Info (332115):      2.102      0.363 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.230      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.102
    Info (332115): Data Required Time :     1.230
    Info (332115): Slack              :     0.872 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.192
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.192 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.155      1.155  R        clock network delay
    Info (332115):     26.217      0.062     uTco  inst67
    Info (332115):     26.217      0.000 RR  CELL  inst67|regout
    Info (332115):     26.932      0.715 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     27.295      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.028      1.528  F        clock network delay
    Info (332115):     14.103      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.295
    Info (332115): Data Required Time :    14.103
    Info (332115): Slack              :    13.192 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.903      0.426 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.281      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.028      0.426 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.406      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.448 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.747      0.395 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.064      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.247      0.395 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.564      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.132      0.132 RR    IC  inst|WRITE_fbTEN|datad
    Info (332113):      0.242      0.110 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.360      0.118 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      0.738      0.378 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.632      0.132 FF    IC  inst|WRITE_fbTEN|datad
    Info (332113):     12.742      0.110 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     12.860      0.118 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     13.238      0.378 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      0.651      0.651 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      0.651      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      1.087      0.436 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      1.465      0.378 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.151      0.651 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.151      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     13.587      0.436 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.965      0.378 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.243      0.743 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.243      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.658      0.415 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.036      0.378 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.743      0.743 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.743      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.158      0.415 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.536      0.378 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.762      0.410 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.140      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.762      0.410 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.140      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.936      0.584 FF    IC  inst|FIFO_CLK|datac
    Info (332113):     51.056      0.120 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.504      0.448 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.504      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     51.921      0.417 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.231      0.310 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.936      0.584 RR    IC  inst|FIFO_CLK|datac
    Info (332113):    101.056      0.120 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.504      0.448 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.504      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    101.921      0.417 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.231      0.310 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Tue Apr 22 15:34:40 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


