
DA4_Task3.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000004fe  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000048a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  000004fe  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000004fe  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000530  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000028  00000000  00000000  00000570  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000073a  00000000  00000000  00000598  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000684  00000000  00000000  00000cd2  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000002bd  00000000  00000000  00001356  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000034  00000000  00000000  00001614  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000357  00000000  00000000  00001648  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000005c  00000000  00000000  0000199f  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000018  00000000  00000000  000019fb  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 53 00 	call	0xa6	; 0xa6 <main>
  88:	0c 94 43 02 	jmp	0x486	; 0x486 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <Wait>:
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
  90:	80 e0       	ldi	r24, 0x00	; 0
  92:	90 e0       	ldi	r25, 0x00	; 0
  94:	fc 01       	movw	r30, r24
  96:	31 97       	sbiw	r30, 0x01	; 1
  98:	f1 f7       	brne	.-4      	; 0x96 <Wait+0x6>
  9a:	fc 01       	movw	r30, r24
  9c:	31 97       	sbiw	r30, 0x01	; 1
  9e:	f1 f7       	brne	.-4      	; 0x9c <Wait+0xc>
  a0:	01 97       	sbiw	r24, 0x01	; 1
  a2:	f1 f7       	brne	.-4      	; 0xa0 <Wait+0x10>
  a4:	08 95       	ret

000000a6 <main>:

}

int main(void)
{
	DDRB |= (1 << PINB1); //OCR1A as output to servo
  a6:	21 9a       	sbi	0x04, 1	; 4
	
	TCCR1A = 0x82; //non inverted PWM
  a8:	82 e8       	ldi	r24, 0x82	; 130
  aa:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7e0080>
	TCCR1B = 0x1A; //prescale 8 Fast PWM mode
  ae:	8a e1       	ldi	r24, 0x1A	; 26
  b0:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7e0081>

	ICR1 = 19999; //(8Mhz/(8*50Hz)-1) = 20ms period
  b4:	8f e1       	ldi	r24, 0x1F	; 31
  b6:	9e e4       	ldi	r25, 0x4E	; 78
  b8:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7e0087>
  bc:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7e0086>
	
	ADCSRA |= (1 << ADEN) | (1 << ADPS1) | (1 << ADPS0) | (1 << ADSC) | (1 << ADATE) ;//enable ADC interrupt set channel to take input for ADC0(changed to ADC1),left adjust,AVcc with external cap at AREF (You can ignore connecting external capacitor at AREF)
  c0:	ea e7       	ldi	r30, 0x7A	; 122
  c2:	f0 e0       	ldi	r31, 0x00	; 0
  c4:	80 81       	ld	r24, Z
  c6:	83 6e       	ori	r24, 0xE3	; 227
  c8:	80 83       	st	Z, r24
	ADMUX |= (1 << REFS0) | (1 << MUX0); //ADC prescaler 8, enable ADC,Start conversion,enable auto trigger (free running mode)
  ca:	ec e7       	ldi	r30, 0x7C	; 124
  cc:	f0 e0       	ldi	r31, 0x00	; 0
  ce:	80 81       	ld	r24, Z
  d0:	81 64       	ori	r24, 0x41	; 65
  d2:	80 83       	st	Z, r24
	sei();
  d4:	78 94       	sei

while (1){
	while ((ADCSRA & (1 << ADIF)) == 0); //check if ADIF is 1, if not stay here
  d6:	ca e7       	ldi	r28, 0x7A	; 122
  d8:	d0 e0       	ldi	r29, 0x00	; 0
	ADCSRA |= (1 << ADIF); //set ADIF 1
	temp = ADC; //read conversion from ADCH register
  da:	0f 2e       	mov	r0, r31
  dc:	f8 e7       	ldi	r31, 0x78	; 120
  de:	ef 2e       	mov	r14, r31
  e0:	f1 2c       	mov	r15, r1
  e2:	f0 2d       	mov	r31, r0
	//divide = 1/1023;
	temp = 1800*(1-(0.000977517*temp));
	OCR1A = temp+500;
  e4:	08 e8       	ldi	r16, 0x88	; 136
  e6:	10 e0       	ldi	r17, 0x00	; 0
	ADCSRA |= (1 << ADEN) | (1 << ADPS1) | (1 << ADPS0) | (1 << ADSC) | (1 << ADATE) ;//enable ADC interrupt set channel to take input for ADC0(changed to ADC1),left adjust,AVcc with external cap at AREF (You can ignore connecting external capacitor at AREF)
	ADMUX |= (1 << REFS0) | (1 << MUX0); //ADC prescaler 8, enable ADC,Start conversion,enable auto trigger (free running mode)
	sei();

while (1){
	while ((ADCSRA & (1 << ADIF)) == 0); //check if ADIF is 1, if not stay here
  e8:	88 81       	ld	r24, Y
  ea:	84 ff       	sbrs	r24, 4
  ec:	fd cf       	rjmp	.-6      	; 0xe8 <main+0x42>
	ADCSRA |= (1 << ADIF); //set ADIF 1
  ee:	88 81       	ld	r24, Y
  f0:	80 61       	ori	r24, 0x10	; 16
  f2:	88 83       	st	Y, r24
	temp = ADC; //read conversion from ADCH register
  f4:	f7 01       	movw	r30, r14
  f6:	60 81       	ld	r22, Z
  f8:	71 81       	ldd	r23, Z+1	; 0x01
	//divide = 1/1023;
	temp = 1800*(1-(0.000977517*temp));
  fa:	07 2e       	mov	r0, r23
  fc:	00 0c       	add	r0, r0
  fe:	88 0b       	sbc	r24, r24
 100:	99 0b       	sbc	r25, r25
 102:	0e 94 4a 01 	call	0x294	; 0x294 <__floatsisf>
 106:	27 e0       	ldi	r18, 0x07	; 7
 108:	30 e2       	ldi	r19, 0x20	; 32
 10a:	40 e8       	ldi	r20, 0x80	; 128
 10c:	5a e3       	ldi	r21, 0x3A	; 58
 10e:	0e 94 d6 01 	call	0x3ac	; 0x3ac <__mulsf3>
 112:	9b 01       	movw	r18, r22
 114:	ac 01       	movw	r20, r24
 116:	60 e0       	ldi	r22, 0x00	; 0
 118:	70 e0       	ldi	r23, 0x00	; 0
 11a:	80 e8       	ldi	r24, 0x80	; 128
 11c:	9f e3       	ldi	r25, 0x3F	; 63
 11e:	0e 94 a5 00 	call	0x14a	; 0x14a <__subsf3>
 122:	20 e0       	ldi	r18, 0x00	; 0
 124:	30 e0       	ldi	r19, 0x00	; 0
 126:	41 ee       	ldi	r20, 0xE1	; 225
 128:	54 e4       	ldi	r21, 0x44	; 68
 12a:	0e 94 d6 01 	call	0x3ac	; 0x3ac <__mulsf3>
 12e:	0e 94 12 01 	call	0x224	; 0x224 <__fixsfsi>
 132:	70 93 01 01 	sts	0x0101, r23	; 0x800101 <_edata+0x1>
 136:	60 93 00 01 	sts	0x0100, r22	; 0x800100 <_edata>
	OCR1A = temp+500;
 13a:	6c 50       	subi	r22, 0x0C	; 12
 13c:	7e 4f       	sbci	r23, 0xFE	; 254
 13e:	f8 01       	movw	r30, r16
 140:	71 83       	std	Z+1, r23	; 0x01
 142:	60 83       	st	Z, r22
	Wait();
 144:	0e 94 48 00 	call	0x90	; 0x90 <Wait>
}
 148:	cf cf       	rjmp	.-98     	; 0xe8 <main+0x42>

0000014a <__subsf3>:
 14a:	50 58       	subi	r21, 0x80	; 128

0000014c <__addsf3>:
 14c:	bb 27       	eor	r27, r27
 14e:	aa 27       	eor	r26, r26
 150:	0e 94 bd 00 	call	0x17a	; 0x17a <__addsf3x>
 154:	0c 94 9c 01 	jmp	0x338	; 0x338 <__fp_round>
 158:	0e 94 8e 01 	call	0x31c	; 0x31c <__fp_pscA>
 15c:	38 f0       	brcs	.+14     	; 0x16c <__addsf3+0x20>
 15e:	0e 94 95 01 	call	0x32a	; 0x32a <__fp_pscB>
 162:	20 f0       	brcs	.+8      	; 0x16c <__addsf3+0x20>
 164:	39 f4       	brne	.+14     	; 0x174 <__addsf3+0x28>
 166:	9f 3f       	cpi	r25, 0xFF	; 255
 168:	19 f4       	brne	.+6      	; 0x170 <__addsf3+0x24>
 16a:	26 f4       	brtc	.+8      	; 0x174 <__addsf3+0x28>
 16c:	0c 94 8b 01 	jmp	0x316	; 0x316 <__fp_nan>
 170:	0e f4       	brtc	.+2      	; 0x174 <__addsf3+0x28>
 172:	e0 95       	com	r30
 174:	e7 fb       	bst	r30, 7
 176:	0c 94 85 01 	jmp	0x30a	; 0x30a <__fp_inf>

0000017a <__addsf3x>:
 17a:	e9 2f       	mov	r30, r25
 17c:	0e 94 ad 01 	call	0x35a	; 0x35a <__fp_split3>
 180:	58 f3       	brcs	.-42     	; 0x158 <__addsf3+0xc>
 182:	ba 17       	cp	r27, r26
 184:	62 07       	cpc	r22, r18
 186:	73 07       	cpc	r23, r19
 188:	84 07       	cpc	r24, r20
 18a:	95 07       	cpc	r25, r21
 18c:	20 f0       	brcs	.+8      	; 0x196 <__addsf3x+0x1c>
 18e:	79 f4       	brne	.+30     	; 0x1ae <__addsf3x+0x34>
 190:	a6 f5       	brtc	.+104    	; 0x1fa <__addsf3x+0x80>
 192:	0c 94 cf 01 	jmp	0x39e	; 0x39e <__fp_zero>
 196:	0e f4       	brtc	.+2      	; 0x19a <__addsf3x+0x20>
 198:	e0 95       	com	r30
 19a:	0b 2e       	mov	r0, r27
 19c:	ba 2f       	mov	r27, r26
 19e:	a0 2d       	mov	r26, r0
 1a0:	0b 01       	movw	r0, r22
 1a2:	b9 01       	movw	r22, r18
 1a4:	90 01       	movw	r18, r0
 1a6:	0c 01       	movw	r0, r24
 1a8:	ca 01       	movw	r24, r20
 1aa:	a0 01       	movw	r20, r0
 1ac:	11 24       	eor	r1, r1
 1ae:	ff 27       	eor	r31, r31
 1b0:	59 1b       	sub	r21, r25
 1b2:	99 f0       	breq	.+38     	; 0x1da <__addsf3x+0x60>
 1b4:	59 3f       	cpi	r21, 0xF9	; 249
 1b6:	50 f4       	brcc	.+20     	; 0x1cc <__addsf3x+0x52>
 1b8:	50 3e       	cpi	r21, 0xE0	; 224
 1ba:	68 f1       	brcs	.+90     	; 0x216 <__addsf3x+0x9c>
 1bc:	1a 16       	cp	r1, r26
 1be:	f0 40       	sbci	r31, 0x00	; 0
 1c0:	a2 2f       	mov	r26, r18
 1c2:	23 2f       	mov	r18, r19
 1c4:	34 2f       	mov	r19, r20
 1c6:	44 27       	eor	r20, r20
 1c8:	58 5f       	subi	r21, 0xF8	; 248
 1ca:	f3 cf       	rjmp	.-26     	; 0x1b2 <__addsf3x+0x38>
 1cc:	46 95       	lsr	r20
 1ce:	37 95       	ror	r19
 1d0:	27 95       	ror	r18
 1d2:	a7 95       	ror	r26
 1d4:	f0 40       	sbci	r31, 0x00	; 0
 1d6:	53 95       	inc	r21
 1d8:	c9 f7       	brne	.-14     	; 0x1cc <__addsf3x+0x52>
 1da:	7e f4       	brtc	.+30     	; 0x1fa <__addsf3x+0x80>
 1dc:	1f 16       	cp	r1, r31
 1de:	ba 0b       	sbc	r27, r26
 1e0:	62 0b       	sbc	r22, r18
 1e2:	73 0b       	sbc	r23, r19
 1e4:	84 0b       	sbc	r24, r20
 1e6:	ba f0       	brmi	.+46     	; 0x216 <__addsf3x+0x9c>
 1e8:	91 50       	subi	r25, 0x01	; 1
 1ea:	a1 f0       	breq	.+40     	; 0x214 <__addsf3x+0x9a>
 1ec:	ff 0f       	add	r31, r31
 1ee:	bb 1f       	adc	r27, r27
 1f0:	66 1f       	adc	r22, r22
 1f2:	77 1f       	adc	r23, r23
 1f4:	88 1f       	adc	r24, r24
 1f6:	c2 f7       	brpl	.-16     	; 0x1e8 <__addsf3x+0x6e>
 1f8:	0e c0       	rjmp	.+28     	; 0x216 <__addsf3x+0x9c>
 1fa:	ba 0f       	add	r27, r26
 1fc:	62 1f       	adc	r22, r18
 1fe:	73 1f       	adc	r23, r19
 200:	84 1f       	adc	r24, r20
 202:	48 f4       	brcc	.+18     	; 0x216 <__addsf3x+0x9c>
 204:	87 95       	ror	r24
 206:	77 95       	ror	r23
 208:	67 95       	ror	r22
 20a:	b7 95       	ror	r27
 20c:	f7 95       	ror	r31
 20e:	9e 3f       	cpi	r25, 0xFE	; 254
 210:	08 f0       	brcs	.+2      	; 0x214 <__addsf3x+0x9a>
 212:	b0 cf       	rjmp	.-160    	; 0x174 <__addsf3+0x28>
 214:	93 95       	inc	r25
 216:	88 0f       	add	r24, r24
 218:	08 f0       	brcs	.+2      	; 0x21c <__addsf3x+0xa2>
 21a:	99 27       	eor	r25, r25
 21c:	ee 0f       	add	r30, r30
 21e:	97 95       	ror	r25
 220:	87 95       	ror	r24
 222:	08 95       	ret

00000224 <__fixsfsi>:
 224:	0e 94 19 01 	call	0x232	; 0x232 <__fixunssfsi>
 228:	68 94       	set
 22a:	b1 11       	cpse	r27, r1
 22c:	0c 94 d0 01 	jmp	0x3a0	; 0x3a0 <__fp_szero>
 230:	08 95       	ret

00000232 <__fixunssfsi>:
 232:	0e 94 b5 01 	call	0x36a	; 0x36a <__fp_splitA>
 236:	88 f0       	brcs	.+34     	; 0x25a <__fixunssfsi+0x28>
 238:	9f 57       	subi	r25, 0x7F	; 127
 23a:	98 f0       	brcs	.+38     	; 0x262 <__fixunssfsi+0x30>
 23c:	b9 2f       	mov	r27, r25
 23e:	99 27       	eor	r25, r25
 240:	b7 51       	subi	r27, 0x17	; 23
 242:	b0 f0       	brcs	.+44     	; 0x270 <__fixunssfsi+0x3e>
 244:	e1 f0       	breq	.+56     	; 0x27e <__fixunssfsi+0x4c>
 246:	66 0f       	add	r22, r22
 248:	77 1f       	adc	r23, r23
 24a:	88 1f       	adc	r24, r24
 24c:	99 1f       	adc	r25, r25
 24e:	1a f0       	brmi	.+6      	; 0x256 <__fixunssfsi+0x24>
 250:	ba 95       	dec	r27
 252:	c9 f7       	brne	.-14     	; 0x246 <__fixunssfsi+0x14>
 254:	14 c0       	rjmp	.+40     	; 0x27e <__fixunssfsi+0x4c>
 256:	b1 30       	cpi	r27, 0x01	; 1
 258:	91 f0       	breq	.+36     	; 0x27e <__fixunssfsi+0x4c>
 25a:	0e 94 cf 01 	call	0x39e	; 0x39e <__fp_zero>
 25e:	b1 e0       	ldi	r27, 0x01	; 1
 260:	08 95       	ret
 262:	0c 94 cf 01 	jmp	0x39e	; 0x39e <__fp_zero>
 266:	67 2f       	mov	r22, r23
 268:	78 2f       	mov	r23, r24
 26a:	88 27       	eor	r24, r24
 26c:	b8 5f       	subi	r27, 0xF8	; 248
 26e:	39 f0       	breq	.+14     	; 0x27e <__fixunssfsi+0x4c>
 270:	b9 3f       	cpi	r27, 0xF9	; 249
 272:	cc f3       	brlt	.-14     	; 0x266 <__fixunssfsi+0x34>
 274:	86 95       	lsr	r24
 276:	77 95       	ror	r23
 278:	67 95       	ror	r22
 27a:	b3 95       	inc	r27
 27c:	d9 f7       	brne	.-10     	; 0x274 <__fixunssfsi+0x42>
 27e:	3e f4       	brtc	.+14     	; 0x28e <__fixunssfsi+0x5c>
 280:	90 95       	com	r25
 282:	80 95       	com	r24
 284:	70 95       	com	r23
 286:	61 95       	neg	r22
 288:	7f 4f       	sbci	r23, 0xFF	; 255
 28a:	8f 4f       	sbci	r24, 0xFF	; 255
 28c:	9f 4f       	sbci	r25, 0xFF	; 255
 28e:	08 95       	ret

00000290 <__floatunsisf>:
 290:	e8 94       	clt
 292:	09 c0       	rjmp	.+18     	; 0x2a6 <__floatsisf+0x12>

00000294 <__floatsisf>:
 294:	97 fb       	bst	r25, 7
 296:	3e f4       	brtc	.+14     	; 0x2a6 <__floatsisf+0x12>
 298:	90 95       	com	r25
 29a:	80 95       	com	r24
 29c:	70 95       	com	r23
 29e:	61 95       	neg	r22
 2a0:	7f 4f       	sbci	r23, 0xFF	; 255
 2a2:	8f 4f       	sbci	r24, 0xFF	; 255
 2a4:	9f 4f       	sbci	r25, 0xFF	; 255
 2a6:	99 23       	and	r25, r25
 2a8:	a9 f0       	breq	.+42     	; 0x2d4 <__floatsisf+0x40>
 2aa:	f9 2f       	mov	r31, r25
 2ac:	96 e9       	ldi	r25, 0x96	; 150
 2ae:	bb 27       	eor	r27, r27
 2b0:	93 95       	inc	r25
 2b2:	f6 95       	lsr	r31
 2b4:	87 95       	ror	r24
 2b6:	77 95       	ror	r23
 2b8:	67 95       	ror	r22
 2ba:	b7 95       	ror	r27
 2bc:	f1 11       	cpse	r31, r1
 2be:	f8 cf       	rjmp	.-16     	; 0x2b0 <__floatsisf+0x1c>
 2c0:	fa f4       	brpl	.+62     	; 0x300 <__floatsisf+0x6c>
 2c2:	bb 0f       	add	r27, r27
 2c4:	11 f4       	brne	.+4      	; 0x2ca <__floatsisf+0x36>
 2c6:	60 ff       	sbrs	r22, 0
 2c8:	1b c0       	rjmp	.+54     	; 0x300 <__floatsisf+0x6c>
 2ca:	6f 5f       	subi	r22, 0xFF	; 255
 2cc:	7f 4f       	sbci	r23, 0xFF	; 255
 2ce:	8f 4f       	sbci	r24, 0xFF	; 255
 2d0:	9f 4f       	sbci	r25, 0xFF	; 255
 2d2:	16 c0       	rjmp	.+44     	; 0x300 <__floatsisf+0x6c>
 2d4:	88 23       	and	r24, r24
 2d6:	11 f0       	breq	.+4      	; 0x2dc <__floatsisf+0x48>
 2d8:	96 e9       	ldi	r25, 0x96	; 150
 2da:	11 c0       	rjmp	.+34     	; 0x2fe <__floatsisf+0x6a>
 2dc:	77 23       	and	r23, r23
 2de:	21 f0       	breq	.+8      	; 0x2e8 <__floatsisf+0x54>
 2e0:	9e e8       	ldi	r25, 0x8E	; 142
 2e2:	87 2f       	mov	r24, r23
 2e4:	76 2f       	mov	r23, r22
 2e6:	05 c0       	rjmp	.+10     	; 0x2f2 <__floatsisf+0x5e>
 2e8:	66 23       	and	r22, r22
 2ea:	71 f0       	breq	.+28     	; 0x308 <__floatsisf+0x74>
 2ec:	96 e8       	ldi	r25, 0x86	; 134
 2ee:	86 2f       	mov	r24, r22
 2f0:	70 e0       	ldi	r23, 0x00	; 0
 2f2:	60 e0       	ldi	r22, 0x00	; 0
 2f4:	2a f0       	brmi	.+10     	; 0x300 <__floatsisf+0x6c>
 2f6:	9a 95       	dec	r25
 2f8:	66 0f       	add	r22, r22
 2fa:	77 1f       	adc	r23, r23
 2fc:	88 1f       	adc	r24, r24
 2fe:	da f7       	brpl	.-10     	; 0x2f6 <__floatsisf+0x62>
 300:	88 0f       	add	r24, r24
 302:	96 95       	lsr	r25
 304:	87 95       	ror	r24
 306:	97 f9       	bld	r25, 7
 308:	08 95       	ret

0000030a <__fp_inf>:
 30a:	97 f9       	bld	r25, 7
 30c:	9f 67       	ori	r25, 0x7F	; 127
 30e:	80 e8       	ldi	r24, 0x80	; 128
 310:	70 e0       	ldi	r23, 0x00	; 0
 312:	60 e0       	ldi	r22, 0x00	; 0
 314:	08 95       	ret

00000316 <__fp_nan>:
 316:	9f ef       	ldi	r25, 0xFF	; 255
 318:	80 ec       	ldi	r24, 0xC0	; 192
 31a:	08 95       	ret

0000031c <__fp_pscA>:
 31c:	00 24       	eor	r0, r0
 31e:	0a 94       	dec	r0
 320:	16 16       	cp	r1, r22
 322:	17 06       	cpc	r1, r23
 324:	18 06       	cpc	r1, r24
 326:	09 06       	cpc	r0, r25
 328:	08 95       	ret

0000032a <__fp_pscB>:
 32a:	00 24       	eor	r0, r0
 32c:	0a 94       	dec	r0
 32e:	12 16       	cp	r1, r18
 330:	13 06       	cpc	r1, r19
 332:	14 06       	cpc	r1, r20
 334:	05 06       	cpc	r0, r21
 336:	08 95       	ret

00000338 <__fp_round>:
 338:	09 2e       	mov	r0, r25
 33a:	03 94       	inc	r0
 33c:	00 0c       	add	r0, r0
 33e:	11 f4       	brne	.+4      	; 0x344 <__fp_round+0xc>
 340:	88 23       	and	r24, r24
 342:	52 f0       	brmi	.+20     	; 0x358 <__fp_round+0x20>
 344:	bb 0f       	add	r27, r27
 346:	40 f4       	brcc	.+16     	; 0x358 <__fp_round+0x20>
 348:	bf 2b       	or	r27, r31
 34a:	11 f4       	brne	.+4      	; 0x350 <__fp_round+0x18>
 34c:	60 ff       	sbrs	r22, 0
 34e:	04 c0       	rjmp	.+8      	; 0x358 <__fp_round+0x20>
 350:	6f 5f       	subi	r22, 0xFF	; 255
 352:	7f 4f       	sbci	r23, 0xFF	; 255
 354:	8f 4f       	sbci	r24, 0xFF	; 255
 356:	9f 4f       	sbci	r25, 0xFF	; 255
 358:	08 95       	ret

0000035a <__fp_split3>:
 35a:	57 fd       	sbrc	r21, 7
 35c:	90 58       	subi	r25, 0x80	; 128
 35e:	44 0f       	add	r20, r20
 360:	55 1f       	adc	r21, r21
 362:	59 f0       	breq	.+22     	; 0x37a <__fp_splitA+0x10>
 364:	5f 3f       	cpi	r21, 0xFF	; 255
 366:	71 f0       	breq	.+28     	; 0x384 <__fp_splitA+0x1a>
 368:	47 95       	ror	r20

0000036a <__fp_splitA>:
 36a:	88 0f       	add	r24, r24
 36c:	97 fb       	bst	r25, 7
 36e:	99 1f       	adc	r25, r25
 370:	61 f0       	breq	.+24     	; 0x38a <__fp_splitA+0x20>
 372:	9f 3f       	cpi	r25, 0xFF	; 255
 374:	79 f0       	breq	.+30     	; 0x394 <__fp_splitA+0x2a>
 376:	87 95       	ror	r24
 378:	08 95       	ret
 37a:	12 16       	cp	r1, r18
 37c:	13 06       	cpc	r1, r19
 37e:	14 06       	cpc	r1, r20
 380:	55 1f       	adc	r21, r21
 382:	f2 cf       	rjmp	.-28     	; 0x368 <__fp_split3+0xe>
 384:	46 95       	lsr	r20
 386:	f1 df       	rcall	.-30     	; 0x36a <__fp_splitA>
 388:	08 c0       	rjmp	.+16     	; 0x39a <__fp_splitA+0x30>
 38a:	16 16       	cp	r1, r22
 38c:	17 06       	cpc	r1, r23
 38e:	18 06       	cpc	r1, r24
 390:	99 1f       	adc	r25, r25
 392:	f1 cf       	rjmp	.-30     	; 0x376 <__fp_splitA+0xc>
 394:	86 95       	lsr	r24
 396:	71 05       	cpc	r23, r1
 398:	61 05       	cpc	r22, r1
 39a:	08 94       	sec
 39c:	08 95       	ret

0000039e <__fp_zero>:
 39e:	e8 94       	clt

000003a0 <__fp_szero>:
 3a0:	bb 27       	eor	r27, r27
 3a2:	66 27       	eor	r22, r22
 3a4:	77 27       	eor	r23, r23
 3a6:	cb 01       	movw	r24, r22
 3a8:	97 f9       	bld	r25, 7
 3aa:	08 95       	ret

000003ac <__mulsf3>:
 3ac:	0e 94 e9 01 	call	0x3d2	; 0x3d2 <__mulsf3x>
 3b0:	0c 94 9c 01 	jmp	0x338	; 0x338 <__fp_round>
 3b4:	0e 94 8e 01 	call	0x31c	; 0x31c <__fp_pscA>
 3b8:	38 f0       	brcs	.+14     	; 0x3c8 <__mulsf3+0x1c>
 3ba:	0e 94 95 01 	call	0x32a	; 0x32a <__fp_pscB>
 3be:	20 f0       	brcs	.+8      	; 0x3c8 <__mulsf3+0x1c>
 3c0:	95 23       	and	r25, r21
 3c2:	11 f0       	breq	.+4      	; 0x3c8 <__mulsf3+0x1c>
 3c4:	0c 94 85 01 	jmp	0x30a	; 0x30a <__fp_inf>
 3c8:	0c 94 8b 01 	jmp	0x316	; 0x316 <__fp_nan>
 3cc:	11 24       	eor	r1, r1
 3ce:	0c 94 d0 01 	jmp	0x3a0	; 0x3a0 <__fp_szero>

000003d2 <__mulsf3x>:
 3d2:	0e 94 ad 01 	call	0x35a	; 0x35a <__fp_split3>
 3d6:	70 f3       	brcs	.-36     	; 0x3b4 <__mulsf3+0x8>

000003d8 <__mulsf3_pse>:
 3d8:	95 9f       	mul	r25, r21
 3da:	c1 f3       	breq	.-16     	; 0x3cc <__mulsf3+0x20>
 3dc:	95 0f       	add	r25, r21
 3de:	50 e0       	ldi	r21, 0x00	; 0
 3e0:	55 1f       	adc	r21, r21
 3e2:	62 9f       	mul	r22, r18
 3e4:	f0 01       	movw	r30, r0
 3e6:	72 9f       	mul	r23, r18
 3e8:	bb 27       	eor	r27, r27
 3ea:	f0 0d       	add	r31, r0
 3ec:	b1 1d       	adc	r27, r1
 3ee:	63 9f       	mul	r22, r19
 3f0:	aa 27       	eor	r26, r26
 3f2:	f0 0d       	add	r31, r0
 3f4:	b1 1d       	adc	r27, r1
 3f6:	aa 1f       	adc	r26, r26
 3f8:	64 9f       	mul	r22, r20
 3fa:	66 27       	eor	r22, r22
 3fc:	b0 0d       	add	r27, r0
 3fe:	a1 1d       	adc	r26, r1
 400:	66 1f       	adc	r22, r22
 402:	82 9f       	mul	r24, r18
 404:	22 27       	eor	r18, r18
 406:	b0 0d       	add	r27, r0
 408:	a1 1d       	adc	r26, r1
 40a:	62 1f       	adc	r22, r18
 40c:	73 9f       	mul	r23, r19
 40e:	b0 0d       	add	r27, r0
 410:	a1 1d       	adc	r26, r1
 412:	62 1f       	adc	r22, r18
 414:	83 9f       	mul	r24, r19
 416:	a0 0d       	add	r26, r0
 418:	61 1d       	adc	r22, r1
 41a:	22 1f       	adc	r18, r18
 41c:	74 9f       	mul	r23, r20
 41e:	33 27       	eor	r19, r19
 420:	a0 0d       	add	r26, r0
 422:	61 1d       	adc	r22, r1
 424:	23 1f       	adc	r18, r19
 426:	84 9f       	mul	r24, r20
 428:	60 0d       	add	r22, r0
 42a:	21 1d       	adc	r18, r1
 42c:	82 2f       	mov	r24, r18
 42e:	76 2f       	mov	r23, r22
 430:	6a 2f       	mov	r22, r26
 432:	11 24       	eor	r1, r1
 434:	9f 57       	subi	r25, 0x7F	; 127
 436:	50 40       	sbci	r21, 0x00	; 0
 438:	9a f0       	brmi	.+38     	; 0x460 <__LOCK_REGION_LENGTH__+0x60>
 43a:	f1 f0       	breq	.+60     	; 0x478 <__LOCK_REGION_LENGTH__+0x78>
 43c:	88 23       	and	r24, r24
 43e:	4a f0       	brmi	.+18     	; 0x452 <__LOCK_REGION_LENGTH__+0x52>
 440:	ee 0f       	add	r30, r30
 442:	ff 1f       	adc	r31, r31
 444:	bb 1f       	adc	r27, r27
 446:	66 1f       	adc	r22, r22
 448:	77 1f       	adc	r23, r23
 44a:	88 1f       	adc	r24, r24
 44c:	91 50       	subi	r25, 0x01	; 1
 44e:	50 40       	sbci	r21, 0x00	; 0
 450:	a9 f7       	brne	.-22     	; 0x43c <__LOCK_REGION_LENGTH__+0x3c>
 452:	9e 3f       	cpi	r25, 0xFE	; 254
 454:	51 05       	cpc	r21, r1
 456:	80 f0       	brcs	.+32     	; 0x478 <__LOCK_REGION_LENGTH__+0x78>
 458:	0c 94 85 01 	jmp	0x30a	; 0x30a <__fp_inf>
 45c:	0c 94 d0 01 	jmp	0x3a0	; 0x3a0 <__fp_szero>
 460:	5f 3f       	cpi	r21, 0xFF	; 255
 462:	e4 f3       	brlt	.-8      	; 0x45c <__LOCK_REGION_LENGTH__+0x5c>
 464:	98 3e       	cpi	r25, 0xE8	; 232
 466:	d4 f3       	brlt	.-12     	; 0x45c <__LOCK_REGION_LENGTH__+0x5c>
 468:	86 95       	lsr	r24
 46a:	77 95       	ror	r23
 46c:	67 95       	ror	r22
 46e:	b7 95       	ror	r27
 470:	f7 95       	ror	r31
 472:	e7 95       	ror	r30
 474:	9f 5f       	subi	r25, 0xFF	; 255
 476:	c1 f7       	brne	.-16     	; 0x468 <__LOCK_REGION_LENGTH__+0x68>
 478:	fe 2b       	or	r31, r30
 47a:	88 0f       	add	r24, r24
 47c:	91 1d       	adc	r25, r1
 47e:	96 95       	lsr	r25
 480:	87 95       	ror	r24
 482:	97 f9       	bld	r25, 7
 484:	08 95       	ret

00000486 <_exit>:
 486:	f8 94       	cli

00000488 <__stop_program>:
 488:	ff cf       	rjmp	.-2      	; 0x488 <__stop_program>
