![[未命名 1.png]]
CPU 访问 IO 是不经过 cache 的，延迟高，带宽低。
![[组成-3.png]]
![[组成-1.png]]
![[组成.png]]
![[组成-4.png]]
![[组成-5.png]]

![[组成-6.png]]
![[组成-7.png]]

![[组成-8.png]]

---
小插曲 RISC 结构演变历史
![[组成-9.png]]
![[组成-10.png]]
![[组成-11.png]]
![[组成-12.png]]

---
![[组成-13.png]]
![[组成-14.png]]

![[组成-16.png]]
![[组成-17.png]]
![[组成-18.png]]
![[组成-19.png]]
现在 CPU 提不上去了，剪刀差又要变小了。
![[组成-20.png]]
![[组成-21.png]]

体系结构两大永恒主题：
转移猜测、cache
![[组成-22.png]]
![[组成-23.png]]
![[组成-24.png]]
![[组成-25.png]]
![[组成-26.png]]
![[组成-28.png]]
**内存控制器对性能很重要!**
![[组成-29.png]]
![[组成-30.png]]
![[组成-31.png]]
![[组成-32.png]]
![[组成-33.png]]
两个渲染是众核，其余是 ASIC。
![[组成-34.png]]
![[组成-35.png]]
![[组成-36.png]]
![[组成-37.png]]
![[组成-38.png]]
![[组成-39.png]]
![[组成-40.png]]
![[组成-42.png]]
![[组成-41.png]]
![[组成-43.png]]
![[组成-44.png]]
![[组成-45.png]]
![[组成-46.png]]
![[组成-47.png]]
未来：DCA 与多核一致性问题
![[组成-48.png]]
![[组成-49.png]]
![[组成-50.png]]
![[组成-51.png]]
![[组成-52.png]]
![[组成-53.png]]
![[组成-54.png]]
中断分配到多核上
