#ifndef _SR6PX_HSM_H_
#define _SR6PX_HSM_H_

/****************************************************************************************
*                     Copyright STMicroelectronics
*                            ST RESTRICTED
*     Unauthorized reproduction and communication strictly prohibited
*----------------------------------------------------------------------------------------
*  This C header file was automatically generated by 'spirit2regtest' utility from the
*  SPIRIT description of the component.
*
*  Purpose : It declares C preprocessor definitions for component, register and 
*            register fields parameters
*
*  Generated by spirit2regtest v2.27_MIECR1414_HF20151027
*
*  PLEASE DO NOT MODIFY THIS FILE
*****************************************************************************************
* REVISION HISTORY                                                                      *
* REV       DATE    SEC RDP REV         DESCRIPTION OF CHANGE                           *
* ----- ----------- ------------ -------------------------------------------------------*
* 1.0D4_tmp 14-JAN-2019 Rev3     Added some missing fields in MPAES_USEQ_SCR            *
*                                          vuint32_t OUT_BUF_VALID:1;
*                                          vuint32_t IN_BUF_VALID:1;
* 1.0D4 18-Dec-2018   Rev6       Fourth draft version of SR6Px security header.         *
*                                -Added HSM_MAIBOX_HSM module structure and #define     *
*                                at base address 0x2380000.                             *
* ----- ----------- ------------ -------------------------------------------------------*
* 1.0D3 11-Dec-2018   Rev5       Third draft version of SR6Px security header.          *
*                                MC_ME_HSM module : Removed HALT0_MC, STOP0_MC,         *
*                                RUN_PC0-7, LP_PC0-7, ME_CS, CCTL0, ME_CADDR0, PS_HSM,  *
*                                PCTL31_HSM, PCTL95_HSM, PCTL111_HSM and PCTL209_HSM    *
*                                register structures.                                   *
*                                CORTEXINTEGRATIONCS modules: renamed all module tags.  *
*                                #define: renamed all CORTEXMINTEGRATIONCS_HSM tags.    *
* ----- ----------- ------------ -------------------------------------------------------*
* 1.0D2 09-OCT-2018   Rev3       Second draft version of SR6Px security header.         *
*                                Changed SRM REV number by SEC RDP REV number.          *
*                                Modules changes:                                       *
*                                C3_HSM module: changed MPAES_USEQ_MEMORY_PAGE register *
*                                dimension to [64].                                     *
*                                PLLDIG_HSM module: removed PLL0CR, PLL0SR and PLL0DV   *
*                                register structures, changed reserved0 space to [32].  *
*                                TRNG module: added this module.                        *
*                                #define tags changes:                                  *
*                                Added TRNG_HSM_tag at base address 0x23dc000.          *
*                                Changed HSM_HOST_tag base address to 0x2074000.        *
*                                Changed MC_ME_HSM_tag base address to 0x22d0000.       *
*                                Changed NVM_CTRL_HSM_tag base address to 0x2030000.    *
*                                Changed PRAM_HSM_tag base address to 0x2020000.        *
*                                Changed SMPU_HSM_tag base address to 0x2010000.        *
*                                Changed XBAR_HSM_tag base address to 0x2004000.        *
* ----- ----------- ------------ -------------------------------------------------------*
* 1.0D1 12-JUL-2018   Rev1       Initial draft version of SR6Px security header.        *
****************************************************************************************/

#include "typedefs.h"

/**************************************************************************/
/*                 Module: C3_HSM            */
/**************************************************************************/
#ifndef _SR6Px_H_
struct C3_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7SH:1;
            vuint32_t ARST:1;
            vuint32_t ENDIAN:1;
            vuint32_t CISR:1;
            vuint32_t ISA:1;
            vuint32_t ISD0:1;
            vuint32_t ISD1:1;
            vuint32_t ISD2:1;
            vuint32_t ISD3:1;
            vuint32_t IDS0L:1;
            vuint32_t IDS0H:1;
            vuint32_t IDS1L:1;
            vuint32_t IDS1H:1;
            vuint32_t IDS2L:1;
            vuint32_t IDS2H:1;
            vuint32_t IDS3L:1;
            vuint32_t IDS3H:1;
        } B;
    } SYS_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7H:1;
            vuint32_t C8SL:1;
            vuint32_t C8SH:1;
            vuint32_t C9SL:1;
            vuint32_t C9SH:1;
            vuint32_t C10SL:1;
            vuint32_t C10SH:1;
            vuint32_t C11SL:1;
            vuint32_t C11SH:1;
            vuint32_t C12SL:1;
            vuint32_t C12SH:1;
            vuint32_t C13SL:1;
            vuint32_t C13SH:1;
            vuint32_t C14SL:1;
            vuint32_t C14SH:1;
            vuint32_t C15SL:1;
            vuint32_t C15SH:1;
        } B;
    } SYS_STR;

    vuint8_t ADR_reserved0[1000];

    union {
        vuint32_t R;
        struct {
            vuint32_t HW_SRV:16;
            vuint32_t HW_REV:8;
            vuint32_t HW_VER:8;
        } B;
    } SYS_VER;

    vuint8_t ADR_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t HWID:32;
        } B;
    } SYS_HWID;

    union {
        vuint32_t R;
        struct {
            vuint32_t INTERNAL_MEMORY:32;
        } B;
    } HIF_MP[128];

    vuint8_t ADR_reserved2[256];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t MSIZE:15;
            vuint32_t unused_1:15;
        } B;
    } HIF_MSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t MBAR:16;
        } B;
    } HIF_MBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t EMM:1;
            vuint32_t unused_0:15;
            vuint32_t DAIW:1;
            vuint32_t DAIR:1;
            vuint32_t unused_1:14;
        } B;
    } HIF_MCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:9;
            vuint32_t PAGE:7;
            vuint32_t MBAR:16;
        } B;
    } HIF_MPBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t ADDRESS:14;
            vuint32_t MBAR:16;
        } B;
    } HIF_MAAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MADR:32;
        } B;
    } HIF_MADR;

    vuint8_t ADR_reserved3[44];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t BB_BAR:16;
        } B;
    } HIF_NBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENM:1;
            vuint32_t unused_0:31;
        } B;
    } HIF_NCR;

    vuint8_t ADR_reserved4[52];

    union {
        vuint32_t R;
        struct {
            vuint32_t ID_END:1;
            vuint32_t CH_END:1;
            vuint32_t unused_0:30;
        } B;
    } HIF_IFCR;

    vuint8_t ADR_reserved5[2172];

    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7SH:1;
            vuint32_t RST:1;
            vuint32_t IGR:1;
            vuint32_t unused_0:1;
            vuint32_t SSE:1;
            vuint32_t SSC:1;
            vuint32_t IER:1;
            vuint32_t IES:1;
            vuint32_t IS:1;
            vuint32_t CDNX:1;
            vuint32_t CBSY:1;
            vuint32_t CERR:1;
            vuint32_t unused_1:2;
            vuint32_t BERR:1;
            vuint32_t IDSL:1;
            vuint32_t IDSH:1;
        } B;
    } ID0_SCR;

    vuint8_t ADR_reserved6[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IP:32;
        } B;
    } ID0_IP;

    vuint8_t ADR_reserved7[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IR0:32;
        } B;
    } ID0_IR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR1:32;
        } B;
    } ID0_IR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR2:32;
        } B;
    } ID0_IR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR3:32;
        } B;
    } ID0_IR3;

    vuint8_t ADR_reserved8[976];

    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7SH:1;
            vuint32_t RST:1;
            vuint32_t IGR:1;
            vuint32_t unused_0:1;
            vuint32_t SSE:1;
            vuint32_t SSC:1;
            vuint32_t IER:1;
            vuint32_t IES:1;
            vuint32_t IS:1;
            vuint32_t CDNX:1;
            vuint32_t CBSY:1;
            vuint32_t CERR:1;
            vuint32_t unused_1:2;
            vuint32_t BERR:1;
            vuint32_t IDSL:1;
            vuint32_t IDSH:1;
        } B;
    } ID1_SCR;

    vuint8_t ADR_reserved9[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IP:32;
        } B;
    } ID1_IP;

    vuint8_t ADR_reserved10[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IR0:32;
        } B;
    } ID1_IR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR1:32;
        } B;
    } ID1_IR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR2:32;
        } B;
    } ID1_IR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR3:32;
        } B;
    } ID1_IR3;

    vuint8_t ADR_reserved11[976];

    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7SH:1;
            vuint32_t RST:1;
            vuint32_t IGR:1;
            vuint32_t unused_0:1;
            vuint32_t SSE:1;
            vuint32_t SSC:1;
            vuint32_t IER:1;
            vuint32_t IES:1;
            vuint32_t IS:1;
            vuint32_t CDNX:1;
            vuint32_t CBSY:1;
            vuint32_t CERR:1;
            vuint32_t unused_1:2;
            vuint32_t BERR:1;
            vuint32_t IDSL:1;
            vuint32_t IDSH:1;
        } B;
    } ID2_SCR;

    vuint8_t ADR_reserved12[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IP:32;
        } B;
    } ID2_IP;

    vuint8_t ADR_reserved13[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IR0:32;
        } B;
    } ID2_IR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR1:32;
        } B;
    } ID2_IR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR2:32;
        } B;
    } ID2_IR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR3:32;
        } B;
    } ID2_IR3;

    vuint8_t ADR_reserved14[976];

    union {
        vuint32_t R;
        struct {
            vuint32_t C0SL:1;
            vuint32_t C0SH:1;
            vuint32_t C1SL:1;
            vuint32_t C1SH:1;
            vuint32_t C2SL:1;
            vuint32_t C2SH:1;
            vuint32_t C3SL:1;
            vuint32_t C3SH:1;
            vuint32_t C4SL:1;
            vuint32_t C4SH:1;
            vuint32_t C5SL:1;
            vuint32_t C5SH:1;
            vuint32_t C6SL:1;
            vuint32_t C6SH:1;
            vuint32_t C7SL:1;
            vuint32_t C7SH:1;
            vuint32_t RST:1;
            vuint32_t IGR:1;
            vuint32_t unused_0:1;
            vuint32_t SSE:1;
            vuint32_t SSC:1;
            vuint32_t IER:1;
            vuint32_t IES:1;
            vuint32_t IS:1;
            vuint32_t CDNX:1;
            vuint32_t CBSY:1;
            vuint32_t CERR:1;
            vuint32_t unused_1:2;
            vuint32_t BERR:1;
            vuint32_t IDSL:1;
            vuint32_t IDSH:1;
        } B;
    } ID3_SCR;

    vuint8_t ADR_reserved15[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IP:32;
        } B;
    } ID3_IP;

    vuint8_t ADR_reserved16[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t IR0:32;
        } B;
    } ID3_IR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR1:32;
        } B;
    } ID3_IR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR2:32;
        } B;
    } ID3_IR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR3:32;
        } B;
    } ID3_IR3;

    vuint8_t ADR_reserved17[2000];

    union {
        vuint32_t R;
        struct {
            vuint32_t MEMORY_DATA:32;
        } B;
    } MPAES_USEQ_MEMORY_PAGE[64];


    union {
        vuint32_t R;
        struct {
            vuint32_t MSIZE:17;
            vuint32_t unused_0:15;
        } B;
    } MPAES_USEQ_MSIZE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DAIW:1;
            vuint32_t DAIR:1;
            vuint32_t unused_0:30;
        } B;
    } MPAES_USEQ_MACR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t PBA:11;
            vuint32_t unused_1:13;
        } B;
    } MPAES_USEQ_MPBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t MAA:17;
            vuint32_t unused_1:13;
        } B;
    } MPAES_USEQ_MAAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MADR:32;
        } B;
    } MPAES_USEQ_MADR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MLO:32;
        } B;
    } MPAES_USEQ_MLO;

    union {
        vuint32_t R;
        struct {
            vuint32_t MHI:30;
            vuint32_t unused_0:2;
        } B;
    } MPAES_USEQ_MHI;

    union {
        vuint32_t R;
        struct {
            vuint32_t ECSTATER:3;
            vuint32_t OUT_BUF_VALID: 1;
            vuint32_t IN_BUF_VALID: 1;
	    vuint32_t unused_0:3;
            vuint32_t IBBSIZE:2;
            vuint32_t RAMWE:1;
            vuint32_t RAMEN:1;
            vuint32_t OPSEL:1;
            vuint32_t RAMSEL:2;
            vuint32_t unused_1:1;
            vuint32_t RESET:1;
            vuint32_t STOP:1;
            vuint32_t BKP:1;
            vuint32_t unused_2:5;
            vuint32_t CTXSEL:6;
            vuint32_t CTXCLN:1;
            vuint32_t DMA_REG:1;
        } B;
    } MPAES_USEQ_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VNBR:6;
            vuint32_t unused_0:26;
        } B;
    } MPAES_USEQ_VEC;

    union {
        vuint32_t R;
        struct {
            vuint32_t PC:16;
            vuint32_t unused_0:16;
        } B;
    } MPAES_USEQ_PC;

    vuint8_t ADR_reserved19[92];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t KEYSEL:4;
            vuint32_t unused_1:20;
        } B;
    } MPAES_AESW_STATUS;

    vuint8_t ADR_reserved20[56];

    union {
        vuint32_t R;
        struct {
            vuint32_t INLL:32;
        } B;
    } MPAES_RF_INLL;

    union {
        vuint32_t R;
        struct {
            vuint32_t INLH:32;
        } B;
    } MPAES_RF_INLH;

    union {
        vuint32_t R;
        struct {
            vuint32_t INHL:32;
        } B;
    } MPAES_RF_INHL;

    union {
        vuint32_t R;
        struct {
            vuint32_t INHH:32;
        } B;
    } MPAES_RF_INHH;

    union {
        vuint32_t R;
        struct {
            vuint32_t OUTLL:32;
        } B;
    } MPAES_RF_OUTLL;

    union {
        vuint32_t R;
        struct {
            vuint32_t OUTLH:32;
        } B;
    } MPAES_RF_OUTLH;

    union {
        vuint32_t R;
        struct {
            vuint32_t OUTHL:32;
        } B;
    } MPAES_RF_OUTHL;

    union {
        vuint32_t R;
        struct {
            vuint32_t OUTHH:32;
        } B;
    } MPAES_RF_OUTHH;

    union {
        vuint32_t R;
        struct {
            vuint32_t RNBR:4;
            vuint32_t unused_0:28;
        } B;
    } MPAES_RF_SEL;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNT:16;
            vuint32_t unused_0:16;
        } B;
    } MPAES_RF_CNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRM:32;
        } B;
    } MPAES_RF_PRM;

    vuint8_t ADR_reserved21[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t RLL:32;
        } B;
    } MPAES_RF_RLL;

    union {
        vuint32_t R;
        struct {
            vuint32_t RLH:32;
        } B;
    } MPAES_RF_RLH;

    union {
        vuint32_t R;
        struct {
            vuint32_t RHL:32;
        } B;
    } MPAES_RF_RHL;

    union {
        vuint32_t R;
        struct {
            vuint32_t RHH:32;
        } B;
    } MPAES_RF_RHH;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:1;
            vuint32_t ENDIAN:1;
            vuint32_t unused_2:2;
            vuint32_t SLE:1;
            vuint32_t MAM:1;
            vuint32_t MAE:1;
            vuint32_t unused_3:1;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } MPAES_SCR;

    vuint8_t ADR_reserved22[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } MPAES_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } MPAES_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t CNTR:15;
            vuint32_t unused_1:15;
        } B;
    } MPAES_CNTR;

    vuint8_t ADR_reserved23[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_ID:32;
        } B;
    } MPAES_CHID;

    vuint8_t ADR_reserved24[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:9;
            vuint32_t READY:1;
            vuint32_t unused_1:22;
        } B;
    } PKA_FUNC;

    vuint8_t ADR_reserved25[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:1;
            vuint32_t ENDIAN:1;
            vuint32_t unused_2:6;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } PKA_SCR;

    vuint8_t ADR_reserved26[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } PKA_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t PSRCR:30;
        } B;
    } PKA_PSRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } PKA_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t CNTR:14;
            vuint32_t unused_1:16;
        } B;
    } PKA_CNTR;

    vuint8_t ADR_reserved27[476];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_ID:32;
        } B;
    } PKA_CHID;

    vuint8_t ADR_reserved28[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t OP:32;
        } B;
    } MOVE_OPER;

    union {
        vuint32_t R;
        struct {
            vuint32_t FN:2;
            vuint32_t unused_0:30;
        } B;
    } MOVE_FUNC;

    vuint8_t ADR_reserved29[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:4;
            vuint32_t SLEN:1;
            vuint32_t MAMD:1;
            vuint32_t MAEN:1;
            vuint32_t unused_2:1;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } MOVE_SCR;

    vuint8_t ADR_reserved30[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } MOVE_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } MOVE_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t CNTR:14;
            vuint32_t unused_1:16;
        } B;
    } MOVE_CNTR;

    vuint8_t ADR_reserved31[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_ID:32;
        } B;
    } MOVE_CHID;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t LAST:1;
            vuint32_t STEP:7;
            vuint32_t ST:2;
            vuint32_t PHASE:2;
            vuint32_t L_KEY:1;
            vuint32_t CS_ST:4;
            vuint32_t W_CNT:4;
            vuint32_t PAD:3;
            vuint32_t C_PHASE:2;
            vuint32_t TAG:3;
            vuint32_t ALG:2;
        } B;
    } UHH_CORE_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX0:32;
        } B;
    } UHH_HX0;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX1:32;
        } B;
    } UHH_HX1;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX2:32;
        } B;
    } UHH_HX2;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX3:32;
        } B;
    } UHH_HX3;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX4:32;
        } B;
    } UHH_HX4;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX5:32;
        } B;
    } UHH_HX5;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX6:32;
        } B;
    } UHH_HX6;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX7:32;
        } B;
    } UHH_HX7;

    union {
        vuint32_t R;
        struct {
            vuint32_t X0:32;
        } B;
    } UHH_X0;

    union {
        vuint32_t R;
        struct {
            vuint32_t X1:32;
        } B;
    } UHH_X1;

    union {
        vuint32_t R;
        struct {
            vuint32_t X2:32;
        } B;
    } UHH_X2;

    union {
        vuint32_t R;
        struct {
            vuint32_t X3:32;
        } B;
    } UHH_X3;

    union {
        vuint32_t R;
        struct {
            vuint32_t X4:32;
        } B;
    } UHH_X4;

    union {
        vuint32_t R;
        struct {
            vuint32_t X5:32;
        } B;
    } UHH_X5;

    union {
        vuint32_t R;
        struct {
            vuint32_t X6:32;
        } B;
    } UHH_X6;

    union {
        vuint32_t R;
        struct {
            vuint32_t X7:32;
        } B;
    } UHH_X7;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX0:32;
        } B;
    } UHH_WX0;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX1:32;
        } B;
    } UHH_WX1;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX2:32;
        } B;
    } UHH_WX2;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX3:32;
        } B;
    } UHH_WX3;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX4:32;
        } B;
    } UHH_WX4;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX5:32;
        } B;
    } UHH_WX5;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX6:32;
        } B;
    } UHH_WX6;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX7:32;
        } B;
    } UHH_WX7;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX8:32;
        } B;
    } UHH_WX8;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX9:32;
        } B;
    } UHH_WX9;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX10:32;
        } B;
    } UHH_WX10;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX11:32;
        } B;
    } UHH_WX11;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX12:32;
        } B;
    } UHH_WX12;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX13:32;
        } B;
    } UHH_WX13;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX14:32;
        } B;
    } UHH_WX14;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX15:32;
        } B;
    } UHH_WX15;

    union {
        vuint32_t R;
        struct {
            vuint32_t UHR:32;
        } B;
    } UHH_UHR;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCLO:32;
        } B;
    } UHH_BCLO;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCHI:32;
        } B;
    } UHH_BCHI;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK0:32;
        } B;
    } UHH_RK0;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK1:32;
        } B;
    } UHH_RK1;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK2:32;
        } B;
    } UHH_RK2;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK3:32;
        } B;
    } UHH_RK3;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK4:32;
        } B;
    } UHH_RK4;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK5:32;
        } B;
    } UHH_RK5;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK6:32;
        } B;
    } UHH_RK6;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK7:32;
        } B;
    } UHH_RK7;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH0:32;
        } B;
    } UHH_RH0;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH1:32;
        } B;
    } UHH_RH1;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH2:32;
        } B;
    } UHH_RH2;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH3:32;
        } B;
    } UHH_RH3;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH4:32;
        } B;
    } UHH_RH4;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH5:32;
        } B;
    } UHH_RH5;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH6:32;
        } B;
    } UHH_RH6;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH7:32;
        } B;
    } UHH_RH7;

    vuint8_t ADR_reserved32[288];

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_IN:32;
        } B;
    } UHH_DATA_IN;

    vuint8_t ADR_reserved33[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:15;
            vuint32_t NODATA:1;
            vuint32_t ALG:2;
            vuint32_t unused_1:2;
            vuint32_t SHORT:1;
            vuint32_t INVALID:1;
            vuint32_t STAT:4;
            vuint32_t NBLW:5;
            vuint32_t unused_2:1;
        } B;
    } UHH_CB_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR:32;
        } B;
    } UHH_IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:4;
            vuint32_t SLEN:1;
            vuint32_t MAM:1;
            vuint32_t MAEN:1;
            vuint32_t unused_2:1;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } UHH_CU_SCR;

    vuint8_t ADR_reserved34[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } UHH_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } UHH_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNTR:16;
            vuint32_t unused_0:16;
        } B;
    } UHH_CNTR;

    vuint8_t ADR_reserved35[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_ID:32;
        } B;
    } UHH_CHID;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t LAST:1;
            vuint32_t STEP:7;
            vuint32_t ST:2;
            vuint32_t unused_1:2;
            vuint32_t L_KEY:1;
            vuint32_t CS_ST:4;
            vuint32_t W_CNT:4;
            vuint32_t PAD:3;
            vuint32_t HILO:1;
            vuint32_t TAG:4;
            vuint32_t ALG:2;
        } B;
    } UH2_CORE_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t COREIN:32;
        } B;
    } UH2_COREIN;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX0_MSW:32;
        } B;
    } UH2_HX0_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX0_LSW:32;
        } B;
    } UH2_HX0_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX1_MSW:32;
        } B;
    } UH2_HX1_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX1_LSW:32;
        } B;
    } UH2_HX1_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX2_MSW:32;
        } B;
    } UH2_HX2_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX2_LSW:32;
        } B;
    } UH2_HX2_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX3_MSW:32;
        } B;
    } UH2_HX3_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX3_LSW:32;
        } B;
    } UH2_HX3_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX4_MSW:32;
        } B;
    } UH2_HX4_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX4_LSW:32;
        } B;
    } UH2_HX4_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX5_MSW:32;
        } B;
    } UH2_HX5_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX5_LSW:32;
        } B;
    } UH2_HX5_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX6_MSW:32;
        } B;
    } UH2_HX6_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX6_LSW:32;
        } B;
    } UH2_HX6_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX7_MSW:32;
        } B;
    } UH2_HX7_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t HX7_LSW:32;
        } B;
    } UH2_HX7_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X0_MSW:32;
        } B;
    } UH2_X0_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X0_LSW:32;
        } B;
    } UH2_X0_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X1_MSW:32;
        } B;
    } UH2_X1_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X1_LSW:32;
        } B;
    } UH2_X1_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X2_MSW:32;
        } B;
    } UH2_X2_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X2_LSW:32;
        } B;
    } UH2_X2_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X3_MSW:32;
        } B;
    } UH2_X3_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X3_LSW:32;
        } B;
    } UH2_X3_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X4_MSW:32;
        } B;
    } UH2_X4_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X4_LSW:32;
        } B;
    } UH2_X4_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X5_MSW:32;
        } B;
    } UH2_X5_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X5_LSW:32;
        } B;
    } UH2_X5_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X6_MSW:32;
        } B;
    } UH2_X6_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X6_LSW:32;
        } B;
    } UH2_X6_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X7_MSW:32;
        } B;
    } UH2_X7_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t X7_LSW:32;
        } B;
    } UH2_X7_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX0_MSW:32;
        } B;
    } UH2_WX0_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX0_LSW:32;
        } B;
    } UH2_WX0_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX1_MSW:32;
        } B;
    } UH2_WX1_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX1_LSW:32;
        } B;
    } UH2_WX1_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX2_MSW:32;
        } B;
    } UH2_WX2_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX2_LSW:32;
        } B;
    } UH2_WX2_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX3_MSW:32;
        } B;
    } UH2_WX3_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX3_LSW:32;
        } B;
    } UH2_WX3_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX4_MSW:32;
        } B;
    } UH2_WX4_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX4_LSW:32;
        } B;
    } UH2_WX4_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX5_MSW:32;
        } B;
    } UH2_WX5_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX5_LSW:32;
        } B;
    } UH2_WX5_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX6_MSW:32;
        } B;
    } UH2_WX6_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX6_LSW:32;
        } B;
    } UH2_WX6_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX7_MSW:32;
        } B;
    } UH2_WX7_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX7_LSW:32;
        } B;
    } UH2_WX7_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX8_MSW:32;
        } B;
    } UH2_WX8_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX8_LSW:32;
        } B;
    } UH2_WX8_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX9_MSW:32;
        } B;
    } UH2_WX9_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX9_LSW:32;
        } B;
    } UH2_WX9_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX10_MSW:32;
        } B;
    } UH2_WX10_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX10_LSW:32;
        } B;
    } UH2_WX10_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX11_MSW:32;
        } B;
    } UH2_WX11_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX11_LSW:32;
        } B;
    } UH2_WX11_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX12_MSW:32;
        } B;
    } UH2_WX12_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX12_LSW:32;
        } B;
    } UH2_WX12_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX13_MSW:32;
        } B;
    } UH2_WX13_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX13_LSW:32;
        } B;
    } UH2_WX13_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX14_MSW:32;
        } B;
    } UH2_WX14_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX14_LSW:32;
        } B;
    } UH2_WX14_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX15_MSW:32;
        } B;
    } UH2_WX15_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t WX15_LSW:32;
        } B;
    } UH2_WX15_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t UHR_MSW:32;
        } B;
    } UH2_UHR_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t UHR_LSW:32;
        } B;
    } UH2_UHR_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCLO_MSW:32;
        } B;
    } UH2_BCLO_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCLO_LSW:32;
        } B;
    } UH2_BCLO_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCHI_MSW:32;
        } B;
    } UH2_BCHI_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t BCHI_LSW:32;
        } B;
    } UH2_BCHI_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK0_MSW:32;
        } B;
    } UH2_RK0_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK0_LSW:32;
        } B;
    } UH2_RK0_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK1_MSW:32;
        } B;
    } UH2_RK1_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK1_LSW:32;
        } B;
    } UH2_RK1_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK2_MSW:32;
        } B;
    } UH2_RK2_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK2_LSW:32;
        } B;
    } UH2_RK2_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK3_MSW:32;
        } B;
    } UH2_RK3_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK3_LSW:32;
        } B;
    } UH2_RK3_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK4_MSW:32;
        } B;
    } UH2_RK4_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK4_LSW:32;
        } B;
    } UH2_RK4_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK5_MSW:32;
        } B;
    } UH2_RK5_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK5_LSW:32;
        } B;
    } UH2_RK5_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK6_MSW:32;
        } B;
    } UH2_RK6_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK6_LSW:32;
        } B;
    } UH2_RK6_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK7_MSW:32;
        } B;
    } UH2_RK7_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RK7_LSW:32;
        } B;
    } UH2_RK7_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH0_MSW:32;
        } B;
    } UH2_RH0_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH0_LSW:32;
        } B;
    } UH2_RH0_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH1_MSW:32;
        } B;
    } UH2_RH1_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH1_LSW:32;
        } B;
    } UH2_RH1_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH2_MSW:32;
        } B;
    } UH2_RH2_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH2_LSW:32;
        } B;
    } UH2_RH2_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH3_MSW:32;
        } B;
    } UH2_RH3_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH3_LSW:32;
        } B;
    } UH2_RH3_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH4_MSW:32;
        } B;
    } UH2_RH4_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH4_LSW:32;
        } B;
    } UH2_RH4_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH5_MSW:32;
        } B;
    } UH2_RH5_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH5_LSW:32;
        } B;
    } UH2_RH5_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH6_MSW:32;
        } B;
    } UH2_RH6_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH6_LSW:32;
        } B;
    } UH2_RH6_LSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH7_MSW:32;
        } B;
    } UH2_RH7_MSW;

    union {
        vuint32_t R;
        struct {
            vuint32_t RH7_LSW:32;
        } B;
    } UH2_RH7_LSW;

    vuint8_t ADR_reserved36[80];

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_IN:32;
        } B;
    } UH2_DATA_IN;

    vuint8_t ADR_reserved37[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:15;
            vuint32_t NODATA:1;
            vuint32_t ALG:2;
            vuint32_t unused_1:3;
            vuint32_t INVALID:1;
            vuint32_t STAT:4;
            vuint32_t NBLW:5;
            vuint32_t unused_2:1;
        } B;
    } UH2_CB_SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IR:32;
        } B;
    } UH2_IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:4;
            vuint32_t SLEN:1;
            vuint32_t MAM:1;
            vuint32_t MAEN:1;
            vuint32_t unused_2:1;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } UH2_CU_SCR;

    vuint8_t ADR_reserved38[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } UH2_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } UH2_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNTR:16;
            vuint32_t unused_0:16;
        } B;
    } UH2_CNTR;

    vuint8_t ADR_reserved39[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t CHANNEL_ID:32;
        } B;
    } UH2_CHID;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_IN:32;
        } B;
    } SHA3_DATA_IN;

    vuint8_t ADR_reserved40[500];

    union {
        vuint32_t R;
        struct {
            vuint32_t OUT_RATE:5;
            vuint32_t IN_RATE:5;
            vuint32_t NUM_ROUND:5;
            vuint32_t START_ROUND:5;
            vuint32_t unused_0:3;
            vuint32_t PAD_CONF:1;
            vuint32_t PAD:8;
        } B;
    } SHA3_CB_SCR;

    vuint8_t ADR_reserved41[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t RST:1;
            vuint32_t unused_1:4;
            vuint32_t SLEN:1;
            vuint32_t MAM:1;
            vuint32_t MAEN:1;
            vuint32_t unused_2:1;
            vuint32_t AERR:1;
            vuint32_t IERR:1;
            vuint32_t PERR:1;
            vuint32_t DERR:1;
            vuint32_t BERR:1;
            vuint32_t CS:2;
        } B;
    } SHA3_CU_SCR;

    vuint8_t ADR_reserved42[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t SRCR:30;
        } B;
    } SHA3_SRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t DSTR:30;
        } B;
    } SHA3_DSTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNTR:16;
            vuint32_t unused_0:16;
        } B;
    } SHA3_CNTR;

    vuint8_t ADR_reserved43[480];

    union {
        vuint32_t R;
        struct {
            vuint32_t CH_ID:32;
        } B;
    } SHA3_CHID;

};

/**************************************************************************/
/*                 Module: CMU_HSM            */
/**************************************************************************/
struct CMU_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t CME:1;
            vuint32_t RCDIV:2;
            vuint32_t unused_0:5;
            vuint32_t CKSEL1:2;
            vuint32_t unused_1:13;
            vuint32_t SFM:1;
            vuint32_t unused_2:8;
        } B;
    } CSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t FD:20;
            vuint32_t unused_0:12;
        } B;
    } FDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HFREF:12;
            vuint32_t unused_0:20;
        } B;
    } HFREFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t LFREF:12;
            vuint32_t unused_0:20;
        } B;
    } LFREFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OLRI:1;
            vuint32_t FLLI:1;
            vuint32_t FHHI:1;
            vuint32_t unused_0:29;
        } B;
    } ISR;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t MD:20;
            vuint32_t unused_0:12;
        } B;
    } MDR;

};

/**************************************************************************/
/*                 Module: CORTEXM4_ITM           */
/**************************************************************************/

struct CORTEXM4_ITM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM8;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM9;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM10;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM11;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM12;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM13;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM14;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM15;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM16;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM17;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM18;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM19;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM20;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM21;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM22;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM23;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM24;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM25;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM26;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM27;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM28;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM29;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM30;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM_STIM31;

    vuint8_t ITM_SLAVE_reserved0[3456];

    union {
        vuint32_t R;
        struct {
            vuint32_t STIMENA:32;
        } B;
    } ITM_TER;

    vuint8_t ITM_SLAVE_reserved1[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t PRIVMASK:4;
            vuint32_t unused_0:28;
        } B;
    } ITM_TPR;

    vuint8_t ITM_SLAVE_reserved2[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t ITMENA:1;
            vuint32_t TSENA:1;
            vuint32_t SYNCENA:1;
            vuint32_t DWTENA:1;
            vuint32_t SWOENA:1;
            vuint32_t unused_0:3;
            vuint32_t TSPRESCALE:2;
            vuint32_t unused_1:6;
            vuint32_t ATBID:7;
            vuint32_t BUSY:1;
            vuint32_t unused_2:8;
        } B;
    } ITM_TCR;

    vuint8_t ITM_SLAVE_reserved3[116];

    union {
        vuint32_t R;
        struct {
            vuint32_t ATVALIDM:1;
            vuint32_t unused_0:31;
        } B;
    } ITM_IWR;

    vuint8_t ITM_SLAVE_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t INTEGRATION:1;
            vuint32_t unused_0:31;
        } B;
    } ITM_IMCR;

    vuint8_t ITM_SLAVE_reserved5[172];

    union {
        vuint32_t R;
        struct {
            vuint32_t LOCK_ACCESS:32;
        } B;
    } ITM_LAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRESENT:1;
            vuint32_t ACCESS:1;
            vuint32_t BYTEACC:1;
            vuint32_t unused_0:29;
        } B;
    } ITM_LSR;

    vuint8_t ITM_SLAVE_reserved6[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_DWT            */
/**************************************************************************/
struct CORTEXM4_DWT_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t CYCCNTENA:1;
            vuint32_t POSTPRESET:4;
            vuint32_t POSTCNT:4;
            vuint32_t CYCTAP:1;
            vuint32_t SYNCTAP:2;
            vuint32_t PCSAMPLEENA:1;
            vuint32_t unused_0:3;
            vuint32_t EXCTRCENA:1;
            vuint32_t CPIEVTENA:1;
            vuint32_t EXCEVTENA:1;
            vuint32_t SLEEPEVTENA:1;
            vuint32_t LSUEVTENA:1;
            vuint32_t FOLDEVTENA:1;
            vuint32_t CYCEVTENA:1;
            vuint32_t unused_1:1;
            vuint32_t NOPRFCNT:1;
            vuint32_t NOCYCCNT:1;
            vuint32_t unused_2:6;
        } B;
    } DWT_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t CYCCNT:32;
        } B;
    } DWT_CYCCNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t CPICNT:8;
            vuint32_t unused_0:24;
        } B;
    } DWT_CPICNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t EXCCNT:8;
            vuint32_t unused_0:24;
        } B;
    } DWT_EXCCNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t SLEEPCNT:8;
            vuint32_t unused_0:24;
        } B;
    } DWT_SLEEPCNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t LSUCNT:8;
            vuint32_t unused_0:24;
        } B;
    } DWT_LSUCNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t FOLDCNT:8;
            vuint32_t unused_0:24;
        } B;
    } DWT_FOLDCNT;

    union {
        vuint32_t R;
        struct {
            vuint32_t EIASAMPLE:32;
        } B;
    } DWT_PCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP:32;
        } B;
    } DWT_COMP0;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:4;
            vuint32_t unused_0:28;
        } B;
    } DWT_MASK0;

    union {
        vuint32_t R;
        struct {
            vuint32_t FUNCTION:4;
            vuint32_t unused_0:1;
            vuint32_t EMITRANGE:1;
            vuint32_t unused_1:2;
            vuint32_t DATAVMATCH:1;
            vuint32_t LNK1ENA:1;
            vuint32_t DATAVSIZE:2;
            vuint32_t DATAVADDR0:4;
            vuint32_t DATAVADDR1:4;
            vuint32_t unused_2:4;
            vuint32_t MATCHED:1;
            vuint32_t unused_3:7;
        } B;
    } DWT_FUNCTION0;

    vuint8_t DWT_SLAVE_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP:32;
        } B;
    } DWT_COMP1;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:4;
            vuint32_t unused_0:28;
        } B;
    } DWT_MASK1;

    union {
        vuint32_t R;
        struct {
            vuint32_t FUNCTION:4;
            vuint32_t unused_0:1;
            vuint32_t EMITRANGE:1;
            vuint32_t unused_1:1;
            vuint32_t CYCMATCH:1;
            vuint32_t DATAVMATCH:1;
            vuint32_t LNK1ENA:1;
            vuint32_t DATAVSIZE:2;
            vuint32_t DATAVADDR0:4;
            vuint32_t DATAVADDR1:4;
            vuint32_t unused_2:4;
            vuint32_t MATCHED:1;
            vuint32_t unused_3:7;
        } B;
    } DWT_FUNCTION1;

    vuint8_t DWT_SLAVE_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP:32;
        } B;
    } DWT_COMP2;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:4;
            vuint32_t unused_0:28;
        } B;
    } DWT_MASK2;

    union {
        vuint32_t R;
        struct {
            vuint32_t FUNCTION:4;
            vuint32_t unused_0:1;
            vuint32_t EMITRANGE:1;
            vuint32_t unused_1:2;
            vuint32_t DATAVMATCH:1;
            vuint32_t LNK1ENA:1;
            vuint32_t DATAVSIZE:2;
            vuint32_t DATAVADDR0:4;
            vuint32_t DATAVADDR1:4;
            vuint32_t unused_2:4;
            vuint32_t MATCHED:1;
            vuint32_t unused_3:7;
        } B;
    } DWT_FUNCTION2;

    vuint8_t DWT_SLAVE_reserved2[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t COMP:32;
        } B;
    } DWT_COMP3;

    union {
        vuint32_t R;
        struct {
            vuint32_t MASK:4;
            vuint32_t unused_0:28;
        } B;
    } DWT_MASK3;

    union {
        vuint32_t R;
        struct {
            vuint32_t FUNCTION:4;
            vuint32_t unused_0:1;
            vuint32_t EMITRANGE:1;
            vuint32_t unused_1:2;
            vuint32_t DATAVMATCH:1;
            vuint32_t LNK1ENA:1;
            vuint32_t DATAVSIZE:2;
            vuint32_t DATAVADDR0:4;
            vuint32_t DATAVADDR1:4;
            vuint32_t unused_2:4;
            vuint32_t MATCHED:1;
            vuint32_t unused_3:7;
        } B;
    } DWT_FUNCTION3;

    vuint8_t DWT_SLAVE_reserved3[3956];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_FPB           */
/**************************************************************************/
struct CORTEXM4_FPB_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t KEY:1;
            vuint32_t unused_0:2;
            vuint32_t NUM_CODE1:4;
            vuint32_t NUM_LIT:4;
            vuint32_t NUM_CODE2:2;
            vuint32_t unused_1:18;
        } B;
    } FP_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:5;
            vuint32_t REMAP:24;
            vuint32_t unused_1:3;
        } B;
    } FP_REMAP;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP0;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP2;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP3;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP4;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP5;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP6;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t unused_0:1;
            vuint32_t COMP:27;
            vuint32_t unused_1:1;
            vuint32_t REPLACE:2;
        } B;
    } FP_COMP7;

    vuint8_t FPB_SLAVE_reserved0[4008];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_SCS            */
/**************************************************************************/
struct CORTEXM4_SCS_tag {
    vuint8_t SCS_SLAVE_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t INTLINESNUM:5;
            vuint32_t unused_0:27;
        } B;
    } ICTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DISMCYCINT:1;
            vuint32_t DISDEFWBUF:1;
            vuint32_t DISFOLD:1;
            vuint32_t unused_0:29;
        } B;
    } ACTLR;

    vuint8_t SCS_SLAVE_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t TICKINT:1;
            vuint32_t CLKSOURCE:1;
            vuint32_t unused_0:13;
            vuint32_t COUNTFLAG:1;
            vuint32_t unused_1:15;
        } B;
    } STCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t RELOAD:24;
            vuint32_t unused_0:8;
        } B;
    } STRVR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CURRENT:24;
            vuint32_t unused_0:8;
        } B;
    } STCVR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TENMS:24;
            vuint32_t unused_0:6;
            vuint32_t SKEW:1;
            vuint32_t NOREF:1;
        } B;
    } STCR;

    vuint8_t SCS_SLAVE_reserved2[224];

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER0;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER1;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER2;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER3;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER4;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER5;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER6;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETENA:32;
        } B;
    } NVIC_ISER7;

    vuint8_t SCS_SLAVE_reserved3[96];

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER0;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER1;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER3;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER4;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER5;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER6;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRENA:32;
        } B;
    } NVIC_ICER7;

    vuint8_t SCS_SLAVE_reserved4[96];

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t SETPEND:32;
        } B;
    } NVIC_ISPR7;

    vuint8_t SCS_SLAVE_reserved5[96];

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLRPEND:32;
        } B;
    } NVIC_ICPR7;

    vuint8_t SCS_SLAVE_reserved6[96];

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t ACTIVE:32;
        } B;
    } NVIC_IABR7;

    vuint8_t SCS_SLAVE_reserved7[224];

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_0:8;
            vuint32_t PRI_1:8;
            vuint32_t PRI_2:8;
            vuint32_t PRI_3:8;
        } B;
    } NVIC_IPR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_4:8;
            vuint32_t PRI_5:8;
            vuint32_t PRI_6:8;
            vuint32_t PRI_7:8;
        } B;
    } NVIC_IPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_8:8;
            vuint32_t PRI_9:8;
            vuint32_t PRI_10:8;
            vuint32_t PRI_11:8;
        } B;
    } NVIC_IPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_12:8;
            vuint32_t PRI_13:8;
            vuint32_t PRI_14:8;
            vuint32_t PRI_15:8;
        } B;
    } NVIC_IPR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_16:8;
            vuint32_t PRI_17:8;
            vuint32_t PRI_18:8;
            vuint32_t PRI_19:8;
        } B;
    } NVIC_IPR4;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_20:8;
            vuint32_t PRI_21:8;
            vuint32_t PRI_22:8;
            vuint32_t PRI_23:8;
        } B;
    } NVIC_IPR5;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_24:8;
            vuint32_t PRI_25:8;
            vuint32_t PRI_26:8;
            vuint32_t PRI_27:8;
        } B;
    } NVIC_IPR6;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_28:8;
            vuint32_t PRI_29:8;
            vuint32_t PRI_30:8;
            vuint32_t PRI_31:8;
        } B;
    } NVIC_IPR7;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_32:8;
            vuint32_t PRI_33:8;
            vuint32_t PRI_34:8;
            vuint32_t PRI_35:8;
        } B;
    } NVIC_IPR8;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_36:8;
            vuint32_t PRI_37:8;
            vuint32_t PRI_38:8;
            vuint32_t PRI_39:8;
        } B;
    } NVIC_IPR9;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_40:8;
            vuint32_t PRI_41:8;
            vuint32_t PRI_42:8;
            vuint32_t PRI_43:8;
        } B;
    } NVIC_IPR10;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_44:8;
            vuint32_t PRI_45:8;
            vuint32_t PRI_46:8;
            vuint32_t PRI_47:8;
        } B;
    } NVIC_IPR11;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_48:8;
            vuint32_t PRI_49:8;
            vuint32_t PRI_50:8;
            vuint32_t PRI_51:8;
        } B;
    } NVIC_IPR12;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_52:8;
            vuint32_t PRI_53:8;
            vuint32_t PRI_54:8;
            vuint32_t PRI_55:8;
        } B;
    } NVIC_IPR13;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_56:8;
            vuint32_t PRI_57:8;
            vuint32_t PRI_58:8;
            vuint32_t PRI_59:8;
        } B;
    } NVIC_IPR14;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_60:8;
            vuint32_t PRI_61:8;
            vuint32_t PRI_62:8;
            vuint32_t PRI_63:8;
        } B;
    } NVIC_IPR15;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_64:8;
            vuint32_t PRI_65:8;
            vuint32_t PRI_66:8;
            vuint32_t PRI_67:8;
        } B;
    } NVIC_IPR16;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_68:8;
            vuint32_t PRI_69:8;
            vuint32_t PRI_70:8;
            vuint32_t PRI_71:8;
        } B;
    } NVIC_IPR17;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_72:8;
            vuint32_t PRI_73:8;
            vuint32_t PRI_74:8;
            vuint32_t PRI_75:8;
        } B;
    } NVIC_IPR18;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_76:8;
            vuint32_t PRI_77:8;
            vuint32_t PRI_78:8;
            vuint32_t PRI_79:8;
        } B;
    } NVIC_IPR19;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_80:8;
            vuint32_t PRI_81:8;
            vuint32_t PRI_82:8;
            vuint32_t PRI_83:8;
        } B;
    } NVIC_IPR20;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_84:8;
            vuint32_t PRI_85:8;
            vuint32_t PRI_86:8;
            vuint32_t PRI_87:8;
        } B;
    } NVIC_IPR21;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_88:8;
            vuint32_t PRI_89:8;
            vuint32_t PRI_90:8;
            vuint32_t PRI_91:8;
        } B;
    } NVIC_IPR22;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_92:8;
            vuint32_t PRI_93:8;
            vuint32_t PRI_94:8;
            vuint32_t PRI_95:8;
        } B;
    } NVIC_IPR23;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_96:8;
            vuint32_t PRI_97:8;
            vuint32_t PRI_98:8;
            vuint32_t PRI_99:8;
        } B;
    } NVIC_IPR24;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_100:8;
            vuint32_t PRI_101:8;
            vuint32_t PRI_102:8;
            vuint32_t PRI_103:8;
        } B;
    } NVIC_IPR25;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_104:8;
            vuint32_t PRI_105:8;
            vuint32_t PRI_106:8;
            vuint32_t PRI_107:8;
        } B;
    } NVIC_IPR26;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_108:8;
            vuint32_t PRI_109:8;
            vuint32_t PRI_110:8;
            vuint32_t PRI_111:8;
        } B;
    } NVIC_IPR27;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_112:8;
            vuint32_t PRI_113:8;
            vuint32_t PRI_114:8;
            vuint32_t PRI_115:8;
        } B;
    } NVIC_IPR28;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_116:8;
            vuint32_t PRI_117:8;
            vuint32_t PRI_118:8;
            vuint32_t PRI_119:8;
        } B;
    } NVIC_IPR29;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_120:8;
            vuint32_t PRI_121:8;
            vuint32_t PRI_122:8;
            vuint32_t PRI_123:8;
        } B;
    } NVIC_IPR30;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_124:8;
            vuint32_t PRI_125:8;
            vuint32_t PRI_126:8;
            vuint32_t PRI_127:8;
        } B;
    } NVIC_IPR31;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_128:8;
            vuint32_t PRI_129:8;
            vuint32_t PRI_130:8;
            vuint32_t PRI_131:8;
        } B;
    } NVIC_IPR32;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_132:8;
            vuint32_t PRI_133:8;
            vuint32_t PRI_134:8;
            vuint32_t PRI_135:8;
        } B;
    } NVIC_IPR33;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_136:8;
            vuint32_t PRI_137:8;
            vuint32_t PRI_138:8;
            vuint32_t PRI_139:8;
        } B;
    } NVIC_IPR34;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_140:8;
            vuint32_t PRI_141:8;
            vuint32_t PRI_142:8;
            vuint32_t PRI_143:8;
        } B;
    } NVIC_IPR35;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_144:8;
            vuint32_t PRI_145:8;
            vuint32_t PRI_146:8;
            vuint32_t PRI_147:8;
        } B;
    } NVIC_IPR36;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_148:8;
            vuint32_t PRI_149:8;
            vuint32_t PRI_150:8;
            vuint32_t PRI_151:8;
        } B;
    } NVIC_IPR37;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_152:8;
            vuint32_t PRI_153:8;
            vuint32_t PRI_154:8;
            vuint32_t PRI_155:8;
        } B;
    } NVIC_IPR38;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_156:8;
            vuint32_t PRI_157:8;
            vuint32_t PRI_158:8;
            vuint32_t PRI_159:8;
        } B;
    } NVIC_IPR39;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_160:8;
            vuint32_t PRI_161:8;
            vuint32_t PRI_162:8;
            vuint32_t PRI_163:8;
        } B;
    } NVIC_IPR40;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_164:8;
            vuint32_t PRI_165:8;
            vuint32_t PRI_166:8;
            vuint32_t PRI_167:8;
        } B;
    } NVIC_IPR41;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_168:8;
            vuint32_t PRI_169:8;
            vuint32_t PRI_170:8;
            vuint32_t PRI_171:8;
        } B;
    } NVIC_IPR42;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_172:8;
            vuint32_t PRI_173:8;
            vuint32_t PRI_174:8;
            vuint32_t PRI_175:8;
        } B;
    } NVIC_IPR43;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_176:8;
            vuint32_t PRI_177:8;
            vuint32_t PRI_178:8;
            vuint32_t PRI_179:8;
        } B;
    } NVIC_IPR44;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_180:8;
            vuint32_t PRI_181:8;
            vuint32_t PRI_182:8;
            vuint32_t PRI_183:8;
        } B;
    } NVIC_IPR45;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_184:8;
            vuint32_t PRI_185:8;
            vuint32_t PRI_186:8;
            vuint32_t PRI_187:8;
        } B;
    } NVIC_IPR46;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_188:8;
            vuint32_t PRI_189:8;
            vuint32_t PRI_190:8;
            vuint32_t PRI_191:8;
        } B;
    } NVIC_IPR47;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_192:8;
            vuint32_t PRI_193:8;
            vuint32_t PRI_194:8;
            vuint32_t PRI_195:8;
        } B;
    } NVIC_IPR48;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_196:8;
            vuint32_t PRI_197:8;
            vuint32_t PRI_198:8;
            vuint32_t PRI_199:8;
        } B;
    } NVIC_IPR49;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_200:8;
            vuint32_t PRI_201:8;
            vuint32_t PRI_202:8;
            vuint32_t PRI_203:8;
        } B;
    } NVIC_IPR50;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_204:8;
            vuint32_t PRI_205:8;
            vuint32_t PRI_206:8;
            vuint32_t PRI_207:8;
        } B;
    } NVIC_IPR51;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_208:8;
            vuint32_t PRI_209:8;
            vuint32_t PRI_210:8;
            vuint32_t PRI_211:8;
        } B;
    } NVIC_IPR52;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_212:8;
            vuint32_t PRI_213:8;
            vuint32_t PRI_214:8;
            vuint32_t PRI_215:8;
        } B;
    } NVIC_IPR53;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_216:8;
            vuint32_t PRI_217:8;
            vuint32_t PRI_218:8;
            vuint32_t PRI_219:8;
        } B;
    } NVIC_IPR54;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_220:8;
            vuint32_t PRI_221:8;
            vuint32_t PRI_222:8;
            vuint32_t PRI_223:8;
        } B;
    } NVIC_IPR55;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_224:8;
            vuint32_t PRI_225:8;
            vuint32_t PRI_226:8;
            vuint32_t PRI_227:8;
        } B;
    } NVIC_IPR56;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_228:8;
            vuint32_t PRI_229:8;
            vuint32_t PRI_230:8;
            vuint32_t PRI_231:8;
        } B;
    } NVIC_IPR57;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_232:8;
            vuint32_t PRI_233:8;
            vuint32_t PRI_234:8;
            vuint32_t PRI_235:8;
        } B;
    } NVIC_IPR58;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_236:8;
            vuint32_t PRI_237:8;
            vuint32_t PRI_238:8;
            vuint32_t PRI_239:8;
        } B;
    } NVIC_IPR59;

    vuint8_t SCS_SLAVE_reserved8[2064];

    union {
        vuint32_t R;
        struct {
            vuint32_t REVISION:4;
            vuint32_t PARTNO:12;
            vuint32_t CONSTANT:4;
            vuint32_t VARIANT:4;
            vuint32_t IMPLEMENTER:8;
        } B;
    } CPUID;

    union {
        vuint32_t R;
        struct {
            vuint32_t VECTACTIVE:9;
            vuint32_t unused_0:2;
            vuint32_t RETTOBASE:1;
            vuint32_t VECTPENDING:6;
            vuint32_t unused_1:4;
            vuint32_t ISRPENDING:1;
            vuint32_t ISRPREEMPT:1;
            vuint32_t unused_2:1;
            vuint32_t PENDSTCLR:1;
            vuint32_t PENDSTSET:1;
            vuint32_t PENDSVCLR:1;
            vuint32_t PENDSVSET:1;
            vuint32_t unused_3:2;
            vuint32_t NMIPENDSET:1;
        } B;
    } ICSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:7;
            vuint32_t TBLOFF:22;
            vuint32_t TBLBASE:1;
            vuint32_t unused_1:2;
        } B;
    } VTOR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VECTRESET:1;
            vuint32_t VECTCLRACTIVE:1;
            vuint32_t SYSRESETREQ:1;
            vuint32_t unused_0:5;
            vuint32_t PRIGROUP:3;
            vuint32_t unused_1:4;
            vuint32_t ENDIANESS:1;
            vuint32_t VECTKEY:16;
        } B;
    } AIRCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t SLEEPONEXIT:1;
            vuint32_t SLEEPDEEP:1;
            vuint32_t unused_1:1;
            vuint32_t SEVONPEND:1;
            vuint32_t unused_2:27;
        } B;
    } SCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NONBASETHREDENA:1;
            vuint32_t USERSETMPEND:1;
            vuint32_t unused_0:1;
            vuint32_t UNALIGN_TRP:1;
            vuint32_t DIV_0_TRP:1;
            vuint32_t unused_1:3;
            vuint32_t BFHFNMIGN:1;
            vuint32_t STKALIGN:1;
            vuint32_t unused_2:22;
        } B;
    } CCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_4:8;
            vuint32_t PRI_5:8;
            vuint32_t PRI_6:8;
            vuint32_t PRI_7:8;
        } B;
    } SHPR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_8:8;
            vuint32_t PRI_9:8;
            vuint32_t PRI_10:8;
            vuint32_t PRI_11:8;
        } B;
    } SHPR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRI_12:8;
            vuint32_t PRI_13:8;
            vuint32_t PRI_14:8;
            vuint32_t PRI_15:8;
        } B;
    } SHPR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t MEMFAULTACT:1;
            vuint32_t BUSFAULTACT:1;
            vuint32_t unused_0:1;
            vuint32_t USGFAULTACT:1;
            vuint32_t unused_1:3;
            vuint32_t SVCALLACT:1;
            vuint32_t MONITORACT:1;
            vuint32_t unused_2:1;
            vuint32_t PENDSVACT:1;
            vuint32_t SYSTICKACT:1;
            vuint32_t USGFAULTPENDED:1;
            vuint32_t MEMFAULTPENDED:1;
            vuint32_t BUSFAULTPENDED:1;
            vuint32_t SVCALLPENDED:1;
            vuint32_t MEMFAULTENA:1;
            vuint32_t BUSFAULTENA:1;
            vuint32_t USGFAULTENA:1;
            vuint32_t unused_3:13;
        } B;
    } SHCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IACCVIOL:1;
            vuint32_t DACCVIOL:1;
            vuint32_t unused_0:1;
            vuint32_t MUNSTKERR:1;
            vuint32_t MSTKERR:1;
            vuint32_t unused_1:2;
            vuint32_t MMARVALID:1;
            vuint32_t IBUSERR:1;
            vuint32_t PRECISERR:1;
            vuint32_t IMPRECISERR:1;
            vuint32_t UNSTKERR:1;
            vuint32_t STKERR:1;
            vuint32_t unused_2:2;
            vuint32_t BFARVALID:1;
            vuint32_t UNDEFINSTR:1;
            vuint32_t INVSTATE:1;
            vuint32_t INVPC:1;
            vuint32_t NOCP:1;
            vuint32_t unused_3:4;
            vuint32_t UNALIGNED:1;
            vuint32_t DIVBYZERO:1;
            vuint32_t unused_4:6;
        } B;
    } CFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t VECTTBL:1;
            vuint32_t unused_1:28;
            vuint32_t FORCED:1;
            vuint32_t DEBUGEVT:1;
        } B;
    } HFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HALTED:1;
            vuint32_t BKPT:1;
            vuint32_t DWTTRAP:1;
            vuint32_t VCATCH:1;
            vuint32_t EXTERNAL:1;
            vuint32_t unused_0:27;
        } B;
    } DFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDRESS:32;
        } B;
    } MMFAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDRESS:32;
        } B;
    } BFAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IMPDEF:32;
        } B;
    } AFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t STATE0:4;
            vuint32_t STATE1:4;
            vuint32_t unused_0:24;
        } B;
    } ID_PFR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t MICROCONTROLLER_PROGRAMMERS_MODEL:4;
            vuint32_t unused_1:20;
        } B;
    } ID_PFR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t MICROCONTROLLER_DEBUG_MODEL:4;
            vuint32_t unused_1:8;
        } B;
    } ID_DFR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ID_AFR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:4;
            vuint32_t PMSA_SUPPORT:4;
            vuint32_t CACHE_COHERENCE_SUPPORT:4;
            vuint32_t OUTER_NON_SHARABLE_SUPPORT:4;
            vuint32_t unused_1:4;
            vuint32_t AUXILIARY_REGISTER_SUPPORT:4;
            vuint32_t unused_2:8;
        } B;
    } ID_MMFR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ID_MMFR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t WAIT_FOR_INTERRUPT_STALLING:4;
            vuint32_t unused_1:4;
        } B;
    } ID_MMFR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ID_MMFR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:4;
            vuint32_t BITCOUNT_INSTRS:4;
            vuint32_t BITFIELD_INSTRS:4;
            vuint32_t CMPBRANCH_INSTRS:4;
            vuint32_t COPROC_INSTRS:4;
            vuint32_t DEBUG_INSTRS:4;
            vuint32_t DIVIDE_INSTRS:4;
            vuint32_t unused_1:4;
        } B;
    } ISAR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:12;
            vuint32_t EXTEND_INSRS:4;
            vuint32_t IFTHEN_INSTRS:4;
            vuint32_t IMMEDIATE_INSTRS:4;
            vuint32_t INTERWORK_INSTRS:4;
            vuint32_t unused_1:4;
        } B;
    } ID_ISAR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t LOADSTORE_INSTRS:4;
            vuint32_t MEMHINT_INSTRS:4;
            vuint32_t MULTIACCESSINT_INSTRS:4;
            vuint32_t MULT_INSTRS:4;
            vuint32_t MULTS_INSTRS:4;
            vuint32_t MULTU_INSTRS:4;
            vuint32_t unused_0:4;
            vuint32_t REVERSAL_INSTRS:4;
        } B;
    } ID_ISAR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t SATRUATE_INSTRS:4;
            vuint32_t SIMD_INSTRS:4;
            vuint32_t SVC_INSTRS:4;
            vuint32_t SYNCPRIM_INSTRS:4;
            vuint32_t TABBRANCH_INSTRS:4;
            vuint32_t THUMBCOPY_INSTRS:4;
            vuint32_t TRUENOP_INSTRS:4;
            vuint32_t unused_0:4;
        } B;
    } ID_ISAR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t UNPRIV_INSTRS:4;
            vuint32_t WITHSHIFTS_INSTRS:4;
            vuint32_t WRITEBACK_INSTRS:4;
            vuint32_t unused_0:4;
            vuint32_t BARRIER_INSTRS:4;
            vuint32_t SYNCPRIM_INSTRS_FRAC:4;
            vuint32_t PSR_M_INSTRS:4;
            vuint32_t unused_1:4;
        } B;
    } ID_ISAR4;

    vuint8_t SCS_SLAVE_reserved9[20];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:20;
            vuint32_t CP10:2;
            vuint32_t CP11:2;
            vuint32_t unused_1:8;
        } B;
    } CPACR;

    vuint8_t SCS_SLAVE_reserved10[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t SEPARATE:1;
            vuint32_t unused_0:7;
            vuint32_t DREGION:8;
            vuint32_t IREGION:8;
            vuint32_t unused_1:8;
        } B;
    } MPU_TYPE;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t HFNMIENA:1;
            vuint32_t PRIVDEFENA:1;
            vuint32_t unused_0:29;
        } B;
    } MPU_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t REGION:8;
            vuint32_t unused_0:24;
        } B;
    } MPU_RNR;

    union {
        vuint32_t R;
        struct {
            vuint32_t REGION:4;
            vuint32_t VALID:1;
            vuint32_t ADDR:27;
        } B;
    } MPU_RBAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE:1;
            vuint32_t SIZE:5;
            vuint32_t unused_0:2;
            vuint32_t SRD:8;
            vuint32_t B:1;
            vuint32_t C:1;
            vuint32_t S:1;
            vuint32_t TEX:3;
            vuint32_t unused_1:2;
            vuint32_t AP:3;
            vuint32_t unused_2:1;
            vuint32_t XN:1;
            vuint32_t unused_3:3;
        } B;
    } MPU_RASR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RBAR_A1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RASR_A1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RBAR_A2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RASR_A2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RBAR_A3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } MPU_RASR_A3;

    vuint8_t SCS_SLAVE_reserved11[52];

    union {
        vuint32_t R;
        struct {
            vuint32_t C_DEBUGEN:1;
            vuint32_t C_HALT:1;
            vuint32_t C_STEP:1;
            vuint32_t C_MASKINTS:1;
            vuint32_t unused_0:1;
            vuint32_t C_SNAPSTALL:1;
            vuint32_t unused_1:10;
            vuint32_t S_REGRDY:1;
            vuint32_t S_HALT:1;
            vuint32_t S_SLEEP:1;
            vuint32_t S_LOCKUP:1;
            vuint32_t unused_2:4;
            vuint32_t S_RETIRE_ST:1;
            vuint32_t S_RESET_ST:1;
            vuint32_t unused_3:6;
        } B;
    } DHCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t REGSEL:5;
            vuint32_t unused_0:11;
            vuint32_t REGWNR:1;
            vuint32_t unused_1:15;
        } B;
    } DCRSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } DCRDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t VC_CORERESET:1;
            vuint32_t unused_0:3;
            vuint32_t VC_MMERR:1;
            vuint32_t VC_NOCPERR:1;
            vuint32_t VC_CHKERR:1;
            vuint32_t VC_STATERR:1;
            vuint32_t VC_BUSERR:1;
            vuint32_t VC_INTERR:1;
            vuint32_t VC_HARDERR:1;
            vuint32_t unused_1:5;
            vuint32_t MON_EN:1;
            vuint32_t MON_PEND:1;
            vuint32_t MON_STEP:1;
            vuint32_t MON_REQ:1;
            vuint32_t unused_2:4;
            vuint32_t TRCENA:1;
            vuint32_t unused_3:7;
        } B;
    } DEMCR;

    vuint8_t SCS_SLAVE_reserved12[256];

    union {
        vuint32_t R;
        struct {
            vuint32_t INTID:9;
            vuint32_t unused_0:23;
        } B;
    } STIR;

    vuint8_t SCS_SLAVE_reserved13[48];

    union {
        vuint32_t R;
        struct {
            vuint32_t LSPACT:1;
            vuint32_t USER:1;
            vuint32_t unused_0:1;
            vuint32_t THREAD:1;
            vuint32_t HFRDY:1;
            vuint32_t MMRDY:1;
            vuint32_t BFRDY:1;
            vuint32_t unused_1:1;
            vuint32_t MONRDY:1;
            vuint32_t unused_2:21;
            vuint32_t LSPEN:1;
            vuint32_t ASPEN:1;
        } B;
    } FPCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t ADDRESS:29;
            vuint32_t unused_1:1;
        } B;
    } FPCAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:22;
            vuint32_t RMODE:2;
            vuint32_t FZ:1;
            vuint32_t DN:1;
            vuint32_t AHP:1;
            vuint32_t unused_1:5;
        } B;
    } FPDSCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t A_SIMD_REGISTERS:4;
            vuint32_t SINGLE_PRECISION:4;
            vuint32_t DOUBLE_PRECISION:4;
            vuint32_t FP_EXCEPTION_TRAPPING:4;
            vuint32_t DIVIDE:4;
            vuint32_t SQUARE_ROOT:4;
            vuint32_t SHORT_VECTORS:4;
            vuint32_t FP_ROUNDING_MODES:4;
        } B;
    } MVFR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t FTZ_MODE:4;
            vuint32_t D_NAN_MODE:4;
            vuint32_t unused_0:16;
            vuint32_t FP_HPFP:4;
            vuint32_t FP_FUSED_MAC:4;
        } B;
    } MVFR1;

    vuint8_t SCS_SLAVE_reserved14[136];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_TPIU            */
/**************************************************************************/
struct CORTEXM4_TPIU_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t ONE:1;
            vuint32_t TWO:1;
            vuint32_t THREE:1;
            vuint32_t FOUR:1;
            vuint32_t unused_0:28;
        } B;
    } TPIU_SSPSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ONE:1;
            vuint32_t TWO:1;
            vuint32_t THREE:1;
            vuint32_t FOUR:1;
            vuint32_t unused_0:28;
        } B;
    } TPIU_CSPSR;

    vuint8_t TPIU_reserved0[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t PRESCALER:13;
            vuint32_t unused_0:19;
        } B;
    } TPIU_ACPR;

    vuint8_t TPIU_reserved1[220];

    union {
        vuint32_t R;
        struct {
            vuint32_t PROTOCOL:2;
            vuint32_t unused_0:30;
        } B;
    } TPIU_SPPR;

    vuint8_t TPIU_reserved2[524];

    union {
        vuint32_t R;
        struct {
            vuint32_t FLINPROG:1;
            vuint32_t FTSTOPPED:1;
            vuint32_t TCPRESENT:1;
            vuint32_t FTNONSTOP:1;
            vuint32_t unused_0:28;
        } B;
    } TPIU_FFSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t ENFTC:1;
            vuint32_t ENFCONT:1;
            vuint32_t unused_0:2;
            vuint32_t FONFLLN:1;
            vuint32_t FONTRIG:1;
            vuint32_t FONMAN:1;
            vuint32_t unused_1:1;
            vuint32_t TRIGIN:1;
            vuint32_t TRIGEVT:1;
            vuint32_t TRIGFI:1;
            vuint32_t unused_2:1;
            vuint32_t STOPFI:1;
            vuint32_t STOPTRIG:1;
            vuint32_t unused_3:18;
        } B;
    } TPIU_FFCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } TPIU_FSCR;

    vuint8_t TPIU_reserved3[3036];

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGGER_INPUT_VALUE:1;
            vuint32_t unused_0:31;
        } B;
    } TRIGGER;

    union {
        vuint32_t R;
        struct {
            vuint32_t FIFO1_DATA_0:8;
            vuint32_t FIFO1_DATA_1:8;
            vuint32_t FIFO1_DATA_2:8;
            vuint32_t WRITE_POINT_1:2;
            vuint32_t ATVALID1S:1;
            vuint32_t WRITE_POINT_2:2;
            vuint32_t ATVALID2S:1;
            vuint32_t unused_0:2;
        } B;
    } FIFO_DATA_0;

    union {
        vuint32_t R;
        struct {
            vuint32_t ATREADY1_ATREADY2:1;
            vuint32_t unused_0:31;
        } B;
    } ITATBCTR2;

    vuint8_t TPIU_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t ATVALID1_ATVALID2:1;
            vuint32_t unused_0:31;
        } B;
    } ITATBCTR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t FIFO2_DATA_0:8;
            vuint32_t FIFO2_DATA_1:8;
            vuint32_t FIFO2_DATA_2:8;
            vuint32_t WRITE_POINT_1:2;
            vuint32_t ATVALID1S:1;
            vuint32_t WRITE_POINT_2:2;
            vuint32_t ATVALID2S:1;
            vuint32_t unused_0:2;
        } B;
    } FIFO_DATA_1;

    union {
        vuint32_t R;
        struct {
            vuint32_t INTEGRATION_TEST_MODE:1;
            vuint32_t FIFO_TEST_MODE:1;
            vuint32_t unused_0:30;
        } B;
    } ITCTRL;

    vuint8_t TPIU_reserved5[156];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CLAIMSET;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CLAIMCLR;

    vuint8_t TPIU_reserved6[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } DEVID;

    vuint8_t TPIU_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_ETM            */
/**************************************************************************/
struct CORTEXM4_ETM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t ETM_POWER_DOWN:1;
            vuint32_t unused_0:3;
            vuint32_t PORT_SIZE_BITS_2_0:3;
            vuint32_t STALL_PROCESSOR:1;
            vuint32_t BRANCH_OUTPUT:1;
            vuint32_t DEBUG_REQUEST_CONTROL:1;
            vuint32_t ETM_PROGRAMMING:1;
            vuint32_t ETMEN:1;
            vuint32_t unused_1:1;
            vuint32_t PORT_MODE_BIT_2:1;
            vuint32_t unused_2:2;
            vuint32_t PORT_MODE_BITS_1_0:2;
            vuint32_t unused_3:3;
            vuint32_t PORT_SIZE_BIT_3:1;
            vuint32_t unused_4:10;
        } B;
    } ETMCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t RESOURCE_B:7;
            vuint32_t RESOURCE_A:7;
            vuint32_t BOOLEAN_FUNCTION:3;
            vuint32_t unused_0:15;
        } B;
    } ETMTRIGGER;

    vuint8_t ETM_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t UNTRACED_OVERFLOW_FLAG:1;
            vuint32_t ETM_PROGRAMMING_BIT_VALUE:1;
            vuint32_t TRACE_START_STOP_RESOURCE_STATUS:1;
            vuint32_t TRIGGER_FLAG:1;
            vuint32_t unused_0:28;
        } B;
    } ETMSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MAXIMUM_PORT_SIZE_BITS_2_0:3;
            vuint32_t RESERVED_READS_AS_1:1;
            vuint32_t unused_0:4;
            vuint32_t FIFOFULL_SUPPORTED:1;
            vuint32_t MAXIMUM_PORT_SIZE_BIT_3:1;
            vuint32_t PORT_SIZE_SUPPORTED:1;
            vuint32_t PORT_MODE_SUPPORTED:1;
            vuint32_t unused_1:5;
            vuint32_t NO_FETCH_COMPARISON:1;
            vuint32_t unused_2:14;
        } B;
    } ETMSCR;

    vuint8_t ETM_reserved1[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t RESOURCE_B:7;
            vuint32_t RESOURCE_A:7;
            vuint32_t BOOLEAN_FUNCTION:3;
            vuint32_t unused_0:15;
        } B;
    } ETMTEEVR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:25;
            vuint32_t TRACE_CONTROL_ENABLE:1;
            vuint32_t unused_1:6;
        } B;
    } ETMTECR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t FIFO_FULL_LEVEL:8;
            vuint32_t unused_0:24;
        } B;
    } ETMFFLR;

    vuint8_t ETM_reserved2[276];

    union {
        vuint32_t R;
        struct {
            vuint32_t FIFO_FULL_LEVEL:8;
            vuint32_t unused_0:24;
        } B;
    } ETMCNTRLDVR1;

    vuint8_t ETM_reserved3[156];

    union {
        vuint32_t R;
        struct {
            vuint32_t SYNCHRONIZATION_FREQUENCY:12;
            vuint32_t unused_0:20;
        } B;
    } ETMSYNCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCCER;

    vuint8_t ETM_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t START_RESOURCE_SELECT:4;
            vuint32_t unused_0:12;
            vuint32_t STOP_RESOURCE_SELECT:4;
            vuint32_t unused_1:12;
        } B;
    } ETMTESSEICR;

    vuint8_t ETM_reserved5[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMTSEVR;

    vuint8_t ETM_reserved6[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t SIGNALS_TO_TRACE_BUS_BITS:7;
            vuint32_t unused_0:25;
        } B;
    } ETMTRACEIDR;

    vuint8_t ETM_reserved7[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t RFE_TRANSFER_ORDER:1;
            vuint32_t SWP_TRANSFER_ORDER:1;
            vuint32_t unused_0:30;
        } B;
    } ETMIDR2;

    vuint8_t ETM_reserved8[264];

    union {
        vuint32_t R;
        struct {
            vuint32_t ETM_POWERED_UP:1;
            vuint32_t unused_0:31;
        } B;
    } ETMPDSR;

    vuint8_t ETM_reserved9[3016];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITMISCIN;

    vuint8_t ETM_reserved10[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITTRIGOUT;

    vuint8_t ETM_reserved11[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETM_ITATBCTR2;

    vuint8_t ETM_reserved12[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETM_ITATBCTR0;

    vuint8_t ETM_reserved13[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t ENABLE_INTEGRATION_MODE:1;
            vuint32_t unused_0:31;
        } B;
    } ETMITCTRL;

    vuint8_t ETM_reserved14[156];

    union {
        vuint32_t R;
        struct {
            vuint32_t CLAIM_TAG:4;
            vuint32_t unused_0:28;
        } B;
    } ETMCLAIMSET;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLAIM_TAG:4;
            vuint32_t unused_0:28;
        } B;
    } ETMCLAIMCLR;

    vuint8_t ETM_reserved15[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMLAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMLSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NONSECURE_NON_INVASIVE_DEBUG:2;
            vuint32_t unused_0:2;
            vuint32_t SECURE_INVASIVE_DEBUG:2;
            vuint32_t SECURE_NON_INVASIVE_DEBUG:2;
            vuint32_t unused_1:24;
        } B;
    } ETMAUTHSTATUS;

    vuint8_t ETM_reserved16[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t MAIN_TYPE:4;
            vuint32_t SUB_TYPE:4;
            vuint32_t unused_0:24;
        } B;
    } ETMDEVTYPE;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMPID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETMCID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_CSCTI_REGS            */
/**************************************************************************/
struct CORTEXM4_CSCTI_REGS_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t GLBEN:1;
            vuint32_t unused_0:31;
        } B;
    } CTICONTROL;

    vuint8_t CSCTI_REGS_reserved0[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t INTACK:8;
            vuint32_t unused_0:24;
        } B;
    } CTIINTACK;

    union {
        vuint32_t R;
        struct {
            vuint32_t APPSET:4;
            vuint32_t unused_0:28;
        } B;
    } CTIAPPSET;

    union {
        vuint32_t R;
        struct {
            vuint32_t APPCLEAR:4;
            vuint32_t unused_0:28;
        } B;
    } CTIAPPCLEAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t APPULSE:4;
            vuint32_t unused_0:28;
        } B;
    } CTIAPPPULSE;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN0;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN1;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN2;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN3;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN4;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN5;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN6;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIINEN7;

    vuint8_t CSCTI_REGS_reserved1[96];

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN0;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN1;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN2;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN3;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN4;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN5;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN6;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTEN:4;
            vuint32_t unused_0:28;
        } B;
    } CTIOUTEN7;

    vuint8_t CSCTI_REGS_reserved2[112];

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGINSTATUS:8;
            vuint32_t unused_0:24;
        } B;
    } CTITRIGINSTATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t TRIGOUTSTATUS:8;
            vuint32_t unused_0:24;
        } B;
    } CTITRIGOUTSTATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTICHINSTATUS:4;
            vuint32_t unused_0:28;
        } B;
    } CTICHINSTATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTICHOUTSTATUS:4;
            vuint32_t unused_0:28;
        } B;
    } CTICHOUTSTATUS;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTIGATEEN0:1;
            vuint32_t CTIGATEEN1:1;
            vuint32_t CTIGATEEN2:1;
            vuint32_t CTIGATEEN3:1;
            vuint32_t unused_0:28;
        } B;
    } CTIGATE;

    union {
        vuint32_t R;
        struct {
            vuint32_t ASICCTL:8;
            vuint32_t unused_0:24;
        } B;
    } ASICCTL;

    vuint8_t CSCTI_REGS_reserved3[3476];

    union {
        vuint32_t R;
        struct {
            vuint32_t CTCHINACK:4;
            vuint32_t unused_0:28;
        } B;
    } ITCHINACK;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTTRIGINACK:8;
            vuint32_t unused_0:24;
        } B;
    } ITTRIGINACK;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTCHOUT:4;
            vuint32_t unused_0:28;
        } B;
    } ITCHOUT;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTTRIGOUT:8;
            vuint32_t unused_0:24;
        } B;
    } ITTRIGOUT;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTCHOUTACK:4;
            vuint32_t unused_0:28;
        } B;
    } ITCHOUTACK;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTTRIGOUTACK:8;
            vuint32_t unused_0:24;
        } B;
    } ITTRIGOUTACK;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTCHIN:4;
            vuint32_t unused_0:28;
        } B;
    } ITCHIN;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTTRIGIN:8;
            vuint32_t unused_0:24;
        } B;
    } ITTRIGIN;

    vuint8_t CSCTI_REGS_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t INTEGRATION_MODE:1;
            vuint32_t unused_0:31;
        } B;
    } ITCTRL;

    vuint8_t CSCTI_REGS_reserved5[156];

    union {
        vuint32_t R;
        struct {
            vuint32_t CLAIMSET:4;
            vuint32_t unused_0:28;
        } B;
    } CLAIMSET;

    union {
        vuint32_t R;
        struct {
            vuint32_t CLAIMCLR:4;
            vuint32_t unused_0:28;
        } B;
    } CLAIMCLR;

    vuint8_t CSCTI_REGS_reserved6[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t ACCESS_W:32;
        } B;
    } LAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t LOCKEXIST:1;
            vuint32_t LOCKGRANT:1;
            vuint32_t LOCKTYPE:1;
            vuint32_t unused_0:29;
        } B;
    } LSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NSID:2;
            vuint32_t NSNID:2;
            vuint32_t SID:2;
            vuint32_t SNID:2;
            vuint32_t unused_0:24;
        } B;
    } AUTHSTATUS;

    vuint8_t CSCTI_REGS_reserved7[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t EXTMUXNUM:5;
            vuint32_t unused_0:3;
            vuint32_t NUMTRIG:8;
            vuint32_t NUMCH:4;
            vuint32_t unused_1:12;
        } B;
    } DEVID;

    union {
        vuint32_t R;
        struct {
            vuint32_t MAJOR_TYPE:4;
            vuint32_t SUB_TYPE:4;
            vuint32_t unused_0:24;
        } B;
    } DEVTYPE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DES_2:4;
            vuint32_t SIZE:4;
            vuint32_t unused_0:24;
        } B;
    } PERIPHID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PERIPHID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PERIPHID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PERIPHID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t PART_0:8;
            vuint32_t unused_0:24;
        } B;
    } PERIPHID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t PART_1:4;
            vuint32_t DES_0:4;
            vuint32_t unused_0:24;
        } B;
    } PERIPHID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DES_1:3;
            vuint32_t JEDEC:1;
            vuint32_t REVISION:4;
            vuint32_t unused_0:24;
        } B;
    } PERIPHID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t CMOD:4;
            vuint32_t REVAND:4;
            vuint32_t unused_0:24;
        } B;
    } PERIPHID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRMBL_0:8;
            vuint32_t unused_0:24;
        } B;
    } COMPID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRMBL_1:4;
            vuint32_t CLASS:4;
            vuint32_t unused_0:24;
        } B;
    } COMPID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRMBL_2:8;
            vuint32_t unused_0:24;
        } B;
    } COMPID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t PRMBL_3:8;
            vuint32_t unused_0:24;
        } B;
    } COMPID3;

};

/**************************************************************************/
/*                 Module: CORTEXM4_ROM_TABLE            */
/**************************************************************************/
struct CORTEXM4_ROM_TABLE_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } SCS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } DWT;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } FPB;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ITM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } TPIU;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } ETM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } END;

    vuint8_t ROM_TABLE_reserved0[4016];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } SYSTEM_ACCESS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID4;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID5;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID6;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID7;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } PID3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:32;
        } B;
    } CID3;

};
#endif
/**************************************************************************/
/*                 Module: HSM_HOST            */
/**************************************************************************/
struct HSM_HOST_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t FLAG0:1;
            vuint32_t FLAG1:1;
            vuint32_t FLAG2:1;
            vuint32_t FLAG3:1;
            vuint32_t FLAG4:1;
            vuint32_t FLAG5:1;
            vuint32_t FLAG6:1;
            vuint32_t FLAG7:1;
            vuint32_t FLAG8:1;
            vuint32_t FLAG9:1;
            vuint32_t FLAG10:1;
            vuint32_t FLAG11:1;
            vuint32_t FLAG12:1;
            vuint32_t FLAG13:1;
            vuint32_t FLAG14:1;
            vuint32_t FLAG15:1;
            vuint32_t FLAG16:1;
            vuint32_t FLAG17:1;
            vuint32_t FLAG18:1;
            vuint32_t FLAG19:1;
            vuint32_t FLAG20:1;
            vuint32_t FLAG21:1;
            vuint32_t FLAG22:1;
            vuint32_t FLAG23:1;
            vuint32_t FLAG24:1;
            vuint32_t FLAG25:1;
            vuint32_t FLAG26:1;
            vuint32_t FLAG27:1;
            vuint32_t FLAG28:1;
            vuint32_t FLAG29:1;
            vuint32_t FLAG30:1;
            vuint32_t FLAG31:1;
        } B;
    } HSM2HTF;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE0:1;
            vuint32_t IE1:1;
            vuint32_t IE2:1;
            vuint32_t IE3:1;
            vuint32_t IE4:1;
            vuint32_t IE5:1;
            vuint32_t IE6:1;
            vuint32_t IE7:1;
            vuint32_t IE8:1;
            vuint32_t IE9:1;
            vuint32_t IE10:1;
            vuint32_t IE11:1;
            vuint32_t IE12:1;
            vuint32_t IE13:1;
            vuint32_t IE14:1;
            vuint32_t IE15:1;
            vuint32_t IE16:1;
            vuint32_t IE17:1;
            vuint32_t IE18:1;
            vuint32_t IE19:1;
            vuint32_t IE20:1;
            vuint32_t IE21:1;
            vuint32_t IE22:1;
            vuint32_t IE23:1;
            vuint32_t IE24:1;
            vuint32_t IE25:1;
            vuint32_t IE26:1;
            vuint32_t IE27:1;
            vuint32_t IE28:1;
            vuint32_t IE29:1;
            vuint32_t IE30:1;
            vuint32_t IE31:1;
        } B;
    } HSM2HTIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t FLAG0:1;
            vuint32_t FLAG1:1;
            vuint32_t FLAG2:1;
            vuint32_t FLAG3:1;
            vuint32_t FLAG4:1;
            vuint32_t FLAG5:1;
            vuint32_t FLAG6:1;
            vuint32_t FLAG7:1;
            vuint32_t FLAG8:1;
            vuint32_t FLAG9:1;
            vuint32_t FLAG10:1;
            vuint32_t FLAG11:1;
            vuint32_t FLAG12:1;
            vuint32_t FLAG13:1;
            vuint32_t FLAG14:1;
            vuint32_t FLAG15:1;
            vuint32_t FLAG16:1;
            vuint32_t FLAG17:1;
            vuint32_t FLAG18:1;
            vuint32_t FLAG19:1;
            vuint32_t FLAG20:1;
            vuint32_t FLAG21:1;
            vuint32_t FLAG22:1;
            vuint32_t FLAG23:1;
            vuint32_t FLAG24:1;
            vuint32_t FLAG25:1;
            vuint32_t FLAG26:1;
            vuint32_t FLAG27:1;
            vuint32_t FLAG28:1;
            vuint32_t FLAG29:1;
            vuint32_t FLAG30:1;
            vuint32_t FLAG31:1;
        } B;
    } HT2HSMF;

    union {
        vuint32_t R;
        struct {
            vuint32_t IE0:1;
            vuint32_t IE1:1;
            vuint32_t IE2:1;
            vuint32_t IE3:1;
            vuint32_t IE4:1;
            vuint32_t IE5:1;
            vuint32_t IE6:1;
            vuint32_t IE7:1;
            vuint32_t IE8:1;
            vuint32_t IE9:1;
            vuint32_t IE10:1;
            vuint32_t IE11:1;
            vuint32_t IE12:1;
            vuint32_t IE13:1;
            vuint32_t IE14:1;
            vuint32_t IE15:1;
            vuint32_t IE16:1;
            vuint32_t IE17:1;
            vuint32_t IE18:1;
            vuint32_t IE19:1;
            vuint32_t IE20:1;
            vuint32_t IE21:1;
            vuint32_t IE22:1;
            vuint32_t IE23:1;
            vuint32_t IE24:1;
            vuint32_t IE25:1;
            vuint32_t IE26:1;
            vuint32_t IE27:1;
            vuint32_t IE28:1;
            vuint32_t IE29:1;
            vuint32_t IE30:1;
            vuint32_t IE31:1;
        } B;
    } HT2HSMIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t STATUS0:1;
            vuint32_t STATUS1:1;
            vuint32_t STATUS2:1;
            vuint32_t STATUS3:1;
            vuint32_t STATUS4:1;
            vuint32_t STATUS5:1;
            vuint32_t STATUS6:1;
            vuint32_t STATUS7:1;
            vuint32_t STATUS8:1;
            vuint32_t STATUS9:1;
            vuint32_t STATUS10:1;
            vuint32_t STATUS11:1;
            vuint32_t STATUS12:1;
            vuint32_t STATUS13:1;
            vuint32_t STATUS14:1;
            vuint32_t STATUS15:1;
            vuint32_t STATUS16:1;
            vuint32_t STATUS17:1;
            vuint32_t STATUS18:1;
            vuint32_t STATUS19:1;
            vuint32_t STATUS20:1;
            vuint32_t STATUS21:1;
            vuint32_t STATUS22:1;
            vuint32_t STATUS23:1;
            vuint32_t STATUS24:1;
            vuint32_t STATUS25:1;
            vuint32_t STATUS26:1;
            vuint32_t STATUS27:1;
            vuint32_t STATUS28:1;
            vuint32_t STATUS29:1;
            vuint32_t STATUS30:1;
            vuint32_t STATUS31:1;
        } B;
    } HSM2HTS;

    union {
        vuint32_t R;
        struct {
            vuint32_t STATUS0:1;
            vuint32_t STATUS1:1;
            vuint32_t STATUS2:1;
            vuint32_t STATUS3:1;
            vuint32_t STATUS4:1;
            vuint32_t STATUS5:1;
            vuint32_t STATUS6:1;
            vuint32_t STATUS7:1;
            vuint32_t STATUS8:1;
            vuint32_t STATUS9:1;
            vuint32_t STATUS10:1;
            vuint32_t STATUS11:1;
            vuint32_t STATUS12:1;
            vuint32_t STATUS13:1;
            vuint32_t STATUS14:1;
            vuint32_t STATUS15:1;
            vuint32_t STATUS16:1;
            vuint32_t STATUS17:1;
            vuint32_t STATUS18:1;
            vuint32_t STATUS19:1;
            vuint32_t STATUS20:1;
            vuint32_t STATUS21:1;
            vuint32_t STATUS22:1;
            vuint32_t STATUS23:1;
            vuint32_t STATUS24:1;
            vuint32_t STATUS25:1;
            vuint32_t STATUS26:1;
            vuint32_t STATUS27:1;
            vuint32_t STATUS28:1;
            vuint32_t STATUS29:1;
            vuint32_t STATUS30:1;
            vuint32_t STATUS31:1;
        } B;
    } HT2HSMS;

};

/**************************************************************************/
/*                 Module: HSM_INT            */
/**************************************************************************/
struct HSM_INT_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t HSM_EN:1;
            vuint32_t HSM_BM:1;
            vuint32_t HSM_SB_EN:2;
            vuint32_t HSM_SB_MODE:1;
            vuint32_t HSM_EN_FA:1;
            vuint32_t HSM_RAM_EN:1;
            vuint32_t HSM_RAM_INIT:1;
            vuint32_t HSM_SYS_RESET:1;
            vuint32_t HSM_GPIO_CTRL:1;
            vuint32_t SECRET_KEY_LENGTH:1;
            vuint32_t unused_0:21;
        } B;
    } CONF;

    union {
        vuint32_t R;
        struct {
            vuint32_t MDE:1;
            vuint32_t HDE:1;
            vuint32_t THE:1;
            vuint32_t unused_0:29;
        } B;
    } CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IS0:1;
            vuint32_t IS1:1;
            vuint32_t IS2:1;
            vuint32_t IS3:1;
            vuint32_t IS4:1;
            vuint32_t IS5:1;
            vuint32_t IS6:1;
            vuint32_t IS7:1;
            vuint32_t IS8:1;
            vuint32_t IS9:1;
            vuint32_t IS10:1;
            vuint32_t IS11:1;
            vuint32_t IS12:1;
            vuint32_t IS13:1;
            vuint32_t IS14:1;
            vuint32_t IS15:1;
            vuint32_t IS16:1;
            vuint32_t IS17:1;
            vuint32_t IS18:1;
            vuint32_t IS19:1;
            vuint32_t IS20:1;
            vuint32_t IS21:1;
            vuint32_t IS22:1;
            vuint32_t IS23:1;
            vuint32_t IS24:1;
            vuint32_t IS25:1;
            vuint32_t IS26:1;
            vuint32_t IS27:1;
            vuint32_t IS28:1;
            vuint32_t IS29:1;
            vuint32_t IS30:1;
            vuint32_t IS31:1;
        } B;
    } HSM_NSIS;

    union {
        vuint32_t R;
        struct {
            vuint32_t NSIE0:1;
            vuint32_t NSIE1:1;
            vuint32_t NSIE2:1;
            vuint32_t NSIE3:1;
            vuint32_t NSIE4:1;
            vuint32_t NSIE5:1;
            vuint32_t NSIE6:1;
            vuint32_t NSIE7:1;
            vuint32_t NSIE8:1;
            vuint32_t NSIE9:1;
            vuint32_t NSIE10:1;
            vuint32_t NSIE11:1;
            vuint32_t NSIE12:1;
            vuint32_t NSIE13:1;
            vuint32_t NSIE14:1;
            vuint32_t NSIE15:1;
            vuint32_t NSIE16:1;
            vuint32_t NSIE17:1;
            vuint32_t NSIE18:1;
            vuint32_t NSIE19:1;
            vuint32_t NSIE20:1;
            vuint32_t NSIE21:1;
            vuint32_t NSIE22:1;
            vuint32_t NSIE23:1;
            vuint32_t NSIE24:1;
            vuint32_t NSIE25:1;
            vuint32_t NSIE26:1;
            vuint32_t NSIE27:1;
            vuint32_t NSIE28:1;
            vuint32_t NSIE29:1;
            vuint32_t NSIE30:1;
            vuint32_t NSIE31:1;
        } B;
    } HSM_NSIE;

    union {
        vuint32_t R;
        struct {
            vuint32_t VAL0:1;
            vuint32_t VAL1:1;
            vuint32_t VAL2:1;
            vuint32_t VAL3:1;
            vuint32_t unused_0:12;
            vuint32_t DO_EN0:1;
            vuint32_t DO_EN1:1;
            vuint32_t DO_EN2:1;
            vuint32_t DO_EN3:1;
            vuint32_t unused_1:12;
        } B;
    } IOCTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t AF0:1;
            vuint32_t unused_0:3;
            vuint32_t AF1:1;
            vuint32_t unused_1:3;
            vuint32_t AF2:1;
            vuint32_t unused_2:3;
            vuint32_t AF3:1;
            vuint32_t unused_3:19;
        } B;
    } HSM_AFCTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t HSM_DRES:1;
            vuint32_t HSM_FRES:1;
            vuint32_t unused_0:30;
        } B;
    } HSM_RESCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t GP_DCF0:1;
            vuint32_t GP_DCF1:1;
            vuint32_t GP_DCF2:1;
            vuint32_t GP_DCF3:1;
            vuint32_t GP_DCF4:1;
            vuint32_t GP_DCF5:1;
            vuint32_t GP_DCF6:1;
            vuint32_t GP_DCF7:1;
            vuint32_t GP_DCF8:1;
            vuint32_t GP_DCF9:1;
            vuint32_t GP_DCF10:1;
            vuint32_t GP_DCF11:1;
            vuint32_t GP_DCF12:1;
            vuint32_t GP_DCF13:1;
            vuint32_t GP_DCF14:1;
            vuint32_t GP_DCF15:1;
            vuint32_t GP_DCF16:1;
            vuint32_t GP_DCF17:1;
            vuint32_t GP_DCF18:1;
            vuint32_t GP_DCF19:1;
            vuint32_t GP_DCF20:1;
            vuint32_t GP_DCF21:1;
            vuint32_t GP_DCF22:1;
            vuint32_t GP_DCF23:1;
            vuint32_t GP_DCF24:1;
            vuint32_t GP_DCF25:1;
            vuint32_t GP_DCF26:1;
            vuint32_t GP_DCF27:1;
            vuint32_t GP_DCF28:1;
            vuint32_t GP_DCF29:1;
            vuint32_t GP_DCF30:1;
            vuint32_t GP_DCF31:1;
        } B;
    } HSM_GPD0;

    union {
        vuint32_t R;
        struct {
            vuint32_t GP_DCF0:1;
            vuint32_t GP_DCF1:1;
            vuint32_t GP_DCF2:1;
            vuint32_t GP_DCF3:1;
            vuint32_t GP_DCF4:1;
            vuint32_t GP_DCF5:1;
            vuint32_t GP_DCF6:1;
            vuint32_t GP_DCF7:1;
            vuint32_t GP_DCF8:1;
            vuint32_t GP_DCF9:1;
            vuint32_t GP_DCF10:1;
            vuint32_t GP_DCF11:1;
            vuint32_t GP_DCF12:1;
            vuint32_t GP_DCF13:1;
            vuint32_t GP_DCF14:1;
            vuint32_t GP_DCF15:1;
            vuint32_t GP_DCF16:1;
            vuint32_t GP_DCF17:1;
            vuint32_t GP_DCF18:1;
            vuint32_t GP_DCF19:1;
            vuint32_t GP_DCF20:1;
            vuint32_t GP_DCF21:1;
            vuint32_t GP_DCF22:1;
            vuint32_t GP_DCF23:1;
            vuint32_t GP_DCF24:1;
            vuint32_t GP_DCF25:1;
            vuint32_t GP_DCF26:1;
            vuint32_t GP_DCF27:1;
            vuint32_t GP_DCF28:1;
            vuint32_t GP_DCF29:1;
            vuint32_t GP_DCF30:1;
            vuint32_t GP_DCF31:1;
        } B;
    } HSM_GPD1;

    union {
        vuint32_t R;
        struct {
            vuint32_t GP_DCF0:1;
            vuint32_t GP_DCF1:1;
            vuint32_t GP_DCF2:1;
            vuint32_t GP_DCF3:1;
            vuint32_t GP_DCF4:1;
            vuint32_t GP_DCF5:1;
            vuint32_t GP_DCF6:1;
            vuint32_t GP_DCF7:1;
            vuint32_t GP_DCF8:1;
            vuint32_t GP_DCF9:1;
            vuint32_t GP_DCF10:1;
            vuint32_t GP_DCF11:1;
            vuint32_t GP_DCF12:1;
            vuint32_t GP_DCF13:1;
            vuint32_t GP_DCF14:1;
            vuint32_t GP_DCF15:1;
            vuint32_t GP_DCF16:1;
            vuint32_t GP_DCF17:1;
            vuint32_t GP_DCF18:1;
            vuint32_t GP_DCF19:1;
            vuint32_t GP_DCF20:1;
            vuint32_t GP_DCF21:1;
            vuint32_t GP_DCF22:1;
            vuint32_t GP_DCF23:1;
            vuint32_t GP_DCF24:1;
            vuint32_t GP_DCF25:1;
            vuint32_t GP_DCF26:1;
            vuint32_t GP_DCF27:1;
            vuint32_t GP_DCF28:1;
            vuint32_t GP_DCF29:1;
            vuint32_t GP_DCF30:1;
            vuint32_t GP_DCF31:1;
        } B;
    } HSM_GPD2;

    union {
        vuint32_t R;
        struct {
            vuint32_t GP_DCF0:1;
            vuint32_t GP_DCF1:1;
            vuint32_t GP_DCF2:1;
            vuint32_t GP_DCF3:1;
            vuint32_t GP_DCF4:1;
            vuint32_t GP_DCF5:1;
            vuint32_t GP_DCF6:1;
            vuint32_t GP_DCF7:1;
            vuint32_t GP_DCF8:1;
            vuint32_t GP_DCF9:1;
            vuint32_t GP_DCF10:1;
            vuint32_t GP_DCF11:1;
            vuint32_t GP_DCF12:1;
            vuint32_t GP_DCF13:1;
            vuint32_t GP_DCF14:1;
            vuint32_t GP_DCF15:1;
            vuint32_t GP_DCF16:1;
            vuint32_t GP_DCF17:1;
            vuint32_t GP_DCF18:1;
            vuint32_t GP_DCF19:1;
            vuint32_t GP_DCF20:1;
            vuint32_t GP_DCF21:1;
            vuint32_t GP_DCF22:1;
            vuint32_t GP_DCF23:1;
            vuint32_t GP_DCF24:1;
            vuint32_t GP_DCF25:1;
            vuint32_t GP_DCF26:1;
            vuint32_t GP_DCF27:1;
            vuint32_t GP_DCF28:1;
            vuint32_t GP_DCF29:1;
            vuint32_t GP_DCF30:1;
            vuint32_t GP_DCF31:1;
        } B;
    } HSM_GPD3;

    union {
        vuint32_t R;
        struct {
            vuint32_t ER0:1;
            vuint32_t IS1:1;
            vuint32_t IS2:1;
            vuint32_t IS3:1;
            vuint32_t IS4:1;
            vuint32_t IS5:1;
            vuint32_t IS6:1;
            vuint32_t IS7:1;
            vuint32_t IS8:1;
            vuint32_t IS9:1;
            vuint32_t IS10:1;
            vuint32_t IS11:1;
            vuint32_t IS12:1;
            vuint32_t IS13:1;
            vuint32_t IS14:1;
            vuint32_t IS15:1;
            vuint32_t IS16:1;
            vuint32_t IS17:1;
            vuint32_t IS18:1;
            vuint32_t IS19:1;
            vuint32_t IS20:1;
            vuint32_t IS21:1;
            vuint32_t IS22:1;
            vuint32_t IS23:1;
            vuint32_t IS24:1;
            vuint32_t IS25:1;
            vuint32_t IS26:1;
            vuint32_t IS27:1;
            vuint32_t IS28:1;
            vuint32_t IS29:1;
            vuint32_t IS30:1;
            vuint32_t IS31:1;
        } B;
    } HSM_ERRSR;

};

/**************************************************************************/
/*                 Module: HSM_MAILBOX_HSM            */
/**************************************************************************/
struct HSM_MAILBOX_HSM_tag {
    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t ERR:1;
            vuint32_t unused_0:15;
            vuint32_t CKG:1;
            vuint32_t unused_1:14;
            vuint32_t BSY:1;
        } B;
    } TS;

    union {
        vuint32_t R;
        struct {
            vuint32_t MB0:1;
            vuint32_t MB1:1;
            vuint32_t MB2:1;
            vuint32_t MB3:1;
            vuint32_t unused_0:28;
        } B;
    } TMBS;

    vuint8_t ADR_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t TMC:1;
            vuint32_t MBA:1;
            vuint32_t unused_0:14;
            vuint32_t OOO:1;
            vuint32_t TXO:1;
            vuint32_t MBO:1;
            vuint32_t RWO:1;
            vuint32_t DTE:1;
            vuint32_t PCF:1;
            vuint32_t SNT:1;
            vuint32_t unused_1:9;
        } B;
    } TI;

    union {
        vuint32_t R;
        struct {
            vuint32_t TMC:1;
            vuint32_t MBA:1;
            vuint32_t unused_0:14;
            vuint32_t OOO:1;
            vuint32_t TXO:1;
            vuint32_t MBO:1;
            vuint32_t RWO:1;
            vuint32_t DTE:1;
            vuint32_t PCF:1;
            vuint32_t SNT:1;
            vuint32_t unused_1:9;
        } B;
    } TIM;

    union {
        vuint32_t R;
        struct {
            vuint32_t EOM:32;
        } B;
    } TEOM;

    vuint8_t ADR_reserved2[4068];

    union {
        vuint32_t R;
        struct {
            vuint32_t CMD:8;
            vuint32_t PRIO:8;
            vuint32_t USER:16;
        } B;
    } TC;

    union {
        vuint32_t R;
        struct {
            vuint32_t CONTEXT:32;
        } B;
    } TX;

    union {
        vuint32_t R;
        struct {
            vuint32_t PARAM:32;
        } B;
    } TP[2];

    vuint8_t ADR_reserved3[4080];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t ADDRESS:30;
        } B;
    } RCHBA;

    union {
        vuint32_t R;
        struct {
            vuint32_t CCI:8;
            vuint32_t unused_0:24;
        } B;
    } RCHC;

    vuint8_t ADR_reserved4[1016];

    union {
        vuint32_t R;
        struct {
            vuint32_t MAX:21;
            vuint32_t MAXEN:1;
            vuint32_t SZPI:3;
            vuint32_t SZRES:1;
            vuint32_t SZEN:1;
            vuint32_t AA:2;
            vuint32_t MCEN:2;
            vuint32_t ZV:1;
        } B;
    } RPCP[16];

    vuint8_t ADR_reserved5[960];

    union {
        vuint32_t R;
        struct {
            vuint32_t PRESET0:4;
            vuint32_t PRESET1:4;
            vuint32_t PRESET2:4;
            vuint32_t PRESET3:4;
            vuint32_t PRESET4:4;
            vuint32_t PRESET5:4;
            vuint32_t PRESET6:4;
            vuint32_t PRESET7:4;
        } B;
    } RCCC[32];

    vuint8_t ADR_reserved6[896];

    union {
        vuint32_t R;
        struct {
            vuint32_t MB0:1;
            vuint32_t MB1:1;
            vuint32_t MB2:1;
            vuint32_t MB3:1;
            vuint32_t unused_0:28;
        } B;
    } RMBI;

    union {
        vuint32_t R;
        struct {
            vuint32_t MB0:1;
            vuint32_t MB1:1;
            vuint32_t MB2:1;
            vuint32_t MB3:1;
            vuint32_t unused_0:28;
        } B;
    } RMBIM;

    vuint8_t ADR_reserved7[1016];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t CMD:8;
                vuint32_t PRIO:8;
                vuint32_t USER:16;
            } B;
        } RC;

        union {
            vuint32_t R;
            struct {
                vuint32_t CONTEXT:32;
            } B;
        } RX;

        union {
            vuint32_t R;
            struct {
                vuint32_t PARAM:32;
            } B;
        } RP[8];

        union {
            vuint32_t R;
            struct {
                vuint32_t ADDRESS:32;
            } B;
        } RA;

        union {
            vuint32_t R;
            struct {
                vuint32_t PS0:1;
                vuint32_t PS1:1;
                vuint32_t PS2:1;
                vuint32_t PS3:1;
                vuint32_t PS4:1;
                vuint32_t PS5:1;
                vuint32_t PS6:1;
                vuint32_t PS7:1;
                vuint32_t unused_0:24;
            } B;
        } RPCS;

        vuint8_t HSM_MAILBOX_HSM_reserved8[80];
    } MB[4];

};

/**************************************************************************/
/*                 Module: LINFLEXD_HSM            */
/**************************************************************************/
struct LINFLEXD_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t INIT:1;
            vuint32_t SLEEP:1;
            vuint32_t RBLM:1;
            vuint32_t SSBL:1;
            vuint32_t MME:1;
            vuint32_t LBKM:1;
            vuint32_t unused_0:1;
            vuint32_t BF:1;
            vuint32_t MBL:4;
            vuint32_t AUTOWU:1;
            vuint32_t LASE:1;
            vuint32_t CFD:1;
            vuint32_t CCD:1;
            vuint32_t unused_1:16;
        } B;
    } LINCR1;

    union {
        vuint32_t R;
        struct {
            vuint32_t HRIE:1;
            vuint32_t DTIE:1;
            vuint32_t DRIE:1;
            vuint32_t DBEIE_TOIE:1;
            vuint32_t DBFIE:1;
            vuint32_t WUIE:1;
            vuint32_t LSIE:1;
            vuint32_t BOIE:1;
            vuint32_t FEIE:1;
            vuint32_t unused_0:2;
            vuint32_t HEIE:1;
            vuint32_t CEIE:1;
            vuint32_t BEIE:1;
            vuint32_t OCIE:1;
            vuint32_t SZIE:1;
            vuint32_t unused_1:16;
        } B;
    } LINIER;

    union {
        vuint32_t R;
        struct {
            vuint32_t HRF:1;
            vuint32_t DTF:1;
            vuint32_t DRF:1;
            vuint32_t DBEF:1;
            vuint32_t DBFF:1;
            vuint32_t WUF:1;
            vuint32_t RDI:1;
            vuint32_t RXBUSY:1;
            vuint32_t DRBNE:1;
            vuint32_t RMB:1;
            vuint32_t unused_0:2;
            vuint32_t LINS:4;
            vuint32_t RDC:3;
            vuint32_t AUTOSYNC_COMP:1;
            vuint32_t unused_1:12;
        } B;
    } LINSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NF:1;
            vuint32_t unused_0:6;
            vuint32_t BOF:1;
            vuint32_t FEF:1;
            vuint32_t IDPEF:1;
            vuint32_t SDEF:1;
            vuint32_t SFEF:1;
            vuint32_t CEF:1;
            vuint32_t BEF:1;
            vuint32_t OCF:1;
            vuint32_t SZF:1;
            vuint32_t unused_1:16;
        } B;
    } LINESR;

    union {
        vuint32_t R;
        struct {
            vuint32_t UART:1;
            vuint32_t WL0:1;
            vuint32_t PCE:1;
            vuint32_t PC0:1;
            vuint32_t TXEN:1;
            vuint32_t RXEN:1;
            vuint32_t PC1:1;
            vuint32_t WL1:1;
            vuint32_t TFBM:1;
            vuint32_t RFBM:1;
            vuint32_t RDFL_RFC:3;
            vuint32_t TDFL_TFC:3;
            vuint32_t WLS:1;
            vuint32_t SBUR:2;
            vuint32_t DTU_PCETX:1;
            vuint32_t NEF:3;
            vuint32_t ROSE:1;
            vuint32_t OSR:4;
            vuint32_t CSP:3;
            vuint32_t MIS:1;
        } B;
    } UARTCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t NF:1;
            vuint32_t DTF_TFF:1;
            vuint32_t DRF_RFE:1;
            vuint32_t TO:1;
            vuint32_t RFNE:1;
            vuint32_t WUF:1;
            vuint32_t RDI:1;
            vuint32_t BOF:1;
            vuint32_t FEF:1;
            vuint32_t RMB:1;
            vuint32_t PE:4;
            vuint32_t OCF:1;
            vuint32_t SZF:1;
            vuint32_t unused_0:16;
        } B;
    } UARTSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNT:8;
            vuint32_t TOCE:1;
            vuint32_t IOT:1;
            vuint32_t MODE:1;
            vuint32_t unused_0:21;
        } B;
    } LINTCSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t OC1:8;
            vuint32_t OC2:8;
            vuint32_t unused_0:16;
        } B;
    } LINOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t HTO:7;
            vuint32_t unused_0:1;
            vuint32_t RTO:4;
            vuint32_t unused_1:20;
        } B;
    } LINTOCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t FBR:4;
            vuint32_t unused_0:28;
        } B;
    } LINFBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t IBR:20;
            vuint32_t unused_0:12;
        } B;
    } LINIBRR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CF:8;
            vuint32_t unused_0:24;
        } B;
    } LINCFR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:8;
            vuint32_t HTRQ:1;
            vuint32_t ABRQ:1;
            vuint32_t DTRQ:1;
            vuint32_t DDRQ:1;
            vuint32_t WURQ:1;
            vuint32_t IOPE:1;
            vuint32_t IOBE:1;
            vuint32_t TBDE:1;
            vuint32_t unused_1:16;
        } B;
    } LINCR2;

    union {
        vuint32_t R;
        struct {
            vuint32_t ID:6;
            vuint32_t unused_0:2;
            vuint32_t CCS:1;
            vuint32_t DIR:1;
            vuint32_t DFL:6;
            vuint32_t unused_1:16;
        } B;
    } BIDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA0:8;
            vuint32_t DATA1:8;
            vuint32_t DATA2:8;
            vuint32_t DATA3:8;
        } B;
    } BDRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA4:8;
            vuint32_t DATA5:8;
            vuint32_t DATA6:8;
            vuint32_t DATA7:8;
        } B;
    } BDRM;

    vuint8_t ADR_reserved0[76];

    union {
        vuint32_t R;
        struct {
            vuint32_t SR:1;
            vuint32_t STOP:1;
            vuint32_t RDLIS:1;
            vuint32_t TDLIS:1;
            vuint32_t RDFBM:1;
            vuint32_t TDFBM:1;
            vuint32_t unused_0:26;
        } B;
    } GCR;

    union {
        vuint32_t R;
        struct {
            vuint32_t PTO:12;
            vuint32_t unused_0:20;
        } B;
    } UARTPTO;

    union {
        vuint32_t R;
        struct {
            vuint32_t CTO:12;
            vuint32_t unused_0:20;
        } B;
    } UARTCTO;

};

/**************************************************************************/
/*                 Module: MC_CGM_HSM            */
/**************************************************************************/
struct MC_CGM_HSM_tag {
    vuint8_t ADR_reserved0[1792];

    union {
        vuint8_t R;
        struct {
            vuint8_t SDUR:8;
        } B;
    } PCS_SDUR;

    vuint8_t ADR_reserved1[3];

    union {
        vuint32_t R;
        struct {
            vuint32_t RATE:8;
            vuint32_t unused_0:8;
            vuint32_t INIT:16;
        } B;
    } PCS_DIVC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DIVE:20;
            vuint32_t unused_0:12;
        } B;
    } PCS_DIVE1;

    union {
        vuint32_t R;
        struct {
            vuint32_t DIVS:20;
            vuint32_t unused_0:12;
        } B;
    } PCS_DIVS1;

    vuint8_t ADR_reserved2[192];

    union {
        vuint32_t R;
        struct {
            vuint32_t SYS_DIV_RATIO_CHNG:1;
            vuint32_t unused_0:31;
        } B;
    } SC_DIV_RC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t SYS_UPD_TYPE:1;
        } B;
    } DIV_UPD_TYPE;

    union {
        vuint32_t R;
        struct {
            vuint32_t DIV_UPD_TRIGGER:32;
        } B;
    } DIV_UPD_TRIG;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:31;
            vuint32_t SYS_UPD_STAT:1;
        } B;
    } DIV_UPD_STAT;

    vuint8_t ADR_reserved3[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t SWIP:1;
            vuint32_t SWTRG:3;
            vuint32_t unused_1:4;
            vuint32_t SELSTAT:4;
            vuint32_t unused_2:4;
        } B;
    } SC_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:3;
            vuint32_t unused_1:13;
        } B;
    } SC_DC0;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:3;
            vuint32_t unused_1:13;
        } B;
    } SC_DC1;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:3;
            vuint32_t unused_1:13;
        } B;
    } SC_DC2;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:3;
            vuint32_t unused_1:13;
        } B;
    } SC_DC3;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:3;
            vuint32_t unused_1:13;
        } B;
    } SC_DC4;

    vuint8_t ADR_reserved4[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SELCTL:4;
            vuint32_t unused_1:4;
        } B;
    } AC0_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SELSTAT:4;
            vuint32_t unused_1:4;
        } B;
    } AC0_SS;

    vuint8_t ADR_reserved5[24];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SELCTL:4;
            vuint32_t unused_1:4;
        } B;
    } AC1_SC;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:24;
            vuint32_t SELSTAT:4;
            vuint32_t unused_1:4;
        } B;
    } AC1_SS;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:16;
            vuint32_t DIV:10;
            vuint32_t unused_1:6;
        } B;
    } AC1_DC0;

};

/**************************************************************************/
/*                 Module: MC_ME_HSM            */
/**************************************************************************/
struct MC_ME_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t S_SYSCLK:4;
            vuint32_t S_IRC:1;
            vuint32_t unused_0:2;
            vuint32_t S_PLL_HSM:1;
            vuint32_t unused_1:8;
            vuint32_t S_FLA:2;
            vuint32_t unused_2:2;
            vuint32_t S_MVR:1;
            vuint32_t unused_3:2;
            vuint32_t S_PDO:1;
            vuint32_t unused_4:3;
            vuint32_t S_MTRANS:1;
            vuint32_t S_CURRENT_MODE:4;
        } B;
    } GS;

    union {
        vuint32_t R;
        struct {
            vuint32_t KEY:16;
            vuint32_t unused_0:12;
            vuint32_t TARGET_MODE:4;
        } B;
    } MCTL;

    union {
        vuint32_t R;
        struct {
            vuint32_t RESET_FUNC:1;
            vuint32_t TEST:1;
            vuint32_t SAFE:1;
            vuint32_t DRUN:1;
            vuint32_t RUN0:1;
            vuint32_t RUN1:1;
            vuint32_t RUN2:1;
            vuint32_t RUN3:1;
            vuint32_t HALT0:1;
            vuint32_t unused_0:1;
            vuint32_t STOP0:1;
            vuint32_t unused_1:4;
            vuint32_t RESET_DEST:1;
            vuint32_t unused_2:16;
        } B;
    } ME;

    union {
        vuint32_t R;
        struct {
            vuint32_t I_MTC:1;
            vuint32_t I_SAFE:1;
            vuint32_t I_IMODE:1;
            vuint32_t I_ICONF:1;
            vuint32_t I_ICONF_CU:1;
            vuint32_t I_ICONF_CC:1;
            vuint32_t unused_0:26;
        } B;
    } IS;

    union {
        vuint32_t R;
        struct {
            vuint32_t M_MTC:1;
            vuint32_t M_SAFE:1;
            vuint32_t M_IMODE:1;
            vuint32_t M_ICONF:1;
            vuint32_t M_ICONF_CU:1;
            vuint32_t M_ICONF_CC:1;
            vuint32_t unused_0:26;
        } B;
    } IM;

    union {
        vuint32_t R;
        struct {
            vuint32_t S_SEA:1;
            vuint32_t S_NMA:1;
            vuint32_t S_DMA:1;
            vuint32_t S_MRI:1;
            vuint32_t S_MTI:1;
            vuint32_t S_MRIG:1;
            vuint32_t unused_0:26;
        } B;
    } IMTS;

    union {
        vuint32_t R;
        struct {
            vuint32_t CDP_PRPH_0_31:1;
            vuint32_t unused_0:8;
            vuint32_t FLASH_SC:1;
            vuint32_t SYSCLK_SW:1;
            vuint32_t SCSRC_SC:1;
            vuint32_t IRC_SC:1;
            vuint32_t CSRC_CSRC_SC:1;
            vuint32_t VREG_CSRC_SC:1;
            vuint32_t unused_1:1;
            vuint32_t SMR:1;
            vuint32_t PCS_PROG:1;
            vuint32_t CCKL_PROG:1;
            vuint32_t DBG_MODE:1;
            vuint32_t PMC_PROG:1;
            vuint32_t unused_2:2;
            vuint32_t MPH_BUSY:1;
            vuint32_t unused_3:4;
            vuint32_t PREVIOUS_MODE:4;
        } B;
    } DMTS;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } RESET_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } TEST_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } SAFE_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } DRUN_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } RUN0_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } RUN1_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } RUN2_MC;

    union {
        vuint32_t R;
        struct {
            vuint32_t SYSCLK:4;
            vuint32_t IRCON:1;
            vuint32_t unused_0:2;
            vuint32_t HSM_PLLON:1;
            vuint32_t unused_1:8;
            vuint32_t FLAON:2;
            vuint32_t unused_2:5;
            vuint32_t PDO:1;
            vuint32_t unused_3:4;
            vuint32_t PWRLVL:3;
            vuint32_t unused_4:1;
        } B;
    } RUN3_MC;

};

/**************************************************************************/
/*                 Module: MC_RGM_HSM            */
/**************************************************************************/
struct MC_RGM_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t D_POR:1;
            vuint32_t D_RGM_MAIN:1;
            vuint32_t unused_0:30;
        } B;
    } DES;

    vuint8_t ADR_reserved0[764];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:1;
            vuint32_t F_RGM_PER:1;
            vuint32_t F_ST_DONE:1;
            vuint32_t F_ME_SW:1;
            vuint32_t unused_1:27;
            vuint32_t F_HSM_WDG:1;
        } B;
    } FES;

    vuint8_t ADR_reserved1[60];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t SS_ME_SW:1;
            vuint32_t unused_1:27;
            vuint32_t SS_HSM_WDG:1;
        } B;
    } FESS;

    vuint8_t ADR_reserved2[716];

    union {
        vuint32_t R;
        struct {
            vuint32_t C3:1;
            vuint32_t AES_LIGHT:1;
            vuint32_t TIMER:1;
            vuint32_t UART:1;
            vuint32_t HSM_MAILBOX:1;
            vuint32_t unused_0:27;
        } B;
    } PRST_HSM;

    vuint8_t ADR_reserved3[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t C3:1;
            vuint32_t AES_LIGHT:1;
            vuint32_t TIMER:1;
            vuint32_t UART:1;
            vuint32_t HSM_MAILBOX:1;
            vuint32_t unused_0:27;
        } B;
    } PSTAT_HSM;

};

/**************************************************************************/
/*                 Module: NVM_CTRL_HSM            */
/**************************************************************************/
struct NVM_CTRL_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t P0_BFEN:1;
            vuint32_t P0_PFLIM:2;
            vuint32_t unused_0:1;
            vuint32_t P0_IPFEN:1;
            vuint32_t unused_1:1;
            vuint32_t P0_DPFEN:1;
            vuint32_t unused_2:1;
            vuint32_t RWSC:5;
            vuint32_t APC:3;
            vuint32_t P0_M0PFE:1;
            vuint32_t P0_M1PFE:1;
            vuint32_t P0_M2PFE:1;
            vuint32_t P0_M3PFE:1;
            vuint32_t P0_M4PFE:1;
            vuint32_t P0_M5PFE:1;
            vuint32_t P0_M6PFE:1;
            vuint32_t P0_M7PFE:1;
            vuint32_t P0_M8PFE:1;
            vuint32_t P0_M9PFE:1;
            vuint32_t P0_M10PFE:1;
            vuint32_t P0_M11PFE:1;
            vuint32_t P0_M12PFE:1;
            vuint32_t P0_M13PFE:1;
            vuint32_t P0_M14PFE:1;
            vuint32_t P0_M15PFE:1;
        } B;
    } PFCR1;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:30;
            vuint32_t P0_WCFG:2;
        } B;
    } PFCR3;

    union {
        vuint32_t R;
        struct {
            vuint32_t M15AP:2;
            vuint32_t M14AP:2;
            vuint32_t M13AP:2;
            vuint32_t M12AP:2;
            vuint32_t M11AP:2;
            vuint32_t M10AP:2;
            vuint32_t M9AP:2;
            vuint32_t M8AP:2;
            vuint32_t M7AP:2;
            vuint32_t M6AP:2;
            vuint32_t M5AP:2;
            vuint32_t M4AP:2;
            vuint32_t M3AP:2;
            vuint32_t M2AP:2;
            vuint32_t M1AP:2;
            vuint32_t M0AP:2;
        } B;
    } PFAPR;

};

/**************************************************************************/
/*                 Module: NVM_HSM            */
/**************************************************************************/
struct NVM_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t EHV:1;
            vuint32_t unused_0:2;
            vuint32_t PSUS:1;
            vuint32_t PGM:1;
            vuint32_t unused_1:3;
            vuint32_t PECIE:1;
            vuint32_t PEG:1;
            vuint32_t DONE:1;
            vuint32_t unused_2:1;
            vuint32_t RE:1;
            vuint32_t SBC:1;
            vuint32_t RWE:1;
            vuint32_t EER:1;
            vuint32_t PES:1;
            vuint32_t PEP:1;
            vuint32_t LSW:1;
            vuint32_t SAK:1;
            vuint32_t SBC1:1;
            vuint32_t unused_3:1;
            vuint32_t DEEE:1;
            vuint32_t DAEE:1;
            vuint32_t DWEE:1;
            vuint32_t DDWEE:1;
            vuint32_t unused_4:1;
            vuint32_t DSBC1:1;
            vuint32_t EEE:1;
            vuint32_t AEE:1;
            vuint32_t RRE:1;
            vuint32_t DSBC:1;
        } B;
    } MCR_HSM;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t N16KL:3;
            vuint32_t N32KL:2;
            vuint32_t N64KL:3;
            vuint32_t N16KM:3;
            vuint32_t N32KM:2;
            vuint32_t N64KM:3;
            vuint32_t N16KH:3;
            vuint32_t N32KH:2;
            vuint32_t N64KH:3;
            vuint32_t N256K:5;
            vuint32_t unused_0:3;
        } B;
    } MCRE_HSM;

    vuint8_t ADR_reserved1[28];

    union {
        vuint32_t R;
        struct {
            vuint32_t MIDLOCKA:16;
            vuint32_t LOWLOCKA:14;
            vuint32_t unused_0:1;
            vuint32_t TSLKA:1;
        } B;
    } LOCK0A_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t HIGHLOCKA:16;
            vuint32_t unused_0:16;
        } B;
    } LOCK1A_HSM;

    vuint8_t ADR_reserved2[8];

    union {
        vuint32_t R;
        struct {
            vuint32_t MIDSEL:16;
            vuint32_t LOWSEL:14;
            vuint32_t unused_0:2;
        } B;
    } SEL0_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t HIGHSEL:16;
            vuint32_t unused_0:16;
        } B;
    } SEL1_HSM;

    vuint8_t ADR_reserved3[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t PAR:27;
            vuint32_t unused_1:2;
        } B;
    } PAR_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t ADDR:27;
            vuint32_t unused_1:2;
        } B;
    } ADR_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t AID:1;
            vuint32_t AIE:1;
            vuint32_t AIS:1;
            vuint32_t MRB:1;
            vuint32_t MRV:1;
            vuint32_t MRE:1;
            vuint32_t AISUS:1;
            vuint32_t unused_0:1;
            vuint32_t AIBPE:1;
            vuint32_t NAIBP:1;
            vuint32_t unused_1:6;
            vuint32_t CPE:1;
            vuint32_t CPA:1;
            vuint32_t CPR:1;
            vuint32_t unused_2:1;
            vuint32_t EPARV:1;
            vuint32_t EMISRV:1;
            vuint32_t AICV:1;
            vuint32_t SBCE1:1;
            vuint32_t TAD:1;
            vuint32_t TFOE:1;
            vuint32_t FKRE:1;
            vuint32_t KRHIE:1;
            vuint32_t unused_3:2;
            vuint32_t SBCE:1;
            vuint32_t UTE:1;
        } B;
    } UT0_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR0:1;
            vuint32_t MISR1:1;
            vuint32_t MISR2:1;
            vuint32_t MISR3:1;
            vuint32_t MISR4:1;
            vuint32_t MISR5:1;
            vuint32_t MISR6:1;
            vuint32_t MISR7:1;
            vuint32_t MISR8:1;
            vuint32_t MISR9:1;
            vuint32_t MISR10:1;
            vuint32_t MISR11:1;
            vuint32_t MISR12:1;
            vuint32_t MISR13:1;
            vuint32_t MISR14:1;
            vuint32_t MISR15:1;
            vuint32_t MISR16:1;
            vuint32_t MISR17:1;
            vuint32_t MISR18:1;
            vuint32_t MISR19:1;
            vuint32_t MISR20:1;
            vuint32_t MISR21:1;
            vuint32_t MISR22:1;
            vuint32_t MISR23:1;
            vuint32_t MISR24:1;
            vuint32_t MISR25:1;
            vuint32_t MISR26:1;
            vuint32_t MISR27:1;
            vuint32_t MISR28:1;
            vuint32_t MISR29:1;
            vuint32_t MISR30:1;
            vuint32_t MISR31:1;
        } B;
    } UM0_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR32:1;
            vuint32_t MISR33:1;
            vuint32_t MISR34:1;
            vuint32_t MISR35:1;
            vuint32_t MISR36:1;
            vuint32_t MISR37:1;
            vuint32_t MISR38:1;
            vuint32_t MISR39:1;
            vuint32_t MISR40:1;
            vuint32_t MISR41:1;
            vuint32_t MISR42:1;
            vuint32_t MISR43:1;
            vuint32_t MISR44:1;
            vuint32_t MISR45:1;
            vuint32_t MISR46:1;
            vuint32_t MISR47:1;
            vuint32_t MISR48:1;
            vuint32_t MISR49:1;
            vuint32_t MISR50:1;
            vuint32_t MISR51:1;
            vuint32_t MISR52:1;
            vuint32_t MISR53:1;
            vuint32_t MISR54:1;
            vuint32_t MISR55:1;
            vuint32_t MISR56:1;
            vuint32_t MISR57:1;
            vuint32_t MISR58:1;
            vuint32_t MISR59:1;
            vuint32_t MISR60:1;
            vuint32_t MISR61:1;
            vuint32_t MISR62:1;
            vuint32_t MISR63:1;
        } B;
    } UM1_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR64:1;
            vuint32_t MISR65:1;
            vuint32_t MISR66:1;
            vuint32_t MISR67:1;
            vuint32_t MISR68:1;
            vuint32_t MISR69:1;
            vuint32_t MISR70:1;
            vuint32_t MISR71:1;
            vuint32_t MISR72:1;
            vuint32_t MISR73:1;
            vuint32_t MISR74:1;
            vuint32_t MISR75:1;
            vuint32_t MISR76:1;
            vuint32_t MISR77:1;
            vuint32_t MISR78:1;
            vuint32_t MISR79:1;
            vuint32_t MISR80:1;
            vuint32_t MISR81:1;
            vuint32_t MISR82:1;
            vuint32_t MISR83:1;
            vuint32_t MISR84:1;
            vuint32_t MISR85:1;
            vuint32_t MISR86:1;
            vuint32_t MISR87:1;
            vuint32_t MISR88:1;
            vuint32_t MISR89:1;
            vuint32_t MISR90:1;
            vuint32_t MISR91:1;
            vuint32_t MISR92:1;
            vuint32_t MISR93:1;
            vuint32_t MISR94:1;
            vuint32_t MISR95:1;
        } B;
    } UM2_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR96:1;
            vuint32_t MISR97:1;
            vuint32_t MISR98:1;
            vuint32_t MISR99:1;
            vuint32_t MISR100:1;
            vuint32_t MISR101:1;
            vuint32_t MISR102:1;
            vuint32_t MISR103:1;
            vuint32_t MISR104:1;
            vuint32_t MISR105:1;
            vuint32_t MISR106:1;
            vuint32_t MISR107:1;
            vuint32_t MISR108:1;
            vuint32_t MISR109:1;
            vuint32_t MISR110:1;
            vuint32_t MISR111:1;
            vuint32_t MISR112:1;
            vuint32_t MISR113:1;
            vuint32_t MISR114:1;
            vuint32_t MISR115:1;
            vuint32_t MISR116:1;
            vuint32_t MISR117:1;
            vuint32_t MISR118:1;
            vuint32_t MISR119:1;
            vuint32_t MISR120:1;
            vuint32_t MISR121:1;
            vuint32_t MISR122:1;
            vuint32_t MISR123:1;
            vuint32_t MISR124:1;
            vuint32_t MISR125:1;
            vuint32_t MISR126:1;
            vuint32_t MISR127:1;
        } B;
    } UM3_HSM;

    vuint8_t ADR_reserved4[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR256:1;
            vuint32_t MISR257:1;
            vuint32_t MISR258:1;
            vuint32_t MISR259:1;
            vuint32_t MISR260:1;
            vuint32_t MISR261:1;
            vuint32_t MISR262:1;
            vuint32_t MISR263:1;
            vuint32_t MISR264:1;
            vuint32_t MISR265:1;
            vuint32_t MISR266:1;
            vuint32_t MISR267:1;
            vuint32_t MISR268:1;
            vuint32_t MISR269:1;
            vuint32_t MISR270:1;
            vuint32_t MISR271:1;
            vuint32_t MISR272:1;
            vuint32_t MISR273:1;
            vuint32_t MISR274:1;
            vuint32_t MISR275:1;
            vuint32_t MISR276:1;
            vuint32_t MISR277:1;
            vuint32_t MISR278:1;
            vuint32_t MISR279:1;
            vuint32_t MISR280:1;
            vuint32_t MISR281:1;
            vuint32_t MISR282:1;
            vuint32_t MISR283:1;
            vuint32_t MISR284:1;
            vuint32_t MISR285:1;
            vuint32_t MISR286:1;
            vuint32_t MISR287:1;
        } B;
    } UM8_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MISR288:1;
            vuint32_t MISR289:1;
            vuint32_t MISR290:1;
            vuint32_t MISR291:1;
            vuint32_t MISR292:1;
            vuint32_t MISR293:1;
            vuint32_t MISR294:1;
            vuint32_t MISR295:1;
            vuint32_t MISR296:1;
            vuint32_t MISR297:1;
            vuint32_t MISR298:1;
            vuint32_t MISR299:1;
            vuint32_t MISR300:1;
            vuint32_t MISR301:1;
            vuint32_t MISR302:1;
            vuint32_t MISR303:1;
            vuint32_t MISR304:1;
            vuint32_t MISR305:1;
            vuint32_t MISR306:1;
            vuint32_t MISR307:1;
            vuint32_t MISR308:1;
            vuint32_t MISR309:1;
            vuint32_t MISR310:1;
            vuint32_t MISR311:1;
            vuint32_t MISR312:1;
            vuint32_t MISR313:1;
            vuint32_t MISR314:1;
            vuint32_t MISR315:1;
            vuint32_t MISR316:1;
            vuint32_t MISR317:1;
            vuint32_t MISR318:1;
            vuint32_t MISR319:1;
        } B;
    } UM9_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t MIDOPP:16;
            vuint32_t LOWOPP:14;
            vuint32_t unused_0:1;
            vuint32_t TSOP:1;
        } B;
    } OPP0_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t HIGHOPP:16;
            vuint32_t unused_0:16;
        } B;
    } OPP1_HSM;

    vuint8_t ADR_reserved5[136];

    union {
        vuint32_t R;
        struct {
            vuint32_t MIDPLOCK:16;
            vuint32_t LOWPLOCK:16;
        } B;
    } PLOCK0_HSM;

    union {
        vuint32_t R;
        struct {
            vuint32_t HIGHPLOCK:16;
            vuint32_t unused_0:16;
        } B;
    } PLOCK1_HSM;

};

/**************************************************************************/
/*                 Module: PASS_HSM            */
/**************************************************************************/
struct PASS_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t LIFE:3;
            vuint32_t unused_0:26;
            vuint32_t FBE:1;
            vuint32_t JUN:1;
            vuint32_t CNS:1;
        } B;
    } LCSTAT;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t GRP:2;
            vuint32_t unused_0:30;
        } B;
    } CHSEL;

    vuint8_t ADR_reserved1[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t CMST:4;
            vuint32_t unused_0:28;
        } B;
    } CSTAT;

    vuint8_t ADR_reserved2[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t PW32:32;
        } B;
    } CIN[8];

    vuint8_t ADR_reserved3[144];

    union {
        vuint32_t R;
        struct {
            vuint32_t CJE:1;
            vuint32_t unused_0:31;
        } B;
    } CJE;

    vuint8_t ADR_reserved4[44];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t LOCK0:32;
            } B;
        } LOCK0_PG;

        union {
            vuint32_t R;
            struct {
                vuint32_t LOCK1:32;
            } B;
        } LOCK1_PG;

        union {
            vuint32_t R;
            struct {
                vuint32_t LOCK2:32;
            } B;
        } LOCK2_PG;

        union {
            vuint32_t R;
            struct {
                vuint32_t LOCK3:16;
                vuint32_t RL0:1;
                vuint32_t RL1:1;
                vuint32_t RL2:1;
                vuint32_t RL3:1;
                vuint32_t RL4:1;
                vuint32_t unused_0:3;
                vuint32_t MSTR:4;
                vuint32_t unused_1:1;
                vuint32_t MO:1;
                vuint32_t DBL:1;
                vuint32_t PGL:1;
            } B;
        } LOCK3_PG;

    } PG[4];

};

/**************************************************************************/
/*                 Module: PBRIDGE_HSM            */
/**************************************************************************/
struct PBRIDGE_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT7:4;
            vuint32_t MPROT6:4;
            vuint32_t MPROT5:4;
            vuint32_t MPROT4:4;
            vuint32_t MPROT3:4;
            vuint32_t MPROT2:4;
            vuint32_t MPROT1:4;
            vuint32_t MPROT0:4;
        } B;
    } MPRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t MPROT15:4;
            vuint32_t MPROT14:4;
            vuint32_t MPROT13:4;
            vuint32_t MPROT12:4;
            vuint32_t MPROT11:4;
            vuint32_t MPROT10:4;
            vuint32_t MPROT9:4;
            vuint32_t MPROT8:4;
        } B;
    } MPRB;

    vuint8_t ADR_reserved0[248];

    union {
        vuint32_t R;
        struct {
            vuint32_t PACR7:4;
            vuint32_t PACR6:4;
            vuint32_t PACR5:4;
            vuint32_t PACR4:4;
            vuint32_t PACR3:4;
            vuint32_t PACR2:4;
            vuint32_t PACR1:4;
            vuint32_t PACR0:4;
        } B;
    } PACRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t PACR15:4;
            vuint32_t PACR14:4;
            vuint32_t PACR13:4;
            vuint32_t PACR12:4;
            vuint32_t PACR11:4;
            vuint32_t PACR10:4;
            vuint32_t PACR9:4;
            vuint32_t PACR8:4;
        } B;
    } PACRB;

    union {
        vuint32_t R;
        struct {
            vuint32_t PACR23:4;
            vuint32_t PACR22:4;
            vuint32_t PACR21:4;
            vuint32_t PACR20:4;
            vuint32_t PACR19:4;
            vuint32_t PACR18:4;
            vuint32_t PACR17:4;
            vuint32_t PACR16:4;
        } B;
    } PACRC;

    union {
        vuint32_t R;
        struct {
            vuint32_t PACR31:4;
            vuint32_t PACR30:4;
            vuint32_t PACR29:4;
            vuint32_t PACR28:4;
            vuint32_t PACR27:4;
            vuint32_t PACR26:4;
            vuint32_t PACR25:4;
            vuint32_t PACR24:4;
        } B;
    } PACRD;

    vuint8_t ADR_reserved1[48];

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR7:4;
            vuint32_t OPACR6:4;
            vuint32_t OPACR5:4;
            vuint32_t OPACR4:4;
            vuint32_t OPACR3:4;
            vuint32_t OPACR2:4;
            vuint32_t OPACR1:4;
            vuint32_t OPACR0:4;
        } B;
    } OPACRA;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR15:4;
            vuint32_t OPACR14:4;
            vuint32_t OPACR13:4;
            vuint32_t OPACR12:4;
            vuint32_t OPACR11:4;
            vuint32_t OPACR10:4;
            vuint32_t OPACR9:4;
            vuint32_t OPACR8:4;
        } B;
    } OPACRB;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR23:4;
            vuint32_t OPACR22:4;
            vuint32_t OPACR21:4;
            vuint32_t OPACR20:4;
            vuint32_t OPACR19:4;
            vuint32_t OPACR18:4;
            vuint32_t OPACR17:4;
            vuint32_t OPACR16:4;
        } B;
    } OPACRC;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR31:4;
            vuint32_t OPACR30:4;
            vuint32_t OPACR29:4;
            vuint32_t OPACR28:4;
            vuint32_t OPACR27:4;
            vuint32_t OPACR26:4;
            vuint32_t OPACR25:4;
            vuint32_t OPACR24:4;
        } B;
    } OPACRD;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR39:4;
            vuint32_t OPACR38:4;
            vuint32_t OPACR37:4;
            vuint32_t OPACR36:4;
            vuint32_t OPACR35:4;
            vuint32_t OPACR34:4;
            vuint32_t OPACR33:4;
            vuint32_t OPACR32:4;
        } B;
    } OPACRE;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR47:4;
            vuint32_t OPACR46:4;
            vuint32_t OPACR45:4;
            vuint32_t OPACR44:4;
            vuint32_t OPACR43:4;
            vuint32_t OPACR42:4;
            vuint32_t OPACR41:4;
            vuint32_t OPACR40:4;
        } B;
    } OPACRF;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR55:4;
            vuint32_t OPACR54:4;
            vuint32_t OPACR53:4;
            vuint32_t OPACR52:4;
            vuint32_t OPACR51:4;
            vuint32_t OPACR50:4;
            vuint32_t OPACR49:4;
            vuint32_t OPACR48:4;
        } B;
    } OPACRG;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR63:4;
            vuint32_t OPACR62:4;
            vuint32_t OPACR61:4;
            vuint32_t OPACR60:4;
            vuint32_t OPACR59:4;
            vuint32_t OPACR58:4;
            vuint32_t OPACR57:4;
            vuint32_t OPACR56:4;
        } B;
    } OPACRH;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR71:4;
            vuint32_t OPACR70:4;
            vuint32_t OPACR69:4;
            vuint32_t OPACR68:4;
            vuint32_t OPACR67:4;
            vuint32_t OPACR66:4;
            vuint32_t OPACR65:4;
            vuint32_t OPACR64:4;
        } B;
    } OPACRI;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR79:4;
            vuint32_t OPACR78:4;
            vuint32_t OPACR77:4;
            vuint32_t OPACR76:4;
            vuint32_t OPACR75:4;
            vuint32_t OPACR74:4;
            vuint32_t OPACR73:4;
            vuint32_t OPACR72:4;
        } B;
    } OPACRJ;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR87:4;
            vuint32_t OPACR86:4;
            vuint32_t OPACR85:4;
            vuint32_t OPACR84:4;
            vuint32_t OPACR83:4;
            vuint32_t OPACR82:4;
            vuint32_t OPACR81:4;
            vuint32_t OPACR80:4;
        } B;
    } OPACRK;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR95:4;
            vuint32_t OPACR94:4;
            vuint32_t OPACR93:4;
            vuint32_t OPACR92:4;
            vuint32_t OPACR91:4;
            vuint32_t OPACR90:4;
            vuint32_t OPACR89:4;
            vuint32_t OPACR88:4;
        } B;
    } OPACRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR103:4;
            vuint32_t OPACR102:4;
            vuint32_t OPACR101:4;
            vuint32_t OPACR100:4;
            vuint32_t OPACR99:4;
            vuint32_t OPACR98:4;
            vuint32_t OPACR97:4;
            vuint32_t OPACR96:4;
        } B;
    } OPACRM;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR111:4;
            vuint32_t OPACR110:4;
            vuint32_t OPACR109:4;
            vuint32_t OPACR108:4;
            vuint32_t OPACR107:4;
            vuint32_t OPACR106:4;
            vuint32_t OPACR105:4;
            vuint32_t OPACR104:4;
        } B;
    } OPACRN;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR119:4;
            vuint32_t OPACR118:4;
            vuint32_t OPACR117:4;
            vuint32_t OPACR116:4;
            vuint32_t OPACR115:4;
            vuint32_t OPACR114:4;
            vuint32_t OPACR113:4;
            vuint32_t OPACR112:4;
        } B;
    } OPACRO;

    union {
        vuint32_t R;
        struct {
            vuint32_t OPACR127:4;
            vuint32_t OPACR126:4;
            vuint32_t OPACR125:4;
            vuint32_t OPACR124:4;
            vuint32_t OPACR123:4;
            vuint32_t OPACR122:4;
            vuint32_t OPACR121:4;
            vuint32_t OPACR120:4;
        } B;
    } OPACRP;

};

/**************************************************************************/
/*                 Module: PLLDIG_HSM            */
/**************************************************************************/
struct PLLDIG_HSM_tag {
    vuint8_t ADR_reserved0[32];

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:3;
            vuint32_t LOLIE:1;
            vuint32_t unused_1:3;
            vuint32_t EXPDIE:1;
            vuint32_t CLKCFG:2;
            vuint32_t unused_2:22;
        } B;
    } PLL1CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t unused_0:2;
            vuint32_t LOCK:1;
            vuint32_t LOLF:1;
            vuint32_t unused_1:3;
            vuint32_t EXTPDF:1;
            vuint32_t unused_2:24;
        } B;
    } PLL1SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t MFD:7;
            vuint32_t unused_0:9;
            vuint32_t RFDPHI:6;
            vuint32_t unused_1:10;
        } B;
    } PLL1DV;

    union {
        vuint32_t R;
        struct {
            vuint32_t INCSTP:15;
            vuint32_t unused_0:1;
            vuint32_t MODPRD:13;
            vuint32_t MODSEL:1;
            vuint32_t MODEN:1;
            vuint32_t unused_1:1;
        } B;
    } PLL1FM;

    union {
        vuint32_t R;
        struct {
            vuint32_t FRCDIV:12;
            vuint32_t unused_0:4;
            vuint32_t DTHDIS:2;
            vuint32_t unused_1:12;
            vuint32_t FDEN:1;
            vuint32_t unused_2:1;
        } B;
    } PLL1FD;

};

/**************************************************************************/
/*                 Module: PRAM_HSM            */
/**************************************************************************/
struct PRAM_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t FT_DIS:1;
            vuint32_t unused_0:5;
            vuint32_t P0_BO_DIS:1;
            vuint32_t P1_BO_DIS:1;
            vuint32_t PRI0:1;
            vuint32_t PRI1:1;
            vuint32_t unused_1:22;
        } B;
    } PRCR1;

};

/**************************************************************************/
/*                 Module: SMPU_HSM            */
/**************************************************************************/
struct SMPU_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t GVLD:1;
            vuint32_t HRL:3;
            vuint32_t unused_0:12;
            vuint32_t MERR:16;
        } B;
    } HSM_CESR0;

    union {
        vuint32_t R;
        struct {
            vuint32_t NRGD:4;
            vuint32_t unused_0:12;
            vuint32_t MEOVR:16;
        } B;
    } HSM_CESR1;

    vuint8_t ADR_reserved0[248];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t EADDR:32;
            } B;
        } HSM_EAR;

        union {
            vuint32_t R;
            struct {
                vuint32_t EMN:4;
                vuint32_t ERW:1;
                vuint32_t EATTR:2;
                vuint32_t unused_0:1;
                vuint32_t EACD:24;
            } B;
        } HSM_EDR;

    } ERROR[16];

    vuint8_t ADR_reserved1[640];

    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t SRTADDR:32;
            } B;
        } HSM_RGD_WORD0;

        union {
            vuint32_t R;
            struct {
                vuint32_t ENDADDR:32;
            } B;
        } HSM_RGD_WORD1;

        union {
            vuint32_t R;
            struct {
                vuint32_t M15P:2;
                vuint32_t M14P:2;
                vuint32_t M13P:2;
                vuint32_t M12P:2;
                vuint32_t M11P:2;
                vuint32_t M10P:2;
                vuint32_t M9P:2;
                vuint32_t M8P:2;
                vuint32_t M7P:2;
                vuint32_t M6P:2;
                vuint32_t M5P:2;
                vuint32_t M4P:2;
                vuint32_t M3P:2;
                vuint32_t M2P:2;
                vuint32_t M1P:2;
                vuint32_t M0P:2;
            } B_FMT0;
            struct {
                vuint32_t M15S:2;
                vuint32_t M14S:2;
                vuint32_t M13S:2;
                vuint32_t M12S:2;
                vuint32_t M11S:2;
                vuint32_t M10S:2;
                vuint32_t M9S:2;
                vuint32_t M8S:2;
                vuint32_t M7S:2;
                vuint32_t M6S:2;
                vuint32_t M5S:2;
                vuint32_t M4S:2;
                vuint32_t M3S:2;
                vuint32_t M2S:2;
                vuint32_t M1S:2;
                vuint32_t M0S:2;
            } B_FMT1;
        } HSM_RGD_WORD2;

        union {
            vuint32_t R;
            struct {
                vuint32_t VLD:1;
                vuint32_t CI:1;
                vuint32_t unused_0:1;
                vuint32_t RO:1;
                vuint32_t FMT:1;
                vuint32_t unused_1:9;
                vuint32_t ACCSET3:6;
                vuint32_t ACCSET2:6;
                vuint32_t ACCSET1:6;
            } B;
        } HSM_RGD_WORD3;

    } RGD[8];

};

/**************************************************************************/
/*                 Module: SSCM_HSM            */
/**************************************************************************/
struct SSCM_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t CER:1;
            vuint32_t MER:1;
            vuint32_t unused_0:30;
        } B;
    } STATUS;

    vuint8_t ADR_reserved0[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t LC:3;
            vuint32_t unused_0:5;
            vuint32_t TLC:2;
            vuint32_t unused_1:22;
        } B;
    } LIFECYCLE;

    union {
        vuint32_t R;
        struct {
            vuint32_t EN:1;
            vuint32_t WFH:1;
            vuint32_t FAEL:1;
            vuint32_t unused_0:29;
        } B;
    } BCS_CTRL;

    vuint8_t ADR_reserved1[236];

    union {
        vuint32_t R;
        struct {
            vuint32_t LCOVR:1;
            vuint32_t DCFWO:1;
            vuint32_t DCFOVR:1;
            vuint32_t unused_0:28;
            vuint32_t DCFRO:1;
        } B;
    } DFT;

    union {
        vuint32_t R;
        struct {
            vuint32_t EXE:1;
            vuint32_t RW:1;
            vuint32_t TSEL:1;
            vuint32_t unused_0:29;
        } B;
    } DCFTIF_CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t STOP:1;
            vuint32_t PAR:1;
            vuint32_t ADR:11;
            vuint32_t DWO:1;
            vuint32_t LCP:2;
            vuint32_t CS:16;
        } B;
    } DCF_ATTR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DATA_LSW:16;
            vuint32_t DATA_MSW:16;
        } B;
    } DCF_DATA;

};

/**************************************************************************/
/*                 Module: SWT_HSM            */
/**************************************************************************/
struct SWT_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t WEN:1;
            vuint32_t FRZ:1;
            vuint32_t STP:1;
            vuint32_t CSL:1;
            vuint32_t SLK:1;
            vuint32_t HLK:1;
            vuint32_t ITR:1;
            vuint32_t WND:1;
            vuint32_t RIA:1;
            vuint32_t SMD:2;
            vuint32_t unused_0:13;
            vuint32_t MAP7:1;
            vuint32_t MAP6:1;
            vuint32_t MAP5:1;
            vuint32_t MAP4:1;
            vuint32_t MAP3:1;
            vuint32_t MAP2:1;
            vuint32_t MAP1:1;
            vuint32_t MAP0:1;
        } B;
    } CR;

    union {
        vuint32_t R;
        struct {
            vuint32_t TIF:1;
            vuint32_t unused_0:31;
        } B;
    } IR;

    union {
        vuint32_t R;
        struct {
            vuint32_t WTO:32;
        } B;
    } TO;

    union {
        vuint32_t R;
        struct {
            vuint32_t WST:32;
        } B;
    } WN;

    union {
        vuint32_t R;
        struct {
            vuint32_t WSC:16;
            vuint32_t unused_0:16;
        } B;
    } SR;

    union {
        vuint32_t R;
        struct {
            vuint32_t CNT:32;
        } B;
    } CO;

    union {
        vuint32_t R;
        struct {
            vuint32_t SK:16;
            vuint32_t unused_0:16;
        } B;
    } SK;

};

/**************************************************************************/
/*                 Module: TDM_HSM            */
/**************************************************************************/
struct TDM_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t TDRSR0:1;
            vuint32_t TDRSR1:1;
            vuint32_t TDRSR2:1;
            vuint32_t TDRSR3:1;
            vuint32_t TDRSR4:1;
            vuint32_t TDRSR5:1;
            vuint32_t unused_0:26;
        } B;
    } TDRSR;

    union {
        vuint32_t R;
        struct {
            vuint32_t LFPAR_1:30;
            vuint32_t unused_0:2;
        } B;
    } LFPAR;

    union {
        vuint32_t R;
        struct {
            vuint32_t DBA_1:32;
        } B;
    } DBA;

    vuint8_t ADR_reserved0[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t STO_KEY_1:32;
        } B;
    } STO_KEY[6];

};

/**************************************************************************/
/*                 Module: TRNG_HSM            */
/**************************************************************************/
struct TRNG_HSM_tag {
    union {
        vuint32_t R;
        struct {
            vuint32_t CMD:4;
            vuint32_t unused_0:28;
        } B;
    } CTRL;

    union {
        vuint32_t R;
        struct {
            vuint32_t SEC_ALG:1;
            vuint32_t KAT_VEC:1;
            vuint32_t KAT_SEL:1;
            vuint32_t PRED_RESIST:1;
            vuint32_t ADDIN_PRESENT:1;
            vuint32_t unused_0:27;
        } B;
    } MODE;

    union {
        vuint32_t R;
        struct {
            vuint32_t NONCE:1;
            vuint32_t SECURE_EN:1;
            vuint32_t MAX_REJECTS:8;
            vuint32_t unused_0:22;
        } B;
    } SMODE;

    union {
        vuint32_t R;
        struct {
            vuint32_t LAST_CMD:4;
            vuint32_t SEC_ALG:1;
            vuint32_t NONCE_MODE:1;
            vuint32_t SECURE:1;
            vuint32_t DRBG_STATE:2;
            vuint32_t unused_0:22;
            vuint32_t BUSY:1;
        } B;
    } STAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t ZEROIZED:1;
            vuint32_t KAT_COMPLETED:1;
            vuint32_t NOISE_RDY:1;
            vuint32_t ALARMS:1;
            vuint32_t DONE:1;
            vuint32_t unused_0:26;
            vuint32_t GLBL:1;
        } B;
    } IE;

    union {
        vuint32_t R;
        struct {
            vuint32_t ZEROIZED:1;
            vuint32_t KAT_COMPLETED:1;
            vuint32_t NOISE_RDY:1;
            vuint32_t ALARMS:1;
            vuint32_t DONE:1;
            vuint32_t unused_0:27;
        } B;
    } ISTAT;

    union {
        vuint32_t R;
        struct {
            vuint32_t FAILED_TEST_ID:4;
            vuint32_t ILLEGAL_CMD_SEQ:1;
            vuint32_t unused_0:27;
        } B;
    } ALARMS;

    union {
        vuint32_t R;
        struct {
            vuint32_t REL_NUM:16;
            vuint32_t EXT_VER:8;
            vuint32_t unused_0:4;
            vuint32_t EXT_ENUM:4;
        } B;
    } COREKIT_REL;

    union {
        vuint32_t R;
        struct {
            vuint32_t SECURE_RST_STATE:1;
            vuint32_t DIAG_LEVEL_ST_HLT:3;
            vuint32_t DIAG_LEVEL_CLP800:3;
            vuint32_t DIAG_LEVEL_NS:1;
            vuint32_t PS_PRESENT:1;
            vuint32_t AES_256:1;
            vuint32_t unused_0:22;
        } B;
    } FEATURES;

    union {
        vuint32_t R;
        struct {
            vuint32_t RAND:32;
        } B;
    } RAND[4];

    union {
        vuint32_t R;
        struct {
            vuint32_t NPA_DATA:32;
        } B;
    } NPA_DATA[16];

    union {
        vuint32_t R;
        struct {
            vuint32_t SEED:32;
        } B;
    } SEED[12];

    union {
        vuint32_t R;
        struct {
            vuint32_t RDATA:32;
        } B;
    } IA_RDATA;

    union {
        vuint32_t R;
        struct {
            vuint32_t WDATA:32;
        } B;
    } IA_WDATA;

    union {
        vuint32_t R;
        struct {
            vuint32_t ADDR:10;
            vuint32_t unused_0:22;
        } B;
    } IA_ADDR;

    union {
        vuint32_t R;
        struct {
            vuint32_t W_NR:1;
            vuint32_t unused_0:30;
            vuint32_t GO:1;
        } B;
    } IA_CMD;

};

/**************************************************************************/
/*                 Module: XBAR_HSM            */
/**************************************************************************/
struct XBAR_HSM_tag {
    struct {
        union {
            vuint32_t R;
            struct {
                vuint32_t M0:3;
                vuint32_t unused_0:1;
                vuint32_t M1:3;
                vuint32_t unused_1:1;
                vuint32_t M2:3;
                vuint32_t unused_2:1;
                vuint32_t M3:3;
                vuint32_t unused_3:1;
                vuint32_t M4:3;
                vuint32_t unused_4:1;
                vuint32_t M5:3;
                vuint32_t unused_5:1;
                vuint32_t M6:3;
                vuint32_t unused_6:1;
                vuint32_t M7:3;
                vuint32_t unused_7:1;
            } B;
        } PRS;

        vuint8_t XBAR_HSM_reserved0[12];

        union {
            vuint32_t R;
            struct {
                vuint32_t PARK:3;
                vuint32_t unused_0:1;
                vuint32_t PCTL:2;
                vuint32_t unused_1:2;
                vuint32_t ARB:2;
                vuint32_t unused_2:6;
                vuint32_t HPE0:1;
                vuint32_t HPE1:1;
                vuint32_t HPE2:1;
                vuint32_t HPE3:1;
                vuint32_t HPE4:1;
                vuint32_t HPE5:1;
                vuint32_t HPE6:1;
                vuint32_t HPE7:1;
                vuint32_t unused_3:6;
                vuint32_t HRP:1;
                vuint32_t RO:1;
            } B;
        } CRS;

        vuint8_t XBAR_HSM_reserved1[236];
    } SLAVE[8];

};


#define C3 (*(volatile struct C3_HSM_tag *) 0x1000000)
#define CMU_HSM_0 (*(volatile struct CMU_HSM_tag *) 0x22c0200)
#define CMU_HSM_1 (*(volatile struct CMU_HSM_tag *) 0x22c0240)
#define CMU_HSM_2 (*(volatile struct CMU_HSM_tag *) 0x22c0280)
#define CMU_HSM_3 (*(volatile struct CMU_HSM_tag *) 0x22c02c0)
#define CMU_HSM_4 (*(volatile struct CMU_HSM_tag *) 0x22c0300)
#define CMU_HSM_5 (*(volatile struct CMU_HSM_tag *) 0x22c0340)
#define CORTEXM4INTEGRATIONCS_HSM_ITM (*(volatile struct CORTEXM4_ITM_tag *) 0xe0000000)
#define CORTEXM4INTEGRATIONCS_HSM_DWT (*(volatile struct CORTEXM4_DWT_tag *) 0xe0001000)
#define CORTEXM4INTEGRATIONCS_HSM_FPB (*(volatile struct CORTEXM4_FPB_tag *) 0xe0002000)
#define CORTEXM4INTEGRATIONCS_HSM_SCS (*(volatile struct CORTEXM4_SCS_tag *) 0xe000e000)
#define CORTEXM4INTEGRATIONCS_HSM_ITM_Slave (*(volatile struct CORTEXM4_ITM_tag *) 0xe0000000)
#define CORTEXM4INTEGRATIONCS_HSM_DWT_Slave (*(volatile struct CORTEXM4_DWT_tag *) 0xe0001000)
#define CORTEXM4INTEGRATIONCS_HSM_FPB_Slave (*(volatile struct CORTEXM4_FPB_tag *) 0xe0002000)
#define CORTEXM4INTEGRATIONCS_HSM_SCS_Slave (*(volatile struct CORTEXM4_SCS_tag *) 0xe000e000)
#define CORTEXM4INTEGRATIONCS_HSM_TPIU (*(volatile struct CORTEXM4_TPIU_tag *) 0xe0040000)
#define CORTEXM4INTEGRATIONCS_HSM_ETM (*(volatile struct CORTEXM4_ETM_tag *) 0xe0041000)
#define CORTEXM4INTEGRATIONCS_HSM_CSCTI_REGS (*(volatile struct CORTEXM4_CSCTI_REGS_tag *) 0xe0042000)
#define CORTEXM4INTEGRATIONCS_HSM_ROM_TABLE (*(volatile struct CORTEXM4_ROM_TABLE_tag *) 0xe00ff000)
#define HSM_HOST (*(volatile struct HSM_HOST_tag *) 0x2074000)
#define HSM_INT (*(volatile struct HSM_INT_tag *) 0x2280000)
#define HSM_MAILBOX_HSM (*(volatile struct HSM_MAILBOX_HSM_tag *) 0x2380000)
#define LINFLEXD_HSM (*(volatile struct LINFLEXD_HSM_tag *) 0x22fc000)
#define MC_CGM_HSM (*(volatile struct MC_CGM_HSM_tag *) 0x22c0000)
#define MC_ME_HSM (*(volatile struct MC_ME_HSM_tag *) 0x22d0000)
#define MC_RGM_HSM (*(volatile struct MC_RGM_HSM_tag *) 0x22dc000)
#define NVM_CTRL_HSM (*(volatile struct NVM_CTRL_HSM_tag *) 0x2030000)
#define NVM_HSM (*(volatile struct NVM_HSM_tag *) 0x23bc000)
#define PASS_HSM (*(volatile struct PASS_HSM_tag *) 0x23e4000)
#define PBRIDGE_HSM (*(volatile struct PBRIDGE_HSM_tag *) 0x2000000)
#define PLLDIG_HSM_0 (*(volatile struct PLLDIG_HSM_tag *) 0x22c0100)
#define PRAM_HSM (*(volatile struct PRAM_HSM_tag *) 0x2020000)
#define SMPU_HSM (*(volatile struct SMPU_HSM_tag *) 0x2010000)
#define SSCM_HSM (*(volatile struct SSCM_HSM_tag *) 0x23ec000)
#define SWT_HSM (*(volatile struct SWT_HSM_tag *) 0x2050000)
#define TDM_HSM (*(volatile struct TDM_HSM_tag *) 0x23e0000)
#define TRNG_HSM (*(volatile struct TRNG_HSM_tag *) 0x23dc000)
#define XBAR_HSM (*(volatile struct XBAR_HSM_tag *) 0x2004000)



#endif /* _SR6PX_HSM_H_ */
