TimeQuest Timing Analyzer report for TopLevel
Fri Mar 10 01:00:23 2017
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; TopLevel                                         ;
; Device Family      ; MAX V                                            ;
; Device Name        ; 5M1270ZT144C5                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.02 MHz ; 74.02 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -12.509 ; -1721.521     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.650 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                  ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.509 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.176     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.504 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.171     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.496 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.163     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.444 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.111     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.439 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.106     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.431 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.098     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.423 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.090     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.418 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.085     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.410 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; SMC:ram|SMCData:data|DataRegister:rw|Dout[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.077     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.261 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.928     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.256 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.923     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
; -12.248 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]  ; SMC:ram|SMCData:data|DataRegister:rw|Dout[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 12.915     ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.650 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[17]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[17]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.660 ; SMC:ram|SMCData:data|DataRegister:ww|Dout[1]                                                         ; SMC:ram|SMCData:data|DataRegister:ww|Dout[1]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.678 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                    ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.703 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[0]                                    ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[0]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.706 ; SMC:ram|SMCData:data|DataRegister:ww|Dout[2]                                                         ; SMC:ram|SMCData:data|DataRegister:ww|Dout[3]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.927      ;
; 1.707 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[0]                                    ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[1]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.928      ;
; 1.709 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S1                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.930      ;
; 1.898 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S4                    ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S0                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.898 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[21]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[21]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.898 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[28]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[28]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.900 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.902 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.123      ;
; 1.907 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[29]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[29]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.908 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[4]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[4]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.908 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[23]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[23]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.909 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.909 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[25]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[25]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.923 ; SMC:ram|SMCControl:cntrl|state.S6                                                                    ; SMC:ram|SMCControl:cntrl|state.S7                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.934 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]                                                      ; SMC:ram|SMCData:data|DataRegister:addr|Dout[4]                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.947 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[3]                                                      ; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 1.966 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                    ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.967 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[2]                                    ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:count1|Dout[3]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.188      ;
; 1.971 ; SMC:ram|SMCControl:cntrl|state.S2                                                                    ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.192      ;
; 1.974 ; SMC:ram|SMCData:data|DataRegister:ww|Dout[0]                                                         ; SMC:ram|SMCData:data|DataRegister:ww|Dout[2]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.195      ;
; 1.979 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S3                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|state.S4                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.200      ;
; 1.987 ; SMC:ram|SMCControl:cntrl|state.S0                                                                    ; SMC:ram|SMCControl:cntrl|state.S5                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.208      ;
; 2.002 ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; SMC:ram|SMCControl:cntrl|state.S4                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.223      ;
; 2.003 ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; SMC:ram|SMCData:data|DataRegisterSp:contrl|Dout[1]                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 2.068 ; SMC:ram|SMCData:data|DataRegister:ww|Dout[1]                                                         ; SMC:ram|SMCData:data|DataRegister:ww|Dout[2]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.289      ;
; 2.107 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[5]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[5]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[26]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]                                                      ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[3]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[3]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[13]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[13]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[30]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[30]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3] ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.109 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.330      ;
; 2.116 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[6]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[16]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[7]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7] ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8] ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[13]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[13]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[23]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[27]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[28]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[8]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[8]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]                                                      ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[9]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[9]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]                                                      ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[14]                                                     ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[14]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[0]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[0]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[7]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[7]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[3]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[3]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.118 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]                                                      ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.123 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.126 ; SMC:ram|SMCControl:cntrl|state.S7                                                                    ; SMC:ram|SMCControl:cntrl|state.S7                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[7]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[8]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[15]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[15]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[17]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[18]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[25]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[6]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[6]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; SMC:ram|SMCControl:cntrl|count_sig[1]                                                                ; SMC:ram|SMCControl:cntrl|count_sig[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.128 ; done                                                                                                 ; sync_pulse_signal                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.349      ;
; 2.132 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[6]                                                      ; SMC:ram|SMCData:data|DataRegister:addr|Dout[6]                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.353      ;
; 2.133 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]                                                      ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.135 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[4]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[14]                                                     ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[14]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.142 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6] ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.363      ;
; 2.151 ; SMC:ram|SMCData:data|DataRegister:ww|Dout[3]                                                         ; SMC:ram|SMCData:data|DataRegister:ww|Dout[3]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.152 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                    ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.373      ;
; 2.153 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5] ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.172 ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                    ; UARTReceiver:uart|UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.393      ;
; 2.175 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[15]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[15]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.396      ;
; 2.193 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.414      ;
; 2.196 ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.417      ;
; 2.196 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|state.S2                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.417      ;
; 2.198 ; SMC:ram|SMCControl:cntrl|state.S3                                                                    ; SMC:ram|SMCData:data|DataRegister:ww|Dout[0]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.198 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[27]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.198 ; UARTReceiver:uart|UARTReceiverControl:CP|state.S5                                                    ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[28]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.419      ;
; 2.211 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[11]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[11]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.432      ;
; 2.212 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[4]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[4]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[29]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[10]                                                     ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[10]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]                                                     ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[26]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[26]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.216 ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[8]                                   ; UARTReceiver:uart|UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.437      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]                                                         ; SMC:ram|SMCData:data|DataRegister:rw|Dout[9]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[14]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[14]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[19]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[24]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31]                                                        ; SMC:ram|SMCData:data|DataRegister:rw|Dout[31]                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[0]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[0]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[5]                                                      ; SMC:ram|SMCData:data|DataRegister:waddr|Dout[5]                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[6]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[6]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[8]                                                ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[8]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[10]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[10]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[12]                                               ; UARTReceiver:uart|UARTReceiverControl:CP|count_sig[12]                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|count_sig[0]               ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|count_sig[0]               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|count_sig[1]               ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|count_sig[1]               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S0                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S0                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S1                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S1                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S2                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S2                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S3                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S3                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S4                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S4                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S5                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S5                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S6                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S6                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S7                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S7                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S8                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCControl:cntrl|state.S8                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[10]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[10]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[11]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[11]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[12]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[12]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[13]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[13]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[14]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[14]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[6]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[6]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[7]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[7]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[8]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[8]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[9]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:addr|Dout[9]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[6]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[6]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[7]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:output|Dout[7]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[6]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[7]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[8]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:raddr|Dout[9]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; SMC:ram|SMCData:data|DataRegister:rw_limit0|Dout[0] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in     ; clk        ; 6.445  ; 6.445  ; Rise       ; clk             ;
; io[*]       ; clk        ; 3.625  ; 3.625  ; Rise       ; clk             ;
;  io[0]      ; clk        ; 3.625  ; 3.625  ; Rise       ; clk             ;
;  io[1]      ; clk        ; 3.574  ; 3.574  ; Rise       ; clk             ;
;  io[2]      ; clk        ; 3.593  ; 3.593  ; Rise       ; clk             ;
;  io[3]      ; clk        ; 2.891  ; 2.891  ; Rise       ; clk             ;
;  io[4]      ; clk        ; 3.166  ; 3.166  ; Rise       ; clk             ;
;  io[5]      ; clk        ; 3.380  ; 3.380  ; Rise       ; clk             ;
;  io[6]      ; clk        ; 3.130  ; 3.130  ; Rise       ; clk             ;
;  io[7]      ; clk        ; 2.933  ; 2.933  ; Rise       ; clk             ;
; read_data   ; clk        ; 5.152  ; 5.152  ; Rise       ; clk             ;
; reset       ; clk        ; 10.660 ; 10.660 ; Rise       ; clk             ;
; sample_rate ; clk        ; 9.483  ; 9.483  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in     ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
; io[*]       ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  io[0]      ; clk        ; -3.071 ; -3.071 ; Rise       ; clk             ;
;  io[1]      ; clk        ; -3.020 ; -3.020 ; Rise       ; clk             ;
;  io[2]      ; clk        ; -3.039 ; -3.039 ; Rise       ; clk             ;
;  io[3]      ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  io[4]      ; clk        ; -2.612 ; -2.612 ; Rise       ; clk             ;
;  io[5]      ; clk        ; -2.826 ; -2.826 ; Rise       ; clk             ;
;  io[6]      ; clk        ; -2.576 ; -2.576 ; Rise       ; clk             ;
;  io[7]      ; clk        ; -2.379 ; -2.379 ; Rise       ; clk             ;
; read_data   ; clk        ; -3.127 ; -3.127 ; Rise       ; clk             ;
; reset       ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
; sample_rate ; clk        ; -2.856 ; -2.856 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CS              ; clk        ; 8.525  ; 8.525  ; Rise       ; clk             ;
; OE              ; clk        ; 9.076  ; 9.076  ; Rise       ; clk             ;
; WE              ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
; address[*]      ; clk        ; 9.577  ; 9.577  ; Rise       ; clk             ;
;  address[0]     ; clk        ; 8.839  ; 8.839  ; Rise       ; clk             ;
;  address[1]     ; clk        ; 9.577  ; 9.577  ; Rise       ; clk             ;
;  address[2]     ; clk        ; 9.059  ; 9.059  ; Rise       ; clk             ;
;  address[3]     ; clk        ; 8.958  ; 8.958  ; Rise       ; clk             ;
;  address[4]     ; clk        ; 9.093  ; 9.093  ; Rise       ; clk             ;
;  address[5]     ; clk        ; 8.896  ; 8.896  ; Rise       ; clk             ;
;  address[6]     ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  address[7]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  address[8]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  address[9]     ; clk        ; 8.412  ; 8.412  ; Rise       ; clk             ;
;  address[10]    ; clk        ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  address[11]    ; clk        ; 8.364  ; 8.364  ; Rise       ; clk             ;
;  address[12]    ; clk        ; 8.880  ; 8.880  ; Rise       ; clk             ;
;  address[13]    ; clk        ; 9.076  ; 9.076  ; Rise       ; clk             ;
;  address[14]    ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
; debug[*]        ; clk        ; 9.102  ; 9.102  ; Rise       ; clk             ;
;  debug[0]       ; clk        ; 8.277  ; 8.277  ; Rise       ; clk             ;
;  debug[1]       ; clk        ; 8.369  ; 8.369  ; Rise       ; clk             ;
;  debug[2]       ; clk        ; 8.266  ; 8.266  ; Rise       ; clk             ;
;  debug[3]       ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  debug[4]       ; clk        ; 9.102  ; 9.102  ; Rise       ; clk             ;
;  debug[5]       ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
;  debug[6]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  debug[7]       ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
; debug1[*]       ; clk        ; 10.306 ; 10.306 ; Rise       ; clk             ;
;  debug1[0]      ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  debug1[1]      ; clk        ; 8.945  ; 8.945  ; Rise       ; clk             ;
;  debug1[2]      ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
;  debug1[3]      ; clk        ; 10.306 ; 10.306 ; Rise       ; clk             ;
;  debug1[4]      ; clk        ; 10.235 ; 10.235 ; Rise       ; clk             ;
;  debug1[5]      ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  debug1[6]      ; clk        ; 9.631  ; 9.631  ; Rise       ; clk             ;
;  debug1[7]      ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
; io[*]           ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
;  io[0]          ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  io[1]          ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  io[2]          ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  io[3]          ; clk        ; 9.327  ; 9.327  ; Rise       ; clk             ;
;  io[4]          ; clk        ; 8.802  ; 8.802  ; Rise       ; clk             ;
;  io[5]          ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  io[6]          ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
;  io[7]          ; clk        ; 8.894  ; 8.894  ; Rise       ; clk             ;
; output_data[*]  ; clk        ; 12.088 ; 12.088 ; Rise       ; clk             ;
;  output_data[0] ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  output_data[1] ; clk        ; 10.243 ; 10.243 ; Rise       ; clk             ;
;  output_data[2] ; clk        ; 10.196 ; 10.196 ; Rise       ; clk             ;
;  output_data[3] ; clk        ; 12.088 ; 12.088 ; Rise       ; clk             ;
;  output_data[4] ; clk        ; 11.605 ; 11.605 ; Rise       ; clk             ;
;  output_data[5] ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  output_data[6] ; clk        ; 11.496 ; 11.496 ; Rise       ; clk             ;
;  output_data[7] ; clk        ; 11.130 ; 11.130 ; Rise       ; clk             ;
; sync_pulse      ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; CS              ; clk        ; 8.525  ; 8.525  ; Rise       ; clk             ;
; OE              ; clk        ; 9.076  ; 9.076  ; Rise       ; clk             ;
; WE              ; clk        ; 8.817  ; 8.817  ; Rise       ; clk             ;
; address[*]      ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  address[0]     ; clk        ; 8.839  ; 8.839  ; Rise       ; clk             ;
;  address[1]     ; clk        ; 9.577  ; 9.577  ; Rise       ; clk             ;
;  address[2]     ; clk        ; 9.059  ; 9.059  ; Rise       ; clk             ;
;  address[3]     ; clk        ; 8.958  ; 8.958  ; Rise       ; clk             ;
;  address[4]     ; clk        ; 9.093  ; 9.093  ; Rise       ; clk             ;
;  address[5]     ; clk        ; 8.896  ; 8.896  ; Rise       ; clk             ;
;  address[6]     ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  address[7]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  address[8]     ; clk        ; 7.204  ; 7.204  ; Rise       ; clk             ;
;  address[9]     ; clk        ; 8.412  ; 8.412  ; Rise       ; clk             ;
;  address[10]    ; clk        ; 8.404  ; 8.404  ; Rise       ; clk             ;
;  address[11]    ; clk        ; 8.364  ; 8.364  ; Rise       ; clk             ;
;  address[12]    ; clk        ; 8.880  ; 8.880  ; Rise       ; clk             ;
;  address[13]    ; clk        ; 9.076  ; 9.076  ; Rise       ; clk             ;
;  address[14]    ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
; debug[*]        ; clk        ; 8.266  ; 8.266  ; Rise       ; clk             ;
;  debug[0]       ; clk        ; 8.277  ; 8.277  ; Rise       ; clk             ;
;  debug[1]       ; clk        ; 8.369  ; 8.369  ; Rise       ; clk             ;
;  debug[2]       ; clk        ; 8.266  ; 8.266  ; Rise       ; clk             ;
;  debug[3]       ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  debug[4]       ; clk        ; 9.102  ; 9.102  ; Rise       ; clk             ;
;  debug[5]       ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
;  debug[6]       ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  debug[7]       ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
; debug1[*]       ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
;  debug1[0]      ; clk        ; 8.922  ; 8.922  ; Rise       ; clk             ;
;  debug1[1]      ; clk        ; 8.945  ; 8.945  ; Rise       ; clk             ;
;  debug1[2]      ; clk        ; 8.895  ; 8.895  ; Rise       ; clk             ;
;  debug1[3]      ; clk        ; 10.306 ; 10.306 ; Rise       ; clk             ;
;  debug1[4]      ; clk        ; 10.235 ; 10.235 ; Rise       ; clk             ;
;  debug1[5]      ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
;  debug1[6]      ; clk        ; 9.631  ; 9.631  ; Rise       ; clk             ;
;  debug1[7]      ; clk        ; 9.771  ; 9.771  ; Rise       ; clk             ;
; io[*]           ; clk        ; 8.802  ; 8.802  ; Rise       ; clk             ;
;  io[0]          ; clk        ; 10.097 ; 10.097 ; Rise       ; clk             ;
;  io[1]          ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  io[2]          ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  io[3]          ; clk        ; 9.327  ; 9.327  ; Rise       ; clk             ;
;  io[4]          ; clk        ; 8.802  ; 8.802  ; Rise       ; clk             ;
;  io[5]          ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  io[6]          ; clk        ; 10.560 ; 10.560 ; Rise       ; clk             ;
;  io[7]          ; clk        ; 8.894  ; 8.894  ; Rise       ; clk             ;
; output_data[*]  ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  output_data[0] ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  output_data[1] ; clk        ; 10.243 ; 10.243 ; Rise       ; clk             ;
;  output_data[2] ; clk        ; 10.196 ; 10.196 ; Rise       ; clk             ;
;  output_data[3] ; clk        ; 12.088 ; 12.088 ; Rise       ; clk             ;
;  output_data[4] ; clk        ; 11.605 ; 11.605 ; Rise       ; clk             ;
;  output_data[5] ; clk        ; 11.133 ; 11.133 ; Rise       ; clk             ;
;  output_data[6] ; clk        ; 11.496 ; 11.496 ; Rise       ; clk             ;
;  output_data[7] ; clk        ; 11.130 ; 11.130 ; Rise       ; clk             ;
; sync_pulse      ; clk        ; 9.521  ; 9.521  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; reset      ; io[0]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[1]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[2]       ; 11.633 ;    ;    ; 11.633 ;
; reset      ; io[3]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[4]       ; 11.171 ;    ;    ; 11.171 ;
; reset      ; io[5]       ; 11.633 ;    ;    ; 11.633 ;
; reset      ; io[6]       ; 11.171 ;    ;    ; 11.171 ;
; reset      ; io[7]       ; 11.633 ;    ;    ; 11.633 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; reset      ; io[0]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[1]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[2]       ; 11.633 ;    ;    ; 11.633 ;
; reset      ; io[3]       ; 11.056 ;    ;    ; 11.056 ;
; reset      ; io[4]       ; 11.171 ;    ;    ; 11.171 ;
; reset      ; io[5]       ; 11.633 ;    ;    ; 11.633 ;
; reset      ; io[6]       ; 11.171 ;    ;    ; 11.171 ;
; reset      ; io[7]       ; 11.633 ;    ;    ; 11.633 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; io[*]     ; clk        ; 9.119 ;      ; Rise       ; clk             ;
;  io[0]    ; clk        ; 9.119 ;      ; Rise       ; clk             ;
;  io[1]    ; clk        ; 9.119 ;      ; Rise       ; clk             ;
;  io[2]    ; clk        ; 9.696 ;      ; Rise       ; clk             ;
;  io[3]    ; clk        ; 9.119 ;      ; Rise       ; clk             ;
;  io[4]    ; clk        ; 9.234 ;      ; Rise       ; clk             ;
;  io[5]    ; clk        ; 9.696 ;      ; Rise       ; clk             ;
;  io[6]    ; clk        ; 9.234 ;      ; Rise       ; clk             ;
;  io[7]    ; clk        ; 9.696 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; io[*]     ; clk        ; 8.723 ;      ; Rise       ; clk             ;
;  io[0]    ; clk        ; 8.723 ;      ; Rise       ; clk             ;
;  io[1]    ; clk        ; 8.723 ;      ; Rise       ; clk             ;
;  io[2]    ; clk        ; 9.300 ;      ; Rise       ; clk             ;
;  io[3]    ; clk        ; 8.723 ;      ; Rise       ; clk             ;
;  io[4]    ; clk        ; 8.838 ;      ; Rise       ; clk             ;
;  io[5]    ; clk        ; 9.300 ;      ; Rise       ; clk             ;
;  io[6]    ; clk        ; 8.838 ;      ; Rise       ; clk             ;
;  io[7]    ; clk        ; 9.300 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 9.119     ;           ; Rise       ; clk             ;
;  io[0]    ; clk        ; 9.119     ;           ; Rise       ; clk             ;
;  io[1]    ; clk        ; 9.119     ;           ; Rise       ; clk             ;
;  io[2]    ; clk        ; 9.696     ;           ; Rise       ; clk             ;
;  io[3]    ; clk        ; 9.119     ;           ; Rise       ; clk             ;
;  io[4]    ; clk        ; 9.234     ;           ; Rise       ; clk             ;
;  io[5]    ; clk        ; 9.696     ;           ; Rise       ; clk             ;
;  io[6]    ; clk        ; 9.234     ;           ; Rise       ; clk             ;
;  io[7]    ; clk        ; 9.696     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 8.723     ;           ; Rise       ; clk             ;
;  io[0]    ; clk        ; 8.723     ;           ; Rise       ; clk             ;
;  io[1]    ; clk        ; 8.723     ;           ; Rise       ; clk             ;
;  io[2]    ; clk        ; 9.300     ;           ; Rise       ; clk             ;
;  io[3]    ; clk        ; 8.723     ;           ; Rise       ; clk             ;
;  io[4]    ; clk        ; 8.838     ;           ; Rise       ; clk             ;
;  io[5]    ; clk        ; 9.300     ;           ; Rise       ; clk             ;
;  io[6]    ; clk        ; 8.838     ;           ; Rise       ; clk             ;
;  io[7]    ; clk        ; 9.300     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 14671    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 14671    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 282   ; 282  ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Fri Mar 10 01:00:20 2017
Info: Command: quartus_sta TopLevel -c TopLevel
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopLevel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.509     -1721.521 clk 
Info (332146): Worst-case hold slack is 1.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.650         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Fri Mar 10 01:00:23 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


