Timing Analyzer report for MicrocomputerPCB
Fri Mar 12 10:08:25 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.4%      ;
;     Processor 3            ;  28.8%      ;
;     Processor 4            ;  28.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Fri Mar 12 10:08:21 2021 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.04 MHz ; 45.04 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.201 ; -13.777            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.495 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.745 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.560 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.201 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.682     ;
; -2.194 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.675     ;
; -2.150 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.631     ;
; -2.148 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.629     ;
; -2.141 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.622     ;
; -2.097 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.578     ;
; -2.073 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.481     ;
; -2.060 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.468     ;
; -2.044 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.021     ; 14.023     ;
; -2.020 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.428     ;
; -2.015 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.529     ;
; -2.007 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.521     ;
; -2.007 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.415     ;
; -1.991 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.021     ; 13.970     ;
; -1.991 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.472     ;
; -1.962 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.476     ;
; -1.954 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.468     ;
; -1.938 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.419     ;
; -1.916 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.397     ;
; -1.916 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.379     ;
; -1.906 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.369     ;
; -1.903 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.384     ;
; -1.896 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.377     ;
; -1.888 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.369     ;
; -1.882 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.363     ;
; -1.881 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.362     ;
; -1.863 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.344     ;
; -1.863 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.326     ;
; -1.861 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.269     ;
; -1.853 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.316     ;
; -1.852 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.333     ;
; -1.837 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.318     ;
; -1.829 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.310     ;
; -1.826 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.431     ;
; -1.809 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.323     ;
; -1.808 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.216     ;
; -1.804 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.409     ;
; -1.802 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.408     ;
; -1.801 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.407     ;
; -1.787 ; cpu09p:cpu1|state.exg2_state           ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.021     ; 13.766     ;
; -1.784 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.265     ;
; -1.781 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.387     ;
; -1.778 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.383     ;
; -1.775 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.381     ;
; -1.775 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.183     ;
; -1.773 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.181     ;
; -1.764 ; cpu09p:cpu1|state.pshu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.172     ;
; -1.762 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.170     ;
; -1.760 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.168     ;
; -1.756 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.270     ;
; -1.756 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.361     ;
; -1.753 ; cpu09p:cpu1|md[1]                      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.930     ; 13.823     ;
; -1.749 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.355     ;
; -1.748 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.354     ;
; -1.747 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.155     ;
; -1.745 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.350     ;
; -1.737 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.342     ;
; -1.734 ; cpu09p:cpu1|state.exg2_state           ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.021     ; 13.713     ;
; -1.731 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.212     ;
; -1.729 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.137     ;
; -1.728 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.334     ;
; -1.725 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.331     ;
; -1.720 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.128     ;
; -1.718 ; cpu09p:cpu1|state.pull_return_hi_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.181     ;
; -1.717 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.231     ;
; -1.717 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.138     ;
; -1.711 ; cpu09p:cpu1|state.pshu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.119     ;
; -1.709 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.223     ;
; -1.707 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.128     ;
; -1.702 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.216     ;
; -1.701 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.470     ; 14.231     ;
; -1.700 ; cpu09p:cpu1|md[1]                      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.930     ; 13.770     ;
; -1.700 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.121     ;
; -1.699 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.305     ;
; -1.694 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.208     ;
; -1.693 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.174     ;
; -1.692 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.297     ;
; -1.684 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.395     ; 14.289     ;
; -1.682 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.163     ;
; -1.682 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.103     ;
; -1.682 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.288     ;
; -1.681 ; cpu09p:cpu1|state.pshu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.606     ; 14.075     ;
; -1.678 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.159     ;
; -1.676 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.592     ; 14.084     ;
; -1.675 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.156     ;
; -1.673 ; cpu09p:cpu1|state.pshs_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.187     ;
; -1.668 ; cpu09p:cpu1|state.pulu_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.131     ;
; -1.665 ; cpu09p:cpu1|state.pull_return_hi_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.128     ;
; -1.665 ; cpu09p:cpu1|state.pshs_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.486     ; 14.179     ;
; -1.664 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.085     ;
; -1.654 ; cpu09p:cpu1|state.tfr_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -3.021     ; 13.633     ;
; -1.654 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.075     ;
; -1.653 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.470     ; 14.183     ;
; -1.647 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.068     ;
; -1.646 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.394     ; 14.252     ;
; -1.645 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.108     ;
; -1.637 ; cpu09p:cpu1|state.rti_cc_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.537     ; 14.100     ;
; -1.633 ; cpu09p:cpu1|state.pshu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.606     ; 14.027     ;
; -1.631 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.519     ; 14.112     ;
; -1.629 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.579     ; 14.050     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:io1|dispAttWRData[4]          ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.488      ; 1.177      ;
; 0.435 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.437 ; SBCTextDisplayRGB:io1|dispCharWRData[0]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.486      ; 1.177      ;
; 0.447 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.448 ; SBCTextDisplayRGB:io1|dispCharWRData[1]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.486      ; 1.188      ;
; 0.450 ; SBCTextDisplayRGB:io1|dispCharWRData[3]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.486      ; 1.190      ;
; 0.452 ; SBCTextDisplayRGB:io1|dispCharWRData[7]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.487      ; 1.193      ;
; 0.453 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state[1]                                        ; state[1]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxdFiltered                    ; bufferedUART:io2|rxdFiltered                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                              ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.495 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.767      ; 6.293      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.pshs_state             ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 2.180      ; 5.362      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state           ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state           ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state          ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state   ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 8.855 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state          ; clk          ; clk         ; 20.000       ; 2.445      ; 5.611      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_acca_state         ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state         ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_uph_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state          ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_dp_state           ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.042 ; n_reset   ; cpu09p:cpu1|state.int_accb_state         ; clk          ; clk         ; 20.000       ; 2.485      ; 5.464      ;
; 9.060 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.760      ; 5.721      ;
; 9.060 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.721      ;
; 9.060 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.760      ; 5.721      ;
; 9.060 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.721      ;
; 9.060 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 2.760      ; 5.721      ;
; 9.084 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.401      ; 5.338      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state         ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.175 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.396      ; 5.242      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state          ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.int_irq_state          ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state         ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.puls_state             ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.pulu_state             ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state       ; clk          ; clk         ; 20.000       ; 2.437      ; 5.272      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.192 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.257      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.229 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 2.909      ; 5.701      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 2.066      ; 4.851      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 2.066      ; 4.851      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state          ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.245 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.451      ; 5.227      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state          ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state        ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.262 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state        ; clk          ; clk         ; 20.000       ; 2.498      ; 5.257      ;
; 9.272 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 2.407      ; 5.156      ;
; 9.272 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 2.407      ; 5.156      ;
; 9.272 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 2.407      ; 5.156      ;
; 9.272 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 2.407      ; 5.156      ;
; 9.272 ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 2.407      ; 5.156      ;
; 9.274 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state          ; clk          ; clk         ; 20.000       ; 2.511      ; 5.258      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 1.745 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.037      ;
; 2.018 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.314      ;
; 2.018 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.314      ;
; 2.018 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.314      ;
; 2.018 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.314      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.059 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.353      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.108 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.397      ;
; 2.250 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.083      ; 2.545      ;
; 2.250 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle           ; clk          ; clk         ; 0.000        ; 0.083      ; 2.545      ;
; 2.250 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit        ; clk          ; clk         ; 0.000        ; 0.083      ; 2.545      ;
; 2.250 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit        ; clk          ; clk         ; 0.000        ; 0.083      ; 2.545      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle           ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 2.408 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit        ; clk          ; clk         ; 0.000        ; 0.077      ; 2.697      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.142 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 4.445      ;
; 4.399 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.027      ; 4.552      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 4.844 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.093      ; 5.149      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.029      ; 5.256      ;
; 8.840 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                  ; clk          ; clk         ; 0.000        ; 2.860      ; 3.912      ;
; 8.840 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                  ; clk          ; clk         ; 0.000        ; 2.860      ; 3.912      ;
; 8.840 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                  ; clk          ; clk         ; 0.000        ; 2.860      ; 3.912      ;
; 8.840 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                  ; clk          ; clk         ; 0.000        ; 2.860      ; 3.912      ;
; 8.840 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                  ; clk          ; clk         ; 0.000        ; 2.860      ; 3.912      ;
; 8.876 ; n_reset                      ; sd_controller:sd1|state.cmd58           ; clk          ; clk         ; 0.000        ; 2.863      ; 3.951      ;
; 8.876 ; n_reset                      ; sd_controller:sd1|state.cmd55           ; clk          ; clk         ; 0.000        ; 2.863      ; 3.951      ;
; 8.876 ; n_reset                      ; sd_controller:sd1|sclk_sig              ; clk          ; clk         ; 0.000        ; 2.863      ; 3.951      ;
; 8.876 ; n_reset                      ; sd_controller:sd1|state.idle            ; clk          ; clk         ; 0.000        ; 2.863      ; 3.951      ;
; 8.876 ; n_reset                      ; sd_controller:sd1|sdCS                  ; clk          ; clk         ; 0.000        ; 2.863      ; 3.951      ;
; 8.926 ; n_reset                      ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 0.000        ; 3.323      ; 4.461      ;
; 8.926 ; n_reset                      ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 0.000        ; 3.323      ; 4.461      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.082 ; n_reset                      ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 0.000        ; 2.857      ; 4.151      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[10]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[11]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[12]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[13]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[14]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[15]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[16]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[17]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[18]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.111 ; n_reset                      ; mem_mapper2:mm1|tcount[19]              ; clk          ; clk         ; 0.000        ; 2.853      ; 4.176      ;
; 9.180 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]  ; clk          ; clk         ; 0.000        ; 2.852      ; 4.244      ;
; 9.180 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]  ; clk          ; clk         ; 0.000        ; 2.852      ; 4.244      ;
; 9.180 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]  ; clk          ; clk         ; 0.000        ; 2.852      ; 4.244      ;
; 9.180 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]  ; clk          ; clk         ; 0.000        ; 2.852      ; 4.244      ;
; 9.180 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]  ; clk          ; clk         ; 0.000        ; 2.852      ; 4.244      ;
; 9.252 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]  ; clk          ; clk         ; 0.000        ; 2.854      ; 4.318      ;
; 9.252 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]  ; clk          ; clk         ; 0.000        ; 2.854      ; 4.318      ;
; 9.252 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]  ; clk          ; clk         ; 0.000        ; 2.854      ; 4.318      ;
; 9.264 ; n_reset                      ; sd_controller:sd1|state.init            ; clk          ; clk         ; 0.000        ; 2.865      ; 4.341      ;
; 9.264 ; n_reset                      ; sd_controller:sd1|state.cmd0            ; clk          ; clk         ; 0.000        ; 2.865      ; 4.341      ;
; 9.266 ; n_reset                      ; sd_controller:sd1|state.read_block_data ; clk          ; clk         ; 0.000        ; 2.864      ; 4.342      ;
; 9.266 ; n_reset                      ; sd_controller:sd1|state.receive_byte    ; clk          ; clk         ; 0.000        ; 2.864      ; 4.342      ;
; 9.357 ; n_reset                      ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 0.000        ; 2.823      ; 4.392      ;
; 9.357 ; n_reset                      ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 0.000        ; 2.823      ; 4.392      ;
; 9.357 ; n_reset                      ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 0.000        ; 2.823      ; 4.392      ;
; 9.357 ; n_reset                      ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 0.000        ; 2.823      ; 4.392      ;
; 9.357 ; n_reset                      ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 0.000        ; 2.823      ; 4.392      ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.53 MHz ; 47.53 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.040 ; -4.988            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.772 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.573 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.459 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.040 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.712     ;
; -1.036 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.708     ;
; -0.995 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.667     ;
; -0.915 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.519     ;
; -0.906 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.510     ;
; -0.879 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.551     ;
; -0.877 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.576     ;
; -0.875 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.547     ;
; -0.874 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.573     ;
; -0.865 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.537     ;
; -0.835 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.507     ;
; -0.834 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.506     ;
; -0.831 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.503     ;
; -0.824 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.496     ;
; -0.820 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.492     ;
; -0.796 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.468     ;
; -0.790 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.462     ;
; -0.785 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.439     ;
; -0.779 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.451     ;
; -0.778 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.432     ;
; -0.761 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.433     ;
; -0.754 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.358     ;
; -0.745 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.349     ;
; -0.739 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.343     ;
; -0.716 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.415     ;
; -0.713 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.412     ;
; -0.710 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.314     ;
; -0.706 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.405     ;
; -0.704 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.376     ;
; -0.701 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.305     ;
; -0.699 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.303     ;
; -0.697 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.478     ;
; -0.690 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.294     ;
; -0.678 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.461     ;
; -0.677 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.460     ;
; -0.676 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.457     ;
; -0.672 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.344     ;
; -0.672 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.371     ;
; -0.669 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.368     ;
; -0.663 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.446     ;
; -0.661 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.360     ;
; -0.660 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.332     ;
; -0.658 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.357     ;
; -0.655 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.438     ;
; -0.649 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.321     ;
; -0.648 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.429     ;
; -0.643 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.424     ;
; -0.635 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.307     ;
; -0.634 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.238     ;
; -0.628 ; cpu09p:cpu1|state.pshu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.232     ;
; -0.624 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.278     ;
; -0.623 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.295     ;
; -0.623 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.287     ; 13.336     ;
; -0.619 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.291     ;
; -0.618 ; cpu09p:cpu1|state.pull_return_hi_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.272     ;
; -0.617 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.271     ;
; -0.615 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.219     ;
; -0.610 ; cpu09p:cpu1|md[1]                      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.698     ; 12.912     ;
; -0.603 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.772     ; 12.831     ;
; -0.600 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.272     ;
; -0.597 ; cpu09p:cpu1|state.pshu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.407     ; 13.190     ;
; -0.592 ; cpu09p:cpu1|md[1]                      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.698     ; 12.894     ;
; -0.591 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.263     ;
; -0.586 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.369     ;
; -0.580 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.252     ;
; -0.580 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.234     ;
; -0.579 ; cpu09p:cpu1|state.pshs_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.278     ;
; -0.578 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.250     ;
; -0.578 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.182     ;
; -0.576 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.381     ; 13.195     ;
; -0.573 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.227     ;
; -0.569 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.223     ;
; -0.567 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.350     ;
; -0.566 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.381     ; 13.185     ;
; -0.562 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.216     ;
; -0.562 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.381     ; 13.181     ;
; -0.559 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.772     ; 12.787     ;
; -0.556 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.228     ;
; -0.548 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.381     ; 13.167     ;
; -0.545 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.217     ;
; -0.545 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.244     ;
; -0.543 ; cpu09p:cpu1|state.pulu_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.197     ;
; -0.536 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.317     ;
; -0.534 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.138     ;
; -0.531 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.185     ;
; -0.527 ; cpu09p:cpu1|state.rti_cc_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.346     ; 13.181     ;
; -0.523 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.127     ;
; -0.517 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.300     ;
; -0.516 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.299     ;
; -0.515 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.296     ;
; -0.511 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.328     ; 13.183     ;
; -0.509 ; cpu09p:cpu1|state.pshs_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.208     ;
; -0.502 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.285     ;
; -0.501 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.200     ;
; -0.498 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.102     ;
; -0.494 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.277     ;
; -0.492 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.219     ; 13.273     ;
; -0.490 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.301     ; 13.189     ;
; -0.489 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.217     ; 13.272     ;
; -0.489 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.396     ; 13.093     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.386 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.401 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.684      ;
; 0.402 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxdFiltered                    ; bufferedUART:io2|rxdFiltered                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.772 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.531      ; 5.781      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.pshs_state             ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.236 ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 2.028      ; 4.814      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state           ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state           ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state   ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.247 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state          ; clk          ; clk         ; 20.000       ; 2.263      ; 5.038      ;
; 9.301 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.526      ; 5.247      ;
; 9.301 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 2.526      ; 5.247      ;
; 9.301 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.526      ; 5.247      ;
; 9.301 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.526      ; 5.247      ;
; 9.301 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 2.526      ; 5.247      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_acca_state         ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state         ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_uph_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state          ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_dp_state           ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.int_accb_state         ; clk          ; clk         ; 20.000       ; 2.297      ; 4.937      ;
; 9.459 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 2.224      ; 4.787      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state         ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.538 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.220      ; 4.704      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state          ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.int_irq_state          ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state         ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.puls_state             ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.pulu_state             ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.543 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state       ; clk          ; clk         ; 20.000       ; 2.250      ; 4.729      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.553 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.246      ; 4.715      ;
; 9.590 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 1.921      ; 4.353      ;
; 9.590 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 1.921      ; 4.353      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.594 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 2.672      ; 5.100      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state          ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.596 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.268      ; 4.694      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 2.231      ; 4.631      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 2.231      ; 4.631      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 2.231      ; 4.631      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 2.231      ; 4.631      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state          ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state        ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state        ; clk          ; clk         ; 20.000       ; 2.312      ; 4.712      ;
; 9.622 ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 2.231      ; 4.631      ;
; 9.637 ; n_reset   ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 20.000       ; 2.268      ; 4.653      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.573 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.840      ;
; 1.810 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.081      ;
; 1.810 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.081      ;
; 1.810 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.081      ;
; 1.810 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.076      ; 2.081      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.857 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.126      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 1.902 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.165      ;
; 2.023 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.074      ; 2.292      ;
; 2.023 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle           ; clk          ; clk         ; 0.000        ; 0.074      ; 2.292      ;
; 2.023 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.292      ;
; 2.023 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit        ; clk          ; clk         ; 0.000        ; 0.074      ; 2.292      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle           ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 2.169 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.432      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 3.787 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.078      ; 4.060      ;
; 4.029 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.022      ; 4.163      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.347 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.082      ; 4.624      ;
; 4.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.026      ; 4.727      ;
; 8.810 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                  ; clk          ; clk         ; 0.000        ; 2.615      ; 3.620      ;
; 8.810 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                  ; clk          ; clk         ; 0.000        ; 2.615      ; 3.620      ;
; 8.810 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                  ; clk          ; clk         ; 0.000        ; 2.615      ; 3.620      ;
; 8.810 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                  ; clk          ; clk         ; 0.000        ; 2.615      ; 3.620      ;
; 8.810 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                  ; clk          ; clk         ; 0.000        ; 2.615      ; 3.620      ;
; 8.846 ; n_reset                      ; sd_controller:sd1|state.cmd58           ; clk          ; clk         ; 0.000        ; 2.620      ; 3.661      ;
; 8.846 ; n_reset                      ; sd_controller:sd1|state.cmd55           ; clk          ; clk         ; 0.000        ; 2.620      ; 3.661      ;
; 8.846 ; n_reset                      ; sd_controller:sd1|sclk_sig              ; clk          ; clk         ; 0.000        ; 2.620      ; 3.661      ;
; 8.846 ; n_reset                      ; sd_controller:sd1|state.idle            ; clk          ; clk         ; 0.000        ; 2.620      ; 3.661      ;
; 8.846 ; n_reset                      ; sd_controller:sd1|sdCS                  ; clk          ; clk         ; 0.000        ; 2.620      ; 3.661      ;
; 8.910 ; n_reset                      ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 0.000        ; 3.040      ; 4.145      ;
; 8.910 ; n_reset                      ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 0.000        ; 3.040      ; 4.145      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.041 ; n_reset                      ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 0.000        ; 2.612      ; 3.848      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[10]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[11]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[12]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[13]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[14]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[15]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[16]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[17]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[18]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.058 ; n_reset                      ; mem_mapper2:mm1|tcount[19]              ; clk          ; clk         ; 0.000        ; 2.609      ; 3.862      ;
; 9.143 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]  ; clk          ; clk         ; 0.000        ; 2.607      ; 3.945      ;
; 9.143 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]  ; clk          ; clk         ; 0.000        ; 2.607      ; 3.945      ;
; 9.143 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]  ; clk          ; clk         ; 0.000        ; 2.607      ; 3.945      ;
; 9.143 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]  ; clk          ; clk         ; 0.000        ; 2.607      ; 3.945      ;
; 9.143 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]  ; clk          ; clk         ; 0.000        ; 2.607      ; 3.945      ;
; 9.206 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]  ; clk          ; clk         ; 0.000        ; 2.608      ; 4.009      ;
; 9.206 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]  ; clk          ; clk         ; 0.000        ; 2.608      ; 4.009      ;
; 9.206 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]  ; clk          ; clk         ; 0.000        ; 2.608      ; 4.009      ;
; 9.219 ; n_reset                      ; sd_controller:sd1|state.init            ; clk          ; clk         ; 0.000        ; 2.621      ; 4.035      ;
; 9.219 ; n_reset                      ; sd_controller:sd1|state.cmd0            ; clk          ; clk         ; 0.000        ; 2.621      ; 4.035      ;
; 9.222 ; n_reset                      ; sd_controller:sd1|state.read_block_data ; clk          ; clk         ; 0.000        ; 2.621      ; 4.038      ;
; 9.222 ; n_reset                      ; sd_controller:sd1|state.receive_byte    ; clk          ; clk         ; 0.000        ; 2.621      ; 4.038      ;
; 9.295 ; n_reset                      ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 0.000        ; 2.591      ; 4.081      ;
; 9.295 ; n_reset                      ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 0.000        ; 2.591      ; 4.081      ;
; 9.295 ; n_reset                      ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 0.000        ; 2.591      ; 4.081      ;
; 9.295 ; n_reset                      ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 0.000        ; 2.591      ; 4.081      ;
; 9.295 ; n_reset                      ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 0.000        ; 2.591      ; 4.081      ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.673 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.731 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.749 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.206 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.673 ; vduffd0                                ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.327      ;
; 6.046 ; mem_mapper2:mm1|frt_i                  ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.265     ; 2.689      ;
; 6.843 ; sd_controller:sd1|driveLED             ; driveLED        ; clk          ; clk         ; 20.000       ; -1.222     ; 1.935      ;
; 7.163 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.744      ;
; 7.165 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.742      ;
; 7.177 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.730      ;
; 7.180 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.727      ;
; 7.182 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.725      ;
; 7.194 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.713      ;
; 7.200 ; cpu09p:cpu1|md[1]                      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.318     ; 6.482      ;
; 7.211 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.443      ;
; 7.217 ; cpu09p:cpu1|md[1]                      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.318     ; 6.465      ;
; 7.228 ; cpu09p:cpu1|state.exg1_state           ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.426      ;
; 7.242 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.649      ;
; 7.243 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.618      ;
; 7.244 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.647      ;
; 7.247 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.614      ;
; 7.252 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.655      ;
; 7.256 ; cpu09p:cpu1|state.indexed_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.398      ;
; 7.259 ; cpu09p:cpu1|state.puls_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.632      ;
; 7.260 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.601      ;
; 7.261 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.630      ;
; 7.264 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.597      ;
; 7.269 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.638      ;
; 7.273 ; cpu09p:cpu1|state.indexed_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.381      ;
; 7.274 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.633      ;
; 7.291 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.616      ;
; 7.291 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.687      ;
; 7.294 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.684      ;
; 7.298 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.609      ;
; 7.298 ; cpu09p:cpu1|state.pshu_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.148     ; 6.554      ;
; 7.298 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.624      ;
; 7.298 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.624      ;
; 7.298 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.680      ;
; 7.299 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.679      ;
; 7.308 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.670      ;
; 7.311 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.667      ;
; 7.315 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.592      ;
; 7.315 ; cpu09p:cpu1|state.pshu_cc_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.148     ; 6.537      ;
; 7.315 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.607      ;
; 7.315 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.607      ;
; 7.315 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.663      ;
; 7.316 ; cpu09p:cpu1|state.rti_iyh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.662      ;
; 7.318 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.073     ; 6.609      ;
; 7.324 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.652      ;
; 7.325 ; cpu09p:cpu1|md[0]                      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.292     ; 6.383      ;
; 7.327 ; cpu09p:cpu1|state.pull_return_hi_state ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.564      ;
; 7.330 ; cpu09p:cpu1|md[2]                      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.318     ; 6.352      ;
; 7.331 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.576      ;
; 7.331 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.530      ;
; 7.335 ; cpu09p:cpu1|state.int_cc_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.073     ; 6.592      ;
; 7.337 ; cpu09p:cpu1|state.exg2_state           ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.317      ;
; 7.341 ; cpu09p:cpu1|state.pulu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.635      ;
; 7.341 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.635      ;
; 7.342 ; cpu09p:cpu1|md[0]                      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.292     ; 6.366      ;
; 7.344 ; cpu09p:cpu1|state.pull_return_hi_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.547      ;
; 7.347 ; cpu09p:cpu1|md[2]                      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.318     ; 6.335      ;
; 7.347 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.518      ;
; 7.348 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.559      ;
; 7.348 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.513      ;
; 7.348 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.513      ;
; 7.348 ; cpu09p:cpu1|state.pshu_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.513      ;
; 7.349 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.629      ;
; 7.353 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.623      ;
; 7.353 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.623      ;
; 7.354 ; cpu09p:cpu1|state.exg2_state           ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.300      ;
; 7.358 ; cpu09p:cpu1|state.pulu_iyh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.618      ;
; 7.359 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.506      ;
; 7.359 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.506      ;
; 7.361 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.504      ;
; 7.363 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.615      ;
; 7.364 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.501      ;
; 7.365 ; cpu09p:cpu1|state.pshu_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.496      ;
; 7.365 ; cpu09p:cpu1|state.pshu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.496      ;
; 7.366 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.525      ;
; 7.366 ; cpu09p:cpu1|state.rti_cc_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.525      ;
; 7.366 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.612      ;
; 7.370 ; cpu09p:cpu1|state.puls_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.606      ;
; 7.370 ; cpu09p:cpu1|state.puls_ixh_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.024     ; 6.606      ;
; 7.376 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.489      ;
; 7.376 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.489      ;
; 7.378 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.487      ;
; 7.380 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.598      ;
; 7.383 ; cpu09p:cpu1|state.puls_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.508      ;
; 7.383 ; cpu09p:cpu1|state.rti_cc_state         ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.508      ;
; 7.383 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.539      ;
; 7.385 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.593      ;
; 7.387 ; cpu09p:cpu1|state.tfr_state            ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.267      ;
; 7.387 ; cpu09p:cpu1|state.pulu_pcl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.504      ;
; 7.387 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.474      ;
; 7.388 ; cpu09p:cpu1|state.puls_cc_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.590      ;
; 7.391 ; cpu09p:cpu1|state.rti_pch_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.500      ;
; 7.394 ; cpu09p:cpu1|state.pshs_iyl_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.528      ;
; 7.397 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.510      ;
; 7.399 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.508      ;
; 7.400 ; cpu09p:cpu1|state.pshs_uph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.078     ; 6.522      ;
; 7.402 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.022     ; 6.576      ;
; 7.404 ; cpu09p:cpu1|state.tfr_state            ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.346     ; 6.250      ;
; 7.404 ; cpu09p:cpu1|state.pulu_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.109     ; 6.487      ;
; 7.404 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.139     ; 6.457      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; SBCTextDisplayRGB:io1|dispCharWRData[0]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.479      ;
; 0.150 ; SBCTextDisplayRGB:io1|dispAttWRData[4]          ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.482      ;
; 0.154 ; SBCTextDisplayRGB:io1|dispCharWRData[1]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.484      ;
; 0.158 ; SBCTextDisplayRGB:io1|dispCharWRData[3]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.488      ;
; 0.159 ; SBCTextDisplayRGB:io1|dispCharWRData[7]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.489      ;
; 0.164 ; SBCTextDisplayRGB:io1|charHoriz[0]              ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.486      ;
; 0.170 ; bufferedUART:io2|rxInPointer[2]                 ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.211      ; 0.485      ;
; 0.170 ; SBCTextDisplayRGB:io1|dispCharWRData[4]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.500      ;
; 0.171 ; SBCTextDisplayRGB:io1|cursorHoriz[2]            ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.496      ;
; 0.172 ; cpu09p:cpu1|state.int_nmimask_state             ; cpu09p:cpu1|nmi_ack                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.171      ; 0.427      ;
; 0.173 ; bufferedUART:io2|rxInPointer[3]                 ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.211      ; 0.488      ;
; 0.174 ; SBCTextDisplayRGB:io1|dispCharWRData[5]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.504      ;
; 0.179 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.183 ; SBCTextDisplayRGB:io1|dispCharWRData[6]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.226      ; 0.513      ;
; 0.187 ; state[1]                                        ; state[1]                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.731  ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 1.217      ; 3.493      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.postincr1_state        ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.pshs_state             ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.900  ; n_reset   ; cpu09p:cpu1|state.postincr2_state        ; clk          ; clk         ; 20.000       ; 0.932      ; 3.039      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_cc_state           ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_acca_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_accb_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_dp_state           ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_pch_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.puls_pch_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state   ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state   ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 3.145      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_acca_state         ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_pch_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state         ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.pshs_ixl_state         ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state         ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_upl_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_uph_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_iyh_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_ixl_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_ixh_state          ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_dp_state           ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.016 ; n_reset   ; cpu09p:cpu1|state.int_accb_state         ; clk          ; clk         ; 20.000       ; 1.091      ; 3.082      ;
; 10.032 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state   ; clk          ; clk         ; 20.000       ; 1.040      ; 3.015      ;
; 10.034 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 1.212      ; 3.185      ;
; 10.034 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 1.212      ; 3.185      ;
; 10.034 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 1.212      ; 3.185      ;
; 10.034 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 1.212      ; 3.185      ;
; 10.034 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 1.212      ; 3.185      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state         ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state         ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_iyh_state         ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.069 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 1.036      ; 2.974      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state          ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.int_irq_state          ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state         ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.puls_state             ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.pulu_state             ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.076 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state       ; clk          ; clk         ; 20.000       ; 1.053      ; 2.984      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state        ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state          ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.092 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 1.050      ; 2.965      ;
; 10.100 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 0.862      ; 2.769      ;
; 10.100 ; n_reset   ; cpu09p:cpu1|state.fetch_state            ; clk          ; clk         ; 20.000       ; 0.862      ; 2.769      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state          ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.109 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 1.066      ; 2.964      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 1.044      ; 2.926      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 1.044      ; 2.926      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.lea_state              ; clk          ; clk         ; 20.000       ; 1.044      ; 2.926      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.jmp_state              ; clk          ; clk         ; 20.000       ; 1.044      ; 2.926      ;
; 10.125 ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 1.044      ; 2.926      ;
; 10.126 ; n_reset   ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 20.000       ; 1.065      ; 2.946      ;
; 10.126 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 20.000       ; 1.065      ; 2.946      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state         ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state          ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state        ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.130 ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state        ; clk          ; clk         ; 20.000       ; 1.094      ; 2.971      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
; 10.139 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 1.293      ; 3.161      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.749 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.869      ;
; 0.851 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.851 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.851 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.851 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.892 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.009      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.916 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.031      ;
; 0.979 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.033      ; 1.096      ;
; 0.979 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle           ; clk          ; clk         ; 0.000        ; 0.033      ; 1.096      ;
; 0.979 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.096      ;
; 0.979 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit        ; clk          ; clk         ; 0.000        ; 0.033      ; 1.096      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle           ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.063 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.178      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.869 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.039      ; 1.992      ;
; 1.986 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.003      ; 2.047      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.143 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.043      ; 2.270      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.007      ; 2.325      ;
; 8.306 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                  ; clk          ; clk         ; 0.000        ; 1.258      ; 1.648      ;
; 8.306 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                  ; clk          ; clk         ; 0.000        ; 1.258      ; 1.648      ;
; 8.306 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                  ; clk          ; clk         ; 0.000        ; 1.258      ; 1.648      ;
; 8.306 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                  ; clk          ; clk         ; 0.000        ; 1.258      ; 1.648      ;
; 8.306 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                  ; clk          ; clk         ; 0.000        ; 1.258      ; 1.648      ;
; 8.325 ; n_reset                      ; sd_controller:sd1|state.cmd58           ; clk          ; clk         ; 0.000        ; 1.263      ; 1.672      ;
; 8.325 ; n_reset                      ; sd_controller:sd1|state.cmd55           ; clk          ; clk         ; 0.000        ; 1.263      ; 1.672      ;
; 8.325 ; n_reset                      ; sd_controller:sd1|sclk_sig              ; clk          ; clk         ; 0.000        ; 1.263      ; 1.672      ;
; 8.325 ; n_reset                      ; sd_controller:sd1|state.idle            ; clk          ; clk         ; 0.000        ; 1.263      ; 1.672      ;
; 8.325 ; n_reset                      ; sd_controller:sd1|sdCS                  ; clk          ; clk         ; 0.000        ; 1.263      ; 1.672      ;
; 8.379 ; n_reset                      ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 0.000        ; 1.447      ; 1.910      ;
; 8.379 ; n_reset                      ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 0.000        ; 1.447      ; 1.910      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[10]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[11]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[12]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[13]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[14]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[15]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[16]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[17]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[18]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.393 ; n_reset                      ; mem_mapper2:mm1|tcount[19]              ; clk          ; clk         ; 0.000        ; 1.252      ; 1.729      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.394 ; n_reset                      ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 0.000        ; 1.255      ; 1.733      ;
; 8.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.781      ;
; 8.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.781      ;
; 8.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.781      ;
; 8.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.781      ;
; 8.446 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.781      ;
; 8.477 ; n_reset                      ; sd_controller:sd1|state.init            ; clk          ; clk         ; 0.000        ; 1.265      ; 1.826      ;
; 8.477 ; n_reset                      ; sd_controller:sd1|state.cmd0            ; clk          ; clk         ; 0.000        ; 1.265      ; 1.826      ;
; 8.479 ; n_reset                      ; sd_controller:sd1|state.read_block_data ; clk          ; clk         ; 0.000        ; 1.264      ; 1.827      ;
; 8.479 ; n_reset                      ; sd_controller:sd1|state.receive_byte    ; clk          ; clk         ; 0.000        ; 1.264      ; 1.827      ;
; 8.497 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]  ; clk          ; clk         ; 0.000        ; 1.252      ; 1.833      ;
; 8.497 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]  ; clk          ; clk         ; 0.000        ; 1.252      ; 1.833      ;
; 8.497 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]  ; clk          ; clk         ; 0.000        ; 1.252      ; 1.833      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 0.000        ; 1.238      ; 1.867      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 0.000        ; 1.238      ; 1.867      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 0.000        ; 1.238      ; 1.867      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 0.000        ; 1.238      ; 1.867      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 0.000        ; 1.238      ; 1.867      ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.201  ; 0.149 ; 8.495    ; 0.749   ; 9.206               ;
;  clk             ; -2.201  ; 0.149 ; 8.495    ; 0.749   ; 9.206               ;
; Design-wide TNS  ; -13.777 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -13.777 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36754987 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36754987 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Mar 12 10:08:19 2021
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[6] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_read is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.201             -13.777 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332146): Worst-case recovery slack is 8.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.495               0.000 clk 
Info (332146): Worst-case removal slack is 1.745
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.745               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.560               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[6] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_read is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.040
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.040              -4.988 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332146): Worst-case recovery slack is 8.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.772               0.000 clk 
Info (332146): Worst-case removal slack is 1.573
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.573               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.459               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|dataOut[6] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_read is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.673               0.000 clk 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.149               0.000 clk 
Info (332146): Worst-case recovery slack is 9.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.731               0.000 clk 
Info (332146): Worst-case removal slack is 0.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.749               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Fri Mar 12 10:08:25 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:08


