---
layout:     post
title:      阻塞赋值与非阻塞赋值
subtitle:   
date:       2019-06-19
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - Verilog
---
阻塞赋值与非阻塞赋值：

1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）；

2.Verilog模块编程的8个原则：

(1)  时序电路建模时，用非阻塞赋值。

(2)  锁存器电路建模时，用非阻塞赋值。

(3)  用always块建立组合逻辑模型时，用阻塞赋值。

(4)  在同一个always块中建立时序和组合逻辑电路时，用非阻塞赋值。

(5)  在同一个always块中不要既用非阻塞赋值又用阻塞赋值。

(6)  不要在一个以上的always块中为同一个变量赋值。

(7)  用$strobe系统任务来显示用非阻塞赋值的变量值。

(8)  在赋值时不要使用#0延时。

在编写时牢记这八个要点可以为绝大多数的Verilog用户解决在综合后仿真中出现的90-100% 的冒险竞争问题。

3.所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上是在前一条赋值语句结束后开始赋值的。

4.非阻塞语句的执行过程是：首先计算语句块内部所有右边表达式(RHS)的值，然后完成对左边寄存器变量的赋值操作。

5.在代码上的区别：
```verilog
begin
    B=A;	
    C=B+1;	
end
```

上述代码先将A的值赋值给B，C的值是A+1；

```verilog 
begin
    B<=A;
    C<=B+1;
end
```

上述代码的最终结果是：将A赋值给了B，但是C的值是B原来的值+1。因为最先计是的是右边的表达式。
