formalne tvrdenia ~ assertion ~ property assertion
- nezavisly modul
- mozeme kontrolovat vnutorne signaly


zbierame aj pokrytie formalnych tvrdeni

assume property = obmedzuje stavovy priestor pre formalnu verifikaciu

umoznuje podrobnejsie reportovanie chyby
- referencny model odhali nezhodu az v scoreboarde
- assertion napovie co sa realne stalo v danom mieste

SystemVerilog Assertions
- deklarativny jazyk
1. immediate
   - pouzivaju sa aj v dizajne
   - sucastou proceduralneho bloku
   - 
2. concurrent
   - zavisle na nejakom signale (napr clk)
   - nie su vhodne na async dizajn
   - 

always @*
- vyhodnotenie pri zmene 
