简历名称：电信/通信 5年 西安智联招聘期望从事职业：电信/通信技术开发及应用简历更新时间：2015.03.02ID：MtjOXmNzgYNPvRh3PcSfhA                                                                       
周娟   手机：18991274192女    37岁(1980年12月)    10年工作经验    硕士    已婚
现居住地：西安 | 户口：西安 | 中共党员(含预备党员)身份证：610423198012220024
手机：18991274192
E-mail：zhou42789857@tom.com 求职意向                                                               
期望工作地区：西安期望月薪：10001-15000元/月目前状况：我目前在职，正考虑换个新环境（如有合适的工作机会，到岗时间一个月左右）期望工作性质：全职期望从事职业：电信/通信技术开发及应用期望从事行业：通信/电信/网络设备、电子技术/半导体/集成电路自我评价                                                               
认真负责，耐心诚恳；积极进取，勤奋好学；有主见，敢于动手；能够较快的接受新事物，有一定的组织能力和团队合作精神，并对专业领域具有较强的自学和研究能力。 
工作经历                                                               
2013.07 - 至今  北京鼎元丰和科技有限公司  （4年） FPGA逻辑开发工程师 | 10001-15000元/月 通信/电信/网络设备 | 企业性质：民营 工作描述：负责LTE空口测试仪的下行控制信道监测子系统以及扫频子系统的开发。 
2007.07 - 2013.03  中兴通讯  （5年8个月） FPGA研发工程师 | 8001-10000元/月 通信/电信/网络设备 | 企业性质：股份制企业 工作描述：1.主要从事LTE基站侧基带处理部分的逻辑电路开发工作。包括代码实现、仿真、测试、调试工作。
2.从事IC设计工作，主要是前段逻辑实现，仿真，验证等工作。 项目经历                                                              
2013.07 - 至今 LTE空口测试仪 责任描述：负责LTE空口测试仪的下行控制信道监测子系统以及扫频子系统的开发。包括下行cell search、PCFICH、PDCCH、PHICH信道的监测处理。具体工作如下：
1、根据需求分析确定子系统的模块划分以及相关定时方案。
2、负责确定软硬件接口，并进行该子系统的时序分析、时序优化以及资源优化设计。
3、对信号源或空口数据进行实际测试，采用chipscope或逻辑分析仪进行观测，定位问题。项目描述：LTE空口测试仪主要功能就是对LTE移动网络接收端处理流程进行实时监测，在enodeb端进行全小区的检测：小区的接入、资源分配、上行反馈等信息进行监测并统计；在小区边缘进行小区切换监测；还可以进行enodeb内部信令检测。是网络优化和建设的好帮手。 2011.02 - 2013.03 基带多模处理芯片 责任描述：负责基站BBU侧天线接口子系统的数据处理模块。该子系统一端与DSP进行连接，令一端和光口连接。在完成前端逻辑电路设计、仿真、单元验证的同时，负责小组工作管理（4个人）。具体工作如下：
1、组织小组人员根据需求分析确定对应的系统方案，进行设计开发。
2、使用Verilog进行编码：根据AXI总线协议来设计与DSP进行数据交互的代码，根据各制式帧结构进行内部数据处理，将各制式数据按照CPRI帧格式发送到光口上或解析从光口接收到的CPRI帧。
3、进行NLINT语法检查以符合项目编码规范；利用system verilog在testbench中编写断言语句进行模块验证。
4、利用NCSIM进行波形仿真、代码覆盖率统计，并定时存储仿真结果。
5、在测试单板上对设计代码进行调试，并利用频谱仪对GSM\LTE等制式信号进行解析。项目描述：主要是研制一款多制式基带处理芯片，支持至少四种通信制式的单模式处理以及多模式混合处理。而以往的基站基带处理需要根据制式的不同开发不同的版本，同时也需要不同的团队去开发维护各自的版本。多模芯片则对各制式移动通信系统基站研发成本、研发周期有一定的节约、缩短功能。 2007.12 - 2011.02 LTE基站基带处理实现 责任描述：负责LTE BBU 下行物理信道处理的逻辑电路设计。并管理4个人的小组工作，包括人员分工、项目进度并对可能存在的风险进行分析解决。具体工作： 
1、采用XILINX公司的XC5VLX155T FPGA进行开发，处理时钟达到245.76MHZ.
2、使用verilog完成编码，通过modelsim +debussy进行波形仿真，最后在ISE环境进行编译、综合、布局布线。对错误时序进行分析，主要通过寄存器复制或打拍等方法，使其时序收敛，将处理时钟频率从240MHZ左右提高到300MHZ。
3、生成BIT文件，下载到实际调试环境中的FPGA中用CHIPSCOPE查看关键信号波形，并对发现的问题进行分析解决。
4、对下行物理信道处理中QPSK，BPSK，64QAM调制算法以及速率匹配，卷积编码，发射分集等算法实现较熟悉。项目描述：该项目是主要从事的是第4代移动通信系统的开发，是目前各通信企业都竞相开展的最新科研项目。目前在各个地区都已经开展了试验局，今年LTE的牌照即将发放，也预示着在不久的将来可以投入使用，给人们提供更高速、快捷、多样化的通信网络设备。 
教育经历                                                              
2004.09 - 2007.07  西北大学  信号与信息处理  硕士 2000.09 - 2004.07  西北工业大学  电子信息工程  本科 语言能力                                                               
英语：读写能力熟练 专业技能                                                               
熟悉LTE无线通讯系统物理层基带相关协议和算法。：熟练 熟悉AXI，AHB，APB总线。熟悉CPRI协议。：熟练 精通verilog，systemverilog语言；熟悉TCL。：精通 精通ISE、vivado、quartus 、modelsim、debussy、ncsim、 nlint等工具软件。：精通 精通 Xilinx或Altera FPGA开发环境和流程。：精通 能使用逻辑分析仪，信号源，以及频谱分析仪。：熟练 
