
`include "defines.v"

module id(

	input wire					  rst,
	input wire[`InstAddrBus]	  pc_i,         // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤å¯¹åº”çš„åœ°å€
	input wire[`InstBus]          inst_i,       // è¯‘ç é˜¶æ®µçš„æŒ‡ï¿??

	// å¤„äºæ‰§è¡Œé˜¶æ®µçš„æŒ‡ä»¤çš„è¿ç®—ç»“æœ
	input wire					  ex_wreg_i,    // å¤„äºæ‰§è¡Œé˜¶æ®µçš„çš„æŒ‡ä»¤æ˜¯å¦è¦å†™ç›®çš„å¯„å­˜ï¿???
	input wire[`RegBus]			  ex_wdata_i,   // å¤„äºæ‰§è¡Œé˜¶æ®µçš„æŒ‡ä»¤è¦å†™çš„ç›®çš„å¯„å­˜å™¨çš„æ•°æ®
	input wire[`RegAddrBus]       ex_wd_i,      // å¤„äºæ‰§è¡Œé˜¶æ®µçš„æŒ‡ä»¤è¦å†™å…¥çš„ç›®çš„å¯„å­˜å™¨çš„åœ°ï¿???
	
	// å¤„äºè®¿å­˜é˜¶æ®µçš„æŒ‡ä»¤çš„è¿ç®—ç»“æœ
	input wire					  mem_wreg_i,   // å¤„äºè®¿å­˜é˜¶æ®µçš„æŒ‡ä»¤æ˜¯å¦è¦å†™ç›®çš„å¯„å­˜å™¨
	input wire[`RegBus]			  mem_wdata_i,  // å¤„äºè®¿å­˜é˜¶æ®µçš„æŒ‡ä»¤è¦å†™çš„ç›®çš„å¯„å­˜å™¨çš„æ•°æ®
	input wire[`RegAddrBus]       mem_wd_i,     // å¤„äºè®¿å­˜é˜¶æ®µçš„æŒ‡ä»¤è¦å†™å…¥çš„ç›®çš„å¯„å­˜å™¨çš„åœ°ï¿???
	
	// è¯»å–çš„regfileæ¨¡å—çš„ï¿½??
	input wire[`RegBus]           reg1_data_i,  // regfileæ¨¡å—è¾“å…¥çš„ç¬¬ï¿???????ä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¾“å…¥
	input wire[`RegBus]           reg2_data_i,  // regfileæ¨¡å—è¾“å…¥çš„ç¬¬äºŒä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¾“ï¿???????

	// è¾“å‡ºåˆ°regfileæ¨¡å—çš„ï¿½??
	output reg                    reg1_read_o,  // regfileæ¨¡å—çš„ç¬¬ï¿???????ä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¯»ä½¿èƒ½ä¿¡ï¿???????
	output reg                    reg2_read_o,  // regfileæ¨¡å—çš„ç¬¬äºŒä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¯»ä½¿èƒ½ä¿¡å·
	output reg[`RegAddrBus]       reg1_addr_o,  // regfileæ¨¡å—çš„ç¬¬ï¿???????ä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¯»åœ°ï¿???????ä¿¡å· 5bit
	output reg[`RegAddrBus]       reg2_addr_o, 	// regfileæ¨¡å—çš„ç¬¬äºŒä¸ªè¯»å¯„å­˜å™¨ç«¯å£çš„è¯»åœ°å€ä¿¡å· 5bit
	
	// è¾“å‡ºåˆ°æ‰§è¡Œé˜¶æ®µçš„ï¿???????
	output reg[`AluOpBus]         aluop_o,      // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤è¦è¿›è¡Œçš„è¿ç®—çš„å­ç±»ï¿??????? 8bit
	output reg[`AluSelBus]        alusel_o,     // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤è¦è¿›è¡Œçš„è¿ç®—çš„ç±»å‹ 3bit
	output reg[`RegBus]           reg1_o,       // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤è¦è¿›è¡Œçš„è¿ç®—çš„æºæ“ä½œæ•°1 32bit
	output reg[`RegBus]           reg2_o,       // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤è¦è¿›è¡Œçš„è¿ç®—çš„æºæ“ä½œæ•°2 32bit
	output reg[`RegAddrBus]       wd_o,         // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤è¦å†™å…¥çš„ç›®çš„å¯„å­˜å™¨çš„åœ°ï¿??????? 5bit
	output reg[`WriteBus]         wreg_o,       // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤æ˜¯å¦æœ‰è¦å†™å…¥çš„ç›®çš„å¯„å­˜ï¿??????? 
	output reg[`RegBus] 		  return_addr_o,  // ï¿?????è¦ä¿å­˜çš„è¿”å›åœ°å€ 

	// è¾“å‡ºåˆ°pc_regæ¨¡å—çš„ï¿½??
	output reg                    branch_flag_o,          // æ˜¯å¦è¦è·³ï¿???????
	output reg[`InstAddrBus]	  branch_target_address_o,  // è·³è½¬åˆ°çš„åœ°å€

	output wire[`RegBus]		  inst_o,
	output wire[`InstAddrBus]	  pc_o,
	output reg 			      	  stallreq
			
);

endmodule