[submodule "lib/Verilog"]
	path = lib/Verilog
	url = git@github.com:yellekelyk/PyVerilog.git
