TimeQuest Timing Analyzer report for UA
Mon May 06 18:47:26 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C25U256C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 239.12 MHz ; 239.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.182 ; -28.246            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.752 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -20.844                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.182 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.103      ;
; -3.182 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.103      ;
; -3.182 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.103      ;
; -3.182 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.103      ;
; -3.095 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.095 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.016      ;
; -3.035 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.956      ;
; -3.035 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.956      ;
; -3.035 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.956      ;
; -3.035 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.956      ;
; -3.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.936      ;
; -3.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.936      ;
; -3.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.936      ;
; -3.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.936      ;
; -2.645 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.566      ;
; -2.500 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.421      ;
; -2.478 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.399      ;
; -2.461 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.382      ;
; -2.248 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.169      ;
; -2.213 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.135      ;
; -2.164 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.086      ;
; -2.161 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.083      ;
; -2.103 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.024      ;
; -2.096 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.016      ;
; -2.081 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.002      ;
; -2.055 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.975      ;
; -2.053 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.974      ;
; -2.033 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.955      ;
; -1.998 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.919      ;
; -1.986 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.908      ;
; -1.982 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.904      ;
; -1.959 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.880      ;
; -1.844 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.764      ;
; -1.808 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.729      ;
; -1.763 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.685      ;
; -1.744 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.666      ;
; -1.684 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.605      ;
; -1.574 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.494      ;
; -1.148 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.069      ;
; -1.023 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.944      ;
; -1.009 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.930      ;
; -0.837 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.758      ;
; -0.766 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.687      ;
; -0.688 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.609      ;
; -0.645 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.566      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.753 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.755 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 1.107 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.107 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.116 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.125 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.437      ;
; 1.134 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.446      ;
; 1.143 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.455      ;
; 1.143 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.455      ;
; 1.169 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.481      ;
; 1.170 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.189 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.501      ;
; 1.256 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.568      ;
; 1.262 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.574      ;
; 1.327 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.639      ;
; 1.483 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.795      ;
; 1.517 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.829      ;
; 1.530 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.842      ;
; 1.549 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.861      ;
; 1.838 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.150      ;
; 1.855 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.167      ;
; 1.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.198      ;
; 1.887 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.199      ;
; 1.951 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.263      ;
; 1.960 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.272      ;
; 1.974 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.286      ;
; 1.988 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.298      ;
; 2.002 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.314      ;
; 2.002 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.314      ;
; 2.069 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.381      ;
; 2.096 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.406      ;
; 2.192 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.504      ;
; 2.204 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.516      ;
; 2.205 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.517      ;
; 2.205 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.517      ;
; 2.209 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.521      ;
; 2.257 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.569      ;
; 2.260 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.572      ;
; 2.277 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.589      ;
; 2.278 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.590      ;
; 2.350 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.660      ;
; 2.445 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.757      ;
; 2.458 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.770      ;
; 2.463 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.775      ;
; 2.476 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.788      ;
; 2.477 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.787      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.325  ; 0.513        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.634 ; 3.761 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.903 ; 6.128 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.978 ; 5.173 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.822 ; 4.980 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.113 ; 5.363 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.903 ; 6.128 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.819 ; 5.052 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.440 ; 5.577 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.881 ; 4.982 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.654 ; 5.736 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.817 ; -1.009 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.962 ; -2.235 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -2.053 ; -2.285 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.154 ; -2.382 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.127 ; -2.333 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.459 ; -2.649 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.483 ; -2.690 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.962 ; -2.235 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.276 ; -2.498 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -3.001 ; -3.199 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 9.598  ; 9.282  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 10.861 ; 10.530 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.668  ; 9.309  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 10.068 ; 9.829  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.276  ; 9.155  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.667  ; 9.429  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 10.861 ; 10.530 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 10.098 ; 9.780  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.254  ; 9.161  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.715  ; 9.490  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 10.472 ; 9.991  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.176  ; 4.038  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 12.306 ; 12.542 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.459 ; 10.145 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 12.306 ; 12.542 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.733  ; 8.864  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.930  ; 9.390  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.405  ; 8.669  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.943  ; 8.314  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.930  ; 9.390  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.815  ; 7.716  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.889  ; 8.591  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.879  ; 7.699  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.637  ; 8.351  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.857  ; 7.666  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.357  ; 8.190  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.459  ; 8.172  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.682  ; 7.485  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.122  ; 7.004  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 8.889  ; 8.591  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.176  ; 4.038  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 9.332  ; 9.029  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 8.289  ; 8.046  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.289  ; 8.046  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.526  ; 9.024  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.533  ; 8.418  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.989  ; 8.818  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 9.481  ; 9.078  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.475  ; 9.083  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.565  ; 8.462  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.953  ; 8.728  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.843  ; 9.332  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.142  ; 4.007  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 8.153  ; 8.327  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.139  ; 8.938  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.206 ; 10.453 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.153  ; 8.327  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.617  ; 7.522  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.182  ; 8.438  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.740  ; 8.097  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.691  ; 9.134  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.617  ; 7.522  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.952  ; 6.838  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.680  ; 7.506  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.408  ; 8.132  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.660  ; 7.476  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.142  ; 7.981  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.239  ; 7.963  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.491  ; 7.300  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.952  ; 6.838  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 8.651  ; 8.365  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.142  ; 4.007  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.751  ;        ;        ; 7.732  ;
; res        ; apin[1]     ; 9.439  ; 9.224  ; 9.646  ; 9.306  ;
; res        ; apin[2]     ; 8.613  ; 7.859  ; 8.188  ; 8.721  ;
; res        ; apin[3]     ; 9.085  ; 8.816  ; 9.130  ; 9.034  ;
; res        ; apin[4]     ; 9.348  ; 9.876  ; 10.432 ; 9.214  ;
; res        ; apin[5]     ; 9.542  ; 9.124  ; 9.535  ; 9.432  ;
; res        ; apin[6]     ; 8.698  ; 8.507  ; 8.690  ; 8.813  ;
; res        ; apin[7]     ; 9.104  ; 8.934  ; 9.367  ; 8.978  ;
; res        ; apin[8]     ; 9.867  ; 9.378  ; 9.953  ; 9.631  ;
; res        ; ctpin[0]    ; 9.770  ; 9.589  ; 10.033 ; 9.633  ;
; res        ; ctpin[5]    ; 11.750 ; 11.657 ; 11.794 ; 12.113 ;
; res        ; ctpin[6]    ; 8.093  ;        ;        ; 8.435  ;
; res        ; outpin[0]   ; 7.792  ;        ;        ; 8.247  ;
; res        ; outpin[1]   ;        ; 7.709  ; 7.576  ;        ;
; res        ; outpin[2]   ;        ; 8.785  ; 8.563  ;        ;
; res        ; outpin[3]   ;        ; 7.160  ; 7.467  ;        ;
; xpin[0]    ; ctpin[5]    ; 12.250 ;        ;        ; 12.671 ;
; xpin[1]    ; ctpin[0]    ; 11.094 ;        ;        ; 10.935 ;
; xpin[1]    ; ctpin[5]    ;        ; 12.904 ; 13.096 ;        ;
; xpin[2]    ; ctpin[0]    ; 11.581 ;        ;        ; 11.583 ;
; xpin[2]    ; ctpin[5]    ;        ; 13.664 ; 13.750 ;        ;
; xpin[3]    ; ctpin[0]    ; 12.371 ; 11.305 ; 11.696 ; 12.348 ;
; xpin[3]    ; ctpin[5]    ; 12.917 ; 14.454 ; 14.515 ; 13.322 ;
; xpin[4]    ; ctpin[5]    ; 12.608 ;        ;        ; 13.045 ;
; xpin[4]    ; ctpin[6]    ;        ; 9.858  ; 9.941  ;        ;
; xpin[5]    ; ctpin[0]    ; 11.908 ;        ;        ; 11.797 ;
; xpin[5]    ; ctpin[5]    ; 12.282 ; 13.991 ; 13.964 ; 12.763 ;
; xpin[5]    ; ctpin[6]    ; 9.377  ;        ;        ; 9.768  ;
; xpin[6]    ; ctpin[0]    ; 11.349 ;        ;        ; 11.202 ;
; xpin[6]    ; ctpin[5]    ;        ; 13.432 ; 13.369 ;        ;
; xpin[7]    ; ctpin[0]    ; 12.122 ;        ;        ; 11.956 ;
; xpin[7]    ; ctpin[5]    ;        ; 14.205 ; 14.123 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.567  ;        ;        ; 7.552  ;
; res        ; apin[1]     ; 8.957  ; 8.797  ; 9.377  ; 8.686  ;
; res        ; apin[2]     ; 8.332  ; 7.676  ; 7.993  ; 8.400  ;
; res        ; apin[3]     ; 8.773  ; 8.249  ; 8.651  ; 8.677  ;
; res        ; apin[4]     ; 9.102  ; 9.527  ; 10.064 ; 8.975  ;
; res        ; apin[5]     ; 9.212  ; 8.508  ; 9.084  ; 9.122  ;
; res        ; apin[6]     ; 7.990  ; 8.121  ; 8.304  ; 8.071  ;
; res        ; apin[7]     ; 8.668  ; 8.627  ; 9.060  ; 8.497  ;
; res        ; apin[8]     ; 9.274  ; 9.131  ; 9.687  ; 8.994  ;
; res        ; ctpin[0]    ; 8.854  ; 8.778  ; 9.246  ; 8.707  ;
; res        ; ctpin[5]    ; 10.673 ; 10.002 ; 9.959  ; 11.010 ;
; res        ; ctpin[6]    ; 7.885  ;        ;        ; 8.158  ;
; res        ; outpin[0]   ; 7.607  ;        ;        ; 8.047  ;
; res        ; outpin[1]   ;        ; 7.528  ; 7.402  ;        ;
; res        ; outpin[2]   ;        ; 8.565  ; 8.353  ;        ;
; res        ; outpin[3]   ;        ; 6.922  ; 7.235  ;        ;
; xpin[0]    ; ctpin[5]    ; 11.804 ;        ;        ; 12.189 ;
; xpin[1]    ; ctpin[0]    ; 10.760 ;        ;        ; 10.580 ;
; xpin[1]    ; ctpin[5]    ;        ; 12.498 ; 12.654 ;        ;
; xpin[2]    ; ctpin[0]    ; 11.219 ;        ;        ; 11.210 ;
; xpin[2]    ; ctpin[5]    ;        ; 13.241 ; 13.313 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.852 ; 10.978 ; 11.349 ; 10.714 ;
; xpin[3]    ; ctpin[5]    ; 12.494 ; 12.590 ; 12.788 ; 12.890 ;
; xpin[4]    ; ctpin[5]    ; 12.228 ;        ;        ; 12.645 ;
; xpin[4]    ; ctpin[6]    ;        ; 9.588  ; 9.664  ;        ;
; xpin[5]    ; ctpin[0]    ; 11.531 ;        ;        ; 11.425 ;
; xpin[5]    ; ctpin[5]    ; 11.912 ; 13.553 ; 13.528 ; 12.374 ;
; xpin[5]    ; ctpin[6]    ; 9.123  ;        ;        ; 9.499  ;
; xpin[6]    ; ctpin[0]    ; 10.994 ;        ;        ; 10.853 ;
; xpin[6]    ; ctpin[5]    ;        ; 13.016 ; 12.956 ;        ;
; xpin[7]    ; ctpin[0]    ; 11.719 ;        ;        ; 11.554 ;
; xpin[7]    ; ctpin[5]    ;        ; 13.741 ; 13.657 ;        ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 261.23 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.828 ; -25.079           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.696 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -20.844                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.828 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.758      ;
; -2.828 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.758      ;
; -2.828 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.758      ;
; -2.828 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.758      ;
; -2.765 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.695      ;
; -2.765 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.695      ;
; -2.765 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.695      ;
; -2.765 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.695      ;
; -2.706 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.706 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.706 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.706 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.636      ;
; -2.663 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.663 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.663 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.663 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.334 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.265      ;
; -2.276 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.207      ;
; -2.216 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.147      ;
; -2.187 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.118      ;
; -2.001 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.932      ;
; -1.978 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.909      ;
; -1.947 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.878      ;
; -1.931 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.862      ;
; -1.876 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.805      ;
; -1.869 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.800      ;
; -1.854 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.785      ;
; -1.852 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.781      ;
; -1.813 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.744      ;
; -1.808 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.739      ;
; -1.785 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.716      ;
; -1.770 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.701      ;
; -1.767 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.698      ;
; -1.717 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.648      ;
; -1.659 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.588      ;
; -1.631 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.562      ;
; -1.608 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.539      ;
; -1.565 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.496      ;
; -1.488 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.419      ;
; -1.396 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.325      ;
; -1.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.946      ;
; -0.875 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.806      ;
; -0.865 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.796      ;
; -0.685 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.616      ;
; -0.617 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.548      ;
; -0.542 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.473      ;
; -0.502 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.433      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.696 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.701 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 1.019 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.306      ;
; 1.020 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.028 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.315      ;
; 1.034 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.321      ;
; 1.043 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.330      ;
; 1.062 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.062 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.090 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.091 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.101 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.150 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.437      ;
; 1.172 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.459      ;
; 1.213 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.500      ;
; 1.344 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.631      ;
; 1.370 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.657      ;
; 1.389 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.676      ;
; 1.432 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.719      ;
; 1.631 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.918      ;
; 1.704 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.991      ;
; 1.731 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.018      ;
; 1.732 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.019      ;
; 1.762 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.049      ;
; 1.767 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.053      ;
; 1.793 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.080      ;
; 1.814 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.101      ;
; 1.843 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.130      ;
; 1.844 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.131      ;
; 1.872 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.159      ;
; 1.881 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.167      ;
; 2.001 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.288      ;
; 2.014 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.301      ;
; 2.014 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.301      ;
; 2.017 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.304      ;
; 2.018 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.305      ;
; 2.038 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.325      ;
; 2.041 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.328      ;
; 2.052 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.339      ;
; 2.057 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.344      ;
; 2.109 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.395      ;
; 2.228 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.514      ;
; 2.242 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.529      ;
; 2.259 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.546      ;
; 2.274 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.561      ;
; 2.294 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.581      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.342 ; 3.617 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.400 ; 5.474 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.526 ; 4.587 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.398 ; 4.386 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.669 ; 4.771 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.400 ; 5.474 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.398 ; 4.419 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.044 ; 4.923 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.522 ; 4.360 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.251 ; 5.036 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.762 ; -1.088 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.763 ; -1.913 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.864 ; -1.929 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.950 ; -2.016 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.927 ; -1.966 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.238 ; -2.277 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.257 ; -2.315 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.763 ; -1.913 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.078 ; -2.106 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.758 ; -2.732 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 9.225  ; 8.673  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 10.340 ; 9.866  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.184  ; 8.683  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.671  ; 9.232  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.783  ; 8.627  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.227  ; 8.758  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 10.340 ; 9.866  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.580  ; 9.197  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.718  ; 8.647  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.284  ; 8.843  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 10.012 ; 9.406  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.144  ; 3.966  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.536 ; 11.950 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.963  ; 9.446  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 11.536 ; 11.950 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.229  ; 8.401  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.383  ; 8.969  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.852  ; 8.291  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.450  ; 7.935  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.383  ; 8.969  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.473  ; 7.253  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.528  ; 8.057  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.552  ; 7.233  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.268  ; 7.859  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.545  ; 7.208  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.996  ; 7.710  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.119  ; 7.679  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.356  ; 7.035  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.817  ; 6.595  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 8.528  ; 8.057  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.144  ; 3.966  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 8.977 ; 8.447 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 7.872 ; 7.561 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.872 ; 7.561 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.154 ; 8.423 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.151 ; 7.901 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.603 ; 8.233 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 9.066 ; 8.541 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.069 ; 8.450 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.093 ; 8.000 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.573 ; 8.147 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.436 ; 8.726 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.111 ; 3.938 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 7.689 ; 7.918 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.749 ; 8.330 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.545 ; 9.985 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.689 ; 7.918 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.269 ; 7.078 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.653 ; 8.077 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.269 ; 7.736 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.167 ; 8.730 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.290 ; 7.078 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.662 ; 6.448 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.369 ; 7.062 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.056 ; 7.663 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.362 ; 7.038 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.796 ; 7.522 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 7.916 ; 7.493 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.180 ; 6.871 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.662 ; 6.448 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 8.308 ; 7.855 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.111 ; 3.938 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.415  ;        ;        ; 7.420  ;
; res        ; apin[1]     ; 9.006  ; 8.703  ; 9.427  ; 8.910  ;
; res        ; apin[2]     ; 8.214  ; 7.417  ; 7.990  ; 8.373  ;
; res        ; apin[3]     ; 8.700  ; 8.225  ; 8.899  ; 8.562  ;
; res        ; apin[4]     ; 8.965  ; 9.238  ; 10.154 ; 8.816  ;
; res        ; apin[5]     ; 9.090  ; 8.614  ; 9.214  ; 9.021  ;
; res        ; apin[6]     ; 8.228  ; 8.064  ; 8.353  ; 8.471  ;
; res        ; apin[7]     ; 8.731  ; 8.353  ; 9.108  ; 8.527  ;
; res        ; apin[8]     ; 9.483  ; 8.766  ; 9.696  ; 9.230  ;
; res        ; ctpin[0]    ; 9.342  ; 8.956  ; 9.777  ; 9.130  ;
; res        ; ctpin[5]    ; 11.046 ; 11.159 ; 11.220 ; 11.764 ;
; res        ; ctpin[6]    ; 7.669  ;        ;        ; 8.215  ;
; res        ; outpin[0]   ; 7.319  ;        ;        ; 8.047  ;
; res        ; outpin[1]   ;        ; 7.406  ; 7.259  ;        ;
; res        ; outpin[2]   ;        ; 8.440  ; 8.191  ;        ;
; res        ; outpin[3]   ;        ; 6.763  ; 7.297  ;        ;
; xpin[0]    ; ctpin[5]    ; 11.364 ;        ;        ; 11.842 ;
; xpin[1]    ; ctpin[0]    ; 10.500 ;        ;        ; 10.000 ;
; xpin[1]    ; ctpin[5]    ;        ; 12.113 ; 12.090 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.927 ;        ;        ; 10.631 ;
; xpin[2]    ; ctpin[5]    ;        ; 12.914 ; 12.610 ;        ;
; xpin[3]    ; ctpin[0]    ; 11.658 ; 10.568 ; 10.878 ; 11.334 ;
; xpin[3]    ; ctpin[5]    ; 11.977 ; 13.645 ; 13.313 ; 12.473 ;
; xpin[4]    ; ctpin[5]    ; 11.685 ;        ;        ; 12.239 ;
; xpin[4]    ; ctpin[6]    ;        ; 9.304  ; 9.148  ;        ;
; xpin[5]    ; ctpin[0]    ; 11.302 ;        ;        ; 10.783 ;
; xpin[5]    ; ctpin[5]    ; 11.383 ; 13.289 ; 12.762 ; 11.974 ;
; xpin[5]    ; ctpin[6]    ; 8.765  ;        ;        ; 9.084  ;
; xpin[6]    ; ctpin[0]    ; 10.780 ;        ;        ; 10.220 ;
; xpin[6]    ; ctpin[5]    ;        ; 12.767 ; 12.199 ;        ;
; xpin[7]    ; ctpin[0]    ; 11.509 ;        ;        ; 10.896 ;
; xpin[7]    ; ctpin[5]    ;        ; 13.496 ; 12.875 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.245  ;        ;        ; 7.250  ;
; res        ; apin[1]     ; 8.658  ; 8.218  ; 9.071  ; 8.253  ;
; res        ; apin[2]     ; 7.948  ; 7.253  ; 7.804  ; 8.073  ;
; res        ; apin[3]     ; 8.413  ; 7.737  ; 8.433  ; 8.257  ;
; res        ; apin[4]     ; 8.734  ; 8.920  ; 9.801  ; 8.592  ;
; res        ; apin[5]     ; 8.786  ; 7.949  ; 8.894  ; 8.731  ;
; res        ; apin[6]     ; 7.592  ; 7.701  ; 8.018  ; 7.779  ;
; res        ; apin[7]     ; 8.330  ; 8.080  ; 8.816  ; 8.091  ;
; res        ; apin[8]     ; 8.940  ; 8.542  ; 9.440  ; 8.556  ;
; res        ; ctpin[0]    ; 8.506  ; 8.239  ; 8.992  ; 8.274  ;
; res        ; ctpin[5]    ; 9.939  ; 9.590  ; 9.463  ; 10.542 ;
; res        ; ctpin[6]    ; 7.427  ;        ;        ; 7.895  ;
; res        ; outpin[0]   ; 7.152  ;        ;        ; 7.856  ;
; res        ; outpin[1]   ;        ; 7.239  ; 7.099  ;        ;
; res        ; outpin[2]   ;        ; 8.234  ; 7.997  ;        ;
; res        ; outpin[3]   ;        ; 6.550  ; 7.075  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.963 ;        ;        ; 11.407 ;
; xpin[1]    ; ctpin[0]    ; 10.199 ;        ;        ; 9.690  ;
; xpin[1]    ; ctpin[5]    ;        ; 11.748 ; 11.696 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.589 ;        ;        ; 10.296 ;
; xpin[2]    ; ctpin[5]    ;        ; 12.523 ; 12.216 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.285 ; 10.270 ; 10.567 ; 9.830  ;
; xpin[3]    ; ctpin[5]    ; 11.598 ; 11.834 ; 11.836 ; 12.078 ;
; xpin[4]    ; ctpin[5]    ; 11.343 ;        ;        ; 11.874 ;
; xpin[4]    ; ctpin[6]    ;        ; 9.059  ; 8.905  ;        ;
; xpin[5]    ; ctpin[0]    ; 10.951 ;        ;        ; 10.457 ;
; xpin[5]    ; ctpin[5]    ; 11.052 ; 12.885 ; 12.377 ; 11.621 ;
; xpin[5]    ; ctpin[6]    ; 8.538  ;        ;        ; 8.847  ;
; xpin[6]    ; ctpin[0]    ; 10.448 ;        ;        ; 9.916  ;
; xpin[6]    ; ctpin[5]    ;        ; 12.382 ; 11.836 ;        ;
; xpin[7]    ; ctpin[0]    ; 11.128 ;        ;        ; 10.542 ;
; xpin[7]    ; ctpin[5]    ;        ; 13.062 ; 12.462 ;        ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.777 ; -5.342            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.289 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.656                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.727      ;
; -0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.727      ;
; -0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.727      ;
; -0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.727      ;
; -0.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.671      ;
; -0.712 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.662      ;
; -0.709 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.659      ;
; -0.709 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.659      ;
; -0.709 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.659      ;
; -0.709 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.659      ;
; -0.535 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.485      ;
; -0.475 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.470 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.420      ;
; -0.462 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.412      ;
; -0.386 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.334      ;
; -0.368 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.364 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.314      ;
; -0.326 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.274      ;
; -0.321 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.310 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.304 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.254      ;
; -0.299 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.291 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.271 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.221      ;
; -0.260 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.210      ;
; -0.253 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.236 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.186      ;
; -0.234 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.184      ;
; -0.212 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.160      ;
; -0.178 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.128      ;
; -0.172 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.120      ;
; -0.152 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.102      ;
; -0.123 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.073      ;
; 0.117  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.833      ;
; 0.138  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.812      ;
; 0.148  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.802      ;
; 0.193  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.757      ;
; 0.254  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.696      ;
; 0.279  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.671      ;
; 0.300  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.650      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.289 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.291 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.438 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.439 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.444 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.448 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.451 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.451 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.457 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.469 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.469 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.471 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.499 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.501 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.510 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.593 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.734      ;
; 0.603 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.744      ;
; 0.633 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.634 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.775      ;
; 0.723 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.864      ;
; 0.758 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.899      ;
; 0.776 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.917      ;
; 0.776 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.917      ;
; 0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.918      ;
; 0.777 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.918      ;
; 0.778 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.919      ;
; 0.780 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.919      ;
; 0.802 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.943      ;
; 0.830 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.971      ;
; 0.865 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.006      ;
; 0.876 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.017      ;
; 0.880 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.021      ;
; 0.893 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.034      ;
; 0.897 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.038      ;
; 0.905 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.905 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.044      ;
; 0.913 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.054      ;
; 0.913 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.054      ;
; 0.926 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.087      ;
; 0.969 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.110      ;
; 0.975 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 0.977 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.116      ;
; 0.983 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.122      ;
; 1.002 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.143      ;
; 1.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.156      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 1.605 ; 1.822 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.565 ; 3.214 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.180 ; 2.774 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.097 ; 2.714 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.209 ; 2.821 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.565 ; 3.214 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.082 ; 2.803 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.318 ; 3.040 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.045 ; 2.727 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.360 ; 3.070 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.409 ; -0.653 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.929 ; -1.552 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.929 ; -1.552 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.971 ; -1.581 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.946 ; -1.563 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.108 ; -1.744 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.114 ; -1.768 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -0.941 ; -1.571 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.998 ; -1.646 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.293 ; -1.957 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 4.385 ; 4.621 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 4.931 ; 5.102 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.373 ; 4.423 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.592 ; 4.718 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 4.325 ; 4.426 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.415 ; 4.582 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.931 ; 5.102 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.622 ; 4.668 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.320 ; 4.353 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.413 ; 4.631 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.712 ; 4.919 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.411 ; 2.022 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.907 ; 5.638 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.697 ; 4.861 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 5.907 ; 5.638 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.188 ; 4.117 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.417 ; 4.306 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.133 ; 3.962 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.894 ; 3.831 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.417 ; 4.306 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.629 ; 3.752 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.085 ; 4.275 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.679 ; 3.817 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.989 ; 4.157 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.650 ; 3.787 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.908 ; 4.094 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.908 ; 4.079 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.573 ; 3.685 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.333 ; 3.436 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 4.085 ; 4.275 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.411 ; 2.022 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 4.270 ; 4.497 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.837 ; 3.855 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.837 ; 3.855 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.296 ; 4.430 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.967 ; 4.163 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.131 ; 4.297 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.353 ; 4.475 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.256 ; 4.465 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.025 ; 4.058 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.093 ; 4.301 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.432 ; 4.598 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.397 ; 2.007 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.952 ; 3.876 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.146 ; 4.355 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 5.002 ; 4.786 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.952 ; 3.876 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.543 ; 3.662 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.027 ; 3.861 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.798 ; 3.736 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.303 ; 4.194 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.543 ; 3.662 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.258 ; 3.357 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.590 ; 3.723 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.888 ; 4.050 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.563 ; 3.695 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.812 ; 3.991 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.811 ; 3.978 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.488 ; 3.596 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.258 ; 3.357 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.982 ; 4.165 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.397 ; 2.007 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.672 ;       ;       ; 3.981 ;
; res        ; apin[1]     ; 4.404 ; 4.517 ; 4.684 ; 4.742 ;
; res        ; apin[2]     ; 4.113 ; 4.003 ; 4.074 ; 4.508 ;
; res        ; apin[3]     ; 4.247 ; 4.381 ; 4.415 ; 4.666 ;
; res        ; apin[4]     ; 4.373 ; 4.955 ; 4.949 ; 4.794 ;
; res        ; apin[5]     ; 4.456 ; 4.456 ; 4.622 ; 4.782 ;
; res        ; apin[6]     ; 4.154 ; 4.143 ; 4.322 ; 4.467 ;
; res        ; apin[7]     ; 4.217 ; 4.465 ; 4.520 ; 4.664 ;
; res        ; apin[8]     ; 4.546 ; 4.718 ; 4.713 ; 4.989 ;
; res        ; ctpin[0]    ; 4.491 ; 4.695 ; 4.778 ; 4.894 ;
; res        ; ctpin[5]    ; 5.755 ; 5.409 ; 5.940 ; 5.696 ;
; res        ; ctpin[6]    ; 4.041 ;       ;       ; 4.163 ;
; res        ; outpin[0]   ; 3.932 ;       ;       ; 4.031 ;
; res        ; outpin[1]   ;       ; 3.634 ; 3.986 ;       ;
; res        ; outpin[2]   ;       ; 4.110 ; 4.510 ;       ;
; res        ; outpin[3]   ;       ; 3.586 ; 3.743 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.971 ;       ;       ; 6.335 ;
; xpin[1]    ; ctpin[0]    ; 5.053 ;       ;       ; 5.804 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.971 ; 6.786 ;       ;
; xpin[2]    ; ctpin[0]    ; 5.272 ;       ;       ; 6.019 ;
; xpin[2]    ; ctpin[5]    ;       ; 6.213 ; 7.101 ;       ;
; xpin[3]    ; ctpin[0]    ; 5.628 ; 5.384 ; 5.959 ; 6.412 ;
; xpin[3]    ; ctpin[5]    ; 6.275 ; 6.569 ; 7.494 ; 6.637 ;
; xpin[4]    ; ctpin[5]    ; 6.140 ;       ;       ; 6.506 ;
; xpin[4]    ; ctpin[6]    ;       ; 4.605 ; 5.379 ;       ;
; xpin[5]    ; ctpin[0]    ; 5.381 ;       ;       ; 6.238 ;
; xpin[5]    ; ctpin[5]    ; 6.027 ; 6.322 ; 7.320 ; 6.398 ;
; xpin[5]    ; ctpin[6]    ; 4.603 ;       ;       ; 5.142 ;
; xpin[6]    ; ctpin[0]    ; 5.108 ;       ;       ; 5.925 ;
; xpin[6]    ; ctpin[5]    ;       ; 6.049 ; 7.007 ;       ;
; xpin[7]    ; ctpin[0]    ; 5.423 ;       ;       ; 6.268 ;
; xpin[7]    ; ctpin[5]    ;       ; 6.364 ; 7.350 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.591 ;       ;       ; 3.901 ;
; res        ; apin[1]     ; 4.115 ; 4.398 ; 4.472 ; 4.540 ;
; res        ; apin[2]     ; 3.987 ; 3.910 ; 3.992 ; 4.366 ;
; res        ; apin[3]     ; 4.106 ; 4.116 ; 4.241 ; 4.484 ;
; res        ; apin[4]     ; 4.263 ; 4.790 ; 4.798 ; 4.683 ;
; res        ; apin[5]     ; 4.307 ; 4.278 ; 4.344 ; 4.642 ;
; res        ; apin[6]     ; 3.838 ; 3.977 ; 4.155 ; 4.146 ;
; res        ; apin[7]     ; 4.036 ; 4.316 ; 4.389 ; 4.450 ;
; res        ; apin[8]     ; 4.251 ; 4.594 ; 4.604 ; 4.708 ;
; res        ; ctpin[0]    ; 4.089 ; 4.321 ; 4.442 ; 4.504 ;
; res        ; ctpin[5]    ; 5.260 ; 4.672 ; 5.149 ; 5.263 ;
; res        ; ctpin[6]    ; 3.894 ;       ;       ; 4.052 ;
; res        ; outpin[0]   ; 3.840 ;       ;       ; 3.949 ;
; res        ; outpin[1]   ;       ; 3.554 ; 3.907 ;       ;
; res        ; outpin[2]   ;       ; 4.013 ; 4.413 ;       ;
; res        ; outpin[3]   ;       ; 3.471 ; 3.642 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.754 ;       ;       ; 6.108 ;
; xpin[1]    ; ctpin[0]    ; 4.902 ;       ;       ; 5.627 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.785 ; 6.570 ;       ;
; xpin[2]    ; ctpin[0]    ; 5.117 ;       ;       ; 5.837 ;
; xpin[2]    ; ctpin[5]    ;       ; 6.026 ; 6.889 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.961 ; 5.231 ; 5.798 ; 5.711 ;
; xpin[3]    ; ctpin[5]    ; 6.067 ; 5.844 ; 6.654 ; 6.437 ;
; xpin[4]    ; ctpin[5]    ; 5.955 ;       ;       ; 6.321 ;
; xpin[4]    ; ctpin[6]    ;       ; 4.480 ; 5.242 ;       ;
; xpin[5]    ; ctpin[0]    ; 5.224 ;       ;       ; 6.054 ;
; xpin[5]    ; ctpin[5]    ; 5.851 ; 6.133 ; 7.106 ; 6.220 ;
; xpin[5]    ; ctpin[6]    ; 4.485 ;       ;       ; 5.015 ;
; xpin[6]    ; ctpin[0]    ; 4.960 ;       ;       ; 5.753 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.869 ; 6.805 ;       ;
; xpin[7]    ; ctpin[0]    ; 5.255 ;       ;       ; 6.064 ;
; xpin[7]    ; ctpin[5]    ;       ; 6.164 ; 7.116 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.182  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.182  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -28.246 ; 0.0   ; 0.0      ; 0.0     ; -20.844             ;
;  clk             ; -28.246 ; 0.000 ; N/A      ; N/A     ; -20.844             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.634 ; 3.761 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.903 ; 6.128 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.978 ; 5.173 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.822 ; 4.980 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.113 ; 5.363 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.903 ; 6.128 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.819 ; 5.052 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.440 ; 5.577 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.881 ; 4.982 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.654 ; 5.736 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.409 ; -0.653 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.929 ; -1.552 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.929 ; -1.552 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.971 ; -1.581 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.946 ; -1.563 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.108 ; -1.744 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.114 ; -1.768 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -0.941 ; -1.571 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.998 ; -1.646 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.293 ; -1.957 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 9.598  ; 9.282  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 10.861 ; 10.530 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.668  ; 9.309  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 10.068 ; 9.829  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.276  ; 9.155  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.667  ; 9.429  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 10.861 ; 10.530 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 10.098 ; 9.780  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.254  ; 9.161  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.715  ; 9.490  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 10.472 ; 9.991  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.176  ; 4.038  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 12.306 ; 12.542 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.459 ; 10.145 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 12.306 ; 12.542 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.733  ; 8.864  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.930  ; 9.390  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.405  ; 8.669  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.943  ; 8.314  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.930  ; 9.390  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.815  ; 7.716  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.889  ; 8.591  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.879  ; 7.699  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.637  ; 8.351  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.857  ; 7.666  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.357  ; 8.190  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.459  ; 8.172  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.682  ; 7.485  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.122  ; 7.004  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 8.889  ; 8.591  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.176  ; 4.038  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 4.270 ; 4.497 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.837 ; 3.855 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.837 ; 3.855 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.296 ; 4.430 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.967 ; 4.163 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.131 ; 4.297 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.353 ; 4.475 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.256 ; 4.465 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.025 ; 4.058 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.093 ; 4.301 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.432 ; 4.598 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.397 ; 2.007 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.952 ; 3.876 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.146 ; 4.355 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 5.002 ; 4.786 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.952 ; 3.876 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.543 ; 3.662 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 4.027 ; 3.861 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.798 ; 3.736 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.303 ; 4.194 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.543 ; 3.662 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.258 ; 3.357 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.590 ; 3.723 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.888 ; 4.050 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.563 ; 3.695 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.812 ; 3.991 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.811 ; 3.978 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.488 ; 3.596 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.258 ; 3.357 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.982 ; 4.165 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.397 ; 2.007 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.751  ;        ;        ; 7.732  ;
; res        ; apin[1]     ; 9.439  ; 9.224  ; 9.646  ; 9.306  ;
; res        ; apin[2]     ; 8.613  ; 7.859  ; 8.188  ; 8.721  ;
; res        ; apin[3]     ; 9.085  ; 8.816  ; 9.130  ; 9.034  ;
; res        ; apin[4]     ; 9.348  ; 9.876  ; 10.432 ; 9.214  ;
; res        ; apin[5]     ; 9.542  ; 9.124  ; 9.535  ; 9.432  ;
; res        ; apin[6]     ; 8.698  ; 8.507  ; 8.690  ; 8.813  ;
; res        ; apin[7]     ; 9.104  ; 8.934  ; 9.367  ; 8.978  ;
; res        ; apin[8]     ; 9.867  ; 9.378  ; 9.953  ; 9.631  ;
; res        ; ctpin[0]    ; 9.770  ; 9.589  ; 10.033 ; 9.633  ;
; res        ; ctpin[5]    ; 11.750 ; 11.657 ; 11.794 ; 12.113 ;
; res        ; ctpin[6]    ; 8.093  ;        ;        ; 8.435  ;
; res        ; outpin[0]   ; 7.792  ;        ;        ; 8.247  ;
; res        ; outpin[1]   ;        ; 7.709  ; 7.576  ;        ;
; res        ; outpin[2]   ;        ; 8.785  ; 8.563  ;        ;
; res        ; outpin[3]   ;        ; 7.160  ; 7.467  ;        ;
; xpin[0]    ; ctpin[5]    ; 12.250 ;        ;        ; 12.671 ;
; xpin[1]    ; ctpin[0]    ; 11.094 ;        ;        ; 10.935 ;
; xpin[1]    ; ctpin[5]    ;        ; 12.904 ; 13.096 ;        ;
; xpin[2]    ; ctpin[0]    ; 11.581 ;        ;        ; 11.583 ;
; xpin[2]    ; ctpin[5]    ;        ; 13.664 ; 13.750 ;        ;
; xpin[3]    ; ctpin[0]    ; 12.371 ; 11.305 ; 11.696 ; 12.348 ;
; xpin[3]    ; ctpin[5]    ; 12.917 ; 14.454 ; 14.515 ; 13.322 ;
; xpin[4]    ; ctpin[5]    ; 12.608 ;        ;        ; 13.045 ;
; xpin[4]    ; ctpin[6]    ;        ; 9.858  ; 9.941  ;        ;
; xpin[5]    ; ctpin[0]    ; 11.908 ;        ;        ; 11.797 ;
; xpin[5]    ; ctpin[5]    ; 12.282 ; 13.991 ; 13.964 ; 12.763 ;
; xpin[5]    ; ctpin[6]    ; 9.377  ;        ;        ; 9.768  ;
; xpin[6]    ; ctpin[0]    ; 11.349 ;        ;        ; 11.202 ;
; xpin[6]    ; ctpin[5]    ;        ; 13.432 ; 13.369 ;        ;
; xpin[7]    ; ctpin[0]    ; 12.122 ;        ;        ; 11.956 ;
; xpin[7]    ; ctpin[5]    ;        ; 14.205 ; 14.123 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.591 ;       ;       ; 3.901 ;
; res        ; apin[1]     ; 4.115 ; 4.398 ; 4.472 ; 4.540 ;
; res        ; apin[2]     ; 3.987 ; 3.910 ; 3.992 ; 4.366 ;
; res        ; apin[3]     ; 4.106 ; 4.116 ; 4.241 ; 4.484 ;
; res        ; apin[4]     ; 4.263 ; 4.790 ; 4.798 ; 4.683 ;
; res        ; apin[5]     ; 4.307 ; 4.278 ; 4.344 ; 4.642 ;
; res        ; apin[6]     ; 3.838 ; 3.977 ; 4.155 ; 4.146 ;
; res        ; apin[7]     ; 4.036 ; 4.316 ; 4.389 ; 4.450 ;
; res        ; apin[8]     ; 4.251 ; 4.594 ; 4.604 ; 4.708 ;
; res        ; ctpin[0]    ; 4.089 ; 4.321 ; 4.442 ; 4.504 ;
; res        ; ctpin[5]    ; 5.260 ; 4.672 ; 5.149 ; 5.263 ;
; res        ; ctpin[6]    ; 3.894 ;       ;       ; 4.052 ;
; res        ; outpin[0]   ; 3.840 ;       ;       ; 3.949 ;
; res        ; outpin[1]   ;       ; 3.554 ; 3.907 ;       ;
; res        ; outpin[2]   ;       ; 4.013 ; 4.413 ;       ;
; res        ; outpin[3]   ;       ; 3.471 ; 3.642 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.754 ;       ;       ; 6.108 ;
; xpin[1]    ; ctpin[0]    ; 4.902 ;       ;       ; 5.627 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.785 ; 6.570 ;       ;
; xpin[2]    ; ctpin[0]    ; 5.117 ;       ;       ; 5.837 ;
; xpin[2]    ; ctpin[5]    ;       ; 6.026 ; 6.889 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.961 ; 5.231 ; 5.798 ; 5.711 ;
; xpin[3]    ; ctpin[5]    ; 6.067 ; 5.844 ; 6.654 ; 6.437 ;
; xpin[4]    ; ctpin[5]    ; 5.955 ;       ;       ; 6.321 ;
; xpin[4]    ; ctpin[6]    ;       ; 4.480 ; 5.242 ;       ;
; xpin[5]    ; ctpin[0]    ; 5.224 ;       ;       ; 6.054 ;
; xpin[5]    ; ctpin[5]    ; 5.851 ; 6.133 ; 7.106 ; 6.220 ;
; xpin[5]    ; ctpin[6]    ; 4.485 ;       ;       ; 5.015 ;
; xpin[6]    ; ctpin[0]    ; 4.960 ;       ;       ; 5.753 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.869 ; 6.805 ;       ;
; xpin[7]    ; ctpin[0]    ; 5.255 ;       ;       ; 6.064 ;
; xpin[7]    ; ctpin[5]    ;       ; 6.164 ; 7.116 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; clkout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 285      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 285      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 94    ; 94   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon May 06 18:47:22 2019
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.182
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.182       -28.246 clk 
Info: Worst-case hold slack is 0.752
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.752         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.844 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.828
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.828       -25.079 clk 
Info: Worst-case hold slack is 0.696
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.696         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.844 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.777
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.777        -5.342 clk 
Info: Worst-case hold slack is 0.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.289         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -15.656 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 272 megabytes
    Info: Processing ended: Mon May 06 18:47:26 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


