
//module divider_top(
//input wire CLK100MHZ,
//input wire [10:0] SW,
//input wire BTNC,
//input wire AN[7:0],
//output wire CA,CB,CC,CD,CE,CF,CG,
//output wire [6:0]LED
//    );

////assign AN= 8'b11111110;
 
//divider 
//FTDL(
//.clock(CLK100MHZ)
// , resetn(BTNC) ,
// .E(SW[10]) ,
//  .DataA(SW[5:0]) ,
//   .DataB(SW[9:6]) , 
//   .done(LED[0]) , 
//   .Q(LED[6:1]), 
//   .SEG({CA,CB,CC,CD,CE,CF,CG})
//   );
 
    
//endmodule
