# mini_CPU
+ 南开大学2020秋季学期Verilog课程设计，作者：黎鸿儒 指导教师：任立儒
+ 基于Verilog HDL的精简指令集数据处理单元
+ 14位地址宽度
+ 8位数据宽度
+ 每个指令周期包含8个时钟周期
+ 八个基本部件：1)时钟发生器 2)指令寄存器 3)累加器 4)算术逻辑运算单元 5)数据控制器 6)状态控制器 7)程序计数器 8)地址多路器
