Fitter report for volume_block
Thu Mar 15 14:39:28 2018
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; Fitter Summary                                                                         ;
+------------------------------------+---------------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 15 14:39:28 2018             ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1.33 SJ Full Version ;
; Revision Name                      ; volume_block                                      ;
; Top-level Entity Name              ; volume_block                                      ;
; Family                             ; Cyclone IV E                                      ;
; Device                             ; EP4CE115F29C7                                     ;
; Timing Models                      ; Final                                             ;
; Total logic elements               ; 756 / 114,480 ( < 1 % )                           ;
;     Total combinational functions  ; 716 / 114,480 ( < 1 % )                           ;
;     Dedicated logic registers      ; 84 / 114,480 ( < 1 % )                            ;
; Total registers                    ; 84                                                ;
; Total pins                         ; 138 / 529 ( 26 % )                                ;
; Total virtual pins                 ; 0                                                 ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 4 / 532 ( < 1 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                     ;
+------------------------------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.68        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  24.1%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; RDAC2[0]         ; Incomplete set of assignments ;
; RDAC2[1]         ; Incomplete set of assignments ;
; RDAC2[2]         ; Incomplete set of assignments ;
; RDAC2[3]         ; Incomplete set of assignments ;
; RDAC2[4]         ; Incomplete set of assignments ;
; RDAC2[5]         ; Incomplete set of assignments ;
; RDAC2[6]         ; Incomplete set of assignments ;
; RDAC2[7]         ; Incomplete set of assignments ;
; RDAC2[8]         ; Incomplete set of assignments ;
; RDAC2[9]         ; Incomplete set of assignments ;
; RDAC2[10]        ; Incomplete set of assignments ;
; RDAC2[11]        ; Incomplete set of assignments ;
; RDAC2[12]        ; Incomplete set of assignments ;
; RDAC2[13]        ; Incomplete set of assignments ;
; RDAC2[14]        ; Incomplete set of assignments ;
; RDAC2[15]        ; Incomplete set of assignments ;
; RDAC2[16]        ; Incomplete set of assignments ;
; RDAC2[17]        ; Incomplete set of assignments ;
; RDAC2[18]        ; Incomplete set of assignments ;
; RDAC2[19]        ; Incomplete set of assignments ;
; RDAC2[20]        ; Incomplete set of assignments ;
; RDAC2[21]        ; Incomplete set of assignments ;
; RDAC2[22]        ; Incomplete set of assignments ;
; RDAC2[23]        ; Incomplete set of assignments ;
; RDAC2[24]        ; Incomplete set of assignments ;
; RDAC2[25]        ; Incomplete set of assignments ;
; RDAC2[26]        ; Incomplete set of assignments ;
; RDAC2[27]        ; Incomplete set of assignments ;
; RDAC2[28]        ; Incomplete set of assignments ;
; RDAC2[29]        ; Incomplete set of assignments ;
; RDAC2[30]        ; Incomplete set of assignments ;
; RDAC2[31]        ; Incomplete set of assignments ;
; RDAC2[32]        ; Incomplete set of assignments ;
; RDAC2[33]        ; Incomplete set of assignments ;
; RDAC2[34]        ; Incomplete set of assignments ;
; RDAC2[35]        ; Incomplete set of assignments ;
; RDAC2[36]        ; Incomplete set of assignments ;
; RDAC2[37]        ; Incomplete set of assignments ;
; RDAC2[38]        ; Incomplete set of assignments ;
; RDAC2[39]        ; Incomplete set of assignments ;
; RDAC2[40]        ; Incomplete set of assignments ;
; RDAC2[41]        ; Incomplete set of assignments ;
; LDAC2[0]         ; Incomplete set of assignments ;
; LDAC2[1]         ; Incomplete set of assignments ;
; LDAC2[2]         ; Incomplete set of assignments ;
; LDAC2[3]         ; Incomplete set of assignments ;
; LDAC2[4]         ; Incomplete set of assignments ;
; LDAC2[5]         ; Incomplete set of assignments ;
; LDAC2[6]         ; Incomplete set of assignments ;
; LDAC2[7]         ; Incomplete set of assignments ;
; LDAC2[8]         ; Incomplete set of assignments ;
; LDAC2[9]         ; Incomplete set of assignments ;
; LDAC2[10]        ; Incomplete set of assignments ;
; LDAC2[11]        ; Incomplete set of assignments ;
; LDAC2[12]        ; Incomplete set of assignments ;
; LDAC2[13]        ; Incomplete set of assignments ;
; LDAC2[14]        ; Incomplete set of assignments ;
; LDAC2[15]        ; Incomplete set of assignments ;
; LDAC2[16]        ; Incomplete set of assignments ;
; LDAC2[17]        ; Incomplete set of assignments ;
; LDAC2[18]        ; Incomplete set of assignments ;
; LDAC2[19]        ; Incomplete set of assignments ;
; LDAC2[20]        ; Incomplete set of assignments ;
; LDAC2[21]        ; Incomplete set of assignments ;
; LDAC2[22]        ; Incomplete set of assignments ;
; LDAC2[23]        ; Incomplete set of assignments ;
; LDAC2[24]        ; Incomplete set of assignments ;
; LDAC2[25]        ; Incomplete set of assignments ;
; LDAC2[26]        ; Incomplete set of assignments ;
; LDAC2[27]        ; Incomplete set of assignments ;
; LDAC2[28]        ; Incomplete set of assignments ;
; LDAC2[29]        ; Incomplete set of assignments ;
; LDAC2[30]        ; Incomplete set of assignments ;
; LDAC2[31]        ; Incomplete set of assignments ;
; LDAC2[32]        ; Incomplete set of assignments ;
; LDAC2[33]        ; Incomplete set of assignments ;
; LDAC2[34]        ; Incomplete set of assignments ;
; LDAC2[35]        ; Incomplete set of assignments ;
; LDAC2[36]        ; Incomplete set of assignments ;
; LDAC2[37]        ; Incomplete set of assignments ;
; LDAC2[38]        ; Incomplete set of assignments ;
; LDAC2[39]        ; Incomplete set of assignments ;
; LDAC2[40]        ; Incomplete set of assignments ;
; LDAC2[41]        ; Incomplete set of assignments ;
; clk              ; Incomplete set of assignments ;
; rstn             ; Incomplete set of assignments ;
; volume_ctrl[0]   ; Incomplete set of assignments ;
; volume_ctrl[1]   ; Incomplete set of assignments ;
; volume_ctrl[2]   ; Incomplete set of assignments ;
; volume_ctrl[3]   ; Incomplete set of assignments ;
; stored_audio[0]  ; Incomplete set of assignments ;
; RDAC[0]          ; Incomplete set of assignments ;
; stored_audio[1]  ; Incomplete set of assignments ;
; RDAC[1]          ; Incomplete set of assignments ;
; stored_audio[2]  ; Incomplete set of assignments ;
; RDAC[2]          ; Incomplete set of assignments ;
; stored_audio[3]  ; Incomplete set of assignments ;
; RDAC[3]          ; Incomplete set of assignments ;
; stored_audio[4]  ; Incomplete set of assignments ;
; RDAC[4]          ; Incomplete set of assignments ;
; stored_audio[5]  ; Incomplete set of assignments ;
; RDAC[5]          ; Incomplete set of assignments ;
; stored_audio[6]  ; Incomplete set of assignments ;
; RDAC[6]          ; Incomplete set of assignments ;
; stored_audio[7]  ; Incomplete set of assignments ;
; RDAC[7]          ; Incomplete set of assignments ;
; stored_audio[8]  ; Incomplete set of assignments ;
; RDAC[8]          ; Incomplete set of assignments ;
; stored_audio[9]  ; Incomplete set of assignments ;
; RDAC[9]          ; Incomplete set of assignments ;
; stored_audio[10] ; Incomplete set of assignments ;
; RDAC[10]         ; Incomplete set of assignments ;
; stored_audio[11] ; Incomplete set of assignments ;
; RDAC[11]         ; Incomplete set of assignments ;
; stored_audio[12] ; Incomplete set of assignments ;
; RDAC[12]         ; Incomplete set of assignments ;
; stored_audio[13] ; Incomplete set of assignments ;
; RDAC[13]         ; Incomplete set of assignments ;
; stored_audio[14] ; Incomplete set of assignments ;
; RDAC[14]         ; Incomplete set of assignments ;
; stored_audio[15] ; Incomplete set of assignments ;
; RDAC[15]         ; Incomplete set of assignments ;
; LDAC[0]          ; Incomplete set of assignments ;
; LDAC[1]          ; Incomplete set of assignments ;
; LDAC[2]          ; Incomplete set of assignments ;
; LDAC[3]          ; Incomplete set of assignments ;
; LDAC[4]          ; Incomplete set of assignments ;
; LDAC[5]          ; Incomplete set of assignments ;
; LDAC[6]          ; Incomplete set of assignments ;
; LDAC[7]          ; Incomplete set of assignments ;
; LDAC[8]          ; Incomplete set of assignments ;
; LDAC[9]          ; Incomplete set of assignments ;
; LDAC[10]         ; Incomplete set of assignments ;
; LDAC[11]         ; Incomplete set of assignments ;
; LDAC[12]         ; Incomplete set of assignments ;
; LDAC[13]         ; Incomplete set of assignments ;
; LDAC[14]         ; Incomplete set of assignments ;
; LDAC[15]         ; Incomplete set of assignments ;
+------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                         ;
+----------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; LDAC_mixed[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; LDAC_mixed[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; RDAC_mixed[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; DATAA            ;                       ;
+----------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1125 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1125 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1115    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/joslo753/Desktop/Volume/output_files/volume_block.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 756 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 672                     ;
;     -- Register only                        ; 40                      ;
;     -- Combinational with a register        ; 44                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 96                      ;
;     -- 3 input functions                    ; 274                     ;
;     -- <=2 input functions                  ; 346                     ;
;     -- Register only                        ; 40                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 424                     ;
;     -- arithmetic mode                      ; 292                     ;
;                                             ;                         ;
; Total registers*                            ; 84 / 117,053 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 84 / 114,480 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 55 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 138 / 529 ( 26 % )      ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%            ;
; Maximum fan-out                             ; 86                      ;
; Highest non-global fan-out                  ; 42                      ;
; Total fan-out                               ; 2335                    ;
; Average fan-out                             ; 2.06                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 756 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 672                    ; 0                              ;
;     -- Register only                        ; 40                     ; 0                              ;
;     -- Combinational with a register        ; 44                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 96                     ; 0                              ;
;     -- 3 input functions                    ; 274                    ; 0                              ;
;     -- <=2 input functions                  ; 346                    ; 0                              ;
;     -- Register only                        ; 40                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 424                    ; 0                              ;
;     -- arithmetic mode                      ; 292                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 84                     ; 0                              ;
;     -- Dedicated logic registers            ; 84 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 55 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 138                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 532 ( < 1 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2440                   ; 5                              ;
;     -- Registered Connections               ; 84                     ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 54                     ; 0                              ;
;     -- Output Ports                         ; 84                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; LDAC[0]          ; F14   ; 8        ; 45           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[10]         ; E14   ; 8        ; 45           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[11]         ; K3    ; 1        ; 0            ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[12]         ; C10   ; 8        ; 35           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[13]         ; L3    ; 1        ; 0            ; 52           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[14]         ; J12   ; 8        ; 40           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[15]         ; E12   ; 8        ; 33           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[1]          ; H13   ; 8        ; 38           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[2]          ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[3]          ; F12   ; 8        ; 33           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[4]          ; G13   ; 8        ; 38           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[5]          ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[6]          ; A10   ; 8        ; 38           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[7]          ; D10   ; 8        ; 35           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[8]          ; K8    ; 1        ; 0            ; 48           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LDAC[9]          ; B10   ; 8        ; 38           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[0]          ; F17   ; 7        ; 67           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[10]         ; G20   ; 7        ; 74           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[11]         ; B18   ; 7        ; 79           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[12]         ; A18   ; 7        ; 79           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[13]         ; G28   ; 6        ; 115          ; 52           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[14]         ; E17   ; 7        ; 67           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[15]         ; G19   ; 7        ; 69           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[1]          ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[2]          ; H21   ; 7        ; 72           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[3]          ; H16   ; 7        ; 65           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[4]          ; G27   ; 6        ; 115          ; 52           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[5]          ; G18   ; 7        ; 69           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[6]          ; H19   ; 7        ; 72           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[7]          ; J19   ; 7        ; 72           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[8]          ; J16   ; 7        ; 65           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; RDAC[9]          ; G21   ; 7        ; 74           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk              ; J1    ; 1        ; 0            ; 36           ; 7            ; 86                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rstn             ; Y2    ; 2        ; 0            ; 36           ; 14           ; 86                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[0]  ; E15   ; 7        ; 58           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[10] ; D13   ; 8        ; 54           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[11] ; D14   ; 8        ; 52           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[12] ; D16   ; 7        ; 62           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[13] ; AC14  ; 3        ; 56           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[14] ; C16   ; 7        ; 62           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[15] ; D15   ; 7        ; 58           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[1]  ; C13   ; 8        ; 54           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[2]  ; H15   ; 7        ; 60           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[3]  ; B17   ; 7        ; 60           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[4]  ; J15   ; 7        ; 60           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[5]  ; AE14  ; 3        ; 49           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[6]  ; C15   ; 7        ; 58           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[7]  ; F15   ; 7        ; 58           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[8]  ; A17   ; 7        ; 60           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; stored_audio[9]  ; C14   ; 8        ; 52           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; volume_ctrl[0]   ; J28   ; 6        ; 115          ; 37           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; volume_ctrl[1]   ; J27   ; 6        ; 115          ; 37           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; volume_ctrl[2]   ; C12   ; 8        ; 52           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; volume_ctrl[3]   ; L8    ; 1        ; 0            ; 48           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LDAC2[0]  ; AB13  ; 3        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[10] ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[11] ; AB12  ; 3        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[12] ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[13] ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[14] ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[15] ; AC12  ; 3        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[16] ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[17] ; J6    ; 1        ; 0            ; 50           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[18] ; J5    ; 1        ; 0            ; 50           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[19] ; J7    ; 1        ; 0            ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[1]  ; AF14  ; 3        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[20] ; J13   ; 8        ; 40           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[21] ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[22] ; D8    ; 8        ; 16           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[23] ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[24] ; A6    ; 8        ; 27           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[25] ; J10   ; 8        ; 20           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[26] ; E10   ; 8        ; 18           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[27] ; A8    ; 8        ; 18           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[28] ; C7    ; 8        ; 16           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[29] ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[2]  ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[30] ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[31] ; D9    ; 8        ; 23           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[32] ; E7    ; 8        ; 13           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[33] ; B6    ; 8        ; 27           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[34] ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[35] ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[36] ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[37] ; G12   ; 8        ; 27           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[38] ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[39] ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[3]  ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[40] ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[41] ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[4]  ; J14   ; 8        ; 49           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[5]  ; H14   ; 8        ; 49           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[6]  ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[7]  ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[8]  ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LDAC2[9]  ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[0]  ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[10] ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[11] ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[12] ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[13] ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[14] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[15] ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[16] ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[17] ; N25   ; 6        ; 115          ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[18] ; N26   ; 6        ; 115          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[19] ; M26   ; 6        ; 115          ; 46           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[1]  ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[20] ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[21] ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[22] ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[23] ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[24] ; B19   ; 7        ; 81           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[25] ; B22   ; 7        ; 89           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[26] ; B21   ; 7        ; 87           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[27] ; A21   ; 7        ; 89           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[28] ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[29] ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[2]  ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[30] ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[31] ; D20   ; 7        ; 85           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[32] ; C21   ; 7        ; 91           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[33] ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[34] ; A22   ; 7        ; 89           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[35] ; D18   ; 7        ; 85           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[36] ; D17   ; 7        ; 81           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[37] ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[38] ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[39] ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[3]  ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[40] ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[41] ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[4]  ; L28   ; 6        ; 115          ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[5]  ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[6]  ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[7]  ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[8]  ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RDAC2[9]  ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; RDAC2[12]               ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                         ; Use as regular IO        ; RDAC[13]                ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                         ; Use as regular IO        ; RDAC[4]                 ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; RDAC2[25]               ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; RDAC2[22]               ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; RDAC2[35]               ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; RDAC2[36]               ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; RDAC2[21]               ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; RDAC2[24]               ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; RDAC[12]                ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; RDAC[11]                ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; stored_audio[14]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; stored_audio[12]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; stored_audio[8]         ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; stored_audio[3]         ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; stored_audio[6]         ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; stored_audio[15]        ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; stored_audio[11]        ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; volume_ctrl[2]          ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; LDAC2[10]               ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; LDAC2[16]               ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; LDAC2[14]               ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; LDAC[6]                 ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; LDAC[9]                 ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; LDAC[4]                 ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; LDAC[1]                 ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; LDAC[15]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; LDAC[3]                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; LDAC2[33]               ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; LDAC2[35]               ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; LDAC2[31]               ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; LDAC2[27]               ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; LDAC2[28]               ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 56 ( 30 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 8 / 73 ( 11 % )  ; 2.5V          ; --           ;
; 4        ; 7 / 71 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 15 / 58 ( 26 % ) ; 2.5V          ; --           ;
; 7        ; 49 / 72 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 46 / 71 ( 65 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; LDAC2[24]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; LDAC2[27]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; LDAC[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 487        ; 8        ; LDAC2[16]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 482        ; 8        ; LDAC2[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; stored_audio[8]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; RDAC[12]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 440        ; 7        ; RDAC2[21]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RDAC2[27]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 423        ; 7        ; RDAC2[34]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RDAC2[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; LDAC2[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; LDAC2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RDAC2[16]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; LDAC2[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; LDAC2[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; stored_audio[13]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; LDAC2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; stored_audio[5]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RDAC2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; LDAC2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RDAC2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RDAC2[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RDAC2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RDAC2[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; LDAC2[33]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; LDAC2[38]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; LDAC[9]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 488        ; 8        ; LDAC2[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; stored_audio[3]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; RDAC[11]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 441        ; 7        ; RDAC2[24]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RDAC2[26]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RDAC2[25]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; LDAC2[28]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 519        ; 8        ; LDAC2[40]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 510        ; 8        ; LDAC2[21]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 495        ; 8        ; LDAC[12]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 508        ; 8        ; LDAC2[35]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 478        ; 8        ; volume_ctrl[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 474        ; 8        ; stored_audio[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 476        ; 8        ; stored_audio[9]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; stored_audio[6]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; stored_audio[14]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RDAC2[22]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 435        ; 7        ; RDAC2[40]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 431        ; 7        ; RDAC2[28]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RDAC2[32]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; LDAC2[22]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 511        ; 8        ; LDAC2[31]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 496        ; 8        ; LDAC[7]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 509        ; 8        ; LDAC2[30]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 479        ; 8        ; LDAC2[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 475        ; 8        ; stored_audio[10]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; stored_audio[11]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; stored_audio[15]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; stored_audio[12]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; RDAC2[36]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; RDAC2[35]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 436        ; 7        ; RDAC2[38]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RDAC2[31]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; LDAC2[32]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; LDAC2[26]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; LDAC2[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 497        ; 8        ; LDAC[15]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; LDAC[10]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; stored_audio[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RDAC[14]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RDAC2[33]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ; 421        ; 7        ; RDAC2[29]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RDAC2[30]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E25      ; 434        ; 7        ; RDAC2[23]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; LDAC2[36]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; LDAC[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; LDAC[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; stored_audio[7]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RDAC[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; RDAC2[39]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 420        ; 7        ; RDAC2[37]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; LDAC2[23]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 513        ; 8        ; LDAC2[39]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 506        ; 8        ; LDAC2[41]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 503        ; 8        ; LDAC2[37]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 493        ; 8        ; LDAC[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 484        ; 8        ; LDAC2[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; RDAC2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 453        ; 7        ; RDAC2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RDAC2[41]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RDAC[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RDAC[15]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RDAC[10]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 445        ; 7        ; RDAC[9]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G22      ; 449        ; 7        ; RDAC2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RDAC[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G28      ; 366        ; 6        ; RDAC[13]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; LDAC2[34]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; LDAC2[29]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 494        ; 8        ; LDAC[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 480        ; 8        ; LDAC2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; stored_audio[2]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; RDAC[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 454        ; 7        ; RDAC2[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RDAC[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RDAC[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; LDAC2[18]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 35         ; 1        ; LDAC2[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 37         ; 1        ; LDAC2[19]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; LDAC2[25]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; LDAC[14]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 489        ; 8        ; LDAC2[20]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 481        ; 8        ; LDAC2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; stored_audio[4]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J16      ; 458        ; 7        ; RDAC[8]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 450        ; 7        ; RDAC2[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RDAC[7]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; volume_ctrl[1]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J28      ; 337        ; 6        ; volume_ctrl[0]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; LDAC[11]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 29         ; 1        ; LDAC[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LDAC2[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 39         ; 1        ; LDAC[8]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; LDAC[13]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LDAC2[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; volume_ctrl[3]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RDAC2[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RDAC2[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; LDAC2[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 33         ; 1        ; LDAC[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RDAC[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RDAC2[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 355        ; 6        ; RDAC2[19]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 354        ; 6        ; RDAC2[20]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 353        ; 6        ; RDAC2[13]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RDAC2[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 351        ; 6        ; RDAC2[18]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RDAC2[12]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; rstn                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |volume_block                         ; 756 (116)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 138  ; 0            ; 672 (32)     ; 40 (40)           ; 44 (0)           ; |volume_block                                                                                              ;              ;
;    |lpm_divide:Div0|                  ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div0                                                                              ;              ;
;       |lpm_divide_q0p:auto_generated| ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div0|lpm_divide_q0p:auto_generated                                                ;              ;
;          |abs_divider_lbg:divider|    ; 342 (44)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (22)     ; 0 (0)             ; 22 (22)          ; |volume_block|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider                        ;              ;
;             |alt_u_div_87f:divider|   ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider  ;              ;
;             |lpm_abs_j0a:my_abs_num|  ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num ;              ;
;    |lpm_divide:Div1|                  ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div1                                                                              ;              ;
;       |lpm_divide_q0p:auto_generated| ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div1|lpm_divide_q0p:auto_generated                                                ;              ;
;          |abs_divider_lbg:divider|    ; 342 (44)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (22)     ; 0 (0)             ; 22 (22)          ; |volume_block|lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider                        ;              ;
;             |alt_u_div_87f:divider|   ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider  ;              ;
;             |lpm_abs_j0a:my_abs_num|  ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num ;              ;
;    |lpm_mult:Mult0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult0                                                                               ;              ;
;       |mult_f4t:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult0|mult_f4t:auto_generated                                                       ;              ;
;    |lpm_mult:Mult1|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult1                                                                               ;              ;
;       |mult_f4t:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult1|mult_f4t:auto_generated                                                       ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; RDAC2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[16]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[17]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[18]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[19]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[20]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[21]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[22]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[23]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[24]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[25]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[26]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[27]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[28]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[29]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[30]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[31]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[32]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[33]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[34]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[35]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[36]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[37]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[38]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[39]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[40]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RDAC2[41]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[16]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[17]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[18]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[19]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[20]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[21]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[22]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[23]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[24]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[25]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[26]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[27]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[28]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[29]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[30]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[31]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[32]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[33]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[34]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[35]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[36]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[37]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[38]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[39]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[40]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LDAC2[41]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rstn             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; volume_ctrl[0]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; volume_ctrl[1]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; volume_ctrl[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; volume_ctrl[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RDAC[0]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[1]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[2]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[3]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[4]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[5]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RDAC[6]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[7]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[8]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[9]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[10]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RDAC[11]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[12]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[13]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; stored_audio[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; RDAC[14]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; stored_audio[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RDAC[15]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LDAC[0]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LDAC[1]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[2]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[3]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[4]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LDAC[5]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[6]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[7]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[8]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[9]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[10]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[11]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[12]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[13]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[14]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LDAC[15]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; clk                                                     ;                   ;         ;
; rstn                                                    ;                   ;         ;
; volume_ctrl[0]                                          ;                   ;         ;
; volume_ctrl[1]                                          ;                   ;         ;
; volume_ctrl[2]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; volume_ctrl[3]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; stored_audio[0]                                         ;                   ;         ;
;      - RDAC_mixed[0]~16                                 ; 1                 ; 6       ;
;      - LDAC_mixed[0]~16                                 ; 1                 ; 6       ;
; RDAC[0]                                                 ;                   ;         ;
;      - RDAC_mixed[0]~16                                 ; 1                 ; 6       ;
; stored_audio[1]                                         ;                   ;         ;
;      - RDAC_mixed[1]~18                                 ; 0                 ; 6       ;
;      - LDAC_mixed[1]~18                                 ; 0                 ; 6       ;
; RDAC[1]                                                 ;                   ;         ;
;      - RDAC_mixed[1]~18                                 ; 1                 ; 6       ;
; stored_audio[2]                                         ;                   ;         ;
;      - RDAC_mixed[2]~20                                 ; 0                 ; 6       ;
;      - LDAC_mixed[2]~20                                 ; 0                 ; 6       ;
; RDAC[2]                                                 ;                   ;         ;
;      - RDAC_mixed[2]~20                                 ; 0                 ; 6       ;
; stored_audio[3]                                         ;                   ;         ;
;      - RDAC_mixed[3]~22                                 ; 0                 ; 6       ;
;      - LDAC_mixed[3]~22                                 ; 0                 ; 6       ;
; RDAC[3]                                                 ;                   ;         ;
;      - RDAC_mixed[3]~22                                 ; 0                 ; 6       ;
; stored_audio[4]                                         ;                   ;         ;
;      - RDAC_mixed[4]~24                                 ; 0                 ; 6       ;
;      - LDAC_mixed[4]~24                                 ; 0                 ; 6       ;
; RDAC[4]                                                 ;                   ;         ;
;      - RDAC_mixed[4]~24                                 ; 0                 ; 6       ;
; stored_audio[5]                                         ;                   ;         ;
;      - RDAC_mixed[5]~26                                 ; 0                 ; 6       ;
;      - LDAC_mixed[5]~26                                 ; 0                 ; 6       ;
; RDAC[5]                                                 ;                   ;         ;
;      - RDAC_mixed[5]~26                                 ; 1                 ; 6       ;
; stored_audio[6]                                         ;                   ;         ;
;      - RDAC_mixed[6]~28                                 ; 1                 ; 6       ;
;      - LDAC_mixed[6]~28                                 ; 1                 ; 6       ;
; RDAC[6]                                                 ;                   ;         ;
;      - RDAC_mixed[6]~28                                 ; 0                 ; 6       ;
; stored_audio[7]                                         ;                   ;         ;
;      - RDAC_mixed[7]~30                                 ; 0                 ; 6       ;
;      - LDAC_mixed[7]~30                                 ; 0                 ; 6       ;
; RDAC[7]                                                 ;                   ;         ;
;      - RDAC_mixed[7]~30                                 ; 0                 ; 6       ;
; stored_audio[8]                                         ;                   ;         ;
;      - RDAC_mixed[8]~32                                 ; 0                 ; 6       ;
;      - LDAC_mixed[8]~32                                 ; 0                 ; 6       ;
; RDAC[8]                                                 ;                   ;         ;
;      - RDAC_mixed[8]~32                                 ; 0                 ; 6       ;
; stored_audio[9]                                         ;                   ;         ;
;      - RDAC_mixed[9]~34                                 ; 0                 ; 6       ;
;      - LDAC_mixed[9]~34                                 ; 0                 ; 6       ;
; RDAC[9]                                                 ;                   ;         ;
;      - RDAC_mixed[9]~34                                 ; 0                 ; 6       ;
; stored_audio[10]                                        ;                   ;         ;
;      - RDAC_mixed[10]~36                                ; 0                 ; 6       ;
;      - LDAC_mixed[10]~36                                ; 0                 ; 6       ;
; RDAC[10]                                                ;                   ;         ;
;      - RDAC_mixed[10]~36                                ; 0                 ; 6       ;
; stored_audio[11]                                        ;                   ;         ;
;      - RDAC_mixed[11]~38                                ; 1                 ; 6       ;
;      - LDAC_mixed[11]~38                                ; 1                 ; 6       ;
; RDAC[11]                                                ;                   ;         ;
;      - RDAC_mixed[11]~38                                ; 0                 ; 6       ;
; stored_audio[12]                                        ;                   ;         ;
;      - RDAC_mixed[12]~40                                ; 0                 ; 6       ;
;      - LDAC_mixed[12]~40                                ; 0                 ; 6       ;
; RDAC[12]                                                ;                   ;         ;
;      - RDAC_mixed[12]~40                                ; 1                 ; 6       ;
; stored_audio[13]                                        ;                   ;         ;
;      - RDAC_mixed[13]~42                                ; 0                 ; 6       ;
;      - LDAC_mixed[13]~42                                ; 0                 ; 6       ;
; RDAC[13]                                                ;                   ;         ;
;      - RDAC_mixed[13]~42                                ; 1                 ; 6       ;
; stored_audio[14]                                        ;                   ;         ;
;      - RDAC_mixed[14]~44                                ; 0                 ; 6       ;
;      - LDAC_mixed[14]~44                                ; 0                 ; 6       ;
; RDAC[14]                                                ;                   ;         ;
;      - RDAC_mixed[14]~44                                ; 0                 ; 6       ;
; stored_audio[15]                                        ;                   ;         ;
;      - RDAC_mixed[15]~46                                ; 1                 ; 6       ;
;      - LDAC_mixed[15]~46                                ; 1                 ; 6       ;
; RDAC[15]                                                ;                   ;         ;
;      - RDAC_mixed[15]~46                                ; 1                 ; 6       ;
; LDAC[0]                                                 ;                   ;         ;
;      - LDAC_mixed[0]~16                                 ; 1                 ; 6       ;
; LDAC[1]                                                 ;                   ;         ;
;      - LDAC_mixed[1]~18                                 ; 0                 ; 6       ;
; LDAC[2]                                                 ;                   ;         ;
;      - LDAC_mixed[2]~20                                 ; 0                 ; 6       ;
; LDAC[3]                                                 ;                   ;         ;
;      - LDAC_mixed[3]~22                                 ; 0                 ; 6       ;
; LDAC[4]                                                 ;                   ;         ;
;      - LDAC_mixed[4]~24                                 ; 1                 ; 6       ;
; LDAC[5]                                                 ;                   ;         ;
;      - LDAC_mixed[5]~26                                 ; 0                 ; 6       ;
; LDAC[6]                                                 ;                   ;         ;
;      - LDAC_mixed[6]~28                                 ; 0                 ; 6       ;
; LDAC[7]                                                 ;                   ;         ;
;      - LDAC_mixed[7]~30                                 ; 0                 ; 6       ;
; LDAC[8]                                                 ;                   ;         ;
;      - LDAC_mixed[8]~32                                 ; 0                 ; 6       ;
; LDAC[9]                                                 ;                   ;         ;
;      - LDAC_mixed[9]~34                                 ; 0                 ; 6       ;
; LDAC[10]                                                ;                   ;         ;
;      - LDAC_mixed[10]~36                                ; 0                 ; 6       ;
; LDAC[11]                                                ;                   ;         ;
;      - LDAC_mixed[11]~38                                ; 0                 ; 6       ;
; LDAC[12]                                                ;                   ;         ;
;      - LDAC_mixed[12]~40                                ; 0                 ; 6       ;
; LDAC[13]                                                ;                   ;         ;
;      - LDAC_mixed[13]~42                                ; 0                 ; 6       ;
; LDAC[14]                                                ;                   ;         ;
;      - LDAC_mixed[14]~44                                ; 0                 ; 6       ;
; LDAC[15]                                                ;                   ;         ;
;      - LDAC_mixed[15]~46                                ; 0                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_J1   ; 86      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rstn ; PIN_Y2   ; 86      ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_J1   ; 86      ; 42                                   ; Global Clock         ; GCLK2            ; --                        ;
; rstn ; PIN_Y2   ; 86      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_out2~DATAOUT20                                                               ; 42      ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_out2~DATAOUT20                                                               ; 42      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~2                                               ; 21      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~2                                               ; 21      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[6]~10 ; 14      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[6]~10 ; 14      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[6]~10 ; 12      ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[6]~10 ; 12      ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~40                 ; 3       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~38                 ; 3       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~36                 ; 3       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~4                  ; 3       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~40                 ; 3       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~38                 ; 3       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~36                 ; 3       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~4                  ; 3       ;
; stored_audio[15]~input                                                                                                  ; 2       ;
; stored_audio[14]~input                                                                                                  ; 2       ;
; stored_audio[13]~input                                                                                                  ; 2       ;
; stored_audio[12]~input                                                                                                  ; 2       ;
; stored_audio[11]~input                                                                                                  ; 2       ;
; stored_audio[10]~input                                                                                                  ; 2       ;
; stored_audio[9]~input                                                                                                   ; 2       ;
; stored_audio[8]~input                                                                                                   ; 2       ;
; stored_audio[7]~input                                                                                                   ; 2       ;
; stored_audio[6]~input                                                                                                   ; 2       ;
; stored_audio[5]~input                                                                                                   ; 2       ;
; stored_audio[4]~input                                                                                                   ; 2       ;
; stored_audio[3]~input                                                                                                   ; 2       ;
; stored_audio[2]~input                                                                                                   ; 2       ;
; stored_audio[1]~input                                                                                                   ; 2       ;
; stored_audio[0]~input                                                                                                   ; 2       ;
; volume_ctrl[3]~input                                                                                                    ; 2       ;
; volume_ctrl[2]~input                                                                                                    ; 2       ;
; volume_ctrl[1]~input                                                                                                    ; 2       ;
; volume_ctrl[0]~input                                                                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[236]~371           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[230]~370           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[224]~369           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[218]~368           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[212]~367           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[206]~366           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[200]~365           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[194]~364           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[188]~363           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[182]~362           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[176]~361           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[170]~360           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[164]~359           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[158]~358           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[152]~357           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[153]~356           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[236]~371           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[230]~370           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[224]~369           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[218]~368           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[212]~367           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[206]~366           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[200]~365           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[194]~364           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[188]~363           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[182]~362           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[176]~361           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[170]~360           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[164]~359           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[158]~358           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[152]~357           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[153]~356           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[237]~352           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[231]~350           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[225]~348           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[219]~346           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[213]~344           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[207]~342           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[201]~340           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[195]~338           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[189]~336           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[183]~334           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[177]~332           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[171]~330           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[165]~328           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[159]~326           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[237]~352           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[231]~350           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[225]~348           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[219]~346           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[213]~344           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[207]~342           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[201]~340           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[195]~338           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[189]~336           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[183]~334           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[177]~332           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[171]~330           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[165]~328           ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[159]~326           ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[6]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~2                  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[6]~10 ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~2                  ; 2       ;
; LDAC[15]~input                                                                                                          ; 1       ;
; LDAC[14]~input                                                                                                          ; 1       ;
; LDAC[13]~input                                                                                                          ; 1       ;
; LDAC[12]~input                                                                                                          ; 1       ;
; LDAC[11]~input                                                                                                          ; 1       ;
; LDAC[10]~input                                                                                                          ; 1       ;
; LDAC[9]~input                                                                                                           ; 1       ;
; LDAC[8]~input                                                                                                           ; 1       ;
; LDAC[7]~input                                                                                                           ; 1       ;
; LDAC[6]~input                                                                                                           ; 1       ;
; LDAC[5]~input                                                                                                           ; 1       ;
; LDAC[4]~input                                                                                                           ; 1       ;
; LDAC[3]~input                                                                                                           ; 1       ;
; LDAC[2]~input                                                                                                           ; 1       ;
; LDAC[1]~input                                                                                                           ; 1       ;
; LDAC[0]~input                                                                                                           ; 1       ;
; RDAC[15]~input                                                                                                          ; 1       ;
; RDAC[14]~input                                                                                                          ; 1       ;
; RDAC[13]~input                                                                                                          ; 1       ;
; RDAC[12]~input                                                                                                          ; 1       ;
; RDAC[11]~input                                                                                                          ; 1       ;
; RDAC[10]~input                                                                                                          ; 1       ;
; RDAC[9]~input                                                                                                           ; 1       ;
; RDAC[8]~input                                                                                                           ; 1       ;
; RDAC[7]~input                                                                                                           ; 1       ;
; RDAC[6]~input                                                                                                           ; 1       ;
; RDAC[5]~input                                                                                                           ; 1       ;
; RDAC[4]~input                                                                                                           ; 1       ;
; RDAC[3]~input                                                                                                           ; 1       ;
; RDAC[2]~input                                                                                                           ; 1       ;
; RDAC[1]~input                                                                                                           ; 1       ;
; RDAC[0]~input                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[242]~372           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[154]~355           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[242]~372           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[154]~355           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[243]~354           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[244]~353           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[238]~351           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[232]~349           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[226]~347           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[220]~345           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[214]~343           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[208]~341           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[202]~339           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[196]~337           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[190]~335           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[184]~333           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[178]~331           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[172]~329           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[166]~327           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[160]~325           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[243]~354           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[244]~353           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[238]~351           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[232]~349           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[226]~347           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[220]~345           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[214]~343           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[208]~341           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[202]~339           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[196]~337           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[190]~335           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[184]~333           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[178]~331           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[172]~329           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[166]~327           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[160]~325           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~1                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~0                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[18]~18                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[17]~17                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[16]~16                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[15]~15                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[14]~14                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[13]~13                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[12]~12                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[11]~11                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[10]~10                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[9]~9                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[8]~8                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[7]~7                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[6]~6                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[5]~5                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[4]~4                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[3]~3                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[240]~324           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[240]~323           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[241]~322           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[241]~321           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[242]~320           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[243]~319           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[244]~318           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[234]~317           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[234]~316           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[235]~315           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[235]~314           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[236]~313           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[237]~312           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[238]~311           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[228]~310           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[228]~309           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[229]~308           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[229]~307           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[230]~306           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[231]~305           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[232]~304           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[222]~303           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[222]~302           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[223]~301           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[223]~300           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[224]~299           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[225]~298           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[226]~297           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[216]~296           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[216]~295           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[217]~294           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[217]~293           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[218]~292           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[219]~291           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[220]~290           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[210]~289           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[210]~288           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[211]~287           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[211]~286           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[212]~285           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[213]~284           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[214]~283           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[204]~282           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[204]~281           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[205]~280           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[205]~279           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[206]~278           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[207]~277           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[208]~276           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[198]~275           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[198]~274           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[199]~273           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[199]~272           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[200]~271           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[201]~270           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[202]~269           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[192]~268           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[192]~267           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[193]~266           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[193]~265           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[194]~264           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[195]~263           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[196]~262           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[186]~261           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[186]~260           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[187]~259           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[187]~258           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[188]~257           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[189]~256           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[190]~255           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[180]~254           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[180]~253           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[181]~252           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[181]~251           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[182]~250           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[183]~249           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[184]~248           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[174]~247           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[174]~246           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[175]~245           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[175]~244           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[176]~243           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[177]~242           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[178]~241           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[168]~240           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[168]~239           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[169]~238           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[169]~237           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[170]~236           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[171]~235           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[172]~234           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[162]~233           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[162]~232           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[163]~231           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[163]~230           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[164]~229           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[165]~228           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[166]~227           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[156]~226           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[156]~225           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[157]~224           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[157]~223           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[158]~222           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[159]~221           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[160]~220           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[150]~219           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[150]~218           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[151]~217           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[151]~216           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[152]~215           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[153]~214           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[154]~213           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[144]~212           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[144]~211           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[145]~210           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[145]~209           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[146]~208           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[146]~207           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[147]~206           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[147]~205           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[148]~204           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~1                                               ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|_~0                                               ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[18]~18                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[17]~17                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[16]~16                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[15]~15                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[14]~14                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[13]~13                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[12]~12                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[11]~11                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[10]~10                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[9]~9                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[8]~8                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[7]~7                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[6]~6                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[5]~5                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[4]~4                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[3]~3                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[240]~324           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[240]~323           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[241]~322           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[241]~321           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[242]~320           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[243]~319           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[244]~318           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[234]~317           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[234]~316           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[235]~315           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[235]~314           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[236]~313           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[237]~312           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[238]~311           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[228]~310           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[228]~309           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[229]~308           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[229]~307           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[230]~306           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[231]~305           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[232]~304           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[222]~303           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[222]~302           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[223]~301           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[223]~300           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[224]~299           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[225]~298           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[226]~297           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[216]~296           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[216]~295           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[217]~294           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[217]~293           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[218]~292           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[219]~291           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[220]~290           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[210]~289           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[210]~288           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[211]~287           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[211]~286           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[212]~285           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[213]~284           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[214]~283           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[204]~282           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[204]~281           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[205]~280           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[205]~279           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[206]~278           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[207]~277           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[208]~276           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[198]~275           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[198]~274           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[199]~273           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[199]~272           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[200]~271           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[201]~270           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[202]~269           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[192]~268           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[192]~267           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[193]~266           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[193]~265           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[194]~264           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[195]~263           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[196]~262           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[186]~261           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[186]~260           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[187]~259           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[187]~258           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[188]~257           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[189]~256           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[190]~255           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[180]~254           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[180]~253           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[181]~252           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[181]~251           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[182]~250           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[183]~249           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[184]~248           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[174]~247           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[174]~246           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[175]~245           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[175]~244           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[176]~243           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[177]~242           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[178]~241           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[168]~240           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[168]~239           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[169]~238           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[169]~237           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[170]~236           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[171]~235           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[172]~234           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[162]~233           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[162]~232           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[163]~231           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[163]~230           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[164]~229           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[165]~228           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[166]~227           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[156]~226           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[156]~225           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[157]~224           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[157]~223           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[158]~222           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[159]~221           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[160]~220           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[150]~219           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[150]~218           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[151]~217           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[151]~216           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[152]~215           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[153]~214           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[154]~213           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[144]~212           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[144]~211           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[145]~210           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[145]~209           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[146]~208           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[146]~207           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[147]~206           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[147]~205           ; 1       ;
; lpm_divide:Div1|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|StageOut[148]~204           ; 1       ;
; LDAC2[41]~reg0                                                                                                          ; 1       ;
; LDAC2[40]~reg0                                                                                                          ; 1       ;
; LDAC2[39]~reg0                                                                                                          ; 1       ;
; LDAC2[38]~reg0                                                                                                          ; 1       ;
; LDAC2[37]~reg0                                                                                                          ; 1       ;
; LDAC2[36]~reg0                                                                                                          ; 1       ;
; LDAC2[35]~reg0                                                                                                          ; 1       ;
; LDAC2[34]~reg0                                                                                                          ; 1       ;
; LDAC2[33]~reg0                                                                                                          ; 1       ;
; LDAC2[32]~reg0                                                                                                          ; 1       ;
; LDAC2[31]~reg0                                                                                                          ; 1       ;
; LDAC2[30]~reg0                                                                                                          ; 1       ;
; LDAC2[29]~reg0                                                                                                          ; 1       ;
; LDAC2[28]~reg0                                                                                                          ; 1       ;
; LDAC2[27]~reg0                                                                                                          ; 1       ;
; LDAC2[26]~reg0                                                                                                          ; 1       ;
; LDAC2[25]~reg0                                                                                                          ; 1       ;
; LDAC2[24]~reg0                                                                                                          ; 1       ;
; LDAC2[23]~reg0                                                                                                          ; 1       ;
; LDAC2[22]~reg0                                                                                                          ; 1       ;
; LDAC2[21]~reg0                                                                                                          ; 1       ;
; LDAC2[20]~reg0                                                                                                          ; 1       ;
; LDAC2[19]~reg0                                                                                                          ; 1       ;
; LDAC2[18]~reg0                                                                                                          ; 1       ;
; LDAC2[17]~reg0                                                                                                          ; 1       ;
; LDAC2[16]~reg0                                                                                                          ; 1       ;
; LDAC2[15]~reg0                                                                                                          ; 1       ;
; LDAC2[14]~reg0                                                                                                          ; 1       ;
; LDAC2[13]~reg0                                                                                                          ; 1       ;
; LDAC2[12]~reg0                                                                                                          ; 1       ;
; LDAC2[11]~reg0                                                                                                          ; 1       ;
; LDAC2[10]~reg0                                                                                                          ; 1       ;
; LDAC2[9]~reg0                                                                                                           ; 1       ;
; LDAC2[8]~reg0                                                                                                           ; 1       ;
; LDAC2[7]~reg0                                                                                                           ; 1       ;
; LDAC2[6]~reg0                                                                                                           ; 1       ;
; LDAC2[5]~reg0                                                                                                           ; 1       ;
; LDAC2[4]~reg0                                                                                                           ; 1       ;
; LDAC2[3]~reg0                                                                                                           ; 1       ;
; LDAC2[2]~reg0                                                                                                           ; 1       ;
; LDAC2[1]~reg0                                                                                                           ; 1       ;
; LDAC2[0]~reg0                                                                                                           ; 1       ;
; RDAC2[41]~reg0                                                                                                          ; 1       ;
; RDAC2[40]~reg0                                                                                                          ; 1       ;
; RDAC2[39]~reg0                                                                                                          ; 1       ;
; RDAC2[38]~reg0                                                                                                          ; 1       ;
; RDAC2[37]~reg0                                                                                                          ; 1       ;
; RDAC2[36]~reg0                                                                                                          ; 1       ;
; RDAC2[35]~reg0                                                                                                          ; 1       ;
; RDAC2[34]~reg0                                                                                                          ; 1       ;
; RDAC2[33]~reg0                                                                                                          ; 1       ;
; RDAC2[32]~reg0                                                                                                          ; 1       ;
; RDAC2[31]~reg0                                                                                                          ; 1       ;
; RDAC2[30]~reg0                                                                                                          ; 1       ;
; RDAC2[29]~reg0                                                                                                          ; 1       ;
; RDAC2[28]~reg0                                                                                                          ; 1       ;
; RDAC2[27]~reg0                                                                                                          ; 1       ;
; RDAC2[26]~reg0                                                                                                          ; 1       ;
; RDAC2[25]~reg0                                                                                                          ; 1       ;
; RDAC2[24]~reg0                                                                                                          ; 1       ;
; RDAC2[23]~reg0                                                                                                          ; 1       ;
; RDAC2[22]~reg0                                                                                                          ; 1       ;
; RDAC2[21]~reg0                                                                                                          ; 1       ;
; RDAC2[20]~reg0                                                                                                          ; 1       ;
; RDAC2[19]~reg0                                                                                                          ; 1       ;
; RDAC2[18]~reg0                                                                                                          ; 1       ;
; RDAC2[17]~reg0                                                                                                          ; 1       ;
; RDAC2[16]~reg0                                                                                                          ; 1       ;
; RDAC2[15]~reg0                                                                                                          ; 1       ;
; RDAC2[14]~reg0                                                                                                          ; 1       ;
; RDAC2[13]~reg0                                                                                                          ; 1       ;
; RDAC2[12]~reg0                                                                                                          ; 1       ;
; RDAC2[11]~reg0                                                                                                          ; 1       ;
; RDAC2[10]~reg0                                                                                                          ; 1       ;
; RDAC2[9]~reg0                                                                                                           ; 1       ;
; RDAC2[8]~reg0                                                                                                           ; 1       ;
; RDAC2[7]~reg0                                                                                                           ; 1       ;
; RDAC2[6]~reg0                                                                                                           ; 1       ;
; RDAC2[5]~reg0                                                                                                           ; 1       ;
; RDAC2[4]~reg0                                                                                                           ; 1       ;
; RDAC2[3]~reg0                                                                                                           ; 1       ;
; RDAC2[2]~reg0                                                                                                           ; 1       ;
; RDAC2[1]~reg0                                                                                                           ; 1       ;
; RDAC2[0]~reg0                                                                                                           ; 1       ;
; LDAC_mixed[15]~46                                                                                                       ; 1       ;
; LDAC_mixed[14]~45                                                                                                       ; 1       ;
; LDAC_mixed[14]~44                                                                                                       ; 1       ;
; LDAC_mixed[13]~43                                                                                                       ; 1       ;
; LDAC_mixed[13]~42                                                                                                       ; 1       ;
; LDAC_mixed[12]~41                                                                                                       ; 1       ;
; LDAC_mixed[12]~40                                                                                                       ; 1       ;
; LDAC_mixed[11]~39                                                                                                       ; 1       ;
; LDAC_mixed[11]~38                                                                                                       ; 1       ;
; LDAC_mixed[10]~37                                                                                                       ; 1       ;
; LDAC_mixed[10]~36                                                                                                       ; 1       ;
; LDAC_mixed[9]~35                                                                                                        ; 1       ;
; LDAC_mixed[9]~34                                                                                                        ; 1       ;
; LDAC_mixed[8]~33                                                                                                        ; 1       ;
; LDAC_mixed[8]~32                                                                                                        ; 1       ;
; LDAC_mixed[7]~31                                                                                                        ; 1       ;
; LDAC_mixed[7]~30                                                                                                        ; 1       ;
; LDAC_mixed[6]~29                                                                                                        ; 1       ;
; LDAC_mixed[6]~28                                                                                                        ; 1       ;
; LDAC_mixed[5]~27                                                                                                        ; 1       ;
; LDAC_mixed[5]~26                                                                                                        ; 1       ;
; LDAC_mixed[4]~25                                                                                                        ; 1       ;
; LDAC_mixed[4]~24                                                                                                        ; 1       ;
; LDAC_mixed[3]~23                                                                                                        ; 1       ;
; LDAC_mixed[3]~22                                                                                                        ; 1       ;
; LDAC_mixed[2]~21                                                                                                        ; 1       ;
; LDAC_mixed[2]~20                                                                                                        ; 1       ;
; LDAC_mixed[1]~19                                                                                                        ; 1       ;
; LDAC_mixed[1]~18                                                                                                        ; 1       ;
; LDAC_mixed[0]~17                                                                                                        ; 1       ;
; LDAC_mixed[0]~16                                                                                                        ; 1       ;
; RDAC_mixed[15]~46                                                                                                       ; 1       ;
; RDAC_mixed[14]~45                                                                                                       ; 1       ;
; RDAC_mixed[14]~44                                                                                                       ; 1       ;
; RDAC_mixed[13]~43                                                                                                       ; 1       ;
; RDAC_mixed[13]~42                                                                                                       ; 1       ;
; RDAC_mixed[12]~41                                                                                                       ; 1       ;
; RDAC_mixed[12]~40                                                                                                       ; 1       ;
; RDAC_mixed[11]~39                                                                                                       ; 1       ;
; RDAC_mixed[11]~38                                                                                                       ; 1       ;
; RDAC_mixed[10]~37                                                                                                       ; 1       ;
; RDAC_mixed[10]~36                                                                                                       ; 1       ;
; RDAC_mixed[9]~35                                                                                                        ; 1       ;
; RDAC_mixed[9]~34                                                                                                        ; 1       ;
; RDAC_mixed[8]~33                                                                                                        ; 1       ;
; RDAC_mixed[8]~32                                                                                                        ; 1       ;
; RDAC_mixed[7]~31                                                                                                        ; 1       ;
; RDAC_mixed[7]~30                                                                                                        ; 1       ;
; RDAC_mixed[6]~29                                                                                                        ; 1       ;
; RDAC_mixed[6]~28                                                                                                        ; 1       ;
; RDAC_mixed[5]~27                                                                                                        ; 1       ;
; RDAC_mixed[5]~26                                                                                                        ; 1       ;
; RDAC_mixed[4]~25                                                                                                        ; 1       ;
; RDAC_mixed[4]~24                                                                                                        ; 1       ;
; RDAC_mixed[3]~23                                                                                                        ; 1       ;
; RDAC_mixed[3]~22                                                                                                        ; 1       ;
; RDAC_mixed[2]~21                                                                                                        ; 1       ;
; RDAC_mixed[2]~20                                                                                                        ; 1       ;
; RDAC_mixed[1]~19                                                                                                        ; 1       ;
; RDAC_mixed[1]~18                                                                                                        ; 1       ;
; RDAC_mixed[0]~17                                                                                                        ; 1       ;
; RDAC_mixed[0]~16                                                                                                        ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~14                                                                     ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~13                                                                     ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~12                                                                     ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~11                                                                     ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~10                                                                     ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~9                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~8                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~7                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~6                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~5                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~4                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~3                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~2                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~1                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~0                                                                      ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT20                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT19                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT18                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT17                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT16                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT15                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT14                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT13                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT12                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT11                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT10                                                              ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT9                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT8                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT7                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT6                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT5                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT4                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT3                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT2                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1~DATAOUT1                                                               ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1                                                                        ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~14                                                                     ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~13                                                                     ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~12                                                                     ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~11                                                                     ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~10                                                                     ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~9                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~8                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~7                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~6                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~5                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~4                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~3                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~2                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~1                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~0                                                                      ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT20                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT19                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT18                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT17                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT16                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT15                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT14                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT13                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT12                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT11                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT10                                                              ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT9                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT8                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT7                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT6                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT5                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT4                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT3                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT2                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1~DATAOUT1                                                               ; 1       ;
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1                                                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~42                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~41                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~40                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~39                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~38                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~37                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~36                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~35                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~34                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~33                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~32                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~31                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~30                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~29                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~28                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~27                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~26                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~25                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~24                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~23                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~22                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~21                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~20                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~19                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~18                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~17                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~16                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~15                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~14                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~13                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~12                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~11                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~10                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~9                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~8                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~7                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~6                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~5                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~4                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~3                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~2                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~1                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|op_1~0                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_41_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[2]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_40_result_int[1]~0  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_39_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_38_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_37_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_36_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_35_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_34_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_33_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_32_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_31_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_30_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_29_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_28_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_27_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_26_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_25_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|alt_u_div_87f:divider|add_sub_24_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~39                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~37                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~35                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~33                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~31                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~29                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~27                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~25                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~23                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~21                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~19                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~17                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~15                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~13                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~11                 ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~9                  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~7                  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~5                  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~3                  ; 1       ;
; lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_lbg:divider|lpm_abs_j0a:my_abs_num|cs2a[1]~1                  ; 1       ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_out2~DATAOUT19                                                               ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_f4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_f4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y46_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_f4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_f4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y50_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 865 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 145 / 10,120 ( 1 % )    ;
; C4 interconnects            ; 474 / 209,544 ( < 1 % ) ;
; Direct links                ; 236 / 342,891 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )         ;
; Local interconnects         ; 300 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 89 / 9,963 ( < 1 % )    ;
; R4 interconnects            ; 487 / 289,782 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.75) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 4                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 4                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 36                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 15                           ;
; 1 Clock                            ; 15                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.44) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 7                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 27                           ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 55) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 2                            ;
; 7                                               ; 6                            ;
; 8                                               ; 12                           ;
; 9                                               ; 12                           ;
; 10                                              ; 3                            ;
; 11                                              ; 6                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.91) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 6                            ;
; 12                                           ; 8                            ;
; 13                                           ; 4                            ;
; 14                                           ; 14                           ;
; 15                                           ; 8                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 138       ; 0            ; 0            ; 138       ; 138       ; 0            ; 84           ; 0            ; 0            ; 54           ; 0            ; 84           ; 54           ; 0            ; 0            ; 0            ; 84           ; 0            ; 0            ; 0            ; 0            ; 0            ; 138       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 138          ; 138          ; 138          ; 138          ; 138          ; 0         ; 138          ; 138          ; 0         ; 0         ; 138          ; 54           ; 138          ; 138          ; 84           ; 138          ; 54           ; 84           ; 138          ; 138          ; 138          ; 54           ; 138          ; 138          ; 138          ; 138          ; 138          ; 0         ; 138          ; 138          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RDAC2[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[32]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[33]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[34]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[35]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[36]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[37]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[38]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[39]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[40]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC2[41]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[32]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[33]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[34]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[35]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[36]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[37]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[38]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[39]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[40]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC2[41]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rstn               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; volume_ctrl[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; volume_ctrl[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; volume_ctrl[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; volume_ctrl[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stored_audio[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RDAC[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LDAC[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version
    Info: Processing started: Thu Mar 15 14:38:57 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off volume_block -c volume_block
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "volume_block"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 138 pins of 138 total pins
    Info (169086): Pin RDAC2[0] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[1] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[2] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[3] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[4] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[5] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[6] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[7] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[8] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[9] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[10] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[11] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[12] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[13] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[14] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[15] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[16] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[17] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[18] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[19] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[20] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[21] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[22] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[23] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[24] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[25] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[26] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[27] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[28] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[29] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[30] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[31] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[32] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[33] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[34] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[35] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[36] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[37] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[38] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[39] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[40] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[41] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[0] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[1] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[2] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[3] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[4] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[5] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[6] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[7] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[8] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[9] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[10] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[11] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[12] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[13] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[14] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[15] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[16] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[17] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[18] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[19] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[20] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[21] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[22] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[23] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[24] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[25] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[26] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[27] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[28] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[29] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[30] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[31] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[32] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[33] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[34] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[35] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[36] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[37] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[38] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[39] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[40] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[41] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rstn not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[0] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[1] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[2] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[3] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[0] not assigned to an exact location on the device
    Info (169086): Pin RDAC[0] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[1] not assigned to an exact location on the device
    Info (169086): Pin RDAC[1] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[2] not assigned to an exact location on the device
    Info (169086): Pin RDAC[2] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[3] not assigned to an exact location on the device
    Info (169086): Pin RDAC[3] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[4] not assigned to an exact location on the device
    Info (169086): Pin RDAC[4] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[5] not assigned to an exact location on the device
    Info (169086): Pin RDAC[5] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[6] not assigned to an exact location on the device
    Info (169086): Pin RDAC[6] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[7] not assigned to an exact location on the device
    Info (169086): Pin RDAC[7] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[8] not assigned to an exact location on the device
    Info (169086): Pin RDAC[8] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[9] not assigned to an exact location on the device
    Info (169086): Pin RDAC[9] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[10] not assigned to an exact location on the device
    Info (169086): Pin RDAC[10] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[11] not assigned to an exact location on the device
    Info (169086): Pin RDAC[11] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[12] not assigned to an exact location on the device
    Info (169086): Pin RDAC[12] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[13] not assigned to an exact location on the device
    Info (169086): Pin RDAC[13] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[14] not assigned to an exact location on the device
    Info (169086): Pin RDAC[14] not assigned to an exact location on the device
    Info (169086): Pin stored_audio[15] not assigned to an exact location on the device
    Info (169086): Pin RDAC[15] not assigned to an exact location on the device
    Info (169086): Pin LDAC[0] not assigned to an exact location on the device
    Info (169086): Pin LDAC[1] not assigned to an exact location on the device
    Info (169086): Pin LDAC[2] not assigned to an exact location on the device
    Info (169086): Pin LDAC[3] not assigned to an exact location on the device
    Info (169086): Pin LDAC[4] not assigned to an exact location on the device
    Info (169086): Pin LDAC[5] not assigned to an exact location on the device
    Info (169086): Pin LDAC[6] not assigned to an exact location on the device
    Info (169086): Pin LDAC[7] not assigned to an exact location on the device
    Info (169086): Pin LDAC[8] not assigned to an exact location on the device
    Info (169086): Pin LDAC[9] not assigned to an exact location on the device
    Info (169086): Pin LDAC[10] not assigned to an exact location on the device
    Info (169086): Pin LDAC[11] not assigned to an exact location on the device
    Info (169086): Pin LDAC[12] not assigned to an exact location on the device
    Info (169086): Pin LDAC[13] not assigned to an exact location on the device
    Info (169086): Pin LDAC[14] not assigned to an exact location on the device
    Info (169086): Pin LDAC[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'volume_block.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rstn~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 136 (unused VREF, 2.5V VCCIO, 52 input, 84 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X34_Y49 to location X45_Y60
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/joslo753/Desktop/Volume/output_files/volume_block.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 701 megabytes
    Info: Processing ended: Thu Mar 15 14:39:28 2018
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/joslo753/Desktop/Volume/output_files/volume_block.fit.smsg.


