TimeQuest Timing Analyzer report for ALU
Mon Nov 27 08:28:49 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; ALU                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 218.34 MHz ; 218.34 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -3.580 ; -34.397       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.859 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                          ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.580 ; latch1:inst|Q[1]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.588      ;
; -3.567 ; latch1:inst|Q[1]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.575      ;
; -3.510 ; latch1:inst|Q[0]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.517      ;
; -3.486 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.493      ;
; -3.473 ; latch1:inst|Q[0]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.481      ;
; -3.460 ; latch1:inst|Q[0]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.468      ;
; -3.437 ; latch1:inst|Q[3]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.444      ;
; -3.423 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.431      ;
; -3.410 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.418      ;
; -3.398 ; latch1:inst|Q[1]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.405      ;
; -3.386 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.393      ;
; -3.386 ; latch1:inst|Q[1]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.393      ;
; -3.383 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.390      ;
; -3.369 ; latch1:inst|Q[1]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.376      ;
; -3.362 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.369      ;
; -3.357 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.365      ;
; -3.350 ; latch1:inst|Q[0]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.357      ;
; -3.345 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.352      ;
; -3.344 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.352      ;
; -3.330 ; latch1:inst|Q[0]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.365      ;
; -3.330 ; latch1:inst|Q[2]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.338      ;
; -3.324 ; latch1:inst|Q[4]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.331      ;
; -3.317 ; latch1:inst|Q[2]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.325      ;
; -3.315 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.322      ;
; -3.301 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 4.365      ;
; -3.297 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.305      ;
; -3.295 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.330      ;
; -3.291 ; latch1:inst|Q[0]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.298      ;
; -3.284 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.292      ;
; -3.280 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.315      ;
; -3.278 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.285      ;
; -3.263 ; latch1:inst|Q[3]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.270      ;
; -3.253 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.261      ;
; -3.247 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.284      ;
; -3.241 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.248      ;
; -3.240 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.248      ;
; -3.232 ; latch1:inst|Q[2]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.239      ;
; -3.227 ; latch1:inst|Q[1]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.262      ;
; -3.222 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.229      ;
; -3.215 ; latch1:inst|Q[3]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.223      ;
; -3.209 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.216      ;
; -3.206 ; latch1:inst|Q[3]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.214      ;
; -3.202 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.237      ;
; -3.187 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.195      ;
; -3.178 ; latch1:inst|Q[2]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.185      ;
; -3.174 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.182      ;
; -3.158 ; latch1:inst|Q[2]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.193      ;
; -3.156 ; latch1:inst|Q[4]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.164      ;
; -3.150 ; latch1:inst|Q[4]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.157      ;
; -3.148 ; latch1:inst|Q[2]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.155      ;
; -3.143 ; latch1:inst|Q[4]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.151      ;
; -3.142 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.179      ;
; -3.133 ; latch1:inst|Q[6]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.140      ;
; -3.130 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 4.194      ;
; -3.120 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.128      ;
; -3.115 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.122      ;
; -3.111 ; latch1:inst|Q[1]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.146      ;
; -3.107 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.115      ;
; -3.104 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.141      ;
; -3.090 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.097      ;
; -3.080 ; latch1:inst|Q[5]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.088      ;
; -3.072 ; latch1:inst|Q[0]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.107      ;
; -3.071 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.078      ;
; -3.067 ; latch1:inst|Q[5]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.075      ;
; -3.064 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.071      ;
; -3.047 ; latch1:inst|Q[1]             ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.083      ;
; -3.042 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.050      ;
; -3.037 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 4.072      ;
; -3.036 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.043      ;
; -3.033 ; latch1:inst|Q[3]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.040      ;
; -3.029 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.037      ;
; -3.018 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 4.082      ;
; -3.011 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.047      ;
; -3.008 ; latch1:inst|Q[6]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.016      ;
; -3.006 ; latch1:inst|Q[5]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.013      ;
; -3.005 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.012      ;
; -3.003 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 4.010      ;
; -2.995 ; latch1:inst|Q[6]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 4.003      ;
; -2.992 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 4.029      ;
; -2.977 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 4.013      ;
; -2.974 ; latch1:inst|Q[4]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.981      ;
; -2.957 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 3.994      ;
; -2.940 ; latch1:inst|Q[0]             ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.976      ;
; -2.938 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.945      ;
; -2.929 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 3.993      ;
; -2.926 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.933      ;
; -2.913 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 3.950      ;
; -2.907 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 3.971      ;
; -2.898 ; latch1:inst|Q[5]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.905      ;
; -2.890 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.926      ;
; -2.888 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.923      ;
; -2.886 ; latch1:inst|Q[5]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.893      ;
; -2.864 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.900      ;
; -2.861 ; latch1:inst|Q[2]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.896      ;
; -2.860 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.867      ;
; -2.848 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.855      ;
; -2.847 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.028      ; 3.911      ;
; -2.835 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 3.871      ;
; -2.828 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.863      ;
; -2.826 ; latch1:inst|Q[6]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.029     ; 3.833      ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                  ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.859 ; mealy10circuit:inst7|yfsm.s6 ; mealy10circuit:inst7|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.125      ;
; 0.879 ; mealy10circuit:inst7|yfsm.s2 ; mealy10circuit:inst7|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.145      ;
; 0.928 ; mealy10circuit:inst7|yfsm.s1 ; mealy10circuit:inst7|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.194      ;
; 1.098 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.363      ;
; 1.128 ; mealy10circuit:inst7|yfsm.s5 ; mealy10circuit:inst7|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.394      ;
; 1.145 ; mealy10circuit:inst7|yfsm.s4 ; mealy10circuit:inst7|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; -0.028     ; 1.383      ;
; 1.230 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.029      ; 1.525      ;
; 1.258 ; latch1:inst|Q[3]             ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.523      ;
; 1.283 ; latch1:inst|Q[2]             ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.520      ;
; 1.295 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.560      ;
; 1.329 ; latch1:inst|Q[7]             ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.566      ;
; 1.333 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.570      ;
; 1.335 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.572      ;
; 1.370 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 1.607      ;
; 1.382 ; mealy10circuit:inst7|yfsm.s7 ; mealy10circuit:inst7|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.648      ;
; 1.405 ; latch1:inst2|Q[7]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.671      ;
; 1.445 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.711      ;
; 1.493 ; latch1:inst|Q[0]             ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.759      ;
; 1.532 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.799      ;
; 1.679 ; latch1:inst|Q[7]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.945      ;
; 1.707 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.974      ;
; 1.768 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.063      ;
; 1.820 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.869 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.136      ;
; 1.980 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.246      ;
; 1.986 ; mealy10circuit:inst7|yfsm.s3 ; mealy10circuit:inst7|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.280      ;
; 1.987 ; mealy10circuit:inst7|yfsm.s0 ; mealy10circuit:inst7|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.253      ;
; 2.044 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.311      ;
; 2.049 ; mealy10circuit:inst7|yfsm.s8 ; mealy10circuit:inst7|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.315      ;
; 2.057 ; latch1:inst|Q[5]             ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.029     ; 2.294      ;
; 2.063 ; latch1:inst|Q[6]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.329      ;
; 2.089 ; latch1:inst|Q[1]             ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.354      ;
; 2.097 ; latch1:inst2|Q[6]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.363      ;
; 2.135 ; latch1:inst|Q[5]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.401      ;
; 2.151 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.446      ;
; 2.155 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.421      ;
; 2.175 ; latch1:inst2|Q[5]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.441      ;
; 2.200 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.466      ;
; 2.211 ; latch1:inst|Q[4]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.477      ;
; 2.211 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.477      ;
; 2.230 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.497      ;
; 2.242 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.508      ;
; 2.242 ; latch1:inst2|Q[4]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.508      ;
; 2.244 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.511      ;
; 2.245 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.540      ;
; 2.252 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.518      ;
; 2.254 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.520      ;
; 2.266 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.532      ;
; 2.270 ; latch1:inst|Q[3]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.536      ;
; 2.294 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.560      ;
; 2.298 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.593      ;
; 2.308 ; latch1:inst2|Q[3]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.574      ;
; 2.317 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.611      ;
; 2.322 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.589      ;
; 2.352 ; latch1:inst2|Q[2]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.618      ;
; 2.354 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.620      ;
; 2.360 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.626      ;
; 2.375 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.669      ;
; 2.379 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.645      ;
; 2.382 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.648      ;
; 2.385 ; latch1:inst|Q[2]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.651      ;
; 2.389 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.683      ;
; 2.390 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.656      ;
; 2.390 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.656      ;
; 2.397 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.664      ;
; 2.400 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.667      ;
; 2.401 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.667      ;
; 2.403 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.697      ;
; 2.412 ; latch1:inst2|Q[1]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.678      ;
; 2.460 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.755      ;
; 2.469 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.735      ;
; 2.478 ; latch1:inst2|Q[0]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.744      ;
; 2.487 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.029      ; 2.782      ;
; 2.488 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; -0.027     ; 2.727      ;
; 2.494 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.788      ;
; 2.518 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.812      ;
; 2.520 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.787      ;
; 2.524 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.762      ;
; 2.528 ; latch1:inst|Q[0]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.794      ;
; 2.534 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.828      ;
; 2.541 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.779      ;
; 2.549 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.815      ;
; 2.549 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.815      ;
; 2.552 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.819      ;
; 2.552 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.846      ;
; 2.553 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.791      ;
; 2.555 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.822      ;
; 2.564 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.830      ;
; 2.568 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.834      ;
; 2.577 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.843      ;
; 2.586 ; latch1:inst|Q[6]             ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.824      ;
; 2.587 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.853      ;
; 2.600 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.894      ;
; 2.602 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.840      ;
; 2.616 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 2.883      ;
; 2.619 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.028     ; 2.857      ;
; 2.635 ; latch1:inst|Q[1]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.901      ;
; 2.636 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.027     ; 2.875      ;
; 2.637 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 2.902      ;
; 2.642 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.028      ; 2.936      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Neg               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Neg               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Neg|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Neg|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[1]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.626  ; 0.626  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.552  ; 0.552  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.595  ; 0.595  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 4.698  ; 4.698  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 4.596  ; 4.596  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 4.523  ; 4.523  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.881  ; 0.881  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.685  ; 0.685  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.165 ; -0.165 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.302 ; -0.302 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.476 ; -0.476 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.441 ; -0.441 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 0.881  ; 0.881  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.819  ; 0.819  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.751  ; 0.751  ; Rise       ; Clock           ;
; data_in   ; Clock      ; 1.483  ; 1.483  ; Rise       ; Clock           ;
; reset     ; Clock      ; 1.370  ; 1.370  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.322 ; -0.322 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -0.396 ; -0.396 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -0.322 ; -0.322 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -0.365 ; -0.365 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -4.468 ; -4.468 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -4.651 ; -4.651 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -4.366 ; -4.366 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -4.564 ; -4.564 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -4.293 ; -4.293 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.706  ; 0.706  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.455 ; -0.455 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.395  ; 0.395  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.532  ; 0.532  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.706  ; 0.706  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.671  ; 0.671  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.651 ; -0.651 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.589 ; -0.589 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.521 ; -0.521 ; Rise       ; Clock           ;
; data_in   ; Clock      ; -1.128 ; -1.128 ; Rise       ; Clock           ;
; reset     ; Clock      ; -0.683 ; -0.683 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; R1[*]            ; Clock      ; 9.381  ; 9.381  ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 9.267  ; 9.267  ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 9.381  ; 9.381  ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 9.201  ; 9.201  ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 9.176  ; 9.176  ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 9.189  ; 9.189  ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 9.191  ; 9.191  ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 9.214  ; 9.214  ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 10.131 ; 10.131 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 9.923  ; 9.923  ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 9.964  ; 9.964  ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 8.186  ; 8.186  ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 8.186  ; 8.186  ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 7.859  ; 7.859  ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 7.961  ; 7.961  ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 9.115  ; 9.115  ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 9.534  ; 9.534  ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 9.100  ; 9.100  ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R1[*]            ; Clock      ; 8.132 ; 8.132 ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 8.223 ; 8.223 ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 8.338 ; 8.338 ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 8.185 ; 8.185 ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 8.132 ; 8.132 ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 8.146 ; 8.146 ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 8.146 ; 8.146 ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 8.170 ; 8.170 ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 7.902 ; 7.902 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 8.108 ; 8.108 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 7.902 ; 7.902 ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 7.985 ; 7.985 ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 7.951 ; 7.951 ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 8.149 ; 8.149 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 8.254 ; 8.254 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 8.201 ; 8.201 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 8.186 ; 8.186 ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 8.186 ; 8.186 ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 7.226 ; 7.226 ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 7.958 ; 7.958 ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 7.653 ; 7.653 ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 7.768 ; 7.768 ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 7.840 ; 7.840 ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 7.226 ; 7.226 ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 7.822 ; 7.822 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.017 ; -7.825        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.415 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -35.222               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                          ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.017 ; latch1:inst|Q[1]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 2.026      ;
; -1.006 ; latch1:inst|Q[1]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 2.015      ;
; -0.984 ; latch1:inst|Q[0]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.991      ;
; -0.976 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.983      ;
; -0.975 ; latch1:inst|Q[0]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.984      ;
; -0.964 ; latch1:inst|Q[0]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.973      ;
; -0.947 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.956      ;
; -0.946 ; latch1:inst|Q[1]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.953      ;
; -0.936 ; latch1:inst|Q[1]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.943      ;
; -0.936 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.945      ;
; -0.928 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.935      ;
; -0.927 ; latch1:inst|Q[3]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.934      ;
; -0.926 ; latch1:inst|Q[1]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.933      ;
; -0.916 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.925      ;
; -0.911 ; latch1:inst|Q[0]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.918      ;
; -0.905 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.914      ;
; -0.904 ; latch1:inst|Q[2]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.913      ;
; -0.904 ; latch1:inst|Q[0]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.911      ;
; -0.903 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.910      ;
; -0.903 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.910      ;
; -0.900 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.907      ;
; -0.897 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.904      ;
; -0.894 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.950      ;
; -0.893 ; latch1:inst|Q[2]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.902      ;
; -0.887 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.896      ;
; -0.885 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.919      ;
; -0.877 ; latch1:inst|Q[4]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.884      ;
; -0.876 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.885      ;
; -0.876 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.883      ;
; -0.870 ; latch1:inst|Q[0]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.901      ;
; -0.862 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.871      ;
; -0.858 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.865      ;
; -0.858 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.889      ;
; -0.854 ; latch1:inst|Q[3]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.861      ;
; -0.851 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.860      ;
; -0.849 ; latch1:inst|Q[3]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.858      ;
; -0.845 ; latch1:inst|Q[3]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.854      ;
; -0.845 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.876      ;
; -0.839 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.846      ;
; -0.838 ; latch1:inst|Q[2]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.845      ;
; -0.833 ; latch1:inst|Q[2]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.840      ;
; -0.832 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.841      ;
; -0.830 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.837      ;
; -0.827 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.861      ;
; -0.824 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.858      ;
; -0.823 ; latch1:inst|Q[1]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.854      ;
; -0.822 ; latch1:inst|Q[2]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.829      ;
; -0.821 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.830      ;
; -0.818 ; latch1:inst|Q[4]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.827      ;
; -0.816 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.823      ;
; -0.812 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.868      ;
; -0.808 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.840      ;
; -0.807 ; latch1:inst|Q[4]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.816      ;
; -0.807 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.838      ;
; -0.804 ; latch1:inst|Q[4]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.811      ;
; -0.799 ; latch1:inst|Q[1]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.830      ;
; -0.796 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.805      ;
; -0.791 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.798      ;
; -0.790 ; latch1:inst|Q[2]             ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.821      ;
; -0.785 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.794      ;
; -0.783 ; latch1:inst|Q[5]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.792      ;
; -0.782 ; latch1:inst|Q[6]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.789      ;
; -0.781 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.813      ;
; -0.778 ; latch1:inst|Q[3]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.785      ;
; -0.777 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.811      ;
; -0.775 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.809      ;
; -0.772 ; latch1:inst|Q[5]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.781      ;
; -0.768 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.775      ;
; -0.763 ; latch1:inst|Q[1]             ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.795      ;
; -0.763 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.770      ;
; -0.761 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.768      ;
; -0.760 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.816      ;
; -0.758 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.767      ;
; -0.757 ; latch1:inst|Q[0]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.788      ;
; -0.756 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.812      ;
; -0.755 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.811      ;
; -0.750 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.782      ;
; -0.748 ; latch1:inst|Q[6]             ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.757      ;
; -0.747 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.756      ;
; -0.747 ; latch1:inst|Q[4]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.754      ;
; -0.742 ; latch1:inst|Q[5]             ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.749      ;
; -0.742 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.773      ;
; -0.741 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.748      ;
; -0.737 ; latch1:inst|Q[6]             ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; -0.023     ; 1.746      ;
; -0.729 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[7] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.736      ;
; -0.725 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.732      ;
; -0.725 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[4] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.759      ;
; -0.721 ; latch1:inst|Q[0]             ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.753      ;
; -0.715 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.722      ;
; -0.712 ; latch1:inst|Q[5]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.719      ;
; -0.707 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.025      ; 1.764      ;
; -0.702 ; latch1:inst|Q[5]             ; ALU:inst14|Result[5] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.709      ;
; -0.702 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[6] ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.736      ;
; -0.698 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.729      ;
; -0.693 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.725      ;
; -0.687 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.694      ;
; -0.686 ; latch1:inst|Q[2]             ; ALU:inst14|Result[1] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.717      ;
; -0.678 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[3] ; Clock        ; Clock       ; 1.000        ; 0.024      ; 1.734      ;
; -0.677 ; latch1:inst|Q[6]             ; ALU:inst14|Result[2] ; Clock        ; Clock       ; 1.000        ; -0.025     ; 1.684      ;
+--------+------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                  ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; mealy10circuit:inst7|yfsm.s6 ; mealy10circuit:inst7|yfsm.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.428 ; mealy10circuit:inst7|yfsm.s2 ; mealy10circuit:inst7|yfsm.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.454 ; mealy10circuit:inst7|yfsm.s1 ; mealy10circuit:inst7|yfsm.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.606      ;
; 0.496 ; latch1:inst2|Q[1]            ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.647      ;
; 0.543 ; mealy10circuit:inst7|yfsm.s5 ; mealy10circuit:inst7|yfsm.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.550 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.025      ; 0.727      ;
; 0.559 ; mealy10circuit:inst7|yfsm.s4 ; mealy10circuit:inst7|yfsm.s5 ; Clock        ; Clock       ; 0.000        ; -0.024     ; 0.687      ;
; 0.567 ; latch1:inst|Q[3]             ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.718      ;
; 0.581 ; latch1:inst2|Q[3]            ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.732      ;
; 0.593 ; latch1:inst|Q[2]             ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 0.720      ;
; 0.611 ; latch1:inst2|Q[2]            ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 0.738      ;
; 0.613 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 0.740      ;
; 0.627 ; latch1:inst2|Q[7]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.779      ;
; 0.634 ; latch1:inst2|Q[0]            ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; latch1:inst2|Q[5]            ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 0.763      ;
; 0.637 ; latch1:inst|Q[7]             ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 0.764      ;
; 0.653 ; latch1:inst|Q[0]             ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.663 ; mealy10circuit:inst7|yfsm.s7 ; mealy10circuit:inst7|yfsm.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.678 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.832      ;
; 0.749 ; latch1:inst|Q[7]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.753 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.907      ;
; 0.801 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 0.978      ;
; 0.811 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.963      ;
; 0.840 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.994      ;
; 0.852 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.004      ;
; 0.884 ; latch1:inst|Q[6]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.036      ;
; 0.894 ; latch1:inst2|Q[6]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.915 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.069      ;
; 0.919 ; latch1:inst|Q[5]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.920 ; mealy10circuit:inst7|yfsm.s0 ; mealy10circuit:inst7|yfsm.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.926 ; mealy10circuit:inst7|yfsm.s8 ; mealy10circuit:inst7|yfsm.s0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.078      ;
; 0.932 ; latch1:inst2|Q[5]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.938 ; mealy10circuit:inst7|yfsm.s3 ; mealy10circuit:inst7|yfsm.s4 ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.114      ;
; 0.951 ; latch1:inst|Q[1]             ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.102      ;
; 0.954 ; latch1:inst|Q[4]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.961 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.963 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.115      ;
; 0.966 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.120      ;
; 0.968 ; latch1:inst2|Q[4]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.972 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.124      ;
; 0.973 ; latch1:inst|Q[5]             ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.025     ; 1.100      ;
; 0.974 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.126      ;
; 0.975 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 1.152      ;
; 0.980 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.132      ;
; 0.983 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.136      ;
; 0.985 ; latch1:inst|Q[3]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.137      ;
; 0.988 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.140      ;
; 0.998 ; latch1:inst2|Q[3]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.150      ;
; 1.008 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 1.185      ;
; 1.012 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.164      ;
; 1.015 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.169      ;
; 1.023 ; latch1:inst2|Q[2]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.175      ;
; 1.027 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.179      ;
; 1.028 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.180      ;
; 1.037 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.189      ;
; 1.038 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.190      ;
; 1.040 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.216      ;
; 1.040 ; latch1:inst|Q[2]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.192      ;
; 1.048 ; mealy10circuit:inst7|yfsm.s3 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.224      ;
; 1.050 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.202      ;
; 1.051 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.203      ;
; 1.052 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; latch1:inst2|Q[1]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 1.057 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 1.234      ;
; 1.058 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.234      ;
; 1.066 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 1.080 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.256      ;
; 1.083 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 1.083 ; latch1:inst2|Q[0]            ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.235      ;
; 1.093 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; -0.022     ; 1.223      ;
; 1.103 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.257      ;
; 1.104 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.258      ;
; 1.105 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.257      ;
; 1.107 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.235      ;
; 1.111 ; latch1:inst|Q[0]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.263      ;
; 1.116 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.270      ;
; 1.117 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[5]         ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.245      ;
; 1.117 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.269      ;
; 1.120 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 1.297      ;
; 1.123 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[0]         ; Clock        ; Clock       ; 0.000        ; 0.025      ; 1.300      ;
; 1.127 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; -0.024     ; 1.255      ;
; 1.130 ; latch1:inst|Q[6]             ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.023     ; 1.259      ;
; 1.132 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.308      ;
; 1.133 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.309      ;
; 1.137 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.289      ;
; 1.138 ; mealy10circuit:inst7|yfsm.s2 ; ALU:inst14|Result[2]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.290      ;
; 1.139 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.315      ;
; 1.141 ; mealy10circuit:inst7|yfsm.s1 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.317      ;
; 1.144 ; latch1:inst2|Q[6]            ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.023     ; 1.273      ;
; 1.145 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.296      ;
; 1.147 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[7]         ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.299      ;
; 1.151 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.305      ;
; 1.152 ; mealy10circuit:inst7|yfsm.s6 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.306      ;
; 1.153 ; latch1:inst2|Q[7]            ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.304      ;
; 1.153 ; latch1:inst|Q[1]             ; ALU:inst14|Neg               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.305      ;
; 1.154 ; mealy10circuit:inst7|yfsm.s7 ; ALU:inst14|Result[3]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.330      ;
; 1.157 ; latch1:inst2|Q[4]            ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; -0.023     ; 1.286      ;
; 1.161 ; mealy10circuit:inst7|yfsm.s4 ; ALU:inst14|Result[6]         ; Clock        ; Clock       ; 0.000        ; -0.022     ; 1.291      ;
; 1.161 ; mealy10circuit:inst7|yfsm.s5 ; ALU:inst14|Result[1]         ; Clock        ; Clock       ; 0.000        ; 0.024      ; 1.337      ;
; 1.168 ; mealy10circuit:inst7|yfsm.s8 ; ALU:inst14|Result[4]         ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.322      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Neg               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Neg               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ALU:inst14|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ALU:inst14|Result[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst2|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst2|Q[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; latch1:inst|Q[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; latch1:inst|Q[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; mealy10circuit:inst7|yfsm.s8 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clk_delay_ctrl|clkout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Neg|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Neg|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst14|Result[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst14|Result[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst2|Q[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst2|Q[1]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 2.683  ; 2.683  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.097  ; 0.097  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.054  ; 0.054  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.078  ; 0.078  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 2.539  ; 2.539  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 2.683  ; 2.683  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 2.523  ; 2.523  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 2.633  ; 2.633  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 2.486  ; 2.486  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.311  ; 0.311  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.127  ; 0.127  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.374 ; -0.374 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.403 ; -0.403 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.508 ; -0.508 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.498 ; -0.498 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 0.311  ; 0.311  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.267  ; 0.267  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.186  ; 0.186  ; Rise       ; Clock           ;
; data_in   ; Clock      ; 0.567  ; 0.567  ; Rise       ; Clock           ;
; reset     ; Clock      ; 0.487  ; 0.487  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.023  ; 0.023  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.042  ; 0.042  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -2.419 ; -2.419 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -2.563 ; -2.563 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -2.403 ; -2.403 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -2.513 ; -2.513 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -2.366 ; -2.366 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.628  ; 0.628  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.007 ; -0.007 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.494  ; 0.494  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.523  ; 0.523  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.628  ; 0.628  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.618  ; 0.618  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.191 ; -0.191 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.147 ; -0.147 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.066 ; -0.066 ; Rise       ; Clock           ;
; data_in   ; Clock      ; -0.399 ; -0.399 ; Rise       ; Clock           ;
; reset     ; Clock      ; -0.155 ; -0.155 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R1[*]            ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 4.941 ; 4.941 ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 4.985 ; 4.985 ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 4.876 ; 4.876 ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 5.390 ; 5.390 ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 4.300 ; 4.300 ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 4.337 ; 4.337 ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 4.821 ; 4.821 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R1[*]            ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 4.369 ; 4.369 ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 4.356 ; 4.356 ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 4.204 ; 4.204 ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 4.301 ; 4.301 ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.580  ; 0.415 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -3.580  ; 0.415 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -34.397 ; 0.0   ; 0.0      ; 0.0     ; -35.222             ;
;  Clock           ; -34.397 ; 0.000 ; N/A      ; N/A     ; -35.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.626  ; 0.626  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.552  ; 0.552  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.595  ; 0.595  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 4.698  ; 4.698  ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 4.596  ; 4.596  ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 4.523  ; 4.523  ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.881  ; 0.881  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; 0.685  ; 0.685  ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; -0.165 ; -0.165 ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; -0.302 ; -0.302 ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; -0.476 ; -0.476 ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; -0.441 ; -0.441 ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; 0.881  ; 0.881  ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; 0.819  ; 0.819  ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; 0.751  ; 0.751  ; Rise       ; Clock           ;
; data_in   ; Clock      ; 1.483  ; 1.483  ; Rise       ; Clock           ;
; reset     ; Clock      ; 1.370  ; 1.370  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 0.023  ; 0.023  ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 0.066  ; 0.066  ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 0.042  ; 0.042  ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -2.419 ; -2.419 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -2.563 ; -2.563 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -2.403 ; -2.403 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -2.513 ; -2.513 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -2.366 ; -2.366 ; Rise       ; Clock           ;
; B[*]      ; Clock      ; 0.706  ; 0.706  ; Rise       ; Clock           ;
;  B[0]     ; Clock      ; -0.007 ; -0.007 ; Rise       ; Clock           ;
;  B[1]     ; Clock      ; 0.494  ; 0.494  ; Rise       ; Clock           ;
;  B[2]     ; Clock      ; 0.532  ; 0.532  ; Rise       ; Clock           ;
;  B[3]     ; Clock      ; 0.706  ; 0.706  ; Rise       ; Clock           ;
;  B[4]     ; Clock      ; 0.671  ; 0.671  ; Rise       ; Clock           ;
;  B[5]     ; Clock      ; -0.191 ; -0.191 ; Rise       ; Clock           ;
;  B[6]     ; Clock      ; -0.147 ; -0.147 ; Rise       ; Clock           ;
;  B[7]     ; Clock      ; -0.066 ; -0.066 ; Rise       ; Clock           ;
; data_in   ; Clock      ; -0.399 ; -0.399 ; Rise       ; Clock           ;
; reset     ; Clock      ; -0.155 ; -0.155 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; R1[*]            ; Clock      ; 9.381  ; 9.381  ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 9.267  ; 9.267  ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 9.381  ; 9.381  ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 9.201  ; 9.201  ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 9.176  ; 9.176  ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 9.189  ; 9.189  ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 9.191  ; 9.191  ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 9.214  ; 9.214  ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 10.131 ; 10.131 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 9.923  ; 9.923  ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 9.980  ; 9.980  ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 9.964  ; 9.964  ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 10.162 ; 10.162 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 10.236 ; 10.236 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 10.217 ; 10.217 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 8.186  ; 8.186  ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 8.186  ; 8.186  ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 9.633  ; 9.633  ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 7.859  ; 7.859  ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 7.961  ; 7.961  ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 9.115  ; 9.115  ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 9.534  ; 9.534  ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 9.100  ; 9.100  ; Rise       ; Clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; R1[*]            ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  R1[0]           ; Clock      ; 4.506 ; 4.506 ; Rise       ; Clock           ;
;  R1[1]           ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  R1[2]           ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  R1[3]           ; Clock      ; 4.413 ; 4.413 ; Rise       ; Clock           ;
;  R1[4]           ; Clock      ; 4.425 ; 4.425 ; Rise       ; Clock           ;
;  R1[5]           ; Clock      ; 4.426 ; 4.426 ; Rise       ; Clock           ;
;  R1[6]           ; Clock      ; 4.448 ; 4.448 ; Rise       ; Clock           ;
; R2[*]            ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  R2[0]           ; Clock      ; 4.409 ; 4.409 ; Rise       ; Clock           ;
;  R2[1]           ; Clock      ; 4.307 ; 4.307 ; Rise       ; Clock           ;
;  R2[2]           ; Clock      ; 4.369 ; 4.369 ; Rise       ; Clock           ;
;  R2[3]           ; Clock      ; 4.356 ; 4.356 ; Rise       ; Clock           ;
;  R2[4]           ; Clock      ; 4.436 ; 4.436 ; Rise       ; Clock           ;
;  R2[5]           ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
;  R2[6]           ; Clock      ; 4.452 ; 4.452 ; Rise       ; Clock           ;
; SignLED[*]       ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  SignLED[6]      ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
; StudentIdLed[*]  ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  StudentIdLed[0] ; Clock      ; 4.352 ; 4.352 ; Rise       ; Clock           ;
;  StudentIdLed[1] ; Clock      ; 4.204 ; 4.204 ; Rise       ; Clock           ;
;  StudentIdLed[3] ; Clock      ; 4.253 ; 4.253 ; Rise       ; Clock           ;
;  StudentIdLed[4] ; Clock      ; 4.301 ; 4.301 ; Rise       ; Clock           ;
;  StudentIdLed[5] ; Clock      ; 3.996 ; 3.996 ; Rise       ; Clock           ;
;  StudentIdLed[6] ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 858      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 858      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 87    ; 87   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Nov 27 08:28:46 2023
Info: Command: quartus_sta ALU -c ALU
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.580       -34.397 Clock 
Info (332146): Worst-case hold slack is 0.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.859         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.017        -7.825 Clock 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.415         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -35.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Mon Nov 27 08:28:49 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


