74HC595
===========

.. image:: img/74HC595.png

74HC595は、8ビットのシフトレジスタと、3状態並列出力を持つストレージレジスタで構成されています。このチップはシリアル入力を並列出力に変換することで、MCUのIOポートを節約します。
MR（ピン10）がハイレベルで、OE（ピン13）がローレベルの場合、データはSHcpの立ち上がりエッジで入力され、SHcpの立ち上がりエッジを介してメモリレジスタに移動します。両方のクロックが接続されている場合、シフトレジスタはメモリレジスタよりも常に一つのパルス先行します。メモリレジスタには、シリアルシフト入力ピン（Ds）、シリアル出力ピン（Q）、および非同期リセットボタン（ローレベル）があります。メモリレジスタは、3状態での並列8ビットバスを出力します。OEが有効（ローレベル）の場合、メモリレジスタ内のデータがバスに出力されます。

* `74HC595 データシート <https://www.ti.com/lit/ds/symlink/cd74hc595.pdf?ts=1617341564801>`_

.. image:: img/74hc595_pin.png
    :width: 600

74HC595のピンとその機能：

* **Q0-Q7**: 8ビット並列データ出力ピンで、8つのLEDまたは7セグメント表示の8つのピンを直接制御できます。
* **Q7'**: シリーズ出力ピンで、別の74HC595のDSに接続して複数の74HC595を直列に接続します。
* **MR**: ローレベルで有効なリセットピン。
* **SHcp**: シフトレジスタのタイムシーケンス入力。立ち上がりエッジで、シフトレジスタ内のデータが1ビットずつ逐次的に移動します（例えば、Q1内のデータがQ2に移動します）。一方、立ち下がりエッジではシフトレジスタ内のデータは変わらずに残ります。
* **STcp**: ストレージレジスタのタイムシーケンス入力。立ち上がりエッジで、シフトレジスタ内のデータがメモリレジスタに移動します。
* **CE**: ローレベルで有効な出力許可ピン。
* **DS**: シリアルデータ入力ピン。
* **VCC**: 正の供給電圧。
* **GND**: 接地。

**例**

* :ref:`1.1.4_c` （Cプロジェクト）
* :ref:`1.1.5_c` （Cプロジェクト）
* :ref:`3.1.1_c` （Cプロジェクト）
* :ref:`3.1.6_c` （Cプロジェクト）
* :ref:`3.1.12_c` （Cプロジェクト）
* :ref:`1.1.4_py` （Pythonプロジェクト）
* :ref:`1.1.5_py` （Pythonプロジェクト）
* :ref:`4.1.7_py` （Pythonプロジェクト）
* :ref:`4.1.12_py` （Pythonプロジェクト）
* :ref:`4.1.18_py` （Pythonプロジェクト）
