<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http" xmlns:ipxact="http" xmlns:anlogic="http" xsi:schemaLocation="http">
    <ipxact:vendor>anlogic.com</ipxact:vendor>
    <ipxact:library>customized</ipxact:library>
    <ipxact:name>top_slice_0</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    <ipxact:model>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>top_slice_0</ipxact:name>
                <ipxact:language>verilog</ipxact:language>
                <ipxact:moduleName>top_slice_0</ipxact:moduleName>
                <ipxact:fileSetRef>
                    <ipxact:localName>fs-top_slice_0</ipxact:localName>
                </ipxact:fileSetRef>
            </ipxact:componentInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>in0</ipxact:name>
                <ipxact:displayName>in0</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>6</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>out1</ipxact:name>
                <ipxact:displayName>out1</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>0</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>out0</ipxact:name>
                <ipxact:displayName>out0</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                    <ipxact:vectors>
                        <ipxact:vector>
                            <ipxact:left>5</ipxact:left>
                            <ipxact:right>0</ipxact:right>
                        </ipxact:vector>
                    </ipxact:vectors>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>fs-top_slice_0</ipxact:name>
            <ipxact:file>
                <ipxact:name>top_slice_0.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
</ipxact:component>
