module Q3(Y,NONE,A,clk);
output reg [2:0]Y;
output reg NONE;
input [7:0]A;
input clk;

always @(posedge clk)
begin
NONE <= ~A[7]&~A[6]&~A[5]&~A[4]&~A[3]&~A[2]&~A[1]&~A[0];
if(A==8'b00000001)
	Y <= 3'b000;
else if(A==8'b00000010)
	Y <= 3'b001;
else if(A==8'b00000100)
	Y <= 3'b010;
else if(A==8'b00001000)
	Y <= 3'b011;
else if(A==8'b00010000)
	Y <= 3'b100;
else if(A===8'b00100000)
	Y <= 3'b101;
else if(A==8'b01000000)
	Y <= 3'b110;
else if(A==8'b10000000)
	Y <= 3'b111;
end
endmodule
