A_PL_CAUSE,VAR_0
A_TP_INT_CAUSE,VAR_1
FPGA_PCIX_INTERRUPT_TP,VAR_2
FPGA_TP_ADDR_INTERRUPT_CAUSE,VAR_3
F_PL_INTR_TP,VAR_4
t1_is_asic,FUNC_0
writel,FUNC_1
t1_tp_intr_clear,FUNC_2
tp,VAR_5
