TimeQuest Timing Analyzer report for TEI_GRUPO17
Fri Aug 01 04:06:09 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.12 MHz ; 177.12 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.646 ; -137.360           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.578      ;
; -4.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.578      ;
; -4.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.578      ;
; -4.646 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.578      ;
; -4.634 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.566      ;
; -4.634 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.566      ;
; -4.634 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.566      ;
; -4.634 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.566      ;
; -4.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.450      ;
; -4.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.450      ;
; -4.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.450      ;
; -4.518 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.450      ;
; -4.500 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.755      ;
; -4.500 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.755      ;
; -4.488 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.743      ;
; -4.488 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.743      ;
; -4.406 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.688      ;
; -4.406 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.688      ;
; -4.394 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.676      ;
; -4.394 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.676      ;
; -4.372 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.627      ;
; -4.372 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.627      ;
; -4.365 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.932      ;
; -4.365 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.932      ;
; -4.365 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.932      ;
; -4.365 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.932      ;
; -4.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.294      ;
; -4.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.294      ;
; -4.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.294      ;
; -4.362 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.294      ;
; -4.330 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.262      ;
; -4.330 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.262      ;
; -4.330 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.262      ;
; -4.330 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.262      ;
; -4.315 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.247      ;
; -4.315 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.247      ;
; -4.315 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.247      ;
; -4.315 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.247      ;
; -4.278 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.560      ;
; -4.278 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.560      ;
; -4.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.526      ;
; -4.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.526      ;
; -4.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.526      ;
; -4.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.526      ;
; -4.259 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.514      ;
; -4.259 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.514      ;
; -4.259 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.514      ;
; -4.259 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.514      ;
; -4.219 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.105     ; 5.109      ;
; -4.219 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.105     ; 5.109      ;
; -4.216 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.471      ;
; -4.216 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.471      ;
; -4.184 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.439      ;
; -4.184 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.439      ;
; -4.169 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.424      ;
; -4.169 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.424      ;
; -4.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.398      ;
; -4.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.398      ;
; -4.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.398      ;
; -4.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.398      ;
; -4.127 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.412      ;
; -4.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.042      ;
; -4.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.042      ;
; -4.122 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.404      ;
; -4.122 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.404      ;
; -4.115 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.400      ;
; -4.090 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.372      ;
; -4.090 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.372      ;
; -4.075 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.357      ;
; -4.075 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.287      ; 5.357      ;
; -4.046 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.976      ;
; -4.046 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.976      ;
; -4.046 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.976      ;
; -4.046 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.065     ; 4.976      ;
; -3.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.284      ;
; -3.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.105     ; 4.880      ;
; -3.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.105     ; 4.880      ;
; -3.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.105     ; 4.880      ;
; -3.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.105     ; 4.880      ;
; -3.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.242      ;
; -3.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.242      ;
; -3.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.242      ;
; -3.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.242      ;
; -3.955 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.210      ;
; -3.955 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.210      ;
; -3.955 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.210      ;
; -3.955 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.210      ;
; -3.952 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.516      ;
; -3.952 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.516      ;
; -3.952 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.516      ;
; -3.952 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.431     ; 4.516      ;
; -3.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.195      ;
; -3.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.195      ;
; -3.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.195      ;
; -3.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.195      ;
; -3.900 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.258      ; 5.153      ;
; -3.900 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.258      ; 5.153      ;
; -3.873 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.440      ;
; -3.873 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.440      ;
; -3.873 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.428     ; 4.440      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.577      ;
; 0.575 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.810      ;
; 0.580 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.815      ;
; 0.675 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.908      ;
; 0.840 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.396      ;
; 0.849 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.082      ;
; 0.853 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.086      ;
; 0.855 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.089      ;
; 0.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.092      ;
; 0.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.097      ;
; 0.870 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.103      ;
; 0.881 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.116      ;
; 0.924 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.480      ;
; 0.928 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.484      ;
; 0.952 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.187      ;
; 0.955 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.190      ;
; 0.966 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.186      ;
; 1.013 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.597      ;
; 1.023 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.607      ;
; 1.038 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.272      ;
; 1.055 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.640      ;
; 1.058 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.614      ;
; 1.084 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.260     ; 0.981      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.260     ; 0.982      ;
; 1.146 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.730      ;
; 1.153 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.737      ;
; 1.161 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.381      ;
; 1.235 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.820      ;
; 1.242 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.827      ;
; 1.243 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.800      ;
; 1.280 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.865      ;
; 1.304 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.888      ;
; 1.308 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.892      ;
; 1.314 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.898      ;
; 1.317 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.537      ;
; 1.325 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.913      ;
; 1.333 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.921      ;
; 1.333 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.431      ; 1.921      ;
; 1.389 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.609      ;
; 1.411 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.996      ;
; 1.414 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.679      ;
; 1.417 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.400      ; 1.974      ;
; 1.418 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.003      ;
; 1.421 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.686      ;
; 1.452 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.036      ;
; 1.527 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.731      ;
; 1.541 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.126      ;
; 1.541 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.126      ;
; 1.593 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.178      ;
; 1.593 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.796      ;
; 1.598 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.182      ;
; 1.599 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.183      ;
; 1.600 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.820      ;
; 1.605 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.189      ;
; 1.618 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.821      ;
; 1.622 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.826      ;
; 1.643 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.875      ;
; 1.644 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.876      ;
; 1.648 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.883      ;
; 1.659 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.894      ;
; 1.679 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.264      ;
; 1.699 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.902      ;
; 1.700 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.903      ;
; 1.709 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.913      ;
; 1.709 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.294      ;
; 1.713 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.298      ;
; 1.716 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.301      ;
; 1.720 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.985      ;
; 1.731 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.316      ;
; 1.733 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.953      ;
; 1.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.290      ;
; 1.741 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.326      ;
; 1.758 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.991      ;
; 1.760 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.993      ;
; 1.773 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.976      ;
; 1.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.995      ;
; 1.779 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.983      ;
; 1.790 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.055      ;
; 1.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.063      ;
; 1.798 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.063      ;
; 1.801 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 2.004      ;
; 1.801 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.386      ;
; 1.817 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.402      ;
; 1.817 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.082      ;
; 1.825 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.090      ;
; 1.825 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 2.090      ;
; 1.825 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.057      ;
; 1.826 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.058      ;
; 1.827 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 2.030      ;
; 1.831 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.066      ;
; 1.837 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.422      ;
; 1.845 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.430      ;
; 1.845 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.430      ;
; 1.847 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.080      ;
; 1.849 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 2.082      ;
; 1.853 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.438      ;
; 1.855 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.440      ;
; 1.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.442      ;
; 1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.444      ;
; 1.863 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.448      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst5|inst4|clk                                                          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.535 ; 4.060 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.833 ; 6.258 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.806 ; 6.168 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.708 ; 6.192 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.477 ; 5.941 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.122 ; 5.607 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.082 ; 5.544 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.337 ; 5.730 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.064 ; 5.476 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.340 ; 5.744 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.833 ; 6.258 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.021 ; 5.425 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.656 ; 6.030 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.651 ; 6.018 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.749 ; 4.119 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.949 ; 4.442 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.194 ; 1.327 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.473 ; 1.668 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.482 ; 1.890 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 5.018 ; 5.483 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.572 ; 4.990 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 5.018 ; 5.483 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 4.721 ; 5.132 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.994 ; -3.460 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.979 ; -1.411 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.378 ; -1.797 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.341 ; -1.765 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.409 ; -1.834 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.121 ; -1.541 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.197 ; -1.602 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.523 ; -1.926 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.002 ; -1.442 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.276 ; -1.711 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.264 ; -1.681 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.979 ; -1.411 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.227 ; -1.635 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.271 ; -1.709 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.982 ; -3.355 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -2.108 ; -2.544 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 0.238  ; 0.110  ; Rise       ; CLK             ;
; START     ; CLK        ; -0.746 ; -0.898 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.102 ; -1.492 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.482 ; -1.887 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.482 ; -1.887 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.851 ; -2.315 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.544 ; -1.945 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.509 ; 8.492 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.255 ; 7.158 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.509 ; 8.492 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.684 ; 7.577 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.950 ; 7.849 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.682 ; 7.579 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.526 ; 7.457 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.432 ; 7.385 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.922 ; 7.867 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.242 ; 7.139 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.471 ; 7.412 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.639 ; 7.600 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.502 ; 7.446 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.532 ; 6.438 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.464 ; 6.362 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.135 ; 7.116 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.224 ; 5.272 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.018 ; 6.030 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.878 ; 6.968 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.720 ; 5.738 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.742 ; 5.798 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.793 ; 5.832 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.484 ; 5.497 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.838 ; 5.894 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.979 ; 6.024 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.224 ; 5.281 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.230 ; 5.272 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.849 ; 5.847 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.787 ; 5.812 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.182 ; 6.204 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.085 ; 6.113 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.700 ; 6.775 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.381 ; 6.381 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.582 ; 6.582 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.562 ; 6.562 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.602 ; 6.602 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.582 ; 6.582 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.381 ; 6.381 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.577 ; 6.577 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.381 ; 6.381 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.665 ; 6.665 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.381 ; 6.381 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.381 ; 6.381 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.607 ; 6.607 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.577 ; 6.577 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.810 ; 5.810 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.004 ; 6.004 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.984 ; 5.984 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.024 ; 6.024 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.004 ; 6.004 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.810 ; 5.810 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.998 ; 5.998 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.810 ; 5.810 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.084 ; 6.084 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.810 ; 5.810 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.810 ; 5.810 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.028 ; 6.028 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.998 ; 5.998 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.353     ; 6.444     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.558     ; 6.649     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.538     ; 6.629     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.578     ; 6.669     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.558     ; 6.649     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.353     ; 6.444     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.555     ; 6.646     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.353     ; 6.444     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.635     ; 6.726     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.353     ; 6.444     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.353     ; 6.444     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.585     ; 6.676     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.555     ; 6.646     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.833     ; 5.841     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.029     ; 6.037     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.009     ; 6.017     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.049     ; 6.057     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.029     ; 6.037     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.833     ; 5.841     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.027     ; 6.035     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.833     ; 5.841     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.104     ; 6.112     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.833     ; 5.841     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.833     ; 5.841     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.057     ; 6.065     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.027     ; 6.035     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 198.1 MHz ; 198.1 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.048 ; -119.365          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.048 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.987      ;
; -4.048 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.987      ;
; -4.048 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.987      ;
; -4.048 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.987      ;
; -4.037 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.976      ;
; -4.037 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.976      ;
; -4.037 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.976      ;
; -4.037 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.976      ;
; -3.939 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.878      ;
; -3.939 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.878      ;
; -3.939 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.878      ;
; -3.939 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.878      ;
; -3.909 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.147      ;
; -3.909 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.147      ;
; -3.898 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.136      ;
; -3.898 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.136      ;
; -3.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 5.085      ;
; -3.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 5.085      ;
; -3.811 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 5.074      ;
; -3.811 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 5.074      ;
; -3.810 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.394     ; 4.411      ;
; -3.810 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.394     ; 4.411      ;
; -3.810 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.394     ; 4.411      ;
; -3.810 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.394     ; 4.411      ;
; -3.800 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.038      ;
; -3.800 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 5.038      ;
; -3.795 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.734      ;
; -3.795 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.734      ;
; -3.795 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.734      ;
; -3.795 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.734      ;
; -3.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.705      ;
; -3.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.705      ;
; -3.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.705      ;
; -3.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.705      ;
; -3.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.690      ;
; -3.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.690      ;
; -3.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.690      ;
; -3.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.690      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.950      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.950      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.950      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.950      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.976      ;
; -3.713 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.976      ;
; -3.702 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.939      ;
; -3.702 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.939      ;
; -3.702 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.939      ;
; -3.702 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.939      ;
; -3.685 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.585      ;
; -3.685 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.585      ;
; -3.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.894      ;
; -3.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.894      ;
; -3.627 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.865      ;
; -3.627 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.865      ;
; -3.612 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.850      ;
; -3.612 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.850      ;
; -3.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.535      ;
; -3.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.535      ;
; -3.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.841      ;
; -3.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.841      ;
; -3.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.841      ;
; -3.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.841      ;
; -3.580 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.846      ;
; -3.569 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.832      ;
; -3.569 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.832      ;
; -3.569 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.835      ;
; -3.540 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.803      ;
; -3.540 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.803      ;
; -3.530 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.466      ;
; -3.530 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.466      ;
; -3.530 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.466      ;
; -3.530 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.466      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.788      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.788      ;
; -3.501 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.397     ; 4.099      ;
; -3.501 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.397     ; 4.099      ;
; -3.501 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.397     ; 4.099      ;
; -3.501 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.397     ; 4.099      ;
; -3.475 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.374      ;
; -3.475 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.374      ;
; -3.475 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.374      ;
; -3.475 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.374      ;
; -3.471 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.737      ;
; -3.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.697      ;
; -3.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.697      ;
; -3.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.697      ;
; -3.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.697      ;
; -3.431 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.668      ;
; -3.431 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.668      ;
; -3.431 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.668      ;
; -3.431 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.668      ;
; -3.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.653      ;
; -3.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.653      ;
; -3.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.653      ;
; -3.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.242      ; 4.653      ;
; -3.405 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.240      ; 4.640      ;
; -3.405 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.240      ; 4.640      ;
; -3.395 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.394     ; 3.996      ;
; -3.395 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.394     ; 3.996      ;
; -3.395 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.394     ; 3.996      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.515 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.729      ;
; 0.521 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.735      ;
; 0.604 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.817      ;
; 0.755 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.367      ; 1.266      ;
; 0.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.979      ;
; 0.771 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.984      ;
; 0.771 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.984      ;
; 0.773 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.986      ;
; 0.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.994      ;
; 0.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.999      ;
; 0.800 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.014      ;
; 0.837 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.367      ; 1.348      ;
; 0.841 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.367      ; 1.352      ;
; 0.858 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.072      ;
; 0.861 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.075      ;
; 0.870 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.070      ;
; 0.897 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.434      ;
; 0.908 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.445      ;
; 0.933 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.146      ;
; 0.947 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.485      ;
; 0.974 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.367      ; 1.485      ;
; 0.995 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.243     ; 0.896      ;
; 0.996 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.243     ; 0.897      ;
; 1.048 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.585      ;
; 1.053 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.590      ;
; 1.061 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.261      ;
; 1.120 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.658      ;
; 1.124 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.368      ; 1.636      ;
; 1.125 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.663      ;
; 1.160 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.697      ;
; 1.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.702      ;
; 1.165 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.702      ;
; 1.171 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.708      ;
; 1.196 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.737      ;
; 1.197 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.397      ;
; 1.211 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.752      ;
; 1.211 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.752      ;
; 1.250 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.450      ;
; 1.275 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.368      ; 1.787      ;
; 1.282 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.820      ;
; 1.290 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.828      ;
; 1.291 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.533      ;
; 1.298 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.540      ;
; 1.315 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.852      ;
; 1.366 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.551      ;
; 1.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.925      ;
; 1.397 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.935      ;
; 1.428 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.965      ;
; 1.443 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.981      ;
; 1.443 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.627      ;
; 1.445 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.982      ;
; 1.452 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.637      ;
; 1.455 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.992      ;
; 1.464 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.664      ;
; 1.465 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.649      ;
; 1.486 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.700      ;
; 1.487 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.698      ;
; 1.487 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.698      ;
; 1.497 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.711      ;
; 1.528 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.712      ;
; 1.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.066      ;
; 1.530 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.714      ;
; 1.531 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.716      ;
; 1.550 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.088      ;
; 1.554 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.092      ;
; 1.560 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.098      ;
; 1.565 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.807      ;
; 1.574 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.112      ;
; 1.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.367      ; 2.088      ;
; 1.578 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.116      ;
; 1.579 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.779      ;
; 1.592 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.777      ;
; 1.605 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.789      ;
; 1.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.823      ;
; 1.610 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.823      ;
; 1.625 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.868      ;
; 1.629 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.829      ;
; 1.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.175      ;
; 1.637 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.175      ;
; 1.640 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.883      ;
; 1.640 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.883      ;
; 1.641 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.855      ;
; 1.646 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.830      ;
; 1.649 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.860      ;
; 1.649 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.860      ;
; 1.655 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.898      ;
; 1.662 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.200      ;
; 1.664 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.202      ;
; 1.665 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.878      ;
; 1.665 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.878      ;
; 1.670 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.913      ;
; 1.670 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.913      ;
; 1.671 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.855      ;
; 1.677 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.215      ;
; 1.677 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.215      ;
; 1.679 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.217      ;
; 1.679 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.217      ;
; 1.683 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.221      ;
; 1.685 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.223      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst2|inst3|inst6|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst2|inst3|inst7|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst2|inst|inst10|inst4|clk                                                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst2|inst|inst11|inst4|clk                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.121 ; 3.503 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.200 ; 5.552 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.113 ; 5.499 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.106 ; 5.446 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.889 ; 5.229 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.565 ; 4.929 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.529 ; 4.865 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.734 ; 5.060 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.451 ; 4.857 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.727 ; 5.101 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.200 ; 5.552 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.444 ; 4.805 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.995 ; 5.355 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.978 ; 5.349 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.343 ; 3.594 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.523 ; 3.864 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.062 ; 1.289 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.367 ; 1.543 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.246 ; 1.579 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 4.474 ; 4.830 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.072 ; 4.391 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 4.474 ; 4.830 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 4.200 ; 4.511 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.636 ; -2.975 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.788 ; -1.152 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.160 ; -1.511 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.124 ; -1.481 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.192 ; -1.546 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.934 ; -1.270 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.995 ; -1.327 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.291 ; -1.625 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.815 ; -1.181 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.067 ; -1.431 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.047 ; -1.388 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.788 ; -1.152 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.017 ; -1.361 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.051 ; -1.412 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.633 ; -2.918 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.822 ; -2.173 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 0.218  ; 0.039  ; Rise       ; CLK             ;
; START     ; CLK        ; -0.704 ; -0.857 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.911 ; -1.231 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.254 ; -1.592 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.254 ; -1.592 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.589 ; -1.973 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.313 ; -1.636 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.027 ; 8.047 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.771 ; 6.711 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.027 ; 8.047 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.161 ; 7.086 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.400 ; 7.335 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.160 ; 7.088 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.999 ; 6.951 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.920 ; 6.887 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.372 ; 7.307 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.764 ; 6.698 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.958 ; 6.914 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.103 ; 7.092 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.981 ; 6.944 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.150 ; 6.065 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.078 ; 5.975 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.658 ; 6.715 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.958 ; 4.974 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.689 ; 5.642 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.586 ; 6.629 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.422 ; 5.388 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.429 ; 5.447 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.495 ; 5.468 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.194 ; 5.167 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.525 ; 5.520 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.654 ; 5.651 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.958 ; 4.983 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.962 ; 4.974 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.559 ; 5.513 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.481 ; 5.451 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.844 ; 5.840 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.766 ; 5.735 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.306 ; 6.378 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.969 ; 5.971 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.161 ; 6.163 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.141 ; 6.143 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.181 ; 6.183 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.161 ; 6.163 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.969 ; 5.971 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.156 ; 6.158 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.969 ; 5.971 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.232 ; 6.234 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.969 ; 5.971 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.969 ; 5.971 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.186 ; 6.188 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.156 ; 6.158 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.230 ; 5.230 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.414 ; 5.414 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.394 ; 5.394 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.434 ; 5.434 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.414 ; 5.414 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.230 ; 5.230 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.409 ; 5.409 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.230 ; 5.230 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.482 ; 5.482 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.230 ; 5.230 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.230 ; 5.230 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.439 ; 5.439 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.409 ; 5.409 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.981     ; 5.981     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.151     ; 6.151     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.131     ; 6.131     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.171     ; 6.171     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.151     ; 6.151     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.981     ; 5.981     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.156     ; 6.156     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.981     ; 5.981     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.245     ; 6.245     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.981     ; 5.981     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.981     ; 5.981     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.186     ; 6.186     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.156     ; 6.156     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.213     ; 5.314     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.377     ; 5.478     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.357     ; 5.458     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.397     ; 5.498     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.377     ; 5.478     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.213     ; 5.314     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.382     ; 5.483     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.213     ; 5.314     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.467     ; 5.568     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.213     ; 5.314     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.213     ; 5.314     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.412     ; 5.513     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.382     ; 5.483     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.140 ; -56.835           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.927                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.140 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.090      ;
; -2.140 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.090      ;
; -2.140 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.090      ;
; -2.140 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.090      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.136 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.086      ;
; -2.067 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.193      ;
; -2.067 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.193      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.014      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.014      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.014      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 3.014      ;
; -2.063 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.189      ;
; -2.063 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.189      ;
; -2.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.164      ;
; -2.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.164      ;
; -2.019 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.160      ;
; -2.019 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.160      ;
; -1.991 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.117      ;
; -1.991 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.117      ;
; -1.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.738      ;
; -1.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.738      ;
; -1.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.738      ;
; -1.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.235     ; 2.738      ;
; -1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.930      ;
; -1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.930      ;
; -1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.930      ;
; -1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.930      ;
; -1.962 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.912      ;
; -1.962 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.912      ;
; -1.962 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.912      ;
; -1.962 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.912      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.906      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.906      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.906      ;
; -1.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.906      ;
; -1.947 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.088      ;
; -1.947 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.088      ;
; -1.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.061      ;
; -1.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.061      ;
; -1.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.061      ;
; -1.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.061      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.057      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.057      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.057      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.057      ;
; -1.913 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.841      ;
; -1.913 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.841      ;
; -1.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.033      ;
; -1.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.033      ;
; -1.889 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.015      ;
; -1.889 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.015      ;
; -1.883 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.009      ;
; -1.883 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 3.009      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.812      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.812      ;
; -1.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.004      ;
; -1.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.004      ;
; -1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.985      ;
; -1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.985      ;
; -1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.985      ;
; -1.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.985      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.986      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.986      ;
; -1.839 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.980      ;
; -1.839 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.980      ;
; -1.830 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.972      ;
; -1.826 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.968      ;
; -1.798 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.748      ;
; -1.798 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.748      ;
; -1.798 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.748      ;
; -1.798 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.748      ;
; -1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.709      ;
; -1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.709      ;
; -1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.709      ;
; -1.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.709      ;
; -1.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.901      ;
; -1.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.901      ;
; -1.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.901      ;
; -1.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.901      ;
; -1.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.883      ;
; -1.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.883      ;
; -1.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.883      ;
; -1.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.883      ;
; -1.754 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.504      ;
; -1.754 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.504      ;
; -1.754 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.504      ;
; -1.754 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1      ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.237     ; 2.504      ;
; -1.754 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.896      ;
; -1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.877      ;
; -1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.877      ;
; -1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.877      ;
; -1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.877      ;
; -1.745 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.694      ;
; -1.745 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.694      ;
; -1.745 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.694      ;
; -1.745 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.694      ;
; -1.730 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.678      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.309 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.438      ;
; 0.313 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.442      ;
; 0.355 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.482      ;
; 0.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.732      ;
; 0.451 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.578      ;
; 0.454 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.582      ;
; 0.454 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.581      ;
; 0.456 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.583      ;
; 0.461 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.589      ;
; 0.462 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.589      ;
; 0.471 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.600      ;
; 0.474 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.777      ;
; 0.477 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.780      ;
; 0.508 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.637      ;
; 0.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.639      ;
; 0.531 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.849      ;
; 0.546 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.864      ;
; 0.547 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.850      ;
; 0.551 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.870      ;
; 0.557 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.685      ;
; 0.579 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.523      ;
; 0.580 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.524      ;
; 0.595 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.913      ;
; 0.608 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.729      ;
; 0.615 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.933      ;
; 0.641 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.961      ;
; 0.661 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.981      ;
; 0.662 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.966      ;
; 0.671 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.990      ;
; 0.682 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.000      ;
; 0.695 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.816      ;
; 0.697 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.018      ;
; 0.697 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.015      ;
; 0.699 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.020      ;
; 0.702 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.023      ;
; 0.712 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.030      ;
; 0.726 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.847      ;
; 0.733 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.053      ;
; 0.745 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.889      ;
; 0.748 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.068      ;
; 0.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.061      ;
; 0.763 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.907      ;
; 0.779 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.097      ;
; 0.819 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.138      ;
; 0.827 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.147      ;
; 0.832 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.150      ;
; 0.840 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.159      ;
; 0.842 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.955      ;
; 0.844 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.965      ;
; 0.850 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.027      ; 0.961      ;
; 0.852 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.170      ;
; 0.863 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.181      ;
; 0.871 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.000      ;
; 0.876 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.003      ;
; 0.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.205      ;
; 0.888 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.001      ;
; 0.889 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.209      ;
; 0.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.018      ;
; 0.899 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.010      ;
; 0.904 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.015      ;
; 0.904 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.224      ;
; 0.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.226      ;
; 0.908 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.019      ;
; 0.908 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.211      ;
; 0.914 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.234      ;
; 0.916 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.060      ;
; 0.919 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.028      ; 1.031      ;
; 0.920 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.049      ;
; 0.923 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.242      ;
; 0.924 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.051      ;
; 0.924 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.051      ;
; 0.927 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.048      ;
; 0.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.085      ;
; 0.942 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.087      ;
; 0.945 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.090      ;
; 0.955 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.066      ;
; 0.956 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.275      ;
; 0.965 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.285      ;
; 0.966 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.111      ;
; 0.967 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.078      ;
; 0.967 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.287      ;
; 0.968 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.113      ;
; 0.970 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.289      ;
; 0.970 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.290      ;
; 0.971 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.116      ;
; 0.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.100      ;
; 0.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.100      ;
; 0.977 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.296      ;
; 0.981 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 1.284      ;
; 0.981 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.094      ;
; 0.981 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.108      ;
; 0.981 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.108      ;
; 0.985 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.027      ; 1.096      ;
; 0.986 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.306      ;
; 0.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.306      ;
; 0.988 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.308      ;
; 0.988 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.307      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst3|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst7|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.963 ; 2.686 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.259 ; 3.863 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.234 ; 3.712 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.134 ; 3.775 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.042 ; 3.646 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.839 ; 3.463 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.794 ; 3.433 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.935 ; 3.509 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.840 ; 3.391 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.995 ; 3.588 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.259 ; 3.863 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.832 ; 3.404 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.185 ; 3.761 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.167 ; 3.732 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.070 ; 2.744 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.170 ; 2.885 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 0.750 ; 0.944 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.803 ; 1.175 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 0.842 ; 1.448 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.833 ; 3.473 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.535 ; 3.123 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.833 ; 3.473 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.610 ; 3.214 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.665 ; -2.349 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.563 ; -1.144 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.784 ; -1.348 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.753 ; -1.320 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.808 ; -1.375 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.641 ; -1.226 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.688 ; -1.255 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.851 ; -1.424 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.588 ; -1.167 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.748 ; -1.350 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.721 ; -1.310 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.563 ; -1.144 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.708 ; -1.286 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.719 ; -1.324 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.653 ; -2.268 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.172 ; -1.809 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 0.118  ; -0.168 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.411 ; -0.750 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.631 ; -1.221 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.836 ; -1.397 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.836 ; -1.397 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.083 ; -1.708 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.859 ; -1.435 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.153 ; 5.160 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.248 ; 4.200 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.153 ; 5.160 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.507 ; 4.393 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.652 ; 4.579 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.495 ; 4.395 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.412 ; 4.379 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.351 ; 4.330 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.628 ; 4.623 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.241 ; 4.190 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.383 ; 4.358 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.489 ; 4.454 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.399 ; 4.370 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.842 ; 3.810 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.791 ; 3.758 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 4.285 ; 4.117 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.061 ; 3.140 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.467 ; 3.592 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.165 ; 4.312 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.321 ; 3.419 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.353 ; 3.488 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.361 ; 3.490 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.193 ; 3.295 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.395 ; 3.528 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.485 ; 3.581 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.061 ; 3.149 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.065 ; 3.140 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.422 ; 3.534 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.358 ; 3.478 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.594 ; 3.680 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.536 ; 3.645 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.972 ; 3.980 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.460 ; 4.457 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.570 ; 4.567 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.550 ; 4.547 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.590 ; 4.587 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.570 ; 4.567 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.460 ; 4.457 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.565 ; 4.562 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.460 ; 4.457 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.626 ; 4.623 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.460 ; 4.457 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.460 ; 4.457 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.595 ; 4.592 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.565 ; 4.562 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.395 ; 3.395 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.501 ; 3.501 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.481 ; 3.481 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.521 ; 3.521 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.501 ; 3.501 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.395 ; 3.395 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.496 ; 3.496 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.395 ; 3.395 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.555 ; 3.555 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.395 ; 3.395 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.395 ; 3.395 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.526 ; 3.526 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.496 ; 3.496 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.566     ; 4.566     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.693     ; 4.693     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.673     ; 4.673     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.713     ; 4.713     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.693     ; 4.693     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.566     ; 4.566     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.690     ; 4.690     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.566     ; 4.566     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.744     ; 4.744     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.566     ; 4.566     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.566     ; 4.566     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.720     ; 4.720     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.690     ; 4.690     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.478     ; 3.544     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.600     ; 3.666     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.580     ; 3.646     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.620     ; 3.686     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.600     ; 3.666     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.478     ; 3.544     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.597     ; 3.663     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.478     ; 3.544     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.649     ; 3.715     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.478     ; 3.544     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.478     ; 3.544     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.627     ; 3.693     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.597     ; 3.663     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.646   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.646   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -137.36  ; 0.0   ; 0.0      ; 0.0     ; -50.927             ;
;  CLK             ; -137.360 ; 0.000 ; N/A      ; N/A     ; -50.927             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.535 ; 4.060 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.833 ; 6.258 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.806 ; 6.168 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.708 ; 6.192 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.477 ; 5.941 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.122 ; 5.607 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.082 ; 5.544 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.337 ; 5.730 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.064 ; 5.476 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.340 ; 5.744 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.833 ; 6.258 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.021 ; 5.425 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.656 ; 6.030 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.651 ; 6.018 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.749 ; 4.119 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.949 ; 4.442 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.194 ; 1.327 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.473 ; 1.668 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.482 ; 1.890 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 5.018 ; 5.483 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.572 ; 4.990 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 5.018 ; 5.483 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 4.721 ; 5.132 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.665 ; -2.349 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.563 ; -1.144 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.784 ; -1.348 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.753 ; -1.320 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.808 ; -1.375 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.641 ; -1.226 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.688 ; -1.255 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.851 ; -1.424 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.588 ; -1.167 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.748 ; -1.350 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.721 ; -1.310 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.563 ; -1.144 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.708 ; -1.286 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.719 ; -1.324 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.653 ; -2.268 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.172 ; -1.809 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 0.238  ; 0.110  ; Rise       ; CLK             ;
; START     ; CLK        ; -0.411 ; -0.750 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.631 ; -1.221 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.836 ; -1.397 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.836 ; -1.397 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.083 ; -1.708 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.859 ; -1.435 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.509 ; 8.492 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.255 ; 7.158 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.509 ; 8.492 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.684 ; 7.577 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.950 ; 7.849 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.682 ; 7.579 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.526 ; 7.457 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.432 ; 7.385 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.922 ; 7.867 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.242 ; 7.139 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.471 ; 7.412 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.639 ; 7.600 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.502 ; 7.446 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.532 ; 6.438 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.464 ; 6.362 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 7.135 ; 7.116 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.061 ; 3.140 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.467 ; 3.592 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.165 ; 4.312 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.321 ; 3.419 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.353 ; 3.488 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.361 ; 3.490 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.193 ; 3.295 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.395 ; 3.528 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.485 ; 3.581 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.061 ; 3.149 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.065 ; 3.140 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.422 ; 3.534 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.358 ; 3.478 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.594 ; 3.680 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.536 ; 3.645 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.972 ; 3.980 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3146     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3146     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 299   ; 299  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Aug 01 04:06:08 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.646            -137.360 CLK 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.048
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.048            -119.365 CLK 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.140             -56.835 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.927 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Fri Aug 01 04:06:09 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


