Timing Analyzer report for test
Sun Sep 14 17:22:52 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                         ;
; Revision Name         ; test                                                    ;
; Device Family         ; Cyclone 10 LP                                           ;
; Device Name           ; 10CL080YF780C8G                                         ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.53 MHz ; 237.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.210 ; -132.416           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.426 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -89.246                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.210 ; bit_count_reg[3] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.128      ;
; -3.210 ; bit_count_reg[3] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.128      ;
; -3.210 ; bit_count_reg[3] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.128      ;
; -3.210 ; bit_count_reg[3] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.128      ;
; -3.209 ; bit_count_reg[0] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.127      ;
; -3.209 ; bit_count_reg[0] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.127      ;
; -3.209 ; bit_count_reg[0] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.127      ;
; -3.209 ; bit_count_reg[0] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.083     ; 4.127      ;
; -3.168 ; last_scl_i_reg   ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.080      ;
; -3.168 ; last_scl_i_reg   ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.080      ;
; -3.168 ; last_scl_i_reg   ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.080      ;
; -3.168 ; last_scl_i_reg   ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.089     ; 4.080      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.103 ; last_scl_i_reg   ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.021      ;
; -3.082 ; last_scl_i_reg   ; data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.087     ; 3.996      ;
; -3.050 ; last_scl_i_reg   ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.967      ;
; -3.050 ; last_scl_i_reg   ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.967      ;
; -3.050 ; last_scl_i_reg   ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.967      ;
; -3.050 ; last_scl_i_reg   ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.967      ;
; -3.026 ; bit_count_reg[2] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.026 ; bit_count_reg[2] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.026 ; bit_count_reg[2] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.026 ; bit_count_reg[2] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.020 ; data_reg[6]      ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.020 ; data_reg[6]      ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.432      ;
; -3.017 ; data_reg[6]      ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.592     ; 3.426      ;
; -3.002 ; sda_i_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.915      ;
; -3.002 ; sda_i_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.915      ;
; -3.002 ; sda_i_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.915      ;
; -3.002 ; sda_i_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.915      ;
; -2.928 ; last_scl_i_reg   ; state_reg.STATE_READ_1   ; clk          ; clk         ; 1.000        ; -0.089     ; 3.840      ;
; -2.907 ; scl_o_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.089     ; 3.819      ;
; -2.907 ; scl_o_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.089     ; 3.819      ;
; -2.907 ; scl_o_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.089     ; 3.819      ;
; -2.907 ; scl_o_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.089     ; 3.819      ;
; -2.883 ; bit_count_reg[1] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.801      ;
; -2.883 ; bit_count_reg[1] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.801      ;
; -2.883 ; bit_count_reg[1] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.801      ;
; -2.883 ; bit_count_reg[1] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.083     ; 3.801      ;
; -2.870 ; scl_o_reg        ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.787      ;
; -2.870 ; scl_o_reg        ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.787      ;
; -2.870 ; scl_o_reg        ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.787      ;
; -2.870 ; scl_o_reg        ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.787      ;
; -2.865 ; scl_i_reg        ; data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.781      ;
; -2.845 ; scl_o_reg        ; state_reg.STATE_READ_1   ; clk          ; clk         ; 1.000        ; -0.089     ; 3.757      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.842 ; scl_o_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.760      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.838 ; sda_i_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.757      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.831 ; bit_count_reg[3] ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.748      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; bit_count_reg[0] ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.084     ; 3.738      ;
; -2.821 ; scl_i_reg        ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.821 ; scl_i_reg        ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.085     ; 3.737      ;
; -2.817 ; data_reg[1]      ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.229      ;
; -2.817 ; data_reg[1]      ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.589     ; 3.229      ;
; -2.817 ; data_reg[1]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.589     ; 3.229      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; data_out_reg_valid_reg  ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.108      ; 0.746      ;
; 0.427 ; bus_active_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.107      ; 0.746      ;
; 0.428 ; m_axis_data_tlast_reg   ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.106      ; 0.746      ;
; 0.446 ; sda_i_reg               ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; bit_count_reg[2]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; scl_i_reg               ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; data_reg[0]             ; data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; bit_count_reg[1]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; scl_o_reg               ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.446 ; state_reg.STATE_READ_2  ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.088      ; 0.746      ;
; 0.458 ; bit_count_reg[0]        ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.758      ;
; 0.651 ; state_reg.STATE_READ_3  ; bit_count_reg[3]         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.951      ;
; 0.699 ; scl_i_filter[1]         ; scl_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.999      ;
; 0.702 ; sda_i_filter[1]         ; sda_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.087      ; 1.001      ;
; 0.723 ; data_reg[5]             ; data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.588      ; 1.523      ;
; 0.725 ; scl_i_filter[0]         ; scl_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.089      ; 1.026      ;
; 0.733 ; sda_i_filter[3]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 1.033      ;
; 0.734 ; data_reg[0]             ; data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.589      ; 1.535      ;
; 0.735 ; scl_i_filter[3]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 1.035      ;
; 0.743 ; data_reg[2]             ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.043      ;
; 0.743 ; sda_i_reg               ; last_sda_i_reg           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.043      ;
; 0.745 ; data_reg[2]             ; addr_reg[2]              ; clk          ; clk         ; 0.000        ; 0.087      ; 1.044      ;
; 0.747 ; data_reg[6]             ; data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.108      ; 1.067      ;
; 0.761 ; data_reg[3]             ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.061      ;
; 0.766 ; data_reg[4]             ; data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.088      ; 1.066      ;
; 0.787 ; bit_count_reg[1]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.087      ;
; 0.791 ; data_reg[2]             ; data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.088      ; 1.091      ;
; 0.834 ; state_reg.STATE_ADDRESS ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.585      ; 1.631      ;
; 0.869 ; data_reg[5]             ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.169      ;
; 0.907 ; data_reg[4]             ; addr_reg[4]              ; clk          ; clk         ; 0.000        ; 0.087      ; 1.206      ;
; 0.915 ; data_valid_reg          ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.546      ; 1.673      ;
; 0.934 ; sda_i_filter[0]         ; sda_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.089      ; 1.235      ;
; 0.943 ; data_reg[3]             ; addr_reg[3]              ; clk          ; clk         ; 0.000        ; 0.087      ; 1.242      ;
; 0.950 ; state_reg.STATE_WRITE_1 ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.586      ; 1.748      ;
; 0.979 ; data_reg[0]             ; addr_reg[0]              ; clk          ; clk         ; 0.000        ; 0.088      ; 1.279      ;
; 0.990 ; data_reg[3]             ; data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.088      ; 1.290      ;
; 1.005 ; sda_i_reg               ; mode_read_reg            ; clk          ; clk         ; 0.000        ; 0.092      ; 1.309      ;
; 1.009 ; data_reg[1]             ; data_reg[2]              ; clk          ; clk         ; 0.000        ; -0.392     ; 0.829      ;
; 1.019 ; data_reg[4]             ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.319      ;
; 1.132 ; state_reg.STATE_WRITE_2 ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.087      ; 1.431      ;
; 1.134 ; data_out_reg_valid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; -0.393     ; 0.953      ;
; 1.146 ; sda_i_filter[2]         ; sda_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.449      ;
; 1.147 ; data_reg[5]             ; addr_reg[5]              ; clk          ; clk         ; 0.000        ; 0.087      ; 1.446      ;
; 1.148 ; scl_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.586      ; 1.946      ;
; 1.161 ; data_reg[0]             ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.462      ;
; 1.164 ; sda_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.588      ; 1.964      ;
; 1.178 ; scl_i_filter[2]         ; scl_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.094      ; 1.484      ;
; 1.204 ; sda_i_filter[2]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.091      ; 1.507      ;
; 1.208 ; bit_count_reg[0]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.508      ;
; 1.209 ; bit_count_reg[0]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.509      ;
; 1.211 ; state_reg.STATE_WRITE_1 ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.511      ;
; 1.220 ; data_reg[1]             ; addr_reg[1]              ; clk          ; clk         ; 0.000        ; -0.393     ; 1.039      ;
; 1.236 ; m_axis_data_tvalid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; 0.087      ; 1.535      ;
; 1.239 ; scl_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.586      ; 2.037      ;
; 1.243 ; scl_i_filter[2]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.094      ; 1.549      ;
; 1.244 ; sda_i_reg               ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.588      ; 2.044      ;
; 1.262 ; state_reg.STATE_WRITE_1 ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.547      ; 2.021      ;
; 1.280 ; state_reg.STATE_ADDRESS ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.545      ; 2.037      ;
; 1.283 ; m_axis_data_tvalid_reg  ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.551      ; 2.046      ;
; 1.297 ; sda_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.107      ; 1.616      ;
; 1.301 ; last_sda_i_reg          ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.585      ; 2.098      ;
; 1.308 ; last_sda_i_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.588      ; 2.108      ;
; 1.329 ; data_valid_reg          ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.629      ;
; 1.341 ; state_reg.STATE_READ_2  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.585      ; 2.138      ;
; 1.341 ; state_reg.STATE_WRITE_1 ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.088      ; 1.641      ;
; 1.341 ; last_sda_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.587      ; 2.140      ;
; 1.345 ; state_reg.STATE_ACK     ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.644      ;
; 1.346 ; state_reg.STATE_ACK     ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.645      ;
; 1.353 ; data_reg[6]             ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 0.000        ; -0.392     ; 1.173      ;
; 1.358 ; last_scl_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.586      ; 2.156      ;
; 1.387 ; data_reg[7]             ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 0.000        ; -0.392     ; 1.207      ;
; 1.390 ; last_sda_i_reg          ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.691      ;
; 1.391 ; scl_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.190      ;
; 1.431 ; scl_i_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.731      ;
; 1.440 ; bus_addressed_reg       ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.106      ; 1.758      ;
; 1.446 ; scl_i_reg               ; last_scl_i_reg           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.746      ;
; 1.452 ; state_reg.STATE_READ_1  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.587      ; 2.251      ;
; 1.456 ; state_reg.STATE_READ_3  ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.588      ; 2.256      ;
; 1.498 ; last_sda_i_reg          ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.588      ; 2.298      ;
; 1.498 ; last_sda_i_reg          ; state_reg.STATE_ADDRESS  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.801      ;
; 1.500 ; state_reg.STATE_WRITE_2 ; state_reg.STATE_ACK      ; clk          ; clk         ; 0.000        ; 0.086      ; 1.798      ;
; 1.502 ; scl_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.584      ; 2.298      ;
; 1.502 ; data_valid_reg          ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.088      ; 1.802      ;
; 1.503 ; state_reg.STATE_IDLE    ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.107      ; 1.822      ;
; 1.512 ; sda_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.585      ; 2.309      ;
; 1.522 ; scl_o_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.822      ;
; 1.552 ; sda_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.587      ; 2.351      ;
; 1.553 ; m_axis_data_tvalid_reg  ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.092      ; 1.857      ;
; 1.556 ; scl_i_filter[0]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.095      ; 1.863      ;
; 1.558 ; state_reg.STATE_WRITE_2 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.582      ; 2.352      ;
; 1.562 ; last_sda_i_reg          ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.088      ; 1.862      ;
; 1.577 ; scl_i_reg               ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.878      ;
; 1.581 ; state_reg.STATE_ACK     ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.087      ; 1.880      ;
; 1.583 ; data_reg[6]             ; addr_reg[6]              ; clk          ; clk         ; 0.000        ; -0.393     ; 1.402      ;
; 1.595 ; last_sda_i_reg          ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.548      ; 2.355      ;
; 1.601 ; sda_i_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.902      ;
; 1.608 ; state_reg.STATE_WRITE_1 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.584      ; 2.404      ;
; 1.610 ; state_reg.STATE_READ_1  ; data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.593      ; 2.415      ;
; 1.612 ; last_sda_i_reg          ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.548      ; 2.372      ;
; 1.613 ; state_reg.STATE_READ_1  ; data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.593      ; 2.418      ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 254.13 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.935 ; -120.374          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.376 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -89.246                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.935 ; bit_count_reg[0] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[3] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[0] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[3] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[0] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[3] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[0] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.935 ; bit_count_reg[3] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.863      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.855 ; last_scl_i_reg   ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.782      ;
; -2.837 ; last_scl_i_reg   ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.759      ;
; -2.837 ; last_scl_i_reg   ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.759      ;
; -2.837 ; last_scl_i_reg   ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.759      ;
; -2.837 ; last_scl_i_reg   ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.759      ;
; -2.762 ; bit_count_reg[2] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; bit_count_reg[2] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; bit_count_reg[2] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.690      ;
; -2.762 ; bit_count_reg[2] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.690      ;
; -2.759 ; data_reg[6]      ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.556     ; 3.205      ;
; -2.747 ; last_scl_i_reg   ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.674      ;
; -2.747 ; last_scl_i_reg   ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.674      ;
; -2.747 ; last_scl_i_reg   ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.674      ;
; -2.747 ; last_scl_i_reg   ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.674      ;
; -2.747 ; last_scl_i_reg   ; data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.671      ;
; -2.744 ; data_reg[6]      ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.744 ; data_reg[6]      ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.193      ;
; -2.704 ; last_scl_i_reg   ; state_reg.STATE_READ_1   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.626      ;
; -2.664 ; sda_i_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.079     ; 3.587      ;
; -2.664 ; sda_i_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.079     ; 3.587      ;
; -2.664 ; sda_i_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.079     ; 3.587      ;
; -2.664 ; sda_i_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.079     ; 3.587      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.650 ; sda_i_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.578      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.644 ; scl_o_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.571      ;
; -2.634 ; bit_count_reg[1] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.562      ;
; -2.634 ; bit_count_reg[1] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.562      ;
; -2.634 ; bit_count_reg[1] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.562      ;
; -2.634 ; bit_count_reg[1] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.074     ; 3.562      ;
; -2.626 ; scl_o_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.548      ;
; -2.626 ; scl_o_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.548      ;
; -2.626 ; scl_o_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.548      ;
; -2.626 ; scl_o_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.080     ; 3.548      ;
; -2.612 ; scl_i_reg        ; data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.076     ; 3.538      ;
; -2.607 ; scl_o_reg        ; state_reg.STATE_READ_1   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.529      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.591 ; scl_i_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.518      ;
; -2.580 ; scl_o_reg        ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.507      ;
; -2.580 ; scl_o_reg        ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.507      ;
; -2.580 ; scl_o_reg        ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.507      ;
; -2.580 ; scl_o_reg        ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.507      ;
; -2.575 ; data_reg[1]      ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.556     ; 3.021      ;
; -2.574 ; last_scl_i_reg   ; data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.076     ; 3.500      ;
; -2.565 ; bit_count_reg[0] ; state_reg.STATE_WRITE_2  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.491      ;
; -2.565 ; bit_count_reg[3] ; state_reg.STATE_WRITE_2  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.491      ;
; -2.560 ; data_reg[1]      ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.560 ; data_reg[1]      ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.553     ; 3.009      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.559 ; bit_count_reg[3] ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                 ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; data_out_reg_valid_reg  ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.376 ; bus_active_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.378 ; m_axis_data_tlast_reg   ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.395 ; sda_i_reg               ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; bit_count_reg[2]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; scl_i_reg               ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; data_reg[0]             ; data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; bit_count_reg[1]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; scl_o_reg               ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.395 ; state_reg.STATE_READ_2  ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.410 ; bit_count_reg[0]        ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.684      ;
; 0.602 ; state_reg.STATE_READ_3  ; bit_count_reg[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.876      ;
; 0.616 ; data_reg[5]             ; data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.552      ; 1.363      ;
; 0.619 ; data_reg[0]             ; data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.553      ; 1.367      ;
; 0.644 ; scl_i_filter[0]         ; scl_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.648 ; scl_i_filter[1]         ; scl_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.649 ; sda_i_filter[1]         ; sda_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.923      ;
; 0.660 ; data_reg[2]             ; addr_reg[2]              ; clk          ; clk         ; 0.000        ; 0.078      ; 0.933      ;
; 0.665 ; data_reg[2]             ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.680 ; data_reg[3]             ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.954      ;
; 0.682 ; sda_i_filter[3]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.956      ;
; 0.684 ; scl_i_filter[3]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.958      ;
; 0.691 ; sda_i_reg               ; last_sda_i_reg           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.965      ;
; 0.693 ; data_reg[6]             ; data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.986      ;
; 0.710 ; data_reg[4]             ; data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.984      ;
; 0.735 ; bit_count_reg[1]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.009      ;
; 0.735 ; data_reg[2]             ; data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.009      ;
; 0.775 ; state_reg.STATE_ADDRESS ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.546      ; 1.516      ;
; 0.795 ; data_valid_reg          ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.506      ; 1.496      ;
; 0.805 ; data_reg[5]             ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.079      ;
; 0.819 ; data_reg[4]             ; addr_reg[4]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.092      ;
; 0.824 ; sda_i_filter[0]         ; sda_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.099      ;
; 0.840 ; state_reg.STATE_WRITE_1 ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.547      ; 1.582      ;
; 0.864 ; data_reg[0]             ; addr_reg[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.138      ;
; 0.879 ; data_reg[3]             ; addr_reg[3]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.152      ;
; 0.894 ; sda_i_reg               ; mode_read_reg            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.172      ;
; 0.897 ; data_reg[4]             ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.171      ;
; 0.902 ; data_reg[3]             ; data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.176      ;
; 0.950 ; data_reg[1]             ; data_reg[2]              ; clk          ; clk         ; 0.000        ; -0.375     ; 0.770      ;
; 1.002 ; state_reg.STATE_WRITE_2 ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.275      ;
; 1.025 ; data_reg[5]             ; addr_reg[5]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.298      ;
; 1.031 ; scl_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.547      ; 1.773      ;
; 1.036 ; sda_i_filter[2]         ; sda_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.314      ;
; 1.046 ; sda_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.790      ;
; 1.050 ; data_reg[0]             ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.064 ; data_out_reg_valid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; -0.376     ; 0.883      ;
; 1.068 ; scl_i_filter[2]         ; scl_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.085      ; 1.348      ;
; 1.076 ; sda_i_filter[2]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.354      ;
; 1.077 ; bit_count_reg[0]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.351      ;
; 1.077 ; bit_count_reg[0]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.351      ;
; 1.106 ; scl_i_filter[2]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.085      ; 1.386      ;
; 1.106 ; state_reg.STATE_WRITE_1 ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.507      ; 1.808      ;
; 1.107 ; data_reg[1]             ; addr_reg[1]              ; clk          ; clk         ; 0.000        ; -0.376     ; 0.926      ;
; 1.109 ; state_reg.STATE_WRITE_1 ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.383      ;
; 1.122 ; m_axis_data_tvalid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.396      ;
; 1.126 ; state_reg.STATE_ADDRESS ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.505      ; 1.826      ;
; 1.127 ; sda_i_reg               ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.871      ;
; 1.133 ; last_sda_i_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.877      ;
; 1.139 ; scl_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.547      ; 1.881      ;
; 1.141 ; last_sda_i_reg          ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.549      ; 1.885      ;
; 1.145 ; m_axis_data_tvalid_reg  ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.852      ;
; 1.173 ; last_sda_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.548      ; 1.916      ;
; 1.186 ; state_reg.STATE_WRITE_1 ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.460      ;
; 1.202 ; sda_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.098      ; 1.495      ;
; 1.212 ; state_reg.STATE_ACK     ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.485      ;
; 1.213 ; state_reg.STATE_ACK     ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.486      ;
; 1.231 ; last_scl_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.547      ; 1.973      ;
; 1.240 ; state_reg.STATE_READ_2  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.546      ; 1.981      ;
; 1.241 ; data_valid_reg          ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.515      ;
; 1.251 ; last_sda_i_reg          ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.526      ;
; 1.260 ; data_reg[6]             ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 0.000        ; -0.375     ; 1.080      ;
; 1.268 ; scl_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.548      ; 2.011      ;
; 1.275 ; data_reg[7]             ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 0.000        ; -0.375     ; 1.095      ;
; 1.281 ; state_reg.STATE_READ_1  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.548      ; 2.024      ;
; 1.295 ; state_reg.STATE_READ_3  ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.549      ; 2.039      ;
; 1.303 ; scl_i_reg               ; last_scl_i_reg           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.577      ;
; 1.313 ; scl_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.548      ; 2.056      ;
; 1.320 ; scl_i_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.594      ;
; 1.333 ; last_sda_i_reg          ; state_reg.STATE_ADDRESS  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.610      ;
; 1.337 ; bus_addressed_reg       ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.096      ; 1.628      ;
; 1.338 ; last_sda_i_reg          ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.549      ; 2.082      ;
; 1.338 ; data_valid_reg          ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.612      ;
; 1.339 ; state_reg.STATE_WRITE_2 ; state_reg.STATE_ACK      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.611      ;
; 1.362 ; sda_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.549      ; 2.106      ;
; 1.374 ; scl_i_filter[0]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.086      ; 1.655      ;
; 1.377 ; state_reg.STATE_IDLE    ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.098      ; 1.670      ;
; 1.381 ; last_sda_i_reg          ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.655      ;
; 1.393 ; m_axis_data_tvalid_reg  ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.084      ; 1.672      ;
; 1.394 ; sda_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.548      ; 2.137      ;
; 1.394 ; state_reg.STATE_READ_1  ; data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.557      ; 2.146      ;
; 1.397 ; state_reg.STATE_READ_1  ; data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.557      ; 2.149      ;
; 1.398 ; state_reg.STATE_READ_1  ; data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.557      ; 2.150      ;
; 1.402 ; state_reg.STATE_ACK     ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.675      ;
; 1.403 ; scl_o_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.677      ;
; 1.407 ; state_reg.STATE_WRITE_2 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.546      ; 2.148      ;
; 1.407 ; last_sda_i_reg          ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.508      ; 2.110      ;
; 1.407 ; scl_i_reg               ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.682      ;
; 1.410 ; state_reg.STATE_WRITE_1 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.548      ; 2.153      ;
; 1.423 ; last_sda_i_reg          ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.508      ; 2.126      ;
; 1.437 ; sda_i_filter[1]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.083      ; 1.715      ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.818 ; -27.514           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -65.762                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.818 ; bit_count_reg[3] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.769      ;
; -0.818 ; bit_count_reg[3] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.769      ;
; -0.818 ; bit_count_reg[3] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.769      ;
; -0.818 ; bit_count_reg[3] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.769      ;
; -0.815 ; bit_count_reg[0] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.815 ; bit_count_reg[0] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.815 ; bit_count_reg[0] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.815 ; bit_count_reg[0] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.767 ; last_scl_i_reg   ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.713      ;
; -0.767 ; last_scl_i_reg   ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.713      ;
; -0.767 ; last_scl_i_reg   ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.713      ;
; -0.767 ; last_scl_i_reg   ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.713      ;
; -0.743 ; last_scl_i_reg   ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.743 ; last_scl_i_reg   ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.743 ; last_scl_i_reg   ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.743 ; last_scl_i_reg   ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.738 ; bit_count_reg[2] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; bit_count_reg[2] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; bit_count_reg[2] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; bit_count_reg[2] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.726 ; data_reg[6]      ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.246     ; 1.467      ;
; -0.721 ; last_scl_i_reg   ; data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.039     ; 1.669      ;
; -0.717 ; sda_i_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; sda_i_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; sda_i_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.664      ;
; -0.717 ; sda_i_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.664      ;
; -0.710 ; data_reg[6]      ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.710 ; data_reg[6]      ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.454      ;
; -0.706 ; last_scl_i_reg   ; state_reg.STATE_READ_1   ; clk          ; clk         ; 1.000        ; -0.041     ; 1.652      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.681 ; last_scl_i_reg   ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.671 ; sda_i_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.670 ; bit_count_reg[1] ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; bit_count_reg[1] ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; bit_count_reg[1] ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.621      ;
; -0.670 ; bit_count_reg[1] ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.621      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.663 ; scl_i_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.655 ; last_scl_i_reg   ; data_reg[0]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.605      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; scl_o_reg        ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.646 ; scl_o_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; scl_o_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; scl_o_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.592      ;
; -0.646 ; scl_o_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.592      ;
; -0.631 ; bit_count_reg[3] ; state_reg.STATE_WRITE_2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.581      ;
; -0.629 ; scl_o_reg        ; data_reg[3]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.629 ; scl_o_reg        ; data_reg[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.629 ; scl_o_reg        ; data_reg[2]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.629 ; scl_o_reg        ; data_reg[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.579      ;
; -0.628 ; bit_count_reg[0] ; state_reg.STATE_WRITE_2  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.578      ;
; -0.627 ; data_reg[1]      ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.246     ; 1.368      ;
; -0.620 ; scl_i_reg        ; bit_count_reg[2]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.566      ;
; -0.620 ; scl_i_reg        ; bit_count_reg[3]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.566      ;
; -0.620 ; scl_i_reg        ; bit_count_reg[1]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.566      ;
; -0.620 ; scl_i_reg        ; bit_count_reg[0]         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.566      ;
; -0.613 ; scl_i_reg        ; addr_reg[3]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[0]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; addr_reg[1]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; scl_i_reg        ; mode_read_reg            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.612 ; last_scl_i_reg   ; state_reg.STATE_ACK      ; clk          ; clk         ; 1.000        ; -0.040     ; 1.559      ;
; -0.611 ; data_reg[1]      ; addr_reg[4]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.355      ;
; -0.611 ; data_reg[1]      ; addr_reg[2]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.355      ;
; -0.611 ; data_reg[1]      ; addr_reg[6]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.355      ;
; -0.611 ; data_reg[1]      ; addr_reg[5]              ; clk          ; clk         ; 1.000        ; -0.243     ; 1.355      ;
+--------+------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                 ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; data_out_reg_valid_reg  ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; bus_active_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; m_axis_data_tlast_reg   ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.183 ; sda_i_reg               ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bit_count_reg[2]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; scl_i_reg               ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; data_reg[0]             ; data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; bit_count_reg[1]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; scl_o_reg               ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; state_reg.STATE_READ_2  ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; bit_count_reg[0]        ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.265 ; state_reg.STATE_READ_3  ; bit_count_reg[3]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.389      ;
; 0.268 ; scl_i_filter[1]         ; scl_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.270 ; sda_i_filter[1]         ; sda_i_filter[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.394      ;
; 0.270 ; scl_i_filter[0]         ; scl_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.278 ; data_reg[5]             ; data_reg[6]              ; clk          ; clk         ; 0.000        ; 0.243      ; 0.605      ;
; 0.284 ; data_reg[2]             ; m_axis_data_tdata_reg[2] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.410      ;
; 0.284 ; data_reg[2]             ; addr_reg[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.408      ;
; 0.285 ; data_reg[0]             ; data_reg[1]              ; clk          ; clk         ; 0.000        ; 0.243      ; 0.612      ;
; 0.288 ; data_reg[3]             ; m_axis_data_tdata_reg[3] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.290 ; sda_i_filter[3]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.292 ; scl_i_filter[3]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; sda_i_reg               ; last_sda_i_reg           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.298 ; data_reg[6]             ; data_reg[7]              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.431      ;
; 0.306 ; data_reg[4]             ; data_reg[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.431      ;
; 0.313 ; bit_count_reg[1]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.437      ;
; 0.317 ; data_reg[2]             ; data_reg[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.442      ;
; 0.330 ; data_reg[5]             ; m_axis_data_tdata_reg[5] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.456      ;
; 0.334 ; state_reg.STATE_ADDRESS ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.241      ; 0.659      ;
; 0.342 ; data_reg[4]             ; addr_reg[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.466      ;
; 0.357 ; data_reg[3]             ; addr_reg[3]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.481      ;
; 0.364 ; data_valid_reg          ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.229      ; 0.677      ;
; 0.366 ; state_reg.STATE_WRITE_1 ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.242      ; 0.692      ;
; 0.367 ; sda_i_filter[0]         ; sda_i_filter[1]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.492      ;
; 0.383 ; data_reg[0]             ; addr_reg[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.507      ;
; 0.385 ; data_reg[3]             ; data_reg[4]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.510      ;
; 0.390 ; sda_i_reg               ; mode_read_reg            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.518      ;
; 0.398 ; data_reg[4]             ; m_axis_data_tdata_reg[4] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.524      ;
; 0.401 ; data_reg[1]             ; data_reg[2]              ; clk          ; clk         ; 0.000        ; -0.153     ; 0.332      ;
; 0.435 ; sda_i_filter[2]         ; sda_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.563      ;
; 0.436 ; state_reg.STATE_WRITE_2 ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.559      ;
; 0.445 ; data_reg[0]             ; m_axis_data_tdata_reg[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.571      ;
; 0.445 ; data_reg[5]             ; addr_reg[5]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.569      ;
; 0.448 ; scl_i_filter[2]         ; scl_i_filter[3]          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.578      ;
; 0.449 ; scl_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.242      ; 0.775      ;
; 0.452 ; data_out_reg_valid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; -0.154     ; 0.382      ;
; 0.462 ; sda_i_filter[2]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.590      ;
; 0.474 ; scl_i_filter[2]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.604      ;
; 0.475 ; data_reg[1]             ; addr_reg[1]              ; clk          ; clk         ; 0.000        ; -0.154     ; 0.405      ;
; 0.476 ; bit_count_reg[0]        ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.600      ;
; 0.480 ; state_reg.STATE_WRITE_1 ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.604      ;
; 0.483 ; bit_count_reg[0]        ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.607      ;
; 0.484 ; scl_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.242      ; 0.810      ;
; 0.487 ; state_reg.STATE_WRITE_1 ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.230      ; 0.801      ;
; 0.488 ; state_reg.STATE_ADDRESS ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.228      ; 0.800      ;
; 0.519 ; sda_i_reg               ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.847      ;
; 0.520 ; last_sda_i_reg          ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.244      ; 0.848      ;
; 0.524 ; sda_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.244      ; 0.852      ;
; 0.525 ; m_axis_data_tvalid_reg  ; m_axis_data_tvalid_reg   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.649      ;
; 0.525 ; data_reg[6]             ; m_axis_data_tdata_reg[6] ; clk          ; clk         ; 0.000        ; -0.152     ; 0.457      ;
; 0.526 ; sda_o_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.049      ; 0.659      ;
; 0.527 ; state_reg.STATE_WRITE_1 ; scl_o_reg                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.532 ; data_valid_reg          ; data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.656      ;
; 0.532 ; data_reg[7]             ; m_axis_data_tdata_reg[7] ; clk          ; clk         ; 0.000        ; -0.152     ; 0.464      ;
; 0.533 ; last_sda_i_reg          ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.856      ;
; 0.539 ; m_axis_data_tvalid_reg  ; m_axis_data_tlast_reg    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.858      ;
; 0.542 ; last_sda_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.869      ;
; 0.543 ; state_reg.STATE_READ_2  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.241      ; 0.868      ;
; 0.550 ; state_reg.STATE_ACK     ; bit_count_reg[1]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.673      ;
; 0.550 ; state_reg.STATE_ACK     ; bit_count_reg[2]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.673      ;
; 0.551 ; last_sda_i_reg          ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.676      ;
; 0.564 ; state_reg.STATE_READ_1  ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.891      ;
; 0.565 ; state_reg.STATE_READ_3  ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.893      ;
; 0.567 ; scl_i_reg               ; last_scl_i_reg           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.691      ;
; 0.578 ; bus_addressed_reg       ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.710      ;
; 0.580 ; data_valid_reg          ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.589 ; state_reg.STATE_WRITE_2 ; state_reg.STATE_ACK      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.711      ;
; 0.593 ; last_scl_i_reg          ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.242      ; 0.919      ;
; 0.599 ; scl_i_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.723      ;
; 0.600 ; scl_i_reg               ; bus_active_reg           ; clk          ; clk         ; 0.000        ; 0.243      ; 0.927      ;
; 0.603 ; last_sda_i_reg          ; state_reg.STATE_ADDRESS  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.730      ;
; 0.606 ; scl_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.928      ;
; 0.613 ; scl_i_filter[0]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.745      ;
; 0.615 ; m_axis_data_tvalid_reg  ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.744      ;
; 0.617 ; sda_i_reg               ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.940      ;
; 0.618 ; last_sda_i_reg          ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.946      ;
; 0.618 ; state_reg.STATE_IDLE    ; state_reg.STATE_IDLE     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.751      ;
; 0.619 ; scl_i_reg               ; state_reg.STATE_READ_2   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.744      ;
; 0.625 ; data_reg[6]             ; addr_reg[6]              ; clk          ; clk         ; 0.000        ; -0.154     ; 0.555      ;
; 0.626 ; sda_i_reg               ; sda_o_reg                ; clk          ; clk         ; 0.000        ; 0.243      ; 0.953      ;
; 0.632 ; last_sda_i_reg          ; bit_count_reg[0]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.756      ;
; 0.634 ; scl_o_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.758      ;
; 0.634 ; state_reg.STATE_ADDRESS ; data_reg[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.759      ;
; 0.635 ; sda_i_reg               ; state_reg.STATE_WRITE_1  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.760      ;
; 0.637 ; sda_i_filter[1]         ; sda_i_reg                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.765      ;
; 0.639 ; scl_i_filter[1]         ; scl_i_reg                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.769      ;
; 0.641 ; state_reg.STATE_WRITE_2 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.961      ;
; 0.643 ; state_reg.STATE_WRITE_1 ; data_out_reg_valid_reg   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.965      ;
; 0.643 ; data_reg[1]             ; m_axis_data_tdata_reg[1] ; clk          ; clk         ; 0.000        ; -0.152     ; 0.575      ;
; 0.645 ; last_sda_i_reg          ; bus_addressed_reg        ; clk          ; clk         ; 0.000        ; 0.231      ; 0.960      ;
+-------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.210   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.210   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -132.416 ; 0.0   ; 0.0      ; 0.0     ; -89.246             ;
;  clk             ; -132.416 ; 0.000 ; N/A      ; N/A     ; -89.246             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_axis_data_tready   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tdata[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tvalid   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_axis_data_tlast    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl_o                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl_t                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda_o                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda_t                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_address[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_addressed        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_active           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; s_axis_data_tlast       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tvalid      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; release_bus             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_axis_data_tready      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address_mask[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_address[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_axis_data_tdata[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; scl_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sda_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_axis_data_tready   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tvalid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tlast    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; busy                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_addressed        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; bus_active           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_axis_data_tready   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tvalid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tlast    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; busy                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_addressed        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; bus_active           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_axis_data_tready   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tdata[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tvalid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_axis_data_tlast    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda_o                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda_t                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busy                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_address[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_addressed        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_active           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 904      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 904      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 259   ; 259  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                     ;
+------------------------+--------------------------------------------------------------------------------------+
; Input Port             ; Comment                                                                              ;
+------------------------+--------------------------------------------------------------------------------------+
; device_address[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tready     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; release_bus            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst                    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tvalid     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_i                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_i                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; bus_active           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_addressed        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busy                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tlast    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tvalid   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tready   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_o                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_t                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_o                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_t                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                     ;
+------------------------+--------------------------------------------------------------------------------------+
; Input Port             ; Comment                                                                              ;
+------------------------+--------------------------------------------------------------------------------------+
; device_address[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_address_mask[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tready     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; release_bus            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst                    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tdata[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tvalid     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_i                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_i                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; bus_active           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_address[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bus_addressed        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busy                 ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tdata[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tlast    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_axis_data_tvalid   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_axis_data_tready   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_o                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl_t                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_o                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_t                ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Sep 14 17:22:50 2025
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.210            -132.416 clk 
Info (332146): Worst-case hold slack is 0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.426               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.935            -120.374 clk 
Info (332146): Worst-case hold slack is 0.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.376               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.818
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.818             -27.514 clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.174               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.762 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Sun Sep 14 17:22:51 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


